电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

TJA1041T/N1M,512

器件型号:TJA1041T/N1M,512
器件类别:热门应用    无线/射频/通信   
厂商名称:NXP
厂商官网:https://www.nxp.com
下载文档

器件描述

DATACOM, INTERFACE CIRCUIT, PDSO14

数据通信, 接口电路, PDSO14

参数
TJA1041T/N1M,512功能数量 1
TJA1041T/N1M,512端子数量 14
TJA1041T/N1M,512额定供电电压 5 V
TJA1041T/N1M,512加工封装描述 3.90 MM, ROHS COMPLIANT, 塑料, SOT108-1, SOP-14
TJA1041T/N1M,512状态 DISCONTINUED
TJA1041T/N1M,512包装形状 矩形的
TJA1041T/N1M,512包装尺寸 SMALL OUTLINE
TJA1041T/N1M,512表面贴装 Yes
TJA1041T/N1M,512端子形式 GULL WING
TJA1041T/N1M,512端子间距 1.27 mm
TJA1041T/N1M,512端子位置
TJA1041T/N1M,512包装材料 塑料/环氧树脂
TJA1041T/N1M,512通信类型 接口电路

文档预览

TJA1041T/N1M,512器件文档内容

TJA1041                     Product data sheet

High speed CAN transceiver

Rev. 06 -- 5 December 2007

1. General description

                              The TJA1041 provides an advanced interface between the protocol controller and the
                              physical bus in a Controller Area Network (CAN) node. The TJA1041 is primarily intended
                              for automotive high-speed CAN applications (up to 1 Mbit/s). The transceiver provides
                              differential transmit capability to the bus and differential receive capability to the CAN
                              controller. The TJA1041 is fully compatible to the ISO 11898 standard, and offers
                              excellent ElectroMagnetic Compatibility (EMC) performance, very low power
                              consumption, and passive behavior when supply voltage is off. The advanced features
                              include:

                           Low-power management, supporting local and remote wake-up with wake-up source

                                   recognition and the capability to control the power supply in the rest of the node

                           Several protection and diagnosis functions including short circuits of the bus lines and

                                   first battery connection

                           Automatic adaptation of the I/O-levels, in line with the supply voltage of the controller

2. Features

                  2.1 Optimized for in-vehicle high speed communication

                              I Fully compatible with the ISO 11898 standard
                              I Communication speed up to 1 Mbit/s
                              I Very low ElectroMagnetic Emission (EME)
                              I Differential receiver with wide common-mode range, offering high ElectroMagnetic

                                  Immunity (EMI)
                              I Passive behavior when supply voltage is off
                              I Automatic I/O-level adaptation to the host controller supply voltage
                              I Recessive bus DC voltage stabilization for further improvement of EME behavior
                              I Listen-only mode for node diagnosis and failure containment
                              I Allows implementation of large networks (more than 110 nodes)

                  2.2 Low-power management

                              I Very low-current in Standby and Sleep mode, with local and remote wake-up
                              I Capability to power-down the entire node, still allowing local and remote wake-up
                              I Wake-up source recognition
NXP Semiconductors                                                                             TJA1041

                                                                                        High speed CAN transceiver

                    2.3 Protection and diagnosis (detection and signalling)

                            I TXD dominant clamping handler with diagnosis
                            I RXD recessive clamping handler with diagnosis
                            I TXD-to-RXD short-circuit handler with diagnosis
                            I Overtemperature protection with diagnosis
                            I Undervoltage detection on pins VCC, VI/O and VBAT
                            I Automotive environment transient protected bus pins and pin VBAT
                            I Short-circuit proof bus pins and pin SPLIT (to battery and to ground)
                            I Bus line short-circuit diagnosis
                            I Bus dominant clamping diagnosis
                            I Cold start diagnosis (first battery connection)

3. Quick reference data

Table 1.  Quick reference data               Conditions                              Min Typ         Max                     Unit
Symbol      Parameter                                                                                5.25                    V
VCC         DC voltage on pin VCC            operating range                         4.75 -          5.25                    V
VI/O        DC voltage on pin VI/O                                                                   27                      V
VBAT        DC voltage on pin VBAT           operating range                         2.8   -         30                      A
IBAT        VBAT input current                                                                       +40                     V
VCANH       DC voltage on pin CANH           operating range                         5     -         +40                     V
VCANL       DC voltage on pin CANL                                                                   +40                     V
VSPLIT      DC voltage on pin SPLIT          VBAT = 12 V                             10    -
Vesd        electrostatic discharge voltage                                                          +6                      kV
                                             0 V < VCC < 5.25 V; no time limit       -27 -           +3                      kV
                                                                                                     +4                      kV
                                             0 V < VCC < 5.25 V; no time limit       -27 -           255                     ns
                                                                                                     +150                    C
                                             0 V < VCC < 5.25 V; no time limit       -27 -

                                             Human Body Model (HBM)             [1]

                                             pins CANH, CANL and SPLIT               -6    -

                                             pins TXD, RXD, VI/O and STB             -3    -

                                             all other pins                          -4    -

tPD(TXD-RXD) propagation delay TXD to RXD    VSTB = 0 V                              40    -

Tvj       virtual junction temperature                                               -40 -

[1] Equivalent to discharging a 100 pF capacitor via a 1.5 k series resistor (6 kV level with pin GND connected to ground).

4. Ordering information

Table 2. Ordering information

Type number         Package

                    Name       Description                                                                                   Version
                                                                                                                             SOT108-1
TJA1041T            SO14       plastic small outline package; 14 leads; body width 3.9 mm                                    -

TJA1041U            -          bare die; 1930 3200 380 m

TJA1041_6                                    Rev. 06 -- 5 December 2007                        NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                 2 of 26
NXP Semiconductors                                                                                                      TJA1041

5. Block diagram                                                                                                 High speed CAN transceiver

                                    VI/O                                                                         VCC   VBAT
                                        5                                                                           3       10

           1                      LEVEL                                                                TJA1041         7 INH
TXD                             ADAPTOR                                                             TEMPERATURE
                                                                                   TIME-OUT          PROTECTION
           6
EN                                                                                                      DRIVER

  STB 14                                                                                                    VCC        13 CANH
WAKE 9                                                                                                    SPLIT        12 CANL

  ERR 8             VBAT                                                                                   VBAT
                                                                                                     LOW POWER
  RXD 4                           WAKE                                                MODE                             11 SPLIT
                            COMPARATOR                                             CONTROL             RECEIVER
                                                                                                            VCC
                          VI/O                                                            +
                                                                                    FAILURE             NORMAL
                                                                                   DETECTOR            RECEIVER

                                                                                          +
                                                                                    WAKE-UP
                                                                                   DETECTOR

                                                                        RXD

                                                                        RECESSIVE

                          VI/O                                          DETECTION

                                                                     2                                                 mgu166
                                                                GND

Fig 1. Block diagram

TJA1041_6                                                               Rev. 06 -- 5 December 2007                      NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                          3 of 26
NXP Semiconductors                                                          TJA1041

6. Pinning information                                               High speed CAN transceiver

                  6.1 Pinning

                                               TXD 1                        14 STB
                                               GND 2                        13 CANH
                                               VCC 3                        12 CANL
                                               RXD 4    TJA1041T 11 SPLIT
                                                VI/O 5                      10 VBAT
                                                                             9 WAKE
                                                 EN 6                        8 ERR
                                                INH 7          001aag909

                    Fig 2. Pin configuration

                    6.2 Pin description

                    Table 3.  Pin description  Description
                    Symbol             Pin     transmit data input
                    TXD                1       ground
                    GND                2       transceiver supply voltage input
                    VCC                3       receive data output; reads out data from the bus lines
                    RXD                4       I/O-level adapter voltage input
                    VI/O               5       enable control input
                    EN                 6       inhibit output for switching external voltage regulators
                    INH                7       error and power-on indication output (active LOW)
                    ERR                8       local wake-up input
                    WAKE               9       battery voltage input
                    VBAT               10      common-mode stabilization output
                    SPLIT              11      LOW-level CAN bus line
                    CANL               12      HIGH-level CAN bus line
                    CANH               13      standby control input (active LOW)
                    STB                14

TJA1041_6                                Rev. 06 -- 5 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                        4 of 26
NXP Semiconductors                                                       TJA1041

                                                                  High speed CAN transceiver

7. Functional description

                    The primary function of a CAN transceiver is to provide the CAN physical layer as
                    described in the ISO 11898 standard. In the TJA1041 this primary function is
                    complemented with a number of operating modes, fail-safe features and diagnosis
                    features, which offer enhanced system reliability and advanced power management
                    functionality.

                    7.1 Operating modes

                    The TJA1041 can be operated in five modes, each with specific features. Control pins
                    STB and EN select the operating mode. Changing between modes also gives access to a
                    number of diagnostics flags, available via pin ERR. The following sections describe the
                    five operating modes. Table 4 shows the conditions for selecting these modes. Figure 3
                    illustrates the mode transitions when VCC, VI/O and VBAT are present.

                    Table 4. Operating mode selection[1]

                    Control pins Internal flags                   Operating mode             Pin INH

                    STB EN  UVNOM UVBAT          pwon;            Sleep mode[3]              floating
                                                 wake-up          Standby mode               H
                                                                  no change from Sleep mode  floating
                    X  X    set          X       X[2]             Standby mode from any      H
                                                                  other mode
                            cleared set          one or both set  Standby mode               H
                                                                  no change from Sleep mode  floating
                                                 both cleared     Standby mode from any      H
                                                                  other mode
                    L  L    cleared cleared one or both set       Standby mode               H
                                                                  no change from Sleep mode  floating
                                                 both cleared     go-to-sleep command mode   H[4]
                                                                  from any other mode[4]
                    L  H    cleared cleared one or both set       pwon/listen-only mode      H
                                                                  normal mode[5]             H
                                                 both cleared

                    H  L    cleared cleared X

                    H  H    cleared cleared X

                    [1] X = don't care.

                    [2] Setting the pwon flag or the wake-up flag will clear the UVNOM flag.
                    [3] The transceiver directly enters Sleep mode and pin INH is set floating when the UVNOM flag is set (so after

                          the undervoltage detection time on either VCC or VI/O has elapsed before that voltage level has recovered).
                    [4] When go-to-sleep command mode is selected for longer than the minimum hold time of the go-to-sleep

                          command, the transceiver will enter Sleep mode and pin INH is set floating.

                    [5] On entering normal mode the pwon flag and the wake-up flag will be cleared.

TJA1041_6                        Rev. 06 -- 5 December 2007       NXP B.V. 2007. All rights reserved.

Product data sheet                                                                     5 of 26
NXP Semiconductors                                                                                  TJA1041

                                                                                             High speed CAN transceiver

                                   PWON/LISTEN-                            STB = H                          NORMAL
                                     ONLY MODE                                and                            MODE

                                                                           EN = H

                                                                           STB = H
                                                                              and

                                                                            EN = L

                                                         STB = H                    STB = H
                                                            and                        and

                                                          EN = L                    EN = H

                    STB = H                                                                                 STB = H
                       and                                                                                     and

                     EN = L                                                                                 EN = H

                                          STB = L                                   STB = L and EN = H               STB = L
                                             and                                               and                     and

                                   (EN = L or flag set)                                  flags cleared               EN = H

                                                                  STB = L
                                                                    and

                                                                  EN = L

                                   STANDBY                        STB = L and EN = H         GO-TO-SLEEP
                                     MODE                                    and               COMMAND
                                                                                                  MODE
                                                                       flags cleared
                    STB = H and EN = L      STB = L                                          flags cleared  STB = H and EN = H
                               and            and                         STB = L                  and                 and
                                                                             and
                       UVNOM cleared        flag set                                           t > th(min)     UVNOM cleared
                                                                   (EN = L or flag set)

                                                                          SLEEP
                                                                          MODE

                    LEGEND:

                    = H, = L       logical state of pin                                                     mgu983
                    flag set       setting pwon and/or wake-up flag
                    flags cleared  pwon and wake-up flag both cleared

                    Fig 3. Mode transitions when VCC, VI/O and VBAT are present

7.1.1 Normal mode

          Normal mode is the mode for normal bidirectional CAN communication. The receiver will
          convert the differential analog bus signal on pins CANH and CANL into digital data,
          available for output to pin RXD. The transmitter will convert digital data on pin TXD into a
          differential analog signal, available for output to the bus pins. The bus pins are biased at
          0.5VCC (via Ri(cm)). Pin INH is active, so voltage regulators controlled by pin INH (see
          Figure 4) will be active too.

7.1.2 Pwon/listen-only mode

          In pwon/listen-only mode the transmitter of the transceiver is disabled, effectively
          providing a transceiver listen-only behavior. The receiver will still convert the analog bus
          signal on pins CANH and CANL into digital data, available for output to pin RXD. As in
          normal mode the bus pins are biased at 0.5VCC, and pin INH remains active.

TJA1041_6                               Rev. 06 -- 5 December 2007                                           NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                               6 of 26
NXP Semiconductors                                                            TJA1041

                                                                       High speed CAN transceiver

7.1.3 Standby mode

          The Standby mode is the first-level power saving mode of the transceiver, offering reduced
          current consumption. In Standby mode the transceiver is not able to transmit or receive
          data and the low-power receiver is activated to monitor bus activity. The bus pins are
          biased at ground level (via Ri(cm)). Pin INH is still active, so voltage regulators controlled
          by this pin INH will be active too.

          Pins RXD and ERR will reflect any wake-up requests (provided that VI/O and VCC are
          present).

7.1.4 Go-to-sleep command mode

          The go-to-sleep command mode is the controlled route for entering Sleep mode. In
          go-to-sleep command mode the transceiver behaves as if in Standby mode, plus a
          go-to-sleep command is issued to the transceiver. After remaining in go-to-sleep
          command mode for the minimum hold time (th(min)), the transceiver will enter Sleep mode.
          The transceiver will not enter the Sleep mode if the state of pins STB or EN is changed or
          the UVBAT, pwon or wake-up flag is set before th(min) has expired.

7.1.5 Sleep mode

          The Sleep mode is the second-level power saving mode of the transceiver. Sleep mode is
          entered via the go-to-sleep command mode, and also when the undervoltage detection
          time on either VCC or VI/O elapses before that voltage level has recovered. In Sleep mode
          the transceiver still behaves as described for Standby mode, but now pin INH is set
          floating. Voltage regulators controlled by pin INH will be switched off, and the current into
          pin VBAT is reduced to a minimum. Waking up a node from Sleep mode is possible via the
          wake-up flag and (as long as the UVNOM flag is not set) via pin STB.

                    7.2 Internal flags

                            The TJA1041 makes use of seven internal flags for its fail-safe fallback mode control and
                            system diagnosis support. Table 4 shows the relation between flags and operating modes
                            of the transceiver. Five of the internal flags can be made available to the controller via pin
                            ERR. Table 5 shows the details on how to access these flags. The following sections
                            describe the seven internal flags.

                    Table 5. Accessing internal flags via pin ERR

                    Internal flag Flag is available on pin ERR[1]      Flag is cleared
                                                                       by setting the pwon or wake-up
                    UVNOM    no                                        flag
                                                                       when VBAT has recovered
                    UVBAT    no                                        on entering normal mode
                    pwon
                             in pwon/listen-only mode (coming from     on entering normal mode, or by
                    wake-up  Standby mode, go-to-sleep command mode,   setting the pwon or UVNOM flag
                             or Sleep mode)

                             in Standby mode, go-to-sleep command
                             mode, and Sleep mode (provided that VI/O
                             and VCC are present)

TJA1041_6                        Rev. 06 -- 5 December 2007             NXP B.V. 2007. All rights reserved.

Product data sheet                                                                          7 of 26
NXP Semiconductors                                                                     TJA1041

                                                                                High speed CAN transceiver

                    Table 5. Accessing internal flags via pin ERR ...continued

                    Internal flag Flag is available on pin ERR[1]               Flag is cleared

                    wake-up        in normal mode (before the fourth dominant to on leaving normal mode, or by
                    source
                                   recessive edge on pin TXD[2])                setting the pwon flag

                    bus failure    in normal mode (after the fourth dominant to on re-entering normal mode
                                   recessive edge on pin TXD[2]

                    local failure  in pwon/listen-only mode (coming from        on entering normal mode or when
                                   normal mode)                                 RXD is dominant while TXD is
                                                                                recessive (provided that all local
                                                                                failures are resolved)

                    [1] Pin ERR is an active-LOW output, so a LOW level indicates a set flag and a HIGH level indicates a cleared
                          flag. Allow pin ERR to stabilize for at least 8 s after changing operating modes.

                    [2] Allow for a TXD dominant time of at least 4 s per dominant-recessive cycle.

7.2.1               UVNOM flag

                    UVNOM is the VCC and VI/O undervoltage detection flag. The flag is set when the voltage
                    on pin VCC drops below VCC(sleep) for longer than tUV(VCC) or when the voltage on pin VI/O
                    drops below VI/O(sleep) for longer than tUV(VI/O). When the UVNOM flag is set, the transceiver
                    will enter Sleep mode to save power and not disturb the bus. In Sleep mode the voltage
                    regulators connected to pin INH are disabled, avoiding the extra power consumption in
                    case of a short-circuit condition. After a waiting time (fixed by the same timers used for
                    setting UVNOM) any wake-up request or setting of the pwon flag will clear UVNOM and the
                    timers, allowing the voltage regulators to be reactivated at least until UVNOM is set again.

7.2.2               UVBAT flag

                    UVBAT is the VBAT undervoltage detection flag. The flag is set when the voltage on pin VBAT
                    drops below VBAT(stb). When UVBAT is set, the transceiver will try to enter Standby mode to
                    save power and not disturb the bus. UVBAT is cleared when the voltage on pin VBAT has
                    recovered. The transceiver will then return to the operating mode determined by the logic
                    state of pins STB and EN.

7.2.3 Pwon flag

          Pwon is the VBAT power-on flag. This flag is set when the voltage on pin VBAT has
          recovered after it dropped below VBAT(pwon), particularly after the transceiver was
          disconnected from the battery. By setting the pwon flag, the UVNOM flag and timers are
          cleared and the transceiver cannot enter Sleep mode. This ensures that any voltage
          regulator connected to pin INH is activated when the node is reconnected to the battery. In
          pwon/listen-only mode the pwon flag can be made available on pin ERR. The flag is
          cleared when the transceiver enters normal mode.

7.2.4 Wake-up flag

          The wake-up flag is set when the transceiver detects a local or a remote wake-up request.
          A local wake-up request is detected when a logic state change on pin WAKE remains
          stable for at least twake. A remote wake-up request is detected when the bus remains in
          dominant state for at least tBUS. The wake-up flag can only be set in Standby mode,
          go-to-sleep command mode or Sleep mode. Setting of the flag is blocked during the
          UVNOM flag waiting time. By setting the wake-up flag, the UVNOM flag and timers are

TJA1041_6                          Rev. 06 -- 5 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                   8 of 26
NXP Semiconductors                                     TJA1041

                                                High speed CAN transceiver

          cleared. The wake-up flag is immediately available on pins ERR and RXD (provided that
          VI/O and VCC are present). The flag is cleared at power-on, or when the UVNOM flag is set
          or the transceiver enters normal mode.

7.2.5 Wake-up source flag

          Wake-up source recognition is provided via the wake-up source flag, which is set when
          the wake-up flag is set by a local wake-up request via pin WAKE. The wake-up source flag
          can only be set after the pwon flag is cleared. In normal mode the wake-up source flag
          can be made available on pin ERR. The flag is cleared at power-on or when the
          transceiver leaves normal mode.

7.2.6 Bus failure flag

          The bus failure flag is set if the transceiver detects a bus line short-circuit condition to
          VBAT, VCC or GND during four consecutive dominant-recessive cycles on pin TXD, when
          trying to drive the bus lines dominant. In normal mode the bus failure flag can be made
          available on pin ERR. The flag is cleared when the transceiver re-enters normal mode.

7.2.7 Local failure flag

          In normal mode or pwon/listen-only mode the transceiver can recognize five different local
          failures, and will combine them into one local failure flag. The five local failures are: TXD
          dominant clamping, RXD recessive clamping, a TXD-to-RXD short circuit, bus dominant
          clamping, and overtemperature. The nature and detection of these local failures is
          described in Section 7.3 "Local failures". In pwon/listen-only mode the local failure flag can
          be made available on pin ERR. The flag is cleared when entering normal mode or when
          RXD is dominant while TXD is recessive, provided that all local failures are resolved.

7.3 Local failures

          The TJA1041 can detect five different local failure conditions. Any of these failures will set
          the local failure flag, and in most cases the transmitter of the transceiver will be disabled.
          The following sections give the details.

7.3.1 TXD dominant clamping detection

          A permanent LOW level on pin TXD (due to a hardware or software application failure)
          would drive the CAN bus into a permanent dominant state, blocking all network
          communication. The TXD dominant time-out function prevents such a network lock-up by
          disabling the transmitter of the transceiver if pin TXD remains at a LOW level for longer
          than the TXD dominant time-out tdom(TXD). The tdom(TXD) timer defines the minimum
          possible bit rate of 40 kbit/s. The transmitter remains disabled until the local failure flag is
          cleared.

7.3.2 RXD recessive clamping detection

          An RXD pin clamped to HIGH level will prevent the controller connected to this pin from
          recognizing a bus dominant state. So the controller can start messages at any time, which
          is likely to disturb all bus communication. RXD recessive clamping detection prevents this
          effect by disabling the transmitter when the bus is in dominant state without RXD reflecting
          this. The transmitter remains disabled until the local failure flag is cleared.

TJA1041_6           Rev. 06 -- 5 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                   9 of 26
NXP Semiconductors                                     TJA1041

                                                High speed CAN transceiver

7.3.3 TXD-to-RXD short-circuit detection

          A short-circuit between pins RXD and TXD would keep the bus in a permanent dominant
          state once the bus is driven dominant, because the low-side driver of RXD is typically
          stronger than the high-side driver of the controller connected to TXD. The TXD-to-RXD
          short-circuit detection prevents such a network lock-up by disabling the transmitter. The
          transmitter remains disabled until the local failure flag is cleared.

7.3.4 Bus dominant clamping detection

          A CAN bus short circuit (to VBAT, VCC or GND) or a failure in one of the other network
          nodes could result in a differential voltage on the bus high enough to represent a bus
          dominant state. Because a node will not start transmission if the bus is dominant, the
          normal bus failure detection will not detect this failure, but the bus dominant clamping
          detection will. The local failure flag is set if the dominant state on the bus persists for
          longer than tdom(bus). By checking this flag, the controller can determine if a clamped bus is
          blocking network communication. There is no need to disable the transmitter. Note that
          the local failure flag does not retain a bus dominant clamping failure, and is released as
          soon as the bus returns to recessive state.

7.3.5 Overtemperature detection

          To protect the output drivers of the transceiver against overheating, the transmitter will be
          disabled if the virtual junction temperature exceeds the shutdown junction temperature
          Tj(sd). The transmitter remains disabled until the local failure flag is cleared.

7.4 Recessive bus voltage stabilization

          In recessive state the output impedance of transceivers is relatively high. In a partially
          powered network (supply voltage is off in some of the nodes) any deactivated transceiver
          with a significant leakage current is likely to load the recessive bus to ground. This will
          cause a common-mode voltage step each time transmission starts, resulting in increased
          EME. Using pin SPLIT of the TJA1041 in combination with split termination (see Figure 5)
          will reduce this step effect. In normal mode and pwon/listen-only mode pin SPLIT provides
          a stabilized 0.5VCC DC voltage. In Standby mode, go-to-sleep command mode and Sleep
          mode, pin SPLIT is set floating.

7.5 I/O level adapter

          The TJA1041 is equipped with a built-in I/O-level adapter. By using the supply voltage of
          the controller (to be supplied at pin VI/O) the level adapter ratio-metrically scales the
          I/O-levels of the transceiver. For pins TXD, STB and EN the digital input threshold level is
          adjusted, and for pins RXD and ERR the HIGH-level output voltage is adjusted. This
          allows the transceiver to be directly interfaced with controllers on supply voltages between
          2.8 V and 5.25 V, without the need for glue logic.

7.6 Pin WAKE

          Pin WAKE of the TJA1041 allows local wake-up triggering by a LOW-to-HIGH state
          change as well as a HIGH-to-LOW state change. This gives maximum flexibility when
          designing a local wake-up circuit. To keep current consumption at a minimum, after a twake
          delay the internal bias voltage of pin WAKE will follow the logic state of this pin. A HIGH
          level on pin WAKE is followed by an internal pull-up to VBAT. A LOW level on pin WAKE is

TJA1041_6           Rev. 06 -- 5 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                 10 of 26
NXP Semiconductors                                                                  TJA1041

                                                                             High speed CAN transceiver

                    followed by an internal pull-down towards GND. To ensure EMI performance in
                    applications not using local wake-up it is recommended to connect pin WAKE to pin VBAT
                    or to pin GND.

8. Limiting values

Table 6. Limiting values
In accordance with the Absolute Maximum Rating System (IEC 60134).

Symbol Parameter                          Conditions                             Min   Max   Unit
                                                                                 -0.3
VCC     DC voltage on pin VCC             no time limit                          4.75  +6    V
                                          operating range                        -0.3
                                                                                 2.8   5.25  V
                                                                                 -0.3
VI/O    DC voltage on pin VI/O            no time limit                          5     +6    V
                                          operating range                        -
                                                                                 -0.3  5.25  V
                                                                                 -0.3
VBAT    DC voltage on pin VBAT            no time limit                          -0.3  +40   V
                                          operating range                        -0.3
                                                                                 -0.3  27    V
                                                                                 -0.3
                                          load dump                              -0.3  40    V
                                                                                 -
VTXD    DC voltage on pin TXD                                                    -27   VI/O + 0.3 V
VRXD    DC voltage on pin RXD                                                    -27
VSTB    DC voltage on pin STB                                                    -27   VI/O + 0.3 V
VEN     DC voltage on pin EN                                                     -200
VERR    DC voltage on pin ERR                                                          VI/O + 0.3 V
VINH    DC voltage on pin INH                                                [1]
VWAKE   DC voltage on pin WAKE                                                         VI/O + 0.3 V
IWAKE   DC current on pin WAKE                                                   -6
VCANH   DC voltage on pin CANH                                                   -3    VI/O + 0.3 V
VCANL   DC voltage on pin CANL                                                   -4
VSPLIT  DC voltage on pin SPLIT                                              [2] -200  VBAT + 0.3 V
Vtrt    transient voltages on pins CANH,                                     [3] -40
        CANL, SPLIT and VBAT                                                     -55   VBAT + 0.3 V
Vesd    electrostatic discharge voltage
                                                                                       -15   mA

                                          0 V < VCC < 5.25 V; no time limit            +40   V
                                          0 V < VCC < 5.25 V; no time limit
                                          0 V < VCC < 5.25 V; no time limit            +40   V
                                          according to ISO 7637; see
                                          Figure 6                                     +40   V
                                          Human Body Model (HBM)
                                                                                       +200  V
                                             pins CANH, CANL and SPLIT
                                                                                       +6    kV

                                          pins TXD, RXD, VI/O and STB                  +3    kV
                                          all other pins
                                                                                       +4    kV

                                          Machine Model (MM)                           +200  V

Tvj     virtual junction temperature                                                   +150  C

Tstg    storage temperature                                                            +150  C

[1] Equivalent to discharging a 100 pF capacitor via a 1.5 k series resistor (6 kV level with pin GND connected to ground).

[2] Equivalent to discharging a 200 pF capacitor via a 0.75 H series inductor and a 10  series resistor.

[3] Junction temperature in accordance with IEC 60747-1. An alternative definition is: Tvj = Tamb + P Rth(vj-amb), where Rth(vj-amb) is a fixed
      value. The rating for Tvj limits the allowable combinations of power dissipation (P) and ambient temperature (Tamb).

TJA1041_6                                 Rev. 06 -- 5 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                        11 of 26
NXP Semiconductors                                                                       TJA1041

                                                                                  High speed CAN transceiver

9. Thermal characteristics

                    Table 7.        Thermal characteristics              Conditions             Typ         Unit
                    Symbol                                               SO14 package; in
                    Rth(j-a)           Parameter                         free air               120         K/W
                                                                         bare die; in free air
                    Rth(j-s)           thermal resistance from junction                         40          K/W
                                       to ambient

                                       thermal resistance from junction
                                       to substrate

10. Characteristics

Table 8. Characteristics

VCC = 4.75 V to 5.25 V; VI/O = 2.8 V to VCC; VBAT = 5 V to 27 V; RL = 60 ; Tvj = -40 C to +150 C; unless specified
otherwise; all voltages are defined with respect to ground; positive currents flow into the device.[1]

Symbol Parameter                             Conditions                     Min   Typ                Max              Unit

Supplies (pins VBAT, VCC and VI/O)                                                                                    V
                                                                                                                      V
VCC(sleep)   VCC undervoltage detection      VBAT = 12 V (fail-safe)        2.75  3.3                4.5              V
             level for forced Sleep mode                                                                              V
                                                                                                                      mA
VI/O(sleep)  VI/O undervoltage detection                                    0.5   1.5                2                mA
             level for forced Sleep mode                                                                              A
                                                                                                                      A
VBAT(stb)    VBAT voltage level for fail-safe VCC = 5 V (fail-safe)         2.75  3.3                4.5              A
             fallback mode                                                                                            A
                                                                                                                      A
VBAT(pwon)   VBAT voltage level for setting  VCC = 0 V                      2.5   3.3                4.1              A
             pwon flag
                                                                                                                      A
ICC          VCC input current               normal mode; VTXD = 0 V        25    55                 80
                                                                                                                      V
                                             (dominant)                                                               V
                                                                                                                      A
                                             normal or pwon/listen-only     2     6                  10

                                             mode; VTXD = VI/O (recessive)

                                             Standby or Sleep mode          -     1                  10

II/O         VI/O input current              normal mode; VTXD = 0 V        100   350                1 000
                                             (dominant)

                                             normal or pwon/listen-only     15    80                 200

                                             mode; VTXD = VI/O (recessive)

                                             Standby or Sleep mode          -     0                  5

IBAT         VBAT input current              normal or pwon/listen-only     15    30                 40

                                             mode

                                             Standby mode; VCC > 4.75 V;    10    20                 30

                                             VI/O = 2.8 V;

                                             VINH = VWAKE = VBAT = 12 V

                                             Sleep mode;                    10    20                 30

                                             VINH = VCC = VI/O = 0 V;
                                             VWAKE = VBAT = 12 V

Transmitter data input (pin TXD)

VIH          HIGH-level input voltage                                       0.7VI/O -                VCC + 0.3
                                                                                                     +0.3VI/O
VIL          LOW-level input voltage                                        -0.3  -                  +5

IIH          HIGH-level input current        normal or pwon/listen-only     -5    0

                                             mode; VTXD = VI/O

TJA1041_6                                    Rev. 06 -- 5 December 2007                         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                 12 of 26
NXP Semiconductors                                                                            TJA1041

                                                                                       High speed CAN transceiver

Table 8. Characteristics ...continued

VCC = 4.75 V to 5.25 V; VI/O = 2.8 V to VCC; VBAT = 5 V to 27 V; RL = 60 ; Tvj = -40 C to +150 C; unless specified
otherwise; all voltages are defined with respect to ground; positive currents flow into the device.[1]

Symbol Parameter                               Conditions                        Min       Typ         Max            Unit
                                                                                                                      A
IIL           LOW-level input current          normal or pwon/listen-only        -70       -250        -500
                                               mode; VTXD = 0.3VI/O                                    10             pF
Ci            input capacitance                                                  -         5
                                               not tested                                                             mA
                                                                                                                      mA
Receiver data output (pin RXD)
                                                                                                                      V
IOH           HIGH-level output current        VRXD = VI/O - 0.4 V; VI/O = VCC -1          -3          -6             V
                                                                                                                      A
IOL           LOW-level output current         VRXD = 0.4 V; VTXD = VI/O; bus    2         5           12             A

                                               dominant                                                               A
                                                                                                                      mA
Standby and enable control inputs (pins STB and EN)
                                                                                                                      A
VIH           HIGH-level input voltage                                           0.7VI/O -             VCC + 0.3      A
                                                                                                       +0.3VI/O       V
VIL           LOW-level input voltage                                            -0.3      -           10
                                                                                                       -1             V
IIH           HIGH-level input current         VSTB = VEN = 0.7VI/O              1         4                          A

IIL           LOW-level input current          VSTB = VEN = 0 V                  -         0                          V
                                                                                                                      V
Error and power-on indication output (pin ERR)                                                                        V

IOH           HIGH-level output current        VERR = VI/O - 0.4 V; VI/O = VCC -4          -20         -50            V
                                                                                                       0.35
IOL           LOW-level output current         VERR = 0.4 V                      0.1       0.2                        mV
                                                                                                                      V
Local wake-up input (pin WAKE)
                                                                                                                      V
IIH           HIGH-level input current         VWAKE = VBAT - 1.9 V              -1        -5          -10
                                               VWAKE = VBAT - 3.1 V              1         5           10             mA
IIL           LOW-level input current          VSTB = 0 V                        VBAT - 3  VBAT - 2.5  VBAT - 2       mA
                                                                                                                      mA
Vth           threshold voltage

Inhibit output (pin INH)

VH            HIGH-level voltage drop          IINH = -0.18 mA                   0.05      0.2         0.8
                                               Sleep mode
|IL|          leakage current                                                    -         0           5

Bus lines (pins CANH and CANL)

VO(dom)       dominant output voltage          VTXD = 0 V
                                                  pin CANH
                                                                                 3         3.6         4.25

                                               pin CANL                          0.5       1.4         1.75

VO(dom)(m)    matching of dominant output      VTXD = 0 V (dominant);            -0.1      -           +0.15
VO(dif)(bus)  voltage (VCC - VCANH - VCANL)    45  < RL < 65                     1.5       -           3.0
              differential bus output voltage                                    -50       -           +50
VO(reces)     (VCANH - VCANL)                  VTXD = VI/O (recessive); no load  2         0.5VCC      3
                                                                                 -0.1      0           +0.1
              recessive output voltage         normal or pwon/listen-only
                                               mode; VTXD = VI/O; no load

                                               Standby or Sleep mode; no load

IO(sc)        short-circuit output current     VTXD = 0 V (dominant)             -45       -70         -95
IO(reces)     recessive output current            pin CANH; VCANH = 0 V                                95
                                                  pin CANL; VCANL = 40 V         45        70          +2.5

                                               -27 V < VCAN < 32 V               -2.5      -

TJA1041_6                                      Rev. 06 -- 5 December 2007                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                        13 of 26
NXP Semiconductors                                                                         TJA1041

                                                                                    High speed CAN transceiver

Table 8. Characteristics ...continued

VCC = 4.75 V to 5.25 V; VI/O = 2.8 V to VCC; VBAT = 5 V to 27 V; RL = 60 ; Tvj = -40 C to +150 C; unless specified
otherwise; all voltages are defined with respect to ground; positive currents flow into the device.[1]

Symbol Parameter                                Conditions                  Min     Typ    Max                        Unit
                                                                                                                      V
Vdif(th)      differential receiver threshold   normal or pwon/listen-only  0.5     0.7    0.9
              voltage                                                                                                 V
                                                mode; see Figure 7;                        1.15
                                                -12 V < VCANH < 12 V;                      100                        mV
                                                -12 V < VCANL < 12 V
                                                                                           250                        A
                                                Standby or Sleep mode;      0.4     0.7    35                         k
                                                                                                                      %
                                                -12 V < VCANH < 12 V;                                                 k
                                                -12 V < VCANL < 12 V                                                  pF
                                                                                                                      pF
Vhys(dif)     differential receiver hysteresis  normal or pwon/listen-only  50      70                                
              voltage
                                                mode; see Figure 7;                                                   V
                                                -12 V < VCANH < 12 V;
                                                -12 V < VCANL < 12 V                                                  A

ILI           input leakage current             VCC = 0 V; VCANH = VCANL = 5 V 100  170                               ns
                                                                                                                      ns
Ri(cm)        common-mode input                                             15      25                                ns
              resistance                                                                                              ns
                                                                                                                      ns
Ri(cm)(m)     common-mode input                 VCANH = VCANL               -3      0      +3                         ms
              resistance matching                                                                                     ms
                                                                                                                      s
Ri(dif)       differential input resistance                                 25      50     75                         s
Ci(cm)                                                                                                                s
              common-mode input                 VTXD = VCC; not tested      -       -      20
              capacitance

Ci(dif)       differential input capacitance VTXD = VCC; not tested         -       -      10

Rsc(bus)      detectable short-circuit          normal mode                 0       -      50
              resistance between bus lines
              and VBAT, VCC and GND

Common-mode stabilization output (pin SPLIT)

Vo            output voltage                    normal or pwon/listen-only  0.3VCC 0.5VCC  0.7VCC
                                                mode;
                                                -500 A < ISPLIT < 500 A

|IL|          leakage current                   Standby or Sleep mode;      -       0      5
                                                -22 V < VSPLIT < 35 V

Timing characteristics; see Figure 8 and Figure 9

td(TXD-BUSon) delay TXD to bus active           normal mode                 25      70     110

td(TXD-BUSoff) delay TXD to bus inactive        normal mode                 10      50     95

td(BUSon-RXD) delay bus active to RXD           normal or pwon/listen-only  15      65     115

                                                mode

td(BUSoff-RXD) delay bus inactive to RXD        normal or pwon/listen-only  35      100    160

                                                mode

tPD(TXD-RXD)  propagation delay TXD to RXD VSTB = 0 V                       40      -      255
tUV(VCC)                                                                                   12.5
              undervoltage detection time on                                5       10
tUV(VI/O)     VCC                                                                          12.5

tdom(TXD)     undervoltage detection time on                                5       10     1 000
tdom(bus)     VI/O                                                                         1 000
th(min)                                                                                    50
              TXD dominant time-out             VTXD = 0 V                  300     600

              bus dominant time-out             Vdif > 0.9 V                300     600

              minimum hold time of                                          20      35
              go-to-sleep command

TJA1041_6                                       Rev. 06 -- 5 December 2007                  NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                            14 of 26
NXP Semiconductors                                                                                               TJA1041

                                                                                                          High speed CAN transceiver

Table 8. Characteristics ...continued

VCC = 4.75 V to 5.25 V; VI/O = 2.8 V to VCC; VBAT = 5 V to 27 V; RL = 60 ; Tvj = -40 C to +150 C; unless specified
otherwise; all voltages are defined with respect to ground; positive currents flow into the device.[1]

Symbol Parameter                       Conditions                                                   Min   Typ       Max              Unit

tBUS    dominant time for wake-up via  Standby or Sleep mode;                                       0.75  1.75      5                s
twake   bus                            VBAT = 12 V
                                                                                                    5     25        50               s
        minimum wake-up time after     Standby or Sleep mode;
        receiving a falling or rising  VBAT = 12 V
        edge

Thermal shutdown

Tj(sd)  shutdown junction temperature                                                               155   165       180              C

[1] All parameters are guaranteed over the virtual junction temperature range by design, but only 100 % tested at Tamb = 125 C for dies on
      wafer level and in addition to this, 100 % tested at Tamb = 125 C for cased products, unless specified otherwise. For bare dies, all
      parameters are only guaranteed with the reverse side of the die connected to ground.

11. Application information

                                                                      3V

                    BAT                                  5V

                                                     VBAT INH      VCC                                   VI/O
                                       WAKE                                                                    STB
                                                                                                               EN             VCC
                                                   TJA1041                                                     ERR
                                                                                                                       Port x, y, z
                                       GND                                                                     RXD         MICRO-
                                                                                                               TXD
                                                                                                                      CONTROLLER
                                                                                                                    RXD
                                                                                                                    TXD

                                                   CANH        SPLIT    CANL

                                                                                                                        mgu173

                                                                                     CAN bus wires

                    Fig 4. Typical application with 3 V microcontroller

TJA1041_6                              Rev. 06 -- 5 December 2007                                                    NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                     15 of 26
NXP Semiconductors                                                                                         TJA1041

                                                                                                    High speed CAN transceiver

                                                          VCC

                            VSPLIT = 0.5VCC                    TJA1041                                      60
                             in normal mode                                      CANH
                          and pwon/listen-only                                                                    VSPLIT
                                                             R
                                   mode;                                         SPLIT                      60
                            otherwise floating
                                                             R
                                                                                 CANL

                                                                                                                  mgu169

                                                                                        GND

                    Fig 5. Stabilization circuitry and application

                                                                                             +12 V

                    +5 V

                          47 F            100 nF            VI/O VCC VBAT                          10 F
                                  500 kHz
                                                          5    3                             10

                                             TXD                                                 13 CANH 1 nF      TRANSIENT
                                                      1                                                           GENERATOR
                                                                                                       CANL 1 nF
                                               EN              TJA1041                           12
                                                      6              2
                                                                                                       SPLIT
                                             STB                                                 11
                                                      14
                                                                                                       ERR
                                           WAKE                                                   8
                                                      9                                           7 INH
                                                                                                  4 RXD

                                                                  GND

                                                                                                    mgw337

                                The waveforms of the applied transients will be in accordance with ISO 7637 part 1, test pulses
                                1, 2, 3a, 3b, 5, 6 and 7.

                    Fig 6. Test circuit for automotive transients

TJA1041_6                 Rev. 06 -- 5 December 2007                                                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                   16 of 26
NXP Semiconductors                                                                                                        TJA1041

                                                                                                                   High speed CAN transceiver

                                              VRXD                                                                                 HIGH
                                                                                                                                   LOW
                                                                                           hysteresis
                                                                       0.5                                    0.9      Vi(dif)(bus) (V)
                                Vi(dif)(bus) = VCANH - VCANL.
                                                                                                                              mgs378
                    Fig 7. Hysteresis of the receiver

                                                                                                       +12 V

                    +5 V

                          47 F  100 nF           VI/O VCC VBAT                                                        10 F

                                               5                    3                                  10

                                   TXD                                                                           CANH         RL         CL
                                            1                                                              13                 60         100 pF

                                     EN           TJA1041                                                        CANL
                                            6                                                              12
                                                        2                                                  11 SPLIT
                                   STB 14                 GND
                                 WAKE                                                                            ERR
                                                                                                            8
                                            9
                                                                                                                 INH
                                                                                                            7

                                                                                                                 RXD
                                                                                                            4

                                                                                                                       15 pF
                                                                                                                              mgw338

                    Fig 8. Test circuit for timing characteristics

TJA1041_6                 Rev. 06 -- 5 December 2007                                                                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                                    17 of 26
NXP Semiconductors                                                         TJA1041

                                                                    High speed CAN transceiver

                      TXD                                                         HIGH
                      CANH                                                        LOW
                      CANL

                                                                                  dominant
                                                                                  (BUS on)

                                                                    0.9 V

                      Vi(dif)(bus)(1)

                                                                    0.5 V

                                                                                  recessive
                                                                                  (BUS off)

                            RXD                             0.3VCC                            HIGH
                                                                                  0.7VCC
                      td(TXD-BUSon)
                              td(BUSon-RXD)                                        LOW
                                                                    td(TXD-BUSoff)

                                                                                  td(BUSoff-RXD)

                                       tPD(TXD-RXD)                 tPD(TXD-RXD)  mgs377

                         (1) Vi(dif)(bus) = VCANH - VCANL.
                    Fig 9. Timing diagram

12. Test information

12.1 Quality information

          This product has been qualified in accordance with the Automotive Electronics Council
         (AEC) standard Q100 - Stress test qualification for integrated circuits, and is suitable for
          use in automotive applications.

TJA1041_6             Rev. 06 -- 5 December 2007                                           NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                           18 of 26
NXP Semiconductors                                                                                                           TJA1041

13. Package outline                                                                                                   High speed CAN transceiver

  SO14: plastic small outline package; 14 leads; body width 3.9 mm                                                                               SOT108-1

                                                 D                                                    E                     A

                     y                                                                                                                 X
                 Z
               14                                                                c                                                     vM A
                                                                                                             HE
                  pin 1 index
                1                                                      8

                                  e                                                                                   Q

                                                                                      A2                                    (A 3)   A
                                                                                           A1

                                                                    7        wM                                                   
                                                                bp                                             Lp
                                                                                                              L

                                                                                                      detail X

                                                            0             2.5           5 mm

                                                                          scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

        A                                                   D(1) E(1)                                                                      Z (1)  
UNIT max. A1          A2     A3    bp               c                     e      HE         L  Lp                Q    v     w          y

mm      1.75   0.25   1.45   0.25  0.49             0.25  8.75  4.0       1.27   6.2    1.05   1.0               0.7  0.25 0.25     0.1    0.7    8o
               0.10   1.25         0.36             0.19  8.55  3.8              5.8           0.4               0.6                       0.3

inches  0.069  0.010  0.057  0.01  0.019 0.0100 0.35            0.16      0.05   0.244  0.041  0.039  0.028           0.01  0.01    0.004  0.028  0o
               0.004  0.049        0.014 0.0075 0.34            0.15             0.228         0.016  0.024                                0.012

Note
1. Plastic or metal protrusions of 0.15 mm (0.006 inch) maximum per side are not included.

OUTLINE                                                   REFERENCES                                                   EUROPEAN           ISSUE DATE
VERSION                                                                                                               PROJECTION
                        IEC                         JEDEC                 JEITA                                                             99-12-27
SOT108-1              076E06                                                                                                                03-02-19
                                                    MS-012

Fig 10. Package outline SOT108-1 (SO14)                     Rev. 06 -- 5 December 2007                                                 NXP B.V. 2007. All rights reserved.

TJA1041_6                                                                                                                                                 19 of 26

Product data sheet
NXP Semiconductors                                                                                    TJA1041

14. Bare die outline                                                                           High speed CAN transceiver

                                                             1 14

                                                    2              13

                                                    3

                                                                                                    12
                                                    4

                                                                   TJA1041U
                                                                                                    11

                                                                   10

                                 x5                                        9
                                                                   mgu984
                                 0                        6  7  8
                                   0

                                                       y

                                The reverse side of the bare die must be connected to ground.
                    Fig 11. Bonding pad locations

                    Table 9. Bonding pad locations

                    Symbol  Pad                                 Coordinates[1]
                                                                x
                    TXD     1                                   664.25                                  y
                                                                75.75                                   3 004.5
                    GND     2                                   115.5                                   3 044.25
                                                                115.5                                   2 573
                    VCC     3                                   115.5                                   1 862.75
                                                                264.5                                   115.5
                    RXD     4                                   667.75                                  114
                                                                1 076.75                                85
                    VI/O    5                                   1 765                                   115.5
                                                                1 765                                   85
                    EN      6                                   1 765                                   792.5
                                                                1 765                                   1 442.25
                    INH     7                                   1 751                                   2 115
                                                                940.75                                  3 002.5
                    ERR     8                                                                           3 004.5

                    WAKE    9

                    VBAT    10

                    SPLIT   11

                    CANL    12

                    CANH    13

                    STB     14

                    [1] All x/y coordinates represent the position of the center of each pad (in m) with respect to the left hand
                          bottom corner of the top aluminium layer.

TJA1041_6                   Rev. 06 -- 5 December 2007                                                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                         20 of 26
NXP Semiconductors                                     TJA1041

                                                High speed CAN transceiver

15. Soldering

                              This text provides a very brief insight into a complex technology. A more in-depth account
                             of soldering ICs can be found in Application Note AN10365 "Surface mount reflow
                             soldering description".

                15.1 Introduction to soldering

                              Soldering is one of the most common methods through which packages are attached to
                              Printed Circuit Boards (PCBs), to form electrical circuits. The soldered joint provides both
                              the mechanical and the electrical connection. There is no single soldering method that is
                              ideal for all IC packages. Wave soldering is often preferred when through-hole and
                              Surface Mount Devices (SMDs) are mixed on one printed wiring board; however, it is not
                              suitable for fine pitch SMDs. Reflow soldering is ideal for the small pitches and high
                              densities that come with increased miniaturization.

                15.2 Wave and reflow soldering

                              Wave soldering is a joining technology in which the joints are made by solder coming from
                              a standing wave of liquid solder. The wave soldering process is suitable for the following:

                           Through-hole components
                           Leaded or leadless SMDs, which are glued to the surface of the printed circuit board

                              Not all SMDs can be wave soldered. Packages with solder balls, and some leadless
                              packages which have solder lands underneath the body, cannot be wave soldered. Also,
                              leaded SMDs with leads having a pitch smaller than ~0.6 mm cannot be wave soldered,
                              due to an increased probability of bridging.

                              The reflow soldering process involves applying solder paste to a board, followed by
                              component placement and exposure to a temperature profile. Leaded packages,
                              packages with solder balls, and leadless packages are all reflow solderable.

                              Key characteristics in both wave and reflow soldering are:

                           Board specifications, including the board finish, solder masks and vias
                           Package footprints, including solder thieves and orientation
                           The moisture sensitivity level of the packages
                           Package placement
                           Inspection and repair
                           Lead-free soldering versus PbSn soldering

                15.3 Wave soldering

                              Key characteristics in wave soldering are:

                           Process issues, such as application of adhesive and flux, clinching of leads, board

                                   transport, the solder wave parameters, and the time during which components are
                                   exposed to the wave

                           Solder bath specifications, including temperature and impurities

TJA1041_6           Rev. 06 -- 5 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                 21 of 26
NXP Semiconductors                                                                 TJA1041

                                                                            High speed CAN transceiver

15.4 Reflow soldering

          Key characteristics in reflow soldering are:

                     Lead-free versus SnPb soldering; note that a lead-free reflow process usually leads to

                       higher minimum peak temperatures (see Figure 12) than a PbSn process, thus
                       reducing the process window

                     Solder paste printing issues including smearing, release, and adjusting the process

                       window for a mix of large and small components on one board

                     Reflow temperature profile; this profile includes preheat, reflow (in which the board is

                       heated to the peak temperature) and cooling down. It is imperative that the peak
                       temperature is high enough for the solder to make reliable solder joints (a solder paste
                       characteristic). In addition, the peak temperature must be low enough that the
                       packages and/or boards are not damaged. The peak temperature of the package
                       depends on package thickness and volume and is classified in accordance with
                       Table 10 and 11

                    Table 10. SnPb eutectic process (from J-STD-020C)

                    Package thickness (mm) Package reflow temperature (C)

                                Volume (mm3)

                                < 350                                        350

                    < 2.5       235                                         220

                     2.5        220                                         220

                    Table 11. Lead-free process (from J-STD-020C)

                    Package thickness (mm) Package reflow temperature (C)

                                Volume (mm3)

                                < 350                              350 to 2000    > 2000
                                                                                  260
                    < 1.6       260                                260            245
                                                                                  245
                    1.6 to 2.5  260                                250

                    > 2.5       250                                245

                    Moisture sensitivity precautions, as indicated on the packing, must be respected at all
                    times.

                    Studies have shown that small packages reach higher temperatures during reflow
                    soldering, see Figure 12.

TJA1041_6                       Rev. 06 -- 5 December 2007                         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                   22 of 26
NXP Semiconductors                                                        TJA1041

                                                                   High speed CAN transceiver

                    temperature  maximum peak temperature
                                   = MSL limit, damage level

                                         minimum peak temperature
                                 = minimum soldering temperature

                                                                                                                                                peak
                                                                                                                                            temperature

                                                                                                                                                                        time
                                                                                                                                                                                    001aac844
                                  MSL: Moisture Sensitivity Level

                      Fig 12. Temperature profiles for large and small components

                    For further information on temperature profiles, refer to Application Note AN10365
                    "Surface mount reflow soldering description".

TJA1041_6                        Rev. 06 -- 5 December 2007         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                    23 of 26
NXP Semiconductors                                                  TJA1041

                                                             High speed CAN transceiver

16. Revision history

Table 12. Revision history

Document ID         Release date Data sheet status        Change notice Supersedes

TJA1041_6           20071205  Product data sheet          -  TJA1041_5
Modifications:
                            Table 1 and Table 6: changed conditions electrostatic discharge voltage

TJA1041_5           20070831  Product data sheet          -  TJA1041_4

TJA1041_4           20031014  Product specification       -  TJA1041_3

TJA1041_3           20030213  Product specification       -  TJA1041_N_2

TJA1041_N_2         20021223  Preliminary specification -    TJA1041_1

TJA1041_1           20011218  Preliminary specification -    -

TJA1041_6                     Rev. 06 -- 5 December 2007         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                 24 of 26
NXP Semiconductors                                                                      TJA1041

                                                                                 High speed CAN transceiver

17. Legal information

17.1 Data sheet status

Document status[1][2]       Product status[3]  Definition
                                               This document contains data from the objective specification for product development.
Objective [short] data sheet Development       This document contains data from the preliminary specification.
                                               This document contains the product specification.
Preliminary [short] data sheet Qualification

Product [short] data sheet  Production

[1] Please consult the most recently issued document before initiating or completing a design.

[2] The term `short data sheet' is explained in section "Definitions".

[3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status
        information is available on the Internet at URL http://www.nxp.com.

17.2 Definitions                                                                 Limiting values -- Stress above one or more limiting values (as defined in
                                                                                 the Absolute Maximum Ratings System of IEC 60134) may cause permanent
Draft -- The document is a draft version only. The content is still under        damage to the device. Limiting values are stress ratings only and operation of
internal review and subject to formal approval, which may result in              the device at these or any other conditions above those given in the
modifications or additions. NXP Semiconductors does not give any                 Characteristics sections of this document is not implied. Exposure to limiting
representations or warranties as to the accuracy or completeness of              values for extended periods may affect device reliability.
information included herein and shall have no liability for the consequences of
use of such information.                                                         Terms and conditions of sale -- NXP Semiconductors products are sold
                                                                                 subject to the general terms and conditions of commercial sale, as published
Short data sheet -- A short data sheet is an extract from a full data sheet      at http://www.nxp.com/profile/terms, including those pertaining to warranty,
with the same product type number(s) and title. A short data sheet is intended   intellectual property rights infringement and limitation of liability, unless
for quick reference only and should not be relied upon to contain detailed and   explicitly otherwise agreed to in writing by NXP Semiconductors. In case of
full information. For detailed and full information see the relevant full data   any inconsistency or conflict between information in this document and such
sheet, which is available on request via the local NXP Semiconductors sales      terms and conditions, the latter will prevail.
office. In case of any inconsistency or conflict with the short data sheet, the
full data sheet shall prevail.                                                   No offer to sell or license -- Nothing in this document may be interpreted
                                                                                 or construed as an offer to sell products that is open for acceptance or the
17.3 Disclaimers                                                                 grant, conveyance or implication of any license under any copyrights, patents
                                                                                 or other industrial or intellectual property rights.
General -- Information in this document is believed to be accurate and
reliable. However, NXP Semiconductors does not give any representations or       Bare die -- All die are tested on compliance with all related technical
warranties, expressed or implied, as to the accuracy or completeness of such     specifications as stated in this data sheet up to the point of wafer sawing for a
information and shall have no liability for the consequences of use of such      period of ninety (90) days from the date of delivery by NXP Semiconductors.
information.                                                                     If there are data sheet limits not guaranteed, these will be separately
                                                                                 indicated in the data sheet. There are no post-packing tests performed on
Right to make changes -- NXP Semiconductors reserves the right to make           individual die or wafers.
changes to information published in this document, including without
limitation specifications and product descriptions, at any time and without      NXP Semiconductors has no control of third party procedures in the sawing,
notice. This document supersedes and replaces all information supplied prior     handling, packing or assembly of the die. Accordingly, NXP Semiconductors
to the publication hereof.                                                       assumes no liability for device functionality or performance of the die or
                                                                                 systems after third party sawing, handling, packing or assembly of the die. It
Suitability for use -- NXP Semiconductors products are not designed,             is the responsibility of the customer to test and qualify their application in
authorized or warranted to be suitable for use in medical, military, aircraft,   which the die is used.
space or life support equipment, nor in applications where failure or
malfunction of an NXP Semiconductors product can reasonably be expected          All die sales are conditioned upon and subject to the customer entering into a
to result in personal injury, death or severe property or environmental          written die sale agreement with NXP Semiconductors through its legal
damage. NXP Semiconductors accepts no liability for inclusion and/or use of      department.
NXP Semiconductors products in such equipment or applications and
therefore such inclusion and/or use is at the customer's own risk.               17.4 Trademarks

Applications -- Applications that are described herein for any of these          Notice: All referenced brands, product names, service names and trademarks
products are for illustrative purposes only. NXP Semiconductors makes no         are the property of their respective owners.
representation or warranty that such applications will be suitable for the
specified use without further testing or modification.

18. Contact information

For additional information, please visit: http://www.nxp.com
For sales office addresses, send an email to: salesaddresses@nxp.com

TJA1041_6                                      Rev. 06 -- 5 December 2007         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                  25 of 26
NXP Semiconductors                                                                                         TJA1041

                                                                                                    High speed CAN transceiver

19. Contents

1      General description . . . . . . . . . . . . . . . . . . . . . . 1          15    Soldering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2
2.1    Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1   15.1  Introduction to soldering. . . . . . . . . . . . . . . . . 21
         Optimized for in-vehicle high speed
2.2      communication . . . . . . . . . . . . . . . . . . . . . . . . . 1        15.2  Wave and reflow soldering . . . . . . . . . . . . . . . 21
2.3      Low-power management . . . . . . . . . . . . . . . . . 1
         Protection and diagnosis (detection and                                  15.3  Wave soldering. . . . . . . . . . . . . . . . . . . . . . . . 21
3        signalling) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4                                                                                 15.4  Reflow soldering. . . . . . . . . . . . . . . . . . . . . . . 22
5      Quick reference data . . . . . . . . . . . . . . . . . . . . . 2
6                                                                                 16    Revision history . . . . . . . . . . . . . . . . . . . . . . . 24
6.1    Ordering information . . . . . . . . . . . . . . . . . . . . . 2
6.2                                                                               17    Legal information . . . . . . . . . . . . . . . . . . . . . . 25
7      Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3
7.1                                                                               17.1  Data sheet status . . . . . . . . . . . . . . . . . . . . . . 25
7.1.1  Pinning information . . . . . . . . . . . . . . . . . . . . . . 4
7.1.2    Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4  17.2  Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
7.1.3    Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 4
7.1.4                                                                             17.3  Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 25
7.1.5  Functional description . . . . . . . . . . . . . . . . . . . 5
7.2      Operating modes . . . . . . . . . . . . . . . . . . . . . . . 5          17.4  Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 25
7.2.1    Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . 6
7.2.2    Pwon/listen-only mode . . . . . . . . . . . . . . . . . . . 6            18    Contact information . . . . . . . . . . . . . . . . . . . . 25
7.2.3    Standby mode. . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.2.4    Go-to-sleep command mode . . . . . . . . . . . . . . 7                   19    Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7.2.5    Sleep mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.2.6    Internal flags . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.2.7    UVNOM flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.3      UVBAT flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.3.1    Pwon flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.3.2    Wake-up flag. . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.3.3    Wake-up source flag . . . . . . . . . . . . . . . . . . . . . 9
7.3.4    Bus failure flag . . . . . . . . . . . . . . . . . . . . . . . . . 9
7.3.5    Local failure flag . . . . . . . . . . . . . . . . . . . . . . . . 9
7.4      Local failures. . . . . . . . . . . . . . . . . . . . . . . . . . . 9
7.5      TXD dominant clamping detection . . . . . . . . . . 9
7.6      RXD recessive clamping detection . . . . . . . . . . 9
8        TXD-to-RXD short-circuit detection . . . . . . . . 10
9        Bus dominant clamping detection. . . . . . . . . . 10
10       Overtemperature detection . . . . . . . . . . . . . . . 10
11       Recessive bus voltage stabilization . . . . . . . . 10
12       I/O level adapter . . . . . . . . . . . . . . . . . . . . . . . 10
12.1     Pin WAKE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
13
14     Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . 11

       Thermal characteristics. . . . . . . . . . . . . . . . . . 12

       Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 12

       Application information. . . . . . . . . . . . . . . . . . 15

       Test information . . . . . . . . . . . . . . . . . . . . . . . . 18
         Quality information . . . . . . . . . . . . . . . . . . . . . 18

       Package outline . . . . . . . . . . . . . . . . . . . . . . . . 19

       Bare die outline . . . . . . . . . . . . . . . . . . . . . . . . 20

                                                                                  Please be aware that important notices concerning this document and the product(s)
                                                                                  described herein, have been included in section `Legal information'.

                                                                                  NXP B.V. 2007.  All rights reserved.

                                                                                  For more information, please visit: http://www.nxp.com
                                                                                  For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                          Date of release: 5 December 2007
                                                                                                                                                            Document identifier: TJA1041_6
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved