电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

TDA8950

器件型号:TDA8950
文件大小:271.49KB,共0页
厂商名称:NXP [NXP Semiconductors]
厂商官网:http://www.nxp.com/
下载文档

器件描述

文档预览

TDA8950器件文档内容

TDA8950                            Preliminary data sheet

2 150 W class-D power amplifier

Rev. 01 -- 9 September 2008

1. General description

                              The TDA8950 is a high efficiency class-D audio power amplifier. The typical output power
                              is 2 150 W with a speaker load impedance of 4 .

                              The TDA8950 is available in the HSOP24 power package and DBS23P power package.
                              The amplifier operates over a wide supply voltage range from 12.5 V to 40 V and
                              consumes a low quiescent current.

2. Features

                              I Pin compatible with TDA8920B for both HSOP24 and DBS23P packages
                              I Symmetrical high operating supply voltage range from 12.5 V to 40 V
                              I Stereo full differential inputs, usable as stereo Single-Ended (SE) or mono Bridge-Tied

                                  Load (BTL) amplifier
                              I High output power at typical applications:

                                   N SE 2 150 W, RL = 4  (VP = 37 V)
                                   N SE 2 170 W, RL = 4  (VP = 39 V)
                                   N SE 2 100 W, RL = 6  (VP = 37 V)
                                   N BTL 1 300 W, RL = 8  (VP = 37 V)
                              I Low noise in BTL due to BD-modulation
                              I Smooth pop noise-free start-up and switch down
                              I Zero dead time Pulse Width Modulation (PWM) output switching
                              I Fixed frequency
                              I Internal or external clock switching frequency
                              I High efficiency
                              I Low quiescent current
                              I Advanced protection strategy: voltage protection and output current limiting
                              I Thermal foldback
                              I Fixed gain of 30 dB in SE and 36 dB in BTL
                              I Full short-circuit proof across load

3. Applications

                              I DVD
                              I Mini and micro receiver
                              I Home Theater In A Box (HTIAB) system
                              I High power speaker system
NXP Semiconductors                                                                    TDA8950

                                                                           2 150 W class-D power amplifier

4. Quick reference data

                        Table 1. Quick reference data

                        Symbol Parameter                   Conditions                Min Typ Max Unit

                        General, VP = 35 V

                        VP       supply voltage                                      12.5 35 40 V

                        VP(ovp) overvoltage protection     non-operating; VDD - VSS  85 -               90 V
                                     supply voltage

                        Iq(tot)  total quiescent current   Operating mode; no load;  -  50 75 mA
                                                           no filter; no RC-snubber
                                                           network connected

                        Stereo single-ended configuration

                        Po       output power              RL = 4 ; THD = 10 %;      -  170 -           W
                                                           VP = 39 V

                                                           RL = 4 ; THD = 10 %;      -  150 -           W
                                                           VP = 37 V

                                                           RL = 6 ; THD = 10 %;      -  100 -           W
                                                           VP = 37 V

                        Mono bridge-tied load configuration

                        Po       output power              RL = 8 ; THD = 10 %;      -  300 -           W
                                                           VP = 37 V

5. Ordering information

Table 2. Ordering information

Type number             Package

                        Name     Description                                                            Version

TDA8950J                DBS23P plastic DIL-bent-SIL power package; 23 leads (straight lead length 3.2 mm) SOT411-1

TDA8950TH               HSOP24 plastic, heatsink small outline package; 24 leads; low stand-off height  SOT566-3

TDA8950_1                                     Rev. 01 -- 9 September 2008                   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                          2 of 39
NXP Semiconductors                                                                                            TDA8950

6. Block diagram                                                                                   2 150 W class-D power amplifier

                 VDDA         n.c.                   STABI PROT                                    VDDP2       VDDP1

                  3 (20) 10 (4)           18 (12) 13 (7)                                           23 (16)     14 (8)
                                                                                                                 15 (9)
                                                                                                                             BOOT1
IN1M     9 (3)   INPUT                        PWM                     SWITCH1 CONTROL                 DRIVER       16 (10)  OUT1
  IN1P    8 (2)   STAGE                   MODULATOR                                           AND       HIGH
                                                                                                               VSSP1         BOOT2
    n.c.  11 (5) mute                                   STABI                          HANDSHAKE       DRIVER  VDDP2         OUT2
  OSC                                      MANAGER                                                       LOW
MODE      7 (1)                                                TEMPERATURE SENSOR                                   22 (15)
SGND                                                           CURRENT PROTECTION                  TDA8950TH
          6 (23)              OSCILLATOR                       VOLTAGE PROTECTION                  (TDA8950J)       21 (14)
  IN2P
IN2M             MODE

          2 (19)

                        mute                                                                       DRIVER
                                                                                                    HIGH
                                                                               CONTROL
                                                                                                   DRIVER
          5 (22)                                               SWITCH2         AND                   LOW
          4 (21)
                  INPUT                        PWM                             HANDSHAKE
                  STAGE                   MODULATOR

                  1 (18) 12 (6)                                24 (17) 19 (-)                            17 (11) 20 (13)     001aah653
                                                                                                   VSSP1 VSSP2
                 VSSA         n.c.                   VSSD      n.c.

             The pin numbers in parenthesis refer to type number TDA8950J.
Fig 1. Block diagram

TDA8950_1                                 Rev. 01 -- 9 September 2008                                           NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                              3 of 39
NXP Semiconductors                                                                                                        TDA8950

7. Pinning information                                                                                         2 150 W class-D power amplifier

                  7.1 Pinning

  VSSD 24                                                                          1 VSSA     OSC 1            TDA8950J
VDDP2 23                                                                           2 SGND     IN1P 2
BOOT2 22                TDA8950TH                                                  3 VDDA     IN1M 3
                                                                                   4 IN2M
  OUT2 21                                                                          5 IN2P       n.c. 4
VSSP2 20                                                                           6 MODE       n.c. 5
                                                                                   7 OSC        n.c. 6
     n.c. 19                                                                       8 IN1P   PROT 7
STABI 18                                                                          9 IN1M  VDDP1 8
VSSP1 17                                                                          10 n.c.  BOOT1 9
  OUT1 16                                                                         11 n.c.    OUT1 10
BOOT1 15                                                                          12 n.c.  VSSP1 11
VDDP1 14                                                                                    STABI 12
PROT 13                                                                                   VSSP2 13
                                                                                             OUT2 14
                                                                                           BOOT2 15
                                                                                           VDDP2 16
                                                                                             VSSD 17
                                                                                             VSSA 18
                                                                                            SGND 19
                                                                                            VDDA 20
                                                                                              IN2M 21
                                                                                              IN2P 22
                                                                                            MODE 23

                                                                       001aah654                                                                                           001aah655

Fig 2. Pin configuration TDA8950TH                                                         Fig 3. Pin configuration TDA8950J

TDA8950_1                                                                         Rev. 01 -- 9 September 2008             NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                        4 of 39
NXP Semiconductors                                                             TDA8950

                                                                    2 150 W class-D power amplifier

7.2 Pin description

                        Table 3.  Pin description
                        Symbol
                                  Pin                  Description
                        VSSA
                        SGND      TDA8950TH TDA8950J   negative analog supply voltage
                        VDDA                           signal ground
                        IN2M      1                18  positive analog supply voltage
                        IN2P                           negative audio input for channel 2
                        MODE      2                19  positive audio input for channel 2
                                                       mode selection input: Standby, Mute or Operating
                        OSC       3                20  mode
                        IN1P                           oscillator frequency adjustment or tracking input
                        IN1M      4                21  positive audio input for channel 1
                        n.c.                           negative audio input for channel 1
                        n.c.      5                22  not connected
                        n.c.                           not connected
                        PROT      6                23  not connected
                        VDDP1                          decoupling capacitor for protection (OCP)
                        BOOT1     7                1   positive power supply voltage for channel 1
                        OUT1                           bootstrap capacitor for channel 1
                        VSSP1     8                2   PWM output from channel 1
                        STABI                          negative power supply voltage for channel 1
                        n.c.      9                3   decoupling of internal stabilizer for logic supply
                        VSSP2                          not connected
                        OUT2      10               4   negative power supply voltage for channel 2
                        BOOT2                          PWM output from channel 2
                        VDDP2     11               5   bootstrap capacitor for channel 2
                        VSSD                           positive power supply voltage for channel 2
                                  12               6   negative digital supply voltage

                                  13               7

                                  14               8

                                  15               9

                                  16               10

                                  17               11

                                  18               12

                                  19               -

                                  20               13

                                  21               14

                                  22               15

                                  23               16

                                  24               17

8. Functional description

8.1 General

        The TDA8950 is a two-channel audio power amplifier using class-D technology.

        The audio input signal is converted into a digital pulse width modulated signal via an
        analog input stage and PWM modulator, see Figure 1. To enable the output power
        transistors to be driven, this digital PWM signal is applied to a control and handshake
        block and driver circuits for both the high side and low side. In this way a level shift is
        performed from the low power digital PWM signal (at logic levels) to a high power PWM
        signal that switches between the main supply lines.

        A 2nd-order low-pass filter converts the PWM signal to an analog audio signal across the
        loudspeakers.

TDA8950_1                              Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                   5 of 39
NXP Semiconductors                                                                                          TDA8950

                                                                                                 2 150 W class-D power amplifier

                        The TDA8950 one-chip class-D amplifier contains high power switches, drivers, timing
                        and handshaking between the power switches and some control logic. Also an advanced
                        protection strategy is implemented which contains several voltage protections,
                        temperature protections and a maximum current protection to secure maximum system
                        robustness.

                        The two audio channels of the TDA8950 each contain a PWM modulator, an analog
                        feedback loop and a differential input stage. It also contains circuits common to both
                        channels such as the oscillator, all reference sources, the mode interface and a digital
                        timing manager.

                        The TDA8950 contains two independent amplifier channels with high output power, high
                        efficiency, low distortion and low quiescent current. The amplifier channels can be
                        connected in the following configurations:

                         Mono Bridge-Tied Load (BTL) amplifier
                         Stereo Single-Ended (SE) amplifiers

                        The amplifier system can be switched to one of three operating modes by pin MODE:

                         Standby mode; with a very low supply current
                         Mute mode; the amplifiers are operational, but the audio signal at the output is

                             suppressed by disabling the VI-converter input stages

                         Operating mode; the amplifiers are fully operational

                        To ensure pop noise-free start-up, the DC output offset voltage is applied gradually to the
                        output at a level between Mute mode and Operating mode levels. The bias current setting
                        of the VI converters is related to the voltage on pin MODE; in Mute mode the bias current
                        setting of the VI converters is zero (VI converters disabled) and in Operating mode the
                        bias current is at maximum. The time constant required to apply the DC output offset
                        voltage gradually between Mute and Operating mode levels can be generated via an
                        RC-network on pin MODE. An example of a switching circuit for driving pin MODE is
                        illustrated in Figure 4. If the capacitor C is left out of the application, the voltage on pin
                        MODE will be applied with a much smaller time-constant, which might result in audible
                        pop noises during start-up (depending on DC output offset voltage and loudspeaker
                        used).

                                                                                           +5 V            MODE pin
                                                                           standby/              C

                                                                                mute                       SGND
                                                                                         R                   001aab172

                                                                                         R
                                                                            mute/on

                        Fig 4. Example of mode selection circuit

TDA8950_1               Rev. 01 -- 9 September 2008                                                                      NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                       6 of 39
NXP Semiconductors                                                          TDA8950

                                                                 2 150 W class-D power amplifier

                        In order to fully charge the coupling capacitors at the inputs, the amplifier will remain
                        automatically in the Mute mode before switching to the Operating mode. A complete
                        overview of the start-up timing is given in Figure 5.

                        VMODE                               (1)    audio output
                        > 4.2 V                                  modulated PWM
                                                50 %
                                             duty cycle             operating

                        2.2 V < VMODE < 3 V  mute

                        0 V (SGND) standby

                                             100 ms              > 350 ms        time

                                                     50 ms

                        VMODE                               (1)    audio output
                        > 4.2 V                                  modulated PWM
                                                50 %
                                             duty cycle             operating

                        2.2 V < VMODE < 3 V  mute

                        0 V (SGND) standby

                                             100 ms              > 350 ms             time
                                                         50 ms                   001aah657

                               (1) First 1/4 pulse down.

                                     Upper diagram: When switching from standby to mute, there is a delay of approximately 100 ms
                                     before the output starts switching. The audio signal is available after VMODE has been set to
                                     operating, but not earlier than 150 ms after switching to mute. For pop noise-free start-up it is
                                     recommended that the time constant applied to pin MODE is at least 350 ms for the transition
                                     between mute and operating.

                                     Lower diagram: When switching directly from standby to operating, there is a first delay of 100 ms
                                     before the outputs starts switching. The audio signal is available after a second delay of 50 ms. For
                                     pop noise-free start-up it is recommended that the time constant applied to pin MODE is at least
                                     500 ms for the transition between standby and operating.

                        Fig 5. Timing on mode selection input

TDA8950_1               Rev. 01 -- 9 September 2008                               NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                7 of 39
NXP Semiconductors                                              TDA8950

                                                     2 150 W class-D power amplifier

   8.2 Pulse width modulation frequency

            The output signal of the amplifier is a PWM signal with a carrier frequency that typically
            lies between 300 kHz and 400 kHz. Using a 2nd-order LC demodulation filter in the
            application results in an analog audio signal across the loudspeaker. The carrier
            frequency is determined by an external resistor ROSC, connected between pin OSC and
            pin VSSA. An optimal setting for the carrier frequency is between 300 kHz and 400 kHz.

            Using an external resistor of 30 k on pin OSC, the carrier frequency is set to 345 kHz.
            For more details see Table 8.

            If two or more class-D amplifiers are used in the same audio application, it is
            recommended that all devices operate at the same switching frequency by using an
            external clock circuit.

            Due to an internal clock divider:

            The external applied clock frequency must have the double frequency of the output

                 PWM frequency.

            The duty cycle of the external clock is not critical for product performance.

   8.3 Protections

            The following protections are included in TDA8950:

            Thermal protections:

                  Thermal FoldBack (TFB)
                  OverTemperature Protection (OTP)

            OverCurrent Protection (OCP, diagnostic via pin PROT)
            Window Protection (WP)
            Supply voltage protections:

                  UnderVoltage Protection (UVP)
                  OverVoltage Protection (OVP)
                  UnBalance Protection (UBP)

            The reaction of the device to the different fault conditions differs per protection.

8.3.1 Thermal protection
            In the TDA8950 an advanced thermal protection strategy is implemented. It consists of a
            TFB function that gradually reduces the out put power within a certain temperature range.
            When temperature is still rising an OTP is implemented which shuts down the device
            completely.

8.3.1.1 Thermal FoldBack (TFB)
            If the junction temperature Tj exceeds a defined threshold value, the gain is gradually
            reduced. This will result in a smaller output signal and less dissipation. Eventually the
            temperature will stabilize.

TDA8950_1               Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                    8 of 39
NXP Semiconductors                                                   TDA8950

                                                          2 150 W class-D power amplifier

            TFB is specified at the temperature value Tact(th_fold) where the closed loop voltage gain is
            reduced with 6 dB. The range of the TFB is:

            Tact(th_fold) - 5 C < Tact(th_fold) < Tact(th_prot).

            For the TDA8950 the value of Tact(th_fold) is about +153 C. For more details see: Table 7.

8.3.1.2 OverTemperature Protection (OTP)
            If, despite the TFB function, the junction temperature Tj of the TDA8950 continues rising
            and exceeds the threshold Tact(th_prot) the amplifier will shutdown immediately. The
            amplifier resumes switching approximately 100 ms after the temperature drops below
            Tact(th_prot).

            In Figure 6 the thermal behavior is visualized.

                         Gain
                          (dB)

                        30 dB

                        24 dB

                        0 dB    (Tact(th_fold) - 5C)             Tact(th_prot)                      Tj (C)
                                                          Tact(th_fold)

                                1                      2                         3
                                                                                  001aah656

                               (1) Duty cycle of PWM output modulated according audio input signal.
                               (2) Duty cycle of PWM output reduced due to TFB.
                               (3) Amplifier is switched off due to OTP.
                        Fig 6. Behavior of TFB and OTP

8.3.2 OverCurrent Protection (OCP)

          If a short-circuit is applied to one of the demodulated outputs of the amplifier, the OCP will
          detect this. If the output current exceeds the maximum of 9.2 A, it is automatically limited
          to its maximum value by the OCP protection circuit. The amplifier outputs remain
          switching (the amplifier is NOT shut-down completely). If the active current limiting
          continues longer than time , the TDA8950 shuts down. Activation of current limiting and
          the triggering of the OCP are observed at pin PROT.

          The amplifier can distinguish between an impedance drop of the loudspeaker and a
          low-ohmic short-circuit across the load. In the TDA8950 the impedance threshold (Zth)
          depends on the supply voltage used.

          When a short-circuit is made across the load, causing the impedance to drop below the
          threshold level (           it will try to restart. If the short-circuit condition is still present after this time, the cycle will
          be repeated. The average dissipation will be low because of this low duty cycle.

TDA8950_1               Rev. 01 -- 9 September 2008                                                            NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                             9 of 39
NXP Semiconductors                                              TDA8950

                                                     2 150 W class-D power amplifier

          Should there be an impedance drop (e.g. due to dynamic behavior of the loudspeaker) the
          same protection will be activated. The maximum output current will again be limited to
          9.2 A, but the amplifier will not switch-off completely (thus preventing audio holes from
          occurring).

          The result will be a clipping output signal.

          See Section 13.7 for more information on this maximum output current limiting feature.

8.3.3 Window Protection (WP)
          The WP checks the conditions at the output terminals of the power stage and is activated:

          During the start-up sequence, when pin MODE is switched from standby to mute. In

               the event of a short-circuit at one of the output terminals to pin VDDPn or pin VSSPn
               the start-up procedure is interrupted and the TDA8950 waits until the short-circuit to
               the supply lines has been removed. Because the test is done before enabling the
               power stages, no large currents will flow in an event of short-circuit.

          When the amplifier is completely shut-down due to activation of the OCP because a

               short-circuit to one of the supply lines is made, then during restart (after 100 ms) the
               WP will be activated. As a result the amplifier will not start-up until the short-circuit to
               the supply lines is removed.

8.3.4 Supply voltage protections
          If the supply voltage drops below minimum supply voltage, the UVP circuit is activated and
          the system will shutdown correctly. If the internal clock is used, this switch-off will be silent
          and without pop noise. When the supply voltage rises above the threshold level, the
          system is restarted again after 100 ms.

          If the supply voltage exceeds maximum supply voltage, the OVP circuit is activated and
          the power stages will shutdown. When the supply voltage drops below the threshold level,
          the system is restarted again after 100 ms.

          An additional UBP circuit compares the positive analog (voltage on pin VDDA) and the
          negative analog (voltage on pin VSSA) supply voltage and is triggered if the voltage
          difference exceeds a factor of two.

          When the supply voltage difference drops below the threshold level, the system is
          restarted again after 100 ms.

          Example: With a symmetrical supply of 30 V, the protection circuit will be triggered if the
          unbalance exceeds approximately 15 V. See Section 13.7.

          In Table 4 an overview is given of all protections and their respective effects on the output
          signal.

TDA8950_1               Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                  10 of 39
NXP Semiconductors                                                                       TDA8950

                                                                              2 150 W class-D power amplifier

                        Table 4. Overview of TDA8950 protections

                        Protection name Complete            Restart directly  Restart after                                            Pin PROT
                                                  shutdown                    100 ms                                                   detection
                                                                              N                                                        N
                        TFB[1]  N                           N                 Y                                                        N
                                                                              Y[2]                                                     Y
                        OTP     Y                           N                 N                                                        N
                                                                              Y                                                        N
                        OCP     Y[2]                        N[2]              Y                                                        N
                                                                              Y                                                        N
                        WP      N[3]                        Y

                        UVP     Y                           N

                        OVP     Y                           N

                        UBP     Y                           N

                        [1] Amplifier gain will depend on junction temperature and heatsink size.

                        [2] Only complete shutdown of amplifier if short-circuit impedance is below threshold of 1 . In all other cases
                              current limiting results in clipping of the output signal.

                        [3] Fault condition detected during (every) transition between standby-to-mute and during restart after
                              activation of OCP (short-circuit to one of the supply lines).

8.4 Differential audio inputs

        For a high common mode rejection ratio and a maximum of flexibility in the application, the
        audio inputs are fully differential.

        There are two possibilities:

         For stereo operation it is advised to use the inputs in anti phase and also to connect

             the speakers in anti phase (to avoid acoustical phase differences). This construction
             has several advantages:
             The peak current in the power supply is minimized
             The supply pumping effect is minimized, especially at low audio frequencies

         For mono BTL operation it is required that the inputs are connected in anti parallel.

             The output of one of the channels is inverted and the speaker load is now connected
             between the two outputs of the TDA8950. In principle the output power to the speaker
             can be significantly boosted to two times the output power in single ended stereo.
             The input configuration for a mono BTL application is illustrated in Figure 7.

                                           IN1P                               OUT1
                                          IN1M                                         SGND

                                Vin                                           OUT2
                                           IN2P
                                          IN2M

                        Fig 7.                                                                 power stage
                                                                                                                               mbl466

                                Input configuration for mono BTL application

TDA8950_1                          Rev. 01 -- 9 September 2008                                                                         NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                    11 of 39
NXP Semiconductors                                                                         TDA8950

                                                                                2 150 W class-D power amplifier

9. Limiting values

                        Table 5. Limiting values
                        In accordance with the Absolute Maximum Rating System (IEC 60134).

                        Symbol Parameter                Conditions                              Min Max Unit

                        VP        supply voltage        non-operating mode; VDD - VSS           -        90  V
                        IORM                            maximum output current limiting
                                  repetitive peak                                               9.2 -        A
                                  output current

                        Tstg      storage temperature                                           -55 +150 C
                        Tamb
                        Tj        ambient temperature                                           -40 +85 C
                        VMODE
                                  junction temperature                                          -        150 C

                                  voltage on pin        referenced to SGND                      0        6   V
                                  MODE

                        VOSC voltage on pin OSC                                                 0        SGND V

                                                                                                         +6

                        VI        input voltage         referenced to SGND; pin IN1P; IN1M;     -5       +5  V
                        VPROT                           IN2P and IN2M
                        Vesd
                                  voltage on pin PROT referenced to voltage on pin VSSD         0        12  V
                        Iq(tot)
                                  electrostatic         Human Body Model (HBM);                 -1800 +1800 V
                                  discharge voltage     pin VSSP1 with respect to other pins

                                                        HBM; all other pins                     -2000 +2000 V

                                                        Machine Model (MM); all pins            -200 +200 V

                                                        Charged Device Model (CDM)              -500 +500 V

                                  total quiescent       Operating mode; no load; no filter; no  -        75  mA
                                  current               RC-snubber network connected

10. Thermal characteristics

                        Table 6.  Thermal characteristics                       Conditions          Typ      Unit
                        Symbol     Parameter                                    in free air
                        Rth(j-a)   thermal resistance from junction to ambient                      40       K/W
                        Rth(j-c)   thermal resistance from junction to case
                                                                                                    1.1      K/W

TDA8950_1                                        Rev. 01 -- 9 September 2008                         NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                 12 of 39
NXP Semiconductors                                                                      TDA8950

                                                                             2 150 W class-D power amplifier

11. Static characteristics

Table 7. Static characteristics
VP = 35 V; fosc = 345 kHz; Tamb = 25 C; unless otherwise specified.

Symbol Parameter                              Conditions                     Min Typ          Max Unit

Supply

VP       supply voltage                                                      [1] 12.5 35    40 V
VP(ovp)
VP(uvp)  overvoltage protection supply voltage non-operating; VDD - VSS      85          -    90  V
Iq(tot)
         undervoltage protection supply voltage VDD - VSS                    20          -    25  V

         total quiescent current              Operating mode; no load; no    -           50   75  mA

                                              filter; no RC-snubber network

                                              connected

Istb     standby current                                                     -           480  600 A

Mode select input; pin MODE

VMODE    voltage on pin MODE                  referenced to SGND             [2] 0       -    6.0 V
                                              Standby mode                                    0.8 V
                                                                             [2][3] 0    -    3.0 V
                                                                                              6.0 V
                                              Mute mode                      [2][3] 2.2  -    150 A

                                              Operating mode                 [2][3] 4.2  -

II       input current                        VI = 5.5 V                     -           110

Audio inputs; pins IN1M, IN1P, IN2P and IN2M

VI       input voltage                        DC input                       [2] -       0    -   V

Amplifier outputs; pins OUT1 and OUT2

VO(offset) output offset voltage              SE; mute                       -           -    15 mV
                                              SE; operating                                   150 mV
                                                                             [4] -       -    21 mV
                                                                                              210 mV
                                              BTL; mute                      -           -

                                              BTL; operating                 [4] -       -

Stabilizer output; pin STABI

VO(STABI) output voltage on pin STABI         mute and operating; with       9.3 9.8          10.3 V
                                              respect to VSSP1

Temperature protection

Tact(th_prot) thermal protection activation                                  -           154  -   C
                temperature

Tact(th_fold) thermal foldback activation     closed loop SE voltage gain    [5] -       153  -   C
                temperature
                                              reduced with 6 dB

[1] The circuit is DC adjusted at VP = 12.5 V to 42.5 V.
[2] With respect to SGND (0 V).

[3] The transition between Standby and Mute mode has hysteresis, while the slope of the transition between Mute and Operating mode is
      determined by the time-constant of the RC-network on pin MODE; see Figure 8.

[4] DC output offset voltage is gradually applied to the output during the transition between the Mute and Operating modes. The slope
      caused by any DC output offset is determined by the time-constant of the RC-network on pin MODE.

[5] At a junction temperature of approximately Tact(th_fold) - 5 C the gain reduction will commence and at a junction temperature of
      approximately Tact(th_prot) the amplifier switches off.

TDA8950_1                                    Rev. 01 -- 9 September 2008                      NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                           13 of 39
NXP Semiconductors                                                                                     TDA8950

                                                                                            2 150 W class-D power amplifier

                                                                     slope is directly related to the time-constant
                                                                         of the RC network on the MODE pin

                                      VO (V)                                     Mute                                On
                                  VO(offset)(on)

                                                       Standby

                                VO(offset)(mute)

                                             0                  0.8         2.2        3.0       4.2                     5.5

                                                                                                 VMODE (V)

                                                                                                                         coa021

                                   Fig 8. Behavior of mode selection pin MODE

12. Dynamic characteristics

12.1 Switching characteristics

                        Table 8. Dynamic characteristics
                        VP = 35 V; Tamb = 25 C; unless otherwise specified.

                        Symbol Parameter                        Conditions       Min        Typ                          Max     Unit

                        Internal oscillator

                        fosc(typ) typical oscillator            ROSC = 30.0 k 325           345                          365     kHz

                                frequency

                        fosc    oscillator frequency                             250        -                            450     kHz

                        External oscillator or frequency tracking

                        VOSC voltage on pin OSC                                  SGND + 4.5 SGND + 5 SGND + 6 V

                        Vtrip(OSC) trip voltage on pin                           -          SGND + 2.5 -                         V
                                     OSC

                        ftrack  tracking frequency                               [1] 250    -                            450     kHz

                        [1] When using an external oscillator, the fosc(ext) frequency (500 kHz minimum, 900 kHz maximum) will result
                              in a PWM frequency ftrack (250 kHz minimum, 450 kHz maximum) due to the internal clock divider. See
                              Section 8.2.

TDA8950_1                                    Rev. 01 -- 9 September 2008                                              NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                  14 of 39
NXP Semiconductors                                                                                  TDA8950

                                                                                         2 150 W class-D power amplifier

        12.2 Stereo and dual SE application characteristics

Table 9. Dynamic characteristics
VP = 35 V; RL = 4 ; fi = 1 kHz; fosc = 345 kHz; RsL < 0.1 [1]; Tamb = 25 C; unless otherwise specified.

Symbol Parameter                                     Conditions                               Min Typ Max Unit

Po      output power                                 L = 22 H; C = 680 nF; Tj = 85 C   [2]

                                                     RL = 4 ; THD = 0.5 %; VP = 37 V         -            100 -   W

                                                     RL = 4 ; THD = 10 %; VP = 37 V          - 150 - W

                                                     RL = 6 ; THD = 10 %; VP = 37 V          - 100 - W

                                                     RL = 4 ; THD = 10 %; VP = 39 V          - 170 - W

THD     total harmonic distortion                    Po = 1 W; fi = 1 kHz                [3] -             0.05 -  %
                                                     Po = 1 W; fi = 6 kHz
                                                                                         [3] -             0.05 -  %

Gv(cl)  closed-loop voltage gain                                                              29 30 31 dB

SVRR supply voltage ripple rejection                 between pin VDDPn and SGND

                                                     operating; fi = 100 Hz              [4] -             90 -    dB
                                                     operating; fi = 1 kHz
                                                                                         [4] -             70 -    dB

                                                     mute; fi = 100 Hz                   [4] -             75 -    dB

                                                     standby; fi = 100 Hz                [4] -             120 -   dB

                                                     between pin VSSPn and SGND

                                                     operating; fi = 100 Hz              [4] -             80 -    dB
                                                     operating; fi = 1 kHz
                                                                                         [4] -             60 -    dB

                                                     mute; fi = 100 Hz                   [4] -             80 -    dB
                                                     standby; fi = 100 Hz
                                                                                         [4] -             115 -   dB

Zi      input impedance                              between the input pins and SGND          45 63 - k
Vn(o)   output noise voltage
                                                     operating; Rs = 0                   [5] -             160 -   V

                                                     mute                                [6] -             85 -    V

cs      channel separation                                                               [7] -             70 -    dB

|Gv|    voltage gain difference                                                               - - 1 dB

mute    mute attenuation                             fi = 1 kHz; Vi = 2 V (RMS)          [8] -             75 -    dB

CMRR common mode rejection ratio                     Vi(CM) = 1 V (RMS)                       - 75 - dB

po      output power efficiency                      SE, RL = 4                               - 88 - %

                                                     SE, RL = 6                               - 90 -

                                                                           BTL, RL = 8        - 88 - %
RDSon(hs) high-side drain-source on-state resistance
                                                                                         [9] -             200 -   m

RDSon(ls) low-side drain-source on-state resistance                                      [9] -             190 -   m

[1] RsL is the series resistance of inductor of low-pass LC filter in the application.
[2] Output power is measured indirectly; based on RDSon measurement. See also Section 13.3.
[3] THD is measured in a bandwidth of 22 Hz to 20 kHz, using AES17 20 kHz brickwall filter. Maximum limit is not guaranteed100 % tested.
[4] Vripple = Vripple(max) = 2 V (p-p); Rs = 0 . Measured independently between VDDPn and SGND and between VSSPn and SGND.
[5] B = 22 Hz to 20 kHz, using AES17 20 kHz brickwall filter.
[6] B = 22 Hz to 22 kHz, using AES17 20 kHz brickwall filter; independent of Rs.
[7] Po = 1 W; Rs = 0 ; fi = 1 kHz.
[8] Vi = Vi(max) = 1 V (RMS); fi = 1 kHz.
[9] Leads and bond wires included.

TDA8950_1                             Rev. 01 -- 9 September 2008                                 NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                              15 of 39
NXP Semiconductors                                                                       TDA8950

                                                                              2 150 W class-D power amplifier

12.3 Mono BTL application characteristics

                        Table 10. Dynamic characteristics
                        VP = 35 V; RL = 8 ; fi = 1 kHz; fosc = 345 kHz; RsL < 0.1  [1]; Tamb = 25 C; unless otherwise
                        specified.

                        Symbol Parameter              Conditions                    Min Typ Max Unit

                        Po      output power          L = 22 H; C = 680 nF;   [2]

                                                      Tj = 85 C; RL = 8

                                                      THD = 10 %; VP = 39 V        -   340 -   W

                                                      THD = 10 %; VP = 37 V        -   300 -   W

                                                      THD = 0.5 %; VP = 37 V       -   200 -   W

                        THD     total harmonic        Po = 1 W; fi = 1 kHz     [3] -    0.05 -  %
                                distortion            Po = 1 W; fi = 6 kHz
                                                                               [3] -    0.05 -  %

                        Gv(cl)  closed-loop voltage                                 -   36 -    dB
                                gain

                        SVRR supply voltage ripple    between pin VDDPn and
                                     rejection        SGND

                                                      operating; fi = 100 Hz   [4] -    80 -    dB

                                                      operating; fi = 1 kHz    [4] -    80 -    dB

                                                      mute; fi = 100 Hz        [4] -    95 -    dB

                                                      standby; fi = 100 Hz     [4] -    120 -   dB

                                                      between pin VSSPn and
                                                      SGND

                                                      operating; fi = 100 Hz   [4] -    75 -    dB

                                                      operating; fi = 1 kHz    [4] -    75 -    dB

                                                      mute; fi = 100 Hz        [4] -    90 -    dB

                                                      standby; fi = 100 Hz     [4] -    130 -   dB

                        Zi      input impedance       measured between the input 45 63 -        k

                                                      pins and SGND

                        Vn(o)   output noise voltage  operating; Rs = 0        [5] -    190 -   V
                                                      mute
                                                                               [6] -    45 -    V

                        mute    mute attenuation      fi = 1 kHz; Vi = 2 V (RMS) [7] -  82 -    dB
                        CMRR
                                common mode           Vi(CM) = 1 V (RMS)            -   75 -    dB
                                rejection ratio

                        [1] RsL is the series resistance of inductor of low-pass LC filter in the application.
                        [2] Output power is measured indirectly; based on RDSon measurement. See also Section 13.3.
                        [3] Total harmonic distortion is measured in a bandwidth of 22 Hz to 20 kHz, using an AES17 20 kHz brickwall

                              filter. Maximum limit is guaranteed but may not be 100 % tested.
                        [4] Vripple = Vripple(max) = 2 V (p-p); Rs = 0 .
                        [5] B = 22 Hz to 20 kHz, using an AES17 20 kHz brickwall filter. Low noise due to BD modulation.
                        [6] B = 22 Hz to 20 kHz, using an AES17 20 kHz brickwall filter; independent of Rs.
                        [7] Vi = Vi(max) = 1 V (RMS); fi = 1 kHz.

TDA8950_1                                 Rev. 01 -- 9 September 2008                   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                     16 of 39
NXP Semiconductors                                                                                                                     TDA8950

                                                                                                                            2 150 W class-D power amplifier

13. Application information

13.1 Mono BTL application

          When using the power amplifier in a mono BTL application the inputs of both channels
          must be connected in parallel and the phase of one of the inputs must be inverted (see
          Figure 7). In principle the loudspeaker can be connected between the outputs of the two
          single-ended demodulation filters.

13.2 Pin MODE

          For pop noise-free start-up, an RC time-constant must be applied on pin MODE. The
          bias-current setting of the VI-converter input is directly related to the voltage on pin
          MODE. In turn the bias-current setting of the VI converters is directly related to the DC
          output offset voltage. Thus a slow dV/dt on pin MODE results in a slow dV/dt for the
          DC output offset voltage, resulting in pop noise-free start-up. A time-constant of 500 ms is
          sufficient to guarantee pop noise-free start-up (see also Figure 4, 5 and 8).

13.3 Output power estimation

13.3.1 SE
            Maximum output power:

                        P o ( 0.5 % )  =  ----R--------L---------+----------R--------D-------S-----Ro------n--L----(----h-----s-----)------+----------R--------s----L----------V----P----------(--1---------t--m----i--n--------0---.--5----f---o---s--c---)----2-  (1)
                                                                        2RL

                        Maximum current internally limited to 9.2 A:

                        Io(peak)       =  V-----P---------(---1---------t--m---i--n---------0---.-5-----f--o---s--c---)                                                                                                                                              (2)
                                            RL + RDSon(hs) + RsL

                        Variables:

                         RL: load impedance
                         RsL: series impedance of the filter coil
                         RDSon(hs): high-side RDSon of power stage output DMOS (temperature dependent)
                         fosc: oscillator frequency
                         tmin: minimum pulse width (typical 150 ns, temp. dependent)
                         VP: single-sided supply voltage (or 0.5 (VDD + |VSS|))
                         Po(0.5 %): output power at the onset of clipping

                        Note that Io(peak) should be below 9.2 A (Section 8.3.2). Io(peak)M is the sum of the current
                        through the load and the ripple current. The value of the ripple current is dependent on the
                        coil inductance and voltage drop over the coil.

TDA8950_1                                 Rev. 01 -- 9 September 2008                                                                                                                                                                                                    NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                                                                                                                                                     17 of 39
NXP Semiconductors                                                                                                                                                                          TDA8950

                                                                                                                                                                                 2 150 W class-D power amplifier

13.3.2 Bridge-Tied Load (BTL)
            Maximum output power:

                        Po(0.5%) = ----R--------L---------+----------R--------D-------S-----o------n------(R----h----L-s-----)------+----------R--------d-----s-----o-----n-----(----l----s----)-2---R----2L----V----P---------(---1---------t--m---i--n---------0---.-5----f---o---s--c---)-----2  (3)

                        Maximum current internally limited to 9.2 A:

                        Io( peak) = -R----L----+----2-(--R-V---D-P---S---o--n-(--(-1-h---s--)---t+--m---R-i-n--D----S---o0---n.--5(--l--fs--)-o-)-s---c+--)---2---R----s--L-                                                                                                                         (4)

                        Variables:

                         RL: load impedance
                         RsL: series impedance of the filter coil
                         RDSon(hs): high-side RDSon of power stage output DMOS (temperature dependent)
                         RDSon(ls): low-side RDSson of power stage output DMOS (temperature. dependent)
                         fosc: oscillator frequency
                         tmin: minimum pulse width (typical 150 ns, temp. dependent)
                         VP: single-sided supply voltage (or 0.5 (VDD + |VSS|))
                         Po(0.5 %): output power at the onset of clipping

                        Note that Io(peak)M should be below 9.2 A (Section 8.3.2). Io(peak) is the sum of the current
                        through the load and the ripple current. The value of the ripple current is dependent on the
                        coil inductance and voltage drop over the coil.

13.4 External clock

          For duty cycle independent operation of the device, the external clock input frequency is
          internally divided by two. This implies that the frequency of the external clock is as twice
          as high as the internal clock (typical 2 345 kHz = 690 kHz).

          If two or more class-D amplifiers are used it is recommended that all devices run at the
          same switching frequency. This can be realized by connecting all OCS pins together and
          feeding them from an external oscillator. When applying an external oscillator, it is
          necessary to force pin OSC to a DC level above SGND. The internal oscillator is disabled
          and the PWM modulator will switch with half the externally applied frequency.

          The internal oscillator requires an external resistor Rext(OSC) and capacitor COSC between
          pin OSC and PIN VSSA.

          The noise contribution of the internal oscillator is supply voltage dependent. An external
          low noise oscillator is recommended for low noise applications running at high supply
          voltage.

TDA8950_1               Rev. 01 -- 9 September 2008                                                                                                                                                                                                                                                      NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                                                                                                                                                                                     18 of 39
NXP Semiconductors                                                                                                                 TDA8950

                                                                                                                        2 150 W class-D power amplifier

13.5 Noise

          Noise should be measured using a high order low-pass filter with a cut-off frequency of
          20 kHz. The standard audio band pass filters, used in audio analyzers, do not suppress
          the residue of the carrier frequency sufficiently to ensure a reliable measurement of the
          audible noise. Noise measurements should preferably be carried out using AES 17
          (`brickwall') filters or an audio precision AUX 0025 filter, which was designed specifically
          for measuring class-D switching amplifiers.

13.6 Heatsink requirements

          In many applications it may be necessary to connect an external heatsink to the
          TDA8950.

          Equation 5 shows the relationship between the maximum power dissipation, before
          activation of the TFB, and the total thermal resistance from junction to ambient

                        Rth( j a) = T-----j--P----d-T-i--s-a-s--m----b                                                           (5)

                        Power dissipation (Pdiss) is determined by the efficiency of the TDA8950. The efficiency
                        measured as a function of output power is given in Figure 21. The power dissipation can
                        be derived as a function of output power (Figure 20).

                                                                           30                                               mbl469

                                                                           P

                                                                           (W)            (1)

                                                                           20

                                                                                                           (2)

                                                                           10
                                                                                                           (3)
                                                                                                           (4)

                                                                                                           (5)

                                                                                0

                                                                                   0  20                        40  60  80  100

                                                                                                                        Tamb (C)

                               (1) Rth(j-a) = 5 K/W.
                               (2) Rth(j-a) = 10 K/W.
                               (3) Rth(j-a) = 15 K/W.
                               (4) Rth(j-a) = 20 K/W.
                               (5) Rth(j-a) = 35 K/W.

                        Fig 9. De-rating curves for power dissipation as a function of maximum ambient
                                    temperature

                        In the following example, a heatsink calculation is made for an 8  BTL application with a
                        35 V supply:

TDA8950_1                                                                  Rev. 01 -- 9 September 2008                               NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                 19 of 39
NXP Semiconductors                                              TDA8950

                                                     2 150 W class-D power amplifier

                          The audio signal has a crest factor of 10 (the ratio between peak power and average
                          power (20 dB)), this means that the average output power is 1/10 of the peak power.
                          In this case, the peak RMS output power level would be the 0.5 % THD level, i.e. 220 W.
                          The average power would then be 1/10 220 W = 22 W.
                          The dissipated power at an output power of 22 W is approximately 5 W.

                        When the maximum expected ambient temperature is 85 C, the total Rth(j-a) would then
                        become (---1---4---0---5------8---5----) = 11 K/W

                        Rth(j-a) = Rth(j-c) + Rth(c-h) + Rth(h-a)

                          Rth(j-c) = 1.1 K/W
                          Rth(c-h) = 0.5 K/W to 1 K/W (dependent on mounting)

                        So the thermal resistance between heatsink and ambient temperature is:

                          Rth(h-a) = 11 - (1.1 + 1) = 8.9 K/W

                        The de-rating curves (given for several values of Rth(j-a)) are illustrated in Figure 9. A
                        maximum junction temperature Tj = 150 C is taken into account. From Figure 9 the
                        maximum allowable power dissipation for a given heatsink size can be derived or the
                        required heatsink size can be determined at a required dissipation level.

13.7 Output current limiting

          To guarantee the robustness of the TDA8950, the maximum output current that can be
          delivered by the output stage is limited. An advanced OverCurrent Protection (OCP) is
          included for each output power switch.

                        When the current flowing through any of the power switches exceeds the defined internal
                        threshold current of 9.2 A (e.g. in case of a short-circuit to the supply lines or a
                        short-circuit across the load), the maximum output current of the amplifier will be
                        regulated to 9.2 A.

                        The TDA8950 amplifier can distinguish between a low-ohmic short-circuit condition and
                        other over current conditions like dynamic impedance drops of the loudspeakers used.
                        The impedance threshold (Zth) depends on the supply voltage used.

                        Depending on the impedance of the short-circuit, the amplifier will react as follows:

                         Short-circuit impedance > Zth: The maximum output current of the amplifier is

                           regulated to 9.2 A, but the amplifier will not shut-down its PWM outputs. Effectively
                           this results in a clipping output signal across the load (behavior is very similar to
                           voltage clipping).

                         Short-circuit impedance < Zth: The amplifier will limit the maximum output current to

                           9.2 A and at the same time the capacitor on pin PROT is discharged. When the
                           voltage across this capacitor drops below an internal threshold voltage, the amplifier
                           will shutdown completely and an internal timer will be started.

                        A typical value for the capacitor on pin PROT is 220 pF. After a fixed time of 100 ms the
                        amplifier is switched on again. If the requested output current is still too high, the amplifier
                        will switch-off again. Thus the amplifier will try to switch to the Operating mode every

TDA8950_1               Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                  20 of 39
NXP Semiconductors                                              TDA8950

                                                     2 150 W class-D power amplifier

          100 ms. The average dissipation will be low in this situation because of this low duty cycle.
          If the over current condition is removed the amplifier will remain in Operating mode after
          being restarted. In this way the TDA8950 amplifier is fully protected against short-circuit
          conditions while at the same time so-called audio holes, as a result of loudspeaker
          impedance drops, are eliminated.

13.8 Pumping effects

          In a typical stereo half-bridge SE application the TDA8950 is supplied by a symmetrical
          voltage (e.g. VDD = +35 V and VSS = -35 V). When the amplifier is used in an SE
          configuration, a `pumping effect' can occur. During one switching interval, energy is taken
          from one supply (e.g. VDD), while a part of that energy is returned to the other supply line
          (e.g. VSS) and vice versa. When the voltage supply source cannot sink energy, the voltage
          across the output capacitors of that voltage supply source will increase and the supply
          voltage is pumped to higher levels. The voltage increase caused by the pumping effect
          depends on:

          Speaker impedance
          Supply voltage
          Audio signal frequency
          Value of decoupling capacitors on supply lines
          Source and sink currents of other channels

          When applying the TDA8950, measures must be taken within the application to minimize
          the pumping effect and prevent malfunctions of either the audio amplifier and/or the
          voltage supply source. Amplifier malfunction due to the pumping effect can cause
          triggering of the UVP, OVP or UBP.

          The best remedy against pumping effects is to use the TDA8950 in a mono full-bridge
          application or, in the case of stereo half-bridge applications, adapt the power supply (e.g.
          increase supply decoupling capacitors).

13.9 Application schematics

          Notes for the application schematic:

          A solid ground plane connected to VSS around the switching amplifier is necessary to

               prevent emission.

          100 nF capacitors must be placed as close as possible to the power supply pins of the

               TDA8950.

          The internal heat spreader of the TDA8950 is internally connected to VSS.
          The external heatsink must be connected to the ground plane.
          Use a thermally conductive, electrically non-conductive, Sil-Pad between the backside

               of the TDA8950 and a small external heatsink.

          The differential inputs enable the best system level audio performance with

               unbalanced signal sources. In case of hum, due to floating inputs, connect the
               shielding or source ground to the amplifier ground. Jumpers J1 and J2 are open on
               set level and are closed on the stand-alone demo board.

          Minimum total required capacitance per power supply line is 3300 F.

TDA8950_1               Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                  21 of 39
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx
                                               xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
                                               xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx

        TDA8950_1                                                             Rvdda    VDDA                                                                                                               SINGLE ENDED                 NXP Semiconductors
                                                                               10      VDDP                                                                                                         OUTPUT FILTER VALUES
Preliminary data sheet
                                               VDDP
                                                GND                                                                                                                                               LOAD              Llc    Clc
                                               VSSP
                                                        Cvddp                 Cvp                        VSSA        mode                                                                         2-3               10 H  1000 nF
                                                        470 F                22 F                                  control                                                                      3-6               15 H  680 nF
                                                                                                                                                                                                  4-8               22 H  470 nF
                                                        Cvssp
                                                        470 F                                                                VDDP VSSP

                                                                              Rvssa    VSSP                    Rosc           Cvddp Cvp                             Cvssp                   VDDP
                                                                              10       VSSA                    30 k

                                                                                                                              100 nF 100 nF 100 nF                                          Csn

                                                                                                         OSC                                                                        Rsn     220 pF
                                                                                                                       MODE
                                                                               n.c. n.c. n.c.                                              VDDP1
                                                                                                                                                       VSSP1
                                                                                                                                                                                    10      Csn

Rev. 01 -- 9 September 2008                                                                                                                                                                 220 pF

                                                     +    Cin IN1P                   456                 1           23       8          11
                                                                           8
                                               IN1                                                                                                                  10 OUT1                 VSSP
                                                     -  470 nF                                                                                                                                                 Llc

                                                          Cin IN1N                                                                                                     BOOT1 Cbo                                              Rzo
                                                                           9                                                                                        9                                                        22  +
                                                                                                                                                                                                                    Clc
                                                        470 nF                                                                                                                       15 nF                                    Czo -
                                                                                                                                                                                                                               100 nF
                                                                SGND                                     TDA8950J
                                                                          19                                                                                                                                                  Rzo
                                                                                                                                                                                                                             22  -
                                               -        Cin IN2P                                                                                                         BOOT2 Cbo                                  Clc
                                                                         22                                                                                         15                                                        Czo +
                                                                                                                                                                                                                               100 nF
                                                                                                                                                                                 15 nF

                                               IN2      470 nF                                                                                                             OUT2                     Llc
                                                     +    Cin IN2N
                                                                           21                                                                                       14

                                                                                                                                                                                            VDDP

                                                        470 nF                                                                                                                              Csn                                          TDA8950

                                                                        20             18          12          7          17  16         13                                         Rsn     220 pF                                     2 150 W class-D power amplifier

                                                                VDDA                                                                                                                10      Csn
                                                                               VSSA                                                                                                         220 pF
                                                                                                   STABI
                                                                                                                   PROT
                                                                                                                                 VSSD
                                                                                                                                                VDDP2
                                                                                                                                                             VSSP2

                                                                Cvdda                      Cvssa                  Cprot       Cvddp Cvp                             Cvssp                   VSSP
                                                                100 nF                     100 nF                 100 nF
                                                                                                       Cstab
                                                                                                       470 nF                 100 nF 100 nF 100 nF

         NXP B.V. 2008. All rights reserved.                   VDDA VSSA                          VSSP           VSSA        VDDP VSSP                                                                                    001aai420

22 of 39                                       Fig 10. Simplified application diagram
NXP Semiconductors                                              TDA8950

                                                     2 150 W class-D power amplifier

13.10 Layout and grounding

            To obtain a high-level system performance, certain grounding techniques are essential.
            The input reference grounds have to be tied with their respective source grounds and
            must have separate tracks from the power ground tracks. This will prevent the large
            (output) signal currents from interfering with the small AC input signals. The small-signal
            ground tracks should be physically located as far as possible from the power ground
            tracks. Supply and output tracks should be as wide as possible for delivering maximum
            output power.

                        R20, R21 ground              R19 FBGND                                      001aai421

                        Fig 11. Printed-circuit board layout (quasi-single-sided); components view

TDA8950_1               Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                  23 of 39
NXP Semiconductors                                                           TDA8950

                                                                  2 150 W class-D power amplifier

13.11 Curves measured in reference design

                            10                                                                            001aai422
                        THD
                        (%)                                       (2)
                                                                  (1)
                              1                                   (3)

                          10-1

                          10-2

                        10-3
                        10-2     10-1                             102          103
                                       1                      10

                                                                       Po (W)

                                     VP = 35 V, 2 4  SE configuration.
                               (1) OUT2, fi = 6 kHz
                               (2) OUT2, fi = 1 kHz
                               (3) OUT2, fi = 100 Hz
                        Fig 12. THD as a function of output power, SE configuration with 2 4  load

                            10                                                                         001aai700
                        THD
                        (%)                                   (2)
                                                              (1)
                              1                               (3)

                          10-1

                          10-2

                        10-3
                        10-2     10-1                             102          103
                                       1                      10

                                                                       Po (W)

                                     VP = 35 V, 2 6  SE configuration.
                               (1) OUT2, fi = 6 kHz
                               (2) OUT2, fi = 1 kHz
                               (3) OUT2, fi = 100 Hz
                        Fig 13. THD as a function of output power, SE configuration with 2 6  load

TDA8950_1                        Rev. 01 -- 9 September 2008            NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                    24 of 39
NXP Semiconductors                                                            TDA8950

                                                                   2 150 W class-D power amplifier

                            10                                                                             001aai423
                        THD
                        (%)                                        (1)
                                                                   (2)
                              1                                    (3)

                          10-1

                          10-2

                        10-3
                        10-2      10-1                                  102                        103
                                             1                 10

                                                                             PO (W)

                                     VP = 35 V, fosc = 350 kHz, 1 8  BTL configuration.
                               (1) fi = 6 kHz
                               (2) fi = 1 kHz
                               (3) fi = 100 Hz
                        Fig 14. THD as a function of output power, BTL configuration with 1 8  load

                            10                                               001aai424
                        THD
                        (%)

                              1

                        10-1

                                        (1)

                        10-2            (2)

                        10-3            102     103                104       fi (Hz)               105
                              10

                                     VP = 35 V, 2 4  SE configuration.
                               (1) OUT2, PO = 1 W
                               (2) OUT2, PO = 10 W
                        Fig 15. THD as a function of frequency, SE configuration with 2 4  load

TDA8950_1                         Rev. 01 -- 9 September 2008                NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                          25 of 39
NXP Semiconductors                                                                            TDA8950

                                                                                   2 150 W class-D power amplifier

                            10                                                          001aai701
                        THD
                        (%)

                              1

                        10-1

                                  (1)

                        10-2      (2)

                        10-3           102                                    103  104  fi (Hz)     105
                              10

                                     VP = 35 V, 2 6  SE configuration.
                               (1) OUT2, Po = 1 W
                               (2) OUT2, Po = 10 W
                        Fig 16. THD as a function of frequency, SE configuration with 2 6  load

                            10                                                          001aai702
                        THD
                        (%)

                              1

                        10-1

                                                                         (1)
                        10-2

                                                                         (2)

                        10-3           102                                    103  104  f (Hz)      105
                              10

                                     VP = 35 V, 1 8  BTL configuration
                               (1) Po = 1 W
                               (2) Po = 10 W
                        Fig 17. THD as a function of frequency, BTL configuration with 1 8  load

TDA8950_1                         Rev. 01 -- 9 September 2008                            NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                     26 of 39
NXP Semiconductors                                                        TDA8950

                                                               2 150 W class-D power amplifier

                              0                                     001aai703

                        cs
                        (dB)

                           -20

                        -40

                        -60

                        -80

                        -100      102  103                     104          105
                              10

                                                                    f (Hz)

                                     VP = 35 V, 2 4  SE configuration
                                     For OUT1 and OUT2 for both 1 W and 10 W.
                        Fig 18. Channel separation as a function of frequency, SE configuration with 2 4  load

                              0                                     001aai704

                        cs
                        (dB)

                           -20

                        -40

                        -60

                        -80

                        -100      102  103                     104          105
                              10

                                                                    f (Hz)

                                     VP = 35 V, 2 6  SE configuration
                                     For OUT1 and OUT2 for both 1 W and 10 W.
                        Fig 19. Channel separation as a function of frequency, SE configuration with 2 6  load

TDA8950_1                         Rev. 01 -- 9 September 2008       NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                 27 of 39
NXP Semiconductors                                                               TDA8950

                                                                      2 150 W class-D power amplifier

                         P 40                                                                                                         001aai705

                        (W)
                             35

                        30

                        25
                                                                                                                        (1)

                        20
                                                                                                                        (2)

                        15
                                                                                                                        (3)

                        10

                        5

                        0

                                 0  20  40  60                                                                               80  100          120

                                                                                                                                      Po (W)

                                     VP = 35 V, fi = 1 kHz, fosc = 325 kHz
                               (1) 2 4  SE configuration
                               (2) 2 6  SE configuration
                               (3) 2 8  SE configuration

                        Fig 20. Power dissipation as function of output power per channel

                          100                                                                                                         001aai706

                                                                 (1)                                                             (2)
                        (%)
                                                                                                                                              (3)
                           80

                        60

                        40

                        20

                        0

                                 0  20  40  60                                                                               80  100          120

                                                                                                                                      Po (W)

                                     VP = 35 V, fi = 1 kHz, fosc = 325 kHz
                               (1) 2 4  SE configuration
                               (2) 2 6  SE configuration
                               (3) 2 8  SE configuration

                        Fig 21. Efficiency as function of output power per channel

TDA8950_1                           Rev. 01 -- 9 September 2008                                                                        NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                   28 of 39
NXP Semiconductors                                                                                                                     TDA8950

                                                                                                                            2 150 W class-D power amplifier

                        Po 200                                                                                              001aai707
                        (W) 180

                        160

                        140

                        120
                                                                                                                       (1)

                        100
                                                                                                                       (2)

                         80

                                                                                                                       (3)
                         60

                                                                                                                       (4)
                         40

                        20

                        0
                        12.5 15 17.5 20 22.5 25 27.5 30 32.5 35 37.5 40

                                                                                                                                              Vp (V)

                                     fi = 1 kHz, fosc = 325 kHz
                                     Note: infinite heat sink used.
                               (1) THD = 10 %, 4
                               (2) THD = 0.5 %, 4 ; THD = 10 %, 6
                               (3) THD = 0.5 %, 6 ; THD = 10 %, 8
                               (4) THD = 0.5 %, 8

                        Fig 22. Output power as a function of supply voltage, SE configuration

                             350                                                                                            001aai708
                        Po
                        (W)

                             300

                        250

                                                                                                                      (1)
                        200

                                                                                                                      (2)
                        150

                                                                                                                      (3)

                        100                                    (4)

                        50

                                         0
                                         12.5 15 17.5 20 22.5 25 27.5 30 32.5 35 37.5 40

                                                                                                                                                               Vp (V)

                                     fi = 1 kHz, fosc = 325 kHz
                                     Note: infinite heat sink used.
                               (1) THD = 10 %, 8
                               (2) THD = 0.5 %, 8
                               (3) THD = 10 %, 16
                               (4) THD = 0.5 %, 16

                        Fig 23. Output power as function of supply voltage, BTL configuration

TDA8950_1                         Rev. 01 -- 9 September 2008                                                                NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                         29 of 39
NXP Semiconductors                                                                              TDA8950

                                                                                     2 150 W class-D power amplifier

                             45                                                               001aai709
                        Gv(cl)
                        (dB)                                                              (1)
                                                                                          (2)
                             40                                                           (3)
                                                                                          (4)
                             35

                             30

                             25

                        20                              102  103                     104                105
                           10

                                                                                          f (Hz)

                                     VP = 35 V, Vi = 100 mV, Rs = 0 , Ci = 330 pF.
                               (1) 1 8  BTL configuration
                               (2) 2 4  SE configuration
                               (3) 2 6  SE configuration
                               (4) 2 8  SE configuration

                        Fig 24. Gain as function of frequency, Rs = 0 , Ci = 330 pF

                              -20                                                         001aai710
                        SVRR
                         (dB)

                              -40

                              -60

                                                   (1)
                              -80

                                                   (2)
                            -100

                        -120      (3)

                        -140                            102  103                     104                106
                              10

                                                                                          fripple (Hz)

                                     Ripple on VDD, short on input pins.
                                     VP = 35 V, RL = 4 , Vripple = 2 V (p-p).
                               (1) OUT2, mute
                               (2) OUT2, on
                               (3) OUT2, standby

                        Fig 25. SVRR as function of ripple frequency

TDA8950_1                                               Rev. 01 -- 9 September 2008       NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                       30 of 39
NXP Semiconductors                                                                            TDA8950

                                                                                   2 150 W class-D power amplifier

                              -20                                                               001aai711
                        SVRR
                         (dB)

                              -40

                              -60

                         -80
                                              (2)
                                              (1)

                        -100

                        -120          (3)

                        -140                          102          103                  104                   106
                              10

                                                                                                fripple (Hz)

                                     Ripple on VSS, short on input pins.
                                     VP = 35 V, RL = 4 , Vripple = 2 V (p-p).
                               (1) OUT2, mute
                               (2) OUT2, on
                               (3) OUT2, standby

                        Fig 26. SVRR as function of ripple frequency

                            10                                                                  001aai712
                        Vo
                        (V)

                             1

                        0.1

                        0.01

                        0.001

                         0.0001                       (1)  (2)
                        0.00001

                        0.000001

                                   0  0.5          1       1.5  2  2.5          3  3.5       4  4.5           5

                                                                                                VMODE (V)

                                     VP = 35 V
                               (1) Out1, down
                               (2) Out1, up

                        Fig 27. Output voltage as function of mode voltage

TDA8950_1                                          Rev. 01 -- 9 September 2008                   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                             31 of 39
NXP Semiconductors                                                                          TDA8950

                                                                                 2 150 W class-D power amplifier

                             -50                                                      001aai713
                        mute
                        (dB)

                             -60

                        -70

                                      (1)
                                      (2)
                                      (3)
                        -80

                        -90                102  103                              104          105
                             10

                                                                                      f (Hz)

                                     VP = 35 V, Vi = 2 V (rms), fosc = 325 kHz
                               (1) OUT2, 8
                               (2) OUT2, 6
                               (3) OUT2, 4

                        Fig 28. Mute attenuation as function of frequency

TDA8950_1                                  Rev. 01 -- 9 September 2008                NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                   32 of 39
NXP Semiconductors                                                                                                TDA8950

14. Package outline                                                                                    2 150 W class-D power amplifier

DBS23P: plastic DIL-bent-SIL power package; 23 leads (straight lead length 3.2 mm)                                                                      SOT411-1

                                                                                   non-concave

                                                                                          x                     Dh

                             D

                                                                               Eh

                             d                                                                         view B: mounting base side

                                                                                                          A2
                                                                                                                    A5
                                                                                                                    A4

                                                                                                B               E2

                                                               j
                                                                                                                                          E

                                                                                                                                   E1

                                                                                          L2

                                                                                   L1              L3

                                                                                             L         Q        c                            vM

1                                                              23

Z                            e1                  wM                                                       m     e2

                        e              bp

                                                     0                5            10 mm

                                                                   scale

DIMENSIONS (mm are the original dimensions)

UNIT A2 A4 A5 bp c D(1) d Dh E(1) e e 1 e 2 Eh E 1 E 2 j L L 1 L 2 L3 m Q v w x  Z (1)

mm  4.6 1.15 1.65 0.75 0.55 30.4 28.0 12 12.2 2.54 1.27 5.08       6  10.15 6.2 1.85 3.6           14 10.7 2.4  4.3  2.1  0.6                0.25 0.03  45  1.43
    4.3 0.85 1.35 0.60 0.35 29.9 27.5      11.8                       9.85 5.8 1.65 2.8            13 9.9 1.6        1.8                                     0.78

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

    OUTLINE                                      REFERENCES                                                   EUROPEAN                       ISSUE DATE
                                                                                                             PROJECTION
    VERSION             IEC                  JEDEC                 JEITA                                                                        98-02-20
                                                                                                                                                02-04-24
    SOT411-1

Fig 29. Package outline SOT411-1 (DBS23P)

TDA8950_1                                        Rev. 01 -- 9 September 2008                                                                  NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                          33 of 39
NXP Semiconductors                                                                                              TDA8950

                                                                                                     2 150 W class-D power amplifier

HSOP24: plastic, heatsink small outline package; 24 leads; low stand-off height                                                                SOT566-3

                                          D                                                                            E                 A
                                                                                                       x                                          X
            y
                                        D1                                         c                                                               vM A
                                                                                                                      E2
             1                                                                                                        HE
                         pin 1 index
                                                                        D2              A2                                              Q
            24                                            12                                    A4                                                         A
            Z
                                                                        E1                                                                    (A3)
                                e
                                                           13                                                                                          
                                                                    wM                                                                Lp

                                                        bp                                                                detail X

                                                              0             5              10 mm

                                                                            scale

DIMENSIONS (mm are the original dimensions)

UNIT    A   A2   A3 A4(1)      bp            c D(2) D1 D2 E(2) E1 E2                    e  HE Lp     Q                    vw          x  y     Z              
      max.

mm 3.5      3.5  0.35   +0.08  0.53          0.32 16.0  13.0     1.1  11.1  6.2    2.9  1  14.5 1.1  1.7                  0.25 0.25 0.03 0.07  2.7            8
            3.2         -0.04  0.40          0.23 15.8  12.6     0.9  10.9  5.8    2.5     13.9 0.8  1.5                                       2.2            0

Notes
1. Limits per individual lead.
2. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                                 REFERENCES                                                         EUROPEAN      ISSUE DATE
                                                                                                                          PROJECTION
VERSION                 IEC                  JEDEC                          JEITA                                                           03-02-18
                                                                                                                                            03-07-23
SOT566-3

Fig 30. Package outline SOT566-3 (HSOP24)

TDA8950_1                                                     Rev. 01 -- 9 September 2008                                                 NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                                                                      34 of 39
NXP Semiconductors                                              TDA8950

                                                     2 150 W class-D power amplifier

15. Soldering of SMD packages

                              This text provides a very brief insight into a complex technology. A more in-depth account
                             of soldering ICs can be found in Application Note AN10365 "Surface mount reflow
                             soldering description".

                15.1 Introduction to soldering

                              Soldering is one of the most common methods through which packages are attached to
                              Printed Circuit Boards (PCBs), to form electrical circuits. The soldered joint provides both
                              the mechanical and the electrical connection. There is no single soldering method that is
                              ideal for all IC packages. Wave soldering is often preferred when through-hole and
                              Surface Mount Devices (SMDs) are mixed on one printed wiring board; however, it is not
                              suitable for fine pitch SMDs. Reflow soldering is ideal for the small pitches and high
                              densities that come with increased miniaturization.

                15.2 Wave and reflow soldering

                              Wave soldering is a joining technology in which the joints are made by solder coming from
                              a standing wave of liquid solder. The wave soldering process is suitable for the following:

                           Through-hole components
                           Leaded or leadless SMDs, which are glued to the surface of the printed circuit board

                              Not all SMDs can be wave soldered. Packages with solder balls, and some leadless
                              packages which have solder lands underneath the body, cannot be wave soldered. Also,
                              leaded SMDs with leads having a pitch smaller than ~0.6 mm cannot be wave soldered,
                              due to an increased probability of bridging.

                              The reflow soldering process involves applying solder paste to a board, followed by
                              component placement and exposure to a temperature profile. Leaded packages,
                              packages with solder balls, and leadless packages are all reflow solderable.

                              Key characteristics in both wave and reflow soldering are:

                           Board specifications, including the board finish, solder masks and vias
                           Package footprints, including solder thieves and orientation
                           The moisture sensitivity level of the packages
                           Package placement
                           Inspection and repair
                           Lead-free soldering versus SnPb soldering

                15.3 Wave soldering

                              Key characteristics in wave soldering are:

                           Process issues, such as application of adhesive and flux, clinching of leads, board

                                   transport, the solder wave parameters, and the time during which components are
                                   exposed to the wave

                           Solder bath specifications, including temperature and impurities

TDA8950_1               Rev. 01 -- 9 September 2008   NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                  35 of 39
NXP Semiconductors                                                                     TDA8950

                                                                            2 150 W class-D power amplifier

15.4 Reflow soldering

          Key characteristics in reflow soldering are:

                         Lead-free versus SnPb soldering; note that a lead-free reflow process usually leads to

                           higher minimum peak temperatures (see Figure 31) than a SnPb process, thus
                           reducing the process window

                         Solder paste printing issues including smearing, release, and adjusting the process

                           window for a mix of large and small components on one board

                         Reflow temperature profile; this profile includes preheat, reflow (in which the board is

                           heated to the peak temperature) and cooling down. It is imperative that the peak
                           temperature is high enough for the solder to make reliable solder joints (a solder paste
                           characteristic). In addition, the peak temperature must be low enough that the
                           packages and/or boards are not damaged. The peak temperature of the package
                           depends on package thickness and volume and is classified in accordance with
                           Table 11 and 12

                        Table 11. SnPb eutectic process (from J-STD-020C)

                        Package thickness (mm) Package reflow temperature (C)

                                    Volume (mm3)

                                    < 350                                        350

                        < 2.5       235                                         220

                         2.5        220                                         220

                        Table 12. Lead-free process (from J-STD-020C)

                        Package thickness (mm) Package reflow temperature (C)

                                    Volume (mm3)

                                    < 350                              350 to 2000    > 2000
                                                                                      260
                        < 1.6       260                                260            245
                                                                                      245
                        1.6 to 2.5  260                                250

                        > 2.5       250                                245

                        Moisture sensitivity precautions, as indicated on the packing, must be respected at all
                        times.

                        Studies have shown that small packages reach higher temperatures during reflow
                        soldering, see Figure 31.

TDA8950_1                           Rev. 01 -- 9 September 2008                        NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                   36 of 39
NXP Semiconductors                                                                    TDA8950

                                                                           2 150 W class-D power amplifier

                            temperature  maximum peak temperature
                                           = MSL limit, damage level

                                                 minimum peak temperature
                                         = minimum soldering temperature

                                                                                         peak
                                                                                     temperature

                                                                                                                                                                            time
                                                                                                                                                                                        001aac844

                                       MSL: Moisture Sensitivity Level
                          Fig 31. Temperature profiles for large and small components

                        For further information on temperature profiles, refer to Application Note AN10365
                        "Surface mount reflow soldering description".

16. Revision history

Table 13. Revision history

Document ID             Release date     Data sheet status            Change notice  Supersedes
                                         Preliminary data sheet       -              -
TDA8950_1               20080909

TDA8950_1                                Rev. 01 -- 9 September 2008                  NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                                  37 of 39
NXP Semiconductors                                                                          TDA8950

                                                                                 2 150 W class-D power amplifier

17. Legal information

17.1 Data sheet status

Document status[1][2]       Product status[3]  Definition
                                               This document contains data from the objective specification for product development.
Objective [short] data sheet Development       This document contains data from the preliminary specification.
                                               This document contains the product specification.
Preliminary [short] data sheet Qualification

Product [short] data sheet  Production

[1] Please consult the most recently issued document before initiating or completing a design.

[2] The term `short data sheet' is explained in section "Definitions".

[3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status
        information is available on the Internet at URL http://www.nxp.com.

17.2 Definitions                                                                 damage. NXP Semiconductors accepts no liability for inclusion and/or use of
                                                                                 NXP Semiconductors products in such equipment or applications and
Draft -- The document is a draft version only. The content is still under        therefore such inclusion and/or use is at the customer's own risk.
internal review and subject to formal approval, which may result in
modifications or additions. NXP Semiconductors does not give any                 Applications -- Applications that are described herein for any of these
representations or warranties as to the accuracy or completeness of              products are for illustrative purposes only. NXP Semiconductors makes no
information included herein and shall have no liability for the consequences of  representation or warranty that such applications will be suitable for the
use of such information.                                                         specified use without further testing or modification.

Short data sheet -- A short data sheet is an extract from a full data sheet      Limiting values -- Stress above one or more limiting values (as defined in
with the same product type number(s) and title. A short data sheet is intended   the Absolute Maximum Ratings System of IEC 60134) may cause permanent
for quick reference only and should not be relied upon to contain detailed and   damage to the device. Limiting values are stress ratings only and operation of
full information. For detailed and full information see the relevant full data   the device at these or any other conditions above those given in the
sheet, which is available on request via the local NXP Semiconductors sales      Characteristics sections of this document is not implied. Exposure to limiting
office. In case of any inconsistency or conflict with the short data sheet, the  values for extended periods may affect device reliability.
full data sheet shall prevail.
                                                                                 Terms and conditions of sale -- NXP Semiconductors products are sold
17.3 Disclaimers                                                                 subject to the general terms and conditions of commercial sale, as published
                                                                                 at http://www.nxp.com/profile/terms, including those pertaining to warranty,
General -- Information in this document is believed to be accurate and           intellectual property rights infringement and limitation of liability, unless
reliable. However, NXP Semiconductors does not give any representations or       explicitly otherwise agreed to in writing by NXP Semiconductors. In case of
warranties, expressed or implied, as to the accuracy or completeness of such     any inconsistency or conflict between information in this document and such
information and shall have no liability for the consequences of use of such      terms and conditions, the latter will prevail.
information.
                                                                                 No offer to sell or license -- Nothing in this document may be interpreted
Right to make changes -- NXP Semiconductors reserves the right to make           or construed as an offer to sell products that is open for acceptance or the
changes to information published in this document, including without             grant, conveyance or implication of any license under any copyrights, patents
limitation specifications and product descriptions, at any time and without      or other industrial or intellectual property rights.
notice. This document supersedes and replaces all information supplied prior
to the publication hereof.                                                       Quick reference data -- The Quick reference data is an extract of the
                                                                                 product data given in the Limiting values and Characteristics sections of this
Suitability for use -- NXP Semiconductors products are not designed,             document, and as such is not complete, exhaustive or legally binding.
authorized or warranted to be suitable for use in medical, military, aircraft,
space or life support equipment, nor in applications where failure or            17.4 Trademarks
malfunction of an NXP Semiconductors product can reasonably be expected
to result in personal injury, death or severe property or environmental          Notice: All referenced brands, product names, service names and trademarks
                                                                                 are the property of their respective owners.

18. Contact information

For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com

TDA8950_1                                      Rev. 01 -- 9 September 2008       NXP B.V. 2008. All rights reserved.

Preliminary data sheet                                                                              38 of 39
NXP Semiconductors                                                                                               TDA8950

                                                                                                      2 150 W class-D power amplifier

19. Contents

1        General description . . . . . . . . . . . . . . . . . . . . . . 1          15.2  Wave and reflow soldering . . . . . . . . . . . . . . . 35

2        Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1   15.3  Wave soldering. . . . . . . . . . . . . . . . . . . . . . . . 35

3        Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1     15.4  Reflow soldering. . . . . . . . . . . . . . . . . . . . . . . 36

4        Quick reference data . . . . . . . . . . . . . . . . . . . . . 2           16    Revision history . . . . . . . . . . . . . . . . . . . . . . . 37

5        Ordering information . . . . . . . . . . . . . . . . . . . . . 2           17    Legal information . . . . . . . . . . . . . . . . . . . . . . 38

6        Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3        17.1  Data sheet status . . . . . . . . . . . . . . . . . . . . . . 38

7        Pinning information . . . . . . . . . . . . . . . . . . . . . . 4          17.2  Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

7.1      Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4    17.3  Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 38

7.2      Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5        17.4  Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 38

8        Functional description . . . . . . . . . . . . . . . . . . . 5             18    Contact information . . . . . . . . . . . . . . . . . . . . 38

8.1      General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5    19    Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
8.2      Pulse width modulation frequency . . . . . . . . . . 8
8.3      Protections . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
8.3.1    Thermal protection . . . . . . . . . . . . . . . . . . . . . . 8
8.3.1.1  Thermal FoldBack (TFB) . . . . . . . . . . . . . . . . . 8
8.3.1.2  OverTemperature Protection (OTP) . . . . . . . . . 9
8.3.2    OverCurrent Protection (OCP) . . . . . . . . . . . . . 9
8.3.3    Window Protection (WP). . . . . . . . . . . . . . . . . 10
8.3.4    Supply voltage protections . . . . . . . . . . . . . . . 10
8.4      Differential audio inputs . . . . . . . . . . . . . . . . . 11

9        Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . 12

10       Thermal characteristics. . . . . . . . . . . . . . . . . . 12

11       Static characteristics. . . . . . . . . . . . . . . . . . . . 13

12       Dynamic characteristics . . . . . . . . . . . . . . . . . 14

12.1     Switching characteristics . . . . . . . . . . . . . . . . 14

12.2     Stereo and dual SE application

         characteristics. . . . . . . . . . . . . . . . . . . . . . . . . 15

12.3     Mono BTL application characteristics . . . . . . . 16

13       Application information. . . . . . . . . . . . . . . . . . 17

13.1     Mono BTL application . . . . . . . . . . . . . . . . . . . 17
13.2     Pin MODE. . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
13.3     Output power estimation. . . . . . . . . . . . . . . . . 17
13.3.1   SE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
13.3.2   Bridge-Tied Load (BTL) . . . . . . . . . . . . . . . . . 18
13.4     External clock . . . . . . . . . . . . . . . . . . . . . . . . . 18
13.5     Noise. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
13.6     Heatsink requirements . . . . . . . . . . . . . . . . . . 19
13.7     Output current limiting. . . . . . . . . . . . . . . . . . . 20
13.8     Pumping effects . . . . . . . . . . . . . . . . . . . . . . . 21
13.9     Application schematics . . . . . . . . . . . . . . . . . . 21
13.10    Layout and grounding . . . . . . . . . . . . . . . . . . . 23
13.11    Curves measured in reference design . . . . . . 24

14       Package outline . . . . . . . . . . . . . . . . . . . . . . . . 33

15       Soldering of SMD packages . . . . . . . . . . . . . . 35

15.1     Introduction to soldering . . . . . . . . . . . . . . . . . 35

                                                                                    Please be aware that important notices concerning this document and the product(s)
                                                                                    described herein, have been included in section `Legal information'.

                                                                                     NXP B.V. 2008.  All rights reserved.

                                                                                    For more information, please visit: http://www.nxp.com
                                                                                    For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                           Date of release: 9 September 2008
                                                                                                                                                             Document identifier: TDA8950_1
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

TDA8950器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved