电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

TDA8594SD

器件型号:TDA8594SD
厂商名称:NXP
厂商官网:https://www.nxp.com
下载文档

器件描述

I2C-bus controlled 4 X 50 W power amplifier

文档预览

TDA8594SD器件文档内容

TDA8594                                      Product data sheet

I2C-bus controlled 4 50 W power amplifier

Rev. 02 -- 11 December 2007

1. General description

                              The TDA8594 is a complementary quad Bridge Tied Load (BTL) audio power amplifier
                              made in BCDMOS technology. It contains four independent amplifiers in BTL
                              configuration. Through the I2C-bus, diagnosis of temperature warning and clipping level is
                              fully programmable and the information available via two diagnostic pins is selectable. The
                              status of each amplifier (output offset, load or no load, short-circuit or speaker incorrectly
                              connected) can be read separately.

2. Features

                  2.1 General

                              I Operates in legacy mode (non I2C-bus) and I2C-bus mode (3.3 V and 5 V compliant)
                              I Three hardware-programmable I2C-bus addresses
                              I Drives 4  or 2  loads
                              I Speaker fault detection
                              I Independent short-circuit protection per channel
                              I Loss of ground and open VP safe (with 200 m series impedance and a supply

                                  decoupling capacitor of 2200 F maximum)
                              I All outputs short-circuit proof to ground, supply voltage and across the load
                              I All pins short-circuit proof to ground
                              I Temperature-controlled gain reduction to prevent audio holes at high junction

                                  temperatures
                              I Low battery voltage detection
                              I Offset detection
                              I This part has been qualified in accordance with AEC-Q100

                  2.2 I2C-bus mode

                              I DC load detection: open-circuit, short-circuit and load present
                              I AC load (tweeter) detection
                              I During start-up, can detect which load is connected so the appropriate gain can be

                                  selected without audio pop
                              I Independently selectable soft mute of front channels (channel 1 and channel 3) and

                                  rear channels (channel 2 and channel 4)
                              I Programmable gain (26 dB and 16 dB) of front channels (channel 1 and channel 3)

                                  and rear channels (channel 2 and channel 4)
NXP Semiconductors                                                      TDA8594

                                                      I2C-bus controlled 4 50 W power amplifier

                    I Fully programmable diagnostic levels can be set:
                         N Programmable clip detection: 2 %, 5 % or 10 %
                         N Programmable thermal pre-warning

                    I Selectable information on the DIAG and STB pins:
                         N The STB pin can be programmed/multiplexed with second clip detection
                         N Clip information of each channel can be directed separately to the DIAG pin or the
                             STB pin
                         N Independent enabling of thermal, clip or load fault detection (short across or to VP
                             or to ground) on DIAG pin

3. Quick reference data

                    Table 1.  Quick reference data  Conditions                Min Typ Max Unit
                    Symbol    Parameter
                    VP        supply voltage        RL = 4                    8  14.4 18 V
                    Iq        quiescent current
                    Po        output power          no load                   -  270 400 mA

                    THD       total harmonic        VP = 14.4 V               19 22 -                W
                    Vn(o)     distortion               RL = 4 ; THD = 0.5 %
                              output noise voltage     RL = 4 ; THD = 10 %    26 28 -                W
                                                       RL = 4 ; maximum
                                                       power; Vi = 2 V (RMS)  42 44 -                W
                                                       square wave
                                                                              70 75 -                W
                                                       RL = 2 ; maximum
                                                       power; Vi = 2 V (RMS)  -  0.01 0.1 %
                                                       square wave
                                                                              -  45 65 V
                                                    RL = 4 ; f = 1 kHz;
                                                    Po = 1 W to 12 W          -  22 29 V

                                                    filter 20 Hz to 22 kHz;
                                                    RS = 1 k

                                                       normal mode

                                                       line driver mode

4. Ordering information

                    Table 2. Ordering information

                    Type number Package

                              Name       Description                                                 Version
                                                                                                     SOT827-1
                    TDA8594J  DBS27P     plastic DIL-bent-SIL (special bent) power package;
                                         27 leads (lead length 6.8 mm)                               SOT878-1

                    TDA8594SD RDBS27P plastic rectangular-DIL-bent-SIL (reverse bent) power
                                                            package; 27 leads (row spacing 2.54 mm)

TDA8594_2                           Rev. 02 -- 11 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                    2 of 48
NXP Semiconductors                                                                                  TDA8594

5. Block diagram                                                                  I2C-bus controlled 4 50 W power amplifier

                                                   ADSEL SDA SCL                              VP1       VP2

                                                                    1  26 23                     21             7

                                 2       STANDBY/                        I2C-BUS              CLIP DETECT/DIAGNOSTIC      5
                    STB                 FAST MUTE                      INTERFACE                                                  DIAG

                               12                                      MUTE           26 dB/                          10     OUT1+
                    IN1                                                MUTE           16 dB
                                                                       MUTE                                               8  OUT1-
                               16                                      MUTE           26 dB/
                    IN3                                                               16 dB        PROTECTION/        18     OUT3+
                                                                                                   DIAGNOSTIC
                               13                                                     26 dB/                          20     OUT3-
                    IN2                                                               16 dB        PROTECTION/
                                                                                                   DIAGNOSTIC             6  OUT2+
                               15                                                     26 dB/
                    IN4                                                               16 dB        PROTECTION/            4  OUT2-
                                                                                                   DIAGNOSTIC
                                    VP                                                                                22     OUT4+
                                                                                                   PROTECTION/
                                                                                                   DIAGNOSTIC         24     OUT4-

                                                                                                                      27     TAB

                                                                    TDA8594

                                                                11     14         17          9      3          19    25
                                                            SVR
                                                                       SGND ACGND PGND1 PGND2 PGND3 PGND4
                    Fig 1. Block diagram                                                                                                                                        001aad119

TDA8594_2                               Rev. 02 -- 11 December 2007                                                    NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                         3 of 48
NXP Semiconductors                                                                   TDA8594

6. Pinning information                                             I2C-bus controlled 4 50 W power amplifier

                  6.1 Pinning

                                                      ADSEL 1       TDA8594
                                                          STB 2
                                                                                                           001aad120
                                                     PGND2 3
                                                      OUT2- 4

                                                        DIAG 5
                                                      OUT2+ 6

                                                          VP2 7
                                                      OUT1- 8
                                                     PGND1 9
                                                      OUT1+ 10

                                                         SVR 11
                                                           IN1 12
                                                           IN2 13
                                                       SGND 14
                                                           IN4 15
                                                           IN3 16
                                                     ACGND 17
                                                      OUT3+ 18
                                                     PGND3 19
                                                      OUT3- 20
                                                          VP1 21
                                                      OUT4+ 22
                                                          SCL 23
                                                      OUT4- 24
                                                     PGND4 25
                                                         SDA 26
                                                          TAB 27

                    Fig 2. Pin configuration

                    6.2 Pin description

                    Table 3.  Pin description
                    Symbol
                    ADSEL     Pin        Description
                    STB
                              1          I2C-bus address select input
                    PGND2
                    OUT2-     2          standby (I2C-bus mode) or mode pin (legacy mode); programmable second
                    DIAG
                    OUT2+                clip indicator
                    VP2
                              3          power ground channel 2

                              4          negative channel 2 output

                              5          diagnostic/clip detection output

                              6          positive channel 2 output

                              7          supply voltage 2

TDA8594_2                                Rev. 02 -- 11 December 2007                                                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                         4 of 48
NXP Semiconductors                                                            TDA8594

                                                            I2C-bus controlled 4 50 W power amplifier

                    Table 3.  Pin description ...continued
                    Symbol
                    OUT1-     Pin  Description
                    PGND1
                    OUT1+     8    negative channel 1 output
                    SVR
                    IN1       9    power ground channel 1
                    IN2
                    SGND      10   positive channel 1 output
                    IN4
                    IN3       11   half supply filter capacitor
                    ACGND
                    OUT3+     12   channel 1 input
                    PGND3
                    OUT3-     13   channel 2 input
                    VP1
                    OUT4+     14   signal ground
                    SCL
                    OUT4-     15   channel 4 input
                    PGND4
                    SDA       16   channel 3 input
                    TAB
                              17   AC ground input

                              18   positive channel 3 output

                              19   power ground channel 3

                              20   negative channel 3 output

                              21   supply voltage 1

                              22   positive channel 4 output

                              23   I2C-bus clock input

                              24   negative channel 4 output

                              25   power ground channel 4

                              26   I2C-bus data input/output

                              27   heatsink connection, must be connected to ground

                    To keep the output pins on the front side, special reverse bending is applied.

7. Functional description

                    The TDA8594 is a complementary quad BTL audio power amplifier made in BCDMOS
                    technology. It contains four independent amplifiers in BTL configuration (see Figure 1).
                    Through the I2C-bus, the diagnostic functions of temperature level and clip level are fully
                    programmable and the information to be shown on the two diagnostic pins can be
                    selected. The status of each amplifier (output offset, load or no load, short-circuit or
                    speaker incorrectly connected) can be read separately. The TDA8594 is protected against
                    overvoltage, short-circuit, over-temperature, open ground and open VP connections.

                    Three different I2C-bus addresses are selected with an external resistor connected to the
                    ADSEL pin. If the ADSEL pin is short-circuit to ground, the TDA8594 operates in legacy
                    mode. In this mode, no I2C-bus is needed and the function of the STB pin will change from
                    two-level (Standby mode and On mode) to a three-level pin (Standby mode, On mode and
                    mute).

                    7.1 Input stage

                            The input stage is a high-impedance pseudo-differential input stage. The negative inputs
                            of the four channels are combined on the ACGND pin. For the best performance on
                            supply voltage ripple rejection and pop noise, the capacitor connected to the ACGND pin
                            must be four times the value of the input capacitor (or as close to the value as possible).

TDA8594_2                          Rev. 02 -- 11 December 2007                        NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                        5 of 48
NXP Semiconductors                    TDA8594

                    I2C-bus controlled 4 50 W power amplifier

                    7.2 Output stage

                            The output stage of each amplifier channel consists of two PMOS power transistors and
                            two NMOS transistors in a BTL configuration. The process used is the BCDMOS process
                            with an isolated substrate, Silicon On Insulator (SOI) process, which has almost no
                            parasitic components and therefore prevents latch-up.

                    7.3 Distortion (clip) detection

                            If the output of the amplifier starts clipping to the supply voltage or to ground, the output
                            will become distorted. If the distortion per channel exceeds a selectable threshold (2 %,
                            5 % or 10 %), one of the two diagnostic pins (DIAG pin or STB pin) will be activated. To be
                            able to detect if, for instance, the front channels (channel 1 and channel 3) or rear
                            channels (channel 2 and channel 4) are clipping, the clip information can be directed per
                            channel to the DIAG pin or the STB pin. It is possible to have only the clip information on
                            the diagnostic pins by disabling the temperature and load information on the DIAG pin. In
                            this mode the temperature and load protection are still functional but can only be read via
                            the I2C-bus.

                    7.4 Output protection and short-circuit operation

                            When a short-circuit to ground, VP or across the load occurs on one or more outputs of an
                            amplifier, only the amplifier with the short-circuit is switched off. The channel that has a
                            short-circuit and the type of short-circuit can be read-back via the I2C-bus. If the DIAG pin
                            is enabled for load fault information (IB2[D4] = 0) the DIAG pin will be pulled LOW. After
                            16 ms the amplifier will be switched on again and, if the short-circuit conditions still occur,
                            the amplifier will be switched off.

                            The 16 ms cycle will reduce the dissipation. To prevent audible distortion, the amplifier
                            channel with the short-circuit can be disabled via the I2C-bus.

                    7.5 SOAR protection

                            The output transistors are protected by Safe Operating ARea (SOAR) protection. The
                            TDA8594 has a two-stage SOAR protection:

                            If the differential output voltage across the load is less than 1 V, and the current

                                 through the load is more than 4 A, the amplifier channel will be switched off for 16 ms.
                                 To prevent incorrect switch-off with an inductive load or very high input signals, the
                                 condition (Vo < 1 V and IL > 4 A) must exist for more than 300 s.

                            If the differential output voltage across the load is more than 1 V, and the current

                                 through the load is more than 8 A, the amplifier channel will be switched off for 16 ms.

                    7.6 Speaker protection

                            To prevent damage of the speaker when one side of the speaker is connected to ground, a
                            missing current protection is implemented. When in one channel the current in the high
                            side power is not equal to the current in the low side power, a fault condition is assumed
                            and the channel will be switched off. The speaker protection will be activated under the
                            following conditions:

                            Vo < 1.75 V and Imissing(det) > 1 A for 80 s
                            Vo > 1.75 V and Imissing(det) > 3 A for 80 s

TDA8594_2           Rev. 02 -- 11 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                    6 of 48
NXP Semiconductors                    TDA8594

                    I2C-bus controlled 4 50 W power amplifier

7.7 Standby and mute operation

          The function of the STB pin is different in legacy mode and I2C-bus mode.

7.7.1 Legacy mode (pin ADSEL connected to ground)

          The function of the STB pin will change from standby/operating to standby/mute/operating
          and the amplifier will start directly when the STB is put into mute or operating mode. Mute
          operating is controlled via an internal timer (20 ms) to minimize mute-on pops. When the
          STB pin is switched directly from operating to standby, first the fast mute will be activated
          (switching to mute within 100 s) and then the amplifier will shut-down.

7.7.2 I2C-bus mode
          When the STB pin is LOW, the total quiescent current is low, and the I2C-bus lines will not
          be loaded.

          When the STB pin is switched HIGH, the TDA8594 is put in operating condition and will
          perform a Power-On Reset (POR), which results in a LOW level DIAG pin. The TDA8594
          will start up when instruction bit IB1[D0] is set. Bit D0 will also reset the `power-on reset
          occurred' bit (DB2[D7]) and releases the DIAG pin.

          The soft mute and fast mute can be activated via the I2C-bus. The soft mute can be
          activated independently for the front channels (channel 1 and channel 3) and rear
          channels (channel 2 and channel 4), and mutes the audio in 20 ms. The fast mute
          activates the mute for all channels at the same time and mutes the audio in 0.1 ms.
          Releasing the mute after a fast mute will be by a soft un-mute of approximately 20 ms.

          When the STB pin is switched to Standby mode and the amplifier has started, first the fast
          mute will be activated and then the amplifier will shut-down. For instance, during an
          engine start, it is possible to fully mute the amplifiers within 100 s by switching the STB
          pin to zero.

7.8 Start-up and shut-down sequence

          To prevent the amplifier producing switch-on or switch-off pop noise, the capacitor on the
          SVR pin is used for smooth start-up and shut-down. Increasing the value of the SVR
          capacitor will mean a longer start-up and shut-down time. The amplifier output voltage is
          charged to half the supply voltage minus 1.4 V in mute condition, independent of the
          I2C-bus mute settings in I2C-bus mode or STB voltage in legacy mode. The last 1.4 V,
          where the output will reach half the supply voltage, is used to release the mute if the
          I2C-bus bits were set to mute off (IB2[D2:D0] = 000; VSTB > 6.5 V in legacy mode), or will
          stay in mute when the bits were set to mute (2.6 V < VSTB < 4.5 V in legacy mode).

          When the amplifier is switched off by pulling the STB pin LOW, the amplifier is first muted
          (fast mute) and then the capacitor on the SVR pin is discharged. With an SVR capacitor of
          22 F, the standby current has reached 1 second after the STB pin is switched to zero
          (see Figure 3, Figure 4, Figure 5 and Figure 6).

          The start-up and shut-down pop can be further decreased by activating the low pop mode.
          When the low pop mode is enabled (IB2[D3] = 0), the output voltage rise from ground level
          during start-up will be slower (see Figure 5). This will decrease the pop even more but will
          increase the start-up time.

TDA8594_2           Rev. 02 -- 11 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                    7 of 48
NXP Semiconductors                                                      TDA8594

                                                      I2C-bus controlled 4 50 W power amplifier

VP
DIAG

DB2 bit D7          twake
POR

IB1 bit D0
start enable

STB

SVR                 tamp_on                                      toff

amplifier                                                      fast
output                                                         mute

                    td(mute_off)  td(soft_mute)                td(fast_mute)  001aad 168

Fig 3. Start-up and shut-down timing in I2C-bus mode

TDA8594_2                         Rev. 02 -- 11 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                  8 of 48
NXP Semiconductors                                                 TDA8594

                                                 I2C-bus controlled 4 50 W power amplifier

VP
DIAG

DB2 bit D7          twake
POR

IB1 bit D0
start enable

STB

SVR                   tload                                                 toff
                    tamp_on
amplifier                                                                 fast
output                                                                    mute

                    td(mute_off)  td(soft_mute)                           td(fast_mute)  001aad 169

Fig 4. Start-up and shut-down timing with DC load active in I2C-bus mode

TDA8594_2                         Rev. 02 -- 11 December 2007             NXP B.V. 2007. All rights reserved.

Product data sheet                                                                             9 of 48
NXP Semiconductors                                                 TDA8594

                                                 I2C-bus controlled 4 50 W power amplifier

VP
DIAG

DB2 bit D7          twake
POR

IB1 bit D0
start enable

STB

SVR                 tload                                                           toff
                      tamp_on
amplifier                                                                        fast
output                                                                           mute

                    td(mute_off)  td(soft_mute)                                  td(fast_mute)  001aad 170

Fig 5. Start-up and shut-down timing with low audible pop and DC load activated

TDA8594_2                         Rev. 02 -- 11 December 2007                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                  10 of 48
NXP Semiconductors                                                           TDA8594

                                                           I2C-bus controlled 4 50 W power amplifier

VP
DIAG

             on
STB mute

      standby

SVR

                    tamp_on                                      toff

                                                     soft      fast
                                                     mute      mute

amplifier
output

                    td(mute_off)  td(soft_mute) td(mute_on)    td(fast_mute)

                                                                              001aad 171

Fig 6. Start-up and shut-down timing in legacy mode

                    7.9 Power-on reset and supply voltage spikes

                            If in I2C-bus mode the supply voltage drops below 5 V (see Figure 9), the content of the
                            I2C-bus latches cannot be guaranteed and the power-on reset will be activated. All latches
                            are reset, the amplifier is switched off and the DIAG pin is pulled LOW to indicate that a
                            power-on reset has occurred (bit DB2[D7]). When IB1[D0] is set, the power-on flag is
                            reset, the DIAG pin will be released and the amplifier will start up.

                            In legacy mode a supply voltage drop below 5 V will switch off the amplifier and the DIAG
                            pin will not be pulled LOW.

                 7.10 Engine start and low voltage operation

                           The DC output voltage of the amplifier (VO) is set to half of the supply voltage and is
                           related to the voltage on the SVR pin (see Figure 7; VO = VSVR - 1.4 V). A capacitor is
                           connected on the SVR pin to suppress the ripple on the power supply.

                           If the supply voltage drops, for instance, during an engine start, the output follows slowly
                           due to the SVR capacitor. The headroom voltage is the voltage needed for good operation
                           of the amplifier and is defined as Vhr = VP - VO (see Figure 7). If the headroom voltage
                           becomes lower than the headroom protection threshold of 1.6 V, the headroom protection
                           is activated to prevent pop noise at the output. This protection first activates the fast mute
                           and then discharges the capacitors on the SVR and ACGND pins to generate more
                           headroom for the amplifier (see Figure 8).

TDA8594_2                         Rev. 02 -- 11 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                11 of 48
NXP Semiconductors                                          TDA8594

                                          I2C-bus controlled 4 50 W power amplifier

                    When the SVR capacitor has discharged, the amplifier starts up again if the VP voltage is
                    above the low VP mute threshold, typically 7.5 V. Below the low VP mute threshold, the
                    outputs of the amplifier remain low. In I2C-bus mode, a supply voltage drop below VP(reset),
                    typically 5 V, results in setting bit DB2[D7] and not starting of the amplifiers but waiting for
                    an I2C-bus command to start.

                    The amplifier prevents audio pops during engine start. To prevent pops on the output
                    caused by the application during an engine start (for instance tuner regulator out of
                    regulation), the STB pin can be made zero when an engine start is detected. The STB pin
                    activates the fast mute and disturbances at the amplifier inputs are suppressed.

                    V

                    (V)  VP

                    14

                                  VSVR    Vhr (1)
                    8.4
                                                                                                            1.6 V
                      7                                                      headroom protection
                                  VO (2)
                                                                                        threshold (3)

                                                                                                             t (s)
                                                                                                         001aad172

                         (1) Headroom voltage Vhr = VP - VO.
                         (2) Steady state output voltage VO = VSVR - 1.4 V.
                         (3) Headroom protection threshold = VO + 1.6 V.

                    Fig 7. Low headroom protection

TDA8594_2                                 Rev. 02 -- 11 December 2007         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                              12 of 48
NXP Semiconductors                                                                                      TDA8594

VO                 legacy and I2C-bus mode                                           I2C-bus controlled 4 50 W power amplifier
(V)                                                         VP
                                                                                                                                                output
14.4                                                                                                                                          voltage
                                                                                               (3)
                                                                         (1)
8.8                                                                                            (3)
                                                                                                                                                      t (s)
8.6                                                                              Vhr
                                                                                                                                                       001aad173
                                                                            (2)
7.2

                                                                          VSVR
3.5

                    output voltage

                    t(start-Vo(off))

                                                                 t(start-SVRoff)

     (1) Headroom protection activated:
            a) Fast mute
            b) Discharge of SVR.

     (2) Low VP mute activated.
     (3) Low VP mute released.
Fig 8. Low VP behavior; legacy and I2C-bus modes

TDA8594_2                                                        Rev. 02 -- 11 December 2007   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                               13 of 48
NXP Semiconductors                                                                                TDA8594

                                                                                I2C-bus controlled 4 50 W power amplifier

VO                  I2C-bus mode only

(V)
                                                       VP

14.4

         8.8                                               (1)
         8.6                                                     (2)
         7.2
         5.0                                                              VSVR
         3.5
                    output voltage
           0
      POR
IB1 bit D0

     DIAG

                                                                                       t (s)
                                                                                001aad185

     (1) Low VP mute activated.
     (2) VPOR: VP level at which Power-On Reset (POR) is activated.
Fig 9. Low VP behavior; I2C-bus mode only

7.11 Overvoltage and load dump protection

          When the battery voltage VP is higher than 22 V, the amplifier stage will be switched to
          high-impedance. The TDA8594 is protected against load dump voltage with supply
          voltage up to 50 V.

7.12 Thermal pre-warning and thermal protection

          If the average junction temperature reaches a level that is adjustable via the I2C-bus,
          selected with IB3[D4], the pre-warning will be activated resulting in a LOW level on
          pin DIAG (if selected) and can be read out via the I2C-bus. The default setting for the
          thermal pre-warning is IB3[D4] = 0 setting the warning level at 145 C. In legacy mode the
          thermal pre-warning is set at 145 C.

          If the temperature increases further, the temperature controlled gain reduction will be
          activated for all four channels to reduce the output power (see Figure 10). If this does not
          reduce the average junction temperature, all four channels will be switched off at the
          absolute maximum temperature Toff, typical 175 C.

TDA8594_2                              Rev. 02 -- 11 December 2007               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                 14 of 48
NXP Semiconductors                                                                                 TDA8594

                                                             30                  I2C-bus controlled 4 50 W power amplifier
                                                         Gv
                                                        (dB)                                                                                 001aad174

                                                             20

                         10

                         0

                         145                                          155                     165               175

                                                                                                       Tj (C)

                    Fig 10. Temperature controlled amplifier gain

7.13 Diagnostics

          Diagnostic information can be read via the I2C-bus, and can also be available on the DIAG
          pin or on the STB pin. The DIAG pin has both fixed information (power-on reset occurred,
          low battery and high battery) and, via the I2C-bus, selectable information (temperature,
          load fault and clip). This information will be seen at the DIAG pin as a logic OR. In case of
          a failure, the DIAG pin remains LOW and the failure information can be read from the
          microprocessor via the I2C-bus (the DIAG pin can be used as a microprocessor interrupt
          to minimize I2C-bus traffic). When the failure is removed, the DIAG pin will be released.

                    To have full control over the clipping information, the STB pin can be programmed as a
                    second clip detection pin. The clip detection level can be selected for all channels at once.
                    It is possible to select whether the clip information is available on the DIAG pin or on the
                    STB pin for each channel separately. It is, for instance, possible to distinguish between
                    clipping of the front and the rear channels.

                    Diagnostic information selection possibilities are shown in Table 4.

                    Table 4. Diagnostic information availability

                    Diagnostic information I2C-bus mode                                                         Legacy mode
                                                                                                                DIAG pin
                                                                 DIAG pin                     STB pin           no
                                                                                              no
                    POR                                          after power-on reset, DIAG
                                                                 pin will remain LOW until
                                                                 amplifier has been started

                    Low battery                                  yes                          no                yes
                                                                                              can be enabled
                    Clip detection                               can be enabled per channel   per channel       yes, fixed level for all
                                                                                              no                channels on 2 %
                    Temperature                                  can be enabled
                    pre-warning                                                               no                yes, pre-warning level
                                                                 can be enabled               no                is 145 C
                    Short                                        can be enabled                                 yes

                    Speaker protection                                                                          yes
                    (missing current)

TDA8594_2                                                        Rev. 02 -- 11 December 2007                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                 15 of 48
NXP Semiconductors                                                                   TDA8594

                                                                   I2C-bus controlled 4 50 W power amplifier

                    Table 4. Diagnostic information availability ...continued

                    Diagnostic information I2C-bus mode                                              Legacy mode
                                                                                                     DIAG pin
                                              DIAG pin             STB pin                           no
                                                                                                     no
                    Offset detection          no                   no                                yes

                    Load detection            no                   no

                    Overvoltage               yes                  no

7.14 Offset detection

          The offset detection can be performed with no input signal (for instance when the digital
          signal processor is in mute after a start-up) or with an input signal. In I2C-bus mode, if an
          I2C-bus read of the output offset is performed, the I2C-bus latches DBx[D2] will be set.
          When the amplifier BTL output voltage is within a window with a threshold of 1.75 V
          typical, the latches DBx[D2] are reset and setting is disabled. If, for instance, after 1
          second an I2C-bus read is performed again and the offset bits are still set, the output has
          not crossed the offset threshold during the last 1 second (see Figure 11). This can mean
          the applied frequency is below 1 Hz (I2C-bus read interval = 1 s) or an output offset of
          more than 1.75 V is present.

                                      I2C-bus mode only  VO = VOUT+ - VOUT-

                                      offset                                            t
                                      threshold
                                                                               t = 1 s:
                                                          reset:               read = no offset
                                                          setting              DB1 bit D2 reset
                                                         disabled

                                                         VO = VOUT+ - VOUT-

                                      offset                                           t
                                      threshold
                                                                        t = 1 s:
                                                   read = set bit   read = offset
                                                                   DB1 bit D2 set

                                                                                          001aad175

                    Fig 11. Offset detection

7.15 DC load detection

          When the DC load detection is enabled with IB1[D1], a DC offset is slowly applied at the
          output of the amplifiers during the start-up cycle and the load currents are measured.
          Different load levels will be detected to differentiate between normal load, line driver load
          or open load.

TDA8594_2                             Rev. 02 -- 11 December 2007                                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                      16 of 48
NXP Semiconductors                                                               TDA8594

                                                               I2C-bus controlled 4 50 W power amplifier

                                     LOAD             NORMAL            LINE DRIVER MODE  OPEN-CIRCUIT

                                  DETECTION                    20  100   800  5 k
                                      LEVEL

                                                                                          001aad176

                    Fig 12. DC load detection levels

                    If the amplifier is used as line driver and the external booster has an input impedance of
                    more than 100  and less than 800  (DC-coupled), the DC load bits will contain
                    DBx[D5:D4] = 10, independent of the gain setting (see Table 5).

                    Table 5. DC load detection

                    DC load bits             Meaning (when IB1[D2] = 0)

                    DBx[D5] DBx[D4]

                    0             0          normal load

                    1             0          line driver load

                    1             1          open load

                    0             1          not valid

                    By reading the I2C-bus bits the microprocessor can determine, after the start-up of the
                    amplifier, whether a speaker or an external booster is connected.

                    Depending on these bits, the amplifier gain can be selected, 26 dB for normal mode or
                    16 dB for line driver mode. If the gain select is performed when the amplifier is muted, the
                    gain select will be pop free.

                    The DC load bits are combined with the AC load bits and are only valid when the AC load
                    detection is disabled. When the AC load detection is enabled (IB1[D2] = 1), the bits
                    DBx[D4] will show the content of the AC load detection. When the AC load detection is
                    disabled again, bit DBx[D4] will show the content of the DC load measurement, which was
                    stored during the AC load measurement. The AC load detection can only be performed
                    after the amplifier has completed its start-up cycle and will not conflict with the DC load
                    detection.

7.16 AC load detection

          The AC load detection, enabled with IB1[D2] = 1, is used to detect if AC-coupled
          speakers, for example tweeters, are connected correctly during assembly. The detection is
          audible because a sine wave of a certain frequency (e.g. 19 kHz) needs to be applied to
          the inputs of the amplifier. The output voltage over the load impedance will generate an
          amplifier current. If the amplifier peak current triggers a 460 mA (peak) threshold detector
          three times, the AC load detection bit will be set. A three `threshold cross' counter is used
          to prevent false AC load detection when switching the input signal on or off.

          An AC-coupled speaker will reduce the impedance at the output of the amplifier in a
          certain frequency band. The presence of an AC-coupled speaker can be determined
          using 460 mA (peak) and 230 mA (peak) threshold current detection. For instance, at an
          output voltage of 2 V (peak) the total impedance must be less than 4  to detect the
          AC-coupled load, or more than 8  to guarantee only a DC connection is detected.

TDA8594_2                                  Rev. 02 -- 11 December 2007                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                           17 of 48
NXP Semiconductors                                                    TDA8594

                                                    I2C-bus controlled 4 50 W power amplifier

                    The interpretation of line driver and normal mode DC load bit settings for AC load
                    detection is shown in Table 6.

                    Table 6.  AC load detection
                    DBx[D4]
                    0                               Meaning (when IB1[D2] = 1)
                    1                               no AC load detected
                                                    AC load detected

                    When bit IB1[D2] = 1, the AC load detection is enabled. The AC load detection can only
                    be performed after the amplifier has completed its start-up cycle and will not conflict with
                    the DC load detection.

                           20                                                                                    001aad177
                    |Zth(load)|                                  (1)

                       ()
                           16

                           12

                              8
                                                                                                                  (2)

                              4

                              0

                                 0  1            2                                                                     3  4           5

                                                                                                                             VoM (V)

                         (1) Ith(o)det(load)AC < 230 mA (no load detection level)
                         (2) Ith(o)det(load)AC > 460 mA (load detection level)
                    Fig 13. AC load impedance as a function of peak output voltage

7.17 I2C-bus diagnostic readout

          The diagnostic information of the amplifier can be read via the I2C-bus. The I2C-bus bits
          are set on a failure and will be reset with the I2C-bus read command. Even when the
          failure is removed, the microprocessor will know what was wrong by reading the I2C-bus.
          The consequence of this procedure is that old information is read during the I2C-bus
          readout. Most actual information will be gathered after two successive read commands.

          The DIAG pin will give actual diagnostic information (when selected). When a failure is
          removed, the DIAG pin will be released instantly, independently of the I2C-bus latches.

TDA8594_2                           Rev. 02 -- 11 December 2007                                                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                              18 of 48
NXP Semiconductors                                                                          TDA8594

                                                                          I2C-bus controlled 4 50 W power amplifier

8. I2C-bus specification

                    Table 7. TDA8594 hardware address select

                    Pin ADSEL  A6 A5 A4 A3 A2 A1 A0 R/W

                    Open       1                        1  0  1           1                   0  0  0 = write to TDA8594

                                                                                                    1 = read from TDA8594

                    51 k to ground 1                    1  0  1           1                   0  1  0 = write to TDA8594

                                                                                                    1 = read from TDA8594

                    10 k to ground 1                    1  0  1           1                   1  1  0 = write to TDA8594

                                                                                                    1 = read from TDA8594

                    Ground     no I2C-bus; legacy mode

                             SDA                                                                                    SDA

                             SCL                                                                             P         SCL
                                                       S                                            STOP condition  mba608

                                            START condition

                    Fig 14. Definition of START and STOP conditions

                                                  SDA         data line              change         mba607
                                                   SCL          stable;              of data
                                                              data valid             allowed
                    Fig 15. Bit transfer

TDA8594_2                                               Rev. 02 -- 11 December 2007                  NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                     19 of 48
NXP Semiconductors                                                                                   TDA8594

                                                                                   I2C-bus controlled 4 50 W power amplifier

     I2C-BUS WRITE

SCL                 1  2             7                                 8     9  1  2                         7  8      9

SDA                 MSB MSB - 1      LSB + 1                              ACK MSB MSB - 1        LSB + 1 LSB ACK

     S                 ADDRESS                                      W     A                      WRITE DATA        A      P

                                                                                                 To stop the transfer, after the last acknowledge (A)
                                                                                                              a STOP condition (P) must be generated

     I2C-BUS READ

SCL                 1  2             7                                 8     9  1  2                         7  8      9

SDA                 MSB MSB - 1      LSB + 1                              ACK MSB MSB - 1        LSB + 1 LSB ACK

     S                 ADDRESS                                      R     A                      READ DATA         NA     P

                           : generated by master (microcontroller)                 To stop the transfer, the last byte must not be acknowledged
                           : generated by slave                                                        and a STOP condition (P) must be generated
                   S : START
                   P : STOP                                                                                                                                     001aac649
                   A : acknowledge
                  NA : not acknowledge
                 R/W : read / write

Fig 16. I2C-bus read and write modes

                    8.1 Instruction bytes

                            I2C-bus mode:

                        If bit R/W = 0, the TDA8594 expects three instruction bytes; IB1, IB2 and IB3
                        After a power-on reset, all instruction bits are set to zero.

                       Legacy mode:

                        All bits equal to zero define the setting, with the exception of bit IB1[D0] which is

                          ignored; see Table 8.

                       Table 8.  Instruction byte IB1
                       Bit           Description
                       D7            don't care
                       D6            channel 3 clip information on DIAG or STB pin
                                        0 = clip information on DIAG pin
                       D5               1 = clip information on STB pin
                                     channel 1 clip information on DIAG or STB pin
                                        0 = clip information on DIAG pin
                                        1 = clip information on STB pin

TDA8594_2                                                           Rev. 02 -- 11 December 2007                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                    20 of 48
NXP Semiconductors                                                              TDA8594

                                                              I2C-bus controlled 4 50 W power amplifier

                    Table 8.  Instruction byte IB1 ...continued
                    Bit           Description
                    D4            channel 4 clip information on DIAG or STB pin
                                     0 = clip information on DIAG pin
                    D3               1 = clip information on STB pin
                                  channel 2 clip information on DIAG or STB pin
                    D2               0 = clip information on DIAG pin
                                     1 = clip information on STB pin
                    D1            AC load detection enable
                                     0 = AC load detection disabled
                    D0               1 = AC load detection enabled; DBx[D4] bits not available for DC load detection
                                  DC load detection enable
                                     0 = DC load detection disabled
                                     1 = DC load detection enabled
                                  amplifier start enable
                                     0 = amplifier not enabled, DIAG pin will remain LOW
                                     1 = amplifier will start up, power-on occurred (DB2[D7] will be reset) and DIAG
                                     pin will be released

                    Table 9. Instruction byte IB2

                    Bit       Description

                    D7 and D6 clip detection level

                              00 = clip detection level 2 %

                              01 = clip detection level 5 %

                              10 = clip detection level 10 %

                              11 = clip detection level disabled

                    D5        temperature information on DIAG pin

                              0 = temperature information on DIAG pin

                              1 = no temperature information on DIAG pin

                    D4        load fault information (shorts, missing current) on DIAG pin

                              0 = fault information on DIAG pin

                              1 = no fault information on DIAG pin

                    D3        low pop (slow start) enable

                              0 = low pop enabled

                              1 = low pop disabled

                    D2        soft mute channel 1 and channel 3 (mute delay 20 ms)

                              0 = no mute

                              1 = mute

                    D1        soft mute channel 2 and channel 4 (mute delay 20 ms)

                              0 = no mute

                              1 = mute

TDA8594_2                     Rev. 02 -- 11 December 2007                                    NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                             21 of 48
NXP Semiconductors                               TDA8594

                               I2C-bus controlled 4 50 W power amplifier

                    Table 9.   Instruction byte IB2 ...continued
                    Bit            Description
                    D0             fast mute all amplifier channels (mute delay 100 s)
                                      0 = no mute
                                      1 = mute

                    Table 10.  Instruction byte IB3
                    Bit            Description
                    D7             don't care
                    D6             amplifier channel 1 and channel 3 gain select
                                      0 = 26 dB
                    D5                1 = 16 dB
                                   amplifier channel 2 and channel 4 gain select
                    D4                0 = 26 dB
                                      1 = 16 dB
                    D3             temperature pre-warning level
                                      0 = warning level on 145 C
                    D2                1 = warning level on 122 C
                                   disable channel 3
                    D1                0 = channel 3 enabled
                                      1 = channel 3 disabled
                    D0             disable channel 1
                                      0 = channel 1 enabled
                                      1 = channel 1 disabled
                                   disable channel 4
                                      0 = channel 4 enabled
                                      1 = channel 4 disabled
                                   disable channel 2
                                      0 = channel 2 enabled
                                      1 = channel 2 disabled

                    8.2 Data bytes

                            I2C-bus mode:

                            If bit R/W = 1, the TDA8594 sends four data bytes to the microprocessor: DB1, DB2,

                                 DB3, and DB4

                            All bits except DB1[D7] and DB3[D7] are latched.
                            All bits except DBx[D4] and DBx[D5] are reset after a read operation. Bit DBx[D2] is

                                 set after a read operation; see Section 7.14

                            For explanation of AC and DC load detection bits; see Section 7.15 and Section 7.16.

TDA8594_2                      Rev. 02 -- 11 December 2007                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                          22 of 48
NXP Semiconductors                                                          TDA8594

                                                          I2C-bus controlled 4 50 W power amplifier

                    Table 11. Data byte DB1

                    Bit        Description

                    D7         temperature pre-warning

                               0 = no warning

                               1 = junction temperature too high

                    D6         speaker fault channel 2 (missing current)

                               0 = no missing current

                               1 = missing current

                    D5 and D4 channel 2 DC load or AC load detection

                               if bit IB1[D2] = 1, AC load detection is enabled, bit D5 is don't care, bit D4 has the
                               following meaning

                               0 = no AC load

                               1 = AC load detected

                               if bit IB1[D2] = 0, AC load detection is disabled, bits D5 and D4 are available for
                               DC load detection

                               00 = normal load

                               01 = not valid

                               10 = line driver load

                               11 = open load

                    D3         channel 2 shorted load

                               0 = not shorted load

                               1 = shorted load

                    D2         channel 2 output offset

                               0 = no output offset

                               1 = output offset

                    D1         channel 2 short to VP

                               0 = no short to VP

                               1 = short to VP

                    D0         channel 2 short to ground

                               0 = no short to ground

                               1 = short to ground

                    Table 12.  Data byte DB2
                    Bit            Description
                    D7             power-on reset and amplifier status
                                      0 = amplifier on
                    D6                1 = power-on reset has occurred; amplifier off
                                   speaker fault channel 4 (missing current)
                                      0 = no missing current
                                      1 = missing current

TDA8594_2                      Rev. 02 -- 11 December 2007                            NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                       23 of 48
NXP Semiconductors                                                          TDA8594

                                                          I2C-bus controlled 4 50 W power amplifier

                    Table 12. Data byte DB2 ...continued

                    Bit        Description

                    D5 and D4 channel 4 DC load or AC load detection

                               if bit IB1[D2] = 1, AC load detection is enabled, bit D5 is don't care, bit D4 has the
                               following meaning

                               0 = no AC load

                               1 = AC load detected

                               if bit IB1[D2] = 0, AC load detection is disabled, bits D5 and D4 are available for
                               DC load detection

                               00 = normal load

                               01 = not valid

                               10 = line driver load

                               11 = open load

                    D3         channel 4 shorted load

                               0 = not shorted load

                               1 = shorted load

                    D2         channel 4 output offset

                               0 = no output offset

                               1 = output offset

                    D1         channel 4 short to VP

                               0 = no short to VP

                               1 = short to VP

                    D0         channel 4 short to ground

                               0 = no short to ground

                               1 = short to ground

                    Table 13.  Data byte DB3
                    Bit            Description
                    D7             maximum temperature protection
                                      0 = no protection
                    D6                1 = maximum temperature protection
                                   speaker fault channel 1 (missing current)
                                      0 = no missing current
                                      1 = missing current

TDA8594_2                      Rev. 02 -- 11 December 2007                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                               24 of 48
NXP Semiconductors                                                          TDA8594

                                                          I2C-bus controlled 4 50 W power amplifier

                    Table 13. Data byte DB3 ...continued

                    Bit  Description

                    D5 and D4 channel 1 DC load or AC load detection

                         if bit IB1[D2] = 1, AC load detection is enabled, bit D5 is don't care, bit D4 has the
                         following meaning

                         0 = no AC load

                         1 = AC load detected

                         if bit IB1[D2] = 0, AC load detection is disabled, bits D5 and D4 are available for
                         DC load detection

                         00 = normal load

                         01 = not valid

                         10 = line driver load

                         11 = open load

                    D3   channel 1 shorted load

                         0 = not shorted load

                         1 = shorted load

                    D2   channel 1 output offset

                         0 = no output offset

                         1 = output offset

                    D1   channel 1 short to VP

                         0 = no short to VP

                         1 = short to VP

                    D0   channel 1 short to ground

                         0 = no short to ground

                         1 = short to ground

                    Table 14. Data byte DB4

                    Bit  Description

                    D7   reserved

                    D6   speaker fault channel 3 (missing current)

                         0 = no missing current

                         1 = missing current

                    D5 and D4 channel 3 DC load or AC load detection

                         if bit IB1[D2] = 1, AC load detection is enabled, bit D5 is don't care, bit D4 has the
                         following meaning

                         0 = no AC load

                         1 = AC load detected

                         if bit IB1[D2] = 0, AC load detection is disabled, bits D5 and D4 are available for
                         DC load detection

                         00 = normal load

                         01 = not valid

                         10 = line driver load

                         11 = open load

TDA8594_2                Rev. 02 -- 11 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                       25 of 48
NXP Semiconductors                                                                TDA8594

                                                                I2C-bus controlled 4 50 W power amplifier

                    Table 14.  Data byte DB4 ...continued
                    Bit            Description
                    D3             channel 3 shorted load
                                      0 = not shorted load
                    D2                1 = shorted load
                                   channel 3 output offset
                    D1                0 = no output offset
                                      1 = output offset
                    D0             channel 3 short to VP
                                      0 = no short to VP
                                      1 = short to VP
                                   channel 3 short to ground
                                      0 = no short to ground
                                      1 = short to ground

9. Limiting values

                    Table 15. Limiting values
                    In accordance with the Absolute Maximum Rating System (IEC 60134).

                    Symbol Parameter                   Conditions                Min    Max Unit

                    VP         supply voltage          operating                 8      18   V

                                                       non operating             -1     +50  V

                                                       load dump protection;     -      50   V

                                                       duration 50 ms, rise

                                                       time > 2.5 ms

                    VP(r)      reverse supply voltage tmax = 10 minutes          -      -2   V

                    IOSM       non-repetitive peak                               -      13   A

                               output current

                    IORM       repetitive peak output                            -      8    A

                               current

                    Tj(max)    maximum junction                                  -      150  C

                               temperature

                    Tstg       storage temperature                               -55    +150 C
                    Tamb
                    V(prot)    ambient temperature                               -40    +105 C

                               protection voltage      AC and DC short-circuit   -      VP   V

                                                       of output pins and

                                                       across the load

                    Vx         voltage on pin x        pins SCL and SDA          0      6.5  V

                                                       pins IN1, IN2, IN3, IN4,  0      13   V

                                                       SVR, ACGND and

                                                       DIAG

                                                       pin STB                   0      24   V

TDA8594_2                               Rev. 02 -- 11 December 2007                      NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                         26 of 48
NXP Semiconductors                                                                           TDA8594

                                                                           I2C-bus controlled 4 50 W power amplifier

                    Table 15. Limiting values ...continued
                    In accordance with the Absolute Maximum Rating System (IEC 60134).

                    Symbol Parameter                           Conditions                   Min       Max Unit

                    Ptot              total power dissipation Tcase = 70 C                 -         80     W

                    Vesd              electrostatic discharge human body model;             -         2000 V

                                      voltage                  C = 100 pF;

                                                               Rs = 1.5 k

                                                               machine model;               -         200    V

                                                               C = 200 pF; Rs = 10 ;
                                                               Ls = 0.75 H

10. Thermal characteristics

                    Table 16.         Thermal characteristics              Conditions              Typ       Unit
                    Symbol                                                 in free air
                    Rth(j-c)             Parameter                                                 1         K/W

                    Rth(j-a)             thermal resistance from junction                          40        K/W
                                         to case

                                         thermal resistance from junction
                                         to ambient

11. Characteristics

Table 17. Characteristics

Refer to Figure 29 at VP = VP1 = VP2 = 14.4 V; RL = 4 ; f = 1 kHz; RS = 0 ; normal mode; unless otherwise specified.
Tested at Tamb = 25 C; guaranteed for Tamb = -40 C to +105 C.

Symbol              Parameter                  Conditions                               Min Typ Max Unit

Supply voltage behavior

VP                  supply voltage             RL = 4                                8         14.4 18       V
                                               RL = 2                            [1] 8
Iq                  quiescent current          no load                                         14.4 16       V
Istb                standby current            VSTB = 0.4 V                          -
VO                  output voltage                                                   -         270 400 mA
VP(low)(mute)       low supply voltage mute    with rising supply voltage            6.7
                                               with falling supply voltage           6.9       4        15   A
                                                                                     6.3
                                                                                               7          7.2 V

                                                                                               7.5 8         V

                                                                                               6.8 7.4 V

VP(low)(mute)       low supply voltage mute                                             0.1 0.7 1            V
                    hysteresis

Vth(ovp)            overvoltage protection                                              18     20       22   V
                    threshold voltage

Vhr                 headroom voltage           when headroom protection is              1.1 1.6 2.0 V

                                               activated; see Figure 7

VPOR                power-on reset voltage     see Figure 9                             4.1 5.0         5.8 V
VO(offset)          output offset voltage      amplifier on                             -95 0           +95 mV
                                               amplifier mute                           -25 0           +25 mV

                                               line driver mode                         -40 0           +40 mV

RL(tol)             load resistance tolerance  VP  18 V                                 3.2 4             -  
                                               VP  16 V
                                                                                        1.6 2             -  

TDA8594_2                                      Rev. 02 -- 11 December 2007                            NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                       27 of 48
NXP Semiconductors                                                                        TDA8594

                                                                        I2C-bus controlled 4 50 W power amplifier

Table 17. Characteristics ...continued

Refer to Figure 29 at VP = VP1 = VP2 = 14.4 V; RL = 4 ; f = 1 kHz; RS = 0 ; normal mode; unless otherwise specified.
Tested at Tamb = 25 C; guaranteed for Tamb = -40 C to +105 C.

Symbol              Parameter                      Conditions                             Min Typ Max Unit

Mode select and second clip detection: pin STB

VSTB                voltage on pin STB             Standby mode selected
                                                      I2C-bus mode
                                                                                          -  -   1   V

                                                   legacy mode (I2C-bus off)              -  -   1   V

                                                   mute selected

                                                   legacy mode (I2C-bus off)              2.5 -  4.5 V

                                                   Operating mode selected

                                                      I2C-bus mode                        2.5 -  VP  V
                                                      legacy mode (I2C-bus off)           6.5 -
                                                                                                 VP  V
                                                   low voltage on pin STB when        [2]
                                                   pulled down during clipping

                                                   ISTB = 150 A                          5.6 -  6.1 V

                                                   ISTB = 500 A                          6.1 -  7.2 V

ISTB                current on pin STB             VSTB = 0 V to 8.5 V

                                                   clip detection not active;             -  4   30  A
                                                   I2C-bus mode

                                                   legacy mode                            -  10  70  A

Start-up, shut-down and mute timing

twake               wake-up time                   time after wake-up via STB pin         -  300 500 s

                                                   before first I2C-bus transmission

                                                   is recognized; see Figure 3

ILO(SVR)            output leakage current on pin                                         -  -   10  A
                    SVR

td(mute_off)        mute off delay time            10 % of output signal; ILO = 0 A [3]

                                                   I2C-bus mode;                          295 465 795 ms

                                                   with ILO = 10 A  +15 ms;
                                                   no DC load (IB1[D1] = 0);

                                                   low pop disabled (IB2[D3] = 1);

                                                   see Figure 3

                                                   I2C-bus mode;                          500 640 940 ms
                                                   with ILO = 10 A  +20 ms;
                                                   DC load active (IB1[D1] = 1);
                                                   low pop disabled (IB2[D3] = 1);
                                                   see Figure 4

                                                   I2C-bus mode;                          640 830 1190 ms
                                                   with ILO = 10 A  +20 ms;
                                                   DC load active (IB1[D1] = 1);
                                                   low pop enabled (IB2[D3] = 0);
                                                   see Figure 5

                                                   legacy mode;                           430 650 1030 ms

                                                   with ILO = 10 A  +20 ms;
                                                   VSTB = 7 V; RADSEL = 0 ;
                                                   see Figure 6

TDA8594_2                                          Rev. 02 -- 11 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                  28 of 48
NXP Semiconductors                                                                      TDA8594

                                                                      I2C-bus controlled 4 50 W power amplifier

Table 17. Characteristics ...continued

Refer to Figure 29 at VP = VP1 = VP2 = 14.4 V; RL = 4 ; f = 1 kHz; RS = 0 ; normal mode; unless otherwise specified.
Tested at Tamb = 25 C; guaranteed for Tamb = -40 C to +105 C.

Symbol              Parameter                     Conditions                                 Min Typ Max Unit

tamp_on             amplifier on time             time from amplifier mute to           [3]

                                                  amplifier on; 90 % of output

                                                  signal; ILO = 0 A

                                                  I2C-bus mode;                              360 520 870 ms

                                                  with ILO = 10 A  +30 ms;
                                                  no DC load (IB1[D1] = 0);

                                                  low pop disabled (IB2[D3] = 1);

                                                  see Figure 3

                                                  I2C-bus mode;                              565 695 1015 ms
                                                  with ILO = 10 A  +35 ms;
                                                  DC load active (IB1[D1] = 1);
                                                  low pop disabled (IB2[D3] = 1);
                                                  see Figure 4

                                                  I2C-bus mode;                              710 890 1270 ms
                                                  with ILO = 10 A  +30 ms;
                                                  DC load active (IB1[D1] = 1);
                                                  low pop enabled (IB2[D3] = 0);
                                                  see Figure 5

                                                  legacy mode;                               510 720 1120 ms

                                                  with ILO = 10 A  +20 ms;
                                                  VSTB = 7 V; RADSEL = 0 ;
                                                  see Figure 6

toff                amplifier switch-off time     time to DC output voltage < 0.1 V; [3]

                                                  I2C-bus mode; ILO = 0 A

                                                  with ILO = 10 A  +0 ms;                   120 245 530 ms
                                                  low pop enabled (IB2[D3] = 0);

                                                  see Figure 4

                                                  with ILO = 10 A  +0 ms;                   140 280 620 ms
                                                  low pop disabled (IB2[D3] = 1);

                                                  see Figure 5

td(mute-on)         mute to on delay time         from 10 % to 90 % of output                -  20  40  ms

                                                  signal; IB2[D1] and IB2[D2] = 1 to

                                                  0; Vi = 50 mV; see Figure 6

td(soft_mute)       soft mute delay time          from 90 % to 10 % of output                -  20  40  ms

                                                  signal; Vi = 50 mV; IB2[D1] and

                                                  IB2[D2] = 0 to 1 (soft mute);

                                                  see Figure 6

td(fast_mute)       fast mute delay time          from 90 % to 10 % of output                -  0.1 1   ms

                                                  signal; VSTB from 8 V to 1.3 V
                                                  (fast mute); see Figure 6

t(start-Vo(off))    engine start to output off time VP from 14.4 V to 7 V; Vo < 0.5 V;       -  0.1 1   ms

                                                  see Figure 8

t(start-SVRoff)     engine start to SVR off time  VP from 14.4 V to 7 V;                     -  40  75  ms
                                                  VSVR < 2 V; see Figure 8

I2C-bus interface[4]

VIL                 LOW-level input voltage       pins SCL and SDA                           -  -   1.5 V
                                                                                                    5.5 V
VIH                 HIGH-level input voltage      pins SCL and SDA                           2.3 -  0.4 V

VOL                 LOW-level output voltage      pin SDA; IL = 5 mA                         -  -

TDA8594_2                                         Rev. 02 -- 11 December 2007                        NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                     29 of 48
NXP Semiconductors                                                                       TDA8594

                                                                       I2C-bus controlled 4 50 W power amplifier

Table 17. Characteristics ...continued

Refer to Figure 29 at VP = VP1 = VP2 = 14.4 V; RL = 4 ; f = 1 kHz; RS = 0 ; normal mode; unless otherwise specified.
Tested at Tamb = 25 C; guaranteed for Tamb = -40 C to +105 C.

Symbol              Parameter                  Conditions                           Min Typ Max Unit

fSCL                SCL clock frequency                                             -   400 -   kHz
RADSEL              resistance on pin ADSEL
                                               I2C-bus address                      155 -   -   k
                                               A[6:0] = 110 1100

                                               I2C-bus address                      42  51  57  k
                                               A[6:0] = 110 1101

                                               I2C-bus address                      7   10  15  k
                                               A[6:0] = 110 1111

                                               legacy mode                          -   -   0.5 k

Diagnostic

VOL(DIAG)           LOW-level output voltage on fault condition; IDIAG = 1 mA       -   -   0.3 V
                    pin DIAG

VO(offset_det)      output voltage at offset                                        1.5 1.75 2.2 V
                    detection

THDclip             total harmonic distortion clip IB2[D7:D6] = 10                  5   10  18  %

                    detection level            IB2[D7:D6] = 01                      3   5   9   %

                                               IB2[D7:D6] = 00                      1   2   3   %

THDclip             total harmonic distortion clip no overlap between IB2[D7:D6] =  1   4   9   %

                    detection level variation  10 and IB2[D7:D6] = 01

                                               no overlap between IB2[D7:D6] =      1   3.5 6   %

                                               01 and IB2[D7:D6] = 00

Tj(AV)(pwarn)       pre-warning average junction IB3[D4] = 0                        135 145 155 C
                                                                                    112 122 132 C
                    temperature                IB3[D4] = 1

Tj(AV)(G(-0.5dB)) average junction temperature Vi = 0.05 V                          150 155 160 C
                       for 0.5 dB gain reduction

Tj(pw-G(-0.5dB))    prewarning to 0.5 dB gain                                       7   10  13  C
                    reduction junction
                    temperature difference

Tj(G(-0.5dB)-of)    junction temperature       from thermal foldback to when all    10  15  20  C
                    difference between 0.5 dB  outputs are switched off
                    gain reduction and off

G(th_fold)          gain reduction of thermal  all channels switched off            -   20  -   dB
                    foldback

Zth(load)           load detection threshold   I2C-bus mode
                    impedance                     normal load detection
                                                                                    -   -   20  

                                               line driver load detection           100 -   800

Zth(open)           open load detection threshold I2C-bus mode                      5000 -  -   
                    impedance

Ith(o)det(load)AC   AC load detection output   I2C-bus mode
                    threshold current             AC load bit is set
                                                                                    460 -   -   mA

                                               AC load bit is not set               -   -   230 mA

TDA8594_2                                      Rev. 02 -- 11 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                             30 of 48
NXP Semiconductors                                                                      TDA8594

                                                                      I2C-bus controlled 4 50 W power amplifier

Table 17. Characteristics ...continued

Refer to Figure 29 at VP = VP1 = VP2 = 14.4 V; RL = 4 ; f = 1 kHz; RS = 0 ; normal mode; unless otherwise specified.
Tested at Tamb = 25 C; guaranteed for Tamb = -40 C to +105 C.

Symbol              Parameter                  Conditions                         Min Typ Max Unit

Amplifier

Po                  output power               RL = 4 ; VP = 14.4 V;              19      22  -   W
                                               THD = 0.5 %

                                               RL = 4 ; VP = 14.4 V;              26      28  -   W
                                               THD = 10 %

                                               RL = 4 ; VP = 14.4 V; maximum      42      44  -   W

                                               power; Vi = 2 V (RMS) square

                                               wave

                                               RL = 4 ; VP = 15.2 V; maximum      47      50  -   W

                                               power; Vi = 2 V (RMS) square

                                               wave

                                               RL = 2 ; VP = 14.4 V;              34      37  -   W
                                               THD = 0.5 %

                                               RL = 2 ; VP = 14.4 V;              45      48  -   W
                                               THD = 10 %

                                               RL = 2 ; VP = 14.4 V; maximum      70      75  -   W

                                               power; Vi = 2 V (RMS) square

                                               wave

THD                 total harmonic distortion  Po = 1 W to 12 W; f = 1 kHz;       -       0.01 0.1 %

                                               RL = 4                                     0.09 0.3 %
                                                                                          0.14 0.4 %
                                               Po = 1 W to 12 W; f = 10 kHz       -       0.02 0.05 %

                                               Po = 1 W to 12 W; f = 20 kHz       -

                                               line driver mode; Vo = 1 V (RMS)   -

                                               and 5 V (RMS),

                                               f = 20 Hz to 20 kHz; complex

                                               load; see Figure 31

cs                  channel separation         f = 1 kHz; RS = 1 k;               [5] 65  80  -   dB

                                               RACGND = 250

                                               f = 10 kHz; RS = 1 k;              [5] 60  65  -   dB
                                               RACGND = 250

SVRR                supply voltage ripple rejection 100 Hz to 10 kHz; RS = 1 k;   [5] 55  70  -   dB

                                               RACGND = 250

CMRR                common mode rejection ratio normal mode; Vcm = 0.3 V (p-p); [5] 45    65  -   dB

                                               f = 1 kHz to 3 kHz; RS = 1 k;

                                               RACGND = 250

Vcm(max)(rms)       maximum common mode        f = 1 kHz                          -       -   0.6 V
                    voltage (RMS value)

Vn(o)               output noise voltage       filter 20 Hz to 22 kHz; RS = 1 k

                                               mute mode                          -       19  26  V

                                               line driver mode                   -       22  29  V

                                               normal mode                        -       45  65  V

Gv                  voltage gain               single-ended in; differential out
                                                  normal mode
                                                                                  25.5 26     26.5 dB

                                               line driver mode                   15.5 16     16.5 dB

TDA8594_2                                      Rev. 02 -- 11 December 2007                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                               31 of 48
NXP Semiconductors                                                         TDA8594

                                                         I2C-bus controlled 4 50 W power amplifier

Table 17. Characteristics ...continued

Refer to Figure 29 at VP = VP1 = VP2 = 14.4 V; RL = 4 ; f = 1 kHz; RS = 0 ; normal mode; unless otherwise specified.
Tested at Tamb = 25 C; guaranteed for Tamb = -40 C to +105 C.

Symbol              Parameter                Conditions                                                                                      Min Typ Max Unit

Zi                  input impedance          Tamb = -40 C to +105 C                                                                        50     70      95      k
                                             Tamb = 0 C to 105 C
                                             Vo / Vo(mute); Vi = 50 mV                                                                       60     70      95      k
                                             Vi = 1 V (RMS);
mute                mute attenuation         filter 20 Hz to 22 kHz                                                                          80     92      -       dB
Vo(mute)(RMS)       RMS mute output voltage
                                                                                                                                             -      25      -       V

Bp                  power bandwidth          -1 dB                                                                                           -      20 to -         Hz

                                                                                                                                                    20 000

[1] Operation above 16 V in a 2  mode with reactive load can trigger the amplifier protection. The amplifier switches off and will restart
      after 16 ms resulting in an `audio hole'.

[2] VSTB depends on the current into the STB pin: minimum = (1429 ISTB) + 5.4 V, maximum = (3143 ISTB) + 5.6 V.

[3] The times are specified without leakage current. For a leakage current of 10 A on the SVR pin, the delta time is specified. If the
      capacitor value on the SVR pin changes with 30 %, the specified time will also change with 30 %. The specified times include an
      Equivalent Series Resistance (ESR) of 15  for the capacitor on the SVR pin.

[4] Standard I2C-bus specification: maximum LOW level = 0.3 VDD, minimum HIGH level = 0.7 VDD. To comply with 5 V and 3.3 V logic,
      the maximal LOW level is defined by VDD = 5 V and the minimum HIGH level by VDD = 3.3 V.

[5] For optimum channel separation, supply voltage ripple rejection and common mode rejection ratio, a resistor RACGND = -R-4--S-  should
      be in series with the ACGND capacitor.

12. Performance diagrams

                                  102                                                                                                                   001aad121
                               THD
                               (%)

                                   10

                                     1

                               10-1                                       (1)

                               10-2
                                                                                                                                        (2)

                                                                          (3)

                               10-3          10-1        1                                                                                      10             102
                                   10-2

                                                                                                                                                    Po (W)

                                VP = 14.4 V; RL = 4 .
                         (1) f = 10 kHz.
                         (2) f = 1 kHz.
                         (3) f = 100 Hz.

                    Fig 17. Total harmonic distortion as a function of output power

TDA8594_2                                    Rev. 02 -- 11 December 2007                                                                                 NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                                                         32 of 48
NXP Semiconductors                                     TDA8594

                                     I2C-bus controlled 4 50 W power amplifier

                       102                                                                                              001aad122
                    THD
                    (%)

                        10

                         1

                    10-1                                                                                           (1)

                    10-2                                                                                           (2)
                                                                                                                   (3)

                    10-3
                         10-2  10-1                                                                                              102
                                     1                                                                         10

                                                                                                                        Po (W)

                                VP = 14.4 V; RL = 2 .
                         (1) f = 10 kHz.
                         (2) f = 1 kHz.
                         (3) f = 100 Hz.

                    Fig 18. Total harmonic distortion as a function of output power

                        30                                                                                              001aad123

                    Po                                      (1)

                    (W)

                        28

                        26

                        24
                                                                                                          (2)

                        22

                        20
                         10-2  10-1                                                                                              102
                                     1                                                                         10

                                                                                                                        f (kHz)

                                VP = 14.4 V; RL = 4 .
                         (1) THD = 10 %.
                         (2) THD = 0.5 %.

                    Fig 19. Output power as a function of frequency

TDA8594_2                      Rev. 02 -- 11 December 2007                                                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                         33 of 48
NXP Semiconductors                                                                              TDA8594

                                                             60               I2C-bus controlled 4 50 W power amplifier
                                                         Po
                                                         (W)                                                                              001aad124

                                                             50                      (1)

                    40                                                                           (2)

                    30
                    10-2                                            10-1                                                102
                                                                              1                           10

                                                                                                               f (kHz)

                                VP = 14.4 V; RL = 2 .
                         (1) THD = 10 %.
                         (2) THD = 0.5 %.

                    Fig 20. Output power as a function of frequency

                        80                                                                                                       001aad125
                                                                                                          (1)
                    Po
                    (W)

                        60

                    40                                                                                    (2)

                                                                                                          (3)

                    20

                    0

                                                                 5        10                          15                20

                                                                                                               VP (V)

                                VP = 14.4 V; RL = 4 .
                         (1) Po(max).
                         (2) THD = 10 %.
                         (3) THD = 0.5 %.

                    Fig 21. Output power as a function of supply voltage

TDA8594_2                                                           Rev. 02 -- 11 December 2007                         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                        34 of 48
NXP Semiconductors                                                                              TDA8594

                                                           120                I2C-bus controlled 4 50 W power amplifier
                                                         Po
                                                         (W)                                                                              001aad126
                                                                                                               (1)
                                                             80
                                                                                                               (2)
                                                             40                                                (3)

                    0

                                                                 5        10                     15               20

                                                                                                         VP (V)

                                VP = 14.4 V; RL = 2 .
                         (1) Po(max).
                         (2) THD = 10 %.
                         (3) THD = 0.5 %.

                    Fig 22. Output power as a function of supply voltage

                          1                                                                                      001aad127

                    THD
                    (%)

                      10-1

                    10-2
                                                                     (1)

                                                                    (2)

                    10-3
                    10-2                                            10-1                                          102
                                                                              1                      10

                                                                                                         f (kHz)

                                VP = 14.4 V; RL = 4 .
                         (1) Po = 1 W.
                         (2) Po = 10 W.
                    Fig 23. Total harmonic distortion as a function of frequency; in normal mode

TDA8594_2                                                           Rev. 02 -- 11 December 2007                   NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                  35 of 48
NXP Semiconductors                                                                      TDA8594

                                                          10-1        I2C-bus controlled 4 50 W power amplifier
                                                        THD
                                                         (%)                                                                      001aad128

                                                          10-2               (1)
                                                                             (2)

                    10-3
                    10-2                                        10-1                                      102
                                                                      1                      10

                                                                                                 f (kHz)

                                VP = 14.4 V; RL = 600 .
                         (1) Vo = 1 V.
                         (2) Vo = 5 V; front channels.
                    Fig 24. Total harmonic distortion as a function of frequency in line driver mode

                        -40                                                                      001aad129
                    SVRR
                     (dB)

                        -50

                    -60

                    -70

                    -80

                    -90
                    10-2                                        10-1                                      102
                                                                      1                      10

                                                                                                 f (kHz)

                                VP = 14.4 V; RL = 4 ; RS = 1 k; Vripple = 2 V (p-p).
                    Fig 25. Supply voltage ripple rejection as a function of frequency

TDA8594_2                                                       Rev. 02 -- 11 December 2007       NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                  36 of 48
NXP Semiconductors                                     TDA8594

                                     I2C-bus controlled 4 50 W power amplifier

                        90                                                       001aad130

                    cs
                    (dB)

                        80

                    70

                    60

                    50
                    10-2       10-1                                                       102
                                     1                                       10

                                                                                 f (kHz)

                                VP = 14.4 V; RL = 4 ; RS = 1 k; Po = 1 W.
                    Fig 26. Channel separation as a function of frequency

                       50                                                        001aad730
                     P
                    (W)

                       40

                    30

                    20

                    10

                    0

                            0  10    20                                      30           40

                                                                                 Po (W)

                                VP = 14.4 V; RL = 4 ; f = 1 kHz.
                    Fig 27. Power dissipation as a function of output power

TDA8594_2                      Rev. 02 -- 11 December 2007                        NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                  37 of 48
NXP Semiconductors                                  TDA8594

                                  I2C-bus controlled 4 50 W power amplifier

                      100                                                        001aad731
                     P
                    (W)

                       80

                    60

                    40

                    20

                    0

                           0  20  40                                         60          80

                                                                                 Po (W)

                                VP = 14.4 V; RL = 2 ; f = 1 kHz.
                    Fig 28. Power dissipation as a function of output power

TDA8594_2                     Rev. 02 -- 11 December 2007                         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                  38 of 48
NXP Semiconductors                                                                            TDA8594

13. Application information                                                 I2C-bus controlled 4 50 W power amplifier

8.5 V

                                                    RADSEL

                                                (2)     SDA SCL                  VP1     VP2                           5V
                                         ADSEL              26 23                                                          10 k
                                                                                 21                7
                                                     1                                                 5 DIAG

                    10 k

                          STB 2           STANDBY/        I2C-BUS           CLIP DETECT/DIAGNOSTIC
                                         FAST MUTE      INTERFACE

RS 470 nF                    IN1 12                     MUTE                                           10 OUT1+
                                                                                                        8 OUT1-
                          (1)                                      26 dB/
                          1.8 nF                                   16 dB                               18 OUT3+
                                                                                                       20 OUT3-
RS 470 nF                    IN3 16                     MUTE                          PROTECTION/
                                                                                      DIAGNOSTIC        6 OUT2+
                          (1)                                      26 dB/                               4 OUT2-
                          1.8 nF                                   16 dB              PROTECTION/
                                                                                      DIAGNOSTIC       22 OUT4+
RS 470 nF                    IN2 13                     MUTE                                           24 OUT4-
                                                                                      PROTECTION/
                          (1)                                      26 dB/             DIAGNOSTIC       27 TAB
                          1.8 nF                                   16 dB
                                                                                      PROTECTION/
RS 470 nF                 IN4 15                        MUTE                          DIAGNOSTIC

                          (1)        VP                            26 dB/
                          1.8 nF                                   16 dB

                                                    TDA8594

                                         11             14         17       9         3            19  25
                                         SVR            SGND       ACGND                               PGND4
                                                                            PGND1 PGND2 PGND3
                                          (2)                       (3)
                                          22 F                     2.2 F

                                                                                                              001aad132

            For EMC reasons, a 10 nF capacitor (not shown) can be added from each amplifier output to ground.

     (1) For EMC reasons a capacitor of 1.8 nF from the input pin to SGND is advised (optional).

     (2) The SVR and ACGND capacitors and the RADSEL resistor should first be connected to SGND before connecting to PGNDn
            pins.

     (3) ACGND capacitor value must be close to 4 input capacitor value; 4 470 nF capacitors can be used as an alternative to
            the 2.2 F capacitor shown.

Fig 29. Test and application diagram

TDA8594_2                                           Rev. 02 -- 11 December 2007                         NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                        39 of 48
NXP Semiconductors                                                   TDA8594

                                                   I2C-bus controlled 4 50 W power amplifier

                                                                ACGND            TDA8594
                                                                             17

                                                                   1 F

                            MICRO-               1.7 k 0.22 F
                        PROCESSOR

                                                                   100           47 pF

                                                                                                                                                       001aad133

                    Fig 30. Beep input circuit (gain = 0 dB) to apply a microprocessor beep signal to all four
                              amplifiers

                        positive output

                    a)                   180 pF

                                                                                                                                                         47 k

                        negative output

                                         3.9 nF            3.9 nF         47 k

                        positive output

                    b)                   180 pF                           200

                        negative output

                                         3.9 nF            3.9 nF

                                                                                                                                              001aad134

                    Fig 31. Complex loads for measuring THD in line driver mode

                                                                   8.5 V

                                                   5.6 k

                                              STB   4.7 k       18 k            3.3 V
                        TDA8594 2                  switch       10 k          MICRO-
                                                                          PROCESSOR

                                                                                                                                                        001aad131

                    Fig 32. Circuit for combined mode selection and clip detection functions on pin STB

TDA8594_2           Rev. 02 -- 11 December 2007                                                                                                                NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                                                                40 of 48
NXP Semiconductors                                                                                         TDA8594
                13.1 PCB layout
                                                                                         I2C-bus controlled 4 50 W power amplifier
                                                                                    top

                                                                                          001aad162

                    Fig 33. PCB layout of test and application circuit; copper layer top

                    bot

                                                                                                                                                                                           001aad163

                    Fig 34. PCB layout of test and application circuit; copper layer bottom (top view)

TDA8594_2           Rev. 02 -- 11 December 2007                                           NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                           41 of 48
NXP Semiconductors                                                                           TDA8594

                                                                           I2C-bus controlled 4 50 W power amplifier

                                                     Sense                 TDA8594/TDA8595
                                                                  VP
                              address           GND                           Philips Semiconductors                                 +  1 F
                              select          top     2200 F                                                           12C
                                        D8 (00)                               2.2 F                                   supply           10 F
                    clip 2              DA (01)        +                             +
                       mode on          DE (11)                                                                                      +          SCL
                                                                                        + 2.2 F                                                GND
                     diag s. by        D1                                                                                                       + 5V
                                                                                                                                                SDA
                                                                              470 nF 470 nF

                       on    12C                     -4+              -3+                                  +1-         +2-
                    Mute                 GND VP
                                                          OUT                                                   OUT
                       off              10 k
                            Legacy                                                 SGND
                                                                           3  4 IN 2                    1
                                     DZ 8.2 V

                                                                                                                                        001aad164

                    Fig 35. PCB layout of test and application circuit; components top

                                               bot                    220 nF            220 nF

                    10 k    BC859                                                                               TDA3664
                    12 k                  2 k
                                                                                                           4 470 nF
                                        10 k
                                51 k

                                                                                                250
                                                                                                

                                       4.7 k

                    18 k    22 k                                              470 nF            470 nF

                                                                                                                                                                                                                           001aad165

                                   Fig 36. PCB layout of test and application circuit; components bottom (top view)

14. Test information

                14.1 Quality information

                              This product has been qualified in accordance with the Automotive Electronics Council
                             (AEC) standard Q100 - Stress test qualification for integrated circuits, and is suitable for
                              use in automotive applications.

TDA8594_2                              Rev. 02 -- 11 December 2007                                                       NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                          42 of 48
NXP Semiconductors                                                                                    TDA8594

15. Package outline                                                                 I2C-bus controlled 4 50 W power amplifier

DBS27P: plastic DIL-bent-SIL (special bent) power package; 27 leads (lead length 6.8 mm)                                                            SOT827-1

                                                                               non-concave

                                                                                                   x                 Dh

                         D
                                                                                               Eh

                                                                                                      view B: mounting base side

                         d                                                                            A2

                                                                  j                                   B

                                                                                                                                        E
                                                                                                                                              A L4

                                                                                                       L3

       1                                              27                                           L
                                                        wM                                                                                    L2

       Z            e1                       bp                                                       Qc                      vM

                    e                                                                                     e2

                                                                                                      m

                                                       0             10        20 mm

                                                               scale

DIMENSIONS (mm are the original dimensions)

UNIT A A2 bp c D(1) d Dh E(1) e                             e1 e2 Eh j              L L2 L3 L4 m Q                                                v w x Z(1)

mm 19  4.65 0.60    0.5 29.2 25.8  12        15.9   2       1  4          8    3.4  6.8               3.9 1.15 22.9  4   2.1  0.6                   0.25 0.03  1.8
       4.35 0.45    0.3 28.8 25.4            15.5                              3.1                    3.1 0.85 22.1      1.8                                   1.2

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                            REFERENCES                                              EUROPEAN                                 ISSUE DATE
                                                                                                          PROJECTION                                  03-07-29
VERSION             IEC                      JEDEC             JEITA

SOT827-1            ---                      ---                     ---

Fig 37. Package outline SOT827-1 (DBS27P)

TDA8594_2                                          Rev. 02 -- 11 December 2007                                                                     NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                                                   43 of 48
NXP Semiconductors                                                                                                     TDA8594

                                                                                                     I2C-bus controlled 4 50 W power amplifier

RDBS27P: plastic rectangular-DIL-bent-SIL (reverse bent) power package; 27 leads (row spacing 2.54 mm)                                                         SOT878-1

                                                                                                 non-concave

                                                                                                     x              Dh

                             D

                                                                                                 Eh

                             d                                                                                  view B: mounting base side

                                                                                       j                                 A2

          1                                                                     27                   B
                                                                                                             E
          Z                  e1
                                                                                                                                                         A
                          e         bp      wM                                                                                      L

                                                                                                                                           c e2
                                                                                                                       Q

                                                                                                                                                      vM
                                                                                                                                   L1

                                                                             0             10        20 mm
DIMENSIONS (mm are the original dimensions)                                               scale

UNIT A    A2 bp      c D(1) d           Dh E(1) e                                         e1 e2 Eh            j  L  L1 Q         v                          w  x Z(1)

mm  13.5  4.65 0.60  0.5 29.2 25.8      12  15.9                                    2     1 2.54 8            3.4 3.75 3.75 2.1  0.6                        0.25 0.03  1.8
          4.35 0.45  0.3 28.8 25.4          15.5                                                              3.1 3.15 3.15 1.8                                        1.2

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included

OUTLINE                                 REFERENCES                                                                   EUROPEAN                               ISSUE DATE
                                                                                                                    PROJECTION
VERSION              IEC         JEDEC                                                 JEITA                                                                   05-01-11
                                                                                                                                                               05-01-26
SOT878-1

Fig 38. Package outline SOT878-1 (RDBS27P)

TDA8594_2                                   Rev. 02 -- 11 December 2007                                                                NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                                                                       44 of 48
NXP Semiconductors                                                       TDA8594

16. Mounting                                           I2C-bus controlled 4 50 W power amplifier

                             2                                           1

                             27                         0.08 M                                        1
                                                                                                     2.54
                                 26
                             hole diameter min. 0.92                                              2
                                                                Dimensions in mm sot878-1_fr

                                Dimensions in mm.
                                Reflow soldering is the recommended soldering method.
                                Dimension `1' relates to dimension `e1' in Figure 38; dimension `2' relates to dimension `e2' in
                                Figure 38.

                    Fig 39. SOT878-1 reflow soldering footprint

17. Abbreviations

                    Table 18. Abbreviations

                    Acronym  Description

                    ACK      ACKnowledge not

                    BCDMOS   Bipolar CMOS/DMOS

                    BTL      Bridge Tied Load

                    CMOS     Complementary Metal-Oxide Semiconductor

                    DMOS     Double-diffused Metal-Oxide Semiconductor

                    DSP      Digital Signal Processor

                    EMC      ElectroMagnetic Compatibility

                    ESR      Equivalent Series Resistance

                    LSB      Least Significant Bit

                    MSB      Most Significant Bit

                    NMOS     Negative-channel Metal-Oxide Semiconductor

                    PMOS     Positive-channel Metal-Oxide Semiconductor

                    PCB      Printed-Circuit Board

                    POR      Power-On Reset

                    SOAR     Safe Operating ARea

                    SOI      Silicon On Insulator

TDA8594_2                       Rev. 02 -- 11 December 2007                  NXP B.V. 2007. All rights reserved.

Product data sheet                                                                             45 of 48
NXP Semiconductors                                                    TDA8594

                                                    I2C-bus controlled 4 50 W power amplifier

18. Revision history

Table 19. Revision history

Document ID         Release date Data sheet status         Change notice            Supersedes

TDA8594_2           20071211  Product data sheet           -                        TDA8594_1
Modifications:
                     The format of this data sheet has been redesigned to comply with the new identity guidelines

                            of NXP Semiconductors.

                     Legal texts have been adapted to the new company name where appropriate.

                     Section 2.1 and Section 14: Added device qualification "AEC-Q100 qualification".

                     Figure 1 and Figure 29: Changed internal circuit on pin SVR.

                     Figure 32: Value of base-emitter resistor changed to 5.6 k.

                     Table 17, Diagnostic:

                            Symbols and parameters of "junction temperature" characteristics updated (4).

                            (Old) symbol and parameter "IoM = peak current output" changed to "Ith(o)det(load)AC =
                                AC load detection output threshold current".

TDA8594_1           20060302  Product data sheet           -                        -

(9397 750 15066)

TDA8594_2                     Rev. 02 -- 11 December 2007                               NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                        46 of 48
NXP Semiconductors                                                                                 TDA8594

                                                                                 I2C-bus controlled 4 50 W power amplifier

19. Legal information

19.1 Data sheet status

Document status[1][2]       Product status[3]  Definition
                                               This document contains data from the objective specification for product development.
Objective [short] data sheet Development       This document contains data from the preliminary specification.
                                               This document contains the product specification.
Preliminary [short] data sheet Qualification

Product [short] data sheet  Production

[1] Please consult the most recently issued document before initiating or completing a design.

[2] The term `short data sheet' is explained in section "Definitions".

[3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status
        information is available on the Internet at URL http://www.nxp.com.

19.2 Definitions                                                                 to result in personal injury, death or severe property or environmental
                                                                                 damage. NXP Semiconductors accepts no liability for inclusion and/or use of
Draft -- The document is a draft version only. The content is still under        NXP Semiconductors products in such equipment or applications and
internal review and subject to formal approval, which may result in              therefore such inclusion and/or use is at the customer's own risk.
modifications or additions. NXP Semiconductors does not give any
representations or warranties as to the accuracy or completeness of              Applications -- Applications that are described herein for any of these
information included herein and shall have no liability for the consequences of  products are for illustrative purposes only. NXP Semiconductors makes no
use of such information.                                                         representation or warranty that such applications will be suitable for the
                                                                                 specified use without further testing or modification.
Short data sheet -- A short data sheet is an extract from a full data sheet
with the same product type number(s) and title. A short data sheet is intended   Limiting values -- Stress above one or more limiting values (as defined in
for quick reference only and should not be relied upon to contain detailed and   the Absolute Maximum Ratings System of IEC 60134) may cause permanent
full information. For detailed and full information see the relevant full data   damage to the device. Limiting values are stress ratings only and operation of
sheet, which is available on request via the local NXP Semiconductors sales      the device at these or any other conditions above those given in the
office. In case of any inconsistency or conflict with the short data sheet, the  Characteristics sections of this document is not implied. Exposure to limiting
full data sheet shall prevail.                                                   values for extended periods may affect device reliability.

19.3 Disclaimers                                                                 Terms and conditions of sale -- NXP Semiconductors products are sold
                                                                                 subject to the general terms and conditions of commercial sale, as published
General -- Information in this document is believed to be accurate and           at http://www.nxp.com/profile/terms, including those pertaining to warranty,
reliable. However, NXP Semiconductors does not give any representations or       intellectual property rights infringement and limitation of liability, unless
warranties, expressed or implied, as to the accuracy or completeness of such     explicitly otherwise agreed to in writing by NXP Semiconductors. In case of
information and shall have no liability for the consequences of use of such      any inconsistency or conflict between information in this document and such
information.                                                                     terms and conditions, the latter will prevail.

Right to make changes -- NXP Semiconductors reserves the right to make           No offer to sell or license -- Nothing in this document may be interpreted
changes to information published in this document, including without             or construed as an offer to sell products that is open for acceptance or the
limitation specifications and product descriptions, at any time and without      grant, conveyance or implication of any license under any copyrights, patents
notice. This document supersedes and replaces all information supplied prior     or other industrial or intellectual property rights.
to the publication hereof.
                                                                                 19.4 Trademarks
Suitability for use -- NXP Semiconductors products are not designed,
authorized or warranted to be suitable for use in medical, military, aircraft,   Notice: All referenced brands, product names, service names and trademarks
space or life support equipment, nor in applications where failure or            are the property of their respective owners.
malfunction of an NXP Semiconductors product can reasonably be expected          I2C-bus -- logo is a trademark of NXP B.V.

20. Contact information

For additional information, please visit: http://www.nxp.com
For sales office addresses, send an email to: salesaddresses@nxp.com

TDA8594_2                                      Rev. 02 -- 11 December 2007       NXP B.V. 2007. All rights reserved.

Product data sheet                                                                                  47 of 48
NXP Semiconductors                                                                                        TDA8594

                                                                                        I2C-bus controlled 4 50 W power amplifier

21. Contents

1      General description . . . . . . . . . . . . . . . . . . . . . . 1          18    Revision history . . . . . . . . . . . . . . . . . . . . . . . 46
2
2.1    Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1   19    Legal information . . . . . . . . . . . . . . . . . . . . . . 47
2.2      General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
3        I2C-bus mode . . . . . . . . . . . . . . . . . . . . . . . . . . 1       19.1  Data sheet status . . . . . . . . . . . . . . . . . . . . . . 47
4
5      Quick reference data . . . . . . . . . . . . . . . . . . . . . 2           19.2  Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
6
6.1    Ordering information . . . . . . . . . . . . . . . . . . . . . 2           19.3  Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 47
6.2
7      Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3        19.4  Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 47
7.1
7.2    Pinning information . . . . . . . . . . . . . . . . . . . . . . 4          20    Contact information . . . . . . . . . . . . . . . . . . . . 47
7.3      Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
7.4      Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 4      21    Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
7.5
7.6    Functional description . . . . . . . . . . . . . . . . . . . 5
7.7      Input stage . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
7.7.1    Output stage . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
         Distortion (clip) detection . . . . . . . . . . . . . . . . . 6
7.7.2    Output protection and short-circuit operation . . 6
7.8      SOAR protection. . . . . . . . . . . . . . . . . . . . . . . . 6
7.9      Speaker protection . . . . . . . . . . . . . . . . . . . . . . 6
7.10     Standby and mute operation. . . . . . . . . . . . . . . 7
7.11     Legacy mode (pin ADSEL connected to
7.12     ground) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.13     I2C-bus mode . . . . . . . . . . . . . . . . . . . . . . . . . . 7
7.14     Start-up and shut-down sequence . . . . . . . . . . 7
7.15     Power-on reset and supply voltage spikes . . . 11
7.16     Engine start and low voltage operation. . . . . . 11
7.17     Overvoltage and load dump protection. . . . . . 14
8        Thermal pre-warning and thermal protection . 14
8.1      Diagnostics . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
8.2      Offset detection. . . . . . . . . . . . . . . . . . . . . . . . 16
9        DC load detection . . . . . . . . . . . . . . . . . . . . . . 16
10       AC load detection . . . . . . . . . . . . . . . . . . . . . . 17
11       I2C-bus diagnostic readout . . . . . . . . . . . . . . . 18
12
13     I2C-bus specification . . . . . . . . . . . . . . . . . . . . 19
13.1     Instruction bytes . . . . . . . . . . . . . . . . . . . . . . . 20
14       Data bytes. . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
14.1
15     Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . 26
16
17     Thermal characteristics. . . . . . . . . . . . . . . . . . 27

       Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 27

       Performance diagrams . . . . . . . . . . . . . . . . . . 32

       Application information. . . . . . . . . . . . . . . . . . 39
         PCB layout . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

       Test information . . . . . . . . . . . . . . . . . . . . . . . . 42
         Quality information . . . . . . . . . . . . . . . . . . . . . 42

       Package outline . . . . . . . . . . . . . . . . . . . . . . . . 43

       Mounting. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

       Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . 45

                                                                                  Please be aware that important notices concerning this document and the product(s)
                                                                                  described herein, have been included in section `Legal information'.

                                                                                  NXP B.V. 2007.  All rights reserved.

                                                                                  For more information, please visit: http://www.nxp.com
                                                                                  For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                        Date of release: 11 December 2007
                                                                                                                                                           Document identifier: TDA8594_2
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved