电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

TDA7303

器件型号:TDA7303
器件类别:消费器件
文件大小:276.82KB,共0页
厂商名称:STMICROELECTRONICS [STMicroelectronics]
厂商官网:http://www.st.com/
下载文档

TDA7303在线购买

供应商 器件名称 价格 最低购买 库存  
TDA7303 ¥14 1 点击查看 点击购买

器件描述

2 CHANNEL(S), VOLUME CONTROL CIRCUIT,

2 通道, 音量控制电路,

参数

TDA7303功能数量 1
TDA7303端子数量 28
TDA7303最大工作温度 85 Cel
TDA7303最小工作温度 -40 Cel
TDA7303最大供电/工作电压 10 V
TDA7303最小供电/工作电压 6 V
TDA7303加工封装描述 ROHS COMPLIANT, SOP-28
TDA7303无铅 Yes
TDA7303欧盟RoHS规范 Yes
TDA7303状态 ACTIVE
TDA7303工艺 CMOS
TDA7303包装形状 RECTANGULAR
TDA7303包装尺寸 SMALL OUTLINE
TDA7303表面贴装 Yes
TDA7303端子形式 GULL WING
TDA7303端子间距 1.27 mm
TDA7303端子涂层 NOT SPECIFIED
TDA7303端子位置 DUAL
TDA7303包装材料 PLASTIC/EPOXY
TDA7303温度等级 INDUSTRIAL
TDA7303消费IC类型 VOLUME CONTROL CIRCUIT
TDA7303信道分离 103 dB
TDA7303谐波失真 0.0100 %
TDA7303通道数 2

文档预览

TDA7303器件文档内容

                                                          TDA7303

             Digital controlled stereo audio processor with loudness

Features                                                                           SO-28

Input multiplexer:                               Selectable input gain and external loudness
    3 stereo inputs                             function are provided. Control is accomplished by
    Selectable input gain for optimal adaption  serial I2C bus microprocessor interface.
        to different sources                      The AC signal setting is obtained by resistor
                                                  networks and switches combined with operational
Volume control in 1.25dB steps                   amplifiers.
Loudness function                                Thanks to the used BIPOLAR/CMOS Tecnology,
Treble and bass controL                          Low Distortion, Low Noise and Low DC stepping
Four speaker attenuatorS:                        are obtained.

    4 independent speakers control in 1.25dB
        steps for balance and fader facilities

    Independent mute function
All functions programmable via serial I2C bus

Description

The TDA7303 is a volume, tone (bass and treble)
balance (Left/Right) and fader (front/rear)
processor for quality audio applications in car
radio, Hi-Fi and portable systems.

Order codes                  Package                        Packing
                              SO-28                            Tray
                Part number   SO-28
                   TDA7303                               Tape and reel

                 TDA7303TR

August 2006                                       Rev 1                 1/21

                                                                        www.st.com                   1
Contents  TDA7303

Contents

1     Block, test & pins diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

      1.1 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

      1.2 Test circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

      1.3 Pins connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2     Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

      2.1 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

      2.2 Quick reference data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

      2.3 Thermal data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

      2.4 Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

      2.5 Electrical characteristics curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

3     I2C bus interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

      3.1 Data validity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

      3.2 Start and stop conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

      3.3 Byte format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

      3.4 Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

      3.5 Transmission without acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

4     Software specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

      4.1 Interface Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

      4.2 Subaddress (receive mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

      4.3 Data bytes (detailed description) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

5     Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

6     Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

2/21
TDA7303         List of tables

List of tables

Table 1.   Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Table 2.   Quick reference data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Table 3.   Thermal data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Table 4.   Electrical Characteristcs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Table 5.   Chip address. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Table 6.   Data bytes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Table 7.   Volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Table 8.   Speaker attenuators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Table 9.   Audio switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 10.  Bass and Treble . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 11.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

                3/21
List of figures  TDA7303

List of figures

Figure 1.   Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Figure 2.   Test Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Figure 3.   Pin Connection (Top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Figure 4.   Loudness vs Volume Attenuation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 5.   Loudness vs. Frequency (CLOUD = 100nF) vs. Volume Attenuation . . . . . . . . . . . . . . . . 10
Figure 6.   Loudness versus External Capacitors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 7.   Noise versus Volume/Gain Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 8.   Signal to Noise Ratio vs. Volume Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 9.   Distortion & Noise vs. Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 10.  Signal to Noise Ratio vs. Volume Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 11.  Distortion vs. Load Resistance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 12.  Channel Separation (L R) vs. Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 13.  Input Separation (L1 L2, L3) vs. Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 14.  Supply Voltage Rejection vs. Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 15.  Output Clipping Level vs. Supply Voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 16.  Quiescent Current vs. Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 17.  Supply Current vs. Temperature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 18.  Bass Resistance vs. Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 19.  Typical Tone Response (with the ext. components indicated in the test circuit). . . . . . . . . 12
Figure 20.  Data validity on the I2C bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 21.  Timing diagram of S-bus and I2C bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 22.  Acknowledge on the I2C bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 23.  SO-28 Mechanical Data & Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

4/21
                                                                                                                                                                                                               1.1            1                            TDA7303

                                                                                   C11        5.6K R2                                      C17                                        Figure 1. Block diagram  Block diagram  Block, test & pins diagrams
                                                                                 100nF                                                    2.7nF
                                                            C9 2.2F                                                          100nF
                                                                                    100nF                                       C15     TREBLE(L)
                                                  OUT(L)              IN(L)           C14     BOUT(L)
                                                        17                                                                   BIN(L)
                                                                                LOUD(L)

                                                            16        12        19            18                                     4                 SPKR
                                                                                                                                                        ATT
                                                                                              RB                                                             25 OUT LEFT
                                                                                                                                                   MUTE                 FRONT
                 3x
               2.2F                L1
                                  L2
            C1 L1 15
                                    L3
      LEFT  C2             L2 14                                        VOL                   BASS                                   TREBLE            SPKR
                           L3 13                                      + LOUD                                                                            ATT
      INPUTS                                                                                                                                                          OUT LEFT
                       C3                                                                                                                                         23     REAR

                                                                                                                                                   MUTE

                                           INPUT                                              SERIAL BUS DECODER + LATCHES                                   28                  BUS
                                        SELECTOR                                                                                                                     SCL

                                           + GAIN                                                                                                            27
                                                                                                                                                                     SDA
                       C4 R3 9
                                                                                                                                                             26
      RIGHT C5 R2 10                                                                                                                                                 DIGGND
      INPUTS
                                    R3                                  VOL                   BASS                                   TREBLE            SPKR           OUT RIGHT
                       C6 R1 11   R2                                  + LOUD                                                                            ATT              FRONT

                            3x      R1                                                                                                                            24
                          2.2F
                                                                                                                                                   MUTE

                                                                                                                         RB                            SPKR  22 OUT RIGHT                                                                                  Block, test & pins diagrams
                                  SUPPLY                                                                                                                ATT              REAR

                                                                                                                                                   MUTE

                               2        3         17        6                8            21  20                                     5
                           VS AGND         CREF   OUT(R)
                                              C7   22F               IN(R)     LOUD(R)       BOUT(R) BIN(R)                            TREBLE(R)  D98AU888

                                                                                    100nF                                    100nF        2.7nF
                                                                                     C12                                      C13          C16

                                                            C8 2.2F            100nF 5.6K R1
                                                                                 C10
5/21
Block, test & pins diagrams                TDA7303

1.2   Test circuit

      Figure 2. Test Circuit

1.3   Pins connection

      Figure 3. Pin Connection (Top view)

6/21
TDA7303                                                        Electrical specifications

2        Electrical specifications

2.1      Absolute maximum ratings

         Table 1. Absolute maximum ratings

         Symbol                    Parameter                           Value             Unit

          VS     Operating Supply Voltage                              10.0              V
         Tamb    Ambient Temperature
         Tstg    Storage Temperature Range                             -40 to 85         C

                                                                       -55 to +150       C

2.2      Quick reference data

         Table 2. Quick reference data

         Symbol                    Parameter                    Min.   Typ.       Max.   Unit
                                                                  6      9          10     V
          VS     Supply Voltage                                   2
         VCL     Max. input signal handling                            0.01         0    Vrms
         THD     Total Harmonic Distortion V = 1Vrms f = 1KHz  -78.75  106         +14     %
                                                                 -14   103                dB
         S/N Signal to Noise Ratio                                                  0     dB
                                                               -38.75  100        11.25   dB
         SC      Channel Separation f = 1KHz                      0                       dB
                                                                                          dB
                 Volume Control 1.25dB step                                               dB
                                                                                          dB
                 Bass and Treble Control 2dB step

                 Fader and Balance Control 1.25dB step

                 Input gain 3.75db step1.25dB step

                 Mute Attenuation

2.3      Thermal data

         Table 3. Thermal data

         Symbol                     Parameter                           Value            Unit
                                                                       max 85            C/W
         Rth j-pins Thermal Resistance Junction-pins

                                                                                         7/21
Electrical specifications                                               TDA7303

2.4       Electrical characteristics

Table 4.  Electrical Characteristcs
Symbol
          (Tamb = 25C, VS = 9V, RL = 10K, RG = 600, all control flat (G=0), f = 1KHz unless
          otherwise specified)

                 Parameter        Test Condition     Min. Typ. Max. Unit

SUPPLY

VS       Supply Voltage                             6      9      10                         V
IS       Supply Current
SVR       Ripple Rejection                                  8      11   mA

                                                     60     80          dB

INPUT SELECTORS

  RII     Input Resistance        Input 1, 2, 3, 4          50          K
  VCL     Clipping Level          pin 7, 17
  SIN     Input Separation (2)    G = 11.25dB        2      2.5         Vrms
  RL      Output Load resistance
GINmin    Min. Input Gain         AV = 0 to -20dB    80     100         dB
GINmax    Max. Input Gain         AV = -20 to -60dB
GSTEP     Step Resolution                            2                  K
  eIN     Input Noise             Max. Boost/cut
                                                     -1     0      1    dB

                                                            11.25       dB

                                                            3.75        dB

                                                            2           V

VOLUME CONTROL

  RIN Input Resistance                                      33          k
CRANGE Control Range
AVMIN Min. Attenuation                              70     75     80   dB
AVMAX Max. Attenuation
ASTEP Step Resolution                               -1     0      1    dB

                                                     70     75     80   dB

                                                     0.5    1.25 1.75 dB

                                                     -1.25  0      1.25 dB

EA Attenuation Set Error                             -3            2    dB

    ET Tracking Error                                              2    dB
SPEAKER ATTENUATORS
                                                     35     37.5 40     dB
  Crange Control Range
  SSTEP Step Resolution                              0.5    1.25 1.75 dB

    EA Attenuation set error                                       1.5  dB
AMUTE Output Mute Attenuation
BASS CONTROL(1)                                      80     100         dB

    Gb Control Range                                 12    14 16 dB
  BSTEP Step Resolution
                                                     1      2      3    dB

8/21
TDA7303                                                                           Electrical specifications

Table 4.  Electrical Characteristcs (continued)

          (Tamb = 25C, VS = 9V, RL = 10K, RG = 600, all control flat (G=0), f = 1KHz unless
          otherwise specified)

Symbol      Parameter                                        Test Condition  Min. Typ. Max. Unit

    RB Internal Feedback Resistance                                               44         K
TREBLE CONTROL (1)

    Gt Control Range                 Max. Boost/cut                          13  14 15 dB
  TSTEP Step Resolution
AUDIO OUTPUTS                                                                1    2     3    dB

VOCL      Clipping Level             d = 0.3%                                2    2.5        Vrms
RL       Output Load Resistance
CL       Output Load Capacitance                                            2               K
          Output resistance
ROUT      DC Voltage Level                                                              10   nF
VOUT
                                                                                  75         W

                                                                             4.2  4.5 4.8     V

GENERAL

eNO Output Noise(2)                  BW = 20-20KHz, flat                          2.5        V
S/N Signal to Noise Ratio            output muted
                                     all gains = 0dB                              5          V
d Distortion                        A curve all gains = 0dB
Sc Channel Separation left/right     all gains = 0dB; VO = 1Vrms                  3          V
                                     AV = 0; VIN = 1Vrms
          Total Tracking error       AV = 20dB, VIN = 1Vrms                       106        dB
                                     AV = 20dB, VIN = 1Vrms
                                                                                  0.01       %
                                     AV = 0 to -20dB
                                     -20 to -60 dB                                0.09 0.3   %

                                                                                  0.04       %

                                                                             80   103        dB

                                                                                  0     1    dB

                                                                                  0     2    dB

BUS INPUTS

VIL Input Low Voltage                                                                   1     V

VIH Input High Voltage                                                       3                V

IIN Input Current                                                            -5         +5   A

VO Output Voltage SDA Acknowledge IO = 1.6mA                                            0.4   V

1. Bass and Treble response see attached diagram (fig.22). The center frequency and quality of the resonance behaviour can
     be choosen by the external circuitry. A standard first order bass response can be realized by a standard feedback network

2. The selected input is grounded thru the 2.2F capacitor.

                                                                                              9/21
Electrical specifications                   TDA7303

2.5    Electrical characteristics curves

Figure 4. Loudness vs Volume Attenuation Figure 5. Loudness vs. Frequency (CLOUD =
                                                                                      100nF) vs. Volume Attenuation

Figure 6. Loudness versus External          Figure 7. Noise versus Volume/Gain Setting
                Capacitors

Figure 8. Signal to Noise Ratio vs. Volume  Figure 9. Distortion & Noise vs. Frequency
                Setting

10/21
TDA7303                                      Electrical specifications

Figure 10. Signal to Noise Ratio vs. Volume  Figure 11. Distortion vs. Load Resistance
                Setting

Figure 12. Channel Separation (L  R) vs.     Figure 13. Input Separation (L1  L2, L3) vs.
                Frequency                                    Frequency

Figure 14. Supply Voltage Rejection vs.      Figure 15. Output Clipping Level vs. Supply
                Frequency                                    Voltage

                                                                                        11/21
Electrical specifications                                                                           TDA7303
                                            Figure 17. Supply Current vs. Temperature
Figure 16. Quiescent Current vs. Supply
                Voltage

Figure 18. Bass Resistance vs. Temperature  Figure 19. Typical Tone Response (with the
                                                            ext. components indicated in the
                                                            test circuit)

12/21
TDA7303                                    I2C bus interface

3        I2C bus interface

         Data transmission from microprocessor to the TDA7303 and viceversa takes place thru the
         2 wires I2C BUS interface, consisting of the two lines SDA and SCL (pull-up resistors to

         positive supply voltage must be connected).

3.1      Data validity

         As shown in Figure 20, the data on the SDA line must be stable during the high period of the
         clock. The HIGH and LOW state of the data line can only change when the clock signal on
         the SCL line is LOW.

3.2      Start and stop conditions

         As shown in Figure 21 a start condition is a HIGH to LOW transition of the SDA line while
         SCL is HIGH. The stop condition is a LOW to HIGH transition of the SDA line while SCL is
         HIGH.

3.3      Byte format

         Every byte transferred on the SDA line must contain 8 bits. Each byte must be followed by
         an acknowledge bit. The MSB is transferred first.

3.4      Acknowledge

         The master (P) puts a resistive HIGH level on the SDA line during the acknowledge clock
         pulse (see Figure 22). The peripheral (audioprocessor) that acknowledges has to pull-down
         (LOW) the SDA line during the acknowledge clock pulse, so that the SDA line is stable LOW
         during this clock pulse.

         The audioprocessor which has been addressed has to generate an acknowledge after the
         reception of each byte, otherwise the SDA line remains at the HIGH level during the ninth
         clock pulse time. In this case the master transmitter can generate the STOP information in
         order to abort the transfer.

3.5      Transmission without acknowledge

         Avoiding to detect the acknowledge of the audioprocessor, the P can use a simplier
         transmission: simply it waits one clock without checking the slave acknowledging, and sends
         the new data.

         This approach of course is less protected from misworking and decreases the noise
         immunity.

                                                                                            13/21
I2C bus interface                                                                     TDA7303

       Figure 20. Data validity on the I2C bus

                                   SDA

                   SCL

                                     DATA LINE   CHANGE              D99AU1031
                                   STABLE, DATA     DATA

                                        VALID    ALLOWED

       Figure 21. Timing diagram of S-bus and I2C bus

                   SCL

                   SDA                           D99AU1032                   I2CBUS
                            START                                    STOP

       Figure 22. Acknowledge on the I2C bus

                   SCL             1    2                   3  7  8  9

                   SDA             MSB
                            START
                                                 D99AU1033           ACKNOWLEDGMENT
                                                                       FROM RECEIVER

                   Patent note:  Purchase of I2C Components of STMicrolectronics,
                                 conveys a license under the Philips I2C Patent Rights to
                                 use these components in an I2C system, provided that the
                                 system conforms to the I2C Standard Specifications as

                                 defined by Philips.

14/21
TDA7303                                                                            Software specification

4        Software specification

4.1      Interface Protocol

         The interface protocol comprises:
          A start condition (s)
          A chip address byte, containing the TDA7303 address (the 8th bit of the byte must be

               0).
               The TDA7303 must always acknowledge at the end of each transmitted byte.
          A sequence of data (N-bytes + acknowledge)
          A stop condition (P)

         ACK = Acknowledge
         S = Start
         P = Stop
         MAX CLOCK SPEED 100kbits/s

4.2      Subaddress (receive mode)

         Table 5. Chip address

            1     0             0      0       1                                0                        0
                                                                                        0
         MSB
                                                                                                       LSB
         Table 6. Data bytes
                                                                                           FUNCTION
         MSB                                                                       LSB   Volume control
                                                                                        Speaker ATT LR
         0     0     B2            B1  B0  A2     A1                               A0   Speaker ATT RR
                                                                                        Speaker ATT LF
         1     1     0             B1  B0  A2     A1                               A0   Speaker ATT RF

         1     1     1             B1  B0  A2     A1                               A0     Audio switch
                                                                                          Bass control
         1     0     0             B1  B0  A2     A1                               A0     Treble control

         1     0     1             B1  B0  A2     A1                               A0

         0     1     0             G1  G0  S2     S1                               S0

         0     1     1             0   C3  C2     C1                               C0

         0     1     1             1   C3  C2     C1                               C0

         Ax = 1.25dB steps; Bx = 10dB steps; Cx = 2dB steps; Gx = 3.75dB steps

                                                                                        15/21
Software specification                                                                 TDA7303

4.3    Data bytes (detailed description)

       Table 7. Volume

       MSB                                                   LSB                   FUNCTION

       0                0  B2  B1    B0            A2  A1    A0 Volume 1.25dB steps

                                                   0   0     0                     0

                                                   0   0     1                     -1.25

                                                   0   1     0                     -2.5

                                                   0   1     1                     -3.75

                                                   1   0     0                     -5

                                                   1   0     1                     -6.25

                                                   1   1     0                     -7.5

                                                   1   1     1                     -8.75

       0                0  B2  B1    B0            A2  A1    A0 Volume 10dB steps

                           0   0     0                                             0

                           0   0     1                                             -10

                           0   1     0                                             -20

                           0   1     1                                             -30

                           1   0     0                                             -40

                           1   0     1                                             -50

                           1   1     0                                             -60

                           1   1     1                                             -70

       For example a volume of -45dB is given by:

       00100100

       Table 8. Speaker attenuators

       MSB                                                   LSB                   FUNCTION

       1                0  0   B1    B0            A2  A1    A0                    Speaker LF
                                                                                   Speaker RF
       1                0  1   B1    B0            A2  A1    A0                    Speaker LR
                                                                                   Speaker RR
       1                1  0   B1    B0            A2  A1    A0
                                                                                          0
       1                1  1   B1    B0            A2  A1    A0                        -1.25
                                                                                        -2.5
                                                   0      0     0                      -3.75

                                                   0      0     1                        -5
                                                                                       -6.25
                                                   0      1     0                       -7.5
                                                                                       -8.75
                                                   0      1     1
                                                                                          0
                                                   1      0     0                        -10
                                                                                         -20
                                                   1      0     1                        -30
                                                                                       Mute
                                                   1      1     0

                                                   1      1     1

                               0     0

                               0     1

                               1     0

                               1     1

                               1     1             1      1     1

       For example attenuation of 25dB on speaker RF is given by: 1 0 1 1 0 1 0 0

16/21
TDA7303                                                Software specification

         Table 9.   Audio switch
            MSB
                                                    LSB  FUNCTION

         0          1  0          G1    G0  S2  S1  S0   Audio Switch

                                                0   0    Stereo 1

                                                0   1    Stereo 2

                                                1   0    Stereo 3

                                                1   1    Not allowed

                                            0            Loudness ON

                                            1            Loudness OFF

                                     0  0                +11.25dB

                                     0  1                +7.5dB

                                     1  0                +3.75dB

                                     1  1                0dB

         For example to select the stereo 2 input with a gain of +7.5dB LOUDNESS ON the 8bit
         string is: 0 1 0 0 1 0 0 1

         Table 10.  Bass and Treble
            MSB
              0                                     LSB  FUNCTION
              0
                    1  1             0  C3  C2  C1  C0       Bass
                                                            Treble
                    1  1             1  C3  C2  C1  C0
                                                              -14
                                        0   0   0   0         -12
                                                              -10
                                        0   0   0   1          -8
                                                               -6
                                        0   0   1   0          -4
                                                               -2
                                        0   0   1   1          0

                                        0   1   0   0

                                        0   1   0   1

                                        0   1   1   0

                                        0   1   1   1

                                        1   1   1   1    0

                                        1   1   1   0    2

                                        1   1   0   1    4

                                        1   1   0   0    6

                                        1   0   1   1    8

                                        1   0   1   0    10

                                        1   0   0   1    12

                                        1   0   0   0    14

         C3 = Sign

         For example Bass at -10dB is obtained by the following 8 bit string: 0 1 1 0 0 0 1 0

                                                                                               17/21
Package information                                                                 TDA7303

5      Package information

       In order to meet environmental requirements, ST offers these devices in ECOPACK
       packages. These packages have a Lead-free second level interconnect. The category of
       second Level Interconnect is marked on the package and on the inner box label, in
       compliance with JEDEC Standard JESD97. The maximum ratings related to soldering
       conditions are also marked on the inner box label. ECOPACK is an ST trademark.
       ECOPACK specifications are available at: www.st.com.

       Figure 23. SO-28 Mechanical Data & Package Dimensions

                     DIM.        mm                  inch              OUTLINE AND
                                 TYP. MAX.           TYP. MAX.     MECHANICAL DATA
                           MIN.               MIN.
                                                                           SO-28
                     A                  2.65                0.104

                     a1 0.1             0.3 0.004           0.012

                     b 0.35             0.49 0.014          0.019

                     b1 0.23            0.32 0.009          0.013

                     C           0.5                 0.020

                     c1                 45 (typ.)

                     D 17.7             18.1 0.697          0.713

                     E     10           10.65 0.394         0.419

                     e           1.27                0.050

                     e3          16.51               0.65

                     F     7.4          7.6 0.291           0.299

                     L     0.4          1.27 0.016          0.050

                     S                  8 (max.)

18/21
TDA7303                                                                   Revision history
                                                  Changes
6        Revision history

         Table 11. Document revision history

         Date         Revision

         04-Aug-2006  1         Initial release.

                                                  19/21
                                                                                                                               TDA7303

                                                                            Please Read Carefully:

Information in this document is provided solely in connection with ST products. STMicroelectronics NV and its subsidiaries ("ST") reserve the
right to make changes, corrections, modifications or improvements, to this document, and the products and services described herein at any
time, without notice.
All ST products are sold pursuant to ST's terms and conditions of sale.
Purchasers are solely responsible for the choice, selection and use of the ST products and services described herein, and ST assumes no
liability whatsoever relating to the choice, selection or use of the ST products and services described herein.
No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted under this document. If any part of this
document refers to any third party products or services it shall not be deemed a license grant by ST for the use of such third party products
or services, or any intellectual property contained therein or considered as a warranty covering the use in any manner whatsoever of such
third party products or services or any intellectual property contained therein.

UNLESS OTHERWISE SET FORTH IN ST'S TERMS AND CONDITIONS OF SALE ST DISCLAIMS ANY EXPRESS OR IMPLIED
WARRANTY WITH RESPECT TO THE USE AND/OR SALE OF ST PRODUCTS INCLUDING WITHOUT LIMITATION IMPLIED
WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE (AND THEIR EQUIVALENTS UNDER THE LAWS
OF ANY JURISDICTION), OR INFRINGEMENT OF ANY PATENT, COPYRIGHT OR OTHER INTELLECTUAL PROPERTY RIGHT.
UNLESS EXPRESSLY APPROVED IN WRITING BY AN AUTHORIZED ST REPRESENTATIVE, ST PRODUCTS ARE NOT
RECOMMENDED, AUTHORIZED OR WARRANTED FOR USE IN MILITARY, AIR CRAFT, SPACE, LIFE SAVING, OR LIFE SUSTAINING
APPLICATIONS, NOR IN PRODUCTS OR SYSTEMS WHERE FAILURE OR MALFUNCTION MAY RESULT IN PERSONAL INJURY,
DEATH, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE. ST PRODUCTS WHICH ARE NOT SPECIFIED AS "AUTOMOTIVE
GRADE" MAY ONLY BE USED IN AUTOMOTIVE APPLICATIONS AT USER'S OWN RISK.

Resale of ST products with provisions different from the statements and/or technical features set forth in this document shall immediately void
any warranty granted by ST for the ST product or service described herein and shall not create or extend in any manner whatsoever, any
liability of ST.

                                  ST and the ST logo are trademarks or registered trademarks of ST in various countries.
                                 Information in this document supersedes and replaces all information previously supplied.
            The ST logo is a registered trademark of STMicroelectronics. All other names are the property of their respective owners.

                                                             2006 STMicroelectronics - All rights reserved
                                                                  STMicroelectronics group of companies

  Australia - Belgium - Brazil - Canada - China - Czech Republic - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan -
               Malaysia - Malta - Morocco - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States of America
                                                                                    www.st.com

20/21
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

TDA7303器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved