电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

TDA5201

器件型号:TDA5201
器件类别:热门应用    无线/射频/通信   
厂商名称:Infineon
厂商官网:http://www.infineon.com/
下载文档

器件描述

SPECIALTY TELECOM CIRCUIT, PDSO28

专业电信电路, PDSO28

参数
TDA5201功能数量 1
TDA5201端子数量 28
TDA5201最大工作温度 85 Cel
TDA5201最小工作温度 -40 Cel
TDA5201额定供电电压 5 V
TDA5201加工封装描述 塑料, TSSOP-28
TDA5201无铅 Yes
TDA5201欧盟RoHS规范 Yes
TDA5201中国RoHS规范 Yes
TDA5201状态 ACTIVE
TDA5201包装形状 矩形的
TDA5201包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
TDA5201表面贴装 Yes
TDA5201端子形式 GULL WING
TDA5201端子间距 0.6500 mm
TDA5201端子涂层 MATTE 锡
TDA5201端子位置
TDA5201包装材料 塑料/环氧树脂
TDA5201温度等级 INDUSTRIAL
TDA5201通信类型 电信电路

文档预览

TDA5201器件文档内容

TDA 5201

ASK Single Conversion Receiver
Version 1.6

Data Sheet

Revision 1.6, 2010-12-21

Wireless Components
Edition 2010-12-21

Published by
Infineon Technologies AG
81726 Munich, Germany

2011 Infineon Technologies AG
All Rights Reserved.

Legal Disclaimer

The information given in this document shall in no event be regarded as a guarantee of conditions or
characteristics. With respect to any examples or hints given herein, any typical values stated herein and/or any
information regarding the application of the device, Infineon Technologies hereby disclaims any and all warranties
and liabilities of any kind, including without limitation, warranties of non-infringement of intellectual property rights
of any third party.

Information

For further information on technology, delivery terms and conditions and prices, please contact the nearest
Infineon Technologies Office (www.infineon.com).

Warnings

Due to technical requirements, components may contain dangerous substances. For information on the types in
question, please contact the nearest Infineon Technologies Office.
Infineon Technologies components may be used in life-support devices or systems only with the express written
approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure
of that life-support device or system or to affect the safety or effectiveness of that device or system. Life support
devices or systems are intended to be implanted in the human body or to support and/or maintain and sustain
and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may
be endangered.
                                                                                                   TDA 5201
                                                                  ASK Single Conversion Receiver

Revision History

Page or Item Subjects (major changes since previous revision)

Previous Revision: 1.5

Revision 1.6, 2010-12-21

all               Converted into structured FrameMaker (EDD 3.4)

4-3               More detailed explanation of AGC

5-5, 5-7          More detailed information of LNA high gain mode and LNA low gain mode

5-3, 5-4          Enhanced sensitivity values

Trademarks of Infineon Technologies AG

AURIXTM, BlueMoonTM, C166TM, CanPAKTM, CIPOSTM, CIPURSETM, COMNEONTM, EconoPACKTM, CoolMOSTM,
CoolSETTM, CORECONTROLTM, CROSSAVETM, DAVETM, EasyPIMTM, EconoBRIDGETM, EconoDUALTM,
EconoPIMTM, EiceDRIVERTM, eupecTM, FCOSTM, HITFETTM, HybridPACKTM, IRFTM, ISOFACETM, IsoPACKTM,
MIPAQTM, ModSTACKTM, my-dTM, NovalithICTM, OmniTuneTM, OptiMOSTM, ORIGATM, PRIMARIONTM,
PrimePACKTM, PrimeSTACKTM, PRO-SILTM, PROFETTM, RASICTM, ReverSaveTM, SatRICTM, SIEGETTM,
SINDRIONTM, SIPMOSTM, SMARTiTM, SmartLEWISTM, SOLID FLASHTM, TEMPFETTM, thinQ!TM,
TRENCHSTOPTM, TriCoreTM, X-GOLDTM, X-PMUTM, XMMTM, XPOSYSTM.

Other Trademarks

Advance Design SystemTM (ADS) of Agilent Technologies, AMBATM, ARMTM, MULTI-ICETM, KEILTM,
PRIMECELLTM, REALVIEWTM, THUMBTM, VisionTM of ARM Limited, UK. AUTOSARTM is licensed by AUTOSAR
development partnership. BluetoothTM of Bluetooth SIG Inc. CAT-iqTM of DECT Forum. COLOSSUSTM,
FirstGPSTM of Trimble Navigation Ltd. EMVTM of EMVCo, LLC (Visa Holdings Inc.). EPCOSTM of Epcos AG.
FLEXGOTM of Microsoft Corporation. FlexRayTM is licensed by FlexRay Consortium. HYPERTERMINALTM of
Hilgraeve Incorporated. IECTM of Commission Electrotechnique Internationale. IrDATM of Infrared Data
Association Corporation. ISOTM of INTERNATIONAL ORGANIZATION FOR STANDARDIZATION. MATLABTM of
MathWorks, Inc. MAXIMTM of Maxim Integrated Products, Inc. MICROTECTM, NUCLEUSTM of Mentor Graphics
Corporation. MifareTM of NXP. MIPITM of MIPI Alliance, Inc. MIPSTM of MIPS Technologies, Inc., USA. muRataTM
of MURATA MANUFACTURING CO., MICROWAVE OFFICETM (MWO) of Applied Wave Research Inc.,
OmniVisionTM of OmniVision Technologies, Inc. OpenwaveTM Openwave Systems Inc. RED HATTM Red Hat, Inc.
RFMDTM RF Micro Devices, Inc. SIRIUSTM of Sirius Satellite Radio Inc. SOLARISTM of Sun Microsystems, Inc.
SPANSIONTM of Spansion LLC Ltd. SymbianTM of Symbian Software Limited. TAIYO YUDENTM of Taiyo Yuden
Co. TEAKLITETM of CEVA, Inc. TEKTRONIXTM of Tektronix Inc. TOKOTM of TOKO KABUSHIKI KAISHA TA.
UNIXTM of X/Open Company Limited. VERILOGTM, PALLADIUMTM of Cadence Design Systems, Inc. VLYNQTM
of Texas Instruments Incorporated. VXWORKSTM, WIND RIVERTM of WIND RIVER SYSTEMS, INC. ZETEXTM of
Diodes Zetex Limited.

Last Trademarks Update 2010-10-26

Data Sheet                                          3             Revision 1.6, 2010-12-21
                                                       TDA 5201
                      ASK Single Conversion Receiver

                                                     Table of Contents

Table of Contents

1      Table of Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

2      List of Figures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.1
2.2    List of Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3
2.4    Product Info . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

3      Product Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.1    Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.2    Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.3    Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3.4    Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3.4.1
3.4.2  Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.4.3  Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.4.4  Pin Definition and Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3.4.5  Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.4.6  Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.4.7
3.4.8    Low Noise Amplifier (LNA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.4.9    Mixer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
         PLL Synthesizer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
4        Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
4.1      Limiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.2      Data Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.3      Data Slicer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.4      Peak Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.5      Bandgap Reference Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

5      Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.1    Choice of LNA Threshold Voltage and Time Constant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.1.1  Data Filter Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
5.1.2  Quartz Load Capacitance Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
5.1.3  Quartz Frequency Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
5.2    Data Slicer Threshold Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
5.2.1
5.2.2  Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
5.2.3  Electrical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

         Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
         Operating Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
         AC/DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
       Test Board . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
         Test Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
         Test Board Layouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
         Bill of Materials . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

       Appendix - Noise Figure and Gain Circles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Data Sheet         4  Revision 1.6, 2010-12-21
                                                     TDA 5201
                    ASK Single Conversion Receiver

                                                        List of Figures

List of Figures

Figure 1    PG-TSSOP-28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Figure 2    PG-TSSOP-28 Package Outlines. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Figure 3    IC Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Figure 4    Main Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Figure 5    LNA Automatic Gain Control Circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Figure 6    Typical Curve of RSSI Level and Permissive AGC Threshold Levels . . . . . . . . . . . . . . . . . . . . . . 22
Figure 7    Data Filter Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Figure 8    Determination of Series Capacitance Value for the Quartz Oscillator . . . . . . . . . . . . . . . . . . . . . . 24
Figure 9    Data Slicer Threshold Generation with External R-C Integrator . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Figure 10   Data Slicer Threshold Generation Utilizing the Peak Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Figure 11   Schematic of the Evaluation Board. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Figure 12   Top Side of the Evaluation Board . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figure 13   Bottom Side of the Evaluation Board . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figure 14   Component Placement on the Evaluation Board . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 15   Gain and Noise Circles of the TDA5201 at 315 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Data Sheet       5  Revision 1.6, 2010-12-21
                                                    TDA 5201
                   ASK Single Conversion Receiver

                                                        List of Tables

List of Tables

Table 1     Pin Definition and Function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Table 2     CSEL Pin Operating States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Table 3     PDWN Pin Operating States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Table 4     PLL Division Ratio Dependence on States of CSEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 5
Table 6     Absolute Maximum Ratings, Ambient Temperature TAMB = - 40 C ... + 85 C . . . . . . . . . . . . . . . 27
Table 7     Operating Range, Ambient Temperature TAMB = - 40 C ... + 85 C . . . . . . . . . . . . . . . . . . . . . . . 27
Table 8     AC/DC Characteristics with TAMB = 25 C, VCC = 4.5 ... 5.5 V . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 9
            Bill of Materials . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
            Bill of Materials Addendum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Data Sheet      6  Revision 1.6, 2010-12-21
                                                                                              TDA 5201
                                                             ASK Single Conversion Receiver

                                                                                                    Product Info

1  Product Info

General Description

The IC is a very low power consumption single chip ASK Single Conversion Receiver for receive frequencies
between 310 MHz and 350 MHz. The Receiver offers a high level of integration and needs only a few external
components. The device contains a low noise amplifier (LNA), a double balanced mixer, a fully integrated VCO, a
PLL synthesizer, a crystal oscillator, a limiter with RSSI generator, a data filter, a data comparator (slicer) and a
peak detector. Additionally there is a power down feature to save battery life.

Features

Low supply current (Is = 4.6 mA typ.)

Supply voltage range 5 V 10 %
Power down mode with very low supply current (50 nA typ)
Fully integrated VCO and PLL Synthesizer
RF input sensitivity < 110 dBm
Selectable frequency ranges around 315 MHz and 345 MHz
Selectable reference frequency
Limiter with RSSI generation, operating at 10.7 MHz
2nd order low pass data filter with external capacitors
Data slicer with self-adjusting threshold

Application

Keyless Entry Systems
Remote Control Systems
Fire Alarm Systems
Low Bitrate Communication Systems

Package

Figure 1 PG-TSSOP-28           Ordering Code                 Package1)
Ordering Information           SP000012902                   PG-TSSOP-28

Type                                                      7                   Revision 1.6, 2010-12-21
TDA5201
1) Available on tape and reel

Data Sheet
                                                                                              TDA 5201
                                                             ASK Single Conversion Receiver

                                                                                        Product Description

2           Product Description

2.1         Overview

The IC is a very low power consumption single chip ASK Superheterodyne Receiver (SHR) for the frequency
bands 315 MHz and 345 MHz. The SHR offers a high level of integration and needs only a few external
components. The device contains a low noise amplifier (LNA), a double balanced mixer, a fully integrated VCO, a
PLL synthesizer, a crystal oscillator, a limiter with RSSI generator, a data filter, a data comparator (slicer) and a
peak detector. Additionally there is a power down feature to save battery life.

2.2         Application

Keyless Entry Systems
Remote Control Systems
Fire Alarm Systems
Low Bitrate Communication Systems

2.3         Features

Low supply current (Is = 4.6 mA typ.)

Supply voltage range 5 V 10 %
Power down mode with very low supply current (50 nA typ.)
Fully integrated VCO and PLL Synthesizer
RF input sensitivity < 110 dBm
Selectable receive frequency bands 315 MHz and 345 MHz
Selectable reference frequency
Limiter with RSSI generation, operating at 10.7 MHz
2nd order low pass data filter with external capacitors
Data slicer with self-adjusting threshold

Data Sheet                           8                       Revision 1.6, 2010-12-21
                                                                           TDA 5201
                                          ASK Single Conversion Receiver

                                                                     Product Description

2.4         Package Outlines

Figure 2 PG-TSSOP-28 Package Outlines

Data Sheet                             9  Revision 1.6, 2010-12-21
                                                                               TDA 5201
                                              ASK Single Conversion Receiver

                                                                      Functional Description

3           Functional Description

3.1         Pin Configuration

            CRST1 1                 TDA 5201  28 CRST2
               VCC 2                          27 PDWN
                 LNI 3                        26 PDO
                                              25 DATA
             TAGC 4                           24 3VOUT
             AGND 5                           23 THRES
                                              22 FFB
               LNO 6                          21 OPP
               VCC 7                          20 SLN
                                              19 SLP
                  MI 8                        18 LIMX
                MIX 9                         17 LIM
             AGND 10                          16 CSEL
              FSEL 11                         15 LF
                IFO 12
             DGND 13
               VDD 14

Figure 3 IC Pin Configuration

Data Sheet                          10                  Revision 1.6, 2010-12-21
                                                                                     TDA 5201
                                                    ASK Single Conversion Receiver

                                                                            Functional Description

3.2         Pin Definition and Function

Table 1 Pin Definition and Function

Pin Name    Pin Buffer Type                         Function
No.         Type                                    External Crystal Connector 1

1    CRST1 In/Out

                                             4.15V

                   1

                                             50uA

2    VCC    In                                                    5 V Supply
                                                                  LNA Input
3    LNI    In
                                                   500uA
                      57uA               3

                      4k
                                     1k

Data Sheet                               11         Revision 1.6, 2010-12-21
Table 1 Pin Definition and Function (cont'd)                                                    TDA 5201
                                                               ASK Single Conversion Receiver
Pin Name    Pin Buffer Type
No.         Type                                                                       Functional Description

4  TAGC In/Out                                    4.3V                      Function
                                                                            AGC Time Constant Control

                                                        4.2uA

                        4     1k

5  AGND In                                           1.5uA     Analogue Ground Return
                                              1.7V             LNA Output
6  LNO      Out
                                                     5V
                                                        1k

                           6

7  VCC      In                                                            5 V Supply
                                                                          Mixer Input
8  MI       In
                                                                     1.7V
                    2k                                         2k

                 8                                                   9

                                              400uA

Data Sheet                                    12               Revision 1.6, 2010-12-21
Table 1 Pin Definition and Function (cont'd)                                                TDA 5201
                                                           ASK Single Conversion Receiver
Pin Name    Pin Buffer Type
No.         Type                                                                   Functional Description

9   MIX     In                                                          Function
                                                                        Complementary Mixer Input
                     2k
                                                                    1.7V

                                                              2k

                 8                                          9

                                              400uA

10  AGND In                                                                         Analogue Ground Return

11  FSEL                                                                            Not applicable - has to be left
                                                                                    open
12  IFO     Out                                                                     IF Mixer Output
                                                                                    10.7 MHz

                                                     300uA

                                                                              2.2V
                                              60

                 12

                                                     4.5k

13  DGND In                                                                         Digital Ground Return

14  VDD     In                                                                      5 V Supply
                                                                                    PLL Counter Circuitry

Data Sheet                                    13                                    Revision 1.6, 2010-12-21
Table 1 Pin Definition and Function (cont'd)                                                           TDA 5201
                                                                      ASK Single Conversion Receiver
Pin Name    Pin Buffer Type
No.         Type                                                                               Functional Description

15  LF      In/Out                                                                   Function
                                                                                     PLL Filter Access Point
                             5V
                                                                  4.6V

                                         200                              30uA
                                                             100        30uA

                    15

16  CSEL    In                                                    2.4V          Quartz Selector
                                                                      1.2V      5.xx MHz or 10.xx MHz

                    16                 80k
                             2.4V
17  LIM     In                                                                  Limiter Input
                                15k
                    17
                                330
                                                                  75uA
                                15k
                    18

Data Sheet                                    14                                Revision 1.6, 2010-12-21
Table 1 Pin Definition and Function (cont'd)                                                           TDA 5201
                                                                     ASK Single Conversion Receiver
Pin Name    Pin Buffer Type
No.         Type                                                                              Functional Description
                                                                                    Function
18  LIMX    In                                                                      Complementary Limiter Input

                             2.4V                                   75uA

                                            15k                                     Data Slicer Positive Input
                   17
                                                                      15uA
                             330
                                                                                    Data Slicer Negative Input
                   18
                                            15k                         5uA

19  SLP     In                                                                      OpAmp Noninverting Input

                   100                             3k             5uA

                9

                                                   40uA

20  SLN     In

                                                         10k
                   20

21  OPP     In

                                              200
                   21

Data Sheet                                                    15  Revision 1.6, 2010-12-21
Table 1 Pin Definition and Function (cont'd)                                                TDA 5201
                                                          ASK Single Conversion Receiver
Pin Name    Pin Buffer Type
No.         Type                                                                   Functional Description
                                                                         Function
22  FFB     In                                                           Data Filter Feedback Pin

                                             100k        5uA
                 22
                                                                         AGC Threshold Input
23  THRES In
                                                       5uA
24  3VOUT Out                                 10k
                 23                                                      3 V Reference Output

                         24                                   3V

25  DATA Out                                                                         Data Output

                 25                                    200
                                                                        80k
26  PDO     Out
                                                                                     Peak Detector Output

                                                         200

                 26

Data Sheet                                         16  Revision 1.6, 2010-12-21
Table 1 Pin Definition and Function (cont'd)                                                   TDA 5201
                                                             ASK Single Conversion Receiver
Pin Name    Pin Buffer Type
No.         Type                                                                        Functional Description

27  PDWN In                                                                   Function
                                                                              Power Down Input
                  27
                                                  220k

                                                  220k

28  CRST2 In/Out                                                  External Crystal Connector 2

                                                        4.15V

                  28
                                                            50uA

Data Sheet                                    17                  Revision 1.6, 2010-12-21
                                                                                                                               TDA 5201
                                                                                              ASK Single Conversion Receiver

                                                                                                                      Functional Description

3.3         Functional Block Diagram

                           VCC

                                                              IF
                                                            Filter

                                 LNO  MI MIX IFO                    LIM  LIMX                 FFB                                                                                                      OPP  SLP      SLN
                                 6    8 9 12
                                                                    17   18                   22                                                                                                       21   19       20

RF          3                                                                      RSSI                                                                                                                                          25 DATA
                   LNA                                                                                                                                                                                               SLICER

            TAGC 4                                                                                                                                                                                                        26 PDO
                                                                                                                                                                                                                          23 THRES
                                                                         TDA 5201                                                                                                                             AGC
                                                                                                                                                                                                          Reference       24 3VOUT
                                                                                                                                                                                                          UREF
              VDD 14                  : 1/2       VCO                    : 128/64             Crystal
            DGND 13                                                                      DET   OSC                                                                                                     Bandgap
                                           11     Loop                                                                                                                                                 Reference
                                           FSEL   Filter
                      2/7  5/10                                              16                   1 28                                                                                                      27
                                                       15                    CSEL                                                                                                                           PDWN
                      VCC  AGND                     LF

                                                                                                                                                                                              Crystal

Figure 4 Main Block Diagram

Data Sheet                                                               18                                                                                                                                 Revision 1.6, 2010-12-21
                                                                        TDA 5201
                                       ASK Single Conversion Receiver

                                                               Functional Description

3.4         Functional Blocks

3.4.1 Low Noise Amplifier (LNA)

The LNA is an on-chip cascode amplifier with a voltage gain of 15 dB to 20 dB. The gain figure is determined by
the external matching networks situated ahead of LNA and between the LNA output LNO (Pin 6) and the Mixer
Inputs MI and MIX (Pin 8 and Pin 9). The noise figure of the LNA is approximately 2 dB, the current consumption
is 500 A. The gain can be reduced by approximately 18 dB. The switching point of this AGC action can be
determined externally by applying a threshold voltage at the THRES pin (Pin 23). This voltage is compared
internally with the received signal (RSSI) level generated by the limiter circuitry. In case that the RSSI level is
higher than the threshold voltage the LNA gain is reduced and vice versa. The threshold voltage can be generated
by attaching a voltage divider between the 3VOUT pin (Pin 24) which provides a temperature stable 3 V output
generated from the internal bandgap voltage and the THRES pin as described in Chapter 4.1. The time constant
of the AGC action can be determined by connecting a capacitor to the TAGC pin (Pin 4) and should be chosen
along with the appropriate threshold voltage according to the intended operating case and interference scenario
to be expected during operation. The optimum choice of AGC time constant and the threshold voltage is described
in Chapter 4.1.

3.4.2 Mixer

The Double Balanced Mixer down-converts the input frequency (RF) in the range of 310 MHz to 350 MHz to the
intermediate frequency (IF) at 10.7 MHz with a voltage gain of approximately 21 dB by utilizing either high- or low-
side injection of the local oscillator signal. In case the mixer is interfaced only single-ended, the unused mixer input
has to be tied to ground via a capacitor. The mixer is followed by a low pass filter with a corner frequency of 20 MHz
in order to suppress RF signals to appear at the IF output (IFO pin). The IF output is internally consisting of an
emitter follower that has a source impedance of approximately 330  to facilitate interfacing the pin directly to a
standard 10.7 MHz ceramic filter without additional matching circuitry.

3.4.3 PLL Synthesizer

The Phase Locked Loop synthesizer consists of a VCO, an asynchronous divider chain, a phase detector with
charge pump and a loop filter and is fully implemented on-chip. The VCO is including spiral inductors and varactor
diodes. The FSEL pin (Pin 11) has to be left open. The tuning range of the VCO was designed to guarantee over
production spread and the specified temperature range a receive frequency range between 310 MHz and
350 MHz depending on whether high- or low-side injection of the local oscillator is used. The oscillator signal is
fed both to the synthesizer divider chain and to a divider that is dividing the signal by 2 before it is applied to the
down-converting mixer. Local oscillator high side injection has to be used for receive frequencies between
approximately 310 MHz and 330 MHz, low side injection for receive frequencies between 330 MHz and 350 MHz
- see also Chapter 4.4.

3.4.4 Crystal Oscillator

The on-chip crystal oscillator circuitry allows for utilization of quartzes both in the 5 MHz and 10 MHz range as the
overall division ratio of the PLL can be switched between 64 and 128 via the CSEL (Pin 16) pin according to the
following table.

Table 2 CSEL Pin Operating States  Crystal Frequency
CSEL                               5.xx MHz
Open                               10.xx MHz
Shorted to ground

Data Sheet                         19                 Revision 1.6, 2010-12-21
                                                                        TDA 5201
                                       ASK Single Conversion Receiver

                                                               Functional Description

The calculation of the value of the necessary quartz load capacitance is shown in Chapter 4.3, the quartz
frequency calculation is explained in Chapter 4.4.

3.4.5 Limiter

The Limiter is an AC coupled multistage amplifier with a cumulative gain of approximately 80 dB that has a
bandpass-characteristic centered around 10.7 MHz. It has an input impedance of 330  to allow for easy
interfacing to a 10.7 MHz ceramic IF filter. The limiter circuit acts as a Receive Signal Strength Indicator (RSSI)
generator, which produces a DC voltage that is directly proportional to the input signal level as can be seen in
Figure 6. This signal is used to demodulate the ASK receive signal in the subsequent baseband circuitry and to
turn down the LNA gain by approximately 18 dB in case the input signal strength is too strong as described in
Chapter 3.4.1 and Chapter 4.1.

3.4.6 Data Filter

The data filter comprises an OP-Amp with a bandwidth of 100 kHz used as a voltage follower and two 100 k on-
chip resistors. Along with two external capacitors a 2nd order Sallen-Key low pass filter is formed. The selection of
the capacitor values is described in Chapter 4.2.

3.4.7 Data Slicer

The data slicer is a fast comparator with a bandwidth of 100 kHz. This allows for a maximum receive data rate of
approximately 120 kBaud. The maximum achievable data rate also depends on the IF Filter bandwidth and the
local oscillator tolerance values. Both inputs are accessible. The output delivers a digital data signal (CMOS-like
levels) for the detector. The self-adjusting threshold on pin 20 is generated by RC-term or peak detector
depending on the baseband coding scheme. The data slicer threshold generation alternatives are described in
more detail in Chapter 4.5.

3.4.8 Peak Detector

The peak detector generates a DC voltage which is proportional to the peak value of the receive data signal. An
external RC network is necessary. The output can be used as an indicator for the signal strength and also as a
reference for the data slicer. The maximum output current is 500 A.

3.4.9 Bandgap Reference Circuitry

A Bandgap Reference Circuit provides a temperature stable reference voltage for the device. A power down mode
is available to switch off all sub-circuits which is controlled by the PWDN pin (Pin 27) as shown in the following
table. The supply current drawn in this case is typically 50 nA.

Table 3 PDWN Pin Operating States  Operating State
PDWN                               Power Down Mode
Open or tied to ground             Receiver On

Tied to VCC

Data Sheet                         20               Revision 1.6, 2010-12-21
                                                                                                                         TDA 5201
                                                                                        ASK Single Conversion Receiver

                                                                                                                              Applications

4           Applications

4.1         Choice of LNA Threshold Voltage and Time Constant

In the following figure the internal circuitry of the LNA automatic gain control is shown.

                                                               R4             R5

                                                                       Uthreshold

            Pins:         24                                       23

                                                                                   RSSI (0.8 - 2.8V)

                              +3V

                                                                       OTA         VCC

                                                        Iload                                   LNA
            RSSI > Uthreshold: Iload=4.2A                                    Gain control
            RSSI < Uthreshold: Iload= -1.5A
                                                                                 voltage

                          4
                                          Uc:< 2.6V : Gain high

                                 UC Uc:> 2.6V : Gain low

                          C                                    Ucmax= VCC - 0.7V

                                                               Ucmin = 1.67V

Figure 5 LNA Automatic Gain Control Circuitry

The LNA automatic gain control circuitry consists of an operational transimpedance amplifier that is used to
compare the received signal strength signal (RSSI) generated by the Limiter with an externally provided threshold

voltage Uthres. As shown in the following figure the threshold voltage can have any value between approximately

typically 0.8 V and 2.8 V to provide a switching point within the receive signal dynamic range.

This voltage Uthres is applied to the THRES pin (Pin 23). The threshold voltage can be generated by attaching a

voltage divider between the 3VOUT pin (Pin 24) which provides a temperature stable 3 V output generated from

the internal bandgap voltage and the THRES pin. If the RSSI level generated by the Limiter is higher than Uthres,
the OTA generates a positive current Iload. This yields a voltage rise on the TAGC pin (Pin 4). Otherwise, the OTA

generates a negative current. These currents do not have the same values in order to achieve a fast-attack and
slow-release action of the AGC and are used to charge an external capacitor which finally generates the LNA gain
control voltage.

Data Sheet                                                         21                                 Revision 1.6, 2010-12-21
                                                                                                                                TDA 5201
                                                                                               ASK Single Conversion Receiver

                                                                                                                                     Applications

                      3                                                                                               LNA always
                                                                                                                   in high gain mode
                      2.5

UTHRES Voltage Range    2                                                                                          RSSI Level Range

                                                                     RSSI Level

                      1.5

                      1

                      0.5                                                                                             LNA always
                                                                                                                   in low gain mode
                      0

                         -120  -110  -100  -90                                   -80      -70  -60  -50  -40  -30

                                                Input Level at LNA Input [dBm]

Figure 6 Typical Curve of RSSI Level and Permissive AGC Threshold Levels

The switching point should be chosen according to the intended operating scenario. The determination of the
optimum point is described in the accompanying Application Note, a threshold voltage level of 1.8 V is apparently
a viable choice. It should be noted that the output of the 3VOUT pin is capable of driving up to 50 A, but that the
THRES pin input current is only in the region of 40 nA. As the current drawn out of the 3VOUT pin is directly related
to the receiver power consumption, the power divider resistors should have high impedance values. R4 can be
chosen as 120 k, R5 as 180 k to yield an overall 3VOUT output current of 10 A.

Notes

1. To keep the LNA in high gain mode for the complete RF-input level range a voltage equal or higher than 3.3 V
    has to be applied at pin 23. Alternatively, pin 23 has to be connected to pin 24 and pin 4 has to be connected
    to GND. In addition this would save an external capacitor.

2. To keep the LNA in low gain mode for the complete RF-input level range a voltage lower than 0.7 V has to be
    applied to the THRES pin (e.g. THRES connected to GND). In the above-mentioned mode pin 4 has to be
    connected by a capacitor to GND.

3. As stated above, the gain control voltage of the LNA is generated at the capacitor connected to the TAGC pin
    by the charging and discharging currents of the OTA. Consequently this capacitor is responsible for the AGC
    time constant. As the charging and discharging currents are not equal two different time constants will result.
    The time constant corresponding to the charging process of the capacitor shall be chosen according to the
    data rate. According to measurements performed at Infineon the capacitor value should be greater than 47 nF.

Data Sheet                                                                            22                 Revision 1.6, 2010-12-21
                                                                                                    TDA 5201
                                                                   ASK Single Conversion Receiver

                                                                                                         Applications

4.2         Data Filter Design

Utilizing the on-board voltage follower and the two 100 k on-chip resistors a 2nd order Sallen-Key low pass data

filter can be constructed by adding 2 external capacitors between pin 19 (SLP) and pin 22 (FFB) and to pin 21
(OPP) as depicted in the following figure and described in the following formulas1).

                                             C1        C2

                             Pins:           22        21          19

                                       R         R

                                       100k      100k

Figure 7 Data Filter Design                                                                                    (1)
C1 = 2Q b                                                                                                      (2)
                                                                                                               (3)
       R2f 3dB
                                                                                 Revision 1.6, 2010-12-21
C2 =     b

      4QRf3dB

with

Q= b
      a

the quality factor of the poles where  a = 1.3617, b = 0.618
in case of a Bessel filter             Q = 0.577
and thus                               a = 1.141, b = 1
and in case of a Butterworth filter    Q = 0.71
and thus

Example                                f3dB = 5 kHz and R = 100 k
Butterworth filter with                C1 = 450 pF, C2 = 225 pF

1) Taken from Tietze/Schenk: Halbleiterschaltungstechnik, Springer Berlin, 1999

Data Sheet                                             23
                                                                                                            TDA 5201
                                                                           ASK Single Conversion Receiver

                                                                                                                 Applications

4.3         Quartz Load Capacitance Calculation

The value of the capacitor necessary to achieve that the quartz oscillator is operating at the intended frequency is
determined by the reactive part of the negative resistance of the oscillator circuit as shown in Chapter 1.1.3 and
by the quartz specifications given by the quartz manufacturer.

                         Crystal     CS            Pin 28
                                                 TDA5201
                                         Input
                                     impedance     Pin 1
                                      Z1-28

Figure 8 Determination of Series Capacitance Value for the Quartz Oscillator
Crystal specified with load capacitance

CS   =   1     1                                                                        (4)
        CL  + 2
                  f  XL

with CL the load capacitance (refer to the quartz crystal specification).

Examples                 CL = 12 pF  XL = 580                              CS = 9.8 pF
5.1 MHz                  CL = 12 pF  XL = 870                              CS = 7.2 pF
10.18 MHz

These values may be obtained by putting two capacitors in series to the quartz, such as 18 pF and 22 pF in the
5.1 MHz case and 18 pF and 12 pF in the 10.2 MHz case.

But please note that the calculated value of CS includes the parasitic capacitors also.

Data Sheet                           24                                       Revision 1.6, 2010-12-21
                                                                                                 TDA 5201
                                                                ASK Single Conversion Receiver

                                                                                                      Applications

4.4         Quartz Frequency Calculation

As described in Chapter 3.4.3, the operating range of the on-chip VCO is wide enough to guarantee a receive
frequency range between 310 MHz and 350 MHz. The VCO signal is divided by 2 before applied to the mixer .
This local oscillator signal can be used to down-convert the RF signals both with high- or low-side injection at the
mixer. High-side injection of the local oscillator has to be used for receive frequencies between 310 MHz and 330
MHz. In this case the local oscillator frequency is calculated by adding the IF frequency (10.7 MHz) to the RF
frequency.

Low-side injection has to be used for receive frequencies between 330 MHz and 350 MHz. The local oscillator
frequency is calculated by subtracting the IF frequency (10.7 MHz) from the RF frequency then. The overall
division ratios in the PLL are 64 or 32 depending on whether the CSEL-pin is left open or tied to ground.

Therefore, the quartz frequency may be calculated by using the following formula:

   f QU  =  f RF -10.7                                                             (5)
                 r

with

RF          Receive frequency

LO          Local oscillator (PLL) frequency (RF 10.7)

QU          Quartz oscillator frequency

r           Ratio of local oscillator (PLL) frequency and quartz frequency as shown in the subsequent table

Table 4     PLL Division Ratio Dependence on States of CSEL
CSEL
Open                                         Ratio r = (LO/QU)
GND
                                                 64
                                                 32

Example

Addition of 10.7 is used in case of operation the device at 315 MHz, subtraction in case of operation at 345 MHz
for instance. This yields the following frequencies:
CSEL tied to GND:

   f QU = (315 MHz + 10.7MHz )/ 32 = 10.1781 MHz                                   (6)

   f QU = (345 MHz - 10.7MHz )/ 32 = 10.4469 MHz                                   (7)

CSEL open:

   fQU = (315MHz + 10.7MHz)/ 64 = 5.0891MHz                                        (8)

   f QU = (345 MHz - 10.7MHz )/ 64 = 5.2234 MHz                                    (9)

Data Sheet                                25                                       Revision 1.6, 2010-12-21
                                                                                                    TDA 5201
                                                                   ASK Single Conversion Receiver

                                                                                                         Applications

4.5         Data Slicer Threshold Generation

The threshold of the data slicer especially for a coding scheme without DC-content, can be generated in two ways,
depending on the signal coding scheme used. In case of a signal coding scheme without DC content such as
Manchester coding the threshold can be generated using an external RC-Integrator as shown in Figure 9. The

time constant TA of the RC-Integrator has to be significantly larger than the longest period of no signal change TL
within the data sequence. In order to keep distortion low, the minimum value for R is 20 k.

                                 R
                                                             C

                       Pins: 19                 20                    data out
                                                       Uthreshold     25
                    data
                    filter

                                                    data slicer

Figure 9 Data Slicer Threshold Generation with External R-C Integrator

Another possibility for threshold generation is to use the peak detector in connection with two resistors and one
capacitor as shown in the following figure. The component values are depending on the coding scheme and the
protocol used.

                                             R
                                 C

                                             R

                            Pins: 26 19             20                          data out
                    peak detector                         Uthreshold            25

                                                                   data slicer

            data
            filter

Figure 10 Data Slicer Threshold Generation Utilizing the Peak Detector

Data Sheet                                      26                                        Revision 1.6, 2010-12-21
                                                                                                       TDA 5201
                                                                      ASK Single Conversion Receiver

                                                                                          Electrical Characteristics

5           Electrical Characteristics

5.1         Electrical Data

5.1.1 Absolute Maximum Ratings

Attention: The maximum ratings may not be exceeded under any circumstances, not even momentarily
               and individually, as permanent damage to the IC will result.

Table 5 Absolute Maximum Ratings, Ambient Temperature TAMB = - 40 C ... + 85 C

Parameter                    Symbol                   Values          Unit Note /            Number

                                          Min. Typ. Max.                     Test Condition  1.1
                                                                                             1.2
Supply Voltage               Vs           -0.3                  5.5   V                      1.3
                                                                +125                         1.4
Junction Temperature         Tj           -40                   +150  C                     1.5
                                                                114
Storage Temperature          Ts           -40                   1,5  C                     1.6

Thermal Resistance           RthJA                                    K/W

ESD HBM integrity, all pins VESD                                      kV     AEC Q100-002 /

                                                                             JESD22-A114B

ESD SDM integrity, all pins VESD                                750 V       AINSI / ESD
                                                                             SP5.3.2-2008

5.1.2 Operating Range

Within the operating range the IC operates as explained in the circuit description. The AC/DC characteristic limits
are not guaranteed.

Supply voltage: VCC = 4.5 V ... 5.5 V

Table 6 Operating Range, Ambient Temperature TAMB = - 40 C ... + 85 C

Parameter             Symbol                    Values          Unit Note /                  Test Number

                                    Min.        Typ.      Max.           Test Condition

Supply Current        IS                                  5.2   mA fRF = 315 MHz             2.1

Receiver Input Level  RFin          -111                  -13   dBm @ source                  2.2

                                                                         impedance 50 ,

                                                                         BER 2E-3,

                                                                         average power

                                                                         level, Manchester

                                                                         encoded data rate

                                                                         4 kBit, 280 kHz IF

                                                                         Bandwidth

LNI Input Frequency   fRF           310                   350   MHz                          2.3

MI/X Input Frequency fMI            310                   350   MHz                          2.4

3 dB IF Frequency     fIF -3 dB     5                     23    MHz                          2.5

Range

Data Sheet                                            27                            Revision 1.6, 2010-12-21
                                                                                                  TDA 5201
                                                                 ASK Single Conversion Receiver

                                                                                     Electrical Characteristics

Table 6 Operating Range, Ambient Temperature TAMB = - 40 C ... + 85 C (cont'd)

Parameter                  Symbol         Values                Unit Note /                Test Number

                                    Min.  Typ.       Max.             Test Condition               2.6
                                                                                                   2.7
Power Mode Off             VOFF     0                0.8        V                                  2.8

Power Mode Off             VON      2                VCC        V                                  2.9

Gain Control Voltage, VTHRES 2.8                     VCC-1 V

LNA high gain state

Gain Control Voltage, VTHRES 0                       0.7        V

LNA low gain state

Attention: Test  means that the parameter is not subject to production test.
               It was verified by design/characterization.

5.1.3 AC/DC Characteristics

AC/DC characteristics involve the spread of values guaranteed within the specified voltage and ambient
temperature range. Typical characteristics are the median of the production.

Table 7 AC/DC Characteristics with TAMB = 25 C, VCC = 4.5 ... 5.5 V

Parameter                  Symbol         Values                 Unit Note /               Test Number

                                    Min. Typ.        Max.             Test Condition

Supply Current

Supply current             IS PDWN        50         70          nA Pin 27 (PDWN)          3.1
standby mode
                                                                      open or tied to 0 V

Supply current             IS             4.6        5           mA                        3.2

LNA - Signal Input LNI (PIN 3), VTHRES > 3.3 V, High Gain Mode

Average Power Level RFin                  -113                   dBm Manchester             3.3

at BER = 2E-3                                                         encoded data rate

(Sensitivity)                                                         4 kBit, 280 kHz IF

                                                                      Bandwidth

Input impedance            S11 LNA        0.895 /                                           3.4
                           P1dBLNA        -25.5 deg
fRF = 315 MHz              IIP3LNA        -14                    dBm                        3.5
                           LOLNI
Input level @ 1 dB C.P.                   -10                    dBm fin = 315 MHz &  3.6

fRF = 315 MHz                             -119                            317 MHz

Input 3rd order intercept                                        dBm                        3.7

point fRF = 315 MHz

LO signal feedthrough at
antenna port

LNA - Signal Output LNO (PIN 6), VTHRES > 3.3 V, High Gain Mode

Gain fRF = 315 MHz         S21 LNA        1.577 /                                           3.8
                                          150.3 deg

Output impedance,          S22 LNA        0.897 /                                           3.9
                           GAntMI         -10.3 deg                                         3.10
fRF = 315 MHz
                                          21                     dB
Voltage Gain Antenna to

MI fRF = 315 MHz

Data Sheet                                      28                            Revision 1.6, 2010-12-21
                                                                                                TDA 5201
                                                               ASK Single Conversion Receiver

                                                                                   Electrical Characteristics

Table 7 AC/DC Characteristics with TAMB = 25 C, VCC = 4.5 ... 5.5 V (cont'd)

Parameter                  Symbol                Values        Unit Note /                   Test Number

                                      Min. Typ.          Max.             Test Condition

Noise Figure               NFLNA             2                 dB Excluding                   3.11

                                                                          matching network

                                                                          loss see Appendix

LNA - Signal Input LNI, VTHRES = GND, Low Gain Mode

Input impedance            S11 LNA           0.918 /                                          3.12
                                             -25.2 deg
fRF = 315 MHz

Input level @ 1 dB C. P. P1dBLNA             -7                dBm Matched input  3.13

fRF = 315 MHz

Input 3rd order intercept IIP3LNA            -13               dBm fin = 315 MHz and                  3.14

point fRF = 315 MHz                                                     317 MHz

LNA - Signal Output LNO, VTHRES = GND, Low Gain Mode

Gain fRF = 315 MHz         S21 LNA           0.007 /                                          3.15
                                             153.7 deg

Output impedance           S22 LNA           0.907 /                                          3.16
                                             -10.5 deg                                                3.17
,fRF = 315 MHz

Voltage Gain Antenna to GAntMI               2                 dB
MI fRF = 315 MHz

AGC - Signal 3VOUT (PIN 24)

Output voltage             V3VOUT            3                 V                                      3.18
                                                                                                      3.19
Current out                I3VOUT                        50    A

AGC - Signal THRES (PIN 23)

Input Voltage range        VTHRES     0                  VCC-1 V          See chapter 4.1             3.20
LNA low gain mode          VTHRES     0                                                               3.21
LNA high gain mode         VTHRES     3.31)                           V   Voltage must not            3.22
                                                                          be higher than
Current in                 ITHRES_in         5           VCC-11) V                                    3.23
                                                                          VCC-1 V
                                                                      nA
                                                                                                   

AGC - Signal TAGC (PIN 4)

Current out,               ITAGC_out         4.2               A RSSI > VTHRES                       3.24

LNA low gain state

Current in,                ITAGC_in          1.5               A RSSI < VTHRES                       3.25

LNA high gain state

MIXER - Signal Input MI/MIX (PINS 8/9)

Input impedance            S11 MIX           0.954 /           dBm                            3.26
                           IIP3MIX           -10.9 deg                                        3.27
fRF = 315 MHz
                                             -25
Input 3rd order intercept
point

MIXER - Signal Output IFO (PIN 12)

Output impedance           ZIFO              330                                                      3.28

Data Sheet                                        29                           Revision 1.6, 2010-12-21
                                                                                                  TDA 5201
                                                                 ASK Single Conversion Receiver

                                                                                     Electrical Characteristics

Table 7 AC/DC Characteristics with TAMB = 25 C, VCC = 4.5 ... 5.5 V (cont'd)

Parameter              Symbol                      Values        Unit Note /                Test Number

                                    Min. Typ.              Max.            Test Condition

Conversion Voltage Gain GMIX             +21                     dB                                  3.29
                                                                                             3.30
fRF = 315 MHz

Noise Figure, SSB      NFMIX             13                      dB

(~DSB NF + 3 dB)

RF to IF isolation     ARF-IF            46                      dB                          3.31

LIMITER - Signal Input LIM/LIMX (PINS 17/18)

Input Impedance        ZLIM         264  330               396                               3.32
RSSI dynamic range                                                                                   3.33
RSSI linearity         DRRSSI       60   1                80    dB
Operating frequency                      10.7                                                3.34
(3 dB points)          LINRSSI                                   dB                          3.35

                       fLIM         5                      23    MHz

DATA FILTER

Useable bandwidth      BWBB FILT                           100   kHz                         3.36

RSSI Level at Data Filter RSSIlow        1.1                     V LNA in high gain         3.37
                                                                                            3.38
Output SLP                                                               RFIN = -103 dBm

RSSI Level at Data Filter RSSIhigh       2.65                    V LNA in high gain

Output SLP                                                               RFIN = -30 dBm

SLICER - Signal Output DATA (PIN 25)

Useable bandwidth      BWBB SLIC                           100   kHz                         3.39
                       Cmax SLIC                                                                     3.40
Capacitive loading of                                      20    pF
output

LOW output voltage     VSLIC_L                  0                       V  Output current   3.41
HIGH output voltage    VSLIC_H                                             = 200 A         3.42
                                    VCC-1.3 VCC-1          VCC-0.7 V

Output current         ISLIC_out                           200   A                         3.43

PEAK DETECTOR - Signal Output PDO (PIN 26)

LOW output voltage     VSLIC_L                  0                V                          3.44
HIGH output voltage    VSLIC_H      -500
Load current           Iload                               VCC-1 V                          3.45

                                                                 A Static load current     3.46

                                                                           must not exceed

                                                                           -500 A

Leakage current        Ileakage          700                     nA                         3.47

CRYSTAL OSCILLATOR - Signals CRST1, CRST2, (PINS 1/28)

Operating frequency    fCRSTL       5                      11    MHz Fundamental            3.48

                                                                           mode, series

                                                                           resonance

Input Impedance        Z1-28             -760                                                3.49
@ ~5 MHz
                                         + j580

Input Impedance        Z1-28             -600                                                3.50
@ ~10 MHz
                                         + j870

Data Sheet                                         30                               Revision 1.6, 2010-12-21
                                                                                                        TDA 5201
                                                                       ASK Single Conversion Receiver

                                                                                           Electrical Characteristics

Table 7 AC/DC Characteristics with TAMB = 25 C, VCC = 4.5 ... 5.5 V (cont'd)

Parameter                 Symbol             Values                    Unit Note /            Test Number

                                     Min. Typ.           Max.              Test Condition

Serial Capacity           CS5 = C1        9.3                          pF                     3.51

@ ~5 MHz

Serial Capacity           CS10 = C1       6.4                          pF                     3.52

@ ~10 MHz

PLL - Signal LF (PIN 15)

Tuning voltage relative to VTUNE     0.4  1.6            2.4           V                      3.53

VCC

POWER DOWN MODE - Signal PDWN (PIN 27)

Power Mode On             VON        2.8                 VCC           V                      3.54
                                     0                                                        3.55
Power Mode Off            VOff                           0.8           V                      3.56
                                                 19                                           3.57
Input bias current PDWN IPDWN                    1                     A

Start-up Time until valid TSU                                          ms Depends on the
                                                                                used crystal
IF signal is detected

PLL DIVIDER - Signal CSEL (PIN 16)

fCRSTL range 5.xx MHz VCSEL          1.4                 42)           V or open              3.58
                                                                                              3.59
fCRSTL range 10.xx MHz VCSEL         0                   0.2           V                      3.60

Input bias current CSEL ICSEL             5                            A CSEL tied to GND

1) See Chapter 4.1, Choice of LNA Threshold Voltage and Time Constant

2) Maximum voltage in Power-On state is 4 V, but in PDWN-state the maximum voltage is 2.8 V.

Attention: Test  means that the parameter is not subject to production test.
               It was verified by design/characterization.

Data Sheet                                           31                             Revision 1.6, 2010-12-21
                                                                                  TDA 5201
                                                 ASK Single Conversion Receiver

                                                                     Electrical Characteristics

5.2         Test Board

5.2.1 Test Circuit

The device performance parameters marked with  in Chapter 5.1.3 are not subject to production test. They were
verified by design/characterization.

Figure 11 Schematic of the Evaluation Board

Data Sheet                                   32  Revision 1.6, 2010-12-21
                                                                                    TDA 5201
                                                   ASK Single Conversion Receiver

                                                                       Electrical Characteristics

5.2.2 Test Board Layouts

Figure 12 Top Side of the Evaluation Board

Figure 13 Bottom Side of the Evaluation Board

Data Sheet                                     33  Revision 1.6, 2010-12-21
                                                                                                               TDA 5201
                                                                             ASK Single Conversion Receiver

                                                                                                                  Electrical Characteristics

Figure 14 Component Placement on the Evaluation Board

Data Sheet  34  Revision 1.6, 2010-12-21
                                                                            TDA 5201
                                           ASK Single Conversion Receiver

                                                               Electrical Characteristics

5.2.3 Bill of Materials

The following components are necessary for evaluation of the TDA5201 at 315 MHz without use of a Microchip
HCS515 decoder.

Table 8     Bill of Materials          Specification
Ref               Value                0805, 5 %
R1                100 k                0805, 5 %
R2                100 k                0805, 5 %
R3                820 k                0805, 5 %
R4                120 k                0805, 5 %
R5                180 k                0805, 5 %
R6                10 k                 Toko, PTL2012-F15N0G
L1                15 nH                0805,COG, 2 %
L2                12 pF                0805, COG, 0.1 pF
C1                3.3 pF               0805, COG, 0.1 pF
C2                10 pF                0805, COG, 0.1 pF
C3                6.8 pF               0805, COG, 5 %
C4                100 pF               1206, X7R, 10 %
C5                47 nF                Toko, PTL2012-F15N0G
C6                15 nH                0805, COG, 5 %
C7                100 pF               0805, COG, 5 %
C8                33 pF                0805, COG, 5 %
C9                100 pF               0805, X7R, 10 %
C10               10 nF                0805, X7R, 10 %
C11               10 nF                0805, COG, 5 %
C12               220 pF               0805, X7R, 10 %
C13               47 nF                0805, COG, 5 %
C14               470 pF               0805, X7R, 10 %
C15               47 nF                0805, COG, 0.1 pF
C16               18 pF                0805, COG, 2 %
C17               12 pF                HC49/U, fundamental mode, CL = 12 pF,
Q2                (315 + 10.7 MHz)/32  315 MHz: Jauch Q 10.17813-S11-1323-12-10/20
                                       Murata
F1              SFE10.7MA5-A           Johnson
X2, X3          142-0701-801           2-pole pin connector
X1, X4, S1, S5                         3-pole pin connector, or not equipped
S4              TDA5201                Infineon
IC1

The following components are necessary in addition to the above mentioned ones for evaluation of the TDA5201
in conjunction with a Microchip HCS515 decoder.

Data Sheet                             35  Revision 1.6, 2010-12-21
Table 9     Bill of Materials Addendum                                                      TDA 5201
Ref               Value                                   ASK Single Conversion Receiver
R21               22 k
R22               100 k                                                           Electrical Characteristics
R23               22 k
R24               820 k                 Specification
R25               560 k                 0805, 5 %
C21               100 nF                0805, 5 %
C22               100 nF                0805, 5 %
IC2               HCS515                0805, 5 %
T1                BC 847B               0805, 5 %
D1                LS T670-JL            1206, X7R, 10 %
                                        1206, X7R, 10 %
                                        Microchip
                                        Infineon
                                        Infineon

Data Sheet                              36  Revision 1.6, 2010-12-21
                                                                                                               TDA 5201
                                                                             ASK Single Conversion Receiver

                                                                                           Appendix - Noise Figure and Gain Circles

Appendix - Noise Figure and Gain Circles

The following gain and noise figure circles were measured utilizing Microlab Stub Stretchers and a HP8514
network analyzer. Maximum gain is shown at point 1 at 18.5 dB, minimum noise figure is 1.9 dB at point 2, step
size of circles is 0.5 dB.

Figure 15 Gain and Noise Circles of the TDA5201 at 315 MHz

Data Sheet  37                                              Revision 1.6, 2010-12-21
www.infineon.com
Published by Infineon Technologies AG
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved