电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

TDA1541A/N2/S1

器件型号:TDA1541A/N2/S1
厂商名称:Philips Semiconductors (NXP Semiconductors N.V.)
厂商官网:https://www.nxp.com/
下载文档

器件描述

文档预览

TDA1541A/N2/S1器件文档内容

                              INTEGRATED CIRCUITS

DATA SHEET

TDA1541A
Stereo high performance 16-bit
DAC

Product specification                              February 1991
File under Integrated Circuits, IC01
Philips Semiconductors                                                               Product specification

  Stereo high performance 16-bit DAC                                                    TDA1541A

FEATURES                                               GENERAL DESCRIPTION

High sound quality                                   The TDA1541A is a stereo 16-bit digital-to-analog
High performance: low noise and distortion, wide     converter (DAC). The ingenious design of the electronic
                                                       circuit guarantees a high performance and superior sound
   dynamic range                                       quality. The TDA1541A is therefore extremely suitable for
4 or 8 oversampling possible                     use in top-end hi-fi digital audio equipment such as high
Selectable two-channel input format                  quality Compact Disc players or digital amplifiers.
TTL compatible inputs.

ORDERING INFORMATION

EXTENDED TYPE                                                     PACKAGE
     NUMBER
                      PINS                          PIN POSITION           MATERIAL   CODE
   TDA1541A(1)         28                                                            SOT117
                                                    DIL                    plastic

Note
1. SOT117; SOT117-1; 1996 August 09.

QUICK REFERENCE DATA

SYMBOL          PARAMETER                             CONDITIONS     MIN.   TYP.     MAX.     UNIT
                                                                      4.5    5.0       5.5      V
VDD     supply voltage; pin 28                      including noise   4.5    5.0       5.5      V
-VDD1   supply voltage; pin 26                      at 0 dB          14.0   15.0      16.0      V
-VDD2   supply voltage; pin 15                      including noise    -     27        40      mA
IDD     supply current; pin 28                      at -60 dB          -     37        50      mA
-IDD1   supply current; pin 26                      at Tamb =          -     25        35      mA
-IDD2   supply current; pin 15                      -20 to +85 C      -     -95       -90     dB
THD     total harmonic distortion                                      -   0.0018               %
                                                    at analog          -     -42     0.0032    dB
THD     total harmonic distortion                   (AOL;AOR)          -    0.79        -       %
                                                                                        -
NL      non-linearity                                                  -     0.5              LSB
                                                                                       1.0
tcs     current settling time to 1LSB                                -     0.5                s
BR      input bit rate at data input;                                                   -
        (pin 3 and 4)                                                  -      -              Mbits/s
fBCK    clock frequency at clock input                                                 6.4
TCFS    full scale temperature coefficient                             -      -               MHz
                                                                           200       6.4
Tamb    operating ambient temperature range                            -                       K-1
Ptot    total power dissipation                                             10-6        -
                                                                     -40      -                 C
                                                                       -               +85     mW
                                                                             700        -

February 1991                                       2
Philips Semiconductors                                     Product specification

  Stereo high performance 16-bit DAC                        TDA1541A

      (1) TDA1542.                   Fig.1 Block diagram.
      (2) 2 NE5534 or equivalent.               3

February 1991
Philips Semiconductors                                  Product specification

  Stereo high performance 16-bit DAC                     TDA1541A

PINNING

SYMBOL        PIN  DESCRIPTION
LE/WS(1)
               1    latch enable input/ word select
BCK(1)              input
DATA L
/DATA(1)       2 bit clock input
DATA R(1)
GND(A)         3    data left channel input/ data
AOR                 input (selected format)
DECOU
GND (D)        4 data right channel input
VDD2
COSC           5 analog ground
DECOU
AOL            6 right channel output
VDD1
OB/TWC(1)      7 to 13 decoupling
VDD
               14 digital ground

               15 -15 V supply voltage

               16,17 oscillator

           18 to 24 decoupling

               25 left channel output

               26 -5 V supply voltage

               27 mode select input

               28 +5 V supply voltage

Note

1. See Table 1 data selection input.

                                                        Fig.2 Pin configuration

FUNCTIONAL DESCRIPTION

The TDA1541A accepts input sample formats in time multiplexed mode or simultaneous mode up to 16-bit word length.
The most significant bit (MSB) must always be first. The flexible input data format allows easy interfacing with signal
processing chips such as interpolation filters, error correction circuits, pulse code modulation adaptors and audio signal
processors (ASP).

The high maximum input bit-rate and fast setting facilitates application in 8 oversampling systems
(44.1 kHz to 352.8 kHz or 48 kHz to 384 kHz) with the associated simple analog filtering function (low order, linear phase
filter).

Input data selection (see also Table 1)

With the input OB/TWC connected to ground, data input (offset binary format) must be in time multiplexed mode. It is
accompanied with a word select (WS) and a bit clock input (BCK) signal. The converted samples appear at the output,
at the first positive going transition of the bit clock signal after a negative going transition of the word select signal.

With OB/TWC connected to VDD the mode is the same but the data format must be in the two's complement.

When input OB/TWC input is connected to VDD1 the two channels of data (L/R) are input simultaneously via DATA L and
DATA R, accompanied with BCK and a latch-enable input (LE). With this mode selected the data must be in offset binary.
The converted samples appear at the output at the positive going transition of the latch enable signal.

The format of the data input signals is shown in Fig.5 and 6.

February 1991                                        4
Philips Semiconductors                                                                  Product specification

  Stereo high performance 16-bit DAC                                                     TDA1541A

True 16-bit performance is achieved by each channel using three 2-bit active dividers, operating on the dynamic element
matching principle, in combination with a 10-bit passive current divider, based on emitter scaling. All digital inputs are
TTL compatible.

Table 1 Input data selection

     OB/TWC                          MODE                     PIN 1      PIN 2       PIN 3         PIN 4
-5 V           simultaneous                               LE         BCK         DATA L        DATA R
0V             time MUX OB                                WS         BCK         DATA OB       not used
+5 V           time MUX TWC                               WS         BCK         DATA TWC      not used

Where:         = latch enable
LE            = word select,
WS
                 LOW = left channel;
BCK             HIGH = right channel
DATA L        = bit clock
DATA R        = data left
DATA OB       = data right
DATA TWC      = data offset binary
MUX OB        = data two's complement
MUX TWC       = mulitplexed offset binary
               = multiplexed two's
                 complement = I2S- format

LIMITING VALUES
In accordance with the Absolute Maximum System (IEC 134)

SYMBOL                             PARAMETER             CONDITIONS              MIN.  MAX.   UNIT
               supply voltage; pin 28                                                      7
VDD            supply voltage; pin 26                                               0      7     V
-VDD1          supply voltage; pin 15                                               0     17     V
-VDD2          storage temperature range                                            0            V
Tstg           operating ambient temperature range                                -55   +150    C
Tamb           electrostatic handling*                                            -40    +85    C
Ves                                                                              -1000  +1000    V

* Equivalent to discharging a 100 pF capacitor through a 1.5 k series resistor.

THERMAL RESISTANCE

SYMBOL                                     PARAMETER                                    TYP.   UNIT
                                                                                         30    K/W
Rth j-a        from junction to ambient

February 1991                                       5
Philips Semiconductors                                                             Product specification

  Stereo high performance 16-bit DAC                                                TDA1541A

CHARACTERISTICS
VDD = 5 V; -VDD1 = 5 V; -VDD2 = 15 V; Tamb = +25 C; mea sured in the circuit of Fig.1; unless otherwise specified

SYMBOL                 PARAMETER                    CONDITIONS       MIN.  TYP.    MAX.  UNIT

Supply

VDD            supply voltage; pin 28                                4.5   5.0     5.5   V
-VDD1          supply voltage; pin 26
-VDD2          supply voltage; pin 15                                4.5   5.0     5.5   V
VGND(A)        voltage difference between
-VGND(D)       analog and digital ground                             14.0  15.0    16.0  V
IDD            supply current; pin 28
-IDD1          supply current; pin 26                                -0.3  0       +0.3  V
-IDD2          supply current; pin 15
                                                                     -     27      40    mA

                                                                     -     37      50    mA

                                                                     -     25      35    mA

Inputs

               input current pins (1, 2, 3 and 4)

-IIL           digital inputs LOW                   VI = 0.8 V       -     -       0.4   mA

IIH            digital inputs HIGH                  VI = 2.0 V       -     -       20    A

               Digital input currents (pin 27)

IOB/TWC           +5 V                                               -     -       1     A
IOB/TWC           0V
IOB/TWC           -5 V                                               -     -       20    A
               input frequency/bit rate
                                                                     -     -       40    A

fBCK           clock input pin 2                                     -     -       6.4   MHz

BR             bit rate data input pin 3 and 4                       -     -       6.4   Mbits/s

fWS            word select input pin 2                               -     -       200   kHz

fLE            latch enable input 1                                  -     -       200   kHz

CI             input capacitance of digital inputs                   -     12      -     pF

Analog outputs (AOL;AOR; see note 1)

Res            resolution                                            -     16      -     bits

IFS            full scale current                                    3.4   4.0     4.6   mA
IZS            zero scale current
TCFS           full scale temperature coefficient                    -     25      50    nA

                                                    Tamb =           -     200   -     K-1
                                                    -20 to +85 C           10-6

Analog outputs (Vref)

EL             integral linearity error             Tamb = 25 C     -     0.5     1.0   LSB

EL             integral linearity error             Tamb =           -     -       1.0   LSB
                                                    -20 to +85 C

EdL            differential linearity error         Tamb = 20 C,    -     0.5     1.0   LSB
                                                    note 2

EdL            differential linearity error         Tamb =           -     -       1.0   LSB
                                                    -20 to +85 C

THD            total harmonic distortion            at 0 dB; note 3  -100  -       -     dB

                                                                     -     0.0010  -     %

February 1991                                       6
Philips Semiconductors                                                                        Product specification

  Stereo high performance 16-bit DAC                                                           TDA1541A

SYMBOL                 PARAMETER                    CONDITIONS         MIN.  TYP.             MAX.    UNIT
                                                                                                       dB
THD            total harmonic distortion            including noise    -       -95              -90
                                                                                                        %
THD                                                 at 0 dB;                 0.0018           0.0032   dB
                                                                               -42               -
tcs                                                 note 3, Fig. 3, 4  -                                %
                                                                              0.79               -     s
|dIO|          total harmonic distortion            including noise    -       0.5               -     dB
|td|                                                                           98                -     dB
SSVR                                                at -60 dB;                < 0.1             0.3    s
                                                                                -               0.2    dB
SSVR                                                note 3, Fig. 3, 4  -       -76               -
                                                                                                       dB
SSVR           settling time 1 LSB                                    -       -84               -
                                                                                                       dB
S/N            channel separation                                      90      -58               -     dB
S/N                                                                            110               -     dB
               unbalance between outputs            note 4             -       104               -
                                                                                                       ns
               time delay between outputs                              -                               ns
                                                                                                       ns
               supply voltage ripple rejection      VDD = +5 V;        -                               ns
                                                    note 4                                             ns
                                                                                                       ns
               supply voltage ripple rejection      VDD1 = -5 V;       -
                                                    note 4                                             ns
                                                                                                       ns
               supply voltage ripple rejection      VDD2 = -15 V;      -                               ns
                                                    note 4                                             ns
                                                                                                       ns
               signal-to-noise ratio                at bipolar zero    -

               signal-to-noise ratio                at full scale      98

Timing (Fig. 5 and 6)

tr             rise time                                               -     -                32
tf             fall time
tCY            bit clock cycle time                                    -     -                32
tHB            bit clock HIGH time
tLB            bit clock LOW time                                      156   -                -
tFBRL          bit clock fall time to latch enable
               rise time                                               46    -                -
tRBFL          bit clock rise time to latch enable
               fall time                                               46    -                -
tSU;DAT        data set-up time
tHD;DAT        data hold time to bit clock                             0     -                -
tHD;WS         word select hold time
tSU;WS         word select set-up time                                 0     -                -

                                                                       32    -                -

                                                                       0     -                -

                                                                       0     -                -

                                                                       32    -                -

Notes to the characteristics

1. To ensure no performance losses, permitted output voltage compliance is 25 mV maximum.

2. Selections have been made with respect to the maximum differential linearity error (EdL):

TDA1541A/N2            bit 1-16 EdL < 1 LSB

TDA1541A/N2/R1         bit 1-16 EdL < 2 LSB

TDA1541A/N2/S1         bit 1-7 EdL < 0.5 LSB
                       bit 8-15 EdL < 1 LSB
                       bit 16 EdL < 0.75 LSB

February 1991                                                 7
Philips Semiconductors                                                                            Product specification

  Stereo high performance 16-bit DAC                                                               TDA1541A

     The S1 version has been specially selected to achieve extremely good performance even for small signals.
3. Measured using a 1 kHz sinewave generated at a sampling rate of 176.4 kHz.
4. Vripple = 100 mV and fripple = 100 Hz.

         (1) Measured including all distortion plus noise at a signal level of -60 dB.
         (2) Measured including all distortion plus noise at a signal level of -0 dB.

                                              Fig.3 Distortion as a function of frequency (4FS).

Notes to Fig.3
The sample frequency 4FS: 176.4 kHz.
Ref: 0 dB is the output level of a full scale digital sine wave stimulus.

February 1991                         8
Philips Semiconductors                                                                            Product specification

  Stereo high performance 16-bit DAC                                                               TDA1541A

        (1) Measured including all distortion plus noise at a signal level of -60 dB.
        (2) Measured including all distortion plus noise at a signal level of -0 dB.

                                              Fig.4 Distortion as a function of frequency (8FS).

Notes to Fig.4
The sample frequency 8FS: 352.8 kHz.
Ref: 0 dB is the output level of a full scale digital sine wave stimulus.

February 1991                         9
Philips Semiconductors                                                        Product specification

  Stereo high performance 16-bit DAC                                           TDA1541A

               Fig.5 Format of input signals; time multiplexed (I2S format).

February 1991  Fig.6 Format of input signals; simultaneous data.
                                              10
Philips Semiconductors                                                                                                         Product specification

  Stereo high performance 16-bit DAC                                                                                            TDA1541A

PACKAGE OUTLINE                                                                                                                             SOT117-1
DhaInPdb2o8ok:, fpulllapasgetwicidthdual in-line package; 28 leads (600 mil)

seating plane                                D                                                                                 ME

                                                                                                    A2 A

               L                                                                           A1

                  Z                     e                                                    wM                    c
                                                                                 b1
                  28                                         b                                                                    (e 1)
                                                                                 15                                               MH

                         pin 1 index

                                                                                                    E

                     1                                                                    14

                                                          0                   5            10 mm

                                                             scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT                A     A1     A2     b       b1     c     D (1)                  E (1)     e        e1    L     ME    MH              w       Z (1)
                  max.   min.   max.                                                                                                           max.

mm                   5.1 0.51 4.0       1.7     0.53 0.32    36.0                   14.1      2.54 15.24     3.9   15.80 17.15           0.25  1.7
                                        1.3     0.38 0.23    35.0                   13.7                     3.4   15.24 15.90

inches            0.20   0.020  0.16    0.066 0.020 0.013    1.41                   0.56      0.10     0.60  0.15  0.62  0.68            0.01 0.067
                                        0.051 0.014 0.009    1.34                   0.54                     0.13  0.60  0.63

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

               OUTLINE                              REFERENCES                                                      EUROPEAN             ISSUE DATE
               VERSION                                                                                             PROJECTION
                                   IEC          JEDEC                         EIAJ                                                         92-11-17
               SOT117-1         051G05                                                                                                     95-01-14
                                             MO-015AH

February 1991                                                                 11
Philips Semiconductors                                                                               Product specification

  Stereo high performance 16-bit DAC                                                                  TDA1541A

SOLDERING                                                          The device may be mounted up to the seating plane, but
                                                                   the temperature of the plastic body must not exceed the
Introduction                                                       specified maximum storage temperature (Tstg max). If the
                                                                   printed-circuit board has been pre-heated, forced cooling
There is no soldering method that is ideal for all IC              may be necessary immediately after soldering to keep the
packages. Wave soldering is often preferred when                   temperature within the permissible limit.
through-hole and surface mounted components are mixed
on one printed-circuit board. However, wave soldering is           Repairing soldered joints
not always suitable for surface mounted ICs, or for
printed-circuits with high population densities. In these          Apply a low voltage soldering iron (less than 24 V) to the
situations reflow soldering is often used.                         lead(s) of the package, below the seating plane or not
                                                                   more than 2 mm above it. If the temperature of the
This text gives a very brief insight to a complex technology.      soldering iron bit is less than 300 C it may remain in
A more in-depth account of soldering ICs can be found in           contact for up to 10 seconds. If the bit temperature is
our "IC Package Databook" (order code 9398 652 90011).             between 300 and 400 C, contact may be up to 5 seconds.

Soldering by dipping or by wave

The maximum permissible temperature of the solder is
260 C; solder at this temperature must not be in contact
with the joint for more than 5 seconds. The total contact
time of successive solder waves must not exceed
5 seconds.

DEFINITIONS

Data sheet status

Objective specification    This data sheet contains target or goal specifications for product development.
Preliminary specification  This data sheet contains preliminary data; supplementary data may be published later.
Product specification      This data sheet contains final product specifications.

Limiting values

Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or
more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation
of the device at these or at any other conditions above those given in the Characteristics sections of the specification
is not implied. Exposure to limiting values for extended periods may affect device reliability.

Application information

Where application information is given, it is advisory and does not form part of the specification.

LIFE SUPPORT APPLICATIONS

These products are not designed for use in life support appliances, devices, or systems where malfunction of these
products can reasonably be expected to result in personal injury. Philips customers using or selling these products for
use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resulting from such
improper use or sale.

February 1991                                                  12
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved