电子工程世界电子工程世界电子工程世界

产品描述

搜索

TCA9555RTWR

器件型号:TCA9555RTWR
器件类别:半导体    模拟混合信号IC   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档

器件描述

1.65 to 5.5V 16-Bit I2C and SMBus I/O Expander With Interrupt Output and Configuration Registers 24-WQFN -40 to 85

参数
产品属性属性值
RatingCatalog
FeaturesConfiguration Registers,Interrupt Pin
Frequency(Max)(kHz)400
Approx. price(US$)0.53 | 1ku
Package GroupSSOP|24,TSSOP|24,VQFN|24,WQFN|24
Operating temperature range(C)-40 to 85
VCC(Max)(V)5.5
GPIOVCC
Addresses8
VCC(Min)(V)1.65
Number of I/Os16

文档预览

TCA9555RTWR器件文档内容

Product                Sample &                   Technical     Tools &   Support &
Folder                 Buy                        Documents     Software  Community

                                                                                                                  TCA9555

                                                                                                                     SCPS200B JULY 2009 REVISED JULY 2015

      TCA9555 Low-Voltage 16-Bit I2C and SMBus I/O
Expander With Interrupt Output and Configuration Registers

1 Features                                              Industrial Automation Equipment

1 Low Standby-Current Consumption of 3 A Max          Products with GPIO-Limited Processors
I2C to Parallel Port Expander
Open-Drain Active-Low Interrupt Output               3 Description
5-V Tolerant I/O Ports
Compatible With Most Microcontrollers                This 16-bit I/O expander for the two-line bidirectional
400-kHz Fast I2C Bus                                 bus (I2C) is designed for 1.65-V to 5.5-V VCC
Configurable Slave Address with 3 Address Pins       operation. It provides general-purpose remote I/O
Polarity Inversion Register                          expansion for most microcontroller families via the I2C
Latched Outputs With High-Current Drive              interface.

    Capability for Directly Driving LEDs               The TCA9555 consists of two 8-bit Configuration
Latch-Up Performance Exceeds 100 mA Per              (input or output selection), Input Port, Output Port,
                                                       and Polarity Inversion (active high or active low
    JESD 78, Class II                                  operation) registers. At power on, the I/Os are
ESD Protection Exceeds JESD 22                       configured as inputs. The system master can enable
                                                       the I/Os as either inputs or outputs by writing to the
    2000-V Human-Body Model (A114-A)                 I/O configuration bits. The data for each input or
    1000-V Charged-Device Model (C101)               output is kept in the corresponding Input or Output
                                                       register. The polarity of the Input Port register can be
                                                       inverted with the Polarity Inversion register.

2 Applications                                                            Device Information(1)

Servers                                                    PART NUMBER PACKAGE      BODY SIZE (NOM)
Routers (Telecom Switching Equipment)
Personal Computers                                   TCA9555            TSSOP (24)  7.80 mm 4.40 mm
Personal Electronics                                                    WQFN (24)   4.00 mm 4.00 mm

                                                       (1) For all available packages, see the orderable addendum at
                                                            the end of the datasheet.

                                         Simplified Schematic

                                                  VCC           P00                       Peripheral
                                                                                            Devices
                       SDA                                      P01
                                                                                      N RESET, EN or
                       SCL                                      P02                         Control Inputs

I2C or SMBus Master    INT                                      P03                   N INT or status
     (e.g. Processor)                                                                       outputs
                                                                P04
                                                                                      N LEDs
                                                                P05                   N Keypad

                                                                P06

                                                                P07

                                                  TCA9555

                                                                P10

                                                                P11

                                                                P12

                                                                P13

                       A2                                       P14

                       A1                                       P15

                       A0                                       P16

                       GND                                      P17

1

         An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
         intellectual property matters and other important disclaimers. PRODUCTION DATA.
TCA9555                                                                                      www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

                                          Table of Contents

   1 Features .................................................................. 1                  9.3 Feature Description................................................. 15
   2 Applications ........................................................... 1                     9.4 Device Functional Modes........................................ 16
   3 Description ............................................................. 1                    9.5 Programming........................................................... 16
   4 Revision History..................................................... 2                        9.6 Register Maps ......................................................... 24
   5 Description (continued)......................................... 3                      10 Application and Implementation........................ 25
   6 Pin Configuration and Functions ......................... 4                                    10.1 Application Information.......................................... 25
   7 Specifications......................................................... 5                      10.2 Typical Application ............................................... 25
                                                                                             11 Power Supply Recommendations ..................... 28
          7.1 Absolute Maximum Ratings ..................................... 5               12 Layout................................................................... 30
          7.2 ESD Ratings.............................................................. 5           12.1 Layout Guidelines ................................................. 30
          7.3 Recommended Operating Conditions....................... 6                             12.2 Layout Example .................................................... 30
          7.4 Thermal Information .................................................. 6       13 Device and Documentation Support ................. 31
          7.5 Electrical Characteristics........................................... 6               13.1 Documentation Support ........................................ 31
          7.6 I2C Interface Timing Requirements........................... 7                        13.2 Community Resources.......................................... 31
          7.7 Switching Characteristics .......................................... 8                13.3 Trademarks ........................................................... 31
          7.8 Typical Characteristics .............................................. 8              13.4 Electrostatic Discharge Caution ............................ 31
   8 Parameter Measurement Information ................ 11                                          13.5 Glossary ................................................................ 31
   9 Detailed Description ............................................ 15                    14 Mechanical, Packaging, and Orderable
          9.1 Overview ................................................................. 15       Information ........................................................... 31
          9.2 Functional Block Diagram ....................................... 15

4 Revision History

Changes from Revision A (July 2009) to Revision B                                            Page

Added Pin Configuration and Functions section, ESD Ratings table, Feature Description section, Device Functional
     Modes, Application and Implementation section, Power Supply Recommendations section, Layout section, Device
     and Documentation Support section, and Mechanical, Packaging, and Orderable Information section .............................. 1

2  Submit Documentation Feedback                                                             Copyright 20092015, Texas Instruments Incorporated

                                          Product Folder Links: TCA9555
www.ti.com                                                                                                            TCA9555

                                                                                      SCPS200B JULY 2009 REVISED JULY 2015

5 Description (continued)

The TCA9555 is identical to the TCA9535, except for the inclusion of the internal I/O pull-up resistor, which pulls
the I/O to a default high when configured as an input and undriven.

Three hardware pins (A0, A1, and A2) are used to program the I2C address, which allows up to eight TCA9555
devices to share the same I2C bus or SMBus. The fixed I2C address of the TCA9555 is the same as the
PCF8575, PCF8575C, and PCF8574, allowing up to eight of these devices in any combination to share the same
I2C bus or SMBus.

Copyright 20092015, Texas Instruments Incorporated                                 Submit Documentation Feedback  3

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                     www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

6 Pin Configuration and Functions

              PW/DW Package                                                 RTW Package
               24-Pin TSSOP                              24-Pin WQFN With Exposed Thermal Pad
                   Top View
                                                                                Top View

       INT 1           24 VCC                                              A2
         A1 2          23 SDA                                                 A1
        A2 3           22 SCL                                                     INT
      P00 4            21 A0                                                           VCC
       P01 5           20 P17                                                              SDA
      P02 6            19 P16                                                                  SCL
      P03 7            18 P15
      P04 8            17 P14                                              24 23 22 21 20 19
      P05 9            16 P13
      P06 10           15 P12                                       P00 1  Exposed                  18 A0
      P07 11           14 P11                                       P01 2   Center                  17 P17
      GND 12           13 P10                                       P02 3                           16 P16
                                                                    P03 4     Pad                   15 P15
                                                                    P04 5                           14 P14
                                                                    P05 6                           13 P13

                                                                           7 8 9 10 11 12

                                                                           P06
                                                                               P07
                                                                                   GND
                                                                                       P10
                                                                                           P11
                                                                                               P12

                                                         The exposed center pad, if used, must be
                                                         connected as a secondary ground or left
                                                         electrically open.

                                          Pin Functions

      PIN

              NO.      TYPE                                         DESCRIPTION

NAME  TSSOP WQFN
       (PW) (RTW)
A0
A1    21           18   Input        Address input 0. Connect directly to VCC or ground.
A2                      Input        Address input 1. Connect directly to VCC or ground.
GND        2       23   Input        Address input 2. Connect directly to VCC or ground.
INT                     GND          Ground
P00        3       24  Output        Interrupt output. Connect to VCC through a pullup resistor.
P01                      I/O         P-port I/O. Push-pull design structure. At power on, P00 is configured as an input.
P02   12           9     I/O         P-port I/O. Push-pull design structure. At power on, P01 is configured as an input.
P03                      I/O         P-port I/O. Push-pull design structure. At power on, P02 is configured as an input.
P04        1       22    I/O         P-port I/O. Push-pull design structure. At power on, P03 is configured as an input.
P05                      I/O         P-port I/O. Push-pull design structure. At power on, P04 is configured as an input.
P06        4       1     I/O         P-port I/O. Push-pull design structure. At power on, P05 is configured as an input.
P07                      I/O         P-port I/O. Push-pull design structure. At power on, P06 is configured as an input.
P10        5       2     I/O         P-port I/O. Push-pull design structure. At power on, P07 is configured as an input.
P11                      I/O         P-port I/O. Push-pull design structure. At power on, P10 is configured as an input.
P12        6       3     I/O         P-port I/O. Push-pull design structure. At power on, P11 is configured as an input.
P13                      I/O         P-port I/O. Push-pull design structure. At power on, P12 is configured as an input.
P14        7       4     I/O         P-port I/O. Push-pull design structure. At power on, P13 is configured as an input.
P15                      I/O         P-port I/O. Push-pull design structure. At power on, P14 is configured as an input.
P16        8       5     I/O         P-port I/O. Push-pull design structure. At power on, P15 is configured as an input.
P17                      I/O         P-port I/O. Push-pull design structure. At power on, P16 is configured as an input.
SCL        9       6     I/O         P-port I/O. Push-pull design structure. At power on, P17 is configured as an input.
SDA                     Input        Serial clock bus. Connect to VCC through a pullup resistor.
VCC   10           7    Input        Serial data bus. Connect to VCC through a pullup resistor.
                       Supply        Supply voltage
      11           8

      13           10

      14           11

      15           12

      16           13

      17           14

      18           15

      19           16

      20           17

      22           19

      23           20

      24           21

4     Submit Documentation Feedback                                 Copyright 20092015, Texas Instruments Incorporated

                                     Product Folder Links: TCA9555
www.ti.com                                                                                                            TCA9555

                                                                                      SCPS200B JULY 2009 REVISED JULY 2015

7 Specifications

7.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)(1)

                                                                                                     MIN        MAX  UNIT

VCC         Supply voltage                                                                           0.5       6    V

VI          Input voltage(2)                                                                         0.5       6    V

VO          Output voltage(2)                                                                        0.5       6    V

IIK         Input clamp current                        VI < 0                                                   20  mA
                                                       VO < 0
IOK         Output clamp current                       VO < 0 or VO > VCC                                       20  mA
                                                       VO = 0 to VCC
IIOK        Input/output clamp current                 VO = 0 to VCC                                            20  mA

IOL         Continuous output low current                                                                       50   mA

IOH         Continuous output high current                                                                      50  mA

ICC         Continuous current through GND                                                                      250
                                                                                                                                 mA
            Continuous current through VCC
                                                                                                                160

Tstg        Storage temperature range                                                                65        150  C

(1) Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings
      only, and functional operation of the device at these or any other conditions beyond those indicated under Recommended Operating
      Conditions is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) The input negative-voltage and output voltage ratings may be exceeded if the input and output current ratings are observed.

7.2 ESD Ratings                         Human body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)              VALUE     UNIT
                                        Charged-device model (CDM), per JEDEC specification JESD22-        2000       V
V(ESD) Electrostatic discharge         C101 (2)                                                           1000

(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
(2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

Copyright 20092015, Texas Instruments Incorporated                                 Submit Documentation Feedback                     5

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                                             www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

7.3 Recommended Operating Conditions

VCC       Supply voltage                                                                                    MIN              MAX    UNIT
                                                                                                            1.65               5.5    V
VIH       High-level input voltage                       SCL, SDA                                    0.7 VCC                 5.5    V
                                                         A2A0, P07P00, P17P10                     0.7 VCC                 5.5
VIL       Low-level input voltage                        SCL, SDA                                           0.5                      V
                                                         A2A0, P07P00, P17P10                            0.5       0.3 VCC     mA
IOH       High-level output current                      P07P00, P17P10                                              0.3 VCC     mA
                                                         P07P00, P17P10                                    40                     C
IOL       Low-level output current                                                                                             10
                                                                                                                                25
TA        Operating free-air temperature                                                                                        85

7.4 Thermal Information

                                                                                             TCA9555

                          THERMAL METRIC(1)                                         PW (TSSOP)        RTW (WQFN)                    UNIT

                                                                                    24 PINS           24 PINS

RJA       Junction-to-ambient thermal resistance                                    108.8                         43.6              C/W
RJC(top)  Junction-to-case (top) thermal resistance                                 54.0
RJB       Junction-to-board thermal resistance                                      62.8                          46.2              C/W
JT        Junction-to-top characterization parameter                                11.1
JB        Junction-to-board characterization parameter                              62.3                          22.1              C/W
RJC(bot)  Junction-to-case (bottom) thermal resistance                               N/A
                                                                                                                  1.5               C/W

                                                                                                                  22.2              C/W

                                                                                                                  10.7              C/W

(1) For more information about traditional and new thermal metrics, see the Semiconductor and IC Package Thermal Metrics application
      report, SPRA953.

7.5 Electrical Characteristics

over recommended operating free-air temperature range (unless otherwise noted)

                          PARAMETER                           TEST CONDITIONS              VCC        MIN TYP(1)             MAX    UNIT
          Input diode clamp voltage                      II = 18 mA                1.65 V to 5.5 V                          1.65     V
VIK       Power-on reset voltage                         VI = VCC or GND, IO = 0    1.65 V to 5.5 V   1.2                            V
VPOR
                                                                                         1.65 V                         1.5

                                                                                                      1.2

                                                         IOH = 8 mA                2.3 V             1.8
                                                                                     3V
                                                                                                      2.6

VOH P-port high-level output voltage(2)                                             4.75 V            4.1                           V
                                                                                    1.65 V
                                                                                                      1.8

                                                         IOH = 10 mA               2.3 V             1.7
                                                                                     3V
                                                                                                      2.5

                                                                                    4.75 V            4

                                          SDA            VOL = 0.4 V                1.65 V to 5.5 V   3                             mA
                                                                                    1.65 V to 5.5 V                                 mA
IOL       Low-level output current        P port(3)      VOL = 0.5 V                1.65 V to 5.5 V   8                 20          mA
                                                         VOL = 0.7 V                1.65 V to 5.5 V                                 mA
                                                                                    1.65 V to 5.5 V   10                24

                                          INT            VOL = 0.4 V                1.65 V to 5.5 V   3

                                          SCL, SDA       VI = VCC or GND                                                            1 A
                                          Input leakage
II        Input leakage current
                                          A2A0 Input
                                          leakage        VI = VCC or GND                                                        1 A

IIH       Input high leakage current      P port         VI = VCC                   1.65 V to 5.5 V                               1 A
                                          P port         VI = GND                   1.65 V to 5.5 V                          100 A
IIL       Input low leakage current

(1) All typical values are at nominal supply voltage (1.8-V, 2.5-V, 3.3-V, or 5-V VCC) and TA = 25C.
(2) Each I/O must be externally limited to a maximum of 25 mA, and each octal (P07P00 and P17P10) must be limited to a maximum

      current of 100 mA, for a device total of 200 mA.

(3) The total current sourced by all I/Os must be limited to 160 mA (80 mA for P07P00 and 80 mA for P17P10).

6     Submit Documentation Feedback                                                 Copyright 20092015, Texas Instruments Incorporated

                                                     Product Folder Links: TCA9555
www.ti.com                                                                                                                   TCA9555

                                                                                             SCPS200B JULY 2009 REVISED JULY 2015

Electrical Characteristics (continued)

over recommended operating free-air temperature range (unless otherwise noted)

            PARAMETER                                        TEST CONDITIONS            VCC             MIN TYP(1)        MAX     UNIT
                                                                                       5.5 V                       100     200     A
                     Operating                          VI = VCC or GND, IO = 0,       3.6 V                         30      75    mA
                     mode                               I/O = inputs, fSCL = 400 kHz,  2.7 V                         20      50    A
                                                        No load                        1.95 V                        10      45
                                                                                                                    1.1     1.5
ICC Quiescent current                    Low inputs     VI = GND, IO = 0, I/O =        5.5 V                        0.7     1.3
                                                        inputs,                        3.6 V                        0.5        1
                                                                                       2.7 V                        0.3     0.9
                                                        fSCL = 0 kHz, No load          1.95 V                       2.5        3
                                                                                       5.5 V                           2    2.6
                            Standby                                                    3.6 V                        1.5     2.5
                            mode                                                       2.7 V                        1.2     2.3
                                                                                       1.95 V
                                         High inputs    VI = VCC, IO = 0, I/O =
                                                        inputs,

                                                        fSCL = 0 kHz, No load

ICC        Additional current in standby mode           One input at VCC 0.6 V,      1.65 V to 5.5 V                    1.5 mA
CI                                                      Other inputs at VCC or GND     1.65 V to 5.5 V
Cio        Input capacitance             SCL            VI = VCC or GND                1.65 V to 5.5 V        3           7 pF
           Input/output pin capacitance  SDA
                                         P port         VIO = VCC or GND                                      3           7       pF

                                                                                                              3.7 9.5

7.6 I2C Interface Timing Requirements

over recommended operating free-air temperature range (unless otherwise noted) (see Figure 14)

                                                                         STANDARD MODE         FAST MODE I2C BUS                  UNIT
                                                                                I2C BUS
                                                                                                                                  kHz
                                                                         MIN           MAX              MIN               MAX      s
                                                                                                           0               400     s
fscl       I2C clock frequency                                                   0     100                                         ns
tsch       I2C clock high time                                                                           0.6                 50    ns
tscl       I2C clock low time                                                    4                       1.3                       ns
tsp        I2C spike time                                                                                                  300     ns
tsds       I2C serial-data setup time                                            4.7                    100                300     ns
tsdh       I2C serial-data hold time                                                                       0               300     ns
ticr       I2C input rise time                                                         50                                          s
ticf       I2C input fall time                                                                 20 + 0.1Cb                          s
tocf       I2C output fall time (10-pF to 400-pF bus)                    250                   20 + 0.1Cb                          s
tbuf       I2C bus free time between Stop and Start                                            20 + 0.1Cb                          s
tsts       I2C Start or repeated Start condition setup                           0                                                 ns
tsth       I2C Start or repeated Start condition hold                                                    1.3
tsps       I2C Stop condition setup                                                    1000              0.6
tvd(Data)                                                                                                0.6
                                                                                       300               0.6
tvd(ack)                                                                                                  50
                                                                                       300
Cb
                                                                                 4.7

                                                                                 4.7

                                                                                 4

                                                                                 4

           Valid-data time               SCL low to SDA output valid             50

           Valid-data time of ACK        ACK signal from SCL low to SDA          0.1   0.9              0.1               0.9 s
           condition                     (out) low

           I2C bus capacitive load                                                     400                                400 pF

Copyright 20092015, Texas Instruments Incorporated                                        Submit Documentation Feedback              7

                                                        Product Folder Links: TCA9555
TCA9555                                                                                                                                                                                          www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

7.7 Switching Characteristics

over recommended operating free-air temperature range, CL  100 pF (unless otherwise noted) (see Figure 15 and Figure 16)

                                    PARAMETER                                      FROM                                                TO                              MIN MAX UNIT
                                                                                  (INPUT)                                         (OUTPUT)

tiv  Interrupt valid time                                                         P port                                           INT                                                           4 s
                                                                                   SCL                                             INT
tir  Interrupt reset delay time                                                    SCL                                            P port                                                         4 s
                                                                                  P port                                           SCL
tpv  Output data valid                                                            P port                                           SCL                                                      200 ns

tps  Input data setup time                                                                                                                                             150                       ns

tph  Input data hold time                                                                                                                                                           1            s

7.8 Typical Characteristics

TA = 25C (unless otherwise noted)

                                55                               VCC = 5 V                                                30
                                50                              VCC = 3.3 V                                                        SCL = VCC
                                45
                                40                                                                                        25
                                35
     ICC Supply Current A  30      fSCL = 400 kHz                                     ICC Supply Current nA      20
                                25      I/Os Unloaded                                                                                   VCC = 5 V
                                20
                                15                                                                                        15
                                10                                                                                                     VCC = 3.3 V

                                 5                                                                                        10
                                 0
                                                                VCC = 2.5 V                                                  5    VCC = 2.5 V
                                   -50
                                                                                                                             0

                                        -25  0          25  50  75           100                                             -50 -25          0              25   50                75 100

                                        TA Free-Air Tem perature C                                                           TA Free-Air Tem perature C

                                    Figure 1. Supply Current vs Temperature                Figure 2. Standby Supply Current vs Temperature

                                70                                                                                        30
                                                                                                                                  VCC = 2.5 V
                                60      fSCL = 400 kHz
                                        I/Os Unloaded                                                                     25

     ICC Supply Current A                                                             ISINK I/O Sink Current mA  20                                      TA = 40C
                                                                                                                                                  TA = 25C
                                50
                                                                                                                          15
                                40

                                30

                                20                                                                                        10
                                                                                                                                                                        TA = 125C
                                10
                                                                                                                           5

                                0                                                                                         0
                                 2.3 2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5
                                                                                                                             0.0  0.1         0.2            0.3  0.4                  0.5  0.6
                                                      VCC Supply Voltage V
                                                                                                                                       VOL Output Low Voltage V

                                Figure 3. Supply Current vs Supply Voltage                 Figure 4. I/O Sink Current vs Output Low Voltage

8    Submit Documentation Feedback                                                                                                Copyright 20092015, Texas Instruments Incorporated

                                                                             Product Folder Links: TCA9555
www.ti.com                                                                                                                                                                                     TCA9555

Typical Characteristics (continued)                                                                                                                            SCPS200B JULY 2009 REVISED JULY 2015

TA = 25C (unless otherwise noted)

                               40                                       TA = 40C                                                        50                                   TA = 40C
                                        VCC = 3.3 V                                                                                                VCC = 5 V

                               35                                                                                                         45

                               30                                                                                                         40

ISINK I/O Sink Current mA                                                                          ISINK I/O Sink Current mA      35

                               25                                                                                                         30                   TA = 25C
                                                     TA = 25C
                                                                                                                                          25
                               20

                               15                                                                                                         20

                                                                                                                                          15

                               10                                                                                                         10                        TA = 125C
                                                                  TA = 125C
                                                                                                                                          5
                                5

                                   0                                                                                                      0

                                      0.0  0.1           0.2    0.3           0.4   0.5           0.6                                         0.0  0.1         0.2        0.3           0.4  0.5  0.6

                                                VOL Output Low Voltage V                                                                            VOL Output Low Voltage V

Figure 5. I/O Sink Current vs Output Low Voltage                                                       Figure 6. I/O Sink Current vs Output Low Voltage

                               300                                                                                                        35

                               275         VCC = 2.5 V, ISINK = 10 m A                                                                            VCC = 2.5 V
                                                                                                                                          30
                               250                                                                     ISOURCE I/O Source Current mA

VOL Output Low Voltage mV  225                                                                                                                                             TA = 40C

                                                                                                                                          25

                               200

                               175                                                                                                        20                   TA = 25C
                                             VCC = 5 V, ISINK = 10 m A

                               150

                               125                                                                                                        15

                               100                                                                                                        10

                                   75      VCC = 2.5 V, ISINK = 1 m A                                                                                                       TA = 125C
                                                                                                                                           5
                                   50                                   VCC = 5 V, ISINK = 1 m A

                                   25

                                   0                                                                                                      0
                                                                                                                                           0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
                                      -50 -25            0      25            50    75            100
                                                                                                                                                                        (VCC VOH) V
                                           TA Free-Air Tem perature C

                                   Figure 7. I/O Sink Current vs Temperature                           Figure 8. I/O Sink Current vs Output High Voltage

                                   50                                                                                                     75
                                            VCC = 3.3 V                                                                                   70 VCC = 5 V

ISOURCE I/O Source Current mA  45                                   TA = 40C                                                        65

                                   40                                                                  ISOURCE I/O Source Current mA  60                              TA = 40C

                                   35                                                                                                     55
                                                             TA = 25C
                                                                                                                                          50
                                   30
                                                                                                                                          45                   TA = 25C

                                   25                                                                                                     40

                                                                                                                                          35

                                   20                                                                                                     30

                                   15                                                                                                     25

                                                                                                                                          20

                                   10                         TA = 125C                                                                  15                        TA = 125C

                                      5                                                                                                   10

                                                                                                                                          5

                                      0                                                                                                   0
                                       0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
                                                                                                                                              0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7
                                                                 (VCC VOH) V
                                                                                                                                                               (VCC VOH) V

Figure 9. I/O Sink Current vs Output High Voltage                                                      Figure 10. I/O Sink Current vs Output High Voltage

Copyright 20092015, Texas Instruments Incorporated                                                                                                          Submit Documentation Feedback           9

                                                                                                  Product Folder Links: TCA9555
TCA9555                                                                                                                                                                                                                       www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

Typical Characteristics (continued)

TA = 25C (unless otherwise noted)

    300                                                                                                                                                             1200

    275                                                                                                                                                             1100  VCC = 5 V
                                                                                                                                                                    1000
    250 VCC = 2.5 V, IOL = 10 m A                                                                                                                                                               TA = 40C
    225                                                                                                                                                              900
    VOH Output High Voltage mV
                                                                      VOH Output High Voltage V200                                                              800

                                                                                                                                         ICC Supply Current A175700

    150                                                                                                                                                             600              TA = 25C

    125  VCC = 5 V, IOL = 10 m A                                                                                                                                    500

    100                                                                                                                                                             400

    75                                                                                                                                                              300
                                                                                                                                                                                                                  TA = 125C
    50
                                                                                                                                                                    200

    25                                                                                                                                                              100

    0                                                                                                                                                               0
                                                                                                                                                                       0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
    -50 -25  0  25                 50  75  100

         TA Free-Air Tem perature C                                                                                                                                             Num ber of I/Os Held Low

    Figure 11. I/O High Voltage vs Temperature  Figure 12. Supply Current vs Number of I/Os Held Low

                                             6
                                                     TA = 25C

                                             5

                                             4
                                                     IOH = 8 m A

                                             3
                                                                       IOH = 10 m A

                                             2

                                             1

                                             0
                                               2.3 2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5
                                                                    VCC Supply Voltage V

                                       Figure 13. Output High Voltage vs Supply Voltage

10  Submit Documentation Feedback                                                                                                                                         Copyright 20092015, Texas Instruments Incorporated

                                           Product Folder Links: TCA9555
www.ti.com                                                                                                                                     TCA9555

8 Parameter Measurement Information                                                                            SCPS200B JULY 2009 REVISED JULY 2015

                                                                                              VCC

                                                       DUT                   RL = 1 k
                                                                   SDA

                                                                                                   CL = 50 pF

                                                       SDA LOAD CONFIGURATION

                                                                   Three Bytes for Complete
                                                                      Device Programming

   Stop          Start Address                                               R/W                               Data                         Data   Stop
Condition        Condition Bit 7 Address                     Address Bit 0                              ACK    Bit 07
                      (MSB) Bit 6                                                                        (A)   (MSB)                        Bit 10 Condition
     (P)                                                       Bit 1 (LSB)
                 (S)                                                                                                                        (LSB)  (P)

                      tscl                             tsch

SCL                             ticr                                                                                            tPHL  tsts         0.7 VCC
           tbuf                           ticf                                                                                                     0.3 VCC
                                                                                                   tsp                          tPLH
SDA                                                                                                                                                0.7 VCC
                                                                                                                                                   0.3 VCC

                 ticf              ticr                                                            tsdh                               tsps
                                         tsds
                      tsth                                                                                            Repeat                 Stop
                                                                                                                         Start        Condition
                    Start or
                    Repeat                                                                                        Condition
                    Start
                    Condition

                                                       VOLTAGE WAVEFORMS

                                                       BYTE DESCRIPTION

                                                             1     I2C address

                                                             2, 3  P-port data

A. CL includes probe and jig capacitance.
B. All inputs are supplied by generators having the following characteristics: PRR  10 MHz, ZO = 50 , tr/tf  30 ns.
C. All parameters and waveforms are not applicable to all devices.

                         Figure 14. I2C Interface Load Circuit and Voltage Waveforms

Copyright 20092015, Texas Instruments Incorporated                                                                           Submit Documentation Feedback  11

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                                    www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

                                  Parameter Measurement Information (continued)

                                                                                           VCC

                                                DUT                        RL = 4.7 k
                                                                  INT

                                                                          CL = 100 pF

                                            INTERRUPT LOAD CONFIGURATION

             Start                                   ACK                 16 Bits           ACK
          Condition                             From Slave        (Two Data Bytes)     From Slave

                   Slave Address (PCA9555)      R/W                    From Port

                                                                                                   Data From Port

          S 0 1 0 0 A2 A1 A0 1 A Data 1                                        Data 2 A                Data 3              1P

          1234 5678A                                                                   A

                                                             tir                          tir       B

                                                                                                    B

INT                A                                             Data 1  Data 2          tsps
          tiv                                                                                                  Data 3
Data
Into                A
Port
                     Address

                                     0.7 VCC                    SCL                                                      0.7 VCC
                                                                                                                           0.3 VCC
    INT                              0.3 VCC                            R/W             A

          tiv                                                                                      tir
                                                                                                                               0.7 VCC
      Pn                             0.7 VCC                    INT                                                          0.3 VCC

                                     0.3 VCC

          View A-A                                                                        View B-B

      A. CL includes probe and jig capacitance.
      B. All inputs are supplied by generators having the following characteristics: PRR  10 MHz, ZO = 50 , tr/tf  30 ns.
      C. All parameters and waveforms are not applicable to all devices.

               Figure 15. Interrupt Load Circuit and Voltage Waveforms

12    Submit Documentation Feedback                                                    Copyright 20092015, Texas Instruments Incorporated

                                                Product Folder Links: TCA9555
www.ti.com                                                                                                              TCA9555

                                                                                                                     SCPS200B JULY 2009 REVISED JULY 2015

                  Parameter Measurement Information (continued)

                                                       DUT  Pn

                                                                      CL = 100 pF

                                                                          GND
                                                       P-PORT LOAD CONFIGURATION

            SCL   P00                                       A                                             0.7 VCC
            SDA                                                                    P17

              Pn                                                                                          0.3 VCC

                                                            Slave
                                                            ACK

                                                                      tpv
                                                                      (see Note A)

                                                            Unstable  Last Stable Bit
                                                               Data

                                                       WRITE MODE (R/W = 0)

            SCL   P00                                       A                     P17  0.7 VCC
                                                                             tph       0.3 VCC
                                         tps
            Pn                                                                         0.7 VCC
                                                                                       0.3 VCC

                                                                   READ MODE (R/W = 1)

A. CL includes probe and jig capacitance.
B. tpv is measured from 0.7 VCC on SCL to 50% I/O (Pn) output.
C. All inputs are supplied by generators having the following characteristics: PRR  10 MHz, ZO = 50 , tr/tf  30 ns.
D. The outputs are measured one at a time, with one transition per measurement.
E. All parameters and waveforms are not applicable to all devices.

                             Figure 16. P-Port Load Circuit and Voltage Waveforms

Copyright 20092015, Texas Instruments Incorporated                                  Submit Documentation Feedback  13

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                                                            www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

                                  Parameter Measurement Information (continued)

                                                  VCC

            DUT            RL = 1 k                                                   DUT  Pn
                 SDA                                                                                CL = 100 pF

                                           CL = 50 pF

            SDA LOAD CONFIGURATION                     P-PORT LOAD CONFIGURATION

                                    Start                                                  ACK or Read Cycle
    SCL

       SDA                                                                                 tREC                  0.3 VCC
    RESET                                                                                        tw              VCC/2

                                           tREC

    Pn                                                                                                           VCC/2

                                                                                                                                           tRESET
    A. CL includes probe and jig capacitance.
    B. All inputs are supplied by generators having the following characteristics: PRR  10 MHz, ZO = 50 , tr/tf  30 ns.
    C. The outputs are measured one at a time, with one transition per measurement.
    D. I/Os are configured as inputs.
    E. All parameters and waveforms are not applicable to all devices.

                                Figure 17. Reset Load Circuits and Voltage Waveforms

14  Submit Documentation Feedback                                                     Copyright 20092015, Texas Instruments Incorporated

                                                       Product Folder Links: TCA9555
www.ti.com                                                                                                                       TCA9555

9 Detailed Description                                                                           SCPS200B JULY 2009 REVISED JULY 2015

9.1 Overview
The TCA9555 is a 16-bit I/O expander for the two-line bidirectional bus (I2C) is designed for 1.65-V to 5.5-V VCC
operation. It provides general-purpose remote I/O expansion for most microcontroller families via the I2C
interface.

One of the features of the TCA9555, is that the INT output can be connected to the interrupt input of a
microcontroller. By sending an interrupt signal on this line, the remote I/O can inform the microcontroller if there
is incoming data on its ports without having to communicate via the I2C bus. Thus, the TCA9555 can remain a
simple slave device.

9.2 Functional Block Diagram

            TCA9555            LP Filter                                              Interrupt
            1                                                                           Logic
INT                                I2C Bus
                                   Control
             21      Input                               Shift                        16 Bits     I/O  P07-P00
  A0                 Filter                            Register                                  Port  P17-P10

             2
  A1

             3
  A2

             22
SCL

             23
SDA

VCC  24                                                Write Pulse
                                                       Read Pulse

GND  12              Power-On
                        Reset

A. Pin numbers shown are for the PW package.
B. All I/Os are set to inputs at reset.

                                      Figure 18. Logic Diagram (Positive Logic)

9.3 Feature Description

9.3.1 5-V Tolerant I/O Ports

The TCA9555 features I/O ports which are tolerant of up to 5 V. This allows the TCA9555 to be connected to a
large array of devices. To minimize ICC, any inputs should be sure that the input voltage stays within VIH and VIL
of the device as described in Electrical Characteristics.

Copyright 20092015, Texas Instruments Incorporated                                            Submit Documentation Feedback  15

                                                       Product Folder Links: TCA9555
TCA9555                                                                  www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

Feature Description (continued)

9.3.2 Hardware Address Pins

The TCA9555 features 3 hardware address pins (A0, A1, and A2) to allow the user to program the device's I2C
address by pulling each pin to either VCC or GND to signify the bit value in the address. This allows up to 8
TCA9555 to be on the same bus without address conflicts. See Functional Block Diagram to see the 3 pins. The
voltage on the pins must not change while the device is powered up in order to prevent possible I2C glitches as a
result of the device address changing during a transmission. All of the pins must be tied either to VCC or GND
and cannot be left floating.

9.3.3 Interrupt (INT) Output

An interrupt is generated by any rising or falling edge of the port inputs in the input mode of the TCA9555. After
time, tiv, the signal INT is valid. Resetting the interrupt circuit is achieved when data on the port is changed to the
original setting (IE the port is originally in a high state, but goes low and INT is asserted, then goes back high
before a read on the port is performed. INT will be cleared in this scenario), data is read from the port that
generated the interrupt or in a stop condition on the I2C bus for the TCA9555. Resetting occurs in the read mode
at the acknowledge (ACK) bit or not acknowledge (NACK) bit after the falling edge of the SCL signal. Interrupts
that occur during the ACK or NACK clock pulse can be lost (or be very short) due to the resetting of the interrupt
during this pulse. Each change of the I/Os after resetting is detected and is transmitted as INT.

Reading from or writing to another device does not affect the interrupt circuit, and a pin configured as an output
cannot cause an interrupt. Changing an I/O from an output to an input may cause a false interrupt to occur if the
state of the pin does not match the contents of the Input Port register. Because each 8-bit port is read
independently, the interrupt caused by port 0 is not cleared by a read of port 1, or vice versa.

INT has an open-drain structure and requires a pullup resistor to VCC (Typically 10k  in value).

9.4 Device Functional Modes

9.4.1 Power-On Reset (POR)

When power (from 0 V) is applied to VCC, an internal power-on reset circuit holds the TCA9555 in a reset
condition until VCC has reached VPOR. At that time, the reset condition is released, and the TCA9555 registers
and I2C/SMBus state machine initialize to their default states. After that, VCC must be lowered to below VPORF
and back up to the operating voltage for a power-reset cycle.

9.4.2 Powered-Up

When power has been applied to VCC above VPOR, and the POR has taken place, the device is in a functioning
mode. In this state, the device will be ready to accept any incoming I2C requests and will be monitoring for
changes on the input ports.

9.5 Programming

9.5.1 I/O Port

When an I/O is configured as an input, FETs Q1 and Q2 are off, creating a high-impedance input. The input
voltage may be raised above VCC to a maximum of 5.5 V.

If the I/O is configured as an output, Q1 or Q2 is enabled, depending on the state of the Output Port register. In
this case, there are low-impedance paths between the I/O pin and either VCC or GND. The external voltage
applied to this I/O pin should not exceed the recommended levels for proper operation.

16  Submit Documentation Feedback                                        Copyright 20092015, Texas Instruments Incorporated

                                          Product Folder Links: TCA9555
www.ti.com                                                                                                              TCA9555

Programming (continued)                                                                 SCPS200B JULY 2009 REVISED JULY 2015

           Data From    Configuration                                                                                  Output Port
       Shift Register      Register                                                                                    Register Data
                                                                                                                       VCC
           Data From        DQ                                                          Q1
       Shift Register          FF
                                                                                                         100 k
Write Configuration         CLK Q
                 Pulse                                   DQ
                                                             FF                                 I/O Pin
          Write Pulse                                                                   Q2
                                                         CLK Q
                                                       Output Port                              GND
                                                                                                Input Port
                                                         Register                               Register Data

  Read Pulse                                                        Input Port                  To INT
                                                                     Register
    Data From
Shift Register                                                       DQ
Write Polarity                                                          FF

          Pulse                                                      CLK Q

                                                                           DQ           Polarity
                                                                              FF        Register Data

                                                                           CLK Q
                                                                    Polarity Inversion

                                                                          Register

                         Figure 19. Simplified Schematic of P-Port I/Os

9.5.2 I2C Interface

The TCA9555 has a standard bidirectional I2C interface that is controlled by a master device in order to be
configured or read the status of this device. Each slave on the I2C bus has a specific device address to
differentiate between other slave devices that are on the same I2C bus. Many slave devices will require
configuration upon startup to set the behavior of the device. This is typically done when the master accesses
internal register maps of the slave, which have unique register addresses. A device can have one or multiple
registers where data is stored, written, or read. For more information see the Understanding the I2C Bus
(SLVA704)

The physical I2C interface consists of the serial clock (SCL) and serial data (SDA) lines. Both SDA and SCL lines
must be connected to VCC through a pull-up resistor. The size of the pull-up resistor is determined by the amount
of capacitance on the I2C lines. For further details, refer to I2C Pull-up Resistor Calculation (SLVA689). Data
transfer may be initiated only when the bus is idle. A bus is considered idle if both SDA and SCL lines are high
after a STOP condition.

Copyright 20092015, Texas Instruments Incorporated                                   Submit Documentation Feedback                 17

                                                       Product Folder Links: TCA9555
TCA9555                                                                                     www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

Programming (continued)
The following is the general procedure for a master to access a slave device:
1. If a master wants to send data to a slave:

      Master-transmitter sends a START condition and addresses the slave-receiver.
      Master-transmitter sends data to slave-receiver.
      Master-transmitter terminates the transfer with a STOP condition.
2. If a master wants to receive or read data from a slave:
      Master-receiver sends a START condition and addresses the slave-transmitter.
      Master-receiver sends the requested register to read to slave-transmitter.
      Master-receiver receives data from the slave-transmitter.
      Master-receiver terminates the transfer with a STOP condition.

                                       SCL

                                      SDA

                      ST AR T                Data Transfer                    STOP
                    Condition                                               Condition

               Figure 20. Definition of Start and Stop Conditions

                                        SDA line stable while SCL line is high

    SCL

         1     0                   1    0    1                         0        1      0    ACK

    SDA

         MS B  Bit                 Bit  Bit  Bit                       Bit      Bit    LSB  ACK

                                        Byte: 1010 1010 ( 0xAAh )
                                        Figure 21. Bit Transfer

18  Submit Documentation Feedback                                           Copyright 20092015, Texas Instruments Incorporated

                                        Product Folder Links: TCA9555
www.ti.com                                                                                                                    TCA9555

Programming (continued)                                                                       SCPS200B JULY 2009 REVISED JULY 2015

                                                       Table 1. Interface Definition

       BYTE                                                                         BIT

I2C slave address  7 (MSB)       6                     5    4                            3    2    1                       0 (LSB)
P0x I/O data bus       L
P1x I/O data bus                 H                     L    L                            A2   A1   A0                      R/W
                     P07
                     P17         P06                   P05  P04                          P03  P02  P01                     P00

                                 P16                   P15  P14                          P13  P12  P11                     P10

9.5.2.1 Bus Transactions

Data is exchanged between the master and the TCA9555 through write and read commands, and this is
accomplished by reading from or writing to registers in the slave device.

Registers are locations in the memory of the slave which contain information, whether it be the configuration
information or some sampled data to send back to the master. The master must write information to these
registers in order to instruct the slave device to perform a task.

9.5.2.1.1 Writes

To write on the I2C bus, the master will send a START condition on the bus with the address of the slave, as well
as the last bit (the R/W bit) set to 0, which signifies a write. After the slave sends the acknowledge bit, the master
will then send the register address of the register to which it wishes to write. The slave will acknowledge again,
letting the master know it is ready. After this, the master will start sending the register data to the slave until the
master has sent all the data necessary (which is sometimes only a single byte), and the master will terminate the
transmission with a STOP condition.

See Control Register and Command Byte section to see list of the TCA9555's internal registers and a description
of each one.

Figure 22 shows an example of writing a single byte to a slave register.

Master controls SDA line
Slave controls SDA line

Write to one register in a device

Device (Slave) Address (7 bits)                        Register Address N (8 bits)       Data Byte to Register N (8 bits)

S 0 1 0 0 A2 A1 A0 0 A B7 B6 B5 B4 B3 B2 B1 B0 A D7 D6 D5 D4 D3 D2 D1 D0 A P

START             R/W=0 ACK                                                        ACK                 ACK STOP


                                                       Figure 22. Write to Register

Copyright 20092015, Texas Instruments Incorporated                                         Submit Documentation Feedback         19

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                                                                                www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

Programming (continued)

     Master controls SDA line
     Slave controls SDA line

     Device (Slave) Address (7 bits)                       Register Address 0x02 (8 bits)     Data Byte to Register 0x02 (8 bits)

S 0 1 0 0 A2 A1 A0 0 A 0 0 0 0 0 1 0 0 A D7 D6 D5 D4 D3 D2 D1 D0 A P

START                                  R/W=0 ACK                                           ACK                                                                         ACK STOP

                                       Figure 23. Write to the Polarity Inversion Register

SCL  123 456 78 9

                        Slave Address                      Command Byte  Data to Port 0                                                           Data to Port 1

SDA S 0 1 0 0 A2 A1 A0 0 A 0 0 0 0 0 0 1 0 A 0.7                                      Data 0    0.0 A 1.7                                                      Data 1  1.0 A P

       Start Condition                 R/W Acknowledge                   Acknowledge                                                              Acknowledge
Write to Port                                  From Slave                From Slave                                                               From Slave

Data Out from Port 0                                                                                                                         tpv                       Data Valid
Data Out from Port 1                                                                                                                                                               tpv
                                          Figure 24. Write to Output Port Registers

20   Submit Documentation Feedback                                                              Copyright 20092015, Texas Instruments Incorporated

                                                           Product Folder Links: TCA9555
www.ti.com                                                                                                                     TCA9555

                                                                                               SCPS200B JULY 2009 REVISED JULY 2015

Programming (continued)

9.5.2.1.2 Reads

Reading from a slave is very similar to writing, but requires some additional steps. In order to read from a slave,
the master must first instruct the slave which register it wishes to read from. This is done by the master starting
off the transmission in a similar fashion as the write, by sending the address with the R/W bit equal to 0
(signifying a write), followed by the register address it wishes to read from. Once the slave acknowledges this
register address, the master will send a START condition again, followed by the slave address with the R/W bit
set to 1 (signifying a read). This time, the slave will acknowledge the read request, and the master will release
the SDA bus but will continue supplying the clock to the slave. During this part of the transaction, the master will
become the master-receiver, and the slave will become the slave-transmitter.

The master will continue to send out the clock pulses, but will release the SDA line so that the slave can transmit
data. At the end of every byte of data, the master will send an ACK to the slave, letting the slave know that it is
ready for more data. Once the master has received the number of bytes it is expecting, it will send a NACK,
signaling to the slave to halt communications and release the bus. The master will follow this up with a STOP
condition.

See Control Register and Command Byte section to see list of the TCA9555's internal registers and a description
of each one.

Figure 25 shows an example of reading a single byte from a slave register.

Master controls SDA line
Slave controls SDA line

Read from one register in a device

Device (Slave) Address (7 bits)  Register Address N (8 bits)  Device (Slave) Address (7 bits)  Data Byte from Register N (8 bits)

S 0 1 0 0 A2 A1 A0 0 A B7 B6 B5 B4 B3 B2 B1 B0 A Sr 0 1 0 0 A2 A1 A0 1 A D7 D6 D5 D4 D3 D2 D1 D0 NA P

START       R/W=0 ACK                                         ACK Repeated START      R/W=1 ACK  NACK STOP

                                                       Figure 25. Read from Register

After a restart, the value of the register defined by the command byte matches the register being accessed when
the restart occurred. For example, if the command byte references Input Port 1 before the restart, and the restart
occurs when Input Port 0 is being read, the stored command byte changes to reference Input Port 0. The original
command byte is forgotten. If a subsequent restart occurs, Input Port 0 is read first. Data is clocked into the
register on the rising edge of the ACK clock pulse. After the first byte is read, additional bytes may be read, but
the data now reflect the information in the other register in the pair. For example, if Input Port 1 is read, the next
byte read is Input Port 0.

Data is clocked into the register on the rising edge of the ACK clock pulse. There is no limitation on the number
of data bytes received in one read transmission, but when the final byte is received, the bus master must not
acknowledge the data.

Copyright 20092015, Texas Instruments Incorporated                                          Submit Documentation Feedback       21

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                                                                                  www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

Programming (continued)

SCL  123456789

                                                                                         I0.x                     I1.x                   I0.x                  I1.x

SDA S 0 1 0 0 A2 A1 A0 1 A 7 6 5 4 3 2 1 0 A 7 6 5 4 3 2 1 0 A 7 6 5 4 3 2 1 0 A 7 6 5 4 3 2 1 0 1 P

                       R/W      Acknowledge                                                       Acknowledge               Acknowledge           Acknowledge            No Acknowledge
                                From Slave                                                        From Master               From Master           From Master               From Master

Read From Port 0

Data Into Port 0

Read From Port 1

Data Into Port 1

INT

                  tiv           tir

     A. Transfer of data can be stopped at any time by a Stop condition. When this occurs, data present at the latest
           acknowledge phase is valid (output mode). It is assumed that the command byte previously has been set to 00 (read
           Input Port register).

     B. This figure eliminates the command byte transfer, a restart, and slave address call between the initial slave address
           call and actual data transfer from the P port.

                                     Figure 26. Read Input Port Register, Scenario 1

SCL  123456789

                                                                                         I0.x                     I1.x                   I0.x                  I1.x

SDA S 0 1 0 0 A2 A1 A0 1 A                                                               00       A               10     A                03   A                     12             1P

                                 Acknowledge                                                         Acknowledge            Acknowledge           Acknowledge            No Acknowledge
                       R/W From Slave                                                                From Master            From Master           From Master               From Master

                                                                               tph                                          tps
Read From Port 0

Data Into Port 0       Data 00                                                           Data 01               Data 02           Data 03
Read From Port 1                                                                                     tph
Data Into Port 1                Data 10                                                                                                           tps
                                                                                                                Data 11                                     Data 12

INT

                  tiv                                                               tir

     A. Transfer of data can be stopped at any time by a Stop condition. When this occurs, data present at the latest
           acknowledge phase is valid (output mode). It is assumed that the command byte previously has been set to 00 (read
           Input Port register).

     B. This figure eliminates the command byte transfer, a restart, and slave address call between the initial slave address
           call and actual data transfer from the P port.

                                     Figure 27. Read Input Port Register, Scenario 2

22   Submit Documentation Feedback                                                                                               Copyright 20092015, Texas Instruments Incorporated

                                                                                                  Product Folder Links: TCA9555
www.ti.com                                                                                                                                          TCA9555

Programming (continued)                                                                                             SCPS200B JULY 2009 REVISED JULY 2015
9.5.3 Device Address
Figure 28 shows the address byte of the TCA9555.

                                                                                                               R/W
                                                                                Slave Address

                                                                         0 1 0 0 A2 A1 A0

                                                                 Fixed Programmable

                                                       Figure 28. TCA9555 Address

                                                       Table 2. Address Reference

                           INPUTS                             I2C BUS SLAVE ADDRESS

                       A2  A1                          A0  32 (decimal), 0x20 (hexadecimal)
                                                           33 (decimal), 0x21 (hexadecimal)
                       L   L                           L   34 (decimal), 0x22 (hexadecimal)
                                                           35 (decimal), 0x23 (hexadecimal)
                       L   L                           H   36 (decimal), 0x24 (hexadecimal)
                                                           37 (decimal), 0x25 (hexadecimal)
                       L   H                           L   38 (decimal), 0x26 (hexadecimal)
                                                           39 (decimal), 0x27 (hexadecimal)
                       L   H                           H

                       H   L                           L

                       H   L                           H

                       H   H                           L

                       H   H                           H

The last bit of the slave address defines the operation (read or write) to be performed. A high (1) selects a read
operation, while a low (0) selects a write operation.

9.5.4 Control Register and Command Byte

Following the successful acknowledgment of the address byte, the bus master sends a command byte that is
stored in the control register in the TCA9555. Three bits of this data byte state the operation (read or write) and
the internal register (input, output, polarity inversion, or configuration) that will be affected. This register can be
written or read through the I2C bus. The command byte is sent only during a write transmission.

Once a command byte has been sent, the register that was addressed continues to be accessed by reads until a
new command byte has been sent.

                              0 0 0 0 0 B2 B1 B0

                              Figure 29. Control Register Bits

                                                       Table 3. Command Byte

CONTROL REGISTER BITS          COMMAND                             REGISTER                                           PROTOCOL       POWER-UP
                               BYTE (HEX)                                                                                             DEFAULT
B2  B1  B0                                                         Input Port 0                                        Read byte
                                    0x00                           Input Port 1                                        Read byte      xxxx xxxx
0   0   0                           0x01                          Output Port 0                                     Read/write byte   xxxx xxxx
                                    0x02                          Output Port 1                                     Read/write byte   1111 1111
0   0   1                           0x03                   Polarity Inversion Port 0                                Read/write byte   1111 1111
                                    0x04                   Polarity Inversion Port 1                                Read/write byte   0000 0000
0   1   0                           0x05                     Configuration Port 0                                   Read/write byte   0000 0000
                                    0x06                                                                                              1111 1111
0   1   1

1   0   0

1   0   1

1   1   0

Copyright 20092015, Texas Instruments Incorporated                                                               Submit Documentation Feedback  23

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                        www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015                                                                 POWER-UP
                                                                                                          DEFAULT
                                          Table 3. Command Byte (continued)                               1111 1111

    CONTROL REGISTER BITS                 COMMAND          REGISTER                    PROTOCOL
                                          BYTE (HEX)  Configuration Port 1           Read/write byte
    B2  B1         B0
                                               0x07
    1   1          1

9.6 Register Maps

9.6.1 Register Descriptions

The Input Port registers (registers 0 and 1) reflect the incoming logic levels of the pins, regardless of whether the
pin is defined as an input or an output by the Configuration register. It only acts on read operation. Writes to
these registers have no effect. The default value, X, is determined by the externally applied logic level.

Before a read operation, a write transmission is sent with the command byte to indicate to the I2C device that the
Input Port register will be accessed next.

                           Table 4. Registers 0 and 1 (Input Port Registers)

        Bit                I0.7           I0.6  I0.5  I0.4  I0.3               I0.2  I0.1  I0.0
        Default
        Bit                X              X     X     X     X                  X     X                X
        Default
                           I1.7           I1.6  I1.5  I1.4  I1.3               I1.2  I1.1  I1.0

                           X              X     X     X     X                  X     X                X

The Output Port registers (registers 2 and 3) show the outgoing logic levels of the pins defined as outputs by the
Configuration register. Bit values in this register have no effect on pins defined as inputs. In turn, reads from this
register reflect the value that is in the flip-flop controlling the output selection, not the actual pin value.

                           Table 5. Registers 2 and 3 (Output Port Registers)

        Bit                O0.7           O0.6  O0.5  O0.4  O0.3               O0.2  O0.1  O0.0
        Default              1              1     1     1     1                  1     1     1
        Bit
        Default            O1.7           O1.6  O1.5  O1.4  O1.3               O1.2  O1.1  O1.0
                             1              1     1     1     1                  1     1     1

The Polarity Inversion registers (registers 4 and 5) allow polarity inversion of pins defined as inputs by the
Configuration register. If a bit in this register is set (written with 1), the corresponding port pin's polarity is
inverted. If a bit in this register is cleared (written with a 0), the corresponding port pin's original polarity is
retained.

                   Table 6. Registers 4 and 5 (Polarity Inversion Registers)

        Bit                N0.7           N0.6  N0.5  N0.4  N0.3               N0.2  N0.1  N0.0
        Default              0              0     0     0     0                  0     0     0
        Bit
        Default            N1.7           N1.6  N1.5  N1.4  N1.3               N1.2  N1.1  N1.0
                             0              0     0     0     0                  0     0     0

The Configuration registers (registers 6 and 7) configure the directions of the I/O pins. If a bit in this register is
set to 1, the corresponding port pin is enabled as an input with a high-impedance output driver. If a bit in this
register is cleared to 0, the corresponding port pin is enabled as an output.

                   Table 7. Registers 6 and 7 (Configuration Registers)

        Bit                C0.7           C0.6  C0.5  C0.4  C0.3               C0.2  C0.1  C0.0
        Default              1              1     1     1     1                  1     1     1
        Bit
        Default            C1.7           C1.6  C1.5  C1.4  C1.3               C1.2  C1.1  C1.0
                             1              1     1     1     1                  1     1     1

24     Submit Documentation Feedback                                           Copyright 20092015, Texas Instruments Incorporated

                                                Product Folder Links: TCA9555
www.ti.com                                                                                                            TCA9555

10 Application and Implementation                                                     SCPS200B JULY 2009 REVISED JULY 2015

                                                                         NOTE
                 Information in the following applications sections is not part of the TI component
                 specification, and TI does not warrant its accuracy or completeness. TI's customers are
                 responsible for determining suitability of components for their purposes. Customers should
                 validate and test their design implementation to confirm system functionality.

10.1 Application Information

Applications of the TCA9555 will have this device connected as a slave to an I2C master (processor), and the I2C
bus may contain any number of other slave devices. The TCA9555 will typically be in a remote location from the
master, placed close to the GPIOs to which the master needs to monitor or control.

IO Expanders such as the TCA9555 are typically used for controlling LEDs (for feedback or status lights),
controlling enable or reset signals of other devices, and even reading the outputs of other devices or buttons.

10.2 Typical Application

Figure 30 shows an application in which the TCA9555 can be used to control multiple subsystems, and even
read inputs from buttons.

VCC                   10 k 10 k  10 k 10 k                    24  2 k                                      Subsystem 1
(5 V)                                                                                                  (e.g., Temperature
                                                                VCC
            VCC                                        22                                                     Sensor)
                                                                                                      INT
                 SCL                                       SCL       P00 4
  Master                                               23                   5                                 Subsystem 2
Controller SDA                                                                                               (e.g., Counter)
                                                           SDA       P01                                    RESET
           INT                                          1
GND                                                                  P02 6                                       A
                                                           INT              7
                                                                                                  ENABLE
                                                                     P03                                         B

                                                                            8                                          VCC
                                                                     P04                      Controlled Switch
                                                                                              (e.g., CBT Device)
                                                                            9
                                                                     P05                                 ALARM
                                                                                                           Subsystem 3
                                                              TCA9555                                       (e.g., Alarm)

                                                        3 A2           P06 10         Keypad
                                                        2 A1           P07 11
                                                       21 A0           P10 13
                                                                       P11 14
                                                                       P12 15
                                                                       P13 16
                                                                       P14 17
                                                                       P15 18
                                                                       P16 19
                                                              GND P17 20

                                                              12

A. Device address is configured as 0100100 for this example.
B. P00, P02, and P03 are configured as outputs.
C. P01, P04P07, and P10P17 are configured as inputs.
D. Pin numbers shown are for the PW package.

                                               Figure 30. Typical Application

Copyright 20092015, Texas Instruments Incorporated                                 Submit Documentation Feedback  25

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                    www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

Typical Application (continued)

10.2.1 Design Requirements

The designer must take into consideration the system, to be sure not to violate any of the parameters. Table 8
shows some key parameters which must not be violated.

               DESIGN PARAMETER                  Table 8. Design Parameters
        I2C and Subsystem Voltage (VCC)
    Output current rating, P-port sinking (IOL)                                           EXAMPLE VALUE
                                                                                                     5V
             I2C bus clock (SCL) speed
                                                                                                   25 mA
                                                                                                  400 kHz

10.2.2 Detailed Design Procedure

10.2.2.1 Minimizing ICC When I/O Is Used to Control LED

When an I/O is used to control an LED, normally it is connected to VCC through a resistor as shown in Figure 30.
Because the LED acts as a diode, when the LED is off, the I/O VIN is about 1.2 V less than VCC. The ICC
parameter in Electrical Characteristics shows how ICC increases as VIN becomes lower than VCC. For battery-
powered applications, it is essential that the voltage of I/O pins is greater than or equal to VCC when the LED is
off to minimize current consumption.

Figure 31 shows a high-value resistor in parallel with the LED. Figure 32 shows VCC less than the LED supply
voltage by at least 1.2 V. Both of these methods maintain the I/O VIN at or above VCC and prevent additional
supply current consumption when the LED is off.

                                                                                                                 VCC

                                                         LED
                                                                      100 k

                                                 VCC
                                                     Pn

    Figure 31. High-Value Resistor in Parallel With LED

                                                 3.3 V   5V

                                                 VCC         LED
                                                     Pn

    Figure 32. Device Supplied by Lower Voltage

26  Submit Documentation Feedback                                               Copyright 20092015, Texas Instruments Incorporated

                                                 Product Folder Links: TCA9555
www.ti.com                                                                                                                                                  TCA9555

                                                                                                                            SCPS200B JULY 2009 REVISED JULY 2015

10.2.2.2 Pullup Resistor Calculation

The pull-up resistors, RP, for the SCL and SDA lines need to be selected appropriately and take into
consideration the total capacitance of all slaves on the I2C bus. The minimum pull-up resistance is a function of

VCC, VOL,(max), and IOL:

Rp(min)        VCC  - VOL(max)
                     IOL
            =

                                                                                                                                                           (1)

The maximum pull-up resistance is a function of the maximum rise time, tr (300 ns for fast-mode operation, fSCL =
400 kHz) and bus capacitance, Cb:

Rp(max)     =        tr
               0.8473 Cb
                                                                                                                                                           (2)

The maximum bus capacitance for an I2C bus must not exceed 400 pF for standard-mode or fast-mode

operation. The bus capacitance can be approximated by adding the capacitance of the TCA9538, Ci for SCL or
Cio for SDA, the capacitance of wires/connections/traces, and the capacitance of additional slaves on the bus.
For further details, refer to I2C Pull-up Resistor Calculation (SLVA689).

10.2.3 Application Curves

25                                                                                                                     1.8
                                                                        Standard-mode
                                                                        Fast-mode                                      1.6

20                                                                                                                     1.4

Rp(max) (kOhm)                                                                                                         1.2
                                                                                                       Rp(min) (kOhm)
15                                                                                                                     1

10                                                                                                                     0.8

                                                                                                                       0.6

5                                                                                               0.4

0                                                                                               0.2                                                       VCC > 2V
                                                                                                                                                          VCC <= 2
    0 50 100 150 200 250 300 350 400 450                                                          0
                                                                                                     0 0.5 1 1.5 2 2.5 3 3.5 4                         4.5 5 5.5
                            Cb (pF)                                                    D008                                                   VCC (V)
                                                                                                                                                                                 D009
                                                                                             VOL = 0.2 VCC, IOL = 2 mA when VCC  2 V
Standard-mode: fSCL= 100 kHz, tr = 1 s                                                      VOL = 0.4 V, IOL = 3 mA when VCC > 2 V

Fast-mode: fSCL= 400 kHz, tr= 300 ns

    Figure 33. Maximum Pullup Resistance (Rp(max)) vs Bus                                                              Figure 34. Minimum Pullup Resistance (Rp(min)) vs Pullup
                               Capacitance (Cb)                                                                                               Reference Voltage (VCC)

Copyright 20092015, Texas Instruments Incorporated                                                                       Submit Documentation Feedback  27

                                                       Product Folder Links: TCA9555
TCA9555                                                                                                      www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

11 Power Supply Recommendations

In the event of a glitch (data output or input or even power) or data corruption, TCA9555 can be reset to its
default conditions by using the power-on reset feature. Power-on reset requires that the device go through a
power cycle to be completely reset. This reset also happens when the device is powered on for the first time in
an application.

The two types of power-on reset are shown in Figure 35 and Figure 36.

VCC

         Ramp-Up                                 Ramp-Down                                       Re-Ramp-Up

                                                            VCC_TRR_GND

                                                                                                                    Time

         VCC_RT                                  VCC_FT     Time to Re-Ramp                      VCC_RT

                  Figure 35. VCC is Lowered Below 0.2 V or 0 V and Then Ramped Up to VCC

    VCC

                                     Ramp-Down                                    Ramp-Up

                                                 VCC_TRR_VPOR50

         VIN drops below POR levels

                                                                                                                    Time

                                                 Time to Re-Ramp

                                        VCC_FT                                    VCC_RT

         Figure 36. VCC is Lowered Below the POR Threshold, Then Ramped Back Up to VCC

Table 9 specifies the performance of the power-on reset feature for TCA9555 for both types of power-on reset.

                  Table 9. RECOMMENDED SUPPLY SEQUENCING AND RAMP RATES(1)

VCC_FT                                               PARAMETER                    See Figure 35  MIN TYP     MAX    UNIT
VCC_RT                                                                            See Figure 35   0.1        2000    ms
VCC_TRR_GND       Fall rate of VCC                                                See Figure 35   0.1        2000    ms
VCC_TRR_POR50     Rise rate of VCC                                                See Figure 36                      s
                  Time to re-ramp (when VCC drops to GND)                         See Figure 37     1          1.2   s
VCC_GH            Time to re-ramp (when VCC drops to VPOR_MIN 50 mV)                              1           10
                  Level that VCCP can glitch down to, but not cause a functional  See Figure 37                       V
VCC_GW            disruption when VCCX_GW = 1 s                                                   0.7          1.4
                  Glitch width that will not cause a functional disruption when                                      s
VPORF             VCCX_GH = 0.5 VCCx
VPORR             Voltage trip point of POR on falling VCC                                                            V
                  Voltage trip point of POR on rising VCC                                                             V

(1) TA = 40C to 85C (unless otherwise noted)

28       Submit Documentation Feedback                                            Copyright 20092015, Texas Instruments Incorporated

                                                 Product Folder Links: TCA9555
www.ti.com                                                                                                            TCA9555

                                                                                      SCPS200B JULY 2009 REVISED JULY 2015

Glitches in the power supply can also affect the power-on reset performance of this device. The glitch width

(VCC_GW) and height (VCC_GH) are dependent on each other. The bypass capacitance, source impedance, and
device impedance are factors that affect power-on reset performance. Figure 37 and Table 9 provide more

information on how to measure these specifications.

VCC

            VCC_GH

                                                                                                                     Time

                      VCC_GW

                      Figure 37. Glitch Width and Glitch Height

VPOR is critical to the power-on reset. VPOR is the voltage level at which the reset condition is released and all the
registers and the I2C/SMBus state machine are initialized to their default states. The value of VPOR differs based
on the VCC being lowered to or from 0. Figure 38 and Table 9 provide more details on this specification.

                      VCC

      VPOR                                                                            Time
     VPORF

                 POR

                                                                                      Time

                                                       Figure 38. VPOR

Copyright 20092015, Texas Instruments Incorporated                                 Submit Documentation Feedback  29

                                                       Product Folder Links: TCA9555
TCA9555                                                                                      www.ti.com

SCPS200B JULY 2009 REVISED JULY 2015

12 Layout

12.1 Layout Guidelines

     For printed circuit board (PCB) layout of the TCA9555, common PCB layout practices should be followed, but
     additional concerns related to high-speed data transfer such as matched impedances and differential pairs
     are not a concern for I2C signal speeds.

     In all PCB layouts, it is a best practice to avoid right angles in signal traces, to fan out signal traces away
     from each other upon leaving the vicinity of an integrated circuit (IC), and to use thicker trace widths to carry
     higher amounts of current that commonly pass through power and ground traces. By-pass and de-coupling
     capacitors are commonly used to control the voltage on the VCC pin, using a larger capacitor to provide
     additional power in the event of a short power supply glitch and a smaller capacitor to filter out high-
     frequency ripple. These capacitors should be placed as close to the TCA9555 as possible. These best
     practices are shown in Layout Example.

     For the layout example provided in Layout Example, it would be possible to fabricate a PCB with only 2
     layers by using the top layer for signal routing and the bottom layer as a split plane for power (VCC) and
     ground (GND). However, a 4 layer board is preferable for boards with higher density signal routing. On a 4
     layer PCB, it is common to route signals on the top and bottom layer, dedicate one internal layer to a ground
     plane, and dedicate the other internal layer to a power plane. In a board layout using planes or split planes
     for power and ground, vias are placed directly next to the surface mount component pad which needs to
     attach to VCC, or GND and the via is connected electrically to the internal layer or the other side of the board.
     Vias are also used when a signal trace needs to be routed to the opposite side of the board, but this
     technique is not demonstrated in Layout Example.

12.2 Layout Example

                                                                                   SCL0603
                                                                             SDA10k Pull-up
                                                                       VCC
                                                                 INT 0603 Cap

                                                 INTA2 A1

                                          P00  1                                        A0

                                          P01                                           P17

                                          P02                                           P16

                                          P03                                           P15

                                          P04                                           P14

                                          P05                                           P13

                                               P06
                                                     P07
                                                           GND
                                                                 P10
                                                                       P11
                                                                             P12

                                   = Via to GND Plane
                                       Figure 39. TCA9555 Layout Example

30  Submit Documentation Feedback                                                           Copyright 20092015, Texas Instruments Incorporated

                                               Product Folder Links: TCA9555
www.ti.com                                                                                                            TCA9555

13 Device and Documentation Support                                                   SCPS200B JULY 2009 REVISED JULY 2015

13.1 Documentation Support

13.1.1 Related Documentation

For related documentation see the following:
     I2C Pull-up Resistor Calculation, SLVA689

13.2 Community Resources

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective
contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's Terms of
Use.

TI E2ETM Online Community TI's Engineer-to-Engineer (E2E) Community. Created to foster collaboration
                  among engineers. At e2e.ti.com, you can ask questions, share knowledge, explore ideas and help
                  solve problems with fellow engineers.

Design Support TI's Design Support Quickly find helpful E2E forums along with design support tools and
                  contact information for technical support.

13.3 Trademarks
E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.
13.4 Electrostatic Discharge Caution

             These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam
             during storage or handling to prevent electrostatic damage to the MOS gates.

13.5 Glossary

SLYZ022 -- TI Glossary.
     This glossary lists and explains terms, acronyms, and definitions.

14 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most
current data available for the designated devices. This data is subject to change without notice and revision of
this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

Copyright 20092015, Texas Instruments Incorporated                                 Submit Documentation Feedback  31

                                                       Product Folder Links: TCA9555
                                                                                                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                                               20-May-2013

PACKAGING INFORMATION

Orderable Device  Status Package Type Package Pins Package Eco Plan Lead/Ball Finish MSL Peak Temp Op Temp (C)                                                   Device Marking                           Samples
  TCA9555PWR
TCA9555RTWR      (1)           Drawing  Qty  (2)              (3)                                                                                                              (4/5)

                  ACTIVE TSSOP  PW 24 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85                                                             PW555
                                                                   & no Sb/Br)
                                                                                                                                                          PW555
                  ACTIVE  WQFN  RTW 24 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                    & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

                                              Addendum-Page 1
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                                8-Apr-2013

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        3000  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)       4.25  1.15   8.0
TCA9555RTWR                  WQFN RTW 24                                                        12.0  Q2
                                                           330.0 12.4 4.25

                                                   Pack Materials-Page 1
www.ti.com                              PACKAGE MATERIALS INFORMATION

                                                                                                                                        8-Apr-2013

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            3000
                             WQFN  RTW  24                            367.0  367.0  35.0
        TCA9555RTWR

                                        Pack Materials-Page 2
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright 2015, Texas Instruments Incorporated
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved