电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

STV0674

器件型号:STV0674
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

文档预览

STV0674器件文档内容

                                                                                                         STV0674

                                            Tri-mode CMOS digital camera co-processor

Description                                                                  Features

The STV0674 is a flexible, scalable digital camera                           s VGA or CIF CMOS sensor support
co-processor for use with the range of CMOS                                  s Hardware color processing and JPEG
imaging sensor products from STMicroelectronics.
                                                                                compression of image data
The same chipset can be used for a wide range of                             s Still image capture
digital imaging products with unique features and                            s Tethered video operation over USB
price/performance points.
                                                                                q Simultaneous video and audio capture
The STV0674 is designed for use with CIF                                     s USB
(352x288) or VGA (640x480) ST CMOS image
sensors and provides full exposure control, color                               q USB for PC and MacOS (in development)
processing and mode control for these sensors.                               s Flexible external memory options

The STV0674 can be used to implement any of the                                 q SDRAM for lower cost, (8 or 16 bit)
following products:                                                             q FLASH for non volatile storage (Data + Code)
                                                                                q Smartmedia Card for removable data storage
Low cost USB Webcam Camera - a two-chip                                         q EEPROM for code storage
solution providing up to 30 frames per second VGA                            s Record simultaneous video and audio direct
simultaneous video and audio capture.                                           to memory while untethered
                                                                             s Drivers for PC operating systems Win98,
Dual-Mode Camera - USB webcam and CIF or                                        WinME, Win2K and WIn XP.
VGA digital still camera in a single product.

Tri-Mode Camera - USB webcam and digital still
camera with the addition of a `camcorder' mode to
allow simultaneous video and audio capture directly
to external memory for later upload to the PC.

Application Block Diagram

              STMicroelectonics                  STV0674 100TQFP             USB Cable Hardware Enabled   Firmware enabled
                 CMOS Sensor                                                 to Host PC
                                                                                                                     User Interface
              Image                       Video       Video       USB                               NAND            Buttons/ Switches
              Array              5 Processor     Compression      Interface
                                                                                                   FLASH                 OEM
                                                                                                                         Flashgun
                                                                             SDRAM      BOOT                             Module

                                                                                    + EE-                 LCD
                                                                             x16 or x8 -PROM              Driver
Microphone                                                                                                Chip
                                                    Micro
                                 Audio           Processor        GPIO                     SmartMedia     LCD Icon Display
                                 Interface                                   SOCKET Removable                       OR
                                                  Memory
Audio Playback                                                                             Flash card      LCD
                                                                                                           Driver
         POWER OR  Buzzer                                                                                  Chip
           AMP
                                                                                                          LCD Image Display

July 2003                                                   ADCS 7269750C                                                              1/35
                                 STV0674

              Table of Contents

Chapter 1     Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
         1.1  Webcam Mode ..................................................................................................................... 5
         1.2  Dual-Mode (Webcam plus Digital Still Camera) ................................................................... 5
         1.3  Tri-Mode (Webcam plus Digital Still Camera plus Digital Movie/Audio Recorder) ............... 5

Chapter 2     STV0674 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
         2.1  Sensor interface ................................................................................................................... 6
         2.2  Video processor ................................................................................................................... 6
         2.3  Video compressor ................................................................................................................ 6
         2.4  Microcontroller ...................................................................................................................... 7
         2.5  Memory interfaces ................................................................................................................ 7
         2.6  Audio record ......................................................................................................................... 8
         2.7  Audio playback ..................................................................................................................... 8
         2.8  USB PC interface ................................................................................................................. 8
         2.9  Power requirements ............................................................................................................. 8

Chapter 3     STV0674 Application Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
         3.1  Webcam with audio .............................................................................................................. 9
         3.2  Tri-mode camera ................................................................................................................ 10

Chapter 4     Detailed Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
         4.1  Absolute maximum ratings ................................................................................................. 11
         4.2  DC characteristics .............................................................................................................. 11
         4.3  SDRAM interface ............................................................................................................... 13
         4.4  NAND flash interface .......................................................................................................... 15
         4.5  USB interface ..................................................................................................................... 20
         4.6  Audio .................................................................................................................................. 21
         4.7  SFP AC parameters ........................................................................................................... 22
         4.8  Sensor interface ................................................................................................................. 22
         4.9  Device current consumption in run and suspend modes ................................................... 23

Chapter 5     Pinout and Pin Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
         5.1  Device pinout ..................................................................................................................... 24

2/35
STV0674       Pin description .................................................................................................................... 26
         5.2  Package outline and mechanical data ............................................................................... 31
         5.3  External circuits .................................................................................................................. 32
         5.4

Chapter 6     Evaluation Kit and Reference Design Manuals . . . . . . . . . . . . . . . . . . . . . . . . .33
         6.1  Evaluation kit ...................................................................................................................... 33
         6.2  Reference design manuals ................................................................................................ 33

Chapter 7 Ordering Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

              3/35
                              STV0674

      Revision History

      Revision          Date                                     Changes
            A   03/10/2001
            B   16/08/2002    Initial release

      C         17/04/2003    Expansion of AC /DC specifications section 7
                              Added Figures 11 and 14, "Signals identified by functional group"
                26/05/2003    Detail added to Table 10, pull down on SFP 19 required
                              Detail added to Table 10, pull down on SFP 14 required

                              Deletion of any reference to 64TQFP package.

                              DC charascteristics - Changed value for I/O high power current: 2 mA
                              instead of 5.7 mA previously.

4/35
STV0674     Overview

1 Overview

           The STV0674 can be used to implement 3 different low-cost CMOS camera products as detailed
           here below.

1.1 Webcam Mode

           STV0674 allows a two-chip solution to provide a USB webcam, which can acquire and display
           images on the host system at frame rates of up to 30fps VGA. The addition of an external
           microphone allows simultaneous audio acquisition. Custom drivers require an additional low cost
           EEPROM which allows USB parameters such as Vendor ID /Product ID to be customised.

1.2 Dual-Mode (Webcam plus Digital Still Camera)

           While retaining all the features of the webcam, the addition of external storage memory allows the
           functionality of a digital still camera. On-chip JPEG compression permits high-density picture
           storage.

           16Mbit to 128Mbit of SDRAM (8 or 16 bit) and/or 32Mbit to 1Gbit NAND flash memory are
           supported by the device. Also supported are the popular Smart Media Cards (SMC) to extend non-
           volatile storage capability. The wide range of memory support allows the camera builder to tailor the
           system cost to suit their target market.

           A continuous image acquisition mode allows untethered (no host connection) video clips to be
           taken. As an example, with 15:1 compression ratio and 128Mbit memory over two minutes (QVGA
           @10fps) worth of video can be stored and up-loaded for display on the host.

           Full Direct Show driver support for Windows 98SE, ME, Windows 2000, Win XP is available.
           MacOS is currently in development.

1.3 Tri-Mode (Webcam plus Digital Still Camera plus Digital Movie/Audio
         Recorder)

           Again, retaining the features of the dual mode camera, the inclusion of audio record and playback
           circuitry adds another dimension to the product. An in-system microphone allows audio to be
           recorded and played back either via a speaker on the camera or via the host sound system. Audio
           can either be recorded simultaneously with video (camcorder) or independently of image acquisition
           (dictaphone). Audio data can also be downloaded from the host and played back on the camera
           when events take place. This allows any sampled soundbites to be played back on cameras, as
           opposed to the normal beeps from traditional cameras, which offers many possibilities for language
           customisation or licensed "character" cameras.

           As well as the memory and audio options already described, the GPIO and firmware emulation
           make it possible to support other custom peripherals such as icon or area displays.

           Other custom peripherals such as icon or area displays can be support via uncommitted general
           purpose I/O under firmware control.

           ST Microelectronics provides a software development kit (SDK) allowing OEMs to create custom
           PC applications, and an OEM pack to modify drivers to their specific requirements.

            5/35
STV0674 Functional Description    STV0674

2 STV0674 Functional Description

           The STV0674 uses a combination of hardware functions and firmware to implement the required
           features. While the following features are selected and controlled via firmware their operation is
           carried out by dedicated hardware core. All dedicated hardware functions use fixed pin numbers
           which are detailed in Section 5.2.

2.1 Sensor interface

           The sensor interface is compatible with ST Microelectronics CIF and VGA sensors. This interface
           consists of a 5-wire sensor data output with additional sync signals, clocking, and I2C interface for
           configuration. All sensor communications, exposure/gain control, color processing, white balance
           control, and clocking are handled automatically by STV0674.

2.2 Video processor

           The video processor (VP) provides formatted YCbCr 4:2:2-sampled digital video at frame rates up
           to 30 frames per second to the video compressor (VC) module or internal video FIFO. The VP also
           interfaces directly to the image sensors. The interface to the sensor incorporates:

             q a 5-wire data bus SDATA[4:0] that receives both video data and embedded timing references.
             q a 2-wire serial interface SSDA,SSCL that controls the sensor and the sensor register

                 configuration.
             q the sensor clock SCLK.

           The video processing engine performs the following functions on incoming data
             q full colour restoration at each pixel site from Bayer-patterned input data
             q defect correction
             q matrixing/gain on each colour channel for colour purity
             q auto white balance, exposure and gain control
             q peaking for image clarity
             q gamma correction
             q colour space conversion (including hue and saturation control) from raw RGB to YCbCr[4:2:2].

2.3 Video compressor

           The video compression engine performs 3 main functions:
             q Up scaling of input YCbCr 4:2:2 video stream from the VP (typically to scale from QVGA to CIF
                 image formats),
             q Compression and encoding of YCbCr stream into Motion-JPEG (M-JPEG) format,
             q FIFO monitoring.

           The data stream from the VP can be up to VGA size. The scaler in VC can downsize this image.
           Once scaled, the video stream is then converted into M-JPEG format. M-JPEG treats video as a
           series of JPEG still images. The conversion is released via a sequential DCT (Discrete Cosine
           Transform) with Huffman encoding. After transfer through the digiport or over USB, the M-JPEG
           stream can be decoded in the host.

6/35
STV0674                STV0674 Functional Description

       The VC module varies the compression ratio to match the scene and selected frame rate, to the
       FIFO fill state. The VC module is capable of compression ratios of up to 100:1.

       Thumbnails can also be generated within the VC for potential display on an image LCD.

       The final stage of the VC block manages the data transfer rate from the local VC FIFO store to the
       memory or USB core. The VC can perform this management automatically, by employing long-term
       (frame-level) and short-term (block-level) compression management.

2.4 Microcontroller

           The STV0674 has an embedded high-performance 8052 8-bit microcontroller with 32 Kbytes of
           ROM and 32 Kbytes of SRAM available for program memory.

           The device functionality provided by default program ROM is generally sufficient to address all
           needs of a USB-tethered camera.

           In STV0674, code can be executed from the local SRAM as well as default ROM. The default ROM
           provides basic functions such as USB control, memory control, VP setup, systems installation, and
           the transfer of application specific code into the local SRAM.
           In non-tethered applications, the SRAM can be loaded from off-chip EEPROM via I2C or from an
           external flash device. If required in tethered applications, the SRAM can be loaded from the host PC
           via the USB.

           The ROM bootloader will load the application specific firmware code from one of the following
           sources, in order of priority:
            1 EEPROM.
            2 NAND FLASH.
            3 PC host (in the case of a webcam).

2.5 Memory interfaces

2.5.1 NAND FLASH memory/SmartMedia card interface

           The NAND FLASH module for the STV0674 provides a dedicated interface to an external 32 Mbit to
           1 Gbit NAND FLASH chip, and/or 4 Mbyte to 128 Mbyte SmartMedia card.

           NAND flash devices can contain a number of bit errors, and the core may deteriorate over time.
           Both occurrences are handled automatically by STV0674.

           A camera using NAND flash for image storage has the advantage that it can be powered off (e.g.
           auto power off, or for changing batteries) without losing images. No serial EEPROM is required as
           the application specific programme code can be stored in NAND flash memory.

Note: 1 Support for SMC is for 3V3 cards. 5V cards are not supported.

       2 Standard digital camera file formats (e.g. DOS file format, SSFDC) are not supported on SMC cards
           at this time.

2.5.2  SDRAM interface

       The STV0674 can use SDRAM for image storage and is designed to operate with PC66 or better
       compliant devices and supports 16Mbit, 64Mbit and 128Mbit parts in both the x16 SDRAM or x8
       DRAM word widths.

       It is recommended that any SDRAM used have low self refresh Idd.

                       7/35
STV0674 Functional Description                                                   STV0674

2.5.3  EEPROM interface

       The STV0674 supports up to 512Kbit EEPROM to hold application specific firmware code. Also, in
       the case of a tethered only web cam, lower density EEPROMs (down to 1Kbit) can be used to store
       information regarding custom USB Product ID, Vendor ID and power consumption.

2.6 Audio record

           The audio record block consists of a 16bit delta-sigma ADC using sampling frequencies of 8 kHz,
           11.025 kHz, 16 kHz, 22.05 kHz, 32 kHz, 44.1 kHz and 48 kHz, with either differential or single
           ended inputs. The sampled output can be 8 or 16 bit.

2.7 Audio playback

           Audio playback is achieved by an internal Pulse Width Modulator with sample rates of 8kHz,
           11.025kHz, 16kHz, 22.05kHz, 32kHz or 44.1kHz, connected to either an external amplifier chip and
           loudspeaker/ headphone socket or to a simple piezo buzzer.

2.8 USB PC interface

           The STV0674 includes a USB version 1.1 compliant Universal Serial Bus interface which requires
           the minimum of additional hardware. The interface key features are listed here below.

             q Compliant with USB protocol revision 1.1
             q USB audio class compliant
             q USB protocol handling
             q USB device state handling
             q Clock and data recovery from USB
             q Bit stripping and bit stuffing functions
             q CRC5 checking, CRC16 generation and checking
             q Serial to parallel conversion
             q Twin bulk end points (in/out)

           USB drivers are supplied by ST. For USB timing information, please refer to the USB specification
           version 1.1.

2.9 Power requirements

           STV0674 requires a 3V3 supply for I/O and a 1V8 supply for the core.

8/35
STV0674                                                                   STV0674 Application Examples

3 STV0674 Application Examples

       The initial STV0674 released by ST Microelectronics is supplied with generic firmware application
       code to realise one of the following camera types.

3.1 Webcam with audio

3.1.1  Overview
Note:
       This camera uses the minimum of external components and has no user interface, batteries or
       memory for image storage. It is used as a tethered video capture camera over USB, with
       simultaneous audio and video. It is controlled entirely through PC drivers. The application specific
       firmware is downloaded from the PC.

       A custom USB PID/VID can be configured by the use of an EEPROM, if required.

3.1.2 Application diagram

                         Figure 1: Application diagram when using STV0674 as webcam with audio

       lens + IR filter                                      STV0674

                         CMOS Sensor     video                   video      USB                 USB Cable
                          CIF or VGA  processor              compression  interface             to host PC

                              image                                                                  EEPROM
                               array

                          Audio         audio                  micro      external
                         pre-amp      interface              processor    memory
                                                                          interface
       microphone

                                        embedded
                                          memory

                                      (not for image store)

                                                                                                             9/35
STV0674 Application Examples                                                                                                                      STV0674

3.2 Tri-mode camera

3.2.1     Overview

          Applications with the tri-mode camera based on STV0674 range from low-cost cameras containing
          an icon LCD status display, microphone/speaker and small SDRAM chip (for example 16Mbit), to an
          enhanced feature set camera containing a graphical image LCD display for image review, flashgun,
          audio record/playback, NAND flash on the PCB and a SmartMedia flash memory socket.

3.2.2 Application diagram

                           Figure 2: Application diagram when using STV0674 as tri-mode camera

Lens + IR Filter  CMOS Sensor                                STV0674 100TQFP                                   Memory            User Interface
                   CIF or VGA
                                                                                          USB Cable NAND
                                                                                          to Host PC FLASH                               Buttons/
                                                                                                                                         Switches
                                               Video              Video       USB
                  Image               5 Processor            Compression      Interface
                  Array
                                                                                                                                 LCD               QUALITY     HIGH
                                                                                          SDRAM                            BOOT  Driver                         MED
                                                                                                                                 Chip             PICTURES    LOW
                                                                                                                       + EE-                      SECONDS
                                                                                                                                                  MBYTES

                  Microphone                                                              x16 or x8 -PROM

                  Flash               Audio                     Micro          External                                          LCD Status Icon Display
                  Enable/             Interface              Processor         Memory
                                                                               Interface
OEM               Trigger                                                                 EEPROM only required
Flashgun                                                                      Buttons     if no NAND Flash
Module    Audio Playback                                                      Interface                                          LCD     OR
                                                                                                       SmartMedia                Driver
                   POWER OR                                                                            Removable                 Chip    23 PICS
                     AMP                                                                  SOCKET Flash card
                              Buzzer   Embedded
                                       Memory
                                                             LCD Interface
                                      (not for image store)

                                                                                                                                                     640x480

                                                                                                                                 LCD Image Display

10/35
STV0674                                                                     Detailed Specifications

4 Detailed Specifications

4.1 Absolute maximum ratings

                            Description                       Range               Unit

     Operating Temperature                                    0 to 70a            oC

     Storage Temperature                                      -50 to 150          oC

     a. Refer to the sensor datasheet to determine operating temperature range of complete
         application

4.2  DC characteristics

                                         Table 1: DC characteristics

      Parameter                 Description             Min           Typ.  Max       Units Notes
     VDDC                                                                   1.95
     VDDI        Primary power supply (core)            1.55          1.8    3.6            V   Note 4
     VDDP        3.3V power supply for on-chip USB
     VDDA        transceiver and IO                     3.0           3.3                   V
                 Analog supply to the PLL
     Isuspend    Analog supply to the audio front end   1.60          1.8   2.0             V
                 core suspend current
     Ilowpower   I/O suspend current                    3.0           3.3   3.6             V
                 PLL suspend current
     Ihighpower  Audio suspend current                                6                     A
                 Core low power current
     VILU        I/O low power current                                31.5                  A
     VIHU        PLL low power current
     VIHUZ       Audio low power current                              0                     A  Note 5
     VDI         Core high power current
                 I/O high power current                               1.5                   A
                 PLL high power current
                 Audio high power current                             12.5                  mA Note 6
                 USB differential pad D+/D- input low
                                                                      0.9                   mA Note 6
                 USB differential pad D+/D- input high
                 (driven)                                             0.5                   mA Note 6
                 USB differential pad D+/D- input high
                 (floating)                                           1.5                   A  Note 6
                 USB differential pad D+/D- input
                 sensitivity                                          50.4                  mA Note 6

                                                                      2                     mA Note 6

                                                                      0.5                   mA Note 6

                                                                      5.1                   mA Note 6

                                                                            0.8             V

                                                        2.0                                 V
                                                        2.7
                                                        0.2                 3.6             V

                                                                                            V   Note 1

                                                                                                11/35
Detailed Specifications                                                               STV0674

                         Table 1: DC characteristics

        Parameter                 Description               Min    Typ.   Max      Units Notes
       VCM                                                   0.8           2.5
                   USB differential pad D+/D- common         0.0   0.492           V  Note 2
       VOLU        mode voltage                              2.8   2.15
                   USB differential pad D+/D- output low     2.8   1.05   0.3      V
       VOHU        voltage                                   1.3   1.65
                   USB differential pad D+/D- output high     28          3.6      V
       VOHU        voltage                                  1.123
                   USB differential pad D+/D- output high                 3.6      V
       VCRS        voltage                                 0.65VD
                   USB differential pad D+/D- output          D           2.0      V
       Zdrv        signal cross over voltage                 0.4
       VIl         Driver output resistance                               44      
       VIH                                                   2.4
       VHYS        CMOS input low voltage (XTAL_IN)                       0.631    V
       VIl
       VIH         CMOS input high voltage (XTAL_IN)                               V

                   Hysteresis (XTAL_IN)                                            V

                   CMOS input low voltage (TC pad)                        0.35VDD  V  Note 3
                                                                                      Note 3
                   CMOS input high voltage (TC pad)                                V

       Vhyst       Schmitt trigger hysteresis                                      V  Note 3
       VT+         CMOS schmitt input low to high
                   threshold voltage (TC pad)                                      V  Note 3
       VT-         CMOS schmitt input high to low
                   threshold voltage (TC pad)                                      V  Note 3
       VT          Threshold point (TC pad)
       VOH                                                                         V  Note 3
       VOL         Output high voltage (TC pad)
                                                                                   V
                   Output low voltage (TC pad)
                                                                          0.4      V

Note: 1 VDI = |(D+) - (D-)|
       2 VCM includes VDI range.
       3 These figures apply to sfp, sensor_clk, sensor_scl, sensor_sda, test_mode and sensor_db. They do
           not apply to the XTAL_IN pad, these are specified separately.

       4 In normal operation the actual device operating voltage is the worst case figure of the PLL and Core
           supplies, or 1.60V to 1.95V.

       5 Below measurable limits.

       6 See Section 4.9

12/35
STV0674                                                                     Detailed Specifications

4.3 SDRAM interface

Read/write timing diagrams for external synchronous DRAM

                                             Figure 3: SDRAM read timing

             tCK        tCL   tCH

     DCLK    tCMS tCMH  READ                                  NOP           PRECHARGE NOP
       CKE     ACTIVE                                         COLUMN

Command      ROW
  A0-9,BA
        A10  ROW

      DQM    tAS  tAH   tCMS                                          tCMH
         DQ
                                   tAC                        tOH

                  tRCD                                DOUT M       DOUT M + 1 DOUT M + 2 DOUT M + 3
                                   CAS Latency
                                                                      tRC
                                                      tRAS                                                               tRP

                                        DQ sample DQ sample DQ sample DQ sample

                                                                                                                              13/35
Detailed Specifications                                                                          STV0674

                                           Figure 4: SDRAM write timing

             tCK         tCL          tCH

     DCLK    tCMS tCMH         WRITE                        NOP                PRECHARGE NOP
       CKE     ACTIVE                                       COLUMN

Command        ROW
  A0-9,BA
        A10    ROW

      DQM    tAS    tAH  tCMS                                            tCMH
         DQ
                                                      tDS   tDH

                               DIN M       DIN M + 1  DIN M + 2  DIN M + 3

                         tRCD                                    tRC

                                                      tRAS                                  tRP

                                                  Table 2: SDRAM timing

       Symbol     Min          Typ.        Max    Units          Symbol        Min    Typ.  Max  Units
       tCK                     41.67                ns           tDS           20.12               ns
       tCH        20.11        20.83       21.55    tCK          tDH           21.82               ns
       tCL        20.11        20.83       21.55    tCK          tRCD                              tCK
       tAC                                 24.76    ns           tRAS            1                 tCK
       tOH          0                               ns           tRC             2                 tCK
       tCMS       20.27                             ns           tRP             4                 tCK
       tCMH       20.02                             ns           tRRD            2                 tCK
       tAS        20.67                             ns           tAH             2                 ns
                                                                               19.79

Note: 1 The SDRAM interface is designed to operate with SDRAM devices which are compliant with the
           Intel SDRAM Specification Revision 1.7 November 1999. Speed grades 66, 100 and 133MHz are
           compatible.

       2 Above timing assumes 20pF load per pad.

14/35
STV0674                                                                                                Detailed Specifications

4.4 NAND flash interface

4.4.1 Command latch cycle for NAND flash interface

                                                        Figure 5: Command latch cycle

   CLE   tCLS            tCLH
CE_n
WE_n           tWP

   ALE   tALS            tALH
IO[7:0]
               tDS       tDH

               Command

4.4.2 Address Latch Cycle for NAND Flash Interface

                                                          Figure 6: Address latch cycle

   CLE   tCLS       tWC
CE_n
WE_n           tWP       tWH

   ALE         tDS tDH         A9-A16                                                            tALH
IO[0:7]         A0-A7                                                                    A17-A21

                                                                                                       15/35
Detailed Specifications                                                                                    STV0674
4.4.3 Input data latch cycles for NAND Flash interface

                                                        Figure 7: Input data latch cycle

          CLE   tALS       tWC                                                                       tCLH
        CE_n                                                                              DIN511
                      tWP       tWH
          ALE
       WE_n           tDS tDH         DIN1
       IO[0:7]         DIN0

4.4.4 Sequential output cycle after read for NAND Flash interface

                                               Figure 8: Sequential output cycle after read

                           tRC

        CE_n          tRP       tREH
        RE_n
       IO[0:7]  tREA  Dout            Dout                                                Dout
        RB_n     tRR

16/35
STV0674                                                                                 Detailed Specifications
4.4.5 Status read cycle for NAND flash interface

                                                           Figure 9: Status read cycle

   CLE   tCLS           tCLH       tCLS
CE_n              tWP
WE_n
RE_n                         tWHR
IO[0:7]
         tDS tDH                                                    tRSTO
             70h                                                 Status

4.4.6 Read operation for NAND flash interface

                                                            Figure 10: Read operation

CLE

CE_n

WE_n                          tWB

   ALE                                                   tR      Dout0 Dout1 Dout2
RE_n
                                                            tRR
IO[0:7]  00H A0-7 A9-16 A17-21
RB_n

                                                                                        17/35
Detailed Specifications                                                                STV0674
4.4.7 Reset operation for NAND flash interface

                                                           Figure 11: Reset operation

       CLE

       CE_n

       WE_n

       IO[0:7]  FFh

       RB_n

                     tRST

18/35
STV0674                                                                                             Detailed Specifications

4.4.8 AC characteristics for operation

                                                              Table 3: AC characteristics

Symbol                  Parameter             Min                                         Typical   Max    Unit
tCLS     CLE set-up time                      61.36                                          62.4            ns
tCLH     CLE hold time                         83.2                                                  43.2    ns
tWP      WE-n pulse width                      83.2                                          83.2   25.015   ns
tALS     ALE set-up time                      82.64                                          83.2   215.28   ns
tALH     ALE hold time                        82.44                                          83.2   5.015    ns
tDS      Data set-up time                     82.65                                          62.4            ns
tDH      Data hold time                       61.85                                         145.6            ns
tWC      Write cycle time                     145.09                                         62.4            ns
tWH      WE_n high hold time                  61.89                                          83.2            ns
tRR      Ready to RE_n low                    80.99                                                          ns
tRP      RE_n pulse width                      83.2                                            35            ns
tRC      Read cycle time                      187.2                                           104            ns
tREA     RE_n access time                                                                   124.8            ns
tREH     RE_n high hold time                  103.47                                                         ns
tWHR     WE_n high to RE_n low                124.22                                         41.6            ns
tR       Data transfer from cell to register                                                                 s
tWB      WE_n high to busy                                                                                   ns
tRST     Device resetting (Read)                                                                             s

Note: 1 All parameters relating to the CE_n signal are omitted as it is not enabled/disabled during execution
           of any NAND flash operation.

       2 All timings are worst case.

       3 Conforms to both Samsung and Toshiba specifications as outlined in datasheets

                                                                                                                  19/35
Detailed Specifications                                            STV0674

4.5 USB interface

4.5.1 AC electrical characteristics of USB transceiver

           All measurements are fully electrically compliant to Chapter 7 (Electrical requirements) of revision 2
           of the USB specification for full-speed devices (V1.1). The transceiver has been tested with external
           impedance-matching series resistors (27  +/-5%) between the pads and the USB cable.

                                                  Table 4: AC characteristics of USB transceiver

       Parameter               Description     Min    Typ.  Max    Units

       TRANSMIT /OUTPUT STAGE                  4.45   5.82
                                               4.55   5.77
       tlr        fall time                                 7.31   ns
                                                 90
       tlf        rise time                                 6.81   ns
                                               1.425
       tlrfm      rise and fall time matching  14.25        111    %

       SYSTEM

       Rpu        USB differential pad Dp,                  1.575  k

                  Dn pullup Resistor

       Rpd        USB differential pad Dp,                  15.75  k

                  Dn pulldown Resistor

20/35
STV0674                                                                                               Detailed Specifications

4.6 Audio

4.6.1 Audio ADC electrical parameters

                                                   Table 5: Audio/ADC electrical characteristics

Symbol      Parameter               Test conditions           Min. Typ. Max. Unit

Fclk        Clock frequency                                                                           12          MHz

Dutymclk    Clk duty cycle                                    40                                            60    %

Fs          Sample frequency                                  8                                             48    kHz

Vbias       Bias reference voltage  Vbias / Vcc = 3V                                                  1.5         V

Rbias       Vbias impedance         Vbias                                                             5           k

RIN         Input impedance         IN+ / IN-                                                         50          k

Cin         Input capacitance       IN+ / IN-                                                         10          pF

Dyn In      Input dynamic range     ADC Out Full scale IN+ /                                          1.5         Vpp

                                    IN- Gain 0dB (AGC off)

SNR*        Signal / Noise ratio    Sinewave @FS - 3dB                                                82          dB
                                    Gain 0dB

Offset      Offset error            After automatic                                                         100   LSB
                                    calibration

Harma       Signal to peak harmonics Sinewave @FS - 3dB       75                                                  dB

                                    Gain 0dB

                                    Sinewave @FS - 3dB        50                                                  dB

                                    Gain 24dB

PSRR        Power supply rejection  Measured on ADC output                                            40          LSBpp

                                    with a 1kHz 100mVpp

                                    sinewave added to the

                                    3.3V supply

LFc         Low cut-off frequency   Gain 0dB                                                                15    Hz

HFc         High cut-off frequency  ADC out                   0.45                                                Fs

a. Input sine wave 1kHz, Fmclk 11.289 MHz, BW = 10Hz-20 kHz, A-weighting filters, output 16 bits RAW PCM

4.6.2 Audio anti-aliasing filter characteristics

                                                 Table 6: Audio anti-aliasing filter characteristics

  Symbol            Parameter           Test conditions       Min.                                    Typ.  Max.  Unit
Fpassband                           Fs is sampling frequency  0.45                                          0.25   Fs
Ripplepass  Passband frequency                                -0.25                                          0.6   dB
            Passband ripple
Fstopband   0->0.376Fs              Fs is sampling frequency                                                       Fs
            Stopband frequency

                                                                                                                        21/35
Detailed Specifications                                                                                    STV0674

4.7 SFP AC parameters

           Each SFP is a TTL schmitt trigger bidirectional pad Buffer, 3v3 capable with 2mA drive capability
           and Slew-rate Control. The 3.3V IOs comply to the EIA/JEDEC standard JESD8-B. For sake of
           convenience the most important parameters for measurement have been extracted and presented
           below.

                                                              Table 7: SFP AC parameters

            Symbol                      Description          Min.                        Typ.        Max.  Unit
       Slew_rise                                             1.63                        1.83        1.97  V/ns
       Slew_fall         0.3Vcc to 0.6Vcc, CL = 10pF,
                         balanced RL = 1KR to Vdd            2.05                        2.32        2.62  V/ns
                         with RL = 1KR to Vss

                         0.3Vcc to 0.6Vcc, CL = 10pF,
                         balanced RL = 1KR to Vdd
                         with RL = 1KR to Vss

4.8 Sensor interface

                                    Figure 12: Sensor interface timing

                    sensor_clk                          tCK
                    sensor_db[4:0]                                   tCL

                                            tCH

                                                    tAC
                                                                                    tDH

                                                             tDS

                                    Table 8: Sensor interface timing

                          Symbol     Min.              Typ.  Max.                              Unit
                         tCK        0.1875                     24                              MHz
                         tCH        40.02                                                       tCK
                         tCL        40.02                    32.39                              tCK
                         tDS         7.71                                                       ns
                         tDH                                                                    ns
                         tAC           0                                                        ns

Note: 1 The above timings assume that the sensor_clk load is 20pF.

       2 The sensor data setup and hold times are requirements of the STV0674.

       3 tAC represents the maximum allowed clock to data delay from STV0674 sensor_clk pad to the
           STV0674 sensor data pads. (i.e. STV0674 pad to sensor PCB delay + sensor clock to data delay +
           sensor data pad to STV0674 pad PCB delay).

22/35
STV0674  Detailed Specifications

4.9    Device current consumption in run and suspend modes

Note:  The STV0674 power consumption has been estimated based on a webcam configuration. In this
       way, the analysis can specifically consider the device's intrinsic power consumption rather than that
       associated with other system-level components. As STV0674 typically ends up in very low USB or
       battery powered applications, it is important device power consumption is measured in three
       different operating modes representing typical operating conditions in the real application.

       These three modes shall be referred to as low power mode, high power mode and suspend mode.

       Suspend mode is the is the lowest power mode of the device. For the core current, it can be
       effectively equated to `static' power consumption. In this mode, all embedded clocks are stopped
       and all embedded logic blocks, macros, IP, etc. are reset into their low power modes. The XTAL
       oscillator pads (providing main clock source to entire STV0674) are also stopped. The name
       `Suspend' mode historically comes from the device's requirement to comply with USB `suspend'
       mode where the total current drawn from the host PC by the USB peripheral is not allowed to
       exceed 500 A.

       In low power mode, the embedded VP and VC module clocks are disabled and held in reset. The
       VP and VC are the two most power-hungry modules in the STV0674. A limited number of modules
       are enabled in this mode to allow USB enumeration, system-level self-configuration or camera user-
       interface functions. Such modules include the embedded microcontroller, USB core, memory sub-
       systems and SFP core.

       In high power mode. The VP and VC module clocks is enabled and are brought out of reset. This is
       more typical of the real device application in that video data is being generated and processed. In
       measured cases the VP and VC are set up to their fastest (worst-case power) modes of operation
       processing VGA source data from the sensor at full 30 frames-per-second.

       The baseline device power model presented here can be extended to cover other system-level
       configurations. In such cases the core IDD will remain as measured here (30fps/VGA) but the i/o IDD
       is more likely to vary depending for example on which memory type (sdram/nand) is being used.
       The power associated with each pin can be calculated based on its frequency (MHz), capacitive (C)
       and resistive (R) loading.

         23/35
Pinout and Pin Description                                                                                                                                          STV0674

5 Pinout and Pin Description

5.1 Device pinout

                   Figure 13: STV0674 pinout in 100TQFP

                   100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76

                   SFP30
                        SFP3 1
                              SFP32
                                    SFP33
                                          SFP34
                                                SFP1
                                                     VDDC_2
                                                           VSS_2

                                                                SFP2
                                                                      SFP3
                                                                            SFP4
                                                                                  SFP5
                                                                                       SFP6
                                                                                             SFP7
                                                                                                   SFP8
                                                                                                         SFP9
                                                                                                              SFP10
                                                                                                                    SFP11
                                                                                                                           VDDI_2
                                                                                                                                VSS_3
                                                                                                                                      SFP12
                                                                                                                                            SFP35
                                                                                                                                                  SFP3 6
                                                                                                                                                       SFP3 7
                                                                                                                                                             SFP38

       1   SFP29                                                                                                                                                       SFP39 75
                                                                                                                                                                       SFP40 74
       2   SFP28                                                                                                                                                       SFP41 73
                                                                                                                                                                       SFP42 72
       3   SFP27                                                                                                                                                       SFP43 71
                                                                                                                                                                       SFP13 70
       4   SFP26                                                                                                                                                       SFP14 69
                                                                                                                                                                    VDDC_3 68
       5   SFP25                                                                                                                                                       VSS_4 67
                                                                                                                                                                       SFP15 66
       6   SFP0                                                                                                                                                        SFP16 65
                                                                                                                                                                       SFP17 64
       7   VSS_1                                                                                                                                                       SFP18 63
                                                                                                                                                                       SFP19 62
       8   VDDI_1                                                                                                                                                     VDDI_3 61
                                                                                                                                                                     DP/RXD 60
       9   SCLK
                                                                                                                                                                           DN 59
       10 SDATA4                                                                                                                                                       VSS_5 58
                                                                                                                                                                      RESET 57
       11 SDATA3                                                                                                                                                       SFP20 56
                                                                                                                                                                    WAKEUP 55
       12 SDATA2                                                                                                                                                       SFP44 54
                                                                                                                                                                       SFP45 53
       13 SDATA1   STV0674-100TQFP                                                                                                                                     SFP46 52
                           (14x14)                                                                                                                                     SFP47 51
       14 SDATA0

       15 SSDA

       16 SSCL

       17 VDDA

       18 AP

       19 CBS

       20 AN

       21 VSSA

       22 SFP60

       23 SFP59

       24  SFP58

       25  SFP57

                   SFP56
                        SFP55
                              SFP54
                                    SFP53
                                          SFP52
                                               VDDC_1
                                                     VSS_7
                                                           SFP24
                                                                TM0
                                                                      VC
                                                                            TM1
                                                                                  VDDP
                                                                                       VSSP
                                                                                             TM2
                                                                                                   XTALI
                                                                                                         XTALO
                                                                                                              VDDI_4
                                                                                                                    VSS_6
                                                                                                                          SFP23
                                                                                                                                SFP22
                                                                                                                                      SFP21
                                                                                                                                            SFP51
                                                                                                                                                 SFP50
                                                                                                                                                       SFP49
                                                                                                                                                             SFP48

                   26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

24/35
STV0674                                                                 Pinout and Pin Description

                 Figure 14: Signals identified by functional group

                              STV0674

VDDC 3            Power inputs                           XTLI
                 Core                                    XTLO
VDDI          4  I/O                   PLL and clock     VC
                 PLL
VDDP             Audio

VDDA

         VSS  7      Grounds           Audio             AP
                 Common                Test              AN
VSSP                                                     CBS
                 PLL
VSSA
                 Audio

                                                      3  TM

SCLK                               Interrupt/control     RESET
SSDA                                                     WAKEUP
SSCL             Sensor interface
SDATA 5
                 USB interface     Special Function   61 SFP
DP                                          Pins
DN

                                                                 25/35
Pinout and Pin Description                                                               STV0674

5.2 Pin description

                                   Table 9: 100TQFP pin description

       Pin                         Pin name          Type            Description

       CLOCKS AND RESETS

       40, 41          XTLI, XTLO                    OSC   Crystal oscillator pad pair, see Figure 16
                                                      IS   Reset input (Schmitt input level, active low)
       57              RESET

       POWER SUPPLIES

       31, 94, 68 VDDC_1, VDDC_2, VDDC_3             PWR   Core power supply - 1V8
                                                     PWR   I/O power supply - 3v3
       8, 82, 61, 42   VDDI_1, VDDI_2,VDDI_3, VDDI4  GND   Common ground.
                       VSS_1, VSS_2, VSS_3,
       7, 93, 81, 67,  VSS_4, VSS_5, VSS_6, VSS_7
         58, 43, 32

       PLL POWER AND FILTER PINS

       37              VDDP                          PWR   Master and audio PLL supplies - 1V8
                                                     GND   Master and audio PLL supplies - 0V
       38              VSSP                          ANA   Audio PLL filter, see Figure 17

       35              VC

       AUDIO FRONT-END (ADC) POWER

       17              VDDA                          PWR   Audio front end supply - 3v3
                                                     GND   Audio front-end supply - 0v
       21              VSSA

       SENSOR INTERFACE

             9         SCLK                          O     Camera clock (2mA CMOS)
                       SDATA[4:0]
       10, 11, 12,                                   I     5-bit sensor video data
         13, 14        SSDA
                                                     I/O   Sensor I2C data (Schmitt input level)
            15

       16              SSCL                          O     Sensor I2C clock

       USB INTERFACES

       60              DP                            I/O   USB differential D+

       59              DN                            I/O   USB differential D-

       TEST PINS

         39, 36, 34 TM[2:0]                          I     Test mode pins - Must be pulled high
       USER BUTTON INPUTS/WAKEUP

       55              WAKEUP                        I     Could be used as "wake-up" button on

                                                           SDRAM camera while untethered.

26/35
STV0674                                                      Pinout and Pin Description

                           Table 9: 100TQFP pin description

         Pin               Pin name   Type                   Description

AUDIO FRONT-END INPUT, AND BIAS PINS

         18   AP                      ANA   VIN+
                                      ANA   VIN-
         20   AN                      ANA   VBIAS, see Figure 17

         19   CBS

SPECIAL FUNCTION PINS

87, 88, 89,   SFP[7:0]                SFP Special function pin operation is firmware
90, 91, 92,                                        specific.
95,6
                                      SFP Special function pin operation is firmware
66, 69, 70,   SFP[15:8]                            specific.
80, 83, 84,
85,86                                 SFP Special function pin operation is firmware
                                                   specific.
44, 45, 46,   SFP[23:16]
56, 62, 63,                           SFP Special function pin operation is firmware
64, 65                                             specific.

99, 100, 1, 2, SFP[31:24]             SFP Special function pin operation is firmware
3, 4, 5, 33                                        specific.

75, 76, 77,   SFP[39:32]              SFP Special function pin operation is firmware
78,79, 96,                                         specific.
97, 98
                                      SFP Special function pin operation is firmware
51, 52, 53,   SFP[47:40]                           specific
54, 71, 72,
73, 74                                SFP Special function pin operation is firmware
                                                   specific.
27, 28, 29,   SFP[55:48]
30, 47, 48,
49, 50

22, 23, 24,   SFP[60:56]
25, 26,

                                                                          27/35
Pinout and Pin Description                                                                    STV0674

                            Table 10: Hardware specific - Special function pins

       SPECIAL FUNCTION PINSa

         Pin    Pin    SDRAM   SDRAM  FLASH  Other                               Description
               Name       x8     x16
       6      SFP[0]
                                             PWM0/     Audio Playback output b
       95     SFP[1]                         TQFP_SEL
       92     SFP[2]                         CS_NAND   GPIO
       91     SFP[3]                                   GPIO
       90     SFP[4]                         SHUTTER   NAND/SMC detectc
       89     SFP[5]                                   GPIO
       88     SFP[6]                         POWER_ON  GPIO
       87     SFP[7]                         CS_SMC    GPIO
       86     SFP[8]                                   GPIO
       85     SFP[9]                                   GPIO
       84     SFP[10]                                  GPIOd
       83     SFP[11]                                  GPIO
       80     SFP[12]                                  GPIO
       70     SFP[13]                                  GPIO
       69     SFP[14]                                  GPIO
       66     SFP[15]                                  Output reserved for power latchinge
       65     SFP[16]                                  GPIO
       64     SFP[17]                                  Chip select for SMCf
       63     SFP[18]                                  GPIO
       62     SFP[19]                                  GPIO
       56     SFP[20]                                  GPIO
       46     SFP[21]                                  GPIO
       45     SFP[22]                                  GPIO
       44     SFP[23]
       33     SFP[24]          DQ1                     GPIO /SDRAMx16
       5      SFP[25]                                  GPIO /SDRAMx16
       4      SFP[26]          DQ3                     GPIO /NAND FLASH /SDRAMx16
       3      SFP[27]                                  GPIO /NAND FLASH /SDRAMx16
       2      SFP[28]          DQ5    IO0              GPIO /NAND FLASH /SDRAMx16
       1      SFP[29]                                  GPIO /NAND FLASH /SDRAMx16
       100    SFP[30]          DQ7    IO1              GPIO /NAND FLASH /SDRAMx16
       99     SFP[31]                                  GPIO /NAND FLASH /SDRAMx16
                               DQ8    IO2              GPIO /NAND FLASH /SDRAMx16

                               DQ10   IO3

                               DQ12   IO4

                               DQ14   IO5

                               DQML   IO6

28/35
STV0674                                      Pinout and Pin Description

                      Table 10: Hardware specific - Special function pins

SPECIAL FUNCTION PINSa

  Pin     Pin  SDRAM    SDRAM  FLASH  Other                 Description
98       Name     x8      x16
                                             GPIO /NAND FLASH /SDRAMx16 /
         SFP[32] DQ0    DQ0    IO7           SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
97       SFP[33] DQ1    DQ2                  GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /NAND FLASH /SDRAMx16 /
96       SFP[34] DQ2    DQ4                  SDRAMx8
                                             GPIO /NAND FLASH /SDRAMx16 /
79       SFP[35] DQ3    DQ6    WE            SDRAMx8
                                             GPIO /NAND FLASH /SDRAMx16 /
78       SFP[36] DQ4    DQ9    ALE           SDRAMx8
                                             GPIO /NAND FLASH /SDRAMx16 /
77       SFP[37] DQ5    DQ11   CLE           SDRAMx8 (open drain)g
                                             GPIO /NAND FLASH /SDRAMx16 /
76       SFP[38] DQ6    DQ13   RB            SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
75       SFP[39] DQ7    DQ15   RE            GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
74       SFP[40] A0     A0                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
73       SFP[41] A1     A1                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
72       SFP[42] A2     A2                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
71       SFP[43] A3     A3                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
54       SFP[44] A4     A4                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
53       SFP[45] A5     A5                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
52       SFP[46] A6     A6                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
51       SFP[47] A7     A7                   GPIO /SDRAMx16 /SDRAMx8
                                             GPIO /SDRAMx16 /SDRAMx8
50       SFP[48] A8     A8                   GPIO /SDRAMx16 /SDRAMx8
                                             SDRAM detect and Chip Select for
49       SFP[49] A9     A9                   SDRAMh

48       SFP[50] A10    A10

47       SFP[51] A11    A11

30       SFP[52] A12    A12

29       SFP[53] A13    A13

28       SFP[54] CLK    CLK

27       SFP[55] CKE    CKE

26       SFP[56] DQM    DQMH

25       SFP[57] RAS    RAS

24       SFP[58] CAS    CAS

23       SFP[59] WE     WE

22       SFP[60] CS     CS

                                                                               29/35
Pinout and Pin Description                                                   STV0674

       a. SFP 0-22 default to inputs on reset and in low power states. SFP 0-22 should therefore not be left
           floating and must be configured by external circuit. See Section 5.2.1 for state of SFP 23-60

       b. Pull Up required. See Section 5.2.1.
       c. SFP 3> Pull Up if NAND or SMC present /Down if not, See Section 5.2.1.
       d. SFP 9> Pull down required if pin not used, must be held low at power on.
       e. SFP 14> Pull down required for power latching otherwise pull up required.
       f. SFP 16> Pull Up required, if SMC present. (SFP 3 must also be pulled up)
       g. SFP 38> Pull resistor required if NAND present, value 10k.
       h. SFP 60> Pull Up if SDRAM present /Down if not, See Section 5.2.1

5.2.1  Power on/ low power default pin states

       The initial state of SFP pins varies depending on the power on state of the NAND flash / SMC detect
       pin, SDRAM detect pin and package detect pin. The default pin states are detailed in Table 11.

                            Table 11: Power-on/low-power default pin states

                   Pin state at power on  Flash Port    Initial state          GPIO
       TQFP_SEL CS_NAND CS_SDRAM                                             SFP0-22
                                          SFP 25-32,     Non-Flash
       SFP0  SFP3           SFP60            35-39        SDRAM                 Input
                                                                                Input
          0     X               X             Ouput   SFP 23, 24, 33,           Input
          1     1               0            Output       34, 40-60
          1     X               1              Input
          1     0               0                          Reserved
                                                              Input
                                                             Output
                                                              Input

30/35
STV0674                                                                                   Pinout and Pin Description

5.3 Package outline and mechanical data

                                     Figure 15: 100TQFP package outline and mechanical data

DIM.                   mm                          inch                                   OUTLINE AND
                       TYP. MAX. MIN.              TYP. MAX.                          MECHANICAL DATA
             MIN.
                                                                                 
         A                    1.60                   0.063
                                                                                     TQFP100
A1 0.05                       0.15 0.002             0.006

A2 1.35 1.40 1.45 0.053 0.055 0.057

         B 0.17 0.22 0.27 0.007 0.009 0.011

         C 0.09               0.20 0.003             0.008

         D             16.00                 0.630

D1                     14.00                 0.551

D3                     12.00                 0.472

         e             0.50                  0.019

         E             16.00                 0.630

E1                     14.00                 0.551

E3                     12.00                 0.472

         L 0.45 0.60 0.75 0.018 0.024 0.030

         L1            1.00                  0.0393

         K                   3.5(min.), 7(max.)

                                         D                                                                                          A
                                         D1                                                                                        A2
                                         D3
                                                                                                                                  A1

                   75                                         51
             76                                                     50

                                                                                                                       0.076mm
                                                                                                                       .003 inch
                                                                                                            Seating Plane

     e                                                                           E3 E1 E

     B                                                             26                     K                                       C
                                 PIN 1                        25
                                                                                                     L                               0086901
                         IDENTIFICATION                                TQFP100M                         L1
                  100                                                                                                                           31/35

                         1

October 1997
Pinout and Pin Description                                                                 STV0674

5.4 External circuits

5.4.1  Crystal oscillator
Note:
       There are 2 crystal oscillator pins XTAL_IN, XTAL_OUT, as shown in Figure 16. The oscillator cell
       architecture is a single stage oscillator with an inverter working as an amplifier. The oscillator stage
       is biased by an internal resistor (>1M). It also requires an external PI network consisting of a
       crystal and two capacitors.

       The clock accuracy of the oscillator circuit must be within the USB compliance data signaling rate
       tolerance of 12.000Mb/s 0.25%.

                                     Figure 16: Oscillator support circuit

                                     XTALI                XTALO

                                                 Crystal  15pF
                                            15pF

5.4.2 Audio                          Figure 17: Audio PLL filter and CBS

                                10K  VC                                     CBS
                               10nF
                                            680 pF                          +
                                                                                     10F

                                                                            -

       If the record audio section of the STV0674 is not required, AP, CBS, VC and AN can be left
       unconnected. VDDA must however be connected to a 3V3 supply.

5.4.3  Recommended power supply decoupling

       A 0.1F bypass capacitor located as close as possible to the chip package connecting between all
       VDD pins and GND and at least one bulk decoupling capacitor on each of the supply rails VDDA,
       VDDC, VDDI and VDDP.

32/35
STV0674  Evaluation Kit and Reference Design Manuals

6 Evaluation Kit and Reference Design Manuals

6.1 Evaluation kit

           STMicroelectronics recommends the use of their evaluation kit (EVK) for initial evaluation and
           design-in. The kit contains all the hardware functionality required to implement a webcam, dual
           mode and tri mode camera and is populated with SDRAM, NAND FLASH as well as a Smartmedia
           connector.
           The EVK content is the following:

             q STV0674 Evaluation board with both CIF and VGA sensor plug-in
             q USB cable
             q PC software
             q User manual

6.2 Reference design manuals

           The STMicroelectronics STV0674 reference design manuals include complete schematics, BOM
           and design recommendations. For products based on the STV0674, STMicroelectronics
           recommends that all designers refer to the reference design manuals before starting a new design.
           Please contact STMicroelectronics for more details.

                                               33/35
Ordering Details                                                           STV0674

7 Ordering Details

                             Table 12 : Ordering details

       Part number           Description

       Device

       STV0674T100           Digital video co-processor (100TQFP package)

       Evaluation Kit (EVK)

       STV-674/100T-E01      100TQFP STV0674 + CIF and VGA sensors

       Technical support
       Technical support information, such as datasheets, software downloads, etc. can be found at
       http://www.st.com under "Imaging Products".

34/35
STV0674

      Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences
         of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is

      granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specifications mentioned in this publication are
      subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products
      are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

                                                The ST logo is a registered trademark of STMicroelectronics
                                                       2003 STMicroelectronics - All Rights Reserved
                                                         STMicroelectronics GROUP OF COMPANIES

                            Australia - Brazil - China - Finland - France - Germany - Hong Kong - India - Italy - Japan
                      Malaysia - Malta - Morocco - Singapore - Spain - Sweden - Switzerland - United Kingdom - U.S.A.

                                                                                www.st.com

                                                                                                                                                      35/35
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved