电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

STM32L151C6T6DTR

器件型号:STM32L151C6T6DTR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

32-BIT, FLASH, 32 MHz, RISC MICROCONTROLLER, PQFP48

32位, FLASH, 32 MHz, 精简指令集微控制器, PQFP48

参数

STM32L151C6T6DTR功能数量 1
STM32L151C6T6DTR端子数量 48
STM32L151C6T6DTR最大工作温度 85 Cel
STM32L151C6T6DTR最小工作温度 -40 Cel
STM32L151C6T6DTR最大供电/工作电压 3.6 V
STM32L151C6T6DTR最小供电/工作电压 1.65 V
STM32L151C6T6DTR额定供电电压 3 V
STM32L151C6T6DTR外部数据总线宽度 0.0
STM32L151C6T6DTR输入输出总线数量 37
STM32L151C6T6DTR线速度 32 MHz
STM32L151C6T6DTR加工封装描述 7 × 7 MM, 0.50 MM PITCH, ROHS COMPLIANT, LQFP-48
STM32L151C6T6DTR状态 ACTIVE
STM32L151C6T6DTR工艺 CMOS
STM32L151C6T6DTR包装形状 SQUARE
STM32L151C6T6DTR包装尺寸 FLATPACK, 低 PROFILE, FINE PITCH
STM32L151C6T6DTR表面贴装 Yes
STM32L151C6T6DTR端子形式 GULL WING
STM32L151C6T6DTR端子间距 0.5000 mm
STM32L151C6T6DTR端子位置
STM32L151C6T6DTR包装材料 塑料/环氧树脂
STM32L151C6T6DTR温度等级 INDUSTRIAL
STM32L151C6T6DTRADC通道 Yes
STM32L151C6T6DTR地址总线宽度 0.0
STM32L151C6T6DTR位数 32
STM32L151C6T6DTR最大FCLK时钟频率 32 MHz
STM32L151C6T6DTRDAC通道 Yes
STM32L151C6T6DTRDMA通道 Yes
STM32L151C6T6DTR微处理器类型 精简指令集微控制器
STM32L151C6T6DTRPWM通道 Yes
STM32L151C6T6DTRROM编程 FLASH

STM32L151C6T6DTR器件文档内容

                                                                          STM32L15xx6/8/B

                  Ultra-low-power 32-bit MCU ARM-based Cortex-M3,
128KB Flash, 16KB SRAM, 4KB EEPROM, LCD, USB, ADC, DAC

                                                                                   Datasheet - production data

Features                                              LQFP100 14 14 mm  BGA100 7 7 mm  UFQFPN48
                                                      LQFP64 10 10 mm   BGA64 5 5 mm    7 7 mm
Ultra-low-power platform
    1.65 V to 3.6 V power supply                      LQFP48 7 7 mm
    -40C to 85C/105C temperature range
    0.3 A Standby mode (3 wakeup pins)              Memories
    0.9 A Standby mode + RTC
    0.57 A Stop mode (16 wakeup lines)             Up to 128 KB Flash with ECC
    1.2 A Stop mode + RTC
    9 A Low-power Run mode                         Up to 16 KB RAM
    214 A/MHz Run mode
    10 nA ultra-low I/O leakage                      Up to 4 KB of true EEPROM with ECC
    < 8 s wakeup time
                                                       80 Byte Backup Register
Core: ARM 32-bit CortexTM-M3 CPU
    From 32 kHz up to 32 MHz max                     LCD Driver for up to 8x40 segments
    33.3 DMIPS peak (Dhrystone 2.1)                      Support contrast adjustment
    Memory protection unit                               Support blinking mode
                                                          Step-up converter on board
Reset and supply management
    Ultra-safe, low-power BOR (brownout              Rich analog peripherals (down to 1.8 V)
        reset) with 5 selectable thresholds                12-bit ADC 1 Msps up to 24 channels
    Ultra-low-power POR/PDR
    Programmable voltage detector (PVD)             12-bit DAC 2 channels with output buffers

Clock sources                                        2x Ultra-low-power-comparators
    1 to 24 MHz crystal oscillator                      (window mode and wake up capability)
    32 kHz oscillator for RTC with calibration
    High Speed Internal 16 MHz factory-              DMA controller 7x channels
        trimmed RC (+/- 1%)                            8x peripherals communication interface
    Internal Low Power 37 kHz RC
    Internal multispeed low power 65 kHz to             1x USB 2.0 (internal 48 MHz PLL)
        4.2 MHz                                           3x USART (ISO 7816, IrDA)
    PLL for CPU clock and USB (48 MHz)                   2x SPI 16 Mbits/s

Pre-programmed bootloader                            2x I2C (SMBus/PMBus)
    USART supported
                                                       10x timers: 6x 16-bit with up to 4 IC/OC/PWM
Development support                                      channels, 2x 16-bit basic timer, 2x watchdog
    Serial wire debug supported                         timers (independent and window)
    JTAG and trace supported
                                                       Up to 20 capacitive sensing channels
Up to 83 fast I/Os (73 I/Os 5V tolerant), all            supporting touchkey, linear and rotary touch
    mappable on 16 external interrupt vectors             sensors

                                                       CRC calculation unit, 96-bit unique ID

                                                      Table 1. Device summary

                                                      Reference           Part number

                                                      STM32L151xx         STM32L151CB, STM32L151C8, STM32L151C6,
                                                      STM32L152xx         STM32L151RB, STM32L151R8, STM32L151R6,
                                                                          STM32L151VB, STM32L151V8

                                                                          STM32L152CB, STM32L152C8, STM32L152C6,
                                                                          STM32L152RB, STM32L152R8, STM32L152R6,
                                                                          STM32L152VB, STM32L152V8

February 2013                                         Doc ID 17659 Rev 8                         1/121

This is information on a product in full production.                                           www.st.com         1
Contents                      STM32L151x6/8/B, STM32L152x6/8/B

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

       2.1 Device overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

       2.2 Ultra-low-power device continuum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

          2.2.1 Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

          2.2.2 Shared peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

          2.2.3 Common system strategy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

          2.2.4 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

3      Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

       3.1 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

       3.2 ARM CortexTM-M3 core with MPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

       3.3 Reset and supply management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.3.1 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.3.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.3.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.3.4 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

       3.4 Clock management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

       3.5 Low power real-time clock and backup registers . . . . . . . . . . . . . . . . . . . 22

       3.6 GPIOs (general-purpose inputs/outputs) . . . . . . . . . . . . . . . . . . . . . . . . . 22

       3.7 Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

       3.8 DMA (direct memory access) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

       3.9 LCD (liquid crystal display) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

       3.10 ADC (analog-to-digital converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          3.10.1 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

                 3.10.2 Internal voltage reference (VREFINT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

       3.11 DAC (digital-to-analog converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

       3.12 Ultra-low-power comparators and reference voltage . . . . . . . . . . . . . . . . 25

       3.13 Routing interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

       3.14 Touch sensing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

       3.15 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

2/121     Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Contents

   3.16  3.15.1 General-purpose timers (TIM2, TIM3, TIM4, TIM9, TIM10 and TIM11) 28
         3.15.2 Basic timers (TIM6 and TIM7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
   3.17  3.15.3 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
   3.18  3.15.4 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
         3.15.5 Window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

         Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

         3.16.1 IC bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
         3.16.2 Universal synchronous/asynchronous receiver transmitter (USART) . . 29
         3.16.3 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
         3.16.4 Universal serial bus (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

         CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . . 30
         Development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4  Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

6  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

   6.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

   6.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

   6.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

         6.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

         6.3.2 Embedded reset and power control block characteristics . . . . . . . . . . . 51

         6.3.3 Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.3.4 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

         6.3.5 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

         6.3.6 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

         6.3.7 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

         6.3.8 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

         6.3.9 EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

                                  Doc ID 17659 Rev 8  3/121
Contents                              STM32L151x6/8/B, STM32L152x6/8/B

          6.3.10  Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . . 77
          6.3.11  I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
          6.3.12  I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
          6.3.13  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
          6.3.14  TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
          6.3.15  Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
          6.3.16  12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
          6.3.17  DAC electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
          6.3.18  Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
          6.3.19  Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
          6.3.20  LCD controller (STM32L152xx only) . . . . . . . . . . . . . . . . . . . . . . . . . . 101

7         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

          7.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

          7.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

          7.2.1 Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

8         Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

9         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

4/121             Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   Ultra-low-power STM32L15xxx device features and peripheral counts . . . . . . . . . . . . . . . 10
Table 3.   Functionalities depending on the operating power supply range . . . . . . . . . . . . . . . . . . . . 14
Table 4.   CPU frequency range depending on dynamic voltage scaling . . . . . . . . . . . . . . . . . . . . . . 15
Table 5.   Functionalities depending on the working mode (from Run/active down to
           standby) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Table 6.   Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 7.   Internal voltage reference measured values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 8.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 9.   STM32L15xxx pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 10.  Alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 11.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 12.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 13.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Table 14.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Table 15.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 16.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 17.  Current consumption in Run mode, code with data processing running from Flash. . . . . . 54
Table 18.  Current consumption in Run mode, code with data processing running from RAM . . . . . . 55
Table 19.  Current consumption in Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 20.  Current consumption in Low power run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 21.  Current consumption in Low power sleep mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Table 22.  Typical and maximum current consumptions in Stop mode . . . . . . . . . . . . . . . . . . . . . . . . 59
Table 23.  Typical and maximum current consumptions in Standby mode . . . . . . . . . . . . . . . . . . . . . 61
Table 24.  Typical and maximum timings in Low power modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 25.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 26.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 27.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 28.  HSE 1-24 MHz oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 29.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 30.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 31.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 32.  MSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 33.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Table 34.  RAM and hardware registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 35.  Flash memory and data EEPROM characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 36.  Flash memory, data EEPROM endurance and data retention . . . . . . . . . . . . . . . . . . . . . . 75
Table 37.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 38.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 39.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 40.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 41.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 42.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Table 43.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 44.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table 45.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Table 46.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 47.  I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

                                  Doc ID 17659 Rev 8  5/121
List of tables                      STM32L151x6/8/B, STM32L152x6/8/B

Table 48.  SCL frequency (fPCLK1= 32 MHz, VDD = 3.3 V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Table 49.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 50.  USB startup time. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 51.  USB DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 52.  USB: full speed electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 53.  ADC clock frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 54.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 55.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Table 56.  RAIN max for fADC = 16 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Table 57.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Table 58.  Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 59.  Comparator 1 characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 60.  Comparator 2 characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Table 61.  LCD controller characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Table 62.  LQPF100, 14 x 14 mm, 100-pin low-profile quad flat package mechanical data . . . . . . . 104
Table 63.  LQFP64, 10 x 10 mm 64-pin low-profile quad flat package mechanical data. . . . . . . . . . 106
Table 64.  LQFP48, 7 x 7 mm, 48-pin low-profile quad flat package mechanical data . . . . . . . . . . . 108
Table 65.  UFQFPN48 7 x 7 mm, 0.5 mm pitch, package mechanical data . . . . . . . . . . . . . . . . . . . 110
Table 66.  UFBGA100 - 7 x 7 x 0.6 mm, 0.5 mm pitch, package mechanical data . . . . . . . . . . . . . . 111
Table 67.  TFBGA64 - 8.0x8.0x1.2 mm, 0.5 mm pitch, package mechanical data . . . . . . . . . . . . . . 112
Table 68.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Table 69.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

6/121           Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      List of figures

List of figures

Figure 1.   Ultra-low-power STM32L15xxx block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Figure 3.   STM32L15xVx UFBGA100 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Figure 4.   STM32L15xVx LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Figure 5.   STM32L15xRx TFBGA64 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figure 6.   STM32L15xRx LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 7.   STM32L15xCx LQFP48 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 8.   STM32L15xCx UFQFPN48 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Figure 9.   Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Figure 10.  Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Figure 11.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Figure 12.  Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figure 13.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figure 14.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 15.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Figure 16.  HSE oscillator circuit diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 17.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Figure 18.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 19.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Figure 20.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 21.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 22.  SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 23.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Figure 24.  USB timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Figure 25.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 26.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 27.  Maximum dynamic current consumption on VREF+ supply pin during ADC
            conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 28.  Power supply and reference decoupling (VREF+ not connected to VDDA). . . . . . . . . . . . . . 95
Figure 29.  Power supply and reference decoupling (VREF+ connected to VDDA). . . . . . . . . . . . . . . . . 95
Figure 30.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 31.  LQFP100, 14 x 14 mm, 100-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 103
Figure 32.  Recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Figure 33.  LQFP64, 10 x 10 mm, 64-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . 105
Figure 34.  Recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Figure 35.  LQFP48, 7 x 7 mm, 48-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . . 107
Figure 36.  Recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Figure 37.  UFQFPN48 7 x 7 mm, 0.5 mm pitch, package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Figure 38.  Recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Figure 39.  UFBGA100 - 7 x 7 x 0.6 mm, 0.5 mm pitch, package outline . . . . . . . . . . . . . . . . . . . . . . 111
Figure 40.  TFBGA64 - 8.0x8.0x1.2 mm, 0.5 mm pitch, package outline . . . . . . . . . . . . . . . . . . . . . . 112
Figure 41.  Recommended PCB design rules for pads (0.5 mm pitch BGA) . . . . . . . . . . . . . . . . . . . 113
Figure 42.  Thermal resistance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

                                  Doc ID 17659 Rev 8  7/121
Introduction                             STM32L151x6/8/B, STM32L152x6/8/B

1      Introduction

       This datasheet provides the ordering information and mechanical device characteristics of
       the STM32L151xx and STM32L152xx ultra-low-power ARM CortexTM-based
       microcontrollers product line.

       The ultra-low-power STM32L15xxx family includes devices in 3 different package types:
       from 48 pins to 100 pins. Depending on the device chosen, different sets of peripherals are
       included, the description below gives an overview of the complete range of peripherals
       proposed in this family.

       These features make the ultra-low-power STM32L15xxx microcontroller family suitable for a
       wide range of applications:
        Medical and handheld equipment
        Application control and user interface
        PC peripherals, gaming, GPS and sport equipment
        Alarm systems, Wired and wireless sensors, Video intercom
        Utility metering

       This STM32L151xx and STM32L152xx datasheet should be read in conjunction with the
       STM32L1xxxx reference manual (RM0038).

       The document "Getting started with STM32L1xxx hardware development" AN3216 gives a
       hardware implementation overview. The both documents are available from the
       STMicroelectronics website www.st.com.

       For information on the CortexTM-M3 core please refer to the CortexTM-M3 Technical
       Reference Manual, available from the www.arm.com website at the following address:
       http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337g.

       Figure 1 shows the general block diagram of the device family.

8/121                Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Description

2  Description

   The ultra-low-power STM32L15xxx incorporates the connectivity power of the universal
   serial bus (USB) with the high-performance ARM CortexTM-M3 32-bit RISC core operating at
   a 32 MHz frequency, a memory protection unit (MPU), high-speed embedded memories
   (Flash memory up to 128 Kbytes and RAM up to 16 Kbytes) and an extensive range of
   enhanced I/Os and peripherals connected to two APB buses.

   All devices offer a 12-bit ADC, 2 DACs and 2 ultra-low-power comparators, six general-
   purpose 16-bit timers and two basic timers, which can be used as time bases.

   Moreover, the STM32L15xxx devices contain standard and advanced communication
   interfaces: up to two I2Cs and SPIs, three USARTs and a USB. The STM32L15xxx devices
   offer up to 20 capacitive sensing channels to simply add touch sensing functionality to any
   application.

   They also include a real-time clock and a set of backup registers that remain powered in
   Standby mode.

   Finally, the integrated LCD controller has a built-in LCD voltage generator that allows you to
   drive up to 8 multiplexed LCDs with contrast independent of the supply voltage.
   The ultra-low-power STM32L15xxx operates from a 1.8 to 3.6 V power supply (down to
   1.65 V at power down) with BOR and from a 1.65 to 3.6 V power supply without BOR option.
   It is available in the -40 to +85 C temperature range, extended to 105C in low power
   dissipation state. A comprehensive set of power-saving modes allows the design of low-
   power applications.

                                  Doc ID 17659 Rev 8  9/121
Description                                           STM32L151x6/8/B, STM32L152x6/8/B

2.1          Device overview

Table 2. Ultra-low-power STM32L15xxx device features and peripheral counts

            Peripheral        STM32L15xCx             STM32L15xRx          STM32L15xVx

Flash (Kbytes)               32  64 128 32            64 128               64        128

Data EEPROM (Kbytes)                                  4

RAM (Kbytes)                 10  10           16  10  10           16      10        16

                General-                              6
                purpose
Timers

                Basic                                 2

                SPI                                   2

Communication I2C                                     2

interfaces      USART                                 3

                USB                                   1

GPIOs                            37                   51                       83

12-bit synchronized ADC                 1                    1                     1
Number of channels               16 channels          20 channels           24 channels

12-bit DAC                                            2

Number of channels                                    2

LCD (STM32L152xx Only)           4x16                 4x32                     4x44
COM x SEG                                             8x28                     8x40

Comparator                                            2

Capacitive sensing channels      13                                    20

Max. CPU frequency                                    32 MHz
Operating voltage
Operating temperatures           1.8 V to 3.6 V (down to 1.65 V at power-down) with BOR option
Packages                                           1.65 V to 3.6 V without BOR option

                                                  Ambient temperatures: 40 to +85 C
                                                 Junction temperature: 40 to + 105 C

                             LQFP48, UFQFPN48        LQFP64, BGA64         LQFP100, BGA100

             .

10/121                           Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Description

2.2    Ultra-low-power device continuum

Note:  The ultra-low-power STM32L151xx and STM32L152xx are fully pin-to-pin and software
       compatible. Besides the full compatibility within the family, the devices are part of
2.2.1  STMicroelectronics microcontrollers ultra-low-power strategy which also includes
2.2.2  STM8L101xx and STM8L15xx devices. The STM8L and STM32L families allow a
2.2.3  continuum of performance, peripherals, system architecture and features.

2.2.4  They are all based on STMicroelectronics ultralow leakage process.

       The ultra-low-power STM32L and general-purpose STM32Fxxxx families are pin-to-pin
       compatible. The STM8L15xxx devices are pin-to-pin compatible with the STM8L101xx
       devices. Please refer to the STM32F and STM8L documentation for more information on
       these devices.

       Performance

       All families incorporate highly energy-efficient cores with both Harvard architecture and
       pipelined execution: advanced STM8 core for STM8L families and ARM CortexTM-M3 core
       for STM32L family. In addition specific care for the design architecture has been taken to
       optimize the mA/DMIPS and mA/MHz ratios.

       This allows the ultra-low-power performance to range from 5 up to 33.3 DMIPs.

       Shared peripherals

       STM8L15xxx and STM32L15xxx share identical peripherals which ensure a very easy
       migration from one family to another:
        Analog peripherals: ADC, DAC and comparators
        Digital peripherals: RTC and some communication interfaces

       Common system strategy

       To offer flexibility and optimize performance, the STM8L15xx and STM32L15xx families use
       a common architecture:
        Same power supply range from 1.65 V to 3.6 V, (1.65 V at power down only for

             STM8L15xx devices)
        Architecture optimized to reach ultralow consumption both in low power modes and

             Run mode
        Fast startup strategy from low power modes
        Flexible system clock
        Ultrasafe reset: same reset strategy including power-on reset, power-down reset,

             brownout reset and programmable voltage detector.

       Features

       ST ultra-low-power continuum also lies in feature compatibility:
        More than 10 packages with pin count from 20 to 144 pins and size down to 3 x 3 mm
        Memory density ranging from 4 to 384 Kbytes

                                  Doc ID 17659 Rev 8  11/121
Functional overview                                                                                                 STM32L151x6/8/B, STM32L152x6/8/B

3       Functional overview

        Figure 1 shows the block diagrams.

        Figure 1. Ultra-low-power STM32L15xxx block diagram

                                                                 TRACECK, TRACED0, TRACED1, TRACED2, TRACED3

                                                                                                                                      @V DD

                                      J T AG & SW                      Trace controller                                      VCO R E  PO WE R
                                                                              ETM
                                    Cortex-M3 CPU             pbus                                                                                            V DD =1. 65 V to 3.6 V
               NJT R ST                                   Ibus                                                                        VO LT. R E G.            V SS
                    JT D I           F ma x : 32 MH z    Db us
                                 MP U                    S yst em    B us Matrix                           128 KB Flash                                      OSC_IN
        JT CK/ S WCLK                                                                  Flash obl       4 KB data EEPROM                                      OSC_OUT
        JTMS /S WDAT                       NV IC          Power reset                      Int erface
                                           GP DMA         In t                                                                                               OS C32 _IN
                  JTDO                      7 c hannels                                                                                                      OS C32 _OUT
                  as A F                     @V DD A
                                             Supply                                                                                                            RTC_AFIN
                                                                                                           RAM          @V DD A                X T AL O S C    RTC_OUT, RTC_TS,RTC_TAMP
                                           monitoring                                                     16 KB                                 1-24 MHz
                                         BOR/V REFINT                                                                  PLL &                                  V LCD =2.5 V to 3.6 V
                                                                                                     A HBP CL K          clock              IWDG               4 Ch an nels
                                                PV D                                                 AP BP CL K     management        Standby interface        4 Ch an nels
                                             Co mp 1                                                                                                           4 Ch an nels
                         NRST                Co mp 2                                                       HC L K                                              RX ,TX, C T S, R T S,
        VR EF O UTPU T                      Power-up/                                                      FC LK                                               S m artCa rd as A F
                                          Power-down                                                                                                            RX ,T X , CT S , RT S ,
                      V DDA /                                                                               RC HS                                               S m artC ard a s AF
                      VSS A            GPIOA                                                                 RC MS                                             MO S I,MIS O, S CK, NS S
           COMP2 _IN- /IN+                                                                                   RC LS                                             as AF
                                       GPIOB                                                              @VD D A                                               SC L, S D A
                   P A [15:0 ]                                                                                                                                  as AF
                   P B [15:0 ]         GPIOC                                   AHB:F max =32 MHz                                      X T A L 32 kHz            S C L, SD A, SMB us ,P MB us
                   P C [15:0 ]                                                                          V LC D                                                  as AF
                  PD[ 15:0]            GPIOD                                                                                      RT C                           US B_DP
                   PE[1 5:0 ]                                                                                                     AW U                           US B_DM
                    PH[2 :0 ]          GPIOE                                                                                     Backup                         SEG x
                                                                                                                                 register                       COM x

                                                                                                                                   Backup interface             DAC_OUT1 as AF
                                                                                                                                                                DAC_OUT2 as AF
                                                                                                                                      LCD step-up
                                                                                                                                      converter                                Ai15687h

                                                                                                                                           TIM2

                                                                                                                                           TIM3

                                 GPIOH                                 AH B2                         AHB 2                              TIM4
                                                                     AHB/APB2                        AHB/APB1                         US ART 2
                                 EXT. IT                                                                                              US ART 3
                 83A F           WKU P

             MOSI ,MIS O,        SPI 1                   AP B2 : F ma x =32 MHz                                                       SP I2
          SC K, NS S as AF                                                                             APB1 : F ma x =32MHz
                                       US ART 1                                                                                           I2C 1
        RX ,T X , C T S, R T S,  @V DD A                                                                                                  I2C 2
        S mar tC ar d as AF
                                    12-bit ADC IF                                                                                USB 2.0 FS device
                 24 A F
                                  Te mp s ens or                                                                                  LCD 8x4 0 (4x44 )
        V DDREF         *             General purpose                                                                                   @V DD A
                 _ADC                       timers                                                                                     12-bit DAC1
                                          TI M9
        V SS REF_ ADC *                                              US B RAM 512 B                                               IIFF
                                         TI M10                            WWDG                                                        12-bit DAC2
        2 Channe ls                      TI M11
        1 C hannel                                                   BA SI C T IME RS
        1 Channel                                                           TIM6
                                                                             TIMM7

        1. AF = alternate function on I/O port pin.

12/121                                                   Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Functional overview

3.1  Low power modes

     The ultra-low-power STM32L15xxx supports dynamic voltage scaling to optimize its power
     consumption in run mode. The voltage from the internal low-drop regulator that supplies the
     logic can be adjusted according to the system's maximum operating frequency and the
     external voltage supply:

      In range 1 (VDD range limited to 2.0-3.6 V), the CPU runs at up to 32 MHz (refer to
           Table 17 for consumption).

      In range 2 (full VDD range), the CPU runs at up to 16 MHz (refer to Table 17 for
           consumption)

      In range 3 (full VDD range), the CPU runs at up to 4 MHz (generated only with the
           multispeed internal RC oscillator clock source). Refer to Table 17 for consumption.

     Seven low power modes are provided to achieve the best compromise between low power
     consumption, short startup time and available wakeup sources:

      Sleep mode

           In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
           wake up the CPU when an interrupt/event occurs.

           Sleep mode power consumption: refer to Table 19.

      Low power run mode

           This mode is achieved with the multispeed internal (MSI) RC oscillator set to the
           minimum clock (65 kHz), execution from SRAM or Flash memory, and internal regulator
           in low power mode to minimize the regulator's operating current. In the Low power run
           mode, the clock frequency and the number of enabled peripherals are both limited.

           Low power run mode consumption: refer to Table 20.

      Low power sleep mode

           This mode is achieved by entering the Sleep mode with the internal voltage regulator in
           Low power mode to minimize the regulator's operating current. In the Low power sleep
           mode, both the clock frequency and the number of enabled peripherals are limited; a
           typical example would be to have a timer running at 32 kHz.
           When wakeup is triggered by an event or an interrupt, the system reverts to the run
           mode with the regulator on.

           Low power sleep mode consumption: refer to Table 21.

      Stop mode with RTC

           Stop mode achieves the lowest power consumption while retaining the RAM and
           register contents and real time clock. All clocks in the VCORE domain are stopped, the
           PLL, MSI RC, HSI RC and HSE crystal oscillators are disabled. The LSE or LSI is still
           running. The voltage regulator is in the low power mode.

           The device can be woken up from Stop mode by any of the EXTI line, in 8 s. The EXTI
           line source can be one of the 16 external lines. It can be the PVD output, the
           Comparator 1 event or Comparator 2 event (if internal reference voltage is on), it can be
           the RTC alarm(s), the USB wakeup, the RTC tamper events, the RTC timestamp event
           or the RTC wakeup.

      Stop mode without RTC

           Stop mode achieves the lowest power consumption while retaining the RAM and
           register contents. All clocks are stopped, the PLL, MSI RC, HSI and LSI RC, LSE and
           HSE crystal oscillators are disabled. The voltage regulator is in the low power mode.
           The device can be woken up from Stop mode by any of the EXTI line, in 8 s. The EXTI
           line source can be one of the 16 external lines. It can be the PVD output, the

                                  Doc ID 17659 Rev 8  13/121
Functional overview                               STM32L151x6/8/B, STM32L152x6/8/B

Note:         Comparator 1 event or Comparator 2 event (if internal reference voltage is on). It can
              also be wakened by the USB wakeup.

              Stop mode consumption: refer to Table 22.

         Standby mode with RTC

              Standby mode is used to achieve the lowest power consumption and real time clock.
              The internal voltage regulator is switched off so that the entire VCORE domain is
              powered off. The PLL, MSI RC, HSI RC and HSE crystal oscillators are also switched
              off. The LSE or LSI is still running. After entering Standby mode, the RAM and register
              contents are lost except for registers in the Standby circuitry (wakeup logic, IWDG,
              RTC, LSI, LSE Crystal 32K osc, RCC_CSR).

              The device exits Standby mode in 60 s when an external reset (NRST pin), an IWDG
              reset, a rising edge on one of the three WKUP pins, RTC alarm (Alarm A or Alarm B),
              RTC tamper event, RTC timestamp event or RTC Wakeup event occurs.

         Standby mode without RTC

              Standby mode is used to achieve the lowest power consumption. The internal voltage
              regulator is switched off so that the entire VCORE domain is powered off. The PLL, MSI,
              RC, HSI and LSI RC, HSE and LSE crystal oscillators are also switched off. After
              entering Standby mode, the RAM and register contents are lost except for registers in
              the Standby circuitry (wakeup logic, IWDG, RTC, LSI, LSE Crystal 32K osc,
              RCC_CSR).

              The device exits Standby mode in 60 s when an external reset (NRST pin) or a rising
              edge on one of the three WKUP pin occurs.

              Standby mode consumption: refer to Table 23.

        The RTC, the IWDG, and the corresponding clock sources are not stopped by entering the
        Stop or Standby mode.

        Table 3.     Functionalities depending on the operating power supply range
                                        Functionalities depending on the operating power supply range

        Operating power     DAC and ADC      USB             Dynamic voltage               I/O operation
          supply range         operation                       scaling range

        VDD = 1.65 to 1.8 V Not functional Not functional    Range 2 or                    Degraded speed
                                                               range 3                       performance

        VDD = 1.8 to 2.0 V  Conversion time  Not functional  Range 2 or                    Degraded speed
                            up to 500 Ksps                     range 3                       performance

        VDD = 2.0 to 2.4 V  Conversion time  Functional(1)   Range 1, range 2              Full speed operation
                            up to 500 Ksps                       or range 3

        VDD = 2.4 to 3.6 V  Conversion time  Functional(1)   Range 1, range 2              Full speed operation
                              up to 1 Msps                       or range 3

        1. Should be USB compliant from I/O voltage standpoint, the minimum VDD is 3.0 V.

14/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Functional overview

Table 4. CPU frequency range depending on dynamic voltage scaling

CPU frequency range                                   Dynamic voltage scaling range

16 MHz to 32 MHz (1ws)                                Range 1
32 kHz to 16 MHz (0ws)                               Range 2
                                                      Range 3
8 MHz to 16 MHz (1ws)
  32 kHz to 8 MHz (0ws)

2.1 MHz to 4.2 MHz (1ws)
32 kHz to 2.1 MHz (0ws)

                                  Doc ID 17659 Rev 8               15/121
Functional overview                                  STM32L151x6/8/B, STM32L152x6/8/B

Table 5.        Functionalities depending on the working mode (from Run/active down to
                standby)

                                        Low-         Low-       Stop            Standby

        Ips          Run/Active  Sleep  power        power       Wakeup                  Wakeup
                                         Run         Sleep      capability              capability

CPU                  Y           --     Y            --     --              --

Flash                Y           Y      Y            N      --              --

RAM                  Y           Y      Y            Y      Y               --

Backup Registers     Y           Y      Y            Y      Y               Y

EEPROM               Y           --     Y            Y      Y               --

Brown-out rest       Y           Y      Y            Y      Y   Y           Y
(BOR)

DMA                  Y           Y      Y            Y      --              --

Programable

Voltage Detector     Y           Y      Y            Y      Y   Y           Y

(PVD)

Power On Reset       Y           Y      Y            Y      Y   Y           Y
(POR)

Power Down Rest      Y           Y      Y            Y      Y               Y
(PDR)

High Speed           Y           Y      --           --     --              --
Internal (HSI)

High Speed           Y           Y      --           --     --              --
External (HSE)

Low Speed Internal   Y           Y      Y            Y      Y               --
(LSI)

Low Speed            Y           Y      Y            Y      Y               --
External (LSE)

Multi-Speed          Y           Y      Y            Y      --              --
Internal (MSI)

Inter-Connect        Y           Y      Y            Y      --              --
Controler

RTC                  Y           Y      Y            Y      Y   Y           Y

RTC Tamper           Y           Y      Y            Y      Y   Y           Y           Y

Auto WakeUp          Y           Y      Y            Y      Y   Y           Y           Y
(AWU)

LCD                  Y           Y      Y            Y      Y               --
USB
USART                Y           Y      --           --     --  Y           --
SPI
I2C                  Y           Y      Y            Y      Y   (1)         --

                     Y           Y      Y            Y                      --

                     Y           Y      Y            Y          (1)         --

16/121                           Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                             Functional overview

Table 5.      Functionalities depending on the working mode (from Run/active down to
              standby) (continued)

                                               Low-     Low-         Stop            Standby

       Ips         Run/Active     Sleep        power power           Wakeup           Wakeup

                                               Run      Sleep        capability       capability

ADC                Y              Y            --       --       --              --

DAC                Y              Y            Y        Y        Y               --

Tempsensor         Y              Y            Y        Y        Y               --

Comparators        Y              Y            Y        Y        Y   Y           --

16-bit and 32-bit  Y              Y            Y        Y        --              --
Timers

IWDG               Y              Y            Y        Y        Y   Y           Y                                  Y

WWDG               Y              Y            Y        Y        --              --

Touch sensing      Y              --           --       --       --              --

Systic Timer       Y              Y            Y        Y                        --

GPIOs              Y              Y            Y        Y        Y   Y                3Pins

Wakeup time to     0 s           0.36 s      3 s     32 s        < 8 s           50 s
Run mode

                                                                   0.65 A (No 0.3 A (No RTC)
                                                                 RTC) VDD=1.8V VDD=1.8V

Consumption          Down to       Down to     Down to  Down to    1.4 A (with 1 A (with RTC)
                   214 A/MHz    50 A/MHz       9 A    4.4 A  RTC) VDD=1.8V VDD=1.8V
VDD=1.8V to 3.6V   (from Flash)  (from Flash)
(Typ)                                                              0.65 A (No 0.3 A (No RTC)
                                                                 RTC) VDD=3.0V VDD=3.0V

                                                                 1.6 A (with    1.3 A (with

                                                                 RTC) VDD=3.0V RTC) VDD=3.0V

1. The startup on communication line wakes the CPU which was made possible by an EXTI, this induces a delay before
     entering run mode.

3.2           ARM CortexTM-M3 core with MPU

              The ARM CortexTM-M3 processor is the industry leading processor for embedded systems.
              It has been developed to provide a low-cost platform that meets the needs of MCU
              implementation, with a reduced pin count and low-power consumption, while delivering
              outstanding computational performance and an advanced system response to interrupts.

              The ARM CortexTM-M3 32-bit RISC processor features exceptional code-efficiency,
              delivering the high-performance expected from an ARM core in the memory size usually
              associated with 8- and 16-bit devices.

              The memory protection unit (MPU) improves system reliability by defining the memory
              attributes (such as read/write access permissions) for different memory regions. It provides
              up to eight different regions and an optional predefined background region.

              Owing to its embedded ARM core, the STM32L15xxx is compatible with all ARM tools and
              software.

                                  Doc ID 17659 Rev 8                                                                17/121
Functional overview                      STM32L151x6/8/B, STM32L152x6/8/B

        Nested vectored interrupt controller (NVIC)

        The ultra-low-power STM32L15xxx embeds a nested vectored interrupt controller able to
        handle up to 45 maskable interrupt channels (not including the 16 interrupt lines of
        CortexTM-M3) and 16 priority levels.
         Closely coupled NVIC gives low-latency interrupt processing
         Interrupt entry vector table address passed directly to the core
         Closely coupled NVIC core interface
         Allows early processing of interrupts
         Processing of late arriving, higher-priority interrupts
         Support for tail-chaining
         Processor state automatically saved
         Interrupt entry restored on interrupt exit with no instruction overhead

        This hardware block provides flexible interrupt management features with minimal interrupt
        latency.

3.3     Reset and supply management

3.3.1   Power supply schemes

3.3.2    VDD = 1.65 to 3.6 V: external power supply for I/Os and the internal regulator.
              Provided externally through VDD pins.

         VSSA, VDDA = 1.65 to 3.6 V: external analog power supplies for ADC, reset blocks, RCs
              and PLL (minimum voltage to be applied to VDDA is 1.8 V when the ADC is used).
              VDDA and VSSA must be connected to VDD and VSS, respectively.

        Power supply supervisor

        The device has an integrated ZEROPOWER power-on reset (POR)/power-down reset
        (PDR) that can be coupled with a brownout reset (BOR) circuitry.

        The device exists in two versions:
         The version with BOR activated at power-on operates between 1.8 V and 3.6 V.
         The other version without BOR operates between 1.65 V and 3.6 V.

        After the VDD threshold is reached (1.65 V or 1.8 V depending on the BOR which is active or
        not at power-on), the option byte loading process starts, either to confirm or modify default
        thresholds, or to disable the BOR permanently: in this case, the VDD min value becomes
        1.65 V (whatever the version, BOR active or not, at power-on).

        When BOR is active at power-on, it ensures proper operation starting from 1.8 V whatever
        the power ramp-up phase before it reaches 1.8 V. When BOR is not active at power-up, the
        power ramp-up should guarantee that 1.65 V is reached on VDD at least 1 ms after it exits
        the POR area.

18/121               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Functional overview

Note:  Five BOR thresholds are available through option bytes, starting from 1.8 V to 3 V. To
       reduce the power consumption in Stop mode, it is possible to automatically switch off the
3.3.3  internal reference voltage (VREFINT) in Stop mode. The device remains in reset mode when
3.3.4  VDD is below a specified threshold, VPOR/PDR or VBOR, without the need for any external
       reset circuit.

       The start-up time at power-on is typically 3.3 ms when BOR is active at power-up, the start-
       up time at power-on can be decreased down to 1 ms typically for devices with BOR inactive
       at power-up.

       The device features an embedded programmable voltage detector (PVD) that monitors the
       VDD/VDDA power supply and compares it to the VPVD threshold. This PVD offers 7 different
       levels between 1.85 V and 3.05 V, chosen by software, with a step around 200 mV. An
       interrupt can be generated when VDD/VDDA drops below the VPVD threshold and/or when
       VDD/VDDA is higher than the VPVD threshold. The interrupt service routine can then generate
       a warning message and/or put the MCU into a safe state. The PVD is enabled by software.

       Voltage regulator

       The regulator has three operation modes: main (MR), low power (LPR) and power down.
        MR is used in Run mode (nominal regulation)
        LPR is used in the Low-power run, Low-power sleep and Stop modes
        Power down is used in Standby mode. The regulator output is high impedance, the

             kernel circuitry is powered down, inducing zero consumption but the contents of the
             registers and RAM are lost are lost except for the standby circuitry (wakeup logic,
             IWDG, RTC, LSI, LSE crystal 32K osc, RCC_CSR).

       Boot modes

       At startup, boot pins are used to select one of three boot options:
        Boot from Flash memory
        Boot from System Memory
        Boot from embedded RAM

       The boot loader is located in System Memory. It is used to reprogram the Flash memory by
       using USART1 or USART2. See STM32TM microcontroller system memory boot mode
       AN2606 for details.

                                  Doc ID 17659 Rev 8  19/121
Functional overview                           STM32L151x6/8/B, STM32L152x6/8/B

3.4     Clock management

        The clock controller distributes the clocks coming from different oscillators to the core and
        the peripherals. It also manages clock gating for low power modes and ensures clock
        robustness. It features:

         Clock prescaler: to get the best tradeoff between speed and current consumption, the
              clock frequency to the CPU and peripherals can be adjusted by a programmable
              prescaler

         Safe clock switching: clock sources can be changed safely on the fly in run mode
              through a configuration register.

         Clock management: to reduce power consumption, the clock controller can stop the
              clock to the core, individual peripherals or memory.

         Master clock source: three different clock sources can be used to drive the master
              clock:

               1-24 MHz high-speed external crystal (HSE), that can supply a PLL

               16 MHz high-speed internal RC oscillator (HSI), trimmable by software, that can
                    supply a PLL

               Multispeed internal RC oscillator (MSI), trimmable by software, able to generate 7
                    frequencies (65.5 kHz, 131 kHz, 262 kHz, 524 kHz, 1.05 MHz, 2.1 MHz, 4.2 MHz)
                    with a consumption proportional to speed, down to 750 nA typical. When a
                    32.768 kHz clock source is available in the system (LSE), the MSI frequency can
                    be trimmed by software down to a 0.5% accuracy.

         Auxiliary clock source: two ultra-low-power clock sources that can be used to drive
              the LCD controller and the real-time clock:

               32.768 kHz low-speed external crystal (LSE)

               37 kHz low-speed internal RC (LSI), also used to drive the independent watchdog.
                    The LSI clock can be measured using the high-speed internal RC oscillator for
                    greater precision.

         RTC and LCD clock sources: the LSI, LSE or HSE sources can be chosen to clock
              the RTC and the LCD, whatever the system clock.

         USB clock source: the embedded PLL has a dedicated 48 MHz clock output to supply
              the USB interface.

         Startup clock: after reset, the microcontroller restarts by default with an internal
              2.1 MHz clock (MSI). The prescaler ratio and clock source can be changed by the
              application program as soon as the code execution starts.

         Clock security system (CSS): this feature can be enabled by software. If a HSE clock
              failure occurs, the master clock is automatically switched to HSI and a software
              interrupt is generated if enabled.

         Clock-out capability (MCO: microcontroller clock output): it outputs one of the
              internal clocks for external use by the application.

        Several prescalers allow the configuration of the AHB frequency, the high-speed APB
        (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the AHB and
        the APB domains is 32 MHz. See Figure 2 for details on the clock tree.

20/121                    Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                                            Functional overview

Figure 2. Clock tree

                   MSI RC         MSI

                 16 MHz                                                     ADCCLK           to ADC
                 HSI RC
                                                          Peripheral clock
              1-24 MHz                                    enable
              HSE OSC
                                  HSI

                                                                            48 MHz

                                                    PLLVCO/2 USBCLK

                           PLLSRC PLLMUL                                    to USB interface                SW

                                       x3,x4,x6,x8  PLLDIV
                                       x12,x16,x24
                                                    /2,/3,/4                                      HSI           SYSCLK 32 MHz max
                                         x32,x48                                             PLLCLK
   OSC_OUT
     OSC_IN                                                                                   HSE
                                                                                                    CSS
  OSC32_IN
OSC32_OUT                                                                      32 MHz max                   HCLK
                                                                                   Clock                    to AHB bus, core,
         MCO                                                                        Enable
                                                                                                            memory and DMA
                                                                              /8
                                                                                                            to Cortex System timer
                                                                                 APB1
                                                  AHB                         Prescaler                     FCLK Cortex
                                               Prescaler                    /1, 2, 4, 8, 16                 free running clock
                                               /1, 2..512
                                                                                             32 MHz max         PCLK1

                                                                                                                   to APB1
                                                                                              Peripheral Clock peripherals

                                                                                              Enable

                                                                            If (APB1 prescaler =1) x1           to TIM2,3,4,6 and 7
                                                                                                   else x2      TIMxCLK

                                                                                                     Peripheral Clock
                                                                                                     Enable

                                                                                 APB2        32 MHz max         PCLK2
                                                                              Prescaler
                                                                            /1, 2, 4, 8, 16                       peripherals to APB2
                                                                                             Peripheral Clock

                                                                                             Enable

                                                                            If (APB2 prescaler =1) x1           to TIM9, 10, and 11

                                                                                             else x2            TIMxCLK

                                                    to                                                      Peripheral Clock
                                                    Timer 9, 10, 11 ETR                                     Enable

                       /2,4,
                       8,16

              LSE OSC LSE                           to RTC
              32.768 kHz
                                       RTCCLK

                                                    to LCD

                                  RTCSEL[1:0]

              LSI RC              LSI  to Independent Watchdog (IWDG)
              37 kHz
                                                    IWDGCLK

              /1,2,4,                  SYSCLK                                                Legend :
               8,16                    HSI                                                   HSE = High-speed external clock signal
                                       MSI                                                   HSI = High-speed internal clock signal
                                       HSE                                                   LSI = Low-speed internal clock signal
                                       PLLCLK                                                LSE = Low-speed external clock signal
                                       LSI                                                   MSI = Multispeed internal clock signal
                                       LSE
                                                                                                                                       ai17212c
                           MCOSEL

2. For the USB function to be available, both HSE and PLL must be enabled, with the CPU running at either
     24 MHz or 32 MHz.

                                       Doc ID 17659 Rev 8                                                                           21/121
Functional overview                      STM32L151x6/8/B, STM32L152x6/8/B

3.5     Low power real-time clock and backup registers

        The real-time clock (RTC) is an independent BCD timer/counter. Dedicated registers contain
        the second, minute, hour (12/24 hour), week day, date, month, year, in BCD (binary-coded
        decimal) format. Correction for 28, 29 (leap year), 30, and 31 day of the month are made
        automatically. The RTC provides a programmable alarm and programmable periodic
        interrupts with wakeup from Stop and Standby modes.

         The programmable wakeup time ranges from 120 s to 36 hours

         Stop mode consumption with LSI and Auto-wakeup: 1.2 A (at 1.8 V) and 1.4 A (at
              3.0 V)

         Stop mode consumption with LSE, calendar and Auto-wakeup: 1.3 A (at 1.8V), 1.6 A
              (at 3.0 V)

        The RTC can be calibrated with an external 512 Hz output, and a digital compensation
        circuit helps reduce drift due to crystal deviation.

        There are twenty 32-bit backup registers provided to store 80 bytes of user application data.
        They are cleared in case of tamper detection.

3.6     GPIOs (general-purpose inputs/outputs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as
        input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the
        GPIO pins are shared with digital or analog alternate functions, and can be individually
        remapped using dedicated AFIO registers. All GPIOs are high current capable. The
        alternate function configuration of I/Os can be locked if needed following a specific
        sequence in order to avoid spurious writing to the I/O registers. The I/O controller is
        connected to the AHB with a toggling speed of up to 16 MHz.

        External interrupt/event controller (EXTI)

        The external interrupt/event controller consists of 23 edge detector lines used to generate
        interrupt/event requests. Each line can be individually configured to select the trigger event
        (rising edge, falling edge, both) and can be masked independently. A pending register
        maintains the status of the interrupt requests. The EXTI can detect an external line with a
        pulse width shorter than the Internal APB2 clock period. Up to 83 GPIOs can be connected
        to the 16 external interrupt lines. The 7 other lines are connected to RTC, PVD, USB or
        Comparator events.

22/121               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Functional overview

3.7  Memories

     The STM32L15xxx devices have the following features:
      Up to 16 Kbyte of embedded RAM accessed (read/write) at CPU clock speed with 0

           wait states. With the enhanced bus matrix, operating the RAM does not lead to any
           performance penalty during accesses to the system bus (AHB and APB buses).
      The non-volatile memory is divided into three arrays:
            32, 64 or 128 Kbyte of embedded Flash program memory
            4 Kbyte of data EEPROM
            Options bytes
           The options bytes are used to write-protect the memory (with 4 KB granularity) and/or
           readout-protect the whole memory with the following options:
            Level 0: no readout protection
            Level 1: memory readout protection, the Flash memory cannot be read from or

                 written to if either debug features are connected or boot in RAM is selected
            Level 2: chip readout protection, debug features (Cortex-M3 JTAG and serial wire)

                 and boot in RAM selection disabled (JTAG fuse)
           The whole non-volatile memory embeds the error correction code (ECC) feature.

3.8  DMA (direct memory access)

     The flexible 7-channel, general-purpose DMA is able to manage memory-to-memory,
     peripheral-to-memory and memory-to-peripheral transfers. The DMA controller supports
     circular buffer management, avoiding the generation of interrupts when the controller
     reaches the end of the buffer.

     Each channel is connected to dedicated hardware DMA requests, with software trigger
     support for each channel. Configuration is done by software and transfer sizes between
     source and destination are independent.

     The DMA can be used with the main peripherals: SPI, I2C, USART, general-purpose timers
     and ADC.

3.9  LCD (liquid crystal display)

     The LCD drives up to 8 common terminals and 44 segment terminals to drive up to 320
     pixels.
      Internal step-up converter to guarantee functionality and contrast control irrespective of

           VDD. This converter can be deactivated, in which case the VLCD pin is used to provide
           the voltage to the LCD
      Supports static, 1/2, 1/3, 1/4 and 1/8 duty
      Supports static, 1/2, 1/3 and 1/4 bias
      Phase inversion to reduce power consumption and EMI
      Up to 8 pixels can be programmed to blink
      Unneeded segments and common pins can be used as general I/O pins
      LCD RAM can be updated at any time owing to a double-buffer
      The LCD controller can operate in Stop mode

                                  Doc ID 17659 Rev 8  23/121
Functional overview                                 STM32L151x6/8/B, STM32L152x6/8/B

3.10    ADC (analog-to-digital converter)

3.10.1  A 12-bit analog-to-digital converters is embedded into STM32L15xxx devices with up to 24
        external channels, performing conversions in single-shot or scan mode. In scan mode,
        automatic conversion is performed on a selected group of analog inputs.

        The ADC can be served by the DMA controller.

        An analog watchdog feature allows very precise monitoring of the converted voltage of one,
        some or all selected channels. An interrupt is generated when the converted voltage is
        outside the programmed thresholds.

        The events generated by the general-purpose timers (TIMx) can be internally connected to
        the ADC start trigger and injection trigger, to allow the application to synchronize A/D
        conversions and timers. An injection mode allows high priority conversions to be done by
        interrupting a scan mode which runs in as a background task.

        The ADC includes a specific low power mode. The converter is able to operate at maximum
        speed even if the CPU is operating at a very low frequency and has an auto-shutdown
        function. The ADC's runtime and analog front-end current consumption are thus minimized
        whatever the MCU operating mode.

        Temperature sensor

        The temperature sensor (TSENSE) generates a voltage VSENSE that varies linearly with
        temperature.

        The temperature sensor is internally connected to the ADC_IN16 input channel which is
        used to convert the sensor output voltage into a digital value.

        The sensor provides good linearity but it has to be calibrated to obtain good overall accuracy
        of the temperature measurement. As the offset of the temperature sensor varies from chip
        to chip due to process variation, the uncalibrated internal temperature sensor is suitable for
        applications that detect temperature changes only.

        To improve the accuracy of the temperature sensor measurement, each device is
        individually factory-calibrated by ST. The temperature sensor factory calibration data are
        stored by ST in the system memory area, accessible in read-only mode.

        Table 6. Temperature sensor calibration values

        Calibration value name  Description                           Memory address
                                                             0x1FF8 007A-0x1FF8 007B
        TSENSE_CAL1             TS ADC raw data acquired at  0x1FF8 007E-0x1FF8 007F
        TSENSE_CAL2             temperature of 30 C,
                                VDDA= 3 V

                                TS ADC raw data acquired at
                                temperature of 110 C
                                VDDA= 3 V

24/121                          Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                             Functional overview

3.10.2  Internal voltage reference (VREFINT)

        The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
        ADC and Comparators. VREFINT is internally connected to the ADC_IN17 input channel. It
        enables accurate monitoring of the VDD value (when no external voltage, VREF+, is
        available for ADC). The precise voltage of VREFINT is individually measured for each part by
        ST during production test and stored in the system memory area. It is accessible in read-
        only mode.

        Table 7. Internal voltage reference measured values

        Calibration value name    Description                Memory address

        VREFINT_CAL               Raw data acquired at       0x1FF8 0078-0x1FF8 0079
                                  temperature of 30 C
                                  VDDA= 3 V

3.11    DAC (digital-to-analog converter)

        The two 12-bit buffered DAC channels can be used to convert two digital signals into two
        analog voltage signal outputs. The chosen design structure is composed of integrated
        resistor strings and an amplifier in non-inverting configuration.

        This dual digital Interface supports the following features:
         two DAC converters: one for each output channel
         left or right data alignment in 12-bit mode
         synchronized update capability
         noise-wave generation
         triangular-wave generation
         dual DAC channels' independent or simultaneous conversions
         DMA capability for each channel (including the underrun interrupt)
         external triggers for conversion
         input reference voltage VREF+
        Eight DAC trigger inputs are used in the STM32L15xxx. The DAC channels are triggered
        through the timer update outputs that are also connected to different DMA channels.

3.12    Ultra-low-power comparators and reference voltage

        The STM32L15xxx embeds two comparators sharing the same current bias and reference
        voltage. The reference voltage can be internal or external (coming from an I/O).
         one comparator with fixed threshold
         one comparator with rail-to-rail inputs, fast or slow mode. The threshold can be one of

              the following:
               DAC output
               External I/O
               Internal reference voltage (VREFINT) or VREFINT submultiple (1/4, 1/2, 3/4)

                                  Doc ID 17659 Rev 8                         25/121
Functional overview                                     STM32L151x6/8/B, STM32L152x6/8/B

        Both comparators can wake up from Stop mode, and be combined into a window
        comparator.

        The internal reference voltage is available externally via a low power / low current output
        buffer (driving current capability of 1 A typical).

3.13    Routing interface

        This interface controls the internal routing of I/Os to TIM2, TIM3, TIM4 and to the
        comparator and reference voltage output.

3.14    Touch sensing

        The STM32L15xxx devices provide a simple solution for adding capacitive sensing
        functionality to any application. These devices offer up to 20 capacitive sensing channels
        distributed over 10 analog I/O groups. Only software capacitive sensing acquisition mode is
        supported.

        Capacitive sensing technology is able to detect the presence of a finger near a sensor which
        is protected from direct touch by a dielectric (glass, plastic, ...). The capacitive variation
        introduced by the finger (or any conductive object) is measured using a proven
        implementation based on a surface charge transfer acquisition principle. It consists of
        charging the sensor capacitance and then transferring a part of the accumulated charges
        into a sampling capacitor until the voltage across this capacitor has reached a specific
        threshold. The capacitive sensing acquisition only requires few external components to
        operate.

        Reliable touch sensing functionality can be quickly and easily implemented using the free
        STM32L1xx STMTouch touch sensing firmware library.

3.15    Timers and watchdogs

        The ultra-low-power STM32L15xxx devices include six general-purpose timers, two basic
        timers and two watchdog timers.
        Table 8 compares the features of the general-purpose and basic timers.

        Table 8. Timer feature comparison

        Timer   Counter    Counter  Prescaler    DMA request Capture/compare Complementary
               resolution    type     factor
                                                 generation  channels  outputs

        TIM2,              Up, Any integer

        TIM3, 16-bit       down, between 1       Yes         4                               No

        TIM4               up/down and 65536

                                    Any integer

        TIM9 16-bit        Up between 1          No          2                               No

                                    and 65536

26/121                              Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                     Functional overview

Table 8. Timer feature comparison

Timer    Counter    Counter       Prescaler    DMA request Capture/compare Complementary
        resolution    type          factor
                                               generation  channels  outputs

TIM10,  16-bit                Any integer      No          1         No
TIM11               Up between 1

                               and 65536

TIM6,                             Any integer
TIM7
        16-bit      Up between 1               Yes         0         No

                                  and 65536

                                  Doc ID 17659 Rev 8                     27/121
Functional overview                      STM32L151x6/8/B, STM32L152x6/8/B

3.15.1  General-purpose timers (TIM2, TIM3, TIM4, TIM9, TIM10 and TIM11)

3.15.2  There are six synchronizable general-purpose timers embedded in the STM32L15xxx
3.15.3  devices (see Table 8 for differences).
3.15.4
        TIM2, TIM3, TIM4

        These timers are based on a 16-bit auto-reload up/downcounter and a 16-bit prescaler.
        They feature 4 independent channels each for input capture/output compare, PWM or one-
        pulse mode output. This gives up to 12 input captures/output compares/PWMs on the
        largest packages.

        The TIM2, TIM3, TIM4 general-purpose timers can work together or with the TIM10, TIM11
        and TIM9 general-purpose timers via the Timer Link feature for synchronization or event
        chaining. Their counter can be frozen in debug mode. Any of the general-purpose timers
        can be used to generate PWM outputs.

        TIM2, TIM3, TIM4 all have independent DMA request generation.

        These timers are capable of handling quadrature (incremental) encoder signals and the
        digital outputs from 1 to 3 hall-effect sensors.

        TIM10, TIM11 and TIM9

        These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler. TIM10 and
        TIM11 feature one independent channel, whereas TIM9 has two independent channels for
        input capture/output compare, PWM or one-pulse mode output. They can be synchronized
        with the TIM2, TIM3, TIM4 full-featured general-purpose timers.

        They can also be used as simple time bases and be clocked by the LSE clock source
        (32.768 kHz) to provide time bases independent from the main CPU clock.

        Basic timers (TIM6 and TIM7)

        These timers are mainly used for DAC trigger generation. They can also be used as generic
        16-bit time bases.

        SysTick timer

        This timer is dedicated to the OS, but could also be used as a standard downcounter. It is
        based on a 24-bit downcounter with autoreload capability and a programmable clock
        source. It features a maskable system interrupt generation when the counter reaches 0.

        Independent watchdog (IWDG)

        The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is
        clocked from an independent 37 kHz internal RC and, as it operates independently of the
        main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
        to reset the device when a problem occurs, or as a free-running timer for application timeout
        management. It is hardware- or software-configurable through the option bytes. The counter
        can be frozen in debug mode.

28/121               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Functional overview

3.15.5  Window watchdog (WWDG)

        The window watchdog is based on a 7-bit downcounter that can be set as free-running. It
        can be used as a watchdog to reset the device when a problem occurs. It is clocked from the
        main clock. It has an early warning interrupt capability and the counter can be frozen in
        debug mode.

3.16    Communication interfaces

3.16.1  IC bus

3.16.2  Up to two IC bus interfaces can operate in multimaster and slave modes. They can support
3.16.3  standard and fast modes.
        They support dual slave addressing (7-bit only) and both 7- and 10-bit addressing in master
3.16.4  mode. A hardware CRC generation/verification is embedded.
        They can be served by DMA and they support SM Bus 2.0/PM Bus.

        Universal synchronous/asynchronous receiver transmitter (USART)

        All USART interfaces are able to communicate at speeds of up to 4 Mbit/s. They provide
        hardware management of the CTS and RTS signals. They support IrDA SIR ENDEC, are
        ISO 7816 compliant and have LIN Master/Slave capability.
        All USART interfaces can be served by the DMA controller.

        Serial peripheral interface (SPI)

        Up to two SPIs are able to communicate at up to 16 Mbits/s in slave and master modes in
        full-duplex and half-duplex communication modes. The 3-bit prescaler gives 8 master mode
        frequencies and the frame is configurable to 8 bits or 16 bits. The hardware CRC
        generation/verification supports basic SD Card/MMC modes.
        Both SPIs can be served by the DMA controller.

        Universal serial bus (USB)

        The STM32L15xxx embeds a USB device peripheral compatible with the USB full speed
        12 Mbit/s. The USB interface implements a full speed (12 Mbit/s) function interface. It has
        software-configurable endpoint setting and supports suspend/resume. The dedicated
        48 MHz clock is generated from the internal main PLL (the clock source must use a HSE
        crystal oscillator).

                                  Doc ID 17659 Rev 8  29/121
Functional overview                      STM32L151x6/8/B, STM32L152x6/8/B

3.17    CRC (cyclic redundancy check) calculation unit

        The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
        data word and a fixed generator polynomial.

        Among other applications, CRC-based techniques are used to verify data transmission or
        storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
        verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of
        the software during runtime, to be compared with a reference signature generated at link-
        time and stored at a given memory location.

3.18    Development support

        Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug
        port that enables either a serial wire debug or a JTAG probe to be connected to the target.
        The JTAG JTMS and JTCK pins are shared with SWDAT and SWCLK, respectively, and a
        specific sequence on the JTMS pin is used to switch between JTAG-DP and SW-DP.

        The JTAG port can be permanently disabled with a JTAG fuse.

        Embedded Trace MacrocellTM

        The ARM Embedded Trace Macrocell provides a greater visibility of the instruction and
        data flow inside the CPU core by streaming compressed data at a very high rate from the
        STM32L15xxx through a small number of ETM pins to an external hardware trace port
        analyzer (TPA) device. The TPA is connected to a host computer using USB, Ethernet, or
        any other high-speed channel. Real-time instruction and data flow activity can be recorded
        and then formatted for display on the host computer running debugger software. TPA
        hardware is commercially available from common development tool vendors. It operates
        with third party debugger software tools.

30/121               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                      Pin descriptions

4  Pin descriptions

   Figure 3. STM32L15xVx UFBGA100 ballout

      1       2        3          4            5    6   78  9 10 11 12

   A  PE3     PE1      PB8 BOOT0 PD7 PD5                PB4 PB3 PA15 PA14 PA13 PA12

   B  PE4     PE2      PB9 PB7                 PB6 PD6  PD4 PD3 PD1 PC12 PC10 PA11

   C  PC13    PE5      PE0 VDD_3 PB5                    PD2 PD0 PC11 PH2 PA10
      WKUP2

   D  PC14    PE6      VSS_3                                PA9  PA8  PC9

      OSC32_IN WUKP3

   E  PC15 VLCD VSS_4                                       PC8 PC7   PC6

      OSC32_OUT

   F  PH0     VSS_5                                              VSS_2 VSS_1
      OSC_IN

   G  POHS1C_OUTVDD_5                                            VDD_2 VDD_1

   H     PC0 NRST VDD_4                                     PD15 PD14 PD13

   J  VSSA PC1         PC2                                  PD12 PD11 PD10

   K  VREF- PC3        PA2 PA5                 PC4      PD9 PD8 PB15 PB14 PB13

   L  VREF+ PA0        PA3 PA6                 PC5 PB2  PE8 PE10 PE12 PB10 PB11 PB12

              WKUP1

   M  VDDA PA1         PA4 PA7                 PB0 PB1  PE7 PE9 PE11 PE13 PE14 PE15

                                                                                      ai17096e

   1. This figure shows the package top view.

                                  Doc ID 17659 Rev 8                                            31/121
Pin descriptions                                             STM32L151x6/8/B, STM32L152x6/8/B
                 Figure 4. STM32L15xVx LQFP100 pinout

                                     100 VDD_3
                                        99 VSS_3
                                            98 PE1
                                               97 PE0
                                                   96 PB9
                                                      95 PB8
                                                          94 BOOT0
                                                             93 PB7
                                                                 92 PB6
                                                                    91 PB5
                                                                        90 PB4
                                                                           89 PB3
                                                                               88 PD7
                                                                                  87 PD6
                                                                                      86 PD5
                                                                                          85 PD4
                                                                                             84 PD3
                                                                                                 83 PD2
                                                                                                    82 PD1
                                                                                                        81 PD0
                                                                                                           80 PC12
                                                                                                               79 PC11
                                                                                                                  78 PC10
                                                                                                                      77 PA15
                                                                                                                         76 PA14

                            PE2 1                   LQFP100                                                                      75 VDD_2
                            PE3 2                                                                                                74 VSS_2
                            PE4 3                                                                                                73 PH2
                            PE5 4                                                                                                72 PA13
                 PE6-WKUP3 5                                                                                                     71 PA12
                           VLCD 6                                                                                                70 PA11
               PC13-WKUP2 7                                                                                                      69 PA10
           PC14-OSC32_IN 8                                                                                                       68 PA9
        PC15-OSC32_OUT 9                                                                                                         67 PA8
                         VSS_5 10                                                                                                66 PC9
                        VDD_5 11                                                                                                 65 PC8
                PH0-OSC_IN 12                                                                                                    64 PC7
             PH1-OSC_OUT 13                                                                                                      63 PC6
                          NRST 14                                                                                                62 PD15
                            PC0 15                                                                                               61 PD14
                            PC1 16                                                                                               60 PD13
                            PC2 17                                                                                               59 PD12
                            PC3 18                                                                                               58 PD11
                          VSSA 19                                                                                                57 PD10
                         VREF- 20                                                                                                56 PD9
                        VREF+ 21                                                                                                 55 PD8
                          VDDA 22                                                                                                54 PB15
                 PA0-WKUP1 23                                                                                                    53 PB14
                             PA1 24                                                                                              52 PB13
                             PA2 25                                                                                              51 PB12

                                     PA3 26                                                                                                  ai15692c
                                        VSS_4 27
                                            VDD_4 28

                                               PA4 29
                                                   PA5 30
                                                      PA6 31
                                                          PA7 32
                                                             PC4 33
                                                                 PC5 34
                                                                    PB0 35
                                                                        PB1 36
                                                                           PB2 37
                                                                               PE7 38
                                                                                  PE8 39
                                                                                      PE9 40
                                                                                          PE10 41
                                                                                             PE11 42
                                                                                                 PE12 43
                                                                                                    PE13 44
                                                                                                        PE14 45
                                                                                                           PE15 46
                                                                                                               PB10 47
                                                                                                                  PB11 48
                                                                                                                      VSS_1 49
                                                                                                                         VDD_1 50

        1. This figure shows the package top view.

32/121                               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                        Pin descriptions

Figure 5. STM32L15xRx TFBGA64 ballout

   1      2                       3         4         5     6     7     8

   PC14-  PC13-
A OSC32_IN WKUP2                  PB9       PB4       PB3   PA15  PA14  PA13

            PC15-                 PB8       BOOT0     PD2   PC11  PC10  PA12
B OSC32_OUT VLCD

   PH0-

C  OSC_IN VSS_4                   PB7       PB5       PC12  PA10  PA9   PA11

   PH1-                                     VSS_3 VSS_2 VSS_1           PC9
D OSC_OUT VDD_4                   PB6                             PA8

E  NRST   PC1                     PC0       VDD_3 VDD_2 VDD_1     PC7   PC8

F  VSSA   PC2                     PA2       PA5       PB0   PC6   PB15  PB14

G  VREF+ PA0-WKUP1 PA3                      PA6       PB1   PB2   PB10  PB13

H  VDDA   PA1                     PA4       PA7       PC4   PC5   PB11  PB12

                                                                              AI16090c

1. This figure shows the package top view.

                                  Doc ID 17659 Rev 8                          33/121
Pin descriptions                                            STM32L151x6/8/B, STM32L152x6/8/B
                 Figure 6. STM32L15xRx LQFP64 pinout

                                     VDD_ 3
                                        VSS_3
                                            PB9
                                               PB8
                                                   BOOT0
                                                      PB7
                                                          PB6
                                                             PB5
                                                                 PB4
                                                                    PB3
                                                                        PD2
                                                                           PC12
                                                                               PC11
                                                                                  PC10
                                                                                      PA15
                                                                                          PA14

                           VLCD      64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49              VDD_2
               PC13-WKUP2                                                                         VSS_2
           PC14-OSC32_IN          1                                                      48       PA13
        PC15-OSC32_OUT                                                                            PA12
               PH0 -OSC_IN        2                                                      47       PA11
             PH1-OSC_OUT                                                                          PA10
                                  3                                                      46       PA9
                          NRST                                                                    PA8
                            PC0   4                                                      45       PC9
                            PC1                                                                   PC8
                            PC2   5                                                      44       PC7
                            PC3                                                                   PC6
                                  6                                                      43       PB15
                          VSSA                                                                    PB14
                          VDDA    7                                                      42       PB13
                 PA0-WKUP1                                                                        PB12
                                  8                                                      41
                             PA1
                             PA2  9                   LQFP64                             40

                                  10                                                     39

                                  11                                                     38

                                  12                                                     37

                                  13                                                     36

                                  14                                                     35

                                  15                                                     34

                                  16                                                     33

                                     17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                      PA3
                                         VSS_4
                                             VDD_4

                                                PA4
                                                    PA5
                                                       PA6
                                                           PA7
                                                              PC4
                                                                  PC5
                                                                     PB0
                                                                         PB1
                                                                            PB2
                                                                                PB10
                                                                                   PB11
                                                                                       VSS_1
                                                                                           VDD_1

                                                                                                    ai15693c

        1. This figure shows the package top view.

        Figure 7. STM32L15xCx LQFP48 pinout

                                         VDD_ 3
                                            VSS_3
                                                PB9
                                                   PB8
                                                       BOOT0
                                                          PB7
                                                              PB6
                                                                 PB5
                                                                     PB4
                                                                        PB3
                                                                            PA1 5
                                                                               PA1 4

                           VLCD         48 47 46 45 44 43 42 41 40 39 38 37              VDD_2
               PC13-WKUP2                                                                VSS_2
           PC14-OSC32_IN             1                                               36  PA13
        PC15-OSC32_OUT                                                                   PA12
                PH0-OSC_IN           2                                               35  PA11
             PH1-OSC_OUT                                                                 PA10
                                     3                                               34  PA9
                          NRST                                                           PA8
                          VSSA       4                                               33  PB15
                          VDDA                                                           PB14
                 PA0 -WKUP1          5                                               32  PB13
                                                                                         PB12
                             PA1     6              LQFP48                           31
                             PA2
                                     7                                               30

                                     8                                               29

                                     9                                               28

                                     10                                              27

                                     11                                              26

                                     12                                              25

                                      13 14 15 16 17 18 19 20 21 22 23 24

                                        PA3
                                           PA4
                                               PA5
                                                  PA6
                                                      PA7
                                                         PB0
                                                             PB1
                                                                PB2
                                                                    PB10
                                                                       PB11
                                                                           VSS_1
                                                                              VDD_1

                                                                                         ai15694 c

        1. This figure shows the package top view.

34/121                            Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                                                     Pin descriptions
                 Figure 8. STM32L15xCx UFQFPN48 pinout

                         VDD_3
                                VSS_3
                                        PB9
                                                 PB8
                                                         BOOT0
                                                                PB7
                                                                        PB6
                                                                               PB5
                                                                                       PB4
                                                                                              PB3
                                                                                                      PA15
                                                                                                             PA14

                         48 47 46 45 44 43 42 41 40 39 38 37

                  VLCD   1                              36                                                           VDD_2
      PC13-WKUP2                                                                                                     VSS_2
  PC14-OSC32_IN          2                              35                                                           PA13
PC15-OSC32_OUT                                                                                                       PA12
                         3                              34                                                           PA11
        PH0-OSC_IN                                                                                                   PA10
     PH1-OSC_OUT         4                              33                                                           PA9
                                                                                                                     PA8
                  NRST   5                              32                                                           PB15
                  VSSA                                                                                               PB14
                  VDDA   6                  UFQFPN48    31                                                           PB13
         PA0-WKUP1                                                                                                   PB12
                         7                              30
                    PA1
                   PA2   8                              29

                         9                              28

                         10                             27

                         11                             26

                         12                             25

                         13 14 15 16 17 18 19 20 21 22 23 24

                            PA3
                                   PA4
                                           PA5
                                                  PA6
                                                          PA7
                                                                 PB0
                                                                         PB1
                                                                                 PB2
                                                                                         PB10
                                                                                                PB11
                                                                                                       VSS_1
                                                                                                              VDD_1

                                                                                                                            ai15695d

1. This figure shows the package top view.

                             Doc ID 17659 Rev 8                                                                             35/121
Pin descriptions                                                                          STM32L151x6/8/B, STM32L152x6/8/B
                                                                                                  Alternate functions
Table 9. STM32L15xxx pin definitions
           Pins

LQFP100             Pin name                                              Main
     LQFP64                                                           function(3)
           TFBGA64
                UFBGA100                                              (after reset)
                       LQFP48 or UFQFPN48

                                                 Type(1)
                                                        I/O Level(2)

1-           B2 -   PE2          I/O FT                                PE2                    TRACECLK/LCD_SEG38/TIM3_ETR
                                                                       PE3                     TRACED0/LCD_SEG39/TIM3_CH1
2-           A1 -   PE3          I/O FT                                PE4
                                                                       PE5                              TRACED1/TIM3_CH2
3-           B1 -   PE4          I/O FT                                PE6                              TRACED2/TIM9_CH1
                                                                      VLCD                        TRACED3/WKUP3/TIM9_CH2
4-           C2 -   PE5          I/O FT                               PC13
                                                                      PC14                 RTC_TAMP1/RTC_TS/RTC_OUT/WKUP2
5-           D2 - PE6-WKUP3 I/O FT                                                                              OSC32_IN
                                                                      PC15
6 1 B2 E2 1         VLCD(4)      S                                                                            OSC32_OUT
                                                                      VSS_5
7 2 A2 C1 2 PC13-WKUP2 I/O FT                                         VDD_5                                      OSC_IN
                                                                       PH0                                      OSC_OUT
8   3 A1 D1      3      PC14-    I/O
                    OSC32_IN(5)                                        PH1                   ADC_IN10/LCD_SEG18/COMP1_INP
                                                                      NRST                   ADC_IN11/LCD_SEG19/COMP1_INP
                                 PC15-                                 PC0                   ADC_IN12/LCD_SEG20/COMP1_INP
                                                                       PC1                   ADC_IN13/LCD_SEG21/COMP1_INP
9 4 B1 E1 4 OSC32_OUT I/O                                              PC2
                                                                       PC3           WKUP1/USART2_CTS/ADC_IN0/TIM2_CH1_ETR/
                                             (5)                      VSSA                                    COMP1_INP
                                                                      VREF-
10 - - F2 -            VSS_5      S                                   VREF+           USART2_RTS/ADC_IN1/TIM2_CH2/LCD_SEG0/
11 - - G2 -            VDD_5      S                                   VDDA                                    COMP1_INP
12 5 C1 F1 5           PH0-                                            PA0
                    OSC_IN(6)     I
13 6 D1 G1 6           PH1-                                            PA1
                    OSC_OUT      O
14 7 E1 H2 7           NRST
                        PC0      I/O
15 8 E3 H1 -            PC1      I/O FT
                        PC2      I/O FT
16 9 E2 J2 -            PC3      I/O FT
                       VSSA      I/O
17 10 F2 J3 -          VREF-      S
18 11 -(7) K2 -                   S

19 12 F1 J1 8

20 - - K1 -

21  -   G1   L1  -  VREF+        S

        (7)

22 13 H1 M1 9       VDDA         S

23 14 G2 L2 10 PA0-WKUP1 I/O FT

24 15 H2 M2 11      PA1          I/O FT

36/121                                                                Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                                               Pin descriptions
                                                                                          Alternate functions
Table 9. STM32L15xxx pin definitions (continued)
           Pins

LQFP100          Pin name                                                 Main
     LQFP64                                                           function(3)
           TFBGA64
                UFBGA100                                              (after reset)
                       LQFP48 or UFQFPN48

                                                 Type(1)
                                                        I/O Level(2)

25 16 F3 K3 12    PA2      I/O FT                                     PA2             USART2_TX/ADC_IN2/TIM2_CH3/TIM9_CH1/
                                                                                                     LCD_SEG1/COMP1_INP
26 17 G3 L3 13    PA3      I/O                                        PA3
27 18 C2 E3 -    VSS_4                                                                USART2_RX/ADC_IN3/TIM2_CH4/TIM9_CH2/
28 19 D2 H3 -    VDD_4     S                                          VSS_4                          LCD_SEG2/COMP1_INP
29 20 H3 M3 14    PA4
                           S                                          VDD_4                          SPI1_NSS/USART2_CK/
30 21 F4 K4 15    PA5                                                                         ADC_IN4/DAC_OUT1/COMP1_INP
                           I/O                                        PA4
31 22 G4 L4 16    PA6                                                                                  SPI1_SCK/ADC_IN5/
                           I/O                                        PA5                DAC_OUT2/TIM2_CH1_ETR/COMP1_INP
32 23 H4 M4 17    PA7
33 24 H5 K5 -     PC4      I/O FT                                     PA6                      SPI1_MISO/ADC_IN6/TIM3_CH1/
34 25 H6 L5 -     PC5                                                                       LCD_SEG3/TIM10_CH1/COMP1_INP
35 26 F5 M5 18    PB0      I/O FT                                     PA7
                                                                                               SPI1_MOSI/ADC_IN7/TIM3_CH2/
36 27 G5 M6 19    PB1      I/O FT                                     PC4                   LCD_SEG4/TIM11_CH1/COMP1_INP
37 28 G6 L6 20    PB2                                                                       ADC_IN14/LCD_SEG22/COMP1_INP
38 - - M7 -       PE7      I/O FT                                     PC5                   ADC_IN15/LCD_SEG23/COMP1_INP
39 - - L7 -       PE8
40 - - M8 -       PE9      I/O                                        PB0                      ADC_IN8/TIM3_CH3/LCD_SEG5/
41 - - L8 -      PE10                                                                                COMP1_INP/VREF_OUT
42 - - M9 -      PE11      I/O FT                                     PB1
43 - - L9 -      PE12                                                                          ADC_IN9/TIM3_CH4/LCD_SEG6/
44 - - M10 -     PE13      I/O FT PB2/BOOT1                                                          COMP1_INP/VREF_OUT
45 - - M11 -     PE14
46 - - M12 -     PE15      I/O                                        PE7                            ADC_IN22/COMP1_INP
47 29 G7 L10 21  PB10                                                                                ADC_IN23/COMP1_INP
48 30 H7 L11 22  PB11      I/O                                        PE8                 ADC_IN24/TIM2_CH1_ETR/COMP1_INP
                                                                                              ADC_IN25/TIM2_CH2/COMP1_INP
                           I/O                                        PE9
                                                                                                              TIM2_CH3
                           I/O                                        PE10                             TIM2_CH4/SPI1_NSS

                           I/O FT PE11                                                                         SPI1_SCK
                                                                                                              SPI1_MISO
                           I/O FT PE12                                                                        SPI1_MOSI
                                                                                     I2C2_SCL/USART3_TX/TIM2_CH3/LCD_SEG10
                           I/O FT PE13                                               I2C2_SDA/USART3_RX/TIM2_CH4/LCD_SEG11

                           I/O FT PE14

                           I/O FT PE15

                           I/O FT PB10

                           I/O FT PB11

                                                                      Doc ID 17659 Rev 8  37/121
Pin descriptions                                                                          STM32L151x6/8/B, STM32L152x6/8/B
                                                                                                  Alternate functions
Table 9. STM32L15xxx pin definitions (continued)
           Pins

LQFP100          Pin name                                                 Main
     LQFP64                                                           function(3)
           TFBGA64
                UFBGA100                                              (after reset)
                       LQFP48 or UFQFPN48

                                                 Type(1)
                                                        I/O Level(2)

49 31 D6 F12 23  VSS_1      S                                          VSS_1         SPI2_NSS/I2C2_SMBA/USART3_CK/LCD_SEG12/
50 32 E6 G12 24  VDD_1      S                                          VDD_1                   ADC_IN18/COMP1_INP/TIM10_CH1
                 PB12                                                  PB12
51 33 H8 L12 25            I/O FT                                                    SPI2_SCK/USART3_CTS/LCD_SEG13/ADC_IN19/
                 PB13                                                  PB13                            COMP1_INP/TIM9_CH1
52 34 G8 K12 26            I/O FT
                 PB14                                                  PB14          SPI2_MISO/USART3_RTS/LCD_SEG14/ADC_IN20/
53 35 F8 K11 27            I/O FT                                                                      COMP1_INP/TIM9_CH2
                 PB15                                                  PB15
54 36 F7 K10 28            I/O FT                                                              SPI2_MOSI/LCD_SEG15/ADC_IN21/
                  PD8                                                   PD8                   COMP1_INP/TIM11_CH1/RTC_REFIN
55 - - K9 -       PD9      I/O FT                                       PD9
56 - - K8 -      PD10      I/O FT                                      PD10                           USART3_TX/LCD_SEG28
57 - - J12 -     PD11      I/O FT                                      PD11                           USART3_RX/LCD_SEG29
58 - - J11 -     PD12      I/O FT                                      PD12                           USART3_CK/LCD_SEG30
59 - - J10 -     PD13      I/O FT                                      PD13                          USART3_CTS/LCD_SEG31
60 - - H12 -     PD14      I/O FT                                      PD14                  TIM4_CH1/USART3_RTS/LCD_SEG32
61 - - H11 -     PD15      I/O FT                                      PD15
62 - - H10 -      PC6      I/O FT                                       PC6                            TIM4_CH2/LCD_SEG33
63 37 F6 E12 -    PC7      I/O FT                                       PC7                            TIM4_CH3/LCD_SEG34
64 38 E7 E11      PC8      I/O FT                                       PC8                            TIM4_CH4/LCD_SEG35
65 39 E8 E10      PC9      I/O FT                                       PC9                            TIM3_CH1/LCD_SEG24
66 40 D8 D12 -    PA8      I/O FT                                       PA8                            TIM3_CH2/LCD_SEG25
67 41 D7 D11 29   PA9      I/O FT                                       PA9                            TIM3_CH3/LCD_SEG26
68 42 C7 D10 30  PA10      I/O FT                                      PA10                            TIM3_CH4/LCD_SEG27
69 43 C6 C12 31  PA11      I/O FT                                      PA11                       USART1_CK/MCO/LCD_COM0
70 44 C8 B12 32  PA12      I/O FT                                      PA12                            USART1_TX/LCD_COM1
71 45 B8 A12 33            I/O FT                                     JTMS/                           USART1_RX/LCD_COM2
                 PA13                                                 SWDAT                    USART1_CTS/USB_DM/SPI1_MISO
72 46 A8 A11 34            I/O FT                                       PH2                    USART1_RTS/USB_DP/SPI1_MOSI
                  PH2                                                  VSS_2
73 - - C11 -     VSS_2     I/O FT
74 47 D5 F11 35             S

38/121                                                                Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                                               Pin descriptions
                                                                                          Alternate functions
Table 9. STM32L15xxx pin definitions (continued)
           Pins

LQFP100          Pin name                                                 Main
     LQFP64                                                           function(3)
           TFBGA64
                UFBGA100                                              (after reset)
                       LQFP48 or UFQFPN48

                                                 Type(1)
                                                        I/O Level(2)

75 48 E5 G11 36  VDD_2      S                                          VDD_2           TIM2_CH1_ETR/PA15/SPI1_NSS/LCD_SEG17
76 49 A7 A10 37   PA14     I/O FT                                       JTCK               USART3_TX/LCD_SEG28/LCD_SEG40/
77 50 A6 A9 38    PA15     I/O FT                                     /SWCLK                                   LCD_COM4
78 51 B7 B11 -    PC10                                                                     USART3_RX/LCD_SEG29/LCD_SEG41/
                                                                        JTDI                                   LCD_COM5
79 52 B6 C10 -    PC11                                                                     USART3_CK/LCD_SEG30/LCD_SEG42/
                           I/O FT PC10                                                                         LCD_COM6
80 53 C5 B10 -    PC12                                                                                  SPI2_NSS/TIM9_CH1
81 - - C9 -        PD0     I/O FT PC11                                                                          SPI2_SCK
82 - - B9 -        PD1
83 54 B5 C8        PD2     I/O FT                                     PC12           TIM3_ETR/LCD_SEG31/LCD_SEG43/LCD_COM7
84 - - B8 -        PD3                                                                               USART2_CTS/SPI2_MISO
85 - - B7 -        PD4     I/O FT                                      PD0                           USART2_RTS/SPI2_MOSI
86 - - A6 -        PD5     I/O FT                                     PD1                                     USART2_TX
87 - - B6 -        PD6     I/O FT                                      PD2                                    USART2_RX
88 - - A5 -        PD7     I/O FT                                     PD3                             USART2_CK/TIM9_CH2
89 55 A5 A8 39     PB3     I/O FT                                      PD4
                           I/O FT                                     PD5                  TIM2_CH2/PB3/SPI1_SCK/COMP2_INM/
90 56 A4 A7 40     PB4     I/O FT                                      PD6                                     LCD_SEG7
                           I/O FT                                     PD7
91 57 C4 C5 41     PB5                                                                                      TIM3_CH1/PB4/
92 58 D3 B5 42     PB6     I/O FT                                     JTDO                   SPI1_MISO/COMP2_INP/LCD_SEG8
93 59 C3 B4 43     PB7                                                               I2C1_SMBA/TIM3_CH2/SPI1_MOSI/COMP2_INP/
94 60 B4 A4 44   BOOT0     I/O FT NJTRST
95 61 B3 A3 45     PB8                                                                                         LCD_SEG9
96 62 A3 B3 46     PB9     I/O FT                                       PB5                    I2C1_SCL/TIM4_CH1/USART1_TX
97 - - C3 -        PE0
98 - - A2 -        PE1     I/O FT                                       PB6                             I2C1_SDA/TIM4_CH2/
                                                                                                        USART1_RX/PVD_IN
                           I/O FT                                       PB7
                                                                                      TIM4_CH3/I2C1_SCL/LCD_SEG16/TIM10_CH1
                            I                                         BOOT0            TIM4_CH4/I2C1_SDA/LCD_COM3/TIM11_CH1
                           I/O FT                                       PB8
                           I/O FT                                       PB9                   TIM4_ETR/LCD_SEG36/TIM10_CH1
                           I/O FT                                       PE0                          LCD_SEG37/TIM11_CH1
                           I/O FT                                       PE1

                                                                      Doc ID 17659 Rev 8  39/121
Pin descriptions                                                                          STM32L151x6/8/B, STM32L152x6/8/B
                                                                                                  Alternate functions
Table 9. STM32L15xxx pin definitions (continued)
           Pins

LQFP100                Pin name                                           Main
     LQFP64                                                           function(3)
           TFBGA64
                UFBGA100                                              (after reset)
                       LQFP48 or UFQFPN48

                                                 Type(1)
                                                        I/O Level(2)

99 63 D4 D3 47         VSS_3           S                              VSS_3

100 64 E4 C4 48        VDD_3           S                              VDD_3

1. I = input, O = output, S = supply.

2. FT = 5 V tolerant.

3. Function availability depends on the chosen device. For devices having reduced peripheral counts, it is always the lower
     number of peripheral that is included. For example, if a device has only one SPI and two USARTs, they will be called SPI1
     and USART1 & USART2, respectively. Refer to Table 2 on page 10.

4. Applicable to STM32L152xx devices only. In STM32L151xx devices, this pin should be connected to VDD.

5. The PC14 and PC15 I/Os are only configured as OSC32_IN/OSC32_OUT when the LSE oscillator is on (by setting the
     LSEON bit in the RCC_CSR register). The LSE oscillator pins OSC32_IN/OSC32_OUT can be used as general-purpose
     PC14/PC15 I/Os, respectively, when the LSE oscillator is off ( after reset, the LSE oscillator is off ). The LSE has priority
     over the GPIO function. For more details, refer to Using the OSC32_IN/OSC32_OUT pins as GPIO PC14/PC15 port pins
     section in the STM32L15xxx reference manual (RM0038).

6. The PH0 and PH1 I/Os are only configured as OSC_IN/OSC_OUT when the HSE oscillator is on ( by setting the HSEON
     bit in the RCC_CR register). The HSE oscillator pins OSC_IN/OSC_OUT can be used as general-purpose PH0/PH1 I/Os,
     respectively, when the HSE oscillator is off (after reset, the HSE oscillator is off ). The HSE has priority over the GPIO
     function.

7. Unlike in the LQFP64 package, there is no PC3 in the TFBGA64 package. The VREF+ functionality is provided instead.

40/121                                                                Doc ID 17659 Rev 8
                    Table 10. Alternate function input/output                                                                                                   STM32L151x6/8/B, STM32L152x6/8/B

                                                                      Digital alternate function number

                    Port   AFIO0       AFIO1 AFIO2 AFIO3 AFIO4 AFIO5 AFOI6 AFIO7 AFIO8 AFIO9 AFIO10 AFIO11 AFIO12 AFIO13 AFIO14 AFIO15
                    name                                                                                   Alternate function

                           SYSTEM      TIM2       TIM3/4 TIM9/10/11 I2C1/2 SPI1/2  N/A  USART    N/A  N/A  USB  LCD                N/A  N/A  RI  SYSTEM
                                                                                         1/2/3

                    BOOT0  BOOT0
                    NRST   NRST

                    PA0-WKUP1 WKUP1    TIM2_CH1_                                        USART2_                                              TIMx_IC1 EVENTOUT
                                       ETR                                              CTS                                                  TIMx_IC2 EVENTOUT
                    PA1                                                                 USART2_                            [SEG0]            TIMx_IC3 EVENTOUT
                                       TIM2_CH2                                         RTS                                [SEG1]            TIMx_IC4 EVENTOUT
                                                                                        USART2_                            [SEG2]            TIMx_IC1 EVENTOUT
Doc ID 17659 Rev 8  PA2                TIM2_CH3   TIM9_CH1                              TX                                                   TIMx_IC2 EVENTOUT
                                                                                        USART2_                            [SEG3]            TIMx_IC3 EVENTOUT
                    PA3                TIM2_CH4   TIM9_CH2                              RX                                 [SEG4]            TIMx_IC4 EVENTOUT
                                                                                        USART2_                            [COM0]            TIMx_IC1 EVENTOUT
                    PA4                                               SPI1_NSS          CK                                 [COM1]            TIMx_IC2 EVENTOUT
                                                                      SPI1_SCK                                             [COM2]            TIMx_IC3 EVENTOUT
                    PA5                TIM2_CH1_                      SPI1_MISO         USART1_            DM                                TIMx_IC4 EVENTOUT
                                       ETR                            SPI1_MOSI         CK                 DP                                TIMx_IC1 EVENTOUT
                                                                                        USART1_                                              TIMx_IC2 EVENTOUT
                    PA6                           TIM3_CH1 TIM10_CH1  SPI1_MISO         TX                                                   TIMx_IC3 EVENTOUT
                                                                      SPI1_MOSI         USART1_
                    PA7                           TIM3_CH2 TIM11_CH1                    RX
                                                                                        USART1_
                    PA8    MCO                                                          CTS
                                                                                        USART1_
                    PA9                                                                 RTS

                    PA10

                    PA11                                                                                                                                        Pin descriptions

41/121              PA12   JTMS-SWDAT
                    PA13   JTCK-SWCLK
                    PA14
42/121              Table 10. Alternate function input/output (continued)                                                                                                                         Pin descriptions
                                                                                                              Digital alternate function number

                    Port  AFIO0      AFIO1 AFIO2 AFIO3 AFIO4 AFIO5 AFOI6 AFIO7 AFIO8 AFIO9 AFIO10 AFIO11 AFIO12 AFIO13 AFIO14 AFIO15
                    name                                                                                 Alternate function

                          SYSTEM     TIM2      TIM3/4 TIM9/10/11 I2C1/2 SPI1/2                  N/A  USART    N/A  N/A                           USB  LCD     N/A  N/A  RI  SYSTEM
                                                                                                      1/2/3

                    PA15  JTDI       TIM2_CH1_                                       SPI1_NSS                                                         SEG17             TIMx_IC4 EVENTOUT
                    PB0              ETR                                                                                                              [SEG5]                            EVENTOUT
                    PB1   BOOT1                                                                                                                       [SEG6]                            EVENTOUT
                    PB2   JTDO                        TIM3_CH3                                                                                                                          EVENTOUT
                    PB3   JTRST                       TIM3_CH4                       SPI1_SCK                                                         [SEG7]                            EVENTOUT
                    PB4                                                              SPI1_MISO                                                        [SEG8]                            EVENTOUT
Doc ID 17659 Rev 8  PB5              TIM2_CH2                              I2C1_     SPI1_MOSI                                                        [SEG9]                            EVENTOUT
                                                      TIM3_CH1             SMBA
                    PB6                               TIM3_CH2                                                                                                                          EVENTOUT
                                                                           I2C1_SCL                  USART1_
                    PB7                               TIM4_CH1                                       TX                                                                                 EVENTOUT
                    PB8                                                                              USART1_                                                                            EVENTOUT
                    PB9                        TIM4_CH2                    I2C1_SDA                  RX                                                                                 EVENTOUT
                    PB10                                                                                                                                                                EVENTOUT
                                               TIM4_CH3 TIM10_CH1* I2C1_SCL                          USART3_                                          SEG16                                       STM32L151x6/8/B, STM32L152x6/8/B
                    PB11                       TIM4_CH4 TIM11_CH1* I2C1_SDA                          TX                                               [COM3]                            EVENTOUT
                                                                                                     USART3_                                          SEG10
                    PB12             TIM2_CH3                              I2C2_SCL                  RX                                                                                 EVENTOUT
                                                                                                     USART3_                                          SEG11
                    PB13             TIM2_CH4                              I2C2_SDA                  CK                                                                                 EVENTOUT
                                                                                                     USART3_                                          SEG12
                    PB14                                        TIM10_CH1  I2C2_     SPI2_NSS        CTS                                                                                EVENTOUT
                    PB15                                                   SMBA                      USART3_                                          SEG13                             EVENTOUT
                    PC0                                                                              RTS                                                                TIMx_IC1 EVENTOUT
                    PC1                                         TIM9_CH1             SPI2_SCK                                                         SEG14             TIMx_IC2 EVENTOUT
                                                                                                                                                      SEG15
                          RTC_REFIN                             TIM9_CH2             SPI2_MISO                                                        SEG18
                                                                TIM11_CH1            SPI2_MOSI                                                        SEG19
                    Table 10. Alternate function input/output (continued)                                                                                                                   STM32L151x6/8/B, STM32L152x6/8/B
                                                                                                              Digital alternate function number

                    Port       AFIO0       AFIO1 AFIO2 AFIO3 AFIO4 AFIO5 AFOI6 AFIO7 AFIO8 AFIO9 AFIO10 AFIO11 AFIO12 AFIO13 AFIO14 AFIO15
                    name                                                                                       Alternate function

                               SYSTEM      TIM2  TIM3/4 TIM9/10/11 I2C1/2 SPI1/2  N/A  USART    N/A  N/A                                         USB  LCD      N/A  N/A  RI  SYSTEM
                                                                                        1/2/3

Doc ID 17659 Rev 8  PC2                          TIM3_CH1                                                                                             SEG20              TIMx_IC3 EVENTOUT
                    PC3                          TIM3_CH2                                                                                                                TIMx_IC4 EVENTOUT
                    PC4                          TIM3_CH3                                                                                             SEG21              TIMx_IC1 EVENTOUT
                    PC5                          TIM3_CH4                                                                                                                TIMx_IC2 EVENTOUT
                    PC6                                                                                                                               SEG22              TIMx_IC3 EVENTOUT
                    PC7                                                                                                                                                  TIMx_IC4 EVENTOUT
                    PC8                                                                                                                               SEG23              TIMx_IC1 EVENTOUT
                    PC9                                                                                                                                                  TIMx_IC2 EVENTOUT
                                                                                                                                                      SEG24
                    PC10                                                               USART3_                                                                           TIMx_IC3 EVENTOUT
                                                                                       TX                                                             SEG25
                    PC11                                                                                                                                                 TIMx_IC4 EVENTOUT
                                                                                       USART3_                                                        SEG26
                    PC12                                                               RX                                                                                TIMx_IC1 EVENTOUT
                                                                                                                                                      SEG27
                                                                                       USART3_
                                                                                       CK                                                             COM4 /
                                                                                                                                                      SEG28 /
                                                                                                                                                      SEG40

                                                                                                                                                      COM5 /
                                                                                                                                                      SEG29 /
                                                                                                                                                      SEG41

                                                                                                                                                      COM6 /
                                                                                                                                                      SEG30 /
                                                                                                                                                      SEG42

                    PC13-      RTC_TAMP1/                                                                                                                                TIMx_IC2 EVENTOUT
                    WKUP2      RTC_TS/
                               RTC_OUT/
                               WKUP2

                    PC14-      OSC32_IN                                                                                                                                  TIMx_IC3 EVENTOUT
                    OSC32_IN
                                                                                                                                                                         TIMx_IC4 EVENTOUT
                    PC15-      OSC32_OUT                                                                                                                                 TIMx_IC1 EVENTOUT  Pin descriptions
                    OSC32_OUT                                                                                                                                            TIMx_IC2 EVENTOUT

                    PD0                                    TIM9_CH1  SPI2_NSS
                                                                     SPI2_SCK
                    PD1

43/121
44/121              Table 10. Alternate function input/output (continued)                                                                                                                   Pin descriptions
                                                                                                              Digital alternate function number

                    Port  AFIO0      AFIO1 AFIO2 AFIO3 AFIO4 AFIO5 AFOI6 AFIO7 AFIO8 AFIO9 AFIO10 AFIO11 AFIO12 AFIO13 AFIO14 AFIO15
                    name                                                                                 Alternate function

                             SYSTEM  TIM2  TIM3/4 TIM9/10/11 I2C1/2 SPI1/2       N/A  USART    N/A  N/A                                          USB  LCD      N/A  N/A  RI  SYSTEM
                                                                                       1/2/3
                          TRACECK
                    PD2   TRACED0          TIM3_ETR                                                                                                   COM7 /             TIMx_IC3 EVENTOUT
                                                                                                                                                      SEG31 /
                    PD3                                    TIM9_CH2                                                                                   SEG43              TIMx_IC4 EVENTOUT
                    PD4                                                                                                                                                  TIMx_IC1 EVENTOUT
                    PD5                    TIM4_CH1                   SPI2_MISO       USART2_                                                                            TIMx_IC2 EVENTOUT
                    PD6                    TIM4_CH2                   SPI2_MOSI       CTS                                                                                TIMx_IC3 EVENTOUT
                    PD7                    TIM4_CH3                                                                                                                      TIMx_IC4 EVENTOUT
Doc ID 17659 Rev 8  PD8                    TIM4_CH4                                   USART2_                                                         SEG28              TIMx_IC1 EVENTOUT
                    PD9                    TIM4_ETR TIM10_CH1                         RTS                                                                                TIMx_IC2 EVENTOUT
                    PD10                                                                                                                              SEG29              TIMx_IC3 EVENTOUT  STM32L151x6/8/B, STM32L152x6/8/B
                    PD11                                   TIM11_CH1                  USART2_                                                                            TIMx_IC4 EVENTOUT
                    PD12                   TIM3_ETR                                   TX                                                              SEG30              TIMx_IC1 EVENTOUT
                    PD13                   TIM3_CH1                                                                                                                      TIMx_IC2 EVENTOUT
                    PD14                                                              USART2_                                                         SEG31              TIMx_IC3 EVENTOUT
                    PD15                                                              RX                                                                                 TIMx_IC4 EVENTOUT
                    PE0                                                                                                                               SEG32              TIMx_IC1 EVENTOUT
                    PE1                                                               USART2_                                                         SEG33              TIMx_IC2 EVENTOUT
                    PE2                                                               CK                                                              SEG34              TIMx_IC3 EVENTOUT
                    PE3                                                                                                                               SEG35              TIMx_IC4 EVENTOUT
                                                                                      USART3_                                                         SEG36
                                                                                      TX                                                              SEG37
                                                                                                                                                      SEG 38
                                                                                      USART3_                                                         SEG 39
                                                                                      RX

                                                                                      USART3_
                                                                                      CK

                                                                                      USART3_
                                                                                      CTS

                                                                                      USART3_
                                                                                      RTS
                    Table 10. Alternate function input/output (continued)                                                                                                               STM32L151x6/8/B, STM32L152x6/8/B
                                                                                                              Digital alternate function number

                    Port     AFIO0      AFIO1 AFIO2 AFIO3 AFIO4 AFIO5 AFOI6 AFIO7 AFIO8 AFIO9 AFIO10 AFIO11 AFIO12 AFIO13 AFIO14 AFIO15
                    name                                                                                    Alternate function

                             SYSTEM     TIM2       TIM3/4 TIM9/10/11 I2C1/2 SPI1/2  N/A  USART   N/A  N/A                                        USB  LCD  N/A  N/A  RI  SYSTEM
                                                                                          1/2/3

                    PE4      TRACED1               TIM3_CH2                                                                                                          TIMx_IC1 EVENTOUT
                                                                                                                                                                     TIMx_IC2 EVENTOUT
                    PE5      TRACED2                         TIM9_CH1*
                                                                                                                                                                     TIMx_IC3 EVENTOUT
                    PE6      TRACED3 /                       TIM9_CH2*
                             WKUP3                                                                                                                                   TIMx_IC4 EVENTOUT
                                                                                                                                                                     TIMx_IC1 EVENTOUT
                    PE7
                                                                                                                                                                     TIMx_IC2 EVENTOUT
                    PE8
                                                                                                                                                                     TIMx_IC3 EVENTOUT
Doc ID 17659 Rev 8  PE9                 TIM2_CH1_                                                                                                                    TIMx_IC4 EVENTOUT
                                        ETR                                                                                                                          TIMx_IC1 EVENTOUT
                                                                                                                                                                     TIMx_IC2 EVENTOUT
                    PE10                TIM2_CH2                                                                                                                     TIMx_IC3 EVENTOUT
                                                                                                                                                                     TIMx_IC4 EVENTOUT
                    PE11                TIM2_CH3

                    PE12                TIM2_CH4                        SPI1_NSS
                                                                        SPI1_SCK
                    PE13                                                SPI1_MISO
                                                                        SPI1_MOSI
                    PE14

                    PE15

                    PH0-OSC_IN OSC_IN

                    PH1-     OSC_OUT
                    OSC_OUT

                    PH2

45/121                                                                                                                                                                                  Pin descriptions
Memory mapping                                                                   STM32L151x6/8/B, STM32L152x6/8/B

5       Memory mapping

        The memory map is shown in the following figure.
        Figure 9. Memory map

                                                                                                    APB memory space

                                                                                                    0xFFFF FFFF

                                                                                                                 reserved

                                                                                                    0xE010 0000  reserved
                                                                                                    0x6000 0000  reserved
                                                                                                    0x4002 6400
                                                                                                                   DMA

                                                                                                    0x4002 6000

                0xFFFF FFFF                                                                                      reserved

                                                                                                    0x4002 4000

                                                                                                                 Flash Interface

                                                                                                    0x4002 3C00

                7                                                                                                RCC

                                                                                                    0x4002 3800

                0xE010 0000 Cortex- M3 Internal                                                     0x4002 3400  reserved
                                                                                                    0x4002 3000    CRC
                             Peripherals
                0xE000 0000
                                                                                                                 reserved
                                                                                                    0x4002 1800

                                                                                                    0x4002 1400  Port H

                                                                                                    0x4002 1000  Port E

                     6                                                                              0x4002 0C00  Port D

                0xC000 0000                                                                         0x4002 0800  Port C

                                                                                                    0x4002 0400  Port B

                     5                                                                              0x4002 0000     Port A
                                                                                                    0x4001 3C00  reserved
                0xA000 0000                                                                         0x4001 3800
                                                                                                    0x4001 3400  USART1
                                                                                                    0x4001 3000  reserved
                                                                                                    0x4001 2800
                                                                                                                   SPI1
                                                                                                                  reserved
                                                                                                                   ADC

                     4                                                                              0x4001 2400

                0x8000 0000                                                                         0x4001 1400  rese rve d
                                                                                                    0x4001 1000    TIM11

                     3                              0x1FF8 001F    Option Bytes                     0x4001 0C00   TIM10
                                                    0x1FF8 0000       rese rved                     0x4001 0800   TIM9
                0x6000 0000                                                                         0x4001 0400    EXTI
                                                    0x1FF0 0FFF       rese rved                     0x4001 0000  SYSCFG
                                                                 System memory                                   reserved

                2                                                                                   0x4000 7C00    COMP + RI
                                                                                                    0x4000 7800     reserved
                0x4000 0000  Peripherals            0x1FF0 0000                                     0x4000 7400    DAC1 & 2
                                                                                                    0x4000 7000
                     1       SRAM                                rese rved                          0x4000 6200        PWR
                                                                                                    0x4000 6000
                0x2000 0000                                                                         0x4000 5C00     reserved
                                                                                                    0x4000 5800      512 byte
                     0                              0x0808 0FFF  Data EEPROM                        0x4000 5400
                                                    0x0808 0000     rese rved                       0x4000 4C00        USB
                0x0000 0000                                                                         0x4000 4800  USB Reg isters
                                                    0x0801 FFFF                                     0x4000 4400
                                                                                                    0x4000 3C00        I2C2
                                          Reserved                                   Flash memory   0x4000 3800        I2C1
                                                                                                    0x4000 3400     reserved
                                                    0x0800 0000                                     0x4000 3000      USART3
                                                                        Aliased to Flash or system  0x4000 2C00      USART2
                                                                        memory depending on         0x4000 2800     reserved
                                                                                                    0x4000 2400        SPI2
                                                    0x0000 0000 BOOT pins                           0x4000 1C00     reserved
                                                                                                    0x4000 1400       IWDG
                                                                                                    0x4000 1000      WWDG
                                                                                                    0x4000 0C00        RTC
                                                                                                    0x4000 0800
                                                                                                    0x4000 0400         LCD
                                                                                                    0x4000 0000      reserved

                                                                                                                       TIM7
                                                                                                                       TIM6
                                                                                                                    reserved
                                                                                                                       TIM4

                                                                                                                       TIM3
                                                                                                                       TIM2

                                                                                                                             ai18200b

46/121                                              Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                      Electrical characteristics

6      Electrical characteristics

6.1    Parameter conditions

6.1.1  Unless otherwise specified, all voltages are referenced to VSS.

6.1.2  Minimum and maximum values

6.1.3  Unless otherwise specified the minimum and maximum values are guaranteed in the worst
6.1.4  conditions of ambient temperature, supply voltage and frequencies by tests in production on
6.1.5  100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
       the selected temperature range).

       Data based on characterization results, design simulation and/or technology characteristics
       are indicated in the table footnotes and are not tested in production. Based on
       characterization, the minimum and maximum values refer to sample tests and represent the
       mean value plus or minus three times the standard deviation (mean3).

       Typical values

       Unless otherwise specified, typical data are based on TA = 25 C, VDD = 3.6 V (for the
       1.65 V  VDD  3.6 V voltage range). They are given only as design guidelines and are not
       tested.

       Typical ADC accuracy values are determined by characterization of a batch of samples from
       a standard diffusion lot over the full temperature range, where 95% of the devices have an
       error less than or equal to the value indicated (mean2).

       Typical curves

       Unless otherwise specified, all typical curves are given only as design guidelines and are
       not tested.

       Loading capacitor

       The loading conditions used for pin parameter measurement are shown in Figure 10.

       Pin input voltage

       The input voltage measurement on a pin of the device is described in Figure 11.

       Figure 10. Pin loading conditions  Figure 11. Pin input voltage

                  STM32L15xxx pin                                     STM32L15xxx pin

       C = 50 pF                                      VIN

                                       ai17851        ai17852
                                  Doc ID 17659 Rev 8              47/121
Electrical characteristics                                       STM32L151x6/8/B, STM32L152x6/8/B

6.1.6   Power supply scheme                                                Standby-power circuitry
                                                                                (OSC32K,RTC,
        Figure 12. Power supply scheme                                           Wake-up logic

                                                                           RTC backup registers)

                                            GP I/Os            O UT                Level shifter

                            VDD                                                 IO                           Kernel logic
                                                                              Logic                              (CPU,
                                                                                                                 Digital
                                                                 IN
                                                                                                             & Memories)
                                                     Regulator
                            VDD1/2/.../5
        11 100 nF          VSS1/2/.../5
        + 1 4.7 F

        VDD                                 VDDA

        10 nF                         VREF  VREF+    ADC                                           Analog:
        + 1 F                              VREF-                                                 RCs, PLL,
                            10 nF
                            + 1 F                                                                     ...

                                            VSSA

                                                                                                                           ai15401c

6.1.7   Current consumption measurement

        Figure 13. Current consumption measurement scheme

                                                     IDD
                                                            VDD

                                                     VDDA

                                                                                                  ai14126b

48/121                                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                         Electrical characteristics

6.2  Absolute maximum ratings

     Stresses above the absolute maximum ratings listed in Table 11: Voltage characteristics,
     Table 12: Current characteristics, and Table 13: Thermal characteristics may cause
     permanent damage to the device. These are stress ratings only and functional operation of
     the device at these conditions is not implied. Exposure to maximum rating conditions for
     extended periods may affect device reliability.

     Table 11. Voltage characteristics

     Symbol                       Ratings                                Min             Max           Unit

     VDDVSS        External main supply voltage                        0.3             4.0
       VIN(2)       (including VDDA and VDD)(1)
                                                                     VSS - 0.3   VDD+4.0               V
                    Input voltage on five-volt tolerant pin          VSS - 0.3
                                                                                         4.0
                    Input voltage on any other pin

        |VDDx|      Variations between different VDD power pins                          50
     |VSSX - VSS|   Variations between all different ground pins                                      mV

      VESD(HBM)     Electrostatic discharge voltage                                      50
                    (human body model)
                                                                     see Section 6.3.10

     1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
          supply, in the permitted range.

     2. VIN maximum must always be respected. Refer to Table 12 for maximum allowed injected current values.

     Table 12. Current characteristics

     Symbol                             Ratings                                  Max.                  Unit

     IVDD           Total current into VDD/VDDA power lines (source)(1)          80

     IVSS           Total current out of VSS ground lines (sink)(1)              80

                    Output current sunk by any I/O and control pin               25

     IIO            Output current sourced by any I/O and control pin            - 25                  mA

     IINJ(PIN) (2)  Injected current on five-volt tolerant I/O(3)                +0 /-5
                    Injected current on any other pin (4)                         5

     IINJ(PIN)      Total injected current (sum of all I/O and control pins)(5)   25

     1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
          supply, in the permitted range.

     2. Negative injection disturbs the analog performance of the device. See note in Section 6.3.16.

     3. Positive current injection is not possible on these I/Os. A negative injection is induced by VIN           must never be exceeded. Refer to Table 11 for maximum allowed input voltage values.

     4. A positive injection is induced by VIN > VDD while a negative injection is induced by VIN < VSS. IINJ(PIN)
          must never be exceeded. Refer to Table 11: Voltage characteristics for the maximum allowed input voltage
          values.

     5. When several inputs are submitted to a current injection, the maximum IINJ(PIN) is the absolute sum of the
          positive and negative injected currents (instantaneous values).

                                  Doc ID 17659 Rev 8                                                   49/121
Electrical characteristics                                 STM32L151x6/8/B, STM32L152x6/8/B

        Table 13. Thermal characteristics

        Symbol                             Ratings                        Value        Unit

        TSTG                Storage temperature range                     65 to +150                             C
         TJ                 Maximum junction temperature
                                                                          150                                     C

6.3     Operating conditions

6.3.1   General operating conditions

        Table 14. General operating conditions

        Symbol              Parameter                     Conditions      Min Max Unit

        fHCLK    Internal AHB clock frequency                             0      32
        fPCLK1   Internal APB1 clock frequency
        fPCLK2   Internal APB2 clock frequency                            0      32    MHz

                                                                          0      32

                                                BOR detector disabled     1.65 3.6

        VDD      Standard operating voltage     BOR detector enabled,     1.8 3.6                                 V
                                                       at power on

                                                BOR detector disabled,    1.65   3.6
                                                     after power on

                 Analog operating voltage                                 1.65 3.6
                 (ADC and DAC not used)
        VDDA(1)                                 Must be the same voltage                                          V
                 Analog operating voltage
                 (ADC or DAC used)              as VDD(2)                 1.8 3.6

        PD       Power dissipation at           BGA100 package                   339 mW
                 TA = 85 C(3)

                                                Maximum power dissipation 40 85

        TA       Temperature range              Low power dissipation(4)                          C
                                                                          40 105

        TJ       Junction temperature range -40 C  TA  105 C            40 105                                 C

        1. When the ADC is used, refer to Table 54: ADC characteristics.

        2. It is recommended to power VDD and VDDA from the same source. A maximum difference of 300 mV
             between VDD and VDDA can be tolerated during power-up and operation.

        3. If TA is lower, higher PD values are allowed as long as TJ does not exceed TJ max (see Table 68: Thermal
             characteristics on page 114).

        4. In low power dissipation state, TA can be extended to this range as long as TJ does not exceed TJ max
             (see Table 68: Thermal characteristics on page 114).

50/121                              Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                      Electrical characteristics

6.3.2     Embedded reset and power control block characteristics

          The parameters given in the following table are derived from the tests performed under the
          ambient temperature condition summarized in Table 14.

Table 15. Embedded reset and power control block characteristics

Symbol    Parameter                      Conditions                   Min Typ Max Unit

                                         BOR detector enabled         0   

tVDD(1)   VDD rise time rate             BOR detector disabled        0   1000
          VDD fall time rate
                                         BOR detector enabled                   s/V

                                         BOR detector disabled        20
                                         VDD rising, BOR enabled
                                         VDD rising, BOR disabled(2)  0   1000
                                         Falling edge
TRSTTEMPO(1) Reset temporization         Rising edge                              2 3.3
                                         Falling edge                                                ms
VPOR/PDR  Power on/power down reset      Rising edge
          threshold                      Falling edge                 0.4 0.7 1.6
                                         Rising edge                    1 1.5 1.65
VBOR0     Brown-out reset threshold 0    Falling edge                 1.3 1.5 1.65
                                         Rising edge                  1.67 1.7 1.74
VBOR1     Brown-out reset threshold 1    Falling edge                 1.69 1.76 1.8
                                         Rising edge                  1.87 1.93 1.97
VBOR2     Brown-out reset threshold 2    Falling edge                 1.96 2.03 2.07
                                         Rising edge                  2.22 2.30 2.35
VBOR3     Brown-out reset threshold 3    Falling edge                 2.31 2.41 2.44
                                         Rising edge                  2.45 2.55 2.60
VBOR4     Brown-out reset threshold 4    Falling edge                 2.54 2.66 2.7
VPVD0                                    Rising edge                  2.68 2.8 2.85
          Programmable voltage detector  Falling edge                 2.78 2.9 2.95
          threshold 0                    Rising edge
                                         Falling edge                                                 V
VPVD1     PVD threshold 1                Rising edge                  1.8 1.85 1.88
                                         Falling edge                 1.88 1.94 1.99
VPVD2     PVD threshold 2                Rising edge                  1.98 2.04 2.09
                                         Falling edge                 2.08 2.14 2.18
VPVD3     PVD threshold 3                Rising edge                  2.20 2.24 2.28
                                                                      2.28 2.34 2.38
VPVD4     PVD threshold 4                                             2.39 2.44 2.48
                                                                      2.47 2.54 2.58
VPVD5     PVD threshold 5                                             2.57 2.64 2.69
                                                                      2.68 2.74 2.79
                                                                      2.77 2.83 2.88
                                                                      2.87 2.94 2.99

                                         Doc ID 17659 Rev 8                     51/121
Electrical characteristics                      STM32L151x6/8/B, STM32L152x6/8/B

Table 15. Embedded reset and power control block characteristics (continued)

Symbol  Parameter           Conditions                  Min Typ Max Unit

VPVD6   PVD threshold 6     Falling edge                2.97 3.05 3.09
                            Rising edge                                                 V

                                                        3.08 3.15 3.20

Vhyst   Hysteresis voltage  BOR0 threshold              40

                            All BOR and PVD thresholds                      mV
                            excepting BOR0              100

1. Guaranteed by characterisation, not tested in production.
2. Valid for device version without BOR at power up. Please see option "D" in Ordering information scheme for more details.

52/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                        Electrical characteristics

6.3.3      Embedded internal reference voltage

           The parameters given in Table 16 are based on characterization results, unless otherwise
           specified.

Table 16. Embedded internal reference voltage

Symbol                    Parameter                  Conditions                         Min Typ Max Unit

VREFINT      (1)  Internal reference voltage          40 C < TJ < +105 C 1.202 1.224 1.242                  V
         out
                  Internal reference current
IREFINT           consumption                                                           1.4 2.3                A

TVREFINT          Internal reference startup time                                       2                3     ms

VVREF_MEAS        VDDA and VREF+ voltage during                                         2.99 3 3.01            V
                  VREFINT factory measure

AVREF_MEAS        Accuracy of factory-measured       Including uncertainties                             5    mV
                  VREF value(2)                          due to ADC and

                                                       VDDA/VREF+ values

  TCoeff(3)                                          40 C < TJ < +105 C              20               50
                                                       0 C < TJ < +50 C
  ACoeff(3)       Temperature coefficient                                                                      ppm/C
VDDCoeff(3)                                          1000 hours, T= 25 C
                  Long-term stability                 3.0 V < VDDA < 3.6 V                               20
                  Voltage coefficient
                                                                                                         1000 ppm

                                                                                                         2000 ppm/V

TS_vrefint(3)(4)  ADC sampling time when                                                5                10    s
                  reading the internal reference
                  voltage

TADC_BUF(3)       Startup time of reference voltage                                                      10    s
                  buffer for ADC

IBUF_ADC(3)       Consumption of reference                                              13.5              25      A
                  voltage buffer for ADC                                                                   1      A
                                                                                                          50      pF
IVREF_OUT(3)      VREF_OUT output current(5)
CVREF_OUT(3)      VREF_OUT output load                                                                   1200     nA

                  Consumption of reference                                                                26       %
                                                                                                          51   VREFINT
ILPBUF(3)         voltage buffer for VREF_OUT                                           730               76

                  and COMP

VREFINT_DIV1(3)   1/4 reference voltage                                                 24 25
VREFINT_DIV2(3)   1/2 reference voltage                                                 49 50
VREFINT_DIV3(3)   3/4 reference voltage                                                 74 75

1. Tested in production;

2. The internal VREF value is individually measured in production and stored in dedicated EEPROM bytes.
3. Guaranteed by design, not tested in production.

4. Shortest sampling time can be determined in the application by multiple iterations.

5. To guarantee less than 1% VREF_OUT deviation.

                                                  Doc ID 17659 Rev 8                                           53/121
Electrical characteristics                                    STM32L151x6/8/B, STM32L152x6/8/B

6.3.4     Supply current characteristics

          The current consumption is a function of several parameters and factors such as the
          operating voltage, ambient temperature, I/O pin loading, device software configuration,
          operating frequencies, I/O pin switching rate, program location in memory and executed
          binary code. The current consumption is measured as described in Figure 13: Current
          consumption measurement scheme.
          All Run-mode current consumption measurements given in this section are performed with a
          reduced code that gives a consumption equivalent to Dhrystone 2.1 code.

          Maximum current consumption

          The MCU is placed under the following conditions:
           VDD = 3.6 V
           All I/O pins are in input mode with a static value at VDD or VSS (no load)
           All peripherals are disabled except when explicitly mentioned
           The Flash memory access time is adjusted depending on fHCLK frequency and voltage

                range
           Prefetch and 64-bit access are enabled in configurations with 1 wait state

          The parameters given in Table 17, Table 14 and Table 15 are derived from tests performed
          under ambient temperature and VDD supply voltage conditions summarized in Table 14.

Table 17. Current consumption in Run mode, code with data processing running from Flash

                            Conditions                                                       Max(1)

Symbol Parameter                                              fHCLK                  Typ                      Unit

                                                                                          55 C 85 C 105 C

                                          Range 3,            1 MHz 270 400 400                      400
                                          VCORE=1.2 V                                                600 A
                                          VOS[1:0] = 11       2 MHz 470 600 600                      1025
                                                                                                      1.3
                      fHSE = fHCLK        Range 2,            4 MHz 890 1025 1025                     2.5
                      up to 8 MHz,        VCORE=1.5 V
                      included            VOS[1:0] = 10       4 MHz 1 1.3 1.3                          5
                      fHSE = fHCLK/2                                                                   3
                      above 8 MHz         Range 1,            8 MHz 2 2.5 2.5                         5.5
                      (PLL ON)(2)         VCORE=1.8 V                                                 11
                                          VOS[1:0] = 01       16 MHz 3.9 5                   5
                      HSI clock source
          Supply      (16 MHz)            Range 2,            8 MHz 2.16 3                   3
          current in                      VCORE=1.5 V
IDD (Run  Run mode,                       VOS[1:0] = 10       16 MHz 4.8 5.5 5.5
          code
from      executed                        Range 1,            32 MHz 9.6 11 11
Flash)    from Flash                      VCORE=1.8 V
                                          VOS[1:0] = 01
                                                              16 MHz 4                    5  5       5 mA

                                                              32 MHz 9.4 11 11                       11

                      MSI clock, 65 kHz   Range 3,            65 kHz 0.05 0.085 0.09 0.1
                      MSI clock, 524 kHz
                      MSI clock, 4.2 MHz  VCORE=1.2 V         524 kHz 0.15 0.185 0.19 0.2
                                          VOS[1:0] = 11
                                                              4.2 MHz 0.9 1                  1       1

1. Based on characterization, not tested in production, unless otherwise specified.
2. Oscillator bypassed (HSEBYP = 1 in RCC_CR register).

54/121                                    Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                          Electrical characteristics

Table 18.  Current consumption in Run mode, code with data processing running from RAM
Symbol
                                                                                          Max(1)

           Parameter                       Conditions            fHCLK               Typ                      Unit

                                                                                          55 C 85 C 105 C

                                             Range 3,            1 MHz 200 300            300 300
                                             VCORE=1.2 V         2 MHz 380 500
                           fHSE = fHCLK      VOS[1:0] = 11       4 MHz 720 860            500 500 A
                           up to 8 MHz,                          4 MHz 0.9 1              860 860(3)
                                             Range 2,            8 MHz 1.65 2
                           included          VCORE=1.5 V         16 MHz 3.2 3.7           1       1
                                             VOS[1:0] = 10       8 MHz 2 2.5
                           fHSE = fHCLK/2                        16 MHz 4 4.5             2       2
                           above 8 MHz       Range 1,            32 MHz 7.7 8.5
                           (PLL ON)(2)       VCORE=1.8 V                                  3.7 3.7
                                             VOS[1:0] = 01
           Supply current                                                                 2.5 2.5
           in Run mode,                      Range 2,
IDD (Run   code executed                     VCORE=1.5 V                                  4.5 4.5
           from RAM,                         VOS[1:0] = 10                                8.5 8.5 mA
from       Flash switched
RAM)       off                               Range 1,
                                             VCORE=1.8 V
                                             VOS[1:0] = 01       16 MHz 3.3 3.8 3.8 3.8

                           HSI clock source
                           (16 MHz)

                           MSI clock, 65 kHz Range 3,            32 MHz 7.8 9.2 9.2 9.2

                           MSI clock, 524 kHz VCORE=1.2 V        65 kHz 40 60 60 80
                           MSI clock, 4.2 MHz VOS[1:0] = 11      524 kHz 110 140 140 160 A
                                                                 4.2 MHz 700 800 800 820

1. Based on characterization, not tested in production, unless otherwise specified.
2. Oscillator bypassed (HSEBYP = 1 in RCC_CR register).
3. Tested in production.

                                             Doc ID 17659 Rev 8                                               55/121
Electrical characteristics                                   STM32L151x6/8/B, STM32L152x6/8/B

Table 19. Current consumption in Sleep mode

                                                                         Max(1)

Symbol Parameter            Conditions                       fHCLK  Typ                      Unit

                                                                         55 C 85 C 105 C

                                         Range 3,       1 MHz 80 140 140 140
                                                        2 MHz 150 210 210 210
                                         VCORE=1.2 V    4 MHz 280 330 330 330(3)
                                         VOS[1:0] = 11  4 MHz 280 400 400 400
                                                        8 MHz 450 550 550 550
         Supply      fHSE = fHCLK up to  Range 2,       16 MHz 900 1050 1050 1050
         current in  16 MHz included,    VCORE=1.5 V    8 MHz 550 650 650 650
         Sleep       fHSE = fHCLK/2      VOS[1:0] = 10  16 MHz 1050 1200 1200 1200
         mode,       above 16 MHz (PLL                  32 MHz 2300 2500 2500 2500 A
         code        ON)(2)              Range 1,
         executed                        VCORE=1.8 V    16 MHz 1000 1100 1100 1100
         from RAM,   HSI clock source    VOS[1:0] = 01
         Flash       (16 MHz)
         switched                        Range 2,
         OFF                             VCORE=1.5 V
                                         VOS[1:0] = 10
                                                        32 MHz 2300 2500 2500 2500
                                         Range 1,
                                         VCORE=1.8 V
                                         VOS[1:0] = 01

                     MSI clock, 65 kHz   Range 3,       65 kHz 30 50 50          60
                     MSI clock, 524 kHz
IDD                  MSI clock, 4.2 MHz  VCORE=1.2 V    524 kHz 50 70 70         80
                                         VOS[1:0] = 11
(Sleep)                                                 4.2 MHz 200 240 240 250

IDD                                      Range 3,       1 MHz 80 140 140 140

(Sleep)                                  VCORE=1.2 V    2 MHz 150 210 210 210
                                         VOS[1:0] = 11
                                                        4 MHz 290 350 350 350

                     fHSE = fHCLK up to  Range 2,       4 MHz 300 400 400 400
                     16 MHz included,    VCORE=1.5 V
         Supply      fHSE = fHCLK/2      VOS[1:0] = 10  8 MHz 500 600 600 600
         current in  above 16 MHz (PLL
         Sleep       ON)(2)              Range 1,       16 MHz 1000 1100 1100 1100
         mode,                           VCORE=1.8 V
         code        HSI clock source    VOS[1:0] = 01  8 MHz 550 650 650 650                A
         executed    (16 MHz)
         from Flash                      Range 2,       16 MHz 1050 1200 1200 1200
                                         VCORE=1.5 V
                                         VOS[1:0] = 10  32 MHz 2300 2500 2500 2500

                                         Range 1,       16 MHz 1000 1100 1100 1100
                                         VCORE=1.8 V
                                         VOS[1:0] = 01  32 MHz 2300 2500 2500 2500

         Supply      MSI clock, 65 kHz                  65 kHz 40 70 70          80
         current in  MSI clock, 524 kHz
         Sleep                           Range 3,       524 kHz 60 90 90 100
         mode,       MSI clock, 4.2 MHz
         code                            VCORE=1.2V                                          A
         executed                        VOS[1:0] = 11
         from Flash                                     4.2 MHz 210 250 250 260

56/121                                   Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                     Electrical characteristics

1. Based on characterization, not tested in production, unless otherwise specified.
2. Oscillator bypassed (HSEBYP = 1 in RCC_CR register)
3. Tested in production

Table 20. Current consumption in Low power run mode

Symbol Parameter                   Conditions                                        Typ   Max                           Unit

                                                                                            (1)

                                                      TA = -40 C to 25 C           9     12

                                   MSI clock, 65 kHz  TA = 85 C                     17.5  24

                      All          fHCLK = 32 kHz

                      peripherals                     TA = 105 C                    31    46

                      OFF, code                       TA = -40 C to 25 C           14    17
                      executed MSI clock, 65 kHz
                                                      TA = 85 C                     22    29
                      from RAM,    fHCLK = 65 kHz     TA = 105 C                    35
                      Flash                                                                51

                      switched                        TA = -40 C to 25 C           37    42

                      OFF, VDD

                      from 1.65 V MSI clock, 131 kHz TA = 55 C                      37    42

                      to 3.6 V     fHCLK = 131 kHz    TA = 85 C                     37    42

         Supply

IDD (LP current in                                    TA = 105 C                    48    65

Run)     Low power                                    TA = -40 C to 25 C           24    32

         run mode                  MSI clock, 65 kHz  TA = 85 C                     33    42                            A

                                   fHCLK = 32 kHz     TA = 105 C                    48    64

                      All

                      peripherals                     TA = -40 C to 25 C           31    40
                      OFF, code MSI clock, 65 kHz
                                                      TA = 85 C                     40    48
                      executed     fHCLK = 65 kHz     TA = 105 C                    54
                      from Flash,                                                          70

                      VDD from                        TA = -40 C to 25 C           48    58
                      1.65 V to

                      3.6 V        MSI clock, 131 kHz TA = 55 C                     54    63

                                   fHCLK = 131 kHz    TA = 85 C                     56    65

                                                      TA = 105 C                    70    90

IDD Max  Max allowed  VDD from                                                             200
         current in   1.65 V to
(LP      Low power
Run)(2)  run mode     3.6 V

1. Based on characterization, not tested in production, unless otherwise specified.

2. This limitation is related to the consumption of the CPU core and the peripherals that are powered by the regulator.
     Consumption of the I/Os is not included in this limitation.

                                   Doc ID 17659 Rev 8                                                                    57/121
Electrical characteristics                                      STM32L151x6/8/B, STM32L152x6/8/B

        Table 21. Current consumption in Low power sleep mode

        Symbol Parameter                     Conditions                                      Typ  Max   Unit

                                                                                                   (1)

                                             MSI clock, 65 kHz  TA = -40 C to 25 C 4.4
                                             fHCLK = 32 kHz
                                             Flash OFF

                                             MSI clock, 65 kHz TA = -40 C to 25 C 17.5 25

                                             fHCLK = 32 kHz     TA = 85 C                   22 27

                                All          Flash ON           TA = 105 C                  31 39

                                peripherals
                                OFF, VDD MSI clock, 65 kHz TA = -40 C to 25 C 18 26

                                from 1.65 V  fHCLK = 65 kHz,    TA = 85 C                   23 28
                                to 3.6 V     Flash ON           TA = 105 C                  31 40

                                                                TA = -40 C to 25 C 22 30

                    Supply                   MSI clock, 131 kHz TA = 55 C                   24 32
                    current in               fHCLK = 131 kHz,                                26 34
        IDD (LP     Low power                Flash ON           TA = 85 C
        Sleep)
                    sleep                                       TA = 105 C                  34 45
                    mode
                                                                         TA = -40 C to 25 C 17.5 25
                                             MSI clock, 65 kHz                                          A

                                             fHCLK = 32 kHz     TA = 85 C                   22 27

                                TIM9 and                        TA = 105 C                  31 39

                                USART1       MSI clock, 65 kHz  TA = -40 C to 25 C 18 26
                                             fHCLK = 65 kHz
                                enabled,                        TA = 85 C                   23 28
                                Flash ON,
                                                                TA = 105 C                  31 40
                                VDD from

                                1.65 V to                       TA = -40 C to 25 C 22 30

                                3.6 V        MSI clock, 131 kHz TA = 55 C                   24 32

                                             fHCLK = 131 kHz TA = 85 C                      26 34

                                                                TA = 105 C                  34 45

                    Max

        IDD Max     allowed     VDD from                                                          200
        (LP Sleep)  current in  1.65 V to
                    Low power
                    Sleep       3.6 V

                    mode

        1. Based on characterization, not tested in production, unless otherwise specified.

58/121                                 Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                             Electrical characteristics

Table 22. Typical and maximum current consumptions in Stop mode

Symbol Parameter                                   Conditions                         Typ(1)  Max     Unit

                                                                                              (1)(2)

                                                                TA = -40C to 25C    1.2     2.75
                                                                VDD = 1.8 V

                                                                TA = -40C to 25C 1.4 4

                                                      LCD OFF TA = 55C               2.6 6

                                                                TA= 85C              4.8 10

                              RTC clocked by LSI,               TA = 105C            10.2 23

                              regulator in LP mode,             TA = -40C to 25C 3.3 6

                              HSI and HSE OFF         LCD ON    TA = 55C             4.5 8
                              (no independent          (static

                              watchdog)               duty)(3) TA= 85C               6.6 12

                                                                TA = 105C            13.6 27

                                                                TA = -40C to 25C 7.7 10

                                                      LCD ON TA = 55C                8.6 12
                                                         (1/8                         10.7 16

                                                      duty)(4) TA= 85C

                                                                TA = 105C            19.8 40

           Supply current in                                    TA = -40C to 25C 1.6 4
           Stop mode with
IDD (Stop                                             LCD OFF TA = 55C               2.7 6 A
                                                                   TA= 85C           4.8 10
with RTC) RTC enabled

                                                                TA = 105C            10.3 23

                              RTC clocked by LSE                TA = -40C to 25C 3.6 6

                              external clock (32.768  LCD ON    TA = 55C             4.6 8
                              kHz), regulator in LP    (static                        6.7 12
                              mode, HSI and HSE
                              OFF (no independent     duty)(3) TA= 85C

                              watchdog)                         TA = 105C            10.9 23

                                                                TA = -40C to 25C 7.6 10

                                                      LCD ON    TA = 55C             8.6 12
                                                         (1/8                         10.7 16
                                                      duty)(4) TA= 85C

                                                                TA = 105C            19.8 40

                                                                TA = -40C to 25C    1.45
                                                                VDD = 1.8 V

                              RTC clocked by LSE      LCD  OFF  TA =  -40C to  25C  1.9
                                                                VDD   = 3.0 V
                              (no independent
                              watchdog)(5)

                                                                TA = -40C to 25C    2.2
                                                                VDD = 3.6 V

                                  Doc ID 17659 Rev 8                                                  59/121
Electrical characteristics                                 STM32L151x6/8/B, STM32L152x6/8/B

        Table 22. Typical and maximum current consumptions in Stop mode

        Symbol Parameter                                Conditions                         Typ(1)  Max     Unit

                                                                                                   (1)(2)

                                       Regulator in LP mode, HSI and

                                       HSE OFF, independent watchdog TA = -40C to 25C 1.1 2.2
                                       and LSI enabled

                    Supply current in  Regulator in LP mode, LSI, HSI  TA = -40C to 25C 0.5 0.9 A
        IDD (Stop) Stop mode (         and HSE OFF (no independent

        RTC disabled)                                                  TA = 55C           1.9 5

                                       watchdog)                       TA= 85C            3.7 8

                                                                       TA = 105C          8.9 20(6)

        RMS (root mean MSI = 4.2 MHz                                                       2

                    square) supply     MSI = 1.05 MHz                  VDD = 3.0 V         1.45
                                       MSI = 65 kHz(7)
        IDD (WU current during                                         TA = -40C to 25C                  mA
        from Stop) wakeup time
                                                                                           1.45
                    when exiting

        from Stop mode

        1. The typical values are given for VDD = 3.0 V and max values are given for VDD = 3.6 V, unless otherwise
             specified.

        2. Based on characterization, not tested in production, unless otherwise specified

        3. LCD enabled with external VLCD, static duty, division ratio = 256, all pixels active, no LCD connected

        4. LCD enabled with external VLCD, 1/8 duty, 1/3 bias, division ratio = 64, all pixels active, no LCD connected.

        5. Based on characterization done with a 32.768 kHz crystal (MC306-G-06Q-32.768, manufacturer JFVNY)
             with two 6.8pF loading capacitors.

        6. Tested in production

        7. When MSI = 64 kHz, the RMS current is measured over the first 15 s following the wakeup event. For the
             remaining time of the wakeup period, the current is similar to the Run mode current.

60/121                                 Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                          Electrical characteristics

Table 23. Typical and maximum current consumptions in Standby mode

Symbol  Parameter                  Conditions                                      Typ(1)  Max                         Unit

                                                                                           (1)(2)

                                                             TA = -40 C to 25 C  0.9
                                                             VDD = 1.8 V

                                   RTC clocked by LSI (no    TA = -40 C to 25 C  1.1 1.8
                                   independent watchdog)     TA = 55 C            1.42 2.5

                                                             TA= 85 C             1.87 3

   IDD Supply current in Standby                             TA = 105 C           2.78 5
(Standby mode with RTC enabled
                                                             TA = -40 C to 25 C  1
with RTC)                                                    VDD = 1.8 V

                                   RTC clocked by LSE (no TA = -40 C to 25 C 1.33 2.9

                                   independent watchdog)(3) TA = 55 C             1.59 3.4
                                                                                                        A
                                                             TA= 85 C             2.01 4.3

                                                             TA = 105 C           3.27 6.3

                                   Independent watchdog and  TA = -40 C to 25 C  1.1 1.6
                                   LSI enabled

   IDD Supply current in Standby                             TA = -40 C to 25 C  0.3 0.55
(Standby) mode with RTC disabled                                                   0.5 0.8
                                   Independent watchdog and TA = 55 C              1 1.7
IDD (WU RMS supply current during                                                  2.5 4(4)
  from wakeup time when exiting    LSI OFF                   TA = 85 C

Standby) from Standby mode                                   TA = 105 C

                                                             VDD = 3.0 V           1                                   A
                                                             TA = -40 C to 25 C

1. The typical values are given for VDD = 3.0 V and max values are given for VDD = 3.6 V, unless otherwise specified.
2. Based on characterization, not tested in production, unless otherwise specified.

3. Based on characterization done with a 32.768 kHz crystal (MC306-G-06Q-32.768, manufacturer JFVNY) with two 6.8pF
     loading capacitors.

4. Tested in production.

                                   Doc ID 17659 Rev 8                                              61/121
Electrical characteristics                            STM32L151x6/8/B, STM32L152x6/8/B

        Wakeup time from Low power mode

        The wakeup times given in the following table are measured with the MSI RC oscillator. The
        clock source used to wake up the device depends on the current operating mode:
         Sleep mode: the clock source is the clock that was set before entering Sleep mode
         Stop mode: the clock source is the MSI oscillator in the range configured before

              entering Stop mode
         Standby mode: the clock source is the MSI oscillator running at 2.1 MHz

        All timings are derived from tests performed under ambient temperature and VDD supply
        voltage conditions summarized in Table 14.

        Table 24. Typical and maximum timings in Low power modes

        Symbol              Parameter                 Conditions                            Typ Max(1) Unit

          tWUSLEEP          Wakeup from Sleep mode    fHCLK = 32 MHz                        0.36
        tWUSLEEP_LP                                                                          32
                            Wakeup from Low power     fHCLK = 262 kHz                        34
          tWUSTOP           sleep mode                Flash enabled
                            fHCLK = 262 kHz
          tWUSTDBY                                    fHCLK = 262 kHz
                                                      Flash switched OFF

                            Wakeup from Stop mode,    fHCLK = fMSI = 4.2 MHz                8.2
                            regulator in Run mode

                                                      fHCLK = fMSI = 4.2 MHz                8.2 9.3
                                                      Voltage range 1 and 2

                                                      fHCLK = fMSI = 4.2 MHz                7.8 11.2 s
                                                      Voltage range 3

                            Wakeup from Stop mode, fHCLK = fMSI = 2.1 MHz                   10    12

                            regulator in low power mode fHCLK = fMSI = 1.05 MHz 15.5 20

                                                      fHCLK = fMSI = 524 kHz                29    35

                                                      fHCLK = fMSI = 262 kHz                53    63

                                                      fHCLK = fMSI = 131 kHz 105 118

                                                      fHCLK = MSI = 65 kHz                  210 237

                            Wakeup from Standby mode  fHCLK = MSI = 2.1 MHz                 50 103

                            FWU bit = 1

                            Wakeup from Standby mode  fHCLK = MSI = 2.1 MHz 2.5 3.2 ms

                            FWU bit = 0

        1. Based on characterization, not tested in production, unless otherwise specified

62/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                    Electrical characteristics

On-chip peripheral current consumption

The current consumption of the on-chip peripherals is given in the following table. The MCU
is placed under the following conditions:
all I/O pins are in input mode with a static value at VDD or VSS (no load)
all peripherals are disabled unless otherwise mentioned
the given value is calculated by measuring the current consumption

       with all peripherals clocked off
       with only one peripheral clocked on

Table 25. Peripheral current consumption(1)

                                  Typical consumption, VDD = 3.0 V, TA = 25 C

                                  Range 1, Range 2, Range 3,

      Peripheral                  VCORE=  VCORE=      VCORE=        Low power   Unit
                                   1.8 V   1.5 V       1.2 V        sleep and

                                  VOS[1:0] = VOS[1:0] = VOS[1:0] =  run

                                  01      10          11

      TIM2                        13      10.5        8             10.5

      TIM3                        14      12          9             12

      TIM4                        12.5    10.5        8             11

      TIM6                        5.5     4.5         3.5           4.5

      TIM7                        5.5     5           3.5           4.5

      LCD                         5.5     5           3.5           5

      WWDG                        4       3.5         2.5           3.5

      SPI2                        5.5     5           4             5           A/MHz
                                          8
APB1                                                                            (fHCLK)

      USART2                      9                   5.5           8.5

      USART3                      10.5    9           6             8

      I2C1                        8.5     7           5.5           7.5

      I2C2                        8.5     7           5.5           6.5

      USB                         12.5    10          6.5           10

      PWR                         4.5     4           3             3.5

      DAC                         9       7.5         6             7

      COMP                        4.5     4           3.5           4.5

                                  Doc ID 17659 Rev 8                            63/121
Electrical characteristics                                  STM32L151x6/8/B, STM32L152x6/8/B

        Table 25. Peripheral current consumption(1) (continued)

                                     Typical consumption, VDD = 3.0 V, TA = 25 C

                                     Range 1, Range 2, Range 3,

                   Peripheral        VCORE=         VCORE=        VCORE=  Low power  Unit
                                      1.8 V          1.5 V         1.2 V  sleep and

                                     VOS[1:0] = VOS[1:0] = VOS[1:0] =     run

                                     01             10            11

                          SYSCFG &   3              2.5           2       2.5
                          RI

                          TIM9       9              7.5           6       7

                          TIM10      6.5            5.5           4.5     5.5
                          TIM11
        APB2              ADC(2)     7              6             4.5     5.5

                                     11.5           9.5           8       9

                          SPI1       5              4.5           3       4

                          USART1     9              7.5           6       7.5

                          GPIOA      5              4.5           3.5     4          A/MHz
                          GPIOB
                          GPIOC      5              4.5           3.5     4.5        (fHCLK)

                                     5              4.5           3.5     4.5

                          GPIOD      5              4.5           3.5     4.5

        AHB               GPIOE      5              4.5           3.5     4.5

                          GPIOH      4              4             3       3.5

                          CRC        1              0.5           0.5     0.5

                          FLASH      13             11.5          9       18.5

                          DMA1       12             10            8       10.5

        All enabled                  166            138           106     130

        IDD (RTC)                                           0.47

        IDD (LCD)                                            3.1
                                                            1450
        IDD          (3)                                    340
             (ADC)

        IDD          (4)
             (DAC)

        IDD (COMP1)                                         0.16                     A

                          Slow mode                         2

        IDD (COMP2)       Fast mode                         5

        IDD  (PVD  /         (5)                            2.6
                      BOR)

        IDD (IWDG)                                          0.25

        1. Data based on differential IDD measurement between all peripherals OFF an one peripheral with clock
             enabled, in the following conditions: fHCLK = 32 MHz (range 1), fHCLK = 16 MHz (range 2), fHCLK = 4 MHz
             (range 3), fHCLK = 64kHz (Low power run/sleep), fAPB1 = fHCLK, fAPB2 = fHCLK, default prescaler value for
             each peripheral. The CPU is in Sleep mode in both cases. No I/O pins toggling. Not tested in production.

        2. HSI oscillator is OFF for this measure.

        3. Data based on a differential IDD measurement between ADC in reset configuration and continuous ADC
             conversion (HSI consumption not included).

64/121                               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                         Electrical characteristics

       4. Data based on a differential IDD measurement between DAC in reset configuration and continuous DAC
            conversion of VDD/2. DAC is in buffered mode, output is left floating.

       5. Including supply current of internal reference voltage.

6.3.5  External clock source characteristics

       High-speed external user clock generated from an external source

       Table 26. High-speed external user clock characteristics(1)

       Symbol                Parameter                     Conditions Min Typ Max Unit

       fHSE_ext  User external clock source                              1       8    32 MHz
                 frequency

       VHSEH     OSC_IN input pin high level voltage                     0.7VDD         VDD
       VHSEL     OSC_IN input pin low level voltage                        VSS                       V

                                                                                      0.3VDD

       tw(HSE)   OSC_IN high or low time                                 12
       tw(HSE)   OSC_IN rise or fall time                                                                  ns

       tr(HSE)                                                                                 20
       tf(HSE)

       Cin(HSE) OSC_IN input capacitance                                         2.6                          pF

       DuCy(HSE) Duty cycle                                              45           55                      %

       IL        OSC_IN Input leakage current              VSS  VIN  VD               1                      A

                                                                      D

       1. Guaranteed by design, not tested in production.

                                  Doc ID 17659 Rev 8                                      65/121
Electrical characteristics                                       STM32L151x6/8/B, STM32L152x6/8/B

        Low-speed external user clock generated from an external source

        The characteristics given in the following table result from tests performed using a low-
        speed external clock source, and under ambient temperature and supply voltage conditions
        summarized in Table 14.

        Table 27. Low-speed external user clock characteristics(1)

        Symbol                     Parameter                     Conditions  Min        Typ  Max Unit

        fLSE_ext  User external clock source                                 1 32.768 1000 kHz
                  frequency

        VLSEH     OSC32_IN input pin high level                              0.7VDD            VDD
        VLSEL     voltage                                                      VSS                          V

                  OSC32_IN input pin low level                                               0.3VDD
                  voltage

        tw(LSE)   OSC32_IN high or low time                                  465        -     -
        tw(LSE)                                                                                         ns

        tr(LSE)   OSC32_IN rise or fall time                                 -          -    10
        tf(LSE)

        CIN(LSE) OSC32_IN input capacitance                                  -          0.6  -   pF

        DuCy(LSE) Duty cycle                                                 45         -    55  %

        IL        OSC32_IN Input leakage current VSS  VIN  VDD               -          -    1 A

        1. Guaranteed by design, not tested in production

        Figure 14. Low-speed external clock source AC timing diagram

        VLSEH     90%
         VLSEL    10%

                          tr(LSE)                       tf(LSE)              tW(LSE)         tW(LSE) t
                                              TLSE

                  EXTER NAL        fLSE_ext   OSC32_IN                       IL
                  CLOCK SOURC E                                               STM32Lxx

                                                                                                 ai18233

66/121                             Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                               Electrical characteristics

Figure 15. High-speed external clock source AC timing diagram

VHSEH   90%
VHSEL  10%

                tr(HSE)                     tf(HSE)   tW(HSE)    tW(HSE) t
                                  THSE

        EXTER NAL                 fHSE_ext            IL
                                                       STM32Lxx
        CLOCK SOURC E                       OSC _IN

                                                                                                                                                ai18232

High-speed external clock generated from a crystal/ceramic resonator

The high-speed external (HSE) clock can be supplied with a 1 to 24 MHz crystal/ceramic
resonator oscillator. All the information given in this paragraph are based on characterization
results obtained with typical external components specified in Table 28. In the application,
the resonator and the load capacitors have to be placed as close as possible to the oscillator
pins in order to minimize output distortion and startup stabilization time. Refer to the crystal
resonator manufacturer for more details on the resonator characteristics (frequency,
package, accuracy).

                                  Doc ID 17659 Rev 8             67/121
Electrical characteristics                                    STM32L151x6/8/B, STM32L152x6/8/B

        Table 28. HSE 1-24 MHz oscillator characteristics(1)(2)

        Symbol              Parameter           Conditions             Min Typ   Max  Unit

        fOSC_IN Oscillator frequency                                   1         24   MHz

        RF Feedback resistor                                                200                                             k

                  Recommended load

        C         capacitance versus            RS = 30                     20                                              pF
                  equivalent serial resistance

                  of the crystal (RS)(3)

        IHSE HSE driving current                VDD= 3.3 V, VIN = VSS            3    mA
                                                    with 30 pF load

        IDD(HSE)  HSE oscillator power             C = 20 pF                       2.5 (startup)
                  consumption                   fOSC = 16 MHz
                                                                                 0.7 (stabilized)
                                                   C = 10 pF                                               mA
                                                fOSC = 16 MHz
                                                                                   2.5 (startup)
        gm Oscillator transconductance          Startup                3.5
                                                                                 0.46 (stabilized)

                                                                                                           mA
                                                                                                            /V

        tSU(HSE)  Startup time                  VDD is stabilized           1         ms

            (4)

        1. Resonator characteristics given by the crystal/ceramic resonator manufacturer.

        2. Based on characterization results, not tested in production.

        3. The relatively low value of the RF resistor offers a good protection against issues resulting from use in a
             humid environment, due to the induced leakage and the bias condition change. However, it is
             recommended to take this point into account if the MCU is used in tough humidity conditions.

        4. tSU(HSE) is the startup time measured from the moment it is enabled (by software) to a stabilized 8 MHz
             oscillation is reached. This value is measured for a standard crystal resonator and it can vary significantly
             with the crystal manufacturer.

        For CL1 and CL2, it is recommended to use high-quality external ceramic capacitors in the
        5 pF to 25 pF range (typ.), designed for high-frequency applications, and selected to match

        the requirements of the crystal or resonator (see Figure 16). CL1 and CL2 are usually the
        same size. The crystal manufacturer typically specifies a load capacitance which is the

        series combination of CL1 and CL2. PCB and MCU pin capacitance must be included (10 pF
        can be used as a rough estimate of the combined pin and board capacitance) when sizing

        CL1 and CL2. Refer to the application note AN2867 "Oscillator design guide for ST
        microcontrollers" available from the ST website www.st.com.

68/121                                    Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                    Electrical characteristics

Figure 16. HSE oscillator circuit diagram

           Rm                                                                                   fHSE to core
                                                                       RF
           Lm  CO
                                                                       gm
           Cm                     CL1                                                  Consumption
               Resonator                                       OSC_IN                     control

                                                  Resonator

                                                                                                                   STM32

                                                             OSC_OUT
                                  CL2

                                                                                                                                                                                                                                 ai18235

1. REXT value depends on the crystal characteristics.

Low-speed external clock generated from a crystal/ceramic resonator

The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal/ceramic
resonator oscillator. All the information given in this paragraph are based on characterization
results obtained with typical external components specified in Table 29. In the application,
the resonator and the load capacitors have to be placed as close as possible to the oscillator
pins in order to minimize output distortion and startup stabilization time. Refer to the crystal
resonator manufacturer for more details on the resonator characteristics (frequency,
package, accuracy).

Table 29. LSE oscillator characteristics (fLSE = 32.768 kHz)(1)

Symbol                    Parameter                                    Conditions   Min Typ Max Unit

fLSE           Low speed external oscillator                                                            32.768            kHz
               frequency

RF Feedback resistor                                                                                          1.2         M

           Recommended load capacitance                                RS = 30 k                              8           pF
C(2) versus equivalent serial

           resistance of the crystal (RS)(3)

ILSE LSE driving current                      VDD = 3.3 V, VIN = VSS                                                      1.1 A

                                                                       VDD = 1.8 V                            450
                                                                       VDD = 3.0 V
IDD (LSE)      LSE oscillator current                                  VDD = 3.6V                             600         nA
               consumption

                                                                                                              750

    gm Oscillator transconductance                                                                   3                    A/V
tSU(LSE)(4) Startup time                                               VDD is stabilized
                                                                                                              1           s

1. Based on characterization, not tested in production.

2. Refer to the note and caution paragraphs below the table, and to the application note AN2867 "Oscillator
     design guide for ST microcontrollers".

3. The oscillator selection can be optimized in terms of supply current using an high quality resonator with
     small RS value for example MSIV-TIN32.768kHz. Refer to crystal manufacturer for more details;

4. tSU(LSE) is the startup time measured from the moment it is enabled (by software) to a stabilized
     32.768 kHz oscillation is reached. This value is measured for a standard crystal resonator and it can vary
     significantly with the crystal manufacturer.

                                  Doc ID 17659 Rev 8                                                                      69/121
Electrical characteristics                                              STM32L151x6/8/B, STM32L152x6/8/B

Note:     For CL1 and CL2, it is recommended to use high-quality ceramic capacitors in the 5 pF to
Caution:  15 pF range selected to match the requirements of the crystal or resonator (see Figure 17).
          CL1 and CL2, are usually the same size. The crystal manufacturer typically specifies a load
          capacitance which is the series combination of CL1 and CL2.
          Load capacitance CL has the following formula: CL = CL1 x CL2 / (CL1 + CL2) + Cstray where
          Cstray is the pin capacitance and board or trace PCB-related capacitance. Typically, it is
          between 2 pF and 7 pF.

          To avoid exceeding the maximum value of CL1 and CL2 (15 pF) it is strongly recommended
          to use a resonator with a load capacitance CL  7 pF. Never use a resonator with a load
          capacitance of 12.5 pF.
          Example: if you choose a resonator with a load capacitance of CL = 6 pF and Cstray = 2 pF,
          then CL1 = CL2 = 8 pF.

          Figure 17. Typical application with a 32.768 kHz crystal

          Resonator with                            OSC32_IN              Bias            fLSE
          integrated capacitors                                    RF  controlled  STM32L15xxx

                         CL1                        OSC32_OU T            gain

                                       32.768 kH z
                                       resonator

                         CL2

                                                                                                ai17853

70/121                                              Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                               Electrical characteristics

6.3.6  Internal clock source characteristics

       The parameters given in Table 30 are derived from tests performed under ambient
       temperature and VDD supply voltage conditions summarized in Table 14.

       High-speed internal (HSI) RC oscillator

       Table 30. HSI oscillator characteristics

       Symbol       Parameter                              Conditions          Min Typ Max Unit

       fHSI Frequency                   VDD = 3.0 V                                                  16            MHz
                                        Trimming code is not a multiple of 16
             (1)(2) HSI user-trimmed                                                                  0.4 0.7 %

       TRIM         resolution          Trimming code is a multiple of 16                                  1.5 %
                                                                                                          1(3) %
                                        VDDA = 3.0 V, TA = 25 C               -1(3)                       1.5 %
                                                                                                            2%
                                        VDDA = 3.0 V, TA = 0 to 55 C          -1.5                         2%
                                                                                                            2%
                       Accuracy of the  VDDA = 3.0 V, TA = -10 to 70 C         -2
       ACCHSI(2) factory-calibrated                                                                         3%
                                        VDDA = 3.0 V, TA = -10 to 85 C        -2.5
                       HSI oscillator
                                        VDDA = 3.0 V, TA = -10 to 105 C        -4

                                        VDDA = 1.65 V to 3.6 V                  -4

                                        TA = -40 to 105 C

       tSU(HSI)(2)  HSI oscillator                                                                   3.7 6 s
                    startup time

       IDD(HSI)(2)  HSI oscillator                                                                   100 140 A
                    power consumption

       1. The trimming step differs depending on the trimming code. It is usually negative on the codes which are
            multiples of 16 (0x00, 0x10, 0x20, 0x30...0xE0).

       2. Based on characterization, not tested in production.

       3. Tested in production.

       Low-speed internal (LSI) RC oscillator

       Table 31. LSI oscillator characteristics

       Symbol                       Parameter                   Min        Typ                       Max  Unit
                                                                                                          kHz
       fLSI(1)      LSI frequency                               26         38                        56    %
                                                                                                           s
        DLSI(2)     LSI oscillator frequency drift              -10                                  4     nA
                    0C  TA  85C
       tsu(LSI)(3)  LSI oscillator startup time                                                      200
       IDD(LSI)(3)
                    LSI oscillator power consumption                       400                       510

       1. Tested in production.

       2. This is a deviation for an individual part, once the initial frequency has been measured.

       3. Guaranteed by design, not tested in production.

                                        Doc ID 17659 Rev 8                                                71/121
Electrical characteristics                                  STM32L151x6/8/B, STM32L152x6/8/B

        Multi-speed internal (MSI) RC oscillator

        Table 32. MSI oscillator characteristics

        Symbol              Parameter                                      Condition       Typ Max Unit
                                                                          MSI range 0
                                                                          MSI range 1      65.5
                                                                          MSI range 2
                                                                          MSI range 3      131
                                                                          MSI range 4                        kHz
                                                                          MSI range 5
                                                                          MSI range 6      262

        fMSI                Frequency after factory calibration, done at                   524
                            VDD= 3.3 V and TA = 25 C

                                                                                           1.05

                                                                                           2.1   MHz

                                                                                           4.2

        ACCMSI Frequency error after factory calibration                                   0.5  %

        DTEMP(MSI)(1)       MSI oscillator frequency drift                                 3    %
                            0 C  TA  85 C

        DVOLT(MSI)(1)       MSI oscillator frequency drift                                       2.5 %/V
                            1.65 V  VDD  3.6 V, TA = 25 C

                                                                          MSI range 0 0.75

                                                                          MSI range 1 1

                                                                          MSI range 2 1.5

        IDD(MSI)(2) MSI oscillator power consumption                      MSI range 3 2.5        A

                                                                          MSI range 4 4.5

                                                                          MSI range 5 8

                                                                          MSI range 6 15

                                                                          MSI range 0      30

                                                                          MSI range 1      20

                                                                          MSI range 2      15

                                                                          MSI range 3      10

        tSU(MSI) MSI oscillator startup time                              MSI range 4      6     s

                                                                          MSI range 5      5

                                                                          MSI range 6,
                                                                          Voltage range 1 3.5
                                                                          and 2

                                                                          MSI range 6,     5
                                                                          Voltage range 3

72/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                  Electrical characteristics

       Table 32. MSI oscillator characteristics (continued)

       Symbol                     Parameter                          Condition                       Typ Max Unit

       tSTAB(MSI)(2) MSI oscillator stabilization time               MSI range 0                          40
        fOVER(MSI) MSI oscillator frequency overshoot                                                     20
                                                                     MSI range 1                          10
                                                                                                           4
                                                                     MSI range 2                          2.5

                                                                     MSI range 3                                   s
                                                                                                           2
                                                                     MSI range 4
                                                                                                           2
                                                                     MSI range 5
                                                                                                           3
                                                                     MSI range 6,
                                                                     Voltage range 1                       4
                                                                     and 2                                        MHz

                                                                     MSI range 3,                          6
                                                                     Voltage range 3

                                                                     Any range to
                                                                     range 5

                                                                     Any range to
                                                                     range 6

       1. This is a deviation for an individual part, once the initial frequency has been measured.
       2. Based on characterization, not tested in production.

6.3.7  PLL characteristics

       The parameters given in Table 33 are derived from tests performed under ambient
       temperature and VDD supply voltage conditions summarized in Table 14.

       Table 33. PLL characteristics

                                                                     Value

       Symbol               Parameter                                                 Max(1)              Unit

                                                                Min  Typ

                  PLL input clock(2)                            2                                    24   MHz

       fPLL_IN    PLL input clock duty cycle                    45                                   55   %

       fPLL_OUT   PLL output clock                              2                                    32   MHz
       tLOCK                                                                 100
                  Worst case PLL lock time                                                           130  s
                  PLL input = 2 MHz
                  PLL VCO = 96 MHz

       Jitter     Cycle-to-cycle jitter                                                600               ps

       IDDA(PLL)  Current consumption on VDDA                        220                             450
       IDD(PLL)   Current consumption on VDD
                                                                                                          A

                                                                     120                             150

       1. Based on characterization, not tested in production.

       2. Take care of using the appropriate multiplier factors so as to have PLL input clock values compatible with
            the range defined by fPLL_OUT.

                                  Doc ID 17659 Rev 8                                                      73/121
Electrical characteristics                                  STM32L151x6/8/B, STM32L152x6/8/B

6.3.8   Memory characteristics

        The characteristics are given at TA = -40 to 105 C unless otherwise specified.

        RAM memory

        Table 34. RAM and hardware registers

        Symbol              Parameter                       Conditions  Min Typ Max Unit

        VRM Data retention mode(1) STOP mode (or RESET)                 1.65                  V

        1. Minimum supply voltage without losing data stored in RAM (in Stop mode or under Reset) or in hardware
             registers (only in Stop mode).

        Flash memory and data EEPROM

        Table 35. Flash memory and data EEPROM characteristics

        Symbol              Parameter                       Conditions  Min   Typ Max(1) Unit

                Operating voltage
        VDD Read / Write / Erase                                        1.65             3.6  V

        tprog   Programming time for   Erasing                                3.28 3.94
                word or half-page      Programming                                                   ms

                                                                              3.28 3.94

                  Average current during                                      300             A
                  whole programme/erase
                  operation                                                   1.5 2.5 mA
        IDD Maximum current (peak) TA = 25 C, VDD = 3.6 V
                 during programme/erase
                 operation

        1. Guaranteed by design, not tested in production.

74/121                                 Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                            Electrical characteristics

       Table 36. Flash memory, data EEPROM endurance and data retention

       Symbol   Parameter                                       Conditions             Value        Unit
                                                                                Min(1) Typ Max

       NCYC(2)  Cycling (erase / write )                                                10          kcycles
                Program memory                             TA = -40C to                             years
                                                           105 C
                Cycling (erase / write )
                EEPROM data memory                                                      300

                Data retention (program memory) after                           30
                10 kcycles at TA = 85 C
                                                           TRET = +85 C
                   Data retention (EEPROM data memory)
       tRET(2) after 300 kcycles at TA = 85 C                                  30

                Data retention (program memory) after                           10
                10 kcycles at TA = 105 C
                                                           TRET = +105 C
                Data retention (EEPROM data memory)
                after 300 kcycles at TA = 105 C                                10

       1. Based on characterization not tested in production.

       2. Characterization is done according to JEDEC JESD22-A117.

6.3.9  EMC characteristics

       Susceptibility tests are performed on a sample basis during device characterization.

       Functional EMS (electromagnetic susceptibility)

       While a simple application is executed on the device (toggling 2 LEDs through I/O ports). the
       device is stressed by two electromagnetic events until a failure occurs. The failure is
       indicated by the LEDs:
        Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until

             a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard.
        FTB: A Burst of Fast Transient voltage (positive and negative) is applied to VDD and

             VSS through a 100 pF capacitor, until a functional disturbance occurs. This test is
             compliant with the IEC 61000-4-4 standard.

       A device reset allows normal operations to be resumed.

       The test results are given in Table 37. They are based on the EMS levels and classes
       defined in application note AN1709.

       Table 37. EMS characteristics

       Symbol   Parameter                                                 Conditions                Level/
                                                                                                    Class

       VFESD    Voltage limits to be applied on any I/O pin to  VDD = 3.3 V, LQFP100, TA = +25 C,  2B
                induce a functional disturbance                 fHCLK = 32 MHz

                                                                conforms to IEC 61000-4-2

                Fast transient voltage burst limits to be       VDD = 3.3 V, LQFP100, TA = +25 C,

       VEFTB    applied through 100 pF on VDD and VSS           fHCLK = 32 MHz                      4A
                pins to induce a functional disturbance
                                                                conforms to IEC 61000-4-4

                                  Doc ID 17659 Rev 8                                                75/121
Electrical characteristics                               STM32L151x6/8/B, STM32L152x6/8/B

        Designing hardened software to avoid noise problems

        EMC characterization and optimization are performed at component level with a typical
        application environment and simplified MCU software. It should be noted that good EMC
        performance is highly dependent on the user application and the software in particular.

        Therefore it is recommended that the user applies EMC software optimization and
        prequalification tests in relation with the EMC level requested for his application.

        Software recommendations

        The software flowchart must include the management of runaway conditions such as:
         Corrupted program counter
         Unexpected reset
         Critical data corruption (control registers...)

        Prequalification trials

        Most of the common failures (unexpected reset and program counter corruption) can be
        reproduced by manually forcing a low state on the NRST pin or the oscillator pins for 1
        second.

        To complete these trials, ESD stress can be applied directly on the device, over the range of
        specification values. When unexpected behavior is detected, the software can be hardened
        to prevent unrecoverable errors occurring (see application note AN1015).

        Electromagnetic Interference (EMI)

        The electromagnetic field emitted by the device are monitored while a simple application is
        executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with
        IEC 61967-2 standard which specifies the test board and the pin loading.

        Table 38. EMI characteristics

                                                          Max vs. frequency range

        Symbol Parameter Conditions          Monitored    4 MHz 16 MHz 32 MHz      Unit
                                          frequency band  voltage voltage voltage

                                                          range 3 range 2 range 1

                            VDD = 3.3 V,  0.1 to 30 MHz   3        -6  -5

                            TA = 25 C,   30 to 130 MHz   18       4   -7 dBV

        SEMI Peak level LQFP100 package
                            compliant with IEC 130 MHz to 1GHz 15  5   -7

                            61967-2       SAE EMI Level   2.5      2   1           -

76/121                               Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                             Electrical characteristics

6.3.10  Absolute maximum ratings (electrical sensitivity)

        Based on three different tests (ESD, LU) using specific measurement methods, the device is
        stressed in order to determine its performance in terms of electrical sensitivity.

        Electrostatic discharge (ESD)

        Electrostatic discharges (a positive then a negative pulse separated by 1 second) are
        applied to the pins of each sample according to each pin combination. The sample size
        depends on the number of supply pins in the device (3 parts (n+1) supply pins). This test
        conforms to the JESD22-A114/C101 standard.

        Table 39. ESD absolute maximum ratings

        Symbol     Ratings                          Conditions               Class Maximum value(1) Unit

        VESD(HBM)  Electrostatic discharge          TA = +25 C, conforming  2   2000
                   voltage (human body model)       to JESD22-A114                                  V

        VESD(CDM)  Electrostatic discharge  model)  TA = +25 C, conforming  II  500
                   voltage (charge device           to JESD22-C101

        1. Based on characterization results, not tested in production.

        Static latch-up

        Two complementary static tests are required on six parts to assess the latch-up
        performance:
         A supply overvoltage is applied to each power supply pin
         A current injection is applied to each input, output and configurable I/O pin

        These tests are compliant with EIA/JESD 78A IC latch-up standard.

        Table 40. Electrical sensitivities

        Symbol     Parameter                          Conditions                          Class
                                                                                         II level A
        LU         Static latch-up class TA = +105 C conforming to JESD78A

6.3.11  I/O current injection characteristics

        As a general rule, current injection to the I/O pins, due to external voltage below VSS or
        above VDD (for standard pins) should be avoided during normal product operation. However,
        in order to give an indication of the robustness of the microcontroller in cases when
        abnormal injection accidentally happens, susceptibility tests are performed on a sample
        basis during device characterization.

                                  Doc ID 17659 Rev 8                                     77/121
Electrical characteristics                                STM32L151x6/8/B, STM32L152x6/8/B

        Functional susceptibility to I/O current injection

        While a simple application is executed on the device, the device is stressed by injecting
        current into the I/O pins programmed in floating input mode. While current is injected into the
        I/O pin, one at a time, the device is checked for functional failures.

        The failure is indicated by an out of range parameter: ADC error, out of spec current
        injection on adjacent pins or other functional failure (for example reset, oscillator frequency
        deviation, LCD levels, etc.).

        The test results are given in the following table.

        Table 41. I/O current injection susceptibility

                                                                Functional susceptibility

        Symbol              Description                         Negative   Positive        Unit

                                                                injection  injection

                Injected current on true open-drain pins        -5         +0

        IINJ    Injected current on all 5 V tolerant (FT) pins  -5         +0              mA

                Injected current on any other pin               -5         +5

78/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                         Electrical characteristics

6.3.12 I/O port characteristics

        General input/output characteristics

        Unless otherwise specified, the parameters given in Table 42 are derived from tests
        performed under conditions summarized in Table 14. All I/Os are CMOS and TTL compliant.

Table 42. I/O static characteristics

Symbol                    Parameter             Conditions                           Min         Typ Max Unit

VIL Input low level voltage                          TTL ports                       VSS - 0.3          0.8
                                                2.7 V  VDD 3.6 V                        2(1)         VDD+0.3
         Standard I/O input high level voltage
VIH FT(2) I/O input high level voltage                                                                 5.5V

VIL Input low level voltage                          CMOS ports                          0.3        0.3VDD(3)
                                                1.65 V  VDD 3.6 V                                    VDD+0.3 V
         Standard I/O Input high level voltage                                            0.7
                                                     CMOS ports                       VDD(3)(4)         5.25
VIH                                             1.65 V  VDD 3.6 V                                        5.5
         FT(5) I/O input high level voltage                                          10% VDD(7)
                                                     CMOS ports
                                                1.65 V  VDD 2.0 V

                                                     CMOS ports
                                                 2.0 V VDD 3.6 V

Vhys    Standard I/O Schmitt trigger voltage
        hysteresis(6)

                                                VSS  VIN  VDD                                        50
                                                 I/Os with LCD

                                                      VSS  VIN  VDD                                  50
                                                I/Os with analog switches

Ilkg Input leakage current (8)(3)                     VSS  VIN  VDD                                  50 nA
                                                I/Os with analog switches

                                                           and LCD

                                                VSS  VIN  VDD                                        TBD
                                                 I/Os with USB

                                                VSS  VIN  VDD                                        50
                                                 Standard I/Os

RPU Weak pull-up equivalent resistor(9)(3)      VIN = VSS                            30          45  60                    k
RPD Weak pull-down equivalent resistor(9)(3)    VIN = VDD
                                                                                     30          45  60                    k

CIO I/O pin capacitance                                                                          5                         pF

1. Guaranteed by design.

2. FT = 5V tolerant. To sustain a voltage higher than VDD +0.5 the internal pull-up/pull-down resistors must be disabled.

3. Tested in production

4. 0.7VDD for 5V-tolerant receiver
5. FT = Five-volt tolerant.

6. Hysteresis voltage between Schmitt trigger switching levels. Based on characterization, not tested in production.

7. With a minimum of 200 mV. Based on characterization, not tested in production.

8. The max. value may be exceeded if negative current is injected on adjacent pins.

                                                Doc ID 17659 Rev 8                                                         79/121
Electrical characteristics                                    STM32L151x6/8/B, STM32L152x6/8/B

9. Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS. This

   MOS/NMOS contribution to the series resistance is minimum (~10% order).

        Output driving current

        The GPIOs (general purpose input/outputs) can sink or source up to 8 mA, and sink or
        source up to 20 mA (with the non-standard VOL/VOH specifications given in Table 43.

        in the user application, the number of I/O pins which can drive current must be limited to
        respect the absolute maximum rating specified in Section 6.2:

         The sum of the currents sourced by all the I/Os on VDD, plus the maximum Run
              consumption of the MCU sourced on VDD, cannot exceed the absolute maximum rating
              IVDD (see Table 12).

         The sum of the currents sunk by all the I/Os on VSS plus the maximum Run
              consumption of the MCU sunk on VSS cannot exceed the absolute maximum rating
              IVSS (see Table 12).

        Output voltage levels

        Unless otherwise specified, the parameters given in Table 43 are derived from tests
        performed under ambient temperature and VDD supply voltage conditions summarized in
        Table 14. All I/Os are CMOS and TTL compliant.

        Table 43. Output voltage characteristics

        Symbol              Parameter                         Conditions           Min       Max Unit

        VOL(1)(2)   Output low level voltage for an I/O pin   IIO = +8 mA                    0.4
                    when 8 pins are sunk at same time

        VOH(3)(2)   Output high level voltage for an I/O pin  2.7 V < VDD < 3.6 V  2.4
                    when 8 pins are sourced at same time

        VOL (1)(4)  Output low level voltage for an I/O pin   IIO =+ 4 mA                    0.45
                    when 8 pins are sunk at same time

                                                              1.65 V < VDD <                                         V

        VOH (3)(4)  Output high level voltage for an I/O pin  2.7 V                VDD-0.45
                    when 8 pins are sourced at same time

        VOL(1)(4)   Output low level voltage for an I/O pin   IIO = +20 mA                   1.3
                    when 4 pins are sunk at same time

        VOH(3)(4)   Output high level voltage for an I/O pin  2.7 V < VDD < 3.6 V  VDD-1.3
                    when 4 pins are sourced at same time

        1. The IIO current sunk by the device must always respect the absolute maximum rating specified in Table 12
             and the sum of IIO (I/O ports and control pins) must not exceed IVSS.

        2. Tested in production.
        3. The IIO current sourced by the device must always respect the absolute maximum rating specified in

             Table 12 and the sum of IIO (I/O ports and control pins) must not exceed IVDD.
        4. Based on characterization data, not tested in production.

80/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                         Electrical characteristics

             Input/output AC characteristics

             The definition and values of input/output AC characteristics are given in Figure 18 and
             Table 44, respectively.

             Unless otherwise specified, the parameters given in Table 44 are derived from tests
             performed under ambient temperature and VDD supply voltage conditions summarized in
             Table 14.

Table 44. I/O AC characteristics(1)

OSPEEDRx     Symbol     Parameter                            Conditions                       Min Max(2) Unit

  [1:0] bit
  value(1)

             fmax(IO)out Maximum frequency(3)    CL = 50 pF, VDD = 2.7 V to 3.6 V             - 400
                                                 CL = 50 pF, VDD = 1.65 V to 2.7 V                               kHz

                                                                                              - 400

00

             tf(IO)out                                     CL = 50 pF, VDD = 2.7 V to 3.6 V   - 625
             tr(IO)out  Output rise and fall time                                                                 ns

                                                           CL = 50 pF, VDD = 1.65 V to 2.7 V  - 625

             fmax(IO)out Maximum frequency(3)    CL = 50 pF, VDD = 2.7 V to 3.6 V             -  2

                                                                                                     MHz

                                                 CL = 50 pF, VDD = 1.65 V to 2.7 V            -  1

01

             tf(IO)out                                     CL = 50 pF, VDD = 2.7 V to 3.6 V   - 125
             tr(IO)out  Output rise and fall time                                                                 ns

                                                           CL = 50 pF, VDD = 1.65 V to 2.7 V  - 250

             Fmax(IO)out Maximum frequency(3)    CL = 50 pF, VDD = 2.7 V to 3.6 V             -  10

                                                                                                     MHz

                                                 CL = 50 pF, VDD = 1.65 V to 2.7 V            -  2

10

             tf(IO)out                                     CL = 50 pF, VDD = 2.7 V to 3.6 V   -  25
             tr(IO)out  Output rise and fall time
                                                                                                     ns
                                                           CL = 50 pF, VDD = 1.65 V to 2.7 V
                                                                                              - 125

             Fmax(IO)out Maximum frequency(3)    CL = 50 pF, VDD = 2.7 V to 3.6 V             -  50

                                                                                                     MHz

                                                 CL = 50 pF, VDD = 1.65 V to 2.7 V            -  8

11

             tf(IO)out                                     CL = 30 pF, VDD = 2.7 V to 3.6 V   -  5
             tr(IO)out  Output rise and fall time
                                                                                              -  30
                                                           CL = 50 pF, VDD = 1.65 V to 2.7 V

                        Pulse width of external                                                      ns

-            tEXTIpw signals detected by the                                                  8  -

                        EXTI controller

1. The I/O speed is configured using the OSPEEDRx[1:0] bits. Refer to the STM32L15xxx reference manual for a description
     of GPIO Port configuration register.

2. Guaranteed by design. Not tested in production.

3. The maximum frequency is defined in Figure 18.

                                         Doc ID 17659 Rev 8                                          81/121
Electrical characteristics                                          STM32L151x6/8/B, STM32L152x6/8/B

        Figure 18. I/O AC characteristics definition

                            External                          90 %  10%
                              Output                    50%               50 %
                                                  10%                           90 %
                            on 50pF
                                      tr( I O)out                                  tf(I O)out
                                                                    T

                            Maximum frequency is achieved if (tr + tf)  2/3)T and if the duty cycle is (45-55%)
                                                                    when loaded by 50 pF

                                                                                                                 ai14131b

6.3.13  NRST pin characteristics

        The NRST pin input driver uses CMOS technology.

        Unless otherwise specified, the parameters given in Table 45 are derived from tests
        performed under ambient temperature and VDD supply voltage conditions summarized in
        Table 14.

        Table 45. NRST pin characteristics

        Symbol              Parameter                               Conditions                 Min Typ Max Unit

        VIL(NRST)(1) NRST input low level voltage                                     VSS                        0.8
        VIH(NRST)(1) NRST input high level voltage                                     1.4                       VDD

        VOL(NRST)(1)   NRST output low level                      IOL = 2 mA      10%VDD(2)                                V
                       voltage                              2.7 V < VDD < 3.6 V                                  0.4

                                                                 IOL = 1.5 mA                                             mV
                                                            1.65 V < VDD < 2.7 V

        Vhys(NRST)(1)  NRST Schmitt trigger voltage
                       hysteresis

        RPU            Weak pull-up equivalent                      VIN = VSS                  30   45 60 k
                       resistor(3)

        VF(NRST)(1) NRST input filtered pulse                                                                    50 ns
        VNF(NRST)(1) NRST input not filtered pulse
                                                                                               350                         ns

        1. Guaranteed by design, not tested in production.

        2. 200 mV minimum value

        3. The pull-up is designed with a true resistance in series with a switchable PMOS. This PMOS contribution to
             the series resistance is around 10%.

82/121                                Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                       Electrical characteristics

        Figure 19. Recommended NRST pin protection

                   External                   VDD
                   reset circuit(1)

                                     NRST(2)    RPU                         Internal reset
                                                                 Filter

                   0.1 F

                                                                      STM32L15xxx

                                                                                                                                                    ai17854

        1. The reset network protects the device against parasitic resets.
        2. The user must ensure that the level on the NRST pin can go below the VIL(NRST) max level specified in

             Table 45. Otherwise the reset will not be taken into account by the device.

6.3.14  TIM timer characteristics

        The parameters given in the following table are guaranteed by design.

        Refer to Section 6.3.11: I/O current injection characteristics for details on the input/output
        alternate function characteristics (output compare, input capture, external clock, PWM
        output).

        Table 46. TIMx(1) characteristics

        Symbol     Parameter                         Conditions       Min              Max            Unit

        tres(TIM)  Timer resolution time                                1                             tTIMxCLK
          fEXT                                                        31.25                              ns
                                                   fTIMxCLK = 32 MHz                                    MHz
        ResTIM                                                          0                               MHz
                   Timer external clock                                 0              fTIMxCLK/2        bit
                   frequency on CH1 to CH4 fTIMxCLK = 32 MHz                                16
                                                                                            16        tTIMxCLK
                   Timer resolution
                                                                                                         s
        tCOUNTER   16-bit counter clock period     fTIMxCLK = 32 MHz     1             65536
                   when internal clock is                             0.0312           2048           tTIMxCLK
                   selected (timer's prescaler                                                            s
                   disabled)

         tMAX_COUNT Maximum possible count                                             65536 65536
                                                                  fTIMxCLK = 32 MHz          134.2

        1. TIMx is used as a general term to refer to the TIM2, TIM3 and TIM4 timers.

                                     Doc ID 17659 Rev 8                                                                                                      83/121
Electrical characteristics                                 STM32L151x6/8/B, STM32L152x6/8/B

6.3.15  Communications interfaces

        I2C interface characteristics

        The line I2C interface meets the requirements of the standard I2C communication protocol
        with the following restrictions: SDA and SCL are not "true" open-drain I/O pins. When
        configured as open-drain, the PMOS connected between the I/O pin and VDD is disabled,
        but is still present.

        The I2C characteristics are described in Table 47. Refer also to Section 6.3.11: I/O current
        injection characteristics for more details on the input/output alternate function characteristics
        (SDA and SCL).

        Table 47. I2C characteristics

                                                   Standard mode I2C(1) Fast mode I2C(1)(2)

        Symbol              Parameter                                                        Unit

                                                   Min     Max  Min  Max

        tw(SCLL)     SCL clock low time            4.7          1.3
        tw(SCLH)     SCL clock high time
        tsu(SDA)     SDA setup time                                                          s
        th(SDA)      SDA data hold time
         tr(SDA)                                   4.0          0.6
         tr(SCL)     SDA and SCL rise time
         tf(SDA)                                   250          100
         tf(SCL)     SDA and SCL fall time
         th(STA)                                   0            0    900(3)
                     Start condition hold time
        tsu(STA)     Repeated Start condition              1000 20 + 0.1Cb 300               ns
                     setup time
                                                           300       300

                                                   4.0          0.6

                                                                                             s

                                                   4.7          0.6

        tsu(STO) Stop condition setup time         4.0          0.6                          s

        tw(STO:STA)  Stop to Start condition time  4.7          1.3                          s
                     (bus free)

        Cb           Capacitive load for each bus          400       400                     pF
                     line

        1. Guaranteed by design, not tested in production.

        2. fPCLK1 must be at least 2 MHz to achieve standard mode IC frequencies. It must be at least 4 MHz to
             achieve fast mode IC frequencies. It must be a multiple of 10 MHz to reach the 400 kHz maximum IC fast
             mode clock.

        3. The maximum Data hold time has only to be met if the interface does not stretch the low period of SCL
             signal.

84/121                                 Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                   Electrical characteristics

Figure 20. I2C bus AC waveforms and measurement circuit

                                  VDD              VDD

                         4 .7 k            4 .7 k                     STM32L15xxx
                                                        100
           I2C bus
                                                                      SDA
                                                        100

                                                                      SCL

                                                                                   S TART REPEATED

           S TART

                                                                 tsu(STA)                           S TART

  SD A                  tr(SDA)             tsu(SDA)                                       tsu(STA:STO)
tf(SDA)

               th(STA)            tw(SCKL)              th(SDA)                    S TOP

SCL                               tr(SCK)               tf(SCK)                           tsu(STO)
     tw(SCKH)

                                                                                                    ai17855

1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

Table 48.  SCL frequency (fPCLK1= 32 MHz, VDD = 3.3 V)(1)(2)

                   fSCL (kHz)                                      I2C_CCR value
                                                                     RP = 4.7 k

                    400                                                            0x801B

                    300                                                            0x8024

                    200                                                            0x8035

                    100                                                            0x00A0

                    50                                                             0x0140

                    20                                                             0x0320

1. RP = External pull-up resistance, fSCL = I2C speed.

2. For speeds around 200 kHz, the tolerance on the achieved speed is of 5%. For other speed ranges, the
     tolerance on the achieved speed is 2%. These variations depend on the accuracy of the external
     components used to design the application.

                                  Doc ID 17659 Rev 8                                                85/121
Electrical characteristics                                           STM32L151x6/8/B, STM32L152x6/8/B

        SPI characteristics

        Unless otherwise specified, the parameters given in the following table are derived from
        tests performed under ambient temperature, fPCLKx frequency and VDD supply voltage
        conditions summarized in Table 14.

        Refer to Section 6.3.11: I/O current injection characteristics for more details on the
        input/output alternate function characteristics (NSS, SCK, MOSI, MISO).

        Table 49. SPI characteristics(1)

        Symbol              Parameter                                Conditions     Min Max(2) Unit

                                                        Master mode                 -       16
                                                        Slave mode
          fSCK              SPI clock frequency         Slave transmitter           -       16 MHz
        1/tc(SCK)
                                                                                            12(3)
                                                                                    -

        tr(SCK)(2)          SPI clock rise and fall     Capacitive load: C = 30 pF  -       6                         ns
        tf(SCK)(2)          time

        DuCy(SCK)           SPI slave input clock duty  Slave mode                  30      70                        %
                            cycle

        tsu(NSS) NSS setup time                         Slave mode                  4tHCLK  -

          th(NSS)           NSS hold time               Slave mode                  2tHCLK  -
        tw(SCKH)(2)
        tw(SCKL)(2)         SCK high and low time Master mode                       tSCK/2 tSCK/2+

         tsu(MI)(2)                                                                 -5      3
         tsu(SI)(2)
          th(MI)(2)                                     Master mode                 5       -
          th(SI)(2)                                     Slave mode
         ta(SO)(4)          Data input setup time
         tv(SO) (2)
         tv(MO)(2)                                                                  6       -
         th(SO)(2)
         th(MO)(2)                                      Master mode                 5       -                         ns
                                                        Slave mode
                            Data input hold time

                                                                                    5       -

                            Data output access time Slave mode                      0 3tHCLK

                            Data output valid time Slave mode                       -       33

                            Data output valid time Master mode                      -       6.5

                                                        Slave mode                  17      -
                                                        Master mode
                            Data output hold time

                                                                                    0.5     -

        1. The characteristics above are given for voltage range 1.

        2. Based on characterization, not tested in production.

        3. The maximum SPI clock frequency in slave transmitter mode is given for an SPI slave input clock duty
             cycle (DuCy(SCK)) ranging between 40 to 60%.

        4. Min time is for the minimum time to drive the output and max time is for the maximum time to validate the
             data.

86/121                                     Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                                 Electrical characteristics

Figure 21. SPI timing diagram - slave mode and CPHA = 0

           NSS input                           tc(SCK)

            CPHA= 0                  tSU(NSS)                                                    th(NSS)
            CPOL=0
SCK Input   CPHA= 0   tw(SCKH)
            CPOL=1    tw(SCKL)

           ta(SO)                       tv(SO)             th(SO)                                tr(SCK)  tdis(SO)
                                       MS B O UT        BI T6 OUT                                tf(SCK)
              MISO
           OUT P UT                       M SB IN        B I T1 IN                               LSB OUT
                                             th(SI)
              MOSI    tsu(SI)
             I NPUT
                                                                                                 LSB IN

                                                                                                                    ai14134c

Figure 22. SPI timing diagram - slave mode and CPHA = 1(1)

           NSS input                                                  tc(SCK)                    th(NSS)
                           tSU(NSS)
                                                              tv(SO)
SCK Input  CPHA=1     tw(SCKH)                    MS B O UT
           CPOL=0     tw(SCKL)
                                                                 th(SI)
           CPHA=1                              M SB IN
           CPOL=1

                      ta(SO)                                                             th(SO)  tr(SCK)  tdis(SO)
                                                                                   BI T6 OUT     tf(SCK)

              MISO                                                             B I T1 IN                  LSB OUT
           OUT P UT
                              tsu(SI)
              MOSI
             I NPUT                                                                              LSB IN

                                                                                                                    ai14135

1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

                                                        Doc ID 17659 Rev 8                                          87/121
Electrical characteristics                                             STM32L151x6/8/B, STM32L152x6/8/B

        Figure 23. SPI timing diagram - master mode(1)

                                   High  tc(SCK)
                   NSS input
        SCK Input
                     CPHA= 0
                     CPOL=0
                     CPHA= 0
                     CPOL=1

        SCK Input  CPHA=1
                   CPOL=0

                   CPHA=1
                   CPOL=1

                            tsu(MI)        tw(SCKH)                                    tr(SCK)
                                           tw(SCKL)                                    tf(SCK)
                   MISO                                                    BI T6 IN
                   INP UT                    MS BIN                                         LSB IN
                                                   th(MI)              B I T1 OUT
                   MOSI                                                      th(MO)  LSB OUT
                   OUTPU T               M SB OUT
                                               tv(MO)

                                                                                                    ai14136

        1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

        USB characteristics

        The USB interface is USB-IF certified (full speed).

        Table 50. USB startup time

                   Symbol                Parameter                                   Max            Unit

        tSTARTUP(1)                      USB transceiver startup time                1              s

        1. Guaranteed by design, not tested in production.

88/121                                   Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                         Electrical characteristics

Table 51. USB DC electrical characteristics

Symbol                    Parameter             Conditions                    Min.(1) Max.(1) Unit

Input levels

VDD       USB operating voltage(2)                                           3.0       3.6                    V
VDI(3)
VCM(3)     Differential input sensitivity       I(USB_DP, USB_DM)             0.2
VSE(3)
           Differential common mode range Includes VDI range                  0.8       2.5                    V
           Single ended receiver threshold
                                                                              1.3       2.0

Output levels

VOL(4)     Static output level low              RL of 1.5 k to 3.6 V(5)                 0.3
VOH(4)     Static output level high                                                                 V
                                                RL of 15 k to VSS(5)          2.8
                                                                                        3.6

1. All the voltages are measured from the local ground potential.

2. To be compliant with the USB 2.0 full speed electrical specification, the USB_DP (D+) pin should be pulled
     up with a 1.5 k resistor to a 3.0-to-3.6 V voltage range.

3. Guaranteed by characterization, not tested in production.

4. Tested in production.
5. RL is the load connected on the USB drivers.

Figure 24. USB timings: definition of data signal rise and fall time

                                     Crossover
                                       points

           Differen tial
           Data L ines

                  VCR S

               VS S       tf               tr

                                                                                        ai14137

Table 52.     USB: full speed electrical characteristics
                                             Driver characteristics(1)

Symbol                    Parameter             Conditions               Min       Max               Unit

tr         Rise time(2)                         CL = 50 pF               4         20                ns

tf         Fall Time(2)                         CL = 50 pF               4         20                ns

trfm Rise/ fall time matching                         tr/tf              90        110               %

VCRS Output signal crossover voltage                                     1.3       2.0               V

1. Guaranteed by design, not tested in production.
2. Measured from 10% to 90% of the data signal. For more detailed informations, please refer to USB

     Specification - Chapter 7 (version 2.0).

                                  Doc ID 17659 Rev 8                                                 89/121
Electrical characteristics                                  STM32L151x6/8/B, STM32L152x6/8/B

6.3.16  12-bit ADC characteristics

        Unless otherwise specified, the parameters given in Table 54 are guaranteed by design.

        Table 53. ADC clock frequency

        Symbol Parameter                      Conditions                        Min    Max    Unit
                                                                                        16    MHz
                                                                 VREF+ = VDDA            8

                                             2.4 V  VDDA  3.6 V  VREF+ < VDDA            4
                                                                 VREF+ > 2.4 V           8
        fADC      ADC clock    Voltage                                          0.480    4
                  frequency  range 1 & 2                         VREF+ < VDDA            4
                                                                 VREF+  2.4 V

                                             1.8 V  VDDA  2.4 V  VREF+ = VDDA
                                                                 VREF+ < VDDA

                                              Voltage range 3

        Table 54. ADC characteristics

        Symbol              Parameter         Conditions           Min Typ              Max   Unit
                                                                                         3.6    V
        VDDA      Power supply                2.4 V  VDDA  3.6 V    1.8
        VREF+                                                      1.8(1)              VDDA    A
        VREF-     Positive reference voltage  VREF+ must be below                               V
        IVDDA                                    or equal to VDDA                      1450   Msps
                  Negative reference voltage                                            700   Msps
                  Current on the VDDA input                                    VSSA     450   Msps
                  pin                                                                  VREF+  Msps
                                                                                1000
                                                                                          1
        IVREF(2)  Current on the VREF input     Peak                         400        0.76
                  pin                         Average              0(4)                 1.07
                                                                                         0.8
        VAIN Conversion voltage range(3)                                                1.23
                                                                                        0.89
                                              Direct channels      0.03                 1.45

                  12-bit sampling rate                                                    1

                                              Multiplexed channels 0.03

                                              Direct channels      0.03

                  10-bit sampling rate        Multiplexed channels 0.03
        fS
                                              Direct channels      0.03
                  8-bit sampling rate

                                              Multiplexed channels 0.03

                                              Direct channels      0.03

                  6-bit sampling rate

                                              Multiplexed channels 0.03

90/121                                  Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                              Electrical characteristics

Table 54. ADC characteristics (continued)

Symbol              Parameter            Conditions              Min Typ Max Unit

                                            Direct channels
                                                                         0.25

                                         2.4 V  VDDA  3.6 V

                                         Multiplexed channels                               s
                                                                         0.56
                                                                                          1/fADC
                                         2.4 V  VDDA  3.6 V                                 s

tS         Sampling time                    Direct channels                               1/fADC
                                                                         0.56

                                         1.8 V  VDDA  2.4 V

                                         Multiplexed channels
                                                                           1

                                         1.8 V  VDDA  2.4 V

                                                                 4                 384

                                         fADC = 16 MHz           1                 24.75

tCONV      Total conversion time                                 4 to 384 (sampling
           (including sampling time)                             phase) +12 (successive
                                                                 approximation)

CADC       Internal sample and hold         Direct channels                    16         pF
           capacitor                     Multiplexed channels

   fTRIG   External trigger frequency      12-bit conversions                      Tconv+1 1/fADC
           Regular sequencer             6/8/10-bit conversions
   fTRIG                                                                           Tconv 1/fADC
   RAIN
     tlat  External trigger frequency      12-bit conversions                      Tconv+2 1/fADC
           Injected sequencer            6/8/10-bit conversions
    tlatr                                                                          Tconv+1 1/fADC
tSTAB
           External input impedance                                                50     k

           Injection trigger conversion  fADC = 16 MHz           219               281    ns

           latency                                               3.5               4.5 1/fADC

           Regular trigger conversion    fADC = 16 MHz           156               219    ns

           latency                                               2.5               3.5 1/fADC

           Power-up time                                                           3.5    s

1. The Vref+ input can be grounded iif neither the ADC nor the DAC are used (this allows to shut down an
     external voltage reference).

2. The current consumption through VREF is composed of two parameters:

     - one constant (max 300 A)

     - one variable (max 400 A), only during sampling time + 2 first conversion pulses.

     So, peak consumption is 300+400 = 700 A and average consumption is 300 + [(4 sampling + 2) /16] x
     400 = 450 A at 1Msps

3. VREF+ can be internally connected to VDDA and VREF- can be internally connected to VSSA, depending on
     the package. Refer to Section 4: Pin descriptions for further details.

4. VSSA or VREF- must be tied to ground.

                                  Doc ID 17659 Rev 8                                      91/121
Electrical characteristics                                  STM32L151x6/8/B, STM32L152x6/8/B

Table 55.  ADC accuracy(1)(2)    Test conditions            Min(3)  Typ  Max(3) Unit
Symbol            Parameter

ET Total unadjusted error                                   -       2    4
EO Offset error
EG Gain error                    2.4 V  VDDA  3.6 V         -       1    2
ED Differential linearity error  2.4 V  VREF+  3.6 V
EL Integral linearity error      fADC = 8 MHz, RAIN = 50    -       1.5  3.5  LSB
                                 TA = -40 to 105 C
                                                            -       1    2

                                                            -       1.7  3

ENOB Effective number of bits    2.4 V  VDDA  3.6 V         9.2     10   -    bits
                                 VDDA = VREF+
SINAD      Signal-to-noise and   fADC = 16 MHz, RAIN = 50   57.5    62   -
           distorsion ratio      TA = -40 to 105 C
                                 1 kHz  Finput  100 kHz
SNR Signal-to-noise ratio                                   57.5    62   -    dB
                                 2.4 V  VDDA  3.6 V
THD Total harmonic distorsion    1.8 V  VREF+  2.4 V        -74     -75  -
                                 fADC = 4 MHz, RAIN = 50
ET Total unadjusted error        TA = -40 to 105 C         -       4    6.5

EO Offset error                  1.8 V  VDDA  2.4 V         -       2    4
                                 1.8 V  VREF+  2.4 V
EG Gain error                    fADC = 4 MHz, RAIN = 50    -       4    6    LSB
                                 TA = -40 to 105 C
ED Differential linearity error                             -       1    2

EL Integral linearity error                                 -       1.5  3

ET Total unadjusted error                                           2    3

EO Offset error                                                     1    1.5

EG Gain error                                                       1.5  2    LSB

ED Differential linearity error                                     1    2

EL Integral linearity error                                         1    1.5

1. ADC DC accuracy values are measured after internal calibration.

2. ADC accuracy vs. negative injection current: Injecting a negative current on any analog input pins should be avoided as this
     significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a
     Schottky diode (pin to ground) to analog pins which may potentially inject negative currents.
     Any positive injection current within the limits specified for IINJ(PIN) and IINJ(PIN) in Section 6.3.11 does not affect the ADC
     accuracy.

3. Based on characterization, not tested in production.

92/121                           Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                             Electrical characteristics

Figure 25. ADC accuracy characteristics

           [1LSBIDEAL  =VREF+  (or  VDDA depending  on          package)]
                         4096        4096

                                                                               EG            (1) Example of an actual transfer curve
                                                                                             (2) The ideal transfer curve
4095                                          (2)               (3)                          (3) End point correlation line
4094                                ET                                    (1)
4093                                                                                         ET=Total Unadjusted Error: maximum deviation
              EO                            EL                                               between the actual and the ideal transfer curves.
     7                                                                                       EO=Offset Error: deviation between the first actual
     6                                                      ED                               transition and the first ideal one.
     5                              1 LSBIDEAL                                               EG=Gain Error: deviation between the last ideal
     4                                                                                       transition and the last actual one.
     3                                                                                       ED=Differential Linearity Error: maximum deviation
     2                                                                                       between actual steps and the ideal one.
     1                                                                                       EL=Integral Linearity Error: maximum deviation
                                                                                             between any actual transition and the end point
                                                                                             correlation line.

        0     1234567                                           4093 4094 4095 4096
                                                                                       VDDA
        VSSA                                                                                                         ai14395b

Figure 26. Typical connection diagram using the ADC

                  RAIN(1)           AINx           VDD                                                  STM32L15xxx
                                                          VT
                                                          0.6 V                IL 50 nA     Sample and hold ADC
                                                                                             converter
                                                           VT
                                                          0.6 V                                             12-bit
                                                                                                          converter

              VAIN             C parasitic

                                                                                             CADC(1)

                                                                                                                                                                                              ai17856c

1. Refer to Table 56: RAIN max for fADC = 16 MHz for the value of RAIN and Table 54: ADC characteristics for
     the value of CADC

2. Cparasitic represents the capacitance of the PCB (dependent on soldering and PCB layout quality) plus the
     pad capacitance (roughly 7 pF). A high Cparasitic value will downgrade conversion accuracy. To remedy
     this, fADC should be reduced.

                                    Doc ID 17659 Rev 8                                                               93/121
Electrical characteristics                                              STM32L151x6/8/B, STM32L152x6/8/B

           Figure 27. Maximum dynamic current consumption on VREF+ supply pin during ADC
                            conversion

                              Sampling (n cycles)         Conversion (12 cycles)
           ADC clock

                      Iref+
               700A

               300A

Table 56.  RAIN max for fADC = 16 MHz(1)

     Ts                                                   RAIN max (kohm)
(cycles)
            Ts              Multiplexed channels                                  Direct channels
           (s)

                   2.4 V < VDDA < 3.6 V 1.8 V < VDDA < 2.4 V 2.4 V < VDDA < 3.3 V 1.8 V < VDDA < 2.4 V

4          0.25    Not allowed                      Not allowed            0.7    Not allowed

9          0.5625           0.8                     Not allowed            2.0                     1.0

16         1                2.0                     0.8                    4.0                     3.0

24         1.5              3.0                     1.8                    6.0                     4.5

48         3                6.8                     4.0                    15.0                    10.0

96         6                15.0                    10.0                   30.0                    20.0

192        12               32.0                    25.0                   50.0                    40.0

384        24               50.0                    50.0                   50.0                    50.0

1. Guaranteed by design, not tested in production.

           General PCB design guidelines

           Power supply decoupling should be performed as shown in Figure 28 or Figure 29,
           depending on whether VREF+ is connected to VDDA or not. The 10 nF capacitors should be
           ceramic (good quality). They should be placed as close as possible to the chip.

94/121                                              Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                       Electrical characteristics

Figure 28. Power supply and reference decoupling (VREF+ not connected to VDDA)

                                                      STM32L15xxx

                                                      VREF+
                                                      (see note 1)

1 F // 100 nF                                         VDDA

                                  1 F // 100 nF       VSSA /VREF
                                                              (see note 1)

                                                                                                                                                              ai17857b

1. VREF+ and VREF inputs are available only on 100-pin packages.

Figure 29. Power supply and reference decoupling (VREF+ connected to VDDA)

                                                          STM32L15xxx

                                                      VREF+/VDDA
                                                       (See note 1)

                                  1 F // 100 nF

                                                      VREF/VSSA
                                                       (See note 1)

                                                                            ai17858a

1. VREF+ and VREF inputs are available only on 100-pin packages.

                                  Doc ID 17659 Rev 8                                                                                                                    95/121
Electrical characteristics                                             STM32L151x6/8/B, STM32L152x6/8/B

6.3.17      DAC electrical specifications

            Data guaranteed by design, not tested in production, unless otherwise specified.

Table 57. DAC characteristics

Symbol      Parameter                  Conditions                      Min  Typ        Max         Unit

VDDA        Analog supply voltage                                      1.8             3.6

VREF+       Reference supply voltage   VREF+ must always be below      1.8             3.6         V
                                       VDDA

VREF-       Lower reference voltage                                              VSSA

            Current consumption on No load, middle code (0x800)             130        220

IDDVREF+(1) VREF+ supply               No load, worst code (0x000)          220        350

            VREF+ = 3.3 V                                                                             A
                                                                                       320
            Current consumption on No load, middle code (0x800)             210

IDDA(1)     VDDA supply                No load, worst code (0xF1C)          320        520

            VDDA = 3.3 V

RL(2)       Resistive load                                             5                           k

CL(2)                                  DAC output buffer ON

            Capacitive load                                                            50          pF

RO          Output impedance           DAC output buffer OFF           6    8          10          k

                                       DAC output buffer ON            0.2             VDDA 0.2  V

VDAC_OUT    Voltage on DAC_OUT
            output

                                       DAC output buffer OFF           0.5             VREF+ 1LSB mV

                                                CL  50 pF, RL  5 k          1.5        3
                                                DAC output buffer ON
DNL(1)      Differential non linearity(3)                                   1.5        3
INL(1)                                          No RLOAD, CL  50 pF
Offset(1)                                       DAC output buffer OFF
Offset1(1)
                                       CL  50 pF, RL  5 k                   2          4
                                       DAC output buffer ON
            Integral non linearity(4)
                                       No RLOAD, CL  50 pF
                                       DAC output buffer OFF                2          4           LSB

                                                CL  50 pF, RL  5 k          10        25

            Offset error at code 0x800 DAC output buffer ON                 5         8

            (5)

                                                No RLOAD, CL  50 pF

                                                DAC output buffer OFF

            Offset error at code       No RLOAD, CL  50 pF                  1.5       5
            0x001(6)                   DAC output buffer OFF

96/121                                 Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                             Electrical characteristics

Table 57. DAC characteristics (continued)

Symbol         Parameter                            Conditions          Min  Typ  Max  Unit

                                               VDDA = 3.3V              -20  -10  0
                                               VREF+ = 3.0V                                   V/C
dOffset/dT(1)  Offset error temperature        TA = 0 to 50 C
               coefficient (code 0x800)        DAC output buffer OFF              50

                                               VDDA = 3.3V              0    20
                                               VREF+ = 3.0V
                                               TA = 0 to 50 C
                                               DAC output buffer ON

Gain(1)        Gain error(7)                   CL  50 pF, RL  5 k            +0.1 / -0.2% +0.2 / -0.5%
                                               DAC output buffer ON                                                  %

                                               No RLOAD, CL  50 pF            +0 / -0.2% +0 / -0.4%
                                               DAC output buffer OFF

                                               VDDA = 3.3V              -10  -2   0
                                               VREF+ = 3.0V                                   V/C
dGain/dT(1)    Gain error temperature          TA = 0 to 50 C
               coefficient                     DAC output buffer OFF              0

                                               VDDA = 3.3V              -40  -8
                                               VREF+ = 3.0V
                                               TA = 0 to 50 C
                                               DAC output buffer ON

                                               CL  50 pF, RL  5 k            12   30
                                               DAC output buffer ON
TUE(1)         Total unadjusted error                                                  LSB
                                               No RLOAD, CL  50 pF
                                               DAC output buffer OFF         8    12

               Settling time (full scale: for

               a 12-bit code transition

tSETTLING      between the lowest and          CL   50 pF, RL  5 k           7    12   s
               the highest input codes till

               DAC_OUT reaches final

               value 1LSB

Update rate    Max frequency for a                                                1    Msps
               correct DAC_OUT change
               (95% of final value) with 1 CL  50 pF, RL  5 k
               LSB variation in the input
               code

tWAKEUP        Wakeup time from off            CL  50 pF, RL  5 k            9    15   s

               state (setting the ENx bit

               in the DAC Control
               register)(8)

PSRR+          VDDA supply rejection ratio     CL   50 pF, RL  5 k           -60  -35  dB
               (static DC measurement)

1. Data based on characterization results.
2. Connected between DAC_OUT and VSSA.
3. Difference between two consecutive codes - 1 LSB.

                                                    Doc ID 17659 Rev 8                 97/121
Electrical characteristics                                                                   STM32L151x6/8/B, STM32L152x6/8/B

4. Difference between measured value at Code i and the value at Code i on a line drawn between Code 0 and
    last Code 4095.

5. Difference between the value measured at Code (0x800) and the ideal value = VREF+/2.
6. Difference between the value measured at Code (0x001) and the ideal value.

7. Difference between ideal slope of the transfer function and measured slope computed from code 0x000 and
    0xFFF when buffer is OFF, and from code giving 0.2 V and (VDDA 0.2) V when buffer is ON.

8. In buffered mode, the output can overshoot above the final value for low input code (starting from min value).

Figure 30. 12-bit buffered /non-buffered DAC                                                           R LOAD

                                                    Buffered/Non-buffered DAC                DAC_OUTx

                                                                                  Buffer(1)

                                                          12-bit
                                                          digital to
                                                          analog
                                                          converter

                                                                                                       C LOAD

                                                                                                                      ai17157V2

1. The DAC integrates an output buffer that can be used to reduce the output impedance and to drive external loads directly
     without the use of an external operational amplifier. The buffer can be bypassed by configuring the BOFFx bit in the
     DAC_CR register.

6.3.18 Temperature sensor characteristics

        Table 58. Temperature sensor characteristics

        Symbol              Parameter                                                                  Min     Typ    Max        Unit

        TL(1)               VSENSE linearity with temperature                                          1.48      1     2         C
        Avg_Slope(1)        Average slope                                                              612     1.61   1.75       mV/C
                            Voltage at 110C 5C(2)                                                           626.8  641.5
        V110                Current consumption                                                         10      3.4                mV
        IDDA(TEMP)(3)       Startup time                                                                                6          A
        tSTART(3)           ADC sampling time when reading the                                                          10
                            temperature                                                                                            s
        TS_temp(4)(3)

        1. Guaranteed by characterization, not tested in production.
        2. Measured at VDD = 3 V 10 mV. V110 ADC conversion result is stored in the TSENSE_CAL2 byte.
        3. Guaranteed by design, not tested in production.
        4. Shortest sampling time can be determined in the application by multiple iterations.

98/121                      Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                            Electrical characteristics

6.3.19  Comparator

        Table 59. Comparator 1 characteristics

        Symbol       Parameter                   Conditions Min(1) Typ      Max(1)  Unit

        VDDA         Analog supply voltage                       1.65       3.6     V
        R400K
        R10K         R400K value                                       400
                     R10K value                                                                         k
         VIN         Comparator 1 input
                     voltage range                                     10

                                                                 0.6        VDDA    V

        tSTART       Comparator startup time                           7    10
          td         Propagation delay(2)
                                                                                    s

                                                                       3    10

        Voffset Comparator offset                                      3   10     mV

        dVoffset/dt  Comparator offset           VDDA = 3.6 V    0     1.5  10      mV/1000 h
                     variation in worst voltage  VIN+ = 0 V
                     stress conditions           VIN- = VREFINT

                                                 TA = 25 C

        ICOMP1 Current consumption(3)                                  160  260     nA

        1. Based on characterization, not tested in production.

        2. The delay is characterized for 100 mV input step with 10 mV overdrive on the inverting input, the non-
             inverting input set to the reference.

        3. Comparator consumption only. Internal reference voltage not included.

                                   Doc ID 17659 Rev 8                                                              99/121
Electrical characteristics                          STM32L151x6/8/B, STM32L152x6/8/B

         Table 60. Comparator 2 characteristics

         Symbol                Parameter            Conditions                    Min Typ Max(1) Unit

         VDDA     Analog supply voltage             Fast mode                     1.65          3.6 V
          VIN     Comparator 2 input voltage range  Slow mode                     0            VDDA V

         tSTART   Comparator startup time                                                  15   20
                                                                                           20   25

                                                                   1.65 V  VDDA   1.8           3.5
                  Propagation delay(2) in slow mode 2.7 V                                                 s
         td slow
                                                                                                 6
                                                    2.7 V  VDDA  3.6 V            2.5
                                                                                                 2
                                                                   1.65 V  VDDA   0.8
                  Propagation delay(2) in fast mode 2.7 V                                        4
         td fast                                                                               20 mV

                                                    2.7 V  VDDA  3.6 V            1.2

         Voffset Comparator offset error                                          4

                                                    VDDA = 3.3V

         dThreshold/ Threshold voltage temperature  TA = 0 to 50 C               15           30                   ppm
                                                    V- = VREF+, 3/4                                                 /C
         dt       coefficient                       VREF+,

                                                    1/2 VREF+, 1/4 VREF+.

         ICOMP2 Current consumption(3)              Fast mode                     3.5          5
                                                                                                       A
                                                    Slow mode                     0.5
                                                                                               2

         1. Based on characterization, not tested in production.

         2. The delay is characterized for 100 mV input step with 10 mV overdrive on the inverting input, the non-
              inverting input set to the reference.

         3. Comparator consumption only. Internal reference voltage (necessary for comparator operation) is not
              included.

100/121                        Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                          Electrical characteristics

6.3.20  LCD controller (STM32L152xx only)

        The STM32L152xx embeds a built-in step-up converter to provide a constant LCD reference
        voltage independently from the VDD voltage. An external capacitor Cext must be connected
        to the VLCD pin to decouple this converter.

        Table 61. LCD controller characteristics

        Symbol                    Parameter                         Min   Typ       Max Unit

        VLCD LCD external voltage                                                   3.6

        VLCD0 LCD internal reference voltage 0                            2.6

        VLCD1 LCD internal reference voltage 1                            2.73

        VLCD2 LCD internal reference voltage 2                            2.86

        VLCD3 LCD internal reference voltage 3                            2.98            V

        VLCD4 LCD internal reference voltage 4                            3.12

        VLCD5 LCD internal reference voltage 5                            3.26

        VLCD6 LCD internal reference voltage 6                            3.4

        VLCD7 LCD internal reference voltage 7                            3.55

        Cext      VLCD external capacitance                         0.1             2     F

        ILCD(1)   Supply current at VDD = 2.2 V                           3.3
                  Supply current at VDD = 3.0 V
        RHtot(2)  Low drive resistive network overall value                               A
         RL(2)    High drive resistive network total value
                                                                          3.1

                                                                    5.28  6.6       7.92  M

                                                                    192   240       288   k

        V44       Segment/Common highest level voltage                              VLCD  V

        V34       Segment/Common 3/4 level voltage                        3/4 VLCD

        V23       Segment/Common 2/3 level voltage                        2/3 VLCD

        V12       Segment/Common 1/2 level voltage                        1/2 VLCD
                                                                                                            V
        V13       Segment/Common 1/3 level voltage
                                                                          1/3 VLCD

        V14       Segment/Common 1/4 level voltage                        1/4 VLCD

        V0        Segment/Common lowest level voltage            0

        Vxx(3)    Segment/Common level voltage error                                 50  mV
                  TA = -40 to 85 C

        1. LCD enabled with 3 V internal step-up active, 1/8 duty, 1/4 bias, division ratio= 64, all pixels active, no LCD
             connected

        2. Guaranteed by design, not tested in production.

        3. Based on characterization, not tested in production.

                                  Doc ID 17659 Rev 8                                      101/121
Package characteristics                      STM32L151x6/8/B, STM32L152x6/8/B

7        Package characteristics

7.1      Package mechanical data

         In order to meet environmental requirements, ST offers these devices in different grades of
         ECOPACK packages, depending on their level of environmental compliance. ECOPACK

         specifications, grade definitions and product status are available at: www.st.com.
         ECOPACK is an ST trademark.

102/121                  Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                                     Package characteristics

Figure 31. LQFP100, 14 x 14 mm, 100-pin low-profile quad flat package outline

              SEATING
               PLANE

                  C

A  A2  A1                                                         c
                                                                          E3
                                  ccc C                                        E1                                0.25 mm
                                                                                   E                         GAUGE PLANE
                                                       D
                                                      D1                                         A1     L
                                                      D3                                            KL1
                                   75
                             76                           51
                                                                50

       b

          100                                                         26
                                                                25
PIN 1                             1                       e

IDENTIFICATION

                                                                                                       1L_ME_V3

1. Drawing is not to scale.

                                     Doc ID 17659 Rev 8                                                                   103/121
Package characteristics                                                                                     STM32L151x6/8/B, STM32L152x6/8/B

         Table 62.   LQPF100, 14 x 14 mm, 100-pin low-profile quad flat package mechanical
             Symbol  data

                                 millimeters                                                                            inches(1)

                         Min     Typ          Max                                                           Min         Typ         Max

         A                                    1.600                                                                                 0.0630

         A1              0.050                0.150                                                         0.0020                  0.0059

         A2              1.350   1.400        1.450                                                         0.0531      0.0551      0.0571

         b               0.170   0.220        0.270                                                         0.0067      0.0087      0.0106

         c               0.090                0.200                                                         0.0035                  0.0079

         D               15.800  16.000       16.200                                                        0.6220      0.6299      0.6378

         D1              13.800  14.000       14.200                                                        0.5433      0.5512      0.5591

         D3                      12.000                                                                                 0.4724

         E               15.800  16.000       16.200                                                        0.6220      0.6299      0.6378

         E1              13.800  14.000       14.200                                                        0.5433      0.5512      0.5591

         E3                      12.000                                                                                 0.4724

         e                       0.500                                                                                  0.0197

         L               0.450   0.600        0.750                                                         0.0177      0.0236      0.0295

         L1                      1.000                                                                                  0.0394

         k               0.0    3.5         7.0                                                          0.0        3.5        7.0

         ccc                                  0.080                                                                                 0.0031

         1. Values in inches are converted from mm and rounded to 4 decimal digits.

         Figure 32. Recommended footprint

                                 75                                                                         51

                                 76                  0.5                                                            50

                                                                                                      0.3
                         16.7 14.3

                                                                          100                                           26
                                                                              1                                             1.2
                                                                                                      12.3
                                                                                                      16.7  25

         1. Dimensions are in millimeters.                                                                                 ai14906

104/121                          Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                     Package characteristics

Figure 33. LQFP64, 10 x 10 mm, 64-pin low-profile quad flat package outline

            SEATING
              PLANE
                  C

A                   ccc C                                                                         0.25 mm
    A2                                                                                       GAUGE PLANE
          A1                              D
                                                                  A1D1                                         K
                                                                       cD3                   L
                                                                               E348       L1
                                                                                    E1
                                                                                         E4933
       b                                                       32

                             64                                  17

PIN 1                             1                    16
                                             e
IDENTIFICATION

                                                                                            5W_ME_V2

1. Drawing is not to scale.

                                  Doc ID 17659 Rev 8                                                              105/121
Package characteristics                                             STM32L151x6/8/B, STM32L152x6/8/B

         Table 63.  LQFP64, 10 x 10 mm 64-pin low-profile quad flat package mechanical data
            Symbol
                                 millimeters                                             inches(1)

                         Min                    Typ      Max        Min                       Typ           Max

         A                                               1.600                                              0.0630

         A1                                 0.050        0.150                           0.0020             0.0059

         A2              1.400              1.350        1.450      0.0551               0.0531             0.0571

         b               0.220              0.170        0.270      0.0087               0.0067             0.0106

         c                                  0.090        0.200                           0.0035             0.0079

         D               12.000             11.800       12.200     0.4724               0.4646             0.4803

         D1              10.000             9.800        10.200     0.3937               0.3858             0.4016

         D3              7.500                                      0.2953

         E               12.000             11.800       12.200     0.4724               0.4646             0.4803

         E1              10.000             9.800        10.200     0.3937               0.3858             0.4016

         E3              7.500                                      0.2953

         e               0.500                                      0.0197

         L               0.600              0.450        0.750      0.0236               0.0177             0.0295

         L1              1.000                                      0.0394

         ccc                                             0.080                                              0.0031

         K               3.5                    0.0      7.0        3.5                       0.0           7.0

         1. Values in inches are converted from mm and rounded to 4 decimal digits.

         Figure 34. Recommended footprint

                                                     48             33

                                                                                         0.3

                                            49                0.5       32

                              12.7 10.3

                                                         10.3

                                            64                                       17

                                                                                         1.2

                                                     1              16

                                                              7.8

                                                              12.7
                                                                                                   ai14909

         1. Dimensions are in millimeters.

106/121                                         Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                                      Package characteristics

Figure 35. LQFP48, 7 x 7 mm, 48-pin low-profile quad flat package outline

                      SEATING
                       PLANE
                          C

A                                                          c
    A2
        A1                                                                                 0.25 mm
                                                                                      GAUGE PLANE
            ccc C                                                          A1
                                                                                                      K
                               D                                                        L
                              D1                                                      L1
                              D3
                                                           25
                   36                                                  24

       37

b

                                                                           E3  E1  E

                                                       48           13

                          PIN 1                            12
                          IDENTIFICATION 1
                                                              e
1. Drawing is not to scale.
                                                                                                         5B_ME_V2

                                  Doc ID 17659 Rev 8                                                     107/121
Package characteristics                                                                                 STM32L151x6/8/B, STM32L152x6/8/B

         Table 64.   LQFP48, 7 x 7 mm, 48-pin low-profile quad flat package mechanical data
             Symbol
                                millimeters                                                                                          inches(1)

                         Min    Typ                                                Max                  Min                                Typ   Max

         A                                                                         1.600                                                         0.0630

         A1              0.050                                                     0.150                0.0020                                   0.0059

         A2              1.350  1.400                                              1.450                0.0531                       0.0551      0.0571

         b               0.170  0.220                                              0.270                0.0067                       0.0087      0.0106

         c               0.090                                                     0.200                0.0035                                   0.0079

         D               8.800  9.000                                              9.200                0.3465                       0.3543      0.3622

         D1              6.800  7.000                                              7.200                0.2677                       0.2756      0.2835

         D3                     5.500                                                                                                0.2165

         E               8.800  9.000                                              9.200                0.3465                       0.3543      0.3622

         E1              6.800  7.000                                              7.200                0.2677                       0.2756      0.2835

         E3                     5.500                                                                                                0.2165

         e                      0.500                                                                                                0.0197

         L               0.450  0.600                                              0.750                0.0177                       0.0236      0.0295

         L1                     1.000                                                                                                0.0394

         k               0     3.5                                               7                                   0                 3.5  7

         ccc                                                                       0.080                                                         0.0031

         1. Values in inches are converted from mm and rounded to 4 decimal digits.

         Figure 36. Recommended footprint

                                                                                                                        0.50
                                                                                                                               1.20

                                                                               36                       25                           0.30
                                                                            37
                                                                                                                        24

                                                                 9.70 5.80                                        0.20
                                                                                   7.30
         1. Dimensions are in millimeters.
                                                                                              7.30        13
                                                                            48                          12

                                                                                1                               1.20

                                                                                                  5.80                   ai14911b
                                                                                                  9.70

108/121                         Doc ID 17659 Rev 8
STM32L151x6/8/B, STM32L152x6/8/B                                          Package characteristics

Figure 37. UFQFPN48 7 x 7 mm, 0.5 mm pitch, package outline

    Pin 1 indentifier
  laser marking area

                               D

                                                                                                  A

                                  EE                                                              Seating
                                                      T
                                                                                    ddd           A1 plane
             D
                                  Y                      e                b

                                                                          Detail Y

Exposed pad  D2

   area                                                                1

                                                         C 0.500x45      48                L
                                                         pin1 corner      Detail Z
                                                                                    R 0.125 typ.

                                  E2

   1

Z        48

                                                                                                  A0B9_ME_V3

1. Drawing is not to scale.

1. All leads/pads should also be soldered to the PCB to improve the lead/pad solder joint life.

1. There is an exposed die pad on the underside of the UFQFPN package. It is recommended to connect and
     solder this back-side pad to PCB ground.

                                  Doc ID 17659 Rev 8                                              109/121
Package characteristics                                                                                              STM32L151x6/8/B, STM32L152x6/8/B

         Table 65.   UFQFPN48 7 x 7 mm, 0.5 mm pitch, package mechanical data
             Symbol
                                    millimeters                                                                                       inches(1)

                         Min        Typ                                                                       Max    Min                    Typ       Max
                                                                                                                          &n