电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

STM32L100C6U6TR

器件型号:STM32L100C6U6TR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

UFQFPN 7X7X0.55 48L

参数
产品属性属性值
核心处理器:ARM® Cortex®-M3
核心尺寸:32-位
速度:32MHz
连接性:I²C,SPI,UART/USART,USB
外设:欠压检测/复位,DMA,LCD,POR,PWM,WDT
I/O 数:37
程序存储容量:32KB(32K x 8)
程序存储器类型:闪存
EEPROM 容量:2K x 8
RAM 容量:4K x 8
电压 - 电源(Vcc/Vdd):1.8 V ~ 3.6 V
数据转换器:A/D 16x12b;D/A 2x12b
振荡器类型:内部
工作温度:-40°C ~ 85°C(TA)
封装/外壳:48-UFQFN 裸露焊盘

STM32L100C6U6TR器件文档内容

                             STM32L100C6 STM32L100R8
                                                  STM32L100RB

                Ultra-low-power 32-bit MCU ARM-based Cortex-M3,
128KB Flash, 10KB SRAM, 2KB EEPROM, LCD, USB, ADC, DAC

                                                                                      Datasheet -production data

Features                                                                   LQFP64    UFQFPN48
                                                                         10 x 10 mm   7 x 7 mm
Ultra-low-power platform
    1.8 V to 3.6 V power supply                      Memories
    -40C to 85C temperature range                      Up to 128 KB Flash with ECC
    0.3 A Standby mode (2 wakeup pins)                  Up to 10 KB RAM
    0.9 A Standby mode + RTC                            Up to 2 KB of true EEPROM with ECC
    0.57 A Stop mode (16 wakeup lines)                  20 Byte Backup Register
    1.2 A Stop mode + RTC
    9 A Low-power Run mode                         LCD Driver for up to 8x28 segments
    214 A/MHz Run mode
    10 nA ultra-low I/O leakage                      Analog peripherals
    < 8 s wakeup time                                  12-bit ADC 1 Msps up to 20 channels
                                                          12-bit DAC 2 channels with output buffers
Core: 32-bit ARM Cortex-M3 CPU                         Two ultra-low-power comparators
    From 32 kHz up to 32 MHz max
    33.3 DMIPS peak (Dhrystone 2.1)                  Seven DMA controller channels
    Memory protection unit                           Eight communication interface peripherals

Reset and supply management                              One USB 2.0
    Ultra-safe, low-power BOR (brownout                  Three USART (ISO 7816, IrDA)
        reset) with 5 selectable thresholds                Two SPI (16 Mbits/s)
    Ultra-low-power POR/PDR                              Two I2C (SMBus/PMBus)
    Programmable voltage detector (PVD)
                                                       Ten timers:
Clock sources                                           Six 16-bit timers with up to 4 IC/OC/PWM
    1 to 24 MHz crystal oscillator                          channels
    32 kHz oscillator for RTC with calibration          Two 16-bit basic timers
    High-speed Internal 16 MHz                           Two watchdog timers (independent and
    Internal low-power 37 kHz RC                            window)
    Internal multispeed low-power 65 kHz to
        4.2 MHz                                        CRC calculation unit
    PLL for CPU clock and USB (48 MHz)               All packages ECOPACK2

Pre-programmed bootloader
    USART supported

Development support
    Serial wire debug supported
    JTAG supported

Up to 51 fast I/Os (42 I/Os 5V tolerant), all
    mappable on 16 external interrupt vectors

April 2014                                            DocID024295 Rev 3                         1/103

This is information on a product in full production.                                            www.st.com        1
Contents  STM32L100C6, STM32L100R8/RB

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2
3      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2/103  2.1 Device overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
       2.2 Ultra-low-power device continuum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

                 2.2.1 Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
                 2.2.2 Shared peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
                 2.2.3 Common system strategy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
                 2.2.4 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

       Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

       3.1 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
       3.2 ARM Cortex-M3 core with MPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
       3.3 Reset and supply management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

                 3.3.1 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
                 3.3.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
                 3.3.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
                 3.3.4 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

       3.4 Clock management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
       3.5 Low-power real-time clock and backup registers . . . . . . . . . . . . . . . . . . . 22
       3.6 GPIOs (general-purpose inputs/outputs) . . . . . . . . . . . . . . . . . . . . . . . . . 22
       3.7 Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
       3.8 DMA (direct memory access) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
       3.9 LCD (liquid crystal display) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
       3.10 ADC (analog-to-digital converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

                 3.10.1 Internal voltage reference (VREFINT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

       3.11 DAC (digital-to-analog converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
       3.12 Ultra-low-power comparators and reference voltage . . . . . . . . . . . . . . . . 25
       3.13 Routing interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
       3.14 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

                 3.14.1 General-purpose timers (TIM2, TIM3, TIM4, TIM9, TIM10 and TIM11) . 26
                 3.14.2 Basic timers (TIM6 and TIM7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
                 3.14.3 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

                                                   DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Contents

   3.15  3.14.4 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
         3.14.5 Window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
   3.16
   3.17  Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

         3.15.1 IC bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
         3.15.2 Universal synchronous/asynchronous receiver transmitter (USART) . . 27
         3.15.3 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
         3.15.4 Universal serial bus (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

         CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . . 28
         Development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4  Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

6  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

   6.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

         6.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

         6.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

         6.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

         6.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

         6.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

         6.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

         6.1.7 Optional LCD power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

         6.1.8 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

   6.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

   6.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

         6.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

         6.3.2 Embedded reset and power control block characteristics . . . . . . . . . . . 46

         6.3.3 Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.3.4 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.3.5 Wakeup time from Low power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

         6.3.6 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

         6.3.7 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

         6.3.8 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

         6.3.9 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

         6.3.10 EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

         6.3.11 Electrical sensitivity characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

                             DocID024295 Rev 3  3/103

                                                                   4
Contents                             STM32L100C6, STM32L100R8/RB

          6.3.12  I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
          6.3.13  I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
          6.3.14  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
          6.3.15  TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
          6.3.16  Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
          6.3.17  12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
          6.3.18  DAC electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
          6.3.19  Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
          6.3.20  LCD controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

7         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

          7.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

          7.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

          7.2.1 Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

9         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4/103             DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     List of tables

List of tables

Table 1.   Ultra-low-power STM32L100xx device features and peripheral counts . . . . . . . . . . . . . . . 10
Table 2.   Functionalities depending on the operating power supply range . . . . . . . . . . . . . . . . . . . . 14
Table 3.   CPU frequency range depending on dynamic voltage scaling . . . . . . . . . . . . . . . . . . . . . . 15
Table 4.   Working mode-dependent functionalities (from Run/active down to standby) . . . . . . . . . . 16
Table 5.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 6.   Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Table 7.   STM32L100xx pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 8.   Alternate function input/output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 9.   Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 10.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 11.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 12.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 13.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 14.  Embedded internal reference voltage calibration values . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 15.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 16.  Current consumption in Run mode, code with data processing running from Flash. . . . . . 49
Table 17.  Current consumption in Run mode, code with data processing running from RAM . . . . . . 50
Table 18.  Current consumption in Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 19.  Current consumption in Low power run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 20.  Current consumption in Low power sleep mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 21.  Typical and maximum current consumptions in Stop mode . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 22.  Typical and maximum current consumptions in Standby mode . . . . . . . . . . . . . . . . . . . . . 55
Table 23.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 24.  Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Table 25.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Table 26.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Table 27.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Table 28.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 29.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 30.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 31.  MSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 32.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 33.  RAM and hardware registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 34.  Flash memory and data EEPROM characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 35.  Flash memory, data EEPROM endurance and data retention . . . . . . . . . . . . . . . . . . . . . . 68
Table 36.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 37.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 38.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 39.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 40.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 41.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 42.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Table 43.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 44.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 45.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 46.  I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 47.  SCL frequency (fPCLK1= 32 MHz, VDD = VDD_I2C = 3.3 V). . . . . . . . . . . . . . . . . . . . . . . . 78
Table 48.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

                             DocID024295 Rev 3  5/103

                                                                   6
List of tables                     STM32L100C6, STM32L100R8/RB

Table 49.  USB startup time. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table 50.  USB DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Table 51.  USB: full speed electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Table 52.  ADC clock frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 53.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 54.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table 55.  RAIN max for fADC = 16 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 56.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Table 57.  Comparator 1 characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 58.  Comparator 2 characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 59.  LCD controller characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Table 60.  LQFP64 10 x 10 mm 64-pin low-profile quad flat package mechanical data . . . . . . . . . . . 93
Table 61.  UFQFPN48 7 x 7 mm, 0.5 mm pitch, ultra thin fine-pitch quad flat no-lead
           package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Table 62.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 63.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Table 64.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

6/103           DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     List of figures

List of figures

Figure 1.   Ultra-low-power STM32L100xx block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Figure 3.   STM32L100xx LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Figure 4.   STM32L100xx UFQFPN48 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Figure 5.   Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figure 6.   Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 7.   Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 8.   Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 9.   Optional LCD power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figure 10.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figure 11.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Figure 12.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Figure 13.  HSE oscillator circuit diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 14.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Figure 15.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Figure 16.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 17.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Figure 18.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 19.  SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 20.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Figure 21.  USB timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 22.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 23.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 24.  Maximum dynamic current consumption on VDDA supply pin during ADC
            conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Figure 25.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Figure 26.  LQFP64 10 x 10 mm, 64-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . 92
Figure 27.  LQFP64 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 28.  LQFP64 package top view . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 29.  UFQFPN48 7 x 7 mm, 0.5 mm pitch, ultra thin fine-pitch quad flat no-lead
            package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Figure 30.  UFQFPN48 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Figure 31.  UFQFPN48 package top view . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Figure 32.  Thermal resistance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

                             DocID024295 Rev 3  7/103

                                                                   7
Introduction            STM32L100C6, STM32L100R8/RB

1         Introduction

Caution:  This datasheet provides the ordering information and mechanical device characteristics of
          the STM32L100C6 and STM32L100R8/B Ultra-low-power ARM Cortex-M3 based
          microcontrollers product line.

          The Ultra-low-power STM32L100xx(a) family includes devices in 2 different package types:
          48 or 64 pins. Depending on the device chosen, different sets of peripherals are included,
          the description below gives an overview of the complete range of peripherals proposed in
          this family.

          These features make the Ultra-low-power STM32L100xx microcontroller family suitable for
          a wide range of applications:
          Medical and handheld equipment
          Application control and user interface
          PC peripherals, gaming, GPS and sport equipment
          Alarm systems, Wired and wireless sensors, Video intercom
          Utility metering

          This STM32L100C6 and STM32L100R8/B datasheet should be read in conjunction with the
          STM32L1xxxx reference manual (RM0038). The document "Getting started with
          STM32L1xxx hardware development" AN3216 gives a hardware implementation overview.

          Both documents are available from the STMicroelectronics website www.st.com.

          For information on the ARM Cortex-M3 core please refer to the Cortex-M3 Technical
          Reference Manual, available from the ARM website.

          Figure 1 shows the general block diagram of the device family.

          This datasheet does not apply to:
               STM32L100C6-A
               STM32L100R8-A
               STM32L100RB-A

          covered by a separate datasheet.

8/103     a. In this document, STM32L100xx refers to STM32L100C6, STM32L100R8 and STM32L100RB.

                                                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Description

2  Description

   The Ultra-low-power STM32L100xx incorporates the connectivity power of the universal
   serial bus (USB) with the high-performance ARM Cortex-M3 32-bit RISC core operating
   at a 32 MHz frequency, a memory protection unit (MPU), high-speed embedded memories
   (Flash memory up to 128 Kbytes and RAM up to 10 Kbytes) and an extensive range of
   enhanced I/Os and peripherals connected to two APB buses.

   All devices offer a 12-bit ADC, 2 DACs and 2 Ultra-low-power comparators, six general-
   purpose 16-bit timers and two basic timers, which can be used as time bases.

   Moreover, the STM32L100xx devices contain standard and advanced communication
   interfaces: up to two I2Cs and SPIs, three USARTs and a USB.

   They also include a real-time clock with sub-second counting and a set of backup registers
   that remain powered in Standby mode.

   Finally, the integrated LCD controller has a built-in LCD voltage generator that allows you to
   drive up to 8 multiplexed LCDs with contrast independent of the supply voltage.

   The Ultra-low-power STM32L100xx operates from a 1.8 to 3.6 V power supply. It is
   available in the -40 to +85 C temperature range. A comprehensive set of power-saving
   modes allows the design of low-power applications.

                             DocID024295 Rev 3  9/103
Description                                                   STM32L100C6, STM32L100R8/RB

2.1          Device overview

             -- Table 1. Ultra-low-power STM32L100xx device features and peripheral counts

                             Peripheral                       STM32L100C6     STM32L100R8/B

             Flash (Kbytes)                                   32              64                   128

             Data EEPROM (Kbytes)                                          2

             RAM (Kbytes)                                     4                    8               10

                                      General-purpose                      6

             Timers

                                      Basic                                2

                                      SPI                                  2

             Communication            I2C                                  2

             interfaces               USART                                3

                                      USB                                  1

             GPIOs                                            37                           51

             12-bit synchronized ADC                                 1                       1
             Number of channels                               14 channels             20 channels

             12-bit DAC                                                    2

             Number of channels                                            2

             LCD                                              4x18                         4x32
             COM x SEG                                                                     8x28

             Comparator                                                    2

             Max. CPU frequency                                            32 MHz

             Operating voltage                                             1.8 V to 3.6 V
             Operating temperatures
             Packages                                         Ambient temperatures: 40 to +85 C
                                                              Junction temperature: 40 to + 105 C

                                                              UFQFPN48                     LQFP64

10/103                                     DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Description

2.2    Ultra-low-power device continuum

2.2.1  The Ultra-low-power family offers a large choice of cores and features. From a proprietary 8-
2.2.2  bit core up to the Cortex-M3, including the Cortex-M0+, the STM8Lx and STM32Lx series
2.2.3  offer the best range of choices to meet your requirements in terms of ultra-low-power
2.2.4  features. The STM32 Ultra-low-power series is an ideal fit for applications like gas/water
       meters, keyboard/mouse, or wearable devices for fitness and healthcare. Numerous built-in
       features like LCD drivers, dual-bank memory, low-power Run mode, op-amp, AES 128-bit,
       DAC, crystal-less USB and many others, allow you to build highly cost-optimized
       applications by reducing the BOM.

       STMicroelectronics as a reliable and long-term manufacturer ensures pin-to-pin
       compatibility much as possible between any STM8Lx and STM32Lx devices and between
       any of the STM32Lx and STM32Fx series. Thanks to this unprecedented scalability, you
       can upgrade your existing applications to respond to demands for the latest market features
       and efficiency improvements.

       Performance

       All families incorporate highly energy-efficient cores with both Harvard architecture and
       pipelined execution: advanced STM8 core for STM8L families and ARM Cortex-M3 core for
       STM32L family. In addition specific care for the design architecture has been taken to
       optimize the mA/DMIPS and mA/MHz ratios.

       This allows the Ultra-Low-power performance to range from 5 up to 33.3 DMIPs.

       Shared peripherals

       STM8L15xxx and STM32L1xxxx share identical peripherals which ensure a very easy
       migration from one family to another:
       Analog peripherals: ADC, DAC and comparators
       Digital peripherals: RTC and some communication interfaces

       Common system strategy

       To offer flexibility and optimize performance, the STM8L15xx and STM32L1xxxx families
       use a common architecture:
       Common power supply range from 1.8 V to 3.6 V
       Architecture optimized to reach ultra-low consumption both in low-power modes and

             Run mode
       Fast startup strategy from low-power modes
       Flexible system clock
       Ultra-safe reset: same reset strategy including power-on reset, power-down reset,

             brownout reset and programmable voltage detector.

       Features

       ST ultra-low-power continuum also lies in feature compatibility:
       More than 10 packages with pin count from 20 to 144 pins and size down to 3 x 3 mm
       Memory density ranging from 4 to 512 Kbytes

                             DocID024295 Rev 3  11/103
Functional overview                                                                                                STM32L100C6, STM32L100R8/RB

3       Functional overview

        Figure 1 shows the block diagrams.
                             Figure 1. Ultra-low-power STM32L100xx block diagram

                                         -7$* 6:             SEXV                                                  9&25(  #9''
                                                                                                                               32:(5
                                      &RUWH[0&38         ,EXV
                     1-7567            )PD[0+]           'EXV                                                             92/75(*              9'' 9WR9
                          -7',     038                  6\VWHP                                                                                 966
                                                                   %XV0DWUL[                            .%)ODVK
            -7&.6:&/.                        19,&                                    )ODVK REO      .%GDWD((3520                              26&B,1
            -7066:'$7                        *3'0$                                       ,QWHUIDFH                                            26&B287
                                              FKDQQHOV                                            5$0
                         -7'2                                                                     .%               #9''$                     26&B,1
                        DV$)                                                                                                                 26&B287
                                      #9''$                             $+%3&/.                           3//                     ;7$/26&
                             1567      6XSSO\                           $3%3&/.                           FORFN                    0+]         57&B$),1
            95()287387              PRQLWRULQJ                                                         PDQDJHPHQW                              57&B28757&B76
                                   %2595(),17                                +&/.                                               ,:'*           57&B7$03
                           9''$                                                                                           6WDQGE\LQWHUIDFH
                            966$         39'                                  )&/.                                                            9/&' 9WR9
             &203B,1,1
                                      &RPS              3RZHUUHVHW       5&+6                                                                   &KDQQHOV
                       3$>@                             ,QW               5&06                                                                  &KDQQHOV
                       3%>@           &RPS                                5&/6                                                                  &KDQQHOV
                      3&>@          3RZHUXS                             #9''$                                                                   5;7;&76576
                       3'>@        3RZHUGRZQ                            $+%)PD[ 0+]                                                             6PDUW&DUGDV$)
                       3+>@                                                                     9/&'                      ;7$/ N+]              5;7;&76576
                                                                                                                                                6PDUW&DUGDV$)
                        $)         *3,2$                                                                                  57&                   026,0,626&.166
               026,0,62                                                                                                   $: 8                  $V$)
           6&.166DV$)                                                                                                     %DFNXS                6&/6'$
        5;7;&76576                                                                                                        UHJLVWHU              DV$)
          6PDUW&DUGDV$)                                                                                                                         6&/6'$60%XV30%XV
                                                                                                                            %DFNXSLQWHUIDFH     DV$)
                         $)                                                                                                                     86%B'3
                                   *3,2%                                                                                                        86%B'0
                 &KDQQHOV
                 &KDQQHO           *3,2&                                                                                  /&'VWHSXS             6(*[
                 &KDQQHO                                                                                                  FRQYHUWHU             &20[
                                   *3,2'
                                                                                                                               7,0               '$&B287DV
                                   *3,2+                                                                                                         $)
                                                                                                                               7,0               '$&B287DV
                                                                                                                                                 $)
                                                                                                                               7,0
                                                                                                                                                                   06Y9
                                                                   $+%% $$++%%                                            86$57
                                                                                                                          86$57
                                                                   $3%  $3%

                                   (;7,7
                                   :.83

                                   63,                  $3%)PD[ 0+]                                                       63,
                                                                                                      $3%)PD[ 0+]
                                         86$57                     86%5$0%                                                        ,&
                                   #9''$                                 ::'*                                                     ,&

                                      ELW$'& ,)                    %$6,&7,0(56                                            86%)6GHYLFH
                                                                          7,0
                                    7HPSVHQVRU                            7,0                                              /&'[[
                                    *HQHUDOSXUSRVH
                                                                                                                                #9''$
                                           WLPHUV                                                                              ELW '$&
                                            7,0                                                                            ,,))
                                                                                                                               ELW '$&
                                           7,0
                                           7,0

        1. AF = alternate function on I/O port pin.

12/103                                                  DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Functional overview

3.1  Low-power modes

     The ultra-low-power STM32L100xx supports dynamic voltage scaling to optimize its power
     consumption in run mode. The voltage from the internal low-drop regulator that supplies the
     logic can be adjusted according to the system's maximum operating frequency and the
     external voltage supply:

      In Range 1 (VDD range limited to 2.0-3.6 V), the CPU runs at up to 32 MHz (refer to
           Table 16 for consumption).

      In Range 2 (full VDD range), the CPU runs at up to 16 MHz (refer to Table 16 for
           consumption)

      In Range 3 (full VDD range), the CPU runs at up to 4 MHz (generated only with the
           multispeed internal RC oscillator clock source). Refer to Table 16 for consumption.

     Seven low-power modes are provided to achieve the best compromise between low-power
     consumption, short startup time and available wakeup sources:

      Sleep mode

           In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
           wake up the CPU when an interrupt/event occurs.

           Sleep mode power consumption: refer to Table 18.

      Low-power Run mode

           This mode is achieved with the multispeed internal (MSI) RC oscillator set to the
           minimum clock (less than 131 kHz), execution from SRAM or Flash memory, and
           internal regulator in low-power mode to minimize the regulator's operating current. In
           the low-power Run mode, the clock frequency and the number of enabled peripherals
           are both limited.

           Low-power Run mode consumption: refer to Table 19.

      Low-power Sleep mode

           This mode is achieved by entering the Sleep mode with the internal voltage regulator in
           low-power mode to minimize the regulator's operating current. In the low-power Sleep
           mode, both the clock frequency and the number of enabled peripherals are limited; a
           typical example would be to have a timer running at 32 kHz.
           When wakeup is triggered by an event or an interrupt, the system reverts to the run
           mode with the regulator on.

           Low-power Sleep mode consumption: refer to Table 20.

      Stop mode with RTC

           Stop mode achieves the lowest power consumption while retaining the RAM and
           register contents and real time clock. All clocks in the VCORE domain are stopped, the
           PLL, MSI RC, HSI RC and HSE crystal oscillators are disabled. The LSE or LSI is still
           running. The voltage regulator is in the low-power mode.

           The device can be woken up from Stop mode by any of the EXTI line, in 8 s. The EXTI
           line source can be one of the 16 external lines. It can be the PVD output, the
           Comparator 1 event or Comparator 2 event (if internal reference voltage is on), it can
           be the RTC alarm(s), the USB wakeup, the RTC tamper events, the RTC timestamp
           event or the RTC wakeup.

      Stop mode without RTC

           Stop mode achieves the lowest power consumption while retaining the RAM and
           register contents. All clocks are stopped, the PLL, MSI RC, HSI and LSI RC, LSE and
           HSE crystal oscillators are disabled. The voltage regulator is in the low-power mode.
           The device can be woken up from Stop mode by any of the EXTI line, in 8 s. The EXTI

                             DocID024295 Rev 3  13/103
Functional overview                                          STM32L100C6, STM32L100R8/RB

Note:         line source can be one of the 16 external lines. It can be the PVD output, the
              Comparator 1 event or Comparator 2 event (if internal reference voltage is on). It can
              also be wakened by the USB wakeup.

              Stop mode consumption: refer to Table 21.

         Standby mode with RTC

              Standby mode is used to achieve the lowest power consumption and real time clock.
              The internal voltage regulator is switched off so that the entire VCORE domain is
              powered off. The PLL, MSI RC, HSI RC and HSE crystal oscillators are also switched
              off. The LSE or LSI is still running. After entering Standby mode, the RAM and register
              contents are lost except for registers in the Standby circuitry (wakeup logic, IWDG,
              RTC, LSI, LSE Crystal 32K osc, RCC_CSR).

              The device exits Standby mode in 60 s when an external reset (NRST pin), an IWDG
              reset, a rising edge on one of the two WKUP pins, RTC alarm (Alarm A or Alarm B),
              RTC tamper event, RTC timestamp event or RTC Wakeup event occurs.

         Standby mode without RTC

              Standby mode is used to achieve the lowest power consumption. The internal voltage
              regulator is switched off so that the entire VCORE domain is powered off. The PLL, MSI,
              RC, HSI and LSI RC, HSE and LSE crystal oscillators are also switched off. After
              entering Standby mode, the RAM and register contents are lost except for registers in
              the Standby circuitry (wakeup logic, IWDG, RTC, LSI, LSE Crystal 32K osc,
              RCC_CSR).

              The device exits Standby mode in 60 s when an external reset (NRST pin) or a rising
              edge on one of the two WKUP pin occurs.

              Standby mode consumption: refer to Table 22.

        The RTC, the IWDG, and the corresponding clock sources are not stopped by entering the
        Stop or Standby mode.

        Table 2. Functionalities depending on the operating power supply range

                            Functionalities depending on the operating power supply range

        Operating power     DAC and ADC      USB             Dynamic voltage               I/O operation
          supply range         operation                       scaling range

        VDD = 1.8 to 2.0 V  Conversion time  Not functional  Range 2 or                    Degraded speed
                            up to 500 Ksps                    Range 3                        performance

        VDD = 2.0 to 2.4 V  Conversion time  Functional(1)    Range 1,                     Full speed operation
                            up to 500 Ksps                   Range 2 or                    Full speed operation

                                                              Range 3

        VDD = 2.4 to 3.6 V  Conversion time  Functional(1)    Range 1,
                              up to 1 Msps                   Range 2 or

                                                              Range 3

        1. Should be USB-compliant from I/O voltage standpoint, the minimum VDD is 3.0 V.

14/103                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Functional overview

Table 3. CPU frequency range depending on dynamic voltage scaling

CPU frequency range                             Dynamic voltage scaling range

16 MHz to 32 MHz (1ws)                          Range 1
32 kHz to 16 MHz (0ws)                         Range 2
                                                Range 3
8 MHz to 16 MHz (1ws)
  32 kHz to 8 MHz (0ws)

2.1 MHz to 4.2 MHz (1ws)
32 kHz to 2.1 MHz (0ws)

                             DocID024295 Rev 3                     15/103
Functional overview                                    STM32L100C6, STM32L100R8/RB

        Table 4. Working mode-dependent functionalities (from Run/active down to standby)

                                        Low-        Low-      Stop           Standby

        Ips          Run/Active  Sleep  power       power      Wakeup         Wakeup
                                         Run        Sleep     capability     capability

CPU                  Y           -      Y           -      -        -     -                -

Flash                Y           Y      Y           -      -        -     -                -

RAM                  Y           Y      Y           Y      Y        -     -                -

Backup Registers     Y           Y      Y           Y      Y        -     Y                -

EEPROM               Y           Y      Y           Y      Y        -     -                -

Brown-out reset      Y           Y      Y           Y      Y  Y           Y                -
(BOR)

DMA                  Y           Y      Y           Y      -        -     -                -

Programmable

Voltage Detector     Y           Y      Y           Y      Y  Y           Y                -

(PVD)

Power On Reset       Y           Y      Y           Y      Y  Y           Y                -
(POR)

Power Down Rest      Y           Y      Y           Y      Y        -     Y                -
(PDR)

High Speed           Y           Y      -           -      -        -     -                -
Internal (HSI)

High Speed           Y           Y      -           -      -        -     -                -
External (HSE)

Low Speed Internal   Y           Y      Y           Y      Y        -     -                -
(LSI)

Low Speed            Y           Y      Y           Y      Y        -     -                -
External (LSE)

Multi-Speed          Y           Y      Y           Y      -        -     -                -
Internal (MSI)

Inter-Connect        Y           Y      Y           Y      -        -     -                -
Controller

RTC                  Y           Y      Y           Y      Y  Y           Y                -

RTC Tamper           Y           Y      Y           Y      Y  Y           Y                Y

Auto Wakeup          Y           Y      Y           Y      Y  Y           Y                Y
(AWU)

LCD                  Y           Y      Y           Y      Y        -     -                -
USB
USART                Y           Y      -           -      -  Y           -                -
SPI
I2C                  Y           Y      Y           Y      Y  (1)         -                -
ADC
                     Y           Y      Y           Y      -        -     -                -

                     Y           Y      Y           Y      -  (1)         -                -

                     Y           Y      -           -      -        -     -                -

16/103                           DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                 Functional overview

Table 4. Working mode-dependent functionalities (from Run/active down to standby) (continued)

                                              Low-     Low-        Stop           Standby

       Ips        Run/Active    Sleep         power    power        Wakeup         Wakeup
                                               Run     Sleep       capability     capability

DAC               Y             Y             Y        Y        Y        -     -                                    -

Comparators       Y             Y             Y        Y        Y  Y           -                                    -

16-bit Timers     Y             Y             Y        Y        -        -     -                                    -

IWDG              Y             Y             Y        Y        Y  Y           Y                                    Y

WWDG              Y             Y             Y        Y        -        -     -                                    -

Systick Timer     Y             Y             Y        Y        -        -     -                                    -

GPIOs             Y             Y             Y        Y        Y  Y           -  2 pins

Wakeup time to    0 s          0.4 s        3 s     46 s       < 8 s         58 s
Run mode

                                                                   0.65 A (No 0.3 A (No RTC)
                                                                RTC) VDD=1.8 V VDD=1.8 V

Consumption         Down to       Down to     Down to  Down to     1.4 A (with 1 A (with RTC)
VDD=1.8V to 3.6V  214 A/MHz    50 A/MHz       9 A    4.4 A  RTC) VDD=1.8 V VDD=1.8 V
(Typ)             (from Flash)  (from Flash)
                                                                   0.65 A (No 0.3 A (No RTC)
                                                                RTC) VDD=3.0 V VDD=3.0 V

                                                                1.6 A (with   1.3 A (with

                                                                RTC) VDD=3.0 V RTC) VDD=3.0 V

1. The startup on communication line wakes the CPU which was made possible by an EXTI, this induces a delay before
     entering run mode.

3.2            ARM Cortex-M3 core with MPU

               The ARM Cortex-M3 processor is the industry leading processor for embedded systems. It
               has been developed to provide a low-cost platform that meets the needs of MCU
               implementation, with a reduced pin count and low-power consumption, while delivering
               outstanding computational performance and an advanced system response to interrupts.

               The ARM Cortex-M3 32-bit RISC processor features exceptional code-efficiency, delivering
               the high-performance expected from an ARM core in the memory size usually associated
               with 8- and 16-bit devices.

               The memory protection unit (MPU) improves system reliability by defining the memory
               attributes (such as read/write access permissions) for different memory regions. It provides
               up to eight different regions and an optional predefined background region.

               Owing to its embedded ARM core, the STM32L100xx is compatible with all ARM tools and
               software.

                                DocID024295 Rev 3                                                                   17/103
Functional overview                     STM32L100C6, STM32L100R8/RB

        Nested vectored interrupt controller (NVIC)

        The ultra-low-power STM32L100xx embeds a nested vectored interrupt controller able to
        handle up to 45 maskable interrupt channels (not including the 16 interrupt lines of Cortex-
        M3) and 16 priority levels.
         Closely coupled NVIC gives low-latency interrupt processing
         Interrupt entry vector table address passed directly to the core
         Closely coupled NVIC core interface
         Allows early processing of interrupts
         Processing of late arriving, higher-priority interrupts
         Support for tail-chaining
         Processor state automatically saved
         Interrupt entry restored on interrupt exit with no instruction overhead

        This hardware block provides flexible interrupt management features with minimal interrupt
        latency.

3.3     Reset and supply management

3.3.1   Power supply schemes

3.3.2    VDD = 1.8 to 3.6 V: external power supply for I/Os and the internal regulator.
              Provided externally through VDD pins.

         VSSA, VDDA = 1.8 to 3.6 V: external analog power supplies for ADC, reset blocks, RCs
              and PLL.
              VDDA and VSSA must be connected to VDD and VSS, respectively.

        Power supply supervisor

        The device has an integrated ZEROPOWER power-on reset (POR)/power-down reset
        (PDR) that can be coupled with a brownout reset (BOR) circuitry.
        BOR is activated at power-on and the device operate between 1.8 V and 3.6 V.
        After the VDD threshold is reached, the option byte loading process starts, either to confirm
        or modify default thresholds, or to disable the BOR permanently.
        BOR ensures proper operation starting from 1.8 V whatever the power ramp-up phase
        before it reaches 1.8 V.

18/103               DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Functional overview

3.3.3  Five BOR thresholds are available through option bytes, starting from 1.8 V to 3 V. To
3.3.4  reduce the power consumption in Stop mode, it is possible to automatically switch off the
       internal reference voltage (VREFINT) in Stop mode. The device remains in reset mode when
       VDD is below a specified threshold, VPOR/PDR or VBOR, without the need for any external
       reset circuit.

       The device features an embedded programmable voltage detector (PVD) that monitors the
       VDD/VDDA power supply and compares it to the VPVD threshold. This PVD offers 7 different
       levels between 1.85 V and 3.05 V, chosen by software, with a step around 200 mV. An
       interrupt can be generated when VDD/VDDA drops below the VPVD threshold and/or when
       VDD/VDDA is higher than the VPVD threshold. The interrupt service routine can then generate
       a warning message and/or put the MCU into a safe state. The PVD is enabled by software.

       Voltage regulator

       The regulator has three operation modes: main (MR), low-power (LPR) and power down.
       MR is used in Run mode (nominal regulation)
       LPR is used in the Low-power run, Low-power sleep and Stop modes
       Power down is used in Standby mode. The regulator output is high impedance, the

             kernel circuitry is powered down, inducing zero consumption but the contents of the
             registers and RAM are lost are lost except for the standby circuitry (wakeup logic,
             IWDG, RTC, LSI, LSE crystal 32K osc, RCC_CSR).

       Boot modes

       At startup, boot pins are used to select one of three boot options:
       Boot from Flash memory
       Boot from System Memory
       Boot from embedded RAM

       The boot loader is located in System Memory. It is used to reprogram the Flash memory by
       using USART1 or USART2. See STM32TM microcontroller system memory boot mode
       AN2606 for details.

       The HSI oscillator is to be calibrated to +/-1% before using of the bootloader.

                             DocID024295 Rev 3  19/103
Functional overview                          STM32L100C6, STM32L100R8/RB

3.4     Clock management

        The clock controller distributes the clocks coming from different oscillators to the core and
        the peripherals. It also manages clock gating for low-power modes and ensures clock
        robustness. It features:

         Clock prescaler: to get the best trade-off between speed and current consumption, the
              clock frequency to the CPU and peripherals can be adjusted by a programmable
              prescaler

         Safe clock switching: clock sources can be changed safely on the fly in run mode
              through a configuration register.

         Clock management: to reduce power consumption, the clock controller can stop the
              clock to the core, individual peripherals or memory.

         Master clock source: three different clock sources can be used to drive the master
              clock:

               1-24 MHz high-speed external crystal (HSE), that can supply a PLL

               16 MHz high-speed internal RC oscillator (HSI), trimmable by software, that can
                    supply a PLL

               Multispeed internal RC oscillator (MSI), trimmable by software, able to generate 7
                    frequencies (65.5 kHz, 131 kHz, 262 kHz, 524 kHz, 1.05 MHz, 2.1 MHz, 4.2 MHz)
                    with a consumption proportional to speed, down to 750 nA typical. When a
                    32.768 kHz clock source is available in the system (LSE), the MSI frequency can
                    be trimmed by software down to a 0.5% accuracy.

         Auxiliary clock source: two ultra-low-power clock sources that can be used to drive
              the LCD controller and the real-time clock:

               32.768 kHz low-speed external crystal (LSE)

               37 kHz low-speed internal RC (LSI), also used to drive the independent watchdog.
                    The LSI clock can be measured using the high-speed internal RC oscillator for
                    greater precision.

         RTC and LCD clock sources: the LSI, LSE or HSE sources can be chosen to clock
              the RTC and the LCD, whatever the system clock.

         USB clock source: the embedded PLL has a dedicated 48 MHz clock output to supply
              the USB interface.

         Startup clock: after reset, the microcontroller restarts by default with an internal
              2.1 MHz clock (MSI). The prescaler ratio and clock source can be changed by the
              application program as soon as the code execution starts.

         Clock security system (CSS): this feature can be enabled by software. If a HSE clock
              failure occurs, the master clock is automatically switched to HSI and a software
              interrupt is generated if enabled.

         Clock-out capability (MCO: microcontroller clock output): it outputs one of the
              internal clocks for external use by the application.

        Several prescalers allow the configuration of the AHB frequency, the high-speed APB
        (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the AHB and
        the APB domains is 32 MHz. See Figure 2 for details on the clock tree.

20/103                    DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                             Functional overview

                                      Figure 2. Clock tree

                -3)2#            -3)

               -(Z                                                        !$##,+          TO!$#
              (3)2#
                                                         0ERIPHERALCLOCK
           
-(Z                                          ENABLE
           (3%/3#
                                 (3)

                                                                          -(Z

                                                  0,,6#/ 53"#,+

                             0,,32# 0,,-5,                                TO53"INTERFACE                37

                                         X X X X  0,,$)6
                                         X X X
                                                                                              (3)          393#,+  -(Z MAX
                                           X X                                            0,,#,+
/3#?/54
  /3#?).                                                                                  (3%
                                                                                                #33

                                                                             -(ZMAX                     (#,+
                                                                                 #LOCK                  TO!("BUS CORE
                                                                                  %NABLE                MEMORYAND$-!

                                                                                                        TO#ORTEX3YSTEMTIMER

                                                 !("                           !0"                      &#,+#ORTEX
                                              0RESCALER                     0RESCALER                   FREERUNNINGCLOCK
                                                                         
                                                                                          -(ZMAX            0#,+

                                                                                                               TO!0"
                                                                                          0ERIPHERAL#LOCK PERIPHERALS

                                                                                          %NABLE

                                                                          )F!0"PRESCALER X                  TO4)- AND
                                                                                                 ELSEX      4)-X#,+

                                                                                                 0ERIPHERAL#LOCK
                                                                                                 %NABLE

                                                                               !0"        -(ZMAX            0#,+
                                                                            0RESCALER
                                                                                                            PERIPHERALSTO!0"
                                                                                          0ERIPHERAL#LOCK
                                                                                          %NABLE

                                                                          )F!0"PRESCALER X                  TO4)- AND

                                                                                          ELSEX             4)-X#,+

                                                  TO                                                    0ERIPHERAL#LOCK
                                                  4IMER %42                                            %NABLE

                             
                             

  /3#?).   ,3%/3# ,3%                             TO24#
/3#?/54    K(Z
                                      24##,+

                                                  TO,#$

                                 24#3%,;=

           ,3)2#                 ,3)  TO)NDEPENDENT7ATCHDOG)7$'
           K(Z
                                                  )7$'#,+

-#/                                 393#,+                                              ,EGEND
                                      (3)                                                 (3%(IGH
SPEEDEXTERNALCLOCKSIGNAL
                                      -3)                                                 (3) (IGH
SPEEDINTERNALCLOCKSIGNAL
                                      (3%                                                 ,3),OW
SPEEDINTERNALCLOCKSIGNAL
                                      0,,#,+                                              ,3%,OW
SPEEDEXTERNALCLOCKSIGNAL
                                      ,3)                                                 -3)-ULTISPEEDINTERNALCLOCKSIGNAL
                                      ,3%
                                                                                                                                    AIC
                             -#/3%,

1. For the USB function to be available, both HSE and PLL must be enabled, with the CPU running at either
     24 MHz or 32 MHz.

                                 DocID024295 Rev 3                                                                           21/103
Functional overview                                 STM32L100C6, STM32L100R8/RB

3.5     Low-power real-time clock and backup registers

        The real-time clock (RTC) is an independent BCD timer/counter. Dedicated registers contain
        the sub-second, second, minute, hour (12/24 hour), week day, date, month, year, in BCD
        (binary-coded decimal) format. Correction for 28, 29 (leap year), 30, and 31 day of the
        month are made automatically. The RTC provides two programmable alarms and
        programmable periodic interrupts with wakeup from Stop and Standby modes.

        The programmable wakeup time ranges from 120 s to 36 hours.

        The RTC can be calibrated with an external 512 Hz output, and a digital compensation
        circuit helps reduce drift due to crystal deviation. The RTC can also be automatically
        corrected with a 50/60Hz stable power line.

        The RTC calendar can be updated on the fly down to sub second precision, which enables
        network system synchronization. A time stamp can record an external event occurrence,
        and generates an interrupt.

        There are five 32-bit backup registers provided to store 20 bytes of user application data.
        They are cleared in case of tamper detection. Three pins can be used to detect tamper
        events. A change on one of these pins can reset backup register and generate an interrupt.
        To prevent false tamper event, like ESD event, these three tamper inputs can be digitally
        filtered.

3.6     GPIOs (general-purpose inputs/outputs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as
        input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the
        GPIO pins are shared with digital or analog alternate functions, and can be individually
        remapped using dedicated AFIO registers. All GPIOs are high current capable. The
        alternate function configuration of I/Os can be locked if needed following a specific
        sequence in order to avoid spurious writing to the I/O registers. The I/O controller is
        connected to the AHB with a toggling speed of up to 16 MHz.

        External interrupt/event controller (EXTI)

        The external interrupt/event controller consists of 23 edge detector lines used to generate
        interrupt/event requests. Each line can be individually configured to select the trigger event
        (rising edge, falling edge, both) and can be masked independently. A pending register
        maintains the status of the interrupt requests. The EXTI can detect an external line with a
        pulse width shorter than the Internal APB2 clock period. Up to 51 GPIOs can be connected
        to the 16 external interrupt lines. The 7 other lines are connected to RTC, PVD, USB or
        Comparator events.

22/103               DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Functional overview

3.7  Memories

     The STM32L100xx devices have the following features:

      Up to 10 Kbytes of embedded RAM accessed (read/write) at CPU clock speed with 0
           wait states. With the enhanced bus matrix, operating the RAM does not lead to any
           performance penalty during accesses to the system bus (AHB and APB buses).

      The non-volatile memory is divided into three arrays:
            32, 64 or 128 Kbyte of embedded Flash program memory

            2 Kbytes of data EEPROM

            Options bytes

           The options bytes are used to write-protect the memory (with 4 KB granularity) and/or
           readout-protect the whole memory with the following options:

            Level 0: no readout protection

            Level 1: memory readout protection, the Flash memory cannot be read from or
                 written to if either debug features are connected or boot in RAM is selected

            Level 2: chip readout protection, debug features (Cortex-M3 JTAG and serial wire)
                 and boot in RAM selection disabled (JTAG fuse)

           The whole non-volatile memory embeds the error correction code (ECC) feature.

3.8  DMA (direct memory access)

     The flexible 7-channel, general-purpose DMA is able to manage memory-to-memory,
     peripheral-to-memory and memory-to-peripheral transfers. The DMA controller supports
     circular buffer management, avoiding the generation of interrupts when the controller
     reaches the end of the buffer.

     Each channel is connected to dedicated hardware DMA requests, with software trigger
     support for each channel. Configuration is done by software and transfer sizes between
     source and destination are independent.

     The DMA can be used with the main peripherals: SPI, I2C, USART, general-purpose timers
     and ADC.

3.9  LCD (liquid crystal display)

     The LCD drives up to 8 common terminals and 32 segment terminals to drive up to 224
     pixels.

      Internal step-up converter to guarantee functionality and contrast control irrespective of
           VDD. This converter can be deactivated, in which case the VLCD pin is used to provide
           the voltage to the LCD

      Supports static, 1/2, 1/3, 1/4 and 1/8 duty
      Supports static, 1/2, 1/3 and 1/4 bias
      Phase inversion to reduce power consumption and EMI
      Up to 8 pixels can be programmed to blink
      Unneeded segments and common pins can be used as general I/O pins
      LCD RAM can be updated at any time owing to a double-buffer
      The LCD controller can operate in Stop mode

                             DocID024295 Rev 3  23/103
Functional overview                     STM32L100C6, STM32L100R8/RB

3.10    ADC (analog-to-digital converter)

3.10.1  A 12-bit analog-to-digital converters is embedded into STM32L100xx devices with up to 20
        external channels, performing conversions in single-shot or scan mode. In scan mode,
        automatic conversion is performed on a selected group of analog inputs.

        The ADC can be served by the DMA controller.

        An analog watchdog feature allows very precise monitoring of the converted voltage of one,
        some or all selected channels. An interrupt is generated when the converted voltage is
        outside the programmed thresholds.

        The events generated by the general-purpose timers (TIMx) can be internally connected to
        the ADC start trigger and injection trigger, to allow the application to synchronize A/D
        conversions and timers. An injection mode allows high priority conversions to be done by
        interrupting a scan mode which runs in as a background task.

        The ADC includes a specific low-power mode. The converter is able to operate at maximum
        speed even if the CPU is operating at a very low frequency and has an auto-shutdown
        function. The ADC's runtime and analog front-end current consumption are thus minimized
        whatever the MCU operating mode.

        Internal voltage reference (VREFINT)

        The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
        ADC and Comparators. VREFINT is internally connected to the ADC_IN17 input channel. It
        enables accurate monitoring of the VDD value. The precise voltage of VREFINT is individually
        measured for each part by ST during production test and stored in the system memory area.
        It is accessible in read-only mode see Table 15: Embedded internal reference voltage.

3.11    DAC (digital-to-analog converter)

        The two 12-bit buffered DAC channels can be used to convert two digital signals into two
        analog voltage signal outputs. The chosen design structure is composed of integrated
        resistor strings and an amplifier in non-inverting configuration.

        This dual digital Interface supports the following features:
         two DAC converters: one for each output channel
         left or right data alignment in 12-bit mode
         synchronized update capability
         noise-wave generation
         triangular-wave generation
         dual DAC channels' independent or simultaneous conversions
         DMA capability for each channel (including the underrun interrupt)
         external triggers for conversion

        Eight DAC trigger inputs are used in the STM32L100xx. The DAC channels are triggered
        through the timer update outputs that are also connected to different DMA channels.

24/103               DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                            Functional overview

3.12  Ultra-low-power comparators and reference voltage

      The STM32L100xx embeds two comparators sharing the same current bias and reference
      voltage. The reference voltage can be internal or external (coming from an I/O).
       one comparator with fixed threshold
       one comparator with rail-to-rail inputs, fast or slow mode. The threshold can be one of

            the following:
             DAC output
             External I/O
             Internal reference voltage (VREFINT) or VREFINT submultiple (1/4, 1/2, 3/4)

      Both comparators can wake up from Stop mode, and be combined into a window
      comparator.

      The internal reference voltage is available externally via a low-power / low-current output
      buffer (driving current capability of 1 A typical).

3.13  Routing interface

      This interface controls the internal routing of I/Os to TIM2, TIM3, TIM4 and to the
      comparator and reference voltage output.

3.14  Timers and watchdogs

      The ultra-low-power STM32L100xx devices include six general-purpose timers, two basic
      timers and two watchdog timers.

      Table 5 compares the features of the general-purpose and basic timers.

                                 Table 5. Timer feature comparison

      Timer    Counter    Counter  Prescaler    DMA request Capture/compare Complementary
              resolution    type     factor
                                                generation  channels   outputs

      TIM2,                  Up, Any integer

      TIM3, 16-bit        down, between 1       Yes                 4                      No

      TIM4                up/down and 65536

                             Up, Any integer

      TIM9 16-bit         down, between 1       No                  2                      No

                          up/down and 65536

      TIM10,                       Any integer
      TIM11
              16-bit         Up    between 1    No                  1                      No

                                   and 65536

      TIM6,                        Any integer
      TIM7
              16-bit         Up    between 1    Yes                 0                      No

                                   and 65536

                                   DocID024295 Rev 3                                           25/103
Functional overview                     STM32L100C6, STM32L100R8/RB

3.14.1  General-purpose timers (TIM2, TIM3, TIM4, TIM9, TIM10 and TIM11)

3.14.2  There are six synchronizable general-purpose timers embedded in the STM32L100xx
3.14.3  devices (see Table 5 for differences).
3.14.4
        TIM2, TIM3, TIM4

        These timers are based on a 16-bit auto-reload up/down-counter and a 16-bit prescaler.
        They feature 4 independent channels each for input capture/output compare, PWM or one-
        pulse mode output. This gives up to 12 input captures/output compares/PWMs on the
        largest packages.

        The TIM2, TIM3, TIM4 general-purpose timers can work together or with the TIM10, TIM11
        and TIM9 general-purpose timers via the Timer Link feature for synchronization or event
        chaining. Their counter can be frozen in debug mode. Any of the general-purpose timers
        can be used to generate PWM outputs.

        TIM2, TIM3, TIM4 all have independent DMA request generation.

        These timers are capable of handling quadrature (incremental) encoder signals and the
        digital outputs from 1 to 3 hall-effect sensors.

        TIM10, TIM11 and TIM9

        TIM10 and TIM11 are based on a 16-bit auto-reload upcounter. TIM9 is based on a 16-bit
        auto-reload up/down counter. They include a 16-bit prescaler. TIM10 and TIM11 feature one
        independent channel, whereas TIM9 has two independent channels for input capture/output
        compare, PWM or one-pulse mode output. They can be synchronized with the TIM2, TIM3,
        TIM4 full-featured general-purpose timers.

        They can also be used as simple time bases and be clocked by the LSE clock source
        (32.768 kHz) to provide time bases independent from the main CPU clock.

        Basic timers (TIM6 and TIM7)

        These timers are mainly used for DAC trigger generation. They can also be used as generic
        16-bit time bases.

        SysTick timer

        This timer is dedicated to the OS, but could also be used as a standard downcounter. It is
        based on a 24-bit down-counter with autoreload capability and a programmable clock
        source. It features a maskable system interrupt generation when the counter reaches 0.

        Independent watchdog (IWDG)

        The independent watchdog is based on a 12-bit down-counter and 8-bit prescaler. It is
        clocked from an independent 37 kHz internal RC and, as it operates independently of the
        main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
        to reset the device when a problem occurs, or as a free-running timer for application timeout
        management. It is hardware- or software-configurable through the option bytes. The counter
        can be frozen in debug mode.

26/103               DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Functional overview

3.14.5  Window watchdog (WWDG)

        The window watchdog is based on a 7-bit down-counter that can be set as free-running. It
        can be used as a watchdog to reset the device when a problem occurs. It is clocked from
        the main clock. It has an early warning interrupt capability and the counter can be frozen in
        debug mode.

3.15    Communication interfaces

3.15.1  IC bus

3.15.2  Up to two IC bus interfaces can operate in multimaster and slave modes. They can support
3.15.3  standard and fast modes.
        They support dual slave addressing (7-bit only) and both 7- and 10-bit addressing in master
3.15.4  mode. A hardware CRC generation/verification is embedded.
        They can be served by DMA and they support SM Bus 2.0/PM Bus.

        Universal synchronous/asynchronous receiver transmitter (USART)

        All USART interfaces are able to communicate at speeds of up to 4 Mbit/s. They provide
        hardware management of the CTS and RTS signals. They support IrDA SIR ENDEC, are
        ISO 7816 compliant and have LIN Master/Slave capability.
        All USART interfaces can be served by the DMA controller.

        Serial peripheral interface (SPI)

        Up to two SPIs are able to communicate at up to 16 Mbits/s in slave and master modes in
        full-duplex and half-duplex communication modes. The 3-bit prescaler gives 8 master mode
        frequencies and the frame is configurable to 8 bits or 16 bits. The hardware CRC
        generation/verification supports basic SD Card/MMC modes.
        Both SPIs can be served by the DMA controller.

        Universal serial bus (USB)

        The STM32L100xx embeds a USB device peripheral compatible with the USB full speed
        12 Mbit/s. The USB interface implements a full speed (12 Mbit/s) function interface. It has
        software-configurable endpoint setting and supports suspend/resume. The dedicated
        48 MHz clock is generated from the internal main PLL (the clock source must use a HSE
        crystal oscillator).

                             DocID024295 Rev 3  27/103
Functional overview                     STM32L100C6, STM32L100R8/RB

3.16    CRC (cyclic redundancy check) calculation unit

        The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
        data word and a fixed generator polynomial.

        Among other applications, CRC-based techniques are used to verify data transmission or
        storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
        verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of
        the software during runtime, to be compared with a reference signature generated at link-
        time and stored at a given memory location.

3.17    Development support

        Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug
        port that enables either a serial wire debug or a JTAG probe to be connected to the target.
        The JTAG JTMS and JTCK pins are shared with SWDAT and SWCLK, respectively, and a
        specific sequence on the JTMS pin is used to switch between JTAG-DP and SW-DP.

        The JTAG port can be permanently disabled with a JTAG fuse.

28/103               DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                         Pin descriptions

4  Pin descriptions

                             Figure 3. STM32L100xx LQFP64 pinout

                                VDD_ 3
                                   VSS_3
                                       PB9
                                          PB8
                                              BOOT0
                                                 PB7
                                                     PB6
                                                        PB5
                                                            PB4
                                                               PB3
                                                                   PD2
                                                                      PC12
                                                                          PC11
                                                                             PC10
                                                                                 PA15
                                                                                     PA14

                      VLCD      64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49              VDD_2
          PC13-WKUP2                                                                         VSS_2
      PC14-OSC32_IN          1                         48                                    PA13
   PC15-OSC32_OUT                                                                            PA12
          PH0 -OSC_IN        2                         47                                    PA11
        PH1-OSC_OUT                                                                          PA10
                             3                         46                                    PA9
                     NRST                                                                    PA8
                       PC0   4                         45                                    PC9
                       PC1                                                                   PC8
                       PC2   5                         44                                    PC7
                       PC3                                                                   PC6
                             6                         43                                    PB15
                     VSSA                                                                    PB14
                     VDDA    7                         42                                    PB13
            PA0-WKUP1                                                                        PB12
                             8                         41
                        PA1
                        PA2  9                 LQFP64  40

                             10                        39

                             11                        38

                             12                        37

                             13                        36

                             14                        35

                             15                        34

                             16                        33

                                17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                 PA3
                                    VSS_4
                                        VDD_4

                                           PA4
                                               PA5
                                                  PA6
                                                      PA7
                                                         PC4
                                                             PC5
                                                                PB0
                                                                    PB1
                                                                       PB2
                                                                           PB10
                                                                              PB11
                                                                                  VSS_1
                                                                                      VDD_1

                                                                                             ai15693c

   1. This figure shows the package top view.

                             DocID024295 Rev 3                                                         29/103
Pin descriptions                                                             STM32L100C6, STM32L100R8/RB
                                  Figure 4. STM32L100xx UFQFPN48 pinout

                                6$$?
                                       633?
                                               0"
                                                        0"
                                                                "//4
                                                                       0"
                                                                               0"
                                                                                      0"
                                                                                              0"
                                                                                                     0"
                                                                                                             0!
                                                                                                                    0!

                                          

                          6,#$                                                                                            6$$?
              0#
7+50                                                                                                     633?
          0#
/3#?).                                                                                                       0!
        0#
/3#?/54                                                                                                        0!
                                                                                                                          0!
                0(
/3#?).                                                                                                 0!
             0(
/3#?/54                                                                                                   0!
                                                                                                                          0!
                          .234                              
                          633!                                                                                            0"
                          6$$!                      5&1&0.                                                                0"
                 0!
7+50
                                                                                                                          0"
                            0!                                                                                                   
                           0!                              
                                                                                                                          0"
                                                            

                                                            

                                                            

                                                            

                                          

                                  0!
                                         0!
                                                 0!
                                                        0!
                                                                0!
                                                                       0"
                                                                               0"
                                                                                       0"
                                                                                               0"
                                                                                                      0"
                                                                                                             633?
                                                                                                                    6$$?

                                                                                                                                   AID

        1. This figure shows the package top view.

30/103                            DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                              Pin descriptions

           Table 6. Legend/abbreviations used in the pinout table

Name                   Abbreviation                      Definition

Pin name               Unless otherwise specified in brackets below the pin name, the pin function
Pin type               during and after reset is the same as the actual pin name

                       S                                 Supply pin

                       I                                 Input only pin

                                 I/O     Input / output pin
                                 FT       5 V tolerant I/O
                                 TC     Standard 3.3 V I/O
I/O structure                         Dedicated BOOT0 pin
                                  B

                       RST            Bidirectional reset pin with embedded weak pull-up resistor

Notes                  Unless otherwise specified by a note, all I/Os are set as floating inputs during
                       and after reset

           Alternate   Functions selected through GPIOx_AFR registers
           functions

   Pin     Additional  Functions directly selected/enabled through peripheral registers
functions  functions

                                      DocID024295 Rev 3                                                  31/103
Pin descriptions                                                             STM32L100C6, STM32L100R8/RB
   Pins                     Table 7. STM32L100xx pin definitions
                  Pin name
LQFP64                                                          Main           Alternate functions
      UFQFPN48                                              function(2)
                                                            (after reset)
                                    Pin type(1)
                                             I/O structure

11      VLCD                S-                              VLCD                                            -
                                                            PC13                RTC_TAMP1/RTC_TS/RTC_OUT/WKUP2
2 2 PC13-WKUP2 I/O FT                                       PC14
                                                                                                      OSC32_IN
33          PC14-           I/O TC                          PC15
        OSC32_IN(3)                                                                                 OSC32_OUT
                                                             PH0
                  PC15-                                      PH1                                       OSC_IN
4 4 OSC32_OUT I/O TC                                        NRST
                                                             PC0                                      OSC_OUT
                           (4)                               PC1
                                                             PC2                                            -
5 5 PH0-OSC_IN(4) I/O TC                                     PC3                   ADC_IN10/LCD_SEG18/COMP1_INP
                                                            VSSA                   ADC_IN11/LCD_SEG19/COMP1_INP
66         PH1-             I/O TC                          VDDA                   ADC_IN12/LCD_SEG20/COMP1_INP
        OSC_OUT                                              PA0                   ADC_IN13/LCD_SEG21/COMP1_INP

77      NRST                I/O RST                          PA1                                            -
                                                                                                            -
8-      PC0                 I/O FT                           PA2           WKUP1/USART2_CTS/ADC_IN0/TIM2_CH1_ETR/
                                                                                                    COMP1_INP
9-      PC1                 I/O FT                           PA3            USART2_RTS/ADC_IN1/TIM2_CH2/LCD_SEG0/
                                                            VSS_4                                   COMP1_INP
10 -    PC2                 I/O FT                          VDD_4             USART2_TX/ADC_IN2/TIM2_CH3/TIM9_CH1/
                                                             PA4                            LCD_SEG1/COMP1_INP
11 -    PC3                 I/O TC                                           USART2_RX/ADC_IN3/TIM2_CH4/TIM9_CH2/
                                                             PA5                            LCD_SEG2/COMP1_INP
12 8    VSSA                S-                                                                              -
13 9    VDDA                S-                                                                              -
                                                                                            SPI1_NSS/USART2_CK/
14 10 PA0-WKUP1 I/O FT                                                               ADC_IN4/DAC_OUT1/COMP1_INP
                                                                                              SPI1_SCK/ADC_IN5/
15 11   PA1                 I/O FT                                              DAC_OUT2/TIM2_CH1_ETR/COMP1_INP

16 12   PA2                 I/O FT

17 13    PA3                I/O TC
18 -                         S-
19 -    VSS_4                S-
20 14   VDD_4               I/O TC
         PA4

21 15   PA5                 I/O TC

32/103                                                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                         Pin descriptions

                                  Table 7. STM32L100xx pin definitions (continued)
   Pins

LQFP64                                                          Main           Alternate functions
      UFQFPN48                                              function(2)
                                                            (after reset)
                                    Pin type(1)
                                             I/O structure
       Pin name

22 16   PA6      I/O FT                                     PA6                        SPI1_MISO/ADC_IN6/TIM3_CH1/
                                                                                    LCD_SEG3/TIM10_CH1/COMP1_INP
23 17   PA7      I/O FT                                     PA7
24 -    PC4                                                                            SPI1_MOSI/ADC_IN7/TIM3_CH2/
25 -    PC5      I/O FT                                     PC4                     LCD_SEG4/TIM11_CH1/COMP1_INP
26 18   PB0
                 I/O FT                                     PC5                     ADC_IN14/LCD_SEG22/COMP1_INP
27 19   PB1
28 20   PB2      I/O TC                                     PB0                     ADC_IN15/LCD_SEG23/COMP1_INP
29 21  PB10
30 22  PB11      I/O FT                                     PB1                        ADC_IN8/TIM3_CH3/LCD_SEG5/
31 23  VSS_1                                                                                 COMP1_INP/VREF_OUT
32 24  VDD_1     I/O FT                                     PB2/BOOT1
33 25  PB12      I/O FT                                         PB10                   ADC_IN9/TIM3_CH4/LCD_SEG6/
                 I/O FT                                         PB11                         COMP1_INP/VREF_OUT
34 26  PB13       S-                                            VSS_1
                  S-                                            VDD_1                                        -
35 27  PB14
                 I/O FT                                         PB12         I2C2_SCL/USART3_TX/TIM2_CH3/LCD_SEG10
36 28  PB15
37 -    PC6      I/O FT                                     PB13             I2C2_SDA/USART3_RX/TIM2_CH4/LCD_SEG11
38 -    PC7
39 -    PC8      I/O FT                                     PB14                                             -
40 -    PC9
41 29   PA8      I/O FT                                     PB15                                             -
42 30   PA9
43 31  PA10      I/O FT                                     PC6            SPI2_NSS/I2C2_SMBA/USART3_CK/LCD_SEG12/
44 32  PA11      I/O FT                                     PC7                      ADC_IN18/COMP1_INP/TIM10_CH1
                 I/O FT                                     PC8
                 I/O FT                                     PC9            SPI2_SCK/USART3_CTS/LCD_SEG13/ADC_IN19/
                 I/O FT                                     PA8                              COMP1_INP/TIM9_CH1
                 I/O FT                                     PA9
                 I/O FT                                     PA10           SPI2_MISO/USART3_RTS/LCD_SEG14/ADC_IN20/
                 I/O FT                                     PA11                             COMP1_INP/TIM9_CH2

                                                                                     SPI2_MOSI/LCD_SEG15/ADC_IN21/
                                                                                    COMP1_INP/TIM11_CH1/RTC_REFIN

                                                                                             TIM3_CH1/LCD_SEG24

                                                                                             TIM3_CH2/LCD_SEG25

                                                                                             TIM3_CH3/LCD_SEG26

                                                                                             TIM3_CH4/LCD_SEG27

                                                                                        USART1_CK/MCO/LCD_COM0

                                                                                             USART1_TX/LCD_COM1

                                                                                            USART1_RX/LCD_COM2

                                                                                     USART1_CTS/USB_DM/SPI1_MISO

                                                            DocID024295 Rev 3                       33/103
Pin descriptions                                                           STM32L100C6, STM32L100R8/RB
   Pins           Table 7. STM32L100xx pin definitions (continued)

LQFP64                                                          Main           Alternate functions
      UFQFPN48                                              function(2)
                                                            (after reset)
                                    Pin type(1)
                                             I/O structure
        Pin name

45 33   PA12      I/O FT                                    PA12           USART1_RTS/USB_DP/SPI1_MOSI

46 34   PA13      I/O FT                                    JTMS/              -
                                                            SWDAT

47 35   VSS_2     S-                                        VSS_2              -

48 36   VDD_2     S-                                        VDD_2              -

49 37   PA14      I/O FT                                      JTCK             -
                                                            /SWCLK

50 38   PA15      I/O FT                                    JTDI           TIM2_CH1_ETR/PA15/SPI1_NSS/LCD_SEG17

51 -    PC10      I/O FT                                    PC10           USART3_TX/LCD_SEG28/LCD_SEG40/
                                                                                              LCD_COM4

52 -    PC11      I/O FT                                    PC11           USART3_RX/LCD_SEG29/LCD_SEG41/
                                                                                              LCD_COM5

53 -    PC12      I/O FT                                    PC12           USART3_CK/LCD_SEG30/LCD_SEG42/
                                                                                              LCD_COM6

54 -    PD2       I/O FT                                    PD2            TIM3_ETR/LCD_SEG30/LCD_SEG43/LCD_COM7

55 39   PB3       I/O FT                                    JTDO           TIM2_CH2/PB3/SPI1_SCK/COMP2_INM/
                                                                                               LCD_SEG7

56 40   PB4       I/O FT                                    NJTRST         TIM3_CH1/PB4/ SPI1_MISO/COMP2_INP/LCD_SEG8

57 41   PB5       I/O FT                                    PB5            I2C1_SMBA/TIM3_CH2/SPI1_MOSI/COMP2_INP/
                                                                                                     LCD_SEG9

58 42   PB6       I/O FT                                    PB6                I2C1_SCL/TIM4_CH1/USART1_TX

59 43   PB7       I/O FT                                    PB7                I2C1_SDA/TIM4_CH2/
                                                                               USART1_RX/PVD_IN

60 44   BOOT0     IB                                        BOOT0              -

61 45   PB8       I/O FT                                    PB8            TIM4_CH3/I2C1_SCL/LCD_SEG16/TIM10_CH1

62 46   PB9       I/O FT                                    PB9            TIM4_CH4/I2C1_SDA/LCD_COM3/TIM11_CH1

63 47   VSS_3     S                                         VSS_3              -

64 48   VDD_3     S                                         VDD_3              -

1. I = input, O = output, S = supply.

2. Function availability depends on the chosen device. For devices having reduced peripheral counts, it is always the lower
     number of peripheral that is included. For example, if a device has only one SPI and two USARTs, they will be called SPI1
     and USART1 & USART2, respectively. Refer to Table 1 on page 10.

34/103                                                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Pin descriptions

3. The PC14 and PC15 I/Os are only configured as OSC32_IN/OSC32_OUT when the LSE oscillator is on (by setting the
     LSEON bit in the RCC_CSR register). The LSE oscillator pins OSC32_IN/OSC32_OUT can be used as general-purpose
     PC14/PC15 I/Os, respectively, when the LSE oscillator is off ( after reset, the LSE oscillator is off ). The LSE has priority
     over the GPIO function. For more details, refer to Using the OSC32_IN/OSC32_OUT pins as GPIO PC14/PC15 port pins
     section in the STM32Lxx reference manual (RM0038).

4. The PH0 and PH1 I/Os are only configured as OSC_IN/OSC_OUT when the HSE oscillator is on ( by setting the HSEON
     bit in the RCC_CR register). The HSE oscillator pins OSC_IN/OSC_OUT can be used as general-purpose PH0/PH1 I/Os,
     respectively, when the HSE oscillator is off (after reset, the HSE oscillator is off ). The HSE has priority over the GPIO
     function.

                             DocID024295 Rev 3  35/103
36/103                                                                 Table 8. Alternate function input/output                                                                   Pin descriptions

                                                                                                 Digital alternate function number

                              AFIO0      AFIO1     AFIO2  AFIO3        AFIO4  AFIO5      AFOI6  AFIO7        AFI AFI                   AFIO10  AFIO11  AFIO AFIO  AFIO14  AFIO15
                                                                                                             O8 O9
                                                                                                                                                       12  13

                   Port name

                                                                                         Alternate function

                              SYSTEM     TIM2      TIM3/4 TIM9/10/11 I2C1/2   SPI1/2     N/A    USART        N/A N/A                   USB     LCD     N/A N/A    RI      SYSTEM
                                                                                                 1/2/3

                   BOOT0      BOOT0      -         -      -            -      -          -      -            -                      -     -    -       -   -      -       -
                   NRST       NRST
                   PA0-       WKUP1      -         -      -            -      -          -      -            -                      -     -    -       -   -      -       -
                   WKUP1
                                      -  TIM2_CH1  -      -            -      -          -      USART2_      -                      -     -    -       -   - TIMx_IC1 EVENTOUT
                   PA1                   _ETR                                                   CTS

                                         TIM2_CH2  -      -            -      -          -      USART2_      -                      -     -    [SEG0]  -   - TIMx_IC2 EVENTOUT
                                                                                                RTS

DocID024295 Rev 3  PA2             -     TIM2_CH3  -      TIM9_CH1     -      -          -      USART2_      -                      -     -    [SEG1]  -   - TIMx_IC3 EVENTOUT
                                                                                                TX

                   PA3             -     TIM2_CH4  -      TIM9_CH2     -      -          -      USART2_      -                      -     -    [SEG2]  -   - TIMx_IC4 EVENTOUT
                                                                                                RX

                   PA4             -     -         -      -            -      SPI1_NSS   -      USART2_      -                      -     -    -       -   - TIMx_IC1 EVENTOUT
                                                                                                CK

                   PA5             -     TIM2_CH1  -      -            -      SPI1_SCK   -      -            -                      -     -    -       -   - TIMx_IC2 EVENTOUT
                                         _ETR

                   PA6             -     -         TIM3_CH1 TIM10_CH1  -      SPI1_MISO  -      -            -                      -     -    [SEG3]  -   - TIMx_IC3 EVENTOUT
                                                                                                                                                           - TIMx_IC4 EVENTOUT
                   PA7             -     -         TIM3_CH2 TIM11_CH1  -      SPI1_MOSI  -      -            -                      -     -    [SEG4]  -   - TIMx_IC1 EVENTOUT
                                                                                                                                                           - TIMx_IC2 EVENTOUT
                   PA8        MCO        -         -      -            -      -          -      USART1_      -                      -     -    [COM0]  -   - TIMx_IC3 EVENTOUT    STM32L100C6, STM32L100R8/RB
                                                                                                CK                                                         - TIMx_IC4 EVENTOUT
                                                                                                                                                           - TIMx_IC1 EVENTOUT
                   PA9             -     -         -      -            -      -          -      USART1_      -                      -     -    [COM1]  -
                                                                                                TX

                   PA10            -     -         -      -            -      -          -      USART1_      -                      -     -    [COM2]  -
                                                                                                RX

                   PA11            -     -         -      -            -      SPI1_MISO  -      USART1_      -                      - DM       -       -
                                                                                                CTS

                   PA12               -  -         -      -            -      SPI1_MOSI  -      USART1_      -                      - DP       -       -
                   PA13                                                                         RTS
                              JTMS-
                              SWDAT      -         -      -            -      -          -      -            -                      -     -    -       -   - TIMx_IC2 EVENTOUT
                                                             Table 8. Alternate function input/output (continued)                                                             STM32L100C6, STM32L100R8/RB

                                                                                                   Digital alternate function number

                              AFIO0      AFIO1     AFIO2     AFIO3      AFIO4     AFIO5      AFOI6  AFIO7        AFI AFI  AFIO10         AFIO11  AFIO AFIO  AFIO14  AFIO15
                                                                                                                 O8 O9
                                                                                                                                                 12  13

                   Port name

                                                                                             Alternate function

                              SYSTEM     TIM2      TIM3/4 TIM9/10/11 I2C1/2       SPI1/2     N/A    USART        N/A N/A  USB            LCD     N/A N/A    RI      SYSTEM
                                                                                                     1/2/3

                   PA14       JTCK-      -         -         -          -         -          -      -            -  -                 -  -       -   - TIMx_IC3 EVENTOUT
                              SWCLK
                   PA15
                   PB0        JTDI       TIM2_CH1  -         -          -         SPI1_NSS   -      -            -  -                 -  SEG17   -   - TIMx_IC4 EVENTOUT
                   PB1                   _ETR
                   PB2
                   PB3              -    -         TIM3_CH3  -          -         -          -      -            -  -                 -  [SEG5]  -   -      -       EVENTOUT
                   PB4
                   PB5              -    -         TIM3_CH4  -          -         -          -      -            -  -                 -  [SEG6]  -   -      -       EVENTOUT

DocID024295 Rev 3  PB6        BOOT1      -         -         -          -         -          -      -            -  -                 -  -       -   -      -       EVENTOUT

                   PB7        JTDO       TIM2_CH2  -         -          -         SPI1_SCK   -      -            -  -                 -  [SEG7]  -   -      -       EVENTOUT
                   PB8
                   PB9        JTRST      -         TIM3_CH1  -          -         SPI1_MISO  -      -            -  -                 -  [SEG8]  -   -      -       EVENTOUT
                   PB10
                                    -    -         TIM3_CH2  -          I2C1_     SPI1_MOSI  -      -            -  -                 -  [SEG9]  -   -      -       EVENTOUT
                   PB11                                                 SMBA

                   PB12             -    -         TIM4_CH1  -          I2C1_SCL  -          -      USART1_      -  -                 -  -       -   -      -       EVENTOUT
                                                                                                    TX
                   PB13
                                    -    -         TIM4_CH2  -          I2C1_SDA  -          -      USART1_      -  -                 -  -       -   -      -       EVENTOUT
                   PB14                                                                             RX
                   PB15
                                    -    -         TIM4_CH3 TIM10_CH1* I2C1_SCL   -          -      -            -  -                 -  SEG16   -   -      -       EVENTOUT

                                    -    -         TIM4_CH4 TIM11_CH1* I2C1_SDA   -          -      -            -  -                 -  [COM3]  -   -      -       EVENTOUT

                                    -    TIM2_CH3  -         -          I2C2_SCL  -          -      USART3_      -  -                 -  SEG10   -   -      -       EVENTOUT
                                                                                                    TX

                                    -    TIM2_CH4  -         -          I2C2_SDA  -          -      USART3_      -  -                 -  SEG11   -   -      -       EVENTOUT
                                                                                                    RX

                                    -    -         -         TIM10_CH1  I2C2_     SPI2_NSS   -      USART3_      -  -                 -  SEG12   -   -      -       EVENTOUT  Pin descriptions
                                                                        SMBA                        CK

                                    -    -         -         TIM9_CH1   -         SPI2_SCK   -      USART3_      -  -                 -  SEG13   -   -      -       EVENTOUT
                                                                                                    CTS

                                    -    -         -         TIM9_CH2   -         SPI2_MISO  -      USART3_      -  -                 -  SEG14   -   -      -       EVENTOUT
                                                                                                    RTS
37/103
                              RTC_REFIN  -         -         TIM11_CH1  -         SPI2_MOSI  -      -            -  -                 -  SEG15   -   -      -       EVENTOUT
38/103                                                     Table 8. Alternate function input/output (continued)                                                            Pin descriptions

                                                                                                 Digital alternate function number

                              AFIO0       AFIO1  AFIO2     AFIO3    AFIO4   AFIO5   AFOI6  AFIO7        AFI AFI  AFIO10                AFIO11   AFIO AFIO  AFIO14  AFIO15
                                                                                                        O8 O9
                                                                                                                                                12  13

                   Port name

                                                                                    Alternate function

                              SYSTEM      TIM2   TIM3/4 TIM9/10/11  I2C1/2  SPI1/2  N/A    USART        N/A N/A  USB                   LCD      N/A N/A    RI      SYSTEM
                                                                                            1/2/3
                                   -        -                          -        -
                   PC0             -        -    -         -           -        -   -      -            -  -                        -  SEG18    -   - TIMx_IC1 EVENTOUT
                   PC1             -        -                          -        -                                                                   - TIMx_IC2 EVENTOUT
                   PC2             -        -    -         -           -        -   -      -            -  -                        -  SEG19    -   - TIMx_IC3 EVENTOUT
                   PC3             -        -                          -        -                                                                   - TIMx_IC4 EVENTOUT
                   PC4             -        -    -         -           -        -   -      -            -  -                        -  SEG20    -   - TIMx_IC1 EVENTOUT
                   PC5             -        -                          -        -                                                                   - TIMx_IC2 EVENTOUT
                   PC6             -        -    -         -           -        -   -      -            -  -                        -  SEG21    -   - TIMx_IC3 EVENTOUT
                   PC7             -        -                          -        -                                                                   - TIMx_IC4 EVENTOUT
                   PC8             -        -    -         -           -        -   -      -            -  -                        -  SEG22    -   - TIMx_IC1 EVENTOUT
                   PC9                                                                                                                              - TIMx_IC2 EVENTOUT
                                   -             -         -                    -   -      -            -  -                        -  SEG23    -
                   PC10                                                                                                                             - TIMx_IC3 EVENTOUT
DocID024295 Rev 3                                TIM3_CH1  -                        -      -            -  -                        -  SEG24    -
                   PC11                                                                                                                             - TIMx_IC4 EVENTOUT
                                                 TIM3_CH2  -                        -      -            -  -                        -  SEG25    -
                   PC12                                                                                                                             - TIMx_IC1 EVENTOUT
                                                 TIM3_CH3  -                        -      -            -  -                        -  SEG26    -

                                                 TIM3_CH4  -                        -      -            -  -                        -  SEG27    -

                                                                                           USART3_                                     COM4 /
                                                                                           TX
                                          -      -         -        -               -                   -  -                        -  SEG28 /  -

                                                                                                                                       SEG40

                                                                                           USART3_                                     COM5 /
                                                                                           RX
                              -           -      -         -        -       -       -                   -  -                        -  SEG29 /  -                          STM32L100C6, STM32L100R8/RB

                                                                                                                                       SEG41

                                                                                           USART3_                                     COM6 /
                                                                                           CK
                              -           -      -         -        -       -       -                   -  -                        -  SEG30 /  -

                                                                                                                                       SEG42

                              RTC_TAMP1/

                   PC13-      RTC_TS/     -      -         -        -       -       -      -            -  -                        -  -        -   - TIMx_IC2 EVENTOUT
                   WKUP2      RTC_OUT/

                              WKUP2

                   PC14-      OSC32_IN    -      -         -        -       -       -      -            -  -                        -  -        -   - TIMx_IC3 EVENTOUT
                   OSC32_IN

                   PC15-

                   OSC32_O OSC32_OUT      -      -         -        -       -       -      -            -  -                        -  -        -   - TIMx_IC4 EVENTOUT

                   UT
                                                        Table 8. Alternate function input/output (continued)                                                            STM32L100C6, STM32L100R8/RB

                                                                                              Digital alternate function number

                              AFIO0    AFIO1  AFIO2     AFIO3  AFIO4    AFIO5   AFOI6  AFIO7        AFI AFI  AFIO10                 AFIO11   AFIO AFIO  AFIO14  AFIO15
                                                                                                    O8 O9
                                                                                                                                             12  13

                   Port name

                                                                                Alternate function

                              SYSTEM   TIM2   TIM3/4 TIM9/10/11 I2C1/2  SPI1/2  N/A    USART        N/A N/A  USB                    LCD      N/A N/A    RI      SYSTEM
                                                                                        1/2/3

                                                                                                                                    COM7 /

                   PD2        -        -      TIM3_ETR  -      -        -       -      -            -  -                         -  SEG31 /  -   - TIMx_IC3 EVENTOUT

                                                                                                                                    SEG43

                   PH0-       OSC_IN   -      -         -      -        -       -      -            -  -                         -  -        -   -      -       -
                   OSC_IN

                   PH1-       OSC_OUT  -      -         -      -        -       -      -            -  -                         -  -        -   -      -       -
                   OSC_OUT

DocID024295 Rev 3

39/103                                                                                                                                                                  Pin descriptions
Memory mapping                                                            STM32L100C6, STM32L100R8/RB

5       Memory mapping

        The memory map is shown in the following figure.
                                                     Figure 5. Memory map

                                                                                 !0"MEMORYSPACE
                                                                                 X&&&&&&&&
                                                                                            R ESE RVED

                                                                                 X%         R ESE RVED
                                                                                 X          R ESE RVED
                                                                                 X

                                                                                            $-!

                                                                                 X

        X&&&&&&&&                                                                           R ESE RVED

                                                                                 X

                                                                                 X#         &LASH)NTERF ACE

                                                                                 X          2##

                                                                                            R ESE RVED

        X% #ORTEX
-)NTERNAL                                                     X

                   0E R I P H ER AL S                                            X          #2#

        X%                                                                                  RESERVED

                                                                                 X

                                                                                 X          0ORT(

                                                                                 X          RESERVED

                                                                                 X#         0ORT$

        X#                                                                       X          0ORT#

                                                                                 X          0ORT"

                                                                                 X             0ORT!
                                                                                 X#         R ESE RVED
        X!                                                                       X
                                                                                 X          53!24
                                                                                            R ESE RVED

                                                                                 X           30)
                                                                                 X          RESERVED
                                                                                 X          !$#

                                                                                 X          RESE RVE D
                                                                                 X            4)-
        X

                                                 X&&&      /PTION "YTES          X#           4)-
                                                 X&&          RESE RVED          X            4)-
        X                                        X&&&&&                          X             %84)
                                                               RESE RVED         X          393#&'
                                                 X&&     3YSTEMMEMORY                       R ESE RVED

                                                                                 X#           #/-02)
                                                                                 X              R ESE RVED
        X          0ERIPHERALS                                                   X
                                                                                 X            $!#
                   32!-                                  RESE RVED               X                 072
                                                                                 X
        X                                                                        X#             R ESE RVED
                                                                                 X              BYTE
                                                 X&&     $ATA%%02/-              X
                                                 X           RESE RVED           X#                53"
        X                                                                        X          53"2EG ISTERS
                                                 X&&&&                           X
                                                                                 X#                )#
                                                         &LASHMEMORY             X                 )#
                                                                                 X              R ESE RVED
                                       2ESERVED  X                               X              53!24
                                                 X                               X#             53!24
                                                         !LIASEDTO&LASHORSYSTEM  X              R ESE RVED
                                                         MEMORYDEPENDINGON       X                 30)
                                                         "//4PINS                X#             R ESE RVED
                                                                                 X                )7$'
                                                                                 X               77$'
                                                                                 X#
                                                                                 X                 24#
                                                                                 X
                                                                                 X                  ,#$
                                                                                                RESERVED

                                                                                                  4)-
                                                                                                  4)-
                                                                                               RESERVED
                                                                                                   4)-

                                                                                                   4)-
                                                                                                   4)-

                                                                                                        AIC

40/103                                           DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Electrical characteristics

6      Electrical characteristics

6.1    Parameter conditions

6.1.1  Unless otherwise specified, all voltages are referenced to VSS.

6.1.2  Minimum and maximum values

6.1.3  Unless otherwise specified the minimum and maximum values are guaranteed in the worst
6.1.4  conditions of ambient temperature, supply voltage and frequencies by tests in production on
6.1.5  100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
       the selected temperature range).
       Data based on characterization results, design simulation and/or technology characteristics
       are indicated in the table footnotes and are not tested in production. Based on
       characterization, the minimum and maximum values refer to sample tests and represent the
       mean value plus or minus three times the standard deviation (mean3).
       Please refer to device ErrataSheet for possible latest changes of electrical characteristics.

       Typical values

       Unless otherwise specified, typical data are based on TA = 25 C, VDD = 3.6 V (for the
       1.8 V  VDD  3.6 V voltage range). They are given only as design guidelines and are not
       tested.
       Typical ADC accuracy values are determined by characterization of a batch of samples from
       a standard diffusion lot over the full temperature range, where 95% of the devices have an
       error less than or equal to the value indicated (mean2).

       Typical curves

       Unless otherwise specified, all typical curves are given only as design guidelines and are
       not tested.

       Loading capacitor

       The loading conditions used for pin parameter measurement are shown in Figure 6.

       Pin input voltage

       The input voltage measurement on a pin of the device is described in Figure 7.

                             DocID024295 Rev 3  41/103

                                                                     91
Electrical characteristics                                                     STM32L100C6, STM32L100R8/RB
                         Figure 6. Pin loading conditions                     Figure 7. Pin input voltage

                         0&8SLQ                                                                0&8SLQ
                                                                              9,1
        & S)

                                 069                                                                   069

6.1.6   Power supply scheme

                                              Figure 8. Power supply scheme

                                                                              6WDQGE\SRZHUFLUFXLWU\

                                                                                   26&.57&
                                                                                    :DNHXSORJLF
                                                                              57&EDFNXSUHJLVWHUV

                         *3,2V             287                  /HYHOVKLIWHU             .HUQHO
                                                                                           ORJLF
                    9''                                      ,2                           &38
                                                           /RJLF                        'LJLWDO
                                                                                       0HPRULHV
                                             ,1
        1[Q)             9''1
        [)                9661   5HJXODWRU

              9''$       9''$

        Q)                       95()                      $'&                 $QDORJ
        )                        95()                      '$&                5&V3//
                                                                              &203

                         966$

                                                                                                       069

42/103                          DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                        Electrical characteristics

6.1.7  Optional LCD power supply scheme

                                  Figure 9. Optional LCD power supply scheme

                                              VDD                            VSEL

                                                   VDD1/2/.../N   Step-up
                                                                  Converter
                                  N x 100 nF
                                  + 1 x 10 F

       Option 1             VLCD

                 100 nF                                                             LCD

       Option 2                                             VLCD
                      CEXT                         VSS1/2/.../N

                                                                                                                                                                                            MS32462V1

       1. Option 1: LCD power supply is provided by a dedicated VLCD supply source, VSEL switch is open.
       2. Option 2: LCD power supply is provided by the internal step-up converter, VSEL switch is closed, an

            external capacitance is needed for correct behavior of this converter.

6.1.8  Current consumption measurement

                            Figure 10. Current consumption measurement scheme

                                        $                          1[Q)      1[9''
                                                                  [)
                                                                             1[966
                                                                   Q)
                                                                   )         9/&'
                                                                             9''$
                                                                             95()
                                                                             95()
                                                                             966$

                                                                                    069

                                              DocID024295 Rev 3                          43/103

                                                                                                              91
Electrical characteristics                                                                    STM32L100C6, STM32L100R8/RB

6.2     Absolute maximum ratings

        Stresses above the absolute maximum ratings listed in Table 9: Voltage characteristics,
        Table 10: Current characteristics, and Table 11: Thermal characteristics may cause
        permanent damage to the device. These are stress ratings only and functional operation of
        the device at these conditions is not implied. Exposure to maximum rating conditions for
        extended periods may affect device reliability.

                            Table 9. Voltage characteristics

            Symbol          Ratings                                                                                Min                 Max                Unit

            VDDVSS         External main supply voltage                                                              0.3             4.0
              VIN(2)        (including VDDA and VDD)(1)
                            Input voltage on five-volt tolerant pin                                                VSS -0.3            VDD+4.0                                   V
                            Input voltage on any other pin                                                         VSS -0.3
                                                                                                                                       4.0
                                                                                                                        -
              |VDDx|        Variations between different VDD power pins                                                 -              50
            |VSSX -VSS|     Variations between all different ground pins                                                                            mV

             VESD(HBM)      Electrostatic discharge voltage                                                                            50
                            (human body model)
                                                                                                                   see Section 6.3.11                                            -

        1. sAullpmplayi,ninpothweepr e(VrmDiDtt,eVdDrDaAn)gaen. d ground (VSS, VSSA) pins must always be connected to the external power
        2. VIN maximum must always be respected. Refer to Table 10 for maximum allowed injected current values.

                            Table 10. Current characteristics

            Symbol                                                                   Ratings                                           Max.               Unit

            IVDD            Total current into VDD/VDDA power lines (source)(1)                                                        80

            IVSS            Total current out of VSSground lines (sink)(1)                                                             80

            IIO             Output current sunk by any I/O and control pin                                                             25

                            Output current sourced by any I/O and control pin                                                          - 25               mA

            IINJ(PIN) (2)   Injected current on five-volt tolerant I/O(3) RST and B pins                                               -5/+0
                            Injected current on any other pin(4)                                                                        5

            IINJ(PIN)       Total injected current (sum of all I/O and control pins)(5)                                                 25

        1. sAullpmplayi,ninpothweepr e(VrmDiDtt,eVdDrDaAn)gaen. d ground (VSS, VSSA) pins must always be connected to the external power

        2. Negative injection disturbs the analog performance of the device. See note in Section 6.3.17.

        3.  Positive current injection is not possible on  these I/Os. A                      negative injection is induced by         VIN             must never be exceeded. Refer to Table 9       for maximum                        allowed input voltage values.

        4.  Amupsotsniteivveeirnbjeecetioxcneiesdineddu. cReedfebrytoVTINa>bleVD9D:  while a  negative injection   itshiendmuacxeimd ubmy VaIlNlo                                                                                      Voltage  characteristics for
            values.

        5.  When several inputs are submitted to a   current injection, the maximum                                IINJ(PIN)  is  the  absolute  sum  of  the
            positive and negative injected currents  (instantaneous values).

44/103                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                                               Electrical characteristics

                                                                          Table 11. Thermal characteristics

             Symbol                                                                     Ratings                                       Value            Unit

             TSTG                                            Storage temperature range                                             65 to +150         C
              TJ                                             Maximum junction temperature
                                                                                                                                         105           C

             TLEAD                                           Maximum lead temperature during soldering                             see note (1)        C
                                                             (LQFP64, UFQFPN48)

             1. Compliant with JEDEC Std J-STD-020D (for small body, Sn-Pb or Pb assembly), the ST ECOPACK
                  7191395 specification, and the European directive on Restrictions on Hazardous Substances (ROHS
                  directive 2011/65/EU, July 2011).

6.3          Operating conditions

6.3.1        General operating conditions

                                                        Table 12. General operating conditions

    Symbol                                      Parameter                                          Conditions                      Min        Max      Unit

     fHCLK   Internal AHB clock frequency                                                          -                               0          32
     fPCLK1  Internal APB1 clock frequency
     fPCLK2  Internal APB2 clock frequency                                                         -                               0          32       MHz

                                                                                                   -                               0          32

                                                                                        BOR detector enabled,                      1.8        3.6
                                                                                              (at power-on)                                                 V
     VDD     Standard operating voltage
                                                                                        BOR detector disabled, after                          3.6
                                                                                                    power on                       1.65

    VDDA(1)  Analog operating voltage                                               Must be the same voltage as                    1.8        3.6      V
                                                                                    VDD(2)

                                                                                    FT pins: 2.0 V VDD                             0.3       5.5(3)

     VIN     I/O input voltage                                                      FT pins: VDD < 2.0 V                           0.3       5.25(3)  V
                                                                                    BOOT0
                                                                                                                                   0          5.5

                                                                                    Any other pin                                  0.3 VDD+0.3
                                                                                    LQFP64 package
       PD    Power dissipation at                                                   UFQFPN48 package                               -          444      mW
             TA = 85 C(4)
                                                                                                                                   -          606

       TA    Temperature range                                                      Maximum power dissipation                      40        85       C

       TJ    Junction temperature range                                             -40 C TA 85C                                 40        105      C

1. When the ADC is used, refer to Table 53: ADC characteristics.

2. VIt DisDAreccaonmbmeetnodleerdatteodpdouwreinrgVpDoDwaenrd-uVpDaDnAdforopmerathtieons.ame source. A maximum difference of 300 mV between VDD and

3. To sustain a voltage higher than VDD+0.3 V, the internal pull-up/pull-down resistors must be disabled.

4.  cIfhTaAraisctleorwisetirc, shiognhepraPgeD  values  are  allowed  as  long  as  TJ  does  not  exceed  TJ  max  (see  Section  7.2:  Thermal
                                                98).

                                                                          DocID024295 Rev 3                                                            45/103

                                                                                                                                                                            91
Electrical characteristics                                STM32L100C6, STM32L100R8/RB

6.3.2     Embedded reset and power control block characteristics

          The parameters given in the following table are derived from the tests performed under the
          ambient temperature condition summarized in the following table.

          Table 13. Embedded reset and power control block characteristics

Symbol    Parameter                      Conditions               Min Typ Max Unit

          VDD rise time rate             BOR detector enabled     0   -     
          VDD fall time rate             BOR detector enabled
tVDD(1)                                  BOR detector disabled    20  -      s/V
                                         VDD rising, BOR enabled
                                         Falling edge             0   - 1000
                                         Rising edge
TRSTTEMPO(1) Reset temporization         Falling edge             -   2 3.3 ms
                                         Rising edge
VPOR/PDR  Power on/power down reset      Falling edge              1 1.5 1.65
          threshold                      Rising edge                                             V
                                         Falling edge
                                         Rising edge              1.3 1.5 1.65
                                         Falling edge
VBOR0     Brown-out reset threshold 0    Rising edge              1.67 1.7 1.74
                                         Falling edge
                                         Rising edge              1.69 1.76 1.8
                                         Falling edge
VBOR1     Brown-out reset threshold 1    Rising edge              1.87 1.93 1.97

                                                                  1.96 2.03 2.07

VBOR2     Brown-out reset threshold 2                             2.22 2.30 2.35
                                                                                                  V

                                                                  2.31 2.41 2.44

VBOR3     Brown-out reset threshold 3                             2.45 2.55 2.60

                                                                  2.54 2.66 2.7

VBOR4     Brown-out reset threshold 4                             2.68 2.8 2.85
VPVD0
          Programmable voltage detector                           2.78 2.9 2.95
          threshold 0
                                                                  1.8 1.85 1.88

                                                                  1.88 1.94 1.99

VPVD1     PVD threshold 1                Falling edge             1.98 2.04 2.09
                                         Rising edge              2.08 2.14 2.18
VPVD2     PVD threshold 2                Falling edge             2.20 2.24 2.28
                                         Rising edge              2.28 2.34 2.38
VPVD3     PVD threshold 3                Falling edge             2.39 2.44 2.48
                                         Rising edge
VPVD4     PVD threshold 4                Falling edge                                             V
                                         Rising edge              2.47 2.54 2.58
VPVD5     PVD threshold 5                Falling edge             2.57 2.64 2.69
                                         Rising edge              2.68 2.74 2.79
VPVD6     PVD threshold 6                Falling edge             2.77 2.83 2.88
                                         Rising edge              2.87 2.94 2.99
                                                                  2.97 3.05 3.09
                                                                  3.08 3.15 3.20

46/103                                 DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                           Electrical characteristics

       Table 13. Embedded reset and power control block characteristics (continued)

Symbol                     Parameter                                  Conditions      Min Typ Max Unit

                                                       BOR0 threshold                 -     40      -

Vhyst           Hysteresis voltage                     All BOR and PVD thresholds     -     100 -        mV
                                                       excepting BOR0

1. Guaranteed by characterization results, not tested in production.

6.3.3          Embedded internal reference voltage

               The parameters given in the following table are based on characterization results, unless
               otherwise specified.

                Table 14. Embedded internal reference voltage calibration values

                Calibration value name                 Description                       Memory address

                VREFINT_CAL                      Raw data acquired at              0x1FF8 0078-0x1FF8 0079
                                                 temperature of 30 C 5 C,
                                                 VDDA= 3 V 10 mV

                               Table 15. Embedded internal reference voltage

Symbol                         Parameter                              Conditions  Min Typ Max            Unit
                                                                                                           V
VREFINT out(1)  Internal reference voltage             40 C < TJ < +85 C 1.202 1.224 1.242            A
    IREFINT                                                                                               ms
                Internal reference current                            -            -     1.4 2.3           V
                consumption
                                                                                                         mV
TVREFINT Internal reference startup time                              -            -     2      3
                                                                                                       ppm/C
VVREF_MEAS      VDDA voltage during VREFINT factory                   -           2.99 3 3.01            ppm
                measure                                                                                ppm/V
                                                                                                          s
AVREF_MEAS      Accuracy   of  factory-measured  VREF  Including uncertainties     -     -      5
                value (2)                              due to ADC and VDDA                                s
                                                                                                          A
                                                                 values                                   A
                                                                                                          pF
TCoeff(3)      Temperature coefficient                40 C < TJ < +105 C -           20 50

ACoeff(3)      Long-term stability                    0 C < TJ < +50 C          -     -      20
VDDCoeff(3)     Voltage coefficient
                                                       1000 hours, T= 25 C -            - 1000

                                                       3.0 V < VDDA < 3.6 V        -     - 2000

TS_vrefint(3)   ADC sampling time when reading the                    -            4     -      -
                internal reference voltage

TADC_BUF(3)     Startup time of reference voltage                     -            -     -      10
                buffer for ADC

IBUF_ADC(3)     Consumption of reference voltage                      -            - 13.5 25
                buffer for ADC

IVREF_OUT(3)    VREF_OUT output current(4)                            -            -     -      1
CVREF_OUT(3)    VREF_OUT output load
                                                                      -            -     -      50

                                            DocID024295 Rev 3                                            47/103

                                                                                                                              91
Electrical characteristics                                           STM32L100C6, STM32L100R8/RB

                 Table 15. Embedded internal reference voltage (continued)

Symbol                      Parameter              Conditions        Min Typ Max                               Unit

ILPBUF(3)        Consumption of reference voltage  -                 - 730                               1200       nA
                 buffer for VREF_OUT and COMP                                                                  % VREFINT
                                                                                                          26
VREFINT_DIV1(3)  1/4 reference voltage             -                 24 25                                51
VREFINT_DIV2(3)  1/2 reference voltage                                                                    76
VREFINT_DIV3(3)  3/4 reference voltage             -                 49 50

                                                   -                 74 75

1. Guaranteed by test in production.

2. The internal VREF value is individually measured in production and stored in dedicated EEPROM bytes.
3. Guaranteed by design, not tested in production.

4. To guarantee less than 1% VREF_OUT deviation.

6.3.4      Supply current characteristics

           The current consumption is a function of several parameters and factors such as the
           operating voltage, ambient temperature, I/O pin loading, device software configuration,
           operating frequencies, I/O pin switching rate, program location in memory and executed
           binary code. The current consumption is measured as described in Figure 10: Current
           consumption measurement scheme.

           All Run-mode current consumption measurements given in this section are performed with a
           reduced code that gives a consumption equivalent to Dhrystone 2.1 code, unless otherwise
           specified.

           The current consumption values are derived from the tests performed under ambient
           temperature and VDD supply voltage conditions summarized in Table 12: General operating
           conditions, unless otherwise specified.

           Maximum current consumption

           The MCU is placed under the following conditions:
            VDD = 3.6 V
            All I/O pins are in input mode with a static value at VDD or VSS (no load).
            All peripherals are disabled except when explicitly mentioned.
            The Flash memory access time is adjusted depending on fHCLK frequency and voltage

                 range.
            Prefetch and 64-bit access are enabled in configurations with 1 wait state.
            When the peripherals are enabled fAPB1 = fAPB2 = fAHB.
            When fHCLK > 8 MHz, PLL is ON and PLL inputs are equal to HSI = 8 MHz (if internal

                 clock is used) or HSE = 8 MHz (if HSE bypass mode is used).

48/103                                            DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                       Electrical characteristics

Table 16. Current consumption in Run mode, code with data processing running from Flash

                                                                                                          Max(1)

Symbol Parameter             Conditions                            fHCLK                          Typ                Unit

                                                                                                       55 C 85 C

                                                                   1 MHz 270 400 400

                                               Range 3, VCORE=1.2  2 MHz 470 600 600 A
                                               V VOS[1:0] = 11

                         fHSE = fHCLK                              4 MHz 890 1025 1025
                         up to 16 MHz,
                         included                                  4 MHz                          1    1.3 1.3
                         fHSE = fHCLK/2 above
                         16 MHz                Range 2, VCORE=1.5  8 MHz                          2    2.5 2.5
                         (PLL ON)(2)           V VOS[1:0] = 10

             Supply                                                16 MHz 3.9                          5          5
             current in
             Run mode,                                             8 MHz 2.16 3                                   3
             code
IDD (Run     executed                          Range 1, VCORE=1.8  16 MHz 4.8 5.5 5.5
             from Flash                        V VOS[1:0] = 01
from Flash)
                                                                   32 MHz 9.6 11                          11
                                                                                                                   mA
                         HSI clock source (16  Range 2, VCORE=1.5  16 MHz 4                            5
                         MHz)                  V VOS[1:0] = 10                                            5
                                               Range 1, VCORE=1.8
                                               V VOS[1:0] = 01     32 MHz 9.4 11                          11

                         MSI clock, 65 kHz                         65 kHz 0.05 0.085 0.09
                         MSI clock, 524 kHz
                         MSI clock, 4.2 MHz    Range 3, VCORE=1.2  524 kHz 0.15 0.185 0.19
                                               V VOS[1:0] = 11

                                                                   4.2 MHz 0.9                         1          1

1. Guaranteed by characterization results, not tested in production, unless otherwise specified.
2. Oscillator bypassed (HSEBYP = 1 in RCC_CR register).

                                               DocID024295 Rev 3                                                     49/103

                                                                                                                                          91
Electrical characteristics                                         STM32L100C6, STM32L100R8/RB

Table 17. Current consumption in Run mode, code with data processing running from RAM

                                                                                                        Max(1)

Symbol     Parameter          Conditions                           fHCLK                          Typ           Unit

                                                                                                        105 C

                                                    Range 3,       1 MHz                          200 300
                                                    VCORE=1.2 V
                                                    VOS[1:0] = 11  2 MHz                          380 500 A

                              fHSE = fHCLK          Range 2,       4 MHz                          720 860
                              up to 16 MHz,         VCORE=1.5 V
                              included              VOS[1:0] = 10  4 MHz                          0.9   1
                              fHSE = fHCLK/2 above
                              16 MHz                Range 1,       8 MHz                          1.65  2
                              (PLL ON)(2)           VCORE=1.8 V
                                                    VOS[1:0] = 01  16 MHz                         3.2   3.7
                              HSI clock source
           Supply current in  (16 MHz)              Range 2,       8 MHz                          2     2.5
           Run mode, code                           VCORE=1.5 V
IDD (Run   executed from      MSI clock, 65 kHz     VOS[1:0] = 10  16 MHz                         4     4.5
           RAM, Flash         MSI clock, 524 kHz    Range 1,                                            8.5 mA
from RAM)  switched off       MSI clock, 4.2 MHz    VCORE=1.8 V    32 MHz                         7.7
                                                    VOS[1:0] = 01
                                                                   16 MHz                         3.3   3.8
                                                    Range 3,
                                                    VCORE=1.2 V    32 MHz                         7.8   9.2
                                                    VOS[1:0] = 11
                                                                   65 kHz                         40    80
                                                                                                        160 A
                                                                   524 kHz 110                          820

                                                                   4.2 MHz 700

1. Guaranteed by characterization results, not tested in production, unless otherwise specified.
2. Oscillator bypassed (HSEBYP = 1 in RCC_CR register).

50/103                        DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                            Electrical characteristics

                      Table 18. Current consumption in Sleep mode

Symbol Parameter             Conditions                                           fHCLK Typ                      Max(1)   Unit
                                                                                                             55 C 85 C   A

                                                              Range 3, VCORE=1.2  1 MHz                 80   140   140     A
                                                              V VOS[1:0] = 11     2 MHz                150   210   210     A
                                                                                  4 MHz                280   330   330
                                                                                                       280   400   400
                           fHSE = fHCLK up to                 Range 2, VCORE=1.5  4 MHz                450   550   550
                           16 MHz included,                   V VOS[1:0] = 10     8 MHz                900   1050  1050
                           f1H6SME =HzfH(CPLLKL/2OaNb)o(2v)e                      16 MHz               550   650   650
                                                              Range 1, VCORE=1.8  8 MHz                1050  1200  1200
         Supply                                               V VOS[1:0] = 01     16 MHz               2300  2500  2500
         current in                                           Range 2, VCORE=1.5  32 MHz
         Sleep                                                V VOS[1:0] = 10                          1000  1100  1100
         mode, Flash                                          Range 1, VCORE=1.8  16 MHz
         OFF                                                  V VOS[1:0] = 01                          2300  2500  2500
                                                                                  32 MHz
                           HSI clock source                                                             30    50    50
                           (16 MHz)                                                                     50    70    70
                                                                                                       200   240   240
IDD                   MSI clock, 65 kHz                       Range 3, VCORE=1.2  65 kHz                80   140   140
                      MSI clock, 524 kHz                      V VOS[1:0] = 11     524 kHz              150   210   210
(Sleep)               MSI clock, 4.2 MHz                                          4.2 MHz              290   350   350
                                                                                                       300   400   400
IDD                                                           Range 3, VCORE=1.2  1 MHz                500   600   600
                                                              V VOS[1:0] = 11     2 MHz                1000  1100  1100
(Sleep)                                                                           4 MHz                550   650   650
                                                                                                       1050  1200  1200
                      fHSE = fHCLK up to                      Range 2, VCORE=1.5  4 MHz                2300  2500  2500
                      16 MHz included,                        V VOS[1:0] = 10     8 MHz
                                                              Range 1, VCORE=1.8  16 MHz               1000  1100  1100
         Supply       f1H6SME =HzfH(CPLLKL/2OaNb)o(2v)e       V VOS[1:0] = 01     8 MHz
         current in                                                               16 MHz               2300  2500  2500
                                                                                  32 MHz
         Sleep                                                                                          40    70    70
                                                                                                        60    90    90
         mode, Flash
                                                                                                       210   250   250
         ON

                      HSI clock source (16                    Range 2, VCORE=1.5  16 MHz
                      MHz)                                    V VOS[1:0] = 10     32 MHz
                                                              Range 1, VCORE=1.8
                                                              V VOS[1:0] = 01

         Supply       MSI clock, 65 kHz                                                        65 kHz

         current in   MSI clock, 524 kHz                      Range 3, VCORE=1.2V 524 kHz
         Sleep                                                VOS[1:0] = 11

         mode, Flash  MSI clock, 4.2 MHz                                                      4.2 MHz
         ON

1. Guaranteed by characterization results, not tested in production, unless otherwise specified.
2. Oscillator bypassed (HSEBYP = 1 in RCC_CR register)

                                                              DocID024295 Rev 3                                           51/103

                                                                                                                                               91
Electrical characteristics                                         STM32L100C6, STM32L100R8/RB

                      Table 19. Current consumption in Low power run mode

Symbol Parameter                   Conditions                                Typ   Max                                   Unit

                                                                                    (1)

                      All          MSI clock, 65 kHz TA = -40 C to 25 C    9     12

                      peripherals  fHCLK = 32 kHz      TA = 85 C            17.5  24
                      OFF, code

                      executed MSI clock, 65 kHz TA = -40 C to 25 C        14    17

                      from RAM,    fHCLK = 65 kHz      TA = 85 C            22    29
                      Flash

                      switched                         TA = -40 C to 25 C  37    42

         Supply       OFF, VDD     MSI clock, 131 kHz  TA = 55 C            37    42
         current in   from 1.8 V   fHCLK = 131 kHz     TA = 85 C            37
                      to 3.6 V                                                     42
IDD (LP
         Low power
Run)     run mode                  MSI clock, 65 kHz   TA = -40 C to 25 C  24    32
                                   fHCLK = 32 kHz      TA = 85 C            33
                      All                                                          42                                    A
                      peripherals

                      OFF, code MSI clock, 65 kHz TA = -40 C to 25 C       31    40

                      executed     fHCLK = 65 kHz      TA = 85 C            40    48
                      from Flash,

                      VDD from                         TA = -40 C to 25 C  48    58

                      1.8 V to     MSI clock, 131 kHz  TA = 55 C            54    63
                      3.6 V        fHCLK = 131 kHz

                                                       TA = 85 C            56    65

IDD Max  Max allowed  VDD from     -                   -                     -     200
(LP      current in   1.8 V to
Run)(2)  Low power    3.6 V
         run mode

1. Guaranteed by characterization results, not tested in production, unless otherwise specified.
2. This limitation is related to the consumption of the CPU core and the peripherals that are powered by the regulator.

     Consumption of the I/Os is not included in this limitation.

52/103                             DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                              Electrical characteristics

            Table 20. Current consumption in Low power sleep mode

Symbol      Parameter                    Conditions                                Typ            Max   Unit

                                                                                                   (1)

                                         MSI clock, 65 kHz

                                         fHCLK = 32 kHz      TA = -40 C to 25 C 4.4 -
                                         Flash OFF

                                         MSI clock, 65 kHz TA = -40 C to 25 C 17.5 25

                             All         fHCLK = 32 kHz      TA = 85 C            22 27

                             peripherals Flash ON

                             OFF, VDD    MSI clock, 65 kHz   TA = -40 C to 25 C  18             26
                             from 1.8 V
                                         fHCLK = 65 kHz,
                             to 3.6 V    Flash ON            TA = 85 C            23 28

            Supply                       MSI clock, 131 kHz TA = -40 C to 25 C 22 30

IDD (LP     current in
Sleep)
            Low power                    fHCLK = 131 kHz,    TA = 55 C            24 32
            sleep                        Flash ON            TA = 85 C            26 34
            mode

                                         MSI clock, 65 kHz TA = -40 C to 25 C 17.5 25 A

                             TIM9 and fHCLK = 32 kHz         TA = 85 C            22 27

                             USART1      MSI clock, 65 kHz TA = -40 C to 25 C 18                26
                             enabled,
                             Flash ON, fHCLK = 65 kHz
                                                             TA = 85 C            23 28

                             VDD from    MSI clock, 131 kHz  TA = -40 C to 25 C 22              30
                             1.8 V to    fHCLK = 131 kHz                                          32
                             3.6 V                           TA = 55 C            24

                                                             TA = 85 C            26 34

            Max

IDD Max     allowed          VDD from    -                   -                     - 200
(LP Sleep)  current in       1.8 V to
            Low power        3.6 V
            Sleep

            mode

1. Guaranteed by characterization results, not tested in production, unless otherwise specified.

                                  DocID024295 Rev 3                                                     53/103

                                                                                                                             91
Electrical characteristics                                            STM32L100C6, STM32L100R8/RB

                    Table 21. Typical and maximum current consumptions in Stop mode

        Symbol Parameter                             Conditions                           Typ   Max     Unit

                                                                                           (1)  (1)(2)

                                                                      TA = -40C to 25C  1.2   2.75
                                                                      VDD = 1.8 V

                                                            LCD       TA = -40C to 25C 1.4    4
                                                            OFF
                                                                      TA = 55C           2.6 6

                                    RTC clocked by LSI,               TA= 85C            4.8 10
                                    regulator in LP mode,
                                                            LCD ON TA = -40C to 25C 3.3       6
                                    HSI and HSE OFF

                                    (no independent         (static   TA = 55C           4.5 8
                                    watchdog)               duty)(3)  TA= 85C            6.6 12

                                                            LCD ON TA = -40C to 25C 7.7 10

                                                              (1/8    TA = 55C           8.6 12
                                                            duty)(4)  TA= 85C            10.7 16

                    Supply current                          LCD       TA = -40C to 25C 1.6 4
                    in Stop mode                            OFF
        IDD (Stop   with RTC                                          TA = 55C           2.7 6 A
                    enabled
        with RTC)                                                     TA= 85C            4.8 10

                                    RTC clocked by LSE

                                    external clock (32.768  LCD ON    TA = -40C to 25C  3.6   6
                                    kHz), regulator in LP    (static  TA = 55C           4.6   8
                                    mode, HSI and HSE       duty)(3)  TA= 85C            6.7   12
                                    OFF (no independent

                                    watchdog)               LCD ON TA = -40C to 25C 7.6 10

                                                              (1/8    TA = 55C           8.6 12
                                                            duty)(4)  TA= 85C            10.7 16

                                                                      TA = -40C to 25C  1.45  -
                                                                      VDD = 1.8 V
                                    RTC clocked by LSE
                                    (no independent         LCD       TA = -40C to 25C  1.9   -
                                    watchdog)(5)            OFF       VDD = 3.0 V

                                                                      TA = -40C to 25C  2.2   -
                                                                      VDD = 3.6 V

                                    Regulator in LP mode, HSI and

                                         HSE OFF, independent         TA = -40C to 25C 1.1 2.2
                    Supply current watchdog and LSI enabled

        IDD (Stop)  in Stop mode    Regulator in LP mode, LSI, HSI    TA = -40C to 25C  0.5   0.9     A
                    (RTCdisabled)
                                    and HSE OFF (no independent TA = 55C                 1.9 5

                                    watchdog)                         TA= 85C            3.7 8

54/103                              DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                            Electrical characteristics

              Table 21. Typical and maximum current consumptions in Stop mode (continued)

          Symbol Parameter                                               Conditions                                     Typ     Max        Unit

                                                                                                                         (1)    (1)(2)

                      RMS (root         MSI = 4.2 MHz                                                                      2       -
                      mean square)      MSI = 1.05 MHz
                      supply current                                                                                    1.45 -
                      during wakeup     MSI = 65 kHz(6)
          IDD (WU     time when                                                            VDD = 3.0 V                                     mA
                      exiting from                                                         TA = -40C to 25C
          from Stop)  Stop mode                                                                                         1.45 -

          1.  The typical  values  are  given  for  VDD  =  3.0  V  and  max  values  are  given  for  VDD  =  3.6  V,  unless  otherwise
              specified.

          2. Guaranteed by characterization results, not tested in production, unless otherwise specified.

          3. LCD enabled with external VLCD, static duty, division ratio = 256, all pixels active, no LCD connected.

          4. LCD enabled with external VLCD, 1/8 duty, 1/3 bias, division ratio = 64, all pixels active, no LCD
               connected.

          5. Based on characterization done with a 32.768 kHz crystal (MC306-G-06Q-32.768, manufacturer JFVNY)
               with two 6.8pF loading capacitors.

          6. When MSI = 64 kHz, the RMS current is measured over the first 15 s following the wakeup event. For the
               remaining time of the wakeup period, the current is similar to the Run mode current.

          Table 22. Typical and maximum current consumptions in Standby mode

Symbol        Parameter                             Conditions                                                      Typ(1)      Max        Unit

                                                                                                                                (1)(2)

                                                                              TA = -40 C to 25 C                      0.9     -
                                                                              VDD = 1.8 V

                                        RTC clocked by LSI (no                TA = -40 C to 25 C                      1.1     1.8
                                        independent watchdog)
                                                                              TA = 55 C                                1.42 2.5

   IDD Supply current in Standby                                              TA= 85 C                                 1.87 3
(Standby mode with RTC enabled
                                                                              TA = -40 C to 25 C                      1       -
with RTC)                                                                     VDD = 1.8 V

                                        RTC clocked by LSE (no                TA = -40 C to 25 C                      1.33    2.9        A
                                        independent watchdog)(3)
                                                                              TA = 55 C                                1.59 3.4

                                                                              TA= 85 C                                 2.01 4.3

                                        Independent watchdog                  TA = -40 C to 25 C 1.1 1.6
                                        and LSI enabled

   IDD Supply current in Standby                                              TA = -40 C to 25 C                      0.3 0.55
(Standby) mode with RTC disabled                                              TA = 55 C
                                        Independent watchdog                  TA = 85 C                                0.5 0.8
                                        and LSI OFF

                                                                                                                        1       1.7

IDD (WU   RMS supply current during                              -            VDD = 3.0 V                               1       - mA
          wakeup time when exiting                                            TA = -40 C to 25 C
   from   from Standby mode
Standby)

1. The typical values are given for VDD = 3.0 V and max values are given for VDD = 3.6 V, unless otherwise specified.
2. Guaranteed by characterization results, not tested in production, unless otherwise specified.

3. Based on characterization done with a 32.768 kHz crystal (MC306-G-06Q-32.768, manufacturer JFVNY) with two 6.8pF
     loading capacitors.

                                                    DocID024295 Rev 3                                                                   55/103

                                                                                                                                                             91
Electrical characteristics                                     STM32L100C6, STM32L100R8/RB

        On-chip peripheral current consumption

        The current consumption of the on-chip peripherals is given in the following table. The MCU
        is placed under the following conditions:
         all I/O pins are in input mode with a static value at VDD or VSS (no load)
         all peripherals are disabled unless otherwise mentioned
         the given value is calculated by measuring the current consumption

               with all peripherals clocked off
               with only one peripheral clocked on

                            Table 23. Peripheral current consumption(1)

                               Typical consumption, VDD = 3.0 V, TA = 25 C

        Peripheral             Range 1,       Range 2,       Range 3,     Low power       Unit
                            VCORE=1.8 V    VCORE=1.5 V    VCORE=1.2 V    sleep and run
                            VOS[1:0] = 01  VOS[1:0] = 10  VOS[1:0] = 11                 A/MHz
                                                                                        (fHCLK)
        TIM2                13             10.5           8              10.5
                                                                                        A/MHz
        TIM3                14             12             9              12             (fHCLK)

        TIM4                12.5           10.5           8              11

        TIM6                5.5            4.5            3.5            4.5

        TIM7                5.5            5              3.5            4.5

        LCD                 5.5            5              3.5                5

        WWDG                4              3.5            2.5            3.5

APB1    SPI2                5.5            5              4                  5
APB2
        USART2              9              8              5.5            8.5

        USART3              10.5           9              6                  8

        I2C1                8.5            7              5.5            7.5

        I2C2                8.5            7              5.5            6.5

        USB                 12.5           10             6.5            10

        PWR                 4.5            4              3              3.5

        DAC                 9              7.5            6                  7

        COMP                4.5            4              3.5            4.5

        SYSCFG & RI         3              2.5            2              2.5

        TIM9                9              7.5            6                  7

        TIM10               6.5            5.5            4.5            5.5

        TIM11               7              6              4.5            5.5
        ADC(2)
                            11.5           9.5            8                  9

        SPI1                5              4.5            3                  4

        USART1              9              7.5            6              7.5

56/103                            DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                          Electrical characteristics

                                 Table 23. Peripheral current consumption(1) (continued)

                                               Typical consumption, VDD = 3.0 V, TA = 25 C

              Peripheral                Range 1,       Range 2,          Range 3,     Low power     Unit
                                     VCORE=1.8 V    VCORE=1.5 V       VCORE=1.2 V    sleep and run
                                     VOS[1:0] = 01  VOS[1:0] = 10     VOS[1:0] = 11

                          GPIOA             5               4.5         3.5                  4

                          GPIOB             5               4.5         3.5          4.5

                          GPIOC             5               4.5         3.5          4.5

                          GPIOD             5               4.5         3.5          4.5

AHB                       GPIOH             4               4           3            3.5            A/MHz
                          CRC
                                            1               0.5         0.5          0.5            (fHCLK)

                          FLASH             13              11.5        9            18.5

                          DMA1              12              10          8            10.5

All enabled                                 166             138         106          130

IDD (RTC)                                                         0.47

IDD (LCD)                                                          3.1
                                                                  1450
IDD          (3)                                                  340
     (ADC)

IDD          (4)
     (DAC)

IDD (COMP1)                                                       0.16                              A

IDD (COMP2)               Slow mode                                2

                          Fast mode                                5

IDD  (PVD  /         (5)                                          2.6
              BOR)

IDD (IWDG)                                                        0.25

1.  Dm(foLaololtodwawebpinianogswbeceodortnhorduncintadi/ossifnelfeesser.:epNfHn),oCtifaLAI/KlPOIB=D1pD3i=n2msfHMetCaoHLsgzKug,rl(iefRnAmgaP.enBNng2teo=bt1fetH)et,wCsfLtHeeKCed,LndKinae=lfplar1puo6eldtrMuippcrHhetieszorcna(aR.lsleaOrnvgFaeFlu2ae)n, ffooHrnCeeLaKpce=hr4ippehMreiHprahzle(wrRaiatlh.nTgchleoec3kC),PefHnUCaibLsKlein=d,S6inl4eketHhpez

2. HSI oscillator is OFF for this measure.

3. Data based on a differential IDD measurement between ADC in reset configuration and continuous ADC conversion (HSI
     consumption not included).

4. Data based on a differential IDD measurement between DAC in reset configuration and continuous DAC conversion of
     VDD/2. DAC is in buffered mode, output is left floating.

5. Including supply current of internal reference voltage.

6.3.5             Wakeup time from Low power mode

                  The wakeup times given in the following table are measured with the MSI RC oscillator. The
                  clock source used to wake up the device depends on the current operating mode:
                   Sleep mode: the clock source is the clock that was set before entering Sleep mode
                   Stop mode: the clock source is the MSI oscillator in the range configured before

                        entering Stop mode
                   Standby mode: the clock source is the MSI oscillator running at 2.1 MHz

                                                 DocID024295 Rev 3                                                                                                                                                                                                                                                                                           57/103

                                                                                                                                                                                                                                                                                                                                                                                  91
Electrical characteristics                               STM32L100C6, STM32L100R8/RB

        All timings are derived from tests performed under ambient temperature and VDD supply
        voltage conditions summarized in Table 12.

                            Table 24. Low-power mode wakeup timings

        Symbol              Parameter                    Conditions              Typ Max(1) Unit

          tWUSLEEP          Wakeup from Sleep mode       fHCLK = 32 MHz          0.36 -
        tWUSLEEP_LP
                            Wakeup from Low-power sleep  fHCLK = 262 kHz         32                      -
                            mode                         Flash enabled
                            fHCLK = 262 kHz                                      34                      -
                                                         fHCLK = 262 kHz
                                                         Flash switched OFF

                            Wakeup from Stop mode,       fHCLK = fMSI = 4.2 MHz  8.2                     -
                            regulator in Run mode

                                                         fHCLK = fMSI = 4.2 MHz  8.2                     9.3
                                                         Voltage Ranges 1 and 2

                                                         fHCLK = fMSI = 4.2 MHz  7.8 11.2 s
                                                         Voltage Range 3

        tWUSTOP             Wakeup from Stop mode,       fHCLK = fMSI = 2.1 MHz  10                      12
                            regulator in low power mode
                                                         fHCLK = fMSI = 1.05 MHz 15.5 20

                                                         fHCLK = fMSI = 524 kHz  29                      35

                                                         fHCLK = fMSI = 262 kHz  53                      63

                                                         fHCLK = fMSI = 131 kHz  105 118

                                                         fHCLK = MSI = 65 kHz    210 237

                            Wakeup from Standby mode     fHCLK = MSI = 2.1 MHz   50 103
                            FWU bit = 1
        tWUSTDBY
                            Wakeup from Standby mode
                            FWU bit = 0                  fHCLK = MSI = 2.1 MHz   2.5 3.2 ms

        1. Guaranteed by characterization results, not tested in production, unless otherwise specified

58/103                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                 Electrical characteristics

6.3.6  External clock source characteristics

       High-speed external user clock generated from an external source

       In bypass mode the HSE oscillator is switched off and the input pin is a standard GPIO. The
       external clock signal has to respect the I/O characteristics in Section 6.3.13. However, the
       recommended clock input waveform is shown in Figure 11.

                 Table 25. High-speed external user clock characteristics(1)

       Symbol                    Parameter                 Conditions Min Typ Max Unit

                 User external clock source                CSS is on or     1
                 frequency                                 PLL is used
       fHSE_ext                                                                      8    32 MHz
                                                           CSS is off, PLL
                                                               not used     0

       VHSEH OSC_IN input pin high level voltage                            0.7VDD -      VDD

       VHSEL OSC_IN input pin low level voltage                             VSS           0.3VDD

       twh(HSE)  OSC_IN high or low time                   -                12       -    -
       twl(HSE)  OSC_IN rise or fall time
        tr(HSE)                                                                                   ns
        tf(HSE)
                                                                            -        -    20

       Cin(HSE) OSC_IN input capacitance                   -                -        2.6  -       pF

       1. Guaranteed by design, not tested in production.

                 Figure 11. High-speed external clock source AC timing diagram

                                                           WZ+6(+

       9+6(+     
        9+6(/   

                         WU+6(             WI+6(                            WZ+6(/                        W
                                 7+6(                                                        069

                                 DocID024295 Rev 3                                                59/103

                                                                                                                       91
Electrical characteristics                                          STM32L100C6, STM32L100R8/RB

        Low-speed external user clock generated from an external source

        The characteristics given in the following table result from tests performed using a low-
        speed external clock source, and under ambient temperature and supply voltage conditions
        summarized in Table 12.

                            Table 26. Low-speed external user clock characteristics(1)

        Symbol                         Parameter                    Min           Typ         Max     Unit
                                                                                                      kHz
        fLSE_ext User external clock source frequency                   1         32.768       1000
                                                                    0.7VDD            -         VDD     -
        VLSEH OSC32_IN input pin high level voltage                                   -       0.3VDD    -
                                                                      VSS
        VLSEL OSC32_IN input pin low level voltage                                    -           -    ns
                                                                      465
        twh(LSE)            OSC32_IN high or low time                                                  pF
        twl(LSE)

        tr(LSE)             OSC32_IN rise or fall time                      -              -     10
        tf(LSE)

        CIN(LSE) OSC32_IN input capacitance                                 -     0.6             -

        1. Guaranteed by design, not tested in production

                  Figure 12. Low-speed external clock source AC timing diagram

                                                                   WZ/6(+

        9/6(+
                        

                     
        9/6(/

                            WU/6(                       WI/6(                     WZ/6(/              W

                                       7/6(

                                                                                                     069

        High-speed external clock generated from a crystal/ceramic resonator

        The high-speed external (HSE) clock can be supplied with a 1 to 24 MHz crystal/ceramic
        resonator oscillator. All the information given in this paragraph are based on
        characterization results obtained with typical external components specified in Table 27. In
        the application, the resonator and the load capacitors have to be placed as close as
        possible to the oscillator pins in order to minimize output distortion and startup stabilization
        time. Refer to the crystal resonator manufacturer for more details on the resonator
        characteristics (frequency, package, accuracy).

                                    Table 27. HSE oscillator characteristics(1)(2)

        Symbol              Parameter                   Conditions             Min Typ        Max     Unit
                                                                                                      MHz
        fOSC_IN Oscillator frequency                            -              1              24       k
           RF Feedback resistor
                                                                -                 200         -

60/103                                 DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                              Electrical characteristics

                            Table 27. HSE oscillator characteristics(1)(2) (continued)

Symbol                      Parameter          Conditions             Min Typ                             Max   Unit

          Recommended load

    C     capacitance versus                   RS = 30                - 20                                -                       pF
          equivalent serial resistance
          of the crystal (RS)(3)

    IHSE HSE driving current                   VDD= 3.3 V, VIN = VSS  -  -                                3     mA
                                                   with 30 pF load

IDD(HSE)  HSE oscillator power                    C = 20 pF            --            2.5 (startup)
          consumption                          fOSC = 16 MHz           --          0.7 (stabilized)
                                                                      3.5 -
                                                  C = 10 pF                                                  mA
                                               fOSC = 16 MHz                         2.5 (startup)
                                                                                   0.46 (stabilized)
                                                    Startup
    gm Oscillator transconductance                                                                        -     mA
                                                                                                                /V

tSU((4H)SE) Startup time                       VDD is stabilized      -1                                  -                       ms

1. Resonator characteristics given by the crystal/ceramic resonator manufacturer.

2. Guaranteed by characterization results, not tested in production.

3. The relatively low value of the RF resistor offers a good protection against issues resulting from use in a
     humid environment, due to the induced leakage and the bias condition change. However, it is
     recommended to take this point into account if the MCU is used in tough humidity conditions.

4.  otSsUc(iHllaSEtio) nis  the startup  time  measured from the moment it is enabled (by software) to    a stabilized 8 MHz
                            is reached.  This  value is measured for a standard crystal resonator and it  can vary significantly
    with the crystal manufacturer.

For CL1 and CL2, it is recommended to use high-quality external ceramic capacitors in the
5 pF to 25 pF range (typ.), designed for high-frequency applications, and selected to match
the requirements of the crystal or resonator (see Figure 13). CL1 and CL2 are usually the
same size. The crystal manufacturer typically specifies a load capacitance which is the
series combination of CL1 and CL2. PCB and MCU pin capacitance must be included (10 pF
can be used as a rough estimate of the combined pin and board capacitance) when sizing
CL1 and CL2. Refer to the application note AN2867 "Oscillator design guide for ST
microcontrollers" available from the ST website www.st.com.

                                               DocID024295 Rev 3                                               61/103

                                                                                                                                    91
Electrical characteristics                                                                     STM32L100C6, STM32L100R8/RB

                                                       Figure 13. HSE oscillator circuit diagram

            5P                                                                                                                    I+6(WRFRUH
                                                                                                         5)
            /P    &2
                                                                                                         JP
            &P                                         &/                                                                &RQVXPSWLRQ
                5HVRQDWRU                                                           26&B,1                                  FRQWURO

                                                                       5HVRQDWRU

                                                                                                                                                 670

                                                                                  26&B287
                                                       &/

                                                                                                                                                 DLE

        1. REXT value depends on the crystal characteristics.

        Low-speed external clock generated from a crystal/ceramic resonator

        The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal/ceramic
        resonator oscillator. All the information given in this paragraph are based on
        characterization results obtained with typical external components specified in Table 12. In
        the application, the resonator and the load capacitors have to be placed as close as
        possible to the oscillator pins in order to minimize output distortion and startup stabilization
        time. Refer to the crystal resonator manufacturer for more details on the resonator
        characteristics (frequency, package, accuracy).

                           Table 28. LSE oscillator characteristics (fLSE = 32.768 kHz)(1)

            Symbol                                     Parameter                            Conditions         Min Typ Max Unit

            fLSE       Low speed external oscillator                                        -                  - 32.768 - kHz
                       frequency

            RF         Feedback resistor                                                    -                  -  1.2                         -  M

                       Recommended load capacitance
            C(2) versus equivalent serial
                       resistance of the crystal (RS)(3)                                    RS = 30 k          -  8                           -  pF

            ILSE LSE driving current                                              VDD = 3.3 V, VIN = VSS -        -    1.1 A

                                                                                            VDD = 1.8 V        -  450                         -

            IDD (LSE)  LSE oscillator current                                               VDD = 3.0 V        -  600                         -  nA
                       consumption

                                                                                            VDD = 3.6V         -  750                         -

            gm         Oscillator transconductance                                          -                  3  -                           - A/V

        tSU(LSE)(4) Startup time                                                            VDD is stabilized  -  1                           -        s

        1. Guaranteed by characterization results, not tested in production.

        2. Refer to the note and caution paragraphs below the table, and to the application note AN2867 "Oscillator
             design guide for ST microcontrollers".

        3. The oscillator selection can be optimized in terms of supply current using an high quality resonator with
             small RS value for example MSIV-TIN32.768kHz. Refer to crystal manufacturer for more details.

        4.  3t2SU.7(L6S8Ek) Hiszthoescsiltlaarttiuopn  time measured from the     moment it is enabled (by software) to a stabilized             vary
                                                       is reached. This value is  measured for a standard crystal resonator and it can
            significantly with the crystal manufacturer.

62/103                                                 DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                      Electrical characteristics

Note:     For CL1 and CL2, it is recommended to use high-quality ceramic capacitors in the 5 pF to
Caution:  15 pF range selected to match the requirements of the crystal or resonator (see Figure 14 ).
          CL1 and CL2, are usually the same size. The crystal manufacturer typically specifies a load
          capacitance which is the series combination of CL1 and CL2.
          Load capacitance CL has the following formula: CL = CL1 x CL2 / (CL1 + CL2) + Cstray
          where Cstray is the pin capacitance and board or trace PCB-related capacitance. Typically,
          it is between 2 pF and 7 pF.

          To avoid exceeding the maximum value of CL1 and CL2 (15 pF) it is strongly recommended
          to use a resonator with a load capacitance CL  7 pF. Never use a resonator with a load
          capacitance of 12.5 pF.
          Example: if you choose a resonator with a load capacitance of CL = 6 pF and Cstray = 2 pF,
          then CL1 = CL2 = 8 pF.

          Figure 14. Typical application with a 32.768 kHz crystal

          2ESONATORWITH                           /3#?).                "IAS            F,3%
          INTEGRATEDCAPACITORS                                   2&  CONTROLLED  34-,XX

                         #,                       /3#?/5 4              GAIN

                                       K( Z
                                       RESONATOR

                         #,

                                                                                              AI

                             DocID024295 Rev 3                                                63/103

                                                                                                                   91
Electrical characteristics                                                    STM32L100C6, STM32L100R8/RB

6.3.7   Internal clock source characteristics

        The parameters given in the following table are derived from tests performed under ambient
        temperature and VDD supply voltage conditions summarized in Table 12.

        High-speed internal (HSI) RC oscillator

                                     Table 29. HSI oscillator characteristics

        Symbol              Parameter                       Conditions               Min Typ Max Unit

        fHSI         Frequency                VDD = 3.0 V                             -               16   - MHz

        TRIM  (1)(2) HSI user-trimmed Trimming code is not a multiple of 16 - 0.4 0.7 %
                     resolution
                                              Trimming code is a multiple of 16       -               - 1.5 %

        ACCHSI(2)           -                 VDDA = 1.8 V to 3.6 V                   -10 - +10 %
                                              TA = -40 to 85 C                        - 3.7 6 s
        tSU(HSI)(2)  HSI oscillator
                     startup time                                     -

        IDD(HSI)(2)  HSI oscillator                         -                         - 100 140 A
                     power consumption

        1. The trimming step differs depending on the trimming code. It is usually negative on the codes which are
             multiples of 16 (0x00, 0x10, 0x20, 0x30...0xE0).

        2. Guaranteed by characterization results, not tested in production.

        Low-speed internal (LSI) RC oscillator

                                     Table 30. LSI oscillator characteristics

        Symbol                       Parameter                           Min     Typ                  Max  Unit
                                                                                                           kHz
        fLSI(1)      LSI frequency                                       26      38                   56
                                                                                                            %
         DLSI(2)     LSI oscillator frequency drift                      -10     -                    4
                     0C TA  85C                                                                           s
        tsu(LSI)(3)  LSI oscillator startup time                         -       -                    200   nA
        IDD(LSI)(3)
                     LSI oscillator power consumption                    -       400                  510

        1. Guaranteed by test in production.

        2. This is a deviation for an individual part, once the initial frequency has been measured.

        3. Guaranteed by design, not tested in production.

64/103                                        DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                  Electrical characteristics

Multi-speed internal (MSI) RC oscillator

                             Table 31. MSI oscillator characteristics

Symbol                       Parameter                       Condition Typ Max Unit

                                                             MSI range 0 65.5 -

                                                             MSI range 1 131 -
                                                                                                     kHz

                                                             MSI range 2 262 -

fMSI           Frequency after factory calibration, done at  MSI range 3 524 -
               VDD= 3.3 V and TA = 25 C
                                                             MSI range 4 1.05 -

                                                             MSI range 5 2.1 - MHz

                                                             MSI range 6 4.2 -

ACCMSI Frequency error after factory calibration             -                0.5 - %

DTEMP(MSI)(1)  MSI oscillator frequency drift                -                10 - %
               0 C TA 85 C

DVOLT(MSI)(1)  MSI oscillator frequency drift                -                - 2.5 %/V
               1.8 V VDD 3.6 V, TA = 25 C

                                                             MSI range 0 0.75 -

                                                             MSI range 1      1  -

                                                             MSI range 2 1.5 -

IDD(MSI)(2) MSI oscillator power consumption                 MSI range 3 2.5 - A

                                                             MSI range 4 4.5 -

                                                             MSI range 5      8  -

                                                             MSI range 6 15 -

                                                             MSI range 0      30 -

                                                             MSI range 1      20 -

                                                             MSI range 2      15 -

                                                             MSI range 3      10 -

tSU(MSI) MSI oscillator startup time                         MSI range 4      6  -  s
                                                             MSI range 5
                                                                              5  -

                                                             MSI range 6,
                                                             Voltage range 1 3.5 -
                                                             and 2

                                                             MSI range 6,     5  -
                                                             Voltage range 3

                             DocID024295 Rev 3                                      65/103

                                                                                                         91
Electrical characteristics                                                    STM32L100C6, STM32L100R8/RB

                            Table 31. MSI oscillator characteristics (continued)

        Symbol               Parameter                                        Condition Typ Max Unit

                                                                              MSI range 0                 -  40
                                                                                                             20
                                                                              MSI range 1                 -  10
                                                                                                              4
                                                                              MSI range 2                 -  2.5

                                                                              MSI range 3                 -           s
                                                                                                              2
        tSTAB(MSI)(2) MSI oscillator stabilization time                       MSI range 4                 -
         fOVER(MSI) MSI oscillator frequency overshoot                                                        2
                                                                              MSI range 5                 -
                                                                                                              3
                                                                              MSI range 6,
                                                                              Voltage range 1 -               4
                                                                              and 2                                  MHz

                                                                              MSI range 3,                -   6
                                                                              Voltage Range 3

                                                                              Any range to                -
                                                                              range 5

                                                                              Any range to                -
                                                                              range 6

        1. This is a deviation for an individual part, once the initial frequency has been measured.
        2. Guaranteed by characterization results, not tested in production.

6.3.8   PLL characteristics

        The parameters given in Table 32 are derived from tests performed under ambient
        temperature and VDD supply voltage conditions summarized in Table 12.

                             Table 32. PLL characteristics

                                                                              Value

        Symbol               Parameter                                                      Max(1)           Unit

                                                         Min                  Typ

        fPLL_IN             PLL input clock(2)           2                    -                       24     MHz
                            PLL input clock duty cycle
                                                         45                   -                       55     %

        fPLL_OUT            PLL output clock             2                    -                       32     MHz
        tLOCK
                            PLL lock time                -                    115                     160    s
                            PLL input = 16 MHz
                            PLL VCO = 96 MHz

        Jitter              Cycle-to-cycle jitter        -                    -             600            ps

        IDDA(PLL)           Current consumption on VDDA  -                    220                     450    A
        IDD(PLL)            Current consumption on VDD
                                                         -                    120                     150

        1. Guaranteed by characterization results, not tested in production.

        2. Take care of using the appropriate multiplier factors so as to have PLL input clock values compatible with
             the range defined by fPLL_OUT.

66/103                       DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                            Electrical characteristics

6.3.9  Memory characteristics

       The characteristics are given at TA = -40 to 85 C unless otherwise specified.

       RAM memory

                             Table 33. RAM and hardware registers

       Symbol  Parameter                                   Conditions     Min Typ Max Unit

       VRM Data retention mode(1) STOP mode (or RESET)                    1.8     -       -                      V

       1. Minimum supply voltage without losing data stored in RAM (in Stop mode or under Reset) or in hardware
            registers (only in Stop mode).

       Flash memory and data EEPROM

               Table 34. Flash memory and data EEPROM characteristics

       Symbol  Parameter                                   Conditions  Min Typ Max(1) Unit

       VDD     Operating voltage                           -           1.8     -       3.6                       V
               Read / Write / Erase

       tprog   Programming time for  Erasing                           -       3.28 3.94     ms
               word or half-page     Programming
                                                                       -       3.28 3.94

                 Average current during                                -       300     -     A
                 whole program/erase
                 operation                                             -       1.5     2.5 mA
       IDD Maximum current (peak) TA = 25 C, VDD = 3.6 V
                 during program/erase
                 operation

       1. Guaranteed by design, not tested in production.

                                     DocID024295 Rev 3                                       67/103

                                                                                                                  91
Electrical characteristics                                                    STM32L100C6, STM32L100R8/RB

                 Table 35. Flash memory, data EEPROM endurance and data retention

        Symbol              Parameter                            Conditions          Value           Unit
                                                                              Min(1) Typ Max

                 Cycling (erase / write )                   TA = -40C to     1           -  -
                 Program memory                             85 C                                 kcycles
        NCYC(2)
                 Cycling (erase / write )                                                    -
                 EEPROM data memory                                           100 -

        tRET(2)  Data retention (program memory) after      TRET = +85 C     10 - -
                 1 kcycle at TA = 85 C                                                              years

                 Data retention (EEPROM data memory)                          10 - -
                 after 100 kcycles at TA = 85 C

        1. Guaranteed by characterization results, not tested in production.
        2. Characterization is done according to JEDEC JESD22-A117.

6.3.10  EMC characteristics

        Susceptibility tests are performed on a sample basis during device characterization.

        Functional EMS (electromagnetic susceptibility)

        While a simple application is executed on the device (toggling 2 LEDs through I/O ports).
        the device is stressed by two electromagnetic events until a failure occurs. The failure is
        indicated by the LEDs:
         Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until

              a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard.
         FTB: A Burst of Fast Transient voltage (positive and negative) is applied to VDD and

              VSS through a 100 pF capacitor, until a functional disturbance occurs. This test is
              compliant with the IEC 61000-4-4 standard.

        A device reset allows normal operations to be resumed.

        The test results are given in Table 36. They are based on the EMS levels and classes
        defined in application note AN1709.

                            Table 36. EMS characteristics

        Symbol              Parameter                                         Conditions             Level/
                                                                                                     Class

        VFESD    Voltage limits to be applied on any I/O pin to  VDD = 3.3 V, LQFP100, TA = +25 C,  2B
                 induce a functional disturbance                 fHCLK = 32 MHz
                                                                 conforms to IEC 61000-4-2

        VEFTB    Fast transient voltage burst limits to be       VDD = 3.3 V, LQFP100, TA = +25      4A
                 applied through 100 pF on VDD and VSS           C,
                 pins to induce a functional disturbance         fHCLK = 32 MHz
                                                                 conforms to IEC 61000-4-4

68/103                      DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                          Electrical characteristics

        Designing hardened software to avoid noise problems

        EMC characterization and optimization are performed at component level with a typical
        application environment and simplified MCU software. It should be noted that good EMC
        performance is highly dependent on the user application and the software in particular.

        Therefore it is recommended that the user applies EMC software optimization and
        prequalification tests in relation with the EMC level requested for his application.

        Software recommendations

        The software flowchart must include the management of runaway conditions such as:
         Corrupted program counter
         Unexpected reset
         Critical data corruption (control registers...)

        Prequalification trials

        Most of the common failures (unexpected reset and program counter corruption) can be
        reproduced by manually forcing a low state on the NRST pin or the oscillator pins for 1
        second.

        To complete these trials, ESD stress can be applied directly on the device, over the range of
        specification values. When unexpected behavior is detected, the software can be hardened
        to prevent unrecoverable errors occurring (see application note AN1015).

        Electromagnetic Interference (EMI)

        The electromagnetic field emitted by the device are monitored while a simple application is
        executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with
        IEC 61967-2 standard which specifies the test board and the pin loading.

                                 Table 37. EMI characteristics

                                                                Max vs. frequency range

Symbol  Parameter  Conditions          Monitored        4 MHz         16 MHz   32 MHz    Unit
  SEMI                              frequency band                             voltage
                                                       voltage        voltage  Range 1   dBV
                                                       Range 3       Range 2                -

                   VDD = 3.3 V,     0.1 to 30 MHz               3    -6        -5

                   TA = 25 C,      30 to 130 MHz               18   4         -7
        Peak level LQFP100 package
                   compliant with IEC 130 MHz to 1GHz           15   5         -7

                   61967-2          SAE EMI Level               2.5  2         1

                                    DocID024295 Rev 3                                    69/103

                                                                                                              91
Electrical characteristics                                                    STM32L100C6, STM32L100R8/RB

6.3.11  Electrical sensitivity characteristics

        Based on three different tests (ESD, LU) using specific measurement methods, the device is
        stressed in order to determine its performance in terms of electrical sensitivity.

        Electrostatic discharge (ESD)

        Electrostatic discharges (a positive then a negative pulse separated by 1 second) are
        applied to the pins of each sample according to each pin combination. The sample size
        depends on the number of supply pins in the device (3 parts (n+1) supply pins). This test
        conforms to the JESD22-A114/C101 standard.

                            Table 38. ESD absolute maximum ratings

        Symbol              Ratings              Conditions                   Class  Maximum    Unit
                                                                                      value(1)

        VESD(HBM)  Electrostatic discharge       TA = +25 C, conforming to   2      2000
                   voltage (human body model)    JESD22-A114
                                                                                                     V
                        Electrostatic discharge  TA = +25 C, conforming to   II     500
        VESD(CDM) voltage (charge device         ANSI/ESD STM5.3.1

                        model)

        1. Guaranteed by characterization results, not tested in production.

        Static latch-up

        Two complementary static tests are required on six parts to assess the latch-up
        performance:
         A supply overvoltage is applied to each power supply pin
         A current injection is applied to each input, output and configurable I/O pin

        These tests are compliant with EIA/JESD 78A IC latch-up standard.

                                       Table 39. Electrical sensitivities

        Symbol              Parameter                     Conditions                      Class
                                                                                         II level A
        LU         Static latch-up class TA = +85 C conforming to JESD78A

6.3.12  I/O current injection characteristics

        As a general rule, current injection to the I/O pins, due to external voltage below VSS or
        above VDD (for standard pins) should be avoided during normal product operation.
        However, in order to give an indication of the robustness of the microcontroller in cases
        when abnormal injection accidentally happens, susceptibility tests are performed on a
        sample basis during device characterization.

70/103                                 DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                               Electrical characteristics

       Functional susceptibility to I/O current injection

       While a simple application is executed on the device, the device is stressed by injecting
       current into the I/O pins programmed in floating input mode. While current is injected into
       the I/O pin, one at a time, the device is checked for functional failures.

       The failure is indicated by an out of range parameter: ADC error above a certain limit (higher
       than 5 LSB TUE), out of conventional limits of induced leakage current on adjacent pins (out
       of 5 A/+0 A range), or other functional failure (for example reset occurrence, oscillator
       frequency deviation, LCD levels).

       The test results are given in Table 40.

               Table 40. I/O current injection susceptibility

                                                               Functional susceptibility

       Symbol                Description                       Negative   Positive         Unit

                                                               injection  injection

               Injected current on all 5 V tolerant (FT) pins  -5         NA

       IINJ    Injected current on BOOT0                       -0         NA               mA

               Injected current on any other pin               -5         +5

Note:  It is recommended to add a Schottky diode (pin to ground) to analog pins which may
       potentially inject negative currents.

                             DocID024295 Rev 3                                             71/103

                                                                                                                91
Electrical characteristics                                                           STM32L100C6, STM32L100R8/RB

6.3.13 I/O port characteristics

        General input/output characteristics

        Unless otherwise specified, the parameters given in Table 41 are derived from tests
        performed under conditions summarized in Table 12. All I/Os are CMOS and TTL compliant.

                                      Table 41. I/O static characteristics

Symbol  Parameter                     Conditions                       Min           Typ         Max                Unit

VIL Input low level voltage           TC and FT I/O                    -             -           0.3 VDD(1)(2)
                                          BOOT0
                                           TC I/O                      -                         0.14 VDD(2)
                                           FT I/O
                                          BOOT0               0.45 VDD+0.38(2)       -           -

VIH Input high level voltage          TC and FT I/O           0.39 VDD+0.59(2)       -           -                  V
                                          BOOT0
                                                              0.15 VDD+0.56(2)       -           -

Vhys    I/O Schmitt trigger voltage                                    -             10% VDD(3)  -
        hysteresis(2)
                                                                       -             0.01        -

                                      VSS VIN VDD                      -             -           50
                                      I/Os with LCD

                                      VSS VIN VDD
                                      I/Os with analog                 -             -           50

                                                    switches

                                      VSS VIN VDD                                                                   nA
                                      I/Os with analog                 -             -           50
Ilkg Input leakage current(4)
                                      switches and LCD

                                      VSS VIN VDD                      -             -           250
                                      I/Os with USB

                                      VSS VIN VDD                      -             -           50
                                      TC and FT I/O

                                          FT I/O                       -             -           10                uA
                                      VDD VIN 5V

RPU     Weak pull-up equivalent       VIN = VSS                        30            45          60                 k
        resistor(5)(1)

RPD     Weak pull-down equivalent     VIN = VDD                        30            45          60                 k
        resistor(5)

CIO I/O pin capacitance                             -                  -             5           -                  pF

1. Guaranteed by test in production.

2. Guaranteed by design, not tested in production.

3. With a minimum of 200 mV.

4. The max. value may be exceeded if negative current is injected on adjacent pins.

5. Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS. This
     PMOS/NMOS contribution to the series resistance is minimal (~10% order).

72/103                                              DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                                                         Electrical characteristics

                   Output driving current

                   The GPIOs (general purpose input/outputs) can sink or source up to 8 mA, and sink or
                   source up to 20 mA (with the non-standard VOL/VOH specifications given in Table 42.
                   In the user application, the number of I/O pins which can drive current must be limited to
                   respect the absolute maximum rating specified in Section 6.2:
                   The sum of the currents sourced by all the I/Os on VDD, plus the maximum Run

                         consumption of the MCU sourced on VDD, cannot exceed the absolute maximum rating
                         IVDD (see Table 10).
                   The sum of the currents sunk by all the I/Os on VSS plus the maximum Run
                         consumption of the MCU sunk on VSS cannot exceed the absolute maximum rating
                         IVSS (see Table 10).

                   Output voltage levels

                   Unless otherwise specified, the parameters given in Table 42 are derived from tests
                   performed under ambient temperature and VDD supply voltage conditions summarized in
                   Table 12. All I/Os are CMOS and TTL compliant.

                                      Table 42. Output voltage characteristics

    Symbol         Parameter                                                                                  Conditions                       Min            Max Unit

    VOL(1)(2)      Output low level voltage for an I/O pin                                                         IIO = +8 mA                 -              0.4
    VOH(3)(2)      Output high level voltage for an I/O pin
    VOL (1)(4)     Output low level voltage for an I/O pin                                               2.7 V < VDD < 3.6 V               VDD-0.4             -
    VOH (3)(4)     Output high level voltage for an I/O pin
    VOL(1)(4)      Output low level voltage for an I/O pin                                                    IIO =+ 4 mA                -                    0.45       V
    VOH(3)(4)      Output high level voltage for an I/O pin                                              1.8 V < VDD < 2.7 V        VDD-0.45                    -

                                                                                                              IIO = +20 mA                     -              1.3

                                                                                                         2.7 V < VDD < 3.6 V               VDD-1.3             -

1.  TIIOhe(II/IOO  current sunk by the device must   always  respect                       the      absolute  maximum  rating   specified  in  Table  10  and  the  sum  of
                   ports and control pins) must not  exceed  IVSS.

2. Guaranteed by test in production.

3.  TofhIeIOIIO(I/cOurproerntst saonudrcceodnbtryolthpeindse) vmicuestmnuostteaxlwceaeyds  respect  the  absolute  maximum  rating  specified  in  Table  10  and  the  sum
                                                                                           IVDD.

4. Guaranteed by characterization results, not tested in production.

                                                             DocID024295 Rev 3                                                                                          73/103

                                                                                                                                                                                             91
Electrical characteristics                                     STM32L100C6, STM32L100R8/RB

             Input/output AC characteristics

             The definition and values of input/output AC characteristics are given in Figure 15 and
             Table 43, respectively.

             Unless otherwise specified, the parameters given in Table 43 are derived from tests
             performed under ambient temperature and VDD supply voltage conditions summarized in
             Table 12.

                            Table 43. I/O AC characteristics(1)

OSPEEDRx     Symbol         Parameter              Conditions                        Min Max(2) Unit
  [1:0] bit
  value(1)

             fmax(IO)out Maximum frequency(3)      CL = 50 pF, VDD = 2.7 V to 3.6 V  -  400  kHz
                                                   CL = 50 pF, VDD = 1.8 V to 2.7 V
00                                                                                   -  400

             tf(IO)out  Output rise and fall time  CL = 50 pF, VDD = 2.7 V to 3.6 V  -  625  ns
             tr(IO)out                             CL = 50 pF, VDD = 1.8 V to 2.7 V
                                                                                     -  625

             fmax(IO)out Maximum frequency(3)      CL = 50 pF, VDD = 2.7 V to 3.6 V  -  2    MHz
                                                   CL = 50 pF, VDD = 1.8 V to 2.7 V
01                                                                                   -  1

             tf(IO)out  Output rise and fall time  CL = 50 pF, VDD = 2.7 V to 3.6 V  -  125  ns
             tr(IO)out                             CL = 50 pF, VDD = 1.8 V to 2.7 V
                                                                                     -  250

             Fmax(IO)out Maximum frequency(3)      CL = 50 pF, VDD = 2.7 V to 3.6 V  -  10   MHz
                                                   CL = 50 pF, VDD = 1.8 V to 2.7 V
10                                                                                   -  2

             tf(IO)out  Output rise and fall time  CL = 50 pF, VDD = 2.7 V to 3.6 V  -  25   ns
             tr(IO)out                             CL = 50 pF, VDD = 1.8 V to 2.7 V
                                                                                     -  125

             Fmax(IO)out Maximum frequency(3)      CL = 50 pF, VDD = 2.7 V to 3.6 V  -  50   MHz
                                                   CL = 50 pF, VDD = 1.8 V to 2.7 V
11                                                                                   -  8

             tf(IO)out  Output rise and fall time  CL = 30 pF, VDD = 2.7 V to 3.6 V  -  5
             tr(IO)out                             CL = 50 pF, VDD = 1.8 V to 2.7 V
                                                                                     -  30

                        Pulse width of external                                              ns

        -    tEXTIpw signals detected by the                -                        8  -

                        EXTI controller

1. The I/O speed is configured using the OSPEEDRx[1:0] bits. Refer to the STM32L100xx reference manual for a description
     of GPIO Port configuration register.

2. Guaranteed by design, not tested in production.
3. The maximum frequency is defined in Figure 15.

74/103                                   DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                             Electrical characteristics

                                        Figure 15. I/O AC characteristics definition

                         %XTERNAL                                       
                           /UTPUT                                               
                                                                                      
                         ONP&
                                        TR ) / OUT                                      TF) / OUT
                                                                         4

                         -AXIMUMFREQUENCYISACHIEVEDIFTRTF a 4ANDIFTHEDUTYCYCLEIS
                             AIB
                                                                 WHEN LOADED BYP&
                                                                                 

6.3.14         NRST pin characteristics

               The NRST pin input driver uses CMOS technology. It is connected to a permanent pull-up
               resistor, RPU (see Table 44).

               Unless otherwise specified, the parameters given in Table 44 are derived from tests
               performed under ambient temperature and VDD supply voltage conditions summarized in
               Table 12.

                          Table 44. NRST pin characteristics

Symbol         Parameter                            Conditions           Min                       Typ        Max Unit

VIL(NRST)(1) NRST input low level voltage           -                    -                         -          0.3 VDD
VIH(NRST)(1) NRST input high level voltage
                                                    -                    0.39 VDD+0.59             -

                                                         IOL = 2 mA      -                         -                      V
                                                    2.7 V < VDD < 3.6 V  -
VOL(NRST)(1) NRST output low level voltage                                                                    0.4
                                                        IOL = 1.5 mA
                                                    1.8 V < VDD < 2.7 V                            -

Vhys(NRST)(1)  NRST Schmitt trigger voltage         -                    -                         10%VDD(2)              mV
               hysteresis

RPU            Weak pull-up equivalent              VIN = VSS            30                        45         60          k
               resistor(3)

VF(NRST)(1) NRST input filtered pulse               -                    -                         -          50          ns

VNF(NRST)(1) NRST input not filtered pulse          -                    350                       -                      ns

1. Guaranteed by design, not tested in production.

2. 200 mV minimum value

3. The pull-up is designed with a true resistance in series with a switchable PMOS. This PMOS contribution to the series
     resistance is around 10%.

                                                    DocID024295 Rev 3                                                     75/103

                                                                                                                                               91
Electrical characteristics                                                  STM32L100C6, STM32L100R8/RB

                            Figure 16. Recommended NRST pin protection

                            %XTERNAL                    6$$
                            RESETCIRCUIT
                                                        205
                                              .234                                     )NTERNALRESET
                                                                            &ILTER

                            &

                                                                                       34-,XX

                                                                                                                                       AI

        1. The reset network protects the device against parasitic resets.

        2.  The user must ensure that the  wleilvl enlootnbethteakNeRnSinTtopiancccaonungtobbyetlhoewdtheevicVeIL. (NRST)  max  level  specified  in
            Table 44. Otherwise the reset

6.3.15  TIM timer characteristics

        The parameters given in Table 45 are guaranteed by design.

        Refer to Section 6.3.13: I/O port characteristics for details on the input/output alternate
        function characteristics (output compare, input capture, external clock, PWM output).

                                           Table 45. TIMx(1) characteristics

            Symbol          Parameter                   Conditions          Min                                            Max           Unit
                                                                                                                                       tTIMxCLK
             tres(TIM)      Timer resolution time                  -          1                                                  -
               fEXT                                     fTIMxCLK = 32 MHz   31.25                                                -        ns
                                                                                                                           fTIMxCLK/2    MHz
             ResTIM         Timer external clock             -                0                                                 16       MHz
            tCOUNTER                                                          0                                                 16        bit
                            frequency on CH1 to CH4 fTIMxCLK = 32 MHz          -                                             65536     tTIMxCLK

                            Timer resolution                 -                                                                2048        s

                            16-bit counter clock             -              1                                                          tTIMxCLK
                            period when internal clock                                                                                     s
                            is selected (timer's        fTIMxCLK = 32 MHz 0.0312
                            prescaler disabled)

                                                             -              -          65536 65536
        tMAX_COUNT Maximum possible count fTIMxCLK = 32 MHz                                  134.2
                                                                            -

        1. TIMx is used as a general term to refer to the TIM2, TIM3 and TIM4 timers.

76/103                                        DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                      Electrical characteristics

6.3.16  Communication interfaces

        I2C interface characteristics

        The STM32L100xx product line I2C interface meets the requirements of the standard I2C
        communication protocol with the following restrictions: SDA and SCL are not "true" open-
        drain I/O pins. When configured as open-drain, the PMOS connected between the I/O pin
        and VDD is disabled, but is still present.
        The I2C characteristics are described in Table 46. Refer also to Section 6.3.12: I/O current
        injection characteristics for more details on the input/output alternate function characteristics
        (SDA and SCL).

                                                    Table 46. I2C characteristics

                                                            Standard mode                        Fast mode I2C(1)(2)
                                                                 I2C(1)(2)
            Symbol       Parameter                                                                                                        Unit

                                                            Min                         Max      Min                 Max

            tw(SCLL)  SCL clock low time                    4.7                         -        1.3                    -
            tw(SCLH)  SCL clock high time                                                                                            s
            tsu(SDA)  SDA setup time                        4.0                         -        0.6
            th(SDA)   SDA data hold time                                                                                -
             tr(SDA)                                        250                         -        100                    -
             tr(SCL)  SDA and SCL rise time                                                                          900(3)
             tf(SDA)                                        -                           3450(3)  -
             tf(SCL)  SDA and SCL fall time
             th(STA)                                        -                           1000     -                   300                  ns
                      Start condition hold time
            tsu(STA)  Repeated Start condition              -                           300      -                   300
                      setup time
                                                            4.0                         -        0.6                   -
                                                                                                                                   s
                                                            4.7                         -        0.6
                                                                                                                       -

            tsu(STO) Stop condition setup time              4.0                         -        0.6                 -                    s

        tw(STO:STA)   Stop to Start condition time          4.7                         -        1.3                 -                    s
                      (bus free)

            Cb        Capacitive load for each bus          -                           400      -                   400                  pF
                      line

                      Pulse width of spikes that                                        50(4)                        50(4)

            tSP       are suppressed by the                 0                                    0                                        ns

                      analog filter

        1. Guaranteed by design, not tested in production.

        2.  faPcChLKie1vmeufsatsbt emaotdleeaIsCt  2 MHz to achieve standard mode      IC frequencies. It must be  at least 4 MHz  to   fast
                                                    frequencies. It must be a multiple  of 10 MHz to reach the 400   kHz maximum     IC
            mode clock.

        3. The maximum Data hold time has only to be met if the interface does not stretch the low period of SCL
             signal.

        4. The minimum width of the spikes filtered by the analog filter is above tSP(max).

                                                    DocID024295 Rev 3                                                                     77/103

                                                                                                                                                               91
Electrical characteristics                                    STM32L100C6, STM32L100R8/RB

                            Figure 17. I2C bus AC waveforms and measurement circuit

                                          s/       s/

                                          ZW       ZW  Z^         ^dD>

                            /                                 ^

                                                       Z^     ^>

                                                                               ^ dZdZWd

                            ^ dZd

                                                                           ^d               ^ dZd

          ^                            ^           ^
        ^
                                                                                            ^d^dK
                                                                               ^ dKW
                                   ^d         ^<>          ^

        ^>                                ^<           ^<                              ^dK
             ^<,

                                                                                                   

        1. RS = series protection resistors
        2. RP = pull-up resistors
        3. VDD_I2C = I2C bus supply
        4. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

        Table 47. SCL frequency (fPCLK1= 32 MHz, VDD = VDD_I2C = 3.3 V)(1)(2)

                            fSCL (kHz)                                     I2C_CCR value
                                                                             RP = 4.7 k

                            400                                                0x801B

                            300                                                0x8024

                            200                                                0x8035

                            100                                                0x00A0

                                   50                                          0x0140

                                   20                                          0x0320

        1. RP = External pull-up resistance, fSCL = I2C speed.
        2. For speeds around 200 kHz, the tolerance on the achieved speed is of 5%. For other speed ranges, the

             tolerance on the achieved speed is 2%. These variations depend on the accuracy of the external
             components used to design the application.

78/103                                  DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                           Electrical characteristics

SPI characteristics

Unless otherwise specified, the parameters given in the following table are derived from
tests performed under ambient temperature, fPCLKx frequency and VDD supply voltage
conditions summarized in Table 12.

Refer to Section 6.3.12: I/O current injection characteristics for more details on the
input/output alternate function characteristics (NSS, SCK, MOSI, MISO).

                              Table 48. SPI characteristics(1)

Symbol        Parameter                   Conditions                  Min Max(2) Unit

                                          Master mode                 -       16
                                          Slave mode
  fSCK        SPI clock frequency         Slave transmitter           -       16       MHz
1/tc(SCK)
                                                                      -       12(3)

  tr(SCK)(2)  SPI clock rise and fall     Capacitive load: C = 30 pF  -       6                               ns
  tf(SCK)(2)  time                        Slave mode
DuCy(SCK)                                                             30      70                              %
              SPI slave input clock duty
              cycle

tsu(NSS)     NSS setup time              Slave mode                  4tHCLK  -
              NSS hold time               Slave mode
  th(NSS)                                                             2tHCLK  -
tw(SCKH)(2)
tw(SCKL)(2)   SCK high and low time Master mode                       tSCK/2- tSCK/2+
                                                                      5       3
tsu(MI)(2)
tsu(SI)(2)   Data input setup time       Master mode                 5       -
  th(MI)(2)                               Slave mode
  th(SI)(2)   Data input hold time        Master mode                 6       -
ta(SO)(4)    Data output access time     Slave mode
tv(SO) (2)   Data output valid time      Slave mode                  5       -                               ns
tv(MO)(2)    Data output valid time      Slave mode
th(SO)(2)    Data output hold time       Master mode                 5       -
th(MO)(2)                                Slave mode
                                          Master mode                 0       3tHCLK

                                                                      -       33

                                                                      -       6.5

                                                                      17      -

                                                                      0.5     -

1. The characteristics above are given for voltage Range 1.
2. Guaranteed by characterization results, not tested in production.
3. The maximum SPI clock frequency in slave transmitter mode is given for an SPI slave input clock duty

     cycle (DuCy(SCK)) ranging between 40 to 60%.
4. Min time is for the minimum time to drive the output and max time is for the maximum time to validate the

     data.

                              DocID024295 Rev 3                                        79/103

                                                                                                            91
Electrical characteristics                                                     STM32L100C6, STM32L100R8/RB

                                       Figure 18. SPI timing diagram - slave mode and CPHA = 0

           NSS input                           tc(SCK)

            CPHA= 0                  tSU(NSS)                                                    th(NSS)
            CPOL=0
SCK Input   CPHA= 0   tw(SCKH)
            CPOL=1    tw(SCKL)

           ta(SO)                       tv(SO)             th(SO)                                tr(SCK)  tdis(SO)
                                       MS B O UT        BI T6 OUT                                tf(SCK)
              MISO
           OUT P UT                       M SB IN        B I T1 IN                               LSB OUT
                                             th(SI)
              MOSI    tsu(SI)
             I NPUT
                                                                                                 LSB IN

                                                                                                                    ai14134c

                                     Figure 19. SPI timing diagram - slave mode and CPHA = 1(1)

           NSS input                                                  tc(SCK)                    th(NSS)
                           tSU(NSS)
                                                              tv(SO)
SCK Input  CPHA=1     tw(SCKH)                    MS B O UT
           CPOL=0     tw(SCKL)
                                                                 th(SI)
           CPHA=1                              M SB IN
           CPOL=1

                      ta(SO)                                                             th(SO)  tr(SCK)  tdis(SO)
                                                                                   BI T6 OUT     tf(SCK)

              MISO                                                             B I T1 IN                  LSB OUT
           OUT P UT
                              tsu(SI)
              MOSI
             I NPUT                                                                              LSB IN

                                                                                                                    ai14135

1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

80/103                                                  DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                  Electrical characteristics

                                 Figure 20. SPI timing diagram - master mode(1)

                           High  tc(SCK)
           NSS input
SCK Input
             CPHA= 0
             CPOL=0
             CPHA= 0
             CPOL=1

SCK Input  CPHA=1
           CPOL=0

           CPHA=1
           CPOL=1

                    tsu(MI)        tw(SCKH)                                    tr(SCK)
                                   tw(SCKL)                                    tf(SCK)
           MISO                                                    BI T6 IN
           INP UT                    MS BIN                                         LSB IN
                                           th(MI)              B I T1 OUT
           MOSI                                                      th(MO)  LSB OUT
           OUTPU T               M SB OUT
                                       tv(MO)

                                                                                            ai14136

1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

USB characteristics

The USB interface is USB-IF certified (full speed).

                                 Table 49. USB startup time

           Symbol                Parameter                                   Max            Unit

tSTARTUP(1)                      USB transceiver startup time                1              s

1. Guaranteed by design, not tested in production.

                                 DocID024295 Rev 3                                              81/103

                                                                                                                     91
Electrical characteristics                                            STM32L100C6, STM32L100R8/RB

                                  Table 50. USB DC electrical characteristics

        Symbol                    Parameter                 Conditions                    Min.(1)       Max.(1) Unit

        Input levels

         VDD    USB operating voltage(2)                           -                      3.0           3.6            V
        VDI(3)
        VCM(3)  Differential input sensitivity              I(USB_DP, USB_DM)             0.2           -
        VSE(3)
                Differential common mode range Includes VDI range                         0.8           2.5            V

                Single ended receiver threshold                    -                      1.3           2.0

        Output levels

        VOL(4)  Static output level low                     RL of 1.5 k to 3.6 V(5)       -             0.3
        VOH(4)  Static output level high                                                                            V
                                                            RL of 15 k to VSS(5)          2.8
                                                                                                        3.6

        1. All the voltages are measured from the local ground potential.
        2. To be compliant with the USB 2.0 full speed electrical specification, the USB_DP (D+) pin should be pulled

             up with a 1.5 k resistor to a 3.0-to-3.6 V voltage range.
        3. Guaranteed by characterization results, not tested in production.
        4. Guaranteed by test in production.
        5. RL is the load connected on the USB drivers.

                Figure 21. USB timings: definition of data signal rise and fall time

                                             Crossover
                                               points

                Differen tial
                Data L ines

                       VCR S

                            VS S  tf            tr

                                                                                                        ai14137

                            Table 51. USB: full speed electrical characteristics
                                                   Driver characteristics(1)

        Symbol                    Parameter                 Conditions               Min       Max               Unit

        tr      Rise time(2)                                CL = 50 pF               4             20            ns

        tf      Fall Time(2)                                CL = 50 pF               4             20            ns

        trfm    Rise/ fall time matching                    tr/tf                    90            110           %

        VCRS Output signal crossover voltage                -                        1.3           2.0           V

        1. Guaranteed by design, not tested in production.

        2. Measured from 10% to 90% of the data signal. For more detailed informations, please refer to USB
             Specification - Chapter 7 (version 2.0).

82/103                                DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                               Electrical characteristics

6.3.17  12-bit ADC characteristics

        Unless otherwise specified, the parameters given in Table 53 are guaranteed by design.

                                    Table 52. ADC clock frequency

        Symbol Parameter                     Conditions                       Min Max Unit
                                                                                          16
        fADC      ADC clock    Voltage              2.4 V VDDA 3.6 V
                  frequency  Range 1 &              1.8 V VDDA 2.4 V         0.480 8 MHz
                                             Voltage Range 3                               4
                                   2

                                        Table 53. ADC characteristics

        Symbol    Parameter                  Conditions                Min Typ Max             Unit
                                                                                                 V
        VDDA Power supply                                 -            1.8   -       3.6        A
                                                       Peak                         2150         V
        IVDDA(1)  Current on the VDDA input          Average           -            1900
                  pin                                                         1400  VDDA      Msps
                                                          -                                   Msps
                                                Direct channels        -              1       Msps
                                             Multiplexed channels                   0.76      Msps
        VAIN Conversion voltage range                                  0(2)  -
                                                                                                s
                  12-bit sampling rate                                 -     -
                                                                                              1/fADC
                                                                       -     -                  s

                  10-bit sampling rate       Direct channels           -     -      1.07      1/fADC
        fS                                                                                      pF
                                             Multiplexed channels -          -      0.8
                  8-bit sampling rate
                                             Direct channels           -     -      1.23
                  6-bit sampling rate
                                             Multiplexed channels -          -      0.89

                                             Direct channels           -     -      1.45

                                             Multiplexed channels -          -      1

                                               Direct channels         0.25  -      -
                                             2.4 V VDDA 3.6 V

                                             Multiplexed channels      0.56  -      -
                                              2.4 V VDDA 3.6 V

        tS        Sampling time(3)             Direct channels         0.56  -      -
                                             1.8 V VDDA 2.4 V

                                             Multiplexed channels      1     -      -
                                              1.8 V VDDA 2.4 V

                                             -                         4     -      384

                                             fADC = 16 MHz             1     -      24.75
                                                      -
        tCONV     Total conversion time                               4 to 384 (sampling
                  (including sampling time)                           phase) +12 (successive
                                                                      approximation)

        CADC      Internal sample and hold   Direct channels           -     16     -
                  capacitor
                                             Multiplexed channels -                 -

                                        DocID024295 Rev 3                                     83/103

                                                                                                                   91
Electrical characteristics                                                STM32L100C6, STM32L100R8/RB

                                   Table 53. ADC characteristics (continued)

        Symbol                 Parameter               Conditions               Min Typ Max Unit

        fTRIG   External trigger frequency           12-bit conversions           -          - Tconv+1 1/fADC
                Regular sequencer                  6/8/10-bit conversions         -
                                                                                             -  Tconv 1/fADC

        fTRIG   External trigger frequency           12-bit conversions           -          - Tconv+2 1/fADC
                Injected sequencer                 6/8/10-bit conversions         -
                                                                                             - Tconv+1 1/fADC

        RAIN Signal source impedance(3)                    -                      -          -  50   

        tlat    Injection trigger conversion           fADC = 16 MHz            219          -  281  ns
                latency                                         -
                                                                                3.5          -  4.5 1/fADC

        tlatr   Regular trigger conversion             fADC = 16 MHz            156          -  219  ns
                latency                                         -
                                                                                2.5          -  3.5 1/fADC

        tSTAB Power-up time                                -                      -          -  3.5  s

        1. The current consumption through VDDA is composed of two parameters:

        - one constant (max 1300 A)

        - one variable (max 400 A), only during sampling time + 2 first conversion pulses.

        So, peak consumption is 1300+400 = 1700 A and average consumption is 1300 + [(4 sampling + 2) /16] x
        400 = 1450 A at 1Msps

        2. VSSA must be tied to ground.
        3. See Table 55: RAIN max for fADC = 16 MHz for RAIN limitations

                                   Table 54. ADC accuracy(1)(2)

Symbol  Parameter                         Test conditions                 Min(3)     Typ        Max(3) Unit

ET Total unadjusted error                                                  -         2.5        4
EO Offset error
EG Gain error                      2.4 V  VDDA  3.6 V                      -         1          2

                                   fADC = 8 MHz, RAIN = 50                 -         1.5        3.5  LSB

ED Differential linearity error    TA = -40 to 85 C                      -         1          2

EL Integral linearity error                                                -         2          3

ENOB Effective number of bits                                             9.5        10         -    bits

SINAD   Signal-to-noise and        2.4 V  VDDA  3.6 V                     59         62         -
        distortion ratio
                                   fADC = 16 MHz, RAIN = 50

SNR Signal-to-noise ratio          TA = -40 to 85 C                     60         62         -    dB
                                   Finput =10 kHz
THD Total harmonic distortion                                              -         -72        -69

ENOB Effective number of bits      1.8 V  VDDA  2.4 V                     9.5        10         -    bits

SINAD   Signal-to-noise and        fADC = 8 MHz or 4 MHz,                 59         62         -
        distortion ratio           RAIN = 50

SNR     Signal-to-noise ratio      TA = -40 to 85 C                     60         62         -    dB
THD     Total harmonic distortion
                                   Finput =10 kHz                          -         -72        -69

84/103                                    DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                                                                      Electrical characteristics

                                    Table 54. ADC accuracy(1)(2) (continued)

Symbol        Parameter                                       Test conditions                                         Min(3)            Typ         Max(3) Unit

ET Total unadjusted error                                                                                                   -            2          3
EO Offset error
EG Gain error                                    1.8 V  VDDA  2.4 V                                                         -            1          1.5
ED Differential linearity error                  fADC = 4 MHz, RAIN = 50
EL Integral linearity error                      TA = -40 to 85 C                                                         -           1.5         2.5          LSB

                                                                                                                            -            1          2

                                                                                                                            -            2          3

1. ADC DC accuracy values are measured after internal calibration.

2. ADC accuracy vs. negative injection current: Injecting a negative current on any analog input pins should be avoided as this
significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a
Schottky diode (pin to ground) to analog pins which may potentially inject negative currents.
Any positive  injection  current    within  the  limits  specified  for              IINJ(PIN)   and  IINJ(PIN)   in  Section    6.3.12  does  not  affect  the  ADC
accuracy.

3. Guaranteed by characterization results, not tested in production.

                                                 Figure 22. ADC accuracy characteristics

                         ;,3")$%!,6$$! =

                                                                                                           %'          %XAMPLEOFANACTUALTRANSFERCURVE
                                                      %4                                 %$                            4HEIDEALTRANSFERCURVE
                                                                                                                       %NDPOINTCORRELATIONLINE
                                                             %,
                                                                                                                      %44OTAL 5NADJUSTED %RROR MAXIMUM DEVIATION
                                                  , 3")$%!,                                                           BETWEENTHEACTUALANDTHEIDEALTRANSFERCURVES
                                                                                                                      %//FFSET%RRORDEVIATIONBETWEENTHEFIRSTACTUAL
                                                                                                                      TRANSITIONANDTHEFIRSTIDEALONE
                                %/                                                                                    %''AIN %RROR DEVIATION BETWEEN THE LAST IDEAL
                                                                                                                      TRANSITIONANDTHELASTACTUALONE
                                                                                                                      %$$IFFERENTIAL,INEARITY%RRORMAXIMUMDEVIATION
                                                                                                                      BETWEENACTUALSTEPSANDTHEIDEALONE
                                                                                                                      %,)NTEGRAL ,INEARITY %RROR MAXIMUM DEVIATION
                                                                                                                      BETWEEN ANY ACTUAL TRANSITION AND THE END POINT
                                                                                                                      CORRELATIONLINE

                                                                                            
                                                                                                                6$$!
              633!                                                                                                                                               AIC

                                    Figure 23. Typical connection diagram using the ADC

                                                              s                                                                  ^dD>

                                                                                                                      ^Z

                                                                                                                      Z

                              Z/E                 /E                                                              Z              
                         s/E               
                                                                                                      />                         Z

                                                                                                                              

                                                                                                                                                      

        1.    Refer to Table 55: RAIN            max     for  fADC  =                16  MHz     for  the  value  of  RAIN  and  Table  53:  ADC  characteristics
              for the value of CADC

        2.    pCapdaracsaitpicarceitparnecseen(rtsouthgehlcya7papcFit)a. nAcheigohf  the PCB     (dependent on soldering and PCB layout quality) plus the
                                                                                     Cparasitic  value will downgrade conversion accuracy. To remedy

                                                              DocID024295 Rev 3                                                                                  85/103

                                                                                                                                                                                      91
Electrical characteristics                                             STM32L100C6, STM32L100R8/RB

             this, fADC should be reduced.

          Figure 24. Maximum dynamic current consumption on VDDA supply pin during ADC
                                                             conversion

                             Sampling (n cycles)          Conversion (12 cycles)
          ADC clock

                     IDDA
            1700 A

            1300 A

   Ts      Ts               Table 55. RAIN max for fADC = 16 MHz(1)               Direct channels
(cycles)  (s)                                                RAIN max (kOhm)

    4     0.25              Multiplexed channels

                  2.4 V < VDDA < 3.6 V 1.8 V < VDDA < 2.4 V 2.4 V < VDDA < 3.3 V 1.8 V < VDDA < 2.4 V

                  Not allowed                       Not allowed        0.7        Not allowed

9         0.5625            0.8                     Not allowed        2.0                         1.0

16        1                 2.0                     0.8                4.0                         3.0

24        1.5               3.0                     1.8                6.0                         4.5

48        3                 6.8                     4.0                15.0                        10.0

96        6                 15.0                    10.0               30.0                        20.0

192       12                32.0                    25.0               50.0                        40.0

384       24                50.0                    50.0               50.0                        50.0

1. Guaranteed by design, not tested in production.

          General PCB design guidelines

          Power supply decoupling should be performed as shown in Figure 8, depending on whether
          VREF+ is connected to VDDA or not. The 100 nF capacitors should be ceramic (good quality).
          They should be placed as close as possible to the chip.

86/103                                              DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                         Electrical characteristics

6.3.18         DAC electrical specifications

               Data guaranteed by design, not tested in production, unless otherwise specified.

                                          Table 56. DAC characteristics

Symbol         Parameter                      Conditions                       Min Typ      Max Unit

VDDA           Analog supply voltage          -                                1.8  -       3.6     V

IDDA(1)        Current consumption on         No load, middle code (0x800) -        350     540     A
               VDDA supply
RL(2)          VDDA = 3.3 V                   No load, worst code (0xF1C)      -    540     870     A
CL(2)          Resistive load
RO                                            DAC output buffer ON             5    -       -       k
               Capacitive load                DAC output buffer OFF
                                                                               -    -       50      pF
               Output impedance
                                                                               12   16      20      k

                                                        DAC output buffer ON   0.2  -       VDDA   V
               Voltage on DAC_OUT output                                                      0.2

VDAC_OUT                                                DAC output buffer OFF

                                                                               0.5  -       VDDA   mV
                                                                                            1LSB

                                              CL  50 pF, RL  5 k               -     1.5    3
                                              DAC output buffer ON
DNL(1)         Differential non linearity(3)                                         1.5

                                              No RL, CL  50 pF                 -       2    3
                                              DAC output buffer OFF
                                                                                       2
                                              CL  50 pF, RL  5 k               -            4
                                              DAC output buffer ON                   10
INL(1)         Integral non linearity(4)
                                              No RL, CL  50 pF                        5
                                              DAC output buffer OFF            -            4       LSB
                                                                                     1.5
                                                        CL  50 pF, RL  5 k     -            25
               Offset error at code 0x800 (5) DAC output buffer ON                   -10
Offset(1)                                     No RL, CL  50 pF
                                              DAC output buffer OFF                   20
                                                                               -    +0.1 /  8
                                                                                    -0.2%
Offset1(1)     Offset error at code 0x001(6)  No RL, CL  50 pF                 -    +0 / -  5
                                              DAC output buffer OFF                 0.2%

               Offset error temperature       VDDA = 3.3V,TA = 0 to 50 C     -20             0
               coefficient (code 0x800)       DAC output buffer OFF                                      V/C
dOffset/dT(1)
                                              VDDA = 3.3V, TA = 0 to 50 C                    50
                                              DAC output buffer ON             0
                                                                                            +0.2 / -
                                              CL  50 pF, RL  5 k               -             0.5%
                                              DAC output buffer ON
Gain(1)        Gain error(7)                                                                                %
                                              No RL, CL  50 pF                               +0 / -
                                              DAC output buffer OFF            -             0.4%

                                              DocID024295 Rev 3                                     87/103

                                                                                                                         91
Electrical characteristics                                                    STM32L100C6, STM32L100R8/RB

                            Table 56. DAC characteristics (continued)

Symbol       Parameter                         Conditions                     Min Typ   Max Unit

             Gain error temperature            VDDA = 3.3V, TA = 0 to 50 C  -10  -2   0
             coefficient                       DAC output buffer OFF                              V/C
dGain/dT(1)
                                               VDDA = 3.3V, TA = 0 to 50 C            0
                                               DAC output buffer ON           -40  -8
                                                                                        30
                                               CL  50 pF, RL  5 k             -    12              LSB
                                               DAC output buffer ON
TUE(1)       Total unadjusted error                                                     12
                                               No RL, CL  50 pF
                                               DAC output buffer OFF          -    8

tSETTLING    Settling time (full scale: for a  CL  50 pF, RL  5 k             -    7    12   s
             12-bit code transition
             between the lowest and the
             highest input codes till
             DAC_OUT reaches final
             value 1LSB

Update rate  Max frequency for a correct       CL  50 pF, RL  5 k             -    -    1    Msps
             DAC_OUT change (95% of
             final value) with 1 LSB
             variation in the input code

tWAKEUP      Wakeup time from off state        CL  50 pF, RL  5 k             -    9    15   s
             (setting the ENx bit in the
             DAC Control register)(8)

PSRR+        VDDA supply rejection ratio       CL  50 pF, RL  5 k             -    -60  -35  dB
             (static DC measurement)

1. Guaranteed by characterization results.
2. Connected between DAC_OUT and VSSA.
3. Difference between two consecutive codes - 1 LSB.
4. Difference between measured value at Code i and the value at Code i on a line drawn between Code 0 and last Code

     4095.
5. Difference between the value measured at Code (0x800) and the ideal value = VDDA/2.
6. Difference between the value measured at Code (0x001) and the ideal value.
7. Difference between ideal slope of the transfer function and measured slope computed from code 0x000 and 0xFFF when

     buffer is OFF, and from code giving 0.2 V and (VDDA 0.2) V when buffer is ON.
8. In buffered mode, the output can overshoot above the final value for low input code (starting from min value).

88/103                                         DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                            Electrical characteristics

                     Figure 25. 12-bit buffered /non-buffered DAC

                             Buffered/Non-buffered DAC

                             12-bit              Buffer(1)
                             digital to                                                    RL
                             analog
                             converter                             DAC_OUTx

                                                                                                                         CL

                                                                                                                                                                                  ai17157V2

        1. The DAC integrates an output buffer that can be used to reduce the output impedance and to drive external
             loads directly without the use of an external operational amplifier. The buffer can be bypassed by
             configuring the BOFFx bit in the DAC_CR register.

6.3.19  Comparator

                             Table 57. Comparator 1 characteristics

        Symbol       Parameter                   Conditions Min(1) Typ                         Max(1)  Unit

        VDDA         Analog supply voltage       -               1.8                           3.6     V
        R400K
        R10K         R400K value                 -                            -   400          -       k
                     R10K value
         VIN         Comparator 1 input          -                            -   10           -
                     voltage range
                                                 -               0.6              -            VDDA    V

        tSTART Comparator startup time           -                            -   7            10      s

        td           Propagation delay(2)        -                            -   3            10

        Voffset Comparator offset                -                            -   3           10     mV

        dVoffset/dt  Comparator offset           VDDA = 3.6 V                 0   1.5          10      mV/1000 h
                     variation in worst voltage  VIN+ = 0 V
                     stress conditions           VIN- = VREFINT
                                                 TA = 25 C

        ICOMP1 Current consumption(3)            -                            -   160          260     nA

        1. Guaranteed by characterization results, not tested in production.

        2. The delay is characterized for 100 mV input step with 10 mV overdrive on the inverting input, the non-
             inverting input set to the reference.

        3. Comparator consumption only. Internal reference voltage not included.

                                   DocID024295 Rev 3                                                               89/103

                                                                                                                                        91
Electrical characteristics                          STM32L100C6, STM32L100R8/RB

                              Table 58. Comparator 2 characteristics

        Symbol                Parameter             Conditions        Min Typ Max(1) Unit

        VDDA     Analog supply voltage                           -    1.8 - 3.6 V
          VIN    Comparator 2 input voltage range                -
                                                    Fast mode         0  - VDDA V
        tSTART   Comparator startup time            Slow mode
                                                                      - 15 20

                                                                      - 20 25

        td slow Propagation delay(2) in slow mode   1.8 V VDDA 2.7 V  - 1.8 3.5
                                                    2.7 V VDDA 3.6 V                            s
        td fast  Propagation delay(2) in fast mode  1.8 V VDDA 2.7 V
        Voffset  Comparator offset error            2.7 V VDDA 3.6 V  - 2.5 6
                                                                      - 0.8 2
                                                                 -    - 1.2 4
                                                    VDDA = 3.3V       - 4 20 mV
                                                    TA = 0 to 50 C
        dThreshold/ Threshold voltage temperature   V- = VREFINT,     -  15  30                                    ppm
                                                    3/4 VREFINT,                                                   /C
        dt       coefficient                        1/2 VREFINT,
                                                    1/4 VREFINT
        ICOMP2 Current consumption(3)               Fast mode         - 3.5 5
                                                    Slow mode                                   A

                                                                      - 0.5 2

        1. Guaranteed by characterization results, not tested in production.
        2. The delay is characterized for 100 mV input step with 10 mV overdrive on the inverting input, the non-

             inverting input set to the reference.
        3. Comparator consumption only. Internal reference voltage (necessary for comparator operation) is not

             included.

90/103                        DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                         Electrical characteristics

6.3.20  LCD controller

        The STM32L100xx embeds a built-in step-up converter to provide a constant LCD reference
        voltage independently from the VDD voltage. An external capacitor Cext must be connected
        to the VLCD pin to decouple this converter.

                             Table 59. LCD controller characteristics

        Symbol               Parameter                                        Min   Typ       Max   Unit

        VLCD LCD external voltage                                             -     -         3.6

        VLCD0 LCD internal reference voltage 0                                -     2.6       -

        VLCD1 LCD internal reference voltage 1                                -     2.73      -

        VLCD2 LCD internal reference voltage 2                                -     2.86      -

        VLCD3 LCD internal reference voltage 3                                -     2.98      -     V

        VLCD4 LCD internal reference voltage 4                                -     3.12      -

        VLCD5 LCD internal reference voltage 5                                -     3.26      -

        VLCD6 LCD internal reference voltage 6                                -     3.4       -

        VLCD7 LCD internal reference voltage 7                                -     3.55      -

        Cext      VLCD external capacitance                                   0.1   -         2     F

        ILCD(1)   Supply current at VDD = 2.2 V                               -     3.3       -
                  Supply current at VDD = 3.0 V                                                           A
        RHtot(2)  Low drive resistive network overall value                   -     3.1
         RL(2)    High drive resistive network total value                                    -

                                                                              5.28  6.6       7.92  M

                                                                              192   240       288   k

        V44       Segment/Common highest level voltage                        -     -         VLCD  V

        V34       Segment/Common 3/4 level voltage                            -     3/4 VLCD  -

        V23       Segment/Common 2/3 level voltage                            -     2/3 VLCD  -

        V12       Segment/Common 1/2 level voltage                            -     1/2 VLCD  -     V

        V13       Segment/Common 1/3 level voltage                            -     1/3 VLCD  -

        V14       Segment/Common 1/4 level voltage                            -     1/4 VLCD  -

        V0        Segment/Common lowest level voltage                         0     -         -

        Vxx(2)    Segment/Common level voltage error                          -     -          50  mV
                  TA = -40 to 85 C

        1. LCD enabled with 3 V internal step-up active, 1/8 duty, 1/4 bias, division ratio= 64, all pixels active, no LCD
             connected

        2. Guaranteed by characterization results, not tested in production.

                             DocID024295 Rev 3                                                      91/103

                                                                                                                         91
Package characteristics                                             STM32L100C6, STM32L100R8/RB

7       Package characteristics

7.1     Package mechanical data

        In order to meet environmental requirements, ST offers these devices in different grades of
        ECOPACK packages, depending on their level of environmental compliance. ECOPACK
        specifications, grade definitions and product status are available at: www.st.com.
        ECOPACK is an ST trademark.

        Figure 26. LQFP64 10 x 10 mm, 64-pin low-profile quad flat package outline

        3%!4).'
         0,!.%

             #

                         !                 CCC #                                                                           MM
                             !                                                                                        '!5'%0,!.%
                                   !                             $
                                                                                           !$                                           +
                                                                                                C$                    ,
                                                                                                        %          ,
                                                                                                             %
                                                                                                                  %
                              B                                             

                                                                                       

                         0).                                                  
                                                                    E
                         )$%.4)&)#!4)/.
                                                                                                                     7?-%?6

        1. Drawing is not to scale.

92/103                                   DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                 Package characteristics

Table 60. LQFP64 10 x 10 mm 64-pin low-profile quad flat package mechanical data

                             millimeters                                        inches(1)

Symbol

        Min                            Typ      Max       Typ                        Min           Max

A       -                              -        1.600     -                          -             0.0630

A1      0.050                          -        0.150     0.0020                     -             0.0059

A2      1.350                      1.400        1.450     0.0531                0.0551             0.0571

b       0.170                      0.220        0.270     0.0067                0.0087             0.0106

c       0.090                          -        0.200     0.0035                     -             0.0079

D       11.800                     12.000       12.200    0.4646                0.4724             0.4803

D1      9.800                      10.000       10.200    0.3858                0.3937             0.4016

D3      -                          7.500        -         -                     0.2953             -

E       11.800                     12.000       12.200    0.4646                0.4724             0.4803

E1      9.800                      10.000       10.200    0.3858                0.3937             0.4016

E3      -                          7.500        -         -                     0.2953             -

e       -                          0.500        -         -                     0.0197             -

L       0.450                      0.600        0.750     0.0177                0.0236             0.0295

L1      -                          1.000        -         -                     0.0394             -

ccc     -                              -        0.080     -                          -             0.0031

K       0.0                            3.5      7.0       0.0                        3.5           7.0

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                Figure 27. LQFP64 recommended footprint

                                            48            33

                                                                                0.3

                                   49                0.5      32

             12.7 10.3

                                                   10.3

                                   64                                       17

                                                                                1.2

                                            1             16

                                                     7.8

                                                     12.7
                                                                                          ai14909

1. Dimensions are in millimeters.

                                       DocID024295 Rev 3                                              93/103

                                                                                                                           102
Package characteristics                                         STM32L100C6, STM32L100R8/RB
                         Figure 28. LQFP64 package top view

                         !2-LOGO  !DDITIONALINFORMATIONFIELD
                                   INCLUDING2EVISIONCODE

                                                                                          $ATECODE9EAR7EEK
                                                                                     9EAR 7EEK

                                                                            34LOGO
                         A

                                                                                                                                                                     AIC

94/103                   DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                             Package characteristics

Figure 29. UFQFPN48 7 x 7 mm, 0.5 mm pitch, ultra thin fine-pitch quad flat no-lead
                                                package outline

  3LQLGHQWLILHU
ODVHUPDUNLQJDUHD

                             '

                                                                                            $

                                 ((                                                         6HDWLQJ
                                                     7
                                                                                 GGG        $ SODQH
            '
                                 <                      H               E

                                                                        'HWDLO<

([SRVHGSDG  '
      DUHD
                                                                     
                                                                                         /
                                                        &[              'HWDLO=
                                                        SLQFRUQHU                5W\S

                             (

   

=   

                                                                                            $%B0(B9

1. Drawing is not to scale.
2. All leads/pads should also be soldered to the PCB to improve the lead/pad solder joint life.
3. There is an exposed die pad on the underside of the UFQFPN package. It is recommended to connect and

     solder this back-side pad to PCB ground.

                             DocID024295 Rev 3                                              95/103

                                                                                                                 102
Package characteristics                                                                                             STM32L100C6, STM32L100R8/RB

        Table 61. UFQFPN48 7 x 7 mm, 0.5 mm pitch, ultra thin fine-pitch quad flat no-lead
                                                package mechanical data

                                    millimeters                                                                                         inches(1)

           Symbol

                         Min        Typ                                                                      Max    Min                       Typ      Max

        A                0.500      0.550                                                                    0.600  0.0197                    0.0217   0.0236

        A1               0.000      0.020                                                                    0.050  0.0000                    0.0008   0.0020

        D                6.900      7.000                                                                    7.100  0.2717                    0.2756   0.2795

        E                6.900      7.000                                                                    7.100  0.2717                    0.2756   0.2795

        D2               5.500      5.600                                                                    5.700  0.2165                    0.2205   0.2244

        E2               5.500      5.600                                                                    5.700  0.2165                    0.2205   0.2244

        L                0.300      0.400                                                                    0.500  0.0118                    0.0157   0.0197

        T                -          0.152                                                                    -            -                   0.0060   -

        b                0.200      0.250                                                                    0.300  0.0079                    0.0098   0.0118

        e                -          0.500                                                                    -            -                   0.0197   -

        ddd              -          -                                                                        0.080        -                   -        0.0031

        1. Values in inches are converted from mm and rounded to 4 decimal digits.

                            Figure 30. UFQFPN48 recommended footprint

                                                                                                             7.30

                                         48                                                                                  37
                                    1                                                                                               36

                                                                           6.20
                                    0.20

                              7.30                                                                     6.20         5.60                      5.80

                                                              0.30                                           5.60                   25
                                                                                                             5.80            24
                                                                                            12
                                                                                                   13               0.50                0.75

                                                              0.55                                                                            ai15697

        1. Dimensions are in millimeters.

96/103                              DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Package characteristics

                             Figure 31. UFQFPN48 package top view

                             $ATECODE9EAR7EEK
                                 9EAR 7EEK
                                                            2EVISIONCODE

                                                                                         -36

                             DocID024295 Rev 3                                                97/103

                                                                                                                   102
Package characteristics                                  STM32L100C6, STM32L100R8/RB

7.2     Thermal characteristics

        The maximum chip-junction temperature, TJ max, in degrees Celsius, may be calculated
        using the following equation:

        TJ max = TA max + (PD max JA)

        Where:
         TA max is the maximum ambient temperature in C,
         JA is the package junction-to-ambient thermal resistance, in C/W,
         PD max is the sum of PINT max and PI/O max (PD max = PINT max + PI/Omax),
         PINT max is the product of IDD and VDD, expressed in Watts. This is the maximum chip

              internal power.

        PI/O max represents the maximum power dissipation on output pins where:
              PI/O max =  (VOL IOL) + ((VDD VOH) IOH),

        taking into account the actual VOL / IOL and VOH / IOH of the I/Os at low and high level in the
        application.

                                 Table 62. Thermal characteristics

        Symbol                     Parameter                        Value  Unit
                                                                      45   C/W
                  Thermal resistance junction-ambient                 33
                  LQFP64 - 10 x 10 mm / 0.5 mm pitch
        JA Thermal resistance junction-ambient
                  UFQFPN48 - 7 x 7 mm / 0.5 mm pitch

                                   Figure 32. Thermal resistance

                                              )RUELGGHQDUHD
                                                 7- !7-PD[
                     
                                                                           /4)3
                                                                           8)4)31

        3' P:                                                       

                     

                     

                     

                     
                              

                                   7HPSHUDWXUH&

                                                                           069

98/103                             DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                     Package characteristics

7.2.1  Reference document

       JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions - Natural
       Convection (Still Air). Available from www.jedec.org.

                             DocID024295 Rev 3                                            99/103

                                                                                                               102
Part numbering                                           STM32L100C6, STM32L100R8/RB

8        Part numbering

                           Table 63. Ordering information scheme

         Example:                                        STM32 L 100 C 8 T 6  xxx

         Device family
         STM32 = ARM-based 32-bit microcontroller

         Product type
         L = Low power

         Device subfamily
         100

         Pin count
         C = 48 pins
         R = 64 pins

         Flash memory size
         6 = 32 Kbytes of Flash memory
         8 = 64 Kbytes of Flash memory
         B = 128 Kbytes of Flash memory

         Package
         T = LQFP
         U = UFQFPN

         Temperature range
         6 = Industrial temperature range, 40 to 85 C

           Packing
           TR = tape and reel
           No character = tray or tube

         For a list of available options (speed, package, etc.) or for further information on any aspect
         of this device, please contact your nearest ST sales office.

100/103                    DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB                                                   Revision history

9  Revision history

                             Table 64. Document revision history

        Date    Revision                                  Changes
   21-Feb-2013
                1            Initial release.
   31-Mar-2014
                             Updated max. RAM size from 10 to 16 Kbytes

                             Changed number of wakeup pins from 3 to 2 throughout the
                             document.

                             Added Section 6.1.7: Optional LCD power supply scheme.

                             Removed first sentence in I2C interface characteristics

                             Moved Table 14: Embedded internal reference voltage calibration
                             values (previously in Section 3.10.1: Internal voltage reference
                             (VREFINT) with title "Internal voltage reference measured values").

                             Replaced "" with "" in Section 6.1.1 and 6.1.2.

                             Updated LCD and ADC features in Table 1: Ultra-low-power
                             STM32L100xx device features and peripheral counts.

                             Updated fHSE conditions in Table 16: Current consumption in Run
                             mode, code with data processing running from Flash and Table 17:
                             Current consumption in Run mode, code with data processing
                             running from RAM.

                2            Fixed IDD unit in Table 22: Typical and maximum current

                             consumptions in Standby mode.

                             Modified title of Table 27: HSE oscillator characteristics.

                             Modified title of Table 24: Low-power mode wakeup timings.

                             Section 6.3.5: Wakeup time from Low power mode was previously a
                             paragraph in Section 6.3.4: Supply current characteristics.

                             Modified introduction of Section 6.3.4: Supply current
                             characteristics.

                             Added paragraph below title High-speed external user clock
                             generated from an external source.

                             Added 2 bullets on page 50.

                             Moved Figure 11: High-speed external clock source AC timing
                             diagram (was previously after Figure 12: Low-speed external clock
                             source AC timing diagram).

                             Updated Figure 29 footnote numbering.

                             DocID024295 Rev 3                                            101/103

                                                                                                                 102
Revision history                                                STM32L100C6, STM32L100R8/RB

                       Table 64. Document revision history (continued)

              Date     Revision                                 Changes

         31-Mar-2014             Deleted second footnote in Figure 30.
          (continued)
                                 Updated Section 6.3.11: Electrical sensitivity characteristics title.
         10-Apr-2014
                                 Updated section link in second paragraph of Section 6.3.15: TIM
                                 timer characteristics.

                                 Removed all occurrences of "when 8 pins are sourced at same
                                 time" in Table 42: Output voltage characteristics.

                                 Modified first sentence in Section 6.3.14: NRST pin characteristics.

                                 Updated text and removed figure Power supply and reference
                                 decoupling in General PCB design guidelines.

                                 Updated sub-section TIM10, TIM11 and TIM9.

                                 In Table 58: Comparator 2 characteristics, parameter dThreshold/dt,
                                 replaced all occurrences of "VREF+" with "VREFINT".
                                 Updated:

                                  Table 4: Working mode-dependent functionalities (from
                                   Run/active down to standby)

                                  Table 5: Timer feature comparison

                                  Table 7: STM32L100xx pin definitions

                                  Table 9: Voltage characteristics

                                  Table 12: General operating conditions

                                  Table 15: Embedded internal reference voltage

                                  Table 25: High-speed external user clock characteristics

                       2          Table 28: LSE oscillator characteristics (fLSE = 32.768 kHz)

                                  Table 29: HSI oscillator characteristics

                                  Table 38: ESD absolute maximum ratings

                                  Table 40: I/O current injection susceptibility

                                  Table 41: I/O static characteristics

                                  Table 42: Output voltage characteristics

                                  Table 44: NRST pin characteristics

                                  Table 61: UFQFPN48 7 x 7 mm, 0.5 mm pitch, ultra thin fine-pitch
                                   quad flat no-lead package mechanical data

                                  Table 62: Thermal characteristics, Table 53: ADC characteristics

                                 Updated:

                                  Figure 6: Pin loading conditions

                                  Figure 7: Pin input voltage

                                  Figure 8: Power supply scheme

                                  Figure 10: Current consumption measurement scheme

                                  Figure 17: I2C bus AC waveforms and measurement circuit

                                  Figure 23: Typical connection diagram using the ADC

                                  Figure 32: Thermal resistance

                                 Added:

                                  Figure 28: LQFP64 package top view

                                  Figure 31: UFQFPN48 package top view

                                  Table 6: Legend/abbreviations used in the pinout table

                       3         Updated 10 KB RAM in Cover & description.

102/103                          DocID024295 Rev 3
STM32L100C6, STM32L100R8/RB

                                                                            Please Read Carefully:

Information in this document is provided solely in connection with ST products. STMicroelectronics NV and its subsidiaries ("ST") reserve the
right to make changes, corrections, modifications or improvements, to this document, and the products and services described herein at any
time, without notice.
All ST products are sold pursuant to ST's terms and conditions of sale.
Purchasers are solely responsible for the choice, selection and use of the ST products and services described herein, and ST assumes no
liability whatsoever relating to the choice, selection or use of the ST products and services described herein.
No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted under this document. If any part of this
document refers to any third party products or services it shall not be deemed a license grant by ST for the use of such third party products
or services, or any intellectual property contained therein or considered as a warranty covering the use in any manner whatsoever of such
third party products or services or any intellectual property contained therein.

UNLESS OTHERWISE SET FORTH IN ST'S TERMS AND CONDITIONS OF SALE ST DISCLAIMS ANY EXPRESS OR IMPLIED
WARRANTY WITH RESPECT TO THE USE AND/OR SALE OF ST PRODUCTS INCLUDING WITHOUT LIMITATION IMPLIED
WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE (AND THEIR EQUIVALENTS UNDER THE LAWS
OF ANY JURISDICTION), OR INFRINGEMENT OF ANY PATENT, COPYRIGHT OR OTHER INTELLECTUAL PROPERTY RIGHT.
ST PRODUCTS ARE NOT DESIGNED OR AUTHORIZED FOR USE IN: (A) SAFETY CRITICAL APPLICATIONS SUCH AS LIFE
SUPPORTING, ACTIVE IMPLANTED DEVICES OR SYSTEMS WITH PRODUCT FUNCTIONAL SAFETY REQUIREMENTS; (B)
AERONAUTIC APPLICATIONS; (C) AUTOMOTIVE APPLICATIONS OR ENVIRONMENTS, AND/OR (D) AEROSPACE APPLICATIONS
OR ENVIRONMENTS. WHERE ST PRODUCTS ARE NOT DESIGNED FOR SUCH USE, THE PURCHASER SHALL USE PRODUCTS AT
PURCHASER'S SOLE RISK, EVEN IF ST HAS BEEN INFORMED IN WRITING OF SUCH USAGE, UNLESS A PRODUCT IS
EXPRESSLY DESIGNATED BY ST AS BEING INTENDED FOR "AUTOMOTIVE, AUTOMOTIVE SAFETY OR MEDICAL" INDUSTRY
DOMAINS ACCORDING TO ST PRODUCT DESIGN SPECIFICATIONS. PRODUCTS FORMALLY ESCC, QML OR JAN QUALIFIED ARE
DEEMED SUITABLE FOR USE IN AEROSPACE BY THE CORRESPONDING GOVERNMENTAL AGENCY.

Resale of ST products with provisions different from the statements and/or technical features set forth in this document shall immediately void
any warranty granted by ST for the ST product or service described herein and shall not create or extend in any manner whatsoever, any
liability of ST.

                                  ST and the ST logo are trademarks or registered trademarks of ST in various countries.
                                 Information in this document supersedes and replaces all information previously supplied.
            The ST logo is a registered trademark of STMicroelectronics. All other names are the property of their respective owners.

                                                             2014 STMicroelectronics - All rights reserved

                                                                  STMicroelectronics group of companies
  Australia - Belgium - Brazil - Canada - China - Czech Republic - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan -

      Malaysia - Malta - Morocco - Philippines - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States of America
                                                                                    www.st.com

                             DocID024295 Rev 3  103/103

                                                                       103
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved