电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

STM32F429IGT6

器件型号:STM32F429IGT6
器件类别:半导体    其他集成电路(IC)   
文件大小:28018.71KB,共102页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
标准:  
下载文档

器件描述

arm microcontrollers - mcu dsp fpu arm cortexm4 1mb flash 180mhz

参数

Manufacturer: STMicroelectronics
Product Category: ARM Microcontrollers - MCU
RoHS: Yes
Core: ARM Cortex M4
Data Bus Width: 32 bit
Maximum Clock Frequency: 180 MHz
Program Memory Size: 1024 kB
Data RAM Size: 256 kB
On-Chip ADC: Yes
Operating Supply Voltage: 1.8 V to 3.6 V
Maximum Operating Temperature: + 85 C
Package / Case: LQFP-176
Mounting Style: SMD/SMT
A/D Bit Size: 12 bit
A/D Channels Available: 24
Brand: STMicroelectronics
Data RAM Type: SRAM
Interface Type: CAN, I2C, SAI, SDIO, SPI, UART, USART, USB
Minimum Operating Temperature: - 40 C
Number of Programmable I/Os: 140
Number of Timers: 14
On-Chip DAC: Yes
Packaging: Tray
Processor Series: ARM Cortex
Program Memory Type: Flash
Series: STM32F429IG
Factory Pack Quantity: 40

STM32F429IGT6器件文档内容

                                                                                                 STM32F429xx

ARM Cortex-M4 32b MCU+FPU, 225DMIPS, up to 2MB Flash/256+4KB RAM, USB
OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 20 comm. interfaces, camera & LCD-TFT

                                                                                                                                        Data brief

Features                                                                                              &"'!

Core: ARM 32-bit CortexTM-M4 CPU with FPU,                                 LQFP100 (14 14 mm)                        WLCSP143
    Adaptive real-time accelerator (ART                                      LQFP144 (20 20 mm) UFBGA176 (10 10 mm)
    AcceleratorTM) allowing 0-wait state execution                           LQFP176 (24 24 mm) TFBGA216 (13 x 13 mm)
    from Flash memory, frequency up to 180 MHz,                              LQFP208 (28 x 28 mm)
    MPU, 225 DMIPS/1.25 DMIPS/MHz
    (Dhrystone 2.1), and DSP instructions                                     Cortex-M4 Embedded Trace MacrocellTM

Memories                                                                   Up to 168 I/O ports with interrupt capability
    Up to 2 MB of Flash memory organized into
        two banks allowing read-while-write                                  Up to 164 fast I/Os up to 84 MHz
    Up to 256+4 KB of SRAM including 64-KB
        of CCM (core coupled memory) data RAM                                 Up to 166 5 V-tolerant I/Os
    Flexible external memory controller with up
        to 32-bit data bus: SRAM,PSRAM,SDRAM,                                 Up to 21 communication interfaces
        Compact Flash/NOR/NAND memories                                           Up to 3 I2C interfaces (SMBus/PMBus)

LCD parallel interface, 8080/6800 modes                                     Up to 4 USARTs/4 UARTs (11.25 Mbit/s,
                                                                                 ISO7816 interface, LIN, IrDA, modem
LCD-TFT controller up to VGA resolution with                                   control)
    dedicated Chrom-ART AcceleratorTM for
    enhanced graphic content creation (DMA2D)                                 Up to 6 SPIs (42 Mbits/s), 2 with muxed
                                                                                 full-duplex I2S for audio class accuracy via
Clock, reset and supply management                                             internal audio PLL or external clock
    1.8 V to 3.6 V application supply and I/Os
    POR, PDR, PVD and BOR                                                   1 x SAI (serial audio interface)
    4-to-26 MHz crystal oscillator
    Internal 16 MHz factory-trimmed RC (1%                                  2 CAN (2.0B Active) and SDIO interface
        accuracy)
    32 kHz oscillator for RTC with calibration                              Advanced connectivity
    Internal 32 kHz RC with calibration
                                                                              USB 2.0 full-speed device/host/OTG
Low power                                                                      controller with on-chip PHY

    Sleep, Stop and Standby modes                                           USB 2.0 high-speed/full-speed
    VBAT supply for RTC, 2032 bit backup                                      device/host/OTG controller with dedicated
                                                                                 DMA, on-chip full-speed PHY and ULPI
        registers + optional 4 KB backup SRAM
                                                                              10/100 Ethernet MAC with dedicated DMA:
312-bit, 2.4 MSPS ADC: up to 24 channels                                      supports IEEE 1588v2 hardware, MII/RMII
    and 7.2 MSPS in triple interleaved mode
                                                                              8- to 14-bit parallel camera interface up to
212-bit D/A converters                                                        54 MBs/s

General-purpose DMA: 16-stream DMA                                          True random number generator
    controller with FIFOs and burst support
                                                                              CRC calculation unit
Up to 17 timers: up to twelve 16-bit and two 32-
    bit timers up to 180 MHz, each with up to 4                               96-bit unique ID
    IC/OC/PWM or pulse counter and quadrature
    (incremental) encoder input                                              RTC: subsecond accuracy, hardware calendar
                                                                                            Table 1. Device summary
Debug mode
    SWD & JTAG interfaces                                                  Reference                Part number

                                                                             STM32F429xx  STM32F429VG, STM32F429ZG, STM32F429IG,
                                                                                          STM32F429VI, STM32F429ZI, STM32F429II,
                                                                                          STM32F429BG, STM32F429BI, STM32F429NI,
                                                                                          STM32F429NG

May 2013  Doc ID 023140 Rev 2                                                                                            1/102

For further information contact your local STMicroelectronics sales office.                                              www.st.com                 1
Contents  STM32F429xx

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2
3      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2/102  2.1 Full compatibility throughout the family . . . . . . . . . . . . . . . . . . . . . . . . . . .11

       Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

       3.1 ARM CortexTM-M4 with FPU and embedded Flash and SRAM . . . . . . . 14
       3.2 Adaptive real-time memory accelerator (ART AcceleratorTM) . . . . . . . . . 14
       3.3 Memory protection unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
       3.4 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
       3.5 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . . 15
       3.6 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
       3.7 Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
       3.8 DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
       3.9 Flexible memory controller (FMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
       3.10 LCD-TFT controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
       3.11 Chrom-ART AcceleratorTM (DMA2D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
       3.12 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . . 18
       3.13 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . . 18
       3.14 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
       3.15 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
       3.16 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
       3.17 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

                 3.17.1 Internal reset ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
                 3.17.2 Internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

       3.18 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

                 3.18.1 Regulator ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
                 3.18.2 Regulator OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
                 3.18.3 Regulator ON/OFF and internal reset ON/OFF availability . . . . . . . . . . 25

       3.19 Real-time clock (RTC), backup SRAM and backup registers . . . . . . . . . . 25
       3.20 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
       3.21 VBAT operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

                                                  Doc ID 023140 Rev 2
STM32F429xx                       Contents

   3.22 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

             3.22.1 Advanced-control timers (TIM1, TIM8) . . . . . . . . . . . . . . . . . . . . . . . . . 28
             3.22.2 General-purpose timers (TIMx) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
             3.22.3 Basic timers TIM6 and TIM7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
             3.22.4 Independent watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
             3.22.5 Window watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
             3.22.6 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

   3.23 Inter-integrated circuit interface (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
   3.24 Universal synchronous/asynchronous receiver transmitters (USART) . . 30
   3.25 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
   3.26 Inter-integrated sound (I2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
   3.27 Serial Audio interface (SAI1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
   3.28 Audio PLL (PLLI2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
   3.29 Audio and LCD PLL(PLLSAI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
   3.30 Secure digital input/output interface (SDIO) . . . . . . . . . . . . . . . . . . . . . . . 32
   3.31 Ethernet MAC interface with dedicated DMA and IEEE 1588 support . . . 33
   3.32 Controller area network (bxCAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
   3.33 Universal serial bus on-the-go full-speed (OTG_FS) . . . . . . . . . . . . . . . . 34
   3.34 Universal serial bus on-the-go high-speed (OTG_HS) . . . . . . . . . . . . . . . 34
   3.35 Digital camera interface (DCMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
   3.36 Random number generator (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
   3.37 General-purpose input/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . . 35
   3.38 Analog-to-digital converters (ADCs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
   3.39 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
   3.40 Digital-to-analog converter (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
   3.41 Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . . 36
   3.42 Embedded Trace MacrocellTM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

4  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

6  Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

   6.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

   6.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

             Doc ID 023140 Rev 2  3/102
Contents                       STM32F429xx

7         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

Appendix A Application block diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

               A.1 USB OTG full speed (FS) interface solutions . . . . . . . . . . . . . . . . . . . . . . 96
               A.2 USB OTG high speed (HS) interface solutions . . . . . . . . . . . . . . . . . . . . . 98
               A.3 Ethernet interface solutions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

8         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

4/102     Doc ID 023140 Rev 2
STM32F429xx                          List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F429xx features and peripheral counts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Table 3.   Voltage regulator configuration mode versus device operating mode . . . . . . . . . . . . . . . . 22
Table 4.   Regulator ON/OFF and internal reset ON/OFF availability. . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 5.   Voltage regulator modes in stop mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 6.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 7.   Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 8.   USART feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Table 9.   Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 10.  STM32F429xx pin and ball definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Table 11.  FMC pin definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 12.  STM32F429xx alternate function mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 13.  STM32F429xx register boundary addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 14.  LQPF100, 14 x 14 mm 100-pin low-profile quad flat package mechanical data. . . . . . . . . 82
Table 15.  WLCSP143, 0.4 mm pitch wafe level chip scale package mechanical data. . . . . . . . . . . . 85
Table 16.  LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package
           mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 17.  LQFP176, 24 x 24 mm, 176-pin low-profile quad flat package
           mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 18.  LQFP208, 28 x 28 mm, 208-pin low-profile quad flat package
           mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 19.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm
           mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Table 20.  TFBGA216 - ultra thin fine pitch ball grid array 13 13 0.8mm
           package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Table 21.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Table 22.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 23.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

                Doc ID 023140 Rev 2  5/102
                                 STM32F429xx

Figure 1.   Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
            for LQFP100 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 2.   Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
            for LQFP144 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 3.   Compatible board design between STM32F2xx and STM32F4xx
            for LQFP176 package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figure 4.   STM32F429xx block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Figure 5.   STM32F429xx Multi-AHB matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figure 6.   Power supply supervisor interconnection with internal reset OFF . . . . . . . . . . . . . . . . . . . 20
Figure 7.   PDR_ON control with internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Figure 8.   Regulator OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Figure 9.   Startup in regulator OFF: slow VDD slope
            - power-down reset risen after VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 10.  Startup in regulator OFF mode: fast VDD slope
            - power-down reset risen before VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . 24
Figure 11.  STM32F42x LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Figure 12.  STM32F42x WLCSP143 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figure 13.  STM32F42x LQFP144 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figure 14.  STM32F42x LQFP176 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Figure 15.  STM32F42x LQFP208 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 16.  STM32F42x UFBGA176 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figure 17.  STM32F42x TFBGA216 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Figure 18.  Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 19.  LQFP100, 14 x 14 mm 100-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 81
Figure 20.  LQPF100 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Figure 21.  WLCSP143, 0.4 mm pitch wafe level chip scale package outline . . . . . . . . . . . . . . . . . . . 84
Figure 22.  LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 86
Figure 23.  LQFP144 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 24.  LQFP176 24 x 24 mm, 176-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 88
Figure 25.  LQFP176 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Figure 26.  LQFP208, 28 x 28 mm, 208-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 90
Figure 27.  LQFP208 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Figure 28.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm,
            package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 29.  TFBGA216 - ultra thin fine pitch ball grid array 13 13 0.8mm,
            package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 30.  USB controller configured as peripheral-only and used
            in Full speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Figure 31.  USB controller configured as host-only and used in full speed mode. . . . . . . . . . . . . . . . . 96
Figure 32.  USB controller configured in dual mode and used in full speed mode . . . . . . . . . . . . . . . . 97
Figure 33.  USB controller configured as peripheral, host, or dual-mode
            and used in high speed mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 34.  MII mode using a 25 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Figure 35.  RMII with a 50 MHz oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Figure 36.  RMII with a 25 MHz crystal and PHY with PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

6/102       Doc ID 023140 Rev 2
STM32F429xx                           Introduction

1  Introduction

   This databrief provides the description of the STM32F429xx line of microcontrollers. For
   more details on the whole STMicroelectronics STM32TM family, please refer to Section 2.1:
   Full compatibility throughout the family.

   The STM32F429xx databrief should be read in conjunction with the STM32F4xx reference
   manual.

   For information on the CortexTM-M4 core, please refer to the CortexTM-M4 programming
   manual (PM0214), available from the www.arm.com.

                 Doc ID 023140 Rev 2  7/102
Description                                    STM32F429xx

2            Description

             The STM32F429XX devices is based on the high-performance ARM CortexTM-M4 32-bit
             RISC core operating at a frequency of up to 180 MHz. The Cortex-M4 core features a
             Floating point unit (FPU) single precision which supports all ARM single-precision data-
             processing instructions and data types. It also implements a full set of DSP instructions and
             a memory protection unit (MPU) which enhances application security.

             The STM32F429xx devices incorporates high-speed embedded memories (Flash memory
             up to 2 Mbyte, up to 256 Kbytes of SRAM), up to 4 Kbytes of backup SRAM, and an
             extensive range of enhanced I/Os and peripherals connected to two APB buses, two AHB
             buses and a 32-bit multi-AHB bus matrix.

             All devices offer three 12-bit ADCs, two DACs, a low-power RTC, twelve general-purpose
             16-bit timers including two PWM timers for motor control, two general-purpose 32-bit timers.
             a true random number generator (RNG). They also feature standard and advanced
             communication interfaces.
             Up to three I2Cs
             Six SPIs, two I2Ss full duplex. To achieve audio class accuracy, the I2S peripherals can

                   be clocked via a dedicated internal audio PLL or via an external clock to allow
                   synchronization.

             Four USARTs plus four UARTs
             An USB OTG full-speed and a USB OTG high-speed with full-speed capability (with the

                   ULPI),

             Two CANs
             One SAI serial audio interface
             An SDIO/MMC interface
             Ethernet and the camera interface
             LCD-TFT display controller
             DMA2D controller.

             Advanced peripherals include an SDIO, a flexible memory control (FMC) interface, a
             camera interface for CMOS sensors. Refer to Table 2: STM32F429xx features and
             peripheral counts for the list of peripherals available on each part number.

             The STM32F429xx devices operates in the 40 to +105 C temperature range from a 1.8 to
             3.6 V power supply.

             The supply voltage can drop to 1.7 V when the device operates in the 0 to 70 C
             temperature range with the use of an external power supply supervisor (refer to
             Section 3.17.2: Internal reset OFF). A comprehensive set of power-saving mode allows the
             design of low-power applications.

             The STM32F429xx devices offers devices in 7 packages ranging from 100 pins to 216 pins.
             The set of included peripherals changes with the device chosen.

8/102                     Doc ID 023140 Rev 2
9/102                These features make the STM32F429xx microcontrollers suitable for a wide range of applications:                      Description
                      Motor drive and application control
                      Medical equipment
                      Industrial applications: PLC, inverters, circuit breakers
                      Printers, and scanners
                      Alarm systems, video intercom, and HVAC
                      Home audio appliances

                     Figure 4 and Figure 4 show the general block diagram of the device family.

                                                           Table 2. STM32F429xx features and peripheral counts

                                 Peripherals               STM32F429Vx STM32F429Zx STM32F429Ix                  STM32F429Bx  STM32F429Nx
                                                                                                                             1024 2048
                     Flash memory in Kbytes                1024 2048 1024 2048 1024 2048 1024 2048

Doc ID 023140 Rev 2  SRAM in Kbytes  System                256(112+16+64+64)
                                     Backup                            4

                     FMC memory controller                          Yes(1)

                     Ethernet                              Yes

                                     General-purpose       10

                     Timers          Advanced-control      2

                                     Basic                 2

                     Random number generator                        Yes
                                                SPI / I2S  6/2 (full duplex)(2)
                                                I2C
                                                                     3

                                     USART/UART            4/4

                     Communication USB OTG FS              Yes

                     interfaces      USB OTG HS            Yes                                                                            STM32F429xx

                                     CAN                   2

                                     SAI                   1

                                     SDIO                  Yes
                                  Table 2. STM32F429xx features and peripheral counts (continued)                                                                            STM32F429xx

                     Peripherals                      STM32F429Vx STM32F429Zx STM32F429Ix  STM32F429Bx STM32F429Nx

                     Camera interface                                    Yes
                     LCD-TFT
                     Chrom-ART AcceleratorTM (DMA2D)                     Yes
                     GPIOs
                     12-bit ADC                                          Yes
                     Number of channels
                     12-bit DAC                           82   114       140                                        168
                     Number of channels                   16
                     Maximum CPU frequency                               3
                     Operating voltage                LQFP100
                                                               24                                  24
                     Operating temperatures
                                                                         Yes
                     Packages                                             2

Doc ID 023140 Rev 2                                                         180 MHz
                                                                         1.8 to 3.6 V(3)

                                                               Ambient temperatures: 40 to +85 C /40 to +105 C

                                                                    Junction temperature: 40 to + 125 C

                                                               WLCSP143  UFBGA176          LQFP208                       TFBGA216
                                                                LQFP144   LQFP176

                     1. For the LQFP100 package, only FMC Bank1 or Bank2 are available. Bank1 can only support a multiplexed NOR/PSRAM memory using the NE1 Chip
                          Select. Bank2 can only support a 16- or 8-bit NAND Flash memory using the NCE2 Chip Select. The interrupt line cannot be used since Port G is not
                          available in this package.

                     2. The SPI2 and SPI3 interfaces give the flexibility to work in an exclusive way in either the SPI mode or the I2S audio mode.

                     3. VDD/VDDA minimum value of 1.7 V is obtained when the device operates in reduced temperature range, and with the use of an external power supply
                          supervisor (refer to Section 3.17.2: Internal reset OFF).

10/102                                                                                                                                                                       Description
STM32F429xx                                                                        Description

2.1  Full compatibility throughout the family

     The STM32F429xx devices are part of the STM32F4 family. They are fully pin-to-pin,
     software and feature compatible with the STM32F2xx devices, allowing the user to try
     different memory densities, peripherals, and performances (FPU, higher frequency) for a
     greater degree of freedom during the development cycle.

     The STM32F429xx devices maintain a close compatibility with the whole STM32F10xx
     family. All functional pins are pin-to-pin compatible. The STM32F429xx, however, are not
     drop-in replacements for the STM32F10xx devices: the two families do not have the same
     power scheme, and so their power pins are different. Nonetheless, transition from the
     STM32F10xx to the STM32F42x family remains simple as only a few pins are impacted.

     Figure 1, Figure 2, and Figure 3, give compatible board designs between the STM32F4xx,
     STM32F2xx, and STM32F10xx families.

             Figure 1. Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
                                                 for LQFP100 package

                                                  633      
                                                               

                                                           

                                                                              633

                                                                  633

                   633                                             RESISTORORSOLDERINGBRIDGE
                                                                  PRESENTFORTHE34-&XXX
                                                                  CONFIGURATION NOTPRESENTINTHE
                                                                  34-&XXCONFIGURATION

             6$$ 633                                       633
                       4WO  RESISTORSCONNECTEDTO
                       
633FORTHE34-&XX           6$$ 633       633FOR34-&XX
                                                                6$$FOR34-&XX

            
633FORTHE34-&XX

            
633 6$$OR.#FORTHE34-&XX                                              AIC

             Doc ID 023140 Rev 2                                                   11/102
Description                                                                                      STM32F429xx

             Figure 2. Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
                                                        for LQFP144 package

                                              108              VSS           73
                                                                                     72
                                         109       106
                                                                             71

                                                                                                 VSS

                                                                                         VSS

                 Signal from                     143 (PDR_ON)  30       31              0  resistor or soldering bridge
             external power              144                                            present for the STM32F10xx
                                                                                        configuration, not present in the
                        supply                    1                                     STM32F4xx configuration
                  supervisor
                                                                                 37

                                                                             36

                                VDD VSS                                 VSS

             Two 0  resistors connected to:                    VDD VSS       VSS for STM32F10xx
             - VSS for the STM32F10xx                                        VDD for STM32F4xx

             - VSS, VDD or NC for the STM32F2xx

             - VDD or signal from external power supply supervisor for the STM32F4xx             ai18487d

             Figure 3. Compatible board design between STM32F2xx and STM32F4xx
                                                  for LQFP176 package

                                                         132                     89
                                                   133                                 88

                                                                                 48 - GND for STM32F2xx
                                                                                         - BYPASS_REG for STM32F4xx

             Signal from external                         171 (PDR_ON)               45
                      power supply                 176                           44
                         supervisor
                                                           1

                           VDDVSS

             Two 0  resistors connected to:
             - VSS, VDD or NC for the STM32F2xx
             - VDD or signal from external power supply supervisor for the STM32F4xx

                                                                                                 MS31835V1

12/102                                        Doc ID 023140 Rev 2
STM32F429xx                                                                                                                                                                                               Description

                                                        Figure 4. STM32F429xx block diagram

                                                ##-DATA2!-+"                                              %XTERNALMEMORYCONTROLLER&-#                                                                       #,+ .%;= !;=
                                                                                                                                                                                                            $;= ./%. .7%.
                             .*4234 *4$)                                                             !("        32!- 3$2!- 032!-                                                                            .",;= 3$#,+%;= 3$.%;=
                               *4#+37#,+                                                                                                                                                                    3.$2.!73 %. #.!,3 .!$6
                        *4$/37$ *4$/            *4!'37  -05                                                     ./2&LASH 0##ARD!4!                                                                         .7!)4.)/2$ .2%' #$
                                                   %4-  .6)#                                                                                                                                                ).4.
                                 42!#%#,+                                                                       .!.$&LASH                                                                                   
                               42!#%$;=
                                                                               $
"53                                                                                                                       (39.# 639.#
                         -))OR2-))AS!&                                                                                                                                                                     05)8#,+ $;=
                                -$)/AS!&        !2-#ORTEX
-
                                       $0 $-                                                                                                                                                              $0
                                                     -(Z )
"53                                                                                                                                            $-
      5,0)#+ $;= $)2 340 .84                           &05                                                                                                                                                )$ 6"53 3/&
                             )$ 6"53 3/&
                                                                             3
"53                                                                                                                         6$$TO6
,#$?2;= ,#$?';= ,#$?";=                         0(9                                                                                                                                                        633
,#$?(39.# ,#$?639.# ,#$?$%                                                                       !("BUS
MATRIX3-                                                                                           6#!0 6#0!

                                       ,#$?#,+                                                                                 !24!##%,                                                                    6$$! 633!
                                                                                                                                   #!#(%                                                                   .234
                                       0!;=
                                       0";=                                                                                                       &)&/ &)&/                                                /3#?).
                                       0#;=                                                                                                                        0(9                                     /3#?/54
                                       0$;=     %THERNET-!# $-!                                                       -"&LASH                                                        2.'
                                       0%;=                                                                           -"&LASH                                                                             6"!4TO6
                                                                            & )&/                                                                                                   #AMERA
                                       0&;=                                                                        32!-+"                                                           INTERFACE               /3#?).
                                       0';=     53"                         $-!                                     32!-+"                                                                                  /3#?/54
                                       0(;=                                                                         32!-+"                                                           53"                   24#?!&
                                       0);=     /4'(3 &)&/                                                                                                                         /4'&3                   24#?!&
                                       0*;=                                                                         !("-(Z                                                                                 24#?(:
                                                $-!     3TREAMS                                           !(" -(Z                                     6$$                          0OWERMANAGMT
                                                $-!           &)&/                                                                                                                     6OLTAGE
                                                                                                                                                6$$!                                   REGULATOR
                                                        3TREAMS                                                                                2#(3
                                                              &)&/                                                                            2#,3                                   TO 6
                                                                                                                                             0,,
                                                ,#$
4&4 &)&/
                                                                                                                                2ESET
                                                #(2/-
!24                                                                      -!CL.OC!K'4            0/2                          6$$
                                                                                    &)&/                                                              RESET
                                                   $-!$                                                                          CONTROL                                              3UPPLY
                                                   '0)/0/24!                                                                                          )NT                          SUPERVISION
                                                   '0)/0/24"                                                                                                                       0/20$2
                                                   '0)/0/24#
                                                                                                                                                                                       "/2

                                                                                                                                                                                              06$

                                                '0)/0/24$                                                                                                                           6$$! 6$$
                                                '0)/0/24%
                                                '0)/0/24&                                                                                                                                84!,/3#
                                                '0)/0/24'                                                                                                                                
-(Z
                                                '0)/0/24(
                                                                                                                                                                                   )7$'

                                                                                                                                                                                   3TANDBY
                                                                                                                                                                                   INTERFACE

                                                                                                                &#,+                                                                          6"!4
                                                                                                                     (#,+X
                                                                                                                          0#,+X                       ,3                           84!,K(Z

                                                '0)/0/24)                                                                                             ,3                               24#
                                                '0)/0/24*
                                                                                                                                                                                         !75

                                                                                                                                                                                   "ACKUPREGISTER

                                                                                                                                                                                   +""+032!-

             0+;=                               '0)/0/24+                                                                                                                               4)- B             CHANNELS %42AS!&
                                                                                                                                                                                        4)- B
            !&                                      %84)47+50                                        $-!            $-!                                                                 4)- B             CHANNELS %42AS!&
                                                                                                                                                                                        4)- B
               $;=                                   3$)/--#              &)&/                       !("!0" !("!0"                                                                     4)- B              CHANNELS %42AS!&
  #-$ #+AS!&                                                                                                                                                                           4)- B
                                                      4)-07-B                                                                                                                          4)- B              CHANNELS
COMPLCHAN4)-?#(;=.
     CHAN4)-?#(;=%42                                  4)-07-B                                                                                                                                     SMCARD  CHANNELSAS!&
                             "+).AS!&                                                                                                                                                53!24 IR$!
                                                           4)- B                                                                                                                     53!24SMCIRA$R!D      CHANNELAS!&
COMPLCHAN4)-?#(;=.                                       4)- B                                                                                                                       5!24
                                                          4)- B                                                                                                                       5!24                CHANNELAS!&
  CHAN4)-?#(;= %42                              SIRM$!CARD53!24                                                                                                                       5!24                28 48AS!&
                           "+).AS!&             SIRM$!CARD53!24                                                                                                                       5!24                #43 243AS!&
                                                           30)                                                                                                                       30)3                 28 48AS!&
  CHANNELSAS! &                                            30)                                                                                                                       30)3                 #43 243AS!&
                                                           30)                                                                                                                     )#3-"53                28 48AS!&
  CHANNELAS!&                                              30)                                            77$'                                                                     )#3-"53
                                                           3!)                                                                                                                                            28 48AS!&
  CHANNELAS!&                                   45E3M!P2ER4ATU-RE"SPESNSOR                                                                                                         )#3-"53                28 48AS!&
                                                     !$#                                                                                                                              BX#!.               28 48AS!&
                      28 48 #+                       !$#                  &)&/                                  4)- B            !0"!0-"(ZM-A(XZ                                      BX#!.               -/3)3$ -)3/3$?EXT 3#+#+
                #43 243AS!&                                                          !0" -(Z !0"-(Z             4)- B                                            &)&/ $IGITALFILTER                       .3373 -#+AS!&
                                                                      )&                                                                                                                                  -/3)3$ -)3/3$?EXT 3#+#+
                      28 48 #+                       !$#                                                                                                                                                  .3373 -#+AS!&
                #43 243AS!&                                                                                                                                                                               3#, 3$! 3-"!AS!&
                                                  6$$!
                    -/3) -)3/                                                                                                                                                                             3#, 3$! 3-"!AS!&
                3#+ .33AS!&
                                                                                                                                                                                                          3#, 3$! 3-"!AS!&
                     -/3) -)3/
                3#+ .33AS!&                                                                                                                                                                               48 28

                    -/3) -)3/                                                                                                                                                                             48 28
                3#+ .33AS!&

                     -/3) -)3/
                3#+ .33AS!&

  3$ 3#+ &3 -#,+AS!&

                                                                                                          6$$!

             6$$2%&?!$#                                                                                   $!#   )4&

  ANALOGINPUTSCOMMON                                                                                      $!#
                TOTHE!$#S

  ANALOGINPUTSCOMMON
             TOTHE!$#

  ANALOGINPUTSFOR!$#

                                                                                                          $!#?/54 $!#?/54

                                                                                                          AS!&  AS!&

                                                                                                                                                                                                          -36

1. The timers connected to APB2 are clocked from TIMxCLK up to 180 MHz, while the timers connected to APB1 are clocked
     from TIMxCLK either up to 90 MHz or 180 MHz depending on TIMPRE bit configuration in the RCC_DCKCFGR register.

                                                                                                     Doc ID 023140 Rev 2                                                                                  13/102
Functional overview                       STM32F429xx

3       Functional overview

3.1     ARM CortexTM-M4 with FPU and embedded Flash and
        SRAM
Note:
        The ARM Cortex-M4 with FPU processor is the latest generation of ARM processors for
        embedded systems. It was developed to provide a low-cost platform that meets the needs of
        MCU implementation, with a reduced pin count and low-power consumption, while
        delivering outstanding computational performance and an advanced response to interrupts.

        The ARM Cortex-M4 with FPU core is a 32-bit RISC processor that features exceptional
        code-efficiency, delivering the high-performance expected from an ARM core in the memory
        size usually associated with 8- and 16-bit devices.

        The processor supports a set of DSP instructions which allow efficient signal processing and
        complex algorithm execution.

        Its single precision FPU (floating point unit) speeds up software development by using
        metalanguage development tools, while avoiding saturation.

        The STM32F42x family is compatible with all ARM tools and software.

        Figure 4 shows the general block diagram of the STM32F42x family.

        Cortex-M4 with FPU core is binary compatible with the Cortex-M3 core.

3.2     Adaptive real-time memory accelerator (ART AcceleratorTM)

        The ART AcceleratorTM is a memory accelerator which is optimized for STM32 industry-
        standard ARM CortexTM-M4 with FPU processors. It balances the inherent performance
        advantage of the ARM Cortex-M4 with FPU over Flash memory technologies, which
        normally requires the processor to wait for the Flash memory at higher frequencies.

        To release the processor full 225 DMIPS performance at this frequency, the accelerator
        implements an instruction prefetch queue and branch cache, which increases program
        execution speed from the 128-bit Flash memory. Based on CoreMark benchmark, the
        performance achieved thanks to the ART Accelerator is equivalent to 0 wait state program
        execution from Flash memory at a CPU frequency up to 180 MHz.

3.3     Memory protection unit

        The memory protection unit (MPU) is used to manage the CPU accesses to memory to
        prevent one task to accidentally corrupt the memory or resources used by any other active
        task. This memory area is organized into up to 8 protected areas that can in turn be divided
        up into 8 subareas. The protection area sizes are between 32 bytes and the whole 4
        gigabytes of addressable memory.

        The MPU is especially helpful for applications where some critical or certified code has to be
        protected against the misbehavior of other tasks. It is usually managed by an RTOS (real-
        time operating system). If a program accesses a memory location that is prohibited by the
        MPU, the RTOS can detect it and take action. In an RTOS environment, the kernel can
        dynamically update the MPU area setting, based on the process to be executed.

14/102               Doc ID 023140 Rev 2
STM32F429xx                              Functional overview

     The MPU is optional and can be bypassed for applications that do not need it.

3.4  Embedded Flash memory

     The devices embed a Flash memory of 1 Mbytes or 2 Mbytes available for storing programs
     and data.

3.5  CRC (cyclic redundancy check) calculation unit

     The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
     data word and a fixed generator polynomial.

     Among other applications, CRC-based techniques are used to verify data transmission or
     storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
     verifying the Flash memory integrity. The CRC calculation unit helps compute a software
     signature during runtime, to be compared with a reference signature generated at link-time
     and stored at a given memory location.

3.6  Embedded SRAM

     All devices embed:
      Up to 256 Kbytes of system SRAM including 64 Kbytes of CCM (core coupled memory)

           data RAM
           RAM memory is accessed (read/write) at CPU clock speed with 0 wait states.
      4 Kbytes of backup SRAM
           This area is accessible only from the CPU. Its content is protected against possible
           unwanted write accesses, and is retained in Standby or VBAT mode.

3.7  Multi-AHB bus matrix

     The 32-bit multi-AHB bus matrix interconnects all the masters (CPU, DMAs, Ethernet, USB
     HS, the LCD-TFT, and the DMA2D) and the slaves (Flash memory, RAM, FMC, AHB and
     APB peripherals) and ensures a seamless and efficient operation even when several high-
     speed peripherals work simultaneously.

                    Doc ID 023140 Rev 2                                             15/102
Functional overview                                                                                                  STM32F429xx

                        Figure 5. STM32F429xx Multi-AHB matrix

64-Kbyte  ARM             GP         GP    MAC     USB OTG                                    LCD-TFT  DMA2D
                        DMA1       DMA2  Ethernet      HS
CCM data RAM Cortex-M4

          I-bus                                                                                        DMA2D
                  D-bus
                         S-bus
                               DMA_PI
                                       DMA_MEM1
                                               DMA_MEM2
                                                      DMA_P2
                                                                 ETHERNET_M
                                                                          USB_HS_M
                                                                                   LCD-TFT_M

          S0 S1 S2      S3 S4 S5 S6 S7 S8 S9

                                                                                                       ICODE  ACCEL   Flash
                                                                                                       DCODE         memory

                                                                                                                         SRAM1     APB1
                                                                                                                       112 Kbyte   APB2

                                                                                                                         SRAM2
                                                                                                                       16 Kbyte

                                                                                                                         SRAM3
                                                                                                                        64 Kbyte

                                                                                                                          AHB1
                                                                                                                      peripherals

                                                                                                                          AHB2
                                                                                                                      peripherals
                                                                                                                     FMC external

                                                                                                                        MemCtl

                     Bus matrix-S

                                                                                                                                   -36

3.8       DMA controller (DMA)

          The devices feature two general-purpose dual-port DMAs (DMA1 and DMA2) with 8
          streams each. They are able to manage memory-to-memory, peripheral-to-memory and
          memory-to-peripheral transfers. They feature dedicated FIFOs for APB/AHB peripherals,
          support burst transfer and are designed to provide the maximum peripheral bandwidth
          (AHB/APB).

          The two DMA controllers support circular buffer management, so that no specific code is
          needed when the controller reaches the end of the buffer. The two DMA controllers also
          have a double buffering feature, which automates the use and switching of two memory
          buffers without requiring any special code.

          Each stream is connected to dedicated hardware DMA requests, with support for software
          trigger on each stream. Configuration is made by software and transfer sizes between
          source and destination are independent.

16/102                             Doc ID 023140 Rev 2
STM32F429xx                                                                 Functional overview

                 The DMA can be used with the main peripherals:
                  SPI and I2S
                  I2C
                  USART
                  General-purpose, basic and advanced-control timers TIMx
                  DAC
                  SDIO
                  Camera interface (DCMI)
                  ADC
                  SAI1.

3.9   Flexible memory controller (FMC)

      All devices embed an FMC. It has four Chip Select outputs supporting the following modes:
      PCCard/Compact Flash, SDRAM, SRAM, PSRAM, NOR Flash and NAND Flash.

      Functionality overview:
       8-,16-, 32-bit data bus width
       Read FIFO for SDRAM controller
       Write FIFO
       Maximum FMC_CLK/FMC_SDCLK frequency for synchronous accesses is 90 MHz.

      LCD parallel interface

      The FMC can be configured to interface seamlessly with most graphic LCD controllers. It
      supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to
      specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost-
      effective graphic applications using LCD modules with embedded controllers or high
      performance solutions using external controllers with dedicated acceleration.

3.10  LCD-TFT controller

      The LCD-TFT display controller provides a 24-bit parallel digital RGB (Red, Green, Blue)
      and delivers all signals to interface directly to a broad range of LCD and TFT panels up to
      SVGA (800x600) resolution with the following features:
       2 displays layers with dedicated FIFO (64x32-bit)
       Color Look-Up table (CLUT) up to 256 colors (256x24-bit) per layer
       Up to 8 Input color formats selectable per layer
       Flexible blending between two layers using alpha value (per pixel or constant)
       Flexible programmable parameters for each layer
       Color keying (transparency color)
       Up to 4 programmable interrupt events.

      Doc ID 023140 Rev 2                                                   17/102
Functional overview                       STM32F429xx

3.11    Chrom-ART AcceleratorTM (DMA2D)

        The Chrom-Art AcceleratorTM (DMA2D) is a graphic accelerator which offers advanced bit
        blitting, row data copy and pixel format conversion. It supports the following functions:
         Rectangle filling with a fixed color
         Rectangle copy
         Rectangle copy with pixel format conversion
         Rectangle composition with blending and pixel format conversion.

        Various image format coding are supported, from indirect 4bpp color mode up to 32bpp
        direct color. It embeds dedicated memory to store color lookup tables.

        An interrupt can be generated when an operation is complete or at a programmed
        watermark.

        All the operations are fully automatized and are running independently from the CPU or the
        DMAs.

3.12    Nested vectored interrupt controller (NVIC)

        The devices embed a nested vectored interrupt controller able to manage 16 priority levels,
        and handle up to 91 maskable interrupt channels plus the 16 interrupt lines of the CortexTM-
        M4 with FPU core.
         Closely coupled NVIC gives low-latency interrupt processing
         Interrupt entry vector table address passed directly to the core
         Allows early processing of interrupts
         Processing of late arriving, higher-priority interrupts
         Support tail chaining
         Processor state automatically saved
         Interrupt entry restored on interrupt exit with no instruction overhead

        This hardware block provides flexible interrupt management features with minimum interrupt
        latency.

3.13    External interrupt/event controller (EXTI)

        The external interrupt/event controller consists of 23 edge-detector lines used to generate
        interrupt/event requests. Each line can be independently configured to select the trigger
        event (rising edge, falling edge, both) and can be masked independently. A pending register
        maintains the status of the interrupt requests. The EXTI can detect an external line with a
        pulse width shorter than the Internal APB2 clock period. Up to 168 GPIOs can be connected
        to the 16 external interrupt lines.

3.14    Clocks and startup

        On reset the 16 MHz internal RC oscillator is selected as the default CPU clock. The
        16 MHz internal RC oscillator is factory-trimmed to offer 1% accuracy over the full
        temperature range. The application can then select as system clock either the RC oscillator
        or an external 4-26 MHz clock source. This clock can be monitored for failure. If a failure is

18/102               Doc ID 023140 Rev 2
STM32F429xx                       Functional overview

        detected, the system automatically switches back to the internal RC oscillator and a
        software interrupt is generated (if enabled). This clock source is input to a PLL thus allowing
        to increase the frequency up to 180 MHz. Similarly, full interrupt management of the PLL
        clock entry is available when necessary (for example if an indirectly used external oscillator
        fails).

        Several prescalers allow the configuration of the two AHB buses, the high-speed APB
        (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the two AHB
        buses is 180 MHz while the maximum frequency of the high-speed APB domains is
        90 MHz. The maximum allowed frequency of the low-speed APB domain is 45 MHz.

        The devices embed a dedicated PLL (PLLI2S) and PLLSAI which allows to achieve audio
        class performance. In this case, the I2S master clock can generate all standard sampling
        frequencies from 8 kHz to 192 kHz.

3.15    Boot modes

        At startup, boot pins are used to select one out of three boot options:
         Boot from user Flash
         Boot from system memory
         Boot from embedded SRAM

        The boot loader is located in system memory. It is used to reprogram the Flash memory by
        using USART1 (PA9/PA10), USART3 (PC10/PC11 or PB10/PB11), CAN2 (PB5/PB13), USB
        OTG FS in Device mode (PA11/PA12) through DFU (device firmware upgrade).

3.16    Power supply schemes

Note:    VDD = 1.8 to 3.6 V: external power supply for I/Os and the internal regulator (when
              enabled), provided externally through VDD pins.

         VSSA, VDDA = 1.8 to 3.6 V: external analog power supplies for ADC, DAC, Reset
              blocks, RCs and PLL. VDDA and VSSA must be connected to VDD and VSS, respectively.

         VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and
              backup registers (through power switch) when VDD is not present.

        VDD/VDDA minimum value of 1.7 V is obtained when the device operates in reduced
        temperature range, and with the use of an external power supply supervisor (refer to
        Section 3.17.2: Internal reset OFF). Refer to Table 3: Voltage regulator configuration mode
        versus device operating mode to identify the packages supporting this option.

3.17    Power supply supervisor

3.17.1  Internal reset ON

        On packages embedding the PDR_ON pin, the power supply supervisor is enabled by
        holding PDR_ON high. On the other package, the power supply supervisor is always
        enabled.
        The device has an integrated power-on reset (POR)/ power-down reset (PDR) circuitry
        coupled with a Brownout reset (BOR) circuitry. At power-on, POR/PDR is always active and

             Doc ID 023140 Rev 2  19/102
Functional overview                                          STM32F429xx

3.17.2  ensures proper operation starting from 1.8 V. After the 1.8 V POR threshold level is
        reached, the option byte loading process starts, either to confirm or modify default BOR
        thresholds, or to disable BOR permanently. Three BOR thresholds are available through
        option bytes. The device remains in reset mode when VDD is below a specified threshold,
        VPOR/PDR or VBOR, without the need for an external reset circuit.
        The device also features an embedded programmable voltage detector (PVD) that monitors
        the VDD/VDDA power supply and compares it to the VPVD threshold. An interrupt can be
        generated when VDD/VDDA drops below the VPVD threshold and/or when VDD/VDDA is
        higher than the VPVD threshold. The interrupt service routine can then generate a warning
        message and/or put the MCU into a safe state. The PVD is enabled by software.

        Internal reset OFF

        This feature is available only on packages featuring the PDR_ON pin. The internal power-on
        reset (POR) / power-down reset (PDR) circuitry is disabled through the PDR_ON pin.

        An external power supply supervisor should monitor VDD and should maintain the device in
        reset mode as long as VDD is below a specified threshold. PDR_ON should be connected to
        this external power supply supervisor. Refer to Figure 6: Power supply supervisor
        interconnection with internal reset OFF.

               Figure 6. Power supply supervisor interconnection with internal reset OFF

                                      VDD

                                                                 External VDD power supply supervisor

                                                                               Ext. reset controller active when
                                                                                     VDD < 1.7 V or 1.8 V (1)

                     PDR_ON               Application reset
                                 NRST     signal (optional)

                     VDD

                                                                                                                                                                                                 MS31383V3

        1. PDR = 1.7 V for reduce temperature range; PDR = 1.8 V for all temperature range.

        The VDD specified threshold, below which the device must be maintained under reset, is
        1.8 V (see Figure 7). This supply voltage can drop to 1.7 V when the device operates in the
        0 to 70 C temperature range.

        A comprehensive set of power-saving mode allows to design low-power applications.

        When the internal reset is OFF, the following integrated features are no more supported:
         The integrated power-on reset (POR) / power-down reset (PDR) circuitry is disabled
         The brownout reset (BOR) circuitry must be disabled
         The embedded programmable voltage detector (PVD) is disabled
         VBAT functionality is no more available and VBAT pin should be connected to VDD.

20/102               Doc ID 023140 Rev 2
STM32F429xx                                                                                  Functional overview

        All packages, except for the LQFP100, allow to disable the internal reset through the
        PDR_ON signal.

                                 Figure 7. PDR_ON control with internal reset OFF

                                                                                                                        V DD

             PDR = 1.7 V or 1.8 V (1)

                                                                                                                  time

                                                  Reset by other source than
                                                    power supply supervisor

                                               NRST

                                       PDR_ON                                                PDR_ON

                                                                                                       time

                                                                                                     MS19009V6

        1. PDR = 1.7 V for reduce temperature range; PDR = 1.8 V for all temperature range.

3.18    Voltage regulator

3.18.1  The regulator has four operating modes:
         Regulator ON

               Main regulator mode (MR)
               Low power regulator (LPR)
               Power-down
         Regulator OFF

        Regulator ON

        On packages embedding the BYPASS_REG pin, the regulator is enabled by holding
        BYPASS_REG low. On all other packages, the regulator is always enabled.

        There are three power modes configured by software when the regulator is ON:
         MR mode used in Run/sleep modes or in Stop modes

               In Run/Sleep mode
                    The MR mode is used either in the normal mode (default mode) or the over-drive
                    mode (enabled by software). Different voltages scaling are provided to reach the
                    best compromise between maximum frequency and dynamic power consumption.

                                       Doc ID 023140 Rev 2                                                                    21/102
Functional overview                                                                     STM32F429xx

                    The over-drive mode allows operating at a higher frequency than the normal mode
                    for a given voltage scaling.
               In Stop modes
                    The MR can be configured in three ways during stop mode:
                    MR operates in normal leakage mode (default mode of MR in stop mode)
                    MR operates in low voltage mode
                    MR operates in under-drive mode (reduced leakage mode).
         LPR is used in the Stop modes:
              The LP regulator mode is configured by software when entering Stop mode.
              Like the MR mode, the LPR can be configured in three ways during stop mode:
               LPR operates in normal leakage mode (default mode when LPR is ON)
               LPR operates in low voltage mode
               LPR operates in under-drive mode (reduced leakage mode).
         Power-down is used in Standby mode.
              The Power-down mode is activated only when entering in Standby mode. The regulator
              output is in high impedance and the kernel circuitry is powered down, inducing zero
              consumption. The contents of the registers and SRAM are lost.

        Refer to Table 3 for a summary of voltage regulator modes versus device operating modes.

        Two external ceramic capacitors should be connected on VCAP_1 and VCAP_2 pin.
        All packages have the regulator ON feature.

        Table 3. Voltage regulator configuration mode versus device operating mode(1)

        Voltage regulator  Run mode  Sleep mode                              Stop mode  Standby mode
          configuration

        Normal mode        MR        MR                                      MR or LPR  -

        Low-voltage mode   -         -                                       MR or LPR  -

        Over-drive         MR        MR                                      -          -
         mode(2)

        Under-drive mode   -         -                                       MR or LPR  -

        Power-down         -         -                                       -          Yes
            mode

        1. `-' means that the corresponding configuration is not available.
        2. The over-drive mode is not available when VDD = 1.8 to 2.1 V.

3.18.2  Regulator OFF

        This feature is available only on packages featuring the BYPASS_REG pin. The regulator is
        disabled by holding BYPASS_REG high. The regulator OFF mode allows to supply
        externally a V12 voltage source through VCAP_1 and VCAP_2 pins.

        Since the internal voltage scaling is not managed internally, the external voltage value must
        be aligned with the targeted maximum frequency.

        The two 2.2 F ceramic capacitors should be replaced by two 100 nF decoupling
        capacitors.

22/102                         Doc ID 023140 Rev 2
STM32F429xx                                                       Functional overview

       When the regulator is OFF, there is no more internal monitoring on V12. An external power
       supply supervisor should be used to monitor the V12 of the logic power domain. PA0 pin
       should be used for this purpose, and act as power-on reset on V12 power domain.

       In regulator OFF mode, the following features are no more supported:

       PA0 cannot be used as a GPIO pin since it allows to reset a part of the V12 logic power
             domain which is not reset by the NRST pin.

       As long as PA0 is kept low, the debug mode cannot be used under power-on reset. As
             a consequence, PA0 and NRST pins must be managed separately if the debug
             connection under reset or pre-reset is required.

       The over-drive and under-drive modes are not available.

                  Figure 8. Regulator OFF

             V12  External VCAP_1/2 power

                  supply supervisor        Application reset

                  Ext. reset controller active signal (optional)

                  when VCAP_1/2 < Min V12

                  VDD                PA0   NRST

                       VDD

                                             BYPASS_REG
                  V12

                       VCAP_1

                       VCAP_2

                                                                  ai18498V3

       The following conditions must be respected:

       VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection
             between power domains.

       If the time for VCAP_1 and VCAP_2 to reach V12 minimum value is faster than the time for
             VDD to reach 1.8 V, then PA0 should be kept low to cover both conditions: until VCAP_1
             and VCAP_2 reach V12 minimum value and until VDD reaches 1.8 V (see Figure 9).

       Otherwise, if the time for VCAP_1 and VCAP_2 to reach V12 minimum value is slower
             than the time for VDD to reach 1.8 V, then PA0 could be asserted low externally (see
             Figure 10).

       If VCAP_1 and VCAP_2 go below V12 minimum value and VDD is higher than 1.8 V, then a
             reset must be asserted on PA0 pin.

Note:  The minimum value of V12 depends on the maximum frequency targeted in the application

                  Doc ID 023140 Rev 2                             23/102
Functional overview                                                                              STM32F429xx

                          Figure 9. Startup in regulator OFF: slow VDD slope
                     - power-down reset risen after VCAP_1/VCAP_2 stabilization

        PDR = 1.7 V or 1.8 V (2)                                                   VDD
                                                             VCAP_1/VCAP_2
                                   V12
                             Min V12

                                                                                                 time

                                                             NRST

                                                                                                                                          time  ai18491e

        1. This figure is valid whatever the internal reset mode (ON or OFF).
        2. PDR = 1.7 V for a reduced temperature range; PDR = 1.8 V for all temperature ranges.

                            Figure 10. Startup in regulator OFF mode: fast VDD slope
                          - power-down reset risen before VCAP_1/VCAP_2 stabilization

                                                                                                                      VDD

        PDR = 1.7 V or 1.8 V (2)               VCAP_1/VCAP_2

                                   V12                         NRST
                             Min V12    PA0 asserted externally

                                                                                                 time

                                                                                                 time ai18492d

        1. This figure is valid whatever the internal reset mode (ON or OFF).
        2. PDR = 1.7 V for a reduced temperature range; PDR = 1.8 V for all temperature ranges.

24/102                                  Doc ID 023140 Rev 2
STM32F429xx                                               Functional overview

3.18.3  Regulator ON/OFF and internal reset ON/OFF availability

             Table 4. Regulator ON/OFF and internal reset ON/OFF availability

             Package  Regulator ON Regulator OFF Internal reset ON Internal reset OFF

        LQFP100                                      Yes                     No

        LQFP144       Yes     No                                             Yes
                                                                         PDR_ON
        WLCSP143,     Yes     Yes                           Yes      connected to an
        LQFP176,                                                     external power
        UFBGA176,     BYPASS_REG set BYPASS_REG set  PDR_ON set to  supply supervisor
        LQFP208,                                            VDD
        TFBGA216
                      to VSS  to VDD

3.19    Real-time clock (RTC), backup SRAM and backup registers

        The backup domain includes:
         The real-time clock (RTC)
         4 Kbytes of backup SRAM
         20 backup registers

        The real-time clock (RTC) is an independent BCD timer/counter. Dedicated registers contain
        the second, minute, hour (in 12/24 hour), week day, date, month, year, in BCD (binary-
        coded decimal) format. Correction for 28, 29 (leap year), 30, and 31 day of the month are
        performed automatically. The RTC provides a programmable alarm and programmable
        periodic interrupts with wakeup from Stop and Standby modes. The sub-seconds value is
        also available in binary format.

        It is clocked by a 32.768 kHz external crystal, resonator or oscillator, the internal low-power
        RC oscillator or the high-speed external clock divided by 128. The internal low-speed RC
        has a typical frequency of 32 kHz. The RTC can be calibrated using an external 512 Hz
        output to compensate for any natural quartz deviation.

        Two alarm registers are used to generate an alarm at a specific time and calendar fields can
        be independently masked for alarm comparison. To generate a periodic interrupt, a 16-bit
        programmable binary auto-reload downcounter with programmable resolution is available
        and allows automatic wakeup and periodic alarms from every 120 s to every 36 hours.

        A 20-bit prescaler is used for the time base clock. It is by default configured to generate a
        time base of 1 second from a clock at 32.768 kHz.

        The 4-Kbyte backup SRAM is an EEPROM-like memory area. It can be used to store data
        which need to be retained in VBAT and standby mode. This memory area is disabled by
        default to minimize power consumption (see Section 3.20: Low-power modes). It can be
        enabled by software.

        The backup registers are 32-bit registers used to store 80 bytes of user application data
        when VDD power is not present. Backup registers are not reset by a system, a power reset,
        or when the device wakes up from the Standby mode (see Section 3.20: Low-power
        modes).

                              Doc ID 023140 Rev 2                              25/102
Functional overview                                                       STM32F429xx

        Additional 32-bit registers contain the programmable alarm subseconds, seconds, minutes,
        hours, day, and date.

        Like backup SRAM, the RTC and backup registers are supplied through a switch that is
        powered either from the VDD supply when present or from the VBAT pin.

3.20    Low-power modes

        The devices support three low-power modes to achieve the best compromise between low
        power consumption, short startup time and available wakeup sources:
         Sleep mode

              In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
              wake up the CPU when an interrupt/event occurs.
         Stop mode
              The Stop mode achieves the lowest power consumption while retaining the contents of
              SRAM and registers. All clocks in the 1.2 V domain are stopped, the PLL, the HSI RC
              and the HSE crystal oscillators are disabled.
              The voltage regulator can be put either in main regulator mode (MR) or in low-power
              mode (LPR). Both modes can be configured as follows (see Table 5: Voltage regulator
              modes in stop mode):
               Normal mode (default mode when MR or LPR is enabled)
               Low voltage mode
               Under-drive mode.
              The device can be woken up from the Stop mode by any of the EXTI line (the EXTI line
              source can be one of the 16 external lines, the PVD output, the RTC alarm / wakeup /
              tamper / time stamp events, the USB OTG FS/HS wakeup or the Ethernet wakeup).

                           Table 5. Voltage regulator modes in stop mode

        Voltage regulator  Main regulator (MR)     Low-power regulator (LPR)
          configuration

        Normal mode        MR ON                   LPR ON

        Low-voltage mode   MR in low-voltage mode  LPR in low-voltage mode
        Under-drive mode   MR in under-drive mode  LPR in under-drive mode

         Standby mode

              The Standby mode is used to achieve the lowest power consumption. The internal
              voltage regulator is switched off so that the entire 1.2 V domain is powered off. The
              PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering
              Standby mode, the SRAM and register contents are lost except for registers in the
              backup domain and the backup SRAM when selected.

              The device exits the Standby mode when an external reset (NRST pin), an IWDG reset,
              a rising edge on the WKUP pin, or an RTC alarm / wakeup / tamper /time stamp event
              occurs.

              The standby mode is not supported when the embedded voltage regulator is bypassed
              and the 1.2 V domain is controlled by an external power.

26/102                     Doc ID 023140 Rev 2
STM32F429xx                       Functional overview

Note:  When in Standby mode, only an RTC alarm/event or an external reset can wake up the
       device provided VDD is supplied by an external battery.

3.21   VBAT operation

Note:  The VBAT pin allows to power the device VBAT domain from an external battery, an external
       supercapacitor, or from VDD when no external battery and an external supercapacitor are
       present.

       VBAT operation is activated when VDD is not present.

       The VBAT pin supplies the RTC, the backup registers and the backup SRAM.

       When the microcontroller is supplied from VBAT, external interrupts and RTC alarm/events
       do not exit it from VBAT operation. When PDR_ON pin is not connected to VDD (Internal
       Reset OFF), the VBAT functionality is no more available and VBAT pin should be connected
       to VDD.

3.22   Timers and watchdogs

       The devices include two advanced-control timers, eight general-purpose timers, two basic
       timers and two watchdog timers.
       All timer counters can be frozen in debug mode.
       Table 6 compares the features of the advanced-control, general-purpose and basic timers.

             Doc ID 023140 Rev 2  27/102
Functional overview                                                                 STM32F429xx

                           Table 6. Timer feature comparison

Timer    Timer  Counter    Counter  Prescaler       DMA     Capture/  Complementar     Max      Max
type            resolutio    type     factor      request   compare       y output  interface
                                                 generatio  channels                           timer
                     n                                                                clock
                                                      n                               (MHz)    clock

                                                                                               (MHz)

                                                                                                  (1)

Advanced TIM1,  16-bit       Up,    Any integer  Yes        4         Yes           90         180
-control TIM8             Down,    between 1
                           Up/dow   and 65536

                               n

         TIM2,  32-bit       Up,    Any integer  Yes        4         No            45         90/18
         TIM5              Down,    between 1                                                    0
                           Up/dow   and 65536

                               n

         TIM3,  16-bit       Up,    Any integer  Yes        4         No            45         90/18
         TIM4              Down,    between 1                                                    0
                           Up/dow   and 65536

                               n

                                    Any integer

General TIM9 16-bit        Up between 1          No         2         No            90         180

purpose                             and 65536

         TIM10                      Any integer

         ,      16-bit     Up between 1          No         1         No            90         180

         TIM11                      and 65536

                                    Any integer                                                90/18
                                                                                                 0
         TIM12 16-bit      Up between 1          No         2         No            45

                                    and 65536

         TIM13                      Any integer                                                90/18
                                                                                                 0
         ,      16-bit     Up between 1          No         1         No            45

         TIM14                      and 65536

Basic    TIM6,  16-bit              Any integer             0         No            45         90/18
         TIM7              Up between 1 Yes                                                      0

                                     and 65536

1. The maximum timer clock is either 90 or 180 MHz depending on TIMPRE bit configuration in the RCC_DCKCFGR register.

3.22.1   Advanced-control timers (TIM1, TIM8)

         The advanced-control timers (TIM1, TIM8) can be seen as three-phase PWM generators
         multiplexed on 6 channels. They have complementary PWM outputs with programmable
         inserted dead times. They can also be considered as complete general-purpose timers.
         Their 4 independent channels can be used for:
          Input capture
          Output compare
          PWM generation (edge- or center-aligned modes)
          One-pulse mode output

         If configured as standard 16-bit timers, they have the same features as the general-purpose
         TIMx timers. If configured as 16-bit PWM generators, they have full modulation capability (0-
         100%).

28/102                              Doc ID 023140 Rev 2
STM32F429xx                       Functional overview

3.22.2  The advanced-control timer can work together with the TIMx timers via the Timer Link
        feature for synchronization or event chaining.
3.22.3
3.22.4  TIM1 and TIM8 support independent DMA request generation.
3.22.5
        General-purpose timers (TIMx)

        There are ten synchronizable general-purpose timers embedded in the STM32F42x devices
        (see Table 6 for differences).
         TIM2, TIM3, TIM4, TIM5

              The STM32F42x include 4 full-featured general-purpose timers: TIM2, TIM5, TIM3,
              and TIM4.The TIM2 and TIM5 timers are based on a 32-bit auto-reload
              up/downcounter and a 16-bit prescaler. The TIM3 and TIM4 timers are based on a 16-
              bit auto-reload up/downcounter and a 16-bit prescaler. They all feature 4 independent
              channels for input capture/output compare, PWM or one-pulse mode output. This gives
              up to 16 input capture/output compare/PWMs on the largest packages.
              The TIM2, TIM3, TIM4, TIM5 general-purpose timers can work together, or with the
              other general-purpose timers and the advanced-control timers TIM1 and TIM8 via the
              Timer Link feature for synchronization or event chaining.
              Any of these general-purpose timers can be used to generate PWM outputs.
              TIM2, TIM3, TIM4, TIM5 all have independent DMA request generation. They are
              capable of handling quadrature (incremental) encoder signals and the digital outputs
              from 1 to 4 hall-effect sensors.
         TIM9, TIM10, TIM11, TIM12, TIM13, and TIM14
              These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
              TIM10, TIM11, TIM13, and TIM14 feature one independent channel, whereas TIM9
              and TIM12 have two independent channels for input capture/output compare, PWM or
              one-pulse mode output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5
              full-featured general-purpose timers. They can also be used as simple time bases.

        Basic timers TIM6 and TIM7

        These timers are mainly used for DAC trigger and waveform generation. They can also be
        used as a generic 16-bit time base.

        TIM6 and TIM7 support independent DMA request generation.

        Independent watchdog

        The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is
        clocked from an independent 32 kHz internal RC and as it operates independently from the
        main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
        to reset the device when a problem occurs, or as a free-running timer for application timeout
        management. It is hardware- or software-configurable through the option bytes.

        Window watchdog

        The window watchdog is based on a 7-bit downcounter that can be set as free-running. It
        can be used as a watchdog to reset the device when a problem occurs. It is clocked from
        the main clock. It has an early warning interrupt capability and the counter can be frozen in
        debug mode.

             Doc ID 023140 Rev 2  29/102
Functional overview                                                               STM32F429xx

3.22.6  SysTick timer

        This timer is dedicated to real-time operating systems, but could also be used as a standard
        downcounter. It features:
         A 24-bit downcounter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0
         Programmable clock source.

3.23    Inter-integrated circuit interface (I2C)

        Up to three IC bus interfaces can operate in multimaster and slave modes. They can
        support the standard (up to 100 KHz) and fast (up to 400 KHz) modes. They support the
        7/10-bit addressing mode and the 7-bit dual addressing mode (as slave). A hardware CRC
        generation/verification is embedded.

        They can be served by DMA and they support SMBus 2.0/PMBus.

        The devices also include programmable analog and digital noise filters (see Table 7).

                           Table 7. Comparison of I2C analog and digital filters

                                   Analog filter  Digital filter

        Pulse width of      50 ns                 Programmable length from 1 to 15
        suppressed spikes                         I2C peripheral clocks

3.24    Universal synchronous/asynchronous receiver transmitters
        (USART)

        The devices embed four universal synchronous/asynchronous receiver transmitters
        (USART1, USART2, USART3 and USART6) and two universal asynchronous receiver
        transmitters (UART4, UART5, UART7, and UART8).

        These six interfaces provide asynchronous communication, IrDA SIR ENDEC support,
        multiprocessor communication mode, single-wire half-duplex communication mode and
        have LIN Master/Slave capability. The USART1 and USART6 interfaces are able to
        communicate at speeds of up to 11.25 Mbit/s. The other available interfaces communicate
        at up to 5.62 bit/s.

        USART1, USART2, USART3 and USART6 also provide hardware management of the CTS
        and RTS signals, Smart Card mode (ISO 7816 compliant) and SPI-like communication
        capability. All interfaces can be served by the DMA controller.

30/102                     Doc ID 023140 Rev 2
STM32F429xx                                                                 Functional overview

                                 Table 8. USART feature comparison(1)

       Standar   Modem                 SPI                       Max. baud rate Max. baud rate
           d     (RTS/CT      LIN maste
USART                                       irDA  Smartcard      in Mbit/s  in Mbit/s              APB
name  features      S)                  r        (ISO 7816)                                    mapping
                                                                 (oversampling (oversampling

                                                                 by 16)     by 8)

USART                                                                                           APB2
    1
       X                   X  XX            X     X              5.62       11.25               (max.

                                                                                                90 MHz)

USART                                                                                           APB1
    2
       X                   X  XX            X     X              2.81       5.62                (max.

                                                                                                45 MHz)

USART                                                                                           APB1
    3
       X                   X  XX            X     X              2.81       5.62                (max.

                                                                                                45 MHz)

                                                                                                APB1

UART4 X                    -  X  -          X     -              2.81       5.62                (max.

                                                                                                45 MHz)

                                                                                                APB1

UART5 X                    -  X  -          X     -              2.81       5.62                (max.

                                                                                                45 MHz)

USART                                                                                           APB2
    6
       X                   X  XX            X     X              5.62       11.25               (max.

                                                                                                90 MHz)

                                                                                                APB1

UART7 X                    -  X  -          X     -              2.81       5.62                (max.

                                                                                                45 MHz)

                                                                                                APB1

UART8 X                    -  X  -          X     -              2.81       5.62                (max.

                                                                                                45 MHz)

1. X = feature supported.

3.25   Serial peripheral interface (SPI)

       The devices feature up to six SPIs in slave and master modes in full-duplex and simplex
       communication modes. SPI1, SPI4, SPI5, and SPI6 can communicate at up to 42 Mbits/s,
       SPI2 and SPI3 can communicate at up to 21 Mbit/s. The 3-bit prescaler gives 8 master
       mode frequencies and the frame is configurable to 8 bits or 16 bits. The hardware CRC
       generation/verification supports basic SD Card/MMC modes. All SPIs can be served by the
       DMA controller.

       The SPI interface can be configured to operate in TI mode for communications in master
       mode and slave mode.

3.26   Inter-integrated sound (I2S)

       Two standard I2S interfaces (multiplexed with SPI2 and SPI3) are available. They can be
       operated in master or slave mode, in full duplex and simplex communication modes, and
       can be configured to operate with a 16-/32-bit resolution as an input or output channel.

                                            Doc ID 023140 Rev 2                                 31/102
Functional overview                       STM32F429xx

Note:   Audio sampling frequencies from 8 kHz up to 192 kHz are supported. When either or both of
        the I2S interfaces is/are configured in master mode, the master clock can be output to the
        external DAC/CODEC at 256 times the sampling frequency.

        All I2Sx can be served by the DMA controller.

        For I2S2 full-duplex mode, I2S2_CK and I2S2_WS signals can be used only on GPIO Port
        B and GPIO Port D.

3.27    Serial Audio interface (SAI1)

        The serial audio interface (SAI1) is based on two independent audio subblocks which can
        operate as transmitter or receiver with their FIFO. Many audio protocols are supported by
        each block: I2S standards, LSB or MSB-justified, PCM/DSP, TDM, AC'97 and SPDIF
        output, supporting audio sampling frequencies from 8 kHz up to 192 kHz. Both subblocks
        can be configured in master or in slave mode.

        In master mode, the master clock can be output to the external DAC/CODEC at 256 times of
        the sampling frequency.

        The two subblocks can be configured in synchronous mode when full-duplex mode is
        required.

        SAI1 can be served by the DMA controller.

3.28    Audio PLL (PLLI2S)

        The devices feature an additional dedicated PLL for audio I2S and SAI applications. It allows
        to achieve error-free I2S sampling clock accuracy without compromising on the CPU
        performance, while using USB peripherals.

        The PLLI2S configuration can be modified to manage an I2S/SAI sample rate change
        without disabling the main PLL (PLL) used for CPU, USB and Ethernet interfaces.

        The audio PLL can be programmed with very low error to obtain sampling rates ranging
        from 8 KHz to 192 KHz.

        In addition to the audio PLL, a master clock input pin can be used to synchronize the
        I2S/SAI flow with an external PLL (or Codec output).

3.29    Audio and LCD PLL(PLLSAI)

        An additional PLL dedicated to audio and LCD-TFT is used for SAI1 peripheral in case the
        PLLI2S is programmed to achieve another audio sampling frequency (49.152 MHz or
        11.2896 MHz) and the audio application requires both sampling frequencies simultaneously.

        The PLLSAI is also used to generate the LCD-TFT clock.

3.30    Secure digital input/output interface (SDIO)

        An SD/SDIO/MMC host interface is available, that supports MultiMediaCard System
        Specification Version 4.2 in three different databus modes: 1-bit (default), 4-bit and 8-bit.

32/102               Doc ID 023140 Rev 2
STM32F429xx                       Functional overview

      The interface allows data transfer at up to 48 MHz, and is compliant with the SD Memory
      Card Specification Version 2.0.

      The SDIO Card Specification Version 2.0 is also supported with two different databus
      modes: 1-bit (default) and 4-bit.

      The current version supports only one SD/SDIO/MMC4.2 card at any one time and a stack
      of MMC4.1 or previous.

      In addition to SD/SDIO/MMC, this interface is fully compliant with the CE-ATA digital
      protocol Rev1.1.

3.31  Ethernet MAC interface with dedicated DMA and IEEE 1588
      support

      The devices provide an IEEE-802.3-2002-compliant media access controller (MAC) for
      ethernet LAN communications through an industry-standard medium-independent interface
      (MII) or a reduced medium-independent interface (RMII). The microcontroller requires an
      external physical interface device (PHY) to connect to the physical LAN bus (twisted-pair,
      fiber, etc.). The PHY is connected to the device MII port using 17 signals for MII or 9 signals
      for RMII, and can be clocked using the 25 MHz (MII) from the microcontroller.

      The devices include the following features:
       Supports 10 and 100 Mbit/s rates
       Dedicated DMA controller allowing high-speed transfers between the dedicated SRAM

            and the descriptors (see the STM32F4xx reference manual for details)
       Tagged MAC frame support (VLAN support)
       Half-duplex (CSMA/CD) and full-duplex operation
       MAC control sublayer (control frames) support
       32-bit CRC generation and removal
       Several address filtering modes for physical and multicast address (multicast and

            group addresses)
       32-bit status code for each transmitted or received frame
       Internal FIFOs to buffer transmit and receive frames. The transmit FIFO and the

            receive FIFO are both 2 Kbytes.
       Supports hardware PTP (precision time protocol) in accordance with IEEE 1588 2008

            (PTP V2) with the time stamp comparator connected to the TIM2 input
       Triggers interrupt when system time becomes greater than target time

3.32  Controller area network (bxCAN)

      The two CANs are compliant with the 2.0A and B (active) specifications with a bitrate up to 1
      Mbit/s. They can receive and transmit standard frames with 11-bit identifiers as well as
      extended frames with 29-bit identifiers. Each CAN has three transmit mailboxes, two receive
      FIFOS with 3 stages and 28 shared scalable filter banks (all of them can be used even if one
      CAN is used). 256 bytes of SRAM are allocated for each CAN.

             Doc ID 023140 Rev 2  33/102
Functional overview                       STM32F429xx

3.33    Universal serial bus on-the-go full-speed (OTG_FS)

        The devices embed an USB OTG full-speed device/host/OTG peripheral with integrated
        transceivers. The USB OTG FS peripheral is compliant with the USB 2.0 specification and
        with the OTG 1.0 specification. It has software-configurable endpoint setting and supports
        suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock
        that is generated by a PLL connected to the HSE oscillator. The major features are:
         Combined Rx and Tx FIFO size of 320 35 bits with dynamic FIFO sizing
         Supports the session request protocol (SRP) and host negotiation protocol (HNP)
         4 bidirectional endpoints
         8 host channels with periodic OUT support
         HNP/SNP/IP inside (no need for any external resistor)
         For OTG/Host modes, a power switch is needed in case bus-powered devices are

              connected

3.34    Universal serial bus on-the-go high-speed (OTG_HS)

        The devices embed a USB OTG high-speed (up to 480 Mb/s) device/host/OTG peripheral.
        The USB OTG HS supports both full-speed and high-speed operations. It integrates the
        transceivers for full-speed operation (12 MB/s) and features a UTMI low-pin interface (ULPI)
        for high-speed operation (480 MB/s). When using the USB OTG HS in HS mode, an
        external PHY device connected to the ULPI is required.

        The USB OTG HS peripheral is compliant with the USB 2.0 specification and with the OTG
        1.0 specification. It has software-configurable endpoint setting and supports
        suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock
        that is generated by a PLL connected to the HSE oscillator.

        The major features are:
         Combined Rx and Tx FIFO size of 1 Kbit 35 with dynamic FIFO sizing
         Supports the session request protocol (SRP) and host negotiation protocol (HNP)
         6 bidirectional endpoints
         12 host channels with periodic OUT support
         Internal FS OTG PHY support
         External HS or HS OTG operation supporting ULPI in SDR mode. The OTG PHY is

              connected to the microcontroller ULPI port through 12 signals. It can be clocked using
              the 60 MHz output.
         Internal USB DMA
         HNP/SNP/IP inside (no need for any external resistor)
         for OTG/Host modes, a power switch is needed in case bus-powered devices are
              connected

34/102               Doc ID 023140 Rev 2
STM32F429xx                       Functional overview

3.35  Digital camera interface (DCMI)

      The devices embed a camera interface that can connect with camera modules and CMOS
      sensors through an 8-bit to 14-bit parallel interface, to receive video data. The camera
      interface can sustain a data transfer rate up to 54 Mbyte/s at 54 MHz. It features:
       Programmable polarity for the input pixel clock and synchronization signals
       Parallel data communication can be 8-, 10-, 12- or 14-bit
       Supports 8-bit progressive video monochrome or raw bayer format, YCbCr 4:2:2

            progressive video, RGB 565 progressive video or compressed data (like JPEG)
       Supports continuous mode or snapshot (a single frame) mode
       Capability to automatically crop the image

3.36  Random number generator (RNG)

      All devices embed an RNG that delivers 32-bit random numbers generated by an integrated
      analog circuit.

3.37  General-purpose input/outputs (GPIOs)

      Each of the GPIO pins can be configured by software as output (push-pull or open-drain,
      with or without pull-up or pull-down), as input (floating, with or without pull-up or pull-down)
      or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog
      alternate functions. All GPIOs are high-current-capable and have speed selection to better
      manage internal noise, power consumption and electromagnetic emission.

      The I/O configuration can be locked if needed by following a specific sequence in order to
      avoid spurious writing to the I/Os registers.

      Fast I/O handling allowing maximum I/O toggling up to 84 MHz.

3.38  Analog-to-digital converters (ADCs)

      Three 12-bit analog-to-digital converters are embedded and each ADC shares up to 16
      external channels, performing conversions in the single-shot or scan mode. In scan mode,
      automatic conversion is performed on a selected group of analog inputs.

      Additional logic functions embedded in the ADC interface allow:
       Simultaneous sample and hold
       Interleaved sample and hold

      The ADC can be served by the DMA controller. An analog watchdog feature allows very
      precise monitoring of the converted voltage of one, some or all selected channels. An
      interrupt is generated when the converted voltage is outside the programmed thresholds.

      To synchronize A/D conversion and timers, the ADCs could be triggered by any of TIM1,
      TIM2, TIM3, TIM4, TIM5, or TIM8 timer.

             Doc ID 023140 Rev 2  35/102
Functional overview                       STM32F429xx

3.39    Temperature sensor

        The temperature sensor has to generate a voltage that varies linearly with temperature. The
        conversion range is between 1.8 V and 3.6 V. The temperature sensor is internally
        connected to the same input channel as VBAT, ADC1_IN18, which is used to convert the
        sensor output voltage into a digital value. When the temperature sensor and VBAT
        conversion are enabled at the same time, only VBAT conversion is performed.

        As the offset of the temperature sensor varies from chip to chip due to process variation, the
        internal temperature sensor is mainly suitable for applications that detect temperature
        changes instead of absolute temperatures. If an accurate temperature reading is needed,
        then an external temperature sensor part should be used.

3.40    Digital-to-analog converter (DAC)

        The two 12-bit buffered DAC channels can be used to convert two digital signals into two
        analog voltage signal outputs.

        This dual digital Interface supports the following features:
         two DAC converters: one for each output channel
         8-bit or 10-bit monotonic output
         left or right data alignment in 12-bit mode
         synchronized update capability
         noise-wave generation
         triangular-wave generation
         dual DAC channel independent or simultaneous conversions
         DMA capability for each channel
         external triggers for conversion
         input voltage reference VREF+
        Eight DAC trigger inputs are used in the device. The DAC channels are triggered through
        the timer update outputs that are also connected to different DMA streams.

3.41    Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug
        port that enables either a serial wire debug or a JTAG probe to be connected to the target.

        Debug is performed using 2 pins only instead of 5 required by the JTAG (JTAG pins could
        be re-use as GPIO with alternate function): the JTAG TMS and TCK pins are shared with
        SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to
        switch between JTAG-DP and SW-DP.

3.42    Embedded Trace MacrocellTM

        The ARM Embedded Trace Macrocell provides a greater visibility of the instruction and data
        flow inside the CPU core by streaming compressed data at a very high rate from the
        STM32F42x through a small number of ETM pins to an external hardware trace port
        analyzer (TPA) device. The TPA is connected to a host computer using USB, Ethernet, or

36/102               Doc ID 023140 Rev 2
STM32F429xx                       Functional overview

any other high-speed channel. Real-time instruction and data flow activity can be recorded
and then formatted for display on the host computer that runs the debugger software. TPA
hardware is commercially available from common development tool vendors.

The Embedded Trace Macrocell operates with third party debugger software tools.

             Doc ID 023140 Rev 2  37/102
Pinouts and pin description                                                                                            STM32F429xx

4       Pinouts and pin description

                             Figure 11. STM32F42x LQFP100 pinout

                              6$$
                                 633
                                     0%
                                        0%
                                            0"
                                               0"
                                                   "//4
                                                      0"
                                                          0"
                                                             0"
                                                                 0"
                                                                    0"
                                                                        0$
                                                                           0$
                                                                               0$
                                                                                   0$
                                                                                      0$
                                                                                          0$
                                                                                             0$
                                                                                                 0$
                                                                                                    0#
                                                                                                        0#
                                                                                                           0#
                                                                                                               0!
                                                                                                                  0!

            0%                                           ,1&0                                                         6$$
            0%                                                                                                        633
            0%                                                                                                        6#!0?
            0%                                                                                                        0!
            0%                                                                                                        0!
          6"!4                                                                                                        0!
         0#                                                                                                           0!
         0#                                                                                                           0!
         0#                                                                                                           0!
           633                                                                                                        0#
          6$$                                                                                                         0#
           0(                                                                                                         0#
           0(                                                                                                         0#
         .234                                                                                                         0$
           0#                                                                                                         0$
           0#                                                                                                         0$
           0#                                                                                                         0$
           0#                                                                                                         0$
          6$$                                                                                                         0$
         633!                                                                                                         0$
        62%&                                                                                                          0$
         6$$!                                                                                                         0"
           0!                                                                                                         0"
            0!                                                                                                        0"
            0!                                                                                                        0"

                             0!                                                                                                               AIC
                                633
                                    6$$
                                       0!
                                           0!
                                              0!
                                                  0!
                                                     0#
                                                         0#
                                                            0"
                                                                0"
                                                                   0"
                                                                       0%
                                                                          0%
                                                                              0%
                                                                                  0%
                                                                                     0%
                                                                                         0%
                                                                                            0%
                                                                                                0%
                                                                                                   0%
                                                                                                       0"
                                                                                                          0"
                                                                                                              6#!0?
                                                                                                                 6$$

        1. The above figure shows the package top view.

38/102                       Doc ID 023140 Rev 2
STM32F429xx                                                       Pinouts and pin description

                               Figure 12. STM32F42x WLCSP143 pinout

                11       10    9     8    7         6     5    4     3     2     1

             A  PDR      PE1   PB8   PB6  PG15 PG12       PD7  PD5   PD2   PC10  VDD
                _ON

             B  PE4      PE0   PB9   PB7  PB3       PG11  PD4  PD3   PD0   PC11  PA14

             C  VBAT     PE3   BOOT  PB5  PB4       PG10  VDD  PD1   PC12 PA15   VDD
                                  0

             D  PC14     PC13  PE5   PE2  VDD PG13        PA10 PA11  PA13  VSS   VCAP
                                                                                   _2

             E  PC15     VDD   PF1   PE6  VSS       VDD   PG9  PC8   PC9   PA9   PA12

             F  PF0      PF2   PF4   PF5  PF7       PG14  VSS  PD6   PC7   PC6   PA8

             G  PF3      PF6   PF10  PF9  VDD       PG5   PG4  PG6   PG3   PG8   VDD

             H  PF8      PH1   NRST  PC0  VSS       PD12  PD13 PD10  VSS   VSS   PG7

             J  PH0      PC2   PC3   VDD  VDD       VDD   VDD PE10   PB15 PD14   PG2

             K  PC1      VSSA  PA0   PA1  PB1       PF13  PG1  PE11  PB14 PD11   PD15

             L  VREF     VDDA  PA2   PA7  PB2       PF14  PF7  PE12  PE15  PD8   VDD

                +

             M  PA3      PA4   PA5   PC4  PF11      PF15  PE8  PE14 PB10 PB12    PD9

             N  BYPASS_  PA6   PC5   PB0  PF12      PG0   PE9  PE13  PB11  VCAP  PB13
                   REG                                                       _1

                                                                                       MS31855V1

1. The above figure shows the package bottom view.

                                     Doc ID 023140 Rev 2                               39/102
Pinouts and pin description                                                                                                                 STM32F429xx
                                          Figure 13. STM32F42x LQFP144 pinout

          6$$
             0$2?/.
                 0%
                    0%
                        0"
                           0"
                               "//4
                                   0"
                                      0"
                                          0"
                                             0"
                                                 0"
                                                     0'
                                                        6$$
                                                            633
                                                               0'
                                                                   0'
                                                                       0'
                                                                          0'
                                                                              0'
                                                                                 0'
                                                                                     0$
                                                                                         0$
                                                                                            6$$
                                                                                                633
                                                                                                   0$
                                                                                                       0$
                                                                                                          0$
                                                                                                              0$
                                                                                                                  0$
                                                                                                                     0$
                                                                                                                         0#
                                                                                                                            0#
                                                                                                                                0#
                                                                                                                                    0!
                                                                                                                                       0!

  0%                                                                            6$$
  0%                                                                            633
  0%                                                                            6#!0?
  0%                                                                            0!
  0%
6"!4                                                                            0!
0#
0#                                                                              0!
0#
  0&                                                                            0!
  0&
  0&                                                                            0!
  0&
  0&                                                                            0!
  0&
   633                                                                                                                                       0#
  6$$
  0&                                                                                                                                         0#
  0&
  0&                                                                                                                                         0#

  0&                                                                                                                                         0#

0&                                                                                                                                          6$$
0(                                                                                                                                           633
0(                                                                                                                                           0'
.234
  0#                                                                                                                                         0'
  0#                                                                                                                                         0'
  0#                                             ,1&0                                                                                        0'
  0#
  6$$                                                                                                                                        0'
633!                                                                                                                                        0'
62%&                                                                                                                                         0'
6$$!                                                                                                                                        0$
  0!                                                                                                                                         0$
  0!                                                                                                                                         6$$
  0!                                                                                                                                         633
                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0"

                                                                                                                                             0"

                                                                                                                                             0"

                                                                                                                                             0"

         0!                                                                                                                                        AIB
            633
               6$$
                   0!  
                       0!  
                           0!  
                              0!  
                                  0#
                                     0#
                                         0"
                                             0"
                                                0"
                                                    0&
                                                       0&
                                                          633
                                                              6$$
                                                                  0&
                                                                      0&
                                                                         0&
                                                                             0'
                                                                                 0'
                                                                                    0%
                                                                                        0%
                                                                                           0%
                                                                                               633
                                                                                                  6$$
                                                                                                      0%
                                                                                                          0%
                                                                                                             0%
                                                                                                                 0%
                                                                                                                    0%
                                                                                                                        0%
                                                                                                                            0"
                                                                                                                               0"
                                                                                                                                   6#!0?
                                                                                                                                      6$$

1. The above figure shows the package top view.

40/102                                           Doc ID 023140 Rev 2
STM32F429xx                                                                       Pinouts and pin description
                        Figure 14. STM32F42x LQFP176 pinout
                  0%
                  0%     0)
                  0%        0)
                  0%            0)
                  0%               0)
                6"!4                  6$$
                   0)                     0$2?/.
                0#                            0%
                0#                                0%
                0#                                   0"
                   0)                                    0"
                 0)                                         "//4
                 0)                                             0"
                 633                                                0"
                 6$$                                                   0"
                  0&                                                       0"
                  0&                                                          0"
                  0&                                                              0'
                  0&                                                                 6$$
                  0&                                                                     633
                  0&                                                                         0'
                 633                                                                            0'
                 6$$                                                                                0'
                  0&                                                                                    0'
                  0&                                                                                       0'
                  0&                                                                                           0'
                  0&                                                                                               0$
                0&                                                                                                    0$
                 0(                                                                                                      6$$
                 0(                                                                                                          633
               .234                                                                                                              0$
                 0#                                                                                                                  0$
                 0#                                                                                                                     0$
                 0#                                                                                                                         0$
                 0#                                                                                                                            0$
                6$$                                                                                                                                0$
               633!                                                                                                                                   0#
             62%&                                                                                                                                         0#
               6$$!                                                                                                                                          0#
                  0!                                                                                                                                             0!
                  0!                                                                                                                                                0!
                  0!                                                                                                                                                    6$$
                 0(                                                                                                                                                        633
                 0(                                                                                                                                                            0)
                                                                                                                                                                                   0)

                                                 ,1&0                  0)

                                                                       0)

                                                                       0(

                                                                       0(

                                                                       0(

                                                                       6$$
                                                                       633
                                                                       6#!0?
                                                                       0!
                                                                       0!
                                                                       0!
                                                                       0!
                                                                       0!
                                                                       0!
                                                                       0#
                                                                       0#
                                                                       0#
                                                                       0#
                                                                       6$$
                                                                       633
                                                                       0'
                                                                       0'
                                                                       0'
                                                                       0'
                                                                       0'

                                                                       0'

                                                                       0'

                                                                       0$

                                                                       0$

                                                                       6$$
                                                                       633
                                                                       0$
                                                                       0$

                                                                        0$

                                                                        0$

                                                                        0$
                                                                        0$
                                                                        0"
                                                                        0"
                                                                        0"
                                                                        0"
                                                                        6$$
                                                                        633
                                                                        0(

                        0(
                           0(
                               0!
                                  "90!33?2%'
                                      6$$
                                          0!
                                             0!
                                                 0!
                                                     0!
                                                        0#
                                                            0#
                                                               0"
                                                                   0"
                                                                       0"
                                                                          0&
                                                                              0&
                                                                                 633
                                                                                     6$$
                                                                                         0&
                                                                                            0&
                                                                                                0&
                                                                                                   0'
                                                                                                       0'
                                                                                                           0%
                                                                                                              0%
                                                                                                                  0%
                                                                                                                     633
                                                                                                                         6$$
                                                                                                                            0%
                                                                                                                                0%
                                                                                                                                    0%
                                                                                                                                       0%
                                                                                                                                           0%
                                                                                                                                              0%
                                                                                                                                                  0"
                                                                                                                                                      0"
                                                                                                                                                          6#!0?
                                                                                                                                                             6$$
                                                                                                                                                                 0(
                                                                                                                                                                     0(
                                                                                                                                                                        0(
                                                                                                                                                                            0(
                                                                                                                                                                               0(
                                                                                                                                                                                   0(

                                                                                                                                                                                        -36

1. The above figure shows the package top view.

                                                 Doc ID 023140 Rev 2                                                                                                                    41/102
42/102                                                                Figure 15. STM32F42x LQFP208 pinout                                                                                                                                                                                                                                Pinouts and pin description

                            0)
                                 0)
                                       0)
                                             0)
                                                  6$$
                                                        0$2?/.
                                                              633
                                                                    0%
                                                                          0%
                                                                                0"
                                                                                     0"
                                                                                          "//4
                                                                                                0"
                                                                                                      0"
                                                                                                            0"
                                                                                                                 0"
                                                                                                                       0"
                                                                                                                             0'
                                                                                                                                   0+
                                                                                                                                        0+
                                                                                                                                              0+
                                                                                                                                                   0+
                                                                                                                                                         0+
                                                                                                                                                              6$$
                                                                                                                                                                    633
                                                                                                                                                                          0'
                                                                                                                                                                                0'
                                                                                                                                                                                     0'
                                                                                                                                                                                           0'
                                                                                                                                                                                                 0'
                                                                                                                                                                                                      0'
                                                                                                                                                                                                            0*
                                                                                                                                                                                                                 0*
                                                                                                                                                                                                                       0*
                                                                                                                                                                                                                             0*
                                                                                                                                                                                                                                  0$
                                                                                                                                                                                                                                        0$
                                                                                                                                                                                                                                              6$$
                                                                                                                                                                                                                                                    633
                                                                                                                                                                                                                                                          0$
                                                                                                                                                                                                                                                                0$
                                                                                                                                                                                                                                                                     0$
                                                                                                                                                                                                                                                                           0$
                                                                                                                                                                                                                                                                                 0$
                                                                                                                                                                                                                                                                                       0$
                                                                                                                                                                                                                                                                                            0#
                                                                                                                                                                                                                                                                                                  0#
                                                                                                                                                                                                                                                                                                       0#
                                                                                                                                                                                                                                                                                                             0!
                                                                                                                                                                                                                                                                                                                  0!
                                                                                                                                                                                                                                                                                                                        6$$
                                                                                                                                                                                                                                                                                                                             0)

                                                                          

                     0%                                                                                                                                                                                                                                                                                                            0)
                                                                                                                                                                                                                                                                                                                                   0)
                     0%                                                                                                                                                                                                                                                                                                            0)
                                                                                                                                                                                                                                                                                                                                   0(
                     0%                                                                                                                                                                                                                                                                                                            0(
                                                                                                                                                                                                                                                                                                                                   0(
                     0%                                                                                                                                                                                                                                                                                                            6$$
                                                                                                                                                                                                                                                                                                                                   633
                     0%                                                                                                                                                                                                                                                                                                            6#!0
                                                                                                                                                                                                                                                                                                                                   0!
                     6"!4                                                                                                                                                                                                                                                                                                          0!
                                                                                                                                                                                                                                                                                                                                   0!
                     0)                                                                                                                                                                                                                                                                                                            0!
                                                                                                                                                                                                                                                                                                                                   0!
                     0#                                                                                                                                                                                                                                                                                                            0!
                                                                                                                                                                                                                                                                                                                                   0#
                     0#                                                                                                                                                                                                                                                                                                            0#
                                                                                                                                                                                                                                                                                                                                   0#
                     0#                                                                                                                                                                                                                                                                                                            0#
                                                                                                                                                                                                                                                                                                                                   6$$
                     0)                                                                                                                                                                                                                                                                                                            633

                     0)                                                                                                                                                                                                                                                                                                            0'
                                                                                                                                                                                                                                                                                                                                   0'
                     0)                                                                                                                                                                                                                                                                                                            0'

                     633                                                                                                                                                                                                                                                                                                           0'
                                                                                                                                                                                                                                                                                                                                   0'
                     6$$                                                                                                                                                                                                                                                                                                           0'
                                                                                                                                                                                                                                                                                                                                   0'
                     0&                                                                                                                                                                                                                                                                                                            0+
                                                                                                                                                                                                                                                                                                                                   0+
                     0&                                                                                                                                                                                                                                                                                                            0+
                                                                                                                                                                                                                                                                                                                                   633
                     0&                                                                                                                                                                                                                                                                                                            6$$
                                                                                                                                                                                                                                                                                                                                   0*
Doc ID 023140 Rev 2  0)                                                                                                                                                                                                                                                                                                            0*
                                                                                                                                                                                                                                                                                                                                   0*
                     0)                                                                                                                                                                                                                                                                                                            0*
                                                                                                                                                                                                                                                                                                                                   0*
                     0)                                                                                                                                                                                                                                                                                                            0*

                     0&                                                                                                                                                                                                                                                                                                            0$
                                                                                                                                                                                                                                                                                                                                   0$
                     0&                                                                                                                                                                                                                                                                                                            6$$

                     0&                                                                                                                                                                                                                                                                                                            633
                                                                                                                                                                                                                                                                                                                                   0$
                     633                                              ,1&0                                                                                                                                                                                                                                                         0$
                     6$$                                                                                                                                                                                                                                                                                                           0$
                                                                                                                                                                                                                                                                                                                                   0$
                     0&                                                                                                                                                                                                                                                                                                            0$
                                                                                                                                                                                                                                                                                                                                   0$
                     0&                                                                                                                                                                                                                                                                                                            0"
                                                                                                                                                                                                                                                                                                                                   0"
                     0&                                                                                                                                                                                                                                                                                                            0"

                     0&                                                                                                                                                                                                                                                                                                         

                     0&                                                                                                                                                                                                                                                                                                         

                     0(                                                                                                                                                                                                                                                                                                         

                     0(                                                                                                                                                                                                                                                                                                         

                     .234                                                                                                                                                                                                                                                                                                        

                     0#                                                                                                                                                                                                                                                                                                         

                     0#                                                                                                                                                                                                                                                                                                         

                     0#                                                                                                                                                                                                                                                                                                         

                     0#                                                                                                                                                                                                                                                                                                         

                     6$$                                                                                                                                                                                                                                                                                                         

                     633!                                                                                                                                                                                                                                                                                                        

                     62%&                                                                                                                                                                                                                                                                                                        

                     6$$!                                                                                                                                                                                                                                                                                                        

                     0!                                                                                                                                                                                                                                                                                                         

                     0!                                                                                                                                                                                                                                                                                                         

                     0!                                                                                                                                                                                                                                                                                                         

                     0(                                                                                                                                                                                                                                                                                                         

                     0(                                                                                                                                                                                                                                                                                                         

                     0(                                                                                                                                                                                                                                                                                                         

                     0(                                                                                                                                                                                                                                                                                                         

                     0!                                                                                                                                                                                                                                                                                                                  STM32F429xx

                     633                                                                                                                                                                                                                                                                                                         

                     6$$                                                                                                                                                                                                                                                                                                         

                                                                           

                            0!                                                                                                                                                                                                                                                                                                     -36
                                 0!
                                       0!
                                             0!
                                                  0#
                                                        0#
                                                              6$$
                                                                    633
                                                                          0"
                                                                                0"
                                                                                     0"
                                                                                          0)
                                                                                                0*
                                                                                                      0*
                                                                                                            0*
                                                                                                                 0*
                                                                                                                       0*
                                                                                                                             0&
                                                                                                                                   0&
                                                                                                                                        633
                                                                                                                                              6$$
                                                                                                                                                   0&
                                                                                                                                                         0&
                                                                                                                                                              0&
                                                                                                                                                                    0'
                                                                                                                                                                          0'
                                                                                                                                                                                0%
                                                                                                                                                                                     0%
                                                                                                                                                                                           0%
                                                                                                                                                                                                 633
                                                                                                                                                                                                      6$$
                                                                                                                                                                                                            0%
                                                                                                                                                                                                                 0%
                                                                                                                                                                                                                       0%
                                                                                                                                                                                                                             0%
                                                                                                                                                                                                                                  0%
                                                                                                                                                                                                                                        0%
                                                                                                                                                                                                                                              0"
                                                                                                                                                                                                                                                    0"
                                                                                                                                                                                                                                                          6#!0
                                                                                                                                                                                                                                                                633
                                                                                                                                                                                                                                                                     6$$
                                                                                                                                                                                                                                                                           0*
                                                                                                                                                                                                                                                                                 0(
                                                                                                                                                                                                                                                                                       0(
                                                                                                                                                                                                                                                                                            0(
                                                                                                                                                                                                                                                                                                  0(
                                                                                                                                                                                                                                                                                                       0(
                                                                                                                                                                                                                                                                                                             0(
                                                                                                                                                                                                                                                                                                                  0(
                                                                                                                                                                                                                                                                                                                        6$$
                                                                                                                                                                                                                                                                                                                             0"

                     1. The above figure shows the package top view.
STM32F429xx                                                                     Pinouts and pin description

                        Figure 16. STM32F42x UFBGA176 ballout

                                                                                             
         0%
!  0%    0%   0%   0%            0"  0"          0'   0'   0"         0"   0$   0#   0!   0!  0!
          0)
"  0%    0)   0%   0"            0"  0"          0'   0'   0'         0'   0$   0$   0#   0#  0!
         0&
#  6"!4  633  0)   0)            6$$ 0$2?/. 6$$       6$$  6$$        0'   0$   0$   0)   0)  0!
         633
$  0#    0&   0)   0)            633 "//4 633         633  633        0$   0$   0$   0(   0)  0!
         0&
%  0#    0&   0)   0)                                                           0(   0(   0)  0!
         0&
&  0#    0#   6$$  0(                633         633  633  633        633       633 6#!0? 0#  0!
         0!
'  0(    0!   6$$  0(                633         633  633  633        633       633  6$$  0#  0#
         0!
(  0(         0&   0(                633         633  633  633        633       633  6$$  0'  0#

*  .234       0&   0(                633         633  633  633        633       6$$  6$$  0'  0'

+  0&         0&   6$$               633         633  633  633        633       0(   0'   0'  0'
                                     0"          0'
,  0&         0& "90!33?                                                        0(   0(   0$  0'
                            2%'

-  633!       0#   0#            0#                   633  633        6#!0? 0(  0(   0(   0$  0$

. 62%&
       0!   0!            0#  0&          0'   6$$  6$$        6$$  0%   0(   0$   0$  0$

0 62%&        0!   0!            0#  0&          0&   0%   0%         0%   0%   0"   0"   0$  0$

2  6$$!       0!   0"            0"  0&          0&   0%   0%         0%   0%   0"   0"   0" 0"

                                                                                              AIB

1. The above figure shows the package top view.

                                                 Doc ID 023140 Rev 2                          43/102
44/102                                                                  Figure 17. STM32F42x TFBGA216 ballout                             Pinouts and pin description

                                                                                                                                 

                     !  0%     0%   0%  0'                            0%       0%   0"   0"   0"   0"          0$    0#  0!  0!  0!

                     "  0%     0%   0'  0"                            0"       0"   0'   0'   0*   0*          0$    0$  0#  0#  0!

                     #  6"!4   0)   0)  0+                            0+       0+   0'   0'   0*   0$          0$    0$  0)  0)  0!

                     $  0#     0&   0)  0)                            0)       0)   0+   0+   0'   0*          0$    0$  0(  0)  0!

                     %  0#     0&   0)  0)                            0$2?/. "//4   6$$  6$$  6$$  6$$         6#!0  0(  0(  0)  0!

                     &  0#     633  0)  6$$                           6$$      633  633  633  633  633         6$$   0+  0+  0#  0!

Doc ID 023140 Rev 2  '  0(     0&   0)  0)                            6$$      633                 633         6$$   0*  0+  0#  0#

                     (  0(     0&   0)  0(                            6$$      633                 633         6$$   0*  0*  0'  0#

                     *  .234   0&   0(  0(                            6$$      633                 633         6$$   0*  0*  0'  0'
                               0&   0&
                     +  0&     0&   0&  0(                            6$$      633  633  633  633  633         6$$   0*  0$  0"  0$
                                    0#
                        0&              0#                            "90!33
  633  6$$  6$$  6$$  6$$         6#!0  0$  0"  0$  0$

                     ,                                                2%'

                     -  633!   0#       0#                            0"       0&   0'   0&   0*   0$          0$    0'  0'  0*  0(

                     .  62%&
  0!   0!  0!                            0#       0&   0'   0*   0%   0$          0'    0'  0(  0(  0(

                     0  62%&   0!   0!  0!                            0#       0&   0*   0&   0%   0%          0%    0"  0(  0(  0(

                     2  6$$!   0!   0!  0"                            0"       0*   0*   0%   0%   0%          0%    0%  0"  0"  0"       STM32F429xx

                                                                                                                                     -36

                     1. The above figure shows the package top view.
STM32F429xx                                                                Pinouts and pin description

               Table 9. Legend/abbreviations used in the pinout table

    Name       Abbreviation                                    Definition
Pin name
  Pin type     Unless otherwise specified in brackets below the pin name, the pin function during and after
               reset is the same as the actual pin name
I/O structure
               S                                               Supply pin

               I                                               Input only pin

               I/O           Input / output pin

               FT                                 5 V tolerant I/O

               TTa           3.3 V tolerant I/O directly connected to ADC

               B             Dedicated BOOT0 pin

               RST           Bidirectional reset pin with embedded weak pull-up resistor

Notes          Unless otherwise specified by a note, all I/Os are set as floating inputs during and after reset

Alternate      Functions selected through GPIOx_AFR registers
functions

Additional     Functions directly selected/enabled through peripheral registers
functions

                             Doc ID 023140 Rev 2                                          45/102
Pinouts and pin description                                                                                                STM32F429xx

                     Table 10. STM32F429xx pin and ball definitions

         Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions    Additional
                                                                                                                           functions
                               (function
                             after reset)(1)

1 D8 1   A2 1 1 A3           PE2              I/O FT                                                TRACECLK, SPI4_SCK,
2 C10 2  A1 2 2 A2           PE3                                                                         SAI1_MCLK_A,
3 B11 3  B1 3 3 A1           PE4                                                                         ETH_MII_TXD3,

4 D9 4   B2 4 4 B1           PE5                                                                    FMC_A23, EVENTOUT

5 E8 5   B3 5 5 B2           PE6              I/O FT                                                TRACED0, SAI1_SD_B,
-- -      - - - G6            VSS                                                                   FMC_A19, EVENTOUT
-- -      - - - F5            VDD
6 C11 6  C1 6 6 C1           VBAT             I/O FT                                                TRACED1, SPI4_NSS,
-- -     D2 7 7 C2            PI8                                                                   SAI1_FS_A, FMC_A20,
7 D10 7  D1 8 8 D1           PC13
8 D11 8                                                                                               DCMI_D4, LCD_B0,
                                                                                                           EVENTOUT
9 E11 9
-- -                                          I/O FT                                                 TRACED2, TIM9_CH1,
-- -                                                                                                        SPI4_MISO,

                                                                                                    SAI1_SCK_A, FMC_A21,
                                                                                                       DCMI_D6, LCD_G0,
                                                                                                            EVENTOUT

                                              I/O FT                                                 TRACED3, TIM9_CH2,
                                                                                                    SPI4_MOSI, SAI1_SD_A,

                                                                                                      FMC_A22, DCMI_D7,
                                                                                                      LCD_G1, EVENTOUT

                                              S

                                              S

                                               S                                                    EVENTOUT               TAMP_2
                                                                                                                           TAMP_1
                                                                (2)

                                              I/O FT (3)

                                                                (2)                                 EVENTOUT

                                              I/O FT (3)

         E1 9        9 E1       PC14-                           (2)                                 EVENTOUT               OSC32_IN(4)
                             OSC32_IN                                                               EVENTOUT
                                              I/O FT (3)                                                                   OSC32_OUT
                               (PC14)
                                                                                                                                    (4)
                             PC15-                    (2)

         F1 10 10 F1 OSC32_OUT I/O FT (3)

                             (PC15)

         - - - F2            VSS              S

         - - - G5            VDD              S

46/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

                    Table 10. STM32F429xx pin and ball definitions (continued)
         Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                            Pin name                                                                Alternate functions   Additional
                                                                                                                          functions
                            (function
                          after reset)(1)

- - - D3 11 11 E4         PI9              I/O FT                                                   CAN1_RX, FMC_D30,
                                                                                                         LCD_VSYNC,
                          PI10                                                                            EVENTOUT

- - - E3 12 12 D5         PI11             I/O FT                                                        ETH_MII_RX_ER,
                          VSS                                                                       FMC_D31, LCD_HSYNC,
                          VDD
                          PF0                                                                                EVENTOUT
                          PF1
- - - E4 13 13 F3         PF2              I/O FT                                                   OTG_HS_ULPI_DIR,
                          PI12                                                                            EVENTOUT
                          PI13
- E7 -       F2 14 14 F2  PI14             S
- E10 -      F3 15 15 F4  PF3
                          PF4              S
                          PF5
- F11 10 E2 16 16 D2      VSS              I/O FT                                                   I2C2_SDA, FMC_A0,
                          VDD                                                                             EVENTOUT

- E9 11 H3 17 17 E2       PF6              I/O FT                                                   I2C2_SCL, FMC_A1,
                                                                                                         EVENTOUT
                          PF7
- F10 12 H2 18 18 G2                       I/O FT                                                   I2C2_SMBA, FMC_A2,
                                                                                                           EVENTOUT

- - - - - 19 E3                            I/O FT                                                   LCD_HSYNC,
                                                                                                     EVENTOUT

- - - - - 20 G3                           I/O FT                                                   LCD_VSYNC,
                                                                                                     EVENTOUT
- - - - - 21 H3
- G11 13 J2 19 22 H2                      I/O FT                                                   LCD_CLK, EVENTOUT     ADC3_IN9
- F9 14 J3 20 23 J2                       I/O FT (4)                                               FMC_A3, EVENTOUT      ADC3_IN14
- F8 15 K3 21 24 K3                       I/O FT (4)                                               FMC_A4, EVENTOUT      ADC3_IN15
10 H7 16 G2 22 25 H6                       I/O FT (4)                                               FMC_A5, EVENTOUT
11 - 17 G3 23 26 H5                                                                                                       ADC3_IN4
                                           S
                                                                                                                          ADC3_IN5
                                           S

                                                                                                    TIM10_CH1, SPI5_NSS,

- G10 18 K2 24 27 K2                       I/O  FT  (4)                                             SAI1_SD_B, UART7_Rx,
                                                                                                           FMC_NIORD,

                                                                                                    EVENTOUT

                                                                                                    TIM11_CH1, SPI5_SCK,

- F7 19 K1 25 28 K1                        I/O  FT  (4)                                                   SAI1_MCLK_B,
                                                                                                    UART7_Tx, FMC_NREG,

                                                                                                    EVENTOUT

                          Doc ID 023140 Rev 2                                                                             47/102
Pinouts and pin description                                                                                                 STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions     Additional
                                                                                                                            functions
                               (function
                             after reset)(1)

- H11 20 L3 26 29 L3         PF8              I/O FT (4)                                             SPI5_MISO,             ADC3_IN6
                                                                                                    SAI1_SCK_B,
                                                                                                     TIM13_CH1,
                                                                                                    FMC_NIOWR,
                                                                                                     EVENTOUT

                                                                                                    SPI5_MOSI, SAI1_FS_B,

- G8 21 L2 27 30 L2          PF9              I/O FT (4) TIM14_CH1, FMC_CD, ADC3_IN7

                                                                                                    EVENTOUT

- G9 22 L1 28 31 L1          PF10             I/O FT   (4)                                          FMC_INTR, DCMI_D11,     ADC3_IN8
                                                                                                     LCD_DE, EVENTOUT

12 J11 23 G1 29 32 G1        PH0-OSC_IN       I/O FT                                                EVENTOUT                OSC_IN(4)

                             (PH0)

13 H10 24 H1 30 33 H1           PH1-          I/O FT                                                EVENTOUT                OSC_OUT(4)
                             OSC_OUT

                                (PH1)

14 H9 25 J1 31 34 J1         NRST             I/O RST

15 H8 26 M2 32 35 M2         PC0              I/O FT (4)                                            OTG_HS_ULPI_STP,        ADC123_IN10
16 K11 27 M3 33 36 M3        PC1                                                                        FMC_SDNWE,
                                                                                                          EVENTOUT

                                              I/O FT (4) ETH_MDC, EVENTOUT ADC123_IN11

                                                                                                    SPI2_MISO, I2S2ext_SD,

17 J10 28 M4 34 37 M4        PC2              I/O FT (4)                                            OTG_HS_ULPI_DIR,        ADC123_IN12
                                                                                                       ETH_MII_TXD2,

                                                                                                    FMC_SDNE0,

                                                                                                    EVENTOUT

                                                                                                    SPI2_MOSI/I2S2_SD,

                                                                                                    OTG_HS_ULPI_NXT,

18 J9 29 M5 35 38 L4         PC3              I/O FT (4)                                            ETH_MII_TX_CLK,         ADC123_IN13

                                                                                                    FMC_SDCKE0,

                                                                                                    EVENTOUT

19 G7 30 G3 36 39 J5         VDD              S

- - - - - - J6               VSS              S

20 K10 31 M1 37 40 M1        VSSA             S

- - - N1 - - N1              VREF            S

21 L11 32 P1 38 41 P1        VREF+            S

48/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

           Table 10. STM32F429xx pin and ball definitions (continued)
Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                         Pin name                                                                   Alternate functions   Additional
                                                                                                                          functions
                         (function
                       after reset)(1)

22 L10 33 R1 39 42 R1      VDDA         S
23 K9 34 N3 40 43 N3   PA0-WKUP
                                        I/O FT (5)                                                  TIM2_CH1/TIM2_ETR,    ADC123_IN0/
                           (PA0)                                                                    TIM5_CH1, TIM8_ETR,      WKUP(4)

                            PA1                                                                          USART2_CTS,
                                                                                                           UART4_TX,
                            PA2
                           PH2                                                                           ETH_MII_CRS,
                           PH3                                                                             EVENTOUT
                           PH4
                           PH5                                                                      TIM2_CH2, TIM5_CH2,

                            PA3                                                                     USART2_RTS,
                            VSS
24 K8 35 N2 41 44 N2    BYPASS_         I/O FT  (4)                                                 UART4_RX,             ADC123_IN1
                           REG
                            VDD                                                                     ETH_MII_RX_CLK/ETH_

                                                                                                    RMII_REF_CLK,

                                                                                                    EVENTOUT

25 L9 36 P2 42 45 P2                                          TIM2_CH3, TIM5_CH3,
- - - F4 43 46 K4                      I/O FT (4) TIM9_CH1, USART2_TX, ADC123_IN2
- - - G4 44 47 J4
- - - H4 45 48 H4                                           ETH_MDIO, EVENTOUT
- - - J4 46 49 J3
                                        I/O FT                                                            ETH_MII_CRS,
                                                                                                    FMC_SDCKE0, LCD_R0,

                                                                                                             EVENTOUT

                                        I/O FT                                                           ETH_MII_COL,
                                                                                                    FMC_SDNE0, LCD_R1,

                                                                                                           EVENTOUT

                                        I/O FT                                                             I2C2_SCL,
                                                                                                    OTG_HS_ULPI_NXT,

                                                                                                          EVENTOUT

                                        I/O FT                                                      I2C2_SDA, SPI5_NSS,
                                                                                                         FMC_SDNWE,
                                                                                                           EVENTOUT

                                                                                                    TIM2_CH4, TIM5_CH4,

                                                                                                    TIM9_CH2, USART2_RX,

26 M11 37 R2 47 50 R2                   I/O FT (4) OTG_HS_ULPI_D0,                                                        ADC123_IN3

                                                                                                    ETH_MII_COL, LCD_B5,

                                                                                                    EVENTOUT

27 - 38 -    51 K6                      S

- N11 - L4 48 - L5                      I FT

28 J8 39 K4 49 52 K5                    S

                       Doc ID 023140 Rev 2                                                                                49/102
Pinouts and pin description                                                                                                STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions    Additional
                                                                                                                           functions
                               (function
                             after reset)(1)

29 M10 40 N4 50 53 N4        PA4              I/O TC (4)                                                  SPI1_NSS,        ADC12_IN4
                                                                                                    SPI3_NSS/I2S3_WS,      /DAC_OUT1
30 M9 41 P4 51 54 P4         PA5
                                                                                                         USART2_CK,
31 N10 42 P3 52 55 P3        PA6                                                                        OTG_HS_SOF,
                                                                                                        DCMI_HSYNC,
32 L8 43 R3 53 56 R3         PA7                                                                        LCD_VSYNC,
33 M8 44 N5 54 57 N5         PC4
34 N9 45 P5 55 58 P5         PC5                                                                          EVENTOUT
- J7 - - - 59 L7            VDD
- - - - - 60 L6             VSS                                                                    TIM2_CH1/TIM2_ETR,
35 N8 46 R5 56 61 R5         PB0
                                              I/O  TC  (4)                                          TIM8_CH1N, SPI1_SCK,   ADC12_IN5/
36 K7 47 R4 57 62 R4         PB1                                                                       OTG_HS_ULPI_CK,     DAC_OUT2

                                                                                                    EVENTOUT

                                                                                                    TIM1_BKIN, TIM3_CH1,

                                                                                                    TIM8_BKIN, SPI1_MISO,

                                              I/O FT (4)                                            TIM13_CH1,             ADC12_IN6

                                                                                                    DCMI_PIXCLK, LCD_G2,

                                                                                                    EVENTOUT

                                                                                                    TIM1_CH1N, TIM3_CH2,

                                                                                                    TIM8_CH1N, SPI1_MOSI,

                                              I/O  FT  (4)                                          TIM14_CH1,             ADC12_IN7

                                                                                                    ETH_MII_RX_DV/ETH_R

                                                                                                    MII_CRS_DV,

                                                                                                    EVENTOUT

                                              I/O  FT  (4) ETH_MII_RXD0/ETH_RM                                             ADC12_IN14
                                                               II_RXD0, EVENTOUT

                                              I/O  FT  (4) ETH_MII_RXD1/ETH_RM                                             ADC12_IN15
                                                               II_RXD1, EVENTOUT

                                              S

                                              S

                                                                   TIM1_CH2N, TIM3_CH3,                                    ADC12_IN8

                                                                    TIM8_CH2N, LCD_R3,
                                              I/O FT (4) OTG_HS_ULPI_D1,

                                                                         ETH_MII_RXD2,

                                                                            EVENTOUT

                                                                   TIM1_CH3N, TIM3_CH4,                                    ADC12_IN9

                                                                    TIM8_CH3N, LCD_R6,
                                              I/O FT (4) OTG_HS_ULPI_D2,

                                                                         ETH_MII_RXD3,

                                                                            EVENTOUT

50/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

           Table 10. STM32F429xx pin and ball definitions (continued)
Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                        Pin name                                                                    Alternate functions   Additional
                                                                                                                          functions
                        (function
                      after reset)(1)

37 L7 48 M6 58 63 M5  PB2-BOOT1        I/O FT                                                               EVENTOUT

                      (PB2)                                                                           LCD_R0, EVENTOUT
                                                                                                      LCD_R1, EVENTOUT
- - - - - 64 G4       PI15             I/O FT                                                         LCD_R2, EVENTOUT
                                                                                                      LCD_R3, EVENTOUT
- - - - - 65 R6       PJ0              I/O FT                                                         LCD_R4, EVENTOUT
                                                                                                      LCD_R5, EVENTOUT
- - - - - 66 R7       PJ1              I/O FT
                                                                                                            SPI5_MOSI,
- - - - - 67 P7       PJ2              I/O FT                                                             FMC_SDNRAS,
                                                                                                    DCMI_D12, EVENTOUT
- - - - - 68 N8       PJ3              I/O FT                                                         FMC_A6, EVENTOUT

- - - - - 69 M9       PJ4              I/O FT                                                         FMC_A7, EVENTOUT
                                                                                                      FMC_A8, EVENTOUT
- M7 49 R6 59 70 P8   PF11             I/O FT                                                         FMC_A9, EVENTOUT
                                                                                                     FMC_A10, EVENTOUT
- N7 50 P6 60 71 M6  PF12             I/O FT                                                        FMC_A11, EVENTOUT
- - 51 M8 61 72 K7    VSS              S                                                           TIM1_ETR, UART7_Rx,
- - 52 N8 62 73 L8   VDD               S                                                             FMC_D4, EVENTOUT
- K6 53 N6 63 74 N6  PF13             I/O FT                                                       TIM1_CH1N, UART7_Tx,
- L6 54 R7 64 75 P6  PF14             I/O FT                                                         FMC_D5, EVENTOUT
- M6 55 P7 65 76 M8  PF15             I/O FT                                                         TIM1_CH1, FMC_D6,
- N6 56 N7 66 77 N7  PG0              I/O FT
- K5 57 M7 67 78 M7  PG1              I/O FT                                                               EVENTOUT

38 L5 58 R8 68 79 R8  PE7              I/O FT                                                        TIM1_CH2N, FMC_D7,
                                                                                                            EVENTOUT
39 M5 59 P8 69 80 N9  PE8              I/O FT

40 N5 60 P9 70 81 P9  PE9              I/O FT
- H3 61 M9 71 82 K8                    S
- J5 62 N9 72 83 L9   VSS              S
41 J4 63 R9 73 84 R9  VDD              I/O FT
                      PE10

                      Doc ID 023140 Rev 2                                                                                 51/102
Pinouts and pin description                                                                                               STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions   Additional
                                                                                                                          functions
                               (function
                             after reset)(1)

42 K4 64 P10 74 85 P10       PE11             I/O FT                                                 TIM1_CH2, SPI4_NSS,
                                                                                                       FMC_D8, LCD_G3,
43 L4 65 R10 75 86 R10       PE12             I/O FT                                                        EVENTOUT

44 N4 66 N11 76 87 R12       PE13             I/O FT                                                TIM1_CH3N, SPI4_SCK,
                                                                                                        FMC_D9, LCD_B4,
45 M4 67 P11 77 88 P11       PE14             I/O FT                                                        EVENTOUT

46 L3 68 R11 78 89 R11       PE15             I/O FT                                                TIM1_CH3, SPI4_MISO,
                                                                                                      FMC_D10, LCD_DE,
47 M3 69 R12 79 90 P12       PB10             I/O FT                                                        EVENTOUT

48 N3 70 R13 80 91 R13       PB11             I/O FT                                                TIM1_CH4, SPI4_MOSI,
                                                                                                      FMC_D11, LCD_CLK,
49 N2 71 M10 81 92 L11       VCAP_1           S                                                             EVENTOUT

- H2 - - - 93 K9             VSS              S                                                      TIM1_BKIN, FMC_D12,
                                                                                                      LCD_R7, EVENTOUT
50 J6 72 N10 82 94 L10       VDD              S
                                                                                                     TIM2_CH3, I2C2_SCL,
- - - - - 95 M14             PJ5              I/O                                                     SPI2_SCK/I2S2_CK,

- - - M11 83 96 P13          PH6              I/O FT                                                       USART3_TX,
                                                                                                       OTG_HS_ULPI_D3,
                                                                                                        ETH_MII_RX_ER,
                                                                                                      LCD_G4, EVENTOUT

                                                                                                     TIM2_CH4, I2C2_SDA,
                                                                                                           USART3_RX,

                                                                                                       OTG_HS_ULPI_D4,
                                                                                                    ETH_MII_TX_EN/ETH_R

                                                                                                      MII_TX_EN, LCD_G5,
                                                                                                            EVENTOUT

                                                                                                      LCD_R6, EVENTOUT

                                                                                                    I2C2_SMBA, SPI5_SCK,
                                                                                                            TIM12_CH1,

                                                                                                         ETH_MII_RXD2,
                                                                                                    FMC_SDNE1, DCMI_D8,

                                                                                                            EVENTOUT

52/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

               Table 10. STM32F429xx pin and ball definitions (continued)
    Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                           Pin name                                                                 Alternate functions    Additional
                                                                                                                           functions
                           (function
                         after reset)(1)

- - - N12 84 97 N13      PH7              I/O FT                                                     I2C3_SCL, SPI5_MISO,
                                                                                                          ETH_MII_RXD3,
- - - M12 85 98 P14      PH8              I/O FT                                                           FMC_SDCKE1,

- - - M13 86 99 N14      PH9              I/O FT                                                      DCMI_D9, EVENTOUT

- - - L13 87 100 P15     PH10             I/O FT                                                      I2C3_SDA, FMC_D16,
                                                                                                    DCMI_HSYNC, LCD_R2,
- - - L12 88 101 N15     PH11             I/O FT
                                                                                                             EVENTOUT
- - - K12 89 102 M15     PH12             I/O FT
                                                                                                    I2C3_SMBA, TIM12_CH2,
                          VSS              S                                                          FMC_D17, DCMI_D0,
                          VDD              S                                                          LCD_R3, EVENTOUT

                                                                                                      TIM5_CH1, FMC_D18,
                                                                                                        DCMI_D1, LCD_R4,
                                                                                                             EVENTOUT

                                                                                                      TIM5_CH2, FMC_D19,
                                                                                                        DCMI_D2, LCD_R5,
                                                                                                             EVENTOUT

                                                                                                      TIM5_CH3, FMC_D20,
                                                                                                        DCMI_D3, LCD_R6,
                                                                                                             EVENTOUT

--  - H12 90 - K10
--  - J12 91 103 K11

51 M2 73 P12 92 104 L13  PB12             I/O FT                                                    TIM1_BKIN, I2C2_SMBA,
                                                                                                       SPI2_NSS/I2S2_WS,
52 N1 74 P13 93 105 K14  PB13             I/O FT                                                                           OTG_HS_
                                                                                                    USART3_CK, CAN2_RX,      VBUS
                                                                                                        OTG_HS_ULPI_D5,

                                                                                                    ETH_MII_TXD0/ETH_RMI
                                                                                                      I_TXD0, OTG_HS_ID,
                                                                                                             EVENTOUT

                                                                                                             TIM1_CH1N,
                                                                                                       SPI2_SCK/I2S2_CK,
                                                                                                    USART3_CTS, CAN2_TX,
                                                                                                        OTG_HS_ULPI_D6,
                                                                                                    ETH_MII_TXD1/ETH_RMI
                                                                                                       I_TXD1, EVENTOUT

                         Doc ID 023140 Rev 2                                                                               53/102
Pinouts and pin description                                                                                                STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions    Additional
                                                                                                                           functions
                               (function
                             after reset)(1)

53 K3 75 R14 94 106 R14      PB14             I/O FT                                                        TIM1_CH2N,     OTG_HS_DM
                                                                                                    TIM8_CH2N, SPI2_MISO,

                                                                                                             I2S2ext_SD,
                                                                                                           USART3_RTS,
                                                                                                    TIM12_CH1, EVENTOUT

54 J3 76 R15 95 107 R15      PB15             I/O FT                                                        RTC_REFIN,     OTG_HS_DP
                                                                                                            TIM1_CH3N,
                                                                                                            TIM8_CH3N,
                                                                                                      SPI2_MOSI/I2S2_SD,
                                                                                                    TIM12_CH2, EVENTOUT

55 L2 77 P15 96 108 L15      PD8              I/O FT                                                USART3_TX, FMC_D13,
56 M1 78 P14 97 109 L14      PD9              I/O FT                                                        EVENTOUT
57 H4 79 N15 98 110 K15      PD10             I/O FT
58 K2 80 N14 99 111 N10      PD11             I/O FT                                                USART3_RX, FMC_D14,
                                                                                                            EVENTOUT

                                                                                                    USART3_CK, FMC_D15,
                                                                                                      LCD_B3, EVENTOUT

                                                                                                    USART3_CTS, FMC_A16,
                                                                                                             EVENTOUT

59 H6 81 N13 100 112 M10     PD12             I/O FT                                                          TIM4_CH1,
                                                                                                    USART3_RTS, FMC_A17,

                                                                                                             EVENTOUT

60 H5 82 M15 101 113 M11     PD13             I/O FT                                                TIM4_CH2, FMC_A18,
- - 83 - 102 114 J10                          S                                                           EVENTOUT
- L1 84 J13 103 115 J11      VSS              S
61 J2 85 M14 104 116 L12      VDD             I/O FT                                                TIM4_CH3, FMC_D0,
                             PD14                                                                         EVENTOUT
62 K1 86 L14 105 117 K13                      I/O FT
- - - - - 118 K12           PD15             I/O FT                                                TIM4_CH4, FMC_D1,
- - - - - 119 J12                            I/O FT                                                      EVENTOUT
- - - - - 120 H12            PJ6             I/O FT
- - - - - 121 J13            PJ7             I/O FT                                                LCD_R7, EVENTOUT
- - - - - 122 H13            PJ8             I/O FT                                                LCD_G0, EVENTOUT
                              PJ9                                                                   LCD_G1, EVENTOUT
                             PJ10                                                                   LCD_G2, EVENTOUT
                                                                                                    LCD_G3, EVENTOUT

54/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

           Table 10. STM32F429xx pin and ball definitions (continued)
Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                            Pin name                                                                Alternate functions   Additional
                                                                                                                          functions
                            (function
                          after reset)(1)

- - - - - 123 G12        PJ11             I/O FT                                                     LCD_G4, EVENTOUT
- - - - - 124 H11        VDD              I/O FT
- - - - - 125 H10        VSS              I/O FT                                                     LCD_G5, EVENTOUT
- - - - - 126 G13        PK0              I/O FT                                                     LCD_G6, EVENTOUT
- - - - - 127 F12        PK1              I/O FT                                                     LCD_G7, EVENTOUT
- - - - - 128 F13        PK2              I/O FT                                                    FMC_A12, EVENTOUT
- J1 87 L15 106 129 M13  PG2              I/O FT                                                    FMC_A13, EVENTOUT
- G3 88 K15 107 130 M12  PG3              I/O FT                                                     FMC_A14/FMC_BA0,
- G5 89 K14 108 131 N12  PG4              I/O FT
- G6 90 K13 109 132 N11                                                                                     EVENTOUT
- G4 91 J15 110 133 J15  PG5              I/O FT                                                     FMC_A15/FMC_BA1,

- H1 92 J14 111 134 J14  PG6              I/O FT                                                            EVENTOUT
                                                                                                     FMC_INT2, DCMI_D12,
- G2 93 H14 112 135 H14  PG7              I/O FT                                                     LCD_R7, EVENTOUT
                                                                                                    USART6_CK, FMC_INT3,
- D2 94 G12 113 136 G10  PG8              I/O FT                                                    DCMI_D13, LCD_CLK,
- G1 95 H13 114 137 G11
                          VSS              S                                                                 EVENTOUT
63 F2 96 H15 115 138 H15                                                                                     SPI6_NSS,
                          VDD              S                                                               USART6_RTS,
64 F3 97 G15 116 139 G15                                                                                  ETH_PPS_OUT,
                          PC6              I/O FT                                                          FMC_SDCLK,
                                                                                                             EVENTOUT
                          PC7              I/O FT
                                                                                                     TIM3_CH1, TIM8_CH1,
                                                                                                    I2S2_MCK, USART6_TX,

                                                                                                       SDIO_D6, DCMI_D0,
                                                                                                           LCD_HSYNC,
                                                                                                             EVENTOUT

                                                                                                     TIM3_CH2, TIM8_CH2,
                                                                                                    I2S3_MCK, USART6_RX,

                                                                                                       SDIO_D7, DCMI_D1,
                                                                                                      LCD_G6, EVENTOUT

                          Doc ID 023140 Rev 2                                                                             55/102
Pinouts and pin description                                                                                               STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions   Additional
                                                                                                                          functions
                               (function
                             after reset)(1)

65 E4 98 G14 117 140 G14     PC8              I/O FT                                                TIM3_CH3, TIM8_CH3,
                                                                                                    USART6_CK, SDIO_D0,
                                                                                                    DCMI_D2, EVENTOUT

66 E3 99 F14 118 141 F14     PC9              I/O FT                                                  MCO2, TIM3_CH4,
                                                                                                    TIM8_CH4, I2C3_SDA,
                                                                                                     I2S_CKIN, SDIO_D1,
                                                                                                    DCMI_D3, EVENTOUT

67 F1 100 F15 119 142 F15    PA8              I/O FT                                                    MCO1, TIM1_CH1,
                                                                                                    I2C3_SCL, USART1_CK,
                                                                                                    OTG_FS_SOF, LCD_R6,

                                                                                                            EVENTOUT

68 E2 101 E15 120 143 E15    PA9              I/O FT                                                TIM1_CH2, I2C3_SMBA,  OTG_FS_
                                                                                                    USART1_TX, DCMI_D0,     VBUS

                                                                                                            EVENTOUT

69 D5 102 D15 121 144 D15    PA10             I/O FT                                                TIM1_CH3, USART1_RX,
                                                                                                     OTG_FS_ID, DCMI_D1,

                                                                                                             EVENTOUT

70 D4 103 C15 122 145 C15    PA11             I/O FT                                                      TIM1_CH4,       OTG_FS_DM
                                                                                                       USART1_CTS,
                                                                                                    CAN1_RX, LCD_R4,

                                                                                                         EVENTOUT

71 E1 104 B15 123 146 B15    PA12             I/O FT                                                          TIM1_ETR,
                                                                                                    USART1_RTS, CAN1_TX, OTG_FS_DP

                                                                                                       LCD_R5, EVENTOUT

72 D3 105 A15 124 147 A15      PA13           I/O FT                                                JTMS-SWDIO,
                             (JTMS-                                                                  EVENTOUT
73 D1 106 F13 125 148 E11    SWDIO)            S
74 D2 107 F12 126 149 F10                      S
75 C1 108 G13 127 150 F11    VCAP_2            S
                                VSS
- - - E12 128 151 E12         VDD

                             PH13             I/O FT                                                TIM8_CH1N, CAN1_TX,
                                                                                                      FMC_D21, LCD_G2,
- - - E13 129 152 E13        PH14             I/O FT                                                        EVENTOUT

                                                                                                    TIM8_CH2N, FMC_D22,
                                                                                                      DCMI_D4, LCD_G3,
                                                                                                            EVENTOUT

56/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

           Table 10. STM32F429xx pin and ball definitions (continued)
Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                             Pin name                                                               Alternate functions     Additional
                                                                                                                            functions
                             (function
                           after reset)(1)

- - - D13 130 153 D13      PH15             I/O FT                                                   TIM8_CH3N, FMC_D23,
                                                                                                       DCMI_D11, LCD_G4,
- - - E14 131 154 E14      PI0              I/O FT                                                           EVENTOUT

- - - D14 132 155 D14      PI1              I/O FT                                                           TIM5_CH4,
                                                                                                     SPI2_NSS/I2S2_WS(6),
- - - C14 133 156 C14      PI2              I/O FT                                                    FMC_D24, DCMI_D13,
                                                                                                      LCD_G5, EVENTOUT
- - - C13 134 157 C13      PI3              I/O FT                                                    SPI2_SCK/I2S2_CK(6),

- F5 - D9 135 - F9           VSS            S                                                        FMC_D25, DCMI_D8,
- A1 - C9 136 158 E10                       S                                                        LCD_G6, EVENTOUT
                              VDD
76 B1 109 A14 137 159 A14                   I/O FT                                                   TIM8_CH4, SPI2_MISO,
                             PA14                                                                    I2S2ext_SD, FMC_D26,
                            (JTCK-
                           SWCLK)                                                                      DCMI_D9, LCD_G7,
                                                                                                             EVENTOUT
77 C2 110 A13 138 160 A13  PA15             I/O FT
                           (JTDI)                                                                            TIM8_ETR,
                                                                                                      SPI2_MOSI/I2S2_SD,
78 A2 111 B14 139 161 A14  PC10             I/O FT                                                    FMC_D27, DCMI_D10,

79 B2 112 B13 140 162 B13  PC11             I/O FT                                                           EVENTOUT

                                                                                                           JTCK-SWCLK/
                                                                                                             EVENTOUT

                                                                                                                  JTDI,
                                                                                                      TIM2_CH1/TIM2_ETR,

                                                                                                              SPI1_NSS,
                                                                                                       SPI3_NSS/I2S3_WS,

                                                                                                             EVENTOUT

                                                                                                       SPI3_SCK/I2S3_CK,
                                                                                                    USART3_TX, UART4_TX,

                                                                                                       SDIO_D2, DCMI_D8,
                                                                                                      LCD_R2, EVENTOUT

                                                                                                    I2S3ext_SD, SPI3_MISO,
                                                                                                            USART3_RX,

                                                                                                      UART4_RX, SDIO_D3,
                                                                                                     DCMI_D4, EVENTOUT

                           Doc ID 023140 Rev 2                                                                              57/102
Pinouts and pin description                                                                                               STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions   Additional
                                                                                                                          functions
                               (function
                             after reset)(1)

80 C3 113 A12 141 163 A12    PC12             I/O FT                                                  SPI3_MOSI/I2S3_SD,
                                                                                                    USART3_CK, UART5_TX,
81 B3 114 B12 142 164 B12    PD0              I/O FT
82 C4 115 C12 143 165 C12                                                                              SDIO_CK, DCMI_D9,
83 A3 116 D12 144 166 D12    PD1              I/O FT                                                         EVENTOUT

84 B4 117 D11 145 167 C11    PD2              I/O FT                                                   CAN1_RX, FMC_D2,
                                                                                                             EVENTOUT
85 B5 118 D10 146 168 D11    PD3              I/O FT
86 A4 119 C11 147 169 C10                                                                              CAN1_TX, FMC_D3,
- - 120 D8 148 170 F8       PD4              I/O FT                                                         EVENTOUT
- C5 121 C8 149 171 E9
                             PD5              I/O FT                                                 TIM3_ETR, UART5_RX,
87 F4 122 B11 150 172 B11    VSS               S                                                     SDIO_CMD, DCMI_D11,
                             VDD               S
88 A5 123 A11 151 173 A11                                                                                    EVENTOUT
- - - - - 174 B10           PD6              I/O FT
- - - - - 175 B9                                                                                      SPI2_SCK/I2S2_CK,
- - - - - 176 C9            PD7              I/O FT                                                       USART2_CTS,
- - - - - 177 D10
                             PJ12             I/O FT                                                  FMC_CLK, DCMI_D5,
                             PJ13             I/O FT                                                  LCD_G7, EVENTOUT
                             PJ14             I/O FT
                             PJ15             I/O FT                                                       USART2_RTS,
                                                                                                     FMC_NOE, EVENTOUT

                                                                                                    USART2_TX, FMC_NWE,
                                                                                                             EVENTOUT

                                                                                                      SPI3_MOSI/I2S3_SD,
                                                                                                             SAI1_SD_A,
                                                                                                            USART2_RX,

                                                                                                    FMC_NWAIT, DCMI_D10,
                                                                                                       LCD_B2, EVENTOUT

                                                                                                            USART2_CK,
                                                                                                     FMC_NE1/FMC_NCE2,

                                                                                                             EVENTOUT

                                                                                                       LCD_B0, EVENTOUT

                                                                                                       LCD_B1, EVENTOUT

                                                                                                       LCD_B2, EVENTOUT

                                                                                                       LCD_B3, EVENTOUT

58/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

           Table 10. STM32F429xx pin and ball definitions (continued)
Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                           Pin name                                                                 Alternate functions   Additional
                                                                                                                          functions
                           (function
                         after reset)(1)

- E5 124 C10 152 178 D9  PG9              I/O FT                                                            USART6_RX,
                                                                                                     FMC_NE2/FMC_NCE3,
- C6 125 B10 153 179 C8  PG10             I/O FT
                                                                                                             EVENTOUT
- B6 126 B9 154 180 B8   PG11             I/O FT
                                                                                                               LCD_G3,
- A6 127 B8 155 181 C7   PG12             I/O FT                                                    FMC_NCE4_1/FMC_NE3,

- D6 128 A8 156 182 B3   PG13             I/O FT                                                        DCMI_D2, LCD_B2,
                                                                                                             EVENTOUT
- F6 129 A7 157 183 A4   PG14             I/O FT
- - 130 D7 158 184 F7                                                                               ETH_MII_TX_EN/ETH_R
- E6 131 C7 159 185 E8    VSS              S                                                                 MII_TX_EN,
- - - - - 186 D8          VDD              S
- - - - - 187 D7          PK3             I/O FT                                                    FMC_NCE4_2, DCMI_D3,
- - - - - 188 C6          PK4             I/O FT                                                      LCD_B3, EVENTOUT
- - - - - 189 C5          PK5             I/O FT
- - - - - 190 C4          PK6             I/O FT                                                             SPI6_MISO,
- A7 132 B7 160 191 B7    PK7             I/O FT                                                    USART6_RTS, LCD_B4,

                         PG15             I/O FT                                                       FMC_NE4, LCD_B1,
                                                                                                             EVENTOUT

                                                                                                              SPI6_SCK,
                                                                                                           USART6_CTS,
                                                                                                    ETH_MII_TXD0/ETH_RMI
                                                                                                        I_TXD0, FMC_A24,

                                                                                                             EVENTOUT

                                                                                                             SPI6_MOSI,
                                                                                                            USART6_TX,
                                                                                                    ETH_MII_TXD1/ETH_RMI
                                                                                                        I_TXD1, FMC_A25,
                                                                                                             EVENTOUT

                                                                                                      LCD_B4, EVENTOUT

                                                                                                      LCD_B5, EVENTOUT

                                                                                                      LCD_B6, EVENTOUT

                                                                                                      LCD_B7, EVENTOUT

                                                                                                      LCD_DE, EVENTOUT

                                                                                                           USART6_CTS,
                                                                                                          FMC_SDNCAS,
                                                                                                     DCMI_D13, EVENTOUT

                         Doc ID 023140 Rev 2                                                                              59/102
Pinouts and pin description                                                                                                STM32F429xx

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                               Pin name                                                             Alternate functions    Additional
                                                                                                                           functions
                               (function
                             after reset)(1)

                             PB3                                                                      JTDO/TRACESWO,
                                                                                                    TIM2_CH2, SPI1_SCK,
89 B7 133 A10 161 192 A10    (JTDO/           I/O FT
                                                                                                     SPI3_SCK/I2S3_CK,
                             TRACESWO)                                                                     EVENTOUT

90 C7 134 A9 162 193 A9         PB4                                                                    NJTRST, TIM3_CH1,
                                                I/O FT                                              SPI1_MISO, SPI3_MISO,
                                                                                                    I2S3ext_SD, EVENTOUT
                             (NJTRST)

91 C8 135 A6 163 194 A8      PB5              I/O FT                                                TIM3_CH2, I2C1_SMBA,
                                                                                                            SPI1_MOSI,

                                                                                                      SPI3_MOSI/I2S3_SD,
                                                                                                             CAN2_RX,

                                                                                                       OTG_HS_ULPI_D7,
                                                                                                         ETH_PPS_OUT,
                                                                                                          FMC_SDCKE1,

                                                                                                    DCMI_D10, EVENTOUT

92 A8 136 B6 164 195 B6      PB6              I/O FT                                                 TIM4_CH1, I2C1_SCL,
                                                                                                    USART1_TX, CAN2_TX,
                                                                                                    FMC_SDNE1, DCMI_D5,

                                                                                                            EVENTOUT

93 B8 137 B5 165 196 B5      PB7              I/O FT                                                TIM4_CH2, I2C1_SDA,
                                                                                                    USART1_RX, FMC_NL,

                                                                                                         DCMI_VSYNC,
                                                                                                           EVENTOUT

94 C9 138 D6 166 197 E6      BOOT0            IB                                                                           VPP

95 A9 139 A5 167 198 A7      PB8              I/O FT                                                TIM4_CH3, TIM10_CH1,
                                                                                                     I2C1_SCL, CAN1_RX,

                                                                                                         ETH_MII_TXD3,
                                                                                                      SDIO_D4, DCMI_D6,
                                                                                                     LCD_B6, EVENTOUT

96 B9 140 B4 168 199 B4      PB9              I/O FT                                                TIM4_CH4, TIM11_CH1,
                                                                                                             I2C1_SDA,

                                                                                                      SPI2_NSS/I2S2_WS,
                                                                                                      CAN1_TX, SDIO_D5,
                                                                                                       DCMI_D7, LCD_B7,

                                                                                                            EVENTOUT

97 B10 141 A4 169 200 A6     PE0              I/O FT                                                TIM4_ETR, UART8_Rx,
                                                                                                    FMC_NBL0, DCMI_D2,

                                                                                                           EVENTOUT

60/102                       Doc ID 023140 Rev 2
STM32F429xx                                                                                         Pinouts and pin description

                   Table 10. STM32F429xx pin and ball definitions (continued)
        Pin number

LQFP100
      WLCSP143
              LQFP144
                      UFBGA176
                              LQFP176
                                      LQFP208
                                              TFBGA216

                                                                            Pin type
                                                                                   I / O structure

                                                                                          Notes
                                Pin name                                                            Alternate functions   Additional
                                                                                                                          functions
                                (function
                              after reset)(1)

98 A10 142 A3 170 201 A5      PE1              I/O FT                                               UART8_Tx, FMC_NBL1,
                                                                                                    DCMI_D3, EVENTOUT

99 - - D5 - 202 F6            VSS              S

- A11 143 C6 171 203 E5 PDR_ON S

10  D7  144  C5  172 204  E7  VDD              S
0

                                                                                                    TIM8_BKIN, FMC_NBL2,

- - - D4 173 205 C3           PI4              I/O FT                                               DCMI_D5, LCD_B4,

                                                                                                    EVENTOUT

                                                                                                    TIM8_CH1, FMC_NBL3,

- - - C4 174 206 D3           PI5              I/O FT                                               DCMI_VSYNC, LCD_B5,

                                                                                                    EVENTOUT

- - - C3 175 207 D6           PI6              I/O FT                                               TIM8_CH2, FMC_D28,
                                                                                                     DCMI_D6, LCD_B6,
                                                                                                           EVENTOUT

- - - C2 176 208 D4           PI7              I/O FT                                               TIM8_CH3, FMC_D29,
                                                                                                     DCMI_D7, LCD_B7,
                                                                                                           EVENTOUT

1. Function availability depends on the chosen device.

2. PC13, PC14, PC15 and PI8 are supplied through the power switch. Since the switch only sinks a limited amount of current
     (3 mA), the use of GPIOs PC13 to PC15 and PI8 in output mode is limited:
     - The speed should not exceed 2 MHz with a maximum load of 30 pF.
     - These I/Os must not be used as a current source (e.g. to drive an LED).

3. Main function after the first backup domain power-up. Later on, it depends on the contents of the RTC registers even after
     reset (because these registers are not reset by the main reset). For details on how to manage these I/Os, refer to the RTC
     register description sections in the STM32F4xx reference manual, available from the STMicroelectronics website:
     www.st.com.

4. FT = 5 V tolerant except when in analog mode or oscillator mode (for PC14, PC15, PH0 and PH1).

5. If the device is delivered in an UFBGA176, LQFP176 or TFBGA216 package, and the BYPASS_REG pin is set to VDD
     (Regulator OFF/internal reset ON mode), then PA0 is used as an internal Reset (active low).

6. PI0 and PI1 cannot be used for I2S2 full-duplex mode.

                              Doc ID 023140 Rev 2                                                                         61/102
Pinouts and pin description                                             STM32F429xx

                                  Table 11. FMC pin definition

        Pin name             CF   NOR/PSRAM/ NOR/PSRAM          NAND16  SDRAM
                                                                           A0
           PF0                    SRAM                 Mux                 A1
           PF1                                                             A2
           PF2               A0   A0                                       A3
           PF3                                                             A4
           PF4               A1   A1                                       A5
           PF5                                                             A6
           PF12              A2   A2                                       A7
           PF13                                                            A8
           PF14              A3   A3                                       A9
           PF15                                                           A10
           PG0               A4   A4                                      A11
           PG1                                                            A12
           PG2               A5   A5
           PG3                                                            BA0
           PG4               A6   A6                                      BA1
           PG5
           PD11              A7   A7                                       D0
          PD12                                                             D1
          PD13               A8   A8                                       D2
           PE3                                                             D3
           PE4               A9   A9                                       D4
           PE5                                                             D5
           PE6               A10  A10                                      D6
           PE2                                                             D7
          PG13                    A11
          PG14                    A12
          PD14
          PD15                    A13
           PD0
           PD1                    A14
           PE7
           PE8                    A15
           PE9
           PE10                   A16                  A16      CLE

                                  A17                  A17      ALE

                                  A18                  A18

                                  A19                  A19

                                  A20                  A20

                                  A21                  A21

                                  A22                  A22

                                  A23                  A23

                                  A24                  A24

                                  A25                  A25

                             D0   D0                   DA0      D0

                             D1   D1                   DA1      D1

                             D2   D2                   DA2      D2

                             D3   D3                   DA3      D3

                             D4   D4                   DA4      D4

                             D5   D5                   DA5      D5

                             D6   D6                   DA6      D6

                             D7   D7                   DA7      D7

62/102                            Doc ID 023140 Rev 2
STM32F429xx                                                          Pinouts and pin description

                       Pin name      Table 11. FMC pin definition (continued)

                          PE11   CF      NOR/PSRAM/ NOR/PSRAM        NAND16    SDRAM
                          PE12
                          PE13           SRAM                 Mux                 D8
                          PE14                                                    D9
                          PE15      D8     D8                  DA8     D8        D10
                           PD8      D9     D9                  DA9     D9        D11
                           PD9     D10     D10                 DA10    D10       D12
                          PD10      D11    D11                 DA11    D11       D13
                           PH8     D12     D12                 DA12    D12       D14
                           PH9     D13     D13                 DA13    D13       D15
                          PH10     D14     D14                 DA14    D14       D16
                          PH11     D15     D15                 DA15    D15       D17
                          PH12             D16                                   D18
                          PH13   NCE4_1    D17                 NE1   NCE2        D19
                          PH14   NCE4_2    D18                 NE2   NCE3        D20
                          PH15             D19                 NE3               D21
                            PI0    NOE     D20                 NE4    NOE        D22
                            PI1    NWE     D21                 CLK    NWE        D23
                            PI2  NWAIT     D22                 NOE   NWAIT       D24
                            PI3            D23                 NWE               D25
                            PI6            D24                NWAIT              D26
                            PI7            D25                NADV               D27
                            PI9            D26                                   D28
                           PI10            D27                                   D29
                           PD7             D28                                   D30
                           PG9             D29                                   D31
                          PG10             D30
                          PG11             D31
                          PG12            NE1
                           PD3            NE2
                           PD4            NE3
                           PD5
                           PD6            NE4
                           PB7            CLK
                                          NOE
                                          NWE
                                         NWAIT
                                         NADV

                                         Doc ID 023140 Rev 2                   63/102
Pinouts and pin description                                                STM32F429xx

                                 Table 11. FMC pin definition (continued)

        Pin name             CF     NOR/PSRAM/ NOR/PSRAM       NAND16      SDRAM

           PF6                      SRAM                 Mux                 NBL0
           PF7                                                               NBL1
           PF8               NIORD                                           NBL2
           PF9               NREG                                            NBL3
           PF10              NIOWR                                          SDCLK
           PG6                                                             SDNWE
           PG7                  CD                                         SDNRAS
           PE0                INTR                                         SDNCAS
           PE1                                                             SDCKE0
            PI4                                                INT2         SDNE0
            PI5                                                INT3         SDNE1
           PG8                                                             SDCKE1
           PC0                      NBL0                 NBL0              SDNWE
           PF11                     NBL1                 NBL1               SDNE0
          PG15                      NBL2                                   SDCKE0
           PH2                      NBL3                                   SDCKE1
           PH3                                                              SDNE1
           PH6
           PH7
           PH5
           PC2
           PC3
           PB5
           PB6

64/102                              Doc ID 023140 Rev 2
                                                                        Table 12. STM32F429xx alternate function mapping                                                                STM32F429xx

                                      AF0  AF1       AF2       AF3 AF4 AF5              AF6       AF7       AF8         AF9          AF10     AF11      AF12      AF13 AF14 AF15

                     Port                                      TIM8/9/  I2C1/  SPI1/2/  SPI2/3/S  SPI3/US   USART6/U    CAN1/2/TIM   OTG2_HS            FMC/SDIO
                                                                10/11    2/3   3/4/5/6     AI1    ART1/2/3  ART4/5/7/8    12/13/14/   /OTG1_            /OTG2_FS
                                      SYS  TIM1/2    TIM3/4/5                                                                LCD          FS  ETH                 DCMI    LCD SYS

                     PA0              -      TIM2_   TIM5_     TIM8_    -      -        -         USART2_   UART4_TX    -            -        ETH_MII_  -         -       -       EVEN
                                           CH1/TIM2   CH1       ETR                                  CTS                                         CRS                              TOUT

                                              _ETR

                                                                                                                                              ETH_MII_

                     PA1              -    TIM2_     TIM5_     -        -      -        -         USART2_   UART4_RX    -            -        RX_CLK/E  -         -       -       EVEN
                                            CH2       CH2                                            RTS                                      TH_RMII_                            TOUT

                                                                                                                                              REF_CLK

                     PA2              -    TIM2_     TIM5_     TIM9_    -      -        -         USART2_   -           -            -        ETH_      -         -       -       EVEN
                                            CH3       CH3       CH1                                   TX                                      MDIO                                TOUT

                     PA3              -    TIM2_     TIM5_     TIM9_    -      -        -         USART2_   -           -            OTG_HS_ ETH_MII_   -         -       LCD_B5  EVEN
                                            CH4       CH4       CH2                                   RX                                                                          TOUT
                                                                                                                                     ULPI_D0  COL

Doc ID 023140 Rev 2  PA4              -    -         -         -        -      SPI1_      SPI3_   USART2_   -           -            -        -         OTG_HS_ DCMI_ LCD_ EVEN
                                                                                NSS       NSS/        CK
                                                                                        I2S3_WS                                                         SOF       HSYNC VSYNC TOUT

                                           TIM2_               TIM8_           SPI1_                                                 OTG_HS_                                      EVEN
                                                               CH1N             SCK                                                  ULPI_CK                                      TOUT
                                 PA5  - CH1/TIM2     -                  -               -         -         -           -                     -         -         -       -
                     Port A
                                           _ETR
                                 PA6
                                      -    TIM1_     TIM3_     TIM8_    -      SPI1_    -         -         -           TIM13_CH1    -        -         -         DCMI_   LCD_G2  EVEN
                                           BKIN       CH1      BKIN            MISO                                                                               PIXCLK          TOUT

                                                                                                                                              ETH_MII_

                     PA7              -    TIM1_     TIM3_     TIM8_    -      SPI1_    -         -         -           TIM14_CH1    -         RX_DV/   -         -       -       EVEN
                                           CH1N       CH2      CH1N            MOSI                                                           ETH_RMII                            TOUT

                                                                                                                                              _CRS_DV

                     PA8 MCO1              TIM1_     -         -        I2C3_  -        -         USART1_   -           -            OTG_FS_  -         -         -       LCD_R6  EVEN  Pinouts and pin description
                                            CH1                          SCL                          CK                                SOF                                       TOUT

                     PA9              -    TIM1_     -         -        I2C3_  -        -         USART1_   -           -            -        -         -         DCMI_   -       EVEN
                                            CH2                         SMBA                          TX                                                            D0            TOUT

                     PA10 -                TIM1_     -         -        -      -        -         USART1_   -           -            OTG_FS_  -         -         DCMI_   -       EVEN
                                            CH3                                                       RX                                  ID                        D1            TOUT

                     PA11 -                TIM1_     -         -        -      -        -         USART1_   -           CAN1_RX      -        -         -         -       LCD_R4  EVEN
                                            CH4                                                      CTS                                                                          TOUT

                     PA12 -                TIM1_     -         -        -      -        -         USART1_   -           CAN1_TX      -        -         -         -       LCD_R5  EVEN
                                            ETR                                                      RTS                                                                          TOUT

65/102
66/102                                                    Table 12. STM32F429xx alternate function mapping (continued)                                                            Pinouts and pin description

                                 AF0    AF1     AF2       AF3 AF4 AF5              AF6       AF7       AF8         AF9          AF10     AF11      AF12      AF13 AF14 AF15

                     Port                                 TIM8/9/  I2C1/  SPI1/2/  SPI2/3/S  SPI3/US   USART6/U    CAN1/2/TIM   OTG2_HS            FMC/SDIO
                                                           10/11    2/3   3/4/5/6     AI1    ART1/2/3  ART4/5/7/8    12/13/14/   /OTG1_            /OTG2_FS
                                 SYS    TIM1/2  TIM3/4/5                                                                LCD          FS  ETH                 DCMI   LCD SYS

                                 JTMS-                                                                                                                                      EVEN
                                                                                                                                                                            TOUT
                     PA13 SWDI          -       -         -        -      -        -         -         -           -            -        -         -         -      -

                                 O

                                 JTCK-                                                                                                                                      EVEN
                                                                                                                                                                            TOUT
                     Port A PA14 SWCL   -       -         -        -      -        -         -         -           -            -        -         -         -      -

                                 K

                                        TIM2_                             SPI1_      SPI3_                                                                                  EVEN
                                                                           NSS       NSS/                                                                                   TOUT
                     PA15 JTDI CH1/TIM2         -         -        -               I2S3_WS   -         -           -            -        -         -         -      -

                                        _ETR

                     PB0         -      TIM1_   TIM3_     TIM8_    -      -        -         -         -           LCD_R3       OTG_HS_ ETH_MII_   -         -      -       EVEN
                                        CH2N     CH3      CH2N                                                                  ULPI_D1 RXD2                                TOUT

Doc ID 023140 Rev 2  PB1         -      TIM1_   TIM3_     TIM8_    -      -        -         -         -           LCD_R6       OTG_HS_ ETH_MII_   -         -      -       EVEN
                                        CH3N     CH4      CH3N                                                                  ULPI_D2 RXD3                                TOUT

                     PB2         -      -       -         -        -      -        -         -         -           -            -        -         -         -      -       EVEN
                                                                                                                                                                            TOUT

                               JTDO/    TIM2_   -         -        -      SPI1_     SPI3_    -         -           -            -        -         -         -      -       EVEN
                     PB3 TRAC            CH2                               SCK       SCK/                                                                                   TOUT
                                                                                   I2S3_CK
                              ESWO

                     PB4         NJTR   -       TIM3_     -        -      SPI1_    SPI3_     I2S3ext_  -           -            -        -         -         -      -       EVEN
                                  ST             CH1                      MISO     MISO         SD                                                                          TOUT

                     Port B PB5  -      -       TIM3_     -        I2C1_  SPI1_     SPI3_    -         -           CAN2_RX      OTG_HS_ ETH_PPS     FMC_     DCMI_  -       EVEN
                                                 CH2               SMBA   MOSI      MOSI/                                       ULPI_D7 _OUT       SDCKE1     D10           TOUT
                                                                                   I2S3_SD

                     PB6         -      -       TIM4_     -        I2C1_  -        -         USART1_   -           CAN2_TX      -        -         FMC_      DCMI_  -       EVEN
                                                 CH1                SCL                          TX                      -                         SDNE1       D5           TOUT

                     PB7         -      -       TIM4_     -        I2C1_  -        -         USART1_   -           CAN1_RX      -        -         FMC_NL    DCMI_  -       EVEN
                                                 CH2               SDA                           RX                                                          VSYNC          TOUT

                     PB8         -      -       TIM4_     TIM10_ I2C1_    -        -         -         -                        -        ETH_MII_  SDIO_D4   DCMI_  LCD_B6  EVEN
                                                 CH3        CH1 SCL                                                                        TXD3                D6           TOUT

                     PB9         -      -       TIM4_     TIM11_   I2C1_   SPI2_   -         -         -           CAN1_TX      -        -         SDIO_D5   DCMI_  LCD_B7  EVEN  STM32F429xx
                                                 CH4        CH1    SDA    NSS/I2                                                                               D7           TOUT
                                                                          S2_WS

                     PB10 -             TIM2_   -         -        I2C2_  SPI2_    -         USART3_   -           -            OTG_HS_ ETH_MII_   -         -      LCD_G4  EVEN
                                         CH3                        SCL   SCK/I2                 TX                             ULPI_D3 RX_ER                               TOUT
                                                                          S2_CK
                                                         Table 12. STM32F429xx alternate function mapping (continued)                                                             STM32F429xx

                                 AF0    AF1    AF2       AF3 AF4 AF5              AF6       AF7       AF8         AF9          AF10      AF11      AF12      AF13 AF14 AF15

                        Port                             TIM8/9/  I2C1/  SPI1/2/  SPI2/3/S  SPI3/US   USART6/U    CAN1/2/TIM   OTG2_HS             FMC/SDIO
                                                          10/11    2/3   3/4/5/6     AI1    ART1/2/3  ART4/5/7/8    12/13/14/   /OTG1_             /OTG2_FS
                                 SYS TIM1/2    TIM3/4/5                                                                LCD          FS   ETH                 DCMI   LCD SYS

                                                                                                                                         ETH_MII_

                           PB11 -       TIM2_     -      -        I2C2_  -        -         USART3_   -           -            OTG_HS_ TX_EN/      -         -      LCD_G5  EVEN
                                         CH4                      SDA                           RX                             ULPI_D4 ETH_RMII                             TOUT
                                                  -
                                                                                                                                         _TX_EN
                                                  -
                                                  -                       SPI2_                                                          ETH_MII_
                                                  -                      NSS/I2
                           PB12 -       TIM1_     -      -        I2C2_  S2_WS    -         USART3_   -           CAN2_RX      OTG_HS_ TXD0/ETH OTG_HS_      -      -       EVEN
                                        BKIN      -               SMBA                          CK                                                                          TOUT
                                                  -                                                                            ULPI_D5 _RMII_      ID
                                                  -
                                                                                                                                         TXD0
                                                  -
                     Port B                                                SPI2_                                                         ETH_MII_
                                PB13 -            -               - SCK/I2
                                        TIM1_  TIM3_     -                        -         USART3_   -           CAN2_TX      OTG_HS_ TXD1/ETH    -         -      -       EVEN
                                        CH1N    CH1                       S2_CK                CTS                             ULPI_D6 _RMII_TX                             TOUT
                                               TIM3_
                                                CH2                                                                                      D1

Doc ID 023140 Rev 2        PB14 -       TIM1_            TIM8_    -      SPI2_ I2S2ext_ USART3_       -           TIM12_CH1    -         -         -         -      -       EVEN
                                        CH2N             CH2N                                                                                                               TOUT
                                                                         MISO     SD        RTS

                           PB15  RTC_   TIM1_            TIM8_             SPI2_  -         -         -           TIM12_CH2    -         -         -         -      -       EVEN
                                 REFIN  CH3N             CH3N     - MOSI/I2                                                                                                 TOUT

                                                     &nb