datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

STM32F407VET6

器件型号:STM32F407VET6
器件类别:半导体    集成电路 - IC   
文件大小:55570.02KB,共185页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
标准:  
下载文档

器件描述

arm microcontrollers - mcu arm M4 512 flash 168 mhz 192kb sram

参数

Manufacturer: STMicroelectronics
Product Category: ARM Microcontrollers - MCU
RoHS: Yes
A/D Bit Size: 12 bit
Core: ARM Cortex M4
Data Bus Width: 32 bit
Maximum Clock Frequency: 168 MHz
Program Memory Size: 512 kB
Data RAM Size: 192 kB
On-Chip ADC: Yes
Operating Supply Voltage: 1.8 V to 3.6 V
Maximum Operating Temperature: + 85 C
Package / Case: LQFP-100
Mounting Style: SMD/SMT
A/D Channels Available: 16
Brand: STMicroelectronics
Data RAM Type: SRAM
Interface Type: CAN, I2C, I2S, SPI, UART
Minimum Operating Temperature: - 40 C
Number of Programmable I/Os: 82
Number of Timers: 10
Packaging: Tray
Processor Series: ARM Cortex
Program Memory Type: Flash
Series: STM32F407VE
Factory Pack Quantity: 90

STM32F407VET6器件文档内容

                                                   STM32F405xx
                                                   STM32F407xx

ARM Cortex-M4 32b MCU+FPU, 210DMIPS, up to 1MB Flash/192+4KB RAM, USB
            OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 15 comm. interfaces & camera

                                                                                     Datasheet - production data

                                                      FBGA              IC/OC/PWM or pulse counter and quadrature
                                                                        (incremental) encoder input
LQFP64 (10 10 mm)   WLCSP90                          UFBGA176
LQFP100 (14 14 mm)                                  (10 10 mm)   Debug mode
LQFP144 (20 20 mm)                                                    Serial wire debug (SWD) & JTAG
LQFP176 (24 24 mm)                                                        interfaces
                                                                         Cortex-M4 Embedded Trace MacrocellTM
Features
                                                                     Up to 140 I/O ports with interrupt capability
Core: ARM 32-bit CortexTM-M4 CPU with FPU,                            Up to 136 fast I/Os up to 84 MHz
    Adaptive real-time accelerator (ART                                  Up to 138 5 V-tolerant I/Os
    AcceleratorTM) allowing 0-wait state execution
    from Flash memory, frequency up to 168 MHz,                      Up to 15 communication interfaces
    memory protection unit, 210 DMIPS/                                  Up to 3 I2C interfaces (SMBus/PMBus)
    1.25 DMIPS/MHz (Dhrystone 2.1), and DSP                              Up to 4 USARTs/2 UARTs (10.5 Mbit/s, ISO
    instructions                                                            7816 interface, LIN, IrDA, modem control)
                                                                         Up to 3 SPIs (42 Mbits/s), 2 with muxed
Memories                                                                  full-duplex I2S to achieve audio class
    Up to 1 Mbyte of Flash memory                                         accuracy via internal audio PLL or external
    Up to 192+4 Kbytes of SRAM including 64-                              clock
        Kbyte of CCM (core coupled memory) data                         2 CAN interfaces (2.0B Active)
        RAM                                                             SDIO interface
    Flexible static memory controller
        supporting Compact Flash, SRAM,                              Advanced connectivity
        PSRAM, NOR and NAND memories                                     USB 2.0 full-speed device/host/OTG
                                                                            controller with on-chip PHY
LCD parallel interface, 8080/6800 modes                               USB 2.0 high-speed/full-speed
                                                                            device/host/OTG controller with dedicated
Clock, reset and supply management                                        DMA, on-chip full-speed PHY and ULPI
    1.8 V to 3.6 V application supply and I/Os                         10/100 Ethernet MAC with dedicated DMA:
    POR, PDR, PVD and BOR                                                 supports IEEE 1588v2 hardware, MII/RMII
    4-to-26 MHz crystal oscillator
    Internal 16 MHz factory-trimmed RC (1%                         8- to 14-bit parallel camera interface up to
        accuracy)                                                       54 Mbytes/s
    32 kHz oscillator for RTC with calibration
    Internal 32 kHz RC with calibration                            True random number generator

Low power                                                          CRC calculation unit

                                                                     96-bit unique ID

                                                                     RTC: subsecond accuracy, hardware calendar

Sleep, Stop and Standby modes                                                  Table 1. Device summary

  VreBgAisTtseurspp+lyopfotiroRnaTlC4,  2032 bit backup                                               Part number
                                         KB backup SRAM
                                                                    Reference

312-bit, 2.4 MSPS A/D converters: up to 24                       STM32F405xx  STM32F405RG, STM32F405VG, STM32F405ZG,
    channels and 7.2 MSPS in triple interleaved                                  STM32F405OG, STM32F405OE
    mode
                                                                                 STM32F407VG, STM32F407IG, STM32F407ZG,
212-bit D/A converters                                           STM32F407xx  STM32F407VE, STM32F407ZE, STM32F407IE

General-purpose DMA: 16-stream DMA
    controller with FIFOs and burst support

Up to 17 timers: up to twelve 16-bit and two 32-
    bit timers up to 168 MHz, each with up to 4

June 2013                                             DocID022152 Rev 4                                              1/185

This is information on a product in full production.                                                                 www.st.com  1
Contents                     STM32F405xx, STM32F407xx

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

       2.1 Full compatibility throughout the family . . . . . . . . . . . . . . . . . . . . . . . . . . 15

       2.2 Device overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

                 2.2.1 ARM CortexTM-M4F core with embedded Flash and SRAM . . . . . . . . 19

          2.2.2 Adaptive real-time memory accelerator (ART AcceleratorTM) . . . . . . . . 19

          2.2.3 Memory protection unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.4 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.5 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . 20

          2.2.6 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2.7 Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2.8 DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

          2.2.9 Flexible static memory controller (FSMC) . . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.10 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.11 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.12 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.13 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

          2.2.14 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

          2.2.15 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

          2.2.16 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

          2.2.17 Regulator ON/OFF and internal reset ON/OFF availability . . . . . . . . . . 28

          2.2.18 Real-time clock (RTC), backup SRAM and backup registers . . . . . . . . 28

          2.2.19 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

          2.2.20 VBAT operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
          2.2.21 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

          2.2.22 Inter-integrated circuit interface (IC) . . . . . . . . . . . . . . . . . . . . . . . . . . 33

          2.2.23 Universal synchronous/asynchronous receiver transmitters (USART) . 33

          2.2.24 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

          2.2.25 Inter-integrated sound (I2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

          2.2.26 Audio PLL (PLLI2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

          2.2.27 Secure digital input/output interface (SDIO) . . . . . . . . . . . . . . . . . . . . . 35

          2.2.28 Ethernet MAC interface with dedicated DMA and IEEE 1588 support . 35

          2.2.29 Controller area network (bxCAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2/185     DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Contents

   2.2.30  Universal serial bus on-the-go full-speed (OTG_FS) . . . . . . . . . . . . . . . 36
   2.2.31  Universal serial bus on-the-go high-speed (OTG_HS) . . . . . . . . . . . . . 36
   2.2.32  Digital camera interface (DCMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
   2.2.33  Random number generator (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
   2.2.34  General-purpose input/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . 37
   2.2.35  Analog-to-digital converters (ADCs) . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
   2.2.36  Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
   2.2.37  Digital-to-analog converter (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
   2.2.38  Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 38
   2.2.39  Embedded Trace MacrocellTM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

3  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

4  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

5  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

   5.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

   5.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

   5.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

   5.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

   5.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

   5.3.2 VCAP_1/VCAP_2 external capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

   5.3.3 Operating conditions at power-up / power-down (regulator ON) . . . . . . 80

   5.3.4 Operating conditions at power-up / power-down (regulator OFF) . . . . . 80

   5.3.5 Embedded reset and power control block characteristics . . . . . . . . . . . 80

   5.3.6 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

   5.3.7 Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

   5.3.8 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

   5.3.9 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

   5.3.10 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

   5.3.11 PLL spread spectrum clock generation (SSCG) characteristics . . . . . 102

                          DocID022152 Rev 4  3/185
Contents                             STM32F405xx, STM32F407xx

          5.3.12  Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
          5.3.13  EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
          5.3.14  Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . 108
          5.3.15  I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
          5.3.16  I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
          5.3.17  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
          5.3.18  TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
          5.3.19  Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
          5.3.20  12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
          5.3.21  Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
          5.3.22  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
          5.3.23  Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
          5.3.24  DAC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
          5.3.25  FSMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
          5.3.26  Camera interface (DCMI) timing specifications . . . . . . . . . . . . . . . . . . 155
          5.3.27  SD/SDIO MMC card host interface (SDIO) characteristics . . . . . . . . . 156
          5.3.28  RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

6         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

          6.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

          6.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

7         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

Appendix A Application block diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

               A.1 USB OTG full speed (FS) interface solutions . . . . . . . . . . . . . . . . . . . . . 171
               A.2 USB OTG high speed (HS) interface solutions . . . . . . . . . . . . . . . . . . . . 173
               A.3 Ethernet interface solutions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

8         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

4/185             DocID022152 Rev 4
STM32F405xx, STM32F407xx                     List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F405xx and STM32F407xx: features and peripheral counts. . . . . . . . . . . . . . . . . . 13
Table 3.   Regulator ON/OFF and internal reset ON/OFF availability. . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 4.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 5.   USART feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Table 6.   Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 7.   STM32F40x pin and ball definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 8.   FSMC pin definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 9.   Alternate function mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Table 10.  STM32F40x register boundary addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 11.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 12.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 13.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 14.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 15.  Limitations depending on the operating power supply range . . . . . . . . . . . . . . . . . . . . . . . 79
Table 16.  VCAP_1/VCAP_2 operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 17.  Operating conditions at power-up / power-down (regulator ON) . . . . . . . . . . . . . . . . . . . . 80
Table 18.  Operating conditions at power-up / power-down (regulator OFF). . . . . . . . . . . . . . . . . . . . 80
Table 19.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table 20.  Typical and maximum current consumption in Run mode, code with data processing
           running from Flash memory (ART accelerator enabled) or RAM . . . . . . . . . . . . . . . . . . . 83
Table 21.  Typical and maximum current consumption in Run mode, code with data processing
           running from Flash memory (ART accelerator disabled) . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table 22.  Typical and maximum current consumption in Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . 87
Table 23.  Typical and maximum current consumptions in Stop mode . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 24.  Typical and maximum current consumptions in Standby mode . . . . . . . . . . . . . . . . . . . . . 88
Table 25.  Typical and maximum current consumptions in VBAT mode. . . . . . . . . . . . . . . . . . . . . . . . 89
Table 26.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Table 27.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Table 28.  Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 29.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Table 30.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Table 31.  HSE 4-26 MHz oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 32.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 33.  HSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 34.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Table 35.  Main PLL characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Table 36.  PLLI2S (audio PLL) characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Table 37.  SSCG parameters constraint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Table 38.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 39.  Flash memory programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 40.  Flash memory programming with VPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Table 41.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Table 42.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Table 43.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Table 44.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Table 45.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Table 46.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

                          DocID022152 Rev 4  5/185
List of tables                     STM32F405xx, STM32F407xx

Table 47.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Table 48.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Table 49.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Table 50.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Table 51.  Characteristics of TIMx connected to the APB1 domain . . . . . . . . . . . . . . . . . . . . . . . . . 115
Table 52.  Characteristics of TIMx connected to the APB2 domain . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 53.  I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 54.  SCL frequency (fPCLK1= 42 MHz.,VDD = 3.3 V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Table 55.  SPI dynamic characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Table 56.  I2S dynamic characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Table 57.  USB OTG FS startup time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Table 58.  USB OTG FS DC electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Table 59.  USB OTG FS electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Table 60.  USB HS DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Table 61.  USB HS clock timing parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Table 62.  ULPI timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Table 63.  Ethernet DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Table 64.  Dynamic characteristics: Ehternet MAC signals for SMI. . . . . . . . . . . . . . . . . . . . . . . . . . 127
Table 65.  Dynamic characteristics: Ethernet MAC signals for RMII . . . . . . . . . . . . . . . . . . . . . . . . . 128
Table 66.  Dynamic characteristics: Ethernet MAC signals for MII . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Table 67.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Table 68.  ADC accuracy at fADC = 30 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Table 69.  Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Table 70.  Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Table 71.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Table 72.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Table 73.  Internal reference voltage calibration values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Table 74.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Table 75.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . . . . . . . . . . . . . . 138
Table 76.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . . . . . . . . . . . . . . 139
Table 77.  Asynchronous multiplexed PSRAM/NOR read timings. . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Table 78.  Asynchronous multiplexed PSRAM/NOR write timings . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Table 79.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Table 80.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Table 81.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . 145
Table 82.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Table 83.  Switching characteristics for PC Card/CF read and write cycles
           in attribute/common space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Table 84.  Switching characteristics for PC Card/CF read and write cycles
           in I/O space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Table 85.  Switching characteristics for NAND Flash read cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Table 86.  Switching characteristics for NAND Flash write cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Table 87.  DCMI characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Table 88.  Dynamic characteristics: SD / MMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Table 89.  RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Table 90.  WLCSP90 - 0.400 mm pitch wafer level chip size package mechanical data . . . . . . . . . 159
Table 91.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package mechanical data . . . . . . . . . 160
Table 92.  LQPF100 14 x 14 mm 100-pin low-profile quad flat package mechanical data. . . . . . . 162
Table 93.  LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package mechanical data . . . . . . . 164
Table 94.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm
           mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Table 95.  LQFP176, 24 x 24 mm, 176-pin low-profile quad flat package mechanical data . . . . . . . 167

6/185           DocID022152 Rev 4
STM32F405xx, STM32F407xx                     List of tables

Table 96.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Table 97.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Table 98.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176

                          DocID022152 Rev 4  7/185
List of figures                     STM32F405xx, STM32F407xx

List of figures

Figure 1.   Compatible board design between STM32F10xx/STM32F4xx for LQFP64 . . . . . . . . . . . . 15
Figure 2.   Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
            for LQFP100 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figure 3.   Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
            for LQFP144 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figure 4.   Compatible board design between STM32F2xx and STM32F4xx
            for LQFP176 and BGA176 packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Figure 5.   STM32F40x block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Figure 6.   Multi-AHB matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Figure 7.   Power supply supervisor interconnection with internal reset OFF . . . . . . . . . . . . . . . . . . . 24
Figure 8.   PDR_ON and NRST control with internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Figure 9.   Regulator OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Figure 10.  Startup in regulator OFF mode: slow VDD slope
            - power-down reset risen after VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . . . 27
Figure 11.  Startup in regulator OFF mode: fast VDD slope
            - power-down reset risen before VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . 28
Figure 12.  STM32F40x LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figure 13.  STM32F40x LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figure 14.  STM32F40x LQFP144 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Figure 15.  STM32F40x LQFP176 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 16.  STM32F40x UFBGA176 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figure 17.  STM32F40x WLCSP90 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Figure 18.  STM32F40x memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 19.  Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Figure 20.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Figure 21.  Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Figure 22.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 23.  External capacitor CEXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 24.  Typical current consumption versus temperature, Run mode, code with data
            processing running from Flash (ART accelerator ON) or RAM, and peripherals OFF . . . . 85
Figure 25.  Typical current consumption versus temperature, Run mode, code with data
            processing running from Flash (ART accelerator ON) or RAM, and peripherals ON . . . . . 85
Figure 26.  Typical current consumption versus temperature, Run mode, code with data
            processing running from Flash (ART accelerator OFF) or RAM, and peripherals OFF . . . 86
Figure 27.  Typical current consumption versus temperature, Run mode, code with data
            processing running from Flash (ART accelerator OFF) or RAM, and peripherals ON . . . . 86
Figure 28.  Typical VBAT current consumption (LSE and RTC ON/backup RAM OFF) . . . . . . . . . . . . 89
Figure 29.  Typical VBAT current consumption (LSE and RTC ON/backup RAM ON) . . . . . . . . . . . . . 90
Figure 30.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Figure 31.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Figure 32.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 33.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Figure 34.  ACCLSI versus temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Figure 35.  PLL output clock waveforms in center spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Figure 36.  PLL output clock waveforms in down spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Figure 37.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Figure 38.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Figure 39.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

8/185            DocID022152 Rev 4
STM32F405xx, STM32F407xx                     List of figures

Figure 40.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Figure 41.  SPI timing diagram - slave mode and CPHA = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Figure 42.  SPI timing diagram - master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Figure 43.  I2S slave timing diagram (Philips protocol) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Figure 44.  I2S master timing diagram (Philips protocol)(1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Figure 45.  USB OTG FS timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . . . . . 124
Figure 46.  ULPI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 47.  Ethernet SMI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Figure 48.  Ethernet RMII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Figure 49.  Ethernet MII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Figure 50.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Figure 51.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Figure 52.  Power supply and reference decoupling (VREF+ not connected to VDDA). . . . . . . . . . . . . 133
Figure 53.  Power supply and reference decoupling (VREF+ connected to VDDA). . . . . . . . . . . . . . . . 133
Figure 54.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Figure 55.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms . . . . . . . . . . . . . . 138
Figure 56.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms . . . . . . . . . . . . . . 139
Figure 57.  Asynchronous multiplexed PSRAM/NOR read waveforms. . . . . . . . . . . . . . . . . . . . . . . . 140
Figure 58.  Asynchronous multiplexed PSRAM/NOR write waveforms . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 59.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Figure 60.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Figure 61.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . 145
Figure 62.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Figure 63.  PC Card/CompactFlash controller waveforms for common memory read access . . . . . . 148
Figure 64.  PC Card/CompactFlash controller waveforms for common memory write access . . . . . . 148
Figure 65.  PC Card/CompactFlash controller waveforms for attribute memory read
            access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 66.  PC Card/CompactFlash controller waveforms for attribute memory write
            access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Figure 67.  PC Card/CompactFlash controller waveforms for I/O space read access . . . . . . . . . . . . 150
Figure 68.  PC Card/CompactFlash controller waveforms for I/O space write access . . . . . . . . . . . . 151
Figure 69.  NAND controller waveforms for read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Figure 70.  NAND controller waveforms for write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Figure 71.  NAND controller waveforms for common memory read access . . . . . . . . . . . . . . . . . . . . 154
Figure 72.  NAND controller waveforms for common memory write access. . . . . . . . . . . . . . . . . . . . 154
Figure 73.  DCMI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Figure 74.  SDIO high-speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Figure 75.  SD default mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Figure 76.  WLCSP90 - 0.400 mm pitch wafer level chip size package outline . . . . . . . . . . . . . . . . . 159
Figure 77.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 160
Figure 78.  LQFP64 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
Figure 79.  LQFP100, 14 x 14 mm 100-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 162
Figure 80.  LQFP100 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
Figure 81.  LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 164
Figure 82.  LQFP144 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Figure 83.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm,
            package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Figure 84.  LQFP176 24 x 24 mm, 176-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 167
Figure 85.  LQFP176 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Figure 86.  USB controller configured as peripheral-only and used
            in Full speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Figure 87.  USB controller configured as host-only and used in full speed mode. . . . . . . . . . . . . . . . 171

                          DocID022152 Rev 4  9/185
List of figures                     STM32F405xx, STM32F407xx

Figure 88.  USB controller configured in dual mode and used in full speed mode . . . . . . . . . . . . . . . 172
Figure 89.  USB controller configured as peripheral, host, or dual-mode
            and used in high speed mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Figure 90.  MII mode using a 25 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Figure 91.  RMII with a 50 MHz oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Figure 92.  RMII with a 25 MHz crystal and PHY with PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

10/185           DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Introduction

1  Introduction

   This datasheet provides the description of the STM32F405xx and STM32F407xx lines of
   microcontrollers. For more details on the whole STMicroelectronics STM32TM family, please
   refer to Section 2.1: Full compatibility throughout the family.

   The STM32F405xx and STM32F407xx datasheet should be read in conjunction with the
   STM32F4xx reference manual.

   The reference and Flash programming manuals are both available from the
   STMicroelectronics website www.st.com.

   For information on the CortexTM-M4 core, please refer to the CortexTM-M4 programming
   manual (PM0214) available from www.st.com.

                          DocID022152 Rev 4  11/185
Description                                  STM32F405xx, STM32F407xx

2            Description

             The STM32F405xx and STM32F407xx family is based on the high-performance ARM
             CortexTM-M4 32-bit RISC core operating at a frequency of up to 168 MHz. The Cortex-M4
             core features a Floating point unit (FPU) single precision which supports all ARM single-
             precision data-processing instructions and data types. It also implements a full set of DSP
             instructions and a memory protection unit (MPU) which enhances application security. The
             Cortex-M4 core with FPU will be referred to as Cortex-M4F throughout this document.

             The STM32F405xx and STM32F407xx family incorporates high-speed embedded
             memories (Flash memory up to 1 Mbyte, up to 192 Kbytes of SRAM), up to 4 Kbytes of
             backup SRAM, and an extensive range of enhanced I/Os and peripherals connected to two
             APB buses, three AHB buses and a 32-bit multi-AHB bus matrix.

             All devices offer three 12-bit ADCs, two DACs, a low-power RTC, twelve general-purpose
             16-bit timers including two PWM timers for motor control, two general-purpose 32-bit timers.
             a true random number generator (RNG). They also feature standard and advanced
             communication interfaces.
             Up to three I2Cs
             Three SPIs, two I2Ss full duplex. To achieve audio class accuracy, the I2S peripherals

                   can be clocked via a dedicated internal audio PLL or via an external clock to allow
                   synchronization.

             Four USARTs plus two UARTs

             An USB OTG full-speed and a USB OTG high-speed with full-speed capability (with the
                   ULPI),

             Two CANs

             An SDIO/MMC interface

             Ethernet and the camera interface available on STM32F407xx devices only.

             New advanced peripherals include an SDIO, an enhanced flexible static memory control
             (FSMC) interface (for devices offered in packages of 100 pins and more), a camera
             interface for CMOS sensors. Refer to Table 2: STM32F405xx and STM32F407xx: features
             and peripheral counts for the list of peripherals available on each part number.

             The STM32F405xx and STM32F407xx family operates in the 40 to +105 C temperature
             range from a 1.8 to 3.6 V power supply. The supply voltage can drop to 1.7 V when the
             device operates in the 0 to 70 C temperature range using an external power supply
             supervisor: refer to Section : Internal reset OFF. A comprehensive set of power-saving
             mode allows the design of low-power applications.

             The STM32F405xx and STM32F407xx family offers devices in various packages ranging
             from 64 pins to 176 pins. The set of included peripherals changes with the device chosen.

             These features make the STM32F405xx and STM32F407xx microcontroller family suitable
             for a wide range of applications:

             Motor drive and application control

             Medical equipment

             Industrial applications: PLC, inverters, circuit breakers

             Printers, and scanners

             Alarm systems, video intercom, and HVAC

             Home audio appliances

12/185                    DocID022152 Rev 4
                             Figure 5 shows the general block diagram of the device family.                                             STM32F405xx, STM32F407xx

                                           Table 2. STM32F405xx and STM32F407xx: features and peripheral counts

                   Peripherals         STM32F405RG STM32F405OG STM32F405VG STM32F405ZG STM32F405OE STM32F407Vx STM32F407Zx STM32F407Ix

                   Flash memory in         1024                                   512        512 1024 512 1024 512 1024
                   Kbytes                               No  192(112+16+64)                                              Yes

                   SRAM in   System                                   4
                   Kbytes    Backup                                           Yes(1)

                   FSMC memory         No                            10
                   controller
                                                                      2
                   Ethernet                                           2
                                                                    Yes
DocID022152 Rev 4            General-                               Yes
                             purpose                                Yes
                                                                    Yes
                   Timers    Advanced
                             -control

                             Basic

                             IWDG

                             WWDG

                             RTC

                   Random number
                   generator

13/185                                                                                                                                  Description
14/185                                            Table 2. STM32F405xx and STM32F407xx: features and peripheral counts                                                                                             Description

                   Peripherals            STM32F405RG STM32F405OG STM32F405VG STM32F405ZG STM32F405OE STM32F407Vx STM32F407Zx STM32F407Ix

                               SPI / I2S                                3/2 (full duplex)(2)
                               I2C                                                3

                               USART/                                            4/2
                               UART

                   Communi     USB                                               Yes
                   cation      OTG FS
                   interfaces

                               USB                                               Yes
                               OTG HS

                               CAN                                               2

                               SDIO                                              Yes

DocID022152 Rev 4  Camera interface                        No                                                           Yes

                   GPIOs                  51      72           82       114                   72  82                    114      140

                   12-bit ADC                                                    3

                   Number of channels     16      13           16       24                    13  16                    24       24

                   12-bit DAC                                                    Yes

                   Number of channels                                            2

                   Maximum CPU                                             168 MHz
                   frequency                                            1.8 to 3.6 V(3)

                   Operating voltage

                   Operating                                   Ambient temperatures: 40 to +85 C /40 to +105 C                                                                                                 STM32F405xx, STM32F407xx
                   temperatures                                          Junction temperature: 40 to + 125 C

                   Package                LQFP64  WLCSP90      LQFP100  LQFP144       WLCSP90     LQFP100               LQFP144  UFBGA176
                                                                                                                                  LQFP176

                   1. For the LQFP100 and WLCSP90 packages, only FSMC Bank1 or Bank2 are available. Bank1 can only support a multiplexed NOR/PSRAM memory using the NE1 Chip
                        Select. Bank2 can only support a 16- or 8-bit NAND Flash memory using the NCE2 Chip Select. The interrupt line cannot be used since Port G is not available in this
                        package.

                   2. The SPI2 and SPI3 interfaces give the flexibility to work in an exclusive way in either the SPI mode or the I2S audio mode.
                   3. VSeDcDt/iVoDnD:AInmteinrnimalurmesveat lOueFFo)f.1.7 V is obtained when the device operates in reduced temperature range, and with the use of an external power supply supervisor (refer to
STM32F405xx, STM32F407xx                                    Description

2.1  Full compatibility throughout the family

     The STM32F405xx and STM32F407xx are part of the STM32F4 family. They are fully pin-
     to-pin, software and feature compatible with the STM32F2xx devices, allowing the user to
     try different memory densities, peripherals, and performances (FPU, higher frequency) for a
     greater degree of freedom during the development cycle.

     The STM32F405xx and STM32F407xx devices maintain a close compatibility with the
     whole STM32F10xxx family. All functional pins are pin-to-pin compatible. The
     STM32F405xx and STM32F407xx, however, are not drop-in replacements for the
     STM32F10xxx devices: the two families do not have the same power scheme, and so their
     power pins are different. Nonetheless, transition from the STM32F10xxx to the STM32F40x
     family remains simple as only a few pins are impacted.

     Figure 4, Figure 3, Figure 2, and Figure 1 give compatible board designs between the
     STM32F40x, STM32F2xxx, and STM32F10xxx families.

     Figure 1. Compatible board design between STM32F10xx/STM32F4xx for LQFP64

                                                       VSS

          48              VSS  33
     49 47                          32
                                                  VSS
     64                        31
          1                                  VSS
                                    17
                               16                 0  resistor or soldering bridge
                                                  present for the STM32F10xx
                                                  configuration, not present in the
                                                  STM32F4xx configuration

                                                                                     ai18489

                          DocID022152 Rev 4                                          15/185
Description                                                                         STM32F405xx, STM32F407xx

             Figure 2. Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
                                                 for LQFP100 package

                                               75              VSS      51
                                         76 73                               50

                                                                        49

                                                                                                     VSS

                                                                                     VSS

                                               99 (VSS)        19 20 26                      0  resistor or soldering bridge
                                         100                                 25              present for the STM32F10xxx
                                                                                             configuration, not present in the
                                                1                                            STM32F4xx configuration

             VDD VSS                                                VSS

             Two 0  resistors connected to:              VDD VSS         VSS for STM32F10xx
                                                                          VDD for STM32F4xx
             - VSS for the STM32F10xx
             - VSS for the STM32F4xx

             - VSS, VDD or NC for the STM32F2xx                                                           ai18488c

             Figure 3. Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
                                                        for LQFP144 package

                                              108              VSS               73
                                                                                         72
                                         109       106
                                                                                 71

                                                                                                          VSS

                                                                                             VSS

                 Signal from                     143 (PDR_ON)       30   31                 0  resistor or soldering bridge
             external power              144                                                present for the STM32F10xx
                                                                                            configuration, not present in the
                        supply                    1                                         STM32F4xx configuration
                  supervisor
                                                                                     37

                                                                                 36

                                VDD VSS                                  VSS

             Two 0  resistors connected to:                    VDD VSS           VSS for STM32F10xx
             - VSS for the STM32F10xx                                            VDD for STM32F4xx

             - VSS, VDD or NC for the STM32F2xx

             - VDD or signal from external power supply supervisor for the STM32F4xx                      ai18487d

16/185                                        DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                           Description

Figure 4. Compatible board design between STM32F2xx and STM32F4xx
                          for LQFP176 and BGA176 packages

                                132            89
                          133                        88

Signal from external             171 (PDR_ON)      45
         power supply     176                  44
            supervisor
                                  1

                                        VDDVSS

                          Two 0  resistors connected to:
                          - VSS, VDD or NC for the STM32F2xx
                          - VDD or signal from external power supply supervisor for the STM32F4xx

                                                                                                   MS19919V3

                          DocID022152 Rev 4                                                        17/185
Description                                                                                                                                                           STM32F405xx, STM32F407xx

2.2          Device overview

                                                                  Figure 5. STM32F40x block diagram

                                                  CCM data RAM 64 KB                                              External memory                                                                                  CLK, NE [3:0], A[23:0],
                                                                                                                 controller (FSMC)                                                                                 D[31:0], OEN, WEN,
                            NJTRST, JTDI,         JTAG & SW       MPU                            AHB3 SRAM, PSRAM, NOR Flash,                                                                                      NBL[3:0], NL, NREG,
                             JTCK/SWCLK                ETM        NVIC                                                                                                                                             NWAIT/IORDY, CD
                       JTDO/SWD, JTDO                                                                     PC Card (ATA), NAND Flash                                                                                NIORD, IOWR, INT[2:3]
                                                                                                                                                                                                                   INTN, NIIS16 as AF
                                TRACECLK          ARM Cortex-M4             D-BUS
                              TRACED[3:0]             168 MHz                I-BUS                                                                                                                               HSYNC, VSYNC
                                                         FPU                S-BUS                                                                                                                                PUIXCLK, D[13:0]
                         MII or RMII as AF        PHY
                                MDIO as AF                                                                                                                                                                      DP
                                                                                                                             AHB bus-matrix 8S7M                                                                DM
                                      DP, DM                                                                                                       ART ACCEL/                                                   ID, VBUS, SOF
     ULPI:CK, D[7:0], DIR, STP, NXT                                                                                                                     CACHE
                                                                                                                                                                                                                  VDD = 1.8 to 3.6 V
                            ID, VBUS, SOF                                                                                                                          FIFO FIFO                                      VSS
                                                                                                                                                                                       PHY                        VCAP1, VCPA2
                                                  Ethernet MAC DMA/                                                          Flash                                                          RNG
                                                                                                                             up to                                                          Camera                VDDA, VSSA
                                                          10/100            FIFO                                             1 MB                                                           interface             NRST
                                                                                                                   SRAM 112 KB
                                                            USB             DMA/                                    SRAM 16 KB                                                              USB                   OSC_IN
                                                          OTG HS            FIFO                                                                                                          OTG FS                  OSC_OUT
                                                                                                                     AHB2 168 MHz
                                                          DMA2         8 Streams                       AHB1 168 MHz                                               VDD                     Power managmt        VBAT = 1.65 to 3.6 V
                                                          DMA1               FIFO
                                                                                                                                                       @VDDA        POR                           Voltage         OSC32_IN
                                                                       8 Streams                                                                        RC HS       reset                        regulator        OSC32_OUT
                                                                             FIFO                                                                       RC L S                                  3.3 to 1.2 V
                                                                                                                                                        P L L1&2       Int                                       RTC_AF1
                                                                                                                                                                                           @VDD                  RTC_AF1
                                                                                                                                     Reset &
             PA[15:0]                                     GPIO PORT A                                                              M AclNockA G T                                            Supply           4 channels, ETR as AF
             PB[15:0]                                     GPIO PORT B                                                                                                                     supervision         4 channels, ETR as AF
             PC[15:0]                                     GPIO PORT C                                                                 control                                                                 4 channels, ETR as AF
             PD[15:0]                                     GPIO PORT D                                                                                                                     POR/PDR             4 channels
             PE[15:0]                                     GPIO PORT E                                                                                                                         BOR             2 channels as AF
             PF[15:0]                                     GPIO PORT F                                                                                                                                         1 channel as AF
             PG[15:0]                                     GPIO PORT G                                                                                                                     PVD                 1 channel as AF
             PH[15:0]                                     GPIO PORT H                                                                                                                                         RX, TX as AF
              PI[11:0]                                    GPIO PORT I                                                                                                                     @VDDA  @VDD         CTS, RTS as AF
                                                                                                                                                                                                              RX, TX as AF
                                                                                                                                                                                          XTAL OSC            CTS, RTS as AF
                                                                                                                                                                                            4- 16MHz          RX, TX as AF
                                                                                                                                                                                                              RX, TX as AF
                                                                                                                                                                            IWDG                              MOSI/SD, MISO/SD_ext, SCK/CK
                                                                                                                                                                                                              NSS/WS, MCK as AF
                                                                                                                   FCLK                                                       PWR                             MOSI/SD, MISO/SD_ext, SCK/CK
                                                                                                                         HCLKx                                              interface                         NSS/WS, MCK as AF
                                                                                                                                PCLKx                                                                         SCL, SDA, SMBA as AF
                                                                                                                                                                                            @VBAT             SCL, SDA, SMBA as AF
                                                                                                                                                                  LS                                          SCL, SDA, SMBA as AF
                                                                                                                                                                                         XTAL 32 kHz          TX, RX
                                                                                                                                                                  LS                                          TX, RX
                                                                                                                                                                                    RTC

                                                                                                                                                                                         AWU
                                                                                                                                                                                  Backup register

                                                                                                                                                                            4 KB BKPSRAM

                                                                                                                                                                                          TIM2         32b

                                                                                                                                                                                          TIM3         16b

                                        140 AF    EXT IT. WKUP                                   DMA2               DMA1                                                                  TIM4         16b

                                          D[7:0]  SDIO / MMC          FIFO                                                                                                                TIM5         32b
                            CMD, CK as AF
                                                                                                 AHB/APB2 AHB/APB1                                                          TIM12                      16b
4 compl. channels (TIM1_CH1[1:4]N,
     4 channels (TIM1_CH1[1:4]ETR,                TIM1 / PWM 16b                                                                                                            TIM13                      16b
                                  BKIN as AF
                                                  TIM8 / PWM 16b                                                                                                            TIM14                      16b
4 compl. channels (TIM1_CH1[1:4]N,
     4 channels (TIM1_CH1[1:4]ETR,                                                                                                                                          USART2               smcard
                                  BKIN as AF                                                                                                                                                         irDA
                          2 channels as AF
                                                          TIM9    16b                                                                  APB142 AMHPzB(1ma3x)0 M Hz           USART3               smcard
                            1 channel as AF                                                                                                                                                          irDA
                                                                                    APB2 84 MHz                                                                           FIFO
                            1 channel as AF               TIM10 16b                                                                                                         UART4

                                 RX, TX, CK,              TIM11   16b                                  WWDG
                           CTS, RTS as AF
                                                                                                                                                                            UART5
                                 RX, TX, CK,
                           CTS, RTS as AF         smcard  USART1                                                                                                            SP2/I2S2
                                                  irDA
                                MOSI, MISO,
                           SCK, NSS as AF         smcard  USART6                                         TIM6           16b                                                 SP3/I2S3
                                                  irDA                                                                  16b
                             VDDREF_ADC                                                                  TIM7
                 8 analog inputs common                   SPI1                                                      ITF                                                     I2C1/SMBUS
                                                                                                       @VDDA
                               to the 3 ADCs      @VDDA
                 8 analog inputs common                                                                 DAC1
                                                  Temperature sensor                                    DAC2                                                                I2C2/SMBUS
                            to the ADC1 & 2
                                                  ADC1                                                                                                                      I2C3/SMBUS
                8 analog inputs for ADC3
                                                  ADC2            IF                                                                                                        bxCAN1

                                                  ADC3                                                                                                                      bxCAN2

                                                                                                       DAC1_OUT    DAC2_OUT                                                                                   MS19920V3
                                                                                                            as AF       as AF

             1. The timers connected to APB2 are clocked from TIMxCLK up to 168 MHz, while the timers connected to
                  APB1 are clocked from TIMxCLK either up to 84 MHz or 168 MHz, depending on TIMPRE bit configuration
                  in the RCC_DCKCFGR register.

             2. The camera interface and ethernet are available only on STM32F407xx devices.

18/185                                                                                           DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Description

2.2.1  ARM CortexTM-M4F core with embedded Flash and SRAM

Note:  The ARM Cortex-M4F processor is the latest generation of ARM processors for embedded
       systems. It was developed to provide a low-cost platform that meets the needs of MCU
2.2.2  implementation, with a reduced pin count and low-power consumption, while delivering
2.2.3  outstanding computational performance and an advanced response to interrupts.

2.2.4  The ARM Cortex-M4F 32-bit RISC processor features exceptional code-efficiency,
       delivering the high-performance expected from an ARM core in the memory size usually
       associated with 8- and 16-bit devices.

       The processor supports a set of DSP instructions which allow efficient signal processing and
       complex algorithm execution.

       Its single precision FPU (floating point unit) speeds up software development by using
       metalanguage development tools, while avoiding saturation.

       The STM32F405xx and STM32F407xx family is compatible with all ARM tools and software.

       Figure 5 shows the general block diagram of the STM32F40x family.

       Cortex-M4F is binary compatible with Cortex-M3.

       Adaptive real-time memory accelerator (ART AcceleratorTM)

       The ART AcceleratorTM is a memory accelerator which is optimized for STM32 industry-
       standard ARM CortexTM-M4F processors. It balances the inherent performance advantage
       of the ARM Cortex-M4F over Flash memory technologies, which normally requires the
       processor to wait for the Flash memory at higher frequencies.

       To release the processor full 210 DMIPS performance at this frequency, the accelerator
       implements an instruction prefetch queue and branch cache, which increases program
       execution speed from the 128-bit Flash memory. Based on CoreMark benchmark, the
       performance achieved thanks to the ART accelerator is equivalent to 0 wait state program
       execution from Flash memory at a CPU frequency up to 168 MHz.

       Memory protection unit

       The memory protection unit (MPU) is used to manage the CPU accesses to memory to
       prevent one task to accidentally corrupt the memory or resources used by any other active
       task. This memory area is organized into up to 8 protected areas that can in turn be divided
       up into 8 subareas. The protection area sizes are between 32 bytes and the whole 4
       gigabytes of addressable memory.

       The MPU is especially helpful for applications where some critical or certified code has to be
       protected against the misbehavior of other tasks. It is usually managed by an RTOS (real-
       time operating system). If a program accesses a memory location that is prohibited by the
       MPU, the RTOS can detect it and take action. In an RTOS environment, the kernel can
       dynamically update the MPU area setting, based on the process to be executed.

       The MPU is optional and can be bypassed for applications that do not need it.

       Embedded Flash memory

       The STM32F40x devices embed a Flash memory of 512 Kbytes or 1 Mbytes available for
       storing programs and data.

                          DocID022152 Rev 4  19/185
Description                     STM32F405xx, STM32F407xx

2.2.5        CRC (cyclic redundancy check) calculation unit
2.2.6
2.2.7        The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
             data word and a fixed generator polynomial.

             Among other applications, CRC-based techniques are used to verify data transmission or
             storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
             verifying the Flash memory integrity. The CRC calculation unit helps compute a software
             signature during runtime, to be compared with a reference signature generated at link-time
             and stored at a given memory location.

             Embedded SRAM

             All STM32F40x products embed:
             Up to 192 Kbytes of system SRAM including 64 Kbytes of CCM (core coupled memory)

                   data RAM
                   RAM memory is accessed (read/write) at CPU clock speed with 0 wait states.
             4 Kbytes of backup SRAM
                   This area is accessible only from the CPU. Its content is protected against possible
                   unwanted write accesses, and is retained in Standby or VBAT mode.

             Multi-AHB bus matrix

             The 32-bit multi-AHB bus matrix interconnects all the masters (CPU, DMAs, Ethernet, USB
             HS) and the slaves (Flash memory, RAM, FSMC, AHB and APB peripherals) and ensures a
             seamless and efficient operation even when several high-speed peripherals work
             simultaneously.

20/185       DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                                                                 Description

                          Figure 6. Multi-AHB matrix

   64-Kbyte      ARM        GP  GP      MAC USB OTG
CCM data RAM  Cortex-M4   DMA1
                                DMA2 Ethernet HS

              I-bus
                        D-bus
                                 S-bus
                                         DMA_PI
                                                  DMA_MEM1
                                                           DMA_MEM2
                                                                    DMA_P2
                                                                               ETHERNET_M
                                                                                        USB_HS_M
                                                                                                                     ACCEL
              S0 S1 S2    S3 S4 S5 S6 S7
                                                                         M0 ICODE
                                                                                                                             Flash
                                                                         M1 DCODE                                           memory

                                                      M2                                                                      SRAM1
                                                                                                                            112 Kbyte

                                                      M3                                                                    SRAM2

                                                                                                                            16 Kbyte

                                                      M4                                                                    AHB1           APB1
                                                                                                                                           APB2
                                                                                                                            peripherals
                                                                                                                                           ai18490c
                                                      M5                                                                    AHB2
                                                                                                                            peripherals

                                                      M6                                                                    FSMC

                                                                                                                            Static MemCtl

                          Bus matrix-S

2.2.8  DMA controller (DMA)

       The devices feature two general-purpose dual-port DMAs (DMA1 and DMA2) with 8
       streams each. They are able to manage memory-to-memory, peripheral-to-memory and
       memory-to-peripheral transfers. They feature dedicated FIFOs for APB/AHB peripherals,
       support burst transfer and are designed to provide the maximum peripheral bandwidth
       (AHB/APB).

       The two DMA controllers support circular buffer management, so that no specific code is
       needed when the controller reaches the end of the buffer. The two DMA controllers also
       have a double buffering feature, which automates the use and switching of two memory
       buffers without requiring any special code.

       Each stream is connected to dedicated hardware DMA requests, with support for software
       trigger on each stream. Configuration is made by software and transfer sizes between
       source and destination are independent.

       The DMA can be used with the main peripherals:
       SPI and I2S
       I2C
       USART
       General-purpose, basic and advanced-control timers TIMx
       DAC
       SDIO
       Camera interface (DCMI)
       ADC.

                                DocID022152 Rev 4                                                                                          21/185
Description                     STM32F405xx, STM32F407xx

2.2.9        Flexible static memory controller (FSMC)
2.2.10
2.2.11       The FSMC is embedded in the STM32F405xx and STM32F407xx family. It has four Chip
2.2.12       Select outputs supporting the following modes: PCCard/Compact Flash, SRAM, PSRAM,
             NOR Flash and NAND Flash.

             Functionality overview:
             Write FIFO
             Maximum FSMC_CLK frequency for synchronous accesses is 60 MHz.

             LCD parallel interface

             The FSMC can be configured to interface seamlessly with most graphic LCD controllers. It
             supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to
             specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost-
             effective graphic applications using LCD modules with embedded controllers or high
             performance solutions using external controllers with dedicated acceleration.

             Nested vectored interrupt controller (NVIC)

             The STM32F405xx and STM32F407xx embed a nested vectored interrupt controller able to
             manage 16 priority levels, and handle up to 82 maskable interrupt channels plus the 16
             interrupt lines of the CortexTM-M4F.
             Closely coupled NVIC gives low-latency interrupt processing
             Interrupt entry vector table address passed directly to the core
             Allows early processing of interrupts
             Processing of late arriving, higher-priority interrupts
             Support tail chaining
             Processor state automatically saved
             Interrupt entry restored on interrupt exit with no instruction overhead

             This hardware block provides flexible interrupt management features with minimum interrupt
             latency.

             External interrupt/event controller (EXTI)

             The external interrupt/event controller consists of 23 edge-detector lines used to generate
             interrupt/event requests. Each line can be independently configured to select the trigger
             event (rising edge, falling edge, both) and can be masked independently. A pending register
             maintains the status of the interrupt requests. The EXTI can detect an external line with a
             pulse width shorter than the Internal APB2 clock period. Up to 140 GPIOs can be connected
             to the 16 external interrupt lines.

             Clocks and startup

             On reset the 16 MHz internal RC oscillator is selected as the default CPU clock. The
             16 MHz internal RC oscillator is factory-trimmed to offer 1% accuracy over the full
             temperature range. The application can then select as system clock either the RC oscillator
             or an external 4-26 MHz clock source. This clock can be monitored for failure. If a failure is
             detected, the system automatically switches back to the internal RC oscillator and a
             software interrupt is generated (if enabled). This clock source is input to a PLL thus allowing
             to increase the frequency up to 168 MHz. Similarly, full interrupt management of the PLL

22/185       DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Description

2.2.13  clock entry is available when necessary (for example if an indirectly used external oscillator
        fails).
2.2.14
        Several prescalers allow the configuration of the three AHB buses, the high-speed APB
Note:   (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the three AHB
        buses is 168 MHz while the maximum frequency of the high-speed APB domains is
2.2.15  84 MHz. The maximum allowed frequency of the low-speed APB domain is 42 MHz.

        The devices embed a dedicated PLL (PLLI2S) which allows to achieve audio class
        performance. In this case, the I2S master clock can generate all standard sampling
        frequencies from 8 kHz to 192 kHz.

        Boot modes

        At startup, boot pins are used to select one out of three boot options:
         Boot from user Flash
         Boot from system memory
         Boot from embedded SRAM

        The boot loader is located in system memory. It is used to reprogram the Flash memory by
        using USART1 (PA9/PA10), USART3 (PC10/PC11 or PB10/PB11), CAN2 (PB5/PB13), USB
        OTG FS in Device mode (PA11/PA12) through DFU (device firmware upgrade).

        Power supply schemes

         VDD = 1.8 to 3.6 V: external power supply for I/Os and the internal regulator (when
              enabled), provided externally through VDD pins.

         VSSA, VDDA = 1.8 to 3.6 V: external analog power supplies for ADC, DAC, Reset
              blocks, RCs and PLL. VDDA and VSSA must be connected to VDD and VSS, respectively.

         VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and
              backup registers (through power switch) when VDD is not present.

        Refer to Figure 21: Power supply scheme for more details.

        VDD/VDDA minimum value of 1.7 V is obtained when the device operates in reduced
        temperature range, and with the use of an external power supply supervisor (refer to
        Section : Internal reset OFF).
        Refer to Table 2 in order to identify the packages supporting this option.

        Power supply supervisor

        Internal reset ON

        On packages embedding the PDR_ON pin, the power supply supervisor is enabled by
        holding PDR_ON high. On all other packages, the power supply supervisor is always
        enabled.

        The device has an integrated power-on reset (POR) / power-down reset (PDR) circuitry
        coupled with a Brownout reset (BOR) circuitry. At power-on, POR/PDR is always active and
        ensures proper operation starting from 1.8 V. After the 1.8 V POR threshold level is
        reached, the option byte loading process starts, either to confirm or modify default BOR
        threshold levels, or to disable BOR permanently. Three BOR thresholds are available
        through option bytes. The device remains in reset mode when VDD is below a specified
        threshold, VPOR/PDR or VBOR, without the need for an external reset circuit.

                          DocID022152 Rev 4  23/185
Description                     STM32F405xx, STM32F407xx

             The device also features an embedded programmable voltage detector (PVD) that monitors
             the VDD/VDDA power supply and compares it to the VPVD threshold. An interrupt can be
             generated when VDD/VDDA drops below the VPVD threshold and/or when VDD/VDDA is
             higher than the VPVD threshold. The interrupt service routine can then generate a warning
             message and/or put the MCU into a safe state. The PVD is enabled by software.

             Internal reset OFF

             This feature is available only on packages featuring the PDR_ON pin. The internal power-on
             reset (POR) / power-down reset (PDR) circuitry is disabled with the PDR_ON pin.
             An external power supply supervisor should monitor VDD and should maintain the device in
             reset mode as long as VDD is below a specified threshold. PDR_ON should be connected to
             this external power supply supervisor. Refer to Figure 7: Power supply supervisor
             interconnection with internal reset OFF.

                    Figure 7. Power supply supervisor interconnection with internal reset OFF

                                           VDD

                                                                      External VDD power supply supervisor
                                                                                    Ext. reset controller active when
                                                                                          VDD < 1.7 V or 1.8 V (1)

             PDR_ON             Application reset
                         NRST   signal (optional)

             VDD

                                                                                                  MS31383V3

             1. PDR = 1.7 V for reduce temperature range; PDR = 1.8 V for all temperature range.

             The VDD specified threshold, below which the device must be maintained under reset, is
             1.8 V (see Figure 7). This supply voltage can drop to 1.7 V when the device operates in the
             0 to 70 C temperature range.

             A comprehensive set of power-saving mode allows to design low-power applications.

             When the internal reset is OFF, the following integrated features are no more supported:
             The integrated power-on reset (POR) / power-down reset (PDR) circuitry is disabled
             The brownout reset (BOR) circuitry is disabled
             The embedded programmable voltage detector (PVD) is disabled
             VBAT functionality is no more available and VBAT pin should be connected to VDD

             All packages, except for the LQFP64 and LQFP100, allow to disable the internal reset
             through the PDR_ON signal.

24/185       DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                               Description

        Figure 8. PDR_ON and NRST control with internal reset OFF

                                                                                                 V DD

        PDR = 1.7 V or 1.8 V (1)

                                                                                                                    time

                                                    Reset by other source than
                                                      power supply supervisor

                                                 NRST

                                  PDR_ON                                                     PDR_ON

                                                                                                         time

                                                                                                       MS19009V6

        1. PDR = 1.7 V for reduce temperature range; PDR = 1.8 V for all temperature range.

2.2.16  Voltage regulator

        The regulator has four operating modes:
         Regulator ON

               Main regulator mode (MR)
               Low power regulator (LPR)
               Power-down
         Regulator OFF

        Regulator ON

        On packages embedding the BYPASS_REG pin, the regulator is enabled by holding
        BYPASS_REG low. On all other packages, the regulator is always enabled.

        There are three power modes configured by software when regulator is ON:
         MR is used in the nominal regulation mode (With different voltage scaling in Run)

              In Main regulator mode (MR mode), different voltage scaling are provided to reach the
              best compromise between maximum frequency and dynamic power consumption.
              Refer to Table 14: General operating conditions.
         LPR is used in the Stop modes
              The LP regulator mode is configured by software when entering Stop mode.
         Power-down is used in Standby mode.
              The Power-down mode is activated only when entering in Standby mode. The regulator
              output is in high impedance and the kernel circuitry is powered down, inducing zero
              consumption. The contents of the registers and SRAM are lost)

                                  DocID022152 Rev 4                                                    25/185
Description                                STM32F405xx, STM32F407xx

             Two external ceramic capacitors should be connected on VCAP_1 & VCAP_2 pin. Refer to
             Figure 21: Power supply scheme and Figure 16: VCAP_1/VCAP_2 operating conditions.

             All packages have regulator ON feature.

             Regulator OFF

             This feature is available only on packages featuring the BYPASS_REG pin. The regulator is
             disabled by holding BYPASS_REG high. The regulator OFF mode allows to supply
             externally a V12 voltage source through VCAP_1 and VCAP_2 pins.
             Since the internal voltage scaling is not manage internally, the external voltage value must
             be aligned with the targetted maximum frequency. Refer to Table 14: General operating
             conditions.

             The two 2.2 F ceramic capacitors should be replaced by two 100 nF decoupling
             capacitors.

             Refer to Figure 21: Power supply scheme

             When the regulator is OFF, there is no more internal monitoring on V12. An external power
             supply supervisor should be used to monitor the V12 of the logic power domain. PA0 pin
             should be used for this purpose, and act as power-on reset on V12 power domain.
             In regulator OFF mode the following features are no more supported:
             PA0 cannot be used as a GPIO pin since it allows to reset a part of the V12 logic power

                   domain which is not reset by the NRST pin.
             As long as PA0 is kept low, the debug mode cannot be used under power-on reset. As

                   a consequence, PA0 and NRST pins must be managed separately if the debug
                   connection under reset or pre-reset is required.

                  Figure 9. Regulator OFF

             V12  External VCAP_1/2 power
                     supply supervisor
                                           Application reset

                  Ext. reset controller active signal (optional)

                  when VCAP_1/2 < Min V12

                  VDD     PA0              NRST
                   V12  VDD

                        BYPASS_REG

                        VCAP_1
                        VCAP_2

                                                                  ai18498V4

26/185            DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                      Description

Note:  The following conditions must be respected:
       VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection

             between power domains.
       If the time for VCAP_1 and VCAP_2 to reach V12 minimum value is faster than the time for

             VDD to reach 1.8 V, then PA0 should be kept low to cover both conditions: until VCAP_1
             and VCAP_2 reach V12 minimum value and until VDD reaches 1.8 V (see Figure 10).
       Otherwise, if the time for VCAP_1 and VCAP_2 to reach V12 minimum value is slower
             than the time for VDD to reach 1.8 V, then PA0 could be asserted low externally (see
             Figure 11).
       If VCAP_1 and VCAP_2 go below V12 minimum value and VDD is higher than 1.8 V, then
             a reset must be asserted on PA0 pin.
       The minimum value of V12 depends on the maximum frequency targeted in the application
       (see Table 14: General operating conditions).

                          Figure 10. Startup in regulator OFF mode: slow VDD slope
                          - power-down reset risen after VCAP_1/VCAP_2 stabilization

       PDR = 1.7 V or 1.8 V (2)                                                 VDD
                                                          VCAP_1/VCAP_2
                                  V12
                            Min V12

                                                                                              time

                                                          NRST

                                                                                              time  ai18491e

       1. This figure is valid both whatever the internal reset mode (onON or OFFoff).
       2. PDR = 1.7 V for reduced temperature range; PDR = 1.8 V for all temperature ranges.

                                       DocID022152 Rev 4                                            27/185
Description                                                          STM32F405xx, STM32F407xx

               Figure 11. Startup in regulator OFF mode: fast VDD slope
             - power-down reset risen before VCAP_1/VCAP_2 stabilization

                                                                                                    VDD

             PDR = 1.7 V or 1.8 V (2)                                       VCAP_1/VCAP_2

                                        V12                                                 NRST
                                  Min V12                            PA0 asserted externally

                                                                                                         time

                                                                                                         time ai18492d

2.2.17       1. This figure is valid both whatever the internal reset mode (onON or offOFF).
2.2.18       2. PDR = 1.7 V for a reduced temperature range; PDR = 1.8 V for all temperature ranges.

             Regulator ON/OFF and internal reset ON/OFF availability

             Table 3. Regulator ON/OFF and internal reset ON/OFF availability

                                             Regulator ON  Regulator OFF Internal reset ON            Internal reset
                                                                                                            OFF

               LQFP64                        Yes           No               Yes                                No
              LQFP100
              LQFP144                        Yes           Yes              Yes                                Yes
              LQFP176                                                PDR_ON set to                         PDR_ON
                       BYPASS_REG set BYPASS_REG set                                                   connected to an
             WLCSP90                                                        VDD                        external power
             UFBGA176                                                                                 supply supervisor
                                             to VSS        to VDD

             Real-time clock (RTC), backup SRAM and backup registers

             The backup domain of the STM32F405xx and STM32F407xx includes:
             The real-time clock (RTC)
             4 Kbytes of backup SRAM
             20 backup registers

             The real-time clock (RTC) is an independent BCD timer/counter. Dedicated registers contain
             the second, minute, hour (in 12/24 hour), week day, date, month, year, in BCD (binary-
             coded decimal) format. Correction for 28, 29 (leap year), 30, and 31 day of the month are
             performed automatically. The RTC provides a programmable alarm and programmable
             periodic interrupts with wakeup from Stop and Standby modes. The sub-seconds value is
             also available in binary format.

             It is clocked by a 32.768 kHz external crystal, resonator or oscillator, the internal low-power
             RC oscillator or the high-speed external clock divided by 128. The internal low-speed RC

28/185                                            DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Description

2.2.19  has a typical frequency of 32 kHz. The RTC can be calibrated using an external 512 Hz
        output to compensate for any natural quartz deviation.

        Two alarm registers are used to generate an alarm at a specific time and calendar fields can
        be independently masked for alarm comparison. To generate a periodic interrupt, a 16-bit
        programmable binary auto-reload downcounter with programmable resolution is available
        and allows automatic wakeup and periodic alarms from every 120 s to every 36 hours.

        A 20-bit prescaler is used for the time base clock. It is by default configured to generate a
        time base of 1 second from a clock at 32.768 kHz.

        The 4-Kbyte backup SRAM is an EEPROM-like memory area. It can be used to store data
        which need to be retained in VBAT and standby mode. This memory area is disabled by
        default to minimize power consumption (see Section 2.2.19: Low-power modes). It can be
        enabled by software.

        The backup registers are 32-bit registers used to store 80 bytes of user application data
        when VDD power is not present. Backup registers are not reset by a system, a power reset,
        or when the device wakes up from the Standby mode (see Section 2.2.19: Low-power
        modes).

        Additional 32-bit registers contain the programmable alarm subseconds, seconds, minutes,
        hours, day, and date.

        Like backup SRAM, the RTC and backup registers are supplied through a switch that is
        powered either from the VDD supply when present or from the VBAT pin.

        Low-power modes

        The STM32F405xx and STM32F407xx support three low-power modes to achieve the best
        compromise between low power consumption, short startup time and available wakeup
        sources:

         Sleep mode
              In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
              wake up the CPU when an interrupt/event occurs.

         Stop mode
              The Stop mode achieves the lowest power consumption while retaining the contents of
              SRAM and registers. All clocks in the V12 domain are stopped, the PLL, the HSI RC
              and the HSE crystal oscillators are disabled. The voltage regulator can also be put
              either in normal or in low-power mode.

              The device can be woken up from the Stop mode by any of the EXTI line (the EXTI line
              source can be one of the 16 external lines, the PVD output, the RTC alarm / wakeup /
              tamper / time stamp events, the USB OTG FS/HS wakeup or the Ethernet wakeup).

         Standby mode
              The Standby mode is used to achieve the lowest power consumption. The internal
              voltage regulator is switched off so that the entire V12 domain is powered off. The PLL,
              the HSI RC and the HSE crystal oscillators are also switched off. After entering

                          DocID022152 Rev 4  29/185
Description                                                           STM32F405xx, STM32F407xx

                Standby mode, the SRAM and register contents are lost except for registers in the
                backup domain and the backup SRAM when selected.

                The device exits the Standby mode when an external reset (NRST pin), an IWDG reset,
                a rising edge on the WKUP pin, or an RTC alarm / wakeup / tamper /time stamp event
                occurs.

                The standby mode is not supported when the embedded voltage regulator is bypassed
                and the V12 domain is controlled by an external power.

2.2.20       VBAT operation

Note:        The VBAT pin allows to power the device VBAT domain from an external battery, an external
             supercapacitor, or from VDD when no external battery and an external supercapacitor are
             present.

             VBAT operation is activated when VDD is not present.
             The VBAT pin supplies the RTC, the backup registers and the backup SRAM.
             When the microcontroller is supplied from VBAT, external interrupts and RTC alarm/events
             do not exit it from VBAT operation.
             When PDR_ON pin is not connected to VDD (internal reset OFF), the VBAT functionality is no
             more available and VBAT pin should be connected to VDD.

2.2.21       Timers and watchdogs

             The STM32F405xx and STM32F407xx devices include two advanced-control timers, eight
             general-purpose timers, two basic timers and two watchdog timers.
             All timer counters can be frozen in debug mode.
             Table 4 compares the features of the advanced-control, general-purpose and basic timers.

                           Table 4. Timer feature comparison

Timer   Timer   Counter    Counter  Prescaler       DMA     Capture/  Complementar     Max      Max
type            resolutio    type     factor      request   compare       y output  interface  timer
                                                 generatio  channels                           clock
                     n                                                                clock    (MHz)
                                                      n                               (MHz)

Advanced TIM1,  16-bit       Up,    Any integer  Yes        4         Yes           84         168
-control TIM8             Down,    between 1
                           Up/dow   and 65536

                               n

30/185                              DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                            Description

                        Table 4. Timer feature comparison (continued)

Timer    Timer  Counter    Counter  Prescaler       DMA     Capture/  Complementar     Max      Max
type            resolutio    type     factor      request   compare       y output  interface  timer
                                                 generatio  channels                           clock
                     n                                                                clock    (MHz)
                                                      n                               (MHz)

         TIM2,  32-bit       Up,    Any integer  Yes        4          No           42         84
         TIM5              Down,    between 1
                           Up/dow   and 65536

                               n

         TIM3,  16-bit       Up,    Any integer  Yes        4          No           42         84
         TIM4              Down,    between 1
                           Up/dow   and 65536

                               n

                                    Any integer

General TIM9 16-bit        Up between 1          No         2          No           84         168

purpose                             and 65536

         TIM10                      Any integer

         ,      16-bit     Up between 1          No         1          No           84         168

         TIM11                      and 65536

                                    Any integer

         TIM12 16-bit      Up between 1          No         2          No           42         84

                                    and 65536

         TIM13                      Any integer

         ,      16-bit     Up between 1          No         1          No           42         84

         TIM14                      and 65536

         TIM6,                      Any integer
         TIM7
Basic           16-bit     Up between 1          Yes        0          No           42         84

                                    and 65536

         Advanced-control timers (TIM1, TIM8)

         The advanced-control timers (TIM1, TIM8) can be seen as three-phase PWM generators
         multiplexed on 6 channels. They have complementary PWM outputs with programmable
         inserted dead times. They can also be considered as complete general-purpose timers.
         Their 4 independent channels can be used for:
          Input capture
          Output compare
          PWM generation (edge- or center-aligned modes)
          One-pulse mode output

         If configured as standard 16-bit timers, they have the same features as the general-purpose
         TIMx timers. If configured as 16-bit PWM generators, they have full modulation capability (0-
         100%).

         The advanced-control timer can work together with the TIMx timers via the Timer Link
         feature for synchronization or event chaining.

         TIM1 and TIM8 support independent DMA request generation.

                                    DocID022152 Rev 4                                          31/185
Description                     STM32F405xx, STM32F407xx

             General-purpose timers (TIMx)

             There are ten synchronizable general-purpose timers embedded in the STM32F40x devices
             (see Table 4 for differences).
             TIM2, TIM3, TIM4, TIM5

                   The STM32F40x include 4 full-featured general-purpose timers: TIM2, TIM5, TIM3,
                   and TIM4.The TIM2 and TIM5 timers are based on a 32-bit auto-reload
                   up/downcounter and a 16-bit prescaler. The TIM3 and TIM4 timers are based on a 16-
                   bit auto-reload up/downcounter and a 16-bit prescaler. They all feature 4 independent
                   channels for input capture/output compare, PWM or one-pulse mode output. This gives
                   up to 16 input capture/output compare/PWMs on the largest packages.
                   The TIM2, TIM3, TIM4, TIM5 general-purpose timers can work together, or with the
                   other general-purpose timers and the advanced-control timers TIM1 and TIM8 via the
                   Timer Link feature for synchronization or event chaining.
                   Any of these general-purpose timers can be used to generate PWM outputs.
                   TIM2, TIM3, TIM4, TIM5 all have independent DMA request generation. They are
                   capable of handling quadrature (incremental) encoder signals and the digital outputs
                   from 1 to 4 hall-effect sensors.
             TIM9, TIM10, TIM11, TIM12, TIM13, and TIM14
                   These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
                   TIM10, TIM11, TIM13, and TIM14 feature one independent channel, whereas TIM9
                   and TIM12 have two independent channels for input capture/output compare, PWM or
                   one-pulse mode output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5
                   full-featured general-purpose timers. They can also be used as simple time bases.

             Basic timers TIM6 and TIM7

             These timers are mainly used for DAC trigger and waveform generation. They can also be
             used as a generic 16-bit time base.

             TIM6 and TIM7 support independent DMA request generation.

             Independent watchdog

             The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is
             clocked from an independent 32 kHz internal RC and as it operates independently from the
             main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
             to reset the device when a problem occurs, or as a free-running timer for application timeout
             management. It is hardware- or software-configurable through the option bytes.

             Window watchdog

             The window watchdog is based on a 7-bit downcounter that can be set as free-running. It
             can be used as a watchdog to reset the device when a problem occurs. It is clocked from
             the main clock. It has an early warning interrupt capability and the counter can be frozen in
             debug mode.

32/185       DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Description

2.2.22  SysTick timer
2.2.23
        This timer is dedicated to real-time operating systems, but could also be used as a standard
        downcounter. It features:
         A 24-bit downcounter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0
         Programmable clock source.

        Inter-integrated circuit interface (IC)

        Up to three IC bus interfaces can operate in multimaster and slave modes. They can
        support the Standard-mode (up to 100 kHz) and Fast-mode (up to 400 kHz) . They support
        the 7/10-bit addressing mode and the 7-bit dual addressing mode (as slave). A hardware
        CRC generation/verification is embedded.

        They can be served by DMA and they support SMBus 2.0/PMBus.

        Universal synchronous/asynchronous receiver transmitters (USART)

        The STM32F405xx and STM32F407xx embed four universal synchronous/asynchronous
        receiver transmitters (USART1, USART2, USART3 and USART6) and two universal
        asynchronous receiver transmitters (UART4 and UART5).

        These six interfaces provide asynchronous communication, IrDA SIR ENDEC support,
        multiprocessor communication mode, single-wire half-duplex communication mode and
        have LIN Master/Slave capability. The USART1 and USART6 interfaces are able to
        communicate at speeds of up to 10.5 Mbit/s. The other available interfaces communicate at
        up to 5.25 Mbit/s.

        USART1, USART2, USART3 and USART6 also provide hardware management of the CTS
        and RTS signals, Smart Card mode (ISO 7816 compliant) and SPI-like communication
        capability. All interfaces can be served by the DMA controller.

                          DocID022152 Rev 4  33/185
Description                                                       STM32F405xx, STM32F407xx

                             Table 5. USART feature comparison

                  Modem                                   Max. baud rate Max. baud rate
                   (RTS/
USART   Standard   CTS)   LIN    SPI   irDA  Smartcard in Mbit/s  in Mbit/s                 APB
name   features               master                                                    mapping
                                             (ISO 7816) (oversampling (oversampling

                                                          by 16)  by 8)

                                                                                         APB2

USART1       X    X       X    X       X     X            5.25    10.5                   (max.

                                                                                         84 MHz)

                                                                                         APB1

USART2       X    X       X    X       X     X            2.62    5.25                   (max.

                                                                                         42 MHz)

                                                                                         APB1

USART3       X    X       X    X       X     X            2.62    5.25                   (max.

                                                                                         42 MHz)

                                                                                         APB1

UART4        X    -       X    -       X     -            2.62    5.25                   (max.

                                                                                         42 MHz)

                                                                                         APB1

UART5        X    -       X    -       X     -            2.62    5.25                   (max.

                                                                                         42 MHz)

                                                                                         APB2

USART6       X    X       X    X       X     X            5.25    10.5                   (max.

                                                                                         84 MHz)

2.2.24       Serial peripheral interface (SPI)
2.2.25
2.2.26       The STM32F40x feature up to three SPIs in slave and master modes in full-duplex and
             simplex communication modes. SPI1 can communicate at up to 42 Mbits/s, SPI2 and SPI3
             can communicate at up to 21 Mbit/s. The 3-bit prescaler gives 8 master mode frequencies
             and the frame is configurable to 8 bits or 16 bits. The hardware CRC generation/verification
             supports basic SD Card/MMC modes. All SPIs can be served by the DMA controller.

             The SPI interface can be configured to operate in TI mode for communications in master
             mode and slave mode.

             Inter-integrated sound (I2S)

             Two standard I2S interfaces (multiplexed with SPI2 and SPI3) are available. They can be
             operated in master or slave mode, in full duplex and half-duplex communication modes, and
             can be configured to operate with a 16-/32-bit resolution as an input or output channel.
             Audio sampling frequencies from 8 kHz up to 192 kHz are supported. When either or both of
             the I2S interfaces is/are configured in master mode, the master clock can be output to the
             external DAC/CODEC at 256 times the sampling frequency.
             All I2Sx can be served by the DMA controller.

             Audio PLL (PLLI2S)

             The devices feature an additional dedicated PLL for audio I2S application. It allows to
             achieve error-free I2S sampling clock accuracy without compromising on the CPU
             performance, while using USB peripherals.

34/185                                 DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Description

2.2.27  The PLLI2S configuration can be modified to manage an I2S sample rate change without
2.2.28  disabling the main PLL (PLL) used for CPU, USB and Ethernet interfaces.

        The audio PLL can be programmed with very low error to obtain sampling rates ranging
        from 8 KHz to 192 KHz.

        In addition to the audio PLL, a master clock input pin can be used to synchronize the I2S
        flow with an external PLL (or Codec output).

        Secure digital input/output interface (SDIO)

        An SD/SDIO/MMC host interface is available, that supports MultiMediaCard System
        Specification Version 4.2 in three different databus modes: 1-bit (default), 4-bit and 8-bit.

        The interface allows data transfer at up to 48 MHz, and is compliant with the SD Memory
        Card Specification Version 2.0.

        The SDIO Card Specification Version 2.0 is also supported with two different databus
        modes: 1-bit (default) and 4-bit.

        The current version supports only one SD/SDIO/MMC4.2 card at any one time and a stack
        of MMC4.1 or previous.

        In addition to SD/SDIO/MMC, this interface is fully compliant with the CE-ATA digital
        protocol Rev1.1.

        Ethernet MAC interface with dedicated DMA and IEEE 1588 support

        Peripheral available only on the STM32F407xx devices.

        The STM32F407xx devices provide an IEEE-802.3-2002-compliant media access controller
        (MAC) for ethernet LAN communications through an industry-standard medium-
        independent interface (MII) or a reduced medium-independent interface (RMII). The
        STM32F407xx requires an external physical interface device (PHY) to connect to the
        physical LAN bus (twisted-pair, fiber, etc.). the PHY is connected to the STM32F407xx MII
        port using 17 signals for MII or 9 signals for RMII, and can be clocked using the 25 MHz
        (MII) from the STM32F407xx.

        The STM32F407xx includes the following features:
         Supports 10 and 100 Mbit/s rates
         Dedicated DMA controller allowing high-speed transfers between the dedicated SRAM

              and the descriptors (see the STM32F40x reference manual for details)
         Tagged MAC frame support (VLAN support)
         Half-duplex (CSMA/CD) and full-duplex operation
         MAC control sublayer (control frames) support
         32-bit CRC generation and removal
         Several address filtering modes for physical and multicast address (multicast and

              group addresses)
         32-bit status code for each transmitted or received frame
         Internal FIFOs to buffer transmit and receive frames. The transmit FIFO and the

              receive FIFO are both 2 Kbytes.
         Supports hardware PTP (precision time protocol) in accordance with IEEE 1588 2008

              (PTP V2) with the time stamp comparator connected to the TIM2 input
         Triggers interrupt when system time becomes greater than target time

                          DocID022152 Rev 4  35/185
Description                     STM32F405xx, STM32F407xx

2.2.29       Controller area network (bxCAN)
2.2.30
             The two CANs are compliant with the 2.0A and B (active) specifications with a bitrate up to 1
2.2.31       Mbit/s. They can receive and transmit standard frames with 11-bit identifiers as well as
             extended frames with 29-bit identifiers. Each CAN has three transmit mailboxes, two receive
             FIFOS with 3 stages and 28 shared scalable filter banks (all of them can be used even if one
             CAN is used). 256 bytes of SRAM are allocated for each CAN.

             Universal serial bus on-the-go full-speed (OTG_FS)

             The STM32F405xx and STM32F407xx embed an USB OTG full-speed device/host/OTG
             peripheral with integrated transceivers. The USB OTG FS peripheral is compliant with the
             USB 2.0 specification and with the OTG 1.0 specification. It has software-configurable
             endpoint setting and supports suspend/resume. The USB OTG full-speed controller
             requires a dedicated 48 MHz clock that is generated by a PLL connected to the HSE
             oscillator. The major features are:
             Combined Rx and Tx FIFO size of 320 35 bits with dynamic FIFO sizing
             Supports the session request protocol (SRP) and host negotiation protocol (HNP)
             4 bidirectional endpoints
             8 host channels with periodic OUT support
             HNP/SNP/IP inside (no need for any external resistor)
             For OTG/Host modes, a power switch is needed in case bus-powered devices are

                   connected

             Universal serial bus on-the-go high-speed (OTG_HS)

             The STM32F405xx and STM32F407xx devices embed a USB OTG high-speed (up to
             480 Mb/s) device/host/OTG peripheral. The USB OTG HS supports both full-speed and
             high-speed operations. It integrates the transceivers for full-speed operation (12 MB/s) and
             features a UTMI low-pin interface (ULPI) for high-speed operation (480 MB/s). When using
             the USB OTG HS in HS mode, an external PHY device connected to the ULPI is required.

             The USB OTG HS peripheral is compliant with the USB 2.0 specification and with the OTG
             1.0 specification. It has software-configurable endpoint setting and supports
             suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock
             that is generated by a PLL connected to the HSE oscillator.

             The major features are:
             Combined Rx and Tx FIFO size of 1 Kbit 35 with dynamic FIFO sizing
             Supports the session request protocol (SRP) and host negotiation protocol (HNP)
             6 bidirectional endpoints
             12 host channels with periodic OUT support
             Internal FS OTG PHY support
             External HS or HS OTG operation supporting ULPI in SDR mode. The OTG PHY is

                   connected to the microcontroller ULPI port through 12 signals. It can be clocked using
                   the 60 MHz output.
             Internal USB DMA
             HNP/SNP/IP inside (no need for any external resistor)
             for OTG/Host modes, a power switch is needed in case bus-powered devices are
                   connected

36/185       DocID022152 Rev 4
STM32F405xx, STM32F407xx                     Description

2.2.32  Digital camera interface (DCMI)

2.2.33  The camera interface is not available in STM32F405xx devices.
2.2.34
2.2.35  STM32F407xx products embed a camera interface that can connect with camera modules
        and CMOS sensors through an 8-bit to 14-bit parallel interface, to receive video data. The
2.2.36  camera interface can sustain a data transfer rate up to 54 Mbyte/s at 54 MHz. It features:
         Programmable polarity for the input pixel clock and synchronization signals
         Parallel data communication can be 8-, 10-, 12- or 14-bit
         Supports 8-bit progressive video monochrome or raw bayer format, YCbCr 4:2:2

              progressive video, RGB 565 progressive video or compressed data (like JPEG)
         Supports continuous mode or snapshot (a single frame) mode
         Capability to automatically crop the image

        Random number generator (RNG)

        All STM32F405xx and STM32F407xx products embed an RNG that delivers 32-bit random
        numbers generated by an integrated analog circuit.

        General-purpose input/outputs (GPIOs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain,
        with or without pull-up or pull-down), as input (floating, with or without pull-up or pull-down)
        or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog
        alternate functions. All GPIOs are high-current-capable and have speed selection to better
        manage internal noise, power consumption and electromagnetic emission.

        The I/O configuration can be locked if needed by following a specific sequence in order to
        avoid spurious writing to the I/Os registers.

        Fast I/O handling allowing maximum I/O toggling up to 84 MHz.

        Analog-to-digital converters (ADCs)

        Three 12-bit analog-to-digital converters are embedded and each ADC shares up to 16
        external channels, performing conversions in the single-shot or scan mode. In scan mode,
        automatic conversion is performed on a selected group of analog inputs.

        Additional logic functions embedded in the ADC interface allow:
         Simultaneous sample and hold
         Interleaved sample and hold

        The ADC can be served by the DMA controller. An analog watchdog feature allows very
        precise monitoring of the converted voltage of one, some or all selected channels. An
        interrupt is generated when the converted voltage is outside the programmed thresholds.

        To synchronize A/D conversion and timers, the ADCs could be triggered by any of TIM1,
        TIM2, TIM3, TIM4, TIM5, or TIM8 timer.

        Temperature sensor

        The temperature sensor has to generate a voltage that varies linearly with temperature. The
        conversion range is between 1.8 V and 3.6 V. The temperature sensor is internally

                          DocID022152 Rev 4  37/185
Description                     STM32F405xx, STM32F407xx

2.2.37       connected to the ADC1_IN16 input channel which is used to convert the sensor output
             voltage into a digital value.
2.2.38
2.2.39       As the offset of the temperature sensor varies from chip to chip due to process variation, the
             internal temperature sensor is mainly suitable for applications that detect temperature
             changes instead of absolute temperatures. If an accurate temperature reading is needed,
             then an external temperature sensor part should be used.

             Digital-to-analog converter (DAC)

             The two 12-bit buffered DAC channels can be used to convert two digital signals into two
             analog voltage signal outputs.

             This dual digital Interface supports the following features:
             two DAC converters: one for each output channel
             8-bit or 12-bit monotonic output
             left or right data alignment in 12-bit mode
             synchronized update capability
             noise-wave generation
             triangular-wave generation
             dual DAC channel independent or simultaneous conversions
             DMA capability for each channel
             external triggers for conversion
             input voltage reference VREF+
             Eight DAC trigger inputs are used in the device. The DAC channels are triggered through
             the timer update outputs that are also connected to different DMA streams.

             Serial wire JTAG debug port (SWJ-DP)

             The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug
             port that enables either a serial wire debug or a JTAG probe to be connected to the target.

             Debug is performed using 2 pins only instead of 5 required by the JTAG (JTAG pins could
             be re-use as GPIO with alternate function): the JTAG TMS and TCK pins are shared with
             SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to
             switch between JTAG-DP and SW-DP.

             Embedded Trace MacrocellTM

             The ARM Embedded Trace Macrocell provides a greater visibility of the instruction and data
             flow inside the CPU core by streaming compressed data at a very high rate from the
             STM32F40x through a small number of ETM pins to an external hardware trace port
             analyser (TPA) device. The TPA is connected to a host computer using USB, Ethernet, or
             any other high-speed channel. Real-time instruction and data flow activity can be recorded
             and then formatted for display on the host computer that runs the debugger software. TPA
             hardware is commercially available from common development tool vendors.

             The Embedded Trace Macrocell operates with third party debugger software tools.

38/185       DocID022152 Rev 4
STM32F405xx, STM32F407xx                                    Pinouts and pin description

3  Pinouts and pin description

                          Figure 12. STM32F40x LQFP64 pinout

                                            VDD
                                                VSS
                                                   PB9
                                                       PB8
                                                           BOOT0
                                                              PB7
                                                                  PB6
                                                                     PB5
                                                                         PB4
                                                                            PB3
                                                                                PD2
                                                                                   PC12
                                                                                       PC11
                                                                                          PC10
                                                                                              PA1 5
                                                                                                 PA1 4

                                  VBAT      64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49             VDD
                                  PC13                                                                  VCAP_2
                                  PC14   1                  48                                          PA13
                                                                                                        PA12
                                  PC15   2                  47                                          PA11
                                    PH0                                                                 PA10
                                         3                  46                                          PA9
                                    PH1                                                                 PA8
                                 NRST    4                  45                                          PC9
                                                                                                        PC8
                                    PC0  5                  44                                          PC7
                                    PC1                                                                 PC6
                                    PC2  6                  43                                          PB15
                                    PC3                                                                 PB14
                                  VSSA   7                  42                                          PB13
                                 VDDA                                                                   PB12
                          PA0_WKUP       8   LQFP64         41
                                    PA1
                                    PA2  9                  40

                                         10                 39

                                         11                 38

                                         12                 37

                                         13                 36

                                         14                 35

                                         15                 34

                                         16                 33

                                            17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                             PA3
                                                VSS
                                                    VDD
                                                       PA4
                                                           PA5
                                                              PA6
                                                                  PA7
                                                                     PC4
                                                                         PC5
                                                                            PB0
                                                                                PB1
                                                                                   PB2
                                                                                       PB10
                                                                                          PB11
                                                                                              VCAP_1
                                                                                                  VDD

                                                                                                                ai18493b

                                         DocID022152 Rev 4                                                                39/185
Pinouts and pin description                                                 STM32F405xx, STM32F407xx
                             Figure 13. STM32F40x LQFP100 pinout

                             100 VDD
                                99 VSS
                                    98 PE1
                                       97 PE0
                                           96 PB9
                                              95 PB8
                                                  94 BOOT0
                                                     93 PB7
                                                         92 PB6
                                                            91 PB5
                                                                90 PB4
                                                                   89 PB3
                                                                       88 PD7
                                                                          87 PD6
                                                                              86 PD5
                                                                                  85 PD4
                                                                                     84 PD3
                                                                                         83 PD2
                                                                                            82 PD1
                                                                                                81 PD0
                                                                                                   80 PC12
                                                                                                       79 PC11
                                                                                                          78 PC10
                                                                                                              77 PA15
                                                                                                                 76 PA14

            PE2 1            LQFP100                                                                                   75 VDD
            PE3 2                                                                                                      74 VSS
            PE4 3                                                                                                      73 VCAP_2
            PE5 4                                                                                                      72 PA13
            PE6 5                                                                                                      71 PA12
          VBAT 6                                                                                                       70 PA 11
         PC13 7                                                                                                        69 PA10
         PC14 8                                                                                                        68 PA9
         PC15 9                                                                                                        67 PA8
           VSS 10                                                                                                      66 PC9
          VDD 11                                                                                                       65 PC8
           PH0 12                                                                                                      64 PC7
           PH1 13                                                                                                      63 PC6
         NRST 14                                                                                                       62 PD15
           PC0 15                                                                                                      61 PD14
           PC1 16                                                                                                      60 PD13
           PC2 17                                                                                                      59 PD12
           PC3 18                                                                                                      58 PD11
          VDD 19                                                                                                       57 PD10
         VSSA 20                                                                                                       56 PD9
        VREF+ 21                                                                                                       55 PD8
         VDDA 22                                                                                                       54 PB15
           PA0 23                                                                                                      53 PB14
            PA1 24                                                                                                     52 PB13
            PA2 25                                                                                                     51 PB12

                             PA3 26                                                                                                             ai18495c
                                VSS 27
                                    VDD 28
                                       PA4 29
                                           PA5 30
                                              PA6 31
                                                  PA7 32
                                                     PC4 33
                                                         PC5 34
                                                            PB0 35
                                                                PB1 36
                                                                   PB2 37
                                                                       PE7 38
                                                                          PE8 39
                                                                              PE9 40
                                                                                  PE10 41
                                                                                     PE11 42
                                                                                         PE12 43
                                                                                            PE13 44
                                                                                                PE14 45
                                                                                                   PE15 46
                                                                                                       PB10 47
                                                                                                          PB11 48
                                                                                                              VCAP_1 49
                                                                                                                 VDD 50

40/185                       DocID022152 Rev 4
STM32F405xx, STM32F407xx                                       Pinouts and pin description

                          Figure 14. STM32F40x LQFP144 pinout

           144 VDD
              143 PDR_ON
                  142 PE1
                     141 PE0
                         140 PB9
                            139 PB8
                                138 BOOT0
                                    137 PB7
                                       136 PB6
                                           135 PB5
                                              134 PB4
                                                  133 PB3
                                                      132 PG15
                                                         131 VDD
                                                             130 VSS
                                                                129 PG14
                                                                    128 PG13
                                                                        127 PG12
                                                                           126 PG11
                                                                               125 PG10
                                                                                  124 PG9
                                                                                      123 PD7
                                                                                          122 PD6
                                                                                             121 VDD
                                                                                                 120 VSS
                                                                                                    119 PD5
                                                                                                        118 PD4
                                                                                                           117 PD3
                                                                                                               116 PD2
                                                                                                                   115 PD1
                                                                                                                      114 PD0
                                                                                                                          113 PC12
                                                                                                                             112 PC11
                                                                                                                                 111 PC10
                                                                                                                                     110 PA15
                                                                                                                                        109 PA14

  PE2 1                   LQFP144                                                                                                             108 VDD
  PE3 2                                                                                                                                       107 VSS
  PE4 3                                                                                                                                       106 VCAP_2
  PE5 4                                                                                                                                       105 PA13
  PE6 5                                                                                                                                       104 PA12
VBAT 6                                                                                                                                        103 PA11
PC13 7                                                                                                                                        102 PA10
PC14 8                                                                                                                                        101 PA9
PC15 9                                                                                                                                        100 PA8
  PF0 10
  PF1 11                                                                                                                                       99 PC9
  PF2 12                                                                                                                                       98 PC8
  PF3 13                                                                                                                                       97 PC7
  PF4 14                                                                                                                                       96 PC6
  PF5 15                                                                                                                                       95 VDD
   VSS 16                                                                                                                                      94 VSS
  VDD 17                                                                                                                                       93 PG8
  PF6 18                                                                                                                                       92 PG7
  PF7 19                                                                                                                                       91 PG6
  PF8 20                                                                                                                                       90 PG5
  PF9 21                                                                                                                                       89 PG4
PF10 22                                                                                                                                       88 PG3
PH0 23                                                                                                                                        87 PG2
                                                                                                                                               86 PD15
PH1 24                                                                                                                                        85 PD14
NRST 25                                                                                                                                        84 VDD
                                                                                                                                               83 VSS
  PC0 26                                                                                                                                       82 PD13
  PC1 27                                                                                                                                       81 PD12
  PC2 28                                                                                                                                       80 PD11
  PC3 29                                                                                                                                       79 PD10
  VDD 30                                                                                                                                       78 PD9
VSSA 31                                                                                                                                       77 PD8
VREF+ 32                                                                                                                                       76 PB15
VDDA 33                                                                                                                                       75 PB14
  PA0 34                                                                                                                                       74 PB13
  PA1 35                                                                                                                                       73 PB12
  PA2 36
                                                                                                                                                                       ai18496b
           PA3 37
              VSS 38
                 VDD 39
                     PA4 40
                         PA5 41
                             PA6 42
                                PA7 43
                                    PC4 44
                                       PC5 45
                                           PB0 46
                                               PB1 47
                                                  PB2 48
                                                      PF11 49
                                                         PF12 50
                                                            VSS 51
                                                                VDD 52
                                                                    PF13 53
                                                                        PF14 54
                                                                           PF15 55
                                                                               PG0 56
                                                                                   PG1 57
                                                                                      PE7 58
                                                                                          PE8 59
                                                                                             PE9 60
                                                                                                 VSS 61
                                                                                                    VDD 62
                                                                                                        PE10 63
                                                                                                            PE11 64
                                                                                                               PE12 65
                                                                                                                   PE13 66
                                                                                                                      PE14 67
                                                                                                                          PE15 68
                                                                                                                              PB10 69
                                                                                                                                 PB11 70
                                                                                                                                     VCAP_1 71
                                                                                                                                        VDD 72

                          DocID022152 Rev 4                                                                                                       41/185
Pinouts and pin description                                       STM32F405xx, STM32F407xx

                             Figure 15. STM32F40x LQFP176 pinout

           176 PI7
               175 PI6
                   174 PI5
                       173 PI4
                           172 VDD
                               171 PDR_ON
                                   170 PE1
                                       169 PE0
                                           168 PB9
                                               167 PB8
                                                    166 BOOT0
                                                        165 PB7
                                                            164 PB6
                                                                163 PB5
                                                                    162 PB4
                                                                        161 PB3
                                                                            160 PG15
                                                                                159 VDD
                                                                                    158 VSS
                                                                                        157 PG14
                                                                                             156 PG13
                                                                                                 155 PG12
                                                                                                     154 PG11
                                                                                                         153 PG10
                                                                                                             152 PG9
                                                                                                                 151 PD7
                                                                                                                     150 PD6
                                                                                                                         149 VDD
                                                                                                                             148 VSS
                                                                                                                                 147 PD5
                                                                                                                                      146 PD4
                                                                                                                                          145 PD3
                                                                                                                                              144 PD2
                                                                                                                                                  143 PD1
                                                                                                                                                      142 PD0
                                                                                                                                                          141 PC12
                                                                                                                                                              140 PC11
                                                                                                                                                                  139 PC10
                                                                                                                                                                      138 PA15
                                                                                                                                                                          137 PA14
                                                                                                                                                                               136 VDD
                                                                                                                                                                                   135 VSS
                                                                                                                                                                                       134 PI3
                                                                                                                                                                                           133 PI2

  PE2 1                      LQFP176                                                                                                                                                                132 PI1
  PE3 2
  PE4 3                                                                                                                                                                                             131 PI0
  PE5 4
  PE6 5                                                                                                                                                                                             130 PH15
  VBAT 6
   PI8 7                                                                                                                                                                                            129 PH14
PC13 8
PC14 9                                                                                                                                                                                              128 PH13
PC15 10
   PI9 11                                                                                                                                                                                           127 VDD
  PI10 12                                                                                                                                                                                           126 VSS
  PI11 13                                                                                                                                                                                           125 VCAP_2
   VSS 14                                                                                                                                                                                           124 PA13
   VDD 15
  PF0 16                                                                                                                                                                                            123 PA12
  PF1 17
  PF2 18                                                                                                                                                                                            122 PA11
  PF3 19
  PF4 20                                                                                                                                                                                            121 PA10
  PF5 21
   VSS 22                                                                                                                                                                                           120 PA9
   VDD 23
  PF6 24                                                                                                                                                                                            119 PA8
  PF7 25
  PF8 26                                                                                                                                                                                            118 PC9
  PF9 27
PF10 28                                                                                                                                                                                            117 PC8
  PH0 29
  PH1 30                                                                                                                                                                                            116 PC7
NRST 31
  PC0 32                                                                                                                                                                                            115 PC6
  PC1 33
  PC2 34                                                                                                                                                                                            114 VDD
  PC3 35                                                                                                                                                                                            113 VSS
  VDDA 36                                                                                                                                                                                           112 PG8
  VSSA 37
VREF+ 38                                                                                                                                                                                           111 PG7
  VDDA 39
  PA0 40                                                                                                                                                                                            110 PG6
  PA1 41
  PA2 42                                                                                                                                                                                            109 PG5
  PH2 43
  PH3 44                                                                                                                                                                                            108 PG4

                                                                                                                                                                                                    107 PG3
                                                                                                                                                                                                    106 PG2
                                                                                                                                                                                                    105 PD15
                                                                                                                                                                                                    104 PD14
                                                                                                                                                                                                    10V3 VDD
                                                                                                                                                                                                    10V2 VSS
                                                                                                                                                                                                    101 PD13
                                                                                                                                                                                                    100 PD12

                                                                                                                                                                                                     99 PD11
                                                                                                                                                                                                     98 PD10
                                                                                                                                                                                                     97 PD9
                                                                                                                                                                                                     96 PD8
                                                                                                                                                                                                     95 PB15
                                                                                                                                                                                                     94 PB14
                                                                                                                                                                                                     93 PB13
                                                                                                                                                                                                     92 PB12
                                                                                                                                                                                                     91 VDD
                                                                                                                                                                                                     90 VSS
                                                                                                                                                                                                     89 PH12

           PH4 45                                                                                                                                                                                   MS19916V3
               PH5 46
                   PA3 47
                       BYPASS_REG 48
                          VDD 49
                              PA4 50
                                  PA5 51
                                       PA6 52
                                           PA7 53
                                               PC4 54
                                                   PC5 55
                                                        PB0 56
                                                            PB1 57
                                                                PB2 58
                                                                    PF11 59
                                                                        PF12 60
                                                                            VSS 61
                                                                                VDD 62
                                                                                    PF13 63
                                                                                        PF14 64
                                                                                            PF15 65
                                                                                                 PG0 66
                                                                                                     PG1 67
                                                                                                         PE7 68
                                                                                                             PE8 69
                                                                                                                 PE9 70
                                                                                                                     VSS 71
                                                                                                                         VDD 72
                                                                                                                             PE10 73
                                                                                                                                 PE11 74
                                                                                                                                     PE12 75
                                                                                                                                         PE13 76
                                                                                                                                              PE14 77
                                                                                                                                                  PE15 78
                                                                                                                                                      PB10 79
                                                                                                                                                          PB11 80
                                                                                                                                                              VCAP_1 81
                                                                                                                                                                  VDD 82
                                                                                                                                                                      PH6 83
                                                                                                                                                                          PH7 84
                                                                                                                                                                              PH8 85
                                                                                                                                                                                  PH9 86
                                                                                                                                                                                       PH10 87
                                                                                                                                                                                           PH11 88

42/185                       DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                    Pinouts and pin description

                          Figure 16. STM32F40x UFBGA176 ballout

   1     2    3     4            5    6     7        8    9     10    11    12    13    14    15

A  PE3   PE2  PE1   PE0          PB8  PB5   PG14 PG13     PB4   PB3   PD7   PC12  PA15  PA14  PA13

B  PE4   PE5  PE6   PB9          PB7  PB6   PG15 PG12 PG11 PG10       PD6   PD0   PC11  PC10  PA12

C  VBAT  PI7  PI6   PI5          VDD PDR_ON VDD      VDD  VDD   PG9   PD5   PD1   PI3   PI2   PA11

D  PC13  PI8  PI9   PI4          VSS BOOT0 VSS       VSS  VSS   PD4   PD3   PD2   PH15  PI1   PA10

E  PC14  PF0  PI10  PI11                                                    PH13  PH14  PI0   PA9

F  PC15  VSS  VDD   PH2               VSS   VSS      VSS  VSS   VSS         VSS VCAP_2 PC9    PA8

G  PH0   VSS  VDD   PH3               VSS   VSS      VSS  VSS   VSS         VSS   VDD   PC8   PC7
         PF2
H  PH1        PF1   PH4               VSS   VSS      VSS  VSS   VSS         VSS   VDD   PG8   PC6

J  NRST  PF3  PF4   PH5               VSS   VSS      VSS  VSS   VSS         VDD   VDD   PG7   PG6

K  PF7   PF6  PF5   VDD               VSS   VSS      VSS  VSS   VSS         PH12  PG5   PG4   PG3
                                      PB2   PG1      VSS
L  PF10  PF9  PF8 BYPASS_                                                   PH11  PH10  PD15  PG2
                            REG

M  VSSA  PC0  PC1   PC2          PC3                      VSS   VCAP_1 PH6  PH8   PH9   PD14 PD13

N VREF-  PA1  PA0   PA4          PC4  PF13  PG0      VDD  VDD   VDD   PE13  PH7   PD12  PD11  PD10

P VREF+  PA2  PA6   PA5          PC5  PF12  PF15     PE8  PE9   PE11  PE14  PB12  PB13  PD9   PD8

R  VDDA  PA3  PA7   PB1          PB0  PF11  PF14     PE7  PE10  PE12  PE15  PB10  PB11  PB14  PB15

                                                                                              ai18497b

         1. This figure shows the package top view.

                                            DocID022152 Rev 4                                 43/185
Pinouts and pin description                                                STM32F405xx, STM32F407xx

                             Figure 17. STM32F40x WLCSP90 ballout

                     10         9   8    7              6  5    4  3             2    1

               A     VBAT PC13 PDR_ON BOOT0 PB4            PD7  PD4 PC12 PA14         VDD

               B     PC14    PC15   VDD  PB7  PB3          PD6  PD2 PA15         PI1 VCAP_2

               C     PA0     VSS    PB9  PB6  PD5          PD1 PC11 PI0     PA12 PA11

                  D  PC2   BYPASS_  PB8  PB5  PD0          PC10 PA13 PA10        PA9  PA8
                               REG

                  E  PC0     PC3    VSS  VSS VDD           VSS VDD PC9           PC8  PC7

               F     PH0     PH1    PA1  VDD PE10 PE14 VCAP_1 PC6 PD14 PD15

               G     NRST VDDA PA5       PB0  PE7          PE13 PE15 PD10 PD12 PD11

               H     VSSA PA3       PA6  PB1  PE8          PE12 PB10 PD9         PD8  PB15

               J     PA2     PA4    PA7  PB2  PE9          PE11 PB11 PB12 PB14 PB13

                                                                                             MS30402V1

           1. This figure shows the package bump view.

                     Table 6. Legend/abbreviations used in the pinout table

    Name          Abbreviation                                  Definition
Pin name
  Pin type     Unless otherwise specified in brackets below the pin name, the pin function during and after
               reset is the same as the actual pin name
I/O structure
                     S                                          Supply pin

                     I                                          Input only pin

                     I/O                                        Input / output pin

                      FT                                              5 V tolerant I/O
                     TTa                           3.3 V tolerant I/O directly connected to ADC
                       B
                     RST                                         Dedicated BOOT0 pin
                                         Bidirectional reset pin with embedded weak pull-up resistor

Notes          Unless otherwise specified by a note, all I/Os are set as floating inputs during and after reset

Alternate      Functions selected through GPIOx_AFR registers
functions

Additional     Functions directly selected/enabled through peripheral registers
functions

44/185                                   DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

                   Table 7. STM32F40x pin and ball definitions

Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                      Pin name                                                             Alternate functions Additional functions
                   (function after

                       reset)(1)

- - 1 1 A2 1              PE2       I/O FT                                                 TRACECLK/ FSMC_A23 /
- - 2 2 A1 2              PE3       I/O FT                                                       ETH_MII_TXD3 /
- - 3 3 B1 3              PE4       I/O FT                                                          EVENTOUT
- - 4 4 B2 4              PE5       I/O FT
                                                                                            TRACED0/FSMC_A19 /
- - 5 5 B3 5              PE6       I/O FT                                                          EVENTOUT
1 A10 6 6 C1 6            VBAT       S
- - - - D2 7              PI8                                                               TRACED1/FSMC_A20 /
                                                                                            DCMI_D4/ EVENTOUT

                                                                                           TRACED2 / FSMC_A21 /
                                                                                            TIM9_CH1 / DCMI_D6 /

                                                                                                    EVENTOUT

                                                                                           TRACED3 / FSMC_A22 /
                                                                                            TIM9_CH2 / DCMI_D7 /

                                                                                                    EVENTOUT

                                                      (2)(                                 EVENTOUT                RTC_TAMP1,
                                                                                                                   RTC_TAMP2,
                                    I/O FT 3)
                                                                                                                      RTC_TS
2 A9 7 7 D1 8             PC13                        (2)                                  EVENTOUT                  RTC_OUT,
                                                                                                                   RTC_TAMP1,
                                    I/O FT (3)                                                                        RTC_TS

3 B10 8  8  E1  9  PC14/OSC32_IN    I/O  FT  (2)(                                          EVENTOUT                OSC32_IN(4)
                         (PC14)               3)
                                                                                                                  OSC32_OUT(4)
4 B9 9 9 F1 10         PC15/                          (2)(                                 EVENTOUT
                   OSC32_OUT
                                    I/O FT 3)
                       (PC15)

- - - - D3 11             PI9       I/O FT                                                 CAN1_RX / EVENTOUT

- - - - E3 12             PI10      I/O FT                                                 ETH_MII_RX_ER /
                                                                                               EVENTOUT

- - - - E4 13             PI11      I/O FT                                                 OTG_HS_ULPI_DIR /
                                                                                                 EVENTOUT

- - - - F2 14             VSS       S
- - - - F3 15
                          VDD       S
- - - 10 E2 16
                          PF0       I/O FT                                                 FSMC_A0 / I2C2_SDA /
                                                                                                   EVENTOUT

                                    DocID022152 Rev 4                                                             45/185
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

                    Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                           Pin name                                                        Alternate functions Additional functions
                        (function after

                            reset)(1)

- - - 11 H3 17               PF1         I/O FT                                            FSMC_A1 / I2C2_SCL /
                                                                                                  EVENTOUT

- - - 12 H2 18               PF2         I/O FT                                            FSMC_A2 / I2C2_SMBA /
                                                                                                    EVENTOUT
- - - 13 J2 19
- - - 14 J3 20               PF3         I/O FT (4) FSMC_A3/EVENTOUT                                                ADC3_IN9
- - - 15 K3 21                                                                                                     ADC3_IN14
                             PF4         I/O FT (4) FSMC_A4/EVENTOUT                                               ADC3_IN15

                             PF5         I/O FT (4) FSMC_A5/EVENTOUT                                                ADC3_IN4
                                                                                                                    ADC3_IN5
- C9 10 16 G2 22             VSS         S                                                                          ADC3_IN6
- B8 11 17 G3 23                                                                                                    ADC3_IN7
                             VDD         S                                                                          ADC3_IN8
- - - 18 K2 24                                                                                                      OSC_IN(4)
                                         I/O FT (4)                                        TIM10_CH1 /            OSC_OUT(4)

                             PF6                                                           FSMC_NIORD/            ADC123_IN10
                                                                                                                  ADC123_IN11
                                                                                           EVENTOUT               ADC123_IN12

- - - 19 K1 25               PF7         I/O FT   (4) TIM11_CH1/FSMC_NREG
                                                                / EVENTOUT

                                         I/O FT (4)                                        TIM13_CH1 /

- - - 20 L3 26               PF8                                                           FSMC_NIOWR/

                                                                                           EVENTOUT

- - - 21 L2 27               PF9         I/O FT   (4) TIM14_CH1 / FSMC_CD/
- - - 22 L1 28               PF10        I/O FT                  EVENTOUT

                                                  (4) FSMC_INTR/ EVENTOUT

5 F10 12 23 G1 29       PH0/OSC_IN       I/O FT                                            EVENTOUT
                             (PH0)

6  F9 13 24  H1     30  PH1/OSC_OUT      I/O  FT                                           EVENTOUT
                              (PH1)

7 G10 14 25 J1 31            NRST        I/O  RS
                                               T

8 E10 15 26 M2 32            PC0         I/O FT (4)                                         OTG_HS_ULPI_STP/
9 - 16 27 M3 33              PC1         I/O FT (4)                                                EVENTOUT

                                                                                           ETH_MDC/ EVENTOUT

                                                                                           SPI2_MISO /

10 D10 17 28 M4 34           PC2         I/O FT (4)                                        OTG_HS_ULPI_DIR /
                                                                                               ETH_MII_TXD2

                                                                                           /I2S2ext_SD/ EVENTOUT

46/185                                   DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

            Table 7. STM32F40x pin and ball definitions (continued)

Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                       Pin name                                                            Alternate functions Additional functions
                    (function after

                        reset)(1)

11 E9 18 29 M5 35       PC3          I/O FT         SPI2_MOSI / I2S2_SD /                                        ADC123_IN13
- - 19 30 G3 36        VDD           S      (4) OTG_HS_ULPI_NXT /
12 H10 20 31 M1 37      VSSA          S
- - - - N1 -          VREF          S                ETH_MII_TX_CLK/
- - 21 32 P1 38       VREF+          S                     EVENTOUT
13 G9 22 33 R1 39       VDDA          S
                                                                                           USART2_CTS/
14 C10 23 34 N3 40  PA0/WKUP         I/O FT
                       (PA0)                                                               UART4_TX/             ADC123_IN0/WKUP(4
15 F8 24 35 N2 41                    I/O FT
                        PA1                  (5)                                           ETH_MII_CRS /                           )
16 J10 25 36 P2 42                   I/O FT                                                TIM2_CH1_ETR/
- - - - F4 43          PA2          I/O FT
- - - - G4 44          PH2          I/O FT                                                TIM5_CH1 / TIM8_ETR/
- - - - H4 45          PH3          I/O FT
- - - - J4 46          PH4          I/O FT                                                EVENTOUT
                        PH5
                                                          USART2_RTS /                                           ADC123_IN1
                                                            UART4_RX/

                                             (4) ETH_RMII_REF_CLK /
                                                       ETH_MII_RX_CLK /

                                                    TIM5_CH2 / TIM2_CH2/
                                                            EVENTOUT

                                                   USART2_TX/TIM5_CH3 /                                          ADC123_IN2
                                             (4) TIM9_CH1 / TIM2_CH3 /

                                                    ETH_MDIO/ EVENTOUT

                                                                                           ETH_MII_CRS/EVENTOU
                                                                                                           T

                                                                                           ETH_MII_COL/EVENTOU
                                                                                                           T

                                                                                                 I2C2_SCL /
                                                                                           OTG_HS_ULPI_NXT/

                                                                                                 EVENTOUT

                                                                                           I2C2_SDA/ EVENTOUT

                                     DocID022152 Rev 4                                                           47/185
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

                    Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                       Pin name                                                            Alternate functions Additional functions
                    (function after

                        reset)(1)

                                                                                           USART2_RX/TIM5_CH4 /

                                              (4)                                          TIM9_CH2 / TIM2_CH4 /

17 H9 26 37 R2 47          PA3       I/O FT                                                OTG_HS_ULPI_D0 /       ADC123_IN3
                           VSS        S
                    BYPASS_REG        I FT                                                 ETH_MII_COL/
                           VDD        S
                           PA4       I/O TTa                                               EVENTOUT

18 E5 27 38 - -            PA5       I/O TTa

D9      L4 48              PA6       I/O FT

19 E4 28 39 K4 49          PA7       I/O FT

                           PC4       I/O FT                                                SPI1_NSS / SPI3_NSS /
                           PC5       I/O FT
                           PB0       I/O FT   (4)                                          USART2_CK /            ADC12_IN4
                                                                                                                  /DAC_OUT1
20 J9 29 40 N4 50                                                                          DCMI_HSYNC /

                                                                                           OTG_HS_SOF/ I2S3_WS/

                                                                                           EVENTOUT

                                                                                           SPI1_SCK/

21 G8 30 41 P4 51                             (4) OTG_HS_ULPI_CK / ADC12_IN5/DAC_OU
                                                                                           TIM2_CH1_ETR/          T2

                                                                                           TIM8_CH1N/ EVENTOUT

                                                                                           SPI1_MISO /

                                              (4)                                          TIM8_BKIN/TIM13_CH1 /

22 H8 31 42 P3 52                                                                          DCMI_PIXCLK /          ADC12_IN6

                                                                                           TIM3_CH1 / TIM1_BKIN/

                                                                                           EVENTOUT

                                                                                           SPI1_MOSI/ TIM8_CH1N

                                                                                           / TIM14_CH1/TIM3_CH2/

23 J8 32 43 R3 53                             (4)                                          ETH_MII_RX_DV /        ADC12_IN7

24 - 33 44 N5 54                                                                           TIM1_CH1N /
25 - 34 45 P5 55
26 G7 35 46 R5 56                                                                          ETH_RMII_CRS_DV/

                                                                                           EVENTOUT

                                              (4)                                          ETH_RMII_RX_D0 /

                                                                                           ETH_MII_RX_D0/         ADC12_IN14

                                                                                           EVENTOUT

                                              (4)                                          ETH_RMII_RX_D1 /

                                                                                           ETH_MII_RX_D1/         ADC12_IN15

                                                                                           EVENTOUT

                                                                                           TIM3_CH3 / TIM8_CH2N/

                                              (4)                                          OTG_HS_ULPI_D1/        ADC12_IN8

                                                                                           ETH_MII_RXD2 /

                                                                                           TIM1_CH2N/ EVENTOUT

48/185                               DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

            Table 7. STM32F40x pin and ball definitions (continued)

Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                       Pin name                                                            Alternate functions Additional functions
                    (function after

                        reset)(1)

                                                                                           TIM3_CH4 / TIM8_CH3N/

27 H7 36 47 R4 57        PB1         I/O FT (4)                                            OTG_HS_ULPI_D2/        ADC12_IN9
                                                                                            ETH_MII_RXD3 /
28 J7 37 48 M6 58   PB2/BOOT1
- - - 49 R6 59         (PB2)                                                              TIM1_CH3N/ EVENTOUT
- - - 50 P6 60         PF11
- - - 51 M8 61         PF12         I/O FT                                                EVENTOUT
- - - 52 N8 62          VSS
- - - 53 N6 63          VDD         I/O FT                                                DCMI_D12/ EVENTOUT
- - - 54 R7 64         PF13         I/O FT                                                FSMC_A6/ EVENTOUT
- - - 55 P7 65         PF14          S
- - - 56 N7 66         PF15          S                                                    FSMC_A7/ EVENTOUT
- - - 57 M7 67          PG0         I/O FT                                                FSMC_A8/ EVENTOUT
- G6 38 58 R8 68        PG1         I/O FT                                                FSMC_A9/ EVENTOUT
                         PE7         I/O FT                                                FSMC_A10/ EVENTOUT
- H6 39 59 P8 69                    I/O FT                                                FSMC_A11/ EVENTOUT
                         PE8         I/O FT                                                 FSMC_D4/TIM1_ETR/
- J6 40 60 P9 70                    I/O FT
- - - 61 M9 71          PE9                                                                       EVENTOUT
- - - 62 N9 72          VSS         I/O FT                                                FSMC_D5/ TIM1_CH1N/
- F6 41 63 R9 73        VDD
                        PE10         I/O FT                                                        EVENTOUT
- J5 42 64 P10 74                    S                                                     FSMC_D6/TIM1_CH1/
                        PE11          S
- H5 43 65 R10 75                   I/O FT                                                        EVENTOUT
                        PE12
- G5 44 66 N11 76                   I/O FT                                                FSMC_D7/TIM1_CH2N/
                        PE13                                                                       EVENTOUT
                                     I/O FT
                                                                                            FSMC_D8/TIM1_CH2/
                                     I/O FT                                                        EVENTOUT

                                                                                           FSMC_D9/TIM1_CH3N/
                                                                                                   EVENTOUT

                                                                                           FSMC_D10/TIM1_CH3/
                                                                                                   EVENTOUT

                                     DocID022152 Rev 4                                                            49/185
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

            Table 7. STM32F40x pin and ball definitions (continued)

Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                       Pin name                                                            Alternate functions Additional functions
                    (function after

                        reset)(1)

- F5 45 67 P11 77           PE14    I/O FT                                                 FSMC_D11/TIM1_CH4/
- G4 46 68 R11 78           PE15    I/O FT                                                         EVENTOUT

29 H4 47 69 R12 79           PB10    I/O FT                                                 FSMC_D12/TIM1_BKIN/
                                                                                                    EVENTOUT
30 J4 48 70 R13 80           PB11    I/O FT
31 F4 49 71 M10 81                                                                           SPI2_SCK / I2S2_CK /
32 - 50 72 N10 82            VCAP_1   S                                                    I2C2_SCL/ USART3_TX /
- - - - M11 83                VDD    S
- - - - N12 84                                                                               OTG_HS_ULPI_D3 /
- - - - M12 85               PH6    I/O FT                                                     ETH_MII_RX_ER /
- - - - M13 86                                                                             TIM2_CH3/ EVENTOUT
- - - - L13 87              PH7     I/O FT
- - - - L12 88                                                                            I2C2_SDA/USART3_RX/
- - - - K12 89              PH8     I/O FT                                                   OTG_HS_ULPI_D4 /
- - - - H12 90                                                                                ETH_RMII_TX_EN/
- - - - J12 91              PH9     I/O FT                                                     ETH_MII_TX_EN /
50/185
                             PH10    I/O FT                                                 TIM2_CH4/ EVENTOUT
                             PH11    I/O FT
                             PH12    I/O FT                                                I2C2_SMBA / TIM12_CH1
                              VSS     S                                                         / ETH_MII_RXD2/
                              VDD     S                                                             EVENTOUT

                                                                                                    I2C3_SCL /
                                                                                                 ETH_MII_RXD3/

                                                                                                    EVENTOUT

                                                                                                    I2C3_SDA /
                                                                                                  DCMI_HSYNC/

                                                                                                    EVENTOUT

                                                                                                   I2C3_SMBA /
                                                                                            TIM12_CH2/ DCMI_D0/

                                                                                                    EVENTOUT

                                                                                             TIM5_CH1 / DCMI_D1/
                                                                                                    EVENTOUT

                                                                                             TIM5_CH2 / DCMI_D2/
                                                                                                    EVENTOUT

                                                                                             TIM5_CH3 / DCMI_D3/
                                                                                                    EVENTOUT

                                     DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

            Table 7. STM32F40x pin and ball definitions (continued)

Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                        Pin name                                                           Alternate functions Additional functions
                     (function after

                         reset)(1)

33 J3 51 73 P12 92        PB12        I/O FT                                                 SPI2_NSS / I2S2_WS /  OTG_HS_VBUS
                                                                                                    I2C2_SMBA/       RTC_REFIN
34 J1 52 74 P13 93        PB13        I/O FT
                                                                                           USART3_CK/ TIM1_BKIN
35 J2 53 75 R14 94        PB14        I/O FT                                                        / CAN2_RX /

36 H1 54 76 R15 95        PB15        I/O FT                                                   OTG_HS_ULPI_D5/
- H2 55 77 P15 96        PD8         I/O FT                                                    ETH_RMII_TXD0 /
- H3 56 78 P14 97        PD9         I/O FT                                                     ETH_MII_TXD0/
- G3 57 79 N15 98        PD10        I/O FT                                               OTG_HS_ID/ EVENTOUT
- G1 58 80 N14 99        PD11        I/O FT
- G2 59 81 N13 100       PD12        I/O FT                                                 SPI2_SCK / I2S2_CK /
                                                                                                  USART3_CTS/

                                                                                            TIM1_CH1N /CAN2_TX /
                                                                                              OTG_HS_ULPI_D6 /
                                                                                                ETH_RMII_TXD1 /
                                                                                                 ETH_MII_TXD1/
                                                                                                    EVENTOUT

                                                                                           SPI2_MISO/ TIM1_CH2N
                                                                                                   / TIM12_CH1 /
                                                                                                   OTG_HS_DM/
                                                                                                  USART3_RTS /

                                                                                           TIM8_CH2N/I2S2ext_SD/
                                                                                                    EVENTOUT

                                                                                             SPI2_MOSI / I2S2_SD/
                                                                                           TIM1_CH3N / TIM8_CH3N

                                                                                                   / TIM12_CH2 /
                                                                                                   OTG_HS_DP/
                                                                                                    EVENTOUT

                                                                                                    FSMC_D13 /
                                                                                           USART3_TX/ EVENTOUT

                                                                                                    FSMC_D14 /
                                                                                           USART3_RX/ EVENTOUT

                                                                                                    FSMC_D15 /
                                                                                           USART3_CK/ EVENTOUT

                                                                                                    FSMC_CLE /
                                                                                           FSMC_A16/USART3_CT

                                                                                                  S/ EVENTOUT

                                                                                                    FSMC_ALE/
                                                                                            FSMC_A17/TIM4_CH1 /

                                                                                                  USART3_RTS/
                                                                                                    EVENTOUT

                                      DocID022152 Rev 4                                                            51/185
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

                    Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                        Pin name                                                           Alternate functions Additional functions
                     (function after

                         reset)(1)

- - 60 82 M15 101           PD13     I/O FT                                                FSMC_A18/TIM4_CH2/
- - - 83 - 102               VSS      S                                                            EVENTOUT
- - - 84 J13 103             VDD      S
- F2 61 85 M14 104          PD14     I/O FT                                                 FSMC_D0/TIM4_CH3/
- F1 62 86 L14 105          PD15     I/O FT                                               EVENTOUT/ EVENTOUT
- - - 87 L15 106            PG2      I/O FT
- - - 88 K15 107            PG3      I/O FT                                                 FSMC_D1/TIM4_CH4/
- - - 89 K14 108            PG4      I/O FT                                                        EVENTOUT
- - - 90 K13 109            PG5      I/O FT
- - - 91 J15 110            PG6      I/O FT                                               FSMC_A12/ EVENTOUT
- - - 92 J14 111            PG7      I/O FT                                               FSMC_A13/ EVENTOUT
                                                                                           FSMC_A14/ EVENTOUT
- - - 93 H14 112            PG8      I/O FT                                               FSMC_A15/ EVENTOUT
- - - 94 G12 113             VSS      S                                                   FSMC_INT2/ EVENTOUT
- - - 95 H13 114             VDD      S
                                                                                                    FSMC_INT3
37 F3 63 96 H15 115          PC6      I/O FT                                                      /USART6_CK/
                                                                                                    EVENTOUT
38 E1 64 97 G15 116          PC7      I/O FT                                                     USART6_RTS /
                                                                                                 ETH_PPS_OUT/
39 E2 65 98 G14 117          PC8      I/O FT                                                        EVENTOUT

                                                                                                    I2S2_MCK /
                                                                                             TIM8_CH1/SDIO_D6 /

                                                                                                  USART6_TX /
                                                                                             DCMI_D0/TIM3_CH1/

                                                                                                    EVENTOUT
                                                                                                    I2S3_MCK /
                                                                                             TIM8_CH2/SDIO_D7 /
                                                                                                  USART6_RX /
                                                                                             DCMI_D1/TIM3_CH2/
                                                                                                    EVENTOUT
                                                                                              TIM8_CH3/SDIO_D0
                                                                                           /TIM3_CH3/ USART6_CK
                                                                                           / DCMI_D2/ EVENTOUT

52/185                                DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

                    Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                           Pin name                                                        Alternate functions Additional functions
                        (function after

                            reset)(1)

40 E3 66 99 F14 118       PC9            I/O FT                                                 I2S_CKIN/ MCO2 /
                                                                                             TIM8_CH4/SDIO_D1 /
41 D1 67 100 F15 119      PA8            I/O FT                                             /I2C3_SDA / DCMI_D3 /
                                                                                            TIM3_CH4/ EVENTOUT
42 D2 68 101 E15 120      PA9            I/O FT                                                                    OTG_FS_VBUS
                                                                                              MCO1 / USART1_CK/
43 D3 69 102 D15 121      PA10           I/O FT                                              TIM1_CH1/ I2C3_SCL/

44 C1 70 103 C15 122      PA11           I/O FT                                                   OTG_FS_SOF/
                                                                                                    EVENTOUT
45 C2 71 104 B15 123      PA12           I/O FT
                                                                                           USART1_TX/ TIM1_CH2 /
46  D4  72 105 A15 124        PA13       I/O  FT                                            I2C3_SMBA / DCMI_D0/
                        (JTMS-SWDIO)
                                                                                                    EVENTOUT

                                                                                           USART1_RX/ TIM1_CH3/
                                                                                             OTG_FS_ID/DCMI_D1/
                                                                                                    EVENTOUT

                                                                                           USART1_CTS / CAN1_RX
                                                                                                    / TIM1_CH4 /
                                                                                                   OTG_FS_DM/
                                                                                                    EVENTOUT

                                                                                                  USART1_RTS /
                                                                                             CAN1_TX/ TIM1_ETR/

                                                                                                   OTG_FS_DP/
                                                                                                    EVENTOUT

                                                                                                  JTMS-SWDIO/
                                                                                                    EVENTOUT

47 B1 73 106 F13 125      VCAP_2         S

- E7 74 107 F12 126       VSS            S

48 E6 75 108 G13 127      VDD            S

- - - - E12 128           PH13           I/O FT                                            TIM8_CH1N / CAN1_TX/
                                                                                                    EVENTOUT
- - - - E13 129           PH14           I/O FT
                                                                                           TIM8_CH2N / DCMI_D4/
- - - - D13 130           PH15           I/O FT                                                     EVENTOUT

- C3 - - E14 131          PI0            I/O FT                                            TIM8_CH3N / DCMI_D11/
                                                                                                    EVENTOUT

                                                                                           TIM5_CH4 / SPI2_NSS /
                                                                                            I2S2_WS / DCMI_D13/

                                                                                                    EVENTOUT

                                         DocID022152 Rev 4                                                         53/185
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

                    Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                           Pin name                                                        Alternate functions Additional functions
                        (function after

                            reset)(1)

- B2 - - D14 132             PI1         I/O FT                                              SPI2_SCK / I2S2_CK /
                                                                                            DCMI_D8/ EVENTOUT
- - - - C14 133              PI2         I/O FT
                                                                                           TIM8_CH4 /SPI2_MISO /
- - - - C13 134              PI3         I/O FT                                             DCMI_D9 / I2S2ext_SD/

- - - - D9 135               VSS         S                                                          EVENTOUT

- - - - C9 136               VDD         S                                                 TIM8_ETR / SPI2_MOSI /
                                                                                             I2S2_SD / DCMI_D10/
49  A2  76 109 A14 137         PA14      I/O  FT                                                    EVENTOUT
                        (JTCK/SWCLK)
                                                                                                  JTCK-SWCLK/
50 B3 77 110 A13 138         PA15        I/O FT                                                     EVENTOUT
                             (JTDI)
                                                                                                JTDI/ SPI3_NSS/
51 D5 78 111 B14 139         PC10        I/O FT                                            I2S3_WS/TIM2_CH1_ET

52 C4 79 112 B13 140         PC11        I/O FT                                                   R / SPI1_NSS /
                                                                                                    EVENTOUT
53 A3 80 113 A12 141         PC12        I/O FT
                                                                                             SPI3_SCK / I2S3_CK/
- D6 81 114 B12 142         PD0         I/O FT                                              UART4_TX/SDIO_D2 /
- C5 82 115 C12 143         PD1         I/O FT                                            DCMI_D8 / USART3_TX/
54 B4 83 116 D12 144         PD2         I/O FT
                                                                                                    EVENTOUT

                                                                                           UART4_RX/ SPI3_MISO /
                                                                                                     SDIO_D3 /

                                                                                           DCMI_D4/USART3_RX /
                                                                                           I2S3ext_SD/ EVENTOUT

                                                                                            UART5_TX/SDIO_CK /
                                                                                            DCMI_D9 / SPI3_MOSI
                                                                                           /I2S3_SD / USART3_CK/

                                                                                                    EVENTOUT

                                                                                             FSMC_D2/CAN1_RX/
                                                                                                    EVENTOUT

                                                                                            FSMC_D3 / CAN1_TX/
                                                                                                    EVENTOUT

                                                                                            TIM3_ETR/UART5_RX/
                                                                                           SDIO_CMD / DCMI_D11/

                                                                                                    EVENTOUT

54/185                                   DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

            Table 7. STM32F40x pin and ball definitions (continued)

Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                        Pin name                                                           Alternate functions Additional functions
                     (function after

                         reset)(1)

- - 84 117 D11 145        PD3         I/O FT                                                        FSMC_CLK/
- A4 85 118 D10 146       PD4         I/O FT                                                      USART2_CTS/
- C6 86 119 C11 147       PD5         I/O FT
- - - 120 D8 148           VSS         S                                                            EVENTOUT
- - - 121 C8 149           VDD         S
- B5 87 122 B11 150       PD6         I/O FT                                                        FSMC_NOE/
- A5 88 123 A11 151       PD7         I/O FT                                                      USART2_RTS/
- - - 124 C10 152         PG9         I/O FT
- - - 125 B10 153         PG10        I/O FT                                                        EVENTOUT
- - - 126 B9 154          PG11        I/O FT
                                                                                           FSMC_NWE/USART2_TX
- - - 127 B8 155          PG12        I/O FT                                                       / EVENTOUT

- - - 128 A8 156          PG13        I/O FT                                                      FSMC_NWAIT/
                                                                                           USART2_RX/ EVENTOUT
- - - 129 A7 157          PG14        I/O FT
                                                                                           USART2_CK/FSMC_NE1/
                                                                                                   FSMC_NCE2/
                                                                                                    EVENTOUT

                                                                                                   USART6_RX /
                                                                                           FSMC_NE2/FSMC_NCE3

                                                                                                   / EVENTOUT

                                                                                                 FSMC_NCE4_1/
                                                                                           FSMC_NE3/ EVENTOUT

                                                                                                 FSMC_NCE4_2 /
                                                                                                ETH_MII_TX_EN/
                                                                                               ETH _RMII_TX_EN/

                                                                                                    EVENTOUT

                                                                                                    FSMC_NE4 /
                                                                                                  USART6_RTS/

                                                                                                    EVENTOUT

                                                                                                    FSMC_A24 /
                                                                                                   USART6_CTS
                                                                                                 /ETH_MII_TXD0/
                                                                                                ETH_RMII_TXD0/

                                                                                                    EVENTOUT

                                                                                           FSMC_A25 / USART6_TX
                                                                                                 /ETH_MII_TXD1/
                                                                                                ETH_RMII_TXD1/
                                                                                                    EVENTOUT

                                      DocID022152 Rev 4                                                          55/185
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

                    Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                         Pin name                                                          Alternate functions Additional functions
                      (function after

                          reset)(1)

- E8 - 130 D7 158             VSS      S                                                        USART6_CTS /
- F7 - 131 C7 159             VDD      S                                                   DCMI_D13/ EVENTOUT

- - - 132 B7 160             PG15      I/O FT

55 B6 89 133 A10 161        PB3        I/O FT                                                JTDO/ TRACESWO/
                                                                                           SPI3_SCK / I2S3_CK /
                          (JTDO/                                                           TIM2_CH2 / SPI1_SCK/
                      TRACESWO)
                                                                                                  EVENTOUT

56 A6 90 134 A9 162             PB4    I/O FT                                               NJTRST/ SPI3_MISO /
                             (NJTRST)                                                      TIM3_CH1 / SPI1_MISO /
                                                                                           I2S3ext_SD/ EVENTOUT

                                                                                           I2C1_SMBA/ CAN2_RX /

                                                                                           OTG_HS_ULPI_D7 /

57 D7 91 135 A6 163          PB5       I/O FT                                              ETH_PPS_OUT/TIM3_CH
                                                                                                  2 / SPI1_MOSI/

                                                                                           SPI3_MOSI / DCMI_D10 /

                                                                                           I2S3_SD/ EVENTOUT

58 C7 92 136 B6 164          PB6       I/O FT                                              I2C1_SCL/ TIM4_CH1 /
                                                                                                   CAN2_TX /

                                                                                           DCMI_D5/USART1_TX/
                                                                                                  EVENTOUT

                                                                                           I2C1_SDA / FSMC_NL /

59 B7 93 137 B5 165          PB7       I/O FT                                                    DCMI_VSYNC /
                                                                                           USART1_RX/ TIM4_CH2/

                                                                                           EVENTOUT

60 A7 94 138 D6 166          BOOT0     IB                                                                          VPP

                                                                                           TIM4_CH3/SDIO_D4/

                                                                                           TIM10_CH1 / DCMI_D6 /

61 D8 95 139 A5 167          PB8       I/O FT                                              ETH_MII_TXD3 /

                                                                                           I2C1_SCL/ CAN1_RX/

                                                                                           EVENTOUT

                                                                                           SPI2_NSS/ I2S2_WS /

                                                                                           TIM4_CH4/ TIM11_CH1/

62 C8 96 140 B4 168          PB9       I/O FT                                              SDIO_D5 / DCMI_D7 /

                                                                                           I2C1_SDA / CAN1_TX/

                                                                                           EVENTOUT

56/185                                 DocID022152 Rev 4
STM32F405xx, STM32F407xx                                                                   Pinouts and pin description

                     Table 7. STM32F40x pin and ball definitions (continued)

        Pin number

LQFP64
      WLCSP90
             LQFP100
                   LQFP144
                           UFBGA176
                                  LQFP176

                                                                   Pin type
                                                                          I / O structure

                                                                                  Notes
                             Pin name                                                      Alternate functions Additional functions
                          (function after

                              reset)(1)

- - 97 141 A4 169             PE0          I/O FT                                          TIM4_ETR / FSMC_NBL0
                                                                                           / DCMI_D2/ EVENTOUT

- - 98 142 A3 170             PE1          I/O FT                                          FSMC_NBL1 / DCMI_D3/
                                                                                                    EVENTOUT

63 - 99 - D5 -                   VSS       S
- A8 - 143 C6 171            PDR_ON       I FT

64  A1  10  144  C5  172      VDD          S
        0

- - - - D4 173                PI4          I/O FT                                          TIM8_BKIN / DCMI_D5/
                                                                                                  EVENTOUT

- - - - C4 174                PI5          I/O FT                                            TIM8_CH1 /
                                                                                           DCMI_VSYNC/

                                                                                             EVENTOUT

- - - - C3 175                PI6          I/O FT                                          TIM8_CH2 / DCMI_D6/
                                                                                                  EVENTOUT

- - - - C2 176                PI7          I/O FT                                          TIM8_CH3 / DCMI_D7/
                                                                                                  EVENTOUT

1. Function availability depends on the chosen device.
2. PC13, PC14, PC15 and PI8 are supplied through the power switch. Since the switch only sinks a limited amount of current

     (3 mA), the use of GPIOs PC13 to PC15 and PI8 in output mode is limited:
     - The speed should not exceed 2 MHz with a maximum load of 30 pF.
     - These I/Os must not be used as a current source (e.g. to drive an LED).
3. Main function after the first backup domain power-up. Later on, it depends on the contents of the RTC registers even after
     reset (because these registers are not reset by the main reset). For details on how to manage these I/Os, refer to the RTC
     register description sections in the STM32F4xx reference manual, available from the STMicroelectronics website:
     www.st.com.
4. FT = 5 V tolerant except when in analog mode or oscillator mode (for PC14, PC15, PH0 and PH1).
5. If the device is delivered in an UFBGA176 or WLCSP90 and the BYPASS_REG pin is set to VDD (Regulator off/internal reset
     ON mode), then PA0 is used as an internal Reset (active low).

                                           Table 8. FSMC pin definition

                                              FSMC

            Pins(1)           NOR/PSRAM/                                                                 LQFP100(2)   WLCSP90
                                   SRAM
             PE2          CF                  NOR/PSRAM Mux                                NAND 16 bit                       (2)
             PE3
                                   A23              A23                                                          Yes

                                   A19              A19                                                          Yes

                                           DocID022152 Rev 4                                                          57/185
Pinouts and pin description                             STM32F405xx, STM32F407xx

                             Table 8. FSMC pin definition (continued)

                                         FSMC

        Pins(1)              NOR/PSRAM/                                LQFP100(2)  WLCSP90
                                  SRAM
         PE4     CF                      NOR/PSRAM Mux  NAND 16 bit                       (2)
         PE5
         PE6                 A20               A20                     Yes
         PF0
         PF1                 A21               A21                     Yes
         PF2
         PF3                 A22               A22                     Yes
         PF4
         PF5     A0          A0                                        -           -
         PF6
         PF7     A1          A1                                        -           -
         PF8
         PF9     A2          A2                                        -           -
         PF10
         PF12    A3          A3                                        -           -
         PF13
         PF14    A4          A4                                        -           -
         PF15
         PG0     A5          A5                                        -           -
         PG1
         PE7     NIORD                                                 -           -
         PE8
         PE9     NREG                                                  -           -
        PE10
         PE11    NIOWR                                                 -           -
        PE12
        PE13     CD                                                    -           -
        PE14
        PE15     INTR                                                  -           -
         PD8
         PD9     A6          A6                                        -           -
        PD10
         PD11    A7          A7                                        -           -

                 A8          A8                                        -           -

                 A9          A9                                        -           -

                 A10         A10                                       -           -

                             A11                                       -           -

                 D4          D4          DA4            D4             Yes         Yes
                                         DA5
                 D5          D5          DA6            D5             Yes         Yes
                                         DA7
                 D6          D6          DA8            D6             Yes         Yes
                                         DA9
                 D7          D7          DA10           D7             Yes         Yes
                                         DA11
                 D8          D8          DA12           D8             Yes         Yes

                 D9          D9                         D9             Yes         Yes

                 D10         D10                        D10            Yes         Yes

                 D11         D11                        D11            Yes         Yes

                 D12         D12                        D12            Yes         Yes

                 D13         D13         DA13           D13            Yes         Yes
                                         DA14
                 D14         D14         DA15           D14            Yes         Yes
                                          A16
                 D15         D15                        D15            Yes         Yes

                             A16                        CLE            Yes         Yes

58/185                            DocID022152 Rev 4
STM32F405xx, STM32F407xx                                  Pinouts and pin description

                          Table 8. FSMC pin definition (continued)

                                      FSMC

Pins(1)                   NOR/PSRAM/                                LQFP100(2)  WLCSP90
                               SRAM
         CF                           NOR/PSRAM Mux  NAND 16 bit                       (2)

PD12                        A17         A17          ALE            Yes         Yes
PD13                        A18         A18
PD14                        D0         DA0                          Yes
PD15                        D1         DA1
PG2         D0              A12                      D0             Yes         Yes
PG3         D1              A13        DA2
PG4                         A14        DA3           D1             Yes         Yes
PG5         D2              A15        CLK
PG6         D3                         NOE                          -                             -
PG7        NOE              D2         NWE
PD0        NWE              D3        NWAIT                         -                             -
PD1      NWAIT             CLK         NE1
PD3                        NOE         NE2                          -                             -
PD4      NCE4_1            NWE         NE3
PD5      NCE4_2           NWAIT                                     -                             -
PD6                        NE1         NE4
PD7                        NE2          A24          INT2           -                             -
PG9                        NE3          A25
PG10                                  NADV           INT3           -                             -
PG11                       NE4         NBL0
PG12                        A24        NBL1          D2             Yes         Yes
PG13                        A25
PG14                      NADV                       D3             Yes         Yes
PB7                       NBL0
PE0                       NBL1                                     Yes
PE1
                                                     NOE            Yes         Yes

                                                     NWE            Yes         Yes

                                                     NWAIT          Yes         Yes

                                                     NCE2           Yes         Yes

                                                     NCE3           -                             -

                                                                    -                             -

                                                                    -                             -

                                                                    -                             -

                                                                    -                             -

                                                                    -                             -

                                                                    Yes         Yes

                                                                    Yes

                                                                    Yes

1. Full FSMC features are available on LQFP144, LQFP176, and UFBGA176. The features available on
     smaller packages are given in the dedicated package column.

2. Ports F and G are not available in devices delivered in 100-pin packages.

                                 DocID022152 Rev 4                                                59/185
60/185                                                                                                    Table 9. Alternate function mapping                                                                                     Pinouts and pin description

                                      AF0      AF1            AF2    AF3          AF4       AF5           AF6           AF7          AF8       AF9            AF10        AF11                 AF12   AF13
                                      SYS     TIM1/2       TIM3/4/5                                                                                                       ETH                         DCMI
                   Port                                   TIM 5_CH1  TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/     CAN1/     OTG_FS/                       FSMC/SDIO/              AF14  AF15
                                                          TIM5_CH2          1               I2S2/I2S2ext       I2S3        I2S3ext   USART6       CAN2/     OTG_HS                          OTG_FS
                                                          TIM5_CH3                I2C1/2/3                                                     TIM12/13/14
                                                          TIM5_CH4
                         PA0                  TIM2_CH1_E             TIM8_ETR                                           USART2_CTS UART4_TX                               ETH_MII_CRS                                   EVENTOUT
                                                     TR   TIM3_CH1
                                                          TIM3_CH2                                                                                                                                                      EVENTOUT
                         PA1                  TIM2_CH2                                                                  USART2_RTS   UART4_RX                                  ETH_MII
                                                                                                                         USART2_TX                                             _RX_CLK                                  EVENTOUT
                                                                                                                        USART2_RX                                                                                       EVENTOUT
                                                                                                                        USART2_CK                                         ETH_RMII__REF                                 EVENTOUT
                                                                                                                                                                                 _CLK                                   EVENTOUT
                                                                                                                        USART1_CK                                                                                       EVENTOUT
                         PA2                  TIM2_CH3               TIM9_CH1                                                                                             ETH_MDIO                                      EVENTOUT
                                                                     TIM9_CH2                                                                                                                                           EVENTOUT
                         PA3                  TIM2_CH4                                                                                                      OTG_HS_ULPI_  ETH _MII_COL                                  EVENTOUT
                                                                                                                                                                     D0                                                 EVENTOUT
                                                                                                                                                                                                                        EVENTOUT
                                 PA4                                                        SPI1_NSS      SPI3_NSS                                                                        OTG_HS_SO DCMI_HSYN           EVENTOUT
                                 PA5                                                                      I2S3_WS                                                                                                       EVENTOUT
                                 PA6                                                                                                                                                      F           C
                   Port A PA7
                                              TIM2_CH1_E             TIM8_CH1N              SPI1_SCK                                                        OTG_HS_ULPI_
                                                     TR              TIM8_BKIN              SPI1_MISO                                                                CK

DocID022152 Rev 4                              TIM1_BKIN                                                                                       TIM13_CH1                                              DCMI_PIXCK

                                              TIM1_CH1N              TIM8_CH1N              SPI1_MOSI                                          TIM14_CH1                  ETH_MII _RX_DV
                                                                                                                                                                               ETH_RMII
                                                                                                                                                                               _CRS_DV

                         PA8          MCO1    TIM1_CH1                            I2C3_SCL                                                                  OTG_FS_SOF

                         PA9                  TIM1_CH2                            I2C3_SMB                              USART1_TX                                                                     DCMI_D0
                                                                                        A

                   PA10                       TIM1_CH3                                                                  USART1_RX                           OTG_FS_ID                                 DCMI_D1
                   PA11                       TIM1_CH4                                                                  USART1_CTS                          OTG_FS_DM
                   PA12                       TIM1_ETR                                                                  USART1_RTS             CAN1_RX      OTG_FS_DP
                   PA13                                                                                                                        CAN1_TX
                                              TIM 2_CH1
                   PA14               JTMS-   TIM 2_ETR                                                                                                                                                                 EVENTOUT  STM32F405xx, STM32F407xx
                                      SWDIO                                                                                                                                                                             EVENTOUT

                                       JTCK-
                                      SWCLK

                   PA15               JTDI                                                  SPI1_NSS      SPI3_NSS/
                                                                                                           I2S3_WS
                                                                                                               Table 9. Alternate function mapping (continued)                                                                                    STM32F405xx, STM32F407xx

                                     AF0     AF1           AF2    AF3          AF4               AF5           AF6           AF7          AF8                   AF9          AF10          AF11            AF12        AF13
                                     SYS    TIM1/2      TIM3/4/5                                                                                                                                                       DCMI
                   Port                                TIM3_CH3   TIM8/9/10/1                     SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/                       FSMC/SDIO/             AF14  AF15
                                                       TIM3_CH4          1                       I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS                          OTG_FS
                                                                               I2C1/2/3                                                                         TIM12/13/14                ETH
                                                       TIM3_CH1
                         PB0                TIM1_CH2N  TIM3_CH2   TIM8_CH2N                                                                                                  OTG_HS_ULPI_  ETH _MII_RXD2                                EVENTOUT
                                                       TIM4_CH1   TIM8_CH3N                                                                                                           D1                                                EVENTOUT
                                                       TIM4_CH2                                                                                                                                                                         EVENTOUT
                         PB1                TIM1_CH3N  TIM4_CH3                                                                                                              OTG_HS_ULPI_  ETH _MII_RXD3
                                                       TIM4_CH4                                                                                                                       D2

                         PB2                                                                     SPI1_SCK      SPI3_SCK                                                                                                                 EVENTOUT
                                                                                                                I2S3_CK
                                       JTDO/
                         PB3 TRACES TIM2_CH2                                                     SPI1_MISO     SPI3_MISO     I2S3ext_SD                                                                                                 EVENTOUT
                                                                                                                             USART1_TX                                                                                                  EVENTOUT
                                        WO                                                                     SPI3_MOSI     USART1_RX                                                                                                  EVENTOUT
                                                                                                                I2S3_SD                                                                                                                 EVENTOUT
                         PB4 NJTRST                                                                                          USART3_TX                                                                                                  EVENTOUT
                                                                                                                                                                                                                                        EVENTOUT
                         PB5                                                   I2C1_SMB          SPI1_MOSI                                                      CAN2_RX      OTG_HS_ULPI_  ETH _PPS_OUT                 DCMI_D10        EVENTOUT
                                                                                     A                                                                                                D7
                                                                                                                                                                                                                         DCMI_D5        EVENTOUT
                         PB6                                                   I2C1_SCL                                                                         CAN2_TX                                                DCMI_VSYN
                                                                                                                                                                                                                                        EVENTOUT
                                PB7                                            I2C1_SDA                                                                                                                    FSMC_NL            C         EVENTOUT
                   Port B PB8                                                                                                                                                                              SDIO_D4       DCMI_D6        EVENTOUT
DocID022152 Rev 4                                                 TIM10_CH1 I2C1_SCL                                                                            CAN1_RX                    ETH _MII_TXD3                                EVENTOUT
                                                                  TIM11_CH1 I2C1_SDA
                         PB9                                                                     SPI2_NSS                                                       CAN1_TX                                    SDIO_D5     DCMI_D7
                                                                                       I2C2_SCL  I2S2_WS
                   PB10                     TIM2_CH3                                                                                                                         OTG_HS_ULPI_  ETH_ MII_RX_ER
                                                                                                 SPI2_SCK                                                                             D3
                                                                                                  I2S2_CK

                   PB11                     TIM2_CH4                           I2C2_SDA                                      USART3_RX                                       OTG_HS_ULPI_  ETH _MII_TX_EN
                                                                                                                                                                                      D4            ETH

                                                                                                                                                                                             _RMII_TX_EN

                   PB12                     TIM1_BKIN                          I2C2_SMB          SPI2_NSS                    USART3_CK                          CAN2_RX      OTG_HS_ULPI_ ETH _MII_TXD0    OTG_HS_ID
                                                                                     A           I2S2_WS                     USART3_CTS
                                                                                                                             USART3_RTS                                      D5            ETH _RMII_TXD0

                   PB13                     TIM1_CH1N                                            SPI2_SCK                                                       CAN2_TX      OTG_HS_ULPI_ ETH _MII_TXD1
                                                                                                  I2S2_CK
                                                                                                                                                                             D6            ETH _RMII_TXD1

                   PB14                     TIM1_CH2N             TIM8_CH2N                      SPI2_MISO     I2S2ext_SD                                       TIM12_CH1                                  OTG_HS_DM
                   PB15                     TIM1_CH3N
                                     RTC_                         TIM8_CH3N                      SPI2_MOSI                                                      TIM12_CH2                                  OTG_HS_DP                              Pinouts and pin description
                                     REFIN                                                        I2S2_SD

61/185
62/185                                                                                             Table 9. Alternate function mapping (continued)                                                                                  Pinouts and pin description

                                     AF0    AF1        AF2    AF3          AF4       AF5           AF6           AF7          AF8                   AF9          AF10          AF11            AF12        AF13
                                     SYS   TIM1/2   TIM3/4/5                                                                                                                                               DCMI
                   Port                                       TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/                       FSMC/SDIO/           AF14  AF15
                                                   TIM3_CH1          1               I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS                          OTG_FS
                                                   TIM3_CH2                I2C1/2/3                                                                 TIM12/13/14                ETH
                                                   TIM3_CH3
                         PC0                       TIM3_CH4                                                                                                      OTG_HS_ULPI_                                             EVENTOUT
                         PC1                                                                                                                                             STP                                              EVENTOUT
                         PC2                                                                                                                                                                                              EVENTOUT
                                                                                                                                                                               ETH_MDC
                                                                                                                                                                                                                          EVENTOUT
                                                                                     SPI2_MISO I2S2ext_SD                                                        OTG_HS_ULPI_  ETH _MII_TXD2
                                                                                                                                                                         DIR                                              EVENTOUT
                                                                                     SPI2_MOSI
                         PC3                                                          I2S2_SD                                                                    OTG_HS_ULPI_        ETH                                  EVENTOUT
                                                                                                                                                                         NXT   _MII_TX_CLK                                EVENTOUT
                                                                                                                                                                                                                          EVENTOUT
                         PC4                                                                                                                                                    ETH_MII_RXD0                              EVENTOUT
                                                                                                                                                                               ETH_RMII_RXD0                              EVENTOUT
                                                                                                                                                                                                                          EVENTOUT
                         PC5                                                                                                                                                    ETH _MII_RXD1                             EVENTOUT
                                                                                                                                                                               ETH _RMII_RXD1                             EVENTOUT
                                                                                                                                                                                                                          EVENTOUT
DocID022152 Rev 4               PC6                           TIM8_CH1               I2S2_MCK       I2S3_MCK                  USART6_TX                                                        SDIO_D6     DCMI_D0        EVENTOUT
                   Port C PC7                                 TIM8_CH2               I2S_CKIN                                 USART6_RX                                                        SDIO_D7     DCMI_D1        EVENTOUT
                                                              TIM8_CH3                             SPI3_SCK/                  USART6_CK                                                        SDIO_D0     DCMI_D2
                                PC8                           TIM8_CH4 I2C3_SDA                      I2S3_CK                                                                                   SDIO_D1     DCMI_D3
                                PC9  MCO2                                                                                                                                                                  DCMI_D8
                                                                                                   SPI3_MISO/                                                                                              DCMI_D4
                   PC10                                                                            SPI3_MOSI     USART3_TX/ UART4_TX                                                           SDIO_D2     DCMI_D9

                   PC11                                                              I2S3ext_SD      I2S3_SD     USART3_RX UART4_RX                                                            SDIO_D3

                   PC12                                                                                          USART3_CK UART5_TX                                                            SDIO_CK

                   PC13
                   PC14
                   PC15

                                                                                                                                                                                                                                    STM32F405xx, STM32F407xx
                                                                                                   Table 9. Alternate function mapping (continued)                                                                    STM32F405xx, STM32F407xx

                                      AF0   AF1        AF2    AF3          AF4       AF5           AF6           AF7          AF8                   AF9            AF10   AF11       AF12   AF13
                                      SYS  TIM1/2   TIM3/4/5                                                                                                              ETH               DCMI
                   Port                            TIM3_ETR   TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/        FSMC/SDIO/            AF14  AF15
                                                                     1               I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS           OTG_FS
                                                   TIM4_CH1                I2C1/2/3                                                                 TIM12/13/14
                                                   TIM4_CH2
                                PD0                TIM4_CH3                                                                                         CAN1_RX                       FSMC_D2                   EVENTOUT
                                PD1                TIM4_CH4                                                                                         CAN1_TX                       FSMC_D3                   EVENTOUT
                                PD2                                                                                                                                              SDIO_CMD                   EVENTOUT
                                PD3                                                                                           UART5_RX                                           FSMC_CLK   DCMI_D11        EVENTOUT
                                PD4                                                                                                                                              FSMC_NOE                   EVENTOUT
                                PD5                                                                              USART2_CTS                                                      FSMC_NWE                   EVENTOUT
                                PD6                                                                              USART2_RTS                                                     FSMC_NWAIT                  EVENTOUT
                                                                                                                  USART2_TX                                                      FSMC_NE1/
                                PD7                                                                              USART2_RX                                                      FSMC_NCE2                   EVENTOUT
                   Port D                                                                                                                                                         FSMC_D13
                                                                                                                 USART2_CK                                                        FSMC_D14                  EVENTOUT
                                PD8                                                                                                                                               FSMC_D15                  EVENTOUT
DocID022152 Rev 4               PD9                                                                               USART3_TX                                                       FSMC_A16                  EVENTOUT
                                PD10                                                                             USART3_RX                                                        FSMC_A17                  EVENTOUT
                                PD11                                                                             USART3_CK                                                        FSMC_A18                  EVENTOUT
                                PD12                                                                             USART3_CTS                                                       FSMC_D0                   EVENTOUT
                                PD13                                                                             USART3_RTS                                                       FSMC_D1                   EVENTOUT
                                PD14                                                                                                                                                                        EVENTOUT
                                PD15

63/185                                                                                                                                                                                                                Pinouts and pin description
64/185                                                                                                   Table 9. Alternate function mapping (continued)                                                                                        Pinouts and pin description

                                     AF0       AF1           AF2    AF3          AF4       AF5           AF6           AF7          AF8                   AF9            AF10   AF11       AF12                        AF13
                                     SYS      TIM1/2      TIM3/4/5                                                                                                              ETH                                    DCMI
                   Port                                  TIM4_ETR   TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/        FSMC/SDIO/                                AF14  AF15
                                                                           1               I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS           OTG_FS
                                                                                 I2C1/2/3                                                                 TIM12/13/14

                         PE0                                                                                                                                                                                FSMC_NBL0  DCMI_D2        EVENTOUT
                                                                                                                                                                                                            FSMC_NBL1  DCMI_D3        EVENTOUT
                         PE1
                                                                                                                                                                                ETH _MII_TXD3 FSMC_A23                 DCMI_D4        EVENTOUT
                         PE2         TRACECL                                                                                                                                                                           DCMI_D6
                                           K                                                                                                                                                                 FSMC_A19  DCMI_D7        EVENTOUT
                                                                                                                                                                                                             FSMC_A20                 EVENTOUT
                         PE3 TRACED0                                                                                                                                                                         FSMC_A21                 EVENTOUT
                                                                                                                                                                                                             FSMC_A22                 EVENTOUT
                         PE4 TRACED1                                                                                                                                                                          FSMC_D4                 EVENTOUT
                                                                                                                                                                                                              FSMC_D5                 EVENTOUT
                         PE5 TRACED2                                TIM9_CH1                                                                                                                                  FSMC_D6                 EVENTOUT
                                                                    TIM9_CH2                                                                                                                                  FSMC_D7                 EVENTOUT
                         PE6 TRACED3                                                                                                                                                                          FSMC_D8                 EVENTOUT
                                                                                                                                                                                                              FSMC_D9                 EVENTOUT
                   Port E PE7                  TIM1_ETR                                                                                                                                                      FSMC_D10                 EVENTOUT
                                PE8           TIM1_CH1N                                                                                                                                                      FSMC_D11                 EVENTOUT
                                                                                                                                                                                                             FSMC_D12                 EVENTOUT
                         PE9                  TIM1_CH1

DocID022152 Rev 4  PE10                       TIM1_CH2N

                   PE11                       TIM1_CH2

                   PE12                       TIM1_CH3N

                   PE13                       TIM1_CH3

                   PE14                       TIM1_CH4

                   PE15                       TIM1_BKIN

                                                                                                                                                                                                                                                STM32F405xx, STM32F407xx
                                                                                                  Table 9. Alternate function mapping (continued)                                                                                 STM32F405xx, STM32F407xx

                                      AF0   AF1       AF2    AF3          AF4       AF5           AF6           AF7          AF8                   AF9            AF10   AF11       AF12   AF13
                                      SYS  TIM1/2  TIM3/4/5                                                                                                              ETH               DCMI
                   Port                                      TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/        FSMC/SDIO/                         AF14  AF15
                                                                    1               I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS           OTG_FS
                                                                          I2C1/2/3                                                                 TIM12/13/14

                                PF0                                       I2C2_SDA                                                                                                FSMC_A0                               EVENTOUT
                                PF1                                                                                                                                               FSMC_A1                               EVENTOUT
                                                                          I2C2_SCL
                                PF2                                                                                                                                               FSMC_A2                               EVENTOUT
                                                                             I2C2_
                                PF3                                         SMBA                                                                                                  FSMC_A3                               EVENTOUT
                                PF4                                                                                                                                               FSMC_A4                               EVENTOUT
                                PF5                          TIM10_CH1                                                                                                            FSMC_A5                               EVENTOUT
                                PF6                          TIM11_CH1                                                                                                         FSMC_NIORD                               EVENTOUT
                                PF7                                                                                                                                            FSMC_NREG                                EVENTOUT
DocID022152 Rev 4  Port F                                                                                                                          TIM13_CH1
                                PF8                                                                                                                TIM14_CH1                       FSMC_                                EVENTOUT
                                                                                                                                                                                   NIOWR
                                PF9                                                                                                                                              FSMC_CD                                EVENTOUT
                                PF10                                                                                                                                            FSMC_INTR                               EVENTOUT
                                PF11                                                                                                                                                                                    EVENTOUT
                                PF12                                                                                                                                                                    DCMI_D12        EVENTOUT
                                PF13                                                                                                                                              FSMC_A6                               EVENTOUT
                                PF14                                                                                                                                              FSMC_A7                               EVENTOUT
                                PF15                                                                                                                                              FSMC_A8                               EVENTOUT
                                                                                                                                                                                  FSMC_A9

65/185                                                                                                                                                                                                                            Pinouts and pin description
66/185                                                                                            Table 9. Alternate function mapping (continued)                                                                              Pinouts and pin description

                                      AF0   AF1       AF2    AF3          AF4       AF5           AF6           AF7          AF8                   AF9            AF10   AF11                 AF12   AF13
                                      SYS  TIM1/2  TIM3/4/5                                                                                                              ETH                         DCMI
                   Port                                      TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/                  FSMC/SDIO/            AF14  AF15
                                                                    1               I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS                     OTG_FS
                                                                          I2C1/2/3                                                                 TIM12/13/14

                                PG0                                                                                          USART6_CK                                                   FSMC_A10                    EVENTOUT
                                PG1                                                                                            USART6_                                                   FSMC_A11                    EVENTOUT
                                PG2                                                                                               RTS                                                    FSMC_A12                    EVENTOUT
                                PG3                                                                                                                                                      FSMC_A13                    EVENTOUT
                                PG4                                                                                          USART6_RX                                                   FSMC_A14                    EVENTOUT
                                PG5                                                                                                                                                      FSMC_A15                    EVENTOUT
                                PG6                                                                                            USART6_                                                   FSMC_INT2                   EVENTOUT
                                PG7                                                                                               RTS                                                    FSMC_INT3                   EVENTOUT
                                PG8                                                                                                                                                                                  EVENTOUT
                                                                                                                             UART6_CTS                                   ETH _PPS_OUT                                EVENTOUT
                   Port G PG9                                                                                                USART6_TX
DocID022152 Rev 4                                                                                                                                                                        FSMC_NE2/                   EVENTOUT
                                PG10                                                                                           USART6_                                                   FSMC_NCE3
                                                                                                                                  CTS                                                                                EVENTOUT
                                                                                                                                                                                           FSMC_
                                                                                                                                                                                          NCE4_1/                    EVENTOUT
                                                                                                                                                                                         FSMC_NE3                    EVENTOUT
                                                                                                                                                                                                                     EVENTOUT
                   PG11                                                                                                                                                  ETH _MII_TX_EN  FSMC_NCE4_                  EVENTOUT
                   PG12                                                                                                                                                     ETH _RMII_            2
                   PG13                                                                                                                                                         TX_EN
                   PG14
                   PG15                                                                                                                                                                  FSMC_NE4

                                                                                                                                                                          ETH _MII_TXD0  FSMC_A24
                                                                                                                                                                         ETH _RMII_TXD0  FSMC_A25

                                                                                                                                                                          ETH _MII_TXD1
                                                                                                                                                                         ETH _RMII_TXD1

                                                                                                                                                                                                     DCMI_D13

                                                                                                                                                                                                                               STM32F405xx, STM32F407xx
                                                                                                           Table 9. Alternate function mapping (continued)                                                                                   STM32F405xx, STM32F407xx

                                      AF0   AF1        AF2    AF3          AF4               AF5           AF6           AF7          AF8                   AF9          AF10          AF11           AF12        AF13
                                      SYS  TIM1/2   TIM3/4/5
                   Port                                       TIM8/9/10/1                     SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/                      FSMC/SDIO/             AF14  AF15
                                                   TIM5_CH1          1                       I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS                         OTG_FS
                                                   TIM5_CH2                I2C1/2/3                                                                         TIM12/13/14                ETH                        DCMI
                                                   TIM5_CH3
                                PH0                                                                                                                                                    ETH _MII_CRS                                EVENTOUT
                                PH1                                                                                                                                                    ETH _MII_COL                                EVENTOUT
                                PH2                                                                                                                                                                                                EVENTOUT
                                PH3                                                I2C2_SCL                                                                              OTG_HS_ULPI_                                              EVENTOUT
                                                                                   I2C2_SDA                                                                                      NXT                                               EVENTOUT
                                PH4                                               I2C2_SMB                                                                                                                                         EVENTOUT
                                                                                                                                                            TIM12_CH1                  ETH _MII_RXD2                               EVENTOUT
                                PH5                                                      A                                                                                             ETH _MII_RXD3                               EVENTOUT
                                                                                   I2C3_SCL                                                                                                                                        EVENTOUT
DocID022152 Rev 4               PH6                                                I2C3_SDA                                                                 TIM12_CH2                                             DCMI_HSYN
                                                                                  I2C3_SMB                                                                                                                               C         EVENTOUT
                                PH7                                                                                                                         CAN1_TX                                                                EVENTOUT
                   Port H                                                                A                                                                                                                          DCMI_D0        EVENTOUT
                                                                                                                                                                                                                    DCMI_D1        EVENTOUT
                                PH8                           TIM8_CH1N                                                                                                                                             DCMI_D2        EVENTOUT
                                                              TIM8_CH2N                                                                                                                                             DCMI_D3        EVENTOUT
                                PH9                           TIM8_CH3N                                                                                                                                                            EVENTOUT
                                                                                                                                                                                                                    DCMI_D4
                                PH10                                                                                                                                                                               DCMI_D11
                                PH11
                                PH12
                                PH13
                                PH14
                                PH15

67/185                                                                                                                                                                                                                                       Pinouts and pin description
68/185                                                                                             Table 9. Alternate function mapping (continued)                                                                                                      Pinouts and pin description

                                      AF0   AF1        AF2    AF3          AF4       AF5           AF6           AF7          AF8                   AF9          AF10     AF11                                    AF12        AF13
                                      SYS  TIM1/2   TIM3/4/5
                   Port                            TIM5_CH4   TIM8/9/10/1             SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/                 CAN1/     OTG_FS/                                          FSMC/SDIO/            AF14  AF15
                                                                     1               I2S2/I2S2ext       I2S3        I2S3ext   USART6                   CAN2/     OTG_HS                                             OTG_FS
                                                                           I2C1/2/3                                                                 TIM12/13/14           ETH                                                 DCMI

                                PI0                           TIM8_CH4               SPI2_NSS      I2S2ext_SD                                                                                                                 DCMI_D13        EVENTOUT
                                                              TIM8_ETR                I2S2_WS
                                PI1                           TIM8_BKIN                                                                                                                                                       DCMI_D8         EVENTOUT
                                PI2                           TIM8_CH1               SPI2_SCK                                                                                                                                 DCMI_D9         EVENTOUT
                                PI3                           TIM8_CH2                I2S2_CK                                                                                                                                 DCMI_D10        EVENTOUT
                                PI4                           TIM8_CH3                                                                                                                                                        DCMI_D5         EVENTOUT
                   Port I PI5                                                        SPI2_MISO                                                                                                                                                EVENTOUT
                                PI6                                                                                                                                                                                             DCMI_         EVENTOUT
                                PI7                                                  SPI2_MOSI                                                                                                                                  VSYNC         EVENTOUT
                                PI8                                                   I2S2_SD                                                                                                                                 DCMI_D6         EVENTOUT
                                PI9                                                                                                                                                                                           DCMI_D7         EVENTOUT
                                PI10                                                                                                                                                                                                          EVENTOUT
DocID022152 Rev 4               PI11                                                                                                                CAN1_RX                                                                                   EVENTOUT

                                                                                                                                                                                                  ETH _MII_RX_ER

                                                                                                                                                                       OTG_HS_ULPI_
                                                                                                                                                                                DIR

                                                                                                                                                                                                                                                        STM32F405xx, STM32F407xx
STM32F405xx, STM32F407xx                                                                                                   Memory mapping

4                Memory mapping

                 The memory map is shown in Figure 18.

                                       Figure 18. STM32F40x memory map

                                                                                                           Reserved        0xE010 0000 - 0xFFFF FFFF
                                                                                           CORTEX-M4 internal peripherals  0xE000 0000 - 0xE00F FFFF

                                                                                                           Reserved        0xA000 1000 - 0xDFFF FFFF
                                                                                                                           0xA000 0FFF
                                                                                                        AHB3
                                                                                                     Reserved              0x6000 0000
                                                                                                                           0x5006 0C00 - 0x5FFF FFFF
                                                                                                                           0x5006 0BFF

0xFFFF FFFF      512-Mbyte                                                                    AHB2                         0x5000 0000
                    block 7                                                                Reserved                        0x4008 0000 - 0x4FFF FFFF
0xE000 0000
0xDFFF FFFF      Cortex-M4's                                                                                               0x4007 FFFF
                    internal

                 peripherals

                          512-Mbyte                                                        AHB1
                             block 6

                           Not used

    0xC000 0000
   0xBFFF FFFF

                          512-Mbyte
                             block 5

                       FSMC registers

   0xA000 0000
   0x9FFF FFFF

                          512-Mbyte

                 block 4                                                                                                   0x4002 000
                                                                                                                           0x4001 5800 - 0x4001 FFFF
                 FSMC bank 3                                                               Reserved                        0x4001 57FF

    0x8000 0000   & bank4
   0x7FFF FFFF   512-Mbyte

                 block 3

                 FSMC bank1

    0x6000 0000  & bank2
   0x5FFF FFFF

                 512-Mbyte                                                                 APB2

                 block 2

                 Peripherals

    0x4000 0000
   0x3FFF FFFF

                 512-Mbyte                       Reserved     0x2002 0000 - 0x3FFF FFFF                                    0x4001 0000
                   block 1                                    0x2001 C000 - 0x2001 FFFF                                    0x4000 7800 - 0x4000 FFFF
                   SRAM                  SRAM (16 KB aliased  0x2000 0000 - 0x2001 BFFF                                    0x4000 7FFF
                                             by bit-banding)
    0x2000 0000                                                                            Reserved
   0x1FFF FFFF                         SRAM (112 KB aliased
    0x0000 0000  512-Mbyte                  by bit-banding)
                   block 0
                    Code

                                         Reserved             0x1FFF C008 - 0x1FFF FFFF
                                       Option Bytes           0x1FFF C000 - 0x1FFF C007
                                        Reserved              0x1FFF 7A10 - 0x1FFF 7FFF

                                       System memory + OTP 0x1FFF 0000 - 0x1FFF 7A0F

                                       Reserved               0x1001 0000 - 0x1FFE FFFF

                                         CCM data RAM                                      APB1
                                       (64 KB data SRAM)
                                                              0x1000 0000 - 0x1000 FFFF

                                       Reserved               0x0810 0000 - 0x0FFF FFFF

                                       Flash                  0x0800 0000 - 0x080F FFFF

                                       Reserved               0x0010 0000 - 0x07FF FFFF

                                          Aliased to Flash, system                                                         0x4000 0000
                                       memory or SRAM depending 0x0000 0000 - 0x000F FFFF

                                              on the BOOT pins

                                                                                                                                        ai18513f

                                                     DocID022152 Rev 4                                                                  69/185
Memory mapping                                        STM32F405xx, STM32F407xx

                           Table 10. STM32F40x register boundary addresses

                    Bus    Boundary address                      Peripheral
                Cortex-M4
                           0xE00F FFFF - 0xFFFF FFFF  Reserved
                   AHB3    0xE000 0000 - 0xE00F FFFF  Cortex-M4 internal peripherals
                           0xA000 1000 - 0xDFFF FFFF  Reserved
                   AHB2    0xA000 0000 - 0xA000 0FFF  FSMC control register

                           0x9000 0000 - 0x9FFF FFFF FSMC bank 4

                           0x8000 0000 - 0x8FFF FFFF  FSMC bank 3
                           0x7000 0000 - 0x7FFF FFFF  FSMC bank 2
                           0x6000 0000 - 0x6FFF FFFF  FSMC bank 1
                           0x5006 0C00- 0x5FFF FFFF   Reserved

                           0x5006 0800 - 0x5006 0BFF  RNG
                           0x5005 0400 - 0x5006 07FF  Reserved
                           0x5005 0000 - 0x5005 03FF  DCMI
                           0x5004 0000- 0x5004 FFFF   Reserved

                           0x5000 0000 - 0x5003 FFFF USB OTG FS

                           0x4008 0000- 0x4FFF FFFF Reserved

70/185                     DocID022152 Rev 4
STM32F405xx, STM32F407xx                                          Memory mapping

Table 10. STM32F40x register boundary addresses (continued)

Bus                       Boundary address                    Peripheral

                          0x4004 0000 - 0x4007 FFFF USB OTG HS

                          0x4002 9400 - 0x4003 FFFF Reserved

                          0x4002 9000 - 0x4002 93FF

                          0x4002 8C00 - 0x4002 8FFF

                          0x4002 8800 - 0x4002 8BFF ETHERNET MAC

                          0x4002 8400 - 0x4002 87FF

        &n