datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

STM32F407VE

器件型号:STM32F407VE
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

STM32F407VE器件文档内容

                                            STM32F405xx
                                            STM32F407xx

ARM Cortex-M4 32b MCU+FPU, 210DMIPS, up to 1MB Flash/192+4KB RAM,
USB OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 15 comm. interfaces & camera

Features                                                                                                  FBGA

Core: ARM 32-bit CortexTM-M4 CPU with FPU,         LQFP64 (10 10 mm)    WLCSP90                         UFBGA176
    Adaptive real-time accelerator (ART             LQFP100 (14 14 mm)                                  (10 10 mm)
    AcceleratorTM) allowing 0-wait state execution  LQFP144 (20 20 mm)
    from Flash memory, frequency up to 168 MHz,     LQFP176 (24 24 mm)
    memory protection unit, 210 DMIPS/
    1.25 DMIPS/MHz (Dhrystone 2.1), and DSP          Up to 140 I/O ports with interrupt capability
    instructions
                                                         Up to 136 fast I/Os up to 84 MHz
Memories                                                Up to 138 5 V-tolerant I/Os
    Up to 1 Mbyte of Flash memory
    Up to 192+4 Kbytes of SRAM including 64-       Up to 15 communication interfaces
        Kbyte of CCM (core coupled memory) data          Up to 3 I2C interfaces (SMBus/PMBus)
        RAM                                              Up to 4 USARTs/2 UARTs (10.5 Mbit/s,
    Flexible static memory controller                     ISO 7816 interface, LIN, IrDA, modem
        supporting Compact Flash, SRAM,                     control)
        PSRAM, NOR and NAND memories                     Up to 3 SPIs (37.5 Mbits/s), 2 with muxed
                                                            full-duplex I2S to achieve audio class
LCD parallel interface, 8080/6800 modes                    accuracy via internal audio PLL or external
                                                            clock
Clock, reset and supply management                      2 CAN interfaces (2.0B Active)
    1.8 V to 3.6 V application supply and I/Os         SDIO interface
    POR, PDR, PVD and BOR
    4-to-26 MHz crystal oscillator                 Advanced connectivity
    Internal 16 MHz factory-trimmed RC (1%
        accuracy)                                        USB 2.0 full-speed device/host/OTG
    32 kHz oscillator for RTC with calibration            controller with on-chip PHY
    Internal 32 kHz RC with calibration
                                                         USB 2.0 high-speed/full-speed
Low power                                                  device/host/OTG controller with dedicated
                                                            DMA, on-chip full-speed PHY and ULPI
    Sleep, Stop and Standby modes
    VBAT supply for RTC, 2032 bit backup             10/100 Ethernet MAC with dedicated DMA:
                                                            supports IEEE 1588v2 hardware, MII/RMII
        registers + optional 4 KB backup SRAM
                                                     8- to 14-bit parallel camera interface up to
312-bit, 2.4 MSPS A/D converters: up to 24            54 Mbytes/s
    channels and 7.2 MSPS in triple interleaved
    mode                                             True random number generator

212-bit D/A converters                             CRC calculation unit

General-purpose DMA: 16-stream DMA                  96-bit unique ID
    controller with FIFOs and burst support
                                                     RTC: subsecond accuracy, hardware calendar
Up to 17 timers: up to twelve 16-bit and two 32-
    bit timers up to 168 MHz, each with up to 4     Table 1.       Device summary
    IC/OC/PWM or pulse counter and quadrature
    (incremental) encoder input                         Reference                            Part number

Debug mode                                         STM32F405xx STM32F405RG, STM32F405VG, STM32F405ZG
    Serial wire debug (SWD) & JTAG interfaces
    Cortex-M4 Embedded Trace MacrocellTM          STM32F407xx    STM32F407VG, STM32F407IG, STM32F407ZG,
                                                                   STM32F407VE, STM32F407ZE, STM32F407IE
1. The WLCSP90 package will soon be available.

January 2012  Doc ID 022152 Rev 2                                                                         1/167

                                                                                                          www.st.com    1
Contents                       STM32F405xx, STM32F407xx

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

       2.1 Full compatibility throughout the family . . . . . . . . . . . . . . . . . . . . . . . . . . 14

       2.2 Device overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

                 2.2.1 ARM CortexTM-M4F core with embedded Flash and SRAM . . . . . . . . 18

          2.2.2 Adaptive real-time memory accelerator (ART AcceleratorTM) . . . . . . . . 18

          2.2.3 Memory protection unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          2.2.4 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.5 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . 19

          2.2.6 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.7 Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.8 DMA controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2.9 Flexible static memory controller (FSMC) . . . . . . . . . . . . . . . . . . . . . . . 21

          2.2.10 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 21

          2.2.11 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . 21

          2.2.12 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.13 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.14 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

          2.2.15 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

          2.2.16 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

          2.2.17 Real-time clock (RTC), backup SRAM and backup registers . . . . . . . . 26

          2.2.18 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          2.2.19 VBAT operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
          2.2.20 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

          2.2.21 Inter-integrated circuit interface (IC) . . . . . . . . . . . . . . . . . . . . . . . . . . 31

          2.2.22 Universal synchronous/asynchronous receiver transmitters (USART) . 31

          2.2.23 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
          2.2.24 Inter-integrated sound (I2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

          2.2.25 Audio PLL (PLLI2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

          2.2.26 Secure digital input/output interface (SDIO) . . . . . . . . . . . . . . . . . . . . . 33

          2.2.27 Ethernet MAC interface with dedicated DMA and IEEE 1588 support . 33

          2.2.28 Controller area network (bxCAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

          2.2.29 Universal serial bus on-the-go full-speed (OTG_FS) . . . . . . . . . . . . . . . 34

2/167     Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Contents

   2.2.30  Universal serial bus on-the-go high-speed (OTG_HS) . . . . . . . . . . . . . 34
   2.2.31  Digital camera interface (DCMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
   2.2.32  Random number generator (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
   2.2.33  General-purpose input/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . 35
   2.2.34  Analog-to-digital converters (ADCs) . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
   2.2.35  Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
   2.2.36  Digital-to-analog converter (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
   2.2.37  Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 36
   2.2.38  Embedded Trace MacrocellTM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

3  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

4  Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

5  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   5.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

   5.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

   5.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

   5.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

   5.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

   5.3.2 VCAP1/VCAP2 external capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

   5.3.3 Operating conditions at power-up / power-down (regulator ON) . . . . . . 68

   5.3.4 Operating conditions at power-up / power-down (regulator OFF) . . . . . 68

   5.3.5 Embedded reset and power control block characteristics . . . . . . . . . . . 69

   5.3.6 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

   5.3.7 Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

   5.3.8 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

   5.3.9 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

   5.3.10 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

   5.3.11 PLL spread spectrum clock generation (SSCG) characteristics . . . . . . 92

   5.3.12 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

                          Doc ID 022152 Rev 2  3/167
Contents                               STM32F405xx, STM32F407xx

          5.3.13  EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
          5.3.14  Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . . 97
          5.3.15  I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
          5.3.16  I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
          5.3.17  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
          5.3.18  TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
          5.3.19  Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
          5.3.20  12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
          5.3.21  Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
          5.3.22  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
          5.3.23  Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
          5.3.24  DAC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
          5.3.25  FSMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
          5.3.26  Camera interface (DCMI) timing specifications . . . . . . . . . . . . . . . . . . 144
          5.3.27  SD/SDIO MMC card host interface (SDIO) characteristics . . . . . . . . . 144
          5.3.28  RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

          6.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

          6.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

7         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

Appendix A Application block diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154

               A.1 Main applications versus package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
               A.2 Application example with regulator OFF . . . . . . . . . . . . . . . . . . . . . . . . . 155
               A.3 USB OTG full speed (FS) interface solutions . . . . . . . . . . . . . . . . . . . . . 156
               A.4 USB OTG high speed (HS) interface solutions . . . . . . . . . . . . . . . . . . . . 158
               A.5 Complete audio player solutions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
               A.6 Ethernet interface solutions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

8         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

4/167             Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F405xx and STM32F407xx: features and peripheral counts. . . . . . . . . . . . . . . . . . 12
Table 3.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Table 4.   USART feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 5.   Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 6.   STM32F40x pin and ball definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Table 7.   Alternate function mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 8.   Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 9.   Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 10.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 11.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 12.  Limitations depending on the operating power supply range . . . . . . . . . . . . . . . . . . . . . . . 67
Table 13.  VCAP1/VCAP2 operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 14.  Operating conditions at power-up / power-down (regulator ON) . . . . . . . . . . . . . . . . . . . . 68
Table 15.  Operating conditions at power-up / power-down (regulator OFF). . . . . . . . . . . . . . . . . . . . 68
Table 16.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 17.  Typical and maximum current consumption in Run mode, code with data processing
           running from Flash memory (ART accelerator disabled) . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 18.  Typical and maximum current consumption in Run mode, code with data processing
           running from Flash memory (ART accelerator enabled) or RAM . . . . . . . . . . . . . . . . . . . 72
Table 19.  Typical and maximum current consumption in Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 20.  Typical and maximum current consumptions in Stop mode . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 21.  Typical and maximum current consumptions in Standby mode . . . . . . . . . . . . . . . . . . . . . 76
Table 22.  Typical and maximum current consumptions in VBAT mode. . . . . . . . . . . . . . . . . . . . . . . . 77
Table 23.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 24.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table 25.  Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 26.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table 27.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table 28.  HSE 4-26 MHz oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 29.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Table 30.  HSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 31.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 32.  Main PLL characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 33.  PLLI2S (audio PLL) characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 34.  SSCG parameters constraint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Table 35.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Table 36.  Flash memory programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Table 37.  Flash memory programming with VPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 38.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 39.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Table 40.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Table 41.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Table 42.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 43.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 44.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 45.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Table 46.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

                          Doc ID 022152 Rev 2  5/167
List of tables                       STM32F405xx, STM32F407xx

Table 47.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Table 48.  Characteristics of TIMx connected to the APB1 domain . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 49.  Characteristics of TIMx connected to the APB2 domain . . . . . . . . . . . . . . . . . . . . . . . . . 105
Table 50.  I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Table 51.  SCL frequency (fPCLK1= 42 MHz.,VDD = 3.3 V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Table 52.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Table 53.  I2S characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Table 54.  USB OTG FS startup time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Table 55.  USB OTG FS DC electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Table 56.  USB OTG FS electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Table 57.  USB FS clock timing parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Table 58.  USB HS DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Table 59.  USB HS clock timing parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Table 60.  ULPI timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 61.  Ethernet DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 62.  Dynamics characteristics: Ethernet MAC signals for SMI. . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 63.  Dynamics characteristics: Ethernet MAC signals for RMII . . . . . . . . . . . . . . . . . . . . . . . . 117
Table 64.  Dynamics characteristics: Ethernet MAC signals for MII . . . . . . . . . . . . . . . . . . . . . . . . . 118
Table 65.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Table 66.  ADC accuracy at fADC = 30 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Table 67.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Table 68.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Table 69.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Table 70.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Table 71.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . . . . . . . . . . . . . . 127
Table 72.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . . . . . . . . . . . . . . 128
Table 73.  Asynchronous multiplexed PSRAM/NOR read timings. . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Table 74.  Asynchronous multiplexed PSRAM/NOR write timings . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Table 75.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Table 76.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Table 77.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . 134
Table 78.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Table 79.  Switching characteristics for PC Card/CF read and write cycles
           in attribute/common space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Table 80.  Switching characteristics for PC Card/CF read and write cycles
           in I/O space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Table 81.  Switching characteristics for NAND Flash read cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Table 82.  Switching characteristics for NAND Flash write cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Table 83.  DCMI characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Table 84.  SD / MMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Table 85.  RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Table 86.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package mechanical data . . . . . . . . . 147
Table 87.  LQPF100 14 x 14 mm 100-pin low-profile quad flat package mechanical data. . . . . . . 148
Table 88.  LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package mechanical data . . . . . . . 149
Table 89.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm mechanical data . 150
Table 90.  LQFP176, 24 x 24 mm, 144-pin low-profile quad flat package mechanical data . . . . . . . 151
Table 91.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Table 92.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Table 93.  Main applications versus package for STM32F407xx microcontrollers . . . . . . . . . . . . . . 154
Table 94.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

6/167           Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       List of figures

List of figures

Figure 1.   Compatible board design between STM32F10xx/STM32F4xx for LQFP64 . . . . . . . . . . . . 14
Figure 2.   Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
            for LQFP100 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figure 3.   Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
            for LQFP144 package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figure 4.   Compatible board design between STM32F2xx and STM32F4xx
            for LQFP176 package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figure 5.   STM32F40x block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Figure 6.   Multi-AHB matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figure 7.   Regulator ON/internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 8.   Startup in regulator OFF: slow VDD slope
            - power-down reset risen after VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . . . 26
Figure 9.   Startup in regulator OFF mode: fast VDD slope
            - power-down reset risen before VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . 26
Figure 10.  STM32F40x LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Figure 11.  STM32F40x LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figure 12.  STM32F40x LQFP144 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Figure 13.  STM32F40x LQFP176 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Figure 14.  STM32F40x UFBGA176 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Figure 15.  Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Figure 16.  Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 17.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 18.  Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Figure 19.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Figure 20.  External capacitor CEXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Figure 21.  Typical current consumption vs temperature, Run mode, code with data
            processing running from Flash (ART accelerator ON) or RAM, and peripherals OFF . . . . 73
Figure 22.  Typical current consumption vs temperature, Run mode, code with data
            processing running from Flash (ART accelerator ON) or RAM, and peripherals ON . . . . . 73
Figure 23.  Typical current consumption vs temperature, Run mode, code with data
            processing running from Flash (ART accelerator OFF) or RAM, and peripherals OFF . . . 74
Figure 24.  Typical current consumption vs temperature, Run mode, code with data
            processing running from Flash (ART accelerator OFF) or RAM, and peripherals ON . . . . 74
Figure 25.  Typical VBAT current consumption (LSE and RTC ON/backup RAM OFF) . . . . . . . . . . . . 77
Figure 26.  Typical VBAT current consumption (LSE and RTC ON/backup RAM ON) . . . . . . . . . . . . . 78
Figure 27.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 28.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 29.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Figure 30.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 31.  ACCLSI versus temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Figure 32.  PLL output clock waveforms in center spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 33.  PLL output clock waveforms in down spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 34.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Figure 35.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Figure 36.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Figure 37.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Figure 38.  SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Figure 39.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

                          Doc ID 022152 Rev 2  7/167
List of figures                       STM32F405xx, STM32F407xx

Figure 40.  I2S slave timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Figure 41.  I2S master timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Figure 42.  USB OTG FS timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . . . . . 114
Figure 43.  ULPI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Figure 44.  Ethernet SMI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Figure 45.  Ethernet RMII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Figure 46.  Ethernet MII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Figure 47.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Figure 48.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Figure 49.  Power supply and reference decoupling (VREF+ not connected to VDDA). . . . . . . . . . . . . 122
Figure 50.  Power supply and reference decoupling (VREF+ connected to VDDA). . . . . . . . . . . . . . . . 122
Figure 51.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 52.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms . . . . . . . . . . . . . . 127
Figure 53.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms . . . . . . . . . . . . . . 128
Figure 54.  Asynchronous multiplexed PSRAM/NOR read waveforms. . . . . . . . . . . . . . . . . . . . . . . . 129
Figure 55.  Asynchronous multiplexed PSRAM/NOR write waveforms . . . . . . . . . . . . . . . . . . . . . . . 130
Figure 56.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Figure 57.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Figure 58.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . 134
Figure 59.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Figure 60.  PC Card/CompactFlash controller waveforms for common memory read access . . . . . . 136
Figure 61.  PC Card/CompactFlash controller waveforms for common memory write access . . . . . . 137
Figure 62.  PC Card/CompactFlash controller waveforms for attribute memory read
            access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Figure 63.  PC Card/CompactFlash controller waveforms for attribute memory write
            access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Figure 64.  PC Card/CompactFlash controller waveforms for I/O space read access . . . . . . . . . . . . 139
Figure 65.  PC Card/CompactFlash controller waveforms for I/O space write access . . . . . . . . . . . . 140
Figure 66.  NAND controller waveforms for read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 67.  NAND controller waveforms for write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 68.  NAND controller waveforms for common memory read access . . . . . . . . . . . . . . . . . . . . 143
Figure 69.  NAND controller waveforms for common memory write access. . . . . . . . . . . . . . . . . . . . 143
Figure 70.  SDIO high-speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Figure 71.  SD default mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Figure 72.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 147
Figure 73.  Recommended footprint(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Figure 74.  LQFP100, 14 x 14 mm 100-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 148
Figure 75.  Recommended footprint(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Figure 76.  LQFP144, 20 x 20 mm, 144-pin low-profile quad
            flat package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 77.  Recommended footprint(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 78.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm, package outline . 150
Figure 79.  LQFP176 24 x 24 mm, 144-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 151
Figure 80.  Regulator OFF/internal reset ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Figure 81.  Regulator OFF/internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Figure 82.  USB controller configured as peripheral-only and used
            in Full speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Figure 83.  USB controller configured as host-only and used in full speed mode. . . . . . . . . . . . . . . . 156
Figure 84.  USB controller configured in dual mode and used in full speed mode . . . . . . . . . . . . . . . 157
Figure 85.  USB controller configured as peripheral, host, or dual-mode
            and used in high speed mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Figure 86.  Complete audio player solution 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

8/167            Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       List of figures

Figure 87.  Complete audio player solution 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Figure 88.  Audio player solution using PLL, PLLI2S, USB and 1 crystal . . . . . . . . . . . . . . . . . . . . . . 160
Figure 89.  Audio PLL (PLLI2S) providing accurate I2S clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
Figure 90.  Master clock (MCK) used to drive the external audio DAC. . . . . . . . . . . . . . . . . . . . . . . . 161
Figure 91.  Master clock (MCK) not used to drive the external audio DAC. . . . . . . . . . . . . . . . . . . . . 161
Figure 92.  MII mode using a 25 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Figure 93.  RMII with a 50 MHz oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Figure 94.  RMII with a 25 MHz crystal and PHY with PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

                          Doc ID 022152 Rev 2  9/167
Introduction                               STM32F405xx, STM32F407xx

1       Introduction

        This datasheet provides the description of the STM32F405xx and STM32F407xx lines of
        microcontrollers. For more details on the whole STMicroelectronics STM32TM family, please
        refer to Section 2.1: Full compatibility throughout the family.

        The STM32F405xx and STM32F407xx datasheet should be read in conjunction with the
        STM32F4xx reference manual.

        For information on programming, erasing and protection of the internal Flash memory,
        please refer to the STM32F4xx Flash programming manual (PM0081).

        The reference and Flash programming manuals are both available from the
        STMicroelectronics website www.st.com.

        For information on the CortexTM-M4 core please refer to the CortexTM-M4 Technical
        Reference Manual, available from the www.arm.com website at the following address:
        http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0439b/.

10/167                Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2  Description

   The STM32F405xx and STM32F407xx family is based on the high-performance ARM
   CortexTM-M4 32-bit RISC core operating at a frequency of up to 168 MHz. The Cortex-M4
   core features a Floating point unit (FPU) single precision which supports all ARM single-
   precision data-processing instructions and data types. It also implements a full set of DSP
   instructions and a memory protection unit (MPU) which enhances application security. The
   Cortex-M4 core with FPU will be referred to as Cortex-M4F throughout this document.

   The STM32F405xx and STM32F407xx family incorporates high-speed embedded
   memories (Flash memory up to 1 Mbyte, up to 192 Kbytes of SRAM), up to 4 Kbytes of
   backup SRAM, and an extensive range of enhanced I/Os and peripherals connected to two
   APB buses, two AHB buses and a 32-bit multi-AHB bus matrix.

   All devices offer three 12-bit ADCs, two DACs, a low-power RTC, twelve general-purpose
   16-bit timers including two PWM timers for motor control, two general-purpose 32-bit timers.
   a true random number generator (RNG). They also feature standard and advanced
   communication interfaces.
    Up to three I2Cs
    Three SPIs, two I2Ss full duplex. To achieve audio class accuracy, the I2S peripherals

         can be clocked via a dedicated internal audio PLL or via an external clock to allow
         synchronization.

    Four USARTs plus two UARTs

    An USB OTG full-speed and a USB OTG high-speed with full-speed capability (with the
         ULPI),

    Two CANs

    An SDIO/MMC interface

    Ethernet and the camera interface available on STM32F407xx devices only.

   New advanced peripherals include an SDIO, an enhanced flexible static memory control
   (FSMC) interface (for devices offered in packages of 100 pins and more), a camera interface
   for CMOS sensors. Refer to Table 2: STM32F405xx and STM32F407xx: features and
   peripheral counts for the list of peripherals available on each part number.

   The STM32F405xx and STM32F407xx family operates in the 40 to +105 C temperature
   range from a 1.8 to 3.6 V power supply. The supply voltage can drop to 1.7 V when the
   device operates in the 0 to 70 C temperature range and PDR is disabled. A comprehensive
   set of power-saving mode allows the design of low-power applications.

   The STM32F405xx and STM32F407xx family offers devices in four packages ranging from
   64 pins to 176 pins. The set of included peripherals changes with the device chosen.

   These features make the STM32F405xx and STM32F407xx microcontroller family suitable
   for a wide range of applications:

    Motor drive and application control

    Medical equipment

    Industrial applications: PLC, inverters, circuit breakers

    Printers, and scanners

    Alarm systems, video intercom, and HVAC

    Home audio appliances

                          Doc ID 022152 Rev 2  11/167
12/167                           Figure 5 shows the general block diagram of the device family.                                                                   Description

                     Table 2. STM32F405xx and STM32F407xx: features and peripheral counts

                                 Peripherals              STM32F405RG STM32F405VG STM32F405ZG STM32F407Vx                         STM32F407Zx     STM32F407Ix

                     Flash memory in Kbytes                   1024                                        512               1024  512       1024  512       1024

                     SRAM in Kbytes               System                                              192(112+16+64)
                                                  Backup
                                                                                                      4

                     FSMC memory controller               No                                                           Yes

                     Ethernet                                 No                                                                       Yes

                                     General-purpose                                                  10

                     Timers          Advanced-                                                        2
                                     control

Doc ID 022152 Rev 2                  Basic                                                            2

                     Random number generator                                                            Yes
                                             SPI / I2S                                          3/2 (full duplex)
                                             I2C
                                                                                                         3
                     Communication USART/UART                                                           4/2
                                                              No
                     interfaces      USB OTG FS               Yes                                                                      Yes
                                                                                                                                       Yes
                                     USB OTG HS
                                                                                                                                       Yes
                                             CAN                                                      2                                114
                     Camera interface
                     GPIOs                                    No                                                                        24                        STM32F405xx, STM32F407xx

                                                          51  82                                 114                   82                              140
                                                                                                                                                       24
                     12-bit ADC                                                                       3
                     Number of channels
                                                          16  16                                 24                    16

                     12-bit DAC                                                                       Yes

                     Number of channels                                                               2

                     Maximum CPU frequency                                                               168 MHz
                     Operating voltage                                                                1.8 to 3.6 V(1)
                     Table 2. STM32F405xx and STM32F407xx: features and peripheral counts (continued)                                                                            STM32F405xx, STM32F407xx

                              Peripherals    STM32F405RG STM32F405VG STM32F405ZG STM32F407Vx                                                           STM32F407Zx  STM32F407Ix

                     Operating temperatures          Ambient temperatures: 40 to +85 C /40 to +105 C                                                             UFBGA176
                                                               Junction temperature: 40 to + 125 C                                                                   LQFP176

                     Package                 LQFP64  LQFP100  LQFP144  LQFP100                                                                         LQFP144

                     1. VDD/VDDA minimum value of 1.7 V is obtained when the device operates in the 0 to 70 C temperature range and PDR is disabled.

Doc ID 022152 Rev 2

13/167                                                                                                                                                                           Description
Description                                            STM32F405xx, STM32F407xx

2.1          Full compatibility throughout the family

             The STM32F405xx and STM32F407xx are part of the STM32F4 family. They are fully pin-
             to-pin, software and feature compatible with the STM32F2xx devices, allowing the user to
             try different memory densities, peripherals, and performances (FPU, higher frequency) for a
             greater degree of freedom during the development cycle.

             The STM32F405xx and STM32F407xx devices maintain a close compatibility with the
             whole STM32F10xxx family. All functional pins are pin-to-pin compatible. The
             STM32F405xx and STM32F407xx, however, are not drop-in replacements for the
             STM32F10xxx devices: the two families do not have the same power scheme, and so their
             power pins are different. Nonetheless, transition from the STM32F10xxx to the STM32F40x
             family remains simple as only a few pins are impacted.

             Figure 4, Figure 3, Figure 2, and Figure 1 give compatible board designs between the
             STM32F40x, STM32F2xxx, and STM32F10xxx families.

             Figure 1. Compatible board design between STM32F10xx/STM32F4xx for LQFP64

                                                            633

                    633  
                              
                                                       633
                        
                                         633
                              
                                              RESISTORORSOLDERINGBRIDGE
                                              PRESENTFORTHE34-&XX
                                              CONFIGURATION NOTPRESENTINTHE
                                              34-&XXCONFIGURATION

                                                                             AI

14/167              Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                               Description

Figure 2. Compatible board design STM32F10xx/STM32F2xx/STM32F4xx
                 for LQFP100 package

                                        633        
                                                        

                                                   

                                                                  633

                                                          633

                                633                       RESISTORORSOLDERINGBRIDGE
                                                          PRESENTFORTHE34-&XXX
                                                          CONFIGURATION NOTPRESENTINTHE
                                                          34-&XXCONFIGURATION

6$$ 633                                       633
          4WO  RESISTORSCONNECTEDTO
         
633FORTHE34-&XX           6$$ 633       633FOR34-&XX
                                                   6$$FOR34-&XX

              
633FORTHE34-&XX

              
633 6$$OR.#FORTHE34-&XX                                 AIC

Figure 3. Compatible board design between STM32F10xx/STM32F2xx/STM32F4xx
                 for LQFP144 package

                                        633        
                                                        

                                                   

    )NVERTED                0$2?/.                                                      633
RESETSIGNAL
                                                                633
                                                                      RESISTORORSOLDERINGBRIDGE
                                                                      PRESENTFORTHE34-&XX
                                                                      CONFIGURATION NOTPRESENTINTHE
                                                                      34-&XXCONFIGURATION

                                                     

                                                   

              6$$ 633                         633

4WO  RESISTORSCONNECTEDTO            6$$ 633       6 33FOR34-&XX
                                                   6 $$FOR34-&XX
633FORTHE34-&XX

633 6$$OR.#FORTHE34-&XX

6$$ORINVERTEDRESETSIGNALFORTHE34-&XX                                  AIC

                              Doc ID 022152 Rev 2                      15/167
Description                                                       STM32F405xx, STM32F407xx

             Figure 4. Compatible board design between STM32F2xx and STM32F4xx
                               for LQFP176 package

                                                                  
                                                                       

                 )NVERTED        0$2?/.                              
             RESETSIGNAL                                          

                                 

                           6$$ 633                                              -36

                           4WO  RESISTORSCONNECTEDTO
                           
633 6$$OR.#FORTHE34-&XX
                           
6$$ORINVERTEDRESETSIGNALFORTHE34-&XX

16/167                     Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                                                                                                                        Description

2.2  Device overview

Figure 5. STM32F40x block diagram

                                         ##-DATA2!-+"                                                        %XTERNALMEMORY                                                        #,+ .%;= !;=
                                                                                                             CONTROLLER&3-#                                                        $;= /%. 7%.
                         .*4234 *4$)     *4!'37       -05                                         !(" 32!- 032!- ./2&LASH                                                          .",;= ., .2%'
                         *4#+37#,+          %4-       .6)#                                                 0##ARD!4! .!.$&LASH                                                    . 7!)4)/2$9 #$
                   *4$/37$ *4$/                                                                                                                                                    .)/2$ )/72 ).4;=
                                                                        $
"53                                                                                                      ).4. .))3AS!&
                           42!#%#,+
                        42!#%$;=         !2-#ORTEX
-                                                                                                                              (39.# 639.#
                                                                                                                                                                                  0)8#,+ $;=
                    -))OR2-))AS!&             -(Z )
"53
                           -$)/AS!&             &05                                                                                                                               $0
                                                                                                                                                                                  $-
                                  $0 $-                                 3
"53                                                                                                    3#, 3$! ).4. )$ 6"53 3/&
5,0)#+ $ $)2 340 .84                    0(9
3#,3$! ).4. )$ 6"53 3/&                                                                  !("BUS
MATRIX3-                                                                         6$$TO6
                                                                                                                                                                                  633
                                                                                                                        !24!##%,                                                   6#!0 6#!0
                                                                                                                            #!#(%
                                                                                                                                                                                   6$$! 633!
                                                                                                                                           &)&/ &)&/                               .234
                                                                                                                                                            0(9
                                         %THERNET-!#                 $-!                                       &LASH                                             2.'              /3#?).
                                                                     &)&/                                       UPTO                                                              /3#?/54
                                                                                                                -"                                              #AMERA
                                                53"                  $-!                                                                                        INTERFACE        6"!4TO6
                                              /4'(3                  &)&/                                  32!-+"
                                                                                                           32!-+"                                                53"              /3#?).
                                                 $-!         3TREAMS                                                                                           /4'&3              /3#?/54
                                                                                                            !("-(Z                                                                24#?!&
                                                                &)&/                              !(" -(Z                                                                         24#?!&

                                                 $-!         3TREAMS                                                                   6$$!  6$$    0OWERMANAGMT                CHANNELS %42AS!&
                                                                                                                                      2#(3                                      CHANNELS %42AS!&
                                                                &)&/                                                                  2#,3              6OLTAGE                 CHANNELS %42AS!&
                                                                                                                                      0,,               REGULATOR               CHANNELS %42AS!&
                                                                                                                                                    6TO6                        CHANNELSAS!&
                                                                                                                        2ESET                                                   CHANNEL AS!&
     0!;=                                '0)/0/24!                                                                    -!CL.OC!K'4             0/2              6$$              CHANNEL AS!&
     0";=                                '0)/0/24"                                                                                           2ESET                              28 48 #+
     0#;=                                '0)/0/24#                                                                      CONTROL                                 3UPPLY          #43 243AS!&
     0$;=                                '0)/0/24$                                                                                            )NT              SUPERVISION      28 48 #+
     0%;=                                '0)/0/24%                                                                                                             0/20$2           #43 243AS!&
     0&;=                                '0)/0/24&                                                                                                                              28 48AS!&
     0';=                                '0)/0/24'                                                                                                                 "/2          28 48AS!&
     0(;=                                '0)/0/24(                                                                                                                              -/3)3$ -)3/3$?EXT 3#+#+
      0);=                               '0)/0/24)                                                                                                             06$              .3373 -#+AS!&
                                                                                                                                                                                -/3)3$ -)3/3$?EXT 3 #+#+
                                                                                                                                                               6$$! 6$$         .3373 -#+AS!&
                                                                                                                                                                    84!,/3#     3#, 3$! 3-"!AS!&
                                                                                                                                                                     
-(Z
                                                                                                                                                                                3#, 3$! 3-"!AS!&
                                                                                                                                                    )7$'                        3#, 3$! 3-"!AS!&

                                                                                                                                                 3TANDBY                        48 28
                                                                                                                                                 INTERFACE                      48 28

                                                                                                              &#,+                                             6"!4
                                                                                                                   (#,+X
                                                                                                                        0#,+X                ,3                84!,K(Z

                                                                                                                                             ,3                    24#

                                                                                                                                                                     !75
                                                                                                                                                               "ACKUP REGISTER

                                                                                                                                                               +""+032!-

                                                                                             $-!              $-!                                              4)- B
                                                                                                                                                               4)- B
                                                                                                  !("!0" !("!0"                                                4)- B
                                                                                                                                                               4)- B
                                 !&      %84)47+50                                                                                                             4)- B
                                                                                                                                                               4)- B
                                 $;=     3$)/--#             &)&/
                    #-$ #+AS!&
COMPL CHANNELS4)-?#(;=.                  4)-07- B                                                                                                   4)- B
CHANNELS4)-?#(;= %42
"+).AS!&                                 4)-07- B                                                       77$'                                 53!24             SMCARD
COMPL CHANNELS4)-?#(;=.                       4)- B                                                                                          53!24                  IR$!
CHANNELS4)-?#(;= %42
"+).AS!&                                                                                                                                                       SMCARD
                    CHANNELSAS!&                                                                                                                                    IR$!

                    CHANNELAS!&          4)- B                                                                                                      5!24

                    CHANNELAS!&          4)- B                                                                                                      5!24
                                                                                                                               !0"!0-"(ZM-A(XZ
                        28 48 #+         SMCARD  53!24                         !0"!0"-(Z-(Z             4)- B                                                  &)&/30))3
                     #43 243AS!&         IR$!                                                           4)- B

                        28 48 #+         SMCARD 53!24                                                                                             30))3
                     #43 243AS!&         IR$!

                          -/3) -)3/         30)                                                                                                  )#3-"53
                    3#+ .33AS!&          6$$!
                                                                                                                                                 )#3-"53
                           6$$2%&?!$#
                                         45E3M!P2E4RATU-RE"PSSENSOR                                                                              )#3-"53
             ANALOGINPUTSCOMMON
                         TOTHE!$#S       !$#                                                            6$$!
                                         !$#
             ANALOGINPUTSCOMMON                                                                         $!#   )4&                                   BX#!.
                     TOTHE!$#                            )&                                                                                         BX#!.
                                         !$#                                                            $!#
             ANALOGINPUTSTO!$#

                                                                                                  $!#?/54 $!#?/54

                                                                                                  AS!&  AS!&                                                                    -36

1. The timers connected to APB2 are clocked from TIMxCLK up to 168 MHz, while the timers connected to APB1 are clocked

                                                                                             Doc ID 022152 Rev 2                                                                17/167
Description                                                       STM32F405xx, STM32F407xx

     from TIMxCLK up to 84 MHz.
2. The camera interface is available only on STM32F407xxdevices.

2.2.1        ARM CortexTM-M4F core with embedded Flash and SRAM

Note:        The ARM Cortex-M4F processor is the latest generation of ARM processors for embedded
             systems. It was developed to provide a low-cost platform that meets the needs of MCU
             implementation, with a reduced pin count and low-power consumption, while delivering
             outstanding computational performance and an advanced response to interrupts.

             The ARM Cortex-M4F 32-bit RISC processor features exceptional code-efficiency,
             delivering the high-performance expected from an ARM core in the memory size usually
             associated with 8- and 16-bit devices.

             The processor supports a set of DSP instructions which allow efficient signal processing
             and complex algorithm execution.

             Its single precision FPU (floating point unit) speeds up software development by using
             metalanguage development tools, while avoiding saturation.

             The STM32F405xx and STM32F407xx family is compatible with all ARM tools and software.

             Figure 5 shows the general block diagram of the STM32F40x family.

             Cortex-M4F is binary compatible with Cortex-M3.

2.2.2        Adaptive real-time memory accelerator (ART AcceleratorTM)

             The ART AcceleratorTM is a memory accelerator which is optimized for STM32 industry-
             standard ARM CortexTM-M4F processors. It balances the inherent performance advantage
             of the ARM Cortex-M4F over Flash memory technologies, which normally requires the
             processor to wait for the Flash memory at higher frequencies.

             To release the processor full 210 DMIPS performance at this frequency, the accelerator
             implements an instruction prefetch queue and branch cache, which increases program
             execution speed from the 128-bit Flash memory. Based on CoreMark benchmark, the
             performance achieved thanks to the ART accelerator is equivalent to 0 wait state program
             execution from Flash memory at a CPU frequency up to 168 MHz.

2.2.3        Memory protection unit

             The memory protection unit (MPU) is used to manage the CPU accesses to memory to
             prevent one task to accidentally corrupt the memory or resources used by any other active
             task. This memory area is organized into up to 8 protected areas that can in turn be divided
             up into 8 subareas. The protection area sizes are between 32 bytes and the whole 4
             gigabytes of addressable memory.

             The MPU is especially helpful for applications where some critical or certified code has to be
             protected against the misbehavior of other tasks. It is usually managed by an RTOS (real-
             time operating system). If a program accesses a memory location that is prohibited by the
             MPU, the RTOS can detect it and take action. In an RTOS environment, the kernel can
             dynamically update the MPU area setting, based on the process to be executed.

             The MPU is optional and can be bypassed for applications that do not need it.

18/167       Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.4  Embedded Flash memory
2.2.5
2.2.6  The STM32F40x devices embed a Flash memory of 256 Kbytes, 512 Kbytes, 768 Kbytes or
       1 Mbytes available for storing programs and data.
2.2.7
       CRC (cyclic redundancy check) calculation unit

       The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
       data word and a fixed generator polynomial.

       Among other applications, CRC-based techniques are used to verify data transmission or
       storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
       verifying the Flash memory integrity. The CRC calculation unit helps compute a software
       signature during runtime, to be compared with a reference signature generated at link-time
       and stored at a given memory location.

       Embedded SRAM

       All STM32F40x products embed:
        Up to 192 Kbytes of system SRAM including 64 Kbytes of CCM (core coupled memory)

             data RAM
             RAM memory is accessed (read/write) at CPU clock speed with 0 wait states.
        4 Kbytes of backup SRAM
             This area is accessible only from the CPU. Its content is protected against possible
             unwanted write accesses, and is retained in Standby or VBAT mode.

       Multi-AHB bus matrix

       The 32-bit multi-AHB bus matrix interconnects all the masters (CPU, DMAs, Ethernet, USB
       HS) and the slaves (Flash memory, RAM, FSMC, AHB and APB peripherals) and ensures a
       seamless and efficient operation even when several high-speed peripherals work
       simultaneously.

                          Doc ID 022152 Rev 2  19/167
Description                                                 STM32F405xx, STM32F407xx

Figure 6. Multi-AHB matrix

   
+BYTE       !2-          '0     '0  -!# 53"/4'
##-DATA2!-   #ORTEX
-       $-!
                                    $-! %THERNET (3

             )
BUS
                       $
BUS
                                3
BUS
                                        $-!?0)
                                                 $-!?-%-
                                                          $-!?-%-
                                                                   $-!?0
                                                                              %4(%2.%4?-
                                                                                       53"?(3?-
                                                                                                                    !##%,
             3 3 3          3 3 3 3 3
                                                                   - )#/$%
                                                                                                                            &LASH
                                                                   - $#/$%                                                 MEMORY

                                                         -                                                                   32!-
                                                                                                                           +BYTE

                                                         -                                                                  32!-
                                                                                                                           +BYTE

                                                         -                                                                  !("          !0"
                                                                                                                           PERIPH        !0"

                                                         -                                                                 !("           AI
                                                                                                                           PERIPH

                                                         -                                                                 &3-#
                                                                                                                           3TATIC-EM#TL

                       "USMATRIX
3

2.2.8        DMA controller (DMA)

             The devices feature two general-purpose dual-port DMAs (DMA1 and DMA2) with 8
             streams each. They are able to manage memory-to-memory, peripheral-to-memory and
             memory-to-peripheral transfers. They feature dedicated FIFOs for APB/AHB peripherals,
             support burst transfer and are designed to provide the maximum peripheral bandwidth
             (AHB/APB).

             The two DMA controllers support circular buffer management, so that no specific code is
             needed when the controller reaches the end of the buffer. The two DMA controllers also
             have a double buffering feature, which automates the use and switching of two memory
             buffers without requiring any special code.

             Each stream is connected to dedicated hardware DMA requests, with support for software
             trigger on each stream. Configuration is made by software and transfer sizes between
             source and destination are independent.

20/167                              Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.9   The DMA can be used with the main peripherals:
2.2.10   SPI and I2S
2.2.11   I2C
         USART
         General-purpose, basic and advanced-control timers TIMx
         DAC
         SDIO
         Camera interface (DCMI)
         ADC.

        Flexible static memory controller (FSMC)

        The FSMC is embedded in the STM32F405xx and STM32F407xx family. It has four Chip
        Select outputs supporting the following modes: PCCard/Compact Flash, SRAM, PSRAM,
        NOR Flash and NAND Flash.

        Functionality overview:
         Write FIFO
         Maximum FSMC_CLK frequency for synchronous accesses is 60 MHz.

        LCD parallel interface

        The FSMC can be configured to interface seamlessly with most graphic LCD controllers. It
        supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to
        specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost-
        effective graphic applications using LCD modules with embedded controllers or high
        performance solutions using external controllers with dedicated acceleration.

        Nested vectored interrupt controller (NVIC)

        The STM32F405xx and STM32F407xx embed a nested vectored interrupt controller able to
        manage 16 priority levels, and handle up to 87 maskable interrupt channels plus the 16
        interrupt lines of the CortexTM-M4F.
         Closely coupled NVIC gives low-latency interrupt processing
         Interrupt entry vector table address passed directly to the core
         Allows early processing of interrupts
         Processing of late arriving, higher-priority interrupts
         Support tail chaining
         Processor state automatically saved
         Interrupt entry restored on interrupt exit with no instruction overhead

        This hardware block provides flexible interrupt management features with minimum interrupt
        latency.

        External interrupt/event controller (EXTI)

        The external interrupt/event controller consists of 23 edge-detector lines used to generate
        interrupt/event requests. Each line can be independently configured to select the trigger
        event (rising edge, falling edge, both) and can be masked independently. A pending register
        maintains the status of the interrupt requests. The EXTI can detect an external line with a

                          Doc ID 022152 Rev 2  21/167
Description                       STM32F405xx, STM32F407xx

2.2.12       pulse width shorter than the Internal APB2 clock period. Up to 140 GPIOs can be connected
             to the 16 external interrupt lines.
2.2.13
2.2.14       Clocks and startup

Note:        On reset the 16 MHz internal RC oscillator is selected as the default CPU clock. The
             16 MHz internal RC oscillator is factory-trimmed to offer 1% accuracy over the full
             temperature range. The application can then select as system clock either the RC oscillator
             or an external 4-26 MHz clock source. This clock can be monitored for failure. If a failure is
             detected, the system automatically switches back to the internal RC oscillator and a
             software interrupt is generated (if enabled). This clock source is input to a PLL thus allowing
             to increase the frequency up to 168 MHz. Similarly, full interrupt management of the PLL
             clock entry is available when necessary (for example if an indirectly used external oscillator
             fails).

             Several prescalers allow the configuration of the two AHB buses, the high-speed APB
             (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the two AHB
             buses is 168 MHz while the maximum frequency of the high-speed APB domains is 84 MHz.
             The maximum allowed frequency of the low-speed APB domain is 42 MHz.

             The devices embed a dedicated PLL (PLLI2S) which allows to achieve audio class
             performance. In this case, the I2S master clock can generate all standard sampling
             frequencies from 8 kHz to 192 kHz.

             Boot modes

             At startup, boot pins are used to select one out of three boot options:
              Boot from user Flash
              Boot from system memory
              Boot from embedded SRAM

             The boot loader is located in system memory. It is used to reprogram the Flash memory by
             using USART1 (PA9/PA10), USART3 (PC10/PC11 or PB10/PB11), CAN2 (PB5/PB13), USB
             OTG FS in Device mode (PA11/PA12) through DFU (device firmware upgrade).

             Power supply schemes

              VDD = 1.8 to 3.6 V: external power supply for I/Os and the internal regulator (when
                   enabled), provided externally through VDD pins.

              VSSA, VDDA = 1.8 to 3.6 V: external analog power supplies for ADC, DAC, Reset blocks,
                   RCs and PLL. VDDA and VSSA must be connected to VDD and VSS, respectively.

              VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and backup
                   registers (through power switch) when VDD is not present.

             Refer to Figure 18: Power supply scheme for more details.

             VDD/VDDA minimum value of 1.7 V is obtained when the device operates in the 0 to 70 C
             temperature range and an inverted reset signal is applied to PDR_ON.

22/167       Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.15  Power supply supervisor
2.2.16
        The power supply supervisor is enabled by holding PDR_ON high.

        The device has an integrated power-on reset (POR) / power-down reset (PDR) circuitry
        coupled with a Brownout reset (BOR) circuitry. At power-on, BOR is always active, and
        ensures proper operation starting from 1.8 V. After the 1.8 V BOR threshold level is reached,
        the option byte loading process starts, either to confirm or modify default thresholds, or to
        disable BOR permanently. Three BOR thresholds are available through option bytes.
        The device remains in reset mode when VDD is below a specified threshold, VPOR/PDR or
        VBOR, without the need for an external reset circuit.

        The device also features an embedded programmable voltage detector (PVD) that monitors
        the VDD/VDDA power supply and compares it to the VPVD threshold. An interrupt can be
        generated when VDD/VDDA drops below the VPVD threshold and/or when VDD/VDDA is higher
        than the VPVD threshold. The interrupt service routine can then generate a warning
        message and/or put the MCU into a safe state. The PVD is enabled by software.

        All packages, except for the LQFP64 and LQFP100, have an internal reset controlled
        through the PDR_ON signal.

        Voltage regulator

        The regulator has eight operating modes:
         Regulator ON/internal reset ON

               Main regulator mode (MR)
               Low power regulator (LPR)
               Power-down
         Regulator ON/internal reset OFF
               Main regulator mode (MR)
               Low power regulator (LPR)
               Power-down
         Regulator OFF/internal reset ON
         Regulator OFF/internal reset OFF

        Regulator ON

         Regulator ON/internal reset ON
              The regulator ON/internal reset ON mode is always enabled on LQFP64 and LQFP100
              package.
              On LQFP144 package, this mode is activated by setting PDR_ON to VDD.
              On UFBGA176 package, the internal regulator must be activated by connecting
              BYPASS_REG to VSS, and PDR_ON to VDD.
              On LQFP176 packages, the internal reset must be activated by connecting PDR_ON to
              VDD.

                          Doc ID 022152 Rev 2  23/167
Description                               STM32F405xx, STM32F407xx

             VDD minimum value is 1.8 V. VDD/VDDA minimum value of 1.7 V is obtained when the device
             operates in the 0 to 70 C temperature range and PDR is disabled.

                   There are three low-power modes:
                   MR is used in the nominal regulation mode (Run)
                   LPR is used in the Stop modes
                   Power-down is used in Standby mode: the regulator output is in high impedance:

                         the kernel circuitry is powered down, inducing zero consumption (but the contents
                         of the registers and SRAM are lost).
              Regulator ON/internal reset OFF
                   The regulator ON with internal reset OFF mode is not available on LQFP64 and
                   LQFP100 packages.
                   On LQFP144, and LQFP176 packages, the internal reset is controlled by applying an
                   inverted reset signal to PDR_ON pin.
                   On UFBGA176 package, the internal regulator must be activated by connecting
                   BYPASS_REG to VSS.
                   On LQFP176 packages, the internal reset must be activated by applying an inverted
                   reset signal to PDR_ON pin.
                   The NRST pin should be controlled by an external reset controller to keep the device
                   under reset when VDD is below 1.8 V (see Figure 7).

             Figure 7. Regulator ON/internal reset OFF

                                                                                                             6$$

                              0$26

             0$2?/.                                 TIME
                                          .234

                                                    TIME

                                                          -36

24/167               Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

Regulator OFF

This mode allows to power the device as soon as VDD reaches 1.8 V.
Regulator OFF/internal reset ON

      This mode is available only on UFBGA package. It is activated by setting
      BYPASS_REG and PDR_ON pins to VDD.
      The regulator OFF/internal reset ON mode allows to supply externally a 1.2 V voltage
      source through VCAP_1 and VCAP_2 pins, in addition to VDD.
      The following conditions must be respected:

       VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection
            between power domains.

       If the time for VCAP_1 and VCAP_2 to reach 1.08 V is faster than the time for VDD to
            reach 1.8 V (VDD/VDDA minimum value of 1.7 V is obtained when the device
            operates in the 0 to 70 C temperature range and PDR is disabled), then PA0
            should be connected to the NRST pin (see Figure 8). Otherwise, PA0 should be
            asserted low externally during POR until VDD reaches 1.8 V (see Figure 9).

       If VCAP_1 and VCAP_2 go below 1.08 V and VDD is higher than 1.7 V, then a reset
            must be asserted on PA0 pin.

      In regulator OFF/internal reset ON mode, PA0 cannot be used as a GPIO pin since it
      allows to reset the part of the 1.2 V logic which is not reset by the NRST pin, when the
      internal voltage regulator in off.

Regulator OFF/internal reset OFF

      This mode is available only on UFBGA package. It is activated by setting
      BYPASS_REG pin to VDD and by applying an inverted reset signal to PDR_ON, and
      allows to supply externally a 1.2 V voltage source through VCAP_1 and VCAP_2 pins, in
      addition to VDD.
      The following conditions must be respected:

       VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection
            between power domains.

       PA0 should be kept low to cover both conditions: until VCAP_1 and VCAP_2 reach
            1.08 V and until VDD reaches 1.8 V (see Figure 8).

       NRST should be controlled by an external reset controller to keep the device
            under reset when VDD is below 1.8 V (see Figure 9).

                          Doc ID 022152 Rev 2  25/167
Description                                                                              STM32F405xx, STM32F407xx

             Figure 8.  Startup in regulator OFF: slow VDD slope
                        - power-down reset risen after VCAP_1/VCAP_2 stabilization

                                                                                                   6$$

                        0$26        6#!0? 6#!0?
                                6

                              6

                                                                                                      TIME

                                                         0!TIEDTO.234
                                                                       .234

                                                                                                 TIME

                                                                                                                                                                          AIC

             1. This figure is valid both whatever the internal reset mode (on or off).

             Figure 9.  Startup in regulator OFF mode: fast VDD slope
                        - power-down reset risen before VCAP_1/VCAP_2 stabilization

                                                                                                   6$$

                        0$26        6#!0? 6#!0?
                                 6

                               6

                                                                                           TIME

                                    0!ASSERTEDEXTERNALLY
                                                          .234

                                                                                                                                                                    TIME  AIB

             1. This figure is valid both whatever the internal reset mode (on or off).

2.2.17       Real-time clock (RTC), backup SRAM and backup registers

             The backup domain of the STM32F405xx and STM32F407xx includes:
              The real-time clock (RTC)
              4 Kbytes of backup SRAM
              20 backup registers

             The real-time clock (RTC) is an independent BCD timer/counter. Dedicated registers contain
             the second, minute, hour (in 12/24 hour), week day, date, month, year, in BCD (binary-coded
             decimal) format. Correction for 28, 29 (leap year), 30, and 31 day of the month are
             performed automatically. The RTC provides a programmable alarm and programmable
             periodic interrupts with wakeup from Stop and Standby modes. The sub-seconds value is
             also available in binary format.

26/167                              Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.18  It is clocked by a 32.768 kHz external crystal, resonator or oscillator, the internal low-power
        RC oscillator or the high-speed external clock divided by 128. The internal low-speed RC
        has a typical frequency of 32 kHz. The RTC can be calibrated using an external 512 Hz
        output to compensate for any natural quartz deviation.

        Two alarm registers are used to generate an alarm at a specific time and calendar fields can
        be independently masked for alarm comparison. To generate a periodic interrupt, a 16-bit
        programmable binary auto-reload downcounter with programmable resolution is available
        and allows automatic wakeup and periodic alarms from every 120 s to every 36 hours.

        A 20-bit prescaler is used for the time base clock. It is by default configured to generate a
        time base of 1 second from a clock at 32.768 kHz.

        The 4-Kbyte backup SRAM is an EEPROM-like memory area. It can be used to store data
        which need to be retained in VBAT and standby mode. This memory area is disabled by
        default to minimize power consumption (see Section 2.2.18: Low-power modes). It can be
        enabled by software.

        The backup registers are 32-bit registers used to store 80 bytes of user application data
        when VDD power is not present. Backup registers are not reset by a system, a power reset,
        or when the device wakes up from the Standby mode (see Section 2.2.18: Low-power
        modes).

        Additional 32-bit registers contain the programmable alarm subseconds, seconds, minutes,
        hours, day, and date.

        Like backup SRAM, the RTC and backup registers are supplied through a switch that is
        powered either from the VDD supply when present or from the VBAT pin.

        Low-power modes

        The STM32F405xx and STM32F407xx support three low-power modes to achieve the best
        compromise between low power consumption, short startup time and available wakeup
        sources:
         Sleep mode

              In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
              wake up the CPU when an interrupt/event occurs.
         Stop mode
              The Stop mode achieves the lowest power consumption while retaining the contents of
              SRAM and registers. All clocks in the 1.2 V domain are stopped, the PLL, the HSI RC
              and the HSE crystal oscillators are disabled. The voltage regulator can also be put
              either in normal or in low-power mode.
              The device can be woken up from the Stop mode by any of the EXTI line (the EXTI line
              source can be one of the 16 external lines, the PVD output, the RTC alarm / wakeup /
              tamper / time stamp events, the USB OTG FS/HS wakeup or the Ethernet wakeup).
         Standby mode
              The Standby mode is used to achieve the lowest power consumption. The internal
              voltage regulator is switched off so that the entire 1.2 V domain is powered off. The
              PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering

                          Doc ID 022152 Rev 2  27/167
Description                       STM32F405xx, STM32F407xx

Note:              Standby mode, the SRAM and register contents are lost except for registers in the
                   backup domain and the backup SRAM when selected.
2.2.19             The device exits the Standby mode when an external reset (NRST pin), an IWDG reset,
                   a rising edge on the WKUP pin, or an RTC alarm / wakeup / tamper /time stamp event
Note:              occurs.

2.2.20       When in Standby mode, only an RTC alarm/event or an external reset can wake up the
             device provided VDD is supplied by an external battery.

             VBAT operation

             The VBAT pin allows to power the device VBAT domain from an external battery, an external
             supercapacitor, or from VDD when no external battery and an external supercapacitor are
             present.

             VBAT operation is activated when VDD is not present.
             The VBAT pin supplies the RTC, the backup registers and the backup SRAM.
             When the microcontroller is supplied from VBAT, external interrupts and RTC alarm/events
             do not exit it from VBAT operation.

             Timers and watchdogs

             The STM32F405xx and STM32F407xx devices include two advanced-control timers, eight
             general-purpose timers, two basic timers and two watchdog timers.

             All timer counters can be frozen in debug mode.

             Table 3 compares the features of the advanced-control, general-purpose and basic timers.

28/167       Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                                     Description

Table 3. Timer feature comparison

Timer type  Timer      Counter    Counter  Prescaler        DMA     Capture/  Complementary     Max      Max
                      resolution    type     factor       request   compare         output   interface  timer
                                                        generation  channels                            clock
                                                                                               clock    (MHz)
                                                                                               (MHz)

Advanced- TIM1,       16-bit         Up, Any integer    Yes         4         Yes            84         168
  control TIM8                     Down, between 1
                                  Up/down and 65536

            TIM2,     32-bit         Up, Any integer    Yes         4         No             42         84
            TIM5                   Down, between 1
                                  Up/down and 65536

            TIM3,     16-bit         Up, Any integer    Yes         4         No             42         84
            TIM4                   Down, between 1
                                  Up/down and 65536

                                           Any integer

            TIM9 16-bit           Up between 1          No          2         No             84         168

General                                    and 65536

purpose                                    Any integer
              TIM10,
                      16-bit      Up between 1          No          1         No             84         168
              TIM11
                                           and 65536

                                           Any integer

            TIM12 16-bit          Up between 1          No          2         No             42         84

                                           and 65536

            TIM13,                         Any integer
            TIM14
                      16-bit      Up between 1          No          1         No             42         84

                                           and 65536

Basic       TIM6,     16-bit               Any integer              0         No             42         84
            TIM7                  Up between 1 Yes

                                            and 65536

            Advanced-control timers (TIM1, TIM8)

            The advanced-control timers (TIM1, TIM8) can be seen as three-phase PWM generators
            multiplexed on 6 channels. They have complementary PWM outputs with programmable
            inserted dead times. They can also be considered as complete general-purpose timers.
            Their 4 independent channels can be used for:
             Input capture
             Output compare
             PWM generation (edge- or center-aligned modes)
             One-pulse mode output

            If configured as standard 16-bit timers, they have the same features as the general-purpose
            TIMx timers. If configured as 16-bit PWM generators, they have full modulation capability (0-
            100%).

            The advanced-control timer can work together with the TIMx timers via the Timer Link
            feature for synchronization or event chaining.

            TIM1 and TIM8 support independent DMA request generation.

                                           Doc ID 022152 Rev 2                                          29/167
Description                       STM32F405xx, STM32F407xx

             General-purpose timers (TIMx)

             There are ten synchronizable general-purpose timers embedded in the STM32F40x devices
             (see Table 3 for differences).
              TIM2, TIM3, TIM4, TIM5

                   The STM32F40x include 4 full-featured general-purpose timers: TIM2, TIM5, TIM3, and
                   TIM4.The TIM2 and TIM5 timers are based on a 32-bit auto-reload up/downcounter
                   and a 16-bit prescaler. The TIM3 and TIM4 timers are based on a 16-bit auto-reload
                   up/downcounter and a 16-bit prescaler. They all feature 4 independent channels for
                   input capture/output compare, PWM or one-pulse mode output. This gives up to 16
                   input capture/output compare/PWMs on the largest packages.
                   The TIM2, TIM3, TIM4, TIM5 general-purpose timers can work together, or with the
                   other general-purpose timers and the advanced-control timers TIM1 and TIM8 via the
                   Timer Link feature for synchronization or event chaining.
                   Any of these general-purpose timers can be used to generate PWM outputs.
                   TIM2, TIM3, TIM4, TIM5 all have independent DMA request generation. They are
                   capable of handling quadrature (incremental) encoder signals and the digital outputs
                   from 1 to 4 hall-effect sensors.
              TIM9, TIM10, TIM11, TIM12, TIM13, and TIM14
                   These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
                   TIM10, TIM11, TIM13, and TIM14 feature one independent channel, whereas TIM9
                   and TIM12 have two independent channels for input capture/output compare, PWM or
                   one-pulse mode output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5
                   full-featured general-purpose timers. They can also be used as simple time bases.

             Basic timers TIM6 and TIM7

             These timers are mainly used for DAC trigger and waveform generation. They can also be
             used as a generic 16-bit time base.

             TIM6 and TIM7 support independent DMA request generation.

             Independent watchdog

             The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is
             clocked from an independent 32 kHz internal RC and as it operates independently from the
             main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
             to reset the device when a problem occurs, or as a free-running timer for application timeout
             management. It is hardware- or software-configurable through the option bytes.

             Window watchdog

             The window watchdog is based on a 7-bit downcounter that can be set as free-running. It
             can be used as a watchdog to reset the device when a problem occurs. It is clocked from the
             main clock. It has an early warning interrupt capability and the counter can be frozen in
             debug mode.

30/167       Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.21  SysTick timer
2.2.22
        This timer is dedicated to real-time operating systems, but could also be used as a standard
        downcounter. It features:
         A 24-bit downcounter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0
         Programmable clock source.

        Inter-integrated circuit interface (IC)

        Up to three IC bus interfaces can operate in multimaster and slave modes. They can
        support the Standard- and Fast-modes. They support the 7/10-bit addressing mode and the
        7-bit dual addressing mode (as slave). A hardware CRC generation/verification is
        embedded.

        They can be served by DMA and they support SMBus 2.0/PMBus.

        Universal synchronous/asynchronous receiver transmitters (USART)

        The STM32F405xx and STM32F407xx embed four universal synchronous/asynchronous
        receiver transmitters (USART1, USART2, USART3 and USART6) and two universal
        asynchronous receiver transmitters (UART4 and UART5).

        These six interfaces provide asynchronous communication, IrDA SIR ENDEC support,
        multiprocessor communication mode, single-wire half-duplex communication mode and
        have LIN Master/Slave capability. The USART1 and USART6 interfaces are able to
        communicate at speeds of up to 10.5 Mbit/s. The other available interfaces communicate at
        up to 5.25 bit/s.

        USART1, USART2, USART3 and USART6 also provide hardware management of the CTS
        and RTS signals, Smart Card mode (ISO 7816 compliant) and SPI-like communication
        capability. All interfaces can be served by the DMA controller.

                          Doc ID 022152 Rev 2  31/167
Description                                                           STM32F405xx, STM32F407xx

Table 4. USART feature comparison

                                                              Max. baud rate Max. baud rate

USART   Standard Modem      LIN    SPI   irDA  Smartcard      in Mbit/s  in Mbit/s              APB
name   features (RTS/CTS)       master        (ISO 7816)                                    mapping
                                                              (oversampling (oversampling

                                                              by 16)     by 8)

                                                                                             APB2

USART1 X     X              XX           X     X              5.25       10.5                (max.

                                                                                             84 MHz)

                                                                                             APB1

USART2 X     X              XX           X     X              2.62       5.25                (max.

                                                                                             42 MHz)

                                                                                             APB1

USART3 X     X              XX           X     X              2.62       5.25                (max.
UART4 X
                                                                                             42 MHz)

                                                                                             APB1

             -              X    -       X     -              2.62       5.25                (max.

                                                                                             42 MHz)

                                                                                             APB1

UART5 X      -              X    -       X     -              2.62       5.25                (max.

                                                                                             42 MHz)

                                                                                             APB2

USART6 X     X              XX           X     X              5.25       10.5                (max.

                                                                                             84 MHz)

2.2.23       Serial peripheral interface (SPI)
2.2.24
             The STM32F40x feature up to three SPIs in slave and master modes in full-duplex and
             simplex communication modes. SPI1 can communicate at up to 37.5 Mbits/s, SPI2 and
             SPI3 can communicate at up to 21 Mbit/s. The 3-bit prescaler gives 8 master mode
             frequencies and the frame is configurable to 8 bits or 16 bits. The hardware CRC
             generation/verification supports basic SD Card/MMC modes. All SPIs can be served by the
             DMA controller.

             The SPI interface can be configured to operate in TI mode for communications in master
             mode and slave mode.

             Inter-integrated sound (I2S)

             Two standard I2S interfaces (multiplexed with SPI2 and SPI3) are available. They can be
             operated in master or slave mode, in full duplex and simplex communication modes, and
             can be configured to operate with a 16-/32-bit resolution as an input or output channel.
             Audio sampling frequencies from 8 kHz up to 192 kHz are supported. When either or both of
             the I2S interfaces is/are configured in master mode, the master clock can be output to the
             external DAC/CODEC at 256 times the sampling frequency.

             All I2Sx can be served by the DMA controller.

32/167                                   Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.25  Audio PLL (PLLI2S)
2.2.26
2.2.27  The devices feature an additional dedicated PLL for audio I2S application. It allows to
        achieve error-free I2S sampling clock accuracy without compromising on the CPU
        performance, while using USB peripherals.
        The PLLI2S configuration can be modified to manage an I2S sample rate change without
        disabling the main PLL (PLL) used for CPU, USB and Ethernet interfaces.

        The audio PLL can be programmed with very low error to obtain sampling rates ranging
        from 8 KHz to 192 KHz.

        In addition to the audio PLL, a master clock input pin can be used to synchronize the I2S
        flow with an external PLL (or Codec output).

        Secure digital input/output interface (SDIO)

        An SD/SDIO/MMC host interface is available, that supports MultiMediaCard System
        Specification Version 4.2 in three different databus modes: 1-bit (default), 4-bit and 8-bit.

        The interface allows data transfer at up to 48 MHz, and is compliant with the SD Memory
        Card Specification Version 2.0.

        The SDIO Card Specification Version 2.0 is also supported with two different databus
        modes: 1-bit (default) and 4-bit.

        The current version supports only one SD/SDIO/MMC4.2 card at any one time and a stack
        of MMC4.1 or previous.

        In addition to SD/SDIO/MMC, this interface is fully compliant with the CE-ATA digital protocol
        Rev1.1.

        Ethernet MAC interface with dedicated DMA and IEEE 1588 support

        Peripheral available only on the STM32F407xx devices.

        The STM32F407xx devices provide an IEEE-802.3-2002-compliant media access controller
        (MAC) for ethernet LAN communications through an industry-standard medium-
        independent interface (MII) or a reduced medium-independent interface (RMII). The
        STM32F407xx requires an external physical interface device (PHY) to connect to the
        physical LAN bus (twisted-pair, fiber, etc.). the PHY is connected to the STM32F407xx MII
        port using 17 signals for MII or 9 signals for RMII, and can be clocked using the 25 MHz
        (MII) from the STM32F407xx.

                          Doc ID 022152 Rev 2  33/167
Description                       STM32F405xx, STM32F407xx

2.2.28       The STM32F407xx includes the following features:
2.2.29        Supports 10 and 100 Mbit/s rates
              Dedicated DMA controller allowing high-speed transfers between the dedicated SRAM
2.2.30
                   and the descriptors (see the STM32F46x reference manual for details)
              Tagged MAC frame support (VLAN support)
              Half-duplex (CSMA/CD) and full-duplex operation
              MAC control sublayer (control frames) support
              32-bit CRC generation and removal
              Several address filtering modes for physical and multicast address (multicast and group

                   addresses)
              32-bit status code for each transmitted or received frame
              Internal FIFOs to buffer transmit and receive frames. The transmit FIFO and the receive

                   FIFO are both 2 Kbytes.
              Supports hardware PTP (precision time protocol) in accordance with IEEE 1588 2008

                   (PTP V2) with the time stamp comparator connected to the TIM2 input
              Triggers interrupt when system time becomes greater than target time

             Controller area network (bxCAN)

             The two CANs are compliant with the 2.0A and B (active) specifications with a bitrate up to 1
             Mbit/s. They can receive and transmit standard frames with 11-bit identifiers as well as
             extended frames with 29-bit identifiers. Each CAN has three transmit mailboxes, two receive
             FIFOS with 3 stages and 28 shared scalable filter banks (all of them can be used even if one
             CAN is used). 256 bytes of SRAM are allocated for each CAN.

             Universal serial bus on-the-go full-speed (OTG_FS)

             The STM32F407xx embed an USB OTG full-speed device/host/OTG peripheral with
             integrated transceivers. The USB OTG FS peripheral is compliant with the USB 2.0
             specification and with the OTG 1.0 specification. It has software-configurable endpoint
             setting and supports suspend/resume. The USB OTG full-speed controller requires a
             dedicated 48 MHz clock that is generated by a PLL connected to the HSE oscillator. The
             major features are:
              Combined Rx and Tx FIFO size of 320 35 bits with dynamic FIFO sizing
              Supports the session request protocol (SRP) and host negotiation protocol (HNP)
              4 bidirectional endpoints
              8 host channels with periodic OUT support
              HNP/SNP/IP inside (no need for any external resistor)
              For OTG/Host modes, a power switch is needed in case bus-powered devices are

                   connected

             Universal serial bus on-the-go high-speed (OTG_HS)

             The STM32F405xx and STM32F407xx devices embed a USB OTG high-speed (up to
             480 Mb/s) device/host/OTG peripheral. The USB OTG HS supports both full-speed and
             high-speed operations. It integrates the transceivers for full-speed operation (12 MB/s) and
             features a UTMI low-pin interface (ULPI) for high-speed operation (480 MB/s). When using
             the USB OTG HS in HS mode, an external PHY device connected to the ULPI is required.

34/167       Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.31  The USB OTG HS peripheral is compliant with the USB 2.0 specification and with the OTG
        1.0 specification. It has software-configurable endpoint setting and supports
2.2.32  suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock
2.2.33  that is generated by a PLL connected to the HSE oscillator.

        The major features are:
         Combined Rx and Tx FIFO size of 1 Kbit 35 with dynamic FIFO sizing
         Supports the session request protocol (SRP) and host negotiation protocol (HNP)
         6 bidirectional endpoints
         12 host channels with periodic OUT support
         Internal FS OTG PHY support
         External HS or HS OTG operation supporting ULPI in SDR mode. The OTG PHY is

              connected to the microcontroller ULPI port through 12 signals. It can be clocked using
              the 60 MHz output.
         Internal USB DMA
         HNP/SNP/IP inside (no need for any external resistor)
         for OTG/Host modes, a power switch is needed in case bus-powered devices are
              connected

        Digital camera interface (DCMI)

        The camera interface is not available in STM32F405xx devices.

        STM32F407xx products embed a camera interface that can connect with camera modules
        and CMOS sensors through an 8-bit to 14-bit parallel interface, to receive video data. The
        camera interface can sustain a data transfer rate up to 54 Mbyte/s at 54 MHz. It features:
         Programmable polarity for the input pixel clock and synchronization signals
         Parallel data communication can be 8-, 10-, 12- or 14-bit
         Supports 8-bit progressive video monochrome or raw bayer format, YCbCr 4:2:2

              progressive video, RGB 565 progressive video or compressed data (like JPEG)
         Supports continuous mode or snapshot (a single frame) mode
         Capability to automatically crop the image

        Random number generator (RNG)

        All STM32F405xx and STM32F407xx products embed an RNG that delivers 32-bit random
        numbers generated by an integrated analog circuit.

        General-purpose input/outputs (GPIOs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain,
        with or without pull-up or pull-down), as input (floating, with or without pull-up or pull-down)
        or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog
        alternate functions. All GPIOs are high-current-capable and have speed selection to better
        manage internal noise, power consumption and electromagnetic emission.

        The I/O configuration can be locked if needed by following a specific sequence in order to
        avoid spurious writing to the I/Os registers.

        Fast I/O handling allowing maximum I/O toggling up to 84 MHz.

                          Doc ID 022152 Rev 2  35/167
Description                       STM32F405xx, STM32F407xx

2.2.34       Analog-to-digital converters (ADCs)
2.2.35
2.2.36       Three 12-bit analog-to-digital converters are embedded and each ADC shares up to 16
             external channels, performing conversions in the single-shot or scan mode. In scan mode,
2.2.37       automatic conversion is performed on a selected group of analog inputs.

             Additional logic functions embedded in the ADC interface allow:
              Simultaneous sample and hold
              Interleaved sample and hold

             The ADC can be served by the DMA controller. An analog watchdog feature allows very
             precise monitoring of the converted voltage of one, some or all selected channels. An
             interrupt is generated when the converted voltage is outside the programmed thresholds.

             To synchronize A/D conversion and timers, the ADCs could be triggered by any of TIM1,
             TIM2, TIM3, TIM4, TIM5, or TIM8 timer.

             Temperature sensor

             The temperature sensor has to generate a voltage that varies linearly with temperature. The
             conversion range is between 1.8 V and 3.6 V. The temperature sensor is internally
             connected to the ADC1_IN16 input channel which is used to convert the sensor output
             voltage into a digital value.

             As the offset of the temperature sensor varies from chip to chip due to process variation, the
             internal temperature sensor is mainly suitable for applications that detect temperature
             changes instead of absolute temperatures. If an accurate temperature reading is needed,
             then an external temperature sensor part should be used.

             Digital-to-analog converter (DAC)

             The two 12-bit buffered DAC channels can be used to convert two digital signals into two
             analog voltage signal outputs.

             This dual digital Interface supports the following features:
              two DAC converters: one for each output channel
              8-bit or 12-bit monotonic output
              left or right data alignment in 12-bit mode
              synchronized update capability
              noise-wave generation
              triangular-wave generation
              dual DAC channel independent or simultaneous conversions
              DMA capability for each channel
              external triggers for conversion
              input voltage reference VREF+
             Eight DAC trigger inputs are used in the device. The DAC channels are triggered through
             the timer update outputs that are also connected to different DMA streams.

             Serial wire JTAG debug port (SWJ-DP)

             The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug
             port that enables either a serial wire debug or a JTAG probe to be connected to the target.

36/167       Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Description

2.2.38  Debug is performed using 2 pins only instead of 5 required by the JTAG (JTAG pins could be
        re-use as GPIO with alternate function): the JTAG TMS and TCK pins are shared with
        SWDIO and SWCLK, respectively, and a specific sequence on the TMS pin is used to switch
        between JTAG-DP and SW-DP.

        Embedded Trace MacrocellTM

        The ARM Embedded Trace Macrocell provides a greater visibility of the instruction and data
        flow inside the CPU core by streaming compressed data at a very high rate from the
        STM32F40x through a small number of ETM pins to an external hardware trace port
        analyzer (TPA) device. The TPA is connected to a host computer using USB, Ethernet, or
        any other high-speed channel. Real-time instruction and data flow activity can be recorded
        and then formatted for display on the host computer that runs the debugger software. TPA
        hardware is commercially available from common development tool vendors.

        The Embedded Trace Macrocell operates with third party debugger software tools.

                          Doc ID 022152 Rev 2  37/167
Pinouts and pin description                             STM32F405xx, STM32F407xx

3       Pinouts and pin description

        Figure 10. STM32F40x LQFP64 pinout

                                      6$$
                                          633
                                             0"
                                                 0"
                                                     "//4
                                                        0"
                                                            0"
                                                               0"
                                                                   0"
                                                                      0"
                                                                          0$
                                                                             0#
                                                                                 0#
                                                                                    0#
                                                                                        0!
                                                                                           0!

                             6"!4     64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49            6$$
                                                        48                                       6#!0?
                             0#    1                                                             0!
                             0#                                                                  0!
                                   2                    47                                       0!
                             0#                                                                  0!
                               0(  3                    46                                       0!
                                                                                                 0!
                               0(  4                    45                                       0#
                             .234                                                                0#
                                   5                    44                                       0#
                               0#                                                                0#
                               0#  6                    43                                       0"
                               0#                                                                0"
                               0#  7                    42                                       0"
                             633!                                                                0"
                             6$$!  8        ,1&0        41
                               0!  9
                               0!                       40
                               0!
                                   10                   39

                                   11                   38

                                   12                   37

                                   13                   36

                                   14                   35

                                   15                   34

                                   16                   33

                                      17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                       0!
                                          633
                                              6$$
                                                 0!
                                                     0!
                                                        0!
                                                            0!
                                                               0#
                                                                   0#
                                                                      0"
                                                                          0"
                                                                             0"
                                                                                 0"
                                                                                    0"
                                                                                        6#!0?
                                                                                            6$$

                                                                                                        AIB

38/167                             Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                    Pinouts and pin description
                 Figure 11. STM32F40x LQFP100 pinout

          6$$
             0$2?/.
                 0%
                    0%
                        0"
                           0"
                               "//4
                                  0"
                                      0"
                                         0"
                                             0"
                                                0"
                                                    0$
                                                       0$
                                                           0$
                                                               0$
                                                                  0$
                                                                      0$
                                                                         0$
                                                                             0$
                                                                                0#
                                                                                    0#
                                                                                       0#
                                                                                           0!
                                                                                              0!

    0%                                                ,1&0   6$$
    0%                                                       633
    0%                                                       6#!0?
    0%                                                       0!
    0%                                                       0!
  6"!4                                                       0!
0#                                                          0!
0#                                                          0!
0#                                                          0!
   633                                                       0#
  6$$                                                        0#
   0(                                                        0#
   0(                                                        0#
.234                                                        0$
   0#                                                        0$
   0#                                                        0$
   0#                                                        0$
   0#                                                        0$
  6$$                                                        0$
633!                                                        0$
62%&                                                         0$
6$$!                                                        0"
   0!                                                        0"
    0!                                                       0"
    0!                                                       0"

         0!
            633
                6$$
                   0!
                       0!
                          0!
                              0!
                                 0#
                                     0#
                                        0"
                                            0"
                                               0"
                                                   0%
                                                      0%
                                                          0%
                                                              0%
                                                                 0%
                                                                     0%
                                                                        0%
                                                                            0%
                                                                               0%
                                                                                   0"
                                                                                      0"
                                                                                          6#!0?
                                                                                             6$$

                                                                                                   AIB

         Doc ID 022152 Rev 2                                                                       39/167
Pinouts and pin description                STM32F405xx, STM32F407xx
Figure 12. STM32F40x LQFP144 pinout

          6$$
             0$2?/.
                 0%
                    0%
                        0"
                           0"
                               "//4
                                   0"
                                      0"
                                          0"
                                             0"
                                                 0"
                                                     0'
                                                        6$$
                                                            633
                                                               0'
                                                                   0'
                                                                       0'
                                                                          0'
                                                                              0'
                                                                                 0'
                                                                                     0$
                                                                                         0$
                                                                                            6$$
                                                                                                633
                                                                                                   0$
                                                                                                       0$
                                                                                                          0$
                                                                                                              0$
                                                                                                                  0$
                                                                                                                     0$
                                                                                                                         0#
                                                                                                                            0#
                                                                                                                                0#
                                                                                                                                    0!
                                                                                                                                       0!

  0%                                        6$$
  0%                                        633
  0%                                        6#!0?
  0%                                        0!
  0%
6"!4                                        0!
0#
0#                                          0!
0#
  0&                                        0!
  0&
  0&                                        0!
  0&
  0&                                        0!
  0&
   633                                                                                                                                       0#
  6$$
  0&                                                                                                                                         0#
  0&
  0&                                                                                                                                         0#

  0&                                                                                                                                         0#

0&                                                                                                                                          6$$
0(                                                                                                                                           633
                                                                                                                                              0'
0(
.234                                                                                                                                         0'

  0#                                 ,1&0                                                                                                    0'
  0#                                                                                                                                         0'
  0#                                                                                                                                         0'
  0#                                                                                                                                         0'
  6$$                                                                                                                                        0'
633!                                                                                                                                        0$
62%&                                                                                                                                         0$
6$$!                                                                                                                                        6$$
  0!                                                                                                                                         633
  0!                                                                                                                                         0$
  0!  
                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0$

                                                                                                                                             0"

                                                                                                                                             0"

                                                                                                                                             0"

                                                                                                                                             0"

         0!                                                                                                                                        AIB
            633
               6$$
                   0!  
                       0!  
                           0!  
                              0!  
                                  0#
                                     0#
                                         0"
                                             0"
                                                0"
                                                    0&
                                                       0&
                                                          633
                                                              6$$
                                                                  0&
                                                                      0&
                                                                         0&
                                                                             0'
                                                                                 0'
                                                                                    0%
                                                                                        0%
                                                                                           0%
                                                                                               633
                                                                                                  6$$
                                                                                                      0%
                                                                                                          0%
                                                                                                             0%
                                                                                                                 0%
                                                                                                                    0%
                                                                                                                        0%
                                                                                                                            0"
                                                                                                                               0"
                                                                                                                                   6#!0?
                                                                                                                                      6$$

40/167   Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                   Pinouts and pin description
Figure 13. STM32F40x LQFP176 pinout

           0)
              0)
                  0)
                     0)
                        6$$
                            0$2?/.
                                0%
                                    0%
                                       0"
                                           0"
                                              "//4
                                                  0"
                                                      0"
                                                         0"
                                                             0"
                                                                0"
                                                                    0'
                                                                       6$$
                                                                           633
                                                                               0'
                                                                                  0'
                                                                                      0'
                                                                                          0'
                                                                                             0'
                                                                                                 0'
                                                                                                     0$
                                                                                                        0$
                                                                                                           6$$
                                                                                                               633
                                                                                                                   0$
                                                                                                                       0$
                                                                                                                          0$
                                                                                                                              0$
                                                                                                                                 0$
                                                                                                                                     0$
                                                                                                                                        0#
                                                                                                                                            0#
                                                                                                                                               0#
                                                                                                                                                   0!
                                                                                                                                                      0!
                                                                                                                                                          6$$
                                                                                                                                                             633
                                                                                                                                                                 0)
                                                                                                                                                                     0)

    0%                                      0)
    0%
    0%                                      0)
    0%
                                            0(
    0%
                                            0(
  6"!4
                                            0(
    0)
                                            6$$
0#                                         633
                                            6#!0?
0#                                         0!

0#4                                         0!

     0)                                     0!

   0)                                       0!

   0)                                       0!
    633
    6$$                                     0!
    0&
                                            0#
    0&
                                            0#
    0&                                      0#
                                            0#
    0&                                      6$$
                                          
    0&                               ,1&0                                                                                                                                 633
                                                                                                                                                                          0'
    0&
    633                                     0'
    6$$                                     0'
    0&                                      0'
    0&                                      0'
    0&
    0&                                                                                                                                                                    0'
  0&
   0(                                                                                                                                                                     0'
   0(
.234                                                                                                                                                                     0$
   0#
   0#                                                                                                                                                                     0$
   0#
   0#                                                                                                                                                                     6$$
   6$$                                                                                                                                                                    633
  633!                                                                                                                                                                    0$
62%&
  6$$!                                                                                                                                                                    0$
   0!                                                                                                                                                                      0$

    0!                                                                                                                                                                     0$
    0!
   0(                                                                                                                                                                      0$

   0(                                                                                                                                                                      0$
                                                                                                                                                                           0"
                                                                                                                                                                           0"
                                                                                                                                                                           0"
                                                                                                                                                                           0"
                                                                                                                                                                           6$$
                                                                                                                                                                           633

                                                                                                                                                                           0(

          0(                                                                                                                                                              -36
             0(
                 0!
                    633
                        6$$
                            0!
                               0!
                                   0!
                                       0!
                                          0#
                                              0#
                                                 0"
                                                     0"
                                                         0"
                                                            0&
                                                                0&
                                                                   633
                                                                       6$$
                                                                           0&
                                                                              0&
                                                                                  0&
                                                                                     0'
                                                                                         0'
                                                                                             0%
                                                                                                0%
                                                                                                    0%
                                                                                                       633
                                                                                                           6$$
                                                                                                              0%
                                                                                                                  0%
                                                                                                                      0%
                                                                                                                         0%
                                                                                                                             0%
                                                                                                                                0%
                                                                                                                                    0"
                                                                                                                                        0"
                                                                                                                                            6#!0?
                                                                                                                                               6$$
                                                                                                                                                   0(
                                                                                                                                                       0(
                                                                                                                                                          0(
                                                                                                                                                              0(
                                                                                                                                                                 0(
                                                                                                                                                                     0(

          Doc ID 022152 Rev 2                                                                                                                                                   41/167
Pinouts and pin description                                               STM32F405xx, STM32F407xx

Figure 14. STM32F40x UFBGA176 ballout

                                                                                                            

!  0%        0%   0%      0%           0"  0"   0'     0'   0"       0"   0$           0#   0!       0!      0!

"  0%        0%   0%      0"           0"  0"   0'     0'   0'       0'   0$           0$   0#       0#      0!

#  6"!4      0)   0)      0)           6$$ 0$2?/. 6$$  6$$  6$$      0'   0$           0$   0)       0)      0!

$  0#        0)   0)      0)           633 "//4 633    633  633      0$   0$           0$   0(       0)      0!

%  0#        0&   0)      0)                                                           0(   0(       0)      0!

&  0#        633  6$$     0(               633  633    633  633      633               633 6#!0? 0#          0!

'  0(        633  6$$     0(               633  633    633  633      633               633  6$$      0#      0#
             0&   0&      0(               633  633    633  633      633               633  6$$      0'      0#
(  0(

*  .234      0&   0&      0(               633  633    633  633      633               6$$  6$$      0'      0'

+  0&        0&   0&      6$$              633  633    633  633      633               0(   0'       0'      0'
             0&                            0"   0'     633                             0(   0(       0$      0'
,  0&        0#   0& "90!33?                                                           0(   0(       0$      0$
                                 2%'

-  633!           0#      0#           0#                   633      6#!0? 0(

. 62%&
      0!   0!      0!           0#  0&   0'     6$$  6$$      6$$  0%           0(   0$       0$      0$

0 62%&       0!   0!      0!           0#  0&   0&     0%   0%       0%   0%           0"   0"       0$      0$

2  6$$!      0!   0!      0"           0"  0&   0&     0%   0%       0%   0%           0"   0"       0" 0"

                                                                                                             AIB

Table 5. Legend/abbreviations used in the pinout table

   Name           Abbreviation                                       Definition

   Pin name       Unless otherwise specified in brackets below the pin name, the pin function during and after
                  reset is the same as the actual pin name

                       S                                             Supply pin

   Pin type            I                                             Input only pin

                       I/O                                       Input / output pin

                       FT                                            5 V tolerant I/O

                                  FTf                           5 V tolerant I/O, FM+ capable
                                                       3.3 V tolerant I/O directly connected to ADC
                                  TTa
   I/O structure                                                        Standard 3.3V I/O

                                  TC

                       B                                    Dedicated BOOT0 pin

                       RST                      Bidirectional reset pin with embedded weak pull-up resistor

   Notes          Unless otherwise specified by a note, all I/Os are set as floating inputs during and after reset

42/167                                          Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                Pinouts and pin description

Table 5. Legend/abbreviations used in the pinout table (continued)

Name        Abbreviation                                    Definition

Alternate   Functions selected through GPIOx_AFR registers
functions

Additional  Functions directly selected/enabled through peripheral registers
functions

                          Doc ID 022152 Rev 2                                 43/167
Pinouts and pin description                                                                STM32F405xx, STM32F407xx

Table 6. STM32F40x pin and ball definitions

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                     Pin name                                                    Alternate functions    Additional functions

                  (function after
                      reset)(1)

                                                                                 TRACECLK/ FSMC_A23 /

- 1 1 A2 1        PE2              I/O FT                                        ETH_MII_TXD3 /

                                                                                 EVENTOUT

- 2 2 A1 2        PE3              I/O FT                                        TRACED0/FSMC_A19 /
                                                                                        EVENTOUT

- 3 3 B1 3        PE4              I/O FT                                        TRACED1/FSMC_A20 /
                                                                                 DCMI_D4/ EVENTOUT

                                                                                 TRACED2 / FSMC_A21 /

- 4 4 B2 4        PE5              I/O FT                                        TIM9_CH1 / DCMI_D6 /

                                                                                 EVENTOUT

                                                                                 TRACED3 / FSMC_A22 /

- 5 5 B3 5        PE6              I/O FT                                        TIM9_CH2 / DCMI_D7 /

                                                                                 EVENTOUT

1 6 6 C1 6        VBAT              S                                            EVENTOUT                  RTC_AF2
- - - D2 7         PI8             I/O FT (2)(3)                                 EVENTOUT                  RTC_AF1
2 7 7 D1 8        PC13             I/O FT (2)(3)                                                         OSC32_IN(4)
                                                                                                        OSC32_OUT(4)
3  8    8  E1  9  PC14-OSC32_IN                 FT (2)(3)                        EVENTOUT
                                           I/O                                                             ADC3_IN9
                  (PC14)                                                                                  ADC3_IN14
                                                                                                          ADC3_IN15
4 9 9 F1 10           PC15-        I/O FT (2)(3)                                 EVENTOUT
                  OSC32_OUT

                      (PC15)

- - - D3 11       PI9              I/O FT                                        CAN1_RX / EVENTOUT

- - - E3 12       PI10             I/O FT                                        ETH_MII_RX_ER /
                                                                                     EVENTOUT

- - - E4 13       PI11             I/O FT                                        OTG_HS_ULPI_DIR /
                                                                                       EVENTOUT

- - - F2 14       VSS              S
- - - F3 15
- - 10 E2 16      VDD              S

                  PF0              I/O FT                                        FSMC_A0 / I2C2_SDA /
                                                                                         EVENTOUT

- - 11 H3 17      PF1              I/O FT                                        FSMC_A1 / I2C2_SCL /
                                                                                        EVENTOUT

- - 12 H2 18      PF2              I/O FT                                        FSMC_A2 / I2C2_SMBA /
                                                                                          EVENTOUT
- - 13 J2 19
- - 14 J3 20      PF3              I/O FT (4) FSMC_A3/EVENTOUT
- - 15 K3 21
                  PF4              I/O FT (4) FSMC_A4/EVENTOUT

                  PF5              I/O FT (4) FSMC_A5/EVENTOUT

44/167                                          Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                                      Pinouts and pin description

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                   Pin name                                                      Alternate functions    Additional functions

                (function after
                    reset)(1)

- 10 16 G2 22   VSS              S

- 11 17 G3 23   VDD              S

                                                                                 TIM10_CH1 /

- - 18 K2 24    PF6              I/O FT (4)                                      FSMC_NIORD/              ADC3_IN4
                                                                                                          ADC3_IN5
                                                                                 EVENTOUT                 ADC3_IN6
                                                                                                          ADC3_IN7
- - 19 K1 25    PF7              I/O FT   (4) TIM11_CH1/FSMC_NREG/                                        ADC3_IN8
                                                         EVENTOUT                                         OSC_IN(4)
                                                                                                        OSC_OUT(4)
                                                                                 TIM13_CH1 /
                                                                                                        ADC123_IN10
- - 20 L3 26    PF8              I/O FT (4)                                      FSMC_NIOWR/            ADC123_IN11
                                                                                                        ADC123_IN12
                                                                                 EVENTOUT
                                                                                                        ADC123_IN13
- - 21 L2 27    PF9              I/O FT   (4) TIM14_CH1 / FSMC_CD/
- - 22 L1 28    PF10             I/O FT                  EVENTOUT

                                          (4) FSMC_INTR/ EVENTOUT

5 12 23 G1 29   PH0-OSC_IN       I/O FT                                          EVENTOUT

                (PH0)

6 13 24 H1 30   PH1-OSC_OUT      I/O FT                                          EVENTOUT

                (PH1)

7 14 25 J1 31   NRST             I/O RST

8 15 26 M2 32   PC0              I/O FT (4)                                       OTG_HS_ULPI_STP/
9 16 27 M3 33   PC1              I/O FT (4)                                              EVENTOUT

                                                                                 ETH_MDC/ EVENTOUT

10 17 28 M4 34  PC2              I/O FT                  SPI2_MISO /
                                          (4) OTG_HS_ULPI_DIR /

                                                        TH_MII_TXD2

                                                /I2S2ext_SD/ EVENTOUT

11 18 29 M5 35  PC3              I/O FT (4)                                      SPI2_MOSI / I2S2_SD /
                                                                                  OTG_HS_ULPI_NXT /

                                                                                    ETH_MII_TX_CLK/
                                                                                        EVENTOUT

- 19 30 G3 36   VDD              S

12 20 31 M1 37  VSSA             S

- - - N1 -      VREF            S

- 21 32 P1 38   VREF+            S

13 22 33 R1 39  VDDA             S

                                    Doc ID 022152 Rev 2                                                              45/167
Pinouts and pin description                                                                     STM32F405xx, STM32F407xx

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                           Pin name                                              Alternate functions    Additional functions

                        (function after
                            reset)(1)

                                                                                 USART2_CTS/ UART4_TX/

                          PA0-WKUP                                               ETH_MII_CRS /
                              (PA0)
14 23 34 N3 40                           I/O FT  (5)                             TIM2_CH1_ETR/          ADC123_IN0/WKUP(4)
                               PA1
15 24 35 N2 41                                                                   TIM5_CH1 / TIM8_ETR/
                               PA2
16 25 36 P2 42                 PH2                                               EVENTOUT
- - - F4 43                   PH3
- - - G4 44                   PH4       I/O FT               USART2_RTS /                              ADC123_IN1
- - - H4 45                   PH5                              UART4_RX/
- - - J4 46                   PA3
17 26 37 R2 47                 VSS               (4) ETH_RMII_REF_CLK /
18 27 38 - 48           BYPASS_REG                         ETH_MII_RX_CLK /
                               VDD
                  L4 -         PA4                     TIM5_CH2 / TIMM2_CH2/
19 28 39 K4 49                                                  EVENTOUT
20 29 40 N4 50                 PA5
                                                              USART2_TX/TIM5_CH3 /                      ADC123_IN2
21 30 41 P4 51                 PA6       I/O FT (4) TIM9_CH1 / TIM2_CH3 /

22 31 42 P3 52                                                ETH_MDIO/ EVENTOUT

                                         I/O FT                                  ETH_MII_CRS/EVENTOUT

                                         I/O FT                                  ETH_MII_COL/EVENTOUT

                                         I/O FT                                        I2C2_SCL /
                                                                                 OTG_HS_ULPI_NXT/

                                                                                       EVENTOUT

                                         I/O FT                                  I2C2_SDA/ EVENTOUT

                                         I/O FT        USART2_RX/TIM5_CH4 /                             ADC123_IN3

                                                        TIM9_CH2 / TIM2_CH4 /
                                                 (4) OTG_HS_ULPI_D0 /

                                                              ETH_MII_COL/

                                                                EVENTOUT

                                         S

                                         I FT

                                         S

                                                                                 SPI1_NSS / SPI3_NSS /

                                         I/O TTa (4)                              USART2_CK /           ADC12_IN4 /DAC1_OUT
                                                                                 DCMI_HSYNC /

                                                                                 OTG_HS_SOF/ I2S3_WS/

                                                                                 EVENTOUT

                                         I/O TTa (4)                                      SPI1_SCK/     ADC12_IN5/DAC2_OUT
                                                                                   OTG_HS_ULPI_CK /

                                                                                      TIM2_CH1_ETR/
                                                                                 TIM8_CHIN/ EVENTOUT

                                         I/O FT                 SPI1_MISO /                             ADC12_IN6
                                                 (4) TIM8_BKIN/TIM13_CH1 /

                                                      DCMI_PIXCLK / TIM3_CH1

                                                       / TIM1_BKIN/ EVENTOUT

46/167                                      Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                                          Pinouts and pin description

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                   Pin name                                                      Alternate functions     Additional functions

                (function after
                    reset)(1)

                                                                                 SPI1_MOSI/ TIM8_CH1N /

                                                                                 TIM14_CH1/TIM3_CH2/

23 32 43 R3 53       PA7         I/O FT  (4)                                     ETH_MII_RX_DV /         ADC12_IN7
                                 I/O FT                                                                  ADC12_IN14
24 33 44 N5 54       PC4         I/O FT                                          TIM1_CH1N /             ADC12_IN15
                                 I/O FT                                                                  ADC12_IN8
25 34 45 P5 55       PC5         I/O FT                                          RMII_CRS_DV/            ADC12_IN9

26 35 46 R5 56       PB0                                                         EVENTOUT

27 36 47 R4 57       PB1                                                         ETH_RMII_RX_D0 /

28 37 48 M6 58  PB2-BOOT1                (4)                                     ETH_MII_RX_D0/
- - 49 R6 59       (PB2)
- - 50 P6 60       PF11                                                         EVENTOUT
- - 51 M8 61       PF12
- - 52 N8 62        VSS                                                         ETH_RMII_RX_D1 /
- - 53 N6 63        VDD
- - 54 R7 64       PF13                 (4)                                     ETH_MII_RX_D1/
- - 55 P7 65       PF14
- - 56 N7 66       PF15                                                         EVENTOUT
- - 57 M7 67        PG0
- 38 58 R8 68       PG1                                                         TIM3_CH3 / TIM8_CH2N/
- 39 59 P8 69       PE7
- 40 60 P9 70       PE8                 (4)                                     OTG_HS_ULPI_D1/
- - 61 M9 71        PE9
                     VSS                                                         ETH_MII_RXD2 /

                                                                                 TIM1_CH2N/ EVENTOUT

                                                                                 TIM3_CH4 / TIM8_CH3N/

                                                                                 OTG_HS_ULPI_D2/

                                         (4)                                     ETH_MII_RXD3 /

                                                                                 OTG_HS_INTN /

                                                                                 TIM1_CH3N/ EVENTOUT

                                 I/O FT                                          EVENTOUT

                                 I/O FT                                           DCMI_12/ EVENTOUT
                                 I/O FT                                          FSMC_A6/ EVENTOUT
                                  S
                                  S                                              FSMC_A7/ EVENTOUT
                                 I/O FT                                          FSMC_A8/ EVENTOUT
                                 I/O FT                                          FSMC_A9/ EVENTOUT
                                 I/O FT                                          FSMC_A10/ EVENTOUT
                                 I/O FT                                          FSMC_A11/ EVENTOUT
                                 I/O FT                                           FSMC_D4/TIM1_ETR/
                                 I/O FT
                                                                                         EVENTOUT
                                 I/O FT                                          FSMC_D5/ TIM1_CH1N/

                                 I/O FT                                                  EVENTOUT
                                  S                                               FSMC_D6/TIM1_CH1/

                                                                                         EVENTOUT

                                 Doc ID 022152 Rev 2                                                                 47/167
Pinouts and pin description                                                      STM32F405xx, STM32F407xx

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                    Pin name                                                     Alternate functions      Additional functions

                 (function after
                     reset)(1)

- - 62 N9 72    VDD               S                                               FSMC_D7/TIM1_CH2N/
- 41 63 R9 73   PE10             I/O FT                                                   EVENTOUT
- 42 64 P10 74  PE11             I/O FT
- 43 65 R10 75  PE12             I/O FT                                            FSMC_D8/TIM1_CH2/
- 44 66 N11 76  PE13             I/O FT                                                   EVENTOUT
- 45 67 P11 77  PE14             I/O FT
- 46 68 R11 78  PE15             I/O FT                                           FSMC_D9/TIM1_CH3N/
                                                                                           EVENTOUT
29 47 69 R12 79  PB10             I/O FT
                                                                                   FSMC_D10/TIM1_CH3/
30 48 70 R13 80  PB11             I/O FT                                                   EVENTOUT

31 49 71 M10 81  VCAP_1            S                                               FSMC_D11/TIM1_CH4/
32 50 72 N10 82    VDD             S                                                       EVENTOUT
- - - M11 83
                  PH6             I/O FT                                           FSMC_D12/TIM1_BKIN/
- - - N12 84                                                                              EVENTOUT
                 PH7              I/O FT
- - - M12 85                                                                       SPI2_SCK / I2S2_CK /
- - - M13 86    PH8              I/O FT                                          I2C2_SCL/ USART3_TX /
- - - L13 87    PH9              I/O FT
- - - L12 88    PH10             I/O FT                                             OTG_HS_ULPI_D3 /
                 PH11             I/O FT                                              ETH_MII_RX_ER /
                                                                                   TIM2_CH3/ EVENTOUT

                                                                                  I2C2_SDA/USART3_RX/
                                                                                     OTG_HS_ULPI_D4 /
                                                                                      ETH_RMII_TX_EN/
                                                                                       ETH_MII_TX_EN /

                                                                                   TIM2_CH4/ EVENTOUT

                                                                                 I2C2_SMBA / TIM12_CH1 /
                                                                                        ETH_MII_RXD2/
                                                                                           EVENTOUT

                                                                                           I2C3_SCL /
                                                                                        ETH_MII_RXD3/

                                                                                           EVENTOUT

                                                                                           I2C3_SDA /
                                                                                         DCMI_HSYNC/

                                                                                           EVENTOUT

                                                                                 I2C3_SMBA / TIM12_CH2/
                                                                                   DCMI_D0/ EVENTOUT

                                                                                   TIM5_CH1 / DCMI_D1/
                                                                                           EVENTOUT

                                                                                   TIM5_CH2 / DCMI_D2/
                                                                                           EVENTOUT

48/167                            Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                         Pinouts and pin description

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                     Pin name                                                    Alternate functions      Additional functions

                  (function after
                      reset)(1)

- - - K12 89     PH12             I/O FT                                        TIM5_CH3 / DCMI_D3/
- - - H12 90      VSS              S                                                   EVENTOUT
- - - J12 91      VDD              S
                  PB12                                                             SPI2_NSS / I2S2_WS /   OTG_HS_VBUS
33 51 73 P12 92                    I/O FT                                                 I2C2_SMBA/
                  PB13
34 52 74 P13 93                    I/O FT                                        USART3_CK/ TIM1_BKIN /
                  PB14                                                                     CAN2_RX /
35 53 75 R14 94                    I/O FT
                  PB15                                                               OTG_HS_ULPI_D5/
36 54 76 R15 95   PD8              I/O FT                                             ETH_RMII_TXD0 /
- 55 77 P15 96   PD9              I/O FT                                               ETH_MII_TXD0/
- 56 78 P14 97   PD10             I/O FT                                        OTG_HS_ID/ EVENTOUT
- 57 79 N15 98   PD11             I/O FT
- 58 80 N14 99   PD12             I/O FT                                           SPI2_SCK / I2S2_CK /
- 59 81 N13 100                   I/O FT                                                USART3_CTS/

                                                                                  TIM1_CH1N /CAN2_TX /
                                                                                     OTG_HS_ULPI_D6 /
                                                                                      ETH_RMII_TXD1 /
                                                                                        ETH_MII_TXD1/
                                                                                           EVENTOUT

                                                                                 SPI2_MISO/ TIM1_CH2N /
                                                                                          TIM12_CH1 /
                                                                                         OTG_HS_DM/

                                                                                        USART3_RTS /
                                                                                  TIM8_CH2N/I2S2ext_SD/

                                                                                           EVENTOUT

                                                                                   SPI2_MOSI / I2S2_SD/
                                                                                 TIM1_CH3N / TIM8_CH3N

                                                                                         / TIM12_CH2 /
                                                                                 OTG_HS_DP/ EVENTOUT

                                                                                 FSMC_D13 / USART3_TX/
                                                                                           EVENTOUT

                                                                                 FSMC_D14 / USART3_RX/
                                                                                           EVENTOUT

                                                                                 FSMC_D15 / USART3_CK/
                                                                                           EVENTOUT

                                                                                          FSMC_CLE /
                                                                                 FSMC_A16/USART3_CTS/

                                                                                           EVENTOUT

                                                                                           FSMC_ALE/
                                                                                   FSMC_A17/TIM4_CH1 /

                                                                                         USART3_RTS/
                                                                                           EVENTOUT

                                   Doc ID 022152 Rev 2                                                    49/167
Pinouts and pin description                                                      STM32F405xx, STM32F407xx

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                     Pin name                                                    Alternate functions      Additional functions

                  (function after
                      reset)(1)

- 60 82 M15 101  PD13             I/O FT                                          FSMC_A18/TIM4_CH2/
- - 83 - 102      VSS              S                                                      EVENTOUT
- - 84 J13 103    VDD              S
- 61 85 M14 104  PD14             I/O FT                                           FSMC_D0/TIM4_CH3/
- 62 86 L14 105  PD15             I/O FT                                         EVENTOUT/ EVENTOUT
- - 87 L15 106   PG2              I/O FT
- - 88 K15 107   PG3              I/O FT                                           FSMC_D1/TIM4_CH4/
- - 89 K14 108   PG4              I/O FT                                                  EVENTOUT
- - 90 K13 109   PG5              I/O FT
- - 91 J15 110   PG6              I/O FT                                         FSMC_A12/ EVENTOUT
- - 92 J14 111   PG7              I/O FT                                         FSMC_A13/ EVENTOUT
                                                                                  FSMC_A14/ EVENTOUT
- - 93 H14 112   PG8              I/O FT                                         FSMC_A15/ EVENTOUT
- - 94 G12 113    VSS              S                                             FSMC_INT2/ EVENTOUT
- - 95 H13 114    VDD              S                                            FSMC_INT3 /USART6_CK/

37 63 96 H15 115  PC6              I/O FT                                                  EVENTOUT
                                                                                        USART6_RTS /
38 64 97 G15 116  PC7              I/O FT                                               ETH_PPS_OUT/

39 65 98 G14 117  PC8              I/O FT                                                  EVENTOUT

40 66 99 F14 118  PC9              I/O FT                                                  I2S2_MCK /
                                                                                    TIM8_CH1/SDIO_D6 /

                                                                                         USART6_TX /
                                                                                    DCMI_D0/TIM3_CH1/

                                                                                           EVENTOUT
                                                                                           I2S3_MCK /
                                                                                    TIM8_CH2/SDIO_D7 /
                                                                                         USART6_RX /
                                                                                    DCMI_D1/TIM3_CH2/
                                                                                           EVENTOUT
                                                                                     TIM8_CH3/SDIO_D0
                                                                                 /TIM3_CH3/ USART6_CK /
                                                                                   DCMI_D2/ EVENTOUT
                                                                                      I2S_CKIN/ MCO2 /
                                                                                    TIM8_CH4/SDIO_D1 /
                                                                                   /I2C3_SDA / DCMI_D3 /
                                                                                   TIM3_CH4/ EVENTOUT

50/167                             Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                         Pinouts and pin description

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                      Pin name                                                   Alternate functions     Additional functions

                   (function after
                       reset)(1)

41 67 100 F15 119  PA8              I/O FT                                          MCO1 / USART1_CK/
                                                                                    TIM1_CH1/ I2C3_SCL/
42 68 101 E15 120  PA9              I/O FT                                                               OTG_FS_VBUS
                                                                                         OTG_FS_SOF/
43 69 102 D15 121  PA10             I/O FT                                                 EVENTOUT

44 70 103 C15 122  PA11             I/O FT                                       USART1_TX/ TIM1_CH2 /
                                                                                  I2C3_SMBA / DCMI_D0/
45 71 104 B15 123  PA12             I/O FT
                                                                                           EVENTOUT
46 72 105 A15 124  PA1              I/O FT
                                                                                  USART1_RX/ TIM1_CH3/
                   (JTMS-SWDIO)                                                    OTG_FS_ID/DCMI_D1/
                                                                                           EVENTOUT

                                                                                 USART1_CTS / CAN1_RX
                                                                                          / TIM1_CH4 /

                                                                                 OTG_FS_DM/ EVENTOUT

                                                                                 USART1_RTS / CAN1_TX/
                                                                                  TIM1_ETR/ OTG_FS_DP/

                                                                                           EVENTOUT

                                                                                 JTMS-SWDIO/ EVENTOUT

47 73 106 F13 125  VCAP_2           S

- 74 107 F12 126   VSS              S

48 75 108 G13 127  VDD              S

- - - E12 128      PH13             I/O FT                                       TIM8_CH1N / CAN1_TX/
                                                                                          EVENTOUT
- - - E13 129      PH14             I/O FT
                                                                                 TIM8_CH2N / DCMI_D4/
- - - D13 130      PH15             I/O FT                                                EVENTOUT

- - - E14 131      PI0              I/O FT                                       TIM8_CH3N / DCMI_D11/
                                                                                          EVENTOUT
- - - D14 132      PI1              I/O FT
                                                                                 TIM5_CH4 / SPI2_NSS /
- - - C14 133      PI2              I/O FT                                         I2S2_WS / DCMI_D13/

- - - C13 134      PI3              I/O FT                                                EVENTOUT

                                                                                   SPI2_SCK / I2S2_CK /
                                                                                  DCMI_D8/ EVENTOUT

                                                                                 TIM8_CH4 /SPI2_MISO /
                                                                                  DCMI_D9 / I2S2ext_SD/

                                                                                          EVENTOUT

                                                                                 TIM8_ETR / SPI2_MOSI /
                                                                                   I2S2_SD / DCMI_D10/
                                                                                          EVENTOUT

- - - D9 135       VSS              S

- - - C9 136       VDD              S

                                       Doc ID 022152 Rev 2                                               51/167
Pinouts and pin description                                                      STM32F405xx, STM32F407xx

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                      Pin name                                                   Alternate functions     Additional functions

                   (function after
                       reset)(1)

49 76 109 A14 137  PA14             I/O FT                                       JTCK-SWCLK/ EVENTOUT

                   (JTCK-SWCLK)                                                        JTDI/ SPI3_NSS/
                                                                                 I2S3_WS/TIM2_CH1_ETR
50 77 110 A13 138  PA15             I/O FT                                        / SPI1_NSS / EVENTOUT
                   (JTDI)
                                                                                    SPI3_SCK / I2S3_CK/
51 78 111 B14 139  PC10             I/O FT                                          UART4_TX/SDIO_D2 /
                                                                                  DCMI_D8 / USART3_TX/
52 79 112 B13 140  PC11             I/O FT
                                                                                           EVENTOUT
53 80 113 A12 141  PC12             I/O FT
                                                                                  UART4_RX/ SPI3_MISO /
- 81 114 B12 142  PD0              I/O FT                                                  SDIO_D3 /
- 82 115 C12 143  PD1              I/O FT
                                                                                  DCMI_D4/USART3_RX /
54 83 116 D12 144  PD2              I/O FT                                        I2S3ext_SD/ EVENTOUT

- 84 117 D11 145  PD3              I/O FT                                          UART5_TX/SDIO_CK /
- 85 118 D10 146  PD4              I/O FT                                         DCMI_D9 / SPI3_MOSI
- 86 119 C11 147  PD5              I/O FT                                        /I2S3_SD / USART3_CK/
- - 120 D8 148    VSS               S
- - 121 C8 149    VDD               S                                                     EVENTOUT
- 87 122 B11 150  PD6              I/O FT
- 88 123 A11 151  PD7              I/O FT                                          FSMC_D2/CAN1_RX/
                                                                                           EVENTOUT
- - 124 C10 152   PG9              I/O FT
                                                                                    FSMC_D3 / CAN1_TX/
                                                                                           EVENTOUT

                                                                                   TIM3_ETR/UART5_RX/
                                                                                  SDIO_CMD / DCMI_D11/

                                                                                           EVENTOUT

                                                                                 FSMC_CLK/USART2_CTS
                                                                                          / EVENTOUT

                                                                                 FSMC_NOE/USART2_RTS
                                                                                          / EVENTOUT

                                                                                 FSMC_NWE/USART2_TX/
                                                                                           EVENTOUT

                                                                                         FSMC_NWAIT/
                                                                                 USART2_RX/ EVENTOUT

                                                                                 USART2_CK/FSMC_NE1/
                                                                                 FSMC_NCE2/ EVENTOUT

                                                                                         USART6_RX /
                                                                                 FSMC_NE2/FSMC_NCE3/

                                                                                           EVENTOUT

52/167                              Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                         Pinouts and pin description

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                      Pin name                                                   Alternate functions     Additional functions

                   (function after
                       reset)(1)

- - 125 B10 153    PG10             I/O FT                                             FSMC_NCE4_1/
                                                                                 FSMC_NE3/ EVENTOUT
- - 126 B9 154     PG11             I/O FT
                                                                                       FSMC_NCE4_2 /
- - 127 B8 155     PG12             I/O FT                                            ETH_MII_TX_EN/
                                                                                     ETH _RMII_TX_EN/
- - 128 A8 156     PG13             I/O FT
                                                                                          EVENTOUT
- - 129 A7 157     PG14             I/O FT
                                                                                         FSMC_NE4 /
- - 130 D7 158      VSS              S                                                  USART6_RTS/
- - 131 C7 159      VDD              S
- - 132 B7 160                      I/O FT                                                EVENTOUT
                   PG15
                                                                                          FSMC_A24 /
55 89 133 A10 161        PB3        I/O FT                                               USART6_CTS
                                                                                       /ETH_MII_TXD0/
                       (JTDO/                                                         ETH_RMII_TXD0/
                   TRACESWO)
                                                                                          EVENTOUT
56 90 134 A9 162      PB4           I/O FT
                   (NJTRST)                                                      FSMC_A25 / USART6_TX
                                                                                       /ETH_MII_TXD1/
57 91 135 A6 163   PB5              I/O FT                                            ETH_RMII_TXD1/
                                                                                          EVENTOUT
58 92 136 B6 164   PB6              I/O FT
                                                                                        USART6_CTS /
                                                                                  DCMI_D13/ EVENTOUT

                                                                                    JTDO/ TRACESWO/
                                                                                   SPI3_SCK / I2S3_CK /
                                                                                  TIM2_CH2 / SPI1_SCK/

                                                                                          EVENTOUT

                                                                                   NJTRST/ SPI3_MISO /
                                                                                 TIM3_CH1 / SPI1_MISO /
                                                                                 I2S3ext_SD/ EVENTOUT

                                                                                 I2C1_SMBA/ CAN2_RX /
                                                                                    OTG_HS_ULPI_D7 /

                                                                                 ETH_PPS_OUT/TIM3_CH
                                                                                        2 / SPI1_MOSI/

                                                                                 SPI3_MOSI / DCMI_D10 /
                                                                                   I2S3_SD/ EVENTOUT

                                                                                  I2C1_SCL/ TIM4_CH1 /
                                                                                           CAN2_TX /

                                                                                  DCMI_D5/USART1_TX/
                                                                                          EVENTOUT

                                    Doc ID 022152 Rev 2                                                  53/167
Pinouts and pin description                                                                    STM32F405xx, STM32F407xx

Table 6. STM32F40x pin and ball definitions (continued)

LQFP64Pin number
     LQFP100
           LQFP144
                  UFBGA176
                         LQFP176

                                                         Pin type
                                                                I / O structure

                                                                       Notes
                         Pin name                                                Alternate functions     Additional functions

                      (function after
                          reset)(1)

                                                                                 I2C1_SDA / FSMC_NL /

59 93 137 B5 165      PB7              I/O FT                                          DCMI_VSYNC /
                                                                                 USART1_RX/ TIM4_CH2/

                                                                                 EVENTOUT

60 94 138 D6 166      BOOT0            IB                                                                VPP

                                                                                 TIM4_CH3/SDIO_D4/

                                                                                 TIM10_CH1 / DCMI_D6 /

61 95 139 A5 167      PB8              I/O FT                                    ETH_MII_TXD3 /

                                                                                 I2C1_SCL/ CAN1_RX/

                                                                                 EVENTOUT

                                                                                 SPI2_NSS/ I2S2_WS /

                                                                                 TIM4_CH4/ TIM11_CH1/

62 96 140 B4 168      PB9              I/O FT                                    SDIO_D5 / DCMI_D7 /

                                                                                 I2C1_SDA / CAN1_TX/

                                                                                 EVENTOUT

- 97 141 A4 169       PE0              I/O FT                                    TIM4_ETR / FSMC_NBL0 /
                                                                                   DCMI_D2/ EVENTOUT

- 98 142 A3 170       PE1              I/O FT                                    FSMC_NBL1 / DCMI_D3/
                                                                                          EVENTOUT

63 99 - D5 -             VSS           S
- - 143 C6 171       PDR_ON           I FT

64  10  144  C5  172  VDD              S
    0

- - - D4 173          PI4              I/O FT                                    TIM8_BKIN / DCMI_D5/
                                                                                        EVENTOUT

- - - C4 174          PI5              I/O FT                                      TIM8_CH1 /
                                                                                 DCMI_VSYNC/

                                                                                   EVENTOUT

- - - C3 175          PI6              I/O FT                                    TIM8_CH2 / DCMI_D6/
                                                                                        EVENTOUT

- - - C2 176          PI7              I/O FT                                    TIM8_CH3 / DCMI_D7/
                                                                                        EVENTOUT

1. Function availability depends on the chosen device.

2. PC13, PC14, PC15 and PI8 are supplied through the power switch. Since the switch only sinks a limited amount of current
     (3 mA), the use of GPIOs PC13 to PC15 and PI8 in output mode is limited:
     - The speed should not exceed 2 MHz with a maximum load of 30 pF.
     - These I/Os must not be used as a current source (e.g. to drive an LED).

3. Main function after the first backup domain power-up. Later on, it depends on the contents of the RTC registers even after
     reset (because these registers are not reset by the main reset). For details on how to manage these I/Os, refer to the RTC
     register description sections in the STM32F4xx reference manual, available from the STMicroelectronics website:
     www.st.com.

4. FT = 5 V tolerant except when in analog mode or oscillator mode (for PC14, PC15, PH0 and PH1).

54/167                                    Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Pinouts and pin description

5. If the device is delivered in an UFBGA176 and the BYPASS_REG pin is set to VDD (Regulator off/internal reset ON
     mode), then PA0 is used as an internal Reset (active low).

                          Doc ID 022152 Rev 2                                                                       55/167
56/167               Table 7. Alternate function mapping                                                                                                                                                                           Pinouts and pin description

                           AF0            AF1         AF2    AF3        AF4                      AF5           AF6            AF7    AF8       AF9          AF10            AF11                    AF12   AF13
                           SYS                     TIM3/4/5                                                             USART1/2/3/                                         ETH                            DCMI
                     Port               TIM1/2    TIM 5_CH1                                  SPI1/SPI2/   SPI3/I2Sext/               UART4/5/  CAN1/CAN2/                                      FSMC/SDIO/              AF014 AF15
                                                  TIM5_CH2                                  I2S2/I2S2ext       I2S3        I2S3ext   USART6    TIM12/13/14                                       OTG_FS
                     PA0               TIM2_CH1              TIM8/9/10/11 I2C1/2/3                                      USART2_CTS                          OTG_FS/ OTG_HS
                     PA1               TIM2_ETR                                                                         USART2_RTS
                                       TIM2_CH2              TIM8_ETR                                                    USART2_TX   UART4_TX                                   ETH_MII_CRS                            EVENTOUT
                                                                                                                        USART2_RX    UART4_RX                                                                          EVENTOUT
                                                                                                                        USART2_CK                                            ETH_MII _RX_CLK                           EVENTOUT
                     PA2               TIM2_CH3   TIM5_CH3   TIM9_CH1                                                                                                       ETH_RMII _REF_CLK
                                                                                                                        USART1_CK
                                                                                                                         USART1_TX                                                ETH_MDIO
                                                                                                                        USART1_RX
                     PA3               TIM2_CH4   TIM5_CH4   TIM9_CH2                                                   USART1_CTS                          OTG_HS_ULPI_D0 ETH _MII_COL                                EVENTOUT
                                                                                                                        USART1_RTS
                     PA4                                                                    SPI1_NSS      SPI3_NSS                                                                             OTG_HS_SOF DCMI_HSYNC   EVENTOUT
                                                                                            SPI1_SCK      I2S3_WS        I2S3ext_SD

                     PA5               TIM2_CH1              TIM8_CH1N                                                   USART1_TX                          OTG_HS_ULPI_CK                                             EVENTOUT
                                       TIM2_ETR                                                                         USART1_RX

                     PA6               TIM1_BKIN  TIM3_CH1   TIM8_BKIN                      SPI1_MISO                    USART3_TX             TIM13_CH1                                                   DCMI_PIXCK  EVENTOUT
                                                                                                                        USART3_RX              TIM14_CH1                                                               EVENTOUT
                     PA7               TIM1_CH1N  TIM3_CH2   TIM8_CH1N                      SPI1_MOSI                   USART3_CK                                             ETH_MII _RX_DV                           EVENTOUT
                                                                                                                        USART3_CTS                                          ETH_RMII _CRS_DV
                                                                                                                        USART3_RTS
                     PA8   MCO1        TIM1_CH1                         I2C3_SCL                                                                            OTG_FS_SOF

                     PA9               TIM1_CH2                         I2C3_SMBA                                                                                                                          DCMI_D0     EVENTOUT

Doc ID 022152 Rev 2  PA10              TIM1_CH3                                                                                                             OTG_FS_ID                                      DCMI_D1     EVENTOUT

                     PA11              TIM1_CH4                                                                                                CAN1_RX      OTG_FS_DM                                                  EVENTOUT
                                                                                                                                               CAN1_TX      OTG_FS_DP                                                  EVENTOUT
                     PA12              TIM1_ETR

                     PA13  JTMS-SWDIO                                                                                                                                                                                  EVENTOUT
                                                                                                                                                                                                                       EVENTOUT
                     PA14  JTCK-SWCLK
                     PA15
                     PB0   JTDI        TIM 2_CH1                                            SPI1_NSS      SPI3_NSS/                                                                                                    EVENTOUT
                                       TIM 2_ETR                                                          I2S3S_WS

                                       TIM1_CH2N  TIM3_CH3   TIM8_CH2N                                                                                      OTG_HS_ULPI_D1 ETH _MII_RXD2                               EVENTOUT

                     PB1               TIM1_CH3N  TIM3_CH4   TIM8_CH3N                                                                                      OTG_HS_ULPI_D2 ETH _MII_RXD3 OTG_HS_INTN                   EVENTOUT
                                                                                                                                                                                                                       EVENTOUT
                     PB2

                     PB3       JTDO/   TIM2_CH2                                             SPI1_SCK      SPI3_SCK                                                                                                     EVENTOUT
                           TRACESWO                                                                        I2S3_CK

                     PB4   JTRST                  TIM3_CH1                                  SPI1_MISO     SPI3_MISO                                                                                                    EVENTOUT
                                                  TIM3_CH2
                     PB5                          TIM4_CH1              I2C1_SMBA SPI1_MOSI               SPI3_MOSI                            CAN2_RX OTG_HS_ULPI_D7 ETH _PPS_OUT                         DCMI_D10    EVENTOUT    STM32F405xx, STM32F407xx
                                                                                                           I2S3_SD

                     PB6                                                I2C1_SCL            I2S2_WS                                            CAN2_TX                                                        DCMI_D5  EVENTOUT
                                                                                                                                                                                                           DCMI_VSYNC  EVENTOUT
                     PB7                          TIM4_CH2              I2C1_SDA                                                                                                               FSMC_NL

                     PB8                          TIM4_CH3   TIM10_CH1 I2C1_SCL                                                                CAN1_RX                      ETH _MII_TXD3      SDIO_D4     DCMI_D6     EVENTOUT
                     PB9                          TIM4_CH4   TIM11_CH1 I2C1_SDA
                     PB10                                                                   SPI2_NSS                                           CAN1_TX                                         SDIO_D5     DCMI_D7     EVENTOUT
                     PB11                                                         I2C2_SCL   I2S2_WS
                     PB12               TIM2_CH3                                  I2C2_SDA  SPI2_SCK                                                        OTG_HS_ULPI_D3 ETH_ MII_RX_ER                              EVENTOUT
                     PB13               TIM2_CH4                                 I2C2_SMBA   I2S2_CK                                                                                                                   EVENTOUT
                     PB14              TIM1_BKIN                                                                                               CAN2_RX      OTG_HS_ULPI_D4   ETH _MII_TX_EN    OTG_HS_ID               EVENTOUT
                                       TIM1_CH1N             TIM8_CH2N                      SPI2_NSS                                           CAN2_TX      OTG_HS_ULPI_D5  ETH _RMII_TX_EN    OTG_HS_DM               EVENTOUT
                                       TIM1_CH2N                                             I2S2_WS                                                        OTG_HS_ULPI_D6                                             EVENTOUT
                                                                                            SPI2_SCK                                                                         ETH _MII_TXD0
                                                                                             I2S2_CK                                                                        ETH _RMII_TXD0

                                                                                            SPI2_MISO                                                                        ETH _MII_TXD1
                                                                                                                                                                            ETH _RMII_TXD1

                                                                                                          I2S2ext_SD                           TIM12_CH1
                     Table 7.        Alternate function mapping (continued)                                                                                                                                                     STM32F405xx, STM32F407xx

                               Port  AF0   AF1           AF2       AF3       AF4          AF5                AF6            AF7    AF8        AF9          AF10             AF11              AF12        AF13
                                                                                                                      USART1/2/3/                                                                         DCMI
                              PB15                                                         SPI1/SPI2/   SPI3/I2Sext/               UART4/5/   CAN1/CAN2/                                      FSMC/SDIO/            AF014 AF15
                               PC0                                                        I2S2/I2S2ext       I2S3        I2S3ext   USART6     TIM12/13/14                                       OTG_FS
                               PC1   SYS   TIM1/2        TIM3/4/5  TIM8/9/10/11 I2C1/2/3                                                                   OTG_FS/ OTG_HS   ETH
                               PC2                                  TIM8_CH3N              SPI2_MOSI                  USART3_TX/
                               PC3   RTC_50Hz TIM1_CH3N                                      I2S2_SD                  USART3_RX               TIM12_CH2                                       OTG_HS_DP             EVENTOUT
                               PC4                                                                                    USART3_CK                                                                                     EVENTOUT
                               PC5                                                                                                                         OTG_HS_ULPI_STP                                          EVENTOUT
                               PC6                                                                                                                                                                                  EVENTOUT
                               PC7                                                                                                                                          ETH_MDC                                 EVENTOUT
                               PC8                                                                                                                                                                                  EVENTOUT
                               PC9                                                        SPI2_MISO     I2S2ext_SD                                         OTG_HS_ULPI_DIR ETH _MII_TXD2                            EVENTOUT
                              PC10                                                                                                                                                                                  EVENTOUT
                              PC11                                                        SPI2_MOSI                                                        OTG_HS_ULPI_NXT   ETH _MII_TX_CLK                        EVENTOUT
                              PC12                                                         I2S2_SD                                                                          ETH _RMII_TX_CLK                        EVENTOUT
                              PC13                                                                                                                                                                                  EVENTOUT
                              PC14                                                                                                                                          ETH_MII_RXD0                            EVENTOUT
                              PC15                                                                                                                                          ETH_RMII_RXD0                           EVENTOUT
                               PD0                                                                                                                                                                                  EVENTOUT
                               PD1                                                                                                                                          ETH _MII_RXD1
                               PD2                                                                                                                                          ETH _RMII_RXD1
                               PD3
                               PD4                       TIM3_CH1  TIM8_CH1               I2S2_MCK                                 USART6_TX                                                  SDIO_D6     DCMI_D0
                               PD5                       TIM3_CH2  TIM8_CH2               I2S_CKIN                                                                                                        DCMI_D1
                               PD6                       TIM3_CH3  TIM8_CH3                             I2S3_MCK                   USART6_RX                                                  SDIO_D7     DCMI_D2
                               PD7                       TIM3_CH4  TIM8_CH4                                                                                                                               DCMI_D3
                               PD8                                                                      SPI3_SCK/                  USART6_CK                                                  SDIO_D0     DCMI_D8
                               PD9                                                                       I2S3S_CK                                                                                         DCMI_D4
                              PD10   MCO2                                    I2C3_SDA                   SPI3_MISO                                                                             SDIO_D1     DCMI_D9
                              PD11                                                                      I2S3ext_SD/
Doc ID 022152 Rev 2           PD12                                                                      SPI3_MOSI                  UART4_TX                                                   SDIO_D2
                              PD13                                                                        I2S3_SD
                              PD14                                                                                                 UART4_RX                                                   SDIO_D3

                                                                                                                                   UART5_TX                                                   SDIO_CK

                                                                                                                                              CAN1_RX                                           FSMC_D2             EVENTOUT
                                                                                                                                              CAN1_TX                                           FSMC_D3             EVENTOUT
                                                                                                                                                                                               SDIO_CMD             EVENTOUT
                                                         TIM3_ETR                                                                  UART5_RX                                                    FSMC_CLK   DCMI_D11  EVENTOUT
                                                                                                                                                                                               FSMC_NOE             EVENTOUT
                                                         TIM4_CH1                                                     USART2_CTS                                                               FSMC_NWE             EVENTOUT    Pinouts and pin description
                                                         TIM4_CH2                                                     USART2_RTS                                                              FSMC_NWAIT            EVENTOUT
                                                         TIM4_CH3                                                      USART2_TX                                                               FSMC_NE1/            EVENTOUT
                                                                                                                      USART2_RX                                                               FSMC_NCE2             EVENTOUT
                                                                                                                      USART2_CK                                                                FSMC_D13             EVENTOUT
                                                                                                                       USART3_TX                                                               FSMC_D14             EVENTOUT
                                                                                                                      USART3_RX                                                                FSMC_D15             EVENTOUT
                                                                                                                      USART3_CK                                                                FSMC_A16             EVENTOUT
                                                                                                                      USART3_CTS                                                               FSMC_A17             EVENTOUT
                                                                                                                      USART3_RTS                                                               FSMC_A18             EVENTOUT
                                                                                                                                                                                                FSMC_D0
57/167
58/167               Table 7.        Alternate function mapping (continued)                                                                                                                                                                           Pinouts and pin description

                               Port  AF0  AF1                       AF2       AF3        AF4                AF5                AF6            AF7    AF8       AF9          AF10            AF11                AF12      AF13
                                                                                                                                                                                            ETH            FSMC/SDIO/    DCMI
                              PD15   SYS  TIM1/2                    TIM3/4/5  TIM8/9/10/11 I2C1/2/3          SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/  CAN1/CAN2/   OTG_FS/ OTG_HS                             DCMI_D2   AF014 AF15
                               PE0                                                                          I2S2/I2S2ext       I2S3        I2S3ext   USART6    TIM12/13/14                                    OTG_FS   DCMI_D3
                               PE1                                                                                                                                                                           FSMC_D1   DCMI_D4              EVENTOUT
                               PE2                                  TIM4_CH4                                                                                                                                FSMC_NBL0  DCMI_D6              EVENTOUT
                               PE3                                                                                                                                                                          FSMC_BLN1  DCMI_D7              EVENTOUT
                               PE4                                  TIM4_ETR                                                                                                                                 FSMC_A23                       EVENTOUT
                               PE5                                                                                                                                                                           FSMC_A19  DCMI_D12             EVENTOUT
                               PE6   TRACECLK                                                                                                                                               ETH _MII_TXD3    FSMC_A20                       EVENTOUT
                               PE7   TRACED0                                                                                                                                                                 FSMC_A21                       EVENTOUT
Doc ID 022152 Rev 2            PE8   TRACED1                                  TIM9_CH1                                                                                                                       FSMC_A22                       EVENTOUT
                               PE9   TRACED2                                  TIM9_CH2                                                                                                                       FSMC_D4                        EVENTOUT
                              PE10   TRACED3                                                                                                                                                                 FSMC_D5                        EVENTOUT
                              PE11                                                                I2C2_SDA                                                                                                   FSMC_D6                        EVENTOUT
                              PE12                        TIM1_ETR                                I2C2_SCL                                                                                                   FSMC_D7                        EVENTOUT
                              PE13                       TIM1_CH1N                               I2C2_SMBA                                                                                                   FSMC_D8                        EVENTOUT
                              PE14                        TIM1_CH1                                                                                                                                           FSMC_D9                        EVENTOUT
                              PE15                       TIM1_CH2N                                                                                                                                           FSMC_D10                       EVENTOUT
                               PF0                        TIM1_CH2                                                                                                                                           FSMC_D11                       EVENTOUT
                               PF1                       TIM1_CH3N                                                                                                                                           FSMC_D12                       EVENTOUT
                               PF2                        TIM1_CH3                                                                                                                                            FSMC_A0                       EVENTOUT
                               PF3                        TIM1_CH4                                                                                                                                            FSMC_A1                       EVENTOUT
                               PF4                       TIM1_BKIN                                                                                                                                            FSMC_A2                       EVENTOUT
                               PF5                                                                                                                                                                            FSMC_A3                       EVENTOUT
                               PF6                                            TIM10_CH1                                                                                                                       FSMC_A4                       EVENTOUT  STM32F405xx, STM32F407xx
                               PF7                                            TIM11_CH1                                                                                                                       FSMC_A5                       EVENTOUT
                               PF8                                                                                                                                                                         FSMC_NIORD                       EVENTOUT
                               PF9                                                                                                                             TIM13_CH1                                   FSMC_NREG                        EVENTOUT
                               PF10                                                                                                                            TIM14_CH1                                   FSMC_NIOWR                       EVENTOUT
                               PF11                                                                                                                                                                          FSMC_CD                        EVENTOUT
                               PF12                                                                                                                                                                         FSMC_INTR                       EVENTOUT
                               PF13                                                                                                                                                                                                         EVENTOUT
                               PF14                                                                                                                                                                           FSMC_A6                       EVENTOUT
                               PF15                                                                                                                                                                           FSMC_A7                       EVENTOUT
                                                                                                                                                                                                              FSMC_A8                       EVENTOUT
                                                                                                                                                                                                              FSMC_A9                       EVENTOUT
                     Table 7.        Alternate function mapping (continued)                                                                                                                                                                     STM32F405xx, STM32F407xx

                               Port  AF0  AF1     AF2       AF3  AF4                       AF5                AF6            AF7    AF8         AF9          AF10            AF11                              AF12     AF13
                                                                                                                                                                             ETH                                        DCMI
                                                                                            SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/    CAN1/CAN2/                                                FSMC/SDIO/                AF014 AF15
                                                                                           I2S2/I2S2ext       I2S3        I2S3ext   USART6      TIM12/13/14                                                 OTG_FS
                                     SYS  TIM1/2  TIM3/4/5  TIM8/9/10/11 I2C1/2/3                                                                            OTG_FS/ OTG_HS

                     PG0                                                                                                                                                                                  FSMC_A10                  EVENTOUT
                     PG1                                                                                                                                                                                                            EVENTOUT
                     PG2                                                                                                                                                                                  FSMC_A11                  EVENTOUT
                     PG3                                                                                                                                                                                                            EVENTOUT
                     PG4                                                                                                                                                                                  FSMC_A12                  EVENTOUT
                     PG5                                                                                                                                                                                                            EVENTOUT
                     PG6                                                                                                                                                                                  FSMC_A13                  EVENTOUT
                     PG7                                                                                                                                                                                                            EVENTOUT
                     PG8                                                                                                                                                                                  FSMC_A14                  EVENTOUT
                     PG9                                                                                                                                                                                                            EVENTOUT
                     PG10                                                                                                                                                                                 FSMC_A15                  EVENTOUT
                     PG11                                                                                                                                                                                                           EVENTOUT
                     PG12                                                                                                                                                                                 FSMC_INT2                 EVENTOUT
                     PG13                                                                                                                                                                                                           EVENTOUT
                     PG14                                                                                                           USART6_CK                                                             FSMC_INT3                 EVENTOUT
                     PG15                                                                                                           USART6_RTS                                                                                      EVENTOUT
                     PH0                                                                                                            USART6_RX                                ETH _PPS_OUT
                     PH1
Doc ID 022152 Rev 2  PH2                                                                                                            USART6_RTS                                ETH _MII_TX_EN                FSMC_NE2/
                     PH3                                                                                                            UART6_CTS                                ETH _RMII_TX_EN               FSMC_NCE3
                     PH4                                                                                                             USART6_TX                                                            FSMC_NCE4_1/
                     PH5                                                                                                            USART6_CTS                                                              FSMC_NE3
                     PH6
                     PH7                                                                                                                                                                                  FSMC_NCE4_2
                     PH8
                     PH9                                                                                                                                                                                  FSMC_NE4
                     PH10
                     PH11                                                                                                                                                     ETH _MII_TXD0               FSMC_A24
                     PH12                                                                                                                                                    ETH _RMII_TXD0               FSMC_A25
                     PH13
                     PH14                                                                                                                                                     ETH _MII_TXD1
                                                                                                                                                                             ETH _RMII_TXD1

                                                                                                                                                                                                                        DCMI_D13

                                                                                 I2C2_SCL                                                                                                   ETH _MII_CRS                            EVENTOUT
                                                                                 I2C2_SDA                                                                                                   ETH _MII_COL                            EVENTOUT
                                                                                I2C2_SMBA                                                                    OTG_HS_ULPI_NXT                                                        EVENTOUT
                                                                                 I2C3_SCL                                                                                                                                           EVENTOUT
                                                                                 I2C3_SDA                                                       TIM12_CH1                    ETH _MII_RXD2                                          EVENTOUT    Pinouts and pin description
                                                                                I2C3_SMBA                                                                                    ETH _MII_RXD3                                          EVENTOUT
                                                                                                                                                                                                                                    EVENTOUT
                                                            TIM8_CH1N                                                                           TIM12_CH2                                                               DCMI_HSYNC  EVENTOUT
                                                            TIM8_CH2N                                                                                                                                                      DCMI_D0  EVENTOUT
                                                  TIM5_CH1                                                                                                                                                                 DCMI_D1  EVENTOUT
                                                  TIM5_CH2                                                                                                                                                                 DCMI_D2  EVENTOUT
                                                  TIM5_CH3                                                                                                                                                                 DCMI_D3  EVENTOUT
                                                                                                                                                                                                                                    EVENTOUT
59/167                                                                                                                                          CAN1_TX                                                                    DCMI_D4
60/167               Table 7.        Alternate function mapping (continued)                                                                                                                                                             Pinouts and pin description

                               Port  AF0  AF1     AF2       AF3        AF4         AF5           AF6                 AF7    AF8       AF9          AF10            AF11                                  AF12   AF13
                                                                                                                                                                   ETH                                          DCMI
                              PH15                                                  SPI1/SPI2/   SPI3/I2Sext/  USART1/2/3/  UART4/5/  CAN1/CAN2/                                                    FSMC/SDIO/              AF014 AF15
                                PI0                                                I2S2/I2S2ext       I2S3        I2S3ext   USART6    TIM12/13/14                                                     OTG_FS
                                PI1  SYS  TIM1/2  TIM3/4/5  TIM8/9/10/11 I2C1/2/3                                                                  OTG_FS/ OTG_HS
                                PI2
                                PI3                         TIM8_CH3N                                                                                                                                           DCMI_D11    EVENTOUT
                                PI4
                                PI5               TIM5_CH4                         SPI2_NSS                                                                                                                     DCMI_D13    EVENTOUT
                                PI6                                                 I2S2_WS
                                PI7                                                SPI2_SCK                                                                                                                     DCMI_D8     EVENTOUT
                                PI8                                                 I2S2_CK
                                PI9                         TIM8_CH4                             I2S2ext_SD                                                                                                     DCMI_D9     EVENTOUT
                               PI10                         TIM8_ETR               SPI2_MISO
                               PI11                         TIM8_BKIN                                                                                                                                           DCMI_D10    EVENTOUT
                                                                                   SPI2_MOSI
                                                                                    I2S2_SD

                                                                                                                                                                                                                DCMI_D5     EVENTOUT

                                                            TIM8_CH1                                                                                                                                            DCMI_VSYNC  EVENTOUT

                                                            TIM8_CH2                                                                                                                                            DCMI_D6     EVENTOUT

                                                            TIM8_CH3                                                                                                                                            DCMI_D7     EVENTOUT

Doc ID 022152 Rev 2                                                                                                                   CAN1_RX                                                                               EVENTOUT
                                                                                                                                                                                    ETH _MII_RX_ER                          EVENTOUT
                                                                                                                                                                                                                            EVENTOUT
                                                                                                                                                       OTG_HS_ULPI_DIR

                                                                                                                                                                                                                                        STM32F405xx, STM32F407xx
STM32F405xx, STM32F407xx                                                                              Memory map

4            Memory map

                 The memory map is shown in Figure 15.
Figure 15. Memory map

X&&&&&&&&   
-BYTE                                                            2ESERVED               X!
X"&&&&&&&
               BLOCK                                                                                  X!&&&
X%                                                                             !("
X$&&&&&&&    #ORTEX
-gS                                                      2ESERVED                 X
                INTERNAL                                                                              X#
X&&&&&&&
                                                                               !("
             PERIPHERALS                                                                              X
X&&&
                                                                             2ESERVED                 X&&

                                                                                !("                   X
                                                                             2ESERVED                 X&&
                                                                                                      X
                                                                                !("                   X
X&&&&
                                                                             2ESERVED                 X&&&&
                                                                                                      X
                                                                                                      X
X&&&&&&&
                                                                                                      X
X&&&&

                          
-BYTE                                             !("
                            BLOCK
                           .OTUSED                                           2ESETCLOCKCONTROLLER2##  X#
                                                                                         2ESERVED     X
X"&&
   X#                                                                                       #2#       X
X&&
   X"&&&&&&&                                                                             2ESERVED     X
X&&
                                                                                             !("      X
X&&&
                          
-BYTE                                                                      X&&
                            BLOCK                                                        2ESERVED
                                                                                                      X
                       &3-#REGISTERS                                                         !0"      X#
X&&&&
                                                                                                      X"&&
   X!                                                                                       %84)
   X&&&&&&&                                                                              393#&'       X
                                                                                         2ESERVED     X#
X&&&
                          
-BYTE                                                                      X
X"&&
                                                                                                      X
X&&
             BLOCK                                                                                    X&&

             &3-#BANK

    X         BANK
   X&&&&&&&  
-BYTE

             BLOCK

             &3-#BANK

    X        BANK
   X&&&&&&&

            
-BYTE

             BLOCK

             0ERIPHERALS

    X                                                                        !0"
   X&&&&&&&

            
-BYTE                             2ESERVED     X
X&&&&&&&                               X
              BLOCK                     32!-+"ALIASED        X#
X&&&&                                 X
X&&&&
               32!-                                          X
X"&&&                                  X&&
                                            BYBIT
BANDING
    X                                 32!-+"ALIASED                          2ESERVED
   X&&&&&&&
    X        
-BYTE                        BYBIT
BANDING
              BLOCK
                #ODE

                                      2ESERVED               X&&&#
X&&&&&&&

                                      /PTION"YTES            X&&&#
X&&&#

                                      2ESERVED               X&&&!
X&&&&&&   !0"

                                      3YSTEMMEMORY           X&&&
X&&&!&
                                          2ESERVED           X
X&&%&&&&

                                         ##-DATA2!-          X
X&&&&
                                      +"DATA32!-

                                      2ESERVED               X
X&&&&&&&

                                      &LASH                  X
X&&&&&                                 X
                                                                                                      X
X&&
                                      2ESERVED               X
X&&&&&&       2ESERVED                 X&&
                                                                                !0"
                                      !LIASEDTO&LASH SYSTEM
                                      MEMORYOR32!-DEPENDING X
X&&&&&

                                      ONTHE"//4PINS                                                   X

                                                                                                         -36

                                                    Doc ID 022152 Rev 2                                  61/167
Electrical characteristics                                             STM32F405xx, STM32F407xx

5      Electrical characteristics

5.1    Parameter conditions

5.1.1  Unless otherwise specified, all voltages are referenced to VSS.

5.1.2  Minimum and maximum values

5.1.3  Unless otherwise specified the minimum and maximum values are guaranteed in the worst
5.1.4  conditions of ambient temperature, supply voltage and frequencies by tests in production on
5.1.5  100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
       the selected temperature range).

       Data based on characterization results, design simulation and/or technology characteristics
       are indicated in the table footnotes and are not tested in production. Based on
       characterization, the minimum and maximum values refer to sample tests and represent the
       mean value plus or minus three times the standard deviation (mean3).

       Typical values

       Unless otherwise specified, typical data are based on TA = 25 C, VDD = 3.3 V (for the
       1.8 V  VDD  3.6 V voltage range). They are given only as design guidelines and are not
       tested.

       Typical ADC accuracy values are determined by characterization of a batch of samples from
       a standard diffusion lot over the full temperature range, where 95% of the devices have an
       error less than or equal to the value indicated (mean2).

       Typical curves

       Unless otherwise specified, all typical curves are given only as design guidelines and are
       not tested.

       Loading capacitor

       The loading conditions used for pin parameter measurement are shown in Figure 16.

       Pin input voltage

       The input voltage measurement on a pin of the device is described in Figure 17.

       Figure 16. Pin loading conditions                          Figure 17. Pin input voltage

                              34-&PIN                                  34-&PIN
                              /3#?/54(I
:WHEN
                         #P&  USING(3%OR,3%                       6).  /3#?/54(I
:WHEN
62/167
                                                             -36       USING(3%OR,3%

                                                                                                -36

                              Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                            0O WERSWI TCH                              Electrical characteristics

5.1.6 Power supply scheme                                                              "ACKUPCIRCUITRY
                                                                                       /3#+ 24#
Figure 18. Power supply scheme                                                         7AKEUPLOGIC
                                              6"!4                                     "ACKUPREGISTERS
                                                                                       BACKUP2!-
              6"!4
            TO6

                        '0 )/ S                              / 54        ,EVELSHIFTER    )/
                                                              ).                       ,OGIC

     & 66##!!00??                                  6OLTAGE                                      +ERNELLOGIC
                                                    REGULATOR                                       #05
                                                                                                    DIGITAL
                                                                                                   2!-

                   6$$         6$$
                        
N&
&                             633
                        

                        "90!33?2%'                                                               &LASHMEMORY

                        0$2?/.                       2ESET
                                                    CONTROLLER

6$$                     6$$!

N&             62%&     62%&                        !$#                                 !NALOG
&                       62%&
                                                          2#S 0,,
     N&
     &                                                                                      

                        633!

                                                                                                 -36

1. Each power supply pair must be decoupled with filtering ceramic capacitors as shown above. These capacitors must be
     placed as close as possible to, or below, the appropriate pins on the underside of the PCB to ensure the good functionality
     of the device.

2. To connect BYPASS_REG and PDR_ON pins, refer to Section 2.2.17: Real-time clock (RTC), backup SRAM and backup
     registers.

3. The two 2.2 F ceramic capacitors should not be connected when the voltage regulator is OFF.

4. The 4.7 F ceramic capacitor must be connected to one of the VDD pin.

5. VDDA=VDD and VSSA=VSS.

                                                    Doc ID 022152 Rev 2                                       63/167
Electrical characteristics                                             STM32F405xx, STM32F407xx

5.1.7   Current consumption measurement

        Figure 19. Current consumption measurement scheme

                            IDD_VBAT
                                           VBAT

                                          IDD
                                                 VDD

                                          VDDA

                                                                 ai14126

5.2     Absolute maximum ratings

        Stresses above the absolute maximum ratings listed in Table 8: Voltage characteristics,
        Table 9: Current characteristics, and Table 10: Thermal characteristics may cause
        permanent damage to the device. These are stress ratings only and functional operation of
        the device at these conditions is not implied. Exposure to maximum rating conditions for
        extended periods may affect device reliability.

        Table 8. Voltage characteristics

        Symbol              Ratings                                       Min      Max Unit

        VDDVSS External main supply voltage (including VDDA, VDD)(1)     0.3     4.0

                     Input voltage on five-volt tolerant pin(2)           VSS0.3 VDD+4 V
        VIN
                                                                          VSS0.3  4.0
                     Input voltage on any other pin

           |VDDx| Variations between different VDD power pins             -        50
        |VSSX - VSS| Variations between all the different ground pins
                                                                                               mV

                                                                          -        50

        VESD(HBM) Electrostatic discharge voltage (human body model)      see Section 5.3.14:
                                                                          Absolute maximum
                                                                          ratings (electrical
                                                                          sensitivity)

        1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
             supply, in the permitted range.

        2. VIN maximum value must always be respected. Refer to Table 9 for the values of the maximum allowed
             injected current.

64/167                      Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                     Electrical characteristics

            Table 9. Current characteristics

            Symbol                             Ratings                                       Max.           Unit

            IVDD           Total current into VDD power lines (source)(1)                    150

            IVSS           Total current out of VSS ground lines (sink)(1)                   150

                          Output current sunk by any I/O and control pin                     25
            IIO
                                                                                             25             mA
                          Output current source by any I/Os and control pin

            IINJ(PIN) (2)  Injected current on five-volt tolerant I/O(3)                   5/+0
                           Injected current on any other pin(4)                              5

            IINJ(PIN)(4) Total injected current (sum of all I/O and control pins)(5)         25

            1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
                 supply, in the permitted range.

            2. Negative injection disturbs the analog performance of the device. See note in Section 5.3.20: 12-bit ADC
                 characteristics.

            3. Positive injection is not possible on these I/Os. A negative injection is induced by VIN                  never be exceeded. Refer to Table 8 for the values of the maximum allowed input voltage.

            4. A positive injection is induced by VIN>VDD while a negative injection is induced by VIN                  never be exceeded. Refer to Table 8 for the values of the maximum allowed input voltage.

            5. When several inputs are submitted to a current injection, the maximum IINJ(PIN) is the absolute sum of the

                 positive and negative injected currents (instantaneous values).

            Table 10. Thermal characteristics

            Symbol                          Ratings                                   Value                 Unit

            TSTG           Storage temperature range                                  65 to +150           C
             TJ            Maximum junction temperature
                                                                                      125                   C

5.3         Operating conditions

5.3.1 General operating conditions

Table 11. General operating conditions

Symbol              Parameter                        Conditions                       Min Max               Unit
                                                                                                            MHz
                                            VOS bit in PWR_CR register = 0(1) 0                    144
                                                                                                              V
fHCLK Internal AHB clock frequency          VOS bit in PWR_CR register= 1             0            168        V
                                                                                                              V
  fPCLK1    Internal APB1 clock frequency                                             0            42
  fPCLK2
   VDD      Internal APB2 clock frequency                                             0            84

VDDA(3)(4)  Standard operating voltage                                                1.8(2) 3.6

            Analog operating voltage                                                            1.8(2) 3.6
            (ADC limited to 1.2 M samples)  Must be the same potential as VDD(5)

            Analog operating voltage                                                             2.4 3.6
            (ADC limited to 1.4 M samples)

VBAT Backup operating voltage                                                         1.65 3.6

                                            Doc ID 022152 Rev 2                                             65/167
Electrical characteristics                                             STM32F405xx, STM32F407xx

Table 11. General operating conditions (continued)

Symbol  Parameter                                          Conditions       Min Max Unit

VCAP1   When the internal regulator is ON,                                  1.1 1.3  V
VCAP2
        VCAP_1 and VCAP_2 pins are used to
  PD    connect a stabilization capacitor.

  TA    When the internal regulator is OFF
  TJ
        (BYPASS_REG connected to VDD),
        VCAP_1 and VCAP_2 must be supplied
        from 1.2 V.

                                                 LQFP64                     -  435

                                                 LQFP100                    -  465
                                                 LQFP144
        Power dissipation at TA = 85 C for      LQFP176                    -  500 mW
        suffix 6 or TA = 105 C for suffix 7(6)

                                                                            -  526

                                                 UFBGA176                   -  513

        Ambient temperature for 6 suffix         Maximum power dissipation  40 85
        version                                  Low power dissipation(7)                          C

                                                                            40 105

        Ambient temperature for 7 suffix         Maximum power dissipation  40 105
        version                                  Low power dissipation(7)                          C

                                                                            40 125

        Junction temperature range               6 suffix version           40 105
                                                 7 suffix version                                  C

                                                                            40 125

1. The average expected gain in power consumption when VOS = 0 compared to VOS = 1 is around 10% for the whole
     temperature range, when the system clock frequency is between 30 and 144 MHz.

2. If an inverted reset signal is applied to PDR_ON, this value can be lowered to 1.7 V when the device operates in a reduced
     temperature range (0 to 70 C).

3. When the ADC is used, refer to Table 65: ADC characteristics.

4. If VREF+ pin is present, it must respect the following condition: VDDA-VREF+ < 1.2 V.
5. It is recommended to power VDD and VDDA from the same source. A maximum difference of 300 mV between VDD and

     VDDA can be tolerated during power-up and power-down operation.
6. If TA is lower, higher PD values are allowed as long as TJ does not exceed TJmax.
7. In low power dissipation state, TA can be extended to this range as long as TJ does not exceed TJmax.

66/167                                    Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                               Electrical characteristics

Table 12. Limitations depending on the operating power supply range

Operating        ADC      Maximum      Number of wait  I/O operation     Maximum        Possible
  power       operation      Flash                                      FSMC_CLK          Flash
  supply                                   states at                   frequency for
   range                   memory                                      synchronous      memory
                            access     maximum CPU                       accesses      operations
                          frequency     frequency(1)
                          (fFlashmax)

VDD =1.8 to   Conversion  16 MHz with  7(3)(4)          Degraded                      8-bit erase
2.1 V(2)      time up to                                 speed                         and program
               1.2 Msps     no Flash                     performance up to 30 MHz      operations
                                                                                       only
                          memory wait                   No I/O
                             state(3)                    compensation

                          18 MHz with                   Degraded
                            no Flash
VDD = 2.1 to  Conversion                               speed                           16-bit erase
2.4 V         time up to  memory wait
               1.2 Msps        state   7(4)            performance up to 30 MHz and program

                                                       No I/O                        operations

                                                       compensation

                                                       Degraded

              Conversion  24 MHz with                  speed                           16-bit erase
              time up to    no Flash
VDD = 2.4 to   2.4 Msps                6(4)            performance     up to 48 MHz and program
2.7 V                     memory wait
                               state                   I/O                           operations

                                                       compensation

                                                       works

                                                                        up to

VDD = 2.7 to  Conversion  30 MHz with  5(4)             Full-speed      60 MHz        32-bit erase
3.6 V(5)      time up to    no Flash                     operation       when VDD =    and program
               2.4 Msps                                                  3.0 to 3.6 V  operations
                          memory wait                   I/O
                               state                     compensation   up to
                                                         works           48 MHz
                                                                         when VDD =

                                                                       2.7 to 3.0 V

1. The number of wait states can be reduced by reducing the CPU frequency.

2. If an inverted reset signal is applied to PDR_ON, this value can be lowered to 1.7 V when the device operates in a reduced
     temperature range (0 to 70 C).

3. Prefetch is not available. Refer to AN3430 application note for details on how to adjust performance and power.

4. Thanks to the ART accelerator and the 128-bit Flash memory, the number of wait states given here does not impact the
     execution speed from Flash memory since the ART accelerator allows to achieve a performance equivalent to 0 wait state
     program execution.

5. The voltage range for OTG USB FS can drop down to 2.7 V. However it is degraded between 2.7 and 3 V.

                                       Doc ID 022152 Rev 2                             67/167
Electrical characteristics                                                  STM32F405xx, STM32F407xx

5.3.2   VCAP1/VCAP2 external capacitor

        Stabilization for the main regulator is achieved by connecting an external capacitor CEXT to
        the VCAP1/VCAP2 pins. CEXT is specified in Table 13.

        Figure 20. External capacitor CEXT

                                                             C

                            ESR

                                                             R Leak

                                                                                 MS19044V1

        1. Legend: ESR is the equivalent series resistance.

        Table 13. VCAP1/VCAP2 operating conditions

        Symbol                                  Parameter                   Conditions
                                                                               2.2 F
        CEXT                Capacitance of external capacitor                   <2
        ESR                      ESR of external capacitor

5.3.3   Operating conditions at power-up / power-down (regulator ON)
5.3.4
        Subject to general operating conditions for TA.
68/167
        Table 14. Operating conditions at power-up / power-down (regulator ON)

        Symbol              Parameter                                  Min  Max             Unit

                            VDD rise time rate                         20   
                            VDD fall time rate
        tVDD                                                                                s/V

                                                                       20

        Operating conditions at power-up / power-down (regulator OFF)

        Subject to general operating conditions for TA.

        Table 15. Operating conditions at power-up / power-down (regulator OFF)(1)

        Symbol              Parameter                           Conditions       Min Max Unit

                            VDD rise time rate               Power-up            20

        tVDD                VDD fall time rate               Power-down          20
        tVCAP
                            VCAP_1 and VCAP_2 rise time      Power-up            20          s/V
                            rate

                            VCAP_1 and VCAP_2 fall time      Power-down          20
                            rate

        1. To reset the internal logic at power-down, a reset must be applied on pin PA0 when VDD reach below
             1.08 V.

                            Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                             Electrical characteristics

5.3.5  Embedded reset and power control block characteristics

       The parameters given in Table 16 are derived from tests performed under ambient
       temperature and VDD supply voltage conditions summarized in Table 11.

       Table 16. Embedded reset and power control block characteristics

       Symbol             Parameter           Conditions             Min Typ Max Unit

                                              PLS[2:0]=000 (rising   2.09 2.14 2.19 V
                                              edge)

                                              PLS[2:0]=000 (falling  1.98 2.04 2.08 V
                                              edge)

                                              PLS[2:0]=001 (rising   2.23 2.30 2.37 V
                                              edge)

                                              PLS[2:0]=001 (falling  2.13 2.19 2.25 V
                                              edge)

                                              PLS[2:0]=010 (rising   2.39 2.45 2.51 V
                                              edge)

                                              PLS[2:0]=010 (falling  2.29 2.35 2.39 V
                                              edge)

                                              PLS[2:0]=011 (rising   2.54 2.60 2.65 V
                                              edge)

                                              PLS[2:0]=011 (falling  2.44 2.51 2.56 V
                                              edge)
          VPVD      Programmable voltage
                    detector level selection  PLS[2:0]=100 (rising
       VPVDhyst(3)                            edge)
       VPOR/PDR                                                      2.70 2.76 2.82 V
       VPDRhyst(3)
                                              PLS[2:0]=100 (falling  2.59 2.66 2.71 V
                                              edge)

                                              PLS[2:0]=101 (rising   2.86 2.93 2.99 V
                                              edge)

                                              PLS[2:0]=101 (falling  2.65 2.84 3.02 V
                                              edge)

                                              PLS[2:0]=110 (rising   2.96 3.03 3.10 V
                                              edge)

                                              PLS[2:0]=110 (falling  2.85 2.93 2.99 V
                                              edge)

                                              PLS[2:0]=111 (rising   3.07 3.14 3.21 V
                                              edge)

                                              PLS[2:0]=111 (falling  2.95 3.03 3.09 V
                                              edge)

                    PVD hysteresis                                   - 100 - mV

                    Power-on/power-down Falling edge                 TBD(1) 1.70 TBD V

                    reset threshold           Rising edge            TBD 1.74 TBD V

                    PDR hysteresis                                   -  40 - mV

                          Doc ID 022152 Rev 2                                           69/167
Electrical characteristics                                           STM32F405xx, STM32F407xx

        Table 16. Embedded reset and power control block characteristics (continued)

        Symbol              Parameter             Conditions                 Min Typ Max Unit

        VBOR1               Brownout level 1      Falling edge               2.13 2.19 2.24 V
                            threshold             Rising edge                2.23 2.29 2.33 V
                                                                             2.44 2.50 2.56 V
        VBOR2               Brownout level 2      Falling edge               2.53 2.59 2.63 V
                            threshold             Rising edge                2.75 2.83 2.88 V
                                                                             2.85 2.92 2.97 V
        VBOR3               Brownout level 3      Falling edge               1.08 1.14 1.20 V
                            threshold             Rising edge
                                                                             1.20 1.26 1.32 V
        V12                 1.2 V domain          VOS bit in PWR_CR            - 100 - mV
                                                  register = 0
                            voltage(2)(3)                                    0.5 1.5 3.0 ms
                                                  VOS bit in PWR_CR
                                                  register = 1                 - 160 200 mA

           VBORhyst(3) BOR hysteresis
        TRSTTEMPO(3)(4) Reset temporization

        IRUSH(3)            InRush current on
                            voltage regulator
                            power-on (POR or
                            wakeup from Standby)

        ERUSH(3)            InRush energy on      VDD = 1.8 V, TA = 105 C,  -  - 5.4 C
                            voltage regulator     IRUSH = 171 mA for 31 s
                            power-on (POR or
                            wakeup from Standby)

        1. The product behavior is guaranteed by design down to the minimum VPOR/PDR value.
        2. The average expected gain in power consumption when VOS = 0 compared to VOS = 1 is around 10% for

             the whole temperature range, when the system clock frequency is between 30 and 144 MHz.

        3. Guaranteed by design, not tested in production.

        4. The reset temporization is measured from the power-on (POR reset or wakeup from VBAT) to the instant
             when first instruction is read by the user application code.

5.3.6   Supply current characteristics

        The current consumption is a function of several parameters and factors such as the
        operating voltage, ambient temperature, I/O pin loading, device software configuration,
        operating frequencies, I/O pin switching rate, program location in memory and executed
        binary code.
        The current consumption is measured as described in Figure 19: Current consumption
        measurement scheme.

        All Run mode current consumption measurements given in this section are performed using
        a CoreMark-compliant code.

70/167                                     Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                         Electrical characteristics

           Typical and maximum current consumption

           The MCU is placed under the following conditions:

            At startup, all I/O pins are configured as analog inputs by firmware.

            All peripherals are disabled except if it is explicitly mentioned.

            The Flash memory access time is adjusted to fHCLK frequency (0 wait state from 0 to
                 30 MHz, 1 wait state from 30 to 60 MHz, 2 wait states from 60 to 90 MHz, 3 wait states
                 from 90 to 120 MHz, 4 wait states from 120 to 150 MHz, and 5 wait states from 150 to
                 168 MHz).

            When the peripherals are enabled HCLK is the system clock, fPCLK1 = fHCLK/4, and
                 fPCLK2 = fHCLK/2, except is explicitly mentioned.

            The maximum values are obtained for VDD = 3.6 V and maximum ambient temperature
                 (TA), and the typical values for TA= 25 C and VDD = 3.3 V unless otherwise specified.

Table 17.  Typical and maximum current consumption in Run mode, code with data processing
  Symbol   running from Flash memory (ART accelerator disabled)

                                                            Typ                                        Max(1)

           Parameter       Conditions              fHCLK                                                            Unit

                                                            TA = 25 C TA = 85 C TA = 105 C

                                                   168 MHz  93   109                                           117

                                                   144 MHz  76   89                                            96

                                                   120 MHz  67   79                                            86

                                                   90 MHz   53   65                                            73

                                                   60 MHz   37   49                                            56

                           External clock(2), all  30 MHz   20   32                                            39
                           peripherals enabled(3)

                                                   25 MHz   16   27                                            35

                                                   16 MHz   11   23                                            30

                                                   8 MHz    6    18                                            25

                                                   4 MHz    4    16                                            23

IDD        Supply current                          2 MHz    3    15                                            22   mA
           in Run mode
                                                   168 MHz  46   61                                            69

                                                   144 MHz  40   52                                            60

                                                   120 MHz  37   48                                            56

                                                   90 MHz   30   42                                            50

                                                   60 MHz   22   33                                            41

                           External clock(3), all  30 MHz   12   24                                            31
                           peripherals disabled

                                                   25 MHz   10   21                                            29

                                                   16 MHz   7    19                                            26

                                                   8 MHz    4    16                                            23

                                                   4 MHz    3    15                                            22

                                                   2 MHz    2    14                                            21

1. Based on characterization, tested in production at VDD max and fHCLK max with peripherals enabled.
2. External clock is 4 MHz and PLL is on when fHCLK > 25 MHz.

                                       Doc ID 022152 Rev 2                                                          71/167
Electrical characteristics                                       STM32F405xx, STM32F407xx

3. When analog peripheral blocks such as (ADCs, DACs, HSE, LSE, HSI,LSI) are on, an additional power consumption
     should be considered.

Table 18.  Typical and maximum current consumption in Run mode, code with data processing
   Symbol  running from Flash memory (ART accelerator enabled) or RAM (1)

                                                                 Typ        Max(2)

           Parameter          Conditions              fHCLK      TA =   TA =  TA = Unit
                                                                 25 C
                                                                        85 C 105 C

                                                      168 MHz    87     102   109
                                                      144 MHz
                                                                 67     80          86

                                                      120 MHz    56     69          75

                                                      90 MHz     44     56          62

                                                      60 MHz     30     42          49

                              External clock(3), all  30 MHz     16     28          35
                              peripherals enabled(4)

                                                      25 MHz     12     24          31

                                                      16 MHz(5)  9      20          28

                                                      8 MHz      5      17          24

                                                      4 MHz      3      15          22

IDD        Supply current in                           2 MHz     2      14          21                            mA
           Run mode                                   168 MHz
                                                                 40     54          61

                                                      144 MHz    31     43          50

                                                      120 MHz    26     38          45

                                                      90 MHz     20     32          39

                                                      60 MHz     14     26          33

                              External clock(3), all  30 MHz     8      20          27
                              peripherals disabled

                                                      25 MHz     6      18          25

                                                      16 MHz(5)  5      16          24

                                                      8 MHz      3      15          22

                                                      4 MHz      2      14          21

                                                      2 MHz      2      14          21

1. Code and data processing running from SRAM1 using boot pins.

2. Based on characterization, tested in production at VDD max and fHCLK max with peripherals enabled.
3. External clock is 4 MHz and PLL is on when fHCLK > 25 MHz.
4. When the ADC is on (ADON bit set in the ADC_CR2 register), add an additional power consumption of 1.6 mA per ADC for

     the analog part.

5. In this case HCLK = system clock/2.

72/167                        Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                               Electrical characteristics

Figure 21. Typical current consumption vs temperature, Run mode, code with data
                 processing running from Flash (ART accelerator ON) or RAM, and peripherals OFF

)$$25.M!                                                
  #
                                                          #
                                                           #
                                                           #
                                                           #
                                                          #
         
                                                      
         
           
           

               

                              #05&REQUENCY -(Z

                                                         -36

Figure 22. Typical current consumption vs temperature, Run mode, code with data
                 processing running from Flash (ART accelerator ON) or RAM, and peripherals ON

)$$25.M!                                                
#
                                                         #
                                                          #
                                                          #
                                                          #
                                                          #
           
                                                      
           
           

            
               

                              #05&REQUENCY -(Z

                                                         -36

                              Doc ID 022152 Rev 2              73/167
Electrical characteristics                             STM32F405xx, STM32F407xx

Figure 23. Typical current consumption vs temperature, Run mode, code with data
                 processing running from Flash (ART accelerator OFF) or RAM, and peripherals OFF

                  

                  

        )$$25.M!  
                                                                                                                                                                                       
#

                                                                                                                                                                                       #
                  

                                                                                                                                                                                        #

                                                            #

                                                            #

                                                            #

                  

                  

                                                         

                                #05&REQUENCY -(Z

                                                           -36

Figure 24. Typical current consumption vs temperature, Run mode, code with data
                 processing running from Flash (ART accelerator OFF) or RAM, and peripherals ON

        )$$25.M!                                          
#
                                                           #
                                                            #
                                                            #
                                                            #
                                                            #

                                                         
                        

                                #05&REQUENCY -(Z

                                                           -36

74/167                          Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                          Electrical characteristics

Table 19. Typical and maximum current consumption in Sleep mode

                                                             Typ      Max(1)

Symbol Parameter          Conditions                fHCLK                            TA =   Unit
                                                                                    105 C
                                                             TA = 25 C TA = 85 C

                                                    168 MHz  59   77                84

                                                    144 MHz  46   61                67

                                                    120 MHz  38   53                60

                                                    90 MHz   30   44                51

                        External clock(2),          60 MHz   20   34                41
                        all peripherals enabled(3)
                                                    30 MHz   11   24                31

                                                    25 MHz   8    21                28

                                                    16 MHz   6    18                25

                                                    8 MHz    3    16                23

                                                    4 MHz    2    15                22

IDD  Supply current in                              2 MHz    2    14                21      mA
     Sleep mode
                                                    168 MHz  12   27                35

                                                    144 MHz  9    22                29

                                                    120 MHz  8    20                28

                                                    90 MHz   7    19                26

                        External clock(2), all      60 MHz   5    17                24
                        peripherals disabled
                                                    30 MHz   3    16                23

                                                    25 MHz   2    15                22

                                                    16 MHz   2    14                21

                                                    8 MHz    1    14                21

                                                    4 MHz    1    13                21

                                                    2 MHz    1    13                21

1. Based on characterization, tested in production at VDD max and fHCLK max with peripherals enabled.

2. External clock is 4 MHz and PLL is on when fHCLK > 25 MHz.

3. Add an additional power consumption of 0.8 mA per ADC for the analog part. In applications, this consumption occurs only
     while the ADC is on (ADON bit is set in the ADC_CR2 register).

                          Doc ID 022152 Rev 2                                               75/167
Electrical characteristics                                                     STM32F405xx, STM32F407xx

Table 20. Typical and maximum current consumptions in Stop mode

Symbol Parameter                Conditions                               Typ      TA =    Max
                                                                                  25 C
                                                                        TA =              TA = TA = Unit
                                                                        25 C             85 C 105 C

                     Flash in Stop mode, low-speed and high-speed

          Supply current internal RC oscillators and high-speed         0.60      1.20 11.00 20.00

          in Stop mode oscillator OFF (no independent watchdog)                   1.20 11.00 20.00
                                                                                                                     mA
          with main  Flash in Deep power down mode, low-speed
                                                                                  1.10 8.00 15.00
          regulator in and high-speed internal RC oscillators and       0.55
          Run mode high-speed oscillator OFF (no independent                      1.1 8.00 15.00

IDD_STOP             watchdog)

                     Flash in Stop mode, low-speed and high-speed
          Supply current internal RC oscillators and high-speed
          in Stop mode oscillator OFF (no independent watchdog)         0.40

          with main
          regulator in Flash in Deep power down mode, low-speed
                     and high-speed internal RC oscillators and
          Low Power  high-speed oscillator OFF (no independent          0.35
          mode
                     watchdog)

Table 21. Typical and maximum current consumptions in Standby mode(1)

                                                                   Typ                     Max

Symbol Parameter                Conditions                       TA = 25 C       TA = 85 C TA = 105 C Unit

                                                         VDD = VDD= VDD =                VDD = 3.6 V
                                                         1.8 V 2.4 V 3.3 V

                     Backup SRAM ON, low-speed           3.0       3.4       4.0  TBD(2)        TBD(2)
                     oscillator and RTC ON

          Supply current Backup SRAM OFF, low-           2.4       2.7       3.3  TBD(2)        TBD(2)
IDD_STBY in Standby                                                                                      A
                     speed oscillator and RTC ON
          mode
                     Backup SRAM ON, RTC OFF 2.4                   2.6       3.0  12.5(2)       24.8(2)

                     Backup SRAM OFF, RTC OFF 1.7 1.9 2.2                         9.8(2)        19.2(2)

1. TBD stands for "to be defined".
2. Based on characterization, not tested in production.

76/167                          Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                              Electrical characteristics

Table 22. Typical and maximum current consumptions in VBAT mode(1)

                                                                 Typ                          Max

Symbol Parameter               Conditions                        TA = 25 C       TA = 85 C        TA =   Unit
                                                                                                   105 C   A

                                                             VBAT = VBAT= VBAT =      VBAT = 3.6 V
                                                              1.8 V 2.4 V 3.3 V
                           Backup SRAM ON, low-speed                                  TBD(2)       TBD(2)
                           oscillator and RTC ON              1.29 1.42 1.68

Backup                     Backup SRAM OFF, low-speed         0.62 0.73 0.96          TBD(2)       TBD(2)
                                                              0.79 0.81 0.86
IDD_VBAT domain supply oscillator and RTC ON                  0.10 0.10 0.10            9(2)        16(2)
current                                                                                 5(2)         7(2)
                           Backup SRAM ON, RTC OFF

                           Backup SRAM OFF, RTC OFF

1. TBD stands for "to be defined".
2. Based on characterization, not tested in production.

Figure 25. Typical VBAT current consumption (LSE and RTC ON/backup RAM OFF)

IVBAT in (A)  3.5                                                                                   1.65V
                3                                                                                   1.8V
                                                                                                    2V
              2.5                                                                                   2.4V
                2                                                                                   2.7V
                                                                                                    3V
              1.5                                                                                   3.3V
                1                                                                                   3.6V

              0.5      10  20  30  40                    50  60  70   80          90  100
                0
                    0

                                                                                      Temperature in (C)

                                                                                                    -36

                                       Doc ID 022152 Rev 2                                                 77/167
Electrical characteristics                                              STM32F405xx, STM32F407xx

Figure 26. Typical VBAT current consumption (LSE and RTC ON/backup RAM ON)

                      6

                      5

        IVBAT in (A)  4
                                                                                                                                                                                                                                       1.65V

                                                                                 1.8V

                      3                                                          2V

                                                                                 2.4V

                                                                                 2.7V

                                                                                                                                                                                                                                       3V
                      2

                                                                                                                                                                                                                                       3.3V

                                                                                 3.6V

                      1

                      0

                         0  10  20  30  40  50              60  70  80  90  100

                                                                            Temperature in (C)

                                                                                     -36

                            I/O system current consumption

Caution:                    The current consumption of the I/O system has two components: static and dynamic.

                            I/O static current consumption

                            All the I/Os used as inputs with pull-up generate current consumption when the pin is
                            externally held low. The value of this current consumption can be simply computed by using
                            the pull-up/pull-down resistors values given in Table 44: I/O static characteristics.

                            For the output pins, any external pull-down or external load must also be considered to
                            estimate the current consumption.

                            Additional I/O current consumption is due to I/Os configured as inputs if an intermediate
                            voltage level is externally applied. This current consumption is caused by the input Schmitt
                            trigger circuits used to discriminate the input value. Unless this specific configuration is
                            required by the application, this supply current consumption can be avoided by configuring
                            these I/Os in analog mode. This is notably the case of ADC input pins which should be
                            configured as analog inputs.

                            Any floating input pin can also settle to an intermediate voltage level or switch inadvertently,
                            as a result of external electromagnetic noise. To avoid current consumption related to
                            floating pins, they must either be configured in analog mode, or forced internally to a definite
                            digital value. This can be done either by using pull-up/down resistors or by configuring the
                            pins in output mode.

                            I/O dynamic current consumption

                            In addition to the internal peripheral current consumption measured previously (see
                            Table 24: Peripheral current consumption), the I/Os used by an application also contribute to
                            the current consumption. When an I/O pin switches, it uses the current from the MCU supply

78/167                                      Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                       Electrical characteristics

voltage to supply the I/O pin circuitry and to charge/discharge the capacitive load (internal or
external) connected to the pin:

                                    ISW = VDD fSW C

where
      ISW is the current sunk by a switching I/O to charge/discharge the capacitive load
      VDD is the MCU supply voltage
      fSW is the I/O switching frequency
      C is the total capacitance seen by the I/O pin: C = CINT+ CEXT

The test pin is configured in push-pull output mode and is toggled by software at a fixed
frequency.

                          Doc ID 022152 Rev 2  79/167
Electrical characteristics                                                              STM32F405xx, STM32F407xx

Table 23. Switching output I/O current consumption

Symbol         Parameter      Conditions(1)           I/O toggling                      Typ   Unit
                                                    frequency (fSW)                           mA
                                                                                        0.02
                                                    2 MHz
                                                                                        0.14
                              VDD = 3.3 V(2)        8 MHz                               0.51
                                 C = CINT           25 MHz                              0.86
                                                    50 MHz                              1.30
                                                                                        0.10
                                                    60 MHz                              0.38
                                                                                        1.18
                                                    2 MHz                               2.47
                                                                                        2.86
                                    VDD = 3.3 V     8 MHz                               0.17
                                    CEXT = 0 pF     25 MHz                              0.66
                              C = CINT + CEXT+ CS   50 MHz                              1.70
                                                                                        2.65
                                                    60 MHz                              3.48
                                                                                        0.23
                                                    2 MHz                               0.95
                                                                                        3.20
        IDDIO  I/O switching        VDD = 3.3 V     8 MHz                               4.69
                  current          CEXT = 10 pF     25 MHz                              8.06
                              C = CINT + CEXT+ CS   50 MHz                              0.30
                                                                                        1.22
                                                    60 MHz                              3.90
                                                                                        8.82
                                                    2 MHz                               -(3)

                                    VDD = 3.3 V     8 MHz
                                   CEXT = 22 pF     25 MHz
                              C = CINT + CEXT+ CS   50 MHz

                                                    60 MHz

                                                    2 MHz

                                    VDD = 3.3 V     8 MHz
                                   CEXT = 33 pF     25 MHz
                              C = CINT + CEXT+ CS   50 MHz

                                                    60 MHz

1. CS is the PCB board capacitance including the pad pin. CS = 7 pF (estinated value).
2. This test is performed by cutting the LQFP package pin (pad removal).
3. At 60 MHz, C maximum load is specified 30 pF.

80/167                        Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                     Electrical characteristics

On-chip peripheral current consumption

The current consumption of the on-chip peripherals is given in Table 24. The MCU is placed
under the following conditions:
At startup, all I/O pins are configured as analog pins by firmware.
All peripherals are disabled unless otherwise mentioned
The code is running from Flash memory and the Flash memory access time is equal to

      5 wait states at 168 MHz.
The code is running from Flash memory and the Flash memory access time is equal to

      4 wait states at 144 MHz, and the power scale mode is set to 2.
ART accelerator and Cache off.
The given value is calculated by measuring the difference of current consumption

       with all peripherals clocked off
       with one peripheral clocked on (with only the clock applied)
When the peripherals are enabled: HCLK is the system clock, fPCLK1 = fHCLK/4, and
      fPCLK2 = fHCLK/2.
The typical values are obtained for VDD = 3.3 V and TA= 25 C, unless otherwise
      specified.

Table 24. Peripheral current consumption

      Peripheral(1)                       168 MHz            144 MHz  Unit

                          GPIO A                       0.49  0.36

                          GPIO B                       0.45  0.33

                          GPIO C                       0.45  0.34

                          GPIO D                       0.45  0.34

                          GPIO E                       0.47  0.35

                          GPIO F                       0.45  0.33

                          GPIO G                       0.44  0.33

                          GPIO H                       0.45  0.34

AHB1                      GPIO I                       0.44  0.33     mA
                          OTG_HS + ULPI
                                                       4.57  3.55

                          CRC                          0.07  0.06

                          BKPSRAM                      0.11  0.08

                          DMA1                         6.15  4.75

                          DMA2                         6.24  4.8

                          ETH_MAC +                    3.28  2.54
                          ETH_MAC_TX
                          ETH_MAC_RX
                          ETH_MAC_PTP

                          OTG_FS                       4.59  3.69
                          DCMI
AHB2                                                                  mA

                                                       1.04  0.80

                                  Doc ID 022152 Rev 2                 81/167
Electrical characteristics                                            STM32F405xx, STM32F407xx

        Table 24. Peripheral current consumption (continued)

                            Peripheral(1)              168 MHz        144 MHz    Unit

        AHB3                FSMC                                2.18  1.67
                            TIM2
                            TIM3                                0.80  0.61
                            TIM4
                                                                0.58  0.44

                                                                0.62  0.48

                            TIM5                                0.79  0.61
                            TIM6
                            TIM7                                0.15  0.11
                            TIM12
                                                                0.16  0.12

                                                                0.33  0.26

                            TIM13                               0.27  0.21
                            TIM14
                            PWR                                 0.27  0.21
                            USART2
                                                                0.04  0.03

                                                                0.17  0.13

                            USART3                              0.17  0.13
                            UART4
                            UART5                               0.17  0.13       mA
                            I2C1
        APB1                I2C2

                                                                0.17  0.13

                                                                0.17  0.13

                                                                0.18  0.13

                            I2C3                          0.18           0.13
                            SPI2/I2S2(2)               0.17/0.16      0.13/0.12
                            SPI3/I2S3(2)               0.16/0.14      0.12/0.12
                            CAN1
                                                          0.27           0.21

                            CAN2                                0.26  0.20
                            DAC                                 0.14  0.10
                            DAC channel 1(3)                    0.91  0.89
                            DAC channel 2(4)                    0.91  0.89
                            DAC channel 1 and 2(3)(4)           1.69  1.68

                            WWDG                                0.04  0.04

82/167                                     Doc ID 022152 Rev 2
STM32F405xx, STM32F407xx                                                Electrical characteristics

       Table 24. Peripheral current consumption (continued)

              Peripheral(1)              168 MHz                        144 MHz                            Unit
                                                                                                           mA
                          SDIO                               0.64       0.54
                          TIM1
                          TIM8                               1.47       1.14
                          TIM9
                          TIM10                              1.58       1.22
                          TIM11
                          ADC1(5)                            0.68       0.54
                          ADC2(5)
                          ADC3(5)                            0.45       0.36
                          SPI1
                          USART1                    &nbs