datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

STM32F334C8T6

器件型号:STM32F334C8T6
器件类别:集成电路    嵌入式 - 微控制器   
文件大小:14766.59KB,共1页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
标准:  
下载文档

器件描述

IC mcu 32bit 64kb flash 48lqfp

参数

Datasheets:
STM32F334x(4, 6, 8):
Standard Package : 250
Category: Integrated Circuits (ICs)
Family: Embedded - Microcontrollers
Series: STM32 F3
Packaging : *
Core Processor: ARM® Cortex®-M4
Core Size: 32-Bit
Speed: 72MHz
Connectivity: CAN, I²C, IrDA, LIN, SPI, UART/USART
Peripherals: DMA, POR, PWM, WDT
Number of I/O: 20
Program Memory Size: 64KB (64K x 8)
Program Memory Type: FLASH
EEPROM Size: -
RAM Size: 12K x 8
Voltage - Supply (Vcc/Vdd): 2 V ~ 3.6 V
Data Converters: A/D 15x12b, D/A 3x12b
Oscillator Type: Internal
Operating Temperature: -40°C ~ 85°C
Package / Case: *
Supplier Device Package: *
Other Names: 497-14950-5

STM32F334C8T6器件文档内容

                             STM32F334x4 STM32F334x6
                                                  STM32F334x8

ARMCortex-M4 32b MCU+FPU,up to 64KB Flash,16KB SRAM,
      2 ADCs,3 DACs,3 comp.,op-amp,10-ch. high-resolution timer

                                                                                    Datasheet -production data

Features                                                                 LQFP32 (7 x 7 mm)
                                                                         LQFP48 (7 x 7 mm)
Core: ARM-32-bit-Cortex-M4 CPU with                                  LQFP64 (10 x 10 mm)
    FPU (72 MHz max), single-cycle multiplication
    and HW division, and DSP instruction               Up to 18 capacitive sensing channels
                                                          supporting touchkeys, linear and rotary touch
Memories                                                sensors
    Up to 64 KB of Flash memory
    Up to 12 KB of SRAM with HW parity check         Up to 12 timers
    Routine booster: 4 KB of SRAM on                     HRTIM: 6 x16-bit counters, 217 ps
        instruction and data bus with HW parity               resolution, 10 PWM, 5 fault inputs, 10 ext
        check (CCM)                                           event input, 1 synchro. input,1 synchro. out
                                                          One 32-bit timer and one 16-bit timer with
CRC calculation unit                                        up to 4 IC/OC/PWM or pulse counter and
                                                              quadrature (incremental) encoder input
Reset and supply management                              One 16-bit 6-channel advanced-control
    VDD,VDDA voltage range: 2.0 to 3.6 V                    timer, with up to 6 PWM channels,
    Power-on/Power-down reset (POR/PDR)                     deadtime generation and emergency stop
    Programmable voltage detector (PVD)                  One 16-bit timer with 2 IC/OCs,
    Low-power modes: Sleep,Stop,Standby                     1 OCN/PWM, deadtime generation,
    VBAT supply for RTC and backup registers                emergency stop
                                                          Two 16-bit timers with IC/OC/OCN/PWM,
Clock management                                            deadtime generation and emergency stop
    4 to 32 MHz crystal oscillator                      Two watchdog timers (independent,
    32 kHz oscillator for RTC with calibration              window)
    Internal 8 MHz RC (up to 64 MHz with PLL             SysTick timer: 24-bit downcounter
        option)                                           Up to two 16-bit basic timers to drive the
    Internal 40 kHz oscillator                              DAC

Up to 51fast I/O ports, all mappable on external    Calendar RTC with alarm, periodic wakeup
    interrupt vectors, several 5 V-tolerant               from Stop

7-channel DMA controller                            Communication interfaces
                                                          CAN interface (2.0 B Active)
Up to two ADC 0.20 s (up to 21 channels) with          One I2C with 20 mA current sink to support
    selectable resolution of 12/10/8/6 bits, 0 to             Fast mode plus, SMBus/PMBus
    3.6 V conversion range, single-                        Up to 3 USARTs, one with ISO/IEC 7816
    ended/differential mode, separate analog                  interface, LIN, IrDA, modem control
    supply from 2.0 to 3.6 V                               One SPI

Temperature sensor                                  Debug mode: serial wire debug (SWD), JTAG

Up to three 12-bit DAC channels with analog          96-bit unique ID
    supply from 2.4 V to 3.6 V                         All packages ECOPACK2

Three ultra-fast rail-to-rail analog comparators                       Table 1. Device summary
    with analog supply from 2 V to 3.6 V
                                                      Reference          Part number
One operational amplifiers that can be used in
    PGA mode, all terminals accessible with           STM32F334Kx        STM32F334K4/K6/K8
    analog supply from 2.4 to 3.6 V                   STM32F334Cx        STM32F334C4/C6/C8
                                                      STM32F334Rx        STM32F334R4/R6/R8

June 2014                                             DocID025409 Rev 1                               1/126

This is information on a product in full production.                                              www.st.com
Contents  STM32F334x4 STM32F334x6 STM32F334x8

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3      Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

       3.1 ARM-Cortex-M4 core with FPU with embedded Flash
                and SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

       3.2 Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

          3.2.1 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

          3.2.2 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

          3.2.3 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

       3.3 Cyclic redundancy check calculation unit (CRC) . . . . . . . . . . . . . . . . . . . 13

       3.4 Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.4.1 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.4.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.4.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

          3.4.4 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

       3.5 Interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

       3.6 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

       3.7 General-purpose inputs/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . 18

       3.8 Direct memory access (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

       3.9 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.9.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 18

          3.9.2 Extended interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . 19

       3.10 Fast analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.10.1 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.10.2 Internal voltage reference (VREFINT) . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          3.10.3 VBAT battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
          3.10.4 OPAMP2 reference voltage (VOPAMP2) . . . . . . . . . . . . . . . . . . . . . . . . 20

       3.11 Digital-to-analog converter (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

       3.12 Operational amplifier (OPAMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

       3.13 Ultra-fast comparators (COMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

       3.14 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

2/126     DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Contents

   3.15  3.14.1 High-resolution timer (HRTIM1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
   3.16  3.14.2 Advanced timer (TIM1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
         3.14.3 General-purpose timers (TIM2, TIM3, TIM15, TIM16, TIM17) . . . . . . . . 23
   3.17  3.14.4 Basic timers (TIM6 and TIM7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
   3.18  3.14.5 Independent watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
   3.19  3.14.6 Window watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
         3.14.7 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

         Real-time clock (RTC) and backup registers . . . . . . . . . . . . . . . . . . . . . . 24
         Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

         3.16.1 Inter-integrated circuit interface (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
         3.16.2 Universal synchronous/asynchronous receiver transmitters (USARTs) . 26
         3.16.3 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
         3.16.4 Controller area network (CAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

         Infrared transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
         Touch sensing controller (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
         Development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

         3.19.1 Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 29

4  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

6  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

   6.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

         6.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

         6.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

         6.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

         6.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

         6.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

         6.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

         6.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

   6.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

   6.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

         6.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

         6.3.2 Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 52

         6.3.3 Embedded reset and power control block characteristics . . . . . . . . . . . 52

         DocID025409 Rev 1           3/126

                                                        4
Contents          STM32F334x4 STM32F334x6 STM32F334x8

          6.3.4   Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
          6.3.5   Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
          6.3.6   Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
          6.3.7   External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
          6.3.8   Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
          6.3.9   PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
          6.3.10  Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
          6.3.11  EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
          6.3.12  Electrical sensitivity characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
          6.3.13  I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
          6.3.14  I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
          6.3.15  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
          6.3.16  High-resolution timer (HRTIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
          6.3.17  Timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
          6.3.18  Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
          6.3.19  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
          6.3.20  DAC electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
          6.3.21  Comparator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
          6.3.22  Operational amplifier characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 107
          6.3.23  Temperature sensor (TS) characteristics . . . . . . . . . . . . . . . . . . . . . . . 110
          6.3.24  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

7         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

          7.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

          7.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

          7.2.1 Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

          7.2.2 Selecting the product temperature range . . . . . . . . . . . . . . . . . . . . . . 122

8         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

9         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

4/126             DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F334x4/6/8 family device features and peripheral counts . . . . . . . . . . . . . . . . . . . . 10
Table 3.   STM32F334x4/6/8 Peripheral interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Table 4.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 5.   Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 6.   STM32F334x4/6/8 I2C implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 7.   USART features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 8.   STM32F334x4/6/8 SPI implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 9.   Capacitive sensing GPIOs available on STM32F334x4/6/8 devices . . . . . . . . . . . . . . . . . 28
Table 10.  No. of capacitive sensing channels available on STM32F334x4/6/8 devices. . . . . . . . . . . 28
Table 11.  Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 12.  STM32F334x4/6/8 pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 13.  Alternate functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 14.  STM32F334x4/6/8 peripheral register boundary addresses. . . . . . . . . . . . . . . . . . . . . . . . 44
Table 15.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 16.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Table 17.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Table 18.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 19.  Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 20.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 21.  Programmable voltage detector characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 22.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 23.  Internal reference voltage calibration values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 24.  Typical and maximum current consumption from VDD supply at VDD = 3.6V . . . . . . . . . . . 55
Table 25.  Typical and maximum current consumption from the VDDA supply . . . . . . . . . . . . . . . . . . 56
Table 26.  Typical and maximum VDD consumption in Stop and Standby modes. . . . . . . . . . . . . . . . 57
Table 27.  Typical and maximum VDDA consumption in Stop and Standby modes. . . . . . . . . . . . . . . 57
Table 28.  Typical and maximum current consumption from VBAT supply. . . . . . . . . . . . . . . . . . . . . . 58
Table 29.  Typical current consumption in Run mode, code with data processing running from Flash 60
Table 30.  Typical current consumption in Sleep mode, code running from Flash or RAM . . . . . . . . . 61
Table 31.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 32.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 33.  Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 34.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 35.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 36.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 37.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 38.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 39.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 40.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 41.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 42.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table 43.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 44.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 45.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 46.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Table 47.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 48.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

           DocID025409 Rev 1         5/126

                                                        6
List of tables  STM32F334x4 STM32F334x6 STM32F334x8

Table 49.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table 50.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Table 51.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 52.  HRTIM1 characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Table 53.  HRTIM output response to fault protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 54.  HRTIM output response to external events 1 to 5 (Low Latency mode). . . . . . . . . . . . . . . 88
Table 55.  HRTIM output response to external events 1 to 10 (Synchronous mode ) . . . . . . . . . . . . . 89
Table 56.  HRTIM synchronization input / output. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 57.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 58.  IWDG min./max. timeout period at 40 kHz (LSI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Table 59.  WWDG min./max. timeout value at 72 MHz (PCLK). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Table 60.  I2C analog filter characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Table 61.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Table 62.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 63.  Maximum ADC RAIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 64.  ADC accuracy - limited test conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 65.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Table 66.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Table 67.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 68.  Comparator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Table 69.  Operational amplifier characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Table 70.  Temperature sensor (TS) characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Table 71.  Temperature sensor (TS) calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Table 72.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Table 73.  LQFP32 7 x 7mm, 32-pin low-profile quad flat package mechanical data. . . . . . . . . . . 113
Table 74.  LQFP48 7 x 7 mm, 48-pin low-profile quad flat package mechanical data . . . . . . . . . . 116
Table 75.  LQFP64 10 x 10 mm, 64-pin low-profile quad flat package mechanical data . . . . . . . . 119
Table 76.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Table 77.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Table 78.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

6/126           DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  List of figures

List of figures

Figure 1.   STM32F334x4/6/8 block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Figure 3.   Infrared transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Figure 4.   LQFP32 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Figure 5.   LQFP48 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Figure 6.   LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Figure 7.   STM32F334x4/6/8 memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figure 8.   Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Figure 9.   Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Figure 10.  Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Figure 11.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figure 12.  Typical VBAT current consumption (LSE and RTC ON/LSEDRV[1:0] = '00') . . . . . . . . . . . 58
Figure 13.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Figure 14.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 15.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Figure 16.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Figure 17.  HSI oscillator accuracy characterization results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Figure 18.  TC and TTa I/O input characteristics - CMOS port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 19.  TC and TTa I/O input characteristics - TTL port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 20.  Five volt tolerant (FT and FTf) I/O input characteristics - CMOS port. . . . . . . . . . . . . . . . . 83
Figure 21.  Five volt tolerant (FT and FTf) I/O input characteristics - TTL port . . . . . . . . . . . . . . . . . . . 83
Figure 22.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Figure 23.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 24.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 25.  SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 26.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Figure 27.  ADC typical current consumption in single-ended and differential modes . . . . . . . . . . . . . 97
Figure 28.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Figure 29.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Figure 30.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Figure 31.  OPAMP Voltage Noise versus Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Figure 32.  LQFP32 7 x 7mm, 32-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . 112
Figure 33.  LQFP32 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Figure 34.  LQFP32 top view . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Figure 35.  LQFP48 7 x 7mm, 48-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . 115
Figure 36.  LQFP48 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Figure 37.  LQFP48 top view . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Figure 38.  LQFP64 10 x 10 mm, 64-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 118
Figure 39.  LQFP64 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Figure 40.  LQFP64 top view . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

            DocID025409 Rev 1        7/126

                                                        7
Introduction         STM32F334x4 STM32F334x6 STM32F334x8

1      Introduction

       This datasheet provides the ordering information and mechanical device characteristics of
       the STM32F334x4/6/8 microcontrollers.

       This STM32F334x4/6/8 datasheet should be read in conjunction with the STM32F334x4/6/8
       RM0364 available from the STMicroelectronics website www.st.com.

       For information on the Cortex-M4 core with FPU, please refer to:
       ARM-Cortex-M4 Processor Technical Reference Manual available from the

             www.arm.com website.
       STM32F3xxx and STM32F4xxx Cortex-M4 programming manual (PM0214) available

             from the www.st.com website.

8/126                DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Description

2  Description

   The STM32F334x4/6/8 family is based on the high-performance ARM 32-bit Cortex-M4
   RISC core operating at a frequency of up to 72 MHz, and embedding a floating point unit
   (FPU). The STM32F334x4/6/8 family incorporates high-speed embedded memories
   (up to 64 Kbytes of Flash memory, up to 12 Kbytes of SRAM), and an extensive range of
   enhanced I/Os and peripherals connected to two APB buses.

   The STM32F334x4/6/8 devices offer a High resolution timer, two fast 12-bit ADCs (5 Msps),
   up to three ultra-fast comparators, an operational amplifier, three DAC channels, a low-
   power RTC, one high-resolution timer, one general-purpose 32-bit timer, one timer
   dedicated to motor control, and four general-purpose 16-bit timers. They also feature
   standard and advanced communication interfaces: one I2C, one SPI, up to three USARTs
   and one CAN.

   The STM32F334x4/6/8 family operates in the 40 to +85 C and 40 to +105 C
   temperature ranges from a 2.0 to 3.6 V power supply. A comprehensive set of power-saving
   mode allows the design of low-power applications.

   The STM32F334x4/6/8 family offers devices in 32, 48 and 64-pin packages.

   The set of included peripherals changes with the device chosen.

                DocID025409 Rev 1    9/126

                                                        45
Description                                           STM32F334x4 STM32F334x6 STM32F334x8

             Table 2. STM32F334x4/6/8 family device features and peripheral counts

        Peripheral                   STM32F334Kx          STM32F334Cx                  STM32F334Rx

Flash (Kbytes)                   16  32           64  16    32          64         16  32           64

SRAM on data bus (Kbytes)                                   12

Core coupled memory

SRAM on instruction bus                                     4

(CCM SRAM) (Kbytes)

                High-                                 1 (16-bit / 10 channels)
                resolution
                timer

                Advanced                                    1 (16-bit)
                control

Timers          General                                     4 (16-bit)
                purpose                                     1 (32 bit)

                Basic                                       2 (16-bit)

                SysTick timer                               1

                Watchdog

                timers                                      2
                (independent,

                window)

                SPI                                         1
                                                            1
Comm.           I2C
                                                                               3
interfaces USART                     2

                CAN                                         1

                Normal I/Os          10                     20                         26
                (TC, TTa)
GPIOs
                5-Volt tolerant
                I/Os (FT,FTf)        15                     17                         25

Capacitive sensing channels          14                     17                         18

DMA channels                                                7

12-bit ADCs                          2                      2                          2

Number of channels                   9                      15                         21

12-bit DAC channels                                         3
Ultra-fast analog comparator
Operational amplifiers               2                                          3
CPU frequency
Operating voltage                                           1

Operating temperature                                       72 MHz

Packages                                                  2.0 to 3.6 V

                                     Ambient operating temperature: - 40 to 85 C / - 40 to 105 C
                                                     Junction temperature: - 40 to 125 C

                                     LQFP32                 LQFP48                     LQFP64

10/126                                   DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                                                                                                                          Description
                                       Figure 1. STM32F334x4/6/8 block diagram

                             73,8                                                                                                                                                  #9''

                 -7567       6:-7$*                     %XV0DWUL[                         )ODVK.%                                                              9''              32:(5        9 '' WR9
                     -7',                         ,EXV                 2EO                    ELWV                                                                                           966
                                                                                                                                                                            92/75(*
       -7&.6:&/.                )38                                        )ODVK                                                                                            9729
      -7066:'$7                                                                LQWHUIDFH
-7'275$&(6:2                 &257(;0&38      'EXV       'EXV                                65$0                                                                325                   #9''$
                              )PD[ 0+]                                                       .%                                                                5HVHW           6833/<
                   DV$)                19,&  6\VWHP                                     &&065$0                                           #9''$                             683(59,6,21      15(6(7
                                               EXV                                            .%                                                                   ,QW         3253'5        9''$
                      9 5()                                                                                                                                                                  966$
                      9 5()                                                                     5(6(7                                     5&+60+]                           39'
                                                                                                &/2&.                                                                                        26&B,1
                   3$>@      *3'0$                                                                &75/                                    5&/6                                     #9''      26&B287
                   3%>@      FKDQQHOV                                                                                                        3//                            ;7$/26&
                   3&>@                                                                                                                                                     0+]               9 %$7
                                                                                                                                                                                              WR9
                        3'   7HPSVHQVRU                 $+%'(&2'(5                                                                        $+%3&/.                            ,QG:'*.         26&B,1
                    3)>@        ELW$'& ,),)                                                                                               $3%3&/.                              6WDQGE\       26&B287
           *URXSVRI                                                                                                                       $3%3&/.                              LQWHUIDFH     $17,7$03
      &KDQQHOVDV$)              ELW$'& ,),)                                                                                               +&/.
                                                                                                                                          )&/.                               ;7$/N+]          &KDQQHOV(75
                                   #9''$                                                                                                  86$57&/.                      57& %DFNXS            DV$)
                               *3,23257$                                                                                                  ,&&/.                         $:8 UHJ%              &KDQQHOV(75
                               *3,23257%                                                                                                  $'&$'&                                              DV$)
                               *3,23257&
                               *3,23257'                                                                                                                                    %DFNXSLQWHUIDFH
                              *3,23257)
                             7RXFK6HQVLQJ                                                                                            &5&                                7,0ELW3:0
                                &RQWUROOHU                                                                                                                                     7,0

                                                                                                                                                                            86$57            5;7;&76576
                                                                                                                                                                            86$57            6PDUW&DUGDV$)

                                                                                                                                                                                             5;7;&76576
                                                                                                                                                                                             6PDUW&DUGDV$)

                                                        $+%                             $+%
                                                        $3%                             $3%

          XSWROLQHV            (;7,7                    $3%)PD[ 0+]                                                                      :LQ:$7&+'2*                         ,&              6&/6'$60%$
            FKDQQHOV           :.83                                                                                       $3%)PD[ 0+]                                       %[&$1            DV$)
                             7,0                                                                                                                 7,0
    FRPSOFKDQQHO             7,0                                                                                                                7,0                     ,)  ELW'$&           &$1B7;
             %5.DV$)         7,0                                                                                                                                            FKDQQHO ,)       &$1B5;
              FKDQQHO         7,0                                                                                                          6<6&)*&7/
                                                                                                                                                        #9''$           ,)  ELW'$&           '$&B287DV$)
    FRPSOFKDQQHO              +57,0                                                                                                                                         FKDQQHO ,)       '$&B287DV$)
             %5.DV$)                                                                                                                      *3&RPSDUDWRU                                       '$&B287DV$)
              FKDQQHO           63,                                                                                                    *3&RPSDUDWRU                     ,) ELW'$&
                             86$57                                                                                                   *3&RPSDUDWRU                          FKDQQHO           ,10,13287DV$)
    FRPSOFKDQQHO                                                                                                                     ,10,13287DV$)
             %5.DV$)                                                                                                                                                ,) 2SDPS,)
                                                                                                                                                                      #9''$
            FKDQQHOV
    FRPSOFKDQQHO
    (75%5.DV$)

IDXOWLQSXWVDV$)
    3:0RXWSXWV

H[WHYHQWLQSXWV
     V\QFKURLQSXW

   V\QFKURRXWSXW

           026,0,62
      6&.166DV$)

   5;7;&76576
    6PDUW&DUGDV$)

                                                                                                                                                                                                            06Y9

1. AF: alternate function on I/O pins.

                                                        DocID025409 Rev 1                                                                                                                                   11/126

                                                                                                                                                                                                                                 45
Functional overview          STM32F334x4 STM32F334x6 STM32F334x8

3       Functional overview

3.1     ARM-Cortex-M4 core with FPU with embedded Flash

        and SRAM

        The ARM Cortex-M4 processor with FPU is the latest generation of ARM processors for
        embedded systems. It was developed to provide a low-cost platform that meets the needs of
        MCU implementation, with a reduced pin count and low-power consumption, while
        delivering outstanding computational performance and an advanced response to interrupts.

        The ARM 32-bit Cortex-M4 RISC processor with FPU features exceptional code-efficiency,
        delivering the high-performance expected from an ARM core in the memory size usually
        associated with 8- and 16-bit devices.

        The processor supports a set of DSP instructions which allow efficient signal processing and
        complex algorithm execution.

        Its single precision FPU speeds up software development by using metalanguage
        development tools, while avoiding saturation.

        With its embedded ARM core, the STM32F334x4/6/8 family is compatible with all ARM tools
        and software.

        Figure 1 shows the general block diagrams of the STM32F334x4/6/8 family devices.

3.2     Memories

3.2.1   Embedded Flash memory

3.2.2   All STM32F334x4/6/8 devices feature up to 64 Kbytes of embedded Flash memory
        available for storing programs and data. The Flash memory access time is adjusted to the
        CPU clock frequency (0 wait state from 0 to 24 MHz, 1 wait state from 24 to 48 MHz and 2
        wait states above).

        Embedded SRAM

        The STM32F334x4/6/8 devices feature up to 12 Kbytes of embedded SRAM with hardware
        parity check. The memory can be accessed in read/write at CPU clock speed with 0 wait
        states, allowing the CPU to achieve 90 Dhrystone Mips at 72 MHz when running code from
        CCM (core coupled memory) RAM.

        The SRAM is organized as follows:
         4 Kbytes of SRAM on instruction and data bus with parity check (core coupled memory

              or CCM) and used to execute critical routines or to access data
         12 Kbytes of SRAM with parity check mapped on the data bus.

12/126               DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Functional overview

3.2.3  Boot modes

       At startup, BOOT0 pin and BOOT1 option bit are used to select one of three boot options:
       Boot from user Flash
       Boot from system memory
       Boot from embedded SRAM

       The boot loader is located in system memory. It is used to reprogram the Flash memory by
       using USART1 (PA9/PA10), USART2 (PA2/PA3), I2C1 (PB6/PB7).

3.3    Cyclic redundancy check calculation unit (CRC)

       The CRC (cyclic redundancy check) calculation unit is used to get a CRC code using a
       configurable generator polynomial value and size.

       Among other applications, CRC-based techniques are used to verify data transmission or
       storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
       verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of
       the software during runtime, to be compared with a reference signature generated at
       linktime and stored at a given memory location.

3.4    Power management

3.4.1  Power supply schemes

3.4.2   VSS, VDD = 2.0 to 3.6 V: external power supply for I/Os and the internal regulator. It is
             provided externally through VDD pins.

       VSSA, VDDA = 2.0 to 3.6 V: external analog power supply for ADC, DACs, comparators
             operational amplifiers, reset blocks, RCs and PLL (minimum voltage to be applied to
             VDDA is 2.4 V when the DACs and operational amplifiers are used). The VDDA voltage
             level must be always greater or equal to the VDD voltage level and must be provided
             first.

       VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and
             backup registers (through power switch) when VDD is not present.

       Power supply supervisor

       The device has an integrated power-on reset (POR) and power-down reset (PDR) circuits.
       They are always active, and ensure proper operation above a threshold of 2 V. The device
       remains in reset mode when the monitored supply voltage is below a specified threshold,
       VPOR/PDR, without the need for an external reset circuit.
       The POR monitors only the VDD supply voltage. During the startup phase it is required

             that VDDA should arrive first and be greater than or equal to VDD.
       The PDR monitors both the VDD and VDDA supply voltages, however the VDDA power

             supply supervisor can be disabled (by programming a dedicated Option bit) to reduce
             the power consumption if the application design ensures that VDDA is higher than or
             equal to VDD.
       The device features an embedded programmable voltage detector (PVD) that monitors the
       VDD power supply and compares it to the VPVD threshold. An interrupt can be generated

       DocID025409 Rev 1                               13/126

                                                                            45
Functional overview          STM32F334x4 STM32F334x6 STM32F334x8

3.4.3   when VDD drops below the VPVD threshold and/or when VDD is higher than the VPVD
3.4.4   threshold. The interrupt service routine can then generate a warning message and/or put
        the MCU into a safe state. The PVD is enabled by software.
Note:
        Voltage regulator

        The regulator has three operation modes: main (MR), low-power (LPR), and power-down.
         The MR mode is used in the nominal regulation mode (Run)
         The LPR mode is used in Stop mode.
         The power-down mode is used in Standby mode: the regulator output is in high

              impedance, and the kernel circuitry is powered down thus inducing zero consumption.

        The voltage regulator is always enabled after reset. It is disabled in Standby mode.

        Low-power modes

        The STM32F334x4/6/8 supports three low-power modes to achieve the best compromise
        between low power consumption, short startup time and available wakeup sources:
         Sleep mode

              In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
              wake up the CPU when an interrupt/event occurs.
         Stop mode
              Stop mode achieves the lowest power consumption while retaining the content of
              SRAM and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC
              and the HSE crystal oscillators are disabled. The voltage regulator can also be put
              either in normal or in low-power mode.
              The device can be woken up from Stop mode by any of the EXTI line. The EXTI line
              source can be one of the 16 external lines, the PVD output, the RTC alarm, COMPx,
              I2C or USARTx.
         Standby mode
              The Standby mode is used to achieve the lowest power consumption. The internal
              voltage regulator is switched off so that the entire 1.8 V domain is powered off. The
              PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering
              Standby mode, SRAM and register contents are lost except for registers in the Backup
              domain and Standby circuitry.
              The device exits Standby mode when an external reset (NRST pin), an IWDG reset, a
              rising edge on the WKUP pin, or an RTC alarm occurs.

        The RTC, the IWDG, and the corresponding clock sources are not stopped by entering Stop
        or Standby mode.

3.5     Interconnect matrix

        Several peripherals have direct connections between them. This allows autonomous
        communication between peripherals, saving CPU resources thus power supply
        consumption. In addition, these hardware connections allow fast and predictable latency.

14/126                       DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                    Functional overview

               Table 3. STM32F334x4/6/8 Peripheral interconnect matrix

       Interconnect source  Interconnect                Interconnect action
                             destination

                            TIMx           Timers synchronization or chaining

       TIMx                 ADC1           Conversion triggers
                            DAC1           Memory to memory transfer trigger

                            DMA

                            COMPx          Comparator output blanking

       COMPx                TIMx           Timer input: ocrefclear input, input capture

       ADCx                 TIM/HRTIM1     Timer triggered by analog watchdog

       GPIO                 TIM16          Clock source used as input channel for HSI and
       RTCCLK                              LSI calibration
       HSE/32
       MC0

       CSS                  TIM1           Timer break
       CPU (hard fault)     TIM15, 16, 17
       RAM (parity error)
       COMPx
       PVD
       GPIO

       GPIO                 TIMx           External trigger, timer break
                                           Conversion external trigger
                            ADCx
                            DACx

       DAC1                 COMPx          Comparator inverting input

       HRTIM1               DACx/ADCx      Conversion trigger

       COMPx                HRTIM1         COMPx output is an input event or a fault input for
                                           HRTIM1

       OPAMP2               HRTIM1         OPAMP2 output is an input event for HRTIM1

       GPIO                 HRTIM1         External fault/event/ Synchro inputs for HRTIM1

       HRTIM1               GPIO           Synchro output for HRTIM1

Note:  For more details about the interconnect actions, please refer to the corresponding sections
       in the STM32F334x4/6/8 reference manual.

3.6    Clocks and startup

       System clock selection is performed on startup, however the internal RC 8 MHz oscillator is
       selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in
       which case it is monitored for failure. If failure is detected, the system automatically switches
       back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full
       interrupt management of the PLL clock entry is available when necessary (for example with
       failure of an indirectly used external oscillator).

                                   DocID025409 Rev 1                                     15/126

                                                                                                              45
Functional overview  STM32F334x4 STM32F334x6 STM32F334x8

        Several prescalers allow to configure the AHB frequency, the high speed APB (APB2) and
        the low speed APB (APB1) domains. The maximum frequency of the AHB and the high
        speed APB domains is 72 MHz, while the maximum allowed frequency of the low speed
        APB domain is 36 MHz.

        TIM1 and HRTIM1 maximum frequency is 144 MHz.

16/126               DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                      Functional overview

                                                  Figure 2. Clock tree

                                                                                                   &>/d&><
                                                                                                   Z&Z

                                                           ,^/

                                                           ^z^><                         Z/

           D, ,^/
           ,^/Z

                                 

           W>>^Z                              ^t       ,,  ,><     W><                   Z,Z
                      W>>Dh>             ,^/                                             ZD
                                   W>>><            
                          W>>                                  W                         ZZ^
                                        ,^        ^z^><                                  &,>                                                                                          Z
                                                                                         ZW
                                                                W
                                   ^^                              /W                    Zd/D
                                                                                         Zh^Zd
           
                                                                        W><
  K^Khd    D,                                                         ^z^><
     K^/E  ,^K^
                                                                           ,^/
K^/E                                                                      >^
K^Khd
                                                                       W><               ZW

           >^K^                                   ZZd
           ,                    Zd><
                                                                   /W                    Zd/D
                  >^                                               

                      Zd^>

            >^/Z  >^/              /t'><
            ,
                                   Z/t'
           DKWZ
                  W>>EK/s
            
DK                         W>>><                                                         d/D
                                 ,^/                                                     ,Zd/D
           DZ                    >^/                        
             Z                   ,^                        W                             Z
                                ^z^><                                                   
                                                            
                  DK

                                                                     
                                                                  W
                                                           

                                                              

                                                                                                            069

                                   DocID025409 Rev 1                                                        17/126

                                                                                                                                 45
Functional overview                 STM32F334x4 STM32F334x6 STM32F334x8

3.7     General-purpose inputs/outputs (GPIOs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as
        input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the
        GPIO pins are shared with digital or analog alternate functions. All GPIOs are high current
        capable except for analog inputs.

        The I/Os alternate function configuration can be locked if needed following a specific
        sequence in order to avoid spurious writing to the I/Os registers.

        Fast I/O handling allows I/O toggling up to 36 MHz.

3.8     Direct memory access (DMA)

        The flexible general-purpose DMA is able to manage memory-to-memory, peripheral-to-
        memory and memory-to-peripheral transfers. The DMA controller supports circular buffer
        management, avoiding the generation of interrupts when the controller reaches the end of
        the buffer.

        Each of the 7 DMA channels is connected to dedicated hardware DMA requests, with
        software trigger support for each channel. Configuration is done by software and transfer
        sizes between source and destination are independent.

        The DMA can be used with the main peripherals: SPI, I2C, USART, general-purpose timers,
        high-resolution timer, DAC and ADC.

3.9     Interrupts and events

3.9.1   Nested vectored interrupt controller (NVIC)

        The STM32F334x4/6/8 devices embed a nested vectored interrupt controller (NVIC) able to
        handle up to 60 maskable interrupt channels and 16 priority levels.

        The NVIC benefits are the following:
         Closely coupled NVIC gives low latency interrupt processing
         Interrupt entry vector table address passed directly to the core
         Closely coupled NVIC core interface
         Allows early processing of interrupts
         Processing of late arriving higher priority interrupts
         Support for tail chaining
         Processor state automatically saved
         Interrupt entry restored on interrupt exit with no instruction overhead

        The NVIC hardware block provides flexible interrupt management features with minimal
        interrupt latency.

18/126               DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Functional overview

3.9.2   Extended interrupt/event controller (EXTI)

        The external interrupt/event controller consists of 27 edge detector lines used to generate
        interrupt/event requests and wake-up the system. Each line can be independently
        configured to select the trigger event (rising edge, falling edge, both) and can be masked
        independently. A pending register maintains the status of the interrupt requests. The EXTI
        can detect an external line with a pulse width shorter than the internal clock period. Up to 51
        GPIOs can be connected to the 16 external interrupt lines.

3.10    Fast analog-to-digital converter (ADC)

3.10.1  Two 5 MSPS fast analog-to-digital converters, with selectable resolution between 12 and 6
        bit, are embedded in the STM32F334x4/6/8 family devices. The ADCs have up to 21
        external channels. Some of the external channels are shared between ADC1 and ADC2,
        performing conversions in single-shot or scan modes. The channels can be configured to be
        either single-ended input or differential input. In scan mode, automatic conversion is
        performed on a selected group of analog inputs.

        The ADCs also have internal channels: temperature sensor connected to ADC1 channel 16,
        VBAT/2 connected to ADC1 channel 17, voltage reference VREFINT connected to both ADC1
        and ADC2 channel 18 and VOPAMP2 connected to ADC2 channel 17.

        Additional logic functions embedded in the ADC interface allow:
         Simultaneous sample and hold
         Interleaved sample and hold
         Single-shunt phase current reading techniques.

        Three analog watchdogs are available per ADC. The ADC can be served by the DMA
        controller.

        The analog watchdog feature allows very precise monitoring of the converted voltage of
        one, some or all selected channels. An interrupt is generated when the converted voltage is
        outside the programmed thresholds.

        The events generated by the general-purpose timers (TIM2, TIM3, TIM6, TIM15), the
        advanced-control timer (TIM1) and the High-resolution timer (HRTIM1) can be internally
        connected to the ADC start trigger and injection trigger, respectively, to allow the application
        to synchronize A/D conversion and timers.

        Temperature sensor

        The temperature sensor (TS) generates a voltage VSENSE that varies linearly with
        temperature.

        The temperature sensor is internally connected to the ADC1_IN16 input channel which is
        used to convert the sensor output voltage into a digital value.

        The sensor provides good linearity but it has to be calibrated to obtain good overall
        accuracy of the temperature measurement. As the offset of the temperature sensor varies
        from chip to chip due to process variation, the uncalibrated internal temperature sensor is
        suitable for applications that detect temperature changes only.

        To improve the accuracy of the temperature sensor measurement, each device is
        individually factory-calibrated by ST. The temperature sensor factory calibration data are
        stored by ST in the system memory area, accessible in read-only mode.

        DocID025409 Rev 1            19/126

                                                          45
Functional overview  STM32F334x4 STM32F334x6 STM32F334x8

3.10.2  Internal voltage reference (VREFINT)
3.10.3
3.10.4  The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
        ADC and Comparators. VREFINT is internally connected to the ADC1_IN18 and ADC2_IN18
        input channels. The precise voltage of VREFINT is individually measured for each part by ST
        during production test and stored in the system memory area. It is accessible in read-only
        mode.

        VBAT battery voltage monitoring

        This embedded hardware feature allows the application to measure the VBAT battery voltage
        using the internal ADC channel ADC1_IN17. As the VBAT voltage may be higher than VDDA,
        and thus outside the ADC input range, the VBAT pin is internally connected to a bridge
        divider by 2. As a consequence, the converted digital value is half the VBAT voltage.

        OPAMP2 reference voltage (VOPAMP2)

        OPAMP2 reference voltage can be measured using ADC2 internal channel 17.

3.11    Digital-to-analog converter (DAC)

        One 12-bit buffered DAC channel (DAC1_OUT1) and two 12-bit unbuffered DAC channels
        (DAC1_OUT2 and DAC2_OUT1) can be used to convert digital signals into analog voltage
        signal outputs. The chosen design structure is composed of integrated resistor strings and
        an amplifier in inverting configuration.

        This digital interface supports the following features:
         Three DAC output channels
         8-bit or 12-bit monotonic output
         Left or right data alignment in 12-bit mode
         Synchronized update capability
         Noise-wave generation
         Triangular-wave generation
         Dual DAC channel independent or simultaneous conversions
         DMA capability for each channel
         External triggers for conversion

3.12    Operational amplifier (OPAMP)

        The STM32F334x4/6/8 embeds an operational amplifier (OPAMP2) with external or internal
        follower routing and PGA capability (or even amplifier and filter capability with external
        components). When an operational amplifier is selected, an external ADC channel is used
        to enable output measurement.

20/126               DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                          Functional overview

            The operational amplifier features:
             8 MHz GBP
             0.5 mA output capability
             Rail-to-rail input/output
             In PGA mode, the gain can be programmed to 2, 4, 8 or 16.

3.13        Ultra-fast comparators (COMP)

            The STM32F334x4/6/8 devices embed three ultra-fast rail-to-rail comparators (COMP2/4/6)
            which offer the features below:
             Programmable internal or external reference voltage
             Selectable output polarity.

            The reference voltage can be one of the following:
             External I/O
             DAC output
             Internal reference voltage or submultiple (1/4, 1/2, 3/4). Refer to Table 22: Embedded

                  internal reference voltage for values and parameters of the internal reference voltage.

            All comparators can wake up from STOP mode, generate interrupts and breaks for the
            timers.

3.14        Timers and watchdogs

            The STM32F334x4/6/8 includes advanced control timer, 5 general-purpose timers, basic
            timer, two watchdog timers and a SysTick timer. The table below compares the features of
            the advanced control, general purpose and basic timers.

                               Table 4. Timer feature comparison

Timer type Timer       Counter Counter        Prescaler          DMA     Capture/  Complementar
                                                factor         request   compare      y outputs
                       resolution  type                      generation  Channels

  High-                                       /1 /2 /4
resolution
            HRTIM1(1)  16-bit      Up         (x2 x4 x8 x16  Yes         10        Yes
   timer                                        x32, with

                                              DLL)

Advanced    TIM1(1)    16-bit      Up, Down,  Any integer    Yes         4         Yes
  control                          Up/Down    between 1
                                              and 65536

General-    TIM2       32-bit      Up, Down,  Any integer    Yes         4         No
purpose                            Up/Down    between 1
                                              and 65536

General-    TIM3       16-bit      Up, Down,  Any integer    Yes         4         No
purpose                            Up/Down    between 1
                                              and 65536

                                   DocID025409 Rev 1                                    21/126

                                                                                                             45
Functional overview                    STM32F334x4 STM32F334x6 STM32F334x8

                     Table 4. Timer feature comparison (continued)

Timer type Timer     Counter Counter   Prescaler                         DMA     Capture/  Complementar
                                         factor                        request   compare      y outputs
                     resolution  type                                generation  Channels

General-                               Any integer
purpose
          TIM15      16-bit      Up    between 1                     Yes         2         1

                                       and 65536

General-  TIM16,                       Any integer
purpose   TIM17
                     16-bit      Up    between 1                     Yes         1         1

                                       and 65536

                                       Any integer

Basic TIM6, TIM7 16-bit          Up    between 1                     Yes         0         No

                                       and 65536

1. TIM1/HRTIM1 can be clocked from the PLL x 2 running at 144 MHz .

3.14.1    High-resolution timer (HRTIM1)
3.14.2
          The high-resolution timer (HRTIM1) allows generating digital signals with high-accuracy
          timings, such as PWM or phase-shifted pulses.

          It consists of 6 timers, 1 master and 5 slaves, totaling 10 high-resolution outputs, which can
          be coupled by pairs for deadtime insertion. It also features 5 fault inputs for protection
          purposes and 10 inputs to handle external events such as current limitation, zero voltage or
          zero current switching.

          HRTIM1 timer is made of a digital kernel clocked at 144 MHz followed by delay lines. Delay
          lines with closed loop control guarantee a 217 ps resolution whatever the voltage,
          temperature or chip-to-chip manufacturing process deviation. The high-resolution is
          available on the 10 outputs in all operating modes: variable duty cycle, variable frequency,
          and constant ON time.

          The slave timers can be combined to control multiswitch complex converters or operate
          independently to manage multiple independent converters.

          The waveforms are defined by a combination of user-defined timings and external events
          such as analog or digital feedbacks signals.

          HRTIM1 timer includes options for blanking and filtering out spurious events or faults. It also
          offers specific modes and features to offload the CPU: DMA requests, burst mode controller,
          push-pull and resonant mode.

          It supports many topologies including LLC, Full bridge phase shifted, buck or boost
          converters, either in voltage or current mode, as well as lighting application (fluorescent or
          LED). It can also be used as a general purpose timer, for instance to achieve high-resolution
          PWM-emulated DAC.

          In debug mode, the HRTIM1 counters can be frozen and the PWM outputs enter safe state.

          Advanced timer (TIM1)

          The advanced-control timer can be seen as a three-phase PWM multiplexed on 6 channels.
          They have complementary PWM outputs with programmable inserted dead-times. They can

22/126                           DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Functional overview

3.14.3  also be seen as complete general-purpose timers. The 4 independent channels can be
        used for:
3.14.4   Input capture
3.14.5   Output compare
         PWM generation (edge or center-aligned modes) with full modulation capability

              (0-100%)
         One-pulse mode output

        In debug mode, the advanced-control timer counter can be frozen and the PWM outputs
        disabled to turn off any power switches driven by these outputs.

        Many features are shared with those of the general-purpose TIM timers (described in
        Section 3.14.3 using the same architecture, so the advanced-control timers can work
        together with the TIM timers via the Timer Link feature for synchronization or event chaining.

        General-purpose timers (TIM2, TIM3, TIM15, TIM16, TIM17)

        There are up to three synchronizable general-purpose timers embedded in the
        STM32F334x4/6/8 (see Table 4 for differences). Each general-purpose timer can be used to
        generate PWM outputs, or act as a simple time base.
         TIM2 and TIM3

              They are full-featured general-purpose timers:
               TIM2 has a 32-bit auto-reload up/down counter and 32-bit prescaler
               TIM3 has a 16-bit auto-reload up/down counter and 16-bit prescaler.
              These timers feature 4 independent channels for input capture/output compare, PWM
              or one-pulse mode output. They can work together, or with the other general-purpose
              timers via the Timer Link feature for synchronization or event chaining.
              The counters can be frozen in debug mode.
              All have independent DMA request generation and support quadrature encoders.
         TIM15, 16 and 17
              These three timers general-purpose timers with mid-range features:
              They have 16-bit auto-reload upcounters and 16-bit prescalers.
               TIM15 has 2 channels and 1 complementary channel
               TIM16 and TIM17 have 1 channel and 1 complementary channel
              All channels can be used for input capture/output compare, PWM or one-pulse mode
              output.
              The timers can work together via the Timer Link feature for synchronization or event
              chaining. The timers have independent DMA request generation.
              The counters can be frozen in debug mode.

        Basic timers (TIM6 and TIM7)

        The basic timers are mainly used for DAC trigger generation. They can also be used as
        generic 16-bit timebases.

        Independent watchdog

        The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is
        clocked from an independent 40 kHz internal RC and as it operates independently from the

        DocID025409 Rev 1            23/126

                                                          45
Functional overview  STM32F334x4 STM32F334x6 STM32F334x8

3.14.6  main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
3.14.7  to reset the device when a problem occurs, or as a free running timer for application timeout
        management. It is hardware or software configurable through the option bytes. The counter
        can be frozen in debug mode.

        Window watchdog

        The window watchdog is based on a 7-bit downcounter that can be set as free running. It
        can be used as a watchdog to reset the device when a problem occurs. It is clocked from
        the main clock. It has an early warning interrupt capability and the counter can be frozen in
        debug mode.

        SysTick timer

        This timer is dedicated to real-time operating systems, but could also be used as a standard
        down counter. It features:
         A 24-bit down counter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0.
         Programmable clock source

3.15    Real-time clock (RTC) and backup registers

        The RTC and the 5 backup registers are supplied through a switch that takes power from
        either the VDD supply when present or the VBAT pin. The backup registers are five 32-bit
        registers used to store 20 bytes of user application data when VDD power is not present.

        They are not reset by a system or power reset, or when the device wakes up from Standby
        mode.

        The RTC is an independent BCD timer/counter. It supports the following features:

         Calendar with subsecond, seconds, minutes, hours (12 or 24 format), week day, date,
              month, year, in BCD (binary-coded decimal) format.

         Reference clock detection: a more precise second source clock (50 or 60 Hz) can be
              used to enhance the calendar precision.

         Automatic correction for 28, 29 (leap year), 30, and 31 days of the month.

         Two programmable alarms with wake up from Stop and Standby mode capability.

         On-the-fly correction from 1 to 32767 RTC clock pulses. This can be used to
              synchronize it with a master clock.

         Digital calibration circuit with 1 ppm resolution, to compensate for quartz crystal
              inaccuracy.

         Two anti-tamper detection pins with programmable filter. The MCU can be woken up
              from Stop and Standby modes on tamper event detection.

         Timestamp feature which can be used to save the calendar content. This function can
              be triggered by an event on the timestamp pin, or by a tamper event. The MCU can be
              woken up from Stop and Standby modes on timestamp event detection.

         17-bit Auto-reload counter for periodic interrupt with wakeup from STOP/STANDBY
              capability.

24/126               DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                  Functional overview

        The RTC clock sources can be:
         A 32.768 kHz external crystal
         A resonator or oscillator
         The internal low-power RC oscillator (typical frequency of 40 kHz)
         The high-speed external clock divided by 32.

3.16    Communication interfaces

3.16.1  Inter-integrated circuit interface (I2C)

        The devices feature an I2C bus interface which can operate in multimaster and slave mode.
        It can support standard (up to 100 kHz), fast (up to 400 kHz) and fast mode + (up to 1 MHz)
        modes.

        It supports 7-bit and 10-bit addressing modes, multiple 7-bit slave addresses (2 addresses,
        1 with configurable mask). It also includes programmable analog and digital noise filters.

                           Table 5. Comparison of I2C analog and digital filters

                                          Analog filter              Digital filter

        Pulse width of           50 ns                               Programmable length from 1 to 15
        suppressed spikes                                            I2C peripheral clocks

        Benefits                Available in Stop mode               1. Extra filtering capability vs.
        Drawbacks                                                    standard requirements.
                                Variations depending on              2. Stable length
                                temperature, voltage, process
                                                                     Wakeup from Stop on address
                                                                     match is not available when digital
                                                                     filter is enabled.

        In addition, it provides hardware support for SMBUS 2.0 and PMBUS 1.1: ARP capability,
        Host notify protocol, hardware CRC (PEC) generation/verification, timeouts verifications and
        ALERT protocol management. It also has a clock domain independent from the CPU clock,
        allowing the I2C1 to wake up the MCU from Stop mode on address match.

        The I2C interface can be served by the DMA controller.

        Refer to Table 6 for the features available in I2C1.

                               Table 6. STM32F334x4/6/8 I2C implementation           I2C1
                                              I2C features(1)

        7-bit addressing mode                                                        X

        10-bit addressing mode                                                       X

        Standard mode (up to 100 kbit/s)                                             X

        Fast mode (up to 400 kbit/s)                                                 X

        Fast Mode Plus with 20mA output drive I/Os (up to 1 Mbit/s)                  X

        Independent clock                                                            X

                                      DocID025409 Rev 1                                 25/126

                                                                                                             45
Functional overview                                  STM32F334x4 STM32F334x6 STM32F334x8

                           Table 6. STM32F334x4/6/8 I2C implementation (continued)  I2C1
                                                      I2C features(1)                 X
                                                                                      X
         SMBus
         Wakeup from STOP

        1. X = supported.

3.16.2  Universal synchronous/asynchronous receiver transmitters (USARTs)
3.16.3
        The STM32F334x4/6/8 devices have three embedded universal synchronous receiver
        transmitters (USART1, USART2 and USART3).

        The USART interfaces are able to communicate at speeds of up to 9 Mbits/s.

        USART1 provides hardware management of the CTS and RTS signals. It supports IrDA SIR
        ENDEC, the multiprocessor communication mode, the single-wire half-duplex
        communication mode and has LIN Master/Slave capability.

        All USART interfaces can be served by the DMA controller.

        Refer to Table 7 for the features available in the USART interfaces.

                                             Table 7. USART features  USART1        USART2
                           USART modes/features(1)                                  USART3

        Hardware flow control for modem                               X             X
        Continuous communication using DMA
        Multiprocessor communication                                  X             X
        Synchronous mode
        Smartcard mode                                                X             X
        Single-wire half-duplex communication
        IrDA SIR ENDEC block                                          X             X
        LIN mode
        Dual clock domain and wakeup from Stop mode                   X
        Receiver timeout interrupt
        Modbus communication                                          X             X
        Auto baud rate detection
        Driver Enable                                                 X

                                                                      X

                                                                      X

                                                                      X

                                                                      X

                                                                      X

                                                                      X             X

        1. X = supported.

        Serial peripheral interface (SPI)

        A SPI interface allows to communicate up to 18 Mbits/s in slave and master modes in full-
        duplex and simplex communication modes. The 3-bit prescaler gives 8 master mode
        frequencies and the frame size is configurable from 4 bits to 16 bits.

        Refer to Table 8 for the features available in SPI1.

26/126                     DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8         Functional overview

                                   Table 8. STM32F334x4/6/8 SPI implementation  SPI1
                                                     SPI features(1)
                                                                                  X
         Hardware CRC calculation                                                 X
         Rx/Tx FIFO                                                               X
         NSS pulse mode                                                           X
         TI mode

        1. X = supported.

3.16.4  Controller area network (CAN)

        The CAN is compliant with specifications 2.0A and B (active) with a bit rate up to 1 Mbit/s. It
        can receive and transmit standard frames with 11-bit identifiers as well as extended frames
        with 29-bit identifiers. It has three transmit mailboxes, two receive FIFOs with 3 stages and
        14 scalable filter banks.

3.17    Infrared transmitter

        The STM32F334x4/6/8 devices provide an infrared transmitter solution. The solution is
        based on internal connections between TIM16 and TIM17 as shown in the figure below.

        TIM17 is used to provide the carrier frequency and TIM16 provides the main signal to be
        sent. The infrared output signal is available on PB9 or PA13.

        To generate the infrared remote control signals, TIM16 channel 1 and TIM17 channel 1 must
        be properly configured to generate correct waveforms. All standard IR pulse modulation
        modes can be obtained by programming the two timers output compare channels.

                                                Figure 3. Infrared transmitter

        7,0(5        2&

        IRUHQYHORS                                                              3%3$

        7,0(5        2&

        IRUFDUULHU

                                                                                069

3.18    Touch sensing controller (TSC)

        The STM32F334x4/6/8 devices provide a simple solution for adding capacitive sensing
        functionality to any application. These devices offer up to 18 capacitive sensing channels
        distributed over 6 analog I/Os group.

        Capacitive sensing technology is able to detect the presence of a finger near an electrode
        which is protected from direct touch by a dielectric (glass, plastic, ...). The capacitive

                         DocID025409 Rev 1                                      27/126

                                                                                                     45
Functional overview                                STM32F334x4 STM32F334x6 STM32F334x8

        variation introduced by the finger (or any conductive object) is measured using a proven
        implementation based on a surface charge transfer acquisition principle. It consists of
        charging the electrode capacitance and then transferring a part of the accumulated charges
        into a sampling capacitor until the voltage across this capacitor has reached a specific
        threshold. To limit the CPU bandwidth usage this acquisition is directly managed by the
        hardware touch sensing controller and only requires few external components to operate.

        The touch sensing controller is fully supported by the STMTouch touch sensing firmware
        library which is free to use and allows touch sensing functionality to be implemented reliably
        in the end application.

        Table 9. Capacitive sensing GPIOs available on STM32F334x4/6/8 devices

        Group        Capacitive sensing  Pin name        Group      Capacitive sensing  Pin name
                          group name                                     group name

                         TSC_G1_IO1          PA0                    TSC_G4_IO1              PA9

        1                TSC_G1_IO2          PA1         4          TSC_G4_IO2              PA10

                         TSC_G1_IO3          PA2                    TSC_G4_IO3              PA13

                         TSC_G1_IO4          PA3                    TSC_G4_IO4              PA14

                         TSC_G2_IO1          PA4                    TSC_G5_IO1              PB3

        2                TSC_G2_IO2          PA5         5          TSC_G5_IO2              PB4

                         TSC_G2_IO3          PA6                    TSC_G5_IO3              PB6

                         TSC_G2_IO4          PA7                    TSC_G5_IO4              PB7

                         TSC_G3_IO1          PC5                    TSC_G6_IO1              PB11

        3                TSC_G3_IO2          PB0         6          TSC_G6_IO2              PB12

                         TSC_G3_IO3          PB1                    TSC_G6_IO3              PB13

                         TSC_G3_IO1          PC5                    TSC_G6_IO4              PB14

                         TSC_G3_IO4-         PB2

        Table 10. No. of capacitive sensing channels available on STM32F334x4/6/8 devices

                                             Number of capacitive sensing channels

        Analog I/O group

                              STM32F334xRx               STM32F334xCx  STM32F334xKx

                     G1                  3                      3                       3

                     G2                  3                      3                       3

                     G3                  3                      2                       2

                     G4                  3                      3                       3

                     G5                  3                      3                       3

                     G6                  3                      3                       0

        Number of capacitive             18                     17                      14
          sensing channels

28/126                                DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Functional overview

3.19    Development support

3.19.1  Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP Interface is embedded, and is a combined JTAG and serial wire debug
        port that enables either a serial wire debug or a JTAG probe to be connected to the target.
        The JTAG TMS and TCK pins are shared respectively with SWDIO and SWCLK and a
        specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP.

        DocID025409 Rev 1            29/126

                                                          45
Pinouts and pin description         STM32F334x4 STM32F334x6 STM32F334x8

4       Pinouts and pin description

                                    Figure 4. LQFP32 pinout

                                    966B
                                          %227
                                               3%
                                                     3%
                                                           3%
                                                                 3%
                                                                       3%
                                                                            3$

                                          

                             9''B                                                   3$
                                                                                    3$
                  3)26&B,1  

                3)26&B287                                                           3$

                             1567   /4)3                                            3$

                9''$95()                                                            3$

                             3$                                                     3$

                             3$                                                     3$

                             3$                                                     9''B

                                          

                                    3$
                                         3$
                                               3$
                                                     3$
                                                           3$
                                                                 3%
                                                                       3%
                                                                             966B

                                                                                                        069

                                    Figure 5. LQFP48 pinout

                               s
                                    s^^
                                          W
                                               W
                                                     KKd
                                                           W
                                                                W
                                                                      W
                                                                            W
                                                                                 W
                                                                                       W
                                                                                             W

                                          

          sd                                                                                      s
                                                                                                  s^^
          W                                                                                       W
                                                                                                  W
          WK^/E                                                                                   W
                                                                                                  W
          WK^Khd                                                                                  W
                                                                                                  W
          W&K^/E                                                                                  W
                                                                                                  W
          W&K^Khd                   >Y&W                                                          W
                                                                                                  W
          EZ^d                                                                                 

          s^^sZ&                                                                                

          ssZ&                                                                                 

          W                                                                                    

          W                                                                                    

          W                                                                                    

                                          

                               W
                                    W
                                          W
                                               W
                                                     W
                                                           W
                                                                W
                                                                      W
                                                                            W
                                                                                 W
                                                                                       s^^
                                                                                             s

                                                                                                  D^s

30/126                         DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8               Pinouts and pin description

                         Figure 6. LQFP64 pinout

                         6$$?
                             633?
                                  0"
                                       0"
                                            "//4
                                                 0"
                                                      0"
                                                           0"
                                                                0"
                                                                     0"
                                                                          0$
                                                                               0#
                                                                                    0#
                                                                                         0#
                                                                                              0!
                                                                                                   0!

                                       

                  6"!4                                                                                     6$$?
                  0#                                                                                       633?
   0#/3#?).                                                                                                0!
0#/3#?/54                                                                                                  0!
        0&/3#?).                                                                                           0!
     0&/3#?/54                                                                                             0!
                  .234                                                                                     0!
                                                                                                           0!
                    0#                                                                                     0#
                    0#                                                                                     0#
                    0#                                                                                     0#
                    0#                                                                                     0#
       633!62%&
                                                                                           0"
      6$$!62%&                                                                                             0"
                   0!                ,1&0                                                                  0"
                    0!                                                                                     0"
                    0!                                                                                   

                                                                                                         

                                                                                                         

                                                                                                         

                                                                                                         

                                                                                                         

                                                                                                         

                                                                                                         

                                       

                         0!
                             633?
                                  6$$?

                                       0!
                                            0!
                                                 0!
                                                      0!
                                                           0#
                                                                0#
                                                                     0"
                                                                          0"
                                                                               0"
                                                                                    0"
                                                                                         0"
                                                                                              633?
                                                                                                   6$$?

                                                                                                           069

                         DocID025409 Rev 1                                                                 31/126

                                                                                                                                45
Pinouts and pin description                                              STM32F334x4 STM32F334x6 STM32F334x8

                          Table 11. Legend/abbreviations used in the pinout table

        Name              Abbreviation                                   Definition

        Pin name          Unless otherwise specified in brackets below the pin name, the pin function during and
        Pin type          after reset is the same as the actual pin name

                             S                                           Supply pin

                             I                                           Input only pin

                          I/O                                            Input / output pin

                             FT                                          5 V tolerant I/O

                          FTf                                            5 V tolerant I/O, FM+ capable

                          TTa                      3.3 V tolerant I/O directly connected to ADC

                             TT                                           3.3 V tolerant I/O
                                                                         Standard 3.3 V I/O
   I/O structure          TC

                             B                                           Dedicated BOOT0 pin

                          RST                 Bi-directional reset pin with embedded weak pull-up resistor

        Notes             Unless otherwise specified by a note, all I/Os are set as floating inputs during and after
                          reset

              Alternate   Functions selected through GPIOx_AFR registers
              functions

   Pin        Additional  Functions directly selected/enabled through peripheral registers
functions     functions

   Pin Number             Table 12. STM32F334x4/6/8 pin definitions
                                                                                              Pin functions

                          Pin name (function  Pin type
                                                          I/O structure
LQFP LQFP LQFP            after reset)                                   Alternate            Additional functions
                                                                         functions
32 48 64

-          1      1       VBAT                S    -                      Backup power supply

-          2      2       PC13(1)             I/O  TC                    TIM1_CH1N            RTC_TAMP1/RTC_TS/
                                                                                                RTC_OUT/WKUP2

-          3      3 PC14 / OSC32_IN(1) I/O         TC                                                   OSC32_IN

-          4      4            PC15 /         I/O  TC                                                   OSC32_OUT
                          OSC32_OUT(1)

2          5      5       PF0 / OSC_IN        I/O  FT                    TIM1_CH3N                       OSC_IN
                                                                                                        OSC_OUT
3          6      6       PF1 / OSC_OUT       I/O  FT

32/126                                        DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                          Pinouts and pin description

   Pin Number      Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                                Pin functions

                   Pin name (function  Pin type
                                                   I/O structure
LQFP LQFP LQFP     after reset)                                   Alternate    Additional functions
                                                                  functions
32 48 64

4  7           7   NRST                I/O  RST                   Device reset input / internal reset output
                    PC0                                                              (active low)
                    PC1
-  -           8    PC2                I/O  TTa                   EVENTOUT,    ADC12_IN6
                                                                   TIM1_CH1

-  -           9                       I/O  TTa                   EVENTOUT,    ADC12_IN7
                                                                   TIM1_CH2

-  -           10                      I/O  TTa                   EVENTOUT,    ADC12_IN8
                                                                   TIM1_CH3

-  -           11  PC3                 I/O  TTa                   EVENTOUT,    ADC12_IN9
                                                                  TIM1_CH4,
                                                                  TIM1_BKIN2

   8           12  VSSA/VREF-          S    -                     Analog ground/Negative reference voltage

5  9           13  VDDA/VREF+          S    - Analog power supply/Positive reference voltage

                                                                  TIM2_CH1/

                                                                  TIM2_ETR,           ADC1_IN1,
                                                                               RTC_TAMP2/WKUP1
6  10 14           PA0                 I/O  TTa                   TSC_G1_IO1,

                                                                  USART2_CTS,

                                                                  EVENTOUT

                                                                  TIM2_CH2,

                                                                  TSC_G1_IO2,

7  11 15           PA1                 I/O  TTa                   USART2_RTS, ADC1_IN2, RTC_REFIN

                                                                  TIM15_CH1N,

                                                                  EVENTOUT

                                                                  TIM2_CH3,

                                                                  TSC_G1_IO3,

8  12 16           PA2                 I/O  TTa                   USART2_TX,   ADC1_IN3, COMP2_INM
                                                                  COMP2_OUT,

                                                                  TIM15_CH1,

                                                                  EVENTOUT

                                                                  TIM2_CH4,

                                                                  TSC_G1_IO4,

9  13 17           PA3                 I/O  TTa                   USART2_RX,   ADC1_IN4

                   VSS                                            TIM15_CH2,
                   VDD
                                                                  EVENTOUT

-  -           18                      S    -                     -                                            -

-  -           19                      S    -                     -                                            -

                                       DocID025409 Rev 1                                                          33/126

                                                                                                                                       45
Pinouts and pin description                                       STM32F334x4 STM32F334x6 STM32F334x8

   Pin Number      Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                                Pin functions

                   Pin name (function  Pin type
                                                   I/O structure
LQFP LQFP LQFP     after reset)                                   Alternate      Additional functions
                                                                  functions
32 48 64

10 14 20                     PA4       I/O  TTa                    TIM3_CH2,     ADC2_IN1, DAC1_OUT1,
                                                                  TSC_G2_IO1,           COMP2_INM4,
                                                                                        COMP4_INM4,
                                                                   SPI1_NSS,            COMP6_INM4
                                                                  USART2_CK,
                                                                   EVENTOUT

                                                                  TIM2_CH1/

11 15 21                     PA5       I/O  TTa                    TIM2_ETR,     ADC2_IN2, DAC1_OUT2,
                                                                  TSC_G2_IO2,          OPAMP2_VINM

                                                                   SPI1_SCK,

                                                                  EVENTOUT

                                                                  TIM16_CH1,

                                                                  TIM3_CH1,

12 16 22                     PA6       I/O  TTa                   TSC_G2_IO3,    ADC2_IN3, DAC2_OUT1,
                                                                   SPI1_MISO,          OPAMP2_VOUT
                                                                   TIM1_BKIN,

                                                                  OPAMP2_DIG,

                                                                  EVENTOUT

                                                                  TIM17_CH1,

                                                                  TIM3_CH2,

13 17 23                     PA7       I/O  TTa                   TSC_G2_IO4,    ADC2_IN4, COMP2_INP,
                                                                   SPI1_MOSI,          OPAMP2_VINP

                                                                  TIM1_CH1N,

                                                                  EVENTOUT

-       -      24  PC4                 I/O  TTa                   EVENTOUT,      ADC2_IN5
                                                                  TIM1_ETR,
                                                                  USART1_TX

                                                                  EVENTOUT,

-       -      25  PC5                 I/O  TTa                   TIM15_BKIN,      ADC2_IN11,
                                                                  TSC_G3_IO1,    OPAMP2_VINM

                                                                  USART1_RX

                                                                  TIM3_CH3,

14 18 26           PB0                 I/O  TTa                   TSC_G3_IO2,    ADC1_IN11, COMP4_INP,
                                                                  TIM1_CH2N,            OPAMP2_VINP

                                                                  EVENTOUT

                                                                  TIM3_CH4,

                                                                  TSC_G3_IO3,

15 19 27           PB1                 I/O  TTa                   TIM1_CH3N,     ADC1_IN12
                                                                  COMP4_OUT,

                                                                  HRTIM1_SCOUT,

                                                                  EVENTOUT

34/126                                 DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                        Pinouts and pin description

   Pin Number   Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                             Pin functions

                Pin name (function  Pin type
                                                I/O structure
LQFP LQFP LQFP  after reset)                                   Alternate     Additional functions
                                                               functions
32 48 64

                                                               TSC_G3_IO4,

-  20 28        PB2                 I/O  TTa                   HRTIM_SCIN, ADC2_IN12, COMP4_INM
                PB10
                                                               EVENTOUT

                                                               TIM2_CH3,

                                                               TSC_SYNC,

-  21 29                            I/O  TT                    USART3_TX,                                   -

                                                               HRTIM1_FLT3,

                                                               EVENTOUT

                                                               TIM2_CH4,

                                                               TSC_G6_IO1,

-  22 30        PB11                I/O  TTa                   USART3_RX,    COMP6_INP

                VSS                                            HRTIM1_FLT4,
                VDD
                                                               EVENTOUT
                PB12
16 23 31                            S                                       Digital ground
17 24 32
                                    S                          Digital power supply

                                                               TSC_G6_IO2,

                                                               TIM1_BKIN,

-  25 33                            I/O  TTa                   USART3_CK,    ADC2_IN13

                                                               HRTIM1_CHC1,

                                                               EVENTOUT

                                                               TSC_G6_IO3,

                                                               TIM1_CH1N,

-  26 34        PB13                I/O  TTa                   USART3_CTS,   ADC1_IN13

                                                               HRTIM1_CHC2,

                                                               EVENTOUT

                                                               TIM15_CH1,

                                                               TSC_G6_IO4,

-  27 35        PB14                I/O  TTa                    TIM1_CH2N,     ADC2_IN14,
                                                               USART3_RTS,   OPAMP2_VINP

                                                               HRTIM1_CHD1,

                                                               EVENTOUT

                                                               TIM15_CH2,

-  28 36        PB15                I/O  TTa                    TIM15_CH1N,           ADC2_IN15,
                                                                 TIM1_CH3N,  COMP6_INM, RTC_REFIN
                                                               HRTIM1_CHD2,

                                                               EVENTOUT

                                    DocID025409 Rev 1                                                          35/126

                                                                                                                                    45
Pinouts and pin description                                       STM32F334x4 STM32F334x6 STM32F334x8

   Pin Number      Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                                Pin functions

                   Pin name (function  Pin type
                                                   I/O structure
LQFP LQFP LQFP     after reset)                                   Alternate       Additional functions
                                                                  functions
32 48 64

                                                                  EVENTOUT,

-       -      37  PC6                 I/O  FT                       TIM3_CH1,                                 -
                                                                  HRTIM1_EEV10,

                                                                  COMP6_OUT

                                                                  EVENTOUT,

-       -      38  PC7                 I/O  FT                    TIM3_CH2,                                    -

                                                                  HRTIM1_FLT5

                                                                  EVENTOUT,

-       -      39  PC8                 I/O  FT                    TIM3_CH3,                                    -

                                                                  HRTIM1_CHE1

                                                                  EVENTOUT,

-       -      40  PC9                 I/O  FT                    TIM3_CH4,                                    -

                                                                  HRTIM1_CHE2

                                                                  MCO, TIM1_CH1,

18 29 41                     PA8       I/O  FT                     USART1_CK,                                  -
                                                                  HRTIM1_CHA1,

                                                                  EVENTOUT

                                                                  TSC_G4_IO1,

                                                                  TIM1_CH2,

                                                                  USART1_TX,

19 30 42                     PA9       I/O  FT                    TIM15_BKIN,                                  -

                                                                  TIM2_CH3,

                                                                  HRTIM1_CHA2,

                                                                  EVENTOUT

                                                                  TIM17_BKIN,

                                                                  TSC_G4_IO2,

                                                                  TIM1_CH3,

20 31 43           PA10                I/O  FT                    USART1_RX,                                   -
                                                                  COMP6_OUT,

                                                                  TIM2_CH4,

                                                                  HRTIM1_CHB1,

                                                                  EVENTOUT

                                                                  TIM1_CH1N,

                                                                  USART1_CTS,

                                                                  CAN_RX,

21 32 44           PA11                I/O  FT                    TIM1_CH4,                                    -

                                                                  TIM1_BKIN2,

                                                                  HRTIM1_CHB2,

                                                                  EVENTOUT

36/126                                 DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                           Pinouts and pin description

   Pin Number      Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                                Pin functions

                   Pin name (function  Pin type
                                                   I/O structure
LQFP LQFP LQFP     after reset)                                   Alternate       Additional functions
                                                                  functions
32 48 64

                                                                  TIM16_CH1,

                                                                  TIM1_CH2N,

                                                                  USART1_RTS,

22 33 45           PA12                I/O  FT                    COMP2_OUT,                                   -
                                                                     CAN_TX,

                                                                  TIM1_ETR,

                                                                  HRTIM1_FLT1,

                                                                  EVENTOUT

                                                                  JTMS/SWDAT,

                                                                  TIM16_CH1N,

23 34 46           PA13                I/O  FT                    TSC_G4_IO3,                                  -
                                                                     IR_OUT,

                                                                  USART3_CTS,

                                                                  EVENTOUT

-  35 47           VSS                 S    -                     -                                            -

-  36 48           VDD                 S    -                     -                                            -

                                                                  JTCK/SWCLK,

                                                                  TSC_G4_IO4,

24 37 49           PA14                I/O  FTf                   I2C1_SDA,                                    -
                                                                  TIM1_BKIN,

                                                                  USART2_TX,

                                                                  EVENTOUT

                                                                  JTDI,

                                                                  TIM2_CH1/TIM2_

                                                                  ETR, TSC_SYNC,

                                                                  I2C1_SCL,

25 38 50           PA15                I/O  FTf                   SPI1_NSS,                                    -

                                                                  USART2_RX,

                                                                  TIM1_BKIN,

                                                                  HRTIM1_FLT2,

                                                                  EVENTOUT

-  -           51  PC10                I/O  FT                    EVENTOUT,                                    -
                                                                  USART3_TX

                                                                  EVENTOUT,

-  -           52  PC11                I/O  FT                    HRTIM1_EEV2,                                 -

                                                                  USART3_RX

                                                                  EVENTOUT,

-  -           53  PC12                I/O  FT                    HRTIM1_EEV1,                                 -

                                                                  USART3_CK

                                       DocID025409 Rev 1                                                          37/126

                                                                                                                                       45
Pinouts and pin description                                       STM32F334x4 STM32F334x6 STM32F334x8

   Pin Number      Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                                Pin functions

                   Pin name (function  Pin type
                                                   I/O structure
LQFP LQFP LQFP     after reset)                                   Alternate       Additional functions
                                                                  functions
32 48 64

-       -      54  PD2                 I/O  FT                    EVENTOUT,                                    -
                                                                   TIM3_ETR

                                                                  JTDO/TRACE

                                                                  SWO, TIM2_CH2,

                                                                  TSC_G5_IO1,

                                                                  SPI1_SCK,

26 39 55           PB3                 I/O  FT                    USART2_TX,                                   -

                                                                  TIM3_ETR,

                                                                  HRTIM1_SCOUT,

                                                                  HRTIM1_EEV9,

                                                                  EVENTOUT

                                                                  NJTRST,

                                                                  TIM16_CH1,

                                                                  TIM3_CH1,

                                                                  TSC_G5_IO2,

27 40 56           PB4                 I/O  FT                    SPI1_MISO,                                   -

                                                                  USART2_RX,

                                                                  TIM17_BKIN,

                                                                  HRTIM1_EEV7,

                                                                  EVENTOUT

                                                                  TIM16_BKIN,

                                                                  TIM3_CH2,

                                                                  I2C1_SMBA,

28 41 57           PB5                 I/O  FT                    SPI1_MOSI,                                   -
                                                                  USART2_CK,

                                                                  TIM17_CH1,

                                                                  HRTIM1_EEV6,

                                                                  EVENTOUT

                                                                  TIM16_CH1N,

                                                                  TSC_G5_IO3,

                                                                  I2C1_SCL,

29 42 58           PB6                 I/O  FTf                   USART1_TX,                                   -

                                                                  HRTIM1_SCIN,

                                                                  HRTIM1_EEV4,

                                                                  EVENTOUT

                                                                  TIM17_CH1N,

                                                                  TSC_G5_IO4,

                                                                  I2C1_SDA,

30 43 59           PB7                 I/O  FTf                   USART1_RX,                                   -

                                                                  TIM3_CH4,

                                                                  HRTIM1_EEV3,

                                                                  EVENTOUT

38/126                                 DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                        Pinouts and pin description

   Pin Number   Table 12. STM32F334x4/6/8 pin definitions (continued)
                                                                                             Pin functions

                Pin name (function  Pin type
                                                I/O structure
LQFP LQFP LQFP  after reset)                                   Alternate     Additional functions
                                                               functions
32 48 64

31 44 60        BOOT0               I    B                                                                  -

                                                               TIM16_CH1,

                                                               TSC_SYNC,

                                                               I2C1_SCL,

-  45 61        PB8                 I/O  FTf                   USART3_RX,                                   -
                                                                 CAN_RX,

                                                               TIM1_BKIN,

                                                               HRTIM1_EEV8,

                                                               EVENTOUT

                                                               TIM17_CH1,

                                                               I2C1_SDA,

                                                               IR_OUT,

-  46 62        PB9                 I/O  FTf                   USART3_TX,                                   -
                                                               COMP2_OUT,

                                                               CAN_TX,

                                                               HRTIM1_EEV5,

                                                               EVENTOUT

32 47 63        VSS                 S    -                     -                                            -

1  48 64        VDD                 S    -                     -                                            -

1. PC13, PC14 and PC15 are supplied through the power switch. Since the switch sinks only a limited amount of current (3
     mA), the use of GPIO PC13 to PC15 in output mode is limited:
     - The speed should not exceed 2 MHz with a maximum load of 30 pF
     - These GPIOs must not be used as current sources (e.g. to drive an LED).
     After the first backup domain power-up, PC13, PC14 and PC15 operate as GPIOs. Their function then depends on the
     content of the Backup registers which is not reset by the main reset. For details on how to manage these GPIOs, refer to
     the Battery backup domain and BKP register description sections in the reference manual.

                                    DocID025409 Rev 1                                                          39/126

                                                                                                                                    45
                                                                                                 Table 13. Alternate functions                                                                                              STM32F334x4 STM32F334x6 STM32F334x8

                                            AF0  AF1           AF2         AF3         AF4       AF5            AF6            AF7          AF8       AF9         AF10       AF11      AF12     AF13          AF  AF15
                                     SYS_AF                                                                                                                                                                   14

                           Port      MCO         TIM2/TIM15/   TIM1/TIM3/  HRTIM1/TSC I2C1/TIM1  SPI1/Infrared  TIM1/Infrared  USART1/USA   GPCOMP2/  CAN/TIM1/   TIM2/TIM3  TIM1      HRTIM1/  HRTIM1/           EVENT
                                                 TIM16/TIM17/  TIM15/                                                          RT2/USART3/  GPCOMP4/  TIM15       /TIM17               TIM1     OPAMP2
                               PA0               EVENT         TIM16       TSC_G1_IO1                                          GPCOMP6      GPCOMP6
                               PA1                                         TSC_G1_IO2
                               PA2               TIM2_CH1/TI               TSC_G1_IO3                                          USART2_CTS                                                                         EVENTOUT
                               PA3               M2_ETR                    TSC_G1_IO4
                               PA4                                         TSC_G2_IO1
                               PA5               TIM2_CH2                  TSC_G2_IO2                                          USART2_RTS             TIM15_CH1N                                                  EVENTOUT
                               PA6                                         TSC_G2_IO3                                                                                                                             EVENTOUT
                   Port A PA7                    TIM2_CH3                  TSC_G2_IO4                                          USART2_TX COMP2_OUT TIM15_CH1                                                      EVENTOUT
                               PA8                                                                                                                                                                                EVENTOUT
                               PA9               TIM2_CH4                                                                      USART2_RX              TIM15_CH2
                               PA10
                               PA11                            TIM3_CH2                          SPI1_NSS                      USART2_CK
                               PA12
                               PA13              TIM2_CH1/TI                                     SPI1_SCK                                                                                                         EVENTOUT
                               PA14              M2_ETR
                               PA15
                                                 TIM16_CH1 TIM3_CH1                              SPI1_MISO      TIM1_BKIN                                                                       OPAMP2_DIG        EVENTOUT
                                                                                                 SPI1_MOSI                                                                                                        EVENTOUT
                                                 TIM17_CH1 TIM3_CH2                                             TIM1_CH1N                                                                                         EVENTOUT
                                                                                                 IR_OUT                                                                                                           EVENTOUT
DocID025409 Rev 1                                                                                               TIM1_CH1       USART1_CK                                                        HRTIM1_CHA1       EVENTOUT
                                                                                                                                                                                                                  EVENTOUT
                                                                           TSC_G4_IO1                           TIM1_CH2       USART1_TX              TIM15_BKIN  TIM2_CH3                      HRTIM1_CHA2       EVENTOUT
                                                                           TSC_G4_IO2                                                                                                                             EVENTOUT
                                                 TIM17_BKIN                                                     TIM1_CH3       USART1_RX COMP6_OUT                TIM2_CH4                      HRTIM1_CHB1       EVENTOUT

                                                                                                                TIM1_CH1N USART1_CTS                  CAN_RX                 TIM1_CH4 TIM1_BKIN2 HRTIM1_CHB2

                                                 TIM16_CH1                                                      TIM1_CH2N USART1_RTS COMP2_OUT CAN_TX                        TIM1_ETR           HRTIM1_FLT1

                                     JTMS/SWDAT TIM16_CH1N                 TSC_G4_IO3                                          USART3_CTS
                                                                           TSC_G4_IO4 I2C1_SDA
                                     JTCK/SWCLK                            TSC_SYNC I2C1_SCL                    TIM1_BKIN USART2_TX

                                     JTDI        TIM2_CH1/                                       SPI1_NSS                      USART2_RX              TIM1_BKIN                                 HRTIM1_FLT2       EVENTOUT
                                                 TIM2_ETR

40/126                                                                                                                                                                                                                      Pinouts and pin description
41/126                                                                                Table 13. Alternate functions (continued)                                                                                           Pinouts and pin description

                                    AF0         AF1           AF2         AF3         AF4        AF5            AF6            AF7          AF8        AF9        AF10       AF11  AF12        AF13         AF  AF15
                                                                                                                                                                                                            14

                           Port     SYS_AF      TIM2/TIM15/   TIM1/TIM3/  HRTIM1/TSC I2C1/TIM1   SPI1/Infrared  TIM1/Infrared  USART1/USA   GPCOMP2/   CAN/TIM1/  TIM2/TIM3  TIM1  HRTIM1/     HRTIM1/          EVENT
                                                TIM16/TIM17/  TIM15/                                                           RT2/USART3/  GPCOMP4/   TIM15      /TIM17           TIM1        OPAMP2
                               PB0              EVENT         TIM16                                                            GPCOMP6      GPCOMP6                                                             EVENTOUT
                               PB1                                                                                                                                                                              EVENTOUT
                               PB2                            TIM3_CH3 TSC_G3_IO2                               TIM1_CH2N                                                                                       EVENTOUT
                               PB3                                                                                                                                                                              EVENTOUT
                               PB4                            TIM3_CH4 TSC_G3_IO3                               TIM1_CH3N                   COMP4_OUT                                          HRTIM1_SCOU
                   Port B                                                                                                                                                                      T                EVENTOUT
                               PB5
                                                                          TSC_G3_IO4                                                                                                           HRTIM1_SCIN      EVENTOUT
                                                                          TSC_G5_IO1
                                    JTDO/TRACE  TIM2_CH2                                         SPI1_SCK                      USART2_TX                          TIM3_ETR         HRTIM1_SC   HRTIM1_EEV9      EVENTOUT
                                    SWO                                                          SPI1_MISO                     USART2_RX                          TIM17_BK         OUT                          EVENTOUT
                                                                                                                                                                  IN                                            EVENTOUT
                                    NJTRST      TIM16_CH1 TIM3_CH1 TSC_G5_IO2                                                                                     TIM17_CH                     HRTIM1_EEV7      EVENTOUT
                                                                                                                                                                  1                                             EVENTOUT
                                                TIM16_BKIN TIM3_CH2                   I2C1_SMBA SPI1_MOSI                      USART2_CK                                                       HRTIM1_EEV6      EVENTOUT
                                                                                                                                                                  TIM3_CH4                                      EVENTOUT
                           PB6                  TIM16_CH1N                TSC_G5_IO3 I2C1_SCL                                  USART1_TX                                           HRTIM1_SCI  HRTIM1_EEV4      EVENTOUT
                                                                                                                                                                                   N                            EVENTOUT
                                                                                                                                                                                                                EVENTOUT
                           PB7                  TIM17_CH1N                TSC_G5_IO4 I2C1_SDA                                  USART1_RX                                                       HRTIM1_EEV3

DocID025409 Rev 1          PB8                  TIM16_CH1                 TSC_SYNC I2C1_SCL                                    USART3_RX               CAN_RX                      TIM1_BKIN HRTIM1_EEV8

                           PB9                  TIM17_CH1                             I2C1_SDA                  IR_OUT         USART3_TX COMP2_OUT CAN_TX                                      HRTIM1_EEV5

                           PB10                 TIM2_CH3                  TSC_SYNC                                             USART3_TX                                                       HRTIM1_FLT3

                           PB11                 TIM2_CH4                  TSC_G6_IO1                                           USART3_RX                                                       HRTIM1_FLT4

                           PB12                                           TSC_G6_IO2                            TIM1_BKIN USART3_CK                                                            HRTIM1_CHC1

                   Port B  PB13                                           TSC_G6_IO3                            TIM1_CH1N USART3_CTS                                                           HRTIM1_CHC2                STM32F334x4 STM32F334x6 STM32F334x8
                           PB14
                                                TIM15_CH1                 TSC_G6_IO4                            TIM1_CH2N USART3_RTS                                                           HRTIM1_CHD1

                           PB15                 TIM15_CH2     TIM15_CH1               TIM1_CH3N                                                                                                HRTIM1_CHD2
                                                              N
                                                                                       Table 13. Alternate functions (continued)                                                                                                STM32F334x4 STM32F334x6 STM32F334x8

                                            AF0  AF1           AF2         AF3         AF4                   AF5            AF6            AF7               AF8       AF9        AF10       AF11  AF12     AF13     AF  AF15
                                     SYS_AF                                                                                                                                                                          14

                   Port                          TIM2/TIM15/   TIM1/TIM3/                                                                  USART1/USA        GPCOMP2/
                                                 TIM16/TIM17/  TIM15/                                                                      RT2/USART3/       GPCOMP4/
                                                 EVENT         TIM16       HRTIM1/TSC I2C1/TIM1              SPI1/Infrared  TIM1/Infrared  GPCOMP6           GPCOMP6   CAN/TIM1/  TIM2/TIM3  TIM1  HRTIM1/  HRTIM1/      EVENT
                                                                                                                                                                       TIM15      /TIM17           TIM1     OPAMP2

                   PC0                           EVENTOUT TIM1_CH1

                               PC2               EVENTOUT      TIM1_CH3
                               PC3               EVENTOUT
                               PC4               EVENTOUT      TIM1_CH4                                                     TIM1_BKIN2
                               PC5               EVENTOUT                                                                                         USART1_TX
                               PC6               EVENTOUT      TIM1_ETR                                                                           USART1_RX
                                                 EVENTOUT                                                                                         COMP6_OUT
                               PC7                             TIM15_BKIN TSC_G3_IO1
                   Port C PC8                    EVENTOUT                                                                                         USART3_TX
                                                               TIM3_CH1    HRTIM1_EEV                                                             USART3_RX
                               PC9               EVENTOUT                  10                                                                     USART3_CK
                               PC10              EVENTOUT
                               PC11              EVENTOUT      TIM3_CH2    HRTIM1_FLT                                       TIM1_CH3N
                                                                           5
                               PC12              EVENTOUT
                               PC13                            TIM3_CH3    HRTIM1_CHE
                               PC14                                        1
DocID025409 Rev 1              PC15
                   Port D PD2                                  TIM3_CH4    HRTIM1_CHE
                               PF0                                         2
                   Port F
                               PF1                                         HRTIM1_EEV
                                                                           2

                                                                           HRTIM1_EEV
                                                                           1

                                                                                                  TIM1_CH1N

                                                 EVENTOUT TIM3_ETR

42/126                                                                                                                                                                                                                          Pinouts and pin description
STM32F334x4 STM32F334x6 STM32F334x8                              Memory mapping

5  Memory mapping

                           Figure 7. STM32F334x4/6/8 memory map

   [))))))))  &RUWH[0                [))        $+%
               ZLWK)38               [        5HVHUYHG
                ,QWHUQDO             [
              3HULSKHUDOV            [          $+%
   [(

                                     [))      5HVHUYHG
                                     [          $+%
   [&                                [&
                                     [        5HVHUYHG
                                     [$         $3%
                                     [
   [$                                         5HVHUYHG
                                                $3%
         

   [

                                     [)))))))
                                                             2SWLRQE\WHV
   [
                                     [))))

                                              6\VWHPPHPRU\

                                     [)))'
                                      [
   [ 3HULSKHUDOV                      [       5HVHUYHG
                                      [       &&05$0
                                              5HVHUYHG

   [ 65$0                                     )ODVKPHPRU\

                                     [

              &2'(                            5HVHUYHG

   [                                 [ )ODVKV\VWHP

                                              PHPRU\RU65$0

                                              GHSHQGLQJRQ%227

              5HVHUYHG               [        FRQILJXUDWLRQ

                                                                          06Y9

                           DocID025409 Rev 1                              43/126

                                                                                               45
Memory mapping                             STM32F334x4 STM32F334x6 STM32F334x8

                Table 14. STM32F334x4/6/8 peripheral register boundary addresses

        Bus     Boundary address            Size            Peripheral
                                           (bytes)

        AHB3    0x5000 0000 - 0x5000 03FF    1K     ADC1 - ADC2
        AHB2    0x4800 1800 - 0x4FFF FFFF  ~132 M   Reserved
                0x4800 1400 - 0x4800 17FF           GPIOF
                0x4800 1000 - 0x4800 13FF    1K     Reserved
                                             1K

                0x4800 0C00 - 0x4800 0FFF  1K       GPIOD
                0x4800 0800 - 0x4800 0BFF
        AHB2    0x4800 0400 - 0x4800 07FF  1K       GPIOC
                0x4800 0000 - 0x4800 03FF
                                           1K       GPIOB

                                           1K       GPIOA

                0x4002 4400 - 0x47FF FFFF  ~128 M Reserved

                0x4002 4000 - 0x4002 43FF  1K       TSC
                0x4002 3400 - 0x4002 3FFF
                0x4002 3000 - 0x4002 33FF  3K       Reserved
                0x4002 2400 - 0x4002 2FFF
                                           1K       CRC

                                           3K       Reserved

        AHB1    0x4002 2000 - 0x4002 23FF  1K       Flash interface
                0x4002 1400 - 0x4002 1FFF
                0x4002 1000 - 0x4002 13FF  3K       Reserved
                0x4002 0400 - 0x4002 0FFF
                                           1K       RCC

                                           3K       Reserved

                0x4002 0000 - 0x4002 03FF  1K       DMA1

        APB2    0x4001 8000 - 0x4001 FFFF  32 K     Reserved
                0x4001 7400 - 0x4001 77FF  1K       HRTIM1
                0x4001 4C00 - 0x4001 73FF  12 K     Reserved
                0x4001 4800 - 0x4001 4BFF  1K       TIM17

                0x4001 4400 - 0x4001 47FF  1K       TIM16
                0x4001 4000 - 0x4001 43FF
                0x4001 3C00 - 0x4001 3FFF  1K       TIM15
                0x4001 3800 - 0x4001 3BFF
                0x4001 3400 - 0x4001 37FF  1K       Reserved

        APB2                               1K       USART1

                                           1K       Reserved

                0x4001 3000 - 0x4001 33FF  1K       SPI1
                0x4001 2C00 - 0x4001 2FFF
                0x4001 0800 - 0x4001 2BFF  1K       TIM1
                0x4001 0400 - 0x4001 07FF
                                           9K       Reserved

                                           1K       EXTI

                0x4001 0000 - 0x4001 03FF  1K       SYSCFG + COMP + OPAMP
                0x4000 9C00 - 0x4000 FFFF  25 K     Reserved

44/126          DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                   Memory mapping

Table 14. STM32F334x4/6/8 peripheral register boundary addresses (continued)

Bus   Boundary address                Size            Peripheral
                                     (bytes)

      0x4000 9800 - 0x4000 9BFF      1K       DAC2
      0x4000 7800 - 0x4000 97FF
      0x4000 7400 - 0x4000 77FF      8K       Reserved
      0x4000 7000 - 0x4000 73FF
                                     1K       DAC1

                                     1K       PWR

      0x4000 6800 - 0x4000 6FFF      2K       Reserved
      0x4000 6400 - 0x4000 67FF
      0x4000 5800 - 0x4000 63FF      1K       bxCAN
      0x4000 5400 - 0x4000 57FF
                                     3K       Reserved

                                     1K       I2C1

      0x4000 4C00 - 0x4000 53FF      2K       Reserved

      0x4000 4800 - 0x4000 4BFF      1K       USART3
      0x4000 4400 - 0x4000 47FF
APB1  0x4000 3400 - 0x4000 43FF      1K       USART2
      0x4000 3000 - 0x4000 33FF
                                     2K       Reserved

                                     1K       IWDG

      0x4000 2C00 - 0x4000 2FFF      1K       WWDG
      0x4000 2800 - 0x4000 2BFF
      0x4000 1800 - 0x4000 27FF      1K       RTC
      0x4000 1400 - 0x4000 17FF
                                     4K       Reserved

                                     1K       TIM7

      0x4000 1000 - 0x4000 13FF      1K       TIM6

      0x4000 0800 - 0x4000 0FFF        2K     Reserved
      0x4000 0400 - 0x4000 07FF        1K     TIM3
      0x4000 0000 - 0x4000 03FF        1K     TIM2
      0x2000 3000 - 3FFF FFFF        ~512 M   Reserved

      0x2000 0000 - 0x2000 2FFF       12 K    SRAM
      0x1FFF F800 - 0x1FFF FFFF        2K     Option bytes
      0x1FFF D800 - 0x1FFF F7FF        8K     System memory
      0x1000 2000 - 0x1FFF D7FF      ~256 M   Reserved

      0x1000 0000 - 0x1000 0FFF      4K       CCM RAM

      0x0804 0000 - 0x0FFF FFFF      ~128 M   Reserved
      0x0800 0000 - 0x0800 FFFF       64 K
      0x0004 0000 - 0x07FF FFFF               Main Flash memory
                                     ~128 M
      0x0000 000 - 0x0000 FFFF                Reserved
                                      64 K
                                              Main Flash memory, system
                                              memory or SRAM depending
                                              on BOOT configuration

      DocID025409 Rev 1                                           45/126

                                                                                       45
Electrical characteristics                STM32F334x4 STM32F334x6 STM32F334x8

6       Electrical characteristics

6.1     Parameter conditions

6.1.1   Unless otherwise specified, all voltages are referenced to VSS.

6.1.2   Minimum and maximum values

6.1.3   Unless otherwise specified, the minimum and maximum values are guaranteed in the worst
6.1.4   conditions of ambient temperature, supply voltage and frequencies by tests in production on
6.1.5   100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
        the selected temperature range).

        Data based on characterization results, design simulation and/or technology characteristics
        are indicated in the table footnotes and are not tested in production. Based on
        characterization, the minimum and maximum values refer to sample tests and represent the

        mean value plus or minus three times the standard deviation (mean 3 ).

        Typical values

        Unless otherwise specified, typical data are based on TA = 25 C, VDD = 3.3 V, VDDA =
        3.3 V. They are given only as design guidelines and are not tested.

        Typical ADC accuracy values are determined by characterization of a batch of samples from
        a standard diffusion lot over the full temperature range, where 95% of the devices have an

        error less than or equal to the value indicated (mean2).

        Typical curves

        Unless otherwise specified, all typical curves are given only as design guidelines and are
        not tested.

        Loading capacitor

        The loading conditions used for pin parameter measurement are shown in Figure 8.

        Pin input voltage

        The input voltage measurement on a pin of the device is described in Figure 9.

        Figure 8. Pin loading conditions               Figure 9. Pin input voltage

        & S)                0&8SLQ                                       0&8SLQ
                                                       9,1
                                            069
                                                                                             069
                                    DocID025409 Rev 1
46/126
STM32F334x4 STM32F334x6 STM32F334x8                                          Electrical characteristics

6.1.6     Power supply scheme

                                Figure 10. Power supply scheme

                                9%$7

              9                              3RZHU                     %DFNXSFLUFXLWU\
                                             VZLWFK                       /6(57&

                                                                        :DNHXSORJLF

                                                                      %DFNXSUHJLVWHUV

                                *3,2V              287  /HYHOVKLIWHU   ,2
                                                    ,1                /RJLF

                           9''  [9''                                         .HUQHOORJLF
                                [966                                            &38
           [Q)                                                                  'LJLWDO
          [)
                                                                              0HPRULHV

                                       5HJXODWRU

          9''$                  9''$

          Q)                           95()        $'&                $QRORJ5&V3//
          )                            95()        '$&                FRPSDUDWRUV23$03

                                966$

Caution:                                                                                                                                                                                        069

          Each power supply pair (VDD/VSS, VDDA/VSSA etc..) must be decoupled with filtering
          ceramic capacitors as shown above. These capacitors must be placed as close as possible
          to, or below the appropriate pins on the underside of the PCB to ensure the good
          functionality of the device.

                                DocID025409 Rev 1                                         47/126

                                                                                                               110
Electrical characteristics  STM32F334x4 STM32F334x6 STM32F334x8

6.1.7   Current consumption measurement

                              Figure 11. Current consumption measurement scheme

                            ,''B9%$7
                                           9%$7

                            ,''
                                       9''

                            ,''$
                                      9''$

                                                                                 069

48/126                      DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                          Electrical characteristics

6.2          Absolute maximum ratings

             Stresses above the absolute maximum ratings listed in Table 15: Voltage characteristics,
             Table 16: Current characteristics, and Table 17: Thermal characteristics may cause
             permanent damage to the device. These are stress ratings only and functional operation of
             the device at these conditions is not implied. Exposure to maximum rating conditions for
             extended periods may affect device reliability.

               Table 15. Voltage characteristics(1)

     Symbol    Ratings                                             Min.      Max.                                                 Unit

    VDDVSS    External main supply voltage (including VDDA, VBAT     -0.3   4.0
    VDDVDDA   and VDD)
               Allowed voltage difference for VDD > VDDA                -    0.4
       VIN(2)  Input voltage on FT and FTf pins                    VSS -0.3
               Input voltage on TTa and TT pins                    VSS -0.3  VDD + 4.0                                                                                                                                                                                               V
               Input voltage on any other pin                      VSS -0.3
               Input voltage on Boot0 pin                                    4.0
                                                                        0
                                                                             4.0

                                                                             9

     |VDDx|    Variations between different VDD power pins         -         50
                                                                                             mV
    |VSSX -VSS| Variations between all the different ground pins   -
                                                                             50

    VESD(HBM)  Electrostatic discharge voltage (human body         see Section 6.3.12: Electrical
               model)                                              sensitivity characteristics

1.  VpVAelDDlrDDmmAAaitmmitneuudpssorttawbpneoegwreg(e.rVerTDaohDtnee,rbVfotehDlflaDoonAwre)ionaorgnredraqetuglatarhotlieuotonnsdsaVhmD(iVpDeS.mtSim,uVsetSabSseA)VrepDsiDnpsiencmttheuedstpbaoelwwtweaeryesunpbVesDecDqoAunenanenccdeteV. dDDto: the external power supply, in the

2. VcuINrremnatxvimaluuems.must always be respected. Refer to Table 16: Current characteristics for the maximum allowed injected

               DocID025409 Rev 1                                                                                                  49/126

                                                                                                                                                       110
Electrical characteristics                                          STM32F334x4 STM32F334x6 STM32F334x8

                                       Table 16. Current characteristics

    Symbol                             Ratings                                                                                                                         Max.             Unit

        IVDD              Total current into sum of all VDD_x power lines (source)(1)                                                                                  140
        IVSS              Total current out of sum of all VSS_x ground lines (sink)(1)                                                                                 -140
        IVDD              Maximum current into each VDD_x power line (source)(1)                                                                                       100
         IVSS             Maximum current out of each VSS _x ground line (sink)(1)                                                                                     100

    IIO(PIN)              Output current sunk by any I/O and control pin                                                                                               25
    IIO(PIN)              Output current source by any I/O and control pin                                                                                             -25
                          Total output current sunk by sum of all I/Os and control pins(2)
                          Total output current sourced by sum of all I/Os and control pins(2)                                                                                          mA
                                                                                                                                                                       80
                                                                                                                                                                       -80

    IINJ(PIN)             Injected current on TT, FT, FTf and B pins(3)                                                                                                -5 /+0
    IINJ(PIN)             Injected current on TC and RST pin(4)
                          Injected current on TTa pins(5)                                                                                                               5
                          Total injected current (sum of all I/O and control pins)(6)                                                                                   5
                                                                                                                                                                       25

1. pAellrmmaititnedporawnegre(.VDD, VDDA) and ground (VSS and VSSA) pins must always be connected to the external power supply, in the

2. This current consumption must be correctly distributed over all I/Os and control pins.The total output current must not be
     sunk/sourced between two consecutive power supply pins referring to high pin count LQFP packages.

3. Positive injection is not possible on these I/Os and does not occur for input voltages lower than the specified maximum
     value.

4.  A positive injection  iTsainbdleu1ce5d: VboyltVagINe>chVaDrDacwtehriilsetiacsnefogratthiveeminajexicmtiounmisalilnodwuecdedinpbuytVvIoNl     exceeded. Refer to

5.  A positive injection is  induced   b1y5:VVINol>taVgeDDcAhawrahciletearisntiecgsaftoivrethienjemcatixoinmiusminadlulocweeddbiynpVuINt     exceeded. Refer also     to Table
    disturbs the analog performance of the device. See note 2. below Table 62.

6.  When several inputs are submitted to a current injection,  the  maximum  IINJ(PIN)  is  the  absolute  sum  of                                                     the   positive  and
    negative injected currents (instantaneous values).

                                       Table 17. Thermal characteristics

        Symbol                         Ratings                                                             Value                                                                        Unit

        TSTG                 Storage temperature range                                           65 to +150                                                                            C
         TJ                  Maximum junction temperature
                                                                                                           150                                                                          C

50/126                                 DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                               Electrical characteristics

6.3    Operating conditions

6.3.1  General operating conditions

               Table 18. General operating conditions

       Symbol  Parameter                                        Conditions        Min. Max. Unit

       fHCLK   Internal AHB clock frequency                                       0     72
       fPCLK1
       fPCLK2  Internal APB1 clock frequency                                      0     36      MHz
        VDD
       VDDA    Internal APB2 clock frequency                                      0     72
       VBAT
               Standard operating voltage                                         2     3.6
         VIN
               Analog operating voltage                 Must have a potential     2     3.6     V
         PD    (OPAMP and DAC not used)                 equal to or higher than
         PD                                             VDD                       2.4   3.6
         PD    Analog operating voltage
               (OPAMP and DAC used)
         TA
               Backup operating voltage                                           1.65  3.6     V
         TJ
                                                        TC I/O                    0.3 VDD+0.3

                                                        TT I/O                    -0.3  3.6

               I/O input voltage                        TTa I/O                   0.3 VDDA+0.3 V
                                                        FT and FTf I/O(1)         0.3  5.5

                                                        BOOT0                     0     5.5

               Power dissipation at TA =                LQFP64                    -     444     mW
               81505CCfofrorsusfufifxfix67o(2r )TA =

               Power dissipation at TA =                LQFP48                    -     364     mW
               81505CCfofrorsusfufifxfix67o(2r )TA =

               Power dissipation at TA =                LQFP32                    -     333     mW
               85 C for suffix 6 or TA =
               105 C for suffix 7

               Ambient temperature for 6                Maximum power             40   85      C
               suffix version                           dissipation
                                                                                  40   105
                                                        Low power dissipation(3)

               Ambient temperature for 7                Maximum power             40   105     C
               suffix version                           dissipation
                                                                                  40   125
                                                        Low power dissipation(3)

               Junction temperature range               6 suffix version          40   105     C
                                                        7 suffix version
                                                                                  40   125

       1. To sustain a voltage higher than VDD+0.3 V, the internal pull-up/pull-down resistors must be disabled.
       2. cIfhTaAraisctleorwisetric, sh)i.gher PD values are allowed as long as TJ does not exceed TJmax (see Section 7.2: Thermal
       3. ISnelcotwionpo7w.2e:rTdhisesrimpaatliocnhasrtaactete,rTisAticcas)n. be extended to this range as long as TJ does not exceed TJmax (see

                                  DocID025409 Rev 1                                             51/126

                                                                                                                     110
Electrical characteristics                                        STM32F334x4 STM32F334x6 STM32F334x8

6.3.2   Operating conditions at power-up / power-down

        The parameters given in Table 19 are derived from tests performed under the ambient
        temperature condition summarized in Table 18.

                            Table 19. Operating conditions at power-up / power-down

            Symbol          Parameter                        Conditions                   Min.             Max.      Unit
                                                                                                                     s/V
            tVDD     VDD rise time rate                                                   0                     
            tVDDA    VDD fall time rate
                     VDDA rise time rate                                                  20                    
                     VDDA fall time rate
                                                                                          0                     

                                                                                          20                    

6.3.3   Embedded reset and power control block characteristics

        The parameters given in Table 20 are derived from tests performed under ambient
        temperature and VDD supply voltage conditions summarized in Table 18.

                    Table 20. Embedded reset and power control block characteristics

            Symbol          Parameter                             Conditions                      Min. Typ. Max. Unit

        VPOR/PDR(1)         Power on/power down        Falling edge                               1.8(2) 1.88 1.96 V
                            reset threshold            Rising edge
                                                                                                  1.84 1.92 2.0 V

            VPDRhyst(1) PDR hysteresis                                                            -             40 - mV

        tRSTTEMPO(3)        POR reset                                                             1.5 2.5 4.5 ms
                            temporization

        1.  The PDR detector monitors  VDD  and  also  VDDA  (if  kept  enabled  in  the  option  bytes).  The  POR  detector
            monitors only VDD.

        2. The product behavior is guaranteed by design down to the minimum VPOR/PDR value.

        3. Guaranteed by design, not tested in production.

52/126                                      DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                        Electrical characteristics

             Table 21. Programmable voltage detector characteristics

Symbol       Parameter               Conditions                            Min.(1) Typ. Max.(1) Unit

VPVD0        PVD threshold 0         Rising edge                           2.1 2.18 2.26
                                     Falling edge
                                     Rising edge                           2  2.08 2.16
                                     Falling edge
VPVD1        PVD threshold 1         Rising edge                           2.19 2.28 2.37
                                     Falling edge
                                     Rising edge                           2.09 2.18 2.27
                                     Falling edge
VPVD2        PVD threshold 2         Rising edge                           2.28 2.38 2.48
                                     Falling edge
                                     Rising edge                           2.18 2.28 2.38
                                     Falling edge
VPVD3        PVD threshold 3         Rising edge                           2.38 2.48 2.58
                                     Falling edge
VPVD4        PVD threshold 4         Rising edge                           2.28 2.38 2.48
                                     Falling edge                                                              V

                                                                           2.47 2.58 2.69

                                                                           2.37 2.48 2.59

VPVD5        PVD threshold 5                                               2.57 2.68 2.79

                                                                           2.47 2.58 2.69

VPVD6        PVD threshold 6                                               2.66 2.78 2.9

                                                                           2.56 2.68 2.8

VPVD7        PVD threshold 7                                               2.76 2.88  3

                                                                           2.66 2.78 2.9

VPVDhyst(2)  PVD hysteresis                                                -  100     -    mV
IDD(PVD)
             PVD current                                                   -  0.15 0.26 A
             consumption

1. Data based on characterization results only, not tested in production.
2. Guaranteed by design, not tested in production.

                              DocID025409 Rev 1                                            53/126

                                                                                                                110
Electrical characteristics                              STM32F334x4 STM32F334x6 STM32F334x8

6.3.4   Embedded reference voltage

        The parameters given in Table 22 are derived from tests performed under ambient
        temperature and VDD supply voltage conditions summarized in Table 18.

                            Table 22. Embedded internal reference voltage

        Symbol              Parameter                   Conditions            Min. Typ. Max. Unit

        VREFINT             Internal reference voltage 40 C < TA < +105 C 1.16            1.2 1.25        V
        TS_vrefint                                                40 C < TA < +85 C 1.16
                                                                                             1.2 1.24(1) V

                            ADC sampling time when

                            reading the internal                              2.2            -  -            s

                            reference voltage

                            Internal reference voltage

        VRERINT             spread over the             VDD = 31.8 V 10 mV -                -  10(2)        mV
                            temperature range

        TCoeff              Temperature coefficient                           -              - 100(2) ppm/C

        1. Data based on characterization results, not tested in production.
        2. Guaranteed by design, not tested in production.

                            Table 23. Internal reference voltage calibration values

        Calibration value name                          Description                          Memory address

        VREFINT_CAL             Raw data acquired at                          0x1FFF F7BA - 0x1FFF F7BB
                                temperature of 30 C
                                VDDA= 3.3 V

6.3.5   Supply current characteristics

        The current consumption is a function of several parameters and factors such as the
        operating voltage, ambient temperature, I/O pin loading, device software configuration,
        operating frequencies, I/O pin switching rate, program location in memory and executed
        binary code.
        The current consumption is measured as described in Figure 11: Current consumption
        measurement scheme.
        All Run-mode current consumption measurements given in this section are performed with a
        reduced code that gives a consumption equivalent to CoreMark code.

        Typical and maximum current consumption

        The MCU is placed under the following conditions:
         All I/O pins are in input mode with a static value at VDD or VSS (no load)
         All peripherals are disabled except when explicitly mentioned
         The Flash memory access time is adjusted to the fHCLK frequency (0 wait state from 0

              to 24 MHz,1 wait state from 24 to 48 MHz and 2 wait states from 48 to 72 MHz)
         Prefetch in ON (reminder: this bit must be set before clock setting and bus prescaling)
         When the peripherals are enabled fPCLK2 = fHCLK and fPCLK1 = fHCLK/2
         When fHCLK > 8 MHz, the PLL is ON and the PLL input is equal to HSI/2 (4 MHz) or

              HSE (8 MHz) in bypass mode.

54/126                          DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                   Electrical characteristics

     The parameters given in Table 24 to Table 28 are derived from tests performed under
     ambient temperature and supply voltage conditions summarized in Table 18.

     Table 24. Typical and maximum current consumption from VDD supply at VDD = 3.6V

                                      All peripherals enabled   All peripherals disabled

Symbol Parameter Conditions fHCLK           Max. @ TA(1)              Max. @ TA(1)        Unit

                                      Typ.                      Typ.

                                            25 C 85 C 105 C        25 C 85 C 105 C

                              72 MHz 71.4 77.9 79.1 80.0 27.1 32.2 32.4 32.4

                              64 MHz 63.9 70.6 71.3 71.5 24.2 27.0 27.5 27.7

                 External     48 MHz 49.5 56.6 57.1 57.7 18.7 21.4 21.6 21.9

                 clock (HSE 32 MHz 34.0 38.6 38.9 39.2 12.9 14.6 14.9 15.9

     Supply      bypass)      24 MHz 25.9 30.2 30.4 30.6 10.0 11.1 11.2 12.3

     current in               8 MHz 9.3 14.1 14.3 14.4 3.3 4.0 4.4            5.1
     Run mode,
     executing                1 MHz 3.5 8.9 9.1          9.5 0.7 0.9 1.0      1.2

     from Flash               64 MHz 61.6 68.1 68.8 70.1 24.1 27.0 27.1 27.2

                              48 MHz 48.1 54.6 54.8 55.1 18.6 21.6 21.7 21.9

                 Internal     32 MHz  33.3  37.8  37.9   38.0 12.7 14.4 14.9  16.0
                 clock (HSI)

                              24 MHz 25.7 29.8 29.8 30.0 10.0 11.1 11.2 12.3

IDD                           8 MHz 9.7 12.2 12.3 12.8 3.4 3.8 4.2            5.0
                              72 MHz 71.3 77.8(2) 78.7 78.9(2) 27.6 32.1(2) 32.2 32.3(2) mA

                              64 MHz 63.8 70.5 70.7 70.9 24.5 27.2 27.6 27.7

                 External     48 MHz 49.3 56.5 56.9 57.4 18.1 21.6 21.8 21.8

                 clock (HSE 32 MHz 33.9 37.7 37.9 38.0 12.9 14.9 14.9 15.9

     Supply      bypass)      24 MHz 25.8 28.8 29.0 29.2 9.8 11.1 11.3 11.5

     current in               8 MHz 9.0 13.2 13.3 13.8 3.2 3.6 4.0            4.6
     Run mode,
     executing                1 MHz 3.2 7.6 7.8          8.0 0.3 0.4 0.8      1.2

     from RAM                 64 MHz 61.3 66.9 67.3 67.8 24.1 26.9 27.0 27.1

                              48 MHz 48.0 52.4 52.6 53.1 19.1 21.6 21.6 22.1

                 Internal     32 MHz  33.1  35.6  35.8   36.6 12.6 14.8 14.9  15.9
                 clock (HSI)

                              24 MHz 25.6 28.5 28.7 28.8 9.8 11.1 11.3 11.5

                              8 MHz 9.7 11.6 11.6 11.7 3.0 3.1 4.1            4.7

                                      DocID025409 Rev 1                                   55/126

                                                                                                               110
Electrical characteristics                           STM32F334x4 STM32F334x6 STM32F334x8

Table 24. Typical and maximum current consumption from VDD supply at VDD = 3.6V (continued)

                                         All peripherals enabled    All peripherals disabled

Symbol Parameter Conditions fHCLK                  Max. @ TA(1)                                      Max. @ TA(1)      Unit

                                         Typ.                       Typ.

                                               25 C 85 C 105 C         25 C 85 C 105 C

                                 72 MHz 55.5 58.7(2) 61.1 61.9(2) 7.0 7.3(2) 8.4 8.5(2)

                                 64 MHz 49.8 52.7 54.5 54.8 6.3 6.7 7.0                                   7.8

                    External     48 MHz 38.5 40.6 41.7 41.8 4.6 5.1                                  5.6  5.9
                                                                                                          4.5
        Supply      clock (HSE 32 MHz 26.9 28.8 29.2 29.5 3.0 3.3 4.0                                     3.8
                                                                                                          2.1
        current in  bypass)      24 MHz 19.1 23.2 23.7 23.9 2.4 2.5 3.2
                                                                                                                    mA
         Sleep                   8 MHz 7.1 11.5 11.7 11.9 0.6 0.9 1.2                                     1.2
IDD mode,                        1 MHz 3.0 7.4 7.7 7.9 0.3 0.3 0.4                                        7.5
                                                                                                          5.7
         executing                                                                                        4.4
                                                                                                          2.7
        from Flash               64 MHz 47.7 52.4 52.6 52.8 5.4 6.5 6.8
        or RAM                   48 MHz 35.0 40.4 40.6 40.8 4.3 4.7 5.2

                    Internal     32 MHz  23.7  27.7  28.3    28.8   2.9   3.1                        3.2
                    clock (HSI)

                                 24 MHz 18.5 23.8 24.0 24.2 1.3 1.7 2.2

                                 8 MHz 7.5 9.6 9.7           9.7 0.5 0.7 1.1                              2.0

1. Data based on characterization results, not tested in production unless otherwise specified.
2. Data based on characterization results and tested in production with code executing from RAM.

        Table 25. Typical and maximum current consumption from the VDDA supply

                                               VDDA = 2.4 V               VDDA = 3.6 V

Symbol  Parameter   Conditions   fHCLK             Max. @ TA(2)                                      Max. @ TA(2)      Unit

                            (1)          Typ.                       Typ.

                                               25 C 85 C 105 C         25 C 85 C 105 C

                                 72 MHz 224 252(3) 265 269(3) 245 272(3) 288 295(3)

                                 64 MHz 196 225 237 241 214 243 257 263

                                 48 MHz 147 174 183 186 159 186 196 201

        Supply       HSE         32 MHz 100    126   133     135 109 133                             142  145
                    bypass

        current in               24 MHz 79 102 107 108 85 108 113 116

IDDA    Run mode,                8 MHz 3       5     5           6  4                             6  6             7   A
            code
                                 1 MHz 3       5     5           6  3                             5  6             6
        executing

        from Flash               64 MHz 259 288 304 309 285 315 332 338
          or RAM                 48 MHz 208 239 251 254 230 258 271 277

                    HSI clock 32 MHz 162 190 198 202 179 206 216 219

                                 24 MHz 140 168 175 178 155 181 188 191

                                 8 MHz 62      85    88          89 71 94                            96            98

56/126                                   DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                                                                       Electrical characteristics

1.  Current consumption from the                                 VfrDoDmA  supply is independent  of  whether  the  peripherals  are  on  or  off.  Furthermore  when  the
    PLL is off, IDDA is independent                                        the frequency.

2. Data based on characterization results, not tested in production.

3. Data based characterization results and tested in production with code executing from RAM.

         Table 26. Typical and maximum VDD consumption in Stop and Standby modes

                                                                                               Typ. @VDD (VDD=VDDA)                                  Max.(1)

Symbol Parameter                                                 Conditions                                                                   TA =   TA =      TA = Unit
                                                                                                                                              25 C  85 C    105 C
                                                                                        2.0 V  2.4 V  2.7 V 3.0 V    3.3 V       3.6 V

         Supply          Regulator in run mode,                                         17.51 17.68 17.84 18.17 18.57 19.39 30.6 232.5 612.2
                         all oscillators OFF
         current in
         Stop mode Regulator in low-power
                         mode, all oscillators OFF                                      6.44   6.51   6.60     6.73  6.96        7.20         20.0   246.4 585.0

    IDD                                                                                                                                                                     A

         Supply LSI ON and IWDG ON 0.73 0.89 1.02 1.14 1.28 1.44 -                                                                                   -           -

         current in

         Standby LSI OFF and IWDG OFF 0.55 0.66 0.75 0.85 0.93 1.01 4.9 7.0 7.9
         mode

1. Data based on characterization results, not tested in production unless otherwise specified.

Note:    The total current consumption is the sum of IDD and IDDA.

         Table 27. (1)Typical and maximum VDDA consumption in Stop and Standby modes

                                                                                                  Typ. @VDD (VDD = VDDA)                             Max.(2)

Symbol Parameter                                                 Conditions                                                                   TA =   TA = TA = Unit
                                                                                                                                              25 C  85 C 105 C
                                                                                        2.0 V 2.4 V 2.7 V 3.0 V 3.3 V 3.6 V

             Supply      VDDA monitoring OFF VDDA monitoring ON  Regulator in run/low-
             current in
             Stop mode                                           power mode, all        1.67 1.79 1.91 2.04 2.19 2.35 2.5 5.9 6.2

             Supply                                              oscillators OFF
             current in
             Standby                                             LSI ON and IWDG ON 2.06 2.24 2.41 2.60 2.80 3.04 -                                  -           -
             mode
    IDDA Supply                                                  LSI OFF and IWDG       1.54 1.68 1.78 1.92 2.06 2.22 2.6 3.0 3.8
             current in                                          OFF
             Stop mode
                                                                                                                                                                                   A
             Supply                                              Regulator in run/low-
             current in
             Standby                                             power mode, all        0.97 0.99 1.03 1.07 1.14 1.22 -                              -           -
             mode
                                                                 oscillators OFF

                                                                 LSI ON and IWDG ON 1.36 1.44 1.52 1.62 1.76 1.91 -                                  -           -

                                                                 LSI OFF and IWDG       0.86 0.88 0.91 0.95 1.03 1.09 -                              -           -
                                                                 OFF

1. The total current consumption is the sum of IDD and IDDA.
2. Data based on characterization results, not tested in production.

                                                                                        DocID025409 Rev 1                                                              57/126

                                                                                                                                                                                            110
Electrical characteristics                              STM32F334x4 STM32F334x6 STM32F334x8

          Table 28. Typical and maximum current consumption from VBAT supply

                                                        Typ.@VBAT                                  Max.

          Para       Conditions                                                              @VBAT= 3.6V(2)
          meter
Symbol                       (1)                                                                   TA=          Unit
                                                                                                   85
                                       1.65V  1.8V  2V  2.4V 2.7V      3V  3.3V        3.6V  TA=    C     TA=
                                                                                             25C        105C

                     LSE & RTC

                     ON; "Xtal

                     mode"

                     lower        0.42 0.44 0.47 0.54 0.60 0.66 0.74 0.82 -                        -     -
                     driving                                                                                     A

                     capability;                                                                         -

          Backup LSEDRV[1:

IDD_VBAT  domain     0] = '00'
          supply     LSE & RTC

          current ON; "Xtal

                     mode"

                     higher       0.71 0.74 0.77 0.85 0.91 0.98 1.06 1.16 -                        -
                     driving

                     capability;

                     LSEDRV[1:

                     0] = '11'

1. Crystal used: Abracon ABS07-120-32.768 kHz-T with a CL of 6 pF for typical values.
2. Data based on characterization results, not tested in production.

          Figure 12. Typical VBAT current consumption (LSE and RTC ON/LSEDRV[1:0] = '00')

          , 9%$7 $                                                                                        9
                                                                                                          9
                                                    &                  &                     &            9
                                                                                                          9
                                                                                                          9
                                                                                                          9
                                                                                                          9
                                                                                                          9

                                        &                                                                069

                                                        7$ &

58/126                                              DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8  Electrical characteristics

Typical current consumption

The MCU is placed under the following conditions:

VDD = VDDA = 3.3 V
All I/O pins available on each package are in analog input configuration
The Flash access time is adjusted to fHCLK frequency (0 wait states from 0 to 24 MHz,

      1 wait state from 24 to 48 MHz and 2 wait states from 48 MHz to 72 MHz), and Flash
      prefetch is ON

When the peripherals are enabled, fAPB1 = fAHB/2, fAPB2 = fAHB
PLL is used for frequencies greater than 8 MHz
AHB prescaler of 2, 4, 8,16 and 64 is used for the frequencies 4 MHz, 2 MHz, 1 MHz,

      500 kHz and 125 kHz respectively.

DocID025409 Rev 1                    59/126

                                                          110
Electrical characteristics                                   STM32F334x4 STM32F334x6 STM32F334x8

Table 29. Typical current consumption in Run mode, code with data processing running from
                                                              Flash

                                                                            Typ.

Symbol       Parameter          Conditions            fHCLK    Peripherals        Peripherals  Unit
                                                                 enabled
                                                                                  disabled

                                                      72 MHz   70.6               25.2
                                                      64 MHz   60.3
                                                      48 MHz   46.0               22.6
                                                      32 MHz   31.3
                                                      24 MHz   25.0               17.3
                                                      16 MHz   16.2
                                                       8 MHz    8.4               12.0
                                                       4 MHz   4.75
                                                       2 MHz   2.81               9.3
                                                       1 MHz   1.82
             Supply current in                        500 kHz  1.34               6.5
                                                      125 kHz  0.93               3.55
IDD          Run mode from                            72 MHz   240.0                           mA
                                                      64 MHz   209.9
             VDD supply                               48 MHz   154.5              2.21
                                                      32 MHz   104.1
                                                      24 MHz   80.2               1.52
                                                      16 MHz   56.8
                                                       8 MHz   1.14               1.17
                                                       4 MHz   1.14
                                Running from HSE       2 MHz   1.14               0.94
                                crystal clock 8 MHz,   1 MHz   1.14
                                code executing from   500 kHz  1.14               0.82
                                Flash                 125 kHz  1.14
                                                                                  234.0

                                                                                  208.6

                                                                                  153.5

                                                                                  103.6

                                                                                  80.0

IDDA(1) (2)  Supply current in                                                    56.6         A
             Run mode from
             VDDA supply                                                          1.14

                                                                                  1.14

                                                                                  1.14

                                                                                  1.14

                                                                                  1.14

                                                                                  1.14

1. VDDA monitoring is OFF.
2. When peripherals are enabled, the power consumption of the analog part of peripherals such as ADC, DAC, Comparators,

     OpAmp etc. is not included. Refer to the tables of characteristics in the subsequent sections.

Note:        The total current consumption is the sum of IDD and IDDA.

60/126                          DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                         Electrical characteristics

Table 30. Typical current consumption in Sleep mode, code running from Flash or RAM

                                                                            Typ.

Symbol       Parameter          Conditions            fHCLK    Peripherals        Peripherals   Unit
                                                                 enabled
                                                                                  disabled

             Supply current in                        72 MHz   51.8                6.3
                                                      64 MHz   46.4                5.7
IDD          Sleep mode from                          48 MHz   35.0               4.40
                                                      32 MHz   23.7               3.13
             VDD supply                               24 MHz   18.0               2.49
                                                      16 MHz   12.2               1.85
                                Running from HSE       8 MHz    6.2
                                crystal clock 8 MHz,   4 MHz   3.68                                   mA
                                code executing from    2 MHz   2.26               0.99
                                Flash or RAM           1 MHz   1.55               0.88
                                                      500 kHz  1.20               0.80
IDDA(1) (2)  Supply current in                        125 kHz  0.89               0.76
             Sleep mode from                          72 MHz   239.0              0.74
             VDDA supply                              64 MHz   209.4              0.72
                                                      48 MHz   154.0              236.7
                                                      32 MHz   103.7              207.8
                                                      24 MHz   80.1               152.9
                                                      16 MHz   56.7               103.2
                                                       8 MHz   1.14               79.8
                                                       4 MHz   1.14               56.6
                                                       2 MHz   1.14
                                                       1 MHz   1.14                                   A
                                                      500 kHz  1.14               1.14
                                                      125 kHz  1.14               1.14
                                                                                  1.14
                                                                                  1.14
                                                                                  1.14
                                                                                  1.14

1. VDDA monitoring is OFF.
2. When peripherals are enabled, the power consumption of the analog part of peripherals such as ADC, DAC, Comparators,

     OpAmp etc. is not included. Refer to the tables of characteristics in the subsequent sections.

             I/O system current consumption

             The current consumption of the I/O system has two components: static and dynamic.

             I/O static current consumption

             All the I/Os used as inputs with pull-up generate current consumption when the pin is
             externally held low. The value of this current consumption can be simply computed by using
             the pull-up/pull-down resistors values given in Table 48: I/O static characteristics.

             For the output pins, any external pull-down or external load must also be considered to
             estimate the current consumption.

                                DocID025409 Rev 1                                               61/126

                                                                                                                     110
Electrical characteristics  STM32F334x4 STM32F334x6 STM32F334x8

Caution:  Additional I/O current consumption is due to I/Os configured as inputs if an intermediate
          voltage level is externally applied. This current consumption is caused by the input Schmitt
          trigger circuits used to discriminate the input value. Unless this specific configuration is
          required by the application, this supply current consumption can be avoided by configuring
          these I/Os in analog mode. This is notably the case of ADC input pins which should be
          configured as analog inputs.

          Any floating input pin can also settle to an intermediate voltage level or switch inadvertently,
          as a result of external electromagnetic noise. To avoid current consumption related to
          floating pins, they must either be configured in analog mode, or forced internally to a definite
          digital value. This can be done either by using pull-up/down resistors or by configuring the
          pins in output mode.

          I/O dynamic current consumption

          In addition to the internal peripheral current consumption (seeTable 32: Peripheral current
          consumption), the I/Os used by an application also contribute to the current consumption.
          When an I/O pin switches, it uses the current from the MCU supply voltage to supply the I/O
          pin circuitry and to charge/discharge the capacitive load (internal or external) connected to
          the pin:

                                              ISW = VDD fSW C

          where

                ISW is the current sunk by a switching I/O to charge/discharge the capacitive load
                VDD is the MCU supply voltage
                fSW is the I/O switching frequency
                C is the total capacitance seen by the I/O pin: C = CINT+ CEXT+CS

          The test pin is configured in push-pull output mode and is toggled by software at a fixed
          frequency.

62/126                      DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                   Electrical characteristics

        Table 31. Switching output I/O current consumption

Symbol  Parameter                    Conditions(1)      I/O toggling   Typ.  Unit
                                                      frequency (fSW)        mA

                                                      2 MHz            0.90

                                       VDD = 3.3 V    4 MHz            0.93
                                       Cext = 0 pF    8 MHz            1.16
                                 C = CINT + CEXT+ CS  18 MHz           1.60

                                                      36 MHz           2.51

                                                      2 MHz            0.93

                                       VDD = 3.3 V    4 MHz            1.06
                                      Cext = 10 pF    8 MHz            1.47
                                 C = CINT + CEXT +CS  18 MHz           2.26

                                                      36 MHz           3.39

                                                      2 MHz            1.03

ISW      I/O current                   VDD = 3.3 V    4 MHz            1.30
        consumption                   Cext = 22 pF    8 MHz            1.79
                                 C = CINT + CEXT +CS  18 MHz           3.01

                                                      36 MHz           5.99

                                                      2 MHz            1.10

                                       VDD = 3.3 V    4 MHz            1.31
                                      Cext = 33 pF    8 MHz            2.06
                                 C = CINT + CEXT+ CS  18 MHz           3.47

                                                      36 MHz           8.35

                                                      2 MHz            1.20

                                       VDD = 3.3 V    4 MHz            1.54
                                      Cext = 47 pF    8 MHz            2.46
                                 C = CINT + CEXT+ CS  18 MHz           4.51

                                                      36 MHz           9.98

1. CS = 5 pF (estimated value).

                                 DocID025409 Rev 1                           63/126

                                                                                                  110
Electrical characteristics  STM32F334x4 STM32F334x6 STM32F334x8

        On-chip peripheral current consumption

        The MCU is placed under the following conditions:
         all I/O pins are in analog input configuration
         all peripherals are disabled unless otherwise mentioned
         the given value is calculated by measuring the current consumption

               with all peripherals clocked off
               with only one peripheral clocked on
         ambient operating temperature at 25C and VDD = VDDA = 3.3 V

64/126                      DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                  Electrical characteristics

                           Table 32. Peripheral current consumption

          Peripheral                 Typical consumption(1)
                                                                                                 Unit

                                                     IDD

          BusMatrix (2)                       11.1

          DMA1                                8.0

          CRC                                 2.1

          GPIOA                               8.7

          GPIOB                               8.4

          GPIOC                               8.4

          GPIOD                               2.6

          GPIOF                               1.7

          TSC                                 4.7

              ADC1&2                          17.4
          APB2-Bridge (3)                     3.3

          SYSCFG                              4.2

          HRTIM1                              32.3

          TIM1                                8.2

          USART1                              20.3

          TIM15                               13.8
          TIM16                                                                         A/MHz

                                              9.7

          TIM17                               10.3

               HRTIM                          324.2
          APB1-Bridge (3)                      5.3

          TIM2                                43.4

          TIM3                                34.0

          TIM6                                9.7

          TIM7                                10.3

          WWDG                                6.9

          USART2                              18.8

          USART3                              19.1

          I2C1                                13.3

          CAN                                 31.3

          PWR                                 4.7

          DAC                                 15.4

          DAC2                                8.6

1.  The   ipsonwoet rinccolnusduemd.pRtioenfeor ftothteheantaablolegspoafrtc(hIaDrDaAc)teorfispteicrsipihnetrhaelsssuubcsheaqsueAnDt Cse, cDtiAoCns, .Comparators,  OpAmp
    etc.

2. BusMatrix is automatically active when at least one master is ON (CPU or DMA1).

                           DocID025409 Rev 1                                                                                                                        65/126

                                                                                                                                                                                         110
Electrical characteristics  STM32F334x4 STM32F334x6 STM32F334x8

        3. The APBx bridge is automatically active when at least one peripheral is ON on the same bus.

66/126                      DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                      Electrical characteristics

6.3.6     Wakeup time from low-power mode

          The wakeup times given in Table 33 are measured starting from the wakeup event trigger up
          to the first instruction executed by the CPU:
          For Stop or Sleep mode: the wakeup event is WFE.
          WKUP1 (PA0) pin is used to wakeup from Standby, Stop and Sleep modes.

          All timings are derived from tests performed under ambient temperature and VDD supply
          voltage conditions summarized in Table 18.

                             Table 33. Low-power mode wakeup timings

Symbol         Parameter        Conditions             Typ. @VDD, VDD = VDDA                    Max. Unit
                                                   2.4 V 2.7 V 3 V 3.3 V              3.6 V
                                            2.0 V
                                                                                       3.7 4.5
                             Regulator in   4.3    4.1                4.0 3.9 3.8
tWUSTOP        Wakeup from   run mode       7.8    6.7                6.1 5.9 5.5
               Stop mode                    74.4   64.3               60.0 56.9 54.3
                             Regulator in                                             5.3  9  s
                             low-power
                             mode

tWUSTANDBY(1)  Wakeup from   LSI and                                                  51.1 103
               Standby mode  IWDG OFF
                                                                                                          CPU
tWUSLEEP       Wakeup from   -                                        6                            - clock
               Sleep mode
                                                                                                         cycles

1. Data based on characterization results, not tested in production.

                                            DocID025409 Rev 1                                 67/126

                                                                                                                   110
Electrical characteristics                                  STM32F334x4 STM32F334x6 STM32F334x8

6.3.7   External clock source characteristics

        High-speed external user clock generated from an external source

        In bypass mode the HSE oscillator is switched off and the input pin is a standard GPIO. The
        external clock signal has to respect the I/O characteristics in Section 6.3.14. However, the
        recommended clock input waveform is shown in Figure 13.

                            Table 34. High-speed external user clock characteristics

        Symbol                    Parameter                 Conditions Min. Typ. Max. Unit

        fHSE_ext  User external clock source                         1        8       32 MHz
                  frequency(1)

        VHSEH OSC_IN input pin high level voltage                    0.7VDD -         VDD  V

        VHSEL OSC_IN input pin low level voltage                     VSS      - 0.3VDD

        tw(HSEH)  OSC_IN high or low time(1)                         15       -       -
        tw(HSEL)
                                                                                           ns
        tr(HSE)
        tf(HSE)   OSC_IN rise or fall time(1)                        -        -       20

        1. Guaranteed by design, not tested in production.

                  Figure 13. High-speed external clock source AC timing diagram

                                                            WZ+6(+

        9+6(+     
         9+6(/   

                          WU+6(             WI+6(                    WZ+6(/                           W
                                  7+6(                                                   069

68/126                            DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                  Electrical characteristics

Low-speed external user clock generated from an external source

In bypass mode the LSE oscillator is switched off and the input pin is a standard GPIO. The
external clock signal has to respect the I/O characteristics in Section 6.3.14. However, the
recommended clock input waveform is shown in Figure 14

          Table 35. Low-speed external user clock characteristics

Symbol    Parameter                                 Conditions  Min. Typ. Max. Unit

fLSE_ext  User External clock source                            -        32.768 1000 kHz
          frequency(1)

VLSEH     OSC32_IN input pin high level                         0.7VDD   -  VDD
          voltage                                                                        V

VLSEL     OSC32_IN input pin low level                          VSS      -  0.3VDD
          voltage

tw(LSEH)  OSC32_IN high or low time(1)                          450      -   -
tw(LSEL)                                                                                ns

tr(LSE)   OSC32_IN rise or fall time(1)                         -        -  50
tf(LSE)

1. Guaranteed by design, not tested in production.

          Figure 14. Low-speed external clock source AC timing diagram

                                                       WZ/6(+

9/6(+     
9/6(/   

                  WU/6(                        WI/6(            WZ/6(/                     W
                                     7/6(                                   069

                          DocID025409 Rev 1                                         69/126

                                                                                                         110
Electrical characteristics                                       STM32F334x4 STM32F334x6 STM32F334x8

        High-speed external clock generated from a crystal/ceramic resonator

        The high-speed external (HSE) clock can be supplied with a 4 to 32 MHz crystal/ceramic
        resonator oscillator. All the information given in this paragraph are based on design
        simulation results obtained with typical external components specified in Table 36. In the
        application, the resonator and the load capacitors have to be placed as close as possible to
        the oscillator pins in order to minimize output distortion and startup stabilization time. Refer
        to the crystal resonator manufacturer for more details on the resonator characteristics
        (frequency, package, accuracy).

                                                       Table 36. HSE oscillator characteristics

            Symbol                  Parameter                    Conditions(1)        Min.(2) Typ. Max.(2) Unit

            fOSC_IN                 Oscillator frequency                              4                           8    32 MHz
               RF                   Feedback resistor
                                                                                             -                    200       k

                                                                 During startup(3)           -                    -    8.5

                                                                 VDD= 3.3 V, Rm= 30,         -                    0.4  -
                                                                   CL=10 pF@8 MHz

                                                                 VDD= 3.3 V, Rm= 45,         -                    0.5  -
                                                                   CL=10 pF@8 MHz

            IDD HSE current consumption                          VDD= 3.3 V, Rm= 30,         -                    0.8  -    mA
                                                                  CL=10 pF@32 MHz

                                                                 VDD= 3.3 V, Rm= 30,         -                    1    -
                                                                  CL=10 pF@32 MHz

                                                                 VDD= 3.3 V, Rm= 30,         -                    1.5  -
                                                                  CL=10 pF@32 MHz

            gm                      Oscillator transconductance       Startup         10                          -    - mA/V
                                                                 VDD is stabilized
        tSU(HSE)(4) Startup time                                                             -                    2    -    ms

        1. Resonator characteristics given by the crystal/ceramic resonator manufacturer.

        2. Guaranteed by design, not tested in production.

        3. This consumption level occurs during the first 2/3 of the tSU(HSE) startup time.

        4.  otSsUc(iHllaSEtio) nis  the startup  time  measured from the moment it is enabled (by software) to    a stabilized 8 MHz
                                    is reached.  This  value is measured for a standard crystal resonator and it  can vary significantly
            with the crystal manufacturer.

70/126                                                    DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                             Electrical characteristics

Note:  For CL1 and CL2, it is recommended to use high-quality external ceramic capacitors in the
       5 pF to 25 pF range (typ.), designed for high-frequency applications, and selected to match
       the requirements of the crystal or resonator (see Figure 15). CL1 and CL2 are usually the
       same size. The crystal manufacturer typically specifies a load capacitance which is the
       series combination of CL1 and CL2. PCB and MCU pin capacitance must be included (10 pF
       can be used as a rough estimate of the combined pin and board capacitance) when sizing
       CL1 and CL2.

       For information on selecting the crystal, refer to the application note AN2867 "Oscillator
       design guide for ST microcontrollers" available from the ST website www.st.com.

                               Figure 15. Typical application with an 8 MHz crystal

       5HVRQDWRUZLWK                           26&B,1                  %LDV     I+6(
       LQWHJUDWHGFDSDFLWRUV                                     5)  FRQWUROOHG
                                                                                        069
                     &/                        26&B287                 JDLQ

                                      0+ ]
                                    UHVRQDWRU

                                      5(;7
                    &/

       1. REXT value depends on the crystal characteristics.

       DocID025409 Rev 1                                                        71/126

                                                                                                     110
Electrical characteristics                            STM32F334x4 STM32F334x6 STM32F334x8

                      Low-speed external clock generated from a crystal/ceramic resonator

                      The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal/ceramic
                      resonator oscillator. All the information given in this paragraph are based on design
                      simulation results obtained with typical external components specified in Table 37. In the
                      application, the resonator and the load capacitors have to be placed as close as possible to
                      the oscillator pins in order to minimize output distortion and startup stabilization time. Refer
                      to the crystal resonator manufacturer for more details on the resonator characteristics
                      (frequency, package, accuracy).

                                      Table 37. LSE oscillator characteristics (fLSE = 32.768 kHz)

    Symbol                            Parameter       Conditions(1)                                   Min.(2) Typ. Max.(2) Unit

                                                         LSEDRV[1:0]=00                               -   0.5  0.9
                                                      lower driving capability

                                                              LSEDRV[1:0]=01                          -   -    1
                                                      medium low driving capability
    IDD               LSE current consumption                                                                                                 A
                                                              LSEDRV[1:0]=10
                                                      medium high driving capability                  -   -    1.3

                                                          LSEDRV[1:0]=11                              -   -    1.6
                                                      higher driving capability

                                                         LSEDRV[1:0]=00                               5   -    -
                                                      lower driving capability

                      Oscillator                              LSEDRV[1:0]=01                          8   -    -
                      transconductance                medium low driving capability                                     A/V
    gm
                                                              LSEDRV[1:0]=10                                   -
                                                      medium high driving capability                  15  -

                                                          LSEDRV[1:0]=11                              25  -    -
                                                      higher driving capability

    tSU(LSE)(3) Startup time                          VDD is stabilized                               -   2    -                              s

1. Refer to the note and caution paragraphs below the table, and to the application note AN2867 "Oscillator design guide for
     ST microcontrollers".

2. Guaranteed by design, not tested in production.

3.  rteSaUc(LhSeEd).  is the startup  time measured   from the moment it is enabled (by software)     to a stabilized 32.768 kHz oscillation  is
                      This value is   measured for a  standard crystal and it can vary significantly  with the crystal manufacturer.

Note:                 For information on selecting the crystal, refer to the application note AN2867 "Oscillator
                      design guide for ST microcontrollers" available from the ST website www.st.com.

72/126                                                DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                           Electrical characteristics

       Figure 16. Typical application with a 32.768 kHz crystal

       5HVRQDWRUZLWK                                26&B,1                   I/6(
       LQWHJUDWHGFDSDFLWRUV                         26&B28 7
                                                                   'ULYH
                       &/                                     SURJUDPPDEOH

                                         N+ ]                     DPSOLILHU
                                         UHVRQDWRU

                       &/

Note:                                                                                                                                                                                        069

       An external resistor is not required between OSC32_IN and OSC32_OUT and it is forbidden
       to add one.

       DocID025409 Rev 1                                                           73/126

                                                                                                        110
Electrical characteristics                            STM32F334x4 STM32F334x6 STM32F334x8

6.3.8   Internal clock source characteristics

        The parameters given in Table 38 are derived from tests performed under ambient
        temperature and supply voltage conditions summarized in Table 18.

        High-speed internal (HSI) RC oscillator

                                  Table 38. HSI oscillator characteristics(1)

        Symbol                 Parameter              Conditions                Min. Typ.           Max.    Unit
                                                                                                       -    MHz
            fHSI            Frequency                                           -             8
          TRIM              HSI user trimming step                                                   1(2)    %
        DuCy(HSI)           Duty cycle                                          -             -     55(2)    %
                                                                                                    4.6(3)   %
         ACCHSI             Accuracy of the HSI                                 45(2)         -     2.9(3)   %
                            oscillator (factory                                                              %
          tsu(HSI)          calibrated)             TA = 40 to 105 C        3.8(3)         -        -     %
         IDD(HSI)                                   TA = 10 to 85 C                                  1
                            HSI oscillator startup  TA = 0 to 70 C           2.9(3)         -              s
                            time                    TA = 25 C                                       2(2)
                            HSI oscillator power                                -             -              A
                            consumption                                                             100(2)
                                                                                1            -

                                                                                1(2)          -

                                                                                -             80

        1. VDDA = 3.3 V, TA = 40 to 105 C unless otherwise specified.
        2. Guaranteed by design, not tested in production.
        3. Data based on characterization results, not tested in production.

                            Figure 17. HSI oscillator accuracy characterization results

                    !##(3)

                     

                    

                    

                    

                                                                                                    -!8
                                                                                                    -).
                    
                                                                                                       -36
                           
  
                                                                  

                    

                    

                    

                        

        4!; #=

        1. The above curves are based on characterisation results, not tested in production.

74/126                            DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                 Electrical characteristics

       Low-speed internal (LSI) RC oscillator

                            Table 39. LSI oscillator characteristics(1)

       Symbol               Parameter                Min.                     Typ.     Max.    Unit
                                                                                        50     kHz
       fLSI      Frequency                                              30        40    85      s
                                                                                   -    1.2     A
       tsu(LSI)(2) LSI oscillator startup time                             -     0.75

       IDD(LSI)(2) LSI oscillator power consumption                        -

       1. VDDA = 3.3 V, TA = 40 to 105 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.

6.3.9  PLL characteristics

       The parameters given in Table 40 are derived from tests performed under ambient
       temperature and supply voltage conditions summarized in Table 18.

                            Table 40. PLL characteristics

                                                                              Value

       Symbol               Parameter                                                          Unit

                                                     Min.                     Typ.     Max.

        fPLL_IN  PLL input clock(1)                  1(2)                     -        24(2)   MHz
                 PLL input clock duty cycle                                            60(2)    %
       fPLL_OUT  PLL multiplier output clock         40(2)                    -
         tLOCK   PLL lock time                                                           72    MHz
         Jitter  Cycle-to-cycle jitter               16(2)                    -        200(2)   s
                                                                                       300(2)   ps
                                                                        -     -

                                                                        -     -

       1. Take care of using the appropriate multiplier factors so as to have PLL input clock values compatible with
            the range defined by fPLL_OUT.

       2. Guaranteed by design, not tested in production.

                            DocID025409 Rev 1                                                  75/126

                                                                                                                    110
Electrical characteristics                                  STM32F334x4 STM32F334x6 STM32F334x8

6.3.10  Memory characteristics

        Flash memory

        The characteristics are given at TA = 40 to 105 C unless otherwise specified.

                             Table 41. Flash memory characteristics

        Symbol              Parameter                       Conditions        Min.  Typ. Max.(1) Unit

        tprog 16-bit programming time TA = 40 to +105 C                     20    -        40  s

        tERASE Page (2 KB) erase time TA = 40 to +105 C                     20    -        40  ms

        tME Mass erase time            TA = 40 to +105 C                    20    -        40  ms

        IDD Supply current             Write mode                               -   -        10 mA

                                       Erase mode                               -   -        12 mA

        1. Guaranteed by design, not tested in production.

                            Table 42. Flash memory endurance and data retention

        Symbol              Parameter                       Conditions              Value          Unit
                                                                                    Min.(1)      kcycles
                                                                                                  Years
        NEND Endurance                 TA = 40 to +85 C (6 suffix versions)          10
                                       TA = 40 to +105 C (7 suffix versions)

                                       1 kcycle(2) at TA = 85 C                       30

        tRET Data retention            1 kcycle(2) at TA = 105 C                      10

                                       10 kcycles(2) at TA = 55 C                     20

        1. Data based on characterization results, not tested in production.

        2. Cycling performed over the whole temperature range.

76/126                                 DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                             Electrical characteristics

6.3.11  EMC characteristics

        Susceptibility tests are performed on a sample basis during device characterization.

        Functional EMS (electromagnetic susceptibility)

        While a simple application is executed on the device (toggling 2 LEDs through I/O ports).
        the device is stressed by two electromagnetic events until a failure occurs. The failure is
        indicated by the LEDs:
         Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until

              a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard.
         FTB: A Burst of Fast Transient voltage (positive and negative) is applied to VDD and

              VSS through a 100 pF capacitor, until a functional disturbance occurs. This test is
              compliant with the IEC 61000-4-4 standard.

        A device reset allows normal operations to be resumed.

        The test results are given in Table 43. They are based on the EMS levels and classes
        defined in application note AN1709.

                Table 43. EMS characteristics

        Symbol  Parameter                                       Conditions                        Level/
                                                                                                  Class

        VFESD   Voltage limits to be applied on any I/O pin to  VDD = 3.3 V, LQFP64, TA = +25C,  2B
                induce a functional disturbance                 fHCLK = 72 MHz
                                                                conforms to IEC 61000-4-2

        VEFTB   Fast transient voltage burst limits to be       VDD = 3.3 V, LQFP64, TA = +25C,
                applied through 100 pF on VDD and VSS           fHCLK = 72 MHz                    4A
                pins to induce a functional disturbance
                                                                conforms to IEC 61000-4-4

        Designing hardened software to avoid noise problems

        EMC characterization and optimization are performed at component level with a typical
        application environment and simplified MCU software. It should be noted that good EMC
        performance is highly dependent on the user application and the software in particular.

        Therefore it is recommended that the user applies EMC software optimization and
        prequalification tests in relation with the EMC level requested for his application.

        Software recommendations

        The software flowchart must include the management of runaway conditions such as:
         Corrupted program counter
         Unexpected reset
         Critical Data corruption (control registers...)

                DocID025409 Rev 1                                                                 77/126

                                                                                                                       110
Electrical characteristics                              STM32F334x4 STM32F334x6 STM32F334x8

        Prequalification trials

        Most of the common failures (unexpected reset and program counter corruption) can be
        reproduced by manually forcing a low state on the NRST pin or the Oscillator pins for 1
        second.

        To complete these trials, ESD stress can be applied directly on the device, over the range of
        specification values. When unexpected behavior is detected, the software can be hardened
        to prevent unrecoverable errors occurring (see application note AN1015).

        Electromagnetic Interference (EMI)

        The electromagnetic field emitted by the device are monitored while a simple application is
        executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with
        IEC 61967-2 standard which specifies the test board and the pin loading.

                                        Table 44. EMI characteristics

        Symbol Parameter       Conditions                  Monitored          Max vs. [fHSE/fHCLK]  Unit
                                                        frequency band               8/72 MHz

                               VDD = 3.6 V, TA =25 C,  0.1 to 30 MHz                5
                               LQFP64 package           30 to 130 MHz
        SEMI       Peak level  compliant with IEC       130 MHz to 1GHz              9              dBV
                               61967-2                  SAE EMI Level
                                                                                     31

                                                                                     4              -

6.3.12  Electrical sensitivity characteristics

        Based on three different tests (ESD, LU) using specific measurement methods, the device is
        stressed in order to determine its performance in terms of electrical sensitivity.

        Electrostatic discharge (ESD)

        Electrostatic discharges (a positive then a negative pulse separated by 1 second) are
        applied to the pins of each sample according to each pin combination. The sample size
        depends on the number of supply pins in the device (3 parts (n+1) supply pins). This test
        conforms to the JESD22-A114/C101 standard.

                               Table 45. ESD absolute maximum ratings

        Symbol                 Ratings                  Conditions            Class  Maximum        Unit
                                                                                      value(1)       V
        VESD(HBM)  Electrostatic discharge      TA = +25 C, conforming       2         2000
                   voltage (human body model)   to JESD22-A114                           250

                       Electrostatic discharge  TA = +25 C, conforming       II
        VESD(CDM) voltage (charge device        to JESD22-C101

                       model)

        1. Data based on characterization results, not tested in production.

78/126                                  DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                            Electrical characteristics

        Static latch-up

        Two complementary static tests are required on six parts to assess the latch-up
        performance:
         A supply overvoltage is applied to each power supply pin
         A current injection is applied to each input, output and configurable I/O pin

        These tests are compliant with EIA/JESD 78A IC latch-up standard.

                           Table 46. Electrical sensitivities

        Symbol  Parameter                     Conditions                                  Class
                                                                                         II level A
        LU      Static latch-up class TA = +105 C conforming to JESD78A

6.3.13  I/O current injection characteristics

        As a general rule, current injection to the I/O pins, due to external voltage below VSS or
        above VDD (for standard, 3 V-capable I/O pins) should be avoided during normal product
        operation. However, in order to give an indication of the robustness of the microcontroller in
        cases when abnormal injection accidentally happens, susceptibility tests are performed on a
        sample basis during device characterization.

        Functional susceptibility to I/O current injection

        While a simple application is executed on the device, the device is stressed by injecting
        current into the I/O pins programmed in floating input mode. While current is injected into
        the I/O pin, one at a time, the device is checked for functional failures.

        The failure is indicated by an out of range parameter: ADC error above a certain limit (higher
        than 5 LSB TUE), out of conventional limits of induced leakage current on adjacent pins (out
        of 5 A/+0 A range), or other functional failure (for example reset occurrence or oscillator
        frequency deviation). The test results are given in Table 61.

                           DocID025409 Rev 1                                             79/126

                                                                                                              110
Electrical characteristics                STM32F334x4 STM32F334x6 STM32F334x8

                            Table 47. I/O current injection susceptibility

                                                                       Functional susceptibility

       Symbol               Description                                Negative  Positive         Unit

                                                                       injection injection

               Injected current on BOOT0                               0        NA

               Injected current on PC0, PC1, PC2, PC3 (TTa pins) and   -0        +5
               PF1 pin (FT pin) ,

        IINJ Injected current on PA0, PA1, PA2, PA3, PA4, PA5,                                  mA
               PA6, PA7, PC4, PC5, PB0, PB1, PB2, PB12, PB13,                    +5
               PB14, PB15 with induced leakage current on other pins   -5
                                                                                 NA
               from this group less than -100 A or more than +900 A            +5

               Injected current on PB11, other TT, FT, and FTf pins    5

               Injected current on all other TC, TTa and RESET pins    5

Note:   It is recommended to add a Schottky diode (pin to ground) to analog pins which may
        potentially inject negative currents.

80/126                                    DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                             Electrical characteristics

6.3.14  I/O port characteristics

        General input/output characteristics

        Unless otherwise specified, the parameters given in Table 48 are derived from tests
        performed under the conditions summarized in Table 18. All I/Os are CMOS and TTL
        compliant.

                                     Table 48. I/O static characteristics

Symbol  Parameter                    Conditions               Min.              Typ.     Max.                                Unit

                                       TT, TC and TTa I/O     -                 -        0.3 VDD+0.07 (1)
                                          FT and FTf I/O
VIL     Low level input                        BOOT0          -                 - 0.475 VDD-0.2 (1)
        voltage
                                     All I/Os except BOOT0    -                 -        0.3 VDD0.3 (1)
                                          TTa and TT I/O
                                          FT and FTf I/O      -                 -        0.3 VDD (2)                         V
                                               BOOT0
                                                              0.445 VDD+0.398 (1) -      -
                                     All I/Os except BOOT0
VIH     High level input               TT, TC and TTa I/O     0.5 VDD+0.2 (1)   -        -
        voltage                           FT and FTf I/O
                                               BOOT0          0.2 VDD+0.95 (1)  -        -

                                                              0.7 VDD (2)       -        -

                                                              -                 200 (1)  -

Vhys    Schmitt trigger                                       -                 100 (1)  -                                   mV
        hysteresis
                                                                                300 (1)
                                                              -                          -

                                     TC, FT, TT, FTf and TTa

                                     I/O in digital mode      -                 -        0.1

                                     VSS VIN VDD

                                     TTa I/O in digital mode  -                 -        1
                                         VDD VIN VDDA

Ilkg    Input leakage                TTa I/O in analog mode   -                 -        0.2                                 A
        current (3)                       VSS VIN VDDA

                                     FT and FTf I/O(4)        -                 -        10
                                       VDD VIN 5 V

RPU     Weak pull-up                 VIN = VSS                25                40       55                                  k
        equivalent resistor(5)

RPD     Weak pull-down               VIN = VDD                25                40       55                                  k
        equivalent resistor(5)

CIO I/O pin capacitance                                       -                 5        -                                   pF

1. Data based on design simulation.

2. Tested in production.

3. Leakage could be higher than the maximum value. if negative current is injected on adjacent pins. Refer to Table 47: I/O
     current injection susceptibility.

4. To sustain a voltage higher than VDD +0.3 V, the internal pull-up/pull-down resistors must be disabled.
5. Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS. This

     PMOS/NMOS contribution to the series resistance is minimum (~10% order).

                                     DocID025409 Rev 1                                                              81/126

                                                                                                                                         110
Electrical characteristics                                  STM32F334x4 STM32F334x6 STM32F334x8

        All I/Os are CMOS and TTL compliant (no software configuration required). Their
        characteristics cover more than the strict CMOS-technology or TTL parameters. The
        coverage of these requirements is shown in Figure 18 and Figure 19 for standard I/Os.

                        Figure 18. TC and TTa I/O input characteristics - CMOS port

              9,/9,+9                                   &026VWDQGDUGUHTXLUHPHQWV9,+PLQ 9''       9%,+PDLVQHGRQGH9V'LJ'QVLPXODWLRQV
        9,+PLQ                                                                                   9%,/PDDV[H GRQ9G'H'VLJQVLPXODWLRQV
                           7HVWHGLQSURGXFWLRQ
                                     $UHDQRWGHWHUPLQHG    &026VWDQGDUGUHTXLUHPHQWV9,/PD[ 9''
          9,/PD[
                              7HVWHGLQSURGXFWLRQ
                  
                        
                                                                                                   9''9

                                                                                                

                                                                                                   069

                        Figure 19. TC and TTa I/O input characteristics - TTL port

             9,/9,+9                                            77/VWDQGDUGUHTXLUHPHQWV9,+PLQ 9    9%,+DPVLQH GRQGH9VL'J'QVLPXODWLRQV
        9,+PLQ                    $UHDQRWGHWHUPLQHG                                                9%,/DPVD[H GRQ9G'H'VLJQVLPXODWLRQV

                                                          77/VWDQGDUGUHTXLUHPHQWV9,/PD[ 9
        9,/PD[
                                                                                                   9''9
               
                                                                                                             069

82/126                                                  DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                         Electrical characteristics

Figure 20. Five volt tolerant (FT and FTf) I/O input characteristics - CMOS port

9,/9,+9    7HVWHGLQSURGXFWLRQ           &026VWDQGDUGUHTXLUHPHQWV9,+PLQ 9''  9%,+DPVLQH GRQ9GH'V'LJQVLPXODWLRQV
          7HVWHGLQSURGXFWLRQ   $UHDQRWGHWHUPLQHG                            9%,/DPVDH[GRQGHV9LJ''QVLPXODWLRQV

                                     &026VWDQGDUGUHTXLUHPHQWV9,/PD[ 9''


                                                                            9''9

                                                                     

                                                                            069

Figure 21. Five volt tolerant (FT and FTf) I/O input characteristics - TTL port

9,/9,+9                              77/VWDQGDUGUHTXLUHPHQWV9,+PLQ 9        9%,+DPVLHQGRQG9H'V'LJQVLPXODWLRQV
                                                   $UHDQRWGHWHUPLQHG        9%,/DPVLQH GRQGH9VL'J'QVLPXODWLRQV
  
                                     77/VWDQGDUGUHTXLUHPHQWV9,/PD[ 9
  
                                                                            9''9

                                                                     

                                                                            069

                               DocID025409 Rev 1                                                                83/126

                                                                                                                                     110
Electrical characteristics                                                           STM32F334x4 STM32F334x6 STM32F334x8

                   Output driving current

                   The GPIOs (general purpose input/outputs) can sink or source up to +/-8 mA, and sink or
                   source up to +/- 20 mA (with a relaxed VOL/VOH).
                   In the user application, the number of I/O pins which can drive current must be limited to
                   respect the absolute maximum rating specified in Section 6.2:
                   The sum of the currents sourced by all the I/Os on VDD, plus the maximum Run

                         consumption of the MCU sourced on VDD, cannot exceed the absolute maximum rating
                         IVDD (see Table 16).
                   The sum of the currents sunk by all the I/Os on VSS plus the maximum Run
                         consumption of the MCU sunk on VSS cannot exceed the absolute maximum rating
                         IVSS (see Table 16).

                   Output voltage levels

                   Unless otherwise specified, the parameters given in Table 49 are derived from tests
                   performed under ambient temperature and VDD supply voltage conditions summarized in
                   Table 18. All I/Os (FT, TTa and TC unless otherwise specified) are CMOS and TTL
                   compliant.

                                     Table 49. Output voltage characteristics

    Symbol                           Parameter                                             Conditions                  Min.           Max. Unit

     VOL(1)                      Output low level voltage for an I/O pin                   CMOS port(2)                    -           0.4
     VOH(3)                      Output high level voltage for an I/O pin
     VOL (1)                     Output low level voltage for an I/O pin                  IIO = +8 mA            VDD0.4               -
     VOH (3)                     Output high level voltage for an I/O pin            2.7 V < VDD < 3.6 V
    VOL(1)(4)                    Output low level voltage for an I/O pin
    VOH(3)(4)                    Output high level voltage for an I/O pin                  TTL port(2)                     -           0.4
    VOL(1)(4)                    Output low level voltage for an I/O pin
    VOH(3)(4)                    Output high level voltage for an I/O pin                 IIO = +8 mA                  2.4             -
                                                                                     2.7 V < VDD < 3.6 V

                                                                                           IIO = +20 mA                    -           1.3       V

                                                                                     2.7 V < VDD < 3.6 V VDD1.3                       -

                                                                                           IIO = +6 mA                     -           0.4

                                                                                     2 V < VDD < 2.7 V           VDD0.4               -

    VOLFM+(1)(4)                 Output low level voltage for an FTf I/O pin in          IIO = +20 mA                      -           0.4
                                 FM+ mode                                            2.7 V < VDD < 3.6 V

1.  ITIOhe(II/IOO  current sunk by the device must   always  respect the   absolute  maximum  rating  specified  in    Table  16  and  the  sum  of
                   ports and control pins) must not  exceed  IIO(PIN).

2. TTL and CMOS outputs are compatible with JEDEC standards JESD36 and JESD52.

3.  TofhIeIOIIO(I/cOurproerntst  sourced by the device must always  respect the  absolute  maximum  rating  specified  in  Table  16  and  the  sum
                                 and control pins) must not exceed  IIO(PIN).

4. Data based on design simulation.

84/126                                                       DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                            Electrical characteristics

   Input/output AC characteristics

   The definition and values of input/output AC characteristics are given in Figure 22 and
   Table 64, respectively.

   Unless otherwise specified, the parameters given are derived from tests performed under
   ambient temperature and VDD supply voltage conditions summarized in Table 18.

                               Table 50. I/O AC characteristics(1)

OSPEEDRy [1:0]    Symbol       Parameter                           Conditions              Min. Max. Unit
      value(1)

                  fmax(IO)out  Maximum frequency(2)      CL = 50 pF, VDD = 2 V to 3.6 V    -      2(3) MHz
                   tf(IO)out                             CL = 50 pF, VDD = 2 V to 3.6 V
        x0                     Output high to low level  CL = 50 pF, VDD = 2 V to 3.6 V    - 125(3)
        01         tr(IO)out   fall time                 CL = 50 pF, VDD = 2 V to 3.6 V
        11        fmax(IO)out                                                                                 ns
       FM+                     Output low to high level                                    - 125(3)
configuration(4)   tf(IO)out   rise time
                               Maximum frequency(2)                                        -      10(3) MHz
                   tr(IO)out
                               Output high to low level                                    -      25
                               fall time
                                                                                                  (3)
                               Output low to high level
                               rise time                                                          25     ns

                                                                                           -      (3)

                                                         CL = 30 pF, VDD = 2.7 V to 3.6 V  -      50(3) MHz
                                                         CL = 50 pF, VDD = 2.7 V to 3.6 V
                  fmax(IO)out  Maximum frequency(2)      CL = 50 pF, VDD = 2 V to 2.7 V    -      30(3) MHz
                                                         CL = 30 pF, VDD = 2.7 V to 3.6 V
                   tf(IO)out   Output high to low level  CL = 50 pF, VDD = 2.7 V to 3.6 V  -      20(3) MHz
                               fall time                 CL = 50 pF, VDD = 2 V to 2.7 V
                   tr(IO)out                             CL = 30 pF, VDD = 2.7 V to 3.6 V  -      5(3)
                  fmax(IO)out  Output low to high level  CL = 50 pF, VDD = 2.7 V to 3.6 V
                               rise time                 CL = 50 pF, VDD = 2 V to 2.7 V    -      8(3)
                   tf(IO)out
                   tr(IO)out   Maximum frequency(2)      CL = 50 pF, VDD = 2 V to 3.6 V    -      12(3)  ns
                               Output high to low level
                               fall time                                                   -      5(3)
                               Output low to high level
                               rise time                                                   -      8(3)

                                                                                           -      12(3)

                                                                                           -      2(4) MHz

                                                                                           -      12(4)

                                                                                                         ns

                                                                                           -      34(4)

                               Pulse width of external                                     10(3)

-                 tEXTIpw signals detected by the                                                 -      ns

                               EXTI controller

1. The I/O speed is configured using the OSPEEDRx[1:0] bits. Refer to the RM0364 reference manual for a description of
     GPIO Port configuration register.

2. The maximum frequency is defined in Figure 22.
3. Guaranteed by design, not tested in production.
4. The I/O speed configuration is bypassed in FM+ I/O mode. Refer to the RM0364 reference manual for a description of FM+

     I/O mode configuration.

                                                DocID025409 Rev 1                                        85/126

                                                                                                                              110
Electrical characteristics                                                                  STM32F334x4 STM32F334x6 STM32F334x8

                               Figure 22. I/O AC characteristics definition

                                                                                                        
                                                                                 
                                                                                                               
                                                                                                                     

                     (;7(51$/  WU,2 RXW                                                                                    WI,2 RXW
                     287387                                                                             7
                     21&/

                               0D[LPXPIUHTXHQF\LVDFKLHYHGLIWUWI 7DQGLIWKHGXW\F\FOHLV
                                          ZKHQORDGHGE\&/VSHFLILHGLQWKHWDEOH,2$&FKDUDFWHULVWLFV
                                                                                   

                                                                                                                                                                                  DLG

6.3.15      NRST pin characteristics

            The NRST pin input driver uses CMOS technology. It is connected to a permanent pull-up
            resistor, RPU (see Table 48).

            Unless otherwise specified, the parameters given in Table 51 are derived from tests
            performed under ambient temperature and VDD supply voltage conditions summarized in
            Table 18.

                               Table 51. NRST pin characteristics

    Symbol                     Parameter                                                    Conditions         Min.                Typ.      Max. Unit

VIL(NRST)(1) NRST Input low level voltage                                                   -                        -               -       00.3.0V7D(D1)+
VIH(NRST)(1) NRST Input high level voltage
                                                                                                               0.04.4359V8D(1D) +                            V

                                                                                            -                                        -            -

    Vhys(NRST) NRST Schmitt trigger voltage hysteresis                                           -                -                200            -          mV
                                                                                            VIN = VSS            25
    RPU     Weak pull-up equivalent resistor(2)                                                                   -                40             55         k
                                                                                                 -             500(1)
VF(NRST)(1) NRST Input filtered pulse                                                            -                                   -       100(1) ns

VNF(NRST)(1) NRST Input not filtered pulse                                                                                           -            -          ns

1. Guaranteed by design, not tested in production.

2.  The pull-up is   dbeesmiginnimedumwi(t~h1a0%truoerdreesr)is.tance  in  series  with  a  switchable  PMOS.  This  PMOS  contribution  to  the  series

    resistance must

86/126                                                                     DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                 Electrical characteristics

                           Figure 23. Recommended NRST pin protection

                           ([WHUQDO                 9''
                           UHVHWFLUFXLW

                                             1567        5 38                       ,QWHUQDO5HVHW

                                                                            )LOWHU

                           )

                                                                                                                                                  069

        1. The reset network protects the device against parasitic resets.

        2.  The user must ensure that the  wleilvl enlootnbethteakNeRnSinTtopiancccaonungtobbyetlhoewdtheevicVeIL. (NRST)  max  level  specified  in
            Table 51. Otherwise the reset

6.3.16  High-resolution timer (HRTIM)

        The parameters given in Table 52 are derived from tests performed under ambient
        temperature and supply voltage conditions summarized in Table 18.

                                           Table 52. HRTIM1 characteristics

            Symbol         Parameter                Conditions              Min.                                           Typ. Max.               Unit
                                                                                                                                                    C
            TA             Timer ambient        fHRTIM=144MHz (1)           -40                                            -    105                 C
                                                                            -10                                                                    MHz
                           temperature range fHRTIM=128MHz (2)                                                             -    105                 ns
                                                                                                                                                    ps
            fHRTIM         HRTIM input clock    As per TA conditions        128                                            -    144
            tHRTIM         for DLL calibration                              6.9                                                                     ps
                                                                                                                           -    7.8
                                                                                                                                                    ps
                           Timer resolution     fHRTIM=144MHz (1), TA       -                                              217         -
                           time                 from -40 to 105C           -                                                                       ps
            tRES(HRTIM)                         fHRTIM=128MHz (2),TA
                                                from -10 to 105C                                                                                   bit
                                                                                                                           244         -          tHRTIM

            tSK(x1-x2)(3)  Skew between 2       HRTIM_CHx1 versus           -                                              - TBD                    ns
                           output channels of   HRTIM_CHx2                                                                                         tDTG
                           same timer unit                                                                                                          s
                                                                                                                                                  fHRTIM
            tSK(x1-y1)(3)  Skew between 2       HRTIM_CHx1 versus           -                                              - TBD                   MHz
                           output channels of   HRTIM_CHy1
                           2 timer units

            ResHRTIM       Timer resolution     -                              -                                           -           16
               tDTG                             -                           0.125
                           Dead time            fHRTIM=144MHz (1)           0.868                                          -           16
                           generator clock
                           period                                                                                          - 111.10

        |tDTR| / |tDTF| Dead time range         -                              -                                           -    511
                                                fHRTIM=144MHz (1)              -
            max            (absolute value)     -                           1/256                                          - 56.77
                                                fHRTIM=144MHz (1)           0.562
            fCHPFRQ        Chopper stage                                                                                   - 1/16
                           clock frequency
                                                                                                                           -           9

                                             DocID025409 Rev 1                                                                                        87/126

                                                                                                                                                                           110
Electrical characteristics                                           STM32F334x4 STM32F334x6 STM32F334x8

                                    Table 52. HRTIM1 characteristics (continued)

            Symbol           Parameter        Conditions                      Min. Typ. Max. Unit

            t1STPW          Chopper first     -                               16       -     256               tHRTIM
                            pulse length      fHRTIM=144MHz (1)
                                                                              0.111 - 1.77                           s

           1. Using HSE with 8MHz XTAL as clock source, configuring PLL to get PLLCLK=144MHz, and selecting
                PLLCLKx2 as HRTIM clock source. (Refer to Reset and clock control section in RM0364.)

           2. Using HSI (internal 8MHz RC oscillator), configuring PLL to get PLLCLK=128MHz, and selecting
                PLLCLKx2 as HRTIM clock source. (Refer to Reset and clock control section in RM0364.

           3. Guaranteed by design, not tested in production.

                    Table 53. HRTIM output response to fault protection(1)

Symbol      Parameter                         Conditions                      Min Typ.    Max.                 Unit
                                                                                                                ns
                                                                                            (2)

tLAT(DF)    Digital fault response         Propagation delay from             -     12       25
            latency                        HRTIM1_FLTx digital input to
                                           HRTIM_CHxy output pin

tW(FLT)     Minimum Fault pulse            -                                  12.5 -         -
            width

tLAT(AF)    Analog fault response          Propagation delay from             -     25       43
            latency                        comparator COMPx_INP input pin
                                           to HRTIM_CHxy output pin

1. Refer to Fault paragraph in HRTIM section of RM0364.
2. Data based on characterization results, not tested in production

        Table 54. HRTIM output response to external events 1 to 5 (Low Latency mode(1))

Symbol      Parameter                         Conditions                      Min   Typ.  Max.                 Unit

                                                                                            (2)

            Digital external event         Propagation delay from
            response latency
tLAT(DEEV)                                 HRTIM1_EEVx digital input to          -  12 25                      ns

                                           HRTIM_CHxy output pin (30pF load)

tW(FLT)     Minimum external event         -                                  12.5 -      -                    ns
            pulse width

tLAT(AEEV)  Analog external event          Propagation delay from comparator     -  25 43                      ns
            response latency               COMPx_INP input pin to
                                           HRTIM_CHxy output pin (30pF load)

TJIT(EEV)   External event                 Jitter of the delay from              -  -     0       tHRTIM(3)
            response jitter                HRTIM1_EEVx digital input or
                                           COMPx_INP input pin to
                                           HRTIM_CHxy output pin

TJIT(PW)    Jitter on output pulse                                               -  -     1       tHRTIM(3)
            width in response to an -
            external event

1. EExFAST bit in HRTIM_EECR1 register is set (Low Latency mode). This functionality is available on external
     events channels 1 to 5. Refer to Latency to external events paragraph in HRTIM section of RM0364.

2. Data based on characterization results, not tested in production.

88/126                                        DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                          Electrical characteristics

3. T(RHeRfTeIrMto= R1e/sfHetRaTInMdwciltohcfkHcRoTnIMtr=ol1s4e4cMtioHnzinorRfMHR0T3I6M4=.)128 MHZ depending on the clock controller configuration.

    Table 55. HRTIM output response to external events 1 to 10 (Synchronous mode (1))

Symbol          Parameter                             Conditions             Min.  Typ.       Max.                                                  Unit

                                                                                                (2)

TPROP(HRTI External event response   HRTIM internal propagation delay (3)    6         -      7                                                     tHRTIM
            latency in HRTIM
M)

            Digital external event   Propagation delay from HRTIM1_EEVx
            response latency
tLAT(DEEV)                           digital input to HRTIM_CHxy output pin  -     61 72                                                            ns
                                     (30pF load) (4)

tLAT(AEEV)  Analog external event    Propagation delay from COMPx_INP        -     81 94                                                            ns
            response latency         input pin to HRTIM_CHxy output pin
                                     (30pF load) (4)

tW(FLT)     Minimum external event   -                                       12.5 -           -                                                     ns
            pulse width

TJIT(EEV)   External event response  Jitter of the delay from HRTIM1_EEVx    -         -      1                                                     tHR(5T)IM
            jitter                   digital input or COMPx_INP to
                                     HRTIM_CHxy output pin

TJIT(PW)    Jitter on output pulse width                                     -         -      0                                                     tHR(5T)IM
            in response to an external -
            event

1. EExFAST bit in HRTIM_EECR1 or HRTIM_EECR2 register is cleared (synchronous mode). External event filtering is
     disabled, i.e. EExF[3:0]=0000 in HRTIM_EECR2 register. Refer to Latency to external events paragraph in HRTIM section
     of RM0364.

2. Data based on characterization results, not tested in production.
3. This parameter does not take into account latency introduced by GPIO or comparator. Refer to DEERL or SACRL

     parameter for complete latency.
4. This parameter is given for fHRTIM = 144 MHz.
5. TRHeRsTeItMa=nd1c/lofHcRkTcIMonwtriothl sfHeRcTtiIoMn=in14R4MM0H36z4o.)r fHRTIM = 128 MHZ depending on the clock controller configuration. (Refer to

                                    Table 56. HRTIM synchronization input / output(1)

            Symbol            Parameter                         Conditions   Min. Typ. Max. Unit

                      Minimum pulse width on

            tW(SYNCI SYNCIN inputs,            -                                2         -      - tHRTIM
                      including
            N)
                      HRTIM1_SCIN

                      Response time to

            tLAT(DF) external                  -                                -         -      1 tHRTIM

                      synchronization request

                      Pulse width on           -                                -         16     - tHRTIM
                      HRTIM1_SCOUT             fHRTIM=144 MHz
            tLAT(AF)  output                                                    - 111.1 -                                                           ns

            1. Guaranteed by design, not tested in production.

                                          DocID025409 Rev 1                                                                                         89/126

                                                                                                                                                                         110
Electrical characteristics                                  STM32F334x4 STM32F334x6 STM32F334x8

6.3.17  Timer characteristics

        The parameters given in Table 57 are guaranteed by design.

        Refer to Section 6.3.14: I/O port characteristics for details on the input/output alternate
        function characteristics (output compare, input capture, external clock, PWM output).

                                         Table 57. TIMx(1)(2) characteristics

        Symbol              Parameter                       Conditions  Min.    Max.                       Unit

                                                                        1       -                          tTIMxCLK

        tres(TIM) Timer resolution time          fTIMxCLK = 72 MHz      13.9    -                          ns
                                                 (except TIM1)

                                                 fTIM1CLK = 144 MHz     6.95          -                     ns
                                                                          0     fTIMxCLK/2                 MHz
          fEXT      Timer external clock         fTIMxCLK = 72 MHz        0                                MHz
        ResTIM      frequency on CH1 to CH4      TIMx (except TIM2)       -          36
                                                 TIM2                     -          16                     bit
                    Timer resolution                                                 32

                                                                        1       65536                      tTIMxCLK

        tCOUNTER    16-bit counter clock period  fTIMxCLK = 72 MHz      0.0139  910                        s
                                                 (except TIM1)

                                                 fTIM1CLK = 144 MHz 0.0069      455                           s
                                                                                                           tTIMxCLK
                                                                        -       65536 65536
                                                                                                               s
        tMAX_COUNT  Maximum possible count       fTIMxCLK = 72 MHz      -       59.65                          s
                    with 32-bit counter

                                                 fTIM1CLK = 144 MHz     -       29.825

        1. TIMx is used as a general term to refer to the TIM1, TIM2, TIM3,TIM15, TIM16 and TIM17 timers.

        2. Guaranteed by design, not tested in production.

90/126                                 DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                               Electrical characteristics

           Table 58. IWDG min./max. timeout period at 40 kHz (LSI) (1)

Prescaler divider  PR[2:0] bits      Min. timeout (ms) RL[11:0]=  Max. timeout (ms) RL[11:0]=
                                                    0x000                        0xFFF

   /4                 0                             0.1           409.6

   /8                 1                             0.2            819.2
                                                                  1638.4
/16                   2                             0.4           3276.8
                                                                  6553.6
/32                   3                             0.8           13107.2
                                                                  26214.4
/64                   4                             1.6

/128                  5                             3.2

/256                  7                             6.4

1. These timings are given for a 40 kHz clock but the microcontroller's internal RC frequency can vary from 30
     to 60 kHz. Moreover, given an exact RC oscillator frequency, the exact timings still depend on the phasing
     of the APB interface clock versus the LSI clock so that there is always a full RC period of uncertainty.

           Table 59. WWDG min./max. timeout value at 72 MHz (PCLK)(1)

Prescaler          WDGTB             Min. timeout value           Max. timeout value

1                  0                                0.05687       3.6409

2                  1                                0.1137        7.2817
                                                    0.2275        14.564
4                  2                                0.4551        29.127

8                  3

1. Guaranteed by design, not tested in production.

                          DocID025409 Rev 1                                91/126

                                                                                                110
Electrical characteristics                                      STM32F334x4 STM32F334x6 STM32F334x8

6.3.18  Communications interfaces

        I2C interface characteristics

        The I2C interface meets the timings requirements of the I2C-bus specification and user
        manual rev. 03 for:
         Standard-mode (Sm): with a bit rate up to 100 kbit/s
         Fast-mode (Fm): with a bit rate up to 400 kbit/s
         Fast-mode Plus (Fm+): with a bit rate up to 1 Mbit/s.

        The I2C timings requirements are guaranteed by design when the I2C peripheral is properly
        configured (refer to Reference manual).

        The SDA and SCL I/O requirements are met with the following restrictions: the SDA and
        SCL I/O pins are not "true" open-drain. When configured as open-drain, the PMOS
        connected between the I/O pin and VDD is disabled, but is still present. Only FTf I/O pins
        support Fm+ low level output current maximum requirement. Refer to Section 6.3.14: I/O
        port characteristics for the I2C I/O characteristics.

        All I2C SDA and SCL I/Os embed an analog filter. Refer to the table below for the analog
        filter characteristics:

                            Table 60. I2C analog filter characteristics(1)

        Symbol              Parameter                               Min.    Max.   Unit
                                                                                    ns
        tAF                 Maximum pulse width of spikes that are  50(2)  260(3)
                            suppressed by the analog filter.

        1. Guaranteed by design, not tested in production.
        2. Spikes with width below tAF(min.) are filtered.
        3. Spikes with width above tAF(max.) are not filtered.

92/126                      DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                         Electrical characteristics

           SPI characteristics

           Unless otherwise specified, the parameters given in Table 52 for SPI are derived from tests
           performed under ambient temperature, fPCLKx frequency and VDD supply voltage conditions
           summarized in Table 18: General operating conditions.

           Refer to Section 6.3.14: I/O port characteristics for more details on the input/output alternate
           function characteristics (NSS, SCK, MOSI, MISO for SPI).

Symbol     Parameter                 Table 61. SPI characteristics(1)  Min      Typ  Max Unit
                                                           Conditions

                                     Master mode 2.7                                      Master mode 2                                      Slave mode 2                                      Slave mode transmitter/full
  fSCK     SPI clock frequency       duplex                            -        -    24       MHz
1/tc(SCK)                            2
                                     Slave mode                                      18(2)

DuCy(SCK)  Duty cycle of SPI clock                                     30       50   70                                  %
           frequency

tsu(NSS)   NSS setup time            Slave mode, SPI presc = 2         4*Tpclk -     -
th(NSS)   NSS hold time             Slave mode, SPI presc = 2
tw(SCKH)   SCK high and low time                                       2*Tpclk  -    -
tw(SCKL)                             Master mode
tsu(MI)   Data input setup time                                       Tpclk-2 Tpclk Tpclk+2
tsu(SI)                             Master mode
  th(MI)   Data input hold time      Slave mode                        0        -    -
  th(SI)   Data output access time   Master mode
ta(SO)    Data output disable time  Slave mode                        3        -    -
tdis(SO)                             Slave mode
                                     Slave mode                        5        -    -
                                     Slave mode 2.7                                      Slave mode 2                                      Master mode
                                     Slave mode                        10       -    40
                                     Master mode
                                                                       10       -    17

tv(SO)                                                                 -        12   20

tv(MO)     Data output valid time                                      -        12   27.5
th(SO)     Data output hold time
th(MO)                                                                 -        1.5  5

                                                                       7.5      -    -

                                                                       0        -    -

1. Data based on characterization results, not tested in production.
2. Maximum frequency in Slave transmitter mode is determined by the sum of tv(SO) and tsu(MI) which has to fit into SCK

     low or high phase preceding the SCK sampling edge. This value can be achieved when the SPI communicates with a
     master having tsu(MI) = 0 while Duty(SCK) = 50%.

                                     DocID025409 Rev 1                                        93/126

                                                                                                                   110
Electrical characteristics                                                                STM32F334x4 STM32F334x6 STM32F334x8

                                        Figure 24. SPI timing diagram - slave mode and CPHA = 0

           NSS input                                      tc(SCK)

            CPHA= 0                             tSU(NSS)                                                             th(NSS)
            CPOL=0
SCK Input   CPHA= 0             tw(SCKH)
            CPOL=1              tw(SCKL)

                      ta(SO)                       tv(SO)             th(SO)                                tr(SCK)  tdis(SO)
                                                  MS B O UT        BI T6 OUT                                tf(SCK)
              MISO
           OUT P UT                                  M SB IN        B I T1 IN                               LSB OUT
                                                        th(SI)
              MOSI              tsu(SI)
             I NPUT
                                                                                                            LSB IN

                                                                                                                               ai14134c

                                Figure 25. SPI timing diagram - slave mode and CPHA = 1(1)

                      NSS input                                                  tc(SCK)                    th(NSS)
                                      tSU(NSS)
                                                                         tv(SO)
           SCK Input  CPHA=1    tw(SCKH)                     MS B O UT
                      CPOL=0    tw(SCKL)
                                                                           th(SI)
                      CPHA=1                              M SB IN
                      CPOL=1

                                ta(SO)                                                              th(SO)  tr(SCK)  tdis(SO)
                                                                                              BI T6 OUT     tf(SCK)

                         MISO                                                             B I T1 IN                  LSB OUT
                      OUT P UT
                                         tsu(SI)
                         MOSI
                        I NPUT                                                                              LSB IN

                                                                                                                               ai14135

1. Measurement points are done at 0.5VDD and with external CL = 30 pF.

94/126                                                             DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                              Electrical characteristics

                           (IGH  Figure 26. SPI timing diagram - master mode(1)
           .33INPUT
                                                       TC3#+
             #0(!
3#+/UTPUT    #0/,
             #0(!
             #0/,

3#+/UTPUT  #0(!
           #0/,

           #0(!
           #0/,

                    TSU-)          TW3#+(                                    TR3#+
                                   TW3#+,                                    TF3#+
           -)3/                                         ") 4).
           ).0 54                    -3 ").                                       ,3").
                                           TH-)     " ) 4/54
             -/3)                                         TH-/             ,3"/54
           /5405 4               - 3"/54
                                       TV-/

                                                                                         AI6

1. Measurement points are done at 0.5VDD and with external CL = 30 pF.
                     1. Measurement points are done at 0.5VDD and with external CL=30 pF.
                     2. LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first
                          byte.

                     1. Measurement points are done at 0.5VDD and with external CL=30 pF.
                     2. LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first

                          byte.

           CAN (controller area network) interface

           Refer to Section 6.3.14: I/O port characteristics for more details on the input/output alternate
           function characteristics (CAN_TX and CAN_RX).

6.3.19     ADC characteristics

           Unless otherwise specified, the parameters given in Table 62 to Table 65 are guaranteed by
           design, with conditions summarized in Table 18.

                                      Table 62. ADC characteristics

Symbol              Parameter                    Conditions          Min.        Typ. Max. Unit

VDDA       Analog supply voltage for             -                   2           -       3.6                                       V
           ADC

                                                 DocID025409 Rev 1                            95/126

                                                                                                                   110
Electrical characteristics                                       STM32F334x4 STM32F334x6 STM32F334x8

                               Table 62. ADC characteristics (continued)

Symbol       Parameter                     Conditions              Min.    Typ.       Max.    Unit
                                                                                     1172.0
                                           Single ended mode, 5    -       1011.3              A
                                           MSPS,                                     322.3
                                                                                              MHz
                                           Single ended mode, 1    -       214.7      81.1
                                           MSPS                                              MSPS
                                                                                     1243.6
             ADC current consumption       Single ended mode, 200  -       54.7               MHz
             (Figure 27)                   KSPS                                      337.6   1/fADC
  IDDA                                                             -       1061.5
                                           Differential mode,5                        83.0      V
  fADC                                     MSPS,                                       72      k
                                                                                      5.14     pF
  fS(1)                                    Differential mode, 1    -       246.6               s
                                           MSPS                                         6    1/fADC
fTRIG(1)                                                                                     1/fADC
  VAIN                                     Differential mode, 200  -       56.4        7.2   1/fADC
                                           KSPS                                              1/fADC
RAIN(1)                                                                                 9    1/fADC
CADC(1)      ADC clock frequency           -                       0.14    -                 1/fADC
tCAL(1)                                                                               5.14   1/fADC
                                           Resolution = 12 bits,   0.01    -           14    1/fADC
tlatr(1)                                      Fast Channel                           VDDA   1/fADC
                                                                                       100     s
tlatrinj(1)                                Resolution = 10 bits,   0.012   -             -   1/fADC
  tS(1)                                        Fast Channel
             Sampling rate                                                             2.5
                                           Resolution = 8 bits,                         2
                                               Fast Channel        0.014   -          2.25
                                                                                     2.125
                                           Resolution = 6 bits,    0.0175  -           3.5
                                              Fast Channel                              3
                                                                                      3.25
             External trigger frequency       fADC = 72 MHz           -           -  3.125
             Conversion voltage range(2)   Resolution = 12 bits       -               8.35
                                           Resolution = 12 bits      0            -  601.5
                                                                      -           -
                                                       -              -           -

             External input impedance      -                        1.5           5
                                                                      -
             Internal sample and hold      -                          -    1.56
             capacitor                                                -    112

             Calibration time              fADC = 72 MHz            2.5           2
                                                    -                 -           -
                                                                      -           -
             Trigger conversion latency    CKMODE = 00                -           -
             Regular and injected          CKMODE = 01                            3
             channels without conversion   CKMODE = 10             0.021          -
             abort                         CKMODE = 11              1.5           -
                                                                                  -
             Trigger conversion latency    CKMODE = 00                            -
             Injected channels aborting a  CKMODE = 01                            -
             regular conversion            CKMODE = 10
                                           CKMODE = 11

             Sampling time                 fADC = 72 MHz
                                                    -

96/126                                     DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                         Electrical characteristics

                                                 Table 62. ADC characteristics (continued)

Symbol                                Parameter  Conditions            Min.                 Typ. Max. Unit

TADCVR(E1)G  ADC Voltage Regulator                           -         -                    -  10                                                                           s
_STUP       Start-up time                          fADC = 72 MHz
                                                 Resolution = 12 bits
             Total conversion time               Resolution = 12 bits  0.19                 -  8.52                                                                         s
             (including sampling time)
tCONV(1)                                                               14 to 614 (tS for sampling + 12.5 for
                                                                             successive approximation)
                                                                                                              1/fADC

1. Data guaranteed by design, not tested in production.
2. VRReEfeFr+tocaTnabbelein1t2e:rSnaTlMly3c2oFn3n3e4cxte4d/6t/o8 VpDinDdAeafinnditiVonRsEFfo- rcafunrtbheerindteetranialsll.y connected to VSSA, depending on the package.

             Figure 27. ADC typical current consumption in single-ended and differential modes

             $'&FXUUHQWFRQVXPSWLRQ$

                                                 &ORFNIUHTXHQF\0636

                                                                                                   069

                                                 DocID025409 Rev 1                                            97/126

                                                                                                                                   110
Electrical characteristics                                            STM32F334x4 STM32F334x6 STM32F334x8

                               Table 63. Maximum ADC RAIN(1)

Resolution      Sampling                       Sampling    Fast channels(2)   RAIN max. (k)     Other
                 cycle @                      time [ns] @                                    channels(3)
                 72 MHz                                                             Slow
                                                72 MHz                           channels          NA
                                                                                                 0.022
                1.5                           20.83                   0.018     NA               0.180
                                                                      0.150     NA               0.470
                2.5                           34.72                   0.470    0.220              1.50
                                                                      0.820    0.560              4.70
                4.5                           62.50                    2.70     1.80              15.0
                                                                       8.20     6.80              47.0
12 bits         7.5                           104.17                   22.0     18.0
                                                                       82.0     68.0               NA
                19.5                          270.83                  0.082     NA               0.100
                                                                      0.270    0.082             0.330
                61.5                          854.17                  0.560    0.390              0.68
                                                                       1.20     0.82              2.20
                181.5                         2520.83                  3.30     2.70
                                                                       10.0     8.2                6.8
                601.5                         8354.17                  33.0     27.0              22.0
                                                                      100.0     82.0              68.0
                1.5                           20.83                   0.150     NA               0.039
                                                                      0.390    0.180             0.180
                2.5                           34.72                   0.820    0.560             0.470
                                                                       1.50     1.20              1.00
                4.5                           62.50                    3.90     3.30              2.70
                                                                      12.00    12.00              8.20
10 bits         7.5                           104.17                  39.00    33.00             27.00
                                                                      100.00  100.00             82.00
                19.5                          270.83                  0.270    0.100             0.150
                                                                      0.560    0.390             0.330
                61.5                          854.17                  1.200    0.820             0.820
                                                                       2.20     1.80              1.50
                181.5                         2520.83                  5.60     4.70              3.90
                                                                       18.0     15.0              12.0
                601.5                         8354.17                  56.0     47.0              39.0
                                                                      100.00   100.0             100.0
                1.5                           20.83

                2.5                           34.72

                4.5                           62.50

        8 bits  7.5                           104.17

                19.5                          270.83

                61.5                          854.17

                181.5                         2520.83

                601.5                         8354.17

                1.5                           20.83

                2.5                           34.72

                4.5                           62.50

        6 bits  7.5                           104.17

                19.5                          270.83

                61.5                          854.17

                181.5                         2520.83

                601.5                         8354.17

1. Data based on characterization results, not tested in production.

2. All fast channels, expect channel on PA6.

3. Channels available on PA6.

98/126                                        DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8             Electrical characteristics

Symbol Parameter       Table 64. ADC accuracy - limited test conditions(1)(2)            Min   Typ  Max   Unit
                                                       Conditions
                                                                                          (3)        (3)

         Total                                                      Fast channel 5.1 Ms    - 4 4.5
ET unadjusted                                   Single ended                               - 5.5 6
                                                                                           - 3.5 4
         error                                                      Slow channel 4.8 Ms    - 3.5 4
                                                                    Fast channel 5.1 Ms    - 2 2
EO Offset error                                  Differential                              - 1.5 2
                                                                    Slow channel 4.8 Ms    - 1.5 2
EG Gain error                                                       Fast channel 5.1 Ms    - 1.5 2
                                                Single ended                               - 3 4
         Differential  ADC clock freq.  72 MHz                      Slow channel 4.8 Ms    - 5 5.5
ED linearity            Sampling freq.  5 Msps                      Fast channel 5.1 Ms
                                                 Differential                                                     LSB
         error                 VDDA = 3.3 V                         Slow channel 4.8 Ms    - 3 3
                                    25C                            Fast channel 5.1 Ms    - 3 3.5
                                                Single ended                               - 1 1
         Integral                                                   Slow channel 4.8 Ms    - 1 1
EL linearity                                                        Fast channel 5.1 Ms    - 1 1
                                                 Differential                              - 1 1
         error                                                      Slow channel 4.8 Ms    - 1.5 2
                                                                    Fast channel 5.1 Ms    - 2 3
ENOB    Effective                               Single ended                               - 1.5 1.5
        number of                                                   Slow channel 4.8 Ms    - 1.5 2
   (4)                                                              Fast channel 5.1 Ms  10.8 10.8 -
        bits                                     Differential                            10.8 10.8 -
                                                                    Slow channel 4.8 Ms
SINAD   Signal-to-                                                  Fast channel 5.1 Ms                            bit
        noise and                               Single ended                             11.2 11.3 -
   (4)  distortion                                                  Slow channel 4.8 Ms  11.2 11.3 -
        ratio                                                       Fast channel 5.1 Ms   66 67 -
                                                 Differential                             66 67 -
                                                                    Slow channel 4.8 Ms
                                                                    Fast channel 5.1 Ms                            dB
                                                Single ended                              69 70 -
                                                                    Slow channel 4.8 Ms   69 70 -
                                                                    Fast channel 5.1 Ms
                                                 Differential
                                                                    Slow channel 4.8 Ms
                                                                    Fast channel 5.1 Ms
                                                Single ended
                                                                    Slow channel 4.8 Ms
                                                                    Fast channel 5.1 Ms
                                                 Differential
                                                                    Slow channel 4.8 Ms

                       DocID025409 Rev 1                                                                  99/126

                                                                                                                               110
Electrical characteristics                                                        STM32F334x4 STM32F334x6 STM32F334x8

              Table 64. ADC accuracy - limited test conditions(1)(2) (continued)

Symbol Parameter                                       Conditions                                                      Min        Typ     Max   Unit

                                                                                                                        (3)                (3)

                                                                  Single ended         Fast channel 5.1 Ms 66 67 -

SNR(4)   Signal-to-                                                                 Slow channel 4.8 Ms 66                        67      -
         noise ratio                                                                 Fast channel 5.1 Ms 69                       70      -
                         ADC clock freq.  72 MHz                  Differential

                         Sampling freq  5 Msps                                         Slow channel 4.8 Ms 69 70 -
                                VDDA = 3.3 V                                                                                                    dB

                                                                                       Fast channel 5.1 Ms - -80 -80
                                                                  Single ended
            Total                         25C                                        Slow channel 4.8 Ms - -78 -77
THD(4) harmonic
                                                                                     Fast channel 5.1 Ms - -83 -82
         distortion                                               Differential

                                                                                       Slow channel 4.8 Ms - -81 -80

1. ADC DC accuracy values are measured after internal calibration.

2. ADC accuracy vs. negative Injection Current: Injecting negative current on any analog input pins should be avoided as this
significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a
Schottky diode (pin to ground) to analog pins which may potentially inject negative current.
Any positive  injection  current  within  the  limits  specified  for  IINJ(PIN)  and  IINJ(PIN)  in  Section  6.3.14  does  not  affect  the  ADC
accuracy.

3. Data based on characterization results, not tested in production.

4. Value measured with a -0.5 dB full scale 50 kHz sine wave input signal.

100/126                                                DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                           Electrical characteristics

Symbol Parameter      Table 65. ADC accuracy (1)(2)(3)                                   Min(4)  Max   Unit
                                    Conditions
                                                                                                  (4)

                                                Single ended  Fast channel 5.1 Ms        -       6.5
                                                                                                 6.5
         Total                                                Slow channel 4.8 Ms        -        4
ET unadjusted                                                                                    4.5
                                                Differential  Fast channel 5.1 Ms        -        3
         error                                                                                    3
                                                                                                 2.5
                                                              Slow channel 4.8 Ms        -       2.5
                                                                                                  6
                                                Single ended  Fast channel 5.1 Ms        -        6

EO Offset error                                               Slow channel 4.8 Ms        -                 LSB
                                                                                                 3.5
                                                Differential  Fast channel 5.1 Ms        -        4
                                                                                                 1.5
                                                              Slow channel 4.8 Ms        -       1.5
                                                                                                 1.5
                                                Single ended  Fast channel 5.1 Ms        -       1.5
                                                                                                  3
EG Gain error                                                 Slow channel 4.8 Ms        -       3.5
                                                                                                  2
                                                Differential  Fast channel 5.1 Ms        -       2.5

                                                              Slow channel 4.8 Ms        -         -
                                                                                                   -
                                                              Fast channel 5.1 Ms        -
                                                Single ended                                                bits
        Differential  ADC clock freq.  72 MHz,                      Slow channel 4.8 Ms  -         -
                                                                                                   -
ED linearity          Sampling freq.  5 Msps                       Fast channel 5.1 Ms   -         -
                                                Differential                                       -
        error         2.0 V  VDDA  3.6 V
                                                                                                            dB
                                                              Slow channel 4.8 Ms        -         -
                                                                                                   -
                                                Single ended  Fast channel 5.1 Ms        -

         Integral                                             Slow channel 4.8 Ms        -
EL linearity
                                                Differential  Fast channel 5.1 Ms        -
         error

                                                              Slow channel 4.8 Ms        -

ENOB    Effective                                                   Fast channel 5.1 Ms 10.4
        number of                               Single ended
   (5)
        bits                                                        Slow channel 4.8 Ms 10.4
                                                                    Fast channel 5.1 Ms 10.8
                                                 Differential
                                                                    Slow channel 4.8 Ms 10.8

SINAD   Signal-to-                                                  Fast channel 5.1 Ms 64
        noise and                               Single ended
   (5)  distortion
        ratio                                                       Slow channel 4.8 Ms 63
                                                                    Fast channel 5.1 Ms 67
                                                 Differential
                                                                    Slow channel 4.8 Ms 67

                                          DocID025409 Rev 1                                            101/126

                                                                                                                              110
Electrical characteristics                                                        STM32F334x4 STM32F334x6 STM32F334x8

Symbol Parameter                  Table 65. ADC accuracy (1)(2)(3) (continued)                                         Min(4)     Max          Unit
                                                          Conditions
                                                                                                                                   (4)

                                                                  Single ended         Fast channel 5.1 Ms 64                      -
                                                                                                                                   -
SNR(5)   Signal-to-                                                                    Slow channel 4.8 Ms 64                      -
         noise ratio                                                                   Fast channel 5.1 Ms 67                      -

                         ADC clock freq.  72 MHz, Differential Slow channel 4.8 Ms                                     67                    dB
                         Sampling freq  5 Msps,                                                                                   -75
                                                                                      Fast channel 5.1 Ms                    -    -75
                         2.0 V  VDDA  3.6 V                       Single ended                                                    -79
            Total                                                                                                                 -78
THD(5) harmonic                                                                        Slow channel 4.8 Ms                   -

         distortion                                               Differential         Fast channel 5.1 Ms                   -

                                                                                       Slow channel 4.8 Ms                   -

1. ADC DC accuracy values are measured after internal calibration.

2. ADC accuracy vs. negative Injection Current: Injecting negative current on any analog input pins should be avoided as this
significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a
Schottky diode (pin to ground) to analog pins which may potentially inject negative current.
Any positive  injection  current  within  the  limits  specified  for  IINJ(PIN)  and  IINJ(PIN)  in  Section  6.3.14  does  not  affect  the  ADC
accuracy.

3. Better performance may be achieved in restricted VDDA, frequency and temperature ranges.
4. Data based on characterization results, not tested in production.

5. Value measured with a -0.5 dB full scale 50 kHz sine wave input signal.

Symbol        Parameter                        Table 66. ADC accuracy(1)(2)                                            Typ        Max(3) Unit
                                                                 Test conditions

ET Total unadjusted error                                                              Fast channel                    2.5       5
                                                                                       Slow channel
                                                                                                                       3.5       5

EO Offset error                                                                        Fast channel                    1         2.5

                                               ADC Freq  72 MHz                        Slow channel                    1.5       2.5

EG Gain error                                  Sampling Freq  1MSPS                    Fast channel                    2         3           LSB

                                               2.4 V  VDDA = VREF+  3.6 V Slow channel                                 3         4
                                               Single-ended mode
                                                                                       Fast channel                    0.7       2
ED Differential linearity error
                                                                                       Slow channel                    0.7       2

EL Integral linearity error                                                            Fast channel                    1         3
                                                                                       Slow channel
                                                                                                                       1.2       3

1. ADC DC accuracy values are measured after internal calibration.
2. ADC accuracy vs. negative Injection Current: Injecting negative current on any analog input pins should be avoided as this

     significantly reduces the accuracy of the conversion being performed on another analog input. It is recommended to add a
     Schottky diode (pin to ground) to analog pins which may potentially inject negative current.. Any positive injection current
     within the limits specified for IINJ(PIN) and IINJ(PIN) in Section 6.3.14: I/O port characteristics does not affect the ADC
     accuracy.
3. Data based on characterization results, not tested in production.

102/126                                                DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                                        Electrical characteristics

                                   Figure 28. ADC accuracy characteristics

    /6%,'($/     9''$
                 

                                                                                       (*      ([DPSOHRIDQDFWXDOWUDQVIHUFXUYH
                                                                                              7KHLGHDOWUDQVIHUFXUYH
                                                                                              (QGSRLQWFRUUHODWLRQOLQH

                                                                                              (7 7RWDO 8QDGMXVWHG (UURU PD[LPXP GHYLDWLRQ
                                                                                              EHWZHHQWKHDFWXDODQGWKHLGHDOWUDQVIHUFXUYHV
                               (7                                                            (2 2IIVHW(UURUGHYLDWLRQEHWZHHQWKHILUVWDFWXDO
                                                                                              WUDQVLWLRQDQGWKHILUVWLGHDORQH
                                   (/                                                         (* *DLQ (UURU GHYLDWLRQ EHWZHHQ WKH ODVW LGHDO
                                                                                              WUDQVLWLRQDQGWKHODVWDFWXDORQH
                                               ('                                             (' 'LIIHUHQWLDO/LQHDULW\(UURUPD[LPXPGHYLDWLRQ
                        / 6%,'($/                                                             EHWZHHQDFWXDOVWHSVDQGWKHLGHDORQH
            (2                                                                                (/ ,QWHJUDO /LQHDULW\ (UURU PD[LPXP GHYLDWLRQ
                                                                                              EHWZHHQ DQ\ DFWXDO WUDQVLWLRQ DQG WKH HQG SRLQW
                                                                                              FRUUHODWLRQOLQH



                                                      
                                                                          9''$
  966$                                                                                                                  069

                       Figure 29. Typical connection diagram using the ADC

                                                                               9 ''                 4BNQMFBOEIPME"%$
                                                                                         97                  DPOWFSUFS
                                                                                         9
                       5$,1       $,1[                                                             5 $'&    CJU
                                                                                          97               DPOWFSUFS
                                                                                         9    ,/ $
                               & SDU DVLWLF
                9 $,1
                                                                                                           &$'&

                                                                                                                        069

    1. Refer to Table 62 for the values of RAIN.

    2.  pCapdaracsaitpicarceitparnecseen(rtsouthgehlcya7papcFit)a. nAcheigohf  the PCB     (dependent on soldering and PCB layout quality) plus the
        this, fADC should be reduced.                                          Cparasitic  value will downgrade conversion accuracy. To remedy

    General PCB design guidelines

    Power supply decoupling should be performed as shown in Figure 10. The 10 nF capacitor
    should be ceramic (good quality) and it should be placed as close as possible to the chip.

                                             DocID025409 Rev 1                                                          103/126

                                                                                                                                               110
Electrical characteristics                                              STM32F334x4 STM32F334x6 STM32F334x8

6.3.20 DAC electrical specifications

Symbol                 Parameter            Table 67. DAC characteristics                  Min. Typ.  Max.  Unit
                                                                Conditions

VDDA Analog supply voltage                      DAC output buffer ON                       2.4  -     3.6   V

RLOAD(1) Resistive load                         DAC output buffer ON                       5    -     -     k

RO(1) Output impedance                          DAC output buffer ON                       -    -     15    k

CLOAD(1) Capacitive load                        DAC output buffer ON                       -    -     50    pF

                                                Corresponds to 12-bit input code

                                                (0x0E0) to (0xF1C) at VDDA = 3.6 V         0.2  -     VDDA 0.2 V
                                                and (0x155)  and  (0xEAB)   at    VDDA  =
VDAC_OUT(1)   Voltage  on  DAC_OUT    output    2.4 V

                                                DAC output buffer OFF                      -    0.5 VDDA 1LSB V

              DAC DC current                    With no load, middle code (0x800) on       -    -     380   A
              consumption in quiescent          the input                                  -
IDDA(3)       mode (Standby mode)(2)
                                                With no load, worst code (0xF1C) on
                                                the input.                                      -     480   A

                                                Given for a 10-bit input code              -    -     0.5  LSB
                                                DAC1 channel 1

             Differential non linearity         Given for a 12-bit input code              -    -     2    LSB
DNL(3) Difference between two                   DAC1 channel 1

              consecutive code-1LSB)            Given for a 10-bit input code              -    - -0.75/+0.25 LSB
                                                DAC1 channel 2 & DAC2 channel 1

                                                Given for a 12-bit input code              -    -     -3/+1 LSB
                                                DAC1 channel 2 & DAC2 channel 1

              Integral non linearity            Given for a 10-bit input code              -    -     1    LSB

              (difference between

INL(3)        measured value at Code i                                                     -    -     4    LSB
              and the value at Code i on a Given for a 12-bit input code
              line drawn between Code 0

              and last Code 4095)

              Offset error                                           -                     -    -     10   mV

Offset(3)     (difference between               Given for a  10-bit  input  code  at       -    -     3    LSB
              measured value at Code            VDDA = 3.6   V
              (0x800) and the ideal value =

              VDDA/2)                           Given for a 12-bit input code              -    -     12   LSB

Gain error(3) Gain error                        Given for a 12-bit input code              -    -     0.5  %

              Settling time (full scale: for a

              12-bit input code transition

tSETTLING(3)  between the lowest   and the      CLOAD  50 pF, RLOAD  5 k                   -    3     4     s
              highest input codes  when

              DAC_OUT reaches final

              value 1LSB

104/126                                         DocID025409 Rev 1
STM32F334x4 STM32F334x6 STM32F334x8                                                Electrical characteristics

                                Table 67. DAC characteristics (continued)

Symbol   Parameter                          Conditions                  Min. Typ.      Max.                          Unit
                                                                                                                     MS/s
         Max frequency for a correct
                                                                                                                      s
Update   DAC_OUT change when                CLOAD  50 pF, RLOAD  5 k            -  -   1                              dB
rate(3)  small variation in the input

         code (from code i to i+1LSB)

                Wakeup time from off state  CLOAD  50 pF, RLOAD  5 k            - 6.5  10
tWAKEUP(3) (Setting the ENx bit in the

                DAC Control register)

         Power supply rejection ratio
PSRR+ (1) (to VDDA) (static DC
                                            No RLOAD, CLOAD = 50 pF             - 67  40

         measurement

1. Guaranteed by design, not tested in production.
2. Quiescent mode refers to the state of the DAC a keeping steady value on the output, so no dynamic consumption is

     involved.
3. Data based on characterization results, not tested in production.

                      Figure 30. 12-bit buffered /non-buffered DAC

                      Buffered/Non-buffered DAC                         R LOAD

                                                   Buffer(1)  DACx_OUT

                           12-bit
                           digital to
                           analog
                           converter

                                                                        C LOAD