datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

STM32F303VET6

器件型号:STM32F303VET6
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

Antennas 2G/3G Cell SMT

参数

产品属性属性值
产品种类:
Product Category:
ARM Microcontrollers - MCU
制造商:
Manufacturer:
STMicroelectronics
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
LQFP-100
系列:
Series:
STM32F3
Core:ARM Cortex M4
Data Bus Width:32 bit
Maximum Clock Frequency:72 MHz
Program Memory Size:512 kB
Data RAM Size:80 kB
ADC Resolution:12 bit
Number of I/Os:44 I/O
工作电源电压:
Operating Supply Voltage:
2 V to 3.6 V
最大工作温度:
Maximum Operating Temperature:
+ 85 C
接口类型:
Interface Type:
CAN, I2C, I2S, SPI, UART, USART, USB
封装:
Packaging:
Tray
商标:
Brand:
STMicroelectronics
Data RAM Type:SRAM
最小工作温度:
Minimum Operating Temperature:
- 40 C
Moisture Sensitive:Yes
Number of ADC Channels:39 Channel
Number of Timers/Counters:15 Timer
Processor Series:STM32F3
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
540
商标名:
Tradename:
STM32
单位重量:
Unit Weight:
0.046530 oz

STM32F303VET6器件文档内容

                                                      STM32F303xD STM32F303xE

ARM® Cortex®-M4 32b MCU+FPU, up to 512KB Flash, 80KB SRAM,

               FSMC, 4 ADCs, 2 DAC ch., 7 comp, 4                                             Op-Amp, 2.0-3.6 V

                                                                                              Datasheet - production data

Features

•  Core: ARM®  Cortex®-M4 32-bit CPU with

   72 MHz FPU, single-cycle multiplication and

   HW division, 90 DMIPS (from CCM), DSP                                 LQFP64               LQFP100            LQFP144

   instruction and MPU (memory protection unit)                          (10 × 10 mm)         (14 × 14 mm)       (20 x 20 mm)

•  Operating conditions:

   –  VDD, VDDA voltage range: 2.0 V to 3.6 V

•  Memories

   –  Up to 512 Kbytes of Flash memory                                           UFBGA100              WLCSP100

                                                                                  (7 x 7 mm)  (4.775 x 5.041 mm)

   –  64 Kbytes of SRAM, with HW parity check         •  Two 12-bit DAC channels with analog supply

      implemented on the first 32 Kbytes.                from 2.4 to 3.6 V

   –  Routine booster: 16 Kbytes of SRAM on              Seven ultra-fast rail-to-rail analog comparators

      instruction and data bus, with HW parity        •

      check (CCM)                                        with analog supply from 2.0 to 3.6 V

   –  Flexible memory controller (FSMC) for           •  Four operational amplifiers that can be used in

      static memories, with four Chip Select             PGA mode, all terminals accessible with

•  CRC calculation unit                                  analog supply from 2.4 to 3.6 V

•  Reset and supply management                        •  Up to 24 capacitive sensing channels supporting

   –  Power-on/Power-down reset (POR/PDR)                touchkey, linear and rotary touch sensors

   –  Programmable voltage detector (PVD)             •  Up to 14 timers:

   –  Low-power modes: Sleep, Stop and                   –               One 32-bit timer and two 16-bit timers with

      Standby                                                            up to four IC/OC/PWM or pulse counter

   –  VBAT supply for RTC and backup registers                           and quadrature (incremental) encoder input

•  Clock management                                      –               Three 16-bit 6-channel advanced-control

                                                                         timers, with up to six PWM channels,

   –  4 to 32 MHz crystal oscillator                                     deadtime generation and emergency stop

   –  32 kHz oscillator for RTC with calibration         –               One 16-bit timer with two IC/OCs, one

   –  Internal 8 MHz RC with x 16 PLL option                             OCN/PWM, deadtime generation and

   –  Internal 40 kHz oscillator                                         emergency stop

•  Up to 115 fast I/Os                                   –               Two 16-bit timers with IC/OC/OCN/PWM,

   –  All mappable on external interrupt vectors                         deadtime generation and emergency stop

   –  Several 5 V-tolerant                               –               Two watchdog timers (independent,

   Interconnect matrix                                                   window)

•                                                        –               One SysTick timer: 24-bit downcounter

•  12-channel DMA controller                             –               Two 16-bit basic timers to drive the DAC

•  Four ADCs 0.20 µs (up to 40 channels) with         •  Calendar RTC with Alarm, periodic wakeup

   selectable resolution of 12/10/8/6 bits, 0 to         from Stop/Standby

   3.6 V conversion range, separate analog            •  Communication interfaces

   supply from 2.0 to 3.6 V                              –               CAN interface (2.0B Active)

October 2016                                          DocID026415 Rev 5                                           1/173

This is information on a product in full production.                                                              www.st.com
                                                                           STM32F303xD STM32F303xE

–      Three I2C Fast mode plus (1 Mbit/s) with          –      USB 2.0 full-speed interface with LPM

       20 mA current sink, SMBus/PMBus,                         support

       wakeup from STOP                                  –      Infrared transmitter

–      Up to five USART/UARTs (ISO 7816               •  SWD, Cortex®-M4 with FPU ETM, JTAG

       interface, LIN, IrDA, modem control)           •  96-bit unique ID

–      Up to four SPIs, 4 to 16 programmable bit

       frames, two with multiplexed half/full duplex
       I2S interface

                         Table 1. Device summary

Reference                                             Part number

STM32F303xD           STM32F303RD, STM32F303VD, STM32F303ZD.

STM32F303xE           STM32F303RE, STM32F303VE, STM32F303ZE.

2/173                                        DocID026415 Rev 5
STM32F303xD STM32F303xE                                               Contents

Contents

1  Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2  Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

3  Functional overview        . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

   3.1    ARM® Cortex®-M4 core with FPU with embedded Flash and SRAM  . . . 16

   3.2    Memory protection unit (MPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

   3.3    Embedded Flash memory             ....................................                                                    16

   3.4    Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

   3.5    Boot modes     ...............................................                                                            17

   3.6    Cyclic redundancy check (CRC)           . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

   3.7    Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.7.1          Power supply schemes     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.7.2          Power supply supervisor  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.7.3          Voltage regulator  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.7.4          Low-power modes    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

   3.8    Interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

   3.9    Clocks and startup  ..........................................                                                            20

   3.10   General-purpose input/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . . 22

   3.11   Direct memory access (DMA)              . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

   3.12   Flexible static memory controller (FSMC)             . . . . . . . . . . . . . . . . . . . . . . . . 22

   3.13   Interrupts and events  ........................................                                                           23

          3.13.1         Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 23

   3.14   Fast analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

          3.14.1         Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          3.14.2         Internal voltage reference (VREFINT)  . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          3.14.3         VBAT battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          3.14.4         OPAMP reference voltage (VREFOPAMP)   . . . . . . . . . . . . . . . . . . . . . . 24

   3.15   Digital-to-analog converter (DAC)       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

   3.16   Operational amplifier (OPAMP)           ................................                                                  25

   3.17   Ultra-fast comparators (COMP)           ................................                                                  25

   3.18   Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

                              DocID026415 Rev 5                                     3/173

                                                                                                                                        5
Contents                                                     STM32F303xD STM32F303xE

                3.18.1  Advanced timers (TIM1, TIM8, TIM20)  . . . . . . . . . . . . . . . . . . . . . . . . . 26

                3.18.2  General-purpose timers (TIM2, TIM3, TIM4, TIM15, TIM16, TIM17)                            . . 26

                3.18.3  Basic timers (TIM6, TIM7)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

                3.18.4  Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

                3.18.5  Window watchdog (WWDG)     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

                3.18.6  SysTick timer   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

          3.19  Real-time clock (RTC) and backup registers   ......................                                                    28

          3.20  Inter-integrated circuit interface (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . .                       28

          3.21  Universal synchronous/asynchronous receiver transmitter (USART)                                   . . . 29

          3.22  Universal asynchronous receiver transmitter (UART)  ...............                                                    30

          3.23  Serial peripheral interface (SPI)/Inter-integrated sound interfaces (I2S)                         .                    30

          3.24  Controller area network (CAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

          3.25  Universal serial bus (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

          3.26  Infrared transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

          3.27  Touch sensing controller (TSC)     ................................                                                    32

          3.28  Development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

                3.28.1  Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 33

                3.28.2  Embedded Trace Macrocell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

4         Pinout and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

5         Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6         Electrical characteristics       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

          6.1   Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

                6.1.1   Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

                6.1.2   Typical values     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

                6.1.3   Typical curves     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

                6.1.4   Loading capacitor  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

                6.1.5   Pin input voltage  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

                6.1.6   Power supply scheme     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

                6.1.7   Current consumption measurement      . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

          6.2   Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

          6.3   Operating conditions    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

                6.3.1   General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

                6.3.2   Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 73

4/173                                 DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                                 Contents

        6.3.3            Embedded reset and power control block characteristics                          .  .  .  .  .  .  .  .  .  .  . 73

        6.3.4            Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  . 74

        6.3.5            Supply current characteristics   .....................                          .  .  .  .  .  .  .  .  .  .  . 74

        6.3.6            Wakeup time from low-power mode         ................                        .  .  .  .  .  .  .  .  .  .  . 87

        6.3.7            External clock source characteristics . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  . 88

        6.3.8            Internal clock source characteristics   ................                        .  .  .  .  .  .  .  .  .  .  . 92

        6.3.9            PLL characteristics    .............................                            .  .  .  .  .  .  .  .  .  .  . 93

        6.3.10           Memory characteristics  ..........................                              .  .  .  .  .  .  .  .  .  .  . 94

        6.3.11           FSMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  . 94

        6.3.12           EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  115

        6.3.13           Electrical sensitivity characteristics  .................                       .  .  .  .  .  .  .  .  .  .  116

        6.3.14           I/O current injection characteristics   .................                       .  .  .  .  .  .  .  .  .  .  117

        6.3.15           I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  118

        6.3.16           NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  123

        6.3.17           Timer characteristics   ............................                            .  .  .  .  .  .  .  .  .  .  124

        6.3.18           Communications interfaces       .......................                         .  .  .  .  .  .  .  .  .  .  125

        6.3.19           ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  132

        6.3.20           DAC electrical specifications . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  144

        6.3.21           Comparator characteristics      .......................                         .  .  .  .  .  .  .  .  .  .  146

        6.3.22           Operational amplifier characteristics   ................                        .  .  .  .  .  .  .  .  .  .  148

        6.3.23           Temperature sensor characteristics . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  150

        6.3.24           VBAT monitoring characteristics  ....................                           .  .  .  .  .  .  .  .  .  .  151

7  Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

   7.1  Package mechanical data                 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

   7.2  LQFP144 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

   7.3  UFBGA100 package information                 ..............................                                                    156

   7.4  LQFP100 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

   7.5  WLCSP100 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

   7.6  LQFP64 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

   7.7  Thermal characteristics  .....................................                                                                 168

        7.7.1            Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168

        7.7.2            Selecting the product temperature range  . . . . . . . . . . . . . . . . . . . . . . 168

8  Part numbering        . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

9  Revision history      . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

                         DocID026415 Rev 5                                                                                          5/173

                                                                                                                                             5
List of tables                                                 STM32F303xD STM32F303xE

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .2

Table 2.   STM32F303xD/E family device features and peripheral counts . . . . . . . . . . . .                                       .  .  .  .  .  .  .  .  .  13

Table 3.   External analog supply values for analog peripherals . . . . . . . . . . . . . . . . . . .                               .  .  .  .  .  .  .  .  .  18

Table 4.   STM32F303xD/E peripheral interconnect matrix . . . . . . . . . . . . . . . . . . . . . . .                               .  .  .  .  .  .  .  .  .  19

Table 5.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  26
           Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 6.   STM32F303xD/E I2C implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  .  .  29

Table 7.                                                                                                                            .  .  .  .  .  .  .  .  .  29

Table 8.   USART features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  30
           STM32F303xD/E SPI/I2S implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 9.                                                                                                                            .  .  .  .  .  .  .  .  .  31

Table 10.  Capacitive sensing GPIOs available on STM32F303xD/E devices . . . . . . . . .                                            .  .  .  .  .  .  .  .  .  32

Table 11.  Number of capacitive sensing channels available on

           STM32F303xD/E devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                  .  .  .  .  .  .  .  .  .  33

Table 12.  Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  .  .  40

Table 13.  STM32F303xD/E pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  41

Table 14.  STM32F303xD/E alternate function mapping . . . . . . . . . . . . . . . . . . . . . . . . . .                             .  .  .  .  .  .  .  .  .  53

Table 15.  Memory map, peripheral register boundary addresses . . . . . . . . . . . . . . . . . .                                   .  .  .  .  .  .  .  .  .  65

Table 16.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  70

Table 17.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  71

Table 18.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  71

Table 19.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  72

Table 20.  Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . . . . . .                              .  .  .  .  .  .  .  .  .  73

Table 21.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . .                                  .  .  .  .  .  .  .  .  .  73

Table 22.  Programmable voltage detector characteristics . . . . . . . . . . . . . . . . . . . . . . . .                            .  .  .  .  .  .  .  .  .  73

Table 23.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                      .  .  .  .  .  .  .  .  .  74

Table 24.  Internal reference voltage calibration values  ..........................                                                .  .  .  .  .  .  .  .  .  74

Table 25.  Typical and maximum current consumption from VDD supply at VDD = 3.6V . .                                                .  .  .  .  .  .  .  .  .  75

Table 26.  Typical and maximum current consumption from the VDDA supply . . . . . . . . .                                           .  .  .  .  .  .  .  .  .  76

Table 27.  Typical and maximum VDD consumption in Stop and Standby modes. . . . . . .                                               .  .  .  .  .  .  .  .  .  77

Table 28.  Typical and maximum VDDA consumption in Stop and Standby modes. . . . . .                                                .  .  .  .  .  .  .  .  .  78

Table 29.  Typical and maximum current consumption from VBAT supply. . . . . . . . . . . . .                                        .  .  .  .  .  .  .  .  .  78

Table 30.  Typical current consumption in Run mode, code with data processing running

                from Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  80

Table 31.  Typical current consumption in Sleep mode, code running from Flash or RAM                                                .  .  .  .  .  .  .  .  .  81

Table 32.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . .                         .  .  .  .  .  .  .  .  .  83

Table 33.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  .  .  .  .  .  .  .  .  85

Table 34.  Low-power mode wakeup timings  ..................................                                                        .  .  .  .  .  .  .  .  .  87

Table 35.  Wakeup time using USART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  87

Table 36.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  .  .  88

Table 37.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  .  .  89

Table 38.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  90

Table 39.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . .                           .  .  .  .  .  .  .  .  .  91

Table 40.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  92

Table 41.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  93

Table 42.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  93

Table 43.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  94

Table 44.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . .                            .  .  .  .  .  .  .  .  .  94

Table 45.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . . . . . .                                               .  .  .  .  .  .  .  .  .  96

Table 46.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read-NWAIT timings . . .                                                     .  .  .  .  .  .  .  .  .  96

6/173           DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                                        List of  tables

Table 47.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . . . . .                                        .  ......   . . . 97

Table 48.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write-NWAIT timings. .                                               .  ......   . . . 98

Table 49.  Asynchronous multiplexed PSRAM/NOR read-NWAIT timings . . . . . . . . . . .                                      .  ......   . . . 98

Table 50.  Asynchronous multiplexed PSRAM/NOR read timings. . . . . . . . . . . . . . . . . .                               .  ......   . . . 99

Table 51.  Asynchronous multiplexed PSRAM/NOR write timings . . . . . . . . . . . . . . . . .                               .  ......   . . 101

Table 52.  Asynchronous multiplexed PSRAM/NOR write-NWAIT timings . . . . . . . . . . .                                     .  ......   . . 101

Table 53.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . .                               .  ......   . . 102

Table 54.  Synchronous multiplexed PSRAM write timings        ......................                                        .  ......   . . 104

Table 55.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . .                                 .  ......   . . 105

Table 56.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . .                            .  ......   . . 107

Table 57.  Switching characteristics for PC Card/CF read and write cycles

           in attribute/common space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  ......   . . 108

Table 58.  Switching characteristics for PC Card/CF read and write cycles in I/O space                                      .  ......   . . 111

Table 59.  Switching characteristics for NAND Flash read cycles  .................                                          .  ......   . . 114

Table 60.  Switching characteristics for NAND Flash write cycles. . . . . . . . . . . . . . . . . .                         .  ......   . . 114

Table 61.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  ......   . . 115

Table 62.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  ......   . . 116

Table 63.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  ......   . . 116

Table 64.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  ......   . . 117

Table 65.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  ......   . . 117

Table 66.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  ......   . . 118

Table 67.  Output voltage characteristics  ....................................                                             .  ......   . . 121

Table 68.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  ......   . . 122

Table 69.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  ......   . . 123

Table 70.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  ......   . . 124

Table 71.  IWDG min/max timeout period at 40 kHz (LSI)  .......................                                             .  ......   . . 125

Table 72.  WWDG min-max timeout value @72 MHz (PCLK). . . . . . . . . . . . . . . . . . . . .                               .  ......   . . 125

Table 73.  I2C analog filter characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  ......   . . 126

Table 74.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  ......   . . 126
           I2S characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 75.                                                                                                                   .  ......   . . 129

Table 76.  USB startup time. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  ......   . . 131

Table 77.  USB DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ......   . . 131

Table 78.  USB: full-speed electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  ......   . . 131

Table 79.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  ......   . . 132

Table 80.  Maximum ADC RAIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  ......   . . 135

Table 81.  ADC accuracy - limited test conditions, 100-/144-pin packages   ..........                                       .  ......   . . 137

Table 82.  ADC accuracy, 100-pin/144-pin packages . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ......   . . 138

Table 83.  ADC accuracy - limited test conditions, 64-pin packages . . . . . . . . . . . . . . . .                          .  ......   . . 140

Table 84.  ADC accuracy, 64-pin packages   ..................................                                               .  ......   . . 141

Table 85.  ADC accuracy at 1MSPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ......   . . 143

Table 86.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  ......   . . 144

Table 87.  Comparator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  ......   . . 146

Table 88.  Operational amplifier characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  ......   . . 148

Table 89.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  ......   . . 150

Table 90.  Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  ......   . . 150

Table 91.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ......   . . 151

Table 92.  LQFP144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ......   . . 153

Table 93.  UFBGA100 package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ......   . . 156

Table 94.  UFBGA100 recommended PCB design rules (0.5 mm pitch BGA) . . . . . . . .                                         .  ......   . . 157

Table 95.  LQPF100 package mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  ......   . . 159

Table 96.  WLCSP100 package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ......   . . 163

Table 97.  WLCSP100 recommended PCB design rules (0.4 mm pitch) . . . . . . . . . . . .                                     .  ......   . . 164

                                           DocID026415 Rev 5                                                                            7/173

                                                                                                                                                  8
List of tables                                                                                  STM32F303xD    STM32F303xE

Table 98.   LQFP64 package mechanical data. . . . . . .        ...  ..  .  .  .  .  .  .  .  .  .............  . . . . . . . . . 165

Table 99.   Package thermal characteristics . . . . . . . . .  ...  ..  .  .  .  .  .  .  .  .  .............  . . . . . . . . . 168

Table 100.  Ordering information scheme . . . . . . . . . . .  ...  ..  .  .  .  .  .  .  .  .  .............  . . . . . . . . . 171

Table 101.  Document revision history  .............           ...  ..  .  .  .  .  .  .  .  .  .............  . . . . . . . . . 172

8/173                                  DocID026415             Rev  5
STM32F303xD STM32F303xE                                                                                                           List        of    figures

List of figures

Figure  1.   STM32F303xD/E block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  ....        .  .  .  .  . . 15

Figure  2.   STM32F303xD/E clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  ....        .  .  .  .  . . 21

Figure  3.   Infrared transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  ....        .  .  .  .  . . 32

Figure  4.   STM32F303xD/E LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  .  .  ....        .  .  .  .  . . 35

Figure  5.   STM32F303xD/E LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  ....        .  .  .  .  . . 36

Figure  6.   STM32F303xD/E LQFP144 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  ....        .  .  .  .  . . 37

Figure  7.   STM32F303xD/E WLCSP100 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . .                      .  .  .  ....        .  .  .  .  . . 38

Figure  8.   STM32F303xD/E UFBGA100 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . .                      .  .  .  ....        .  .  .  .  . . 39

Figure  9.   STM32F303xD/E memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  ....        .  .  .  .  . . 64

Figure  10.  Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  ....        .  .  .  .  . . 68

Figure  11.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  ....        .  .  .  .  . . 68

Figure  12.  Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  ....        .  .  .  .  . . 69

Figure  13.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . .                          .  .  .  ....        .  .  .  .  . . 70

Figure  14.  Typical VBAT current consumption (LSE and RTC ON/LSEDRV[1:0] 00’)                                           .  .  .  ....        .  .  .  .  . . 79

Figure  15.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . .                            .  .  .  ....        .  .  .  .  . . 88

Figure  16.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . .                           .  .  .  ....        .  .  .  .  . . 89

Figure  17.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  ....        .  .  .  .  . . 91

Figure  18.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . .                   .  .  .  ....        .  .  .  .  . . 92

Figure  19.  HSI oscillator accuracy characterization results for soldered parts . . . . .                               .  .  .  ....        .  .  .  .  . . 93

Figure  20.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . .                                          .  .  .  ....        .  .  .  .  . . 95

Figure  21.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . .                                         .  .  .  ....        .  .  .  .  . . 97

Figure  22.  Asynchronous multiplexed PSRAM/NOR read timings. . . . . . . . . . . . . . .                                .  .  .  ....        .  .  .  .  . . 99

Figure  23.  Asynchronous multiplexed PSRAM/NOR write timings . . . . . . . . . . . . . .                                .  .  .  ....        .  .  .  .  . 100

Figure  24.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . .                                .  .  .  ....        .  .  .  .  . 102

Figure  25.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . .                         .  .  .  ....        .  .  .  .  . 103

Figure  26.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . .                                  .  .  .  ....        .  .  .  .  . 105

Figure  27.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . .                             .  .  .  ....        .  .  .  .  . 106

Figure  28.  PC Card/CompactFlash controller waveforms for common memory

             read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  ....        ..    .  .  . 109

Figure  29.  PC Card/CompactFlash controller waveforms for common memory

             write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  ....        ..    .  .  . 109

Figure  30.  PC Card/CompactFlash controller waveforms for attribute memory

             read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  ....        ..    .  .  . 110

Figure  31.  PC Card/CompactFlash controller waveforms for attribute memory

             write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  ..    .  .  .  111

Figure  32.  PC Card/CompactFlash controller waveforms for I/O space read access                                         .  .  .  .  .  .  .  ..    .  .  .  112

Figure  33.  PC Card/CompactFlash controller waveforms for I/O space write access                                        .  .  .  .  .  .  .  ..    .  .  .  112

Figure  34.  NAND controller read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  ..    .  .  .  113

Figure  35.  NAND controller write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  ..    .  .  .  114

Figure  36.  TC and TTa I/O input characteristics - CMOS port . . . . . . . . . . . . . . . . . .                        .  .  .  .  .  .  .  ..    .  .  .  119

Figure  37.  TC and TTa I/O input characteristics - TTL port . . . . . . . . . . . . . . . . . . . .                     .  .  .  .  .  .  .  ..    .  .  .  120

Figure  38.  Five volt tolerant (FT and FTf) I/O input characteristics - CMOS port. . . .                                .  .  .  .  .  .  .  ..    .  .  .  120

Figure  39.  Five volt tolerant (FT and FTf) I/O input characteristics - TTL port . . . . . .                            .  .  .  .  .  .  .  ..    .  .  .  120

Figure  40.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  ..    .  .  .  123

Figure  41.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  .  .  .  .  .  .  ..    .  .  .  124

Figure  42.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  ..    .  .  .  127
             SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . .
Figure  43.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  ..    .  .  .  128

Figure  44.                                                                                                              .  .  .  .  .  .  .  ..    .  .  .  128

                         DocID026415 Rev 5                                                                                                                9/173

                                                                                                                                                                  10
List of  figures                                                                                STM32F303xD    STM32F303xE

Figure   45.  I2S slave timing diagram (Philips protocol)(1) . . . . . . . .        .  .  .  .  .............  . . . . . . . . . 130
              I2S master timing diagram (Philips protocol)(1) . . . . . . .
Figure   46.                                                                        .  .  .  .  .............  . . . . . . . . . 130

Figure   47.  USB timings: definition of data signal rise and fall time             .  .  .  .  .............  . . . . . . . . . 131

Figure   48.  ADC typical current consumption on VDDA pin . . . . . .               .  .  .  .  .............  . . . . . . . . . 134

Figure   49.  ADC typical current consumption on VREF+ pin . . . . .                .  .  .  .  .............  . . . . . . . . . 135

Figure   50.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .............  . . . . . . . . . 143

Figure   51.  Typical connection diagram using the ADC . . . . . . . . .            .  .  .  .  .............  . . . . . . . . . 144

Figure   52.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . .     .  .  .  .  .............  . . . . . . . . . 146

Figure   53.  OPAMP voltage noise versus frequency . . . . . . . . . . .            .  .  .  .  .............  . . . . . . . . . 150

Figure   54.  LQFP144 package outline . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .............  . . . . . . . . . 152

Figure   55.  Recommended footprint for the LQFP144 package . . .                   .  .  .  .  .............  . . . . . . . . . 154

Figure   56.  LQFP144 marking example (package top view) . . . . . .                .  .  .  .  .............  . . . . . . . . . 155

Figure   57.  UFBGA100 package outline . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .............  . . . . . . . . . 156

Figure   58.  Recommended footprint for the UFBGA100 package .                      .  .  .  .  .............  . . . . . . . . . 157

Figure   59.  UFBGA100 marking example (package top view) . . . .                   .  .  .  .  .............  . . . . . . . . . 158

Figure   60.  LQFP100 package outline . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .............  . . . . . . . . . 159

Figure   61.  Recommended footprint for the LQFP100 package . . .                   .  .  .  .  .............  . . . . . . . . . 160

Figure   62.  LQFP100 marking example (package top view) . . . . . .                .  .  .  .  .............  . . . . . . . . . 161

Figure   63.  WLCSP100 package outline . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .............  . . . . . . . . . 162

Figure   64.  Recommended footprint for the WLCSP100 package .                      .  .  .  .  .............  . . . . . . . . . 163

Figure   65.  WLCSP100 marking example (package top view) . . . .                   .  .  .  .  .............  . . . . . . . . . 164

Figure   66.  LQFP64 package outline . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .............  . . . . . . . . . 165

Figure   67.  Recommended footprint for the LQFP64 package . . . .                  .  .  .  .  .............  . . . . . . . . . 166

Figure   68.  LQFP64 marking example (package top view) . . . . . . .               .  .  .  .  .............  . . . . . . . . . 167

Figure   69.  LQFP100 PD max vs. TA  .......................                        .  .  .  .  .............  . . . . . . . . . 170

10/173                               DocID026415 Rev 5
STM32F303xD STM32F303xE                                       Introduction

1  Introduction

   This datasheet provides the ordering information and mechanical device characteristics of

   the STM32F303xD/E microcontrollers.

   This STM32F303xD/E datasheet should be read in conjunction with the reference manual of

   STM32F303xB/C/D/E, STM32F358xC and STM32F328x4/6/8 devices (RM0316) available

   on STMicroelectronics website at www.st.com.

   For information on the ARM® Cortex®-M4 core with FPU, refer to the following documents:

   •  Cortex® -M4 with FPU Technical Reference Manual, available from the www.arm.com

      website

   •  STM32F3 and STM32F4 Series Cortex® -M4 programming manual (PM0214)

      available on STMicroelectronics website at www.st.com.

                         DocID026415 Rev 5                                                    11/173

                                                                                                      67
Description                                             STM32F303xD STM32F303xE

2            Description

             The STM32F303xD/E family is based on the high-performance ARM® Cortex®-M4 32-bit

             RISC core with FPU operating at a frequency of 72 MHz, and embedding a floating point

             unit (FPU), a memory protection unit (MPU) and an embedded trace macrocell (ETM). The

             family incorporates high-speed embedded memories (512-Kbyte Flash memory, 80-Kbyte

             SRAM), a flexible memory controller (FSMC) for static memories (SRAM, PSRAM, NOR

             and NAND), and an extensive range of enhanced I/Os and peripherals connected to an

             AHB and two APB buses.

             The devices offer four fast 12-bit ADCs (5 Msps), seven comparators, four operational

             amplifiers, two DAC channels, a low-power RTC, up to five general-purpose 16-bit timers,

             one general-purpose 32-bit timer, and up,to three timers dedicated to motor control. They
             also feature standard and advanced communication interfaces: up to three I2Cs, up to four
             SPIs (two SPIs are with multiplexed full-duplex I2Ss), three USARTs, up to two UARTs, CAN
             and USB. To achieve audio class accuracy, the I2S peripherals can be clocked via an

             external PLL.

             The STM32F303xD/E family operates in the -40 to +85°C and -40 to +105°C temperature

             ranges from a 2.0 to 3.6 V power supply. A comprehensive set of power-saving mode allows

             the design of low-power applications.

             The STM32F303xD/E family offers devices in different packages ranging from 64 to

             144 pins.

             Depending on the device chosen, different sets of peripherals are included.

12/173                               DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                         Description

                Table 2. STM32F303xD/E      family device features and peripheral counts

                Peripheral                  STM32F303Rx        STM32F303Vx                 STM32F303Zx

Flash (Kbytes)                              384      512       384          512            384      512

SRAM (Kbytes) on data bus                                           64

CCM (Core Coupled Memory) RAM                                       16

(Kbytes)

FMC (flexible memory controller)                 NO                                YES

                   Advanced control         2 (16-bit)(1)                      3 (16-bit)

                   General purpose                             5 (16-bit)

                                                               1 (32-bit)

Timers             PWM channels (all)  (2)       31                 40                          40

                   Basic                                       2 (16-bit)

                   PWM channels

                   (except                       22                 28                          28

                   complementary)

                   SPI (I2S)(3)                                     4(2)

                   I2C                                              3

Communication      USART                                            3

interfaces         UART                                             2

                   CAN                                              1

                   USB                                              1

                   Normal I/Os                                 37 in WLCSP100,44 in

                   (TC, TTa)                     26            LQFP100 and                      45

GPIOs                                                          UFBGA100

                   5-volt tolerant                             42 in LQFP100

                   I/Os (FT, FTf)                25            40 in WLCSP100 and               70

                                                               UFBGA100

DMA channels                                                        12

Capacitive sensing channels                      18                                  24

                                                                    4

                                                               39 channels in

                                                 4             LQFP100-pin and                  4

12-bit ADCs                                 22 channels        UFBGA100                    40   channels

                                                               33 channels in

                                                               WLCSP100

12-bit DAC channels

Analog comparator

Operational amplifiers

CPU frequency                                                       72 MHz

Operating voltage                                              2.0 to 3.6 V

                                            DocID026415 Rev 5                                       13/173

                                                                                                             67
Description                                                                                     STM32F303xD STM32F303xE

        Table 2. STM32F303xD/E family device features and peripheral counts (continued)

             Peripheral  STM32F303Rx                              STM32F303Vx                           STM32F303Zx

Operating temperature    Ambient operating temperature: - 40 to 85 °C / - 40 to 105 °C

                                                                  Junction temperature: - 40 to 125 °C

                                                                  LQFP100

Packages                                                  LQFP64  WLCSP100                              LQFP144

                                                                  UFBGA100

1.  TIM1 and TIM8 are the two available advanced timers.

2.  This total number considers also the PWMs generated on the complementary output channels.

3.  The SPI interfaces works in an exclusive way in either the SPI mode or the I2S audio mode.

14/173                   DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                                                                                         Description

                                                Figure                   1. STM32F303xD/E block diagram

                                                                                                                                                                     &/.1(>@$>@'^@

                                                                                                                                                                     12(11:(11%/>@

                                                                               )0&65$0365$0                                                                    6'&/.(>@6'1(>@

                                                                                    3&&DUG&RPSDFW                                                                  6'1:(1/15$61&$6

                                         (70                                                           )ODVK                                                       1$'9

                         73,8        7UDFH                                         1251$1')ODVK                                          #9'',2                   1:$,71,25'15(*&'

    75$'(&/.             6:-7$*          7ULJ                                                                              9''            3RZHU                    ,171

    75$&('>@                                                                2%/                                                          9ROWDJHUHJ             9'',2  WR9

    DV$)                038)38                                                    )ODVK  LQWHUIDFH                                       9WR9            966

    -7567                                       ,EXV                                                   .%)/$6+

    -7',                 &RUWH[0&38                        %XV0DWUL[                                ELWV                              #9''$

    -7&.6:&/.                                  'EXV                                                                            325         6XSSO\

    -7066:',2           )PD[0+]                                                                                                       6XSHUYLVLRQ

    -7'2                                                                            .%&&05$0                           5HVHW                                    15(6(7

    $V$)                                       6\VWHP                                                                            ,QW      3253'5                 9''$

                         19,&                                                  .%65$0                           #9''$                   39'                      966$

                               *3'0$                                                                             5&+60+]               #9'',2

                               FKDQQHOV                                                                          5&/6

                                                                                                                    3//                     ;7$/26&                 26&B,1

                               *3'0$                                                                                                      0+]                26&B287

                               FKDQQHOV                                                                                                  ,QG:'*.

                         7HPSVHQVRU                                                                              $+%3&/.                  6WDQGE\

                         ELW$'&                                                                               $3%3&/.                 LQWHUIDFH                9%$7   9WR9

                         ELW$'&     ,)                                                                        $3%3&/.                 #96:

                                                                                            5HVHW                +&/.                                              26&B,1

    95()                                              $+%                                           FORFN      )&/.                     ;7$/N+]               26&B287

    95()                                                                                              FRQWURO     86$57&/.                            %DFNXS

                         ELW$'&                                                                               ,&&/.                   57&        5HJ                $17,7$03

                         ELW$'&     ,)                                                                        $'&6$5                  $:8         %\WH

                                                                                                                   &/.                         %DFNXS

                                                                                                                                                       LQWHUIDFH

    3$>@             *3,23257$                                                                   &5&                                             7,0(5       &KDQQHOV(75DV$)

                                                                                                                                             ELW3:0

    3%>@             *3,23257%

                                                                                                                                                       7,0(5       &KDQQHOV(75DV$)

    3&>@             *3,23257&

    3'>@             *3,23257'                                                                                                                   7,0(5       &KDQQHOV(75DV$)

    3(>@             *3,23257(                                     $+%                                                   0+]                              026,6'0,62H[WB6'

                                                                                                                                                       63,,6      6&.&.166:60&/.DV$)

    3)>@              *3,23257)

                                                                                                                                                       63,,6      026,6'0,62H[WB6'

    3*>@              *3,23257*                                                                                            $3%)PD[                           6&.&.166:60&/.DV$)

                         *3,23257+                                                                                                                   86$57        5;7;&76576DV$)

    3+>@

    ;;*URXSVRI  7RXFK6HQVLQJ                                                                                                                86$57        5;7;&76576DV$)

    FKDQQHOVDV       &RQWUROOHU

    $)                                                                                                                                                 8$57         5;7;DV$)

                                                                         $+%  $+%                                                                    8$57         5;7;DV$)

                                                                         $3%  $3%

                                                                                                                                                       ,&          6&/6'$60%$DV$)

    ;;                  (;7,7:.83

    $)                                                                                                                                                 ,&          6&/6'$60%$DV$)

&KDQQHOV&RPS                                                                  :LQ:$7&+'2*

&KDQQHO%5.DV$)       7,0(5                                                                                                                      ,&          6&/6'$60%$DV$)

&KDQQHO&RPS       7,0(5                                                   86%65$0%                                                E[&$1            &$17;&$15;

&KDQQHO%5.DV$)                                                                                                                          %65$0

&KDQQHO&RPS       7,0(5                                                                                                           86%)6               86%B'386%B'0

&KDQQHO%5.DV$)                                      0+]                                        7,0(5                                                        '$&B&+DV$)

    &KDQQHOV                                                                                                                            ,) ELW'$&

    &RPSFKDQQHOV    7,0(53:0                                                                 7,0(5

    (75%5.DV$)                                                                                                                                     #9''$         '$&B&+DV$)

    &KDQQHOV                                        $3%IPD[

    &RPSFKDQQHOV    7,0(53:0

    (75%5.DV$)                                                                                                                                     #9''$

    &KDQQHOV         7,0(53:0                                                                                                                              ,1[[

    &RPSFKDQQHOV                                                                                                                       ,17(5)$&(  2S$PS        287[[

    (75%5.DV$)                                                             6<6&)*&7/                                                              2S$PS        ,1[[

    026,0,62         63,                                                                                                                                        287[[

    6&.166DV$)                                                                                      #9''$                                           2S$PS        ,1[[

    026,0,62                                                                                                                                                     287[[
                                                                                                                                                                     ,1[[
                         63,                                                       *3&RPSDUDWRU                                                    2S$PS
    6&.166DV$)
                                                                               *3&RPSDUDWRU                                                                      287[[

5;7;&76576       86$57                                                *3&RPSDUDWRU

    6PDUW&DUGDV$)

                                                                               ;[,QV287VDV$)                                                                                       06Y9

1.  AF: alternate        function on I/O pins.

                                                                               DocID026415 Rev 5                                                                                             15/173

                                                                                                                                                                                                       67
Functional  overview                                        STM32F303xD STM32F303xE

3           Functional overview

3.1         ARM® Cortex®-M4 core with FPU with embedded Flash and

            SRAM

            The ARM® Cortex®-M4 processor with FPU is the latest generation of ARM processors for

            embedded systems. It was developed to provide a low-cost platform that meets the needs of

            MCU implementation, with a reduced pin count and low-power consumption, while

            delivering outstanding computational performance and an advanced response to interrupts.

            The ARM® Cortex®-M4 32-bit RISC processor with FPU features exceptional code-

            efficiency, delivering the high-performance expected from an ARM core in the memory size

            usually associated with 8- and 16-bit devices.

            The processor supports a set of DSP instructions which allows efficient signal processing

            and complex algorithm execution.

            Its single precision FPU speeds up software development by using metalanguage

            development tools, while avoiding saturation.

            With its embedded ARM core, the STM32F303xD/E family is compatible with all ARM tools

            and software.

            Figure 1 shows the general block diagram of the STM32F303xD/E family devices.

3.2         Memory protection unit (MPU)

            The memory protection unit (MPU) is used to separate the processing of tasks from the data

            protection. The MPU manage up to 8 protection areas that are further divided up into 8

            subareas. The protection area sizes are between 32 bytes and the whole 4 gigabytes of

            addressable memory.

            The memory protection unit is especially helpful for applications where some critical or

            certified code has to be protected against the misbehavior of other tasks. It is usually

            managed by an RTOS (real-time operating system). If a program accesses a memory

            location that is prohibited by the MPU, the RTOS detects it and takes action. In an RTOS

            environment, the kernel dynamically updates the MPU area setting, based on the process to

            be executed.

            The MPU is optional and can be bypassed for applications that do not need it.

3.3         Embedded Flash memory

            All STM32F303xD/E devices feature 384/512 Kbyte of embedded Flash memory available

            for storing programs and data. The Flash memory access time is adjusted to the CPU clock

            frequency (0 wait state from 0 to 24 MHz, 1 wait state from 24 to 48 MHz and 2 wait states

            above).

16/173                           DocID026415 Rev 5
STM32F303xD STM32F303xE                                 Functional overview

3.4  Embedded SRAM

     STM32F303xD/E devices feature 80 Kbytes of embedded SRAM with hardware parity

     check. The memory can be accessed in read/write at CPU clock speed with 0 wait states,

     allowing the CPU to achieve 90 Dhrystone MIPS at 72 MHz (when running code from the

     CCM (Core Coupled Memory) RAM).

     •  16 Kbytes of CCM SRAM mapped on both instruction and data bus, used to execute

        critical routines or to access data (parity check on all of CCM SRAM).

     •  64 Kbytes of SRAM mapped on the data bus (parity check on first 32 Kbytes of SRAM).

3.5  Boot modes

     At startup, Boot0 pin and Boot1 option bit are used to select one of three boot options:

     •  Boot from user Flash

     •  Boot from system memory

     •  Boot from embedded SRAM

     The boot loader is located in the system memory. It is used to reprogram the Flash memory

     by using USART1 (PA9/PA10), USART2 (PA2/PA3) or USB (PA11/PA12) through DFU

     (device firmware upgrade).

3.6  Cyclic redundancy check (CRC)

     The CRC (cyclic redundancy check) calculation unit is used to get a CRC code using a

     configurable generator polynomial value and size.

     Among other applications, CRC-based techniques are used to verify data transmission or

     storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of

     verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of

     the software during runtime, to be compared with a reference signature generated at

     linktime and stored at a given memory location.

                                 DocID026415 Rev 5                                             17/173

                                                                                                       67
Functional  overview                                                    STM32F303xD STM32F303xE

3.7         Power management

3.7.1       Power supply schemes

            •  VSS, VDD = 2.0 to 3.6 V: external power supply for I/Os and the internal regulator. It is

               provided externally through VDD pins.

            •  VSSA, VDDA = 2.0 to 3.6 V: external analog power supply for ADC, DAC, comparators,

               operational amplifier, reset blocks, RCs and PLL. The minimum voltage to be applied to

               VDDA differs from one analog peripheral to another. Table 3 provides the summary of
               the VDDA ranges for analog peripherals. The VDDA voltage level must always be greater
               than or equal to the VDD voltage level and must be provided first.

                      Table 3. External analog supply values for analog peripherals

                      Analog peripheral  Minimum VDDA supply                       Maximum VDDA supply

               ADC/COMP                               2.0 V                        3.6 V

               DAC/OPAMP                              2.4 V                        3.6 V

            •  VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and

               backup registers (through power switch) when VDD is not present.

3.7.2       Power supply supervisor

            The device has an integrated power-on reset (POR) and power-down reset (PDR) circuits.

            They are always active, and ensure proper operation above a threshold of 2 V. The device

            remains in reset mode when the monitored supply voltage is below a specified threshold,

            VPOR/PDR, without the need for an external reset circuit.

            •  The POR monitors only the VDD supply voltage. During the startup phase it is required

               that VDDA should arrive first and be greater than or equal to VDD.

            •  The PDR monitors both the VDD and VDDA supply voltages, however the VDDA power

               supply supervisor can be disabled (by programming a dedicated Option bit) to reduce

               the power consumption if the application design ensures that VDDA is higher than or
               equal to VDD.

            The device features an embedded programmable voltage detector (PVD) that monitors the

            VDD power supply and compares it to the VPVD threshold. An interrupt can be generated
            when VDD drops below the VPVD threshold and/or when VDD is higher than the VPVD
            threshold. The interrupt service routine can then generate a warning message and/or put

            the MCU into a safe state. The PVD is enabled by software.

3.7.3       Voltage regulator

            The regulator has three operation modes: main (MR), low power (LPR), and power-down.

            •  The MR mode is used in the nominal regulation mode (Run)

            •  The LPR mode is used in Stop mode.

            •  The power-down mode is used in Standby mode: the regulator output is in high

               impedance, and the kernel circuitry is powered down thus inducing zero consumption.

            The voltage regulator is always enabled after reset. It is disabled in Standby mode.

18/173                                   DocID026415 Rev 5
STM32F303xD STM32F303xE                                                         Functional overview

3.7.4  Low-power modes

       The STM32F303xD/E supports three low-power modes to achieve the best compromise

       between low power consumption, short startup time and available wakeup sources:

       •  Sleep mode

          In Sleep mode, only the CPU is stopped. All peripherals continue to operate and wake

          up the CPU when an interrupt/event occurs.

       •  Stop mode

          Stop mode achieves the lowest power consumption while retaining the content of

          SRAM and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC

          and the HSE crystal oscillators are disabled. The voltage regulator can also be put

          either in normal or in low-power mode.

          The device can be woken up from Stop mode by any of the EXTI line. The EXTI line

          source can be one of the 16 external lines, the PVD output, the USB wakeup, the RTC

          alarm, COMPx, I2Cx or U(S)ARTx.

       •  Standby mode

          The Standby mode is used to achieve the lowest power consumption. The internal

          voltage regulator is switched off so that the entire 1.8 V domain is powered off. The

          PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering

          Standby mode, SRAM and register contents are lost except for registers in the Backup

          domain and Standby circuitry.

          The device exits Standby mode when an external reset (NRST pin), an IWDG reset, a

          rising edge on the WKUP pin or an RTC alarm occurs.

Note:  The RTC, the IWDG and the corresponding clock sources are not stopped by entering Stop

       or Standby mode.

3.8    Interconnect matrix

       Several peripherals have direct connections between them. This allows autonomous

       communication between peripherals, saving CPU resources thus power supply

       consumption. In addition, these hardware connections allow fast and predictable latency.

                        Table   4. STM32F303xD/E    peripheral interconnect matrix

          Interconnect  source        Interconnect             Interconnect action

                                      destination

                                TIMx                Timers synchronization or chaining

                                ADCx                Conversion triggers

       TIMx                     DAC1

                                DMA                 Memory to memory transfer trigger

                                Compx               Comparator output blanking

       COMPx                    TIMx                Timer input: OCREF_CLR input, input  capture

       ADCx                     TIMx                Timer triggered by analog watchdog

                                       DocID026415 Rev 5                                         19/173

                                                                                                         67
Functional  overview                                                              STM32F303xD STM32F303xE

                      Table 4. STM32F303xD/E peripheral interconnect matrix (continued)

            Interconnect source          Interconnect                             Interconnect action

                                         destination

            GPIO

            RTCCLK                 TIM16                         Clock source used as input channel for HSI  and

            HSE/32                                               LSI calibration

            MC0

            CSS

            CPU (hard fault)       TIM1, TIM8, TIM20             Timer break

            COMPx                  TIM15, 16, 17

            GPIO

                                   TIMx                          External trigger, timer break

            GPIO                   ADCx                          Conversion external trigger

                                   DAC1

            DAC1                   COMPx                         Comparator inverting input

Note:       For more details about the interconnect actions, refer to the corresponding sections in the

            STM32F303xD/Ereference manual (RM0316).

3.9         Clocks and startup

            System clock selection is performed on startup, however the internal RC 8 MHz oscillator is

            selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in

            which case it is monitored for failure. If failure is detected, the system automatically switches

            back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full

            interrupt management of the PLL clock entry is available when necessary (for example with

            failure of an indirectly used external oscillator).

            Several prescalers allow to configure the AHB frequency, the high speed APB (APB2) and

            the low speed APB (APB1) domains. The maximum frequency of the AHB and the high

            speed APB domains is 72 MHz, while the maximum allowed frequency of the low speed

            APB domain is 36 MHz.

20/173                                    DocID026415 Rev 5
STM32F303xD  STM32F303xE                                                                                         Functional overview

                                 Figure        2.  STM32F303xD/E clock                    tree

                                                                                          )/,7)&/.

                                                                                          WR)ODVKSURJUDPPLQJLQWHUIDFH

                                                                       +6,

                                                               6<6&/.                                            WR,&[ [  

                                                               ,665&

                                                   6<6&/.

                                                   ([WFORFN             WR,6[ [     

,6B&.,1

                                                                                  86%

                                                                       SUHVFDOHU                            86%&/.WR86%LQWHUIDFH

             0+]       +6,                                                    

             +6,5&                                                                                         WR)0&

                                                               +&/.                                         WR$+%EXVFRUHPHPRU\DQG

                                                                                                            '0$

             3//65&                           6:                                                         WR&RUWH[V\VWHPWLPHU

                         3//08/          +6,                                                               )+&/.&RUWH[IUHHUXQQLQJFORFN

                     3//       3//&/.         $+$%+%     $3%                      3&/.
                                                   SUHVFDOHU
                   [[                                SUHVFDOHU                                   WR$3%SHULSKHUDOV
                                    +6(
                          «[                       

             35(',9                                                               ,I $3%SUHVFDOHU               WR7,0

                                          &66                                              [HOVH[

                                                                                       3/&/.

                                                                                       6<6&/.                       WR8 6 $57[ [     

26&B287                                                                                   +6,

             0+]                                                                    /6(

26&B,1       +6(26&                                                                                               WR7,0

                                                                   $3%                  3&/.             WR$3%SHULSKHUDOV

                                                               SUHVFDOHU

26&B,1                         57&&/.                     

             /6(26&                               WR57&

26&B287    N+]   /6(                                                          ,I $3%SUHVFDOHU

                            57&6(/>@                                                    [HOVH[

                                                                                          3&/.

             /6,5&           /6,        ,:'*&/.                                      6<6&/.

             N+]                       WR,:'*                                         +6,                    WR86$57

                                                                                          /6(

             0&2SUHVFDOHU            3//&/.

                                 +6,                                                   [                     7,0
                                          /6,
0&2          
                                          +6(

                                          6<6&/.                       $'&

                          0&2                                        SUHVFDOHU                                  WR$'&[\

                                                                                                            [\  

                                                               $'&SUHVFDOHU

                                                               

                                                               

                                                                                                                                    069

                                                   DocID026415 Rev 5                                                                   21/173

                                                                                                                                               67
Functional  overview                                                     STM32F303xD STM32F303xE

3.10        General-purpose input/outputs (GPIOs)

            Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as

            input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the

            GPIO pins are shared with digital or analog alternate functions. All GPIOs are high current

            capable except for analog inputs.

            The I/Os alternate function configuration can be locked if needed following a specific

            sequence to avoid spurious writing to the I/Os registers.

            Fast I/O handling allows I/O toggling up to 36 MHz.

3.11        Direct memory access (DMA)

            The flexible general-purpose DMA is able to manage memory-to-memory, peripheral-to-

            memory and memory-to-peripheral transfers. The DMA controller supports circular buffer

            management, avoiding the generation of interrupts when the controller reaches the end of

            the buffer.

            Each of the 12 DMA channels is connected to dedicated hardware DMA requests, with

            software trigger support for each channel. Configuration is done by software and transfer

            sizes between source and destination are independent.

            The DMA is used with the main peripherals: SPI, I2C, USART, general-purpose timers, DAC

            and ADC.

3.12        Flexible static memory controller (FSMC)

            The flexible static memory controller (FSMC) includes two memory controllers:

            •    The NOR/PSRAM memory controller,

            •    The NAND/PC Card memory controller.

            This memory controller is also named Flexible memory controller (FMC).

            The  main features of the FMC controller are the following:

            •    Interface with static-memory mapped devices including:

                 –       Static random access memory (SRAM),

                 –       NOR Flash memory/OneNAND Flash memory,

                 –       PSRAM (four memory banks),

                 –       NAND Flash memory with ECC hardware to check up  to  8  Kbyte     of  data,

                 –       16-bit PC Card compatible devices.

            •    8-,16-bit data bus width,

            •    Independent Chip Select control for each memory bank,

            •    Independent configuration for each memory bank,

            •    Write FIFO,

            •    LCD parallel interface.

            The FMC can be configured to interface seamlessly with most graphic LCD controllers. It

            supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to

            specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost

22/173                                      DocID026415 Rev 5
STM32F303xD STM32F303xE                                                             Functional overview

        effective graphic applications using LCD modules with embedded controllers or high

        performance solutions using external controllers with dedicated acceleration.

3.13    Interrupts and events

3.13.1  Nested vectored interrupt controller (NVIC)

        The STM32F303xD/E devices embed a nested vectored interrupt controller (NVIC) able to

        handle up to 73 maskable interrupt channels and 16 priority levels.

        The NVIC benefits are the following:

        •  Closely coupled NVIC gives low latency interrupt processing

        •  Interrupt entry vector table address passed directly to the core

        •  Closely coupled NVIC core interface

        •  Allows early processing of interrupts

        •  Processing of late arriving higher priority interrupts

        •  Support for tail chaining

        •  Processor state automatically saved

        •  Interrupt entry restored on interrupt exit with no instruction overhead

        The NVIC hardware block provides flexible interrupt management features with minimal

        interrupt latency.

3.14    Fast analog-to-digital converter (ADC)

        Four fast analog-to-digital converters 5 MSPS, with selectable resolution between 12 and 6

        bit, are embedded in the STM32F303xD/E family devices. The ADCs have up to 40 external

        channels. Some of the external channels are shared between ADC1&2 and between

        ADC3&4. The ADCs can perform conversions in single-shot or scan modes. In scan mode,

        automatic conversion is performed on a selected group of analog inputs.

        The ADCs have also internal channels: Temperature sensor connected to ADC1 channel

        16, VBAT/2 connected to ADC1 channel 17, Voltage reference VREFINT connected to the 4

        ADCs channel 18, VREFOPAMP1 connected to ADC1 channel 15, VREFOPAMP2

        connected to ADC2 channel 17, VREFOPAMP3 connected to ADC3 channel 17 and

        VREFOPAMP4 connected to ADC4 channel 17.

        Additional logic functions embedded in the ADC interface allow:

        •  Simultaneous sample and hold

        •  Interleaved sample and hold

        •  Single-shunt phase current reading techniques.

        The ADC can be served by the DMA controller.

        Three analog watchdogs are available per ADC.

        The analog watchdog feature allows very precise monitoring of the converted voltage of

        one, some or all selected channels. An interrupt is generated when the converted voltage is

        outside the programmed thresholds.

                                      DocID026415 Rev 5                                         23/173

                                                                                                         67
Functional  overview                                                         STM32F303xD STM32F303xE

            The events generated by the general-purpose timers and the advanced-control timers

            (TIM1, TIM8 and TIM20) can be internally connected to the ADC start trigger and injection

            trigger, respectively, to allow the application to synchronize A/D conversion and timers.

3.14.1      Temperature sensor

            The temperature sensor (TS) generates a voltage VSENSE that varies linearly with
            temperature.

            The temperature sensor is internally connected to the ADC1_IN16 input channel which is

            used to convert the sensor output voltage into a digital value.

            The sensor provides good linearity but it has to be calibrated to obtain good overall

            accuracy of the temperature measurement. As the offset of the temperature sensor varies

            from chip to chip due to process variation, the uncalibrated internal temperature sensor is

            suitable for applications that detect temperature changes only.

            To improve the accuracy of the temperature sensor measurement, each device is

            individually factory-calibrated by ST. The temperature sensor factory calibration data are

            stored by ST in the system memory area, accessible in read-only mode.

3.14.2      Internal voltage reference (VREFINT)

            The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
            ADC and Comparators. VREFINT is internally connected to the ADCx_IN18, x=1...4 input
            channel. The precise voltage of VREFINT is individually measured for each part by ST during
            production test and stored in the system memory area. It is accessible in read-only mode.

3.14.3      VBAT battery voltage monitoring

            This embedded hardware feature allows the application to measure the VBAT battery voltage
            using the internal ADC channel ADC1_IN17. As the VBAT voltage may be higher than VDDA,
            and thus outside the ADC input range, the VBAT pin is internally connected to a bridge
            divider by 2. As a consequence, the converted digital value is half the VBAT voltage.

3.14.4      OPAMP reference voltage (VREFOPAMP)

            Every OPAMP reference voltage can be measured using a corresponding ADC internal

            channel: VREFOPAMP1 connected to ADC1 channel 15, VREFOPAMP2 connected to

            ADC2 channel 17, VREFOPAMP3 connected to ADC3 channel 17 and VREFOPAMP4

            connected to ADC4 channel 17.

3.15        Digital-to-analog converter (DAC)

            Two 12-bit buffered DAC channels can be used to convert digital signals into analog voltage

            signal outputs. The chosen design structure is composed of integrated resistor strings and

            an amplifier in inverting configuration.

            This digital interface supports the following features:

            •  Two DAC output channels

            •  8-bit or 10-bit monotonic output

24/173                                  DocID026415 Rev 5
STM32F303xD  STM32F303xE                                                Functional overview

      •      Left or right data alignment in 12-bit mode

      •      Synchronized update capability

      •      Noise-wave generation

      •      Triangular-wave generation

      •      Dual DAC channel independent or simultaneous  conversions

      •      DMA capability (for each channel)

      •      External triggers for conversion

      •      Input voltage reference VREF+

3.16  Operational amplifier (OPAMP)

      The STM32F303xD/E embed four operational amplifiers with external or internal follower

      routing and PGA capability (or even amplifier and filter capability with external components).

      When an operational amplifier is selected, an external ADC channel is used to enable

      output measurement.

      The operational amplifier features:

      •      8.2 MHz bandwidth

      •      0.5 mA output capability

      •      Rail-to-rail input/output

      •      In PGA mode, the gain is programmed to be 2, 4, 8 or 16.

3.17  Ultra-fast comparators (COMP)

      The STM32F303xD/E devices embed seven ultra-fast rail-to-rail comparators with

      programmable reference voltage (internal or external) and selectable output polarity.

      The reference voltage can be one of the following:

      •      External I/O

      •      DAC output pin

      •      Internal reference voltage or submultiple (1/4, 1/2, 3/4). Refer to Table 23: Embedded

             internal reference voltage for the value and precision of the internal reference voltage.

      All comparators can wake up from STOP mode, generate interrupts and breaks for the

      timers.

3.18  Timers and watchdogs

      The STM32F303xD/E include three advanced control timers, up to six general-purpose

      timers, two basic timers, two watchdog timers and one SysTick timer. The table below

      compares the features of the advanced control, general purpose and basic timers.

                                        DocID026415 Rev 5                                     25/173

                                                                                                        67
Functional  overview                                                     STM32F303xD STM32F303xE

                               Table    5. Timer feature comparison

                            Counter     Counter    Prescaler        DMA       Capture/  Complementary

Timer type     Timer        resolution  type       factor           request   compare   outputs

                                                                 generation   channels

               TIM1, TIM8,              Up, Down,  Any integer

Advanced       TIM20          16-bit    Up/Down    between 1        Yes       4                   Yes

                                                   and 65536

General-                                Up, Down,  Any integer

purpose        TIM2           32-bit    Up/Down    between 1        Yes       4                   No

                                                   and 65536

General-                                Up, Down,  Any integer

purpose        TIM3, TIM4     16-bit    Up/Down    between 1        Yes       4                   No

                                                   and 65536

General-                                           Any integer

purpose        TIM15          16-bit    Up         between 1        Yes       2                   1

                                                   and 65536

General-                                           Any integer

purpose     TIM16, TIM17      16-bit    Up         between 1        Yes       1                   1

                                                   and 65536

               TIM6,                               Any integer

Basic          TIM7           16-bit    Up         between 1        Yes       0                   No

                                                   and 65536

Note:       TIM1/8/20/2/3/4/15/16/17 can have PLL as clock source, and therefore can be clocked at

            144 MHz.

3.18.1      Advanced timers (TIM1, TIM8, TIM20)

            The advanced-control timers (TIM1, TIM8, TIM20) can each be seen as a three-phase

            PWM multiplexed on six channels. They have complementary PWM outputs with

            programmable inserted dead-times. They can also be seen as complete general-purpose

            timers. The four independent channels can be used for:

            •  Input capture

            •  Output compare

            •  PWM generation (edge or center-aligned modes) with full modulation capability (0-

               100%)

            •  One-pulse mode output

            In debug mode, the advanced-control timer counter can be frozen and the PWM outputs

            disabled to turn off any power switches driven by these outputs.

            Many features are shared with those of the general-purpose TIM timers (described in

            Section 3.18.2) using the same architecture, so the advanced-control timers can work

            together with the TIM timers via the Timer Link feature for synchronization or event chaining.

3.18.2      General-purpose timers (TIM2, TIM3, TIM4, TIM15, TIM16, TIM17)

            There are up to six synchronizable general-purpose timers embedded in the

            STM32F303xD/E (see Table 5 for differences). Each general-purpose timer can be used to

            generate PWM outputs, or act as a simple time base.

26/173                                  DocID026415 Rev 5
STM32F303xD STM32F303xE                                                        Functional overview

        •  TIM2, 3, and TIM4

           These are full-featured general-purpose timers:

           –   TIM2 has a 32-bit auto-reload up/downcounter and 32-bit prescaler

           –   TIM3 and 4 have 16-bit auto-reload up/downcounters and 16-bit prescalers.

           These timers all feature 4 independent channels for input capture/output compare,

           PWM or one-pulse mode output. They can work together, or with the other general-

           purpose timers via the Timer Link feature for synchronization or event chaining.

           The counters can be frozen in debug mode.

           All have independent DMA request generation and support quadrature encoders.

        •  TIM15, 16 and 17

           These three timers general-purpose timers with mid-range features:

           They have 16-bit auto-reload upcounters and 16-bit prescalers.

           –   TIM15 has 2 channels and 1 complementary channel

           –   TIM16 and TIM17 have 1 channel and 1 complementary channel

           All channels can be used for input capture/output compare, PWM or one-pulse mode

           output.

           The timers can work together via the Timer Link feature for synchronization or event

           chaining. The timers have independent DMA request generation.

           The counters can be frozen in debug mode.

3.18.3  Basic timers (TIM6, TIM7)

        These timers are mainly used for DAC trigger generation. They can also be used as a

        generic 16-bit time base.

3.18.4  Independent watchdog (IWDG)

        The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is

        clocked from an independent 40 kHz internal RC and as it operates independently from the

        main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog

        to reset the device when a problem occurs, or as a free running timer for application timeout

        management. It is hardware or software configurable through the option bytes. The counter

        can be frozen in debug mode.

3.18.5  Window watchdog (WWDG)

        The window watchdog is based on a 7-bit downcounter that can be set as free running. It is

        used as a watchdog to reset the device when a problem occurs. It is clocked from the main

        clock. It has an early warning interrupt capability and the counter can be frozen in debug

        mode.

                                      DocID026415 Rev 5                                             27/173

                                                                                                            67
Functional  overview                                                     STM32F303xD STM32F303xE

3.18.6      SysTick timer

            This timer is dedicated to real-time operating systems, but could also be used as a standard

            down counter. It features:

            •    A 24-bit down counter

            •    Autoreload capability

            •    Maskable system interrupt generation when the counter reaches 0.

            •    Programmable clock source

3.19        Real-time clock (RTC) and backup registers

            The RTC and the 16 backup registers are supplied through a switch that takes power from

            either the VDD supply when present or the VBAT pin. The backup registers are sixteen 32-bit
            registers used to store 64 bytes of user application data when VDD power is not present.

            They are not reset by a system or power reset, or when the device wakes up from Standby

            mode.

            The  RTC is an independent BCD timer/counter. It supports the following features:

            •    Calendar with subsecond, seconds, minutes, hours (12 or 24 format), week day, date,

                 month, year, in BCD (binary-coded decimal) format.

            •    Reference clock detection: a more precise second source clock (50 or 60 Hz) can be

                 used to enhance the calendar precision.

            •    Automatic correction for 28, 29 (leap year), 30 and 31 days of the month.

            •    Two programmable alarms with wake up from Stop and Standby mode capability.

            •    On-the-fly correction from 1 to 32767 RTC clock pulses. This can be used to

                 synchronize it with a master clock.

            •    Digital calibration circuit with 1 ppm resolution, to compensate for quartz crystal

                 inaccuracy.

            •    Three anti-tamper detection pins with programmable filter. The MCU can be woken up

                 from Stop and Standby modes on tamper event detection.

            •    Timestamp feature which can be used to save the calendar content. This function can

                 be triggered by an event on the timestamp pin, or by a tamper event. The MCU can be

                 woken up from Stop and Standby modes on timestamp event detection.

            •    17-bit Auto-reload counter for periodic interrupt with wakeup from STOP/STANDBY

                 capability.

            The RTC clock sources can be:

            •    A 32.768 kHz external crystal

            •    A resonator or oscillator

            •    The internal low-power RC oscillator (typical frequency of 40 kHz)

            •    The high-speed external clock divided by 32.

3.20        Inter-integrated circuit interface (I2C)

            Up to three I2C bus interfaces can operate in multimaster and slave modes. They can

            support standard (up to 100 kHz), fast (up to 400 kHz) and fast mode + (up to 1 MHz)

            modes.

28/173                                      DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                  Functional overview

       All I2C bus interfaces support 7-bit and 10-bit addressing modes, multiple 7-bit slave

       addresses (2 addresses, 1 with configurable mask). They also include programmable

       analog and digital noise filters.

                                  Table  6. Comparison of I2C analog     and digital filters

                        -                               Analog filter                    Digital filter

       Pulse width of                    ≥ 50 ns                         Programmable length from 1 to 15
                                                                         I2C peripheral clocks
       suppressed spikes

                                                                         1. Extra filtering capability vs.

       Benefits                          Available in Stop mode          standard requirements.

                                                                         2. Stable length

                                         Variations depending on         Wakeup from Stop on address

       Drawbacks                         temperature, voltage, process   match is not available when digital

                                                                         filter is enabled.

       In addition, they provide hardware support for SMBUS 2.0 and PMBUS 1.1: ARP capability,

       Host notify protocol, hardware CRC (PEC) generation/verification, timeouts verifications and

       ALERT protocol management. They also have a clock domain independent from the CPU

       clock, allowing the I2Cx (x=1,2,3) to wake up the MCU from Stop mode on address match.

       The I2C interfaces can be served by the DMA controller.

       Refer to Table 7 for the features available in I2C1, I2C2 and I2C3.

                              Table 7. STM32F303xD/E                I2C  implementation

                              I2C features(1)                            I2C1            I2C2               I2C3

7-bit addressing mode                                                    X                 X                X

10-bit addressing mode                                                   X                 X                X

Standard mode (up to 100 kbit/s)                                         X                 X                X

Fast mode (up to 400 kbit/s)                                             X                 X                X

Fast Mode Plus with 20mA output   drive  I/Os  (up  to  1  Mbit/s)       X                 X                X

Independent clock                                                        X                 X                X

SMBus                                                                    X                 X                X

Wakeup from STOP                                                         X                 X                X

1.  X = supported.

3.21   Universal synchronous/asynchronous receiver transmitter

       (USART)

       The STM32F303xD/E devices have three embedded universal synchronous/asynchronous

       receiver transmitters (USART1, USART2 and USART3).

       The USART interfaces are able to communicate at speeds of up to 9 Mbit/s.

       They provide hardware management of the CTS and RTS signals, they support IrDA SIR

       ENDEC, the multiprocessor communication mode, the single-wire half-duplex

                                               DocID026415 Rev 5                                            29/173

                                                                                                                    67
Functional overview                                                  STM32F303xD STM32F303xE

               communication mode and have LIN Master/Slave capability. The USART interfaces can be

               served by the DMA controller.

3.22           Universal asynchronous receiver transmitter (UART)

               The STM32F303xD/E devices have 2 embedded universal asynchronous receiver

               transmitters (UART4, and UART5). The UART interfaces support IrDA SIR ENDEC,

               multiprocessor communication mode and single-wire half-duplex communication mode. The

               UART4 interface can be served by the DMA controller.

               Refer to Table 8 for the features available in all U(S)ART interfaces.

                                        Table 8. USART features

          USART modes/features(1)             USART1  USART2         USART3               UART4  UART5

Hardware flow control for modem               X                  X   X                    -               -

Continuous communication using DMA            X                  X   X                    X               -

Multiprocessor communication                  X                  X   X                    X               X

Synchronous mode                              X                  X   X                    -               -

Smartcard mode                                X                  X   X                    -               -

Single-wire half-duplex communication         X                  X   X                    X               X

IrDA SIR ENDEC block                          X                  X   X                    X               X

LIN mode                                      X                  X   X                    X               X

Dual clock domain and wakeup from Stop  mode  X                  X   X                    X               X

Receiver timeout interrupt                    X                  X   X                    X               X

Modbus communication                          X                  X   X                    X               X

Auto baud rate detection                      X                  X   X                    -               -

Driver Enable                                 X                  X   X                    -               -

1.  X = supported.

3.23           Serial peripheral interface (SPI)/Inter-integrated sound
               interfaces (I2S)

               Up to four SPIs are able to communicate up to 18 Mbit/s in slave and master modes in full-

               duplex and half-duplex communication modes. The 3-bit prescaler gives 8 master mode

               frequencies and the frame size is configurable from 4 bits to 16 bits.

               Two standard I2S interfaces (multiplexed with SPI2 and SPI3) supporting four different audio

               standards can operate as master or slave at half-duplex and full duplex communication

               modes. They can be configured to transfer 16 and 24 or 32 bits with 16-bit or 32-bit data

               resolution and synchronized by a specific signal. Audio sampling frequency from 8 kHz up to

               192 kHz can be set by 8-bit programmable linear prescaler. When operating in master mode

               it can output a clock for an external audio component at 256 times the sampling frequency.

               Refer to Table 9 for the features available in SPI1, SPI2, SPI3 and SPI4.

30/173                                        DocID026415 Rev 5
STM32F303xD STM32F303xE                                                          Functional overview

                          Table 9.   STM32F303xD/E  SPI/I2S implementation

                    SPI features(1)                 SPI1                   SPI2  SPI3         SPI4

Hardware CRC calculation                                       X           X     X                     X

Rx/Tx FIFO                                                     X           X     X                     X

NSS pulse mode                                                 X           X     X                     X

I2S mode                                                       -           X     X                     -

TI mode                                                        X           X     X                     X

1.  X = supported.

3.24        Controller area network (CAN)

            The CAN is compliant with specifications 2.0A and B (active) with a bit rate up to 1 Mbit/s. It

            can receive and transmit standard frames with 11-bit identifiers as well as extended frames

            with 29-bit identifiers. It has three transmit mailboxes, two receive FIFOs with 3 stages and

            14 scalable filter banks.

3.25        Universal serial bus (USB)

            The STM32F303xD/E embeds a full-speed USB device peripheral compliant with the USB

            specification version 2.0. The USB interface implements a full-speed (12 Mbit/s) function

            interface with added support for USB 2.0 Link Power Management. It has software-

            configurable endpoint setting with packet memory up-to 1 Kbyte (256 bytes are used for

            CAN peripheral if enabled) and suspend/resume support.

            The dedicated 48 MHz clock is generated from the internal main PLL (the clock source must

            use a HSE crystal oscillator).

3.26        Infrared transmitter

            The STM32F303xD/E devices provide an infrared transmitter solution. The solution is based

            on internal connections between TIM16 and TIM17 as shown in the figure below.

            TIM17 is used to provide the carrier frequency and TIM16 provides the main signal to be

            sent. The infrared output signal is available on PB9 or PA13.

            To generate the infrared remote control signals, TIM16 channel 1 and TIM17 channel 1 must

            be properly configured to generate correct waveforms. All standard IR pulse modulation

            modes can be obtained by programming the two timers output compare channels.

                                            DocID026415 Rev 5                                          31/173

                                                                                                               67
Functional  overview                                                       STM32F303xD STM32F303xE

                                           Figure 3. Infrared transmitter

               7,0(5              2&

                IRUHQYHORS                                                             3%3$

               7,0(5              2&

                IRUFDUULHU

                                                                                                      06Y9

3.27        Touch sensing controller (TSC)

            The STM32F303xD/E devices provide a simple solution for adding capacitive sensing

            functionality to any application. These devices offer up to 24 capacitive sensing channels

            distributed over 8 analog I/O groups.

            Capacitive sensing technology is able to detect the presence of a finger near a sensor which

            is protected from direct touch by a dielectric (glass, plastic, etc.). The capacitive variation

            introduced by the finger (or any conductive object) is measured using a proven

            implementation based on a surface charge transfer acquisition principle. It consists of

            charging the sensor capacitance and then transferring a part of the accumulated charges

            into a sampling capacitor until the voltage across this capacitor has reached a specific

            threshold. To limit the CPU bandwidth usage this acquisition is directly managed by the

            hardware touch sensing controller and only requires few external components to operate.

            The touch sensing controller is fully supported by the STMTouch touch sensing firmware

            library which is free to use and allows touch sensing functionality to be implemented reliably

            in the end application.

               Table  10. Capacitive sensing       GPIOs  available  on  STM32F303xD/E devices

            Group     Capacitive sensing           Pin    -   Group      Capacitive sensing                  Pin

                              signal name          name                    signal name                name

                              TSC_G1_IO1           PA0                     TSC_G5_IO1                        PB3

            1                 TSC_G1_IO2           PA1        5            TSC_G5_IO2                        PB4

                              TSC_G1_IO3           PA2                     TSC_G5_IO3                        PB6

                              TSC_G1_IO4           PA3    -                TSC_G5_IO4                        PB7

                              TSC_G2_IO1           PA4                     TSC_G6_IO1                 PB11

            2                 TSC_G2_IO2           PA5        6            TSC_G6_IO2                 PB12

                              TSC_G2_IO3           PA6                     TSC_G6_IO3                 PB13

                              TSC_G2_IO4           PA7                     TSC_G6_IO4                 PB14

32/173                                     DocID026415 Rev 5
STM32F303xD STM32F303xE                                              Functional overview

        Table 10.  Capacitive sensing GPIOs available         on STM32F303xD/E devices   (continued)

        Group      Capacitive sensing      Pin   -            Group  Capacitive sensing  Pin

                         signal name       name                      signal name         name

                         TSC_G3_IO1        PC5   -                   TSC_G7_IO1          PE2

        3                TSC_G3_IO2        PB0   -            7      TSC_G7_IO2          PE3

                         TSC_G3_IO3        PB1   -                   TSC_G7_IO3          PE4

                         TSC_G3_IO4        PB2   -                   TSC_G7_IO4          PE5

                         TSC_G4_IO1        PA9   -                   TSC_G8_IO1          PD12

        4                TSC_G4_IO2        PA10  -            8      TSC_G8_IO2          PD13

                         TSC_G4_IO3        PA13  -                   TSC_G8_IO3          PD14

                         TSC_G4_IO4        PA14  -                   TSC_G8_IO4          PD15

                   Table 11. Number        of capacitive sensing channels available on

                                           STM32F303xD/E devices

                                                Number of capacitive sensing channels

           Analog I/O group

                                           STM32F303VE/ZE            STM32F303RE

                   G1                            3                                3

                   G2                            3                                3

                   G3                            3                                3

                   G4                            3                                3

                   G5                            3                                3

                   G6                            3                                3

                   G7                            3                                0

                   G8                            3                                0

        Number     of capacitive  sensing        24                               18

                   channels

3.28    Development support

3.28.1  Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP Interface is embedded, and is a combined JTAG and serial wire debug

        port that enables either a serial wire debug or a JTAG probe to be connected to the target.

        The JTAG TMS and TCK pins are shared respectively with SWDIO and SWCLK and a

        specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP.

3.28.2  Embedded Trace Macrocell

        The ARM embedded trace macrocell (ETM™) provides a greater visibility of the instruction

        and data flow inside the CPU core by streaming compressed data at a very high rate from
        the STM32F303xD/E through a small number of ETM™ pins to an external hardware trace

                                           DocID026415 Rev 5                                     33/173

                                                                                                         67
Functional  overview                            STM32F303xD STM32F303xE

            port analyzer (TPA) device. The TPA is connected to a host computer using a high-speed

            channel. Real-time instruction and data flow activity can be recorded and then formatted for

            display on the host computer running debugger software. TPA hardware is commercially

            available from common development tool vendors. It operates with third party debugger

            software tools.

34/173                       DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                   Pinout            and pin  description

4  Pinout and pin description

                               Figure 4. STM32F303xD/E LQFP64 pinout

                                                       %227                                          

                                   9''  966  3%  3%         3%  3%  3%  3%  3%  3'  3&  3&  3&  3$  3$

                                                                                            9''

                         9%$7                                                                                        

                         3&                                                                                            966

   3&26&B,1                                                                                                        3$

   3&26&B287                                                                                                       3$

   3)26&B,1                                                                                                           3$

   3)26&B287                                                                                                         3$

                         1567                                                                                           3$

                         3&                                     /4)3                                                 3$

                         3&                                                                                            3&

                         3&                                                                                            3&

                         3&                                                                                           3&

                         966$                                                                                          3&

   9''$                                                                                                                 3%

                         3$                                                                                            3%

                         3$                                                                                            3%

                         3$                                                                                            3%

                                                                                        

                                   3$  966  9''  3$  3$    3$  3$  3&  3&  3%  3%    3%   3%  3%  966   9''

                                                                                                                                     069

                                        DocID026415 Rev 5                                                                            35/173

                                                                                                                                                  67
Pinout  and pin description                                                                                                                                                                         STM32F303xD                      STM32F303xE

                              Figure                    5.      STM32F303xD/E                                                               LQFP100                               pinout

                              9''  966  3(   3(   3%   3%   %22 7  3%   3%   3%   3%   3%   3'  3'  3'  3'  3'  3'  3'  3'  3&   3&   3&   3$  3$

                                                                                                                                                                    

        3(                                                                                                                                                                                                              9''

        3(                                                                                                                                                                                                              966

        3(                                                                                                                                                                                                              3)

        3(                                                                                                                                                                                                              3$ 

        3(                                                                                                                                                                                                              3$ 

        9%$7                                                                                                                                                                                                             3$ 

        3&                                                                                                                                                                                                             3$ 

        3&26&B,1                                                                                                                                                                                                  3$ 

        3&26&B287                                                                                                                                                                                                 3$ 

        3)                                                                                                                                                                                                             3&

        3)                                                                                                                                                                                                            3&

        3)26&B,1                                                                                                                                                                                                      3&

        3)2&6B287                                                                                     /4)3                                                                                                         3&

        1567                                                                                                                                                                                                            3'

        3&                                                                                                                                                                                                             3'

        3&                                                                                                                                                                                                             3'

        3&                                                                                                                                                                                                             3'

        3&                                                                                                                                                                                                             3'

        3)                                                                                                                                                                                                             3'

        966$95()                                                                                                                                                                                                      3'

        95()                                                                                                                                                                                                           3'

        9''$                                                                                                                                                                                                            3%

        3$                                                                                                                                                                                                             3%

        3$                                                                                                                                                                                                             3%

        3$                                                                                                                                                                                                             3%

                                                                                                                                                                     

                              3$  966  9''     3$     3$     3$     3$       3&     3&     3%     3%     3%     3(    3(    3(    3(   3(   3(   3(   3(   3(     3%     3%     966     9''

                                                                                                                                                                                                                                     069

36/173                                                                            DocID026415 Rev 5
STM32F303xD     STM32F303xE                                                                                                                                              Pinout                  and              pin description

                                          Figure                  6.   STM32F303xD/E LQFP144                                                             pinout

                    9''   966  3(  3(   3%   3%   %227  3%  3%  3%  3%  3%  3*  9''   966  3*  3*  3*  3*  3*  3*  3'  3'  9''  966  3'  3'  3'   3'   3'   3'   3&  3&  3&  3$   3$ 

                                                                                                                

3(                                                                                                                                                                                                                              9''

3(                                                                                                                                                                                                                              966

3(                                                                                                                                                                                                                              3+

3(                                                                                                                                                                                                                              3$ 

3(                                                                                                                                                                                                                              3$ 

9%$7                                                                                                                                                                                                                             3$ 

3&B$17,B7$03                                                                                                                                                                                                                   3$

3&B26&B,1                                                                                                                                                                                                                    3$ 

3&B26&B287                                                                                                                                                                                                                   3$ 

3+                                                                                                                                                                                                                              3&

3+                                                                                                                                                                                                                              3&

3)                                                                                                                                                                                                                              3&

3)                                                                                                                                                                                                                              3&

3)                                                                                                                                                                                                                              9''

3)                                                                                                                                                                                                                              966

966                                                                                                                                                                                                                              3*

9''                                                                                                                                                                                                                              3*

3)                                                                                                                                                                                                                              3*

3)                                                                                                        /4)3                                                                                                               3*

3)                                                                                                                                                                                                                              3*

3)                                                                                                                                                                                                                              3*

3)                                                                                                                                                                                                                             3*

3)26&B,1                                                                                                                                                                                                                       3'

3)26&B287                                                                                                                                                                                                                      3'

1567                                                                                                                                                                                                                             9''

3&                                                                                                                                                                                                                              966

3&                                                                                                                                                                                                                              3'

3&                                                                                                                                                                                                                              3'

3&                                                                                                                                                                                                                              3'

966$                                                                                                                                                                                                                             3'

95()                                                                                                                                                                                                                            3'

95()                                                                                                                                                                                                                            3'

9''$                                                                                                                                                                                                                             3%

3$B:.83                                                                                                                                                                                                                         3%

3$                                                                                                                                                                                                                              3%

3$                                                                                                                                                                                                                              3%

                                                                                                                                                   

                    3$   966  9''  3$   3$   3$   3$    3&  3&  3%  3%  3%  3)  3)  966  9''   3)  3)  3)  3*   3*  3(  3(  3(  966  9''  3(  3(  3(  3(  3(  3(  3%  3%  966   9''

                                                                                                                                                                                                                         069

                                                                                 DocID026415 Rev 5                                                                                                                                   37/173

                                                                                                                                                                                                                                             67
Pinout  and  pin  description                                               STM32F303xD        STM32F303xE

                               Figure 7. STM32F303xD/E WLCSP100 ballout

                                                                             

             $    966          966   3&  3'   3%   3%    %227  3(    9''       9''

             %    966          3$  3'   3'   3%   3%    3(    9''    3(       9''

             &    3)          3$  3'   3'   3%   3%    966    3(    3&      3&

                                                                                      26&,1

             '    3$         9''   3&  3'   3%   3(    3(    9%$7   3&      3)

                                                                            26&287

             (    3$         3$  3$  3&  3$   3(    3(    3)    1567      3)

             )    3&          3&   3&   3&   3$   3&    3$    3(    3)       3)

                                                                            26&287    26&,1

             *    3'         3'  3'  3'   3(  3&    3$    3&    3&       3&

             +    3'         3'  3'  3%  3(  3$    3$    966$   3$       3&

             -    966          3%  3%  3%  9''   3%    3$    95()  3$       9''$

             .    966          966   3%  3%  3%   3%    3$    9''    966       966

                                                                                               06Y9

38/173                                     DocID026415 Rev 5
STM32F303xD STM32F303xE                                            Pinout and  pin description

                        Figure 8. STM32F303xD/E UFBGA100 ballout

                                                                  

$  3(         3(   3%  %227  3'  3'  3%         3%   3$  3$  3$  3$

%  3(         3(   3%  3%    3%  3'  3'         3'   3'   3&  3&  3$

&  3&        3(   3(  9''    3%                   3'   3'   3&  3)   3$

'  3&        3(   966                                           3$   3$   3&

(  3&        9%$7  966                                           3&   3&   3&

)  3)26&,1   3)                                                       966   966

*  3)26&287  3)                                                      9''   9''

+  3&         1567  9''                                           3'  3'  3'

-  3)         3&   3&                                           3'  3'  3'

.  966$       3&   3$  3$    3&                   3'   3'   3%  3%  3%

   95()

/  9''$        3$   3$  3$    3&  3%  3(         3(  3(  3%  3%  3%

0  95()       3$   3$  3$    3%  3%  3(         3(   3(  3(  3(  3(

                                                                                     069

                                    DocID026415 Rev 5                                39/173

                                                                                                67
Pinout and pin description                                             STM32F303xD STM32F303xE

                       Table 12. Legend/abbreviations used in the pinout table

        Name           Abbreviation                                    Definition

        Pin name       Unless otherwise specified in brackets below the pin name, the pin function during and

                       after reset is the same as the actual pin name

                              FT                                       5 V tolerant I/O

                              FTf    5 V tolerant I/O, I2C FM+ option

                              TTa                                      3.3 V tolerant I/O

I/O structure                 TC                                       Standard 3.3V I/O

                              B                         Dedicated to BOOT0 pin

                              RST    Bi-directional reset pin with embedded weak pull-up resistor

        Notes          Unless otherwise specified by a note, all I/Os are set as floating inputs during and after

                       reset

           Alternate   Functions selected through GPIOx_AFR registers

           functions

Pin

functions  Additional  Functions directly selected/enabled through peripheral registers

           functions

40/173                               DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                                     Pinout  and pin description

                                                    Table 13. STM32F303xD/E                                pin definitions

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions      Additional functions

                                                         reset)

                                                                                                        TRACECK, EVENTOUT,

-       1        B2           D6           1        PE2              I/O       FT                (1)    TIM3_CH1, TSC_G7_IO1,       -

                                                                                                        SPI4_SCK, TIM20_CH1,

                                                                                                        FMC_A23

                                                                                                        TRACED0, EVENTOUT,

-       2        A1           D7           2        PE3              I/O       FT                (1)    TIM3_CH2, TSC_G7_IO2,       -

                                                                                                        SPI4_NSS, TIM20_CH2,

                                                                                                        FMC_A19

                                                                                                        TRACED1, EVENTOUT,

-       3        B1           C8           3        PE4              I/O       FT                (1)    TIM3_CH3, TSC_G7_IO3,       -

                                                                                                        SPI4_NSS, TIM20_CH1N,

                                                                                                        FMC_A20

                                                                                                        TRACED2, EVENTOUT,

-       4        C2           B9           4        PE5              I/O       FT                (1)    TIM3_CH4, TSC_G7_IO4,       -

                                                                                                        SPI4_MISO,

                                                                                                        TIM20_CH2N, FMC_A21

                                                                                                 (1)    TRACED3, EVENTOUT,

-       5        D2           E7           5        PE6              I/O       FT                       SPI4_MOSI,                  WKUP3, RTC_TAMP3

                                                                                                        TIM20_CH3N, FMC_A22

1       6        E2           D8           6        VBAT             S         -                 -      -                           -

2       7        C1           C9           7        PC13(2)          I/O       TC                -      EVENTOUT, TIM1_CH1N         WKUP2,RTC_TAMP1,

                                                                                                                                    RTC_TS, RTC_OUT

3       8        D1           C10          8        PC14 -           I/O       TC                -      EVENTOUT                    OSC32_IN
                                                    OSC32_IN (2)

4       9        E1           D9           9        PC15 -           I/O       TC                -      EVENTOUT                    OSC32_OUT
                                                    OSC32_OUT(2)

-       -        -            -            10       PH0              I/O       FT                (1)    EVENTOUT,   TIM20_CH1,      -

                                                                                                        FMC_A0

-       -        -            -            11       PH1              I/O       FT                (1)    EVENTOUT,   TIM20_CH2,      -

                                                                                                        FMC_A1

-       19       J1           E8           12       PF2              I/O       TTa               (1)    EVENTOUT,   TIM20_CH3,      ADC12_IN10

                                                                                                        FMC_A2

-       -        -            -            13       PF3              I/O       FT                (1)    EVENTOUT,   TIM20_CH4,      -

                                                                                                        FMC_A3

                                                                     DocID026415 Rev 5                                                          41/173

                                                                                                                                                          67
Pinout      and pin description                                                                                       STM32F303xD STM32F303xE

                                           Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name            Pin type  I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions       Additional functions

                                                          reset)

                                                                                                 (1)    EVENTOUT,                    ADC1_IN5(3)

-       -        -            -            14       PF4              I/O          TTa                   COMP1_OUT,

                                                                                                        TIM20_CH1N, FMC_A4

-       -        -            -            15       PF5              I/O          FT             (1)    EVENTOUT,                    -

                                                                                                        TIM20_CH2N, FMC_A5

-       -        -            -            16       VSS              S            -              (1)    -                            -

-       -        -            -            17       VDD              S            -              (1)    -                            -

                                                                                                        EVENTOUT, TIM4_CH4,

-       73       C11          C1           18       PF6              I/O          FTf            (1)    I2C2_SCL,                    -

                                                                                                        USART3_RTS,

                                                                                                        FMC_NIORD

-       -        -            -            19       PF7              I/O          FT             (1)    EVENTOUT, TIM20_BKIN,        -

                                                                                                        FMC_NREG

                                                                                                 (1)    EVENTOUT,

-       -        -            -            20       PF8              I/O          FT                    TIM20_BKIN2,                 -

                                                                                                        FMC_NIOWR

                                                                                                 (1)    EVENTOUT, TIM20_BKIN,

-       10       F2           D10          21       PF9              I/O          FT                    TIM15_CH1, SPI2_SCK,         -

                                                                                                        FMC_CD

                                                                                                        EVENTOUT,

-       11       G2           E10          22       PF10             I/O          FT             (1)    TIM20_BKIN2,                 -

                                                                                                        TIM15_CH2, SPI2_SCK,

                                                                                                        FMC_INTR

                                                                                                        EVENTOUT, I2C2_SDA,

5       12       F1           F10          23       PF0-OSC_IN       I            FTf            -      SPI2_NSS/I2S2_WS,            OSC_IN

                                                                                                        TIM1_CH3N

6       13       G1           F9           24       PF1-             O            FTf            -      EVENTOUT, I2C2_SCL,          OSC_OUT

                                                    OSC_OUT                                             SPI2_SCK/I2S2_CK

7       14       H2           E9           25       NRST             I-O          RST            -      Device reset input/internal  reset output (active  low)

8       15       H1           G10          26       PC0              I/O          TTa            -      EVENTOUT, TIM1_CH1           ADC12_IN6,

                                                                                                                                     COMP7_INM

9       16       J2           G9           27       PC1              I/O          TTa            -      EVENTOUT, TIM1_CH2           ADC12_IN7,

                                                                                                                                     COMP7_INP

10      17       J3           G8           28       PC2              I/O          TTa            -      EVENTOUT, TIM1_CH3,          ADC12_IN8

                                                                                                        COMP7_OUT

42/173                                                               DocID026415                        Rev 5
STM32F303xD STM32F303xE                                                                                              Pinout      and pin description

                                           Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions   Additional functions

                                                         reset)

11      18       K2           H10          29       PC3              I/O       TTa               -      EVENTOUT, TIM1_CH4,      ADC12_IN9

                                                                                                        TIM1_BKIN2

12      20       K1           H8           30       VSSA             S         -                 (1)    -                        -

-       -        -            -            31       VREF-            S         -                 (1)    -                        -

-       21       M1           J8           32       VREF+(4)         S         -                 -      -                        -

13      22       L1           J10          33       VDDA             S         -                 -      -                        -

                                                                                                        TIM2_CH1/TIM2_ETR,       ADC1_IN1(3),

                                                                                                        TSC_G1_IO1,

14      23       L2           H9           34       PA0              I/O       TTa               -      USART2_CTS,              COMP1_INM,

                                                                                                        COMP1_OUT,               RTC_TAMP2,

                                                                                                        TIM8_BKIN, TIM8_ETR,     WKUP1

                                                                                                        EVENTOUT

                                                                                                        RTC_REFIN, TIM2_CH2,     ADC1_IN2(3),

                                                                                                        TSC_G1_IO2,              COMP1_INP,

15      24       M2           J9           35       PA1              I/O       TTa               -      USART2_RTS,              OPAMP1_VINP,

                                                                                                        TIM15_CH1N,              OPAMP3_VINP

                                                                                                        EVENTOUT

                                                                                                        TIM2_CH3, TSC_G1_IO3,    ADC1_IN3(3),

16      25       K3           F7           36       PA2              I/O       TTa               (5)    USART2_TX,               COMP2_INM,

                                                                                                        COMP2_OUT,               OPAMP1_VOUT

                                                                                                        TIM15_CH1, EVENTOUT

                                                                                                        TIM2_CH4, TSC_G1_IO4,    ADC1_IN4(3),

17      26       L3           G7           37       PA3              I/O       TTa               -      USART2_RX,               OPAMP1_VINM

                                                                                                        TIM15_CH2, EVENTOUT      OPAMP,1_VINP

18      27       D3           K9,          38       VSS              S         -                 -      -                        -

                              K10

19      28       H3           K8           39       VDD              S         -                 (1)    -                        -

                                                                                                                                 ADC2_IN1(3),

                                                                                                                                 DAC1_OUT1,

                                                                                                                                 COMP1_INM,

                                                                                                        TIM3_CH2, TSC_G2_IO1,    COMP2_INM,

20      29       M3           J7           40       PA4              I/O       TTa               (5)    SPI1_NSS,                COMP3_INM,

                                                                                                        SPI3_NSS/I2S3_WS,        COMP4_INM,

                                                                                                        USART2_CK, EVENTOUT      COMP5_INM,

                                                                                                                                 COMP6_INM,

                                                                                                                                 COMP7_INM,

                                                                                                                                 OPAMP4_VINP

                                                                     DocID026415                        Rev 5                                  43/173

                                                                                                                                                       67
Pinout      and pin description                                                                             STM32F303xD STM32F303xE

                                     Table 13. STM32F303xD/E                            pin    definitions (continued)

            Pin number

        LQFP100  UFBGA100  WLCSP100  LQFP144  Pin name         Pin type  I/O structure  Notes

LQFP64                                        (function after                                  Alternate functions      Additional functions

                                                   reset)

                                                                                                                        ADC2_IN2(3),

                                                                                                                        DAC1_OUT2,

                                                                                                                        COMP1_INM,

                                                                                                                        COMP2_INM,

                                                                                               TIM2_CH1/TIM2_ETR,       COMP3_INM,

21      30       K4        H7        41       PA5              I/O       TTa            (5)    TSC_G2_IO2, SPI1_SCK,    COMP4_INM,

                                                                                               EVENTOUT                 COMP5_INM,

                                                                                                                        COMP6_INM,

                                                                                                                        COMP7_INM,

                                                                                                                        OPAMP1_VINP,

                                                                                                                        OPAMP2_VINM,

                                                                                                                        OPAMP3_VINP

                                                                                               TIM16_CH1, TIM3_CH1,

                                                                                               TSC_G2_IO3,              ADC2_IN3(3),

22      31       L4        H6        42       PA6              I/O       TTa            (5)    TIM8_BKIN, SPI1_MISO,

                                                                                               TIM1_BKIN,               OPAMP2_VOUT

                                                                                               COMP1_OUT,

                                                                                               EVENTOUT

                                                                                               TIM17_CH1, TIM3_CH2,     ADC2_IN4(3),

23      32       M4        K7        43       PA7              I/O       TTa            -      TSC_G2_IO4,              COMP2_INP,

                                                                                               TIM8_CH1N, SPI1_MOSI,    OPAMP1_VINP,

                                                                                               TIM1_CH1N, EVENTOUT      OPAMP2_VINP

24      33       K5        G6        44       PC4              I/O       TTa            -      EVENTOUT, TIM1_ETR,      ADC2_IN5(3)

                                                                                               USART1_TX

                                                                                               EVENTOUT, TIM15_BKIN,    ADC2_IN11,

25      34       L5        F6        45       PC5              I/O       TTa            -      TSC_G3_IO1,              OPAMP1_VINM,

                                                                                               USART1_RX                OPAMP2_VINM

                                                                                               TIM3_CH3, TSC_G3_IO2,    ADC3_IN12,

26      35       M5        J6        46       PB0              I/O       TTa            -      TIM8_CH2N,               COMP4_INP,

                                                                                               TIM1_CH2N, EVENTOUT      OPAMP2_VINP,

                                                                                                                        OPAMP3_VINP

                                                                                               TIM3_CH4, TSC_G3_IO3,

                                                                                        (5)    TIM8_CH3N,               ADC3_IN1(3),

27      36       M6        K6        47       PB1              I/O       TTa                   TIM1_CH3N,               OPAMP3_VOUT

                                                                                               COMP4_OUT,

                                                                                               EVENTOUT

                                                                                               TSC_G3_IO4,              ADC2_IN12,

28      37       L6        K5        48       PB2              I/O       TTa            -      EVENTOUT                 COMP4_INM,

                                                                                                                        OPAMP3_VINM

44/173                                                         DocID026415                     Rev 5
STM32F303xD STM32F303xE                                                                                                   Pinout and pin description

                                           Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions   Additional functions

                                                         reset)

-       -        -            -            49       PF11             I/O       FT                (1)    EVENTOUT, TIM20_ETR      -

-       -        -            -            50       PF12             I/O       FT                (1)    EVENTOUT, TIM20_CH1,     -

                                                                                                        FMC_A6

-       -        -            -            51       VSS              S         -                 -      -                        -

-       -        -            -            52       VDD              S         -                 (1)    -                        -

-       -        -            -            53       PF13             I/O       FT                (1)    EVENTOUT, TIM20_CH2,     -

                                                                                                        FMC_A7

-       -        -            -            54       PF14             I/O       FT                (1)    EVENTOUT, TIM20_CH3,     -

                                                                                                        FMC_A8

-       -        -            -            55       PF15             I/O       FT                (1)    EVENTOUT, TIM20_CH4,     -

                                                                                                        FMC_A9

-       -        -            -            56       PG0              I/O       FT                (1)    EVENTOUT,                -

                                                                                                        TIM20_CH1N, FMC_A10

-       -        -            -            57       PG1              I/O       FT                (1)    EVENTOUT,                -

                                                                                                        TIM20_CH2N, FMC_A11

-       38       M7           F8           58       PE7              I/O       TTa               (1)    EVENTOUT, TIM1_ETR,      ADC3_IN13

                                                                                                        FMC_D4

-       39       L7           E6           59       PE8              I/O       TTa               (1)    EVENTOUT, TIM1_CH1N,     ADC34_IN6,

                                                                                                        FMC_D5                   COMP4_INM

-       40       M8           -            60       PE9              I/O       TTa               (1)    EVENTOUT, TIM1_CH1,      ADC3_IN2(3)

                                                                                                        FMC_D6

-       -        -            -            61       VSS              S         -                 (1)    -                        -

-       -        -            -            62       VDD              S         -                 (1)    -                        -

-       41       L8           -            63       PE10             I/O       TTa               (1)    EVENTOUT, TIM1_CH2N,     ADC3_IN14

                                                                                                        FMC_D7

-       42       M9           H5           64       PE11             I/O       TTa               (1)    EVENTOUT, TIM1_CH2,      ADC3_IN15

                                                                                                        SPI4_NSS, FMC_D8

-       43       L9           G5           65       PE12             I/O       TTa               (1)    EVENTOUT, TIM1_CH3N,     ADC3_IN16

                                                                                                        SPI4_SCK, FMC_D9

-       44       M10          -            66       PE13             I/O       TTa               (1)    EVENTOUT, TIM1_CH3,      ADC3_IN3(3)

                                                                                                        SPI4_MISO, FMC_D10

                                                                     DocID026415                        Rev 5                                 45/173

                                                                                                                                                       67
Pinout      and pin description                                                                                   STM32F303xD STM32F303xE

                                        Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100  UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                           (function after                                        Alternate functions   Additional functions

                                                      reset)

                                                                                              (1)    EVENTOUT, TIM1_CH4,      ADC4_IN1(3)

-       45       M11       -            67       PE14             I/O       TTa                      SPI4_MOSI, TIM1_BKIN2,

                                                                                                     FMC_D11

-       46       M12       -            68       PE15             I/O       TTa               (1)    EVENTOUT, TIM1_BKIN,     ADC4_IN2(3)

                                                                                                     USART3_RX, FMC_D12

                                                                                                     TIM2_CH3, TSC_SYNC,      COMP5_INM,

29      47       L10       K4           69       PB10             I/O       TTa               -      USART3_TX, EVENTOUT      OPAMP3_VINM,

                                                                                                                              OPAMP4_VINM

                                                                                                     TIM2_CH4, TSC_G6_IO1,    ADC12_IN14,

30      48       L11       K3           70       PB11             I/O       TTa               -      USART3_RX, EVENTOUT      COMP6_INP,

                                                                                                                              OPAMP4_VINP

                           K1,

31      49       F12       J1,          71       VSS              S         -                 -      -                        -

                           K2

32      50       G12       J5           72       VDD              S         -                 -      -                        -

                                                                                                     TSC_G6_IO2,              ADC4_IN3(3),

                                                                                              (5)    I2C2_SMBAL,

33      51       L12       J4           73       PB12             I/O       TTa                      SPI2_NSS/I2S2_WS,        COMP3_INM,

                                                                                                     TIM1_BKIN, USART3_CK,    OPAMP4_VOUT

                                                                                                     EVENTOUT

                                                                                                     TSC_G6_IO3,              ADC3_IN5(3),

                                                                                                     SPI2_SCK/I2S2_CK,        COMP5_INP,

34      52       K12       J3           74       PB13             I/O       TTa               -      TIM1_CH1N,               OPAMP3_VINP,

                                                                                                     USART3_CTS,              OPAMP4_VINP

                                                                                                     EVENTOUT

                                                                                                     TIM15_CH1,

                                                                                                     TSC_G6_IO4,              ADC4_IN4(3),

35      53       K11       J2           75       PB14             I/O       TTa               -      SPI2_MISO/I2S2ext_SD,    COMP3_INP,

                                                                                                     TIM1_CH2N,               OPAMP2_VINP

                                                                                                     USART3_RTS,

                                                                                                     EVENTOUT

                                                                                                     RTC_REFIN, TIM15_CH2,

                                                                                                     TIM15_CH1N,              ADC4_IN5(3),

36      54       K10       H4           76       PB15             I/O       TTa               -      TIM1_CH3N,               COMP6_INM

                                                                                                     SPI2_MOSI/I2S2_SD,

                                                                                                     EVENTOUT

-       55       K9        -            77       PD8              I/O       TTa               (1)    EVENTOUT,                ADC4_IN12,

                                                                                                     USART3_TX, FMC_D13       OPAMP4_VINM

46/173                                                            DocID026415                        Rev 5
STM32F303xD STM32F303xE                                                                                              Pinout and pin description

                                           Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions   Additional functions

                                                         reset)

-       56       K8           G4           78       PD9              I/O       TTa               (1)    EVENTOUT,                ADC4_IN13

                                                                                                        USART3_RX, FMC_D14

-       57       J12          H3           79       PD10             I/O       TTa               (1)    EVENTOUT,                ADC34_IN7,

                                                                                                        USART3_CK, FMC_D15       COMP6_INM

-       58       J11          H2           80       PD11             I/O       TTa               (1)    EVENTOUT,                ADC34_IN8,

                                                                                                        USART3_CTS, FMC_A16      OPAMP4_VINP

                                                                                                 (1)    EVENTOUT, TIM4_CH1,

-       59       J10          H1           81       PD12             I/O       TTa                      TSC_G8_IO1,              ADC34_IN9

                                                                                                        USART3_RTS, FMC_A17

-       60       H12          G3           82       PD13             I/O       TTa               (1)    EVENTOUT, TIM4_CH2,      ADC34_IN10,

                                                                                                        TSC_G8_IO2, FMC_A18      COMP5_INM

-       -        -            -            83       VSS              S         -                 (1)    -                        -

-       -        -            -            84       VDD              S         -                 (1)    -                        -

-       61       H11          G2           85       PD14             I/O       TTa               (1)    EVENTOUT, TIM4_CH3,      ADC34_IN11,

                                                                                                        TSC_G8_IO3, FMC_D0       OPAMP2_VINP

                                                                                                 (1)    EVENTOUT, TIM4_CH4,

-       62       H10          G1           86       PD15             I/O       TTa                      TSC_G8_IO4, SPI2_NSS,    COMP3_INM

                                                                                                        FMC_D1

-       -        -            -            87       PG2              I/O       FT                (1)    EVENTOUT,                -

                                                                                                        TIM20_CH3N, FMC_A12

-       -        -            -            88       PG3              I/O       FT                (1)    EVENTOUT, TIM20_BKIN,    -

                                                                                                        FMC_A13

-       -        -            -            89       PG4              I/O       FT                (1)    EVENTOUT,                -

                                                                                                        TIM20_BKIN2, FMC_A14

-       -        -            -            90       PG5              I/O       FT                (1)    EVENTOUT, TIM20_ETR,     -

                                                                                                        FMC_A15

-       -        -            -            91       PG6              I/O       FT                (1)    EVENTOUT, FMC_INT2       -

-       -        -            -            92       PG7              I/O       FT                (1)    EVENTOUT, FMC_INT3       -

-       -        -            -            93       PG8              I/O       FT                (1)    EVENTOUT                 -

-       -        -            -            94       VSS              S         -                 (1)    -                        -

-       -        -            -            95       VDD              S         -                 (1)    -                        -

                                                                     DocID026415                        Rev 5                                 47/173

                                                                                                                                                       67
Pinout and pin description                                                                                     STM32F303xD STM32F303xE

                                     Table 13. STM32F303xD/E                            pin    definitions (continued)

            Pin number

        LQFP100  UFBGA100  WLCSP100  LQFP144  Pin name         Pin type  I/O structure  Notes

LQFP64                                        (function after                                  Alternate functions      Additional functions

                                                   reset)

                                                                                               EVENTOUT, TIM3_CH1,

37      63       E12       F4        96       PC6              I/O       FT             -      TIM8_CH1, I2S2_MCK,      -

                                                                                               COMP6_OUT

                                                                                               EVENTOUT, TIM3_CH2,

38      64       E11       F2        97       PC7              I/O       FT             -      TIM8_CH2, I2S3_MCK,      -

                                                                                               COMP5_OUT

39      65       E10       F1        98       PC8              I/O       FT             -      EVENTOUT, TIM3_CH3,      -

                                                                                               TIM8_CH3, COMP3_OUT

                                                                                               EVENTOUT, TIM3_CH4,

40      66       D12       F3        99       PC9              I/O       FTf            -      I2C3_SDA, TIM8_CH4,      -

                                                                                               I2SCKIN, TIM8_BKIN2

                                                                                               MCO, I2C3_SCL,

                                                                                               I2C2_SMBAL, I2S2_MCK,

41      67       D11       F5        100      PA8              I/O       FTf            -      TIM1_CH1, USART1_CK,     -

                                                                                               COMP3_OUT, TIM4_ETR,

                                                                                               EVENTOUT

                                                                                               I2C3_SMBAL,

                                                                                               TSC_G4_IO1, I2C2_SCL,

                                                                                               I2S3_MCK, TIM1_CH2,

42      68       D10       E5        101      PA9              I/O       FTf            -      USART1_TX,               -

                                                                                               COMP5_OUT,

                                                                                               TIM15_BKIN, TIM2_CH3,

                                                                                               EVENTOUT

                                                                                               TIM17_BKIN,

                                                                                               TSC_G4_IO2, I2C2_SDA,

43      69       C12       E1        102      PA10             I/O       FTf            -      SPI2_MISO/I2S2ext_SD,    -

                                                                                               TIM1_CH3, USART1_RX,

                                                                                               COMP6_OUT, TIM2_CH4,

                                                                                               TIM8_BKIN, EVENTOUT

                                                                                               SPI2_MOSI/I2S2_SD,

                                                                                               TIM1_CH1N,

44      70       B12       E2        103      PA11             I/O       FT             -      USART1_CTS,              USB_DM

                                                                                               COMP1_OUT, CAN_RX,

                                                                                               TIM4_CH1, TIM1_CH4,

                                                                                               TIM1_BKIN2, EVENTOUT

48/173                                                         DocID026415                     Rev 5
STM32F303xD STM32F303xE                                                                                                    Pinout and pin description

                                           Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions   Additional functions

                                                         reset)

                                                                                                        TIM16_CH1, I2SCKIN,

                                                                                                        TIM1_CH2N,

45      71       A12          D1           104      PA12             I/O       FT                -      USART1_RTS,              USB_DP

                                                                                                        COMP2_OUT, CAN_TX,

                                                                                                        TIM4_CH2, TIM1_ETR,

                                                                                                        EVENTOUT

                                                                                                        SWDIO-JTMS,

                                                                                                        TIM16_CH1N,

46      72       A11          E3           105      PA13             I/O       FT                -      TSC_G4_IO3, IR-OUT,      -

                                                                                                        USART3_CTS,

                                                                                                        TIM4_CH3, EVENTOUT

-       -        -            -            106      PH2              I/O       FT                (1)    EVENTOUT                 -

                              A1,

47      74       F11          A2,          107      VSS              S         -                 -      -                        -

                              B1

48      75       G11          D2           108      VDD              S         -                 -      -                        -

                                                                                                        SWCLK-JTCK,

49      76       A10          C2           109      PA14             I/O       FTf               -      TSC_G4_IO4, I2C1_SDA,    -

                                                                                                        TIM8_CH2, TIM1_BKIN,

                                                                                                        USART2_TX, EVENTOUT

                                                                                                        JTDI,

                                                                                                        TIM2_CH1/TIM2_ETR,

                                                                                                        TIM8_CH1, TSC_SYNC,

50      77       A9           B2           110      PA15             I/O       FTf               -      I2C1_SCL, SPI1_NSS,      -

                                                                                                        SPI3_NSS/I2S3_WS,

                                                                                                        USART2_RX, TIM1_BKIN,

                                                                                                        EVENTOUT

                                                                                                        EVENTOUT, TIM8_CH1N,

51      78       B11          E4           111      PC10             I/O       FT                -      UART4_TX,                -

                                                                                                        SPI3_SCK/I2S3_CK,

                                                                                                        USART3_TX

                                                                                                        EVENTOUT, TIM8_CH2N,

52      79       C10          D3           112      PC11             I/O       FT                -      UART4_RX,                -

                                                                                                        SPI3_MISO/I2S3ext_SD,

                                                                                                        USART3_RX

                                                                     DocID026415 Rev 5                                                   49/173

                                                                                                                                                       67
Pinout      and pin description                                                                                      STM32F303xD STM32F303xE

                                           Table 13. STM32F303xD/E                               pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name         Pin type     I/O structure  Notes

LQFP64                                              (function after                                        Alternate functions   Additional functions

                                                         reset)

                                                                                                        EVENTOUT, TIM8_CH3N,

53      80       B10          A3           113      PC12             I/O       FT                -      UART5_TX,                -

                                                                                                        SPI3_MOSI/I2S3_SD,

                                                                                                        USART3_CK

-       81       C9           B3           114      PD0              I/O       FT                (1)    EVENTOUT, CAN_RX,        -

                                                                                                        FMC_D2

                                                                                                 (1)    EVENTOUT, TIM8_CH4,

-       82       B9           C3           115      PD1              I/O       FT                       TIM8_BKIN2, CAN_TX,      -

                                                                                                        FMC_D3

54      83       C8           A4           116      PD2              I/O       FT                -      EVENTOUT, TIM3_ETR,      -

                                                                                                        TIM8_BKIN, UART5_RX

                                                                                                 (1)    EVENTOUT,

-       84       B8           B4           117      PD3              I/O       FT                       TIM2_CH1/TIM2_ETR,       -

                                                                                                        USART2_CTS, FMC_CLK

                                                                                                 (1)    EVENTOUT, TIM2_CH2,

-       85       B7           C4           118      PD4              I/O       FT                       USART2_RTS,              -

                                                                                                        FMC_NOE

-       86       A6           -            119      PD5              I/O       FT                (1)    EVENTOUT,                -

                                                                                                        USART2_TX, FMC_NWE

-       -        -            -            120      VSS              S         -                 (1)    -                        -

-       -        -            -            121      VDD              S         -                 (1)    -                        -

                                                                                                 (1)    EVENTOUT, TIM2_CH4,

-       87       B6           -            122      PD6              I/O       FT                       USART2_RX,               -

                                                                                                        FMC_NWAIT

                                                                                                 (1)    EVENTOUT, TIM2_CH3,

-       88       A5           D4           123      PD7              I/O       FT                       USART2_CK,               -

                                                                                                        FMC_NE1/FMC_NCE2

-       -        -            -            124      PG9              I/O       FT                (1)    EVENTOUT,                -

                                                                                                        FMC_NE2/FMC_NCE3

-       -        -            -            125      PG10             I/O       FT                (1)    EVENTOUT,                -

                                                                                                        FMC_NCE4_1/FMC_NE3

-       -        -            -            126      PG11             I/O       FT                (1)    EVENTOUT,                -

                                                                                                        FMC_NCE4_2

-       -        -            -            127      PG12             I/O       FT                (1)    EVENTOUT, FMC_NE4        -

-       -        -            -            128      PG13             I/O       FT                (1)    EVENTOUT, FMC_A24        -

50/173                                                               DocID026415                        Rev 5
STM32F303xD STM32F303xE                                                                                                       Pinout and pin description

                                           Table 13. STM32F303xD/E                                  pin    definitions (continued)

            Pin number

        LQFP100     UFBGA100     WLCSP100  LQFP144  Pin name            Pin type     I/O structure  Notes

LQFP64                                              (function after                                           Alternate functions   Additional functions

                                                         reset)

-       -        -            -            129      PG14             I/O          FT                (1)    EVENTOUT, FMC_A25        -

-       -        -            -            130      VSS              S            -                 (1)    -                        -

-       -        -            -            131      VDD              S            -                 (1)    -                        -

-       -        -            -            132      PG15             I/O          FT                (1)    EVENTOUT                 -

                                                                                                           JTDO-TRACESWO,

                                                                                                           TIM2_CH2, TIM4_ETR,

                                                                                                           TSC_G5_IO1,

55      89       A8           A5           133      PB3              I/O          FT                -      TIM8_CH1N, SPI1_SCK,     -

                                                                                                           SPI3_SCK/I2S3_CK,

                                                                                                           USART2_TX, TIM3_ETR,

                                                                                                           EVENTOUT

                                                                                                           JTRST, TIM16_CH1,

                                                                                                           TIM3_CH1, TSC_G5_IO2,

56      90       A7           B5           134      PB4              I/O          FT                -      TIM8_CH2N, SPI1_MISO,    -

                                                                                                           SPI3_MISO/I2S3ext_SD,

                                                                                                           USART2_RX,

                                                                                                           TIM17_BKIN, EVENTOUT

                                                                                                           TIM16_BKIN, TIM3_CH2,

                                                                                                           TIM8_CH3N,

57      91       C5           A6           135      PB5              I/O          FTf               -      I2C1_SMBAl, SPI1_MOSI,   -

                                                                                                           SPI3_MOSI/I2S3_SD,

                                                                                                           USART2_CK, I2C3_SDA,

                                                                                                           TIM17_CH1, EVENTOUT

                                                                                                           TIM16_CH1N, TIM4_CH1,

                                                                                                           TSC_G5_IO3, I2C1_SCL,

58      92       B5           B6           136      PB6              I/O          FTf               -      TIM8_CH1, TIM8_ETR,      -

                                                                                                           USART1_TX,

                                                                                                           TIM8_BKIN2, EVENTOUT

                                                                                                           TIM17_CH1N, TIM4_CH2,

                                                                                                           TSC_G5_IO4, I2C1_SDA,

59      93       B4           C5           137      PB7              I/O          FTf               -      TIM8_BKIN, USART1_RX,    -

                                                                                                           TIM3_CH4, FMC_NADV,

                                                                                                           EVENTOUT

60      94       A4           A7           138      BOOT0            I            -                 -      -                        -

                                                                     DocID026415 Rev 5                                                 51/173

                                                                                                                                                          67
Pinout      and pin description                                                                               STM32F303xD STM32F303xE

                                        Table 13. STM32F303xD/E                            pin    definitions (continued)

            Pin number

        LQFP100  UFBGA100     WLCSP100  LQFP144  Pin name         Pin type  I/O structure  Notes

LQFP64                                           (function after                                     Alternate functions   Additional functions

                                                      reset)

                                                                                                  TIM16_CH1, TIM4_CH3,

                                                                                                  TSC_SYNC, I2C1_SCL,

61      95       A3        D5           139      PB8              I/O       FTf            -      USART3_RX,               -

                                                                                                  COMP1_OUT, CAN_RX,

                                                                                                  TIM8_CH2, TIM1_BKIN,

                                                                                                  EVENTOUT

                                                                                                  TIM17_CH1, TIM4_CH4,

                                                                                                  I2C1_SDA, IR-OUT,

62      96       B3        C6           140      PB9              I/O       FTf            -      USART3_TX,               -

                                                                                                  COMP2_OUT, CAN_TX,

                                                                                                  TIM8_CH3, EVENTOUT

                                                                                           (1)    EVENTOUT, TIM4_ETR,

-       97       C3        B7           141      PE0              I/O       FT                    TIM16_CH1, TIM20_ETR,    -

                                                                                                  USART1_TX, FMC_NBL0

                                                                                           (1)    EVENTOUT, TIM17_CH1,

-       98       A2        A8           142      PE1              I/O       FT                    TIM20_CH4,               -

                                                                                                  USART1_RX, FMC_NBL1

63      99       E3        C7           143      VSS              S         -              -      -                        -

                           A9,

                           A10

64      100      C4        ,            144      VDD              S         -              -      -                        -

                           B10

                           ,

                           B8

1.  Function availability depends on the chosen device.

2.  PC13, PC14 and PC15 are supplied through the power switch. Since the switch sinks only a limited amount of current (3
    mA), the use of GPIO PC13 to PC15 in output mode is limited:
    - The speed should not exceed 2 MHz with a maximum load of 30 pF
    - These GPIOs must not be used as current sources (e.g. to drive an LED)

    After the first backup domain power-up, PC13, PC14 and PC15 operate as GPIOs. Their function then depends on the
    content of the Backup registers which is not reset by the main reset. For details on how to manage these GPIOs, refer to
    the Battery backup domain and BKP register description sections in the RM0316 reference manual.

3.  Fast ADC channel.

4.  The VREF+ functionality is not available on the 64-pin package. In this package, the VREF+ is internally connected to
    VDDA.

5.  These GPIOs offer a reduced touch sensing sensitivity. It is thus recommended to use them as sampling capacitor I/O.

52/173                                                            DocID026415 Rev 5
                                                                      Table 14. STM32F303xD/E alternate function                    mapping                                              STM32F303xD STM32F303xE

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12   AF13  AF14  AF15

                                                                                      SPI1/SPI2

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC   -     -     EVENT

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                                         TIM2_                  TSC_G1                                        USART2_    COMP1_     TIM8_     TIM8_                               EVENT

                           PA0   -       CH1/TIM   -            _IO1       -          -           -           CTS        OUT        BKIN      ETR      -       -      -     -     OUT

                                         2_ETR

                           PA1   RTC_    TIM2_     -            TSC_G1     -          -           -           USART2_    -          TIM15_    -        -       -      -     -     EVENT

DocID026415 Rev 5                REFIN   CH2                    _IO2                                          RTS                   CH1N                                          OUT

                           PA2   -       TIM2_     -            TSC_G1     -          -           -           USART2_    COMP2_     TIM15_    -        -       -      -     -     EVENT

                                         CH3                    _IO3                                          TX         OUT        CH1                                           OUT

                           PA3   -       TIM2_     -            TSC_G1     -          -           -           USART2_    -          TIM15_    -        -       -      -     -     EVENT

                                         CH4                    _IO4                                          RX                    CH2                                           OUT

                           PA4   -                 TIM3_        TSC_G2     -          SPI1_NSS    SPI3_NSS    USART2_    -          -         -        -       -      -     -     EVENT

                   Port A                          CH2          _IO1                              /I2S3_WS    CK                                                                  OUT

                                         TIM2_                  TSC_G2                                                                                                            EVENT

                           PA5   -       CH1/TIM   -            _IO2       -          SPI1_SCK    -           -          -          -         -        -       -      -     -     OUT

                                         2_ETR

                           PA6   -       TIM16_    TIM3_        TSC_G2     TIM8_BKI   SPI1_       TIM1_       -          COMP1_     -         -        -       -      -     -     EVENT  Pinout

                                         CH1       CH1          _IO3       N          MISO        BKIN                   OUT                                                      OUT

                           PA7   -       TIM17_    TIM3_        TSC_G2     TIM8_CH    SPI1_       TIM1_       -          -          -         -        -       -      -     -     EVENT

                                         CH1       CH2          _IO4       1N         MOSI        CH1N                                                                            OUT    and

                           PA8   MCO     -         -            I2C3_      I2C2_      I2S2_       TIM1_       USART1_    COMP3_     -         TIM4_    -       -      -     -     EVENT

                                                                SCL        SMBAL      MCK         CH1         CK         OUT                  ETR                                 OUT    pin

                           PA9   -       -         I2C3_        TSC_G4     I2C2_SCL   I2S3_       TIM1_       USART1_    COMP5_     TIM15_    TIM2_    -       -      -     -     EVENT  description

                                                   SMBAL        _IO1                  MCK         CH2         TX         OUT        BKIN      CH3                                 OUT

53/173
54/173                                                          Table 14. STM32F303xD/E alternate function mapping (continued)                                                           Pinout

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12   AF13  AF14  AF15

                                                                                                                                                                                         and

                                                                                      SPI1/SPI2                                                                                          pin

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC   -     -     EVENT  description

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                                         TIM17_                 TSC_G4                SPI2_MIS    TIM1_       USART1_    COMP6_               TIM2_    TIM8_B                     EVENT

                           PA10  -       BKIN      -            _IO2       I2C2_SDA   O/I2S2ext   CH3         RX         OUT        -         CH4      KIN     -      -     -     OUT

                                                                                      _SD

                                                                                      SPI2_MO     TIM1_       USART1_    COMP1_               TIM4_    TIM1_   TIM1_              EVENT

                           PA11  -       -         -            -          -          SI/I2S2_    CH1N        CTS        OUT        CAN_RX    CH1      CH4     BKIN2  -     -     OUT

DocID026415 Rev 5                                                                     SD

                   Port A  PA12  -       TIM16_    -            -          -          I2SCKIN     TIM1_       USART1_    COMP2_     CAN_TX    TIM4_    TIM1_   -      -     -     EVENT

                                         CH1                                                      CH2N        RTS        OUT                  CH2      ETR                        OUT

                           PA13  SWDIO-  TIM16_    -            TSC_G4     -          IR-OUT      -           USART3_    -          -         TIM4_    -       -      -     -     EVENT

                                 JTMS    CH1N                   _IO3                                          CTS                             CH3                                 OUT

                           PA14  SWCLK-  -         -            TSC_G4     I2C1_SDA   TIM8_       TIM1_       USART2_    -          -         -        -       -      -     -     EVENT

                                 JTCK                           _IO4                  CH2         BKIN        TX                                                                  OUT

                                         TIM2_     TIM8_        TSC_                              SPI3_NSS    USART2_               TIM1_                                         EVENT

                           PA15  JTDI    CH1/TIM   CH1          SYNC       I2C1_SCL   SPI1_NSS    /I2S3_WS    RX         -          BKIN      -        -       -      -     -     OUT

                                         2_ETR

                           PB0   -       -         TIM3_        TSC_G3     TIM8_      -           TIM1_       -          -          -         -        -       -      -     -     EVENT  STM32F303xD STM32F303xE

                                                   CH3          _IO2       CH2N                   CH2N                                                                            OUT

                           PB1   -       -         TIM3_        TSC_G3     TIM8_      -           TIM1_       -          COMP4_     -         -        -       -      -     -     EVENT

                                                   CH4          _IO3       CH3N                   CH3N                   OUT                                                      OUT

                   Port B  PB2   -       -         -            TSC_G3     -          -           -           -          -          -         -        -       -      -     -     EVENT

                                                                _IO4                                                                                                              OUT

                                 JTDO-   TIM2_     TIM4_        TSC_G5     TIM8_                  SPI3_SCK    USART2_                         TIM3_                               EVENT

                           PB3   TRACES  CH2       ETR          _IO1       CH1N       SPI1_SCK    /I2S3_CK    TX         -          -         ETR      -       -      -     -     OUT

                                 WO
                                                                Table 14. STM32F303xD/E alternate function mapping (continued)                                                           STM32F303xD STM32F303xE

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12   AF13  AF14  AF15

                                                                                      SPI1/SPI2

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC   -     -     EVENT

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                                         TIM16_    TIM3_        TSC_G5     TIM8_      SPI1_       SPI3_MIS    USART2_                         TIM17_                              EVENT

                           PB4   JTRST   CH1       CH1          _IO2       CH2N       MISO        O/I2S3ext   RX         -          -         BKIN     -       -      -     -     OUT

                                                                                                  _SD

                                         TIM16_    TIM3_        TIM8_      I2C1_      SPI1_       SPI3_MO     USART2_                         TIM17_                              EVENT

                           PB5   -       BKIN      CH2          CH3N       SMBAl      MOSI        SI/I2S3_    CK         I2C3_SDA   -         CH1      -       -      -     -     OUT

DocID026415 Rev 5                                                                                 SD

                           PB6   -       TIM16_    TIM4_        TSC_G5     I2C1_SCL   TIM8_       TIM8_       USART1_    -          -         TIM8_    -       -      -     -     EVENT

                                         CH1N      CH1          _IO3                  CH1         ETR         TX                              BKIN2                               OUT

                           PB7   -       TIM17_    TIM4_        TSC_G5     I2C1_SDA   TIM8_       -           USART1_    -          -         TIM3_    -       FMC_   -     -     EVENT

                                         CH1N      CH2          _IO4                  BKIN                    RX                              CH4              NADV               OUT

                           PB8   -       TIM16_    TIM4_        TSC_       I2C1_SCL   -           -           USART3_    COMP1_     CAN_RX    TIM8_    -       TIM1_  -     -     EVENT

                   Port B                CH1       CH3          SYNC                                          RX         OUT                  CH2              BKIN               OUT

                           PB9   -       TIM17_    TIM4_        -          I2C1_SDA   -           IR-OUT      USART3_    COMP2_     CAN_TX    TIM8_    -       -      -     -     EVENT

                                         CH1       CH4                                                        TX         OUT                  CH3                                 OUT

                           PB10  -       TIM2_     -            TSC_       -          -           -           USART3_    -          -         -        -       -      -     -     EVENT

                                         CH3                    SYNC                                          TX                                                                  OUT

                           PB11  -       TIM2_     -            TSC_G6     -          -           -           USART3_    -          -         -        -       -      -     -     EVENT  Pinout

                                         CH4                    _IO1                                          RX                                                                  OUT

                           PB12  -       -         -            TSC_G6     I2C2_      SPI2_NSS    TIM1_       USART3_    -          -         -        -       -      -     -     EVENT  and

                                                                _IO2       SMBAL      /I2S2_WS    BKIN        CK                                                                  OUT

                                                                TSC_G6                SPI2_SCK    TIM1_       USART3_                                                             EVENT  pin

                           PB13  -       -         -            _IO3       -          /I2S2_CK    CH1N        CTS        -          -         -        -       -      -     -     OUT    description

55/173
56/173                                                          Table 14.  STM32F303xD/E alternate function mapping (continued)                                                          Pinout

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12   AF13  AF14  AF15

                                                                                                                                                                                         and

                                                                                      SPI1/SPI2                                                                                          pin

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC   -     -     EVENT  description

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                                         TIM15_                 TSC_G6                SPI2_MIS    TIM1_       USART3_                                                             EVENT

                           PB14  -       CH1       -            _IO4       -          O/I2S2ext   CH2N        RTS        -          -         -        -       -      -     -     OUT

                                                                                      _SD

                                 RTC_    TIM15_    TIM15_                  TIM1_      SPI2_MO                                                                                     EVENT

                   Port B  PB15  REFIN   CH2       CH1N         -          CH3N       SI/I2S2_S   -           -          -          -         -        -       -      -     -     OUT

DocID026415 Rev 5                                                                     D

                           PC0   -       EVENT     TIM1_        -          -          -           -           -          -          -         -        -       -      -     -     -

                                         OUT       CH1

                           PC1   -       EVENT     TIM1_        -          -          -           -           -          -          -         -        -       -      -     -     -

                                         OUT       CH2

                           PC2   -       EVENT     TIM1_        COMP7_     -          -           -           -          -          -         -        -       -      -     -     -

                                         OUT       CH3          OUT

                           PC3   -       EVENT     TIM1_        -          -          -           TIM1_       -          -          -         -        -       -      -     -     -

                                         OUT       CH4                                            BKIN2

                           PC4   -       EVENT     TIM1_        -          -          -           -           USART1_    -          -         -        -       -      -     -     -

                   Port C                OUT       ETR                                                        TX

                           PC5   -       EVENT     TIM15_       TSC_G3     -          -           -           USART1_    -          -         -        -       -      -     -     -      STM32F303xD STM32F303xE

                                         OUT       BKIN         _IO1                                          RX

                           PC6   -       EVENT     TIM3_        -          TIM8_      -           I2S2_       COMP6_O    -          -         -        -       -      -     -     -

                                         OUT       CH1                     CH1                    MCK         UT

                           PC7   -       EVENT     TIM3_        -          TIM8_      -           I2S3_       COMP5_O    -          -         -        -       -      -     -     -

                                         OUT       CH2                     CH2                    MCK         UT

                           PC8   -       EVENT     TIM3_        -          TIM8_      -           -           COMP3_O    -          -         -        -       -      -     -     -

                                         OUT       CH3                     CH3                                UT

                           PC9   -       EVENT     TIM3_        I2C3_      TIM8_      I2SCKIN     TIM8_       -          -          -         -        -       -      -     -     -

                                         OUT       CH4          SDA        CH4                    BKIN2
                                                                Table 14.  STM32F303xD/E alternate function mapping (continued)                                                           STM32F303xD STM32F303xE

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12    AF13  AF14  AF15

                                                                                      SPI1/SPI2

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC    -     -     EVENT

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                           PC10  -       EVENT     -            -          TIM8_      UART4_      SPI3_SCK    USART3_    -          -         -        -       -       -     -     -

                                         OUT                               CH1N       TX          /I2S3_CK    TX

                                         EVENT                             TIM8_      UART4_      SPI3_MIS    USART3_

                           PC11  -       OUT       -            -          CH2N       RX          O/I2S3ext   RX         -          -         -        -       -       -     -     -

DocID026415 Rev 5                                                                                 _SD

                   Port C                EVENT                             TIM8_      UART5_      SPI3_MO     USART3_

                           PC12  -       OUT       -            -          CH3N       TX          SI/I2S3_    CK         -          -         -        -       -       -     -     -

                                                                                                  SD

                           PC13  -       EVENT     -            -          TIM1_      -           -           -          -          -         -        -       -       -     -     -

                                         OUT                               CH1N

                           PC14  -       EVENT     -            -          -          -           -           -          -          -         -        -       -       -     -     -

                                         OUT

                           PC15  -       EVENT     -            -          -          -           -           -          -          -         -        -       -       -     -     -

                                         OUT

                           PD0   -       EVENT     -            -          -          -           -           CAN_RX     -          -         -        -       FMC_D2  -     -     -

                                         OUT

                           PD1   -       EVENT     -            -          TIM8_                  TIM8_       CAN_TX     -          -         -        -       FMC_D3  -     -     -      Pinout

                                         OUT                               CH4                    BKIN2

                   Port D  PD2   -       EVENT     TIM3_        -          TIM8_      UART5_      -           -          -          -         -        -       -       -     -     -      and

                                         OUT       ETR                     BKIN       RX

                                         EVENT     TIM2_CH                                                    USART2_                                          FMC_                       pin

                           PD3   -       OUT       1/TIM2_      -          -          -           -           CTS        -          -         -        -       CLK     -     -     -      description

                                                   ETR

57/173                     PD4   -       EVENT     TIM2_        -          -          -           -           USART2_    -          -         -        -       FMC_    -     -     -

                                         OUT       CH2                                                        RTS                                              NOE
58/173                                                          Table 14.  STM32F303xD/E alternate function mapping (continued)                                                           Pinout

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12    AF13  AF14  AF15

                                                                                                                                                                                          and

                                                                                      SPI1/SPI2                                                                                           pin

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC    -     -     EVENT  description

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                           PD5   -       EVENT     -            -          -          -           -           USART2_    -          -         -        -       FMC_    -     -     -

                                         OUT                                                                  TX                                               NWE

                           PD6   -       EVENT     TIM2_        -          -          -           -           USART2_    -          -         -        -       FMC_    -     -     -

                                         OUT       CH4                                                        RX                                               NWAIT

                                         EVENT     TIM2_                                                      USART2_                                          FMC_NE

DocID026415 Rev 5          PD7   -       OUT       CH3          -          -          -           -           CK         -          -         -        -       1/FMC_  -     -     -

                                                                                                                                                               NCE2

                           PD8   -       EVENT     -            -          -          -           -           USART3_    -          -         -        -       FMC_    -     -     -

                                         OUT                                                                  TX                                               D13

                           PD9   -       EVENT     -            -          -          -           -           USART3_    -          -         -        -       FMC_    -     -     -

                                         OUT                                                                  RX                                               D14

                   Port D  PD10  -       EVENT     -            -          -          -           -           USART3_    -          -         -        -       FMC_    -     -     -

                                         OUT                                                                  CK                                               D15

                           PD11  -       EVENT     -            -          -          -           -           USART3_    -          -         -        -       FMC_    -     -     -

                                         OUT                                                                  CTS                                              A16

                           PD12  -       EVENT     TIM4_        TSC_G8     -          -           -           USART3_    -          -         -        -       FMC_    -     -     -      STM32F303xD STM32F303xE

                                         OUT       CH1          _IO1                                          RTS                                              A17

                           PD13  -       EVENT     TIM4_        TSC_G8     -          -           -           -          -          -         -        -       FMC_    -     -     -

                                         OUT       CH2          _IO2                                                                                           A18

                           PD14  -       EVENT     TIM4_        TSC_G8     -          -           -           -          -          -         -        -       FMC_D0  -     -     -

                                         OUT       CH3          _IO3

                           PD15  -       EVENT     TIM4_        TSC_G8     -          -           SPI2_NSS    -          -          -         -        -       FMC_D1  -     -     -

                                         OUT       CH4          _IO4
                                                                 Table 14.  STM32F303xD/E alternate function mapping (continued)                                                           STM32F303xD STM32F303xE

                                 AF0      AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12    AF13  AF14  AF15

                                                                                       SPI1/SPI2

                           Port           TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF   16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC    -     -     EVENT

                                          VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                    MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                       red

                           PE0   -        EVENT     TIM4_        -          TIM16_     -           TIM20_      USART1_    -          -         -        -       FMC_    -     -     -

                                          OUT       ETR                     CH1                    ETR         TX                                               NBL0

                           PE1   -        EVENT     -            -          TIM17_     -           TIM20_      USART1_    -          -         -        -       FMC_    -     -     -

                                          OUT                               CH1                    CH4         RX                                               NBL1

                           PE2   TRACECK  EVENT     TIM3_        TSC_G7     -          SPI4_SCK    TIM20_      -          -          -         -        -       FMC_    -     -     -

DocID026415 Rev 5                         OUT       CH1          _IO1                              CH1                                                          A23

                           PE3   TRACED0  EVENT     TIM3_        TSC_G7     -          SPI4_NSS    TIM20_      -          -          -         -        -       FMC_    -     -     -

                                          OUT       CH2          _IO2                              CH2                                                          A19

                           PE4   TRACED1  EVENT     TIM3_        TSC_G7     -          SPI4_NSS    TIM20_      -          -          -         -        -       FMC_    -     -     -

                                          OUT       CH3          _IO3                              CH1N                                                         A20

                           PE5   TRACED2  EVENT     TIM3_        TSC_G7     -          SPI4_       TIM20_      -          -          -         -        -       FMC_    -     -     -

                   Port E                 OUT       CH4          _IO4                  MISO        CH2N                                                         A21

                           PE6   TRACED3  EVENT     -            -          -          SPI4_       TIM20_      -          -          -         -        -       FMC_    -     -     -

                                          OUT                                          MOSI        CH3N                                                         A22

                           PE7   -        EVENT     TIM1_        -          -          -           -           -          -          -         -        -       FMC_D4  -     -     -

                                          OUT       ETR

                           PE8   -        EVENT     TIM1_        -          -          -           -           -          -          -         -        -       FMC_D5  -     -     -      Pinout

                                          OUT       CH1N

                           PE9   -        EVENT     TIM1_        -          -          -           -           -          -          -         -        -       FMC_D6  -     -     -

                                          OUT       CH1                                                                                                                                    and

                           PE10  -        EVENT     TIM1_        -          -          -           -           -          -          -         -        -       FMC_D7  -     -     -

                                          OUT       CH2N                                                                                                                                   pin

                           PE11  -        EVENT     TIM1_        -          -          SPI4_NSS    -           -          -          -         -        -       FMC_D8  -     -     -      description

                                          OUT       CH2

59/173
60/173                                                          Table 14. STM32F303xD/E alternate function mapping (continued)                                                            Pinout

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12    AF13  AF14  AF15

                                                                                                                                                                                          and

                                                                                      SPI1/SPI2                                                                                           pin

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC    -     -     EVENT  description

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                           PE12  -       EVENT     TIM1_        -          -          SPI4_SCK    -           -          -          -         -        -       FMC_D9  -     -     -

                                         OUT       CH3N

                           PE13  -       EVENT     TIM1_        -          -          SPI4_       -           -          -          -         -        -       FMC_    -     -     -

                   Port E                OUT       CH3                                MISO                                                                     D10

                           PE14  -       EVENT     TIM1_        -          -          SPI4_       TIM1_       -          -          -         -        -       FMC_    -     -     -

DocID026415 Rev 5                        OUT       CH4                                MOSI        BKIN2                                                        D11

                           PE15  -       EVENT     TIM1_        -          -          -           -           USART3_    -          -         -        -       FMC_    -     -     -

                                         OUT       BKIN                                                       RX                                               D12

                           PF0   -       EVENT     -            -          I2C2_SDA   SPI2_NSS    TIM1_       -          -          -         -        -       -       -     -     -

                                         OUT                                          /I2S2_WS    CH3N

                           PF1   -       EVENT     -            -          I2C2_SCL   SPI2_SCK    -           -          -          -         -        -       -       -     -     -

                                         OUT                                          /I2S2_CK

                           PF2   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A2  -     -     -

                                         OUT       CH3

                   Port F  PF3   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A3  -     -     -      STM32F303xD STM32F303xE

                                         OUT       CH4

                           PF4   -       EVENT     COMP1_       TIM20_     -          -           -           -          -          -         -        -       FMC_A4  -     -     -

                                         OUT       OUT          CH1N

                           PF5   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A5  -     -     -

                                         OUT       CH2N

                           PF6   -       EVENT     TIM4_        -          I2C2_SCL   -           -           USART3_    -          -         -        -       FMC_    -     -     -

                                         OUT       CH4                                                        RTS                                              NIORD

                           PF7   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -

                                         OUT       BKIN                                                                                                        NREG
                                                                Table 14.  STM32F303xD/E alternate function mapping (continued)                                                           STM32F303xD STM32F303xE

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12    AF13  AF14  AF15

                                                                                      SPI1/SPI2

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC    -     -     EVENT

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                           PF8   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -

                                         OUT       BKIN2                                                                                                       NIOWR

                           PF9   -       EVENT     TIM20_       TIM15_     -          SPI2_SCK    -           -          -          -         -        -       FMC_CD  -     -     -

                                         OUT       BKIN         CH1

                           PF10  -       EVENT     TIM20_       TIM15_     -          SPI2_SCK    -           -          -          -         -        -       FMC_    -     -     -

DocID026415 Rev 5                        OUT       BKIN2        CH2                                                                                            INTR

                           PF11  -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       -       -     -     -

                   Port F                OUT       ETR

                           PF12  -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A6  -     -     -

                                         OUT       CH1

                           PF13  -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A7  -     -     -

                                         OUT       CH2

                           PF14  -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A8  -     -     -

                                         OUT       CH3

                           PF15  -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A9  -     -     -

                                         OUT       CH4

                           PG0   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -      Pinout

                                         OUT       CH1N                                                                                                        A10

                           PG1   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -

                                         OUT       CH2N                                                                                                        A11                        and

                   Port G  PG2   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -

                                         OUT       CH3N                                                                                                        A12                        pin

                           PG3   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -      description

                                         OUT       BKIN                                                                                                        A13

61/173                     PG4   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_    -     -     -

                                         OUT       BKIN2                                                                                                       A14
62/173                                                          Table 14.  STM32F303xD/E alternate function mapping (continued)                                                            Pinout

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12     AF13  AF14  AF15

                                                                                                                                                                                           and

                                                                                      SPI1/SPI2                                                                                            pin

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC     -     -     EVENT  description

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                           PG5   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_     -     -     -

                                         OUT       ETR                                                                                                         A15

                           PG6   -       EVENT     -            -          -          -           -           -          -          -         -        -       FMC_     -     -     -

                                         OUT                                                                                                                   INT2

                           PG7   -       EVENT     -            -          -          -           -           -          -          -         -        -       FMC_     -     -     -

DocID026415 Rev 5                        OUT                                                                                                                   INT3

                           PG8   -       EVENT     -            -          -          -           -           -          -          -         -        -       -        -     -     -

                                         OUT

                                         EVENT                                                                                                                 FMC_NE

                           PG9   -       OUT       -            -          -          -           -           -          -          -         -        -       2/FMC_   -     -     -

                                                                                                                                                               NCE3

                   Port G                                                                                                                                      FMC_

                           PG10  -       EVENT     -            -          -          -           -           -          -          -         -        -       NCE4_1/  -     -     -

                                         OUT                                                                                                                   FMC_

                                                                                                                                                               NE3

                           PG11  -       EVENT     -            -          -          -           -           -          -          -         -        -       FMC_     -     -     -

                                         OUT                                                                                                                   NCE4_2

                           PG12  -       EVENT     -            -          -          -           -           -          -          -         -        -       FMC_     -     -     -      STM32F303xD STM32F303xE

                                         OUT                                                                                                                   NE4

                           PG13  -       EVENT     -            -          -          -           -           -          -          -         -        -       FMC_     -     -     -

                                         OUT                                                                                                                   A24

                           PG14  -       EVENT     -            -          -          -           -           -          -          -         -        -       FMC_     -     -     -

                                         OUT                                                                                                                   A25

                           PG15  -       EVENT     -            -          -          -           -           -          -          -         -        -       -        -     -     -

                                         OUT
                                                                Table 14.  STM32F303xD/E alternate function mapping (continued)                                                           STM32F303xD STM32F303xE

                                 AF0     AF1       AF2          AF3        AF4        AF5         AF6         AF7        AF8        AF9       AF10     AF11    AF12    AF13  AF14  AF15

                                                                                      SPI1/SPI2

                           Port          TIM2/15/  I2C3/TIM1    I2C3/TIM   I2C1/2/TI  /I2S2/SPI3  SPI2/I2S2/  USART1/2   I2C3/GPC

                                 SYS_AF  16/17/E   /2/3/4/8/20  8/20/15/G  M1/8/16/   /I2S3/SPI4  SPI3/I2S3/  /3/CAN/GP  OMP1/2/3/  CAN/TIM1  TIM2/3/  TIM1/8  FSMC    -     -     EVENT

                                         VENT      /15/GPCO     PCOMP7     17         /UART4/5/   TIM1/8/20/  COMP3/5/   4/5/6      /8/15     4/8/17           /TIM1

                                                   MP1          /TSC                  TIM8/Infra  Infrared    6

                                                                                      red

                           PH0   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A0  -     -     -

                                         OUT       CH1

                   Port H  PH1   -       EVENT     TIM20_       -          -          -           -           -          -          -         -        -       FMC_A1  -     -     -

                                         OUT       CH2

                           PH2   -       EVENT     -            -          -          -           -           -          -          -         -        -       -       -     -     -

DocID026415 Rev 5                        OUT

                                                                                                                                                                                          Pinout

                                                                                                                                                                                          and

                                                                                                                                                                                          pin

63/173                                                                                                                                                                                    description
Memory mapping                                         STM32F303xD         STM32F303xE

5          Memory mapping

                              Figure  9.  STM32F303xD/E memory map

   [))))))))                            [))

                &RUWH[0                             $+%

               ZLWK)38                 [

                ,QWHUQDO                              5HVHUYHG

                3HULSKHUDOV               [

   [(                                         $+%

                                         [

                                                       5HVHUYHG

   [&                            [))

                                                       $+%

                                         [

                                                       5HVHUYHG

   [$                            [&

                )0&FRQWURO                           $3%

                UHJLVWHUV                 [

   [$                                         5HVHUYHG

               )0&                      [$

                EDQNDQG                            $3%

                EDQN

   [                            [

                )0&

               EDQNDQG               [)))))))

                EDQN                                 2SWLRQE\WHV

   [                            [))))

                                                       6\VWHPPHPRU\

                                         [)))'

                                                       5HVHUYHG

   [  3HULSKHUDOV               [

                                                       &&05$0

                                          [

                                         [  5HVHUYHG

   [  65$0                                   )ODVKPHPRU\

                                         [

                &2'(                                   5HVHUYHG

   [                            [  )ODVKV\VWHP

                                                       PHPRU\RU65$0

                                                       GHSHQGLQJRQ%227

                                          [  FRQILJXUDWLRQ

           5HVHUYHG

                                                                           06Y9

64/173                        DocID026415 Rev 5
STM32F303xD  STM32F303xE                                                Memory mapping

                   Table 15. Memory map, peripheral  register boundary addresses

             Bus          Boundary address           Size            Peripheral

                                                     (bytes)

                   0xA000 0000 - 0xA000 0FFF         4K       FSMC control registers

             AHB4  0x8000 0000 - 0x9FFF FFFF         512 M    FSMC Banks 3 and 4

                   0x6000 0000 - 0x7FFF FFFF         512 M    FSMC Banks 1 and 2

             -     0x5000 0800 - 0x5FFF FFFF         384 M    Reserved

             AHB3  0x5000 0400 - 0x5000 07FF         1K       ADC3 - ADC4

                   0x5000 0000 - 0x5000 03FF         1K       ADC1 - ADC2

             -     0x4800 2000 - 0x4FFF FFFF         ~132 M   Reserved

                   0x4800 1C00 - 0x4800 1FFF         1K       GPIOH

                   0x4800 1800 - 0x4800 1BFF         1K       GPIOG

                   0x4800 1400 - 0x4800 17FF         1K       GPIOF

             AHB2  0x4800 1000 - 0x4800 13FF         1K       GPIOE

                   0x4800 0C00 - 0x4800 0FFF         1K       GPIOD

                   0x4800 0800 - 0x4800 0BFF         1K       GPIOC

                   0x4800 0400 - 0x4800 07FF         1K       GPIOB

                   0x4800 0000 - 0x4800 03FF         1K       GPIOA

             -     0x4002 4400 - 0x47FF FFFF         ~128 M   Reserved

                   0x4002 4000 - 0x4002 43FF         1K       TSC

                   0x4002 3400 - 0x4002 3FFF         3K       Reserved

                   0x4002 3000 - 0x4002 33FF         1K       CRC

                   0x4002 2400 - 0x4002 2FFF         3K       Reserved

             AHB1  0x4002 2000 - 0x4002 23FF         1K       Flash interface

                   0x4002 1400 - 0x4002 1FFF         3K       Reserved

                   0x4002 1000 - 0x4002 13FF         1K       RCC

                   0x4002 0800 - 0x4002 0FFF         2K       Reserved

                   0x4002 0400 - 0x4002 07FF         1K       DMA2

                   0x4002 0000 - 0x4002 03FF         1K       DMA1

                          DocID026415 Rev 5                                           65/173

                                                                                              67
Memory  mapping                                                       STM32F303xD STM32F303xE

        Table       15. Memory map, peripheral     register  boundary  addresses (continued)

        Bus                 Boundary address                 Size              Peripheral

                                                             (bytes)

                 -  0x4001  8000  -  0x4001  FFFF            32 K      Reserved

                    0x4001  5400  -  0x4001  7FFF            11 K      Reserved

                    0x4001  5000  -  0x4001  53FF            1K        TIM20

                    0x4001  4C00  -  0x4001  4FFF            1K        Reserved

                    0x4001  4800  -  0x4001  4BFF            1K        TIM17

                    0x4001  4400  -  0x4001  47FF            1K        TIM16

                    0x4001  4000  -  0x4001  43FF            1K        TIM15

                    0x4001  3C00  -  0x4001  3FFF            1K        SPI4

                    0x4001  3800  -  0x4001  3BFF            1K        USART1

                    0x4001  3400  -  0x4001  37FF            1K        TIM8

                    0x4001  3000  -  0x4001  33FF            1K        SPI1

                    0x4001  2C00  -  0x4001  2FFF            1K        TIM1

        APB2        0x4001  0800  -  0x4001  2BFF            9K        Reserved

                    0x4001  0400  -  0x4001  07FF            1K        EXTI

                    0x4001  0000  -  0x4001  03FF            1K        SYSCFG    +  COMP  +  OPAMP

                 -  0x4000  7C00  -  0x4000  FFFF            32 K      Reserved

66/173                               DocID026415 Rev 5
STM32F303xD  STM32F303xE                                                         Memory mapping

             Table  15. Memory map, peripheral     register  boundary  addresses (continued)

             Bus            Boundary address                 Size               Peripheral

                                                             (bytes)

                    0x4000  7800  -  0x4000  7BFF            1K        I2C3

                    0x4000  7400  -  0x4000  77FF            1K        DAC

                    0x4000  7000  -  0x4000  73FF            1K        PWR

                    0x4000  6800  -  0x4000  6FFF            2K        Reserved

                    0x4000  6400  -  0x4000  67FF            1K        bxCAN

                    0x4000  6000  -  0x4000  63FF            1K        USB/CAN SRAM

                    0x4000  5C00  -  0x4000  5FFF            1K        USB device FS

                    0x4000  5800  -  0x4000  5BFF            1K        I2C2

                    0x4000  5400  -  0x4000  57FF            1K        I2C1

                    0x4000  5000  -  0x4000  53FF            1K        UART5

                    0x4000  4C00  -  0x4000  4FFF            1K        UART4

                    0x4000  4800  -  0x4000  4BFF            1K        USART3

                    0x4000  4400  -  0x4000  47FF            1K        USART2

             APB1   0x4000  4000  -  0x4000  43FF            1K        I2S3ext

                    0x4000  3C00  -  0x4000  3FFF            1K        SPI3/I2S3

                    0x4000  3800  -  0x4000  3BFF            1K        SPI2/I2S2

                    0x4000  3400  -  0x4000  37FF            1K        I2S2ext

                    0x4000  3000  -  0x4000  33FF            1K        IWDG

                    0x4000  2C00  -  0x4000  2FFF            1K        WWDG

                    0x4000  2800  -  0x4000  2BFF            1K        RTC

                    0x4000  1800  -  0x4000  27FF            4K        Reserved

                    0x4000  1400  -  0x4000  17FF            1K        TIM7

                    0x4000  1000  -  0x4000  13FF            1K        TIM6

                    0x4000  0C00  -  0x4000  0FFF            1K        Reserved

                    0x4000  0800  -  0x4000  0BFF            1K        TIM4

                    0x4000  0400  -  0x4000  07FF            1K        TIM3

                    0x4000  0000  -  0x4000  03FF            1K        TIM2

                                     DocID026415 Rev 5                                        67/173

                                                                                                      67
Electrical characteristics                                                   STM32F303xD STM32F303xE

6           Electrical characteristics

6.1         Parameter conditions

            Unless otherwise specified, all voltages are referenced to VSS.

6.1.1       Minimum and maximum values

            Unless otherwise specified, the minimum and maximum values are guaranteed in the worst

            conditions of ambient temperature, supply voltage and frequencies by tests in production on

            100% of the devices with an ambient temperature at TA = 25 °C and TA = TAmax (given by
            the selected temperature range).

            Data based on characterization results, design simulation and/or technology characteristics

            are indicated in the table footnotes and are not tested in production. Based on

            characterization, the minimum and maximum values refer to sample tests and represent the

            mean value plus or minus three times the standard deviation (mean±3σ).

6.1.2       Typical values

            Unless otherwise specified, typical data are based on TA = 25 °C, VDD = VDDA = 2.0 to 3.6 V.
            They are given only as design guidelines and are not tested.

            Typical ADC accuracy values are determined by characterization of a batch of samples from

            a standard diffusion lot over the full temperature range, where 95% of the devices have an

            error less than or equal to the value indicated (mean±2σ).

6.1.3       Typical curves

            Unless otherwise specified, all typical curves are given only as design guidelines and are

            not tested.

6.1.4       Loading capacitor

            The loading conditions used for pin parameter measurement are shown in Figure 10.

6.1.5       Pin input voltage

            The input voltage measurement on a pin of the device is described in Figure 11.

        Figure 10. Pin loading conditions                     Figure 11. Pin input voltage

                            0&8SLQ                                          0&8SLQ

        &  S)                                                      9,1

                                     069                                               069

68/173                                     DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                    Electrical characteristics

6.1.6     Power supply scheme

                                               Figure    12.  Power supply scheme

                                               9%$7

                                                                3RZHU                  %DFNXSFLUFXLWU\

                       ±9                             VZLWFK                              /6(57&

                                                                                                   :DNHXSORJLF

                                                                                        %DFNXSUHJLVWHUV

                                                                287      /HYHOVKLIWHU

                                               *3,2V                                  ,2ORJLF

                                                                ,1                                         .HUQHOORJLF

                                                                                                                   &38

                                                                                                                  GLJLWDO

                                    9''                                                                        PHPRULHV

                                               [9''

                      [Q)                             5HJXODWRU

                      [—)             [966

                      9''$

                                               9''$

                                         95()

              Q)                                                                                $QDORJ5&V

              —)        Q)                        95()  $'&'$&                            3//FRPSDUDWRUV23$03

                            —)                       95()                                     

                                               966$

                                                                                                                             069

          1.  Dotted lines represent the internal connections on low pin count packages, joining the dedicated supply
              pins.

Caution:  Each power supply pair (VDD/VSS, VDDA/VSSA etc.) must be decoupled with filtering ceramic

          capacitors as shown above. These capacitors must be placed as close as possible to, or

          below the appropriate pins on the underside of the PCB to ensure the good functionality of

          the device.

                                               DocID026415 Rev 5                                                             69/173

                                                                                                                                        151
Electrical  characteristics                                            STM32F303xD                             STM32F303xE

6.1.7           Current consumption measurement

                             Figure 13. Current consumption            measurement scheme

                                                     )$$

                                                                 6$$

                                                     )$$!        6$$!

                                                                                                                                                                                                                                                                                     -36

6.2             Absolute maximum ratings

                Stresses above the absolute maximum ratings listed in Table 16: Voltage characteristics,

                Table 17: Current characteristics, and Table 18: Thermal characteristics may cause

                permanent damage to the device. These are stress ratings only and functional operation of

                the device at these conditions is not implied. Exposure to maximum rating conditions for

                extended periods may affect device reliability.

                             Table 16. Voltage characteristics(1)

     Symbol                  Ratings                                   Min                                     Max                                                                                                                                                                   Unit

     VDD–VSS       External main supply voltage (including VDDA, VBAT  -0.3                                    4.0
                   and VDD)

    VDD–VDDA       Allowed voltage difference for VDD > VDDA           -                                       0.4                                                                                                                                                                   V

    VREF+–VDDA(2)  Allowed voltage difference for VREF+ > VDDA         -                                       0.4

                   Input voltage on FT and FTf pins                    VSS −0.3  VDD + 4.0

                   Input voltage on TTa pins                           VSS −0.3                                4.0

        VIN(3)     Input voltage on any other pin                      VSS −0.3                                4.0                                                                                                                                                                   V

                   Input voltage on Boot0 pin                          0                                       9

     |ΔVDDx|       Variations between different VDD power pins         -                                       50                                                                                                                                                                    mV

    |VSSX −VSS|    Variations between all the different ground pins    -                                       50

    VESD(HBM)      Electrostatic discharge voltage (human body         see Section 6.3.13: Electrical                                                                                                                                                                                -

                   model)                                              sensitivity characteristics

1.  pVVAelDDlrDDmmAAaitmmitneuudpssorttawbpneoegwreg(e.rVerTDaohDtnee,rbVfotehDlflaDoonAwre)ionaorgnredraqetuglatarhotlieuotonnsdsaVhmD(iVpDeS.mtSim,uVsetSabSseA)VrepDsiDnpsiencmttheuedstpbaoelwwtweaeryesunpbVesDecDqoAunenanenccdeteV. dDDto: the external power supply, in the

2.  VREF+ must be always lower or equal than VDDA (VREF+ ≤VDDA). If unused then it must be connected to VDDA.

3.  VcuINrremnatxvimaluuems.must always be respected. Refer to Table 17: Current characteristics for the maximum allowed injected

70/173                                         DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                           Electrical characteristics

                                  Table 17. Current characteristics

    Symbol                                                     Ratings                                                                                                     Max.                                                                                                    Unit

    ΣIVDD                 Total current into sum of all VDD_x power lines (source)                                                                                         160

    ΣIVSS                 Total current out of sum of all VSS_x ground lines (sink)                                                                                        -160

    IVDD                  Maximum current into each VDD_x power line (source)(1)                                                                                           100

    IVSS                  Maximum current out of each VSS _x ground line (sink)(1)                                                                                         100

    IIO(PIN)              Output current sunk by any I/O and control pin                                                                                                    25

                          Output current source by any I/O and control pin                                                                                                  -25                                                                                                    mA

    ΣIIO(PIN)             Total output current sunk by sum of all IOs and control pins(2)                                                                                   80

                          Total output current sourced by sum of all IOs and control pins(2)                                                                                -80

                          Injected current on FT, FTf, and B pins(3)                                                                                                       -5/+0

    IINJ(PIN)             Injected current on TC and RST pin(4)                                                                                                             ±5

                          Injected current on TTa pins(5)                                                                                                                   ±5

    ΣIINJ(PIN)            Total injected current (sum of all I/O and control pins)(6)                                                                                      ±25

1.  pAellrmmaititnedporawnegre(.VDD, VDDA) and ground (VSS and VSSA) pins must always be connected to the external power supply, in the

2.  This current consumption must be correctly distributed over all I/Os and control pins.The total output current must not be
    sunk/sourced between two consecutive power supply pins referring to high pin count LQFP packages.

3.  Positive injection is not possible on these I/Os and does not occur for input voltages lower than the specified maximum
    value.

4.  A positive injection  iTsainbdleu1ce6d: VboyltVagINe>chVaDrDacwtehriilsetiacsnefogratthiveeminajexicmtiounmisalilnodwuecdedinpbuytVvIoNl     exceeded. Refer to

5.  edAxispctouesrebidtsievtdeh.einRjaeenfceatirlooanglsipsoeitnrofdoTuramcbealdencb1ey6:oVVfINothl>teaVgdeDevDciAhcaewr.ahScileeteearinsnotietcegsa(f2toi)vrbetehilenojwemcaTtixaoibnmleiusm8in1a.dlulocweeddbiynpVuINt
6.  When several inputs are submitted to a current injection,  the  maximum  ΣIINJ(PIN)  is  the  absolute  sum                                                        of  the  positive                                                                                           and
    negative injected currents (instantaneous values).

                                  Table 18. Thermal characteristics

                          Symbol                               Ratings                                                                                                 Value                                                                                                       Unit

                          TSTG    Storage temperature range                                                 -65 to +150                                                                                                                                                            °C

                          TJ      Maximum junction temperature                                                                                                         150                                                                                                         °C

                                                        DocID026415 Rev 5                                                                                                                                                                                                          71/173

                                                                                                                                                                                                                                                                                           151
Electrical  characteristics                                                                  STM32F303xD STM32F303xE

6.3         Operating conditions

6.3.1       General operating conditions

                                             Table 19. General operating conditions

                Symbol       Parameter                                         Conditions       Min   Max                                               Unit

                fHCLK        Internal AHB clock frequency                          -            0     72

                fPCLK1       Internal APB1 clock frequency                         -            0     36                                                MHz

                fPCLK2       Internal APB2 clock frequency                         -            0     72

                VDD          Standard operating voltage                            -            2     3.6                                               V

                             Analog operating voltage                 Must have a potential     2     3.6

                VDDA         (OPAMP and DAC not used)                 equal to or higher than                                                           V

                             Analog operating voltage                 VDD                       2.4   3.6

                             (OPAMP and DAC used)

                VBAT         Backup operating voltage                              -            1.65  3.6                                               V

                                                                      TC I/O                    -0.3  VDD+0.3

                                                                      TTa I/O                   -0.3  VDDA+0.3

                VIN          I/O input voltage                        FT and FTf I/O(1)         -0.3  5.5                                               V

                                                                      BOOT0                     0     5.5

                                                                      LQFP144                   -     606

                             Power dissipation at TA =                WLCSP100                  -     454

                PD           81505°C°Cfofrorsusfufifxfix67o(2r )TA =  LQFP100                   -     476                                               mW

                                                                      UFBGA100                  -     339

                                                                      LQFP64                    -     435

                             Ambient temperature for 6                Maximum power             -40   85

                             suffix version                           dissipation                                                                       °C

                TA                                                    Low power dissipation(3)  -40   105

                             Ambient temperature for 7                Maximum power             -40   105

                             suffix version                           dissipation                                                                       °C

                                                                      Low power dissipation(3)  -40   125

                TJ           Junction temperature range               6 suffix version          -40   105                                               °C

                                                                      7 suffix version          -40   125

            1.  To sustain a voltage higher than VDD+0.3 V, the internal pull-up/pull-down resistors must be disabled.

            2.  cIfhTaAraisctleorwisetric, sh)i.gher PD values are allowed as long as TJ does not exceed TJmax (see Section 7.7: Thermal

            3.  ISnelcotwionpo7w.7e:rTdhisesrimpaatliocnhasrtaactete,rTisAticcas)n. be extended to this range as long as TJ does not exceed TJmax (see

72/173                                          DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                            Electrical characteristics

6.3.2  Operating conditions at power-up / power-down

       The parameters given in Table 20 are derived from tests performed under the                                     ambient

       temperature condition summarized in Table 19.

                        Table 20. Operating       conditions at power-up                   /  power-down

           Symbol              Parameter                      Conditions                      Min             Max              Unit

                        VDD rise time rate                                                         0               ∞

           tVDD                                                          -

                        VDD fall time rate                                                    20                   ∞

                                                                                                                               µs/V

                        VDDA rise time rate                                                        0               ∞

           tVDDA                                                         -

                        VDDA fall time rate                                                   20                   ∞

6.3.3  Embedded reset and power control block characteristics

       The parameters given in Table 21 are derived from tests performed under ambient

       temperature and VDD supply voltage conditions summarized in Table 19.

                   Table 21. Embedded reset and power control block characteristics

           Symbol              Parameter                           Conditions                         Min.    Typ.      Max.      Unit

       VPOR/PDR(1)      Power on/power down             Falling edge                                  1.8(2)  1.88      1.96         V

                        reset threshold                 Rising edge                                   1.84    1.92      2.0          V

           VPDRhyst(1)  PDR hysteresis                                      -                         -            40   -         mV

       1.  The PDR detector monitors  VDD    and  also  VDDA  (if  kept  enabled  in  the  option  bytes).    The  POR  detector
           monitors only VDD.

       2.  The product behavior is guaranteed by design down to the minimum VPOR/PDR value.

                        Table 22. Programmable voltage detector                            characteristics

           Symbol              Parameter                           Conditions              Min(1)           Typ        Max(1)     Unit

           VPVD0        PVD threshold 0                 Rising edge                           2.1           2.18       2.26

                                                        Falling edge                          2             2.08       2.16

           VPVD1        PVD threshold 1                 Rising edge                           2.19          2.28       2.37

                                                        Falling edge                          2.09          2.18       2.27

           VPVD2        PVD threshold 2                 Rising edge                           2.28          2.38       2.48

                                                        Falling edge                          2.18          2.28       2.38       V

           VPVD3        PVD threshold 3                 Rising edge                           2.38          2.48       2.58

                                                        Falling edge                          2.28          2.38       2.48

           VPVD4        PVD threshold 4                 Rising edge                           2.47          2.58       2.69

                                                        Falling edge                          2.37          2.48       2.59

           VPVD5        PVD threshold 5                 Rising edge                           2.57          2.68       2.79

                                                        Falling edge                          2.47          2.58       2.69

                                             DocID026415 Rev 5                                                                    73/173

                                                                                                                                          151
Electrical  characteristics                                                              STM32F303xD STM32F303xE

                Table 22. Programmable voltage detector characteristics                           (continued)

                Symbol         Parameter                          Conditions             Min(1)   Typ   Max(1)   Unit

                VPVD6          PVD threshold 6          Rising edge                      2.66     2.78  2.9

                                                        Falling edge                     2.56     2.68  2.8      V

                VPVD7          PVD threshold 7          Rising edge                      2.76     2.88  3

                                                        Falling edge                     2.66     2.78  2.9

                VPVDhyst(2)    PVD hysteresis                         -                  -        100      -     mV

                IDD(PVD)       PVD current                            -                  -        0.15  0.26     µA

                               consumption

            1.  Data based on characterization results only, not tested in production.

            2.  Guaranteed by design, not tested in production.

6.3.4       Embedded reference voltage

            The parameters given in Table 23 are derived from tests performed under ambient

            temperature and VDD supply voltage conditions summarized in Table 19.

                               Table 23. Embedded internal reference                     voltage

                Symbol           Parameter                        Conditions             Min      Typ   Max      Unit

                VREFINT        Internal reference voltage         –40 °C < TA < +105 °C  1.16     1.2   1.25     V

                                                                  –40 °C < TA < +85 °C   1.16     1.2   1.24(1)  V

                               ADC sampling time when

                TS_vrefint     reading the internal                      -               2.2      -     -        µs

                               reference voltage

                               Internal reference voltage

                VRERINT        spread over the                    VDD = 3 V ±10 mV       -        -     10(2)    mV

                               temperature range

                TCoeff         Temperature coefficient                   -               -        -     100(2)   ppm/°C

            1.  Data based on  characterization results, not tested in production.

            2.  Guaranteed by  design, not tested in production.

                               Table 24. Internal reference voltage calibration values

                Calibration value name                            Description                    Memory address

                                                  Raw data acquired at

            VREFINT_CAL                           temperature of 30 °C                   0x1FFF F7BA - 0x1FFF F7BB

                                                  VDDA= 3.3 V

6.3.5       Supply current characteristics

            The current consumption is a function of several parameters and factors such as the

            operating voltage, ambient temperature, I/O pin loading, device software configuration,

            operating frequencies, I/O pin switching rate, program location in memory and executed

            binary code.

            The current consumption is measured as described in Figure 13: Current consumption

            measurement scheme.

74/173                                          DocID026415 Rev 5
STM32F303xD STM32F303xE                                                        Electrical characteristics

        All Run-mode current consumption measurements given in this section are performed with a

        reduced code that gives a consumption equivalent to CoreMark code.

Note:   The total current consumption is the sum of IDD and IDDA.

        Typical and maximum current consumption

        The MCU is placed under the following conditions:

        •       All I/O pins are in input mode with a static value at VDD or VSS (no load)

        •       All peripherals are disabled except when explicitly mentioned

        •       The Flash memory access time is adjusted to the fHCLK frequency (0 wait state from 0

                to 24 MHz,1 wait state from 24 to 48 MHz and 2 wait states from 48 to 72 MHz)

        •       Prefetch in ON (reminder: this bit must be set before clock setting and bus prescaling)

        •       When the peripherals are enabled fPCLK2 = fHCLK and fPCLK1 = fHCLK/2

        •       When fHCLK > 8 MHz, the PLL is ON and the PLL input is equal to HSI/2 (4 MHz) or

                HSE (8 MHz) in bypass mode.

        The parameters given in Table 25 to Table 29 are derived from tests performed under

        ambient temperature and supply voltage conditions summarized in Table 19.

       Table 25. Typical and maximum     current consumption from       VDD supply at VDD = 3.6V

                                         All peripherals enabled        All peripherals disabled

Symbol  Parameter   Conditions   fHCLK               Max @ TA(1)                     Max @ TA(1)         Unit

                                         Typ                            Typ

                                               25 °C    85 °C  105 °C          25 °C    85 °C  105 °C

                                 72 MHz  66.4  76.5     76.9      77.4  33.0   37.2     38.1      38.9

                                 64 MHz  59.8  66.4     67.7      68.6  29.7   33.5     34.3      35.0

                    External     48 MHz  47.3  53.7     53.8      55.1  23.2   26.2     27.1      28.0

                    clock (HSE   32 MHz  33.3  36.8     37.4      38.5  16.8   19.8     20.6      21.4

        Supply      bypass)      24 MHz  26.0  29.4     30.0      31.2  13.5   16.6     17.4      18.6

        current in               8 MHz   10.7  13.8     14.4      15.3  6.63   10.2     10.5      11.2

IDD     Run mode,                1 MHz   4.27  7.47     8.13      8.90  3.78   7.40     7.70      8.50

        executing

        from Flash               64 MHz  55.6  59.6     62.8      63.2  29.4   33.1     34.5      35.0

                                 48 MHz  43.6  47.0     49.2      50.1  23.1   26.2     27.1      28.0   mA

                    Internal     32 MHz  30.8  33.6     35.3      35.8  16.7   19.8     20.6      21.5

                    clock (HSI)

                                 24 MHz  24.0  28.0     28.2      29.7  13.5   16.5     17.5      18.4

                                 8 MHz   10.5  13.6     14.7      15.2  6.63   9.74     10.6      11.2

                                 72 MHz  66.2  76.2(2)  76.7   77.2(2)  32.8   36.9(2)  37.7   38.5(2)

        Supply                   64 MHz  59.6  66.2     67.6      68.4  29.3   33.1     33.9      34.4

        current in  External     48 MHz  47.0  53.4     53.6      54.9  22.4   25.6     26.2      27.2

IDD     Run mode,   clock (HSE   32 MHz  33.0  36.6     37.2      38.1  16.0   19.0     19.5      20.4

        executing   bypass)

        from RAM                 24 MHz  25.6  29.0     29.5      30.6  12.8   15.7     16.3      17.6

                                 8 MHz   10.3  13.4     13.8      14.7  6.40   9.48     9.93   10.90

                                         DocID026415 Rev 5                                              75/173

                                                                                                                151
Electrical characteristics                                                                        STM32F303xD STM32F303xE

Table 25. Typical and maximum current consumption from VDD supply at VDD = 3.6V (continued)

                                           All peripherals enabled                                All peripherals disabled

Symbol    Parameter   Conditions   fHCLK               Max @ TA(1)                                       Max @ TA(1)          Unit

                                           Typ                              Typ

                                                 25 °C    85 °C  105 °C                            25 °C    85 °C  105 °C

                      External

                      clock (HSE   1 MHz   3.92  7.06     7.54      8.60    3.42                   6.53     7.05      8.10

          Supply      bypass)

          current in               64 MHz  55.4  59.2     62.5      62.9    29.1                   32.7     34.0      34.6

    IDD   Run mode,                48 MHz  43.1  46.7     49.0      49.9    22.8                   26.1     26.8      27.8

          executing   Internal     32 MHz  30.5  33.2     35.0      35.5    15.8                   18.8     19.5      20.9

          from RAM    clock (HSI)

                                   24 MHz  23.8  27.8     27.9      29.2    12.6                   15.6     16.3      17.5

                                   8 MHz   9.85  13.1     14.1      14.6    6.20                   9.37     10.3      10.7

                                   72 MHz  48.8  53.5(2)  53.6   54.0(2)    7.60                   8.20(2)  8.50   9.00(2)

                                   64 MHz  43.5  48.6     49.1      49.3    6.90                   7.50     7.80      8.00

                      External     48 MHz  33.6  38.1     40.0      41.3    5.30                   5.80     6.00      6.40    mA

          Supply      clock (HSE   32 MHz  24.3  27.5     28.1      29.3    3.80                   4.10     4.40      4.70

          current in  bypass)      24 MHz  18.6  21.9     22.4      22.6    2.90                   3.30     3.40      3.90

          Sleep                    8 MHz   8.24  11.27    11.79  12.70      1.36                   1.74     1.85      2.00

    IDD   mode,                    1 MHz   3.64  6.72     7.36      8.30    0.79                   1.17     1.26      1.35

          executing

          from Flash               64 MHz  39.7  43.9     45.5      45.8    6.70                   7.30     7.40      7.70

          or RAM                   48 MHz  30.4  33.9     35.3      36.5    5.10                   5.60     5.70      6.10

                      Internal     32 MHz  21.9  25.8     26.2      26.7    3.60                   4.10     4.20      4.50

                      clock (HSI)

                                   24 MHz  17.0  20.2     21.5      21.7    2.98                   3.41     3.46      3.57

                                   8 MHz   7.81  11.0     11.7      12.4    1.41                   1.74     1.81      1.87

1.  Data based on characterization results, not tested in production unless otherwise specified.

2.  Data based on characterization results and tested in production with code executing from RAM.

          Table 26. Typical and maximum current consumption from the VDDA supply

                                                 VDDA = 2.4 V                                      VDDA = 3.6 V

Symbol    Parameter   Conditions   fHCLK                  Max @ TA(2)                                       Max @ TA(2)       Unit
                            (1)
                                           Typ                              Typ

                                                 25 °C    85 °C  105 °C                            25 °C    85 °C  105 °C

          Supply                   72 MHz  220   243      255          260  241                    264      281          287

          current in               64 MHz  194   215      226          231  212                    233      248          254

          Run mode,   HSE          48 MHz  145   164      172          176  158                    176      187          192

    IDDA  code        bypass       32 MHz  100   116      121          124  108                    123      130          134  µA

          executing

          from Flash               24 MHz  78    92       96           98   85                     97       102          105

          or RAM                   8 MHz   1.9   3.1      3.6          4.4  2.5                    3.7      4.4          5.5

76/173                                     DocID026415 Rev 5
STM32F303xD STM32F303xE                                                                                       Electrical characteristics

    Table 26. Typical and maximum current consumption from the VDDA supply (continued)

                                                                      VDDA = 2.4 V                            VDDA = 3.6 V

Symbol    Parameter   Conditions               fHCLK                        Max @ TA(2)                                  Max @ TA(2)          Unit
                      (1)
                                                       Typ                                           Typ

                                                                      25 °C  85 °C      105 °C                25 °C      85 °C  105 °C

                      HSE                      1 MHz           1.9    3.1    3.6          4.4        2.5      3.7        4.4          5.5

          Supply      bypass

          current in                           64 MHz  266            290    301         306         295      320        335          341

          Run mode,                            48 MHz  216            237    247         251         240      262        274          279

    IDDA  code                                                                                                                                   µA

          executing   HSI clock                32 MHz  170            188    196         199         190      208        217          221

          from Flash                           24 MHz  148            164    170         172         166      182        189          192

          or RAM

                                               8 MHz           70     78     81           82         84           92     95           97

1.  Current consumption from the     VfrDoDmA  supply is independent  of  whether  the  peripherals  are  on  or  off.   Furthermore  when  the
    PLL is off, IDDA is independent            the frequency.

2.  Data based on characterization results, not tested in production.

          Table 27. Typical and maximum VDD                           consumption in Stop and Standby modes

                                                                      Typ @VDD (VDD=VDDA)                                Max

Symbol    Parameter   Conditions                                                                                  TA =   TA =         TA =    Unit

                                                               2.0 V  2.4 V  2.7 V  3.0 V  3.3 V     3.6 V        25 °C  85 °C        105 °C

          Supply      Regulator in run mode,                   18.4   18.7   18.8   18.9   19.0      19.1         47     435          940

          current in  all oscillators OFF

          Stop mode   Regulator in low-power                   6.80   6.94   7.11   7.18   7.26      7.39         33     408          898

    IDD               mode, all oscillators OFF                                                                                                  µA

          Supply      LSI ON and IWDG ON                       0.72   0.87   0.99   1.10   1.23      1.37             -  -            -

          current in

          Standby     LSI OFF and IWDG OFF                     0.57   0.68   0.76   0.85   0.94      1.03         6.2    8.6          13.5

          mode

                                                               DocID026415 Rev 5                                                            77/173

                                                                                                                                                     151
Electrical characteristics                                                                       STM32F303xD STM32F303xE

          Table 28.   Typical and maximum VDDA consumption in Stop and Standby modes

                                                                        Typ @VDD (VDD = VDDA)                 Max(1)

Symbol    Parameter                             Conditions                                             TA =   TA =    TA =    Unit

                                                                  2.0 V 2.4 V 2.7 V 3.0 V 3.3 V 3.6 V  25 °C  85 °C   105 °C

          Supply      VDDA supervisor ON   Regulator in run/low-

          current in                       power mode, all        1.72  1.85  1.97   2.10  2.25  2.41  10.7   11      12

          Stop mode                        oscillators OFF

          Supply                           LSI ON and IWDG ON     2.08  2.26  2.43   2.61  2.82  3.05  -      -       -

          current in                       LSI OFF and IWDG

          Standby                          OFF                    1.60  1.73  1.85   1.98  2.13  2.29  3.6    4       6

    IDDA  mode                                                                                                                µA

          Supply      VDDA supervisor OFF  Regulator in run/low-

          current in                       power mode, all        1.00  1.02  1.05   1.10  1.16  1.24  -      -       -

          Stop mode                        oscillators OFF

          Supply                           LSI ON and IWDG ON     1.36  1.43  1.51   1.61  1.74  1.88  -      -       -

          current in                       LSI OFF and IWDG

          Standby                          OFF                    0.88  0.90  0.93   0.98  1.05  1.12  -      -       -

          mode

1.  Data based on characterization results, not tested in production.

                Table 29. Typical and maximum current consumption from VBAT supply

                                                                        Typ @VBAT                             Max
                                                                                                       @VBAT = 3.6 V(2)
Symbol    Para        Conditions                                                                                              Unit
                                           (1)
          meter                                                                                        TA =   TA =    TA =

                                                1.65V       1.8V  2V    2.4V  2.7V   3V    3.3V  3.6V  25°C   85°C    105°C

                      LSE & RTC

                      ON; “Xtal

                      mode” lower

                      driving                   0.48        0.50  0.52  0.58  0.65   0.72  0.80  0.90  1.1    1.5     2.0

                      capability;

          Backup      LSEDRV[1:

          domain      0] = '00'

IDD_VBAT  supply      LSE & RTC                                                                                               µA

          current     ON; “Xtal

                      mode”

                      higher                    0.83        0.86  0.90  0.98  1.03   1.10  1.20  1.30  1.5    2.2     2.9

                      driving

                      capability;

                      LSEDRV[1:

                      0] = '11'

1.  Crystal used: Abracon ABS07-120-32.768 kHz-T with a CL of 6 pF for typical values.

2.  Data based on characterization results, not tested in production.

78/173                                                            DocID026415 Rev 5
STM32F303xD STM32F303xE                                              Electrical characteristics

   Figure 14. Typical VBAT current consumption (LSE and RTC ON/LSEDRV[1:0] 00’)

              

             &nb