电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

STM32F302C6T6

器件型号:STM32F302C6T6
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

ARM Microcontrollers - MCU 16/32-BITS MICROS

参数
产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
STMicroelectronics
产品种类:
Product Category:
ARM Microcontrollers - MCU
系列:
Series:
STM32F3
商标:
Brand:
STMicroelectronics
Processor Series:ARM Cortex M
工厂包装数量:
Factory Pack Quantity:
1500
商标名:
Tradename:
STM32
单位重量:
Unit Weight:
0.091712 oz

STM32F302C6T6器件文档内容

                                                      STM32F302x6 STM32F302x8

                 ARM® Cortex®-M4 32-bit MCU+FPU, up to 64 KB Flash,

   16 KB SRAM, ADC, DAC, USB, CAN, COMP, Op-Amp, 2.0 - 3.6 V

                                                                              Datasheet - production data

Features

•  Core: ARM® 32-bit Cortex®-M4 CPU with FPU

   (72 MHz max.), single-cycle multiplication and

   HW division, DSP instruction                          LQFP48 (7x7 mm)      UFQFPN32                      WLCSP49

•  Memories                                              LQFP64 (10x10 mm)    (5x5 mm)                 (3.417x3.151 mm)

   –  32 to 64 Kbytes of Flash memory                 •  Up to 18 capacitive sensing channels

   –  16 Kbytes of SRAM on data bus                      supporting touchkey, linear and rotary sensors

•  CRC calculation unit                               •  Up to 9 timers

•  Reset and power management                            –               One 32-bit timer with up to 4 IC/OC/PWM

   –  VDD, VDDA voltage range: 2.0 to 3.6 V                              or pulse counter and quadrature

   –  Power-on/Power down reset (POR/PDR)                                (incremental) encoder input

   –  Programmable voltage detector (PVD)                –               One 16-bit 6-channel advanced-control

   –  Low-power: Sleep, Stop, and Standby                                timer, with up to 6 PWM channels,

   –  VBAT supply for RTC and backup registers                           deadtime generation and emergency stop

   Clock management                                      –               Three 16-bit timers with IC/OC/OCN or

•                                                                        PWM, deadtime gen. and emergency stop

   –  4 to 32 MHz crystal oscillator                     –               One 16-bit basic timer to drive the DAC

   –  32 kHz oscillator for RTC with calibration         –               2 watchdog timers (independent, window)

   –  Internal 8 MHz RC with x 16 PLL option             –               SysTick timer: 24-bit downcounter

   –  Internal 40 kHz oscillator                      •  Calendar RTC with alarm, periodic wakeup

•  Up to 51 fast I/O ports, all mappable on              from Stop/Standby

   external interrupt vectors, several 5 V-tolerant   •  Communication interfaces

•  Interconnect matrix                                   –               Three I2Cs with 20 mA current sink to

•  7-channel DMA controller supporting timers,                           support Fast mode plus

   ADCs, SPIs, I2Cs, USARTs and DAC                      –               Up to 3 USARTs, 1 with ISO 7816 I/F, auto

•  1 × ADC 0.20 μs (up to 15 channels) with                              baudrate detect and Dual clock domain

   selectable resolution of 12/10/8/6 bits, 0 to         –               Up to two SPIs with multiplexed full duplex

   3.6 V conversion range, single                                        I2S

   ended/differential mode, separate analog              –               USB 2.0 full-speed interface

   supply from 2.0 to 3.6 V                              –               1 x CAN interface (2.0B Active)

•  Temperature sensor                                    –               Infrared transmitter

•  1 x 12-bit DAC channel with analog supply from     •  Serial wire debug (SWD), JTAG

   2.4 to 3.6 V                                       •  96-bit unique ID

•  Three fast rail-to-rail analog comparators with

   analog supply from 2.0 to 3.6 V                                            Table 1. Device summary

•  1 x operational amplifier that can be used in         Reference                             Part number

   PGA mode, all terminal accessible with analog         STM32F302x6          STM32F302R6, STM32F302C6, STM32F302K6

   supply from 2.4 to 3.6 V                              STM32F302x8          STM32F302R8, STM32F302C8, STM32F302K8

June 2017                                             DocID025147 Rev 7                                           1/138

This is information on a product in full production.                                                        www.st.com
Contents                                                        STM32F302x6 STM32F302x8

Contents

1         Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2         Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

3         Functional overview       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.1   ARM® Cortex®-M4 core with FPU, embedded Flash and SRAM . . . . . . .                                                13

          3.2   Memories  .................................................                                                         13

                3.2.1   Embedded Flash memory      . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

                3.2.2   Embedded SRAM       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.3   Boot modes  ...............................................                                                         13

          3.4   Cyclic redundancy check calculation unit (CRC)  ...................                                                 14

          3.5   Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

                3.5.1   Power supply schemes     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

                3.5.2   Power supply supervisor    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

                3.5.3   Voltage regulator   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

                3.5.4   Low-power modes     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

          3.6   Interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

          3.7   Clocks and startup  ..........................................                                                      17

          3.8   General-purpose inputs/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.9   Direct memory access (DMA)       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.10  Interrupts and events  ........................................                                                     19

                3.10.1  Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 19

          3.11  Fast analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

                3.11.1  Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

                3.11.2  Internal voltage reference (VREFINT)  . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

                3.11.3  VBAT battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

          3.12  Digital-to-analog converter (DAC)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

          3.13  Operational amplifier (OPAMP)      ................................                                                 21

          3.14  Ultra-fast comparators (COMP)      ................................                                                 22

          3.15  Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

                3.15.1  Advanced timer (TIM1)    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

                3.15.2  General-purpose timers (TIM2, TIM15, TIM16, TIM17) . . . . . . . . . . . . . 23

                3.15.3  Basic timer (TIM6)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

2/138                               DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                          Contents

         3.15.4          Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

         3.15.5          Window watchdog (WWDG)          . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

         3.15.6          SysTick timer   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

   3.16  Real-time clock (RTC) and backup registers       ......................                                                        24

   3.17  Inter-integrated circuit interfaces (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . .                                26

   3.18  Universal synchronous/asynchronous receiver transmitter (USART)                                  . . . 27

   3.19  Serial peripheral interfaces (SPI)/Inter-integrated sound

         interfaces (I2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

   3.20  Controller area network (CAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

   3.21  Universal serial bus (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

   3.22  Touch sensing controller (TSC)       ................................                                                          28

   3.23  Infrared transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

   3.24  Development support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

         3.24.1          Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 31

4  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

6  Electrical characteristics               . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

   6.1   Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.1.1           Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.1.2           Typical values     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.1.3           Typical curves     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.1.4           Loading capacitor  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.1.5           Pin input voltage  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.1.6           Power supply scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

         6.1.7           Current consumption measurement  . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

   6.2   Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

   6.3   Operating conditions            . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

         6.3.1           General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

         6.3.2           Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 59

         6.3.3           Embedded reset and power control block characteristics  . . . . . . . . . . . 59

         6.3.4           Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

         6.3.5           Supply current characteristics  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

         6.3.6           Wakeup time from low-power mode  . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

                               DocID025147 Rev 7                                                          3/138

                                                                                                                                            4
Contents                                                                                 STM32F302x6 STM32F302x8

               6.3.7   External clock source characteristics              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 74

               6.3.8   Internal clock source characteristics              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 80

               6.3.9   PLL characteristics    .............               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 81

               6.3.10  Memory characteristics  ..........                 .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 82

               6.3.11  EMC characteristics . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 83

               6.3.12  Electrical sensitivity characteristics          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 84

               6.3.13  I/O current injection characteristics           .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 85

               6.3.14  I/O port characteristics . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 86

               6.3.15  NRST pin characteristics . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 91

               6.3.16  Timer characteristics   ............               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 92

               6.3.17  Communications interfaces   .......                .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  . 94

               6.3.18  ADC characteristics . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  102

               6.3.19  DAC electrical specifications . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  111

               6.3.20  Comparator characteristics  .......                .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  112

               6.3.21  Operational amplifier characteristics              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  114

               6.3.22  Temperature sensor characteristics .               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  117

               6.3.23  VBAT monitoring characteristics  ....              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  117

7         Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

          7.1  WLCSP49 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119

          7.2  LQFP64 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

          7.3  LQFP48 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

          7.4  UFQFPN32 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

          7.5  Thermal characteristics  .....................................                                                                           132

               7.5.1   Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

               7.5.2   Selecting the product temperature range                        . . . . . . . . . . . . . . . . . . . . . . 133

8         Ordering information  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

9         Revision history  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

4/138                           DocID025147 Rev 7
STM32F302x6 STM32F302x8                                          List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Table 2.   STM32F302x6/8 device features and peripheral counts . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Table 3.   External analog supply values for analog peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Table 4.   STM32F302x6/8 peripheral interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Table 5.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Table 6.   Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
           STM32F302x6/8 I2C implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 7.

Table 8.   USART features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Table 9.   STM32F302x6/8 SPI/I2S implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Table 10.  Capacitive sensing GPIOs available on STM32F302x6/8 devices . . . . . . . . . . . . . . . . . . . 29

Table 11.  No. of capacitive sensing channels available on

           STM32F302x6/8 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Table 12.  Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Table 13.  STM32F302x6/8 pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Table 14.  Alternate functions for Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Table 15.  Alternate functions for Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Table 16.  Alternate functions for Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Table 17.  Alternate functions for Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 18.  Alternate functions for Port F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 19.  STM32F302x6 STM32F302x8 peripheral register boundary

           addresses  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Table 20.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Table 21.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

Table 22.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

Table 23.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Table 24.  Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Table 25.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 59

Table 26.  Programmable voltage detector characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Table 27.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Table 28.  Internal reference voltage calibration values  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Table 29.  Typical and maximum current consumption from VDD supply at VDD = 3.6V . . . . . . . . . . 62

Table 30.  Typical and maximum current consumption from the VDDA supply . . . . . . . . . . . . . . . . . . 64

Table 31.  Typical and maximum VDD consumption in Stop and Standby modes. . . . . . . . . . . . . . . . 64

Table 32.  Typical and maximum VDDA consumption in Stop and Standby modes. . . . . . . . . . . . . . . 65

Table 33.  Typical and maximum current consumption from VBAT supply. . . . . . . . . . . . . . . . . . . . . . 65

Table 34.  Typical current consumption in Run mode, code with data processing running from Flash 67

Table 35.  Typical current consumption in Sleep mode, code running from Flash or RAM . . . . . . . . . 68

Table 36.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Table 37.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 38.  Low-power mode wakeup timings  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Table 39.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

Table 40.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Table 41.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Table 42.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

Table 43.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

Table 44.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Table 45.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Table 46.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

                         DocID025147 Rev 7                       5/138

                                                                                                                                                    6
List of tables                                                      STM32F302x6 STM32F302x8

Table 47.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . .                     .  .  .  .  .  .  .  .  .  .  . 82

Table 48.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  . 83

Table 49.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  . 84

Table 50.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  . 84

Table 51.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  . 85

Table 52.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  . 85

Table 53.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  . 86

Table 54.  Output voltage characteristics  ...................................                                           .  .  .  .  .  .  .  .  .  .  . 89

Table 55.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  . 90

Table 56.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  . 91

Table 57.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  . 92

Table 58.  IWDG min/max timeout period at 40 kHz (LSI)  ......................                                           .  .  .  .  .  .  .  .  .  .  . 93

Table 59.  WWDG min-max timeout value @72 MHz (PCLK). . . . . . . . . . . . . . . . . . . .                              .  .  .  .  .  .  .  .  .  .  . 93

Table 60.  I2C analog filter characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  . 94

Table 61.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  . 95

Table 62.  I2S characteristics  ............................................                                             .  .  .  .  .  .  .  .  .  .  . 97

Table 63.  USB startup time. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  100

Table 64.  USB DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  100

Table 65.  USB: Full-speed electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  100

Table 66.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  102

Table 67.  Maximum ADC RAIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  104

Table 68.  ADC accuracy - limited test conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  106

Table 69.  ADC accuracy  ...............................................                                                 .  .  .  .  .  .  .  .  .  .  108

Table 70.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  109

Table 71.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  111

Table 72.  Comparator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  112

Table 73.  Operational amplifier characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  114

Table 74.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  117

Table 75.  Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  .  .  .  .  .  .  .  117

Table 76.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  117

Table 77.  WLCSP49 - 49-pin, 3.417 x 3.151 mm, 0.4 mm pitch wafer level chip scale

           package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  120

Table 78.  WLCSP49 recommended PCB design rules (0.4 mm pitch) . . . . . . . . . . . .                                   .  .  .  .  .  .  .  .  .  .  121

Table 79.  LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat

           package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  122

Table 80.  LQFP48 - 48-pin, 7 x 7 mm low-profile quad flat package

           mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  126

Table 81.  UFQFPN32 - 32-pin, 5x5 mm, 0.5 mm pitch ultra thin fine pitch quad flat

           package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  130

Table 82.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  132

Table 83.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  135

Table 84.  Document revision history  ......................................                                             .  .  .  .  .  .  .  .  .  .  136

6/138                                      DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                                                           List  of  figures

List of figures

Figure  1.   DS9896 block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ....  ..  .  .  . . 12

Figure  2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  ....  ..  .  .  . . 18

Figure  3.   Infrared transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  ....  ..  .  .  . . 30

Figure  4.   STM32F302x6/8 UFQFN32 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                      .  ....  ..  .  .  . . 32

Figure  5.   STM32F302x6/8 LQFP48 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ....  ..  .  .  . . 32

Figure  6.   STM32F302x6/8 LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ....  ..  .  .  . . 33

Figure  7.   STM32F302x6/8 WLCSP49 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                       .  ....  ..  .  .  . . 34

Figure  8.   STM32F302x6/8 memory mapping  ...............................                                                     .  ....  ..  .  .  . . 49

Figure  9.   Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  ....  ..  .  .  . . 53

Figure  10.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  ....  ..  .  .  . . 53

Figure  11.  Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ....  ..  .  .  . . 54

Figure  12.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . .                            .  ....  ..  .  .  . . 55

Figure  13.  Typical VBAT current consumption (LSE and RTC ON/LSEDRV[1:0] = ‘00’)                                              .  ....  ..  .  .  . . 66

Figure  14.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . .                              .  ....  ..  .  .  . . 74

Figure  15.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . .                             .  ....  ..  .  .  . . 75

Figure  16.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  ....  ..  .  .  . . 77

Figure  17.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . .                     .  ....  ..  .  .  . . 79

Figure  18.  HSI oscillator accuracy characterization results for soldered parts . . . . . . .                                 .  ....  ..  .  .  . . 80

Figure  19.  TC and TTa I/O input characteristics - CMOS port . . . . . . . . . . . . . . . . . . . .                          .  ....  ..  .  .  . . 87

Figure  20.  TC and TTa I/O input characteristics - TTL port . . . . . . . . . . . . . . . . . . . . . .                       .  ....  ..  .  .  . . 87

Figure  21.  Five volt tolerant (FT and FTf) I/O input characteristics - CMOS port. . . . . .                                  .  ....  ..  .  .  . . 88

Figure  22.  Five volt tolerant (FT and FTf) I/O input characteristics - TTL port . . . . . . . .                              .  ....  ..  .  .  . . 88

Figure  23.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  ....  ..  .  .  . . 91

Figure  24.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                       .  ....  ..  .  .  . . 92

Figure  25.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . .                            .  ....  ..  .  .  . . 96
             SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . . . .
Figure  26.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  ....  ..  .  .  . . 96

Figure  27.  I2S slave timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . . .                    .  ....  ..  .  .  . . 97

Figure  28.  I2S master timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . .                     .  ....  ..  .  .  . . 99

Figure  29.                                                                                                                    .  ....  ..  .  .  . . 99

Figure  30.  USB timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . .                         .  ....  ..  .  .  . 100

Figure  31.  ADC typical current consumption in single-ended and differential modes . .                                        .  ....  ..  .  .  . 104

Figure  32.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  ....  ..  .  .  . 110

Figure  33.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . .                        .  ....  ..  .  .  . 110

Figure  34.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  ....  ..  .  .  . 112

Figure  35.  Maximum VREFINT scaler startup time from power down . . . . . . . . . . . . . . .                                 .  ....  ..  .  .  . 113

Figure  36.  OPAMP Voltage Noise versus Frequency . . . . . . . . . . . . . . . . . . . . . . . . . .                          .  ....  ..  .  .  . 116

Figure  37.  WLCSP49 - 49-pin, 3.417 x 3.151 mm, 0.4 mm pitch wafer level chip scale

             package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  ....  ..  .  .  . 119

Figure  38.  WLCSP49 - 49-pin, 3.417 x 3.151 mm, 0.4 mm pitch wafer level chip scale

             package recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  ....  ..  .  .  . 120

Figure  39.  WLCSP49 marking example (package top view) . . . . . . . . . . . . . . . . . . . . .                              .  ....  ..  .  .  . 121

Figure  40.  LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package outline . . . . . .                                     .  ....  ..  .  .  . 122

Figure  41.  LQFP64 - 64-pin, 10 x 10 mm low-profile quad flat package

             recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  ....  ..  .  .  . 123

Figure  42.  LQFP64 marking example (package top view) . . . . . . . . . . . . . . . . . . . . . . .                           .  ....  ..  .  .  . 124

Figure  43.  LQFP48 - 48-pin, 7 x 7 mm low-profile quad flat package outline . . . . . . . .                                   .  ....  ..  .  .  . 125

Figure  44.  LQFP48 - 48-pin, 7 x 7 mm low-profile quad flat package

             recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  ....  ..  .  .  . 127

                         DocID025147 Rev 7                                                                                                        7/138

                                                                                                                                                          8
List of figures                     STM32F302x6 STM32F302x8

Figure 45.  LQFP48 marking example (package top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

Figure 46.  UFQFPN32 - 32-pin, 5x5 mm, 0.5 mm pitch ultra thin fine pitch quad flat

            package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

Figure 47.  UFQFPN32 - 32-pin, 5x5 mm, 0.5 mm pitch ultra thin fine pitch quad flat

            package recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

Figure 48.  UFQFPN32 marking example (package top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

8/138            DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                           Introduction

1  Introduction

   This datasheet provides the ordering information and mechanical device characteristics of

   the STM32F302x6/8 microcontrollers.

   This datasheet should be read in conjunction with the STM32F302xB/C/D/E and
   STM32F302x6/8 advanced ARM®-based 32-bit MCUs reference manual (RM0365). The

   reference manual is available from the STMicroelectronics website www.st.com.

   For information on the ARM® Cortex®-M4 core, please refer to the Cortex®-M4 Technical

   Reference Manual, available from ARM website www.arm.com.

                         DocID025147 Rev 7                                                    9/138

                                                                                                     52
Description                                                STM32F302x6 STM32F302x8

2            Description

             The STM32F302x6/8 family is based on the high-performance ARM® Cortex®-M4

             32-bit RISC core operating at a frequency of up to 72 MHz and embedding a floating point

             unit (FPU). The family incorporates high-speed embedded memories (up to 64 Kbytes of

             Flash memory, 16 Kbytes of SRAM), and an extensive range of enhanced I/Os and

             peripherals connected to two APB buses.

             The devices offer a fast 12-bit ADC (5 Msps), three comparators, an operational amplifier,

             up to 18 capacitive sensing channels, one DAC channel, a low-power RTC, one general-

             purpose 32-bit timer, one timer dedicated to motor control, and up to three general-purpose

             16-bit timers, and one timer to drive the DAC. They also feature standard and advanced
             communication interfaces: three I2Cs, up to three USARTs, up to two SPIs with multiplexed

             full-duplex I2S, a USB FS device, a CAN, and an infrared transmitter.

             The STM32F302x6/8 family operates in the –40 to +85°C and –40 to +105°C temperature

             ranges from at a 2.0 to 3.6 V power supply. A comprehensive set of power-saving mode

             allows the design of low-power applications.

             The STM32F302x6/8 family offers devices in 32-, 48-, 49- and 64-pin packages.

             The set of included peripherals changes with the device chosen.

10/138                    DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                                        Description

                       Table 2. STM32F302x6/8 device features and peripheral counts

                       Peripheral                      STM32F302Kx        STM32F302Cx                      STM32F302Rx

Flash (Kbytes)                                         32      64         32                       64      32          64

SRAM (Kbytes)                                                                                  16

                       Advanced control                                   1 (16-bit)

                       General purpose                                    3 (16-bit)

                                                                          1 (32 bit)

                       Basic                                                                   1

Timers                 SysTick timer                                                           1

                       Watchdog timers                                                         2

                       (independent, window)

                       PWM channels (all)(1)               16                                          18

                       PWM channels                        10                                          12

                       (except complementary)

                       SPI/I2S                                                                 2

                       I2C                                                                     3

Comm. interfaces       USART                               2                                           3

                       USB 2.0 FS                                                              1

                       CAN 2.0B                                                                1

GPIOs                  Normal I/Os (TC, TTa)               9                                   20              26

                       5-Volt tolerant I/Os (FT, FT1)      15                                  17              25

DMA channels                                                                                   7

Capacitive sensing channels                                13                                  17              18

12-bit ADC                                                 1                                   1               1

Number of channels                                         8                                   11              15

12-bit DAC channels                                                                            1

Analog comparator                                          2                                   3               3

Operational amplifier                                                                          1

CPU frequency                                                                 72 MHz

Operating voltage                                                         2.0 to 3.6 V

                                                                          Ambient operating temperature:

Operating temperature                                                     - 40 to 85 °C / - 40 to 105 °C

                                                               Junction temperature: - 40 to 125 °C

Packages                                               UFQFPN32           LQFP48,                              LQFP64

                                                                          WLCSP49

1.  This total number considers also the PWMs generated on the complementary output channels.

                                                       DocID025147 Rev 7                                           11/138

                                                                                                                            52
Description                                                                                                                                                                STM32F302x6 STM32F302x8

                                                                                             Figure 1. DS9896 block diagram

                                              73,8                                                                                                       9''             3RZHU         9'',2  WR9

                                          6:-7$*                                                                                                                9ROWDJHUHJ             966

                                                                                             2%/                                                                9WR9

                                              )38                                                 )ODVK  LQWHUIDFH                                             #9'',2

                  -7567                                    ,EXV                                                      )/$6+.%

                      -7',                                                                                           ELWV                 325                6XSSO\

        -7&.6:&/.            &RUWH[0&38                                                                                                                     6XSHUYLVLRQ

        -7066:',2                                         'EXV                                                                              5HVHW                                       15(6(7

                      -7'2    )PD[0+]                                                        65$0                                       ,QW               3253'5                 9''$

                  $V$)                                    6\VWHP  %XV0DWUL[                      .%                                                                                  966$

                                                                                                                                                                39'

                                              19,&                                                                                   #9''$                      #9''$

                                              *3'0$                                                                             5&+60+]                               #9'',2

                                              FKDQQHOV                                                                             5&/6

                                                                                                                                       3//                      ;7$/26&                 26&B,1

                                                                                                                                                                0+]                26&B287

                                                                                                                                                                ,QG:'*.

                              7HPSVHQVRU                                                                                     $+%3&/.                          6WDQGE\

                                                                                                                               $3%3&/.                         LQWHUIDFH                9%$7   9WR9

                      95()  ELW$'&           ,)                                                                         $3%3&/.

                      95()                                                                               5HVHW              +&/.                                        #96:

                                                                                                          FORFN               )&/.                             ;7$/N+]               26&B,1

                                                                                                          FRQWURO                                                          %DFNXS        26&B287

                                                                                                                               86$57&/.                         57&        5HJ                $17,7$03

                                                                                                                               ,&&/.                           $:8         %\WH

                                                                                                                               $'&6$5                                     %DFNXS

                                                                                                                               &/.                                       LQWHUIDFH

                                                                                $+%GHFRGHU                          &5&                                                   7,0(5       &KDQQHOV(75DV$)

                  3$>@    *3,23257$                                                                                                                        ELW3:0

                  3%>@    *3,23257%

                  3&>@    *3,23257&

                  3'>@       *3,23257'                                                                                                    0+]                                     026,0,62

                                                                                                                                                                           63,,6     6&.166DV$)

                  3)>@     *3,23257)

                                                                                                                                             $3%)PD[                    63,,6     026,0,62

                                                                                                                                                                                         6&.166DV$)

                                                                                                                                                                           86$57        5;7;&76576DV$)

    *URXSVRI              7RXFK6HQVLQJ                                                                                                                               86$57        5;7;&76576DV$)

    FKDQQHOVDV$)          &RQWUROOHU

                                                                                                                                                                           ,&          6&/6'$60%$DV$)

                                                                                $+%         $+%

                                                                                $3%         $3%                                                                          ,&          6&/6'$60%$DV$)

                                                                                                                                                                           ,&          6&/6'$60%$DV$)

                      ;;$)               (;7,7

                                          :.83                                                            :LQ:$7&+'2*                                                      E[&$1        &$17;&$15;

    &KDQQHOV&RPS        7,0(5                                                            65$0IRU86%DQG                                                  86%)6          86%B'386%B'0

    &KDQQHO%5.DV$)                                                                                               &$1.%

    &KDQQHO&RPS        7,0(5                             0+]

    &KDQQHO%5.DV$)

    &KDQQHO&RPS        7,0(5                             $3%IPD[                                       7,0(5                                     ,)         ELW'$&    '$&B&+

    &KDQQHO%5.DV$)

                                                                                                                                                                                  #9''$

    &KDQQHOV              7,0(53:0                                                  6<6&)*&7/                                                         ,17(5)$&(

    &RPSFKDQQHOV

    (75%5.DV$)                                                                                                                                                         2S$PS        ,1[[287[[

    5;7;&76576        86$57                                                                                           #9''$

    6PDUW&DUGDV$)                                                                                       *3&RPSDUDWRU

                                                                                                  *3&RPSDUDWRU                                                          #9''$

                                                                                             *3&RPSDUDWRU

                                                                                             ;[,QV287VDV$)

                                                                                                                                                                                                              069

1.  AF: alternate function on I/O pins.

12/138                                                                                       DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                 Functional overview

3      Functional overview

3.1    ARM® Cortex®-M4 core with FPU, embedded Flash and

       SRAM

       The ARM® Cortex®-M4 processor with FPU is the latest generation of ARM processors for

       embedded systems. It was developed to provide a low-cost platform that meets the needs of

       MCU implementation, with a reduced pin count and low-power consumption, while

       delivering outstanding computational performance and an advanced response to interrupts.

       The ARM® Cortex®-M4 32-bit RISC processor with FPU features exceptional code-

       efficiency, delivering the high-performance expected from an ARM core in the memory size

       usually associated with 8- and 16-bit devices.

       The processor supports a set of DSP instructions which allow efficient signal processing and

       complex algorithm execution. Its single-precision FPU speeds up software development by

       using metalanguage development tools while avoiding saturation.

       With its embedded ARM core, the STM32F302x6/8 family is compatible with all ARM tools

       and software.

       Figure 1 shows the general block diagram of the STM32F302x6/8 family devices.

3.2    Memories

3.2.1  Embedded Flash memory

       All STM32F302x6/8 devices feature up to 64 Kbytes of embedded Flash memory available

       for storing programs and data. The Flash memory access time is adjusted to the CPU clock

       frequency (0 wait state from 0 to 24 MHz, 1 wait state from 24 to 48 MHz and 2 wait states

       above).

3.2.2  Embedded SRAM

       STM32F302x6/8 devices feature 16 Kbytes of embedded SRAM.

3.3    Boot modes

       At startup, BOOT0 pin and BOOT1 option bit are used to select one of three boot options:

       •  Boot from user Flash

       •  Boot from system memory

       •  Boot from embedded SRAM

       The boot loader is located in system memory. It is used to reprogram the Flash memory by

       using USART1 (PA9/PA10), USART2 (PA2/PA3) or USB (PA11/PA12) through DFU (device

       firmware upgrade).

                                   DocID025147 Rev 7                                             13/138

                                                                                                         52
Functional  overview                                                    STM32F302x6 STM32F302x8

3.4         Cyclic redundancy check calculation unit (CRC)

            The CRC (cyclic redundancy check) calculation unit is used to get a CRC code using a

            configurable generator polynomial value and size.

            Among other applications, CRC-based techniques are used to verify data transmission or

            storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of

            verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of

            the software during runtime, to be compared with a reference signature generated at

            linktime and stored at a given memory location.

3.5         Power management

3.5.1       Power supply schemes

            •  VSS, VDD = 2.0 to 3.6 V: external power supply for I/Os and the internal regulator. It is

               provided externally through VDD pins.

            •  VSSA, VDDA = 2.0 to 3.6 V: external analog power supply for ADC, DAC, comparators,

               operational amplifier, reset blocks, RCs and PLL. The minimum voltage to be applied to

               VDDA differs from one analog peripheral to another. Table 3 provides the summary of
               the VDDA ranges for analog peripherals. The VDDA voltage level must always be greater
               than or equal to the VDD voltage level and must be provided first.

                      Table 3. External analog supply values for analog peripherals

                      Analog peripheral  Minimum VDDA supply            Maximum VDDA supply

               ADC/COMP                               2.0 V                        3.6 V

               DAC/OPAMP                              2.4 V                        3.6 V

            •  VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and

               backup registers (through power switch) when VDD is not present.

3.5.2       Power supply supervisor

            The device has an integrated power-on reset (POR) and power-down reset (PDR) circuits.

            They are always active, and ensure proper operation above a threshold of 2 V. The device

            remains in reset mode when the monitored supply voltage is below a specified threshold,

            VPOR/PDR, without the need for an external reset circuit.

            •  The POR monitors only the VDD supply voltage. During the startup phase it is required

               that VDDA should arrive first and be greater than or equal to VDD.

            •  The PDR monitors both the VDD and VDDA supply voltages, however the VDDA power

               supply supervisor can be disabled (by programming a dedicated Option bit) to reduce

               the power consumption if the application design ensures that VDDA is higher than or
               equal to VDD.

            The device features an embedded programmable voltage detector (PVD) that monitors the

            VDD power supply and compares it to the VPVD threshold. An interrupt can be generated
            when VDD drops below the VPVD threshold and/or when VDD is higher than the VPVD
            threshold. The interrupt service routine can then generate a warning message and/or put

            the MCU into a safe state. The PVD is enabled by software.

14/138                                   DocID025147 Rev 7
STM32F302x6 STM32F302x8                                             Functional overview

3.5.3  Voltage regulator

       The regulator has three operation modes: main (MR), low-power (LPR), and power-down.

       •  The MR mode is used in the nominal regulation mode (Run)

       •  The LPR mode is used in Stop mode.

       •  The power-down mode is used in Standby mode: the regulator output is in high

          impedance, and the kernel circuitry is powered down thus inducing zero consumption.

       The voltage regulator is always enabled after reset. It is disabled in Standby mode.

3.5.4  Low-power modes

       The STM32F302x6/8 supports three low-power modes to achieve the best compromise

       between low power consumption, short startup time and available wakeup sources:

       •  Sleep mode

          In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can

          wake up the CPU when an interrupt/event occurs.

       •  Stop mode

          Stop mode achieves the lowest power consumption while retaining the content of

          SRAM and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC

          and the HSE crystal oscillators are disabled. The voltage regulator can also be put

          either in normal or in low-power mode.

          The device can be woken up from Stop mode by any of the EXTI line. The EXTI line

          source can be one of the 16 external lines, the PVD output, the USB wakeup, the RTC

          alarm, COMPx, I2C or USARTx.

       •  Standby mode

          The Standby mode is used to achieve the lowest power consumption. The internal

          voltage regulator is switched off so that the entire 1.8 V domain is powered off. The

          PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering

          Standby mode, SRAM and register contents are lost except for registers in the Backup

          domain and Standby circuitry.

          The device exits Standby mode when an external reset (NRST pin), an IWDG reset, a

          rising edge on the WKUP pin, or an RTC alarm occurs.

Note:  The RTC, the IWDG, and the corresponding clock sources are not stopped by entering Stop

       or Standby mode.

3.6    Interconnect matrix

       Several peripherals have direct connections between them. This allows autonomous

       communication between peripherals, saving CPU resources thus power supply

       consumption. In addition, these hardware connections allow fast and predictable latency.

                            DocID025147 Rev 7                                                    15/138

                                                                                                         52
Functional  overview                                                       STM32F302x6 STM32F302x8

                               Table  4. STM32F302x6/8    peripheral interconnect matrix

            Interconnect source             Interconnect                   Interconnect action

                                            destination

                                      TIMx                Timers synchronization or chaining

                                      ADC1                Conversion triggers

            TIMx                      DAC1

                                      DMA                 Memory to memory transfer trigger

                                      Compx               Comparator output blanking

            COMPx                     TIMx                Timer input: OCREF_CLR input, input   capture

            ADC1                      TIM1                Timer triggered by analog watchdog

            GPIO

            RTCCLK                    TIM16               Clock source used as input channel for HSI and

            HSE/32                                        LSI calibration

            MC0

            CSS

            CPU (hard  fault)         TIM1

            COMPx                     TIM15, 16, 17       Timer break

            PVD

            GPIO

                                      TIMx                External trigger, timer break

            GPIO                      ADC1                Conversion external trigger

                                      DAC1

            DAC1                      COMPx               Comparator inverting input

Note:       For more details about the interconnect actions, please refer to the corresponding sections

            in the  STM32F302xx and STM32F302x6/8 reference manual RM0365.

16/138                                       DocID025147 Rev 7
STM32F302x6 STM32F302x8                                   Functional overview

3.7  Clocks and startup

     System clock selection is performed on startup, however the internal RC 8 MHz oscillator is

     selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in

     which case it is monitored for failure. If failure is detected, the system automatically switches

     back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full

     interrupt management of the PLL clock entry is available when necessary (for example with

     failure of an indirectly used external oscillator).

     Several prescalers allow to configure the AHB frequency, the high speed APB (APB2) and

     the low speed APB (APB1) domains. The maximum frequency of the AHB and the high

     speed APB domains is 72 MHz, while the maximum allowed frequency of the low speed

     APB domain is 36 MHz.

     The advanced clock controller clocks the core and all peripherals using a single crystal or

     oscillator. To achieve audio class performance, an audio crystal can be used.

                            DocID025147 Rev 7                                                     17/138

                                                                                                          52
Functional  overview                                                                                STM32F302x6 STM32F302x8

                                                            Figure 2. Clock tree

                                                                                                 )/,7)&/.
                                                                                                 WR)ODVKSURJUDPPLQJLQWHUIDFH

                                                                                    +6,

                                                                                6<6&/.                           WR,&[ [     

                                                                            ,665&

                                                                6<6&/.

            ,6B&.,1                                            ([WFORFN            WR,6[ [  

                                                                                            86%                  86%&/.

                                                                                      SUHVFDOHU                  WR86%LQWHUIDFH

                          0+]       +6,                                                

                          +6,5&

                                           

                                                                            +&/.                                 WR$+%EXVFRUH

                                                                                                                 PHPRU\DQG'0$

                          3//65&                          6:                                                   WRFRUWH[6\VWHPWLPHU

                                       3//08/          +6,                                                       )+&/.&RUWH[IUHH

                                       3//        3//&/.        $+$%+%          $3%        3&/.                UXQQLQJFORFN

                                       [[                SUHVFDOHU   SUHVFDOHU                            WR$3%SHULSKHUDOV

                                       [             +6(        

                                                              6<6&/.                        ,I $3%SUHVFDOHU

                                              &66                                        [HOVH[   WR7,0

                          

                                                                                                  3&/.

            26&B287                                                                         6<6&/.               WR86$57
                                                                                                    +6,
                           0+]
                                                                                                    /6(
            26&B,1       +6(26&

                                                                                $3%             3&/.

                                                                            SUHVFDOHU                            WR$3%SHULSKHUDOV

                                                                         

            26&B,1      /6(26&                 57&&/.      WR57&

            26&B287      N+]  /6(                                                  ,I $3%SUHVFDOHU  

                                           57&6(/>@                                            [HOVH[

                          /6,5&          /6,         ,:'*&/.

                          N+]                       WR,:'*

                                       3//12',9

                          0&235(                3//&/.                                                [          7,0

                                           +6,

            0&2                             /6,

                                                  +6(                               $'&

                          0DLQFORFN              6<6&/.                        3UHVFDOHU                           WR$'&
                                                                                    
                          RXWSXW      0&2

                                                                                    $'&
                                                                                3UHVFDOHU
                                                                            

                                                                            

                                                                                                                                 069

18/138                                                 DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                             Functional overview

3.8     General-purpose inputs/outputs (GPIOs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as

        input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the

        GPIO pins are shared with digital or analog alternate functions. All GPIOs are high current

        capable except for analog inputs.

        The I/Os alternate function configuration can be locked if needed following a specific

        sequence in order to avoid spurious writing to the I/Os registers.

        Fast I/O handling allows I/O toggling up to 36 MHz.

3.9     Direct memory access (DMA)

        The flexible general-purpose DMA is able to manage memory-to-memory, peripheral-to-

        memory and memory-to-peripheral transfers. The DMA controller supports circular buffer

        management, avoiding the generation of interrupts when the controller reaches the end of

        the buffer.

        Each of the 7 DMA channels is connected to dedicated hardware DMA requests, with

        software trigger support for each channel. Configuration is done by software and transfer

        sizes between source and destination are independent.

        The DMA can be used with the main peripherals: SPI, I2C, USART, timers, DAC and ADC.

3.10    Interrupts and events

3.10.1  Nested vectored interrupt controller (NVIC)

        The STM32F302x6/8 devices embed a nested vectored interrupt controller (NVIC) able to

        handle up to 60 maskable interrupt channels and 16 priority levels.

        The NVIC benefits are the following:

        •  Closely coupled NVIC gives low latency interrupt processing

        •  Interrupt entry vector table address passed directly to the core

        •  Closely coupled NVIC core interface

        •  Allows early processing of interrupts

        •  Processing of late arriving higher priority interrupts

        •  Support for tail chaining

        •  Processor state automatically saved

        •  Interrupt entry restored on interrupt exit with no instruction overhead

        The NVIC hardware block provides flexible interrupt management features     with  minimal

        interrupt latency.

                                      DocID025147 Rev 7                                                19/138

                                                                                                               52
Functional  overview                                                         STM32F302x6 STM32F302x8

3.11        Fast analog-to-digital converter (ADC)

            An analog-to-digital converter, with selectable resolution between 12 and 6 bit, is embedded

            in the STM32F302x6/8 family devices. The ADC has up to 15 external channels performing

            conversions in single-shot or scan modes. Channels can be configured to be either single-

            ended input or differential input. In scan mode, automatic conversion is performed on a

            selected group of analog inputs.

            Additional logic functions embedded in the ADC interface allow:

            •  Simultaneous sample and hold

            •  Single-shunt phase current reading techniques.

            The ADC can be served by the DMA controller.

            Three analog watchdogs are available. The analog watchdog feature allows very precise

            monitoring of the converted voltage of one, some or all selected channels. An interrupt is

            generated when the converted voltage is outside the programmed thresholds.

            The events generated by the general-purpose timers (TIMx) and the advanced-control timer

            (TIM1) can be internally connected to the ADC start trigger and injection trigger,

            respectively, to allow the application to synchronize A/D conversion and timers.

3.11.1      Temperature sensor

            The temperature sensor (TS) generates a voltage VSENSE that varies linearly with
            temperature.

            The temperature sensor is internally connected to the ADC1_IN16 input channel which is

            used to convert the sensor output voltage into a digital value.

            The sensor provides good linearity but it has to be calibrated to obtain good overall

            accuracy of the temperature measurement. As the offset of the temperature sensor varies

            from chip to chip due to process variation, the uncalibrated internal temperature sensor is

            suitable for applications that detect temperature changes only.

            To improve the accuracy of the temperature sensor measurement, each device is

            individually factory-calibrated by ST. The temperature sensor factory calibration data are

            stored by ST in the system memory area, accessible in read-only mode.

3.11.2      Internal voltage reference (VREFINT)

            The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
            ADC and Comparators. VREFINT is internally connected to the ADC1_IN18 input channel.
            The precise voltage of VREFINT is individually measured for each part by ST during
            production test and stored in the system memory area. It is accessible in read-only mode.

20/138                          DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                         Functional overview

3.11.3  VBAT battery voltage monitoring

        This embedded hardware feature allows the application to measure the VBAT battery voltage
        using the internal ADC channel ADC1_IN17. As the VBAT voltage may be higher than VDDA,
        and thus outside the ADC input range, the VBAT pin is internally connected to a bridge
        divider by 2. As a consequence, the converted digital value is half the VBAT voltage.

3.12    Digital-to-analog converter (DAC)

        One 12-bit buffered DAC channel (DAC1_OUT1) can be used to convert      digital signals     into

        analog voltage signal outputs. The chosen design structure is composed  of integrated

        resistor strings and an amplifier in inverting configuration.

        This digital interface supports the following features:

        •  One DAC output channel

        •  8-bit or 12-bit monotonic output

        •  Left or right data alignment in 12-bit mode

        •  Synchronized update capability

        •  Noise-wave generation

        •  Triangular-wave generation

        •  DMA capability

        •  External triggers for conversion

3.13    Operational amplifier (OPAMP)

        The STM32F302x6/8 devices embed one operational amplifier with external or internal

        follower routing and PGA capability (or even amplifier and filter capability with external

        components). When the operational amplifier is selected, an external ADC channel is used

        to enable output measurement.

        The operational amplifier features:

        •  8.2 MHz bandwidth

        •  0.5 mA output capability

        •  Rail-to-rail input/output

        •  In PGA mode, the gain can be programmed to be 2, 4, 8 or 16.

                                       DocID025147 Rev 7                                            21/138

                                                                                                            52
Functional    overview                                                           STM32F302x6 STM32F302x8

3.14          Ultra-fast comparators (COMP)

              The STM32F302x6/8 devices embed up to three ultra-fast rail-to-rail comparators which

              offer the features below:

              •  Programmable internal or external reference voltage

              •  Selectable output polarity.

              The reference voltage can be one of the following:

              •  External I/O

              •  DAC output

              •  Internal reference voltage or submultiple (1/4, 1/2, 3/4). Refer to Table 27: Embedded

                 internal reference voltage for the value and precision of the internal reference voltage.

              All comparators can wake up from STOP mode, and also generate interrupts and breaks for

              the timers.

3.15          Timers and watchdogs

              The STM32F302x6/8 devices include advanced control timer, up to general-purpose timers,

              basic timer, two watchdog timers and a SysTick timer. Table 5 compares the features of the

              advanced control, general purpose and basic timers.

                               Table 5. Timer feature comparison

                               Counter   Counter    Prescaler           DMA         Capture/  Complementary

Timer type       Timer       resolution       type  factor              request     compare   outputs

                                                                        generation  Channels

    Advanced     TIM1(1)                 Up, Down,  Any integer

    control                    16-bit    Up/Down    between 1           Yes         4                                Yes

                                                    and 65536

                                         Up, Down,  Any integer

                 TIM2          32-bit    Up/Down    between 1           Yes         4                                No

                                                    and 65536

    General-     TIM15(1)                           Any integer

    purpose                    16-bit         Up    between 1           Yes         2                                1

                                                    and 65536

                 TIM16(1),                          Any integer

                 TIM17(1)      16-bit         Up    between 1           Yes         1                                1

                                                    and 65536

                                                    Any integer

    Basic        TIM6          16-bit         Up    between 1           Yes         0                                No

                                                    and 65536

1.  TIM1/15/16/17 can be clocked from the PLL running at 144 MHz when the system clock source is the PLL and AHB or
    APB2 subsystem clocks are not divided by more than 2 cumulatively.

22/138                                        DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                     Functional overview

3.15.1  Advanced timer (TIM1)

        The advanced-control timer can each be seen as a three-phase PWM multiplexed on 6

        channels. They have complementary PWM outputs with programmable inserted dead-

        times. They can also be seen as complete general-purpose timers. The 4 independent

        channels can be used for:

        •  Input capture

        •  Output compare

        •  PWM generation (edge or center-aligned modes) with full modulation capability (0-

           100%)

        •  One-pulse mode output

        In debug mode, the advanced-control timer counter can be frozen and the PWM outputs

        disabled to turn off any power switches driven by these outputs.

        Many features are shared with those of the general-purpose TIM timers (described in

        Section 3.15.2 using the same architecture, so the advanced-control timers can work

        together with the TIM timers via the Timer Link feature for synchronization or event chaining.

3.15.2  General-purpose timers (TIM2, TIM15, TIM16, TIM17)

        There are up to four synchronizable general-purpose timers embedded in the

        STM32F302x6/8 devices (see Table 5 for differences). Each general-purpose timer can be

        used to generate PWM outputs, or act as a simple time base.

        TIM2

        TIM2 has a 32-bit auto-reload up/downcounter and 32-bit prescaler

        It features 4 independent channels for input capture/output compare, PWM or one-pulse

        mode output. It can work together, or with the other general-purpose timers via the Timer

        Link feature for synchronization or event chaining.

        The counter can be frozen in debug mode.

        It has independent DMA request generation and supports quadrature encoders.

        TIM15, TIM16 and TIM 17

        These three timers general-purpose timers with mid-range features:

        They have 16-bit auto-reload upcounters and 16-bit prescalers.

        •  TIM15 has 2 channels and 1 complementary channel

        •  TIM16 and TIM17 have 1 channel and 1 complementary channel

        All channels can be used for input capture/output compare, PWM or one-pulse mode

        output.

        The timers can work together via the Timer Link feature for synchronization or event

        chaining. The timers have independent DMA request generation.

        The counters can be frozen in debug mode.

                                   DocID025147 Rev 7                                               23/138

                                                                                                           52
Functional  overview                                         STM32F302x6 STM32F302x8

3.15.3      Basic timer (TIM6)

            This timer is mainly used for DAC trigger generation. It can also be used as a generic 16-bit

            time base.

3.15.4      Independent watchdog (IWDG)

            The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is

            clocked from an independent 40 kHz internal RC and as it operates independently from the

            main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog

            to reset the device when a problem occurs, or as a free running timer for application timeout

            management. It is hardware or software configurable through the option byte. The counter

            can be frozen in debug mode.

3.15.5      Window watchdog (WWDG)

            The window watchdog is based on a 7-bit downcounter that can be set as free running. It

            can be used as a watchdog to reset the device when a problem occurs. It is clocked from

            the main clock. It has an early warning interrupt capability and the counter can be frozen in

            debug mode.

3.15.6      SysTick timer

            This timer is dedicated to real-time operating systems, but could also be used as a standard

            down counter. It features:

            •  A 24-bit down counter

            •  Autoreload capability

            •  Maskable system interrupt generation when the counter reaches 0.

            •  Programmable clock source

3.16        Real-time clock (RTC) and backup registers

            The RTC and the 20 backup registers are supplied through a switch that takes power from

            either the VDD supply when present or the VBAT pin. The backup registers are five 32-bit
            registers used to store 20 byte of user application data when VDD power is not present.

            They are not reset by a system or power reset, or when the device wakes up from Standby

            mode.

24/138                                    DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                  Functional overview

The  RTC is an independent BCD timer/counter. It supports the following features:

•    Calendar with subsecond, seconds, minutes, hours (12 or 24 format), week day, date,

     month, year, in BCD (binary-coded decimal) format.

•    Automatic correction for 28, 29 (leap year), 30, and 31 days of the month.

•    Two programmable alarms with wake up from Stop and Standby mode capability.

•    On-the-fly correction from 1 to 32767 RTC clock pulses. This can be used to

     synchronize it with a master clock.

•    Digital calibration circuit with 1 ppm resolution, to compensate for quartz crystal

     inaccuracy.

•    Two anti-tamper detection pins with programmable filter. The MCU can be woken up

     from Stop and Standby modes on tamper event detection.

•    Timestamp feature which can be used to save the calendar content. This function can

     be triggered by an event on the timestamp pin, or by a tamper event. The MCU can be

     woken up from Stop and Standby modes on timestamp event detection.

•    17-bit Auto-reload counter for periodic interrupt with wakeup from STOP/STANDBY

     capability.

The  RTC clock sources can be:

•    A 32.768 kHz external crystal

•    A resonator or oscillator

•    The internal low-power RC oscillator (typical frequency of 40 kHz)

•    The high-speed external clock divided by 32.

                                DocID025147 Rev 7                                         25/138

                                                                                                  52
Functional  overview                                                                  STM32F302x6 STM32F302x8

3.17        Inter-integrated circuit interfaces (I2C)

            The devices feature three I2C bus interfaces which can operate in multimaster and slave

            mode. Each I2C interface can support standard (up to 100 kHz), fast (up to 400 kHz) and

            fast mode + (up to 1 MHz) modes.

            All I2C interfaces support 7-bit and 10-bit addressing modes, multiple 7-bit slave addresses

            (2 addresses, 1 with configurable mask). They also include programmable analog and

            digital noise filters.

                                    Table  6. Comparison of I2C analog                and digital filters

                                                    Analog filter                           Digital filter

            Pulse width  of                ≥ 50 ns                                    Programmable length from 1 to 15

            suppressed   spikes                                                       I2C peripheral clocks

                                                                                      1. Extra filtering capability vs.

            Benefits                       Available in Stop mode                     standard requirements.

                                                                                      2. Stable length

                                           Variations depending on                    Wakeup from Stop on address

            Drawbacks                      temperature, voltage, process              match is not available when digital

                                                                                      filter is enabled.

            In addition, it provides hardware support for SMBUS 2.0 and PMBUS 1.1: ARP capability,

            Host notify protocol, hardware CRC (PEC) generation/verification, timeouts verifications and

            ALERT protocol management. It also has a clock domain independent from the CPU clock,

            allowing the I2Cx (x=1,3) to wake up the MCU from Stop mode on address match.

            The I2C interfaces can be served by the DMA controller.

            Refer to Table 7 for the features available in I2C1, I2C2 and I2C3.

                                    Table 7. STM32F302x6/8 I2C implementation

                                    I2C features(1)                                   I2C1                I2C2           I2C3

            7-bit addressing mode                                                     X                    X             X

            10-bit addressing mode                                                    X                    X             X

            Standard mode (up to 100 kbit/s)                                          X                    X             X

            Fast mode (up to 400 kbit/s)                                              X                    X             X

            Fast Mode Plus with 20mA output         drive  I/Os  (up  to  1  Mbit/s)  X                    X             X

            Independent clock                                                         X                    X             X

            SMBus                                                                     X                    X             X

            Wakeup from STOP                                                          X                    X             X

            1.  X = supported.

26/138                                        DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                       Functional overview

3.18  Universal synchronous/asynchronous receiver transmitter

      (USART)

      The STM32F302x6/8 devices have three embedded universal synchronous receiver

      transmitters (USART1, USART2 and USART3).

      The USART interfaces are able to communicate at speeds of up to 9 Mbit/s.

      All USARTs support hardware management of the CTS and RTS signals, multiprocessor

      communication mode, single-wire half-duplex communication mode and synchronous

      mode.

      USART1 supports SmartCard mode, IrDA SIR ENDEC, LIN Master capability and

      autobaudrate detection.

      All USART interfaces can be served by the DMA controller.

      Refer to Table 8 for the features available in all USARTs interfaces.

                                       Table 8. USART     features

                     USART modes/features(1)              USART1              USART2  USART3

      Hardware flow control for modem                               X         X                 X

      Continuous communication using DMA                            X         X                 X

      Multiprocessor communication                                  X         X                 X

      Synchronous mode                                              X         X                 X

      SmartCard mode                                                X         -                 -

      Single-wire half-duplex communication                         X         X                 X

      IrDA SIR ENDEC block                                          X         -                 -

      LIN mode                                                      X         -                 -

      Dual clock domain and wakeup from Stop  mode                  X         -                 -

      Receiver timeout interrupt                                    X         -                 -

      Modbus communication                                          X         -                 -

      Auto baud rate detection                                      X         -                 -

      Driver Enable                                                 X         X                 X

      1.  X = supported.

3.19  Serial peripheral interfaces (SPI)/Inter-integrated sound

      interfaces (I2S)

      Two SPI interfaces (SPI2 and SPI3) allow communication up to 18 Mbit/s in slave and

      master modes in full-duplex and simplex modes. The 3-bit prescaler gives 8 master mode

      frequencies and the frame size is configurable from 4 bits to 16 bits.

      Two standard I2S interfaces (multiplexed with SPI2 and SPI3) are available, that can be

      operated in master or slave mode. These interfaces can be configured to operate with 16/32

      bit resolution, as input or output channels. Audio sampling frequencies from 8 kHz up to

      192 kHz are supported. When either or both of the I2S interfaces is/are configured in master

                                       DocID025147 Rev 7                                        27/138

                                                                                                        52
Functional  overview                                                       STM32F302x6 STM32F302x8

            mode, the master clock can be output to the external DAC/CODEC at 256    times     the

            sampling frequency.

            Refer to Table 9 for the features available in SPI2 and SPI3.

                                 Table 9.    STM32F302x6/8  SPI/I2S  implementation

                                       SPI  features(1)                    SPI2                       SPI3

            Hardware CRC calculation                                       X                             X

            Rx/Tx FIFO                                                     X                             X

            NSS pulse mode                                                 X                             X

            I2S mode                                                       X                             X

            TI mode                                                        X                             X

            1.  X = supported.

3.20        Controller area network (CAN)

            The CAN is compliant with specifications 2.0A and B (active) with a bit rate up to 1 Mbit/s. It

            can receive and transmit standard frames with 11-bit identifiers as well as extended frames

            with 29-bit identifiers. It has three transmit mailboxes, two receive FIFOs with 3 stages and

            14 scalable filter banks.

3.21        Universal serial bus (USB)

            The STM32F302x6 STM32F302x8 embeds a full-speed USB device peripheral compliant

            with the USB specification version 2.0. The USB interface implements a full-speed

            (12 Mbit/s) function interface with added support for USB 2.0 Link Power Management. It

            has software-configurable endpoint setting with packet memory up-to 1 KB (the last 256

            bytes are used for CAN peripheral if enabled) and suspend/resume support. It requires a

            precise 48 MHz clock which is generated from the internal main PLL (the clock source must

            use an HSE crystal oscillator).

3.22        Touch sensing controller (TSC)

            The STM32F302x6/8 devices provide a simple solution for adding capacitive sensing

            functionality to any application. These devices offer up to 18 capacitive sensing channels

            distributed over 6 analog I/O groups.

            Capacitive sensing technology is able to detect the presence of a finger near a sensor which

            is protected from direct touch by a dielectric (for example glass, plastic). The capacitive

            variation introduced by the finger (or any conductive object) is measured using a proven

            implementation based on a surface charge transfer acquisition principle. It consists of

            charging the sensor capacitance and then transferring a part of the accumulated charges

            into a sampling capacitor until the voltage across this capacitor has reached a specific

            threshold. To limit the CPU bandwidth usage this acquisition is directly managed by the

            hardware touch sensing controller and only requires few external components to operate.

28/138                                       DocID025147 Rev 7
STM32F302x6  STM32F302x8                                             Functional overview

             Table 10.   Capacitive  sensing GPIOs available on STM32F302x6/8         devices

             Group                   Capacitive sensing signal name                   Pin name

                                        TSC_G1_IO1                                    PA0

             1                          TSC_G1_IO2                                    PA1

                                        TSC_G1_IO3                                    PA2

                                        TSC_G1_IO4                                    PA3

                                        TSC_G2_IO1                                    PA4

             2                          TSC_G2_IO2                                    PA5

                                        TSC_G2_IO3                                    PA6

                                        TSC_G2_IO4                                    PA7

                                        TSC_G3_IO1                                    PC5

             3                          TSC_G3_IO2                                    PB0

                                        TSC_G3_IO3                                    PB1

                                        TSC_G3_IO4                                    PB2

                                        TSC_G4_IO1                                    PA9

             4                          TSC_G4_IO2                                    PA10

                                        TSC_G4_IO3                                    PA13

                                        TSC_G4_IO4                                    PA14

                                        TSC_G5_IO1                                    PB3

             5                          TSC_G5_IO2                                    PB4

                                        TSC_G5_IO3                                    PB6

                                        TSC_G5_IO4                                    PB7

                                        TSC_G6_IO1                                    PB11

             6                          TSC_G6_IO2                                    PB12

                                        TSC_G6_IO3                                    PB13

                                        TSC_G6_IO4                                    PB14

                         Table  11.  No. of capacitive sensing channels available on

                                     STM32F302x6/8 devices

                                        Number of capacitive sensing channels

             Analog I/O  group

                                     STM32F302Rx        STM32F302Cx  STM32F302Kx

             G1                      3                  3                             3

             G2                      3                  3                             3

             G3                      3                  2                             1

             G4                      3                  3                             3

             G5                      3                  3                             3

                                     DocID025147 Rev 7                                         29/138

                                                                                                       52
Functional  overview                                                       STM32F302x6 STM32F302x8

                          Table   11.  No. of capacitive sensing channels available on

                                       STM32F302x6/8 devices (continued)

                                           Number of capacitive sensing channels

            Analog I/O group

                                       STM32F302Rx        STM32F302Cx      STM32F302Kx

                      G6               3                  3                                0

            Number of capacitive       18                 17                               13

            sensing channels

3.23        Infrared transmitter

            The STM32F302x6/8 devices provide an infrared transmitter solution. The solution is based

            on internal connections between TIM16 and TIM17 as shown in the figure below.

            TIM17 is used to provide the carrier frequency and TIM16 provides the main signal to be

            sent. The infrared output signal is available on PB9 or PA13.

            To generate the infrared remote control signals, TIM16 channel 1 and TIM17 channel 1 must

            be properly configured to generate correct waveforms. All standard IR pulse modulation

            modes can be obtained by programming the two timers output compare channels.

                                       Figure 3. Infrared transmitter

            7,0(5              2&

             IRUHQYHORS                                                                   3%3$

            7,0(5              2&

             IRUFDUULHU

                                                                                                    069

30/138                                 DocID025147 Rev 7
STM32F302x6 STM32F302x8                       Functional overview

3.24    Development support

3.24.1  Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP Interface is embedded, and is a combined JTAG and serial wire debug

        port that enables either a serial wire debug or a JTAG probe to be connected to the target.

        The JTAG TMS and TCK pins are shared respectively with SWDIO and SWCLK and a

        specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP.

                         DocID025147 Rev 7                                             31/138

                                                                                                     52
Pinouts  and pin description                                                                              STM32F302x6 STM32F302x8

4        Pinouts and pin description

                              Figure 4. STM32F302x6/8 UFQFN32 pinout

                                            966B     %227  3%  3%       3%    3%  3%  3$

                                                                               

                              9''B                                                                        3$

                         3)26&B,1                                                                        3$

                         3)26&B287                                                                       3$

                              1567                              8)4)1                                    3$

                         9''$95()                                                                        3$

                         966$95()                                                                        3$

                              3$                                                                          3$

                              3$                                                                          9''B

                                                                                

                                            3$       3$    3$  3$  3$         3$  3%  966B

                                                                                                                               069

         1.  The  above  figure shows the package top view.

                              Figure 5. STM32F302x6/8                                   LQFP48            pinout

                                               9''B  966B  3%  3%  %227  3%  3%  3%  3%    3%   3$   3$

                                                                                                9''B

                              9%$7                                                                              

                              3&                                                                                   966B

                  3&26&B,1                                                                                      3$

                  3&26&B287                                                                                     3$

                         3)26&B,1                                                                                  3$

                         3)26&B287                                /4)3                                         3$

                              1567                                                                                 3$

                         966$95()                                                                                3$

                              9''$                                                                                 3%

                              3$                                                                                   3%

                              3$                                                                                   3%

                              3$                                                                                   3%

                                                                                           

                                              3$     3$    3$  3$  3$    3%  3%  3%  3%   3%  966B  9''B

                                                                                                                               069

         1.  The above figure shows the package top view.

32/138                                   DocID025147 Rev 7
STM32F302x6  STM32F302x8                                                                                         Pinouts and               pin description

                                     Figure 6. STM32F302x6/8 LQFP64                                              pinout

                                        9''B  966B  3%    3%  %227  3%  3%  3%  3%  3%  3'  3&  3&  3&  3$   3$

                                                                                                           9''B

                          9%$7                                                                                                     

                          3&                                                                                                          966B

             3&26&B,1                                                                                                              3$

             3&26&B287                                                                                                             3$

             3)26&B,1                                                                                                                 3$

             3)26&B287                                                                                                              3$

             1567                                                                                                                     3$

                          3&                                                                                                         3$

                          3&                                              ,1&0                                                     3&

                          3&                                                                                                          3&

                          3&                                                                                                          3&

             966$95()                                                                                                                3&

             9''$                                                                                                                      3%

                          3$                                                                                                          3%

                          3$                                                                                                          3%

                          3$                                                                                                          3%

                                                                                            

                                        3$    966B  9''B  3$  3$    3$  3$  3&  3&  3%  3%      3%   3%  3%  966B  9''B

                                                                                                                                                DL9

1.           The above figure shows  the package top view.

                                               DocID025147 Rev 7                                                                                  33/138

                                                                                                                                                            52
Pinouts  and  pin  description                                              STM32F302x6 STM32F302x8

                                         Figure 7. STM32F302x6/8     WLCSP49 ballout

                                                                                

                   $                  3$  3$  3%           3%  %227  9''$      1&

                   %                  966   9''   3$          3%  3%    9%$7      9''

                   &                  3$  3$  3$          3%  3%    3&      3&

                   '                  3$   3$   966           3%  3&   3)     3)

                                                                            26&B287  26&B,1

                   (                  3%  3%  3%          3$  3$    966$      1567

                                                                            95()

                   )                  3%  9''   3$           3$  3$    3$       966

                   *                  3%  3%  3%           3%  3%    3$       3$

                                                                                               069

              1.  The above figure shows the package top view.

              2.  NC: Not connected.

34/138                                      DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                Pinouts and pin description

                       Table 12. Legend/abbreviations used in the pinout table

     Name              Abbreviation                                    Definition

     Pin name          Unless otherwise specified in brackets below the pin name, the pin function during and

                       after reset is the same as the actual pin name

                              S                                        Supply pin

     Pin type                 I                                        Input only pin

                              I/O                                      Input / output pin

                              FT                                       5 V tolerant I/O

                              FTf    5 V tolerant I/O, I2C FM+ option

                              TTa                                      3.3 V tolerant I/O

I/O structure                 TT                                       3.3 V tolerant I/O

                              TC                                       Standard 3.3V I/O

                              B                         Dedicated BOOT0 pin

                              RST    Bi-directional reset pin with embedded weak pull-up resistor

     Notes             Unless otherwise specified by a note, all I/Os are set as floating inputs during and after

                       reset

           Alternate   Functions selected through GPIOx_AFR registers

           functions

Pin

functions  Additional  Functions directly selected/enabled through peripheral registers

           functions

                                     DocID025147 Rev 7                                                             35/138

                                                                                                                           52
36/138                                                                      Table     13. STM32F302x6/8 pin definitions                                                        Pinouts

                           Pin Number

                                                                                                                                                                               and

                                                    Pin name                Pin type  I/O structure  Notes              Alternate                       Additional             pin

                   UQFN32  WLCSP49  LQFP48  LQFP64  (function after reset)                                              functions                       functions              description

                   -       B6       1       1       VBAT                    S         -              -                             Backup power supply

                   -       D5       2       2       PC13(1) TAMPER1         I/O       TC             (1)    TIM1_CH1N                    WKUP2, RTC_TAMP1,

DocID025147 Rev 7                                   WKUP2 (PC13)                                                                         RTC_TS, RTC_OUT

                   -       C7       3       3       PC14(1) OSC32_IN        I/O       TC             (1)                -                OSC32_IN

                                                    (PC14)

                   -       C6       4       4       PC15(1) OSC32_OUT       I/O       TC             (1)                -                OSC32_OUT

                                                    (PC14)

                   2       D7       5       5       PF0 OSC_IN (PF0)        I/O       FTf            -      I2C2_SDA, SPI2_NSS/I2S2_WS,  OSC_IN

                                                                                                            TIM1_CH3N

                   3       D6       6       6       PF1 OSC_OUT (PF1)       O         FTf            -      I2C2_SCL, SPI2_SCK/I2S2_CK   OSC_OUT

                   4       E7       7       7       NRST                    I/O       RST            -                  Device reset input/internal reset output (active low)

                   -       -        -       8       PC0                     I/O       TTa            -      EVENTOUT, TIM1_CH1           ADC1_IN6                              STM32F302x6 STM32F302x8

                   -       -        -       9       PC1                     I/O       TTa            -      EVENTOUT, TIM1_CH2           ADC1_IN7

                   -       -        -       10      PC2                     I/O       TTa            -      EVENTOUT, TIM1_CH3           ADC1_IN8

                   -       -        -       11      PC3                     I/O       TTa            -      EVENTOUT, TIM1_CH4,          ADC1_IN9

                                                                                                            TIM1_BKIN2

                   6       E6       8       12      VSSA/VREF-              S         -              -                  Analog ground/Negative reference voltage

                   5       A6       9       13      VDDA/VREF+              S         -              -                  Analog power supply/Positive reference voltage
                                                              Table 13.               STM32F302x6/8 pin definitions (continued)                                         STM32F302x6 STM32F302x8

                           Pin Number

                   UQFN32  WLCSP49  LQFP48  LQFP64  Pin name                Pin type  I/O structure  Notes             Alternate                      Additional

                                                    (function after reset)                                             functions                       functions

                                                                                                     (2)     TIM2_CH1/TIM2_ETR,

                   7       F6       10      14      PA0 -TAMPER2-WKUP1      I/O       TTa                    TSC_G1_IO1, USART2_CTS,        ADC1_IN1, RTC_TAMP2, WKUP1

                                                                                                             EVENTOUT

                                                                                                     (2)     RTC_REFIN, TIM2_CH2,

DocID025147 Rev 7  8       G7       11      15      PA1                     I/O       TTa                    TSC_G1_IO2, USART2_RTS_DE,     ADC1_IN2

                                                                                                             TIM15_CH1N, EVENTOUT

                                                                                                     (2)     TIM2_CH3, TSC_G1_IO3,

                   9       E5       12      16      PA2                     I/O       TTa                    USART2_TX, COMP2_OUT,          ADC1_IN3, COMP2_INM

                                                                                                             TIM15_CH1, EVENTOUT

                                                                                                     (2)     TIM2_CH4, TSC_G1_IO4,

                   10      E4       13      17      PA3                     I/O       TTa                    USART2_RX, TIM15_CH2,          ADC1_IN4

                                                                                                             EVENTOUT

                   -       F7       -       18      VSS_4                   S         -              -                 -                                 -

                   -       F2       -       19      VDD_4                   S         -              -                 -                                 -

                                                                                                     (2)(3)  TSC_G2_IO1, SPI3_NSS/I2S3_WS,  ADC1_IN5, DAC1_OUT1,        Pinouts

                   11      G6       14      20      PA4                     I/O       TTa                    USART2_CK, EVENTOUT            COMP2_INM, COMP4_INM,

                                                                                                                                            COMP6_INM

                   12      F5       15      21      PA5                     I/O       TTa            -       TIM2_CH1/TIM2_ETR,             OPAMP2_VINM                 and

                                                                                                             TSC_G2_IO2, EVENTOUT                                       pin

                   13      F4       16      22      PA6                     I/O       TTa            (3)     TIM16_CH1, TSC_G2_IO3,         ADC1_IN10, OPAMP2_VOUT      description

                                                                                                             TIM1_BKIN, EVENTOUT

37/138             14      F3       17      23      PA7                     I/O       TTa            -       TIM17_CH1, TSC_G2_IO4,         ADC1_IN15, COMP2_INP,

                                                                                                             TIM1_CH1N, EVENTOUT            OPAMP2_VINP
38/138                                                        Table 13.               STM32F302x6/8         pin definitions (continued)                                    Pinouts

                           Pin Number

                                                                                      I/O structure                                                                        and

                   UQFN32  WLCSP49  LQFP48  LQFP64  Pin name                Pin type                 Notes             Alternate                               Additional  pin

                                                    (function after reset)                                             functions                               functions   description

                   -       -        -       24      PC4                     I/O       TT             -      EVENTOUT, TIM1_ETR,

                                                                                                            USART1_TX

                   -       -        -       25      PC5                     I/O       TTa            -      EVENTOUT, TIM15_BKIN,          OPAMP2_VINM

                                                                                                            TSC_G3_IO1, USART1_RX

DocID025147 Rev 7  15      G5       18      26      PB0                     I/O       TTa            -      TSC_G3_IO2, TIM1_CH2N,         ADC1_IN11, COMP4_INP,

                                                                                                            EVENTOUT                       OPAMP2_VINP

                   -       G4       19      27      PB1                     I/O       TTa            -      TSC_G3_IO3, TIM1_CH3N,         ADC1_IN12

                                                                                                            COMP4_OUT, EVENTOUT

                   -       G3       20      28      PB2                     I/O       TTa            -      TSC_G3_IO4, EVENTOUT           COMP4_INM

                   -       E3       21      29      PB10                    I/O       TT             -      TIM2_CH3, TSC_SYNC,

                                                                                                            USART3_TX, EVENTOUT

                   -       G2       22      30      PB11                    I/O       TTa            -      TIM2_CH4, TSC_G6_IO1,          ADC1_IN14, COMP6_INP

                                                                                                            USART3_RX, EVENTOUT

                   16      D3       23      31      VSS_2                   S         -              -                                   Digital ground                    STM32F302x6 STM32F302x8

                   17      B2       24      32      VDD_2                   S         -              -                                   Digital power supply

                                                                                                            TSC_G6_IO2, I2C2_SMBAL,

                   -       E2       25      33      PB12                    I/O       TT             -      SPI2_NSS/I2S2_WS, TIM1_BKIN,

                                                                                                            USART3_CK, EVENTOUT

                                                                                                            TSC_G6_IO3, SPI2_SCK/I2S2_CK,

                   -       G1       26      34      PB13                    I/O       TTa            -      TIM1_CH1N, USART3_CTS,         ADC1_IN13

                                                                                                            EVENTOUT
                                                              Table 13.               STM32F302x6/8         pin definitions (continued)                          STM32F302x6 STM32F302x8

                           Pin Number

                   UQFN32  WLCSP49  LQFP48  LQFP64  Pin name                Pin type  I/O structure  Notes             Alternate           Additional

                                                    (function after reset)                                             functions                      functions

                                                                                                            TIM15_CH1, TSC_G6_IO4,

                   -       F1       27      35      PB14                    I/O       TTa            -      SPI2_MISO/I2S2ext_SD,          OPAMP2_VINP

                                                                                                            TIM1_CH2N, USART3_RTS_DE,

                                                                                                            EVENTOUT

DocID025147 Rev 7                                                                                           RTC_REFIN, TIM15_CH2,

                   -       E1       28      36      PB15                    I/O       TTa            -      TIM15_CH1N, TIM1_CH3N,         COMP6_INM

                                                                                                            SPI2_MOSI/I2S2_SD, EVENTOUT

                   -       -        -       37      PC6                     I/O       FT             -      EVENTOUT, I2S2_MCK,                         -

                                                                                                            COMP6_OUT

                   -       -        -       38      PC7                     I/O       FT             -      EVENTOUT, I2S3_MCK                          -

                   -       -        -       39      PC8                     I/O       FT             -      EVENTOUT                                    -

                   -       -        -       40      PC9                     I/O       FTf            -      EVENTOUT, I2C3_SDA, I2SCKIN                 -

                                                                                                            MCO, I2C3_SCL, I2C2_SMBAL,

                   18      D1       29      41      PA8                     I/O       FT             -      I2S2_MCK, TIM1_CH1,                         -        Pinouts

                                                                                                            USART1_CK, EVENTOUT

                                                                                                            I2C3_SMBAL, TSC_G4_IO1,

                   19      D2       30      42      PA9                     I/O       FTf            -      I2C2_SCL, I2S3_MCK, TIM1_CH2,               -        and

                                                                                                            USART1_TX, TIM15_BKIN,

                                                                                                            TIM2_CH3, EVENTOUT                                   pin

39/138                                                                                                                                                           description
40/138                                                        Table 13.               STM32F302x6/8         pin definitions (continued)                                    Pinouts

                           Pin Number

                                                                                      I/O structure                                                                        and

                   UQFN32  WLCSP49  LQFP48  LQFP64  Pin name                Pin type                 Notes            Alternate                                Additional  pin

                                                    (function after reset)                                            functions                                functions   description

                                                                                                            TIM17_BKIN, TSC_G4_IO2,

                                                                                                            I2C2_SDA, SPI2_MISO/I2S2ext_SD,

                   20      C2       31      43      PA10                    I/O       FTf            -      TIM1_CH3, USART1_RX,                               -

                                                                                                            COMP6_OUT, TIM2_CH4,

DocID025147 Rev 7                                                                                           EVENTOUT

                                                                                                            SPI2_MOSI/I2S2_SD, TIM1_CH1N,

                   21      C1       32      44      PA11                    I/O       FT             -      USART1_CTS, CAN_RX,TIM1_CH4,     USB_DM

                                                                                                            TIM1_BKIN2, EVENTOUT

                                                                                                            TIM16_CH1, I2SCKIN, TIM1_CH2N,

                   22      C3       33      45      PA12                    I/O       FT             -      USART1_RTS_DE, COMP2_OUT,        USB_DP

                                                                                                            CAN_TX, TIM1_ETR, EVENTOUT

                                                                                                            SWDIO, TIM16_CH1N,

                   23      B3       34      46      PA13                    I/O       FT             -      TSC_G4_IO3, IR-OUT,                                -

                                                                                                            USART3_CTS, EVENTOUT

                   -       B1       35      47      VSS_3                   S         -              -                                   Digital ground                    STM32F302x6 STM32F302x8

                   -       B2       36      48      VDD_3                   S         -              -                                   Digital power supply

                                                                                                            SWCLK-JTCK, TSC_G4_IO4,

                   24      A1       37      49      PA14                    I/O       FTf            -      I2C1_SDA, TIM1_BKIN,                               -

                                                                                                            USART2_TX, EVENTOUT

                                                                                                            JTDI, TIM2_CH1/TIM2_ETR,

                   25      A2       38      50      PA15                    I/O       FTf            -      TSC_SYNC, I2C1_SCL,                                -

                                                                                                            SPI3_NSS/I2S3_WS, USART2_RX,

                                                                                                            TIM1_BKIN, EVENTOUT
                                                              Table 13.               STM32F302x6/8         pin definitions (continued)                STM32F302x6 STM32F302x8

                           Pin Number

                   UQFN32  WLCSP49  LQFP48  LQFP64  Pin name                Pin type  I/O structure  Notes             Alternate           Additional

                                                    (function after reset)                                             functions           functions

                   -       -        -       51      PC10                    I/O       FT             -      EVENTOUT, SPI3_SCK/I2S3_CK,    -

                                                                                                            USART3_TX

                                                                                                            EVENTOUT,

                   -       -        -       52      PC11                    I/O       FT             -      SPI3_MISO/I2S3ext_SD,          -

DocID025147 Rev 7                                                                                           USART3_RX

                   -       -        -       53      PC12                    I/O       FT             -      EVENTOUT, SPI3_MOSI/I2S3_SD,   -

                                                                                                            USART3_CK

                   -       -        -       54      PD2                     I/O       FT             -      EVENTOUT                       -

                                                                                                            JTDO-TRACESWO, TIM2_CH2,

                   26      A3       39      55      PB3                     I/O       FT             -      TSC_G5_IO1, SPI3_SCK/I2S3_CK,  -

                                                                                                            USART2_TX, EVENTOUT

                                                                                                            JTRST, TIM16_CH1, TSC_G5_IO2,

                   27      A4       40      56      PB4                     I/O       FT             -      SPI3_MISO/I2S3ext_SD,          -

                                                                                                            USART2_RX, TIM17_BKIN,

                                                                                                            EVENTOUT                                   Pinouts

                                                                                                            TIM16_BKIN, I2C1_SMBAl,

                   28      B4       41      57      PB5                     I/O       FT             -      SPI3_MOSI/I2S3_SD, USART2_CK,  -

                                                                                                            I2C3_SDA, TIM17_CH1, EVENTOUT              and

                                                                                                            TIM16_CH1N, TSC_G5_IO3,                    pin

                   29      C4       42      58      PB6                     I/O       FTf            -      I2C1_SCL, USART1_TX,           -

                                                                                                            EVENTOUT                                   description

                                                                                                            TIM17_CH1N, TSC_G5_IO4,

41/138             30      D4       43      59      PB7                     I/O       FTf            -      I2C1_SDA, USART1_RX,           -

                                                                                                            EVENTOUT
42/138                                                            Table 13. STM32F302x6/8 pin definitions (continued)                                                                             Pinouts

                               Pin Number

                                                                                            I/O structure                                                                                         and

                       UQFN32  WLCSP49  LQFP48  LQFP64  Pin name                Pin type                   Notes                  Alternate                            Additional                 pin

                                                        (function after reset)                                                    functions                            functions                  description

                       31      A5       44      60      BOOT0                   I           B              -                                    Boot memory selection

                                                                                                                  TIM16_CH1, TSC_SYNC,

                       -       B5       45      61      PB8                     I/O         FTf            -      I2C1_SCL, USART3_RX, CAN_RX,                         -

DocID025147 Rev 7                                                                                                 TIM1_BKIN, EVENTOUT

                                                                                                                  TIM17_CH1, I2C1_SDA, IR-OUT,

                       -       C5       46      62      PB9                     I/O         FTf            -      USART3_TX, COMP2_OUT,                                -

                                                                                                                  CAN_TX, EVENTOUT

                       32      D3       47      63      VSS_1                   S           -              -      Digital ground

                       "1"     B7       48      64      VDD_1                   S           -              -      Digital power supply

                   1.     PC13, PC14 and PC15 are supplied through the power switch. Since the switch sinks only a limited amount of current (3 mA), the use of GPIO PC13 to PC15 in output
                          mode is limited:

                          - The speed should not exceed 2 MHz with a maximum load of 30 pF

                          - These GPIOs must not be used as current sources (e.g. to drive an LED).

                          After the first backup domain power-up, PC13, PC14 and PC15 operate as GPIOs. Their function then depends on the content of the Backup registers which is not reset by  STM32F302x6 STM32F302x8
                          the main reset. For details on how to manage these GPIOs, refer to the Battery backup domain and BKP register description sections in the RM0365 reference manual.

                   2.     Fast ADC channel.

                   3.     These GPIOs offer a reduced touch sensing sensitivity. It is thus recommended to use them as sampling capacitor I/O.
                                                                                                                                                            Table 14.                          Alternate functions                                                            for Port A                                                                                                      STM32F302x6 STM32F302x8

                                       AF0        AF1                                AF2                   AF3                AF4                              AF5                                AF6                                     AF7                                    AF8                                AF9                AF10           AF11     AF12     AF13     AF14  AF15

                   Port & pin name     SYS_AF     TIM2/TIM15/TIM16  /TIM17/EVENT     I2C3/TIM1/TIM2/TIM15  I2C3/TIM15/TSC     I2C1/I2C2/TIM1/  TIM16/TIM17     SPI2/I2S2/  SPI3/I2S3/Infrared     SPI2/I2S2/SPI3/  I2S3/TIM1/Infrared     USART1/USART2/USART3/  CAN/GPCOMP6     I2C3/GPCOMP2  /GPCOMP4/GPCOMP6     CAN/TIM1/TIM15     TIM2/TIM17     TIM1     TIM1                    EVENT

                                                                                                                                                                                                                                                                                                                                                                        -        -

                                               TIM2

DocID025147 Rev 7  PA0              -          _CH1/                              -                        TSC             -                                -                                  -                                       USART2                                 -                                  -                  -              -        -        -        -        EVENT

                                               TIM2                                                        _G1_IO1                                                                                                                     _CTS                                                                                                                                            OUT

                                               _ETR

                                    RTC        TIM2                                                        TSC                                                                                                                         USART2                                                                    TIM15                                                                 EVENT

                   PA1              _REFIN     _CH2                               -                        _G1_IO2         -                                -                                  -                                       _RTS_D                                 -                                  _CH1N              -              -        -        -        -        OUT

                                                                                                                                                                                                                                       E

                   PA2              -          TIM2                               -                        TSC             -                                -                                  -                                       USART2                                 COMP2                              TIM15              -              -        -        -        -        EVENT

                                               _CH3                                                        _G1_IO3                                                                                                                     _TX                                    _OUT                               _CH1                                                                  OUT

                   PA3              -          TIM2                               -                        TSC             -                                -                                  -                                       USART2                                 -                                  TIM15              -              -        -        -        -        EVENT

                                               _CH4                                                        _G1_IO4                                                                                                                     _RX                                                                       _CH2                                                                  OUT

                   PA4              -          -                                  -                        TSC             -                                -                                  SPI3_NSS/                               USART2                                 -                                  -                  -              -        -        -        -        EVENT

                                                                                                           _G2_IO1                                                                             I2S3_WS                                 _CK                                                                                                                                             OUT

                                               TIM2                                                                                                                                                                                                                                                                                                                                           Pinouts

                   PA5              -          _CH1/                              -                        TSC             -                                -                                  -                                       -                                      -                                  -                  -              -        -        -        -        EVENT

                                               TIM2                                                        _G2_IO2                                                                                                                                                                                                                                                                     OUT

                                               _ETR                                                                                                                                                                                                                                                                                                                                           and

                   PA6              -          TIM16                              -                        TSC             -                                -                                  TIM1_BKIN                               -                                      -                                  -                  -              -        -        -        -        EVENT  pin

                                               _CH1                                                        _G2_IO3                                                                                                                                                                                                                                                                     OUT

                   PA7              -          TIM17                              -                        TSC             -                                -                                  TIM1                                    -                                      -                                  -                  -              -        -        -        -        EVENT  description

                                               _CH1                                                        _G2_IO4                                                                             _CH1N                                                                                                                                                                                   OUT

43/138             PA8              MCO        -                                  -                        I2C3            I2C2                             I2S2                               TIM1_CH1                                USART1                                 -                                  -                  -              -        -        -        -        EVENT

                                                                                                           _SCL            _SMBAL                           _MCK                                                                       _CK                                                                                                                                             OUT
44/138                                                                                                                           Table                         14. Alternate functions for Port A (continued)                                                                                                                                                                                    Pinouts

                                       AF0        AF1                                AF2                      AF3                AF4                              AF5                                AF6                                     AF7                                    AF8                                AF9                AF10           AF11     AF12     AF13     AF14  AF15

                                                                                                                                                                                                                                             USART1/USART2/USART3/                                                                                                                               and

                                                                                     I2C3/TIM1/TIM2/TIM15                                                                                                                                                                                         /GPCOMP4/GPCOMP6                                                                               pin

                   Port & pin name                TIM2/TIM15/TIM16  /TIM17/EVENT                              I2C3/TIM15/TSC     I2C1/I2C2/TIM1/  TIM16/TIM17     SPI2/I2S2/  SPI3/I2S3/Infrared     SPI2/I2S2/SPI3/  I2S3/TIM1/Infrared                            CAN/GPCOMP6     I2C3/GPCOMP2                       CAN/TIM1/TIM15     TIM2/TIM17                                             description

                                       SYS_AF                                                                                                                                                                                                                                                                                                            TIM1     TIM1     -        -     EVENT

                   PA9              -          -                                  I2C3                     TSC                I2C2                             I2S3                               TIM1_CH2                                USART1                                 -                                  TIM15              TIM2           -        -        -        -        EVENT

DocID025147 Rev 7                                                                 _SMBAL                   _G4_IO1            _SCL                             _MCK                                                                       _TX                                                                       _BKIN              _CH3                                               OUT

                                               TIM17                                                       TSC                I2C2                             SPI2_MIS                                                                   USART1                                 COMP6                                                 TIM2                                               EVENT

                   PA10             -          _BKIN                                                       _G4_IO2            _SDA                             O/I2S2ext                          TIM1_CH3                                _RX                                    _OUT                               -                  _CH4           -        -        -        -        OUT

                                                                                                                                                               _SD

                                                                                                                                                               SPI2_MO                            TIM1                                    USART1                                                                    CAN                               TIM1     TIM1                       EVENT

                   PA11             -          -                                  -                        -                  -                                SI/I2S2                            _CH1N                                   _CTS                                   -                                  _RX                -              _CH4     _BKIN2   -        -        OUT

                                                                                                                                                               _SD

                                               TIM16                                                                                                                                              TIM1                                    USART1                                 COMP2                              CAN                               TIM1                                EVENT

                   PA12             -          _CH1                               -                        -                  -                                I2SCKIN                            _CH2N                                   _RTS_D                                 _OUT                               _TX                -              _ETR     -        -        -        OUT

                                                                                                                                                                                                                                          E

                   PA13             SWDAT-     TIM16                              -                        TSC                -                                IR-OUT                             -                                       USART3                                 -                                  -                  -              -        -        -        -        EVENT

                                    JTMS       _CH1N                                                       _G4_IO3                                                                                                                        _CTS                                                                                                                                            OUT

                   PA14             SWCLK-                                        -                        TSC                I2C1                             -                                  TIM1_BKIN                               USART2                                 -                                  -                  -              -        -        -        -        EVENT  STM32F302x6 STM32F302x8

                                    JTCK                                                                   _G4_IO4            _SDA                                                                                                        _TX                                                                                                                                             OUT

                                               TIM2_C

                   PA15             JTDI       H1/                                -                        TSC                I2C1                             -                                  SPI3_NSS/                               USART2                                 -                                  TIM1               -              -        -        -        -        EVENT

                                               TIM2_E                                                      _SYNC              _SCL                                                                I2S3_WS                                 _RX                                                                       _BKIN                                                                 OUT

                                               TR
                                                                                                                                                      Table  15.                         Alternate                               functions for Port B                                                                                                                                   STM32F302x6 STM32F302x8

                              AF0        AF1                                AF2                      AF3                AF4                                  AF5                             AF6                                    AF7                                    AF8                                AF9                AF10           AF11     AF12     AF13     AF14  AF15

                   Port &                                                   I2C3/TIM1/TIM2/TIM15                                                                                                                                    USART1/USART2/USART3/                                /GPCOMP4/GPCOMP6

                   pin                   TIM2/TIM15/TIM16                                                                                                            SPI3/I2S3/Infrared                      I2S3/TIM1/Infrared

                   name                                    /TIM17/EVENT                              I2C3/TIM15/TSC     I2C1/I2C2/TIM1/                                                     SPI2/I2S2/SPI3/                                                CAN/GPCOMP6     I2C3/GPCOMP2                       CAN/TIM1/TIM15

                              SYS_AF                                                                                                     TIM16/TIM17     SPI2/I2S2/                                                                                                                                                              TIM2/TIM17     TIM1     TIM1     -        -     EVENT

                   PB0     -          -                                  -                        TSC                -                                -                                  TIM1                                    -                                      -                                  -                  -              -        -        -        -        EVENT

DocID025147 Rev 7                                                                                 _G3_IO2                                                                                _CH2N                                                                                                                                                                                   OUT

                   PB1     -          -                                  -                        TSC                -                                -                                  TIM1                                    -                                      COMP4_                             -                  -              -        -        -        -        EVENT

                                                                                                  _G3_IO3                                                                                _CH3N                                                                          OUT                                                                                                      OUT

                   PB2                                                                            TSC                -                                -                                  -                                       -                                      -                                  -                  -              -        -        -        -        EVENT

                                                                                                  _G3_IO4                                                                                                                                                                                                                                                                        OUT

                           JTDO-      TIM2                                                        TSC                                                                                    SPI3_SC                                 USART2                                                                                                                                          EVENT

                   PB3     TRACE      _CH2                               -                        _G5_IO1            -                                -                                  K/I2S3_                                 _TX                                    -                                  -                  -              -        -        -        -        OUT

                           SWO                                                                                                                                                           CK

                                      TIM16                                                       TSC                                                                                    SPI3_MI                                 USART2                                                                                       TIM17                                              EVENT

                   PB4     JTRST      _CH1                               -                        _G5_IO2            -                                -                                  SO/I2S3                                 _RX                                    -                                  -                  _BKIN          -        -        -        -        OUT

                                                                                                                                                                                         _SD

                                                                                                                                                                                         SPI3                                                                                                                                                                                           Pinouts

                   PB5     -          TIM16                              -                        -                  I2C1                             -                                  _MOSI/                                  USART2                                 I2C3                               -                  TIM17          -        -        -        -        EVENT

                                      _BKIN                                                                          _SMBAl                                                              I2S3ext_                                _CK                                    _SDA                                                  _CH1                                               OUT

                                                                                                                                                                                         SD

                   PB6     -          TIM16                              -                        TSC                I2C1                             -                                  -                                       USART1                                 -                                  -                  -              -        -        -        -        EVENT  and

                                      _CH1N                                                       _G5_IO3            _SCL                                                                                                        _TX                                                                                                                                             OUT

                   PB7     -          TIM17                              -                        TSC                I2C1                             -                                  -                                       USART1                                 -                                  -                  -              -        -        -        -        EVENT  pin

                                      _CH1N                                                       _G5_IO4            _SDA                                                                                                        _RX                                                                                                                                             OUT    description

                   PB8     -          TIM16                              -                        TSC                I2C1                             -                                  -                                       USART3                                 -                                  CAN                -              -        TIM1     -        -        EVENT

45/138                                _CH1                                                        _SYNC              _SCL                                                                                                        _RX                                                                       _RX                                        _BKIN                      OUT
46/138                                                                                                               Table 15. Alternate functions for                                                                                                                  Port B (continued)                                                                                              Pinouts

                              AF0        AF1                                AF2                      AF3                AF4                               AF5                               AF6                                     AF7                                    AF8                                AF9                AF10           AF11     AF12     AF13     AF14  AF15

                                                                                                                                                                                                                                    USART1/USART2/USART3/                                                                                                                               and

                   Port &                                                   I2C3/TIM1/TIM2/TIM15                                                                                                                                                                                         /GPCOMP4/GPCOMP6                                                                               pin

                   pin                   TIM2/TIM15/TIM16                                                                                                            SPI3/I2S3/Infrared                      I2S3/TIM1/Infrared                                                                                                                                                         description

                   name                                    /TIM17/EVENT                              I2C3/TIM15/TSC     I2C1/I2C2/TIM1/                                                     SPI2/I2S2/SPI3/                                                CAN/GPCOMP6     I2C3/GPCOMP2                       CAN/TIM1/TIM15

                              SYS_AF                                                                                                     TIM16/TIM17     SPI2/I2S2/                                                                                                                                                              TIM2/TIM17     TIM1     TIM1     -        -     EVENT

                   PB9     -          TIM17                              -                        -                  I2C1                             -                                  IR-OUT                                  USART3                                 COMP2_                             CAN                -              -        -        -        -        EVENT

                                      _CH1                                                                           _SDA                                                                                                        _TX                                    OUT                                _TX                                                                   OUT

DocID025147 Rev 7  PB10    -          TIM2                               -                        TSC                -                                -                                  -                                       USART3                                 -                                  -                  -              -        -        -        -        EVENT

                                      _CH3                                                        _SYNC                                                                                                                          _TX                                                                                                                                             OUT

                   PB11    -          TIM2                               -                        TSC                -                                -                                  -                                       USART3                                 -                                  -                  -              -        -        -        -        EVENT

                                      _CH4                                                        _G6_IO1                                                                                                                        _RX                                                                                                                                             OUT

                                                                                                  TSC                I2C2                             SPI2_NS                            TIM1                                    USART3                                                                                                                                          EVENT

                   PB12    -          -                                  -                        _G6_IO2            _SMBAL                           S/I2S2_                            _BKIN                                   _CK                                    -                                  -                  -              -        -        -        -        OUT

                                                                                                                                                      WS

                                                                                                  TSC                                                 SPI2_SC                            TIM1                                    USART3                                                                                                                                          EVENT

                   PB13    -          -                                  -                        _G6_IO3            -                                K/                                 _CH1N                                   _CTS                                   -                                  -                  -              -        -        -        -        OUT

                                                                                                                                                      I2S2_CK

                                      TIM15                                                       TSC                                                 SPI2_MI                            TIM1                                    USART3                                                                                                                                          EVENT  STM32F302x6 STM32F302x8

                   PB14    -          _CH1                               -                        _G6_IO4            -                                SO/I2S2                            _CH2N                                   _RTS                                   -                                  -                  -              -        -        -        -        OUT

                                                                                                                                                      ext_SD                                                                     _DE

                           RTC        TIM15                              TIM15                                       TIM1                             SPI2_M                                                                                                                                                                                                                     EVENT

                   PB15    _REFIN     _CH2                               _CH1N                    -                  _CH3N                            OSI/                               -                                       -                                      -                                  -                  -              -        -        -        -        OUT

                                                                                                                                                      I2S2_SD
                                                   Table 16.       Alternate functions for Port C                                             STM32F302x6 STM32F302x8

                             AF0     AF1           AF2                  AF3     AF4                AF5          AF6              AF7

                   Port &            TIM2/TIM15/                                                   SPI2/I2S2/   SPI2/I2S2/SPI3/  USART1/

                   pin name  SYS_AF  TIM16/TIM17/  I2C3/TIM1/TIM2  I2C3/TIM15/  I2C1/I2C2/TIM1/    SPI3/I2S3    I2S3/TIM1/       USART2/

                                     EVENT         /TIM15          TSC          TIM16/TIM17        Infrared     Infrared         USART3/CAN/

                                                                                                                                 GPCOMP6

                   PC0       -       EVENTOUT      TIM1_CH1             -       -                            -            -      -

                   PC1       -       EVENTOUT      TIM1_CH2             -       -                            -            -      -

                   PC2       -       EVENTOUT      TIM1_CH3             -       -                            -            -      -

                   PC3       -       EVENTOUT      TIM1_CH4             -       -                            -  TIM1_BKIN2       -

                   PC4       -       EVENTOUT      TIM1_ETR             -       -                            -            -      USART1_TX

                   PC5       -       EVENTOUT      TIM15_BKIN      TSC_G3_IO1   -                            -            -      USART1_RX

DocID025147 Rev 7  PC6       -       EVENTOUT              -            -       -                            -  I2S2_MCK         COMP6_OUT

                   PC7       -       EVENTOUT              -            -       -                            -  I2S3_MCK         -

                   PC8       -       EVENTOUT              -            -       -                            -            -      -

                   PC9       -       EVENTOUT              -       I2C3_SDA     -                  I2SCKIN                -      -

                   PC10      -       EVENTOUT              -            -       -                            -  SPI3_SCK/        USART3_TX

                                                                                                                I2S3_CK

                   PC11      -       EVENTOUT              -            -       -                            -  SPI3_MISO/       USART3_RX

                                                                                                                I2S3ext_SD

                   PC12      -       EVENTOUT              -            -       -                            -  SPI3_MOSI/       USART3_CK

                                                                                                                I2S3_SD                       Pinouts

                   PC13      -              -              -            -       TIM1_CH1N                    -            -      -

                   PC14      -              -              -            -       -                            -            -      -

                   PC15      -              -              -            -       -                            -            -      -            and

                                                                                                                                              pin

47/138                                                                                                                                        description
48/138                                                     Table 17. Alternate functions for Port D                                             Pinouts

                              AF0     AF1               AF2          AF3          AF4                AF5             AF6              AF7

                   Port &                                                                                                          USART1/      and

                   pin             TIM2/TIM15/   I2C3/TIM1/TIM2/                  I2C1/I2C2/TIM1/    SPI2/I2S2/   SPI2/I2S2/SPI3/  USART2/

                   name    SYS_AF  TIM16/TIM17/  TIM15            I2C3/TIM15/TSC  TIM16/TIM17        SPI3/I2S3/   I2S3/TIM1/       USART3/CAN/  pin

                                   EVENT                                                             Infrared     Infrared         GPCOMP6

                   PD2        -    EVENTOUT             -            -            -                            -            -         -         description

                                                           Table 18. Alternate functions for Port F

                              AF0     AF1               AF2          AF3          AF4                AF5             AF6              AF7

                   Port &

                   pin             TIM2/TIM15/   I2C3/TIM1/TIM2/                  I2C1/I2C2/TIM1/    SPI2/I2S2/   SPI2/I2S2/SPI3/  USART1/USAR

                   name    SYS_AF  TIM16/TIM17/  TIM15            I2C3/TIM15/TSC  TIM16/TIM17        SPI3/I2S3/   I2S3/TIM1/       T2/USART3/

DocID025147 Rev 7                  EVENT                                                             Infrared     Infrared         CAN/GPCOMP6

                   PF0     -       -             -                -               I2C2_SDA           SPI2_NSS/    TIM1_CH3N        -

                                                                                                     I2S2_WS

                   PF1     -       -             -                -               I2C2_SCL           SPI2_SCK/    -                -

                                                                                                     I2S2_CK

                                                                                                                                                STM32F302x6 STM32F302x8
STM32F302x6 STM32F302x8                                           Memory mapping

5  Memory mapping

                Figure 8.    STM32F302x6/8  memory mapping

                                            [))

                                                            $+%

   [))))))))                              [

                &RUWH[0                                  5HVHUYHG

               ZLWK)38

                ,QWHUQDO                   [

                3HULSKHUDOV                                 $+%

   [(                              [

                                                           5HVHUYHG

                                            [))

   [&                                              $+%

                                            [

                                                           5HVHUYHG

                                            [&

   [$                                              $3%

                                            [

                                                           5HVHUYHG

                                            [$

                                                            $3%

   [                              [

                                           [)))))))

                                                            2SWLRQE\WHV

   [                              [))))

                                                         6\VWHPPHPRU\

                                           [)))'

   [  3HULSKHUDOV                                 5HVHUYHG

                                           [

   [  65$0                                        )ODVKPHPRU\

                                           [

                &2'(                                        5HVHUYHG

   [                              [     )ODVKV\VWHP

                                                         PHPRU\RU65$0

                                                         GHSHQGLQJRQ%227

                5HVHUYHG                    [     FRQILJXUDWLRQ

                                                                             06Y9

                             DocID025147 Rev 7                               49/138

                                                                                         52
Memory  mapping                                                          STM32F302x6 STM32F302x8

                 Table 19.  STM32F302x6 STM32F302x8        peripheral    register boundary
                                                           (1)
                                                addresses

        Bus                 Boundary address                    Size             Peripheral

                                                                (bytes)

        AHB3     0x5000     0000 - 0x5000 03FF                  1K       ADC1

                 0x4800     1800 - 0x4FFF FFFF                  ~132 M   Reserved

                 0x4800     1400 - 0x4800 17FF                  1K       GPIOF

                 0x4800     1000 - 0x4800 13FF                  1K       Reserved

        AHB2     0x4800     0C00 - 0x4800 0FFF                  1K       GPIOD

                 0x4800     0800 - 0x4800 0BFF                  1K       GPIOC

                 0x4800     0400 - 0x4800 07FF                  1K       GPIOB

                 0x4800     0000 - 0x4800 03FF                  1K       GPIOA

                 0x4002     4400 - 0x47FF FFFF                  ~128 M   Reserved

                 0x4002     4000 - 0x4002 43FF                  1K       TSC

                 0x4002     3400 - 0x4002 3FFF                  3K       Reserved

                 0x4002     3000 - 0x4002 33FF                  1K       CRC

                 0x4002     2400 - 0x4002 2FFF                  3K       Reserved

        AHB1     0x4002     2000 - 0x4002 23FF                  1K       Flash interface

                 0x4002     1400 - 0x4002 1FFF                  3K       Reserved

                 0x4002     1000 - 0x4002 13FF                  1K       RCC

                 0x4002     0800 - 0x4002 0FFF                  2K       Reserved

                 0x4002     0400 - 0x4002 07FF                  1K       Reserved

                 0x4002     0000 - 0x4002 03FF                  1K       DMA1

                 0x4001     8000 - 0x4001 FFFF                  32 K     Reserved

                 0x4001     4C00 - 0x4001 7FFF                  13 K     Reserved

                 0x4001     4800 - 0x4001 4BFF                  1K       TIM17

                 0x4001     4400 - 0x4001 47FF                  1K       TIM16

                 0x4001     4000 - 0x4001 43FF                  1K       TIM15

                 0x4001     3C00 - 0x4001 3FFF                  1K       Reserved

        APB2     0x4001     3800 - 0x4001 3BFF                  1K       USART1

                 0x4001     3400 - 0x4001 37FF                  1K       Reserved

                 0x4001     3000 - 0x4001 33FF                  1K       Reserved

                 0x4001     0800 - 0x4001 2FFF                  10 K     TIM1

                 0x4001     0400 - 0x4001 07FF                  1K       EXTI

                 0x4001     0000 - 0x4001 03FF                  1K       SYSCFG + COMP      +  OPAMP

                 0x4000     7C00 - 0x4000 FFFF                  33 K     Reserved

50/138                      DocID025147 Rev 7
STM32F302x6  STM32F302x8                                                   Memory mapping

                   Table 19. STM32F302x6 STM32F302x8 peripheral  register boundary
                          addresses (continued)(1)

             Bus          Boundary address    Size                        Peripheral

                                              (bytes)

                   0x4000 7800 - 0x4000 7BFF  9K                 I2C3

                   0x4000 7400 - 0x4000 77FF  1K                 DAC1

                   0x4000 7000 - 0x4000 73FF  1K                 PWR

                   0x4000 6C00 - 0x4000 6FFF  1K                 Reserved

                   0x4000 6800 - 0x4000 6BFF  1K                 Reserved

                   0x4000 6400 - 0x4000 67FF  1K                 bxCAN

                   0x4000 6000 - 0x4000 63FF  1K                 USB/CAN SRAM

                   0x4000 5C00 - 0x4000 5FFF  1K                 USB device FS

                   0x4000 5800 - 0x4000 5BFF  1K                 I2C2

                   0x4000 5400 - 0x4000 57FF  1K                 I2C1

                   0x4000 5000 - 0x4000 53FF  1K                 Reserved

                   0x4000 4C00 - 0x4000 4FFF  1K                 Reserved

                   0x4000 4800 - 0x4000 4BFF  1K                 USART3

                   0x4000 4400 - 0x4000 47FF  1K                 USART2

                   0x4000 4000 - 0x4000 43FF  1K                 I2S3ext

                   0x4000 3C00 - 0x4000 3FFF  1K                 SPI3/I2S3

             APB1  0x4000 3800 - 0x4000 3BFF  1K                 SPI2/I2S2

                   0x4000 3400 - 0x4000 37FF  1K                 I2S2ext

                   0x4000 3000 - 0x4000 33FF  1K                 IWDG

                   0x4000 2C00 - 0x4000 2FFF  1K                 WWDG

                   0x4000 2800 - 0x4000 2BFF  1K                 RTC

                   0x4000 1400 - 0x4000 27FF  5K                 Reserved

                   0x4000 1000 - 0x4000 13FF  1K                 TIM6

                   0x4000 0C00 - 0x4000 0FFF  1K                 Reserved

                   0x4000 0800 - 0x4000 0BFF  1K                 Reserved

                   0x4000 0400 - 0x4000 07FF  1K                 Reserved

                   0x4000 0000 - 0x4000 03FF  1K                 TIM2

                   0x2000 A000 - 3FFF FFFF    ~512 M             Reserved

                   0x2000 0000 - 0x2000 9FFF  40 K               SRAM

                   0x1FFF F800 - 0x1FFF FFFF  2K                 Option bytes

                   0x1FFF D800 - 0x1FFF F7FF  8K                 System memory

                   0x0804 0000 - 0x1FFF D7FF  ~384 M             Reserved

                   0x0800 0000 - 0x0800 FFFF  64 K               Main Flash memory

                          DocID025147 Rev 7                                           51/138

                                                                                              52
Memory  mapping                                                                   STM32F302x6 STM32F302x8

                  Table 19. STM32F302x6 STM32F302x8 peripheral                    register boundary
                  addresses (continued)(1)

            Bus   Boundary address                                       Size     Peripheral

                                                                         (bytes)

                  0x0004 0000 - 0x07FF FFFF                              ~128 M   Reserved

                                                                                  Main Flash memory, system

            APB1  0x0000 000 - 0x0000 FFFF                               64 K     memory or SRAM depending

                                                                                  on BOOT configuration

        1.  The gray color is used for reserved Flash memory addresses.

52/138            DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                     Electrical characteristics

6          Electrical characteristics

6.1        Parameter conditions

           Unless otherwise specified, all voltages are referenced to VSS.

6.1.1      Minimum and maximum values

           Unless otherwise specified, the minimum and maximum values are guaranteed in the worst

           conditions of ambient temperature, supply voltage and frequencies by tests in production on

           100% of the devices with an ambient temperature at TA = 25 °C and TA = TAmax (given by
           the selected temperature range).

           Data based on characterization results, design simulation and/or technology characteristics

           are indicated in the table footnotes. Based on characterization, the minimum and maximum

           values refer to sample tests and represent the mean value plus or minus three times the

           standard deviation (mean±3σ).

6.1.2      Typical values

           Unless otherwise specified, typical data are based on TA = 25 °C, VDD = VDDA= 3.3 V. They
           are given only as design guidelines and are not tested.

           Typical ADC accuracy values are determined by characterization of a batch of samples from

           a standard diffusion lot over the full temperature range, where 95% of the devices have an

           error less than or equal to the value indicated (mean±2σ).

6.1.3      Typical curves

           Unless otherwise specified, all typical curves are given only as design guidelines and are

           not tested.

6.1.4      Loading capacitor

           The loading conditions used for pin parameter measurement are shown in Figure 9.

6.1.5      Pin input voltage

           The input voltage measurement on a pin of the device is described in Figure 10.

       Figure 9. Pin loading conditions                      Figure 10. Pin input voltage

                         0&8SLQ                                            0&8SLQ

       &  S)                                                      9,1

                                  069                                                 069

                                          DocID025147 Rev 7                                            53/138

                                                                                                               117
Electrical  characteristics                                                                  STM32F302x6              STM32F302x8

6.1.6       Power supply scheme

                                          Figure   11.  Power supply scheme

                                          9%$7

                                                          3RZHU                  %DFNXSFLUFXLWU\

                    ±9                          VZLWFK                              /6(57&

                                                                                             :DNHXSORJLF

                                                                                  %DFNXSUHJLVWHUV

                                                          287      /HYHOVKLIWHU

                                          *3,2V                                 ,2ORJLF

                                                          ,1                                         .HUQHOORJLF

                                                                                                             &38

                                                                                                            GLJLWDO

                                  9''                                                                    PHPRULHV

                                          [9''

                    [Q)                          5HJXODWRU

                    [—)          [966

                    9''$

                                          9''$

            Q)                                  95()                                     $QDORJ5&V

            —)                                        $'&'$&                            3//FRPSDUDWRUV23$03

                                                   95()                                     

                                          966$

                                                                                                                       069

Caution:    Each power supply pair (for example VDD/VSS, VDDA/VSSA) must be decoupled with filtering

            ceramic capacitors as shown above. These capacitors must be placed as close as possible

            to, or below the appropriate pins on the underside of the PCB to ensure the good

            functionality of the device.

54/138                                    DocID025147 Rev 7
STM32F302x6 STM32F302x8                                  Electrical          characteristics

6.1.7  Current consumption measurement

                         Figure 12. Current consumption  measurement scheme

                         ,''B9%$7

                                        9%$7

                         ,''

                                        9''

                         ,''$

                                        9''$

                                                                             069

                         DocID025147 Rev 7                                   55/138

                                                                                              117
Electrical characteristics                                                      STM32F302x6 STM32F302x8

6.2             Absolute maximum ratings

                Stresses above the absolute maximum ratings listed in Table 20: Voltage characteristics,

                Table 21: Current characteristics, and Table 22: Thermal characteristics may cause

                permanent damage to the device. These are stress ratings only and functional operation of

                the device at these conditions is not implied. Exposure to maximum rating conditions for

                extended periods may affect device reliability.

                                  Table 20. Voltage characteristics(1)

     Symbol                       Ratings                                    Min       Max                                                                                                                                                                                           Unit

     VDD–VSS            External main supply voltage (including VDDA, VBAT   -0.3                         4.0                                                                                                                                                                        V
                        and VDD)

    VDD–VDDA            Allowed voltage difference for VDD > VDDA            -                            0.4                                                                                                                                                                        V

                        Input voltage on FT and FTf pins                     VSS −0.3  VDD + 4.0

        VIN(2)          Input voltage on TTa and TT pins                     VSS −0.3                     4.0                                                                                                                                                                        V

                        Input voltage on any other pin                       VSS −0.3                     4.0

                        Input voltage on Boot0 pin                           0                            9

     |ΔVDDx|            Variations between different VDD power pins          -                            50                                                                                                                                                                         mV

    |VSSX −VSS|         Variations between all the different ground pins(3)  -                            50

    VESD(HBM)           Electrostatic discharge voltage (human body          see Section 6.3.12: Electrical                                                                                                                                                                          V

                        model)                                               sensitivity characteristics

1.  pVVAelDDlrDDmmAAaitmmitneuudpssorttawbpneoegwreg(e.rVerTDaohDtnee,rbVfotehDlflaDoonAwre)ionaorgnredraqetuglatarhotlieuotonnsdsaVhmD(iVpDeS.mtSim,uVsetSabSseA)VrepDsiDnpsiencmttheuedstpbaoelwwtweaeryesunpbVesDecDqoAunenanenccdeteV. dDDto: the external power supply, in the

2.  VcuINrremnatxvimaluuems.must always be respected. Refer to Table 21: Current characteristics for the maximum allowed injected

3.  Include VREF- pin.

56/138                                              DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                           Electrical characteristics

                          Table 21. Current characteristics

    Symbol                                                     Ratings                                                                                                     Max.                                                                                                    Unit

    ΣIVDD                 Total current into sum of all VDD_x power lines (source)                                                                                         130

    ΣIVSS                 Total current out of sum of all VSS_x ground lines (sink)                                                                                        -130

    IVDD                  Maximum current into each VDD_x power line (source)(1)                                                                                           100

    IVSS                  Maximum current out of each VSS _x ground line (sink)(1)                                                                                         -100

    IIO(PIN)              Output current sunk by any I/O and control pin                                                                                                   25

                          Output current sourced by any I/O and control pin                                                                                                -25                                                                                                     mA

    ΣIIO(PIN)             Total output current sunk by sum of all IOs and control pins(2)                                                                                  80

                          Total output current sourced by sum of all IOs and control pins(2)                                                                               -80

                          Injected current on TT, FT, FTf and B pins(3)                                                                                                    -5/+0

    IINJ(PIN)             Injected current on TC and RST pin(4)                                                                                                            +/-5

                          Injected current on TTa pins(5)                                                                                                                  +/-5

    ΣIINJ(PIN)            Total injected current (sum of all I/O and control pins)(6)                                                                                      +/-25

1.  pAellrmmaititnedporawnegre(.VDD, VDDA) and ground (VSS and VSSA) pins must always be connected to the external power supply, in the

2.  This current consumption must be correctly distributed over all I/Os and control pins.The total output current must not be
    sunk/sourced between two consecutive power supply pins referring to high pin count LQFP packages.

3.  Positive injection is not possible on these I/Os and does not occur for input voltages lower than the specified maximum
    value.

4.  A positive injection  iTsainbdleu2ce0d: VboyltVagINe>chVaDrDacwtehriilsetiacsnefogratthiveeminajexicmtiounmisalilnodwuecdedinpbuytVvIoNl     exceeded. Refer to

5.  edAxispctouesrebidtsievtdeh.einRjaeenfceatirlooanglsipsoeitnrofdoTuramcbealdencb2ey0:oVVfINothl>teaVgdeDevDciAhcaewr.ahScileeteearinsnotietcegsa(f2toi)vrbetehilenojwemcaTtixaoibnmleiusm6in8a.dlulocweeddbiynpVuINt
6.  When several inputs are submitted to a current injection,  the  maximum  ΣIINJ(PIN)  is  the  absolute  sum                                                        of  the  positive                                                                                           and
    negative injected currents (instantaneous values).

                          Table 22. Thermal characteristics

    Symbol                                                     Ratings                                                                                                     Value                                                                                                   Unit

    TSTG                  Storage temperature range                                                                                                                    –65 to +150                                                                                                 °C

            TJ            Maximum junction temperature                                                                                                                     150                                                                                                     °C

                                                        DocID025147 Rev 7                                                                                                                                                                                                          57/138

                                                                                                                                                                                                                                                                                           117
Electrical  characteristics                                                                                                 STM32F302x6 STM32F302x8

6.3         Operating conditions

6.3.1       General operating conditions

                                             Table 23. General operating conditions

                Symbol              Parameter                                                              Conditions               Min        Max             Unit

                fHCLK        Internal AHB clock frequency                                                     -                           0    72

                fPCLK1       Internal APB1 clock frequency                                                    -                           0    36              MHz

                fPCLK2       Internal APB2 clock frequency                                                    -                           0    72

                VDD          Standard operating voltage                                                       -                           2    3.6             V

                             Analog operating voltage                                           Must have a potential                     2    3.6

                VDDA         (OPAMP and DAC not used)                                           equal to or higher than                                        V

                             Analog operating voltage                                           VDD                                 2.4        3.6

                             (OPAMP and DAC used)

                VBAT         Backup operating voltage                                                         -                     1.65       3.6             V

                                                                                                TC I/O                              –0.3       VDD+0.3

                                                                                                TT I/O(1)                           -0.3       3.6

                VIN          I/O input voltage                                                  TTa I/O pins                        –0.3       VDDA+0.3        V

                                                                                                FT and FTf I/O(1)                   –0.3       5.5

                                                                                                BOOT0                                     0    5.5

                                                                                                LQFP64                                    -    444

                                 Power dissipation at                                           LQFP48                                    -    364

                PD           TA  =  85 °C for suffix 6 or                                       WLCSP49                                   -    408             mW
                                    105 °C for suffix 7(2)
                             TA  =

                                                                                                UFQFPN32                                  -    540

                             Ambient temperature for 6                                          Maximum power                       –40        85

                             suffix version                                                     dissipation                                                    °C

                TA                                                                              Low power dissipation(3)            –40        105

                             Ambient temperature for 7                                          Maximum power                       –40        105

                             suffix version                                                     dissipation                                                    °C

                                                                                                Low power dissipation(3)            –40        125

                TJ           Junction temperature range                                         6 suffix version                    –40        105             °C

                                                                                                7 suffix version                    –40        125

            1.  To sustain a voltage higher than VDD+0.3 V, the internal pull-up/pull-down resistors must be disabled.

            2.  tIhf eTrAmisallocwhaerr,ahctigehriestricPsD. values are allowed as long as TJ does not exceed TJmax. See Table 82: Package

            3.  In low  8p2o:wPearcdkiassgiepathtieornmsatal tceh,aTrAacctaenrisbteicsextended  to   this  range  as  long  as  TJ  does  not  exceed  TJmax.  See
                Table

58/138                                          DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                            Electrical characteristics

6.3.2  Operating conditions at power-up / power-down

       The parameters given in Table 24 are derived from tests performed under the                                      ambient

       temperature condition summarized in Table 23.

                        Table 24. Operating             conditions at power-up             /  power-down

           Symbol              Parameter                      Conditions                      Min             Max             Unit

                        VDD rise time rate                                                         0               ∞

           tVDD                                                          -

                        VDD fall time rate                                                    20                   ∞

                                                                                                                              µs/V

                        VDDA rise time rate                                                        0               ∞

           tVDDA                                                         -

                        VDDA fall time rate                                                   20                   ∞

6.3.3  Embedded reset and power control block characteristics

       The parameters given in Table 25 are derived from tests performed under ambient

       temperature and VDD supply voltage conditions summarized in Table 23.

                   Table 25. Embedded reset and power control block characteristics

           Symbol              Parameter                           Conditions                         Min     Typ       Max       Unit

       VPOR/PDR(1)      Power on/power down             Falling edge                                  1.8(2)  1.88      1.96        V

                        reset threshold                 Rising edge                                   1.84    1.92      2.0         V

           VPDRhyst(1)  PDR hysteresis                                      -                         -            40   -         mV

       tRSTTEMPO(3)     POR reset                                           -                         1.5          2.5  4.5       ms

                        temporization

       1.  The PDR detector monitors  VDD    and  also  VDDA  (if  kept  enabled  in  the  option  bytes).    The  POR  detector
           monitors only VDD.

       2.  The product behavior is guaranteed by design down to the minimum VPOR/PDR value.

       3.  Based on characterization, not tested in production.

                                             DocID025147 Rev 7                                                                    59/138

                                                                                                                                          117
Electrical  characteristics                                                 STM32F302x6      STM32F302x8

                             Table 26. Programmable voltage detector        characteristics

                Symbol       Parameter                     Conditions       Min(1)  Typ      Max(1)  Unit

                VPVD0        PVD threshold 0               Rising edge      2.1     2.18     2.26

                                                           Falling edge     2       2.08     2.16

                VPVD1        PVD threshold 1               Rising edge      2.19    2.28     2.37

                                                           Falling edge     2.09    2.18     2.27

                VPVD2        PVD threshold 2               Rising edge      2.28    2.38     2.48

                                                           Falling edge     2.18    2.28     2.38

                VPVD3        PVD threshold 3               Rising edge      2.38    2.48     2.58

                                                           Falling edge     2.28    2.38     2.48    V

                VPVD4        PVD threshold 4               Rising edge      2.47    2.58     2.69

                                                           Falling edge     2.37    2.48     2.59

                VPVD5        PVD threshold 5               Rising edge      2.57    2.68     2.79

                                                           Falling edge     2.47    2.58     2.69

                VPVD6        PVD threshold 6               Rising edge      2.66    2.78     2.9

                                                           Falling edge     2.56    2.68     2.8

                VPVD7        PVD threshold 7               Rising edge      2.76    2.88     3

                                                           Falling edge     2.66    2.78     2.9

                VPVDhyst(2)  PVD hysteresis                              -  -       100      -       mV

                IDD(PVD)     PVD current                                 -  -       0.15     0.26    µA

                             consumption

            1.  Guaranteed   by characterization results.

            2.  Guaranteed   by design.

60/138                                        DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                   Electrical characteristics

6.3.4  Embedded reference voltage

       The parameters given in Table 27 are derived from tests performed under ambient

       temperature and VDD supply voltage conditions summarized in Table 23.

                                  Table 27. Embedded internal reference voltage

           Symbol                 Parameter            Conditions         Min     Typ   Max     Unit

           VREFINT     Internal reference voltage  –40 °C < TA < +105 °C  1.20    1.23  1.25     V

                       ADC sampling time when

           TS_vrefint  reading the internal                     -          2.2    -         -    µs

                       reference voltage

                       Internal reference voltage

           VRERINT     spread over the                 VDD = 3 V ±10 mV    -      -     10(1)   mV

                       temperature range

           TCoeff      Temperature coefficient                  -          -      -     100     ppm/°

                                                                                        (1)      C

       1.  Guaranteed by design.

                         Table 28. Internal reference voltage calibration values

           Calibration value name                  Description             Memory address

                                          Raw data acquired at

       VREFINT_CAL                        temperature of 30 °C            0x1FFF F7BA - 0x1FFF F7BB

                                          VDDA= 3.3 V

6.3.5  Supply current characteristics

       The current consumption is a function of several parameters and factors such as the

       operating voltage, ambient temperature, I/O pin loading, device software configuration,

       operating frequencies, I/O pin switching rate, program location in memory and executed

       binary code.

       The current consumption is measured as described in Figure 12: Current consumption

       measurement scheme.

       All Run-mode current consumption measurements given in this section are performed with a

       reduced code that gives a consumption equivalent to CoreMark code.

Note:  The total current consumption is the sum of IDD and IDDA.

                                        DocID025147 Rev 7                                       61/138

                                                                                                        117
Electrical  characteristics                                                 STM32F302x6 STM32F302x8

            Typical and maximum current consumption

            The MCU is placed under the following conditions:

            •      All I/O pins are in input mode with a static value at VDD or VSS (no load)

            •      All peripherals are disabled except when explicitly mentioned

            •      The Flash memory access time is adjusted to the fHCLK frequency (0 wait state from 0

                   to 24 MHz,1 wait state from 24 to 48 MHz and 2 wait states from 48 to 72 MHz)

            •      Prefetch in ON (reminder: this bit must be set before clock setting and bus prescaling)

            •      When the peripherals are enabled fPCLK2 = fHCLK and fPCLK1 = fHCLK/2

            •      When fHCLK > 8 MHz, the PLL is ON and the PLL input is equal to HSI/2 (4 MHz) or

                   HSE (8 MHz) in bypass mode.

            The parameters given in Table 29 to Table 35 are derived from tests performed under

            ambient temperature and supply voltage conditions summarized in Table 23.

        Table 29. Typical and maximum current consumption from              VDD supply at VDD = 3.6V

                                             All peripherals enabled        All peripherals disabled

Symbol      Parameter   Conditions   fHCLK               Max @ TA(1)                    Max @ TA(1)         Unit

                                             Typ                            Typ

                                                   25 °C  85 °C  105 °C           25 °C  85 °C  105 °C

                                     72 MHz  45.7  48.6   50.0        52.0  25.5  27.5   28.1        28.8

                                     64 MHz  40.6  43.6   44.5        46.4  22.7  24.6   25.2        25.9

                        External     48 MHz  30.8  33.6   34.1        35.5  17.3  19.0   19.5        20.0

                        clock (HSE   32 MHz  21.0  22.9   23.5        25.6  11.7  13.2   13.7        14.1

            Supply      bypass)      24 MHz  16.0  16.8   18.0        18.9  9.0   10.4   10.8        11.4

            current in               8 MHz   5.4   5.6    6.1         7.2   3.3   3.3    3.8         4.2

IDD         Run                                                                                             mA

            mode,                    1 MHz   1.1   1.2    1.7         2.7   0.8   0.9    1.3         1.6

            executing                64 MHz  37.6  41.3   42.9        44.7  22.5  24.7   25.0        25.8

            from Flash

                                     48 MHz  28.7  32.3   33.1        34.0  17.2  19.1   19.4        19.6

                        Internal     32 MHz  19.5  22.0   23.4        24.6  11.5  12.9   13.5        13.7

                        clock (HSI)

                                     24 MHz  14.9  16.6   17.9        18.4  6.0   7.0    7.4         7.9

                                     8 MHz   5.2   5.5    6.4         7.0   3.2   3.8    4.3         4.7

62/138                                       DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                            Electrical characteristics

Table 29. Typical and maximum current consumption from VDD supply at VDD = 3.6V (continued)

                                                     All peripherals enabled        All peripherals disabled

Symbol   Parameter   Conditions              fHCLK               Max @ TA(1)                               Max @ TA(1)        Unit

                                                     Typ                            Typ

                                                           25 °C    85 °C  105 °C                  25 °C    85 °C  105 °C

                                             72 MHz  45.8  49.1(2)  50.1   51.4(2)  25.1           27.3(2)  28.0   28.6(2)

                                             64 MHz  40.8  43.6     44.9      46.9  22.3           24.1     25.0        25.5

                     External                48 MHz  30.2  32.9     33.5      34.8  17.0           18.7     19.1        19.6

                     clock (HSE              32 MHz  20.5  23.1     24.1      25.4  11.1           12.2     13.2        13.3

         Supply      bypass)                 24 MHz  15.4  17.1     18.3      19.5  8.5            9.7      10.1        10.2

         current in                          8 MHz   5.0   5.9      6.3       6.9   3.1            3.7      4.1         4.7

    IDD  Run mode,                           1 MHz   0.8   1.1      1.9       2.6   0.5            0.8      1.2         1.4

         executing

         from RAM                            64 MHz  37.3  41.1     41.8      43.3  22.0           23.8     24.4        24.9

                                             48 MHz  28.0  31.1     31.6      33.2  16.4           18.0     18.3        18.6

                     Internal                32 MHz  18.8  21.3     22.1      23.1  10.9           11.9     12.8        13.1  mA

                     clock (HSI)

                                             24 MHz  14.2  15.9     16.8      17.9  5.5            6.4      6.7         7.3

                                             8 MHz   4.8   5.1      6.0       6.5   2.9            3.5      4.1         4.2

                                             72 MHz  30.0  32.8(2)  33.1   34.1(2)  5.9            6.8(2)   6.9    7.4(2)

                                             64 MHz  26.7  29.2     29.6      30.5  5.3            5.9      6.2         6.7

                     External                48 MHz  16.7  18.5     19.0      19.7  3.6            4.5      4.5         5.3

         Supply      clock (HSE              32 MHz  13.3  14.9     15.3      15.4  2.9            3.7      3.8         4.3

         current in  bypass)                 24 MHz  10.2  11.4     12.0      12.3  2.2            2.7      2.9         3.2

         Sleep                               8 MHz   3.6   4.4      4.8       5.3   0.9            1.2      1.5         2.1

    IDD  mode,                               1 MHz   0.5   0.8      1.1       1.3   0.1            0.4      0.8         0.8

         executing

         from Flash                          64 MHz  23.2  25.3     25.6      26.2  5.0            5.7      6.1         6.2

         or RAM                              48 MHz  17.5  19.2     19.4      19.9  3.9            4.7      4.8         5.3

                     Internal                32 MHz  11.7  12.9     13.2      13.3  2.6            3.4      3.6         4.2   mA

                     clock (HSI)

                                             24 MHz  8.9   10.2     10.6      10.8  1.4            2.1      2.4         2.7

                                             8 MHz   3.4   4.0      4.6       5.1   0.7            1.1      1.4         1.9

1.  Guaranteed by characterization results.

2.  Data based on characterization results and tested in production with code executing from RAM.

                                                     DocID025147 Rev 7                                                        63/138

                                                                                                                                      117
Electrical characteristics                                                                           STM32F302x6 STM32F302x8

          Table 30. Typical and maximum current consumption from the VDDA supply

                                                                      VDDA = 2.4 V                            VDDA = 3.6 V

Symbol    Parameter   Conditions               fHCLK                        Max @ TA(2)                                 Max @ TA(2)           Unit
                            (1)
                                                       Typ                                           Typ

                                                                      25 °C   85 °C     105 °C                25 °C      85 °C   105 °C

                                               72 MHz  231            254(3)  266       271(3)       251      274(3)     294          300(3)

                                               64 MHz  203            226     239        243         222      245        261          266

                                               48 MHz  153            174     182        186         165      185        198          203

                      HSE                      32 MHz  105            124     131        133         114      132        141          143

          Supply      bypass

          current in                           24 MHz          82     98      104        105         89       106        111          113

          Run mode,                            8 MHz           3.1    4.1     4.1        5.1         3.6      4.7        5.2          5.5

    IDDA  code                                 1 MHz           3.1    4.1     4.1        5.1         3.6      4.7        5.2          5.5          µA

          executing

          from Flash                           64 MHz  270            294     307        312         296      322        338          343

          or RAM                               48 MHz  219            242     253        257         240      263        276          281

                      HSI clock                32 MHz  171            192     201        203         188      209        219          222

                                               24 MHz  148            169     175        177         163      182        190          193

                                               8 MHz           69     84      87         87          79           92     94           96

1.  Current consumption from the     VfrDoDmA  supply is independent  of  whether  the  peripherals  are  on  or  off.   Furthermore  when    the
    PLL is off, IDDA is independent            the frequency.

2.  Guaranteed by characterization results.

3.  Data based on characterization results and tested in production with code executing from RAM.

          Table 31. Typical and maximum VDD                           consumption in Stop and Standby                    modes

                                                                      Typ @VDD (VDD=VDDA)                                Max(1)

Symbol Parameter            Conditions                                                                            TA =   TA =         TA =    Unit

                                                               2.0 V  2.4 V   2.7 V 3.0 V     3.3 V  3.6 V        25 °C  85 °C        105 °C

          Supply      Regulator in run mode,                   16.92  17.09 17.16 17.27 17.39 17.50               29.7   359.1        564.5

          current in  all oscillators OFF

          Stop mode   Regulator in low-power                   5.29   5.46    5.55      5.70  5.73   5.95         16.40  267.1        407.4

    IDD               mode, all oscillators OFF                                                                                                    µA

          Supply      LSI ON and IWDG ON                       0.80   0.93    1.11      1.19  1.31   1.41             -  -            -

          current in

          Standby     LSI OFF and IWDG OFF                     0.63   0.76    0.84      0.95  1.02   1.10         5.00   6.30         12.60

          mode

1.  Guaranteed by characterization results.

64/138                                                         DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                                    Electrical characteristics

          Table 32.   Typical and maximum VDDA consumption in Stop and Standby modes

                                                                         Typ @VDD (VDD = VDDA)                          Max(1)

Symbol    Parameter                             Conditions                                                       TA =   TA =     TA =    Unit

                                                                   2.0 V 2.4 V 2.7 V 3.0 V 3.3 V 3.6 V           25 °C  85 °C    105 °C

          Supply      VDDA supervisor ON   Regulator in run/low-

          current in                       power mode, all         1.70  1.83         1.95  2.08  2.22     2.37  3.40   5.30     5.5

          Stop mode                        oscillators OFF

          Supply                           LSI ON and IWDG ON      2.08  2.25         2.41  2.59  2.79     3.01  -      -        -

          current in                       LSI OFF and IWDG

          Standby                          OFF                     1.59  1.72         1.83  1.96  2.10     2.25  2.80   2.90     3.60

    IDDA  mode                                                                                                                           µA

          Supply      VDDA supervisor OFF  Regulator in run/low-

          current in                       power mode, all         0.99  1.01         1.04  1.09  1.14     1.21  -      -        -

          Stop mode                        oscillators OFF

          Supply                           LSI ON and IWDG ON      1.36  1.43         1.50  1.60  1.72     1.85  -      -        -

          current in                       LSI OFF and IWDG

          Standby                          OFF                     0.87  0.89         0.92  0.97  1.02     1.09  -      -        -

          mode

1.  Guaranteed by characterization results.

                Table 33. Typical and maximum current consumption from VBAT supply

                                                                                                                        Max.

          Para        Conditions                                         Typ.@VBAT                               @VBAT= 3.6V(2)

Symbol    meter                            (1)                                                                          TA (°C)          Unit

                                                1.65V       1.8V   2V    2.4V         2.7V  3V    3.3V     3.6V  25     85       105

                      LSE & RTC

                      ON; “Xtal

                      mode”

                      lower                     0.41        0.43   0.46  0.54         0.59  0.66  0.74     0.82  -      -        -

                      driving

                      capability;

          Backup      LSEDRV[1:

IDD_VBAT  domain      0] = '00'                                                                                                          µA

          supply      LSE & RTC

          current     ON; “Xtal

                      mode”

                      higher                    0.65        0.68   0.73  0.80         0.87  0.95  1.03     1.14  -      -        -

                      driving

                      capability;

                      LSEDRV[1:

                      0] = '11'

1.  Crystal used: Abracon ABS07-120-32.768                  kHz-T  with a CL of 6 pF  for typical values.

2.  Guaranteed by characterization results.

                                                                   DocID025147 Rev 7                                                   65/138

                                                                                                                                               117
Electrical         characteristics                                       STM32F302x6 STM32F302x8

                      Figure 13. Typical VBAT current consumption (LSE and RTC ON/LSEDRV[1:0] = ‘00’)

                   

                   

                                                                                                9

                                                                                                9

        9%$7 —$                                                                                    9

                                                                                                9

        ,                                                                                       9

                                                                                                9

                                                                                                9

                                                                                                    9

                   

                         ƒ&                ƒ&           ƒ&         ƒ&

                                                   7$ ƒ&                                06[[[[[9\

                                                                                                   06

                   Typical current consumption

                   The   MCU is placed under the following conditions:

                   •     VDD = VDDA = 3.3 V

                   •     All I/O pins available on each package are in analog input configuration

                   •     The Flash access time is adjusted to fHCLK frequency (0 wait states from 0 to 24 MHz,

                         1 wait state from 24 to 48 MHz and 2 wait states from 48 MHz to 72 MHz), and Flash

                         prefetch is ON

                   •     When the peripherals are enabled, fAPB1 = fAHB/2, fAPB2 = fAHB

                   •     PLL is used for frequencies greater than 8 MHz

                   •     AHB prescaler of 2, 4, 8,16 and 64 is used for the frequencies 4 MHz, 2 MHz, 1 MHz,

                         500 kHz and 125 kHz respectively.

66/138                                       DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                             Electrical characteristics

    Table 34. Typical current consumption in Run mode, code with data processing running from

                                                          Flash

                                                                                                    Typ

    Symbol       Parameter          Conditions            fHCLK    Peripherals                             Peripherals    Unit

                                                                   enabled                                 disabled

                                                          72 MHz   44.8                                    24.9

                                                          64 MHz   40.0                                    22.4

                                                          48 MHz   30.3                                    17.1

                                                          32 MHz   20.7                                    11.9

                                                          24 MHz   15.8                                    9.2

                 Supply current in                        16 MHz   10.9                                    6.5

    IDD          Run mode from                            8 MHz    5.7                                     3.55           mA

                 VDD supply                               4 MHz    3.43                                    3.22

                                                          2 MHz    2.18                                    1.53

                                                          1 MHz    1.56                                    1.19

                                    Running from HSE      500 kHz  1.25                                    0.96

                                    crystal clock 8 MHz,  125 kHz  0.96                                    0.84

                                    code executing from   72 MHz                                    237.1

                                    Flash                 64 MHz                                    208.3

                                                          48 MHz                                    154.3

                                                          32 MHz                                    105.0

                                                          24 MHz                                    81.3

    IDDA(1) (2)  Supply current in                        16 MHz                                    57.8

                 Run mode from                            8 MHz                                     1.15                  µA

                 VDDA supply                              4 MHz                                     1.15

                                                          2 MHz                                     1.15

                                                          1 MHz                                     1.15

                                                          500 kHz                                   1.15

                                                          125 kHz                                   1.15

1.  VDDA supervisor is OFF.

2.  When peripherals are enabled, the power consumption of the analog part of peripherals such as ADC, DAC, Comparators,
    OpAmp etc. is not included. Refer to the tables of characteristics in the subsequent sections.

                                           DocID025147 Rev 7                                                              67/138

                                                                                                                                  117
Electrical characteristics                                                                          STM32F302x6 STM32F302x8

    Table 35. Typical current consumption in Sleep mode, code running from Flash or RAM

                                                                                                    Typ

    Symbol       Parameter          Conditions            fHCLK      Peripherals                           Peripherals    Unit

                                                                     enabled                               disabled

                                                          72 MHz     28.7                                  6.1

                                                          64 MHz     25.6                                  5.5

                                                          48 MHz     19.3                                  4.26

                                                          32 MHz     13.1                                  3.04

                                                          24 MHz     10.0                                  2.42

                 Supply current in                        16 MHz     6.8                                   1.81

    IDD          Sleep mode from                          8 MHz      3.54                                  0.98           mA

                 VDD supply

                                                          4 MHz      2.35                                  0.88

                                                          2 MHz      1.64                                  0.80

                                                          1 MHz      1.28                                  0.77

                                    Running from HSE      500 kHz    1.11                                  0.75

                                    crystal clock 8 MHz,  125 kHz    0.92                                  0.74

                                    code executing from   72 MHz                                    237.1

                                    Flash or RAM          64 MHz                                    208.3

                                                          48 MHz                                    154.3

                                                          32 MHz                                    105.0

                                                          24 MHz                                    81.3

    IDDA(1) (2)  Supply current in                        16 MHz                                    57.8

                 Sleep mode from                          8 MHz                                     1.15                  µA

                 VDDA supply

                                                          4 MHz                                     1.15

                                                          2 MHz                                     1.15

                                                          1 MHz                                     1.15

                                                          500 kHz                                   1.15

                                                          125 kHz                                   1.15

1.  VDDA supervisor is OFF.

2.  When peripherals are enabled, the power consumption of the analog part of peripherals such as ADC, DAC, Comparators,
    OpAmp etc. is not included. Refer to the tables of characteristics in the subsequent sections.

68/138                                            DocID025147 Rev 7
STM32F302x6 STM32F302x8                                               Electrical characteristics

          I/O system current consumption

          The current consumption of the I/O system has two components: static and dynamic.

          I/O static current consumption

          All the I/Os used as inputs with pull-up generate current consumption when the pin is

          externally held low. The value of this current consumption can be simply computed by using

          the pull-up/pull-down resistors values given in Table 53: I/O static characteristics.

          For the output pins, any external pull-down or external load must also be considered to

          estimate the current consumption.

          Additional I/O current consumption is due to I/Os configured as inputs if an intermediate

          voltage level is externally applied. This current consumption is caused by the input Schmitt

          trigger circuits used to discriminate the input value. Unless this specific configuration is

          required by the application, this supply current consumption can be avoided by configuring

          these I/Os in analog mode. This is notably the case of ADC input pins which should be

          configured as analog inputs.

Caution:  Any floating input pin can also settle to an intermediate voltage level or switch inadvertently,

          as a result of external electromagnetic noise. To avoid current consumption related to

          floating pins, they must either be configured in analog mode, or forced internally to a definite

          digital value. This can be done either by using pull-up/down resistors or by configuring the

          pins in output mode.

          I/O dynamic current consumption

          In addition to the internal peripheral current consumption (seeTable 37: Peripheral current

          consumption), the I/Os used by an application also contribute to the current consumption.

          When an I/O pin switches, it uses the current from the MCU supply voltage to supply the I/O

          pin circuitry and to charge/discharge the capacitive load (internal or external) connected to

          the pin:

                                             ISW  =  VDD ×  fSW ×  C

          where

          ISW is the current sunk by a switching I/O to charge/discharge the capacitive load

          VDD is the MCU supply voltage

          fSW is the I/O switching frequency

          C is the total capacitance seen by the I/O pin: C = CINT+ CEXT+CS

          The test pin is configured in push-pull output mode and is toggled by software at a fixed

          frequency.

                                        DocID025147 Rev 7                                               69/138

                                                                                                                117
Electrical characteristics                               STM32F302x6 STM32F302x8

                Table 36.           Switching output I/O current consumption

    Symbol      Parameter           Conditions(1)        I/O toggling         Typ   Unit

                                                         frequency (fSW)

                                                         2 MHz                0.90

                                                         4 MHz                0.93

                                    VDD = 3.3 V          8 MHz                1.16
                                    Cext = 0 pF
                                    C = CINT + CEXT+ CS  18 MHz               1.60

                                                         36 MHz               2.51

                                                         48 MHz               2.97

                                                         2 MHz                0.93

                                                         4 MHz                1.06

                                    VDD = 3.3 V          8 MHz                1.47
                                    Cext = 10 pF
                                    C = CINT + CEXT +CS  18 MHz               2.26

                                                         36 MHz               3.39

                                                         48 MHz               5.99

    ISW         I/O current                              2 MHz                1.03  mA

                consumption         VDD = 3.3 V          4 MHz                1.30

                                    Cext = 22 pF         8 MHz                1.79

                                    C = CINT + CEXT +CS  18 MHz               3.01

                                                         36 MHz               5.99

                                                         2 MHz                1.10

                                    VDD = 3.3 V          4 MHz                1.31

                                    Cext = 33 pF         8 MHz                2.06

                                    C = CINT + CEXT+ CS  18 MHz               3.47

                                                         36 MHz               8.35

                                                         2 MHz                1.20

                                    VDD = 3.3 V          4 MHz                1.54
                                    Cext = 47 pF
                                    C = CINT + CEXT+ CS  8 MHz                2.46

                                                         18 MHz               4.51

1.  CS = 5  pF  (estimated value).

70/138                              DocID025147 Rev 7
STM32F302x6 STM32F302x8                                     Electrical  characteristics

On-chip peripheral current consumption

The MCU is placed under the following conditions:

•  all I/O pins are in analog input configuration

•  all peripherals are disabled unless otherwise mentioned

•  the given value is calculated by measuring the current consumption

   –  with all peripherals clocked off

   –  with only one peripheral clocked on

•  ambient operating temperature at 25°C and VDD = VDDA = 3.3 V.

                         DocID025147 Rev 7                              71/138

                                                                                         117
Electrical characteristics                                                                                    STM32F302x6 STM32F302x8

                                      Table 37. Peripheral current consumption

        Peripheral                                                            Typical consumption(1)                               Unit

                                                                              IDD

        BusMatrix (2)                                                         11.3

        DMA1                                                                  6.7

        CRC                                                                   2.0

        GPIOA                                                                 8.5

        GPIOB                                                                 8.3

        GPIOC                                                                 8.6

        GPIOD                                                                 1.5

        GPIOF                                                                 1.0

        TSC                                                                   4.7

        ADC1                                                                  15.9

        APB2-Bridge (3)                                                       2.7

        SYSCFG                                                                3.2

        TIM1                                                                  27.6

        USART1                                                                21.0

        TIM15                                                                 14.3

        TIM16                                                                 10.1                                                 µA/MHz

        TIM17                                                                 10.4

        APB1-Bridge (3)                                                       5.8

        TIM2                                                                  40.7

        TIM6                                                                  7.4

        WWDG                                                                  4.6

        SPI2                                                                  35.2

        SPI3                                                                  34.2

        USART2                                                                13.9

        USART3                                                                13.1

        I2C1                                                                  9.4

        I2C2                                                                  9.4

        USB                                                                   17.4

        CAN                                                                   28.8

        PWR                                                                   4.5

        DAC                                                                   8.3

        I2C3                                                                  10.5

1.  The power consumption of the      acnhaalroagctpearirstt(icIDsDinA)thoef  peripherals such as ADC,  DAC,  Comparators,  OpAmp  etc. is not
    included. Refer to the tables of                                          subsequent sections.

2.  BusMatrix is automatically active when at least one master is ON (CPU or DMA1).

3.  The APBx bridge is automatically active when at least one peripheral is ON on the same bus.

72/138                                DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                              Electrical characteristics

6.3.6       Wakeup time from low-power mode

            The wakeup times given in Table 38 are measured starting from the wakeup event trigger up

            to the first instruction executed by the CPU:

            •  For Stop or Sleep mode: the wakeup event is WFE.

            •  WKUP1 (PA0) pin is used to wakeup from Standby, Stop and Sleep modes.

            All timings are derived from tests performed under ambient temperature and VDD supply
            voltage conditions summarized in Table 23.

                                    Table 38. Low-power  mode wakeup timings

    Symbol     Parameter            Conditions                Typ @VDD, VDD = VDDA                 Max  Unit

                                                  2.0 V  2.4 V       2.7 V     3V    3.3 V  3.6 V

                                    Regulator in  4.5    4.2         4.1       4.0   3.8    3.8    4.5

               Wakeup from          run mode

tWUSTOP        Stop mode            Regulator in

                                    low-power     8.2    7.0         6.4       6.0   5.7    5.5    9.0  µs

                                    mode

tWUSTANDBY(1)  Wakeup from          LSI and       72.8   63.4        59.2      56.1  53.1   51.3   103

               Standby mode         IWDG OFF

               Wakeup from                                                                              CPU

tWUSLEEP       Sleep mode                     -                             6                      -    clock

                                                                                                        cycles

1.  Guaranteed by characterization  results.

                                                  DocID025147 Rev 7                                     73/138

                                                                                                                 117
Electrical  characteristics                                                 STM32F302x6 STM32F302x8

6.3.7       External clock source characteristics

            High-speed external user clock generated from an external source

            In bypass mode the HSE oscillator is switched off and the input pin is a standard GPIO. The

            external clock signal has to respect the I/O characteristics in Section 6.3.14. However, the

            recommended clock input waveform is shown in Figure 14.

                               Table 39. High-speed external    user clock  characteristics

                Symbol                  Parameter               Conditions  Min       Typ    Max          Unit

                fHSE_ext  User external clock source                        1         8      32           MHz
                          frequency(1)

                VHSEH     OSC_IN input pin high level voltage               0.7VDD    -      VDD          V

                VHSEL     OSC_IN input pin low level voltage    -           VSS       -      0.3VDD

                tw(HSEH)  OSC_IN high or low time(1)                        15        -      -
                tw(HSEL)
                                                                                                          ns
                tr(HSE)
                tf(HSE)   OSC_IN rise or fall time(1)                       -         -      20

            1.  Guaranteed by design.

                          Figure 14. High-speed external clock source AC timing diagram

                                                                WZ +6(+

                9+6(+

                          

                9+6(/     

                               WU +6(                  WI +6(               WZ +6(/                       W

                                        7+6(

                                                                                                069

74/138                                  DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                Electrical characteristics

Low-speed external user clock generated from an external source

In bypass mode the LSE oscillator is switched off and the input pin is a standard GPIO. The

external clock signal has to respect the I/O characteristics in Section 6.3.14. However, the

recommended clock input waveform is shown in Figure 15

                   Table 40. Low-speed external user clock characteristics

    Symbol                 Parameter                  Conditions  Min       Typ     Max       Unit

    fLSE_ext  User External clock source                          -         32.768  1000      kHz
              frequency(1)

    VLSEH     OSC32_IN input pin high level                       0.7VDD    -       VDD

              voltage                                                                         V

    VLSEL     OSC32_IN input pin low level            -           VSS       -       0.3VDD

              voltage

    tw(LSEH)  OSC32_IN high or low time(1)                        450       -       -
    tw(LSEL)
                                                                                              ns
    tr(LSE)
    tf(LSE)   OSC32_IN rise or fall time(1)                       -         -       50

1.  Guaranteed by design.

              Figure 15. Low-speed external clock source AC timing diagram

                                                      WZ /6(+

    9/6(+

              

    9/6(/     

                         WU /6(              WI /6(                                               W

                                                                  WZ /6(/

                                      7/6(

                                                                                       069

                                  DocID025147 Rev 7                                           75/138

                                                                                                      117
Electrical  characteristics                                                                   STM32F302x6 STM32F302x8

            High-speed external clock generated from a crystal/ceramic resonator

            The high-speed external (HSE) clock can be supplied with a 4 to 32 MHz crystal/ceramic

            resonator oscillator. All the information given in this paragraph are based on design

            simulation results obtained with typical external components specified in Table 41. In the

            application, the resonator and the load capacitors have to be placed as close as possible to

            the oscillator pins in order to minimize output distortion and startup stabilization time. Refer

            to the crystal resonator manufacturer for more details on the resonator characteristics

            (frequency, package, accuracy).

                                                           Table 41. HSE oscillator characteristics

                Symbol                               Parameter       Conditions(1)                Min(2)              Typ  Max(2)         Unit

                fOSC_IN                 Oscillator frequency                       -                 4                8    32             MHz

                RF                      Feedback resistor                          -                 -                200  -                  kΩ

                                                                     During startup(3)               -                -    8.5

                                                                     VDD=3.3 V, Rm= 30Ω,             -                0.4  -
                                                                     CL=10 pF@8 MHz

                                                                     VDD=3.3 V, Rm= 45Ω,             -                0.5  -
                                                                     CL=10 pF@8 MHz

                IDD                     HSE current consumption      VDD=3.3 V, Rm= 30Ω,             -                0.8  -              mA

                                                                     CL= 5         pF@32 MHz

                                                                     VDD=3.3 V, Rm= 30Ω,             -                1    -
                                                                     CL=10 pF@32 MHz

                                                                     VDD=3.3 V, Rm= 30Ω,             -                1.5  -
                                                                     CL=20 pF@32 MHz

                gm                      Oscillator transconductance                Startup           10               -    -              mA/V

            tSU(HSE)(4)                 Startup time                 VDD is stabilized               -                2    -                  ms

            1.  Resonator characteristics given by the crystal/ceramic resonator manufacturer.

            2.  Guaranteed by design.

            3.  This consumption level occurs during the first 2/3 of the tSU(HSE) startup time.

            4.  otSsUc(iHllaSEtio) nis  the startup  time  measured from the moment it is enabled (by software) to    a stabilized 8 MHz
                                        is reached.  This  value is measured for a standard crystal resonator and it  can vary significantly
                with the crystal manufacturer.

76/138                                                          DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                         Electrical characteristics

       For CL1 and CL2, it is recommended to use high-quality external ceramic capacitors in the
       5 pF to 25 pF range (Typ.), designed for high-frequency applications, and selected to match

       the requirements of the crystal or resonator (see Figure 16). CL1 and CL2 are usually the
       same size. The crystal manufacturer typically specifies a load capacitance which is the

       series combination of CL1 and CL2. PCB and MCU pin capacitance must be included (10 pF
       can be used as a rough estimate of the combined pin and board capacitance) when sizing

       CL1 and CL2.

Note:  For information on selecting the crystal, refer to the application note AN2867 “Oscillator

       design guide for ST microcontrollers” available from the ST website www.st.com.

                            Figure 16. Typical application with an 8 MHz crystal

           5HVRQDWRUZLWKLQWHJUDWHG

           FDSDFLWRUV

                       &/

                                                  26&B,1                          I+6(

                                                                   %LDV

                                       0+]                  5)  FRQWUROOHG

                                       UHVRQDWRU                   JDLQ

                                       5(;7     26&B287

                       &/

                                                                                                   069

       1.  REXT value depends on the crystal characteristics.

                                       DocID025147 Rev 7                                           77/138

                                                                                                              117
Electrical characteristics                                                                            STM32F302x6 STM32F302x8

                      Low-speed external clock generated from a crystal/ceramic resonator

                      The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal/ceramic

                      resonator oscillator. All the information given in this paragraph are based on design

                      simulation results obtained with typical external components specified in Table 42. In the

                      application, the resonator and the load capacitors have to be placed as close as possible to

                      the oscillator pins in order to minimize output distortion and startup stabilization time. Refer

                      to the crystal resonator manufacturer for more details on the resonator characteristics

                      (frequency, package, accuracy).

                                      Table 42. LSE oscillator characteristics (fLSE = 32.768 kHz)

    Symbol                            Parameter        Conditions(1)                                  Min(2)  Typ  Max(2)                     Unit

                                                       LSEDRV[1:0]=00                                 -       0.5  0.9

                                                       lower driving capability

                                                       LSEDRV[1:0]=10                                 -       -                       1

    IDD               LSE current consumption          medium low driving capability                                                          µA

                                                       LSEDRV[1:0]=01                                 -       -    1.3

                                                       medium high driving capability

                                                       LSEDRV[1:0]=11                                 -       -    1.6

                                                       higher driving capability

                                                       LSEDRV[1:0]=00                                 5       -                       -

                                                       lower driving capability

                                                       LSEDRV[1:0]=10                                 8       -                       -

    gm                Oscillator                       medium low driving capability                                                          µA/V

                      transconductance                 LSEDRV[1:0]=01                                 15      -                       -

                                                       medium high driving capability

                                                       LSEDRV[1:0]=11                                 25      -                       -

                                                       higher driving capability

    tSU(LSE)(3)       Startup time                     VDD is stabilized                              -       2                       -       s

1.  Refer to the note and caution paragraphs below the table, and to the application note AN2867 “Oscillator design guide for
    ST microcontrollers”.

2.  Guaranteed by design.

3.  rteSaUc(LhSeEd).  is the startup  time measured   from the moment it is enabled (by software)     to a stabilized 32.768 kHz oscillation  is
                      This value is   measured for a  standard crystal and it can vary significantly  with the crystal manufacturer.

Note:                 For information on selecting the crystal, refer to the application note AN2867 “Oscillator

                      design guide for ST microcontrollers” available from the ST website www.st.com.

78/138                                                DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                   Electrical characteristics

                         Figure 17. Typical application with a 32.768 kHz crystal

       5HVRQDWRUZLWKLQWHJUDWHG

       FDSDFLWRUV

                    &/

                                                26&B,1                           I/6(

                                   N+]             'ULYH

                                   UHVRQDWRU               SURJUDPPDEOH

                                                           DPSOLILHU

                                                26&B287

                    &/

                                                                                         069

Note:  An external resistor is not required between OSC32_IN and OSC32_OUT and it is forbidden

       to add one.

                                   DocID025147 Rev 7                                     79/138

                                                                                                      117
Electrical  characteristics                                                          STM32F302x6 STM32F302x8

6.3.8       Internal clock source characteristics

            The parameters given in Table 43 are derived from tests performed under                ambient

            temperature and supply voltage conditions summarized in Table 23.

            High-speed internal (HSI) RC oscillator

                                            Table 43. HSI oscillator characteristics(1)

                Symbol                 Parameter                    Conditions       Min      Typ  Max              Unit

                fHSI            Frequency                                     -      -        8               -     MHz

                TRIM            HSI user trimming step                        -      -        -               1(2)  %

                DuCy(HSI)       Duty cycle                                    -      45(2)    -    55(2)            %

                                                                TA = -40 to          -2.8(3)  -    3.8(3)
                                                                105°C

                                                                TA = -10 to 85°C     -1.9(3)  -    2.3(3)

                ACCHSI          Accuracy of the HSI oscillator  TA = 0 to 85°C       -1.9(3)  -               2(3)  %

                                                                TA = 0 to 70°C       -1.3(3)  -               2(3)

                                                                TA = 0 to 55°C       -1(3)    -               2(3)

                                                                TA = 25°C(4)         -1       -               1

                tsu(HSI)        HSI oscillator startup time                   -      1(2)     -               2(2)  µs

                IDDA(HSI)       HSI oscillator power                          -      -        80   100(2)           µA

                                consumption

            1.  VDDA = 3.3 V, TA = –40 to 105 °C unless otherwise specified.

            2.  Guaranteed by design.

            3.  Guaranteed by characterization results.

            4.  Factory calibrated, parts not soldered.

                Figure 18. HSI oscillator accuracy characterization results for soldered parts

                                                                                                 ."9

                                                                                                            .*/

                           

                           

                                                                                             5"<$>

                                                                      

                           

                           

                           

                           

                                                                                                                    069

80/138                                          DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                       Electrical characteristics

       Low-speed internal (LSI) RC oscillator

                                   Table 44. LSI oscillator characteristics(1)

           Symbol                  Parameter                                  Min           Typ       Max                Unit

           fLSI         Frequency                                             30            40        50                 kHz

           tsu(LSI)(2)  LSI oscillator startup time                              -            -       85                 µs

           IDD(LSI)(2)  LSI oscillator power consumption                         -          0.75      1.2                µA

       1.  VDDA = 3.3 V, TA = –40 to 105 °C unless otherwise      specified.

       2.  Guaranteed by design.

6.3.9  PLL characteristics

       The parameters given in Table 45 are derived from tests performed under ambient

       temperature and supply voltage conditions summarized in Table 23.

                                           Table 45. PLL          characteristics

                                                                                         Value

           Symbol                  Parameter                                                                             Unit

                                                                          Min            Typ          Max

           fPLL_IN      PLL input clock(1)                                1(2)           -            24(2)              MHz

                        PLL input clock duty cycle                        40(2)          -            60(2)              %

           fPLL_OUT     PLL multiplier output clock                       16(2)          -            72                 MHz

           tLOCK        PLL lock time                                         -          -            200(2)             µs

           Jitter       Cycle-to-cycle jitter                                 -          -            300(2)             ps

       1.  Take care of using the appropriate multiplier factors  so  as  to have   PLL  input clock  values compatible  with
           the range defined by fPLL_OUT.

       2.  Guaranteed by design.

                                            DocID025147 Rev 7                                                            81/138

                                                                                                                                 117
Electrical  characteristics                                                      STM32F302x6 STM32F302x8

6.3.10      Memory characteristics

            Flash memory

            The characteristics are given at TA = –40 to 105 °C unless otherwise       specified.

                                         Table 46. Flash memory characteristics

            Symbol           Parameter                   Conditions               Min  Typ       Max(1)  Unit

                tprog   16-bit programming time          TA = –40 to +105 °C      40   53.5        60    µs

                tERASE  Page (2 KB) erase time           TA = –40 to +105 °C      20   -           40    ms

                tME     Mass erase time                  TA = –40 to +105 °C      20   -           40    ms

                IDD     Supply current                   Write mode               -    -           10    mA

                                                         Erase mode               -    -           12    mA

            1.  Guaranteed by design.

                             Table 47. Flash memory endurance and data            retention

                                                                                          Value

                Symbol       Parameter                               Conditions           Min(1)         Unit

                NEND    Endurance        TA = –40 to +85 °C (6 suffix versions)              10        kcycles

                                         TA = –40 to +105 °C (7 suffix versions)

                                         1 kcycle(2) at TA = 85 °C                           30

                tRET    Data retention   1 kcycle(2) at TA = 105 °C                          10          Years

                                         10 kcycles(2) at TA = 55 °C                         20

            1.  Guaranteed by characterization results.

            2.  Cycling performed over the whole temperature range.

82/138                                          DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                            Electrical characteristics

6.3.11  EMC characteristics

        Susceptibility tests are performed on a sample basis during device characterization.

        Functional EMS (electromagnetic susceptibility)

        While a simple application is executed on the device (toggling 2 LEDs through I/O ports).

        the device is stressed by two electromagnetic events until a failure occurs. The failure is

        indicated by the LEDs:

        •  Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until

           a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard.

        •  FTB: A Burst of Fast Transient voltage (positive and negative) is applied to VDD and

           VSS through a 100 pF capacitor, until a functional disturbance occurs. This test is
           compliant with the IEC 61000-4-4 standard.

        A device reset allows normal operations to be resumed.

        The test results are given in Table 48. They are based on the EMS levels and classes

        defined in application note AN1709.

                                  Table 48. EMS characteristics

           Symbol               Parameter                          Conditions                         Level/

                                                                                                      Class

                   Voltage limits to be applied on any I/O pin to  VDD = 3.3 V, LQFP64, TA =  +25°C,

           VFESD   induce a functional disturbance                 fHCLK = 72 MHz                     2B

                                                                   conforms to IEC 61000-4-2

                   Fast transient voltage burst limits to be       VDD = 3.3 V, LQFP64, TA =  +25°C,

           VEFTB   applied through 100 pF on VDD and VSS           fHCLK = 72 MHz                     4A

                   pins to induce a functional disturbance         conforms to IEC 61000-4-4

        Designing hardened software to avoid noise problems

        EMC characterization and optimization are performed at component level with a typical

        application environment and simplified MCU software. It should be noted that good EMC

        performance is highly dependent on the user application and the software in particular.

        Therefore it is recommended that the user applies EMC software optimization and

        prequalification tests in relation with the EMC level requested for his application.

        Software recommendations

        The software flowchart must include the management of runaway conditions such as:

        •  Corrupted program counter

        •  Unexpected reset

        •  Critical Data corruption (control registers...)

                                  DocID025147 Rev 7                                                   83/138

                                                                                                               117
Electrical characteristics                                                              STM32F302x6 STM32F302x8

            Prequalification trials

            Most of the common failures (unexpected reset and program counter corruption) can be

            reproduced by manually forcing a low state on the NRST pin or the Oscillator pins for 1

            second.

            To complete these trials, ESD stress can be applied directly on the device, over the range of

            specification values. When unexpected behavior is detected, the software can be hardened

            to prevent unrecoverable errors occurring (see application note AN1015).

            Electromagnetic Interference (EMI)

            The electromagnetic field emitted by the device are monitored while a simple application is

            executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with

            IEC 61967-2 standard which specifies the test board and the pin loading.

                                                      Table 49. EMI    characteristics

                                                                         Monitored      Max vs. [fHSE/fHCLK]

            Symbol   Parameter               Conditions                frequency band                         Unit

                                                                                        8/72 MHz

                                             VDD = 3.3 V, TA = 25 °C,  0.1 to 30 MHz           5

            SEMI     Peak level              LQFP64 package            30 to 130 MHz           6              dBµV

                                             compliant with IEC        130 MHz to 1GHz         28

                                             61967-2                   SAE EMI Level           4              -

6.3.12      Electrical sensitivity characteristics

            Based on three different tests (ESD, LU) using specific measurement methods, the device is

            stressed in order to determine its performance in terms of electrical sensitivity.

            Electrostatic discharge (ESD)

            Electrostatic discharges (a positive then a negative pulse separated by 1 second) are

            applied to the pins of each sample according to each pin combination. The sample size

            depends on the number of supply pins in the device (3 parts × (n+1) supply pins). This test

            conforms to the JESD22-A114/C101 standard.

                                Table 50.    ESD absolute maximum ratings

    Symbol           Ratings                          Conditions         Packages       Class      Maximum    Unit
                                                                                                   value(1)

VESD(HBM)   Electrostatic discharge voltage  TA = +25 °C, conforming     All            2          2000       V

            (human body model)               to JESD22-A114

            Electrostatic discharge voltage  TA = +25 °C, conforming     LQFP64,        C3         250

VESD(CDM)   (charge device model)            to ANSI/ESD STM5.3.1        WLCSP49                              V

                                                                         All other      C4         500

1.  Guaranteed by characterization results.

84/138                                                DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                     Electrical characteristics

        Static latch-up

        Two complementary static tests are required on six parts to assess the latch-up

        performance:

        •   A supply overvoltage is applied to each power supply pin

        •   A current injection is applied to each input, output and configurable I/O pin

        These tests are compliant with EIA/JESD 78A IC latch-up standard.

                                        Table 51. Electrical sensitivities

            Symbol       Parameter                             Conditions                      Class

            LU      Static latch-up class      TA = +105 °C conforming to JESD78A          2 level A

6.3.13  I/O current injection characteristics

        As a general rule, current injection to the I/O pins, due to external voltage below VSS or
        above VDD (for standard, 3 V-capable I/O pins) should be avoided during normal product
        operation. However, in order to give an indication of the robustness of the microcontroller in

        cases when abnormal injection accidentally happens, susceptibility tests are performed on a

        sample basis during device characterization.

        Functional susceptibility to I/O current injection

        While a simple application is executed on the device, the device is stressed by injecting

        current into the I/O pins programmed in floating input mode. While current is injected into

        the I/O pin, one at a time, the device is checked for functional failures.

        The failure is indicated by an out of range parameter: ADC error above a certain limit (higher

        than 5 LSB TUE), out of conventional limits of induced leakage current on adjacent pins (out

        of –5 µA/+0 µA range), or other functional failure (for example reset occurrence or oscillator

        frequency deviation).

        The test results are given in Table 52

                                        Table 52. I/O current injection susceptibility

                                                                            Functional susceptibility

        Symbol                             Description                      Negative       Positive     Unit

                                                                            injection      injection

                    Injected current on BOOT0                               -0             NA(1)

                    Injected current on PC0 pin (TTa pin)                   -0             +5

                    Injected current PC0, PC1, PC2, PC3, PA0, PA1, PA2,

            IINJ    PA3, PA4, PA6, PA7, PC4, PB0, PB10, PB11, PB13 with     -5             +5           mA

                    induced leakage current on other pins from this group

                    less than -100 µA or more than +100    µA

                    Injected current on any other TT, FT and FTf pins       -5             NA(1)

                    Injected current on all other TC, TTa and RESET pins    -5             +5

        1.  Injection is not possible.

                                           DocID025147 Rev 7                                           85/138

                                                                                                               117
Electrical characteristics                                                           STM32F302x6 STM32F302x8

Note:     It is recommended to add a Schottky diode (pin to ground) to analog pins which may

          potentially inject negative currents.

6.3.14    I/O port characteristics

          General input/output characteristics

          Unless otherwise specified, the parameters given in Table 53 are derived from tests

          performed under the conditions summarized in Table 23. All I/Os are CMOS and TTL

          compliant.

                                       Table 53. I/O static characteristics

Symbol    Parameter                    Conditions               Min                  Typ                     Max                 Unit

                                       TTa and TT I/O           -                    -                       0.3 VDD + 0.07 (1)

    VIL   Low level input              FT and FTf I/O           -                    -                       0.475 VDD -0.2 (1)  V

          voltage                      BOOT0 I/O                -                    -                       0.3 VDD – 0.3 (1)

                                       All I/Os except BOOT0    -                    -                       0.3 VDD (2)

                                       TTa and TT I/O           0.445 VDD+0.398 (1)  -                       -

    VIH   High level input             FT and FTf I/O           0.5 VDD+0.2 (1)      -                       -                   V

          voltage                      BOOT0                    0.2 VDD+0.95 (1)     -                       -

                                       All I/Os except BOOT0    0.7 VDD (2)          -                       -

                                       TC and TTa I/O           -                    200  (1)                -

    Vhys  Schmitt trigger              FT and FTf I/O           -                    100  (1)                -                   mV

          hysteresis                                                                      (1)

                                       BOOT0                    -                    300                     -

                                       TC, FT and FTf I/O

                                       TTa I/O in digital mode  -                    -                       ±0.1

                                       VSS ≤VIN ≤VDD

          Input leakage                TTa I/O in digital mode  -                    -                       1

    Ilkg  current (3)                  VDD ≤VIN ≤VDDA                                                                            µA

                                       TTa I/O in analog mode   -                    -                       ±0.2

                                       VSS ≤VIN ≤VDDA

                                       FT and FTf I/O(4)        -                    -                       10

                                       VDD ≤VIN ≤5 V

    RPU   Weak pull-up                 VIN = VSS                25                   40                      55                  kΩ
          equivalent resistor(5)

    RPD   Weak pull-down               VIN = VDD                25                   40                      55                  kΩ
          equivalent resistor(5)

    CIO   I/O pin capacitance          -                        -                    5                       -                   pF

1.  Data based on design simulation

2.  Tested in production.

3.  Leakage could be higher than the maximum value. if negative current is injected on adjacent pins. Refer to Table 52: I/O
    current injection susceptibility.

4.  To sustain a voltage higher than VDD +0.3 V, the internal pull-up/pull-down resistors must be disabled.

86/138                                    DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                 Electrical characteristics

5.  Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS. This
    PMOS/NMOS contribution to the series resistance is minimum (~10% order).

    All I/Os are CMOS and TTL compliant (no software configuration required). Their

    characteristics cover more than the strict CMOS-technology or TTL parameters. The

    coverage of these requirements is shown in Figure 19 and Figure 20 for standard I/Os.

                     Figure 19. TC and TTa          I/O input characteristics -         CMOS port

    9,/9,+ 9                                      &026VWDQGDUGUHTXLUHPHQWV9,+PLQ  9''

    9,+PLQ           7HVWHGLQSURGXFWLRQ                                                99%%,,+/PPDDDLVVQ[HH GGRRQQ9GG'HH9'VV'LLJJ'QQVVLLPPXXOODDWWLLRRQQVV

    

                              $UHDQRWGHWHUPLQHG

    9,/PD[                                           &026VWDQGDUGUHTXLUHPHQWV9,/PD[        9''

                           7HVWHGLQSURGXFWLRQ

                                                                                                    9'' 9

                                                                            

                                                                                                                     069

                     Figure 20. TC and TTa I/O input characteristics - TTL port

    9,/9,+ 9

                                                    77/VWDQGDUGUHTXLUHPHQWV9,+PLQ   9  9%,+DPVLQH GRQGH9VL'J'QVLPXODWLRQV

    9,+PLQ

                                                                                          9%,/DPVD[H GRQ9G'H'VLJQVLPXODWLRQV

                              $UHDQRWGHWHUPLQHG

    9,/PD[                                        77/VWDQGDUGUHTXLUHPHQWV9,/PD[  9

                                                                                                    9'' 9

                                                                                 

                                                                                                                     069

                              DocID025147 Rev 7                                                                                                                                                87/138

                                                                                                                                                                                                       117
Electrical  characteristics                                                       STM32F302x6 STM32F302x8

            Figure 21.       Five  volt tolerant (FT    and FTf) I/O input characteristics - CMOS port

            9,/9,+ 9                                  &026VWDQGDUGUHTXLUHPHQWV9,+PLQ  9''

                                                                                               9%,+DPVLQH GRQ9GH'V'LJQVLPXODWLRQV

                                   $UHDQRWGHWHUPLQHG                                            9%,/DPVDH[GRQGHV9LJ''QVLPXODWLRQV

                                                          &026VWDQGDUGUHTXLUHPHQWV9,/PD[  9''

            

                                                                                                      9'' 9

                                                                                       

                                                                                                               069

            Figure 22.       Five  volt  tolerant       (FT and FTf) I/O input characteristics - TTL port

            9,/9,+ 9

                                                        77/VWDQGDUGUHTXLUHPHQWV9,+PLQ   9 9%,+DPVLHQGRQG9H'V'LJQVLPXODWLRQV

            

                                                             $UHDQRWGHWHUPLQHG                  9%,/DPVLQH GRQGH9VL'J'QVLPXODWLRQV

            

                                                     77/VWDQGDUGUHTXLUHPHQWV9,/PD[   9

            

                                                                                                      9'' 9

                                                                                       

                                                                                                               069

88/138                                   DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                                        Electrical characteristics

                   Output driving current

                   The GPIOs (general purpose input/outputs) can sink or source up to +/-8 mA, and sink or

                   source up to +/- 20 mA (with a relaxed VOL/VOH).

                   In the user application, the number of I/O pins which can drive current must be limited to

                   respect the absolute maximum rating specified in Section 6.2:

                   •             The sum of the currents sourced by all the I/Os on VDD, plus the maximum Run

                                 consumption of the MCU sourced on VDD, cannot exceed the absolute maximum rating
                                 ΣIVDD (see Table 21).

                   •             The sum of the currents sunk by all the I/Os on VSS plus the maximum Run

                                 consumption of the MCU sunk on VSS cannot exceed the absolute maximum rating
                                 ΣIVSS (see Table 21).

                   Output voltage levels

                   Unless otherwise specified, the parameters given in Table 54 are derived from tests

                   performed under ambient temperature and VDD supply voltage conditions summarized in
                   Table 23. All I/Os (FT, TTa and TC unless otherwise specified) are CMOS and TTL

                   compliant.

                                           Table 54. Output voltage characteristics

    Symbol                                 Parameter                                       Conditions                     Min             Max       Unit

    VOL(1)                       Output  low level voltage for an I/O pin                  CMOS port(2)                       -           0.4

    VOH(3)                       Output  high level voltage for an I/O pin                 IIO = +8 mA                VDD–0.4             -
                                                                                          2.7 V < VDD < 3.6 V

    VOL (1)                      Output  low level voltage for an I/O pin                  TTL port(2)                        -           0.4

    VOH (3)                      Output  high level voltage for an I/O pin                 IIO = +8 mA                    2.4             -
                                                                                          2.7 V < VDD < 3.6 V

    VOL(1)(4)                    Output  low level voltage for an I/O pin                  IIO = +20 mA                       -           1.3           V

    VOH(3)(4)                    Output  high level voltage for an I/O pin                2.7 V < VDD < 3.6 V         VDD–1.3             -

    VOL(1)(4)                    Output  low level voltage for an I/O pin                  IIO = +6 mA                        -           0.4

    VOH(3)(4)                    Output  high level voltage for an I/O pin                2 V < VDD < 2.7 V           VDD–0.4             -

    VOLFM+(1)(4)                 Output low level voltage for an FTf I/O pin in            IIO = +20 mA                       -           0.4

                                 FM+ mode                                                 2.7 V < VDD < 3.6 V

1.  ITIOhe(II/IOO  current sunk by the device must   always  respect the        absolute  maximum  rating  specified  in  Table  21  and  the  sum  of
                   ports and control pins) must not  exceed  ΣIIO(PIN).

2.  TTL and CMOS outputs are compatible with JEDEC standards JESD36 and JESD52.

3.  TofhIeIOIIO(I/cOurproerntst  sourced by the device must always  respect the  absolute  maximum  rating  specified     in  Table  21  and  the  sum
                                 and control pins) must not exceed  ΣIIO(PIN).

4.  Data based on design simulation.

                                                                    DocID025147 Rev 7                                                              89/138

                                                                                                                                                           117
Electrical characteristics                                                                   STM32F302x6 STM32F302x8

              Input/output AC characteristics

              The definition and values of input/output AC characteristics are given in Figure 23 and

              Table 55, respectively.

              Unless otherwise specified, the parameters given are derived from tests performed under

              ambient temperature and VDD supply voltage conditions summarized in Table 23.

                                       Table 55. I/O AC characteristics(1)

OSPEEDRy [1:0]        Symbol           Parameter                                 Conditions              Min  Max            Unit
    value(1)

                      fmax(IO)out      Maximum frequency(2)      CL  =  50  pF,  VDD  =  2 V to 3.6 V    -    2(3)           MHz

                      tf(IO)out        Output high to low level                                          -    125(3)

        x0                             fall time                 CL  =  50  pF,  VDD  =  2 V to 3.6 V                        ns

                      tr(IO)out        Output low to high level                                          -    125(3)

                                       rise time

                      fmax(IO)out      Maximum frequency(2)      CL  =  50  pF,  VDD  =  2 V to 3.6 V    -    10(3)          MHz

                      tf(IO)out        Output high to low level                                          -    25(3)

        01                             fall time                 CL  =  50  pF,  VDD  =  2 V to 3.6 V                        ns

                      tr(IO)out        Output low to high level                                          -    25(3)

                                       rise time

                                                                 CL  =  30  pF,  VDD  =  2.7 V to 3.6 V  -    50(3)          MHz

                      fmax(IO)out      Maximum frequency(2)      CL  =  50  pF,  VDD  =  2.7 V to 3.6 V  -    30(3)          MHz

                                                                 CL  =  50  pF,  VDD  =  2 V to 2.7 V    -    20(3)          MHz

                                                                 CL  =  30  pF,  VDD  =  2.7 V to 3.6 V  -    5(3)

        11            tf(IO)out        Output high to low level  CL  =  50  pF,  VDD  =  2.7 V to 3.6 V  -    8(3)

                                       fall time

                                                                 CL  =  50  pF,  VDD  =  2 V to 2.7 V    -    12(3)          ns

                                                                 CL  =  30  pF,  VDD  =  2.7 V to 3.6 V  -    5(3)

                      tr(IO)out        Output low to high level  CL  =  50  pF,  VDD  =  2.7 V to 3.6 V  -    8(3)

                                       rise time

                                                                 CL  =  50  pF,  VDD  =  2 V to 2.7 V    -    12(3)

                      fmax(IO)out      Maximum frequency(2)                                              -    2(4)           MHz

        FM+           tf(IO)out        Output high to low level                                          -    12(4)

    configuration(4)                   fall time                 CL  =  50  pF,  VDD  =  2 V to 3.6 V                        ns

                      tr(IO)out        Output low to high level                                          -    34(4)

                                       rise time

                                       Pulse width of external

        -             tEXTIpw          signals detected by the                        -                  10              -‘  ns

                                       EXTI controller

1.  The I/O speed is configured using the OSPEEDRx[1:0] bits. Refer to the RM0365 reference manual for a description of
    GPIO Port configuration register.

2.  The maximum frequency is defined in Figure 23.

3.  Guaranteed by design.

4.  The I/O speed configuration is bypassed in FM+ I/O mode. Refer to the STM32F302x6 STM32F302x8 reference manual
    RM0365 for a description of FM+ I/O mode configuration.

90/138                                                  DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                                                           Electrical characteristics

                                            Figure 23. I/O AC characteristics definition

                                                                                                      

                                                                                                               

                                                                                                                    

                     ([WHUQDO     WU ,2 RXW                                                                              WI ,2 RXW

                     RXWSXWRQ&/

                                                                                                         7

                           0D[LPXPIUHTXHQF\LVDFKLHYHGLI WUWI ” 7DQGLIWKHGXW\F\FOHLV  

                                                                                ZKHQORDGHGE\&/  VHHQRWH 

                                                                                                 

                                                                                                                                               069

                 1.  See Table 55: I/O AC characteristics.

6.3.15           NRST pin characteristics

                 The NRST pin input driver uses CMOS technology. It is connected to a permanent pull-up

                 resistor, RPU (see Table 53).

                 Unless otherwise specified, the parameters given in Table 56 are derived from tests

                 performed under ambient temperature and VDD supply voltage conditions summarized in
                 Table 23.

                                   Table 56. NRST pin characteristics

    Symbol                         Parameter                                                Conditions            Min             Typ       Max             Unit

VIL(NRST)(1)     NRST Input low level voltage                                                 -                   -                  -      00.3.0V7D(D1)+

                                                                                                              0.04.4359V8D(1D) +                            V

VIH(NRST)(1)     NRST Input high level voltage                                                -                                      -      -

    Vhys(NRST)   NRST Schmitt trigger voltage hysteresis                                      -                   -               200       -               mV

    RPU          Weak pull-up equivalent resistor(2)                                          VIN = VSS           25              40        55              kΩ

    VF(NRST)(1)  NRST Input filtered pulse                                                    -                   -                  -      100(1)          ns

VNF(NRST)(1)     NRST Input not filtered pulse                                                -                   500(1)             -      -               ns

1.  Guaranteed by design.

2.  The pull-up is   dbeesmiginnimedumwi(t~h1a0%truoerdreesr)is.tance  in  series  with  a  switchable PMOS.  This PMOS contribution    to  the series

    resistance must

                                                                           DocID025147 Rev 7                                                                91/138

                                                                                                                                                                    117
Electrical  characteristics                                                           STM32F302x6 STM32F302x8

                                        Figure 24. Recommended         NRST      pin  protection

                           ([WHUQDO                         9''

                      UHVHWFLUFXLW 

                                                                  538

                                                  1567                                                                                ,QWHUQDOUHVHW

                                                                                            )LOWHU

                                       —) 

                                                                                                                                                         069

            1.  The reset network protects the device against parasitic resets. 0.1 uF capacitor must be placed as close as
                possible to the chip.

            2.  The user must ensure that the     wleilvl enlootnbethteakNeRnSinTtopiancccaonungtobbyetlhoewdtheevicVeIL. (NRST)  max  level  specified  in
                Table 56. Otherwise the reset

            3.  The user must place the external capacitor on NRST as close as possible to the chip.

6.3.16      Timer characteristics

            The parameters given in Table 57 are guaranteed by design.

            Refer to Section 6.3.14: I/O port characteristics for details on the input/output alternate

            function characteristics (output compare, input capture, external clock, PWM output).

                                                           Table 57. TIMx(1)(2) characteristics

                Symbol                  Parameter           Conditions                Min                                              Max                   Unit

                                                                  -                   1                                                -                 tTIMxCLK

                tres(TIM)  Timer resolution time            fTIMxCLK = 72 MHz         13.9                                             -                     ns

                                                            fTIMxCLK = 144 MHz,       6.95                                             -                     ns
                                                            x = 1, 15,16, 17

                fEXT       Timer external clock                   -                   0                                           fTIMxCLK/2                 MHz

                           frequency on CH1 to CH4          fTIMxCLK = 72 MHz         0                                                36                    MHz

                ResTIM     Timer resolution                 TIMx (except TIM2)        -                                                16                    bit

                                                            TIM2                      -                                                32

                                                                  -                   1                                                65536             tTIMxCLK

                tCOUNTER   16-bit counter clock period      fTIMxCLK = 72 MHz    0.0139                                                910                   µs

                                                            fTIMxCLK = 144 MHz,  0.0069                                                455                   µs
                                                            x= 1/15/16/17

                                                                  -                   -                                           65536 × 65536          tTIMxCLK

            tMAX_COUNT     Maximum possible count           fTIMxCLK = 72 MHz         -                                                59.65                 s

                           with 32-bit counter              fTIMxCLK = 144 MHz,

                                                            x= 1/15/16/17             -                                                29.825                s

            1.  TIMx is used as a general term to refer to  the TIM1, TIM2, TIM15, TIM16 and  TIM17 timers.

92/138                                             DocID025147 Rev 7
STM32F302x6 STM32F302x8                                             Electrical characteristics

2.  Guaranteed by design.

                Table 58. IWDG min/max timeout period at 40 kHz (LSI) (1)

Prescaler divider        PR[2:0] bits  Min timeout (ms) RL[11:0]=   Max timeout (ms) RL[11:0]=

                                                0x000                      0xFFF

       /4                      0                0.1                        409.6

       /8                      1                0.2                        819.2

    /16                        2                0.4                        1638.4

    /32                        3                0.8                        3276.8

    /64                        4                1.6                        6553.6

    /128                       5                3.2                      13107.2

    /256                       7                6.4                      26214.4

1.  These timings are given for a 40 kHz clock but the microcontroller internal RC frequency can vary from 30
    to 60 kHz. Moreover, given an exact RC oscillator frequency, the exact timings still depend on the phasing
    of the APB interface clock versus the LSI clock so that there is always a full RC period of uncertainty.

                Table 59. WWDG         min-max  timeout value  @72  MHz  (PCLK)(1)

    Prescaler            WDGTB         Min      timeout value            Max timeout                          value

    1                       0                   0.05687                  3.6409

    2                       1                   0.1137                   7.2817

    4                       2                   0.2275                   14.564

    8                       3                   0.4551                   29.127

1.  Guaranteed  by design.

                                  DocID025147 Rev 7                                                                  93/138

                                                                                                                             117
Electrical  characteristics                                                STM32F302x6 STM32F302x8

6.3.17      Communications interfaces

            I2C interface characteristics

            The I2C interface meets the timings requirements of the I2C-bus specification and user

            manual rev. 03 for:

            •   Standard-mode (Sm): with a bit rate up to 100 kbit/s

            •   Fast-mode (Fm): with a bit rate up to 400 kbit/s

            •   Fast-mode Plus (Fm+): with a bit rate up to 1 Mbit/s.

            The I2C timings requirements are guaranteed by design when the I2C peripheral is properly

            configured (refer to Reference manual).

            The SDA and SCL I/O requirements are met with the following restrictions: the SDA and

            SCL I/O pins are not "true" open-drain. When configured as open-drain, the PMOS

            connected between the I/O pin and VDDIOx is disabled, but is still present. Only FTf I/O pins

            support Fm+ low level output current maximum requirement. Refer to Section 6.3.14: I/O

            port characteristics for the I2C I/Os characteristics.

            All I2C SDA and SCL I/Os embed an analog filter. Refer to the table below for the analog

            filter characteristics:

                                       Table 60. I2C analog filter  characteristics(1)

                Symbol                 Parameter                    Min    Max               Unit

                tAF          Maximum pulse width of spikes that     50(2)  260(3)                   ns

                             are suppressed by the analog filter

            1.  Guaranteed by design.

            2.  Spikes with widths below tAF(min) are filtered.

            3.  Spikes with widths above tAF(max) are not filtered

94/138                                 DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                     Electrical characteristics

SPI/I2S characteristics

Unless otherwise specified, the parameters given in Table 61 for SPI or in Table 62 for I2S

are derived from tests performed under ambient temperature, fPCLKx frequency and VDD
supply voltage conditions summarized in Table 23.

Refer to Section 6.3.14: I/O port characteristics for more details on the input/output alternate
function characteristics (NSS, SCK, MOSI, MISO for SPI and WS, CK, SD for I2S).

                                    Table 61. SPI characteristics(1)

    Symbol               Parameter            Conditions                    Min     Typ    Max     Unit

    fSCK        SPI clock frequency           Master mode                   -       -      18      MHz

    1/tc(SCK)                                 Slave mode                    -       -      18

    tsu(NSS)    NSS setup time                Slave mode, SPI presc = 2     4*Tpcl  -      -

                                                                            k

    th(NSS)     NSS hold time                 Slave mode, SPI presc =    2  2*Tpcl  -      -

                                                                            k

    tw(SCKH)    SCK high and low              Master mode, fPCLK  =  36     Tpclk-  Tpclk  Tpclk+

    tw(SCKL)    time                          MHz, presc = 4                2              2

    tsu(MI)     Data input setup time         Master mode                   0       -      -

    tsu(SI)                                   Slave mode                    1       -      -

    th(MI)      Data input hold time          Master mode                   6.5     -      -

    th(SI)                                    Slave mode                    2.5     -      -       ns

    ta(SO)      Data output access            Slave mode                    8       -      40

                time

    tdis(SO)    Data output disable           Slave mode                    8       -      14

                time

    tv(SO)      Data output valid time        Slave mode                    -       12     27

    tv(MO)                                    Master mode                   -       1.5    4

    th(SO)      Data output hold time         Slave mode                    7.5     -      -

    th(MO)                                    Master mode                   0       -      -

1.  Guaranteed  by characterization results.

                                    DocID025147 Rev 7                                              95/138

                                                                                                           117
Electrical characteristics                                                                              STM32F302x6 STM32F302x8

                                    Figure 25. SPI timing diagram - slave mode and CPHA = 0

                                  Figure     26. SPI timing diagram - slave mode and                    CPHA = 1(1)

               166LQSXW

                          W68 166                                 WF 6&.                                WK 166

    6&.LQSXW  &3+$  

               &32/      WZ 6&.+

               &3+$      WZ 6&./

               &32/  

                                                          WY 62                                 WK 62   WU 6&.       WGLV 62

                          WD 62                                                                         WI 6&.

               0,62                              06%287                                   %,7287                  /6%287

               287387

                                    WVX 6,                WK 6,

               026,                              06%,1                               %,7,1          /6%,1

               ,1387

                                                                                                                               DLE

1.  Measurement           points are done    at  0.5VDD and with external  CL  =  30  pF.

96/138                                                    DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                                              Electrical characteristics

                                   Figure   27.  SPI timing     diagram          -  master  mode(1)

                          +LJK

            166LQSXW

                                                 WF 6&.

6&.2XWSXW  &3+$       

            &32/    

            &3+$       

            &32/    

6&.2XWSXW  &3+$    

            &32/    

            &3+$    

            &32/    

                          WVX 0,            WZ 6&.+                                                      WU 6&.
                                            WZ 6&./
            0,62                                                                                         WI 6&.

            ,13 87                          06%,1                               %,7,1                 /6%,1

                                            WK 0,

            026,                       06%287                   % , 7287                             /6%287

            28738 7

                                            WY 02                                WK 02

                                                                                                                         DLF

1.          Measurement points are done at 0.5VDD and with external CL = 30 pF.

                                            Table 62. I2S characteristics(1)

Symbol                 Parameter                    Conditions                              Min          Max             Unit

fMCK              I2S Main clock output          -                                          256 x 8K     256xFs (2)      MHz

fCK               I2S clock frequency            Master data: 32 bits                                -            64xFs  MHz

                                                 Slave data: 32 bits                                 -            64xFs

DCK               I2S clock frequency duty       Slave receiver                                      30           70     %

                  cycle

                                                      DocID025147 Rev 7                                                  97/138

                                                                                                                                   117
Electrical characteristics                                                          STM32F302x6 STM32F302x8

                                   Table 62. I2S characteristics(1) (continued)

Symbol      Parameter                        Conditions                             Min     Max         Unit

tv(WS)      WS valid time                    Master mode                                 -       20

th(WS)      WS hold time                     Master mode                                 2       -

tsu(WS)     WS setup time                    Slave mode                                  0       -

th(WS)      WS hold time                     Slave mode                                  4       -

tsu(SD_MR)  Data input setup time            Master receiver                             1       -

tsu(SD_SR)                                   Slave receiver                              1       -

th(SD_MR)   Data input hold time             Master receiver                             8       -      ns

th(SD_SR)                                    Slave receiver                         2.5          -

tv(SD_ST)                                    Slave transmitter (after enable edge)       -       50

tv(SD_MT)   Data output valid time           Master transmitter (after enable            -       22

                                             edge)

th(SD_ST)                                    Slave transmitter (after enable edge)       8       -

th(SD_MT)   Data output hold time            Master transmitter (after enable            1       -

                                             edge)

1.  Guaranteed by characterization results.

2.  256xFs maximum is 36 MHz (APB1 Maximum frequency)

Note:       Refer to RM0365 Reference Manual I2S Section for more details about the sampling

            frequency (Fs), fMCK, fCK, DCK values reflect only the digital peripheral behavior, source

            clock precision might slightly change the values DCK depends mainly on ODD bit value.

            Digital contribution leads to a min of (I2SDIV/(2*I2SDIV+ODD) and a max

            (I2SDIV+ODD)/(2*I2SDIV+ODD) and Fs max supported for each mode/condition.

98/138                                       DocID025147 Rev 7
STM32F302x6  STM32F302x8                                                        Electrical characteristics

                    Figure 28. I2S slave timing diagram (Philips protocol)(1)

1.           Measurement points are done at 0.5VDD and with external CL=30 pF.

2.           LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first
             byte.

                    Figure 29. I2S master timing diagram (Philips protocol)(1)

1.           Measurement points are done at 0.5VDD and with external CL=30 pF.

2.           LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first
             byte.

                          DocID025147 Rev 7                                                                             99/138

                                                                                                                                117
Electrical characteristics                                                            STM32F302x6 STM32F302x8

         USB characteristics

                                                   Table 63. USB startup time

             Symbol                                       Parameter                           Max                 Unit

         tSTARTUP(1)            USB transceiver startup time                                  1                   µs

         1.  Guaranteed by design.

                                       Table 64. USB DC electrical characteristics

         Symbol                 Parameter                                 Conditions          Min.(1)    Max.(1)         Unit

         Input levels

             VDD         USB operating voltage(2)                                                3.0(3)      3.6         V

             VDI(4)      Differential input sensitivity       I(USB_DP, USB_DM)                  0.2          -

             VCM(4)      Differential common mode range              Includes VDI range          0.8         2.5         V

             VSE(4)      Single ended receiver threshold                                         1.3         2.0

         Output levels

             VOL         Static output level low              RL of 1.5 kΩ to 3.6 V(5)           -           0.3         V

             VOH         Static output level high                    RL of 15 kΩ to VSS(5)       2.8         3.6

         1.  All the voltages are measured from the local ground potential.

         2.  To be compliant with the USB 2.0 full-speed electrical specification, the USB_DP (D+) pin should be pulled
             up with a 1.5 kΩ resistor to a 3.0-to-3.6 V voltage range.

         3.  The STM32F3xxx USB functionality is ensured down to 2.7 V but not the full USB electrical characteristics
             which are degraded in the 2.7-to-3.0 V VDD voltage range.

         4.  Guaranteed by design.

         5.  RL is the load connected on the USB drivers.

                           Figure 30. USB timings: definition of data signal rise and fall time

                                         &URVVRYHU

                                                  SRLQWV

             'LIIHUHQWLDO

             GDWDOLQHV

             9&56

                  966

                            WI                            WU

                                                                                                                         DLE

                         Table 65. USB:  Full-speed electrical            characteristics(1)

Symbol                     Parameter                          Conditions     Min            Typ          Max             Unit

Driver characteristics

tr           Rise time(2)                                     CL = 50 pF     4                -          20              ns

tf           Fall time(2)                                     CL = 50 pF     4                -          20              ns

trfm         Rise/ fall time matching                         tr/tf          90               -          110             %

100/138                                            DocID025147 Rev 7
STM32F302x6 STM32F302x8                                                        Electrical characteristics

                      Table 65. USB: Full-speed electrical characteristics(1)  (continued)

    Symbol                 Parameter            Conditions            Min      Typ          Max                               Unit

    VCRS       Output signal crossover voltage                        1.3      -            2.0                               V

Output driver  ZDRV                             driving high and low  28       40           44                                Ω
Impedance(3)

1.  Guaranteed by design.

2.  Measured from 10% to 90% of the data signal. For more detailed informations, please refer to USB Specification - Chapter
    7 (version 2.0).

3.  No external termination series resistors are required on USB_DP (D+) and USB_DM (D-), the matching impedance is
    already included in the embedded driver.

               CAN (controller area network) interface

               Refer to Section 6.3.14: I/O port characteristics for more details on the input/output alternate

               function characteristics (CAN_TX and CAN_RX).

                                                DocID025147 Rev 7                                                             101/138

                                                                                                                                       117
102/138            6.3.18         ADC characteristics                                                                                                                       Electrical

                                  Unless otherwise specified, the  parameters given in Table  66 to Table 68 are  guaranteed by  design,  with  conditions  summarized  in

                                  Table 23.

                                                                   Table 66. ADC              characteristics                                                               characteristics

                   Symbol                    Parameter             Conditions                 Min                 Typ                           Max         Unit

                   VDDA           Analog supply voltage for        -                          2                   -                             3.6         V

                                  ADC

                                                                   Single-ended mode,         -                   1011.3                        1172.0

                                                                   5 MSPS

                                                                   Single-ended mode,         -                   214.7                         322.3

                                                                   1 MSPS

                   IDDA           ADC current consumption          Single-ended mode,         -                   54.7                          81.1        µA

DocID025147 Rev 7                 (see Figure 31)                  200 KSPS

                                                                   Differential mode, 5 MSPS  -                   1061.5                        1243.6

                                                                   Differential mode, 1 MSPS  -                   246.6                         337.6

                                                                   Differential mode,         -                   56.4                          83.0

                                                                   200 KSPS

                   fADC           ADC clock frequency              -                          0.14                -                             72          MHz

                                                                   Resolution = 12 bits,      0.01                -                             5.14

                                                                   Fast Channel

                                                                   Resolution = 10 bits,      0.012               -                             6

                           fS(1)  Sampling rate                    Fast Channel                                                                             MSPS

                                                                   Resolution = 8 bits,       0.014               -                             7.2                         STM32F302x6 STM32F302x8

                                                                   Fast Channel

                                                                   Resolution = 6 bits,       0.0175              -                             9

                                                                   Fast Channel

                                                                   fADC = 72 MHz              -                   -                             5.14        MHz
                                                                   Resolution = 12 bits
                   fTRIG(1)       External trigger frequency

                                                                   Resolution = 12 bits       -                   -                             14          1/fADC

                   VAIN           Conversion voltage range         -                          0                   -                             VDDA        V

                   RAIN(1)        External input impedance         -                          -                   -                             100         kΩ
                                                                       Table 66. ADC characteristics (continued)                                                         STM32F302x6 STM32F302x8

                       Symbol                       Parameter          Conditions             Min                 Typ                        Max             Unit

                       CADC(1)           Internal sample and hold      -                      -                   5                          -               pF

                                         capacitor

                       tCAL(1)           Calibration time              fADC = 72 MHz                              1.56                                       µs

                                                                       -                                          112                                        1/fADC

                                         Trigger conversion latency    CKMODE = 00            1.5                 2                          2.5             1/fADC

                       tlatr(1)          Regular and injected          CKMODE = 01            -                   -                          2               1/fADC

                                         channels without conversion   CKMODE = 10            -                   -                          2.25            1/fADC

                                         abort                         CKMODE = 11            -                   -                          2.125           1/fADC

                                                                       CKMODE = 00            2.5                 3                          3.5             1/fADC

                       tlatrinj(1)       Trigger conversion latency    CKMODE = 01            -                   -                          3               1/fADC

                                         Injected channels aborting a  CKMODE = 10            -                   -                          3.25            1/fADC

DocID025147 Rev 7                        regular conversion

                                                                       CKMODE = 11            -                   -                          3.125           1/fADC

                       tS(1)             Sampling time                 fADC = 72 MHz          0.021               -                          8.35            µs

                                                                       -                      1.5                 -                          601.5           1/fADC

                   TADCVREG_STUP    (1)  ADC Voltage Regulator         -                      -                   -                          10              µs

                                         Start-up time

                       tSTAB(1)          Power-up time                 -                                          1                                          conversion

                                                                                                                                                             cycle

                                                                       fADC = 72 MHz          0.19                -                          8.52            µs
                                                                       Resolution = 12 bits
                       tCONV(1)          Total conversion time

                                         (including sampling time)     Resolution = 12 bits           14 to 614 (tS for sampling + 12.5 for                  1/fADC

                                                                                                                successive approximation)                                Electrical

                       CMIR(1)           Common mode input signal      ADC differential mode  (VSSA + VREF+)/2    (VSSA + VREF+)/2         (VSSA + VREF+)/2  V

                                                                                              - 0.18                                         + 0.18

                   1.  Data guaranteed by design.                                                                                                                        characteristics

103/138
Electrical characteristics                                                           STM32F302x6 STM32F302x8

         Figure 31 illustrates the ADC current consumption as per the clock frequency in single-

         ended and differential modes.

            Figure 31. ADC typical current consumption in single-ended and differential modes

            $'&FXUUHQWFRQVXPSWLRQ —$

                                                    &ORFNIUHTXHQF\ 0636

                                                                                                    069

                                                    Table 67. Maximum  ADC RAIN (1)

                                          Sampling  Sampling                         RAIN max (kΩ)

Resolution                                cycle @   time [ns] @        Fast          Slow           Other

                                          72 MHz    72 MHz             channels(2)   channels       channels(3)

                                          1.5       20.83            &nbs