电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

STM32F207

器件型号:STM32F207
器件类别:微处理器
文件大小:23357.44KB,共0页
厂商名称:STMICROELECTRONICS [STMicroelectronics]
厂商官网:http://www.st.com/
下载文档

器件描述

STM32F207器件文档内容

                                                   STM32F205xx
                                                   STM32F207xx

        ARM-based 32-bit MCU, 150DMIPs, up to 1 MB Flash/128+4KB RAM,
USB OTG HS/FS, Ethernet, 17 TIMs, 3 ADCs, 15 comm. interfaces & camera

Features                                                                  FBGA

Core: ARM 32-bit CortexTM-M3 CPU with                                                 FBGA
    Adaptive real-time accelerator (ART
    AcceleratorTM) allowing 0-wait state execution  LQFP64 (10 10 mm)   UFBGA176     WLCSP64+2
    performance from Flash memory, frequency up     LQFP100 (14 14 mm)
    to 120 MHz, memory protection unit,             LQFP144 (20 20 mm)  (10 10 mm) (0.400 mm pitch)
    150 DMIPS/1.25 DMIPS/MHz (Dhrystone 2.1)        LQFP176 (24 24 mm)

Memories                                            Up to 140 I/O ports with interrupt capability:
    Up to 1 Mbyte of Flash memory                      Up to 136 fast I/Os up to 60 MHz
    512 bytes of OTP memory                            Up to 138 5 V-tolerant I/Os
    Up to 128 + 4 Kbytes of SRAM
    Flexible static memory controller that         Up to 15 communication interfaces
        supports Compact Flash, SRAM, PSRAM,             Up to 3 I2C interfaces (SMBus/PMBus)
        NOR and NAND memories                            Up to 4 USARTs and 2 UARTs (7.5 Mbit/s,
    LCD parallel interface, 8080/6800 modes               ISO 7816 interface, LIN, IrDA, modem
                                                            control)
Clock, reset and supply management                      Up to 3 SPIs (30 Mbit/s), 2 with muxed I2S
    From 1.65 to 3.6 V application supply and             to achieve audio class accuracy via audio
        I/Os                                                PLL or external PLL
    POR, PDR, PVD and BOR                              2 CAN interfaces (2.0B Active)
    4 to 26 MHz crystal oscillator                     SDIO interface
    Internal 16 MHz factory-trimmed RC (1%
        accuracy at 25 C)                           Advanced connectivity
    32 kHz oscillator for RTC with calibration         USB 2.0 full-speed device/host/OTG
    Internal 32 kHz RC with calibration                   controller with on-chip PHY
                                                         USB 2.0 high-speed/full-speed
Low power                                                  device/host/OTG controller with dedicated
    Sleep, Stop and Standby modes                         DMA, on-chip full-speed PHY and ULPI
    VBAT supply for RTC, 20 32 bit backup            10/100 Ethernet MAC with dedicated DMA:
        registers, and optional 4 KB backup SRAM            supports IEEE 1588v2 hardware, MII/RMII

3 12-bit, 0.5 s A/D converters                   8- to 14-bit parallel camera interface: up to
    up to 24 channels                                 48 Mbyte/s
    up to 6 MSPS in triple interleaved mode
                                                     CRC calculation unit, 96-bit unique ID
2 12-bit D/A converters
                                                     Analog true random number generator
General-purpose DMA
    16-stream DMA controller with centralized     Table 1. Device summary
        FIFOs and burst support
                                                    Reference             Part number
Up to 17 timers
    Up to twelve 16-bit and two 32-bit timers,    STM32F205xx  STM32F205RB, STM32F205RC, STM32F205RE,
        up to 120 MHz, each with up to 4            STM32F207xx  STM32F205RF, STM32F205RG, STM32F205VB,
        IC/OC/PWM or pulse counter and                           STM32F205VC, STM32F205VE, STM32F205VF
        quadrature (incremental) encoder input                   STM32F205VG, STM32F205ZC, STM32F205ZE,
                                                                 STM32F205ZF, STM32F205ZG
Debug mode
    Serial wire debug (SWD) & JTAG interfaces                  STM32F207IC, STM32F207IE, STM32F207IF,
    Cortex-M3 Embedded Trace MacrocellTM                       STM32F207IG, STM32F207ZC, STM32F207ZE,
                                                                 STM32F207ZF, STM32F207ZG, STM32F207VC,
                                                                 STM32F207VE, STM32F207VF, STM32F207VG

June 2011  Doc ID 15818 Rev 7                                                          1/163

                                                                                       www.st.com        1
Contents                      STM32F205xx, STM32F207xx

Contents

1      Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

2      Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

       2.1 Full compatibility throughout the family . . . . . . . . . . . . . . . . . . . . . . . . . . 13

       2.2 Device overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

                 2.2.1 ARM CortexTM-M3 core with embedded Flash and SRAM . . . . . . . . . 16

          2.2.2 Memory protection unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

          2.2.3 Adaptive real-time memory accelerator (ART AcceleratorTM) . . . . . . . . 16

          2.2.4 Embedded Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

          2.2.5 CRC (cyclic redundancy check) calculation unit . . . . . . . . . . . . . . . . . . 17

          2.2.6 True random number generator (RNG) . . . . . . . . . . . . . . . . . . . . . . . . . 17

          2.2.7 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

          2.2.8 Multi-AHB bus matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

          2.2.9 DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          2.2.10 FSMC (flexible static memory controller) . . . . . . . . . . . . . . . . . . . . . . . . 18

          2.2.11 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.12 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.13 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          2.2.14 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2.15 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2.16 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2.17 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

          2.2.18 Real-time clock (RTC), backup SRAM and backup registers . . . . . . . . 23

          2.2.19 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          2.2.20 VBAT operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
          2.2.21 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

          2.2.22 Basic timers TIM6 and TIM7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

          2.2.23 Independent watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          2.2.24 Window watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          2.2.25 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          2.2.26 IC bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          2.2.27 Universal synchronous/asynchronous receiver transmitters
                      (UARTs/USARTs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          2.2.28 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

2/163     Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Contents

   2.2.29  Inter-integrated sound (I2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
   2.2.30  SDIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
   2.2.31  Ethernet MAC interface with dedicated DMA and IEEE 1588 support . 29
   2.2.32  Controller area network (CAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
   2.2.33  Universal serial bus on-the-go full-speed (OTG_FS) . . . . . . . . . . . . . . . 30
   2.2.34  Universal serial bus on-the-go high-speed (OTG_HS) . . . . . . . . . . . . . 30
   2.2.35  Audio PLL (PLLI2S) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
   2.2.36  Digital camera interface (DCMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
   2.2.37  GPIOs (general-purpose inputs/outputs) . . . . . . . . . . . . . . . . . . . . . . . . 31
   2.2.38  ADCs (analog-to-digital converters) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
   2.2.39  DAC (digital-to-analog converter) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
   2.2.40  Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
   2.2.41  Serial wire JTAG debug port (SWJ-DP) . . . . . . . . . . . . . . . . . . . . . . . . . 33
   2.2.42  Embedded Trace MacrocellTM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

3  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

4  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

5  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   5.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

   5.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

   5.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

   5.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

   5.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

   5.3.2 VCAP1/VCAP2 external capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

   5.3.3 Operating conditions at power-up / power-down (regulator ON) . . . . . . 61

   5.3.4 Operating conditions at power-up / power-down (regulator OFF) . . . . . 61

   5.3.5 Embedded reset and power control block characteristics . . . . . . . . . . . 62

   5.3.6 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

   5.3.7 Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

                          Doc ID 15818 Rev 7  3/163
Contents                              STM32F205xx, STM32F207xx

          5.3.8   External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
          5.3.9   Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
          5.3.10  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
          5.3.11  PLL spread spectrum clock generation (SSCG) characteristics . . . . . . 83
          5.3.12  Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
          5.3.13  EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
          5.3.14  Absolute maximum ratings (electrical sensitivity) . . . . . . . . . . . . . . . . . 88
          5.3.15  I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
          5.3.16  I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
          5.3.17  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
          5.3.18  TIM timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
          5.3.19  Communications interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
          5.3.20  12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
          5.3.21  DAC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
          5.3.22  Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
          5.3.23  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
          5.3.24  Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
          5.3.25  FSMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
          5.3.26  Camera interface (DCMI) timing specifications . . . . . . . . . . . . . . . . . . 136
          5.3.27  SD/SDIO MMC card host interface (SDIO) characteristics . . . . . . . . . 136
          5.3.28  RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

6         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

          6.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

          6.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

7         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

Appendix A Application block diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

               A.1 Main applications versus package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
               A.2 Application example with regulator OFF . . . . . . . . . . . . . . . . . . . . . . . . . 148
               A.3 USB OTG full speed (FS) interface solutions . . . . . . . . . . . . . . . . . . . . . 149
               A.4 USB OTG high speed (HS) interface solutions . . . . . . . . . . . . . . . . . . . . 150
               A.5 Complete audio player solutions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

4/163             Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F205xx and STM32F207xx features and peripheral counts . . . . . . . . . . . . . . . . . . 12
Table 3.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 4.   USART feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 5.   STM32F20x pin and ball definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 6.   Alternate function mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 7.   Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 8.   Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 9.   Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 10.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 11.  Limitations depending on the operating power supply range . . . . . . . . . . . . . . . . . . . . . . . 59
Table 12.  Operating conditions at power-up / power-down (regulator ON) . . . . . . . . . . . . . . . . . . . . 61
Table 13.  Operating conditions at power-up / power-down (regulator OFF). . . . . . . . . . . . . . . . . . . . 61
Table 14.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 15.  Typical and maximum current consumption in Run mode, code with data processing
           running from Flash memory (ART accelerator disabled) . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 16.  Typical and maximum current consumption in Run mode, code with data processing
           running from Flash memory (ART accelerator enabled) or RAM . . . . . . . . . . . . . . . . . . . 65
Table 17.  Typical and maximum current consumption in Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 18.  Typical and maximum current consumptions in Stop mode . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 19.  Typical and maximum current consumptions in Standby mode . . . . . . . . . . . . . . . . . . . . . 71
Table 20.  Typical and maximum current consumptions in VBAT mode. . . . . . . . . . . . . . . . . . . . . . . . 71
Table 21.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 22.  Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 23.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 24.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 25.  HSE 4-26 MHz oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 26.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 27.  HSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Table 28.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 29.  Main PLL characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 30.  PLLI2S (audio PLL) characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table 31.  SSCG parameters constraint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 32.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table 33.  Flash memory programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Table 34.  Flash memory programming with VPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 35.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 36.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Table 37.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 38.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table 39.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 40.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 41.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Table 42.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Table 43.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Table 44.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Table 45.  Characteristics of TIMx connected to the APB1 domain . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 46.  Characteristics of TIMx connected to the APB2 domain . . . . . . . . . . . . . . . . . . . . . . . . . . 96

                          Doc ID 15818 Rev 7  5/163
List of tables                      STM32F205xx, STM32F207xx

Table 47.  I2C characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Table 48.  SCL frequency (fPCLK1= 30 MHz.,VDD = 3.3 V) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Table 49.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Table 50.  I2S characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Table 51.  USB OTG FS startup time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 52.  USB OTG FS DC electrical characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Table 53.  USB OTG FS electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Table 54.  USB HS DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Table 55.  Clock timing parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Table 56.  ULPI timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Table 57.  Ethernet DC electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Table 58.  Dynamics characteristics: Ethernet MAC signals for SMI. . . . . . . . . . . . . . . . . . . . . . . . . 107
Table 59.  Dynamics characteristics: Ethernet MAC signals for RMII . . . . . . . . . . . . . . . . . . . . . . . . 107
Table 60.  Dynamics characteristics: Ethernet MAC signals for MII . . . . . . . . . . . . . . . . . . . . . . . . . 108
Table 61.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Table 62.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Table 63.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Table 64.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 65.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Table 66.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Table 67.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read timings . . . . . . . . . . . . . . . . . 118
Table 68.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write timings . . . . . . . . . . . . . . . . . 119
Table 69.  Asynchronous multiplexed PSRAM/NOR read timings. . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Table 70.  Asynchronous multiplexed PSRAM/NOR write timings . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Table 71.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Table 72.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Table 73.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . 126
Table 74.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Table 75.  Switching characteristics for PC Card/CF read and write cycles . . . . . . . . . . . . . . . . . . . 132
Table 76.  Switching characteristics for NAND Flash read and write cycles . . . . . . . . . . . . . . . . . . . 135
Table 77.  DCMI characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Table 78.  SD / MMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Table 79.  RTC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Table 80.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package mechanical data . . . . . . . . . 139
Table 81.  WLCSP64+2 - 0.400 mm pitch wafer level chip size package mechanical data . . . . . . . 140
Table 82.  LQPF100 14 x 14 mm 100-pin low-profile quad flat package mechanical data. . . . . . . 141
Table 83.  LQFP144, 20 x 20 mm, 144-pin low-profile quad flat package mechanical data . . . . . . . 142
Table 84.  LQFP176 - Low profile quad flat package 24 24 1.4 mm package mechanical data . 143
Table 85.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm mechanical data . 144
Table 86.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Table 87.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Table 88.  Main applications versus package for STM32F2xxx microcontrollers . . . . . . . . . . . . . . . 147
Table 89.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

6/163           Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      List of figures

List of figures

Figure 1.   Compatible board design: LQFP144 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Figure 2.   Compatible board design: LQFP100 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 3.   Compatible board design: LQFP64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Figure 4.   STM32F20x block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figure 5.   Multi-AHB matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Figure 6.   Startup in regulator OFF: slow VDD slope
            - power-down reset risen after VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . . . 22
Figure 7.   Startup in regulator OFF: fast VDD slope
            - power-down reset risen before VCAP_1/VCAP_2 stabilization . . . . . . . . . . . . . . . . . . . . . . 23
Figure 8.   STM32F20x LQFP64 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 9.   STM32F20x WLCSP64+2 ballout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 10.  STM32F20x LQFP100 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Figure 11.  STM32F20x LQFP144 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Figure 12.  STM32F20x LQFP176 pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Figure 13.  STM32F20x UFBGA176 ballout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Figure 14.  Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Figure 15.  Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Figure 16.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Figure 17.  Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Figure 18.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Figure 19.  Number of wait states versus fCPU and VDD range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Figure 20.  External capacitor CEXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Figure 21.  Typical current consumption vs temperature, Run mode, code with data
            processing running from RAM, and peripherals ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 22.  Typical current consumption vs temperature, Run mode, code with data
            processing running from RAM, and peripherals OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 23.  Typical current consumption vs temperature, Run mode, code with data
            processing running from Flash, ART accelerator OFF, peripherals ON . . . . . . . . . . . . . . . 67
Figure 24.  Typical current consumption vs temperature, Run mode, code with data
            processing running from Flash, ART accelerator OFF, peripherals OFF . . . . . . . . . . . . . . 67
Figure 25.  Typical current consumption vs temperature in Sleep mode,
            peripherals ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 26.  Typical current consumption vs temperature in Sleep mode,
            peripherals OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 27.  Typical current consumption vs temperature in Stop mode . . . . . . . . . . . . . . . . . . . . . . . . 70
Figure 28.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 29.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 30.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Figure 31.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Figure 32.  ACCHSI versus temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Figure 33.  ACCLSI versus temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 34.  PLL output clock waveforms in center spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Figure 35.  PLL output clock waveforms in down spread mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Figure 36.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 37.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 38.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 39.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Figure 40.  SPI timing diagram - slave mode and CPHA = 1(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

                          Doc ID 15818 Rev 7  7/163
List of figures                      STM32F205xx, STM32F207xx

Figure 41.  SPI timing diagram - master mode(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Figure 42.  I2S slave timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Figure 43.  I2S master timing diagram (Philips protocol)(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Figure 44.  USB OTG FS timings: definition of data signal rise and fall time . . . . . . . . . . . . . . . . . . . 105
Figure 45.  ULPI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Figure 46.  Ethernet SMI timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Figure 47.  Ethernet RMII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Figure 48.  Ethernet MII timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Figure 49.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Figure 50.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Figure 51.  Power supply and reference decoupling (VREF+ not connected to VDDA). . . . . . . . . . . . . 113
Figure 52.  Power supply and reference decoupling (VREF+ connected to VDDA). . . . . . . . . . . . . . . . 113
Figure 53.  12-bit buffered /non-buffered DAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Figure 54.  Asynchronous non-multiplexed SRAM/PSRAM/NOR read waveforms . . . . . . . . . . . . . . 118
Figure 55.  Asynchronous non-multiplexed SRAM/PSRAM/NOR write waveforms . . . . . . . . . . . . . . 119
Figure 56.  Asynchronous multiplexed PSRAM/NOR read waveforms. . . . . . . . . . . . . . . . . . . . . . . . 120
Figure 57.  Asynchronous multiplexed PSRAM/NOR write waveforms . . . . . . . . . . . . . . . . . . . . . . . 121
Figure 58.  Synchronous multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Figure 59.  Synchronous multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
Figure 60.  Synchronous non-multiplexed NOR/PSRAM read timings . . . . . . . . . . . . . . . . . . . . . . . . 126
Figure 61.  Synchronous non-multiplexed PSRAM write timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Figure 62.  PC Card/CompactFlash controller waveforms for common memory read access . . . . . . 128
Figure 63.  PC Card/CompactFlash controller waveforms for common memory write access . . . . . . 129
Figure 64.  PC Card/CompactFlash controller waveforms for attribute memory read
            access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Figure 65.  PC Card/CompactFlash controller waveforms for attribute memory write
            access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Figure 66.  PC Card/CompactFlash controller waveforms for I/O space read access . . . . . . . . . . . . 131
Figure 67.  PC Card/CompactFlash controller waveforms for I/O space write access . . . . . . . . . . . . 132
Figure 68.  NAND controller waveforms for read access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Figure 69.  NAND controller waveforms for write access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Figure 70.  NAND controller waveforms for common memory read access . . . . . . . . . . . . . . . . . . . . 135
Figure 71.  NAND controller waveforms for common memory write access. . . . . . . . . . . . . . . . . . . . 135
Figure 72.  SDIO high-speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Figure 73.  SD default mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Figure 74.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package outline . . . . . . . . . . . . . . . . 139
Figure 75.  Recommended footprint(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Figure 76.  WLCSP64+2 - 0.400 mm pitch wafer level chip size package outline . . . . . . . . . . . . . . . 140
Figure 77.  LQFP100, 14 x 14 mm 100-pin low-profile quad flat package outline . . . . . . . . . . . . . . . 141
Figure 78.  Recommended footprint(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Figure 79.  LQFP144, 20 x 20 mm, 144-pin low-profile quad
            flat package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 80.  Recommended footprint(1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Figure 81.  LQFP176 - Low profile quad flat package 24 24 1.4 mm, package outline . . . . . . . . 143
Figure 82.  UFBGA176+25 - ultra thin fine pitch ball grid array 10 10 0.6 mm, package outline . 144
Figure 83.  Regulator OFF/internal reset ON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Figure 84.  Regulator OFF/ internal reset OFF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Figure 85.  USB OTG FS peripheral-only connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 86.  USB OTG FS host-only connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
Figure 87.  OTG FS connection dual-role with internal PHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Figure 88.  USB OTG HS peripheral-only connection in FS mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Figure 89.  USB OTG HS host-only connection in FS mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

8/163            Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      List of figures

Figure 90.  OTG HS connection dual-role with external PHY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
Figure 91.  Complete audio player solution 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Figure 92.  Complete audio player solution 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
Figure 93.  Audio player solution using PLL, PLLI2S, USB and 1 crystal . . . . . . . . . . . . . . . . . . . . . . 153
Figure 94.  Audio PLL (PLLI2S) providing accurate I2S clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Figure 95.  Master clock (MCK) used to drive the external audio DAC. . . . . . . . . . . . . . . . . . . . . . . . 154
Figure 96.  Master clock (MCK) not used to drive the external audio DAC. . . . . . . . . . . . . . . . . . . . . 154

                          Doc ID 15818 Rev 7  9/163
Introduction                              STM32F205xx, STM32F207xx

1       Introduction

        This datasheet provides the description of the STM32F205xx and STM32F207xx lines of
        microcontrollers. For more details on the whole STMicroelectronics STM32TM family, please
        refer to Section 2.1: Full compatibility throughout the family.

        The STM32F205xx and STM32F207xx datasheet should be read in conjunction with the
        STM32F20x/STM32F21x reference manual.

        For information on programming, erasing and protection of the internal Flash memory,
        please refer to the STM32F20x/STM32F21x Flash programming manual.

        The reference and Flash programming manuals are both available from the
        STMicroelectronics website www.st.com.

        For information on the CortexTM-M3 core please refer to the CortexTM-M3 Technical
        Reference Manual, available from the www.arm.com website at the following address:
        http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/.

10/163                Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Description

2      Description

Note:  The STM32F205xx and STM32F207xx family is based on the high-performance ARM
       CortexTM-M3 32-bit RISC core operating at a frequency of up to 120 MHz. The family
       incorporates high-speed embedded memories (Flash memory up to 1 Mbyte, up to
       128 Kbytes of system SRAM), up to 4 Kbytes of backup SRAM, and an extensive range of
       enhanced I/Os and peripherals connected to two APB buses, two AHB buses and a 32-bit
       multi-AHB bus matrix.

       The devices also feature an adaptive real-time memory accelerator (ART AcceleratorTM)
       which allows to achieve a performance equivalent to 0 wait state program execution from
       Flash memory at a CPU frequency up to 120 MHz. This performance has been validated
       using the CoreMark benchmark.

       All devices offer three 12-bit ADCs, two DACs, a low-power RTC, twelve general-purpose
       16-bit timers including two PWM timers for motor control, two general-purpose 32-bit timers.
       a true number random generator (RNG). They also feature standard and advanced
       communication interfaces. New advanced peripherals include an SDIO, an enhanced
       flexible static memory control (FSMC) interface (for devices offered in packages of 100 pins
       and more), and a camera interface for CMOS sensors. The devices also feature standard
       peripherals.
        Up to three I2Cs
        Three SPIs, two I2Ss. To achieve audio class accuracy, the I2S peripherals can be

             clocked via a dedicated internal audio PLL or via an external PLL to allow
             synchronization.
        4 USARTs and 2 UARTs
        An USB OTG full-speed and a USB OTG full-speed with high-speed capability (with the
             ULPI),
        Two CANs
        An SDIO interface
        Ethernet and the camera interface available on STM32F207xx devices only.

       The STM32F205xx and STM32F207xx family operates in the 40 to +105 C temperature
       range from a 1.8 V to 3.6 V power supply. The supply voltage can drop to 1.65 V when the
       device operates in a reduced temperature range.

       A comprehensive set of power-saving mode allows the design of low-power applications.

       The STM32F205xx and STM32F207xx family offers devices in four packages ranging from
       64 pins to 176 pins. The set of included peripherals changes with the device chosen.

       These features make the STM32F205xx and STM32F207xx microcontroller family suitable
       for a wide range of applications:
        Motor drive and application control
        Medical equipment
        Industrial applications: PLC, inverters, circuit breakers
        Printers, and scanners
        Alarm systems, video intercom, and HVAC
        Home audio appliances

       Figure 4 shows the general block diagram of the device family.

                          Doc ID 15818 Rev 7  11/163
                    Table 2. STM32F205xx and STM32F207xx features and peripheral counts                                                                                                    STM32F205xx, STM32F207xx

                              Peripherals            STM32F205Rx                         STM32F205Vx                STM32F205Zx STM32F207Vx STM32F207Zx STM32F207Ix

                    Flash memory in Kbytes       128 256 512 768 1024 128 256 512 768 1024 256 512 768 1024 256 512 768 1024 256 512 768 1024 256 512 768 1024

                                       System    64  96            128(112+16)       64      96       128 (112+16)     96    128 (112+16)                128 (112+16)
                                                               4                                                    (80+16)                                      4
                    SRAM in     (SRAM1+SRAM2) (48+16) (80+16)                        (48+16) (80+16)
                    Kbytes

                                       Backup                                                    4                           4

                    FSMC memory controller                     No                                                                          Yes

                    Ethernet                                                             No                                                              Yes

                                General-purpose                                                                     10

                    Timers Advanced-control                                                                         2

                                Basic                                                                               2

Doc ID 15818 Rev 7  Random number generator                                                                         Yes
                                    SPI / (I2S)                                                                     3 (2)
                                    I2C
                                                                                                                      3

                    Comm.       USART                                                                               4
                    interfaces  UART                                                                                2

                                USB OTG FS                                               No                                                              1

                                USB OTG HS                                                                          1

                                CAN                                                                                 2

                    Camera interface                                                     No                                                              Yes

                    GPIOs                                      51                                82                          114                  82     114                  140

                    SDIO                                                                                            Yes

                    12-bit ADC                                                                                      3

                    Number of channels                         16                                16                          24                   16     24                   24

                    12-bit DAC                                                                                      Yes

                    Number of channels                                                                              2

                    Maximum CPU frequency                                                                               120 MHz
                    Operating voltage                                                                               1.8 V to 3.6 V(1)

                    Operating temperatures                                                   Ambient temperatures: 40 to +85 C /40 to +105 C
                                                                                                       Junction temperature: 40 to + 125 C
                                                                                                                                                                                           Description
12/163              Package                      LQFP64        LQFP64  LQFP  LQFP64          LQFP100                     LQFP144                LQFP100  LQFP144       LQFP/  UFBGA  LQFP
                                                               WLCSP     64  WLCSP                                                                                     UFBGA    176   176

                                                                 64+2          64+2                                                                                      176

                    1. VDD minimum value of 1.65 V is obtained when the device operates in a reduced temperature range.
STM32F205xx, STM32F207xx                                        Description

2.1  Full compatibility throughout the family

     The STM32F205xx and STM32F207xx constitute the STM32F20x family whose members
     are fully pin-to-pin, software and feature compatible, allowing the user to try different
     memory densities and peripherals for a greater degree of freedom during the development
     cycle.

     The STM32F205xx and STM32F207xx devices maintain a close compatibility with the
     whole STM32F10xxx family. All functional pins are pin-to-pin compatible. The
     STM32F205xx and STM32F207xx, however, are not drop-in replacements for the
     STM32F10xxx devices: the two families do not have the same power scheme, and so their
     power pins are different. Nonetheless, transition from the STM32F10xxx to the STM32F20x
     family remains simple as only a few pins are impacted.

     Figure 1 compatible board design between the STM32F20x and the STM32F10xxx family.

     Figure 1. Compatible board design: LQFP144

                                        633                 
                           
                                                              

                                                            

                                2&5                                                    633
                                                                633
                                                            
                                                                     RESISTORORSOLDERINGBRIDGE
                                                                     PRESENTFORTHE34-&XXX
     6$$ 633                                     633                 CONFIGURATION NOTPRESENTINTHE
                                                                     34-&XXXCONFIGURATION
     4WORESISTORSCONNECTEDTO            6$$ 633
                                                                                                                      AIB
     
633FORTHE34-&XXX
     
6$$ 633OR.#FORTHE34-&XX
     
6$$OR633FORFUTUREPRODUCTS

     1. RFU = reserved for future use.

                                        Doc ID 15818 Rev 7      13/163
Description                                                    STM32F205xx, STM32F207xx
                 Figure 2. Compatible board design: LQFP100

                                633           
                  
                                                            

                                             

                      2&5                                                             633
                                                               633  RESISTORORSOLDERINGBRIDGE

                                                                       PRESENTFORTHE34-&XXX
                                                                       CONFIGURATION NOTPRESENTINTHE
        6$$ 633                          633                           34-&XXXCONFIGURATION

        4WO RESISTORSCONNECTEDTO                                                                                        AIB
        
6$$ 633OR.#FORTHE34-&XX6$$ 633
        
6$$OR633FORFUTUREPRODUCTS

        Figure 3. Compatible board design: LQFP64

                                                               VSS

                      48   VSS           33
                 49 47
                                             32
                 64
                      1                  31

                                            17                                           VSS
                                         16                    VSS 0  resistor or soldering bridge

                                                                         present for the STM32F10xxx
                                                                         configuration, not present in the
                                                                         STM32F20xxx configuration

                                                                                                                          ai15962

14/163                    Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                                                                                                        Description

2.2  Device overview

Figure 4. STM32F20x block diagram

                        .*4234 *4$)      *4!'37       -05                                         %XTERNALMEMORY                                                                   #,+ .%;= !;=
                        *4#+37#,+           %4-       .6)#                                       CONTROLLER&3-#                                                                    $;= /%. 7%.
                                                                                               32!- 032!- ./2&LASH                                                                 .",;= ., .2%'
                           *4$/37$       !2-#ORTEX
-                                           0##ARD!4! .!.$&LASH                                                                . 7!)4)/2$9 #$
                 *4$/42!#%37/                                                                                                                                                      .)/2$ )/72 ).4;=
                                                                     )
"53                                                                                                         ).4. .))3AS!&
                           42!#%#,+      0(9
                        42!#%$;=                                                          !("BUS
MATRIX3-                                                                         (39.# 639.#
                                                                                                                                                                                  0)8#,+ $;=
                    -))OR2-))AS!&                                                                       !##%,
                           -$)/AS!&                                                                        #!#(%                                                                  $0
                                                                                                                                           &)&/ &)&/                              $-
                                  $0 $-                                                                                                                     0(9                  3#, 3$! ).4. )$ 6"53 3/&
5,0)#+ $ $)2 340 .84                    -(Z                                                                &LASH
3#,3$! ).4. )$ 6"53 3/&                 !24ACCELERATOR $
"53                                              -BYTE                                                                  6$$TO6
                                                                     3
"53                                                                                                        633
                                                                                                                                                 2.'                               6#!0 6#!0

                                         %THERNET-!#                 $-!                          32!-+"                                                        #AMERA             6$$! 633!
                                                                     &)&/                          32!-+"                                                       INTERFACE          .234

                                                53"                  $-!                       !("-(Z                                                            53"              /3#?).
                                              /4'(3                  &)&/                                                                                      /4'&3              /3#?/54

                                                 $-!         3TREAMS                                                                                                             6"!4TO6

                                                                &)&/                           !("-(Z                                                                             /3#?).
                                                                                                                                                                                  /3#?/54
                                                 $-!         3TREAMS                                                                 6$$    0OWERMANAGMT                          24#?!&
                                                                                                                                                6OLTAGE                           24#?!&
                                                                &)&/                                                                0/2         REGULATOR
                                                                                                                                   2ESET                                        CHANNELS %42AS!&
     0!;=                                '0)/0/24!                                                                           6$$!           6TO6                                CHANNELS %42AS!&
     0";=                                '0)/0/24"                                                                          2#(3       )NT                                      CHANNELS %42AS!&
     0#;=                                '0)/0/24#                                                                          2#,3              6$$                               CHANNELS %42AS!&
     0$;=                                '0)/0/24$                                                                          0,,                                                 CHANNELSAS!&
     0%;=                                '0)/0/24%                                                                                              3UPPLY                          CHANNEL AS!&
     0&;=                                '0)/0/24&                                                                                            SUPERVISION                       CHANNEL AS!&
     0';=                                '0)/0/24'                                                                                             0/20$2                           28 48 #+
     0(;=                                '0)/0/24(                                                                                                                              #43 243AS!&
      0);=                               '0)/0/24)                                                                                                 "/2                          28 48 #+
                                                                                                                                                                                #43 243AS!&
                                                                                                                                                    06$                         28 48AS!&
                                                                                                                                                                                28 48AS!&
                                                                                                            2ESET                            6$$! 6$$                           -/3)$/54 -)3/$). 3#+#+
                                                                                                           -!CL.OC!K'4                            84!,/3#                       .3373 -#+AS!&
                                                                                                                                                   
-(Z                        -/3)$/54 -)3/$). 3#+#+
                                                                                                             CONTROL                                                            .3373 -#+AS!&
                                                                                                                                            )7$'                                3#, 3$! 3-"!AS!&

                                                                                                                                       3TANDBY                                  3#, 3$! 3-"!AS!&
                                                                                                                                       INTERFACE                                3#, 3$! 3-"!AS!&

                                                                                                           &#,+                                                6"!4             48 28
                                                                                                                (#,+X                                                           48 28
                                                                                                                     0#,+X         ,3                          84!,K(Z
                                                                                                                                                                                                         AIB
                                                                                                                                   ,3                              24#

                                                                                                                                                                     !75
                                                                                                                                                               "ACKUP REGISTER

                                                                                                                                            +""+302!-

                                                                                          $-!              $-!                                                 4)- B
                                                                                                                                                               4)- B
                                                                                               !("!0" !("!0"                                                   4)- B
                                                                                                                                                               4)- B
                                 !&      %84)47+50                                                                                                             4)- B
                                                                                                                                                               4)- B
                                 $;=     3$)/--#             &)&/
                    #-$ #+AS!&
COMPL CHANNELS4)-?#(;=.                  4)-07- B                                                                                           4)- B
CHANNELS4)-?#(;= %42
"+).AS!&                                 4)-07- B                                                    77$'                          53!24                       SMCARD
COMPL CHANNELS4)-?#(;=.                       4)- B                                                                                53!24                            IR$!
CHANNELS4)-?#(;= %42
"+).AS!&                                                                                                                                                       SMCARD
                    CHANNELSAS!&                                                                                                                                    IR$!
                                                                                                                            !0"-(!Z0"-(Z
                    CHANNELAS!&          4)- B                                                                                              5!24
                                                                                                                                                            &)&/
                    CHANNELAS!&          4)- B                                                                                              5!24

                        28 48 #+         SMCARD  53!24                      !0"!0"-(Z-(Z             4)- B                               30))3
                     #43 243AS!&         IR$!                                                        4)- B                               30))3
                                                                                                                                       )#3-"53
                        28 48 #+         SMCARD 53!24
                     #43 243AS!&         IR$!

                          -/3) -)3/         30)                                                                                        )#3-"53
                    3#+ .33AS!&          6$$!

                           6$$2%&?!$#    45E3M!P2E4RATU-RE"PSSENSOR                                                                    )#3-"53
                                                                                                                                          BX#!.
             ANALOGINPUTSCOMMON          !$#                                                         6$$!                                 BX#!.
                         TOTHE!$#S       !$#
                                                                                                     $!#   )4&
             ANALOGINPUTSCOMMON                          )&
                     TOTHE!$#            !$#                                                         $!#

             ANALOGINPUTSTO!$#

                                                                                               $!#?/54 $!#?/54

                                                                                               AS!&  AS!&

1. The timers connected to APB2 are clocked from TIMxCLK up to 120 MHz, while the timers connected to APB1 are clocked
     from TIMxCLK up to 60 MHz.

                                                                                          Doc ID 15818 Rev 7                                                                    15/163
Description                      STM32F205xx, STM32F207xx

2.2.1        ARM CortexTM-M3 core with embedded Flash and SRAM
2.2.2
2.2.3        The ARM Cortex-M3 processor is the latest generation of ARM processors for embedded
2.2.4        systems. It was developed to provide a low-cost platform that meets the needs of MCU
             implementation, with a reduced pin count and low-power consumption, while delivering
             outstanding computational performance and an advanced response to interrupts.

             The ARM Cortex-M3 32-bit RISC processor features exceptional code-efficiency, delivering
             the high-performance expected from an ARM core in the memory size usually associated
             with 8- and 16-bit devices.

             With its embedded ARM core, the STM32F205xx and STM32F207xx family is compatible
             with all ARM tools and software.

             Figure 1 shows the general block diagram of the STM32F20x family.

             Memory protection unit

             The memory protection unit (MPU) is used to separate the processing of tasks from the data
             protection. The MPU can manage up to 8 protection areas that can all be further divided up
             into 8 subareas. The protection area sizes are between 32 bytes and the whole 4 gigabytes
             of addressable memory.

             The memory protection unit is especially helpful for applications where some critical or
             certified code has to be protected against the misbehavior of other tasks. It is usually
             managed by an RTOS (real-time operating system). If a program accesses a memory
             location that is prohibited by the MPU, the RTOS can detect it and take action. In an RTOS
             environment, the kernel can dynamically update the MPU area setting, based on the
             process to be executed.

             The MPU is optional and can be bypassed for applications that do not need it.

             Adaptive real-time memory accelerator (ART AcceleratorTM)

             The ART AcceleratorTM is a memory accelerator which is optimized for STM32 industry-
             standard ARM CortexTM-M3 processors. It balances the inherent performance advantage
             of the ARM Cortex-M3 over Flash memory technologies, which normally requires the
             processor to wait for the Flash memory at higher operating frequencies.

             To release the processor full 150 DMIPS performance at this frequency, the accelerator
             implements an instruction prefetch queue and branch cache which increases program
             execution speed from the 128-bit Flash memory. Based on CoreMark benchmark, the
             performance achieved thanks to the ART accelerator is equivalent to 0 wait state program
             execution from Flash memory at a CPU frequency up to 120 MHz.

             Embedded Flash memory

             The STM32F20x devices embed a 128-bit wide Flash memory of 128 Kbytes, 256 Kbytes,
             512 Kbytes, 768 Kbytes or 1 Mbytes available for storing programs and data.

             The devices also feature 512 bytes of OTP memory that can be used to store critical user
             data such as Ethernet MAC addresses or cryptographic keys.

16/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                                                                 Description

2.2.5  CRC (cyclic redundancy check) calculation unit

       The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
       data word and a fixed generator polynomial.

       Among other applications, CRC-based techniques are used to verify data transmission or
       storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
       verifying the Flash memory integrity. The CRC calculation unit helps compute a software
       signature during runtime, to be compared with a reference signature generated at link-time
       and stored at a given memory location.

2.2.6  True random number generator (RNG)

       All STM32F2xxx products embed a true RNG that delivers 32-bit random numbers
       produced by an integrated analog circuit.

2.2.7  Embedded SRAM

       All STM32F20x products embed up to 128 Kbytes of system SRAM accessed (read/write) at
       CPU clock speed with 0 wait states, plus 4 Kbytes of backup SRAM.

2.2.8  Multi-AHB bus matrix

       The 32-bit multi-AHB bus matrix interconnects all the masters (CPU, DMAs, Ethernet, USB
       HS) and the slaves (Flash memory, RAM, FSMC, AHB and APB peripherals) and ensures a
       seamless and efficient operation even when several high-speed peripherals work
       simultaneously.

Figure 5. Multi-AHB matrix

          !2-      '0       '0  -!# 53"/4'
       #ORTEX
-  $-!
                            $-! %THERNET (3

       )
BUS
                 $
BUS
                          3
BUS
                                      $-!?0
                                              $-!?-%-
                                                        $-!?-%-
                                                                $-!?0
                                                                           %4(%2.%4?-
                                                                                     53"?(3?-
                                                                                                                   !24
                                                                                                                      !##%,
       3 3 3                3 3 3 3 3
                                                                            - )#/$%
                                                                                                                                  &LASH
                                                                            - $#/$%                                             MEMORY

                                             -                                                                                  32!-     !0"
                                             -                                                                               +BYTE       !0"
                                             -
                                             -                                                                                  32!-             AIB
                                                                                                                               +BYTE
                                                                                    -
                 "USMATRIX
3                                                                                                     !("
                                                                                                                               PERIPH

                                                                                                                                 !("
                                                                                                                               PERIPH
                                                                                                                                &3-#
                                                                                                                           3TATIC-EM#TL

                                Doc ID 15818 Rev 7                                                                                       17/163
Description                      STM32F205xx, STM32F207xx

2.2.9        DMA
2.2.10
             The flexible 16-stream general-purpose DMAs (8 streams for DMA1 and 8 streams for
             DMA2) are able to manage memory-to-memory, peripheral-to-memory and memory-to-
             peripheral transfers. They share some centralized FIFOs for APB/AHB peripherals, support
             burst transfer and are designed to provide the maximum peripheral bandwidth (AHB/APB)
             and performance.

             The two DMA controllers support circular buffer management, so that no specific code is
             needed when the controller reaches the end of the buffer. The two DMA controllers also
             have a double buffering feature, which automates the use and switching of two memory
             buffers without requiring any special code.

             Each stream is connected to dedicated hardware DMA requests, with support for software
             trigger on each stream. Configuration is made by software and transfer sizes between
             source and destination are independent.

             The DMA can be used with the main peripherals:
              SPI and I2S
              I2C
              USART and UART
              General-purpose, basic and advanced-control timers TIMx
              DAC
              SDIO
              Camera interface (DCMI)
              ADC.

             FSMC (flexible static memory controller)

             The FSMC is embedded in the STM32F205xx and STM32F207xx family. It has four Chip
             Select outputs supporting the following modes: PC Card/Compact Flash, SRAM, PSRAM,
             NOR Flash and NAND Flash.

             Functionality overview:
              Write FIFO
              Code execution from external memory except for NAND Flash and PC Card
              The targeted frequency, fCLK, is equal to HCLK/2, so external access is at 60 MHz

                   when HCLK is at 120 MHz and external access is at 30 MHz when HCLK is at 60 MHz

             LCD parallel interface

             The FSMC can be configured to interface seamlessly with most graphic LCD controllers. It
             supports the Intel 8080 and Motorola 6800 modes, and is flexible enough to adapt to
             specific LCD interfaces. This LCD parallel interface capability makes it easy to build cost-
             effective graphic applications using LCD modules with embedded controllers or high
             performance solutions using external controllers with dedicated acceleration.

18/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Description

2.2.11  Nested vectored interrupt controller (NVIC)

2.2.12  The STM32F205xx and STM32F207xx embed a nested vectored interrupt controller able to
2.2.13  handle up to 87 maskable interrupt channels (not including the 16 interrupt lines of the
        CortexTM-M3) and 16 priority levels.
         Closely coupled NVIC gives low-latency interrupt processing
         Interrupt entry vector table address passed directly to the core
         Closely coupled NVIC core interface
         Allows early processing of interrupts
         Processing of late arriving, higher-priority interrupts
         Support tail chaining
         Processor state automatically saved
         Interrupt entry restored on interrupt exit with no instruction overhead

        This hardware block provides flexible interrupt management features with minimum interrupt
        latency.

        External interrupt/event controller (EXTI)

        The external interrupt/event controller consists of 23 edge-detector lines used to generate
        interrupt/event requests. Each line can be independently configured to select the trigger
        event (rising edge, falling edge, both) and can be masked independently. A pending register
        maintains the status of the interrupt requests. The EXTI can detect an external line with a
        pulse width shorter than the Internal APB2 clock period. Up to 140 GPIOs can be connected
        to the 16 external interrupt lines.

        Clocks and startup

        System clock selection is performed on startup, however, the 16 MHz internal RC oscillator
        is selected as the default CPU clock on reset. An external 4-26 MHz clock can be selected,
        in which case it is monitored for failure. If failure is detected, the system automatically
        switches back to the internal RC oscillator. A software interrupt is generated if enabled.
        Similarly, full interrupt management of the PLL clock entry is available when necessary (for
        example if an indirectly used external oscillator fails).

        The advanced clock controller clocks the core and all peripherals using a single crystal or
        oscillator. In particular, the ethernet and USB OTG FS peripherals can be clocked by the
        system clock.

        Several prescalers and PLLs allow the configuration of the two AHB buses, the high-speed
        APB (APB2) and the low-speed APB (APB1) domains. The maximum frequency of the two
        AHB buses is 120 MHz and the maximum frequency the high-speed APB domains is
        60 MHz. The maximum allowed frequency of the low-speed APB domain is 30 MHz.

        In order to achieve audio class performance, a specific crystal can be used. In this case, the
        I2S master clock can generate all standard sampling frequencies from 8 kHz to 192 kHz.

                          Doc ID 15818 Rev 7  19/163
Description                      STM32F205xx, STM32F207xx

2.2.14       Boot modes

2.2.15       At startup, boot pins are used to select one out of three boot options:
              Boot from user Flash
Note:         Boot from system memory
              Boot from embedded SRAM
2.2.16
             The boot loader is located in system memory. It is used to reprogram the Flash memory by
             using USART1 (PA9/PA10), USART3 (PC10/PC11 or PB10/PB11), CAN2 (PB5/PB13), USB
             OTG FS in Device mode (PA11/PA12) through DFU (device firmware upgrade).

             Power supply schemes

              VDD = 1.8 to 3.6 V: external power supply for I/Os and the internal regulator (when
                   enabled), provided externally through VDD pins. On WLCSP package, VDD ranges from
                   1.65 to 3.6 V.

              VSSA, VDDA = 1.8 to 3.6 V: external analog power supplies for ADC, DAC, Reset blocks,
                   RCs and PLL. VDDA and VSSA must be connected to VDD and VSS, respectively.

              VBAT = 1.65 to 3.6 V: power supply for RTC, external clock, 32 kHz oscillator and
                   backup registers (through power switch) when VDD is not present.

             Refer to Figure 17: Power supply scheme for more details.

             VDD/VDDA minimum value of 1.65 V is obtained when the device operates in a reduced
             temperature range.

             Power supply supervisor

             The device has an integrated power-on reset (POR) / power-down reset (PDR) circuitry
             coupled with a Brownout reset (BOR) circuitry. At power-on, BOR is always active, and
             ensures proper operation starting from 1.8 V. After the 1.8 V BOR threshold is reached, the
             option byte loading process starts, either to confirm or modify default thresholds, or to
             disable BOR permanently. Three BOR thresholds are available through option bytes.
             The device remains in reset mode when VDD is below a specified threshold, VPOR/PDR or
             VBOR, without the need for an external reset circuit. On devices in WLCSP package, BOR
             can be inactivated by setting IRROFF to VDD (see Section 2.2.17: Voltage regulator).

             The device also features an embedded programmable voltage detector (PVD) that monitors
             the VDD/VDDA power supply and compares it to the VPVD threshold. An interrupt can be
             generated when VDD/VDDA drops below the VPVD threshold and/or when VDD/VDDA is higher
             than the VPVD threshold. The interrupt service routine can then generate a warning
             message and/or put the MCU into a safe state. The PVD is enabled by software.

20/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                        Description

2.2.17  Voltage regulator

        The regulator has five operating modes:
         Regulator ON

               Main regulator mode (MR)
               Low power regulator (LPR)
               Power-down
         Regulator OFF
               Regulator OFF/internal reset ON
               Regulator OFF/internal reset OFF

        Regulator ON

        The regulator ON modes are activated by default on LQFP packages.On WLCSP66
        package, they are activated by connecting both REGOFF and IRROFF pins to VSS, while
        only REGOFF must be connected to VSS on UFBGA176 package (IRROFF is not available).
        VDD minimum value is 1.8 V(a).
        There are three regulator ON modes:
         MR is used in nominal regulation mode (Run)
         LPR is used in Stop mode
         Power-down is used in Standby mode:

              The regulator output is in high impedance: the kernel circuitry is powered down,
              inducing zero consumption (but the contents of the registers and SRAM are lost).

        Regulator OFF

         Regulator OFF/internal reset ON
              On WLCSP66 package, this mode is activated by connecting REGOFF pin to VDD and
              IRROFF pin to VSS. On UFBGA176 package, only REGOFF must be connected to VDD
              (IRROFF not available).
              The regulator OFF/internal reset ON mode allows to supply externally a 1.2 V voltage
              source through VCAP_1 and VCAP_2 pins, in addition to VDD.
              The following conditions must be respected:
               VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection
                    between power domains.
               If the time for VCAP_1 and VCAP_2 to reach 1.08 V is faster than the time for VDD to
                    reach 1.8 V(a), then PA0 should be connected to the NRST pin (see Figure 6).

a.      VDD/VDDA minimum value of 1.65 V is obtained when the device operates in a reduced

        temperature range.

                            Doc ID 15818 Rev 7  21/163
Description                                            STM32F205xx, STM32F207xx

                         Otherwise, PA0 should be asserted low externally during POR until VDD reaches
                         1.8 V (see Figure 7).

                   In this mode, PA0 cannot be used as a GPIO pin since it allows to reset the part of the
                   1.2 V logic which is not reset by the NRST pin, when the internal voltage regulator in
                   OFF.

              Regulator OFF/internal reset OFF

                   On WLCSP66 package, this mode activated by connecting REGOFF to VSS and
                   IRROFF to VDD. IRROFF cannot be activated in conjunction with REGOFF. This mode
                   is available only on the WLCSP package. It allows to supply externally a 1.2 V voltage
                   source through VCAP_1 and VCAP_2 pins, in addition to VDD.
                   The following conditions must be respected:

                   VDD should always be higher than VCAP_1 and VCAP_2 to avoid current injection
                         between power domains (see Figure 6).

                   PA0 should be kept low to cover both conditions: until VCAP_1 and VCAP_2 reach
                         1.08 V, and until VDD reaches 1.65 V.

                   NRST should be controlled by an external reset controller to keep the device
                         under reset when VDD is below 1.65 V (see Figure 7).

             Figure 6.  Startup in regulator OFF: slow VDD slope
                        - power-down reset risen after VCAP_1/VCAP_2 stabilization

                                                                                                  6$$

                        0$26       6#!0? 6#!0?
                                6

                              6

                                                                    TIME

                                   0!TIEDTO.234
                                                 .234

                                                                                                                                                                TIME

                                                                                                                                                                                                                                                                I

             1. This figure is valid both whatever the internal reset mode (ON or OFF).

22/163                             Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                           Description

        Figure 7.  Startup in regulator OFF: fast VDD slope
                   - power-down reset risen before VCAP_1/VCAP_2 stabilization

                                                                                              6$$

                   0$26               6#!0? 6#!0?
                           6
                                                                          TIME
                         6
                              0!ASSERTEDEXTERNALLY
                                                    .234

                                                                             TIME

2.2.18  Real-time clock (RTC), backup SRAM and backup registers

        The backup domain of the STM32F205xx and STM32F207xx includes:
         The real-time clock (RTC)
         4 Kbytes of backup SRAM
         20 backup registers

        The real-time clock (RTC) is an independent BCD timer/counter. Dedicated registers contain
        the second, minute, hour (in 12/24 hour), week day, date, month, year, in BCD (binary-coded
        decimal) format. Correction for 28, 29 (leap year), 30, and 31 day of the month are
        performed automatically. The RTC provides a programmable alarm and programmable
        periodic interrupts with wakeup from Stop and Standby modes.

        It is clocked by a 32.768 kHz external crystal, resonator or oscillator, the internal low-power
        RC oscillator or the high-speed external clock divided by 128. The internal low-speed RC
        has a typical frequency of 32 kHz. The RTC can be calibrated using an external 512 Hz
        output to compensate for any natural quartz deviation.

        Two alarm registers are used to generate an alarm at a specific time and calendar fields can
        be independently masked for alarm comparison. To generate a periodic interrupt, a 16-bit
        programmable binary auto-reload downcounter with programmable resolution is available
        and allows automatic wakeup and periodic alarms from every 120 s to every 36 hours.

        A 20-bit prescaler is used for the time base clock. It is by default configured to generate a
        time base of 1 second from a clock at 32.768 kHz.

        The backup SRAM size is 4 Kbytes and can be enabled by software. When the backup RAM
        is enabled the power consumption in Standby or VBAT mode is slightly higher (see
        Section 2.2.19: Low-power modes).

        The backup registers are 32-bit registers used to store 80 bytes of user application data
        when VDD power is not present. Backup registers are not reset by a system, a power reset,
        or when the device wakes up from the Standby mode (see Section 2.2.19: Low-power
        modes).

        The RTC, backup RAM and backup registers are supplied through a switch that takes power
        from either the VDD supply when present or the VBAT pin.

                              Doc ID 15818 Rev 7                                                   23/163
Description                      STM32F205xx, STM32F207xx

2.2.19       Low-power modes

Note:        The STM32F205xx and STM32F207xx support three low-power modes to achieve the best
             compromise between low power consumption, short startup time and available wakeup
2.2.20       sources:
              Sleep mode
Note:
                   In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
                   wake up the CPU when an interrupt/event occurs.
              Stop mode
                   The Stop mode achieves the lowest power consumption while retaining the contents of
                   SRAM and registers. All clocks in the 1.2 V domain are stopped, the PLL, the HSI RC
                   and the HSE crystal oscillators are disabled. The voltage regulator can also be put
                   either in normal or in low-power mode.
                   The device can be woken up from the Stop mode by any of the EXTI line. The EXTI line
                   source can be one of the 16 external lines, the PVD output, the RTC alarm / wakeup /
                   tamper / time stamp events, the USB OTG FS/HS wakeup or the Ethernet wakeup.
              Standby mode
                   The Standby mode is used to achieve the lowest power consumption. The internal
                   voltage regulator is switched off so that the entire 1.2 V domain is powered off. The
                   PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering
                   Standby mode, the SRAM and register contents are lost except for registers in the
                   backup domain and the backup SRAM when selected.
                   The device exits the Standby mode when an external reset (NRST pin), an IWDG reset,
                   a rising edge on the WKUP pin, or an RTC alarm / wakeup / tamper /time stamp event
                   occurs.

             The RTC, the IWDG, and the corresponding clock sources are not stopped when the device
             enters the Stop or Standby mode.

             VBAT operation

             The VBAT pin allows to power the device VBAT domain from an external battery or an
             external supercapacitor.

             VBAT operation is activated when VDD is not present.

             When the microcontroller is supplied from VBAT, external interrupts and RTC alarm/events
             do not exit it from VBAT operation.

24/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                     Description

2.2.21      Timers and watchdogs

            The STM32F205xx and STM32F207xx devices include two advanced-control timers, eight
            general-purpose timers, two basic timers and two watchdog timers.
            Table 3 compares the features of the advanced-control, general-purpose and basic timers.

Table 3. Timer feature comparison

Timer type  Timer      Counter    Counter  Prescaler        DMA     Capture/  Complementary     Max     Max
                      resolution    type     factor       request   compare         output   interface  timer
                                                        generation  channels                            clock
                                                                                               clock

Advanced- TIM1,       16-bit         Up, Any integer    Yes         4         Yes            60 MHz     120
  control TIM8                     Down, between 1                                                      MHz
                                  Up/down and 65536

               TIM2,  32-bit         Up, Any integer    Yes         4         No             30 MHz      60
                                   Down, between 1                                                      MHz
               TIM5               Up/down and 65536
General

purpose               16-bit         Up, Any integer    Yes         4         No             30 MHz      60
               TIM3,               Down, between 1                                                      MHz
                                  Up/down and 65536
               TIM4

Basic       TIM6,     16-bit               Any integer              0         No             30 MHz      60
            TIM7                  Up between 1 Yes                                                      MHz

                                            and 65536

                                           Any integer                                                  120
                                                                                                        MHz
            TIM9 16-bit           Up between 1          No          2         No             60 MHz

                                           and 65536

              TIM10,                       Any integer                                                  120
                                                                                                        MHz
              TIM11   16-bit      Up between 1          No          1         No             60 MHz
General
                                           and 65536

purpose                                    Any integer

            TIM12 16-bit          Up between 1          No          2         No             30 MHz      60
                                                                                                        MHz
                                           and 65536

            TIM13,                         Any integer                                                   60
            TIM14                                                                                       MHz
                      16-bit      Up between 1          No          1         No             30 MHz

                                           and 65536

            Advanced-control timers (TIM1, TIM8)

            The advanced-control timers (TIM1, TIM8) can be seen as three-phase PWM generators
            multiplexed on 6 channels. They have complementary PWM outputs with programmable
            inserted dead times. They can also be considered as complete general-purpose timers.
            Their 4 independent channels can be used for:
             Input capture
             Output compare
             PWM generation (edge- or center-aligned modes)
             One-pulse mode output

            If configured as standard 16-bit timers, they have the same features as the general-purpose
            TIMx timers. If configured as 16-bit PWM generators, they have full modulation capability (0-
            100%).

                                           Doc ID 15818 Rev 7                                           25/163
Description                      STM32F205xx, STM32F207xx

2.2.22       The TIM1 and TIM8 counters can be frozen in debug mode. Many of the advanced-control
             timer features are shared with those of the standard TIMx timers which have the same
             architecture. The advanced-control timer can therefore work together with the TIMx timers
             via the Timer Link feature for synchronization or event chaining.

             General-purpose timers (TIMx)

             There are ten synchronizable general-purpose timers embedded in the STM32F20x devices
             (see Table 3 for differences).

              TIM2, TIM3, TIM4, TIM5

                   The STM32F20x include 4 full-featured general-purpose timers. TIM2 and TIM5 are
                   32-bit timers, and TIM3 and TIM4 are 16-bit timers. The TIM2 and TIM5 timers are
                   based on a 32-bit auto-reload up/downcounter and a 16-bit prescaler. The TIM3 and
                   TIM4 timers are based on a 16-bit auto-reload up/downcounter and a 16-bit prescaler.
                   They all feature 4 independent channels for input capture/output compare, PWM or
                   one-pulse mode output. This gives up to 16 input capture/output compare/PWMs on
                   the largest packages.

                   The TIM2, TIM3, TIM4, TIM5 general-purpose timers can work together, or with the
                   other general-purpose timers and the advanced-control timers TIM1 and TIM8 via the
                   Timer Link feature for synchronization or event chaining.

                   The counters of TIM2, TIM3, TIM4, TIM5 can be frozen in debug mode. Any of these
                   general-purpose timers can be used to generate PWM outputs.

                   TIM2, TIM3, TIM4, TIM5 all have independent DMA request generation. They are
                   capable of handling quadrature (incremental) encoder signals and the digital outputs
                   from 1 to 4 hall-effect sensors.

              TIM10, TIM11 and TIM9

                   These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
                   TIM10 and TIM11 feature one independent channel, whereas TIM9 has two
                   independent channels for input capture/output compare, PWM or one-pulse mode
                   output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5 full-featured
                   general-purpose timers. They can also be used as simple time bases.

              TIM12, TIM13 and TIM14

                   These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
                   TIM13 and TIM14 feature one independent channel, whereas TIM12 has two
                   independent channels for input capture/output compare, PWM or one-pulse mode
                   output. They can be synchronized with the TIM2, TIM3, TIM4, TIM5 full-featured
                   general-purpose timers.

                   They can also be used as simple time bases.

             Basic timers TIM6 and TIM7

             These timers are mainly used for DAC trigger and waveform generation. They can also be
             used as a generic 16-bit time base.

26/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Description

2.2.23  Independent watchdog
2.2.24
2.2.25  The independent watchdog is based on a 12-bit downcounter and 8-bit prescaler. It is
2.2.26  clocked from an independent 32 kHz internal RC and as it operates independently from the
2.2.27  main clock, it can operate in Stop and Standby modes. It can be used either as a watchdog
        to reset the device when a problem occurs, or as a free-running timer for application timeout
        management. It is hardware- or software-configurable through the option bytes.
        The counter can be frozen in debug mode.

        Window watchdog

        The window watchdog is based on a 7-bit downcounter that can be set as free-running. It
        can be used as a watchdog to reset the device when a problem occurs. It is clocked from the
        main clock. It has an early warning interrupt capability and the counter can be frozen in
        debug mode.

        SysTick timer

        This timer is dedicated to real-time operating systems, but could also be used as a standard
        downcounter. It features:
         A 24-bit downcounter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0
         Programmable clock source

        IC bus

        Up to three IC bus interfaces can operate in multimaster and slave modes. They can
        support the Standard- and Fast-modes. They support the 7/10-bit addressing mode and the
        7-bit dual addressing mode (as slave). A hardware CRC generation/verification is
        embedded.

        They can be served by DMA and they support SMBus 2.0/PMBus.

        Universal synchronous/asynchronous receiver transmitters
        (UARTs/USARTs)

        The STM32F205xx and STM32F207xx embed four universal synchronous/asynchronous
        receiver transmitters (USART1, USART2, USART3 and USART6) and two universal
        asynchronous receiver transmitters (UART4 and UART5).

        These six interfaces provide asynchronous communication, IrDA SIR ENDEC support,
        multiprocessor communication mode, single-wire half-duplex communication mode and
        have LIN Master/Slave capability. The USART1 and USART6 interfaces are able to
        communicate at speeds of up to 7.5 Mbit/s. The other available interfaces communicate at
        up to 3.75 Mbit/s.

        USART1, USART2, USART3 and USART6 also provide hardware management of the CTS
        and RTS signals, Smart Card mode (ISO 7816 compliant) and SPI-like communication
        capability. All interfaces can be served by the DMA controller.

                          Doc ID 15818 Rev 7  27/163
Description                                                          STM32F205xx, STM32F207xx

Table 4. USART feature comparison

                                                             Max. baud rate Max. baud rate

USART   Standard Modem      LIN    SPI   irDA  Smartcard     in Mbit/s  in Mbit/s              APB
name   features (RTS/CTS)       master        (ISO 7816)                                   mapping
                                                             (oversampling (oversampling

                                                             by 16)     by 8)

                                                                                            APB2

USART1 X     X              XX           X     X             1.87       7.5                 (max.

                                                                                            60 MHz)

                                                                                            APB1

USART2 X     X              XX           X     X             1.87       3.75                (max.

                                                                                            30 MHz)

                                                                                            APB1

USART3 X     X              XX           X     X             1.87       3.75                (max.
UART4 X
                                                                                            30 MHz)

                                                                                            APB1

             -              X    -       X     -             1.87       3.75                (max.

                                                                                            30 MHz)

                                                                                            APB1

UART5 X      -              X    -       X     -             3.75       3.75                (max.

                                                                                            30 MHz)

                                                                                            APB2

USART6 X     X              XX           X     X             3.75       7.5                 (max.

                                                                                            60 MHz)

2.2.28       Serial peripheral interface (SPI)
2.2.29
             The STM32F20x feature up to three SPIs in slave and master modes in full-duplex and
             simplex communication modes. SPI1 can communicate at up to 30 Mbits/s, SPI2 and SPI3
             can communicate at up to 15 Mbit/s. The 3-bit prescaler gives 8 master mode frequencies
             and the frame is configurable to 8 bits or 16 bits. The hardware CRC generation/verification
             supports basic SD Card/MMC modes. All SPIs can be served by the DMA controller.

             The SPI interface can be configured to operate in TI mode for communications in master
             mode and slave mode.

             Inter-integrated sound (I2S)

             Two standard I2S interfaces (multiplexed with SPI2 and SPI3) are available. They can be
             operated in master or slave mode, and can be configured to operate with a 16-/32-bit
             resolution as input or output channels. Audio sampling frequencies from 8 kHz up to
             192 kHz are supported. When either or both of the I2S interfaces is/are configured in master
             mode, the master clock can be output to the external DAC/CODEC at 256 times the
             sampling frequency.

28/163                                   Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Description

2.2.30  SDIO
2.2.31
        An SD/SDIO/MMC host interface is available, that supports MultiMediaCard System
        Specification Version 4.2 in three different databus modes: 1-bit (default), 4-bit and 8-bit.
        The interface allows data transfer at up to 48 MHz in 8-bit mode, and is compliant with the
        SD Memory Card Specification Version 2.0.

        The SDIO Card Specification Version 2.0 is also supported with two different databus
        modes: 1-bit (default) and 4-bit.

        The current version supports only one SD/SDIO/MMC4.2 card at any one time and a stack
        of MMC4.1 or previous.

        In addition to SD/SDIO/MMC, this interface is fully compliant with the CE-ATA digital protocol
        Rev1.1.

        Ethernet MAC interface with dedicated DMA and IEEE 1588 support

        Peripheral available only on the STM32F207xx devices.

        The STM32F207xx devices provide an IEEE-802.3-2002-compliant media access controller
        (MAC) for ethernet LAN communications through an industry-standard medium-
        independent interface (MII) or a reduced medium-independent interface (RMII). The
        STM32F207xx requires an external physical interface device (PHY) to connect to the
        physical LAN bus (twisted-pair, fiber, etc.). the PHY is connected to the STM32F207xx MII
        port using 17 signals for MII or 9 signals for RMII, and can be clocked using the 25 MHz
        (MII) or 50 MHz (RMII) output from the STM32F207xx.

        The STM32F207xx includes the following features:
         Supports 10 and 100 Mbit/s rates
         Dedicated DMA controller allowing high-speed transfers between the dedicated SRAM

              and the descriptors (see the STM32F20x and STM32F21x reference manual for
              details)
         Tagged MAC frame support (VLAN support)
         Half-duplex (CSMA/CD) and full-duplex operation
         MAC control sublayer (control frames) support
         32-bit CRC generation and removal
         Several address filtering modes for physical and multicast address (multicast and group
              addresses)
         32-bit status code for each transmitted or received frame
         Internal FIFOs to buffer transmit and receive frames. The transmit FIFO and the receive
              FIFO are both 2 Kbytes, that is 4 Kbytes in total
         Supports hardware PTP (precision time protocol) in accordance with IEEE 1588 2008
              (PTP V2) with the time stamp comparator connected to the TIM2 input
         Triggers interrupt when system time becomes greater than target time

                          Doc ID 15818 Rev 7  29/163
Description                      STM32F205xx, STM32F207xx

2.2.32       Controller area network (CAN)
2.2.33
             The two CANs are compliant with the 2.0A and B (active) specifications with a bitrate up to 1
2.2.34       Mbit/s. They can receive and transmit standard frames with 11-bit identifiers as well as
             extended frames with 29-bit identifiers. Each CAN has three transmit mailboxes, two receive
             FIFOS with 3 stages and 28 shared scalable filter banks (all of them can be used even if one
             CAN is used). The 256 bytes of SRAM which are allocated for each CAN are not shared
             with any other peripheral.

             Universal serial bus on-the-go full-speed (OTG_FS)

             The STM32F205xx and STM32F207xx embed an USB OTG full-speed device/host/OTG
             peripheral with integrated transceivers. The USB OTG FS peripheral is compliant with the
             USB 2.0 specification and with the OTG 1.0 specification. It has software-configurable
             endpoint setting and supports suspend/resume. The USB OTG full-speed controller
             requires a dedicated 48 MHz clock that is generated by a PLL connected to the HSE
             oscillator. The major features are:
              Combined Rx and Tx FIFO size of 320 35 bits with dynamic FIFO sizing
              Supports the session request protocol (SRP) and host negotiation protocol (HNP)
              4 bidirectional endpoints
              8 host channels with periodic OUT support
              HNP/SNP/IP inside (no need for any external resistor)
              For OTG/Host modes, a power switch is needed in case bus-powered devices are

                   connected
              Internal FS OTG PHY support
              External FS OTG PHY support through an I2C connection

             Universal serial bus on-the-go high-speed (OTG_HS)

             The STM32F205xx and STM32F207xx devices embed a USB OTG high-speed (up to
             480 Mb/s) device/host/OTG peripheral. The USB OTG HS supports both full-speed and
             high-speed operations. It integrates the transceivers for full-speed operation (12 MB/s) and
             features a UTMI low-pin interface (ULPI) for high-speed operation (480 MB/s). When using
             the USB OTG HS in HS mode, an external PHY device connected to the ULPI is required.

             The USB OTG HS peripheral is compliant with the USB 2.0 specification and with the OTG
             1.0 specification. It has software-configurable endpoint setting and supports

30/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Description

2.2.35  suspend/resume. The USB OTG full-speed controller requires a dedicated 48 MHz clock
2.2.36  that is generated by a PLL connected to the HSE oscillator. The major features are:
2.2.37   Combined Rx and Tx FIFO size of 1024 35 bits with dynamic FIFO sizing
         Supports the session request protocol (SRP) and host negotiation protocol (HNP)
         6 bidirectional endpoints
         12 host channels with periodic OUT support
         Internal FS OTG PHY support
         External FS OTG PHY support through an I2C connection
         External HS or HS OTG operation supporting ULPI in SDR mode. The OTG PHY is

              connected to the microcontroller ULPI port through 12 signals. It can be clocked using
              the 60 MHz output.
         Internal USB DMA
         HNP/SNP/IP inside (no need for any external resistor)
         For OTG/Host modes, a power switch is needed in case bus-powered devices are
              connected

        Audio PLL (PLLI2S)

        The devices feature an additional dedicated PLL for audio I2S application. It allows to
        achieve error-free I2S sampling clock accuracy without compromising on the CPU
        performance, while using USB peripherals.
        The PLLI2S configuration can be modified to manage an I2S sample rate change without
        disabling the main PLL (PLL) used for CPU, USB and Ethernet interfaces.

        The audio PLL can be programmed with very low error to obtain sampling rates ranging
        from 8 kHz to 192 kHz.

        In addition to the audio PLL, a master clock input pin can be used to synchronize the I2S
        flow with an external PLL (or Codec output).

        Digital camera interface (DCMI)

        The camera interface is not available in STM32F205xx devices.

        STM32F207xx products embed a camera interface that can connect with camera modules
        and CMOS sensors through an 8-bit to 14-bit parallel interface, to receive video data. The
        camera interface can sustain up to 27 Mbyte/s at 27 MHz or 48 Mbyte/s at 48 MHz. It
        features:
         Programmable polarity for the input pixel clock and synchronization signals
         Parallel data communication can be 8-, 10-, 12- or 14-bit
         Supports 8-bit progressive video monochrome or raw Bayer format, YCbCr 4:2:2

              progressive video, RGB 565 progressive video or compressed data (like JPEG)
         Supports continuous mode or snapshot (a single frame) mode
         Capability to automatically crop the image

        GPIOs (general-purpose inputs/outputs)

        Each of the GPIO pins can be configured by software as output (push-pull or open-drain,
        with or without pull-up or pull-down), as input (floating, with or without pull-up or pull-down)
        or as peripheral alternate function. Most of the GPIO pins are shared with digital or analog

                          Doc ID 15818 Rev 7  31/163
Description                      STM32F205xx, STM32F207xx

2.2.38       alternate functions. All GPIOs are high-current-capable and have speed selection to better
2.2.39       manage internal noise, power consumption and electromagnetic emission.
2.2.40
             The I/O alternate function configuration can be locked if needed by following a specific
             sequence in order to avoid spurious writing to the I/Os registers.

             To provide fast I/O handling, the GPIOs are on the fast AHB1 bus with a clock up to
             120 MHz that leads to a maximum I/O toggling speed of 60 MHz.

             ADCs (analog-to-digital converters)

             Three 12-bit analog-to-digital converters are embedded and each ADC shares up to 16
             external channels, performing conversions in the single-shot or scan mode. In scan mode,
             automatic conversion is performed on a selected group of analog inputs.

             Additional logic functions embedded in the ADC interface allow:
              Simultaneous sample and hold
              Interleaved sample and hold

             The ADC can be served by the DMA controller. An analog watchdog feature allows very
             precise monitoring of the converted voltage of one, some or all selected channels. An
             interrupt is generated when the converted voltage is outside the programmed thresholds.

             The events generated by the timers TIM1, TIM2, TIM3, TIM4, TIM5 and TIM8 can be
             internally connected to the ADC start trigger and injection trigger, respectively, to allow the
             application to synchronize A/D conversion and timers.

             DAC (digital-to-analog converter)

             The two 12-bit buffered DAC channels can be used to convert two digital signals into two
             analog voltage signal outputs. The design structure is composed of integrated resistor
             strings and an amplifier in inverting configuration.

             This dual digital Interface supports the following features:
              two DAC converters: one for each output channel
              8-bit or 12-bit monotonic output
              left or right data alignment in 12-bit mode
              synchronized update capability
              noise-wave generation
              triangular-wave generation
              dual DAC channel independent or simultaneous conversions
              DMA capability for each channel
              external triggers for conversion
              input voltage reference VREF+
             Eight DAC trigger inputs are used in the device. The DAC channels are triggered through
             the timer update outputs that are also connected to different DMA streams.

             Temperature sensor

             The temperature sensor has to generate a voltage that varies linearly with temperature. The
             conversion range is between 1.8 and 3.6 V. The temperature sensor is internally connected

32/163       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Description

2.2.41  to the ADC1_IN16 input channel which is used to convert the sensor output voltage into a
2.2.42  digital value.

        As the offset of the temperature sensor varies from chip to chip due to process variation, the
        internal temperature sensor is mainly suitable for applications that detect temperature
        changes instead of absolute temperatures. If an accurate temperature reading is needed,
        then an external temperature sensor part should be used.

        Serial wire JTAG debug port (SWJ-DP)

        The ARM SWJ-DP interface is embedded, and is a combined JTAG and serial wire debug
        port that enables either a serial wire debug or a JTAG probe to be connected to the target.
        The JTAG TMS and TCK pins are shared with SWDIO and SWCLK, respectively, and a
        specific sequence on the TMS pin is used to switch between JTAG-DP and SW-DP.

        Embedded Trace MacrocellTM

        The ARM Embedded Trace Macrocell provides a greater visibility of the instruction and data
        flow inside the CPU core by streaming compressed data at a very high rate from the
        STM32F20x through a small number of ETM pins to an external hardware trace port
        analyzer (TPA) device. The TPA is connected to a host computer using USB, Ethernet, or
        any other high-speed channel. Real-time instruction and data flow activity can be recorded
        and then formatted for display on the host computer that runs the debugger software. TPA
        hardware is commercially available from common development tool vendors.

        The Embedded Trace Macrocell operates with third party debugger software tools.

                          Doc ID 15818 Rev 7  33/163
Pinouts and pin description                                                 STM32F205xx, STM32F207xx

3       Pinouts and pin description

        Figure 8. STM32F20x LQFP64 pinout

                                                      6$$?
                                                         633?
                                                             0"
                                                                0"
                                                                    "//4
                                                                       0"
                                                                           0"
                                                                              0"
                                                                                  0"
                                                                                     0"
                                                                                         0$
                                                                                            0#
                                                                                                0#
                                                                                                   0#
                                                                                                       0!
                                                                                                           0!

                                            6"!4     64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49             6$$?
                                                                                                                 6#!0?
                              0#
24#?!&           1                             48                               0!
                            0#
/3#?).                                                                            0!
                         0#
/3#?/54               2                             47                               0!
                                                                                                                 0!
                                0(
/3#?).         3                             46                               0!
                                                                                                                 0!
                              0(
/3#?/54          4                             45                               0#
                                           .234                                                                  0#
                                             0#   5                             44                               0#
                                             0#                                                                  0#
                                             0#   6                             43                               0"
                                             0#                                                                  0"
                                           633!   7                             42                               0"
                                           6$$!                                                                  0"
                                                  8           ,1&0              41
                                    0!
7+50       9
                                              0!                                40
                                              0!
                                                  10                            39

                                                  11                            38

                                                  12                            37

                                                  13                            36

                                                  14                            35

                                                  15                            34

                                                  16                            33

                                                     17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                                      0!
                                                         633?
                                                             6$$?

                                                                0!
                                                                    0!
                                                                       0!
                                                                           0!
                                                                              0#
                                                                                  0#
                                                                                     0"
                                                                                         0"
                                                                                            0"
                                                                                                0"
                                                                                                   0"
                                                                                                       6#!0?
                                                                                                           6$$?

                                                                                                                              AIB

        Figure 9. STM32F20x WLCSP64+2 ballout

                                                                                                                        

                      !      0!  0!                  0#   0"  0"      0"    0"                                   6$$?   6"!4

                      "  633?    0!                  0#   0"  0"      "//4  0"                                   0#     0#

                      #      0!  6#!0? 0#                                   0$ )22/&& 0#

                      $      0#  0!                  0!                     0# 633? 6$$?

                      %  6$$?    0!                   0!                      0!                                 .234     0(
                                                                            62%&                                  0#    /3#?).
                      &  633?    0#                  0#
                                                                              0!                                          0(
                                                                                                                       /3#?/54

                      '      0"  0#                  0#                                                          0#     0#

                      (      0"  0"                  0"   0#  0!      0! 2%'/&& 0!                                     633?

                      *      0"  0"  6#!0? 0"                 0"      0"    0!                                   0!     0!

                                                                                                                                   AIB

        1. Top view.

34/163                                            Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                    Pinouts and pin description
                 Figure 10. STM32F20x LQFP100 pinout

                           6$$?
                              2&5
                                  0%
                                     0%
                                         0"
                                            0"
                                                "//4
                                                   0"
                                                       0"
                                                          0"
                                                              0"
                                                                 0"
                                                                     0$
                                                                        0$
                                                                            0$
                                                                                0$
                                                                                   0$
                                                                                       0$
                                                                                          0$
                                                                                              0$
                                                                                                 0#
                                                                                                     0#
                                                                                                        0#
                                                                                                            0!
                                                                                                               0!

                    0%                                ,1&0   6$$?
                    0%                                       633?
                    0%                                       6#!0?
                    0%                                       0!  
                    0%                                       0!  
                   6"!4                                      0!  
    0#
24#?!&                                                0!  
   0#
/3#?).                                                 0!  
0#
/3#?/54                                                   0!  
                 633?                                        0#
                6$$?                                         0#
       0(
/3#?).                                             0#
    0(
/3#?/54                                               0#
                  .234                                       0$
                    0#                                       0$
                    0#                                       0$
                    0#                                       0$
                    0#                                       0$
               6$$?                                          0$
                  633!                                       0$
                62%&                                         0$
                  6$$!                                       0"
           0!
7+50                                           0"
                     0!                                      0"
                     0!                                      0"

                          0!
                             633?
                                 6$$?

                                    0!
                                        0!
                                           0!
                                               0!
                                                  0#
                                                      0#
                                                         0"
                                                             0"
                                                                0"
                                                                    0%
                                                                       0%
                                                                           0%
                                                                               0%
                                                                                  0%
                                                                                      0%
                                                                                         0%
                                                                                             0%
                                                                                                0%
                                                                                                    0"
                                                                                                       0"
                                                                                                           6#!0?
                                                                                                              6$$?

                                                                                                                     AID

1. RFU means "reserved for future use". This pin can be tied to VDD,VSS or left unconnected.

                          Doc ID 15818 Rev 7                                                                         35/163
Pinouts and pin description                   STM32F205xx, STM32F207xx
Figure 11. STM32F20x LQFP144 pinout

         6$$?
             2&5
                 0%
                     0%
                        0"
                            0"
                               "//4
                                   0"
                                      0"
                                          0"
                                              0"
                                                 0"
                                                     0'
                                                        6$$?
                                                            633?
                                                                0'
                                                                   0'
                                                                       0'
                                                                          0'
                                                                              0'
                                                                                  0'
                                                                                     0$
                                                                                         0$
                                                                                            6$$?
                                                                                                633?
                                                                                                    0$
                                                                                                       0$
                                                                                                           0$
                                                                                                              0$
                                                                                                                  0$
                                                                                                                     0$
                                                                                                                         0#
                                                                                                                             0#
                                                                                                                                0#
                                                                                                                                    0!
                                                                                                                                       0!

                    0%                                                                         6$$?
                    0%                                                                         633?
                    0%                                                                         6#!0?
                    0%                                                                         0!
                    0%
                  6"!4                                                                         0!
    0#
24#?!&
   0#
/3#?).                                                                                   0!
0#
/3#?/54
                    0&                                                                         0!
                    0&
                    0&                                                                         0!
                    0&
                    0&                                                                         0!
                    0&
                  633?                                                                                                                                         0#
                  6$$?
                    0&                                                                                                                                         0#
                    0&
                    0&                                                                                                                                         0#

                    0&                                                                                                                                         0#

                   0&                                                                                                                                           6$$?
        0(
/3#?).                                                                                                                                               633?

    0(
/3#?/54                                                                                                                                                 0'
                  .234
                    0#                                                                                                                                         0'
                    0#
                    0#               ,1&0                                                                                                                      0'
                    0#
                6$$?                                                                                                                                           0'
                   633!                                                                                                                                        0'
                  62%&                                                                                                                                         0'
                   6$$!                                                                                                                                        0'
                                                                                                                                                               0$
          0!
7+50                                                                                                                                             0$
                    0!                                                                                                                                         6$$?
                    0!                                                                                                                                         633?
                                                                                                                                                               0$

                                                                                                                                                               0$

                                                                                                                                                               0$

                                                                                                                                                               0$

                                                                                                                                                               0$

                                                                                                                                                               0$

                                                                                                                                                               0"

                                                                                                                                                               0"

                                                                                                                                                               0"

                                                                                                                                                               0"

                          0!  
                             633?
                                 6$$?

                                    0!  
                                        0!  
                                            0!  
                                               0!  
                                                   0#
                                                      0#
                                                          0"
                                                              0"
                                                                 0"
                                                                     0&
                                                                        0&
                                                                            633?
                                                                                6$$?
                                                                                   0&
                                                                                       0&
                                                                                          0&
                                                                                              0'
                                                                                                  0'
                                                                                                     0%
                                                                                                         0%
                                                                                                            0%
                                                                                                                633?
                                                                                                                   6$$?
                                                                                                                       0%
                                                                                                                           0%
                                                                                                                              0%
                                                                                                                                  0%
                                                                                                                                     0%
                                                                                                                                         0%
                                                                                                                                             0"
                                                                                                                                                0"
                                                                                                                                                    6#!0?
                                                                                                                                                       6$$?

                                                                                                                                                                AID

1. RFU means "reserved for future use". This pin can be tied to VDD,VSS or left unconnected.

36/163                    Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                      Pinouts and pin description
Figure 12. STM32F20x LQFP176 pinout

                           0)
                              0)
                                  0)
                                     0)
                                        6$$?
                                            2&5
                                                0%
                                                    0%
                                                       0"
                                                           0"
                                                              "//4
                                                                  0"
                                                                      0"
                                                                         0"
                                                                             0"
                                                                                0"
                                                                                    0'
                                                                                       6$$?
                                                                                           633?
                                                                                               0'
                                                                                                  0'
                                                                                                      0'
                                                                                                          0'
                                                                                                             0'
                                                                                                                 0'
                                                                                                                     0$
                                                                                                                        0$
                                                                                                                           6$$?
                                                                                                                               633?
                                                                                                                                   0$
                                                                                                                                       0$
                                                                                                                                          0$
                                                                                                                                              0$
                                                                                                                                                 0$
                                                                                                                                                     0$
                                                                                                                                                        0#
                                                                                                                                                            0#
                                                                                                                                                               0#
                                                                                                                                                                   0!
                                                                                                                                                                      0!
                                                                                                                                                                          6$$?
                                                                                                                                                                             633?
                                                                                                                                                                                 0)
                                                                                                                                                                                     0)

                    0%                                                                         0)
                    0%
                    0%                                                                         0)
                    0%
                                                                                               0(
                    0%
                                                                                               0(
                  6"!4
                                                                                               0(
      0)
24#?!&
                                                                                               6$$?
   0#
24#?!&                                                                                   633?
                                                                                               6#!0?
   0#
/3#?).                                                                                   0!

0#
/3#?/54                                                                                     0!

                     0)                                                                        0!

                    0)                                                                         0!

                    0)                                                                         0!
                 633?
                6$$?                                                                           0!

                    0&                                                                         0#

                    0&                                                                         0#
                                                                                               0#
                    0&                                                                         0#
                                                                                               6$$?
                    0&                                                                        
                                     ,1&0                                                                                                                                                 633?
                    0&                                                                                                                                                                    0'

                    0&                                                                         0'
                  633?                                                                         0'
                  6$$?                                                                         0'
                                                                                               0'
                    0&
                    0&                                                                                                                                                                    0'
                    0&
                    0&                                                                                                                                                                    0'
                   0&
        0(
/3#?).                                                                                                                                                                         0$
    0(
/3#?/54
                  .234                                                                                                                                                                    0$
                    0#
                    0#                                                                                                                                                                    6$$?
                    0#                                                                                                                                                                    633?
                    0#                                                                                                                                                                    0$
                6$$?
                   633!                                                                                                                                                                   0$
                  62%&                                                                                                                                                                     0$
                   6$$!
          0!
7+50                                                                                                                                                                          0$

                    0!                                                                                                                                                                     0$
                    0!
                    0(                                                                                                                                                                     0$
                                                                                                                                                                                           0"
                    0(                                                                                                                                                                     0"
                                                                                                                                                                                           0"
                                                                                                                                                                                           0"
                                                                                                                                                                                           6$$?
                                                                                                                                                                                           633?

                                                                                                                                                                                           0(

                          0(
                             0(
                                 0!
                                    633?
                                        6$$?
                                            0!
                                               0!
                                                   0!
                                                       0!
                                                          0#
                                                              0#
                                                                 0"
                                                                     0"
                                                                         0"
                                                                            0&
                                                                                0&
                                                                                   633?
                                                                                       6$$?
                                                                                           0&
                                                                                              0&
                                                                                                  0&
                                                                                                     0'
                                                                                                         0'
                                                                                                             0%
                                                                                                                0%
                                                                                                                    0%
                                                                                                                       633?
                                                                                                                           6$$?
                                                                                                                              0%
                                                                                                                                  0%
                                                                                                                                      0%
                                                                                                                                         0%
                                                                                                                                             0%
                                                                                                                                                0%
                                                                                                                                                    0"
                                                                                                                                                        0"
                                                                                                                                                            6#!0?
                                                                                                                                                               6$$?
                                                                                                                                                                   0(
                                                                                                                                                                       0(
                                                                                                                                                                          0(
                                                                                                                                                                              0(
                                                                                                                                                                                 0(
                                                                                                                                                                                     0(

                                                                                                                                                                                          AID

1. RFU means "reserved for future use". This pin can be tied to VDD,VSS or left unconnected.

                          Doc ID 15818 Rev 7                                                                                                                                              37/163
Pinouts and pin description                                                                                     STM32F205xx, STM32F207xx

Figure 13. STM32F20x UFBGA176 ballout

        1          2       3       4     5        6     7                               8  9        10    11    12    13       14   15

A       PE3        PE2     PE1     PE0   PB8      PB5   PG14 PG13                          PB4      PB3   PD7   PC12  PA15  PA14    PA13

B       PE4        PE5     PE6     PB9   PB7      PB6   PG15 PG12 PG11 PG10                               PD6   PD0   PC11  PC10    PA12

C       VBAT       PI7     PI6     PI5   VDD_3 RFU VDD_11 VDD_10 VDD_15 PG9                               PD5   PD1   PI3      PI2  PA11

D       PC13-        PI8-  PI9     PI4   VSS BOOT0 VSS_11 VSS_10 VSS_15 PD4                               PD3   PD2   PH15     PI1  PA10
        TAMP1      TAMP2

E          PC14-   PF0     PI10    PI11                                                                         PH13  PH14     PI0  PA9
        OSC32_IN

F         PC15-    VSS_13  VDD_13  PH2            VSS   VSS   VSS                          VSS      VSS         VSS_2 VCAP2 PC9     PA8
                                                  VSS   VSS   VSS                          VSS      VSS
        OSC32_OUT                                 VSS   VSS   VSS                          VSS      VSS
                                                  VSS   VSS   VSS                          VSS      VSS
G         PH0-     VSS_5   VDD_5   PH3                                                                          VSS_9 VDD_2 PC8     PC7
        OSC_IN

H          PH1-    PF2     PF1     PH4                                                                          VSS_14 VDD_9 PG8    PC6
        OSC_OUT

J       NRST       PF3     PF4     PH5                                                                          VDD_14 VDD_8 PG7    PG6

K       PF7        PF6     PF5 VDD_4              VSS   VSS   VSS                          VSS      VSS         PH12  PG5   PG4     PG3
                                                                                                                PH11  PH10  PD15    PG2
L       PF10       PF9     PF8 REGOFF

M       VSSA       PC0     PC1     PC2   PC3      PB2   PG1 VSS_6 VSS_7 VCAP1 PH6                               PH8   PH9   PD14    PD13

N       VREF-      PA1      PA0-   PA4   PC4      PF13  PG0 VDD_6 VDD_7 VDD_1 PE13                              PH7   PD12  PD11    PD10
                           WKUP

P       VREF+      PA2     PA6     PA5   PC5      PF12  PF15  PE8                          PE9      PE11  PE14  PB12  PB13     PD9  PD8

R       VDDA       PA3     PA7     PB1   PB0      PF11  PF14  PE7                          PE10     PE12  PE15  PB10  PB11  PB14    PB15

                                                                                                                                        AIB

1. RFU means "reserved for future use". This pin can be tied to VDD,VSS or left unconnected.
2. Top view.

Table 5. STM32F20x pin and ball definitions
               Pins

                                             Pin name
LQFP64                                                                                         Main       Alternate functions         Other
      WLCSP64+2                                                                            function(3)                              functions

            LQFP100                                                                        (after reset)
                  LQFP144
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

- - 1 1 1 A2                               PE2          I/O FT PE2                                        TRACECLK/ FSMC_A23 /
- - 2 2 2 A1                               PE3          I/O FT PE3                                              ETH_MII_TXD3
- - 3 3 3 B1                               PE4          I/O FT PE4
                                                                                                            TRACED0/FSMC_A19
- - 4 4 4 B2                               PE5          I/O FT PE5                                         TRACED1/FSMC_A20 /

- - 5 5 5 B3                               PE6          I/O FT PE6                                                  DCMI_D4
1 A9 6 6 6 C1                              VBAT                                                           TRACED2 / FSMC_A21 /
- - - - 7 D2                              PI8(4)         S                                   VBAT
2 B8 7 7 8 D1                            PC13(4)        I/O FT                              PI8(5)          TIM9_CH1 / DCMI_D6
                                                        I/O FT                             PC13(5)        TRACED3 / FSMC_A22 /

                                                                                                            TIM9_CH2 / DCMI_D7

                                                                                                                                                 RTC_AF2
                                                                                                                                                 RTC_AF1

38/163                                                  Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                               Pinouts and pin description

Table 5. STM32F20x pin and ball definitions (continued)

Pins
LQFP64
      WLCSP64+2    Pin name                                                                 Main       Alternate functions    Other
                                                                                        function(3)                         functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

3 B9 8  8 9 E1 PC14(4)-OSC32_IN(6) I/O FT                                               PC14(5)                              OSC32_IN
4 C9 9                                                                                  PC15(5)                             OSC32_OUT
        9 10 F1        PC15(4)-    I/O FT
                   OSC32_OUT(6)                                                            PI9
                                                                                          PI10
- - - - 11 D3             PI9      I/O FT                                                 PI11               CAN1_RX
                                                                                        VSS_13          ETH_MII_RX_ER
- - - - 12 E3             PI10     I/O FT                                               VDD_13         OTG_HS_ULPI_DIR
                                                                                          PF0
- - - - 13 E4             PI11     I/O FT                                                 PF1
                                                                                          PF2
- - - - 14 F2             VSS_13    S                                                     PF3           FSMC_A0 / I2C2_SDA
- - - - 15 F3             VDD_13    S                                                     PF4           FSMC_A1 / I2C2_SCL
- - - 10 16 E2                     I/O FT                                                 PF5          FSMC_A2 / I2C2_SMBA
                            PF0                                                          VSS_5
                                                                                         VDD_5                  FSMC_A3
- - - 11 17 H3            PF1      I/O FT                                                 PF6                   FSMC_A4
                                                                                                                FSMC_A5
- - - 12 18 H2             PF2     I/O FT                                                 PF7                                ADC3_IN9
- - - 13 19 J2            PF3(6)   I/O FT                                                                                   ADC3_IN14
- - - 14 20 J3            PF4(6)   I/O FT                                                 PF8                               ADC3_IN15
- - - 15 21 K3            PF5(6)   I/O FT
                                                                                          PF9
- H9 10 16 22 G2          VSS_5    S                                                     PF10
                                                                                          PH0
- - 11 17 23 G3           VDD_5    S                                                      PH1
                                                                                         NRST
- - - 18 24 K2            PF6(6)   I/O FT                                                               TIM10_CH1 /         ADC3_IN4
                                                                                          PC0          FSMC_NIORD

- - - 19 25 K1            PF7(6)   I/O FT                                                 PC1          TIM11_CH1/FSMC_NREG ADC3_IN5

- - - 20 26 L3            PF8(6)   I/O FT                                                 PC2           TIM13_CH1 /         ADC3_IN6
                                                                                                       FSMC_NIOWR

- - - 21 27 L2             PF9(6)  I/O FT                                                              TIM14_CH1 / FSMC_CD ADC3_IN7
- - - 22 28 L1            PF10(6)  I/O FT
5 E9 12 23 29 G1    PH0(6)-OSC_IN  I/O FT                                                              FSMC_INTR            ADC3_IN8
6 F9 13 24 30 H1   PH1(6)-OSC_OUT  I/O FT
7 E8 14 25 31 J1                                                                                                            OSC_IN

                                                                                                                            OSC_OUT

                          NRST     I/O

8 G9 15 26 32 M2          PC0(6)   I/O FT                                                              OTG_HS_ULPI_STP      ADC123_
                                                                                                                               IN10
9 F8 16 27 33 M3          PC1(6)   I/O FT                                                                     ETH_MDC
                                                                                                                            ADC123_
10 D7 17 28 34 M4         PC2(6)   I/O FT                                                                   SPI2_MISO /        IN11
                                                                                                       OTG_HS_ULPI_DIR /
                                                                                                                            ADC123_
                                                                                                          ETH_MII_TXD2         IN12

                                  Doc ID 15818 Rev 7                                                                        39/163
Pinouts and pin description                                                                            STM32F205xx, STM32F207xx

Table 5. STM32F20x pin and ball definitions (continued)

        Pins
LQFP64
      WLCSP64+2              Pin name                                                       Main       Alternate functions      Other
                                                                                        function(3)                           functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

11 G8 18 29 35 M5        PC3(6)        I/O FT PC3                                                      SPI2_MOSI / I2S2_SD /  ADC123_
                         VDD_12                                                                         OTG_HS_ULPI_NXT /        IN13
- - 19 30 36 -           VSSA
12 - 20 31 37 M1          VREF-                                                                           ETH_MII_TX_CLK
- - - - - N1            VREF+
- F7 21 32 38 P1         VDDA         S                                                VDD_12
13 - 22 33 39 R1   PA0(7)-WKUP(6)
                                       S                                                VSSA
14 E7 23 34 40 N3        PA1(6)
                                       S                                                VREF-
                         PA2(6)
                           PH2         S                                                VREF+
                           PH3
                           PH4         S                                                VDDA
                           PH5
                                                                                                       USART2_CTS/ UART4_TX/
                         PA3(6)
                                       I/O FT                                           PA0-WKUP       ETH_MII_CRS /          ADC123_IN0/
                          VSS_4
                       REGOFF                                                                          TIM2_CH1_ETR/          WKUP

                         VDD_4                                                                         TIM5_CH1 / TIM8_ETR
                         PA4(6)
15 H8 24 35 41 N2                      I/O FT PA1                                                           USART2_RTS /      ADC123_IN1
                                                                                                              UART4_RX/

                                                                                                       ETH_RMII_REF_CLK /
                                                                                                         ETH_MII_RX_CLK /

                                                                                                       TIM5_CH2 / TIM2_CH2

16 J9 25 36 42 P2                      I/O FT PA2                                                      USART2_TX/TIM5_CH3 /
                                                                                                       TIM9_CH1 / TIM2_CH3 / ADC123_IN2
- - - - 43 F4
- - - - 44 G4                                                                                                  ETH_MDIO
- - - - 45 H4
- - - - 46 J4                         I/O FT PH2                                                      ETH_MII_CRS

                                       I/O FT PH3                                                      ETH_MII_COL

                                       I/O FT PH4                                                            I2C2_SCL /
                                                                                                       OTG_HS_ULPI_NXT

                                       I/O FT PH5                                                      I2C2_SDA

17 G7 26 37 47 R2                      I/O FT PA3                                                      USART2_RX/TIM5_CH4 /   ADC123_IN3
                                                                                                       TIM9_CH2 / TIM2_CH4 /

                                                                                                          OTG_HS_ULPI_D0 /
                                                                                                              ETH_MII_COL

18 F1 27 38 48 -                       S                                                VSS_4

H7            L4                       I/O                                              REGOFF

19 E1 28 39 49 K4                      S                                                VDD_4

20 J8 29 40 50 N4                      I/O TT PA4                                                      SPI1_NSS / SPI3_NSS /  ADC12_IN4
                                                                                                              USART2_CK /     /DAC1_OUT
                                                                                                             DCMI_HSYNC /

                                                                                                       OTG_HS_SOF/ I2S3_WS

40/163                                 Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                               Pinouts and pin description

Table 5. STM32F20x pin and ball definitions (continued)

Pins
LQFP64
      WLCSP64+2    Pin name                                                                 Main       Alternate functions       Other
                                                                                        function(3)                            functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

21 H6 30 41 51 P4         PA5(6)  I/O TT PA5                                                                  SPI1_SCK/        ADC12_IN5
                                                                                                       OTG_HS_ULPI_CK / /      /DAC2_OUT
22 H5 31 42 52 P3         PA6(6)
                                                                                                          TIM2_CH1_ETR/
23 J7 32 43 53 R3         PA7(6)                                                                              TIM8_CHIN

24 H4 33 44 54 N5         PC4(6)                                                                       SPI1_MISO /
25 G3 34 45 55 P5         PC5(6)
                                  I/O FT                                                PA6             TIM8_BKIN/TIM13_CH1 /  ADC12_IN6
26 J6 35 46 56 R5         PB0(6)                                                                       DCMI_PIXCLK / TIM3_CH1

27 J5 36 47 57 R4         PB1(6)                                                                       / TIM1_BKIN

28 J4 37 48 58 M6          PB2                                                                         SPI1_MOSI/ TIM8_CH1N /
- - - 49 59 R6           PF11
- - - 50 60 P6           PF12                                                                         TIM14_CH1
- - - 51 61 M8           VSS_6
- - - 52 62 N8           VDD_6   I/O FT PA7                                                               TIM3_CH2/           ADC12_IN7
- - - 53 63 N6           PF13                                                                         ETH_MII_RX_DV /
- - - 54 64 R7           PF14
- - - 55 65 P7           PF15                                                                         TIM1_CH1N /
- - - 56 66 N7            PG0
- - - 57 67 M7            PG1                                                                         RMII_CRS_DV
- - 38 58 68 R8           PE7
- - 39 59 69 P8           PE8    I/O FT PC4                                                           ETH_RMII_RX_D0 /        ADC12_IN14
                                                                                                        ETH_MII_RX_D0

                                  I/O FT PC5                                                           ETH_RMII_RX_D1 /        ADC12_IN15
                                                                                                        ETH_MII_RX_D1

                                  I/O FT PB0                                                           TIM3_CH3 / TIM8_CH2N/   ADC12_IN8
                                                                                                          OTG_HS_ULPI_D1/
                                                                                                            ETH_MII_RXD2 /
                                                                                                                TIM1_CH2N

                                  I/O FT PB1                                                           TIM3_CH4 / TIM8_CH3N/   ADC12_IN9
                                                                                                          OTG_HS_ULPI_D2/
                                                                                                            ETH_MII_RXD3 /
                                                                                                             OTG_HS_INTN /
                                                                                                                TIM1_CH3N

                                  I/O FT PB2-BOOT1

                                  I/O FT PF11                                                          DCMI_12

                                  I/O FT PF12                                                          FSMC_A6

                                   S                                                    VSS_6          FSMC_A7
                                   S                                                    VDD_6
                                  I/O FT                                                PF13

                                  I/O FT PF14                                                          FSMC_A8

                                  I/O FT PF15                                                          FSMC_A9

                                  I/O FT PG0                                                           FSMC_A10

                                  I/O FT PG1                                                           FSMC_A11

                                  I/O FT PE7                                                           FSMC_D4/TIM1_ETR

                                  I/O FT PE8                                                           FSMC_D5/TIM1_CH1N

                                  Doc ID 15818 Rev 7                                                                           41/163
Pinouts and pin description                                                                            STM32F205xx, STM32F207xx

Table 5. STM32F20x pin and ball definitions (continued)

        Pins
LQFP64
      WLCSP64+2              Pin name                                                       Main       Alternate functions        Other
                                                                                        function(3)                             functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

- - 40 60 70 P9               PE9     I/O FT                                            PE9              FSMC_D6/TIM1_CH1
- - - 61 71 M9              VSS_7      S                                               VSS_7
- - - 62 72 N9              VDD_7      S                                               VDD_7            FSMC_D7/TIM1_CH2N
- - 41 63 73 R9              PE10     I/O FT                                            PE10             FSMC_D8/TIM1_CH2
- - 42 64 74 P10             PE11     I/O FT                                            PE11            FSMC_D9/TIM1_CH3N
- - 43 65 75 R10             PE12     I/O FT                                            PE12            FSMC_D10/TIM1_CH3
- - 44 66 76 N11             PE13     I/O FT                                            PE13            FSMC_D11/TIM1_CH4
- - 45 67 77 P11             PE14     I/O FT                                            PE14            FSMC_D12/TIM1_BKIN
- - 46 68 78 R11             PE15     I/O FT                                            PE15             SPI2_SCK/ I2S2_SCK/
                                                                                                       I2C2_SCL / USART3_TX /
29 H3 47 69 79 R12            PB10     I/O FT                                            PB10              OTG_HS_ULPI_D3 /

30 J2 48 70 80 R13            PB11     I/O FT                                            PB11               ETH_MII_RX_ER /
                                                                                                       OTG_HS_SCL / TIM2_CH3
31 J3 49 71 81 M10           VCAP_1     S                                               VCAP_1
32 - 50 72 82 N10            VDD_1      S                                               VDD_1           I2C2_SDA/USART3_RX/
- - - - 83 M11               PH6      I/O FT                                            PH6               OTG_HS_ULPI_D4 /
                                                                                                            ETH_RMII_TX_EN/
- - - - 84 N12               PH7      I/O FT                                            PH7                 ETH_MII_TX_EN /
- - - - 85 M12               PH8      I/O FT                                            PH8
- - - - 86 M13               PH9      I/O FT                                            PH9           OTG_HS_SDA / TIM2_CH4

- - - - 87 L13               PH10     I/O FT                                            PH10          I2C2_SMBA / TIM12_CH1 /
- - - - 88 L12               PH11     I/O FT                                            PH11                 ETH_MII_RXD2
- - - - 89 K12               PH12     I/O FT                                            PH12                    I2C3_SCL /
- - - - 90 H12              VSS_14     S                                               VSS_14                ETH_MII_RXD3
- - - - 91 J12              VDD_14     S                                               VDD_14
                                                                                                       I2C3_SDA / DCMI_HSYNC
                                                                                                       I2C3_SMBA / TIM12_CH2/

                                                                                                                  DCMI_D0
                                                                                                             TIM5_CH1_ETR /

                                                                                                                  DCMI_D1
                                                                                                          TIM5_CH2 / DCMI_D2
                                                                                                          TIM5_CH3 / DCMI_D3

42/163                                 Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                               Pinouts and pin description

Table 5. STM32F20x pin and ball definitions (continued)

Pins
LQFP64
      WLCSP64+2     Pin name                                                                Main       Alternate functions       Other
                                                                                        function(3)                            functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

33 J1 51 73 92 P12        PB12   I/O FT                                                 PB12              SPI2_NSS/I2S2_WS/
                                                                                                                I2C2_SMBA/
34 H2 52 74 93 P13        PB13   I/O FT                                                 PB13
                                                                                                       USART3_CK/ TIM1_BKIN /
35 H1 53 75 94 R14        PB14   I/O FT                                                 PB14                     CAN2_RX /

36 G1 54 76 95 R15        PB15   I/O FT                                                 PB15               OTG_HS_ULPI_D5/
                                                                                                            ETH_RMII_TXD0 /
- - 55 77 96 P15          PD8   I/O FT                                                  PD8                  ETH_MII_TXD0/
- - 56 78 97 P14          PD9   I/O FT                                                  PD9
- - 57 79 98 N15         PD10   I/O FT                                                 PD10                    OTG_HS_ID
- - 58 80 99 N14         PD11   I/O FT                                                 PD11
- - 59 81 100 N13        PD12   I/O FT                                                 PD12           SPI2_SCK / I2S2_SCK /   OTG_HS_
- - 60 82 101 M15        PD13   I/O FT                                                 PD13                 USART3_CTS/         VBUS
- - - 83 102 -           VSS_8   S                                                     VSS_8
- - - 84 103 J13         VDD_8   S                                                     VDD_8          TIM1_CH1N /CAN2_TX /
- - 61 85 104 M14        PD14   I/O FT                                                 PD14             OTG_HS_ULPI_D6 /
- - 62 86 105 L14        PD15   I/O FT                                                 PD15               ETH_RMII_TXD1 /
- - - 87 106 L15          PG2   I/O FT                                                  PG2                 ETH_MII_TXD1
- - - 88 107 K15          PG3   I/O FT                                                  PG3
- - - 89 108 K14          PG4   I/O FT                                                  PG4           SPI2_MISO/ TIM1_CH2N /
- - - 90 109 K13          PG5   I/O FT                                                  PG5           TIM12_CH1 / OTG_HS_DM
- - - 91 110 J15          PG6   I/O FT                                                  PG6
                                                                                                               USART3_RTS/
                                                                                                                 TIM8_CH2N

                                                                                                        SPI2_MOSI / I2S2_SD /
                                                                                                       TIM1_CH3N / TIM8_CH3N

                                                                                                               / TIM12_CH2 /
                                                                                                       OTG_HS_DP / RTC_50Hz

                                                                                                       FSMC_D13 / USART3_TX

                                                                                                       FSMC_D14 / USART3_RX

                                                                                                       FSMC_D15 / USART3_CK

                                                                                                       FSMC_A16/USART3_CTS

                                                                                                       FSMC_A17/TIM4_CH1 /
                                                                                                             USART3_RTS

                                                                                                       FSMC_A18/TIM4_CH2

                                                                                                       FSMC_D0/TIM4_CH3
                                                                                                       FSMC_D1/TIM4_CH4

                                                                                                              FSMC_A12
                                                                                                             FSMC_A13
                                                                                                             FSMC_A14
                                                                                                             FSMC_A15
                                                                                                             FSMC_INT2

                                 Doc ID 15818 Rev 7                                                                            43/163
Pinouts and pin description                                                                            STM32F205xx, STM32F207xx

Table 5. STM32F20x pin and ball definitions (continued)

        Pins
LQFP64
      WLCSP64+2              Pin name                                                       Main       Alternate functions        Other
                                                                                        function(3)                             functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

- - - 92 111 J14             PG7      I/O FT                                             PG7          FSMC_INT3 /USART6_CK
- - - 93 112 H14             PG8      I/O FT                                             PG8
- - - 94 113 G12            VSS_9      S                                                VSS_9                USART6_RTS /
- - - 95 114 H13            VDD_9      S                                                VDD_9                ETH_PPS_OUT
37 G2 63 96 115 H15           PC6      I/O FT                                             PC6
                                                                                                                 SPI2_MCK /     OTG_FS_
38 F2 64 97 116 G15           PC7      I/O FT                                             PC7             TIM8_CH1/SDIO_D6 /      VBUS

39 F3 65 98 117 G14           PC8      I/O FT                                             PC8                   USART6_TX /
                                                                                                           DCMI_D0/TIM3_CH1
40 D1 66 99 118 F14           PC9      I/O FT                                             PC9
                                                                                                                 SPI3_MCK /
41 E2 67 100 119 F15           PA8     I/O FT                                             PA8             TIM8_CH2/SDIO_D7 /
42 E3 68 101 120 E15           PA9     I/O FT
43 D3 69 102 121 D15          PA10     I/O FT                                             PA9                   USART6_RX /
44 D2 70 103 122 C15          PA11     I/O FT                                            PA10              DCMI_D1/TIM3_CH2
45 C1 71 104 123 B15          PA12     I/O FT                                            PA11
46 B2 72 105 124 A15          PA13     I/O FT                                            PA12              TIM8_CH3/SDIO_D0
47 C2 73 106 125 F13         VCAP_2     S                                               JTMS-          /TIM3_CH3/ USART6_CK /
- B1 74 107 126 F12         VSS_2      S                                               SWDIO
48 A8 75 108 127 G13         VDD_2      S                                               VCAP_2                     DCMI_D2
- - - - 128 E12              PH13     I/O FT                                            VSS_2
- - - - 129 E13              PH14     I/O FT                                            VDD_2           I2S2_CKIN/ I2S3_CKIN/
                                                                                         PH13                       MCO2 /
                                                                                         PH14
                                                                                                          TIM8_CH4/SDIO_D1 /
                                                                                                         /I2C3_SDA / DCMI_D3 /

                                                                                                                  TIM3_CH4

                                                                                                          MCO1 / USART1_CK/
                                                                                                          TIM1_CH1/ I2C3_SCL/

                                                                                                               OTG_FS_SOF

                                                                                                        USART1_TX/ TIM1_CH2 /
                                                                                                         I2C3_SMBA / DCMI_D0

                                                                                                        USART1_RX/ TIM1_CH3/
                                                                                                          OTG_FS_ID/DCMI_D1

                                                                                                       USART1_CTS / CAN1_RX /
                                                                                                        TIM1_CH4 / OTG_FS_DM

                                                                                                       USART1_RTS / CAN1_TX/
                                                                                                        TIM1_ETR/ OTG_FS_DP

                                                                                                       JTMS-SWDIO

                                                                                                       TIM8_CH1N / CAN1_TX
                                                                                                       TIM8_CH2N / DCMI_D4

44/163                                 Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                               Pinouts and pin description

Table 5. STM32F20x pin and ball definitions (continued)

Pins
LQFP64
      WLCSP64+2       Pin name                                                              Main       Alternate functions        Other
                                                                                        function(3)                             functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

- - - - 130 D13          PH15    I/O FT                                                 PH15           TIM8_CH3N / DCMI_D11
- - - - 131 E14            PI0   I/O FT                                                   PI0          TIM5_CH4 / SPI2_NSS /
- - - - 132 D14            PI1   I/O FT                                                                  I2S2_WS / DCMI_D13
- - - - 133 C14            PI2   I/O FT                                                   PI1           SPI2_SCK / I2S2_SCK /
- - - - 134 C13            PI3   I/O FT
- - - - 135 D9                    S                                                       PI2                    DCMI_D8
- - - - 136 C9           VSS_15   S                                                                    TIM8_CH4 /SPI2_MISO /
49 A1 76 109 137 A14      VDD_15  I/O FT                                                   PI3
                           PA14                                                         VSS_15                    DCMI_D9
50 A2 77 110 138 A13              I/O FT                                                VDD_15          TIM8_ETR / SPI2_MOSI /
                           PA15                                                          JTCK-
51 B3 78 111 139 B14              I/O FT                                                SWCLK             I2S2_SD / DCMI_D10
                           PC10
52 C3 79 112 140 B13              I/O FT                                                  JTDI                 JTCK-SWCLK
                           PC11
53 A3 80 113 141 A12              I/O FT                                                 PC10                JTDI/ SPI3_NSS/
- - 81 114 142 B12        PC12   I/O FT                                                               I2S3_WS/TIM2_CH1_ETR
- - 82 115 143 C12        PD0    I/O FT                                                 PC11
54 C7 83 116 144 D12       PD1    I/O FT                                                                         / SPI1_NSS
- - 84 117 145 D11        PD2    I/O FT                                                 PC12            SPI3_SCK / I2S3_SCK /
- - 85 118 146 D10        PD3    I/O FT                                                                 UART4_TX / SDIO_D2 /
- - 86 119 147 C11        PD4    I/O FT                                                  PD0           DCMI_D8 / USART3_TX
- - - 120 148 D8          PD5     S                                                      PD1           UART4_RX/ SPI3_MISO /
- - - 121 149 C8         VSS_10   S                                                      PD2
- - 87 122 150 B11       VDD_10  I/O FT                                                  PD3                     SDIO_D3 /
                           PD6                                                            PD4            DCMI_D4/USART3_RX
                                                                                          PD5             UART5_TX/SDIO_CK /
                                                                                        VSS_10          DCMI_D9 / SPI3_MOSI /
                                                                                        VDD_10           I2S3_SD / USART3_CK
                                                                                          PD6              FSMC_D2/CAN1_RX
                                                                                                          FSMC_D3 / CAN1_TX
                                                                                                          TIM3_ETR/UART5_RX
                                                                                                        SDIO_CMD / DCMI_D11
                                                                                                       FSMC_CLK/USART2_CTS
                                                                                                       FSMC_NOE/USART2_RTS
                                                                                                       FSMC_NWE/USART2_TX

                                                                                                       FSMC_NWAIT/USART2_R
                                                                                                                        X

                                  Doc ID 15818 Rev 7                                                                            45/163
Pinouts and pin description                                                                            STM32F205xx, STM32F207xx

Table 5. STM32F20x pin and ball definitions (continued)

        Pins
LQFP64
      WLCSP64+2              Pin name                                                       Main       Alternate functions        Other
                                                                                        function(3)                             functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

- - 88 123 151 A11            PD7     I/O FT                                           PD7            USART2_CK/FSMC_NE1/F
- - - 124 152 C10             PG9                                                                               SMC_NCE2
- - - 125 153 B10            PG10
- - - 126 154 B9             PG11     I/O FT PG9                                                             USART6_RX /
- - - 127 155 B8             PG12                                                                     FSMC_NE2/FSMC_NCE3

- - - 128 156 A8             PG13     I/O FT PG10                                                     FSMC_NCE4_1/
                                                                                                          FSMC_NE3
- - - 129 157 A7             PG14
- - - 130 158 D7            VSS_11    I/O FT PG11                                                     FSMC_NCE4_2 /
- - - 131 159 C7            VDD_11                                                                    ETH_MII_TX_EN
- - - 132 160 B7             PG15
55 A4 89 133 161 A10                   I/O FT PG12                                                     FSMC_NE4 /
56 B4 90 134 162 A9            PB3                                                                     USART6_RTS
                               PB4
57 A5 91 135 163 A6                    I/O FT                                           PG13                    FSMC_A24 /
                               PB5                                                                             USART6_CTS
58 B5 92 136 164 B6                                                                                    /ETH_MII_TXD0/ETH_RMII
                               PB6
59 A6 93 137 165 B5                                                                                                 _TXD0
60 B6 94 138 166 D6            PB7
                             BOOT0     I/O FT                                           PG14           FSMC_A25 / USART6_TX
                                                                                                       /ETH_MII_TXD1/ETH_RMII

                                                                                                                    _TXD1

                                       S                                                VSS_11         USART6_CTS / DCMI_D13
                                       S                                                VDD_11
                                       I/O FT                                           PG15

                                       I/O  FT                                              JTDO/        JTDO/ TRACESWO/
                                                                                        TRACESWO       SPI3_SCK / I2S3_SCK /
                                                                                                       TIM2_CH2 / SPI1_SCK

                                       I/O FT NJTRST                                                    NJTRST/ SPI3_MISO /
                                                                                                       TIM3_CH1 / SPI1_MISO

                                                                      I2C1_SMBA/ CAN2_RX /
                                                                         OTG_HS_ULPI_D7 /

                                       I/O FT PB5 ETH_PPS_OUT/TIM3_CH2
                                                                     / SPI1_MOSI/ SPI3_MOSI /
                                                                         DCMI_D10 / I2S3_SD

                                                                                                       I2C1_SCL/ TIM4_CH1 /

                                       I/O FT                                           PB6            CAN2_TX /OTG_FS_INTN

                                                                                                       / DCMI_D5/USART1_TX

                                                                                                       I2C1_SDA / FSMC_NL(8) /

                                       I/O FT PB7                                                      DCMI_VSYNC /

                                                                                                       USART1_RX/ TIM4_CH2

                                       I                                                BOOT0                                   VPP

46/163                                 Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                               Pinouts and pin description

Table 5. STM32F20x pin and ball definitions (continued)

Pins
LQFP64
      WLCSP64+2       Pin name                                                              Main       Alternate functions       Other
                                                                                        function(3)                            functions
            LQFP100
                  LQFP144                                                               (after reset)
                        LQFP176
                              UFBGA176

                                                                  Type(1)
                                                                        I / O Level(2)

                                                                                                       TIM4_CH3/SDIO_D4/

                                                                                                       TIM10_CH1 / DCMI_D6 /

61 B7 95 139 167 A5       PB8     I/O FT PB8                                                           OTG_FS_SCL/
62 A7 96 140 168 B4
                                                                                                       ETH_MII_TXD3 /

                                                                                                       I2C1_SCL/ CAN1_RX

                                                                                                       SPI2_NSS/ I2S2_WS/

                                                                                                       TIM4_CH4/ TIM11_CH1/

                          PB9     I/O FT                                                PB9            OTG_FS_SDA/ SDIO_D5 /

                                                                                                       DCMI_D7 / I2C1_SDA /

                                                                                                       CAN1_TX

- - 97 141 169 A4         PE0     I/O FT                                                PE0            TIM4_ETR / FSMC_NBL0 /
                                                                                                                  DCMI_D2

- - 98 142 170 A3         PE1     I/O FT PE1                                                           FSMC_NBL1 / DCMI_D3

- - - - - D5              VSS     S                                                      VSS
                                                                                        VSS_3
63 D8 - - - -             VSS_3   S

- - 99 143 171 C6         RFU(9)

64 D9 100 144 172 C5      VDD_3    S                                                    VDD_3          TIM8_BKIN / DCMI_D5
- - - - 173 D4            PI4    I/O FT                                                 PI4

- - - - 174 C4            PI5     I/O FT                                                PI5            TIM8_CH1 / DCMI_VSYNC

- - - - 175 C3            PI6     I/O FT                                                PI6            TIM8_CH2 / DCMI_D6

- - - - 176 C2            PI7     I/O FT                                                PI7            TIM8_CH3 / DCMI_D7

- C8 - - - -              IRROFF  I/O                                                   IRROFF

1. I = input, O = output, S = supply, HiZ = high impedance.

2. FT = 5 V tolerant; TT = 3.6 V tolerant.

3. Function availability depends on the chosen device.

4. PC13, PC14, PC15 and PI8 are supplied through the power switch. Since the switch only sinks a limited amount of current
     (3 mA), the use of GPIOs PC13 to PC15 and PI8 in output mode is limited: the speed should not exceed 2 MHz with a
     maximum load of 30 pF and these I/Os must not be used as a current source (e.g. to drive an LED).

5. Main function after the first backup domain power-up. Later on, it depends on the contents of the RTC registers even after
     reset (because these registers are not reset by the main reset). For details on how to manage these I/Os, refer to the RTC
     register description sections in the STM32F20x and STM32F21x reference manual, available from the STMicroelectronics
     website: www.st.com.

6. FT = 5 V tolerant except when in analog mode or oscillator mode (for PC14, PC15, PH0 and PH1).

7. If the device is delivered in an UFBGA176 package and if the REGOFF pin is set to VDD (Regulator OFF), then PA0 is used
     as an internal Reset (active low).

8. FSMC_NL pin is also named FSMC_NADV on memory devices.

9. RFU means "reserved for future use". This pin can be tied to VDD,VSS or left unconnected.

                                  Doc ID 15818 Rev 7                                                                           47/163
                    Table 6. Alternate function mapping                                                                                                                                                                                  STM32F205xx, STM32F207xx

                              AF0            AF1         AF2    AF3        AF4        AF5        AF6                  AF7         AF8       AF9          AF10            AF11               AF12        AF13
                              SYS                     TIM3/4/5                                                                                                                                          DCMI
                        Port               TIM1/2    TIM 5_CH1  TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3  USART1/2/3  UART4/5/  CAN1/CAN2/   OTG_FS/ OTG_HS  ETH                FSMC/SDIO/              AF014 AF15
                                          TIM2_CH1   TIM5_CH2                                                                     USART6    TIM12/13/14                                       OTG_FS
                    PA0-WKUP              TIM2_ETR   TIM5_CH3                                                                                                                                                                  EVENTOUT
                        PA1               TIM2_CH2              TIM8_ETR                                              USART2_CTS UART4_TX                                    ETH_MII_CRS                                       EVENTOUT
                        PA2                                     TIM9_CH1                                              USART2_RTS UART4_RX                                                                                      EVENTOUT
                                          TIM2_CH3                                                                     USART2_TX                                          ETH_MII _RX_CLK
                                                                                                                                                                         ETH_RMII _REF_CLK

                                                                                                                                                                               ETH_MDIO

                    PA3                   TIM2_CH4   TIM5_CH4   TIM9_CH2                                              USART2_RX                          OTG_HS_ULPI_D0 ETH _MII_COL                                EVENTOUT
                                                                                                                                                                                                                    EVENTOUT
                    PA4                                                               SPI1_NSS   SPI3_NSS             USART2_CK                                                             OTG_HS_SOF DCMI_HSYNC   EVENTOUT
                                                                                      SPI1_SCK   I2S3_WS                                                                                                            EVENTOUT
                                                                                                                                                                                                                    EVENTOUT
                    PA5                   TIM2_CH1              TIM8_CH1N                                                                                OTG_HS_ULPI_CK                                             EVENTOUT
                                          TIM2_ETR

                    PA6                   TIM1_BKIN  TIM3_CH1   TIM8_BKIN             SPI1_MISO                                             TIM13_CH1                                                   DCMI_PIXCK
                                                                                                                                            TIM14_CH1
                    PA7                   TIM1_CH1N  TIM3_CH2   TIM8_CH1N             SPI1_MOSI                                                                            ETH_MII _RX_DV
                                                                                                                                                                         ETH_RMII _CRS_DV

                    PA8       MCO1        TIM1_CH1                         I2C3_SCL                                   USART1_CK                          OTG_FS_SOF

                    PA9                   TIM1_CH2                         I2C3_SMBA                                  USART1_TX                                                                         DCMI_D0     EVENTOUT

Doc ID 15818 Rev 7  PA10                  TIM1_CH3                                                                    USART1_RX                          OTG_FS_ID                                      DCMI_D1     EVENTOUT

                    PA11                  TIM1_CH4                                                                    USART1_CTS            CAN1_RX      OTG_FS_DM                                                  EVENTOUT

                    PA12                  TIM1_ETR                                                                    USART1_RTS            CAN1_TX      OTG_FS_DP                                                  EVENTOUT

                    PA13      JTMS-SWDIO                                                                                                                                                                            EVENTOUT

                    PA14      JTCK-SWCLK                                                                                                                                                                            EVENTOUT
                    PA15                                                                                                                                                                                            EVENTOUT
                    PB0       JTDI        TIM 2_CH1                                   SPI1_NSS   SPI3_NSS                                                                                                           EVENTOUT
                                          TIM 2_ETR                                              I2S3_WS

                                          TIM1_CH2N  TIM3_CH3   TIM8_CH2N                                                                                OTG_HS_ULPI_D1 ETH _MII_RXD2

                    PB1                   TIM1_CH3N  TIM3_CH4   TIM8_CH3N                                                                                OTG_HS_ULPI_D2 ETH _MII_RXD3 OTG_HS_INTN                   EVENTOUT

                    PB2                                                                                                                                                                                             EVENTOUT
                                                                                                                                                                                                                    EVENTOUT
                    PB3           JTDO/   TIM2_CH2                                    SPI1_SCK   SPI3_SCK                                                                                                           EVENTOUT
                              TRACESWO                                                SPI1_MISO  I2S3_SCK                                                                                                           EVENTOUT
                                                                                      SPI1_MOSI                                                                                                                     EVENTOUT
                    PB4       JTRST                  TIM3_CH1                                    SPI3_MISO
                                                     TIM3_CH2
                    PB5                              TIM4_CH1              I2C1_SMBA             SPI3_MOSI                                  CAN2_RX OTG_HS_ULPI_D7 ETH _PPS_OUT                         DCMI_D10                         Pinouts and pin description
                                                                            I2C1_SCL              I2S3_SD                                                                                               DCMI_D5

                    PB6                                                                                               USART1_TX             CAN2_TX      OTG_FS_INTN

                    PB7                              TIM4_CH2              I2C1_SDA                                   USART1_RX                                                             FSMC_NL DCMI_VSYNC      EVENTOUT

                    PB8                              TIM4_CH3   TIM10_CH1   I2C1_SCL                                                        CAN1_RX      OTG_FS_SCL      ETH _MII_TXD3      SDIO_D4     DCMI_D6     EVENTOUT
                    PB9                              TIM4_CH4   TIM11_CH1   I2C1_SDA                                                                                                                    DCMI_D7     EVENTOUT
                    PB10                                                    I2C2_SCL  SPI2_NSS                                              CAN1_TX      OTG_FS_SDA                         SDIO_D5                 EVENTOUT
                    PB11                                                    I2C2_SDA   I2S2_WS                                                                                                                      EVENTOUT
                    PB12                   TIM2_CH3                        I2C2_SMBA  SPI2_SCK                        USART3_TX                          OTG_HS_ULPI_D3 ETH_ MII_RX_ER      OTG_HS_SCL              EVENTOUT
                    PB13                   TIM2_CH4                                   I2S2_SCK                        USART3_RX                                                             OTG_HS_SDA              EVENTOUT
48/163              PB14                  TIM1_BKIN                                                                   USART3_CK             CAN2_RX      OTG_HS_ULPI_D4   ETH _MII_TX_EN     OTG_HS_ID              EVENTOUT
                                          TIM1_CH1N                                   SPI2_NSS                        USART3_CTS            CAN2_TX      OTG_HS_ULPI_D5  ETH _RMII_TX_EN
                                          TIM1_CH2N                                    I2S2_WS                        USART3_RTS                         OTG_HS_ULPI_D6                     OTG_HS_DM
                                                                                      SPI2_SCK                                                                            ETH _MII_TXD0
                                                                                      I2S2_SCK                                                                           ETH _RMII_TXD0

                                                                                      SPI2_MISO                                                                           ETH _MII_TXD1
                                                                                                                                                                         ETH _RMII_TXD1

                                                                TIM8_CH2N                                                                   TIM12_CH1
49/163              Table 6. Alternate function mapping (continued)                                                                                                                                                            Pinouts and pin description

                                    AF0   AF1              AF2    AF3        AF4       AF5        AF6                        AF7    AF8        AF9          AF10             AF11                 AF12   AF13
                                                        TIM3/4/5                                                        USART1/2/3                                           ETH                         DCMI
                    Port                                                                                                            UART4/5/   CAN1/CAN2/                                    FSMC/SDIO/            AF014 AF15
                                                                                                                                    USART6     TIM12/13/14                                     OTG_FS
                    PB15            SYS   TIM1/2                  TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3                                      OTG_FS/ OTG_HS
                    PC0                                                                                                                                                                      OTG_HS_DP
                                    RTC_50Hz TIM1_CH3N            TIM8_CH3N            SPI2_MOSI                                               TIM12_CH2                                                           EVENTOUT
                                                                                        I2S2_SD                                                                                                                    EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                                                                                                                                                            OTG_HS_ULPI_STP                                        EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PC1                                                                                                                                                      ETH_MDC                               EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PC2                                                                SPI2_MISO                                                            OTG_HS_ULPI_DIR ETH _MII_TXD2                          EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PC3                                                                SPI2_MOSI                                                            OTG_HS_ULPI_NXT ETH _MII_TX_CLK                        EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PC4                                                                                                                                                       ETH_MII_RXD0                         EVENTOUT
                                                                                                                                                                             ETH_RMII_RXD0                         EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PC5                                                                                                                                                       ETH _MII_RXD1
                                                                                                                                                                             ETH _RMII_RXD1

                    PC6                                 TIM3_CH1  TIM8_CH1             I2S2_MCK                                     USART6_TX                                                SDIO_D6     DCMI_D0
                                                                                                                                                                                                         DCMI_D1
                    PC7                                 TIM3_CH2  TIM8_CH2                        I2S3_SCK                          USART6_RX                                                SDIO_D7     DCMI_D2
                                                                                                                                                                                                         DCMI_D3
                    PC8                                 TIM3_CH3  TIM8_CH3                                                          USART6_CK                                                SDIO_D0     DCMI_D8
                                                                                                                                                                                                         DCMI_D4
                    PC9             MCO2                TIM3_CH4  TIM8_CH4   I2C3_SDA  I2S2_CKIN  I2S3_CKIN                                                                                  SDIO_D1     DCMI_D9
                    PC10                                                                                                                                                                     SDIO_D2
Doc ID 15818 Rev 7  PC11                                                                          SPI3_SCK              USART3_TX   UART4_TX                                                 SDIO_D3
                    PC12                                                                          I2S3_SCK              USART3_RX   UART4_RX                                                 SDIO_CK
                    PC13                                                                                                USART3_CK   UART5_TX
                                                                                                  SPI3_MISO

                                                                                                  SPI3_MOSI
                                                                                                   I2S3_SD

                    PC14-OSC32_IN

                    PC15-OSC32_OUT

                    PD0                                                                                                                        CAN1_RX                                       FSMC_D2               EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PD1                                                                                                                        CAN1_TX                                       FSMC_D3               EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PD2                                 TIM3_ETR                                                                    UART5_RX                                                 SDIO_CMD    DCMI_D11  EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PD3                                                                                                 USART2_CTS                                                           FSMC_CLK              EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PD4                                                                                                 USART2_RTS                                                           FSMC_NOE              EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PD5                                                                                                 USART2_TX                                                            FSMC_NWE              EVENTOUT    STM32F205xx, STM32F207xx
                                                                                                                                                                                                                   EVENTOUT
                    PD6                                                                                                 USART2_RX                                                            FSMC_NWAIT            EVENTOUT
                                                                                                                                                                                                                   EVENTOUT
                    PD7                                                                                                 USART2_CK                                                            FSMC_NE1              EVENTOUT

                    PD8                                                                                                 USART3_TX                                                            FSMC_D13

                    PD9                                                                                                 USART3_RX                                                            FSMC_D14

                    PD10                                                                                                USART3_CK                                                            FSMC_D15

                    PD11                                                                                                USART3_CTS                                                           FSMC_A16

                    PD12                                TIM4_CH1                                                        USART3_RTS                                                           FSMC_A17

                    PD13                                TIM4_CH2                                                                                                                             FSMC_A18

                    PD14                                TIM4_CH3                                                                                                                             FSMC_D0
                    Table 6.        Alternate function mapping (continued)                                                                                                                                                                      STM32F205xx, STM32F207xx

                              Port  AF0  AF1                       AF2       AF3        AF4                  AF5  AF6                   AF7    AF8       AF9          AF10            AF11                AF12      AF13
                                                                                                                                   USART1/2/3                                         ETH            FSMC/SDIO/    DCMI
                             PD15   SYS  TIM1/2                    TIM3/4/5  TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3              UART4/5/  CAN1/CAN2/   OTG_FS/ OTG_HS                             DCMI_D2   AF014 AF15
                              PE0                                                                                                              USART6    TIM12/13/14                                    OTG_FS   DCMI_D3
                              PE1                                                                                                                                                                      FSMC_D1   DCMI_D4              EVENTOUT
                              PE2                                  TIM4_CH4                                                                                                                           FSMC_NBL0  DCMI_D6              EVENTOUT
                              PE3                                  TIM4_ETR                                                                                                                           FSMC_BLN1  DCMI_D7              EVENTOUT
                              PE4                                                                                                                                                                      FSMC_A23                       EVENTOUT
                              PE5   TRACECLK                                                                                                                                          ETH _MII_TXD3    FSMC_A19  DCMI_D12             EVENTOUT
                              PE6   TRACED0                                                                                                                                                            FSMC_A20                       EVENTOUT
Doc ID 15818 Rev 7            PE7   TRACED1                                  TIM9_CH1                                                                                                                  FSMC_A21                       EVENTOUT
                              PE8   TRACED2                                  TIM9_CH2                                                                                                                  FSMC_A22                       EVENTOUT
                              PE9   TRACED3                                                                                                                                                            FSMC_D4                        EVENTOUT
                             PE10                                                                  I2C2_SDA                                                                                            FSMC_D5                        EVENTOUT
                             PE11                        TIM1_ETR                                  I2C2_SCL                                                                                            FSMC_D6                        EVENTOUT
                             PE12                       TIM1_CH1N                                 I2C2_SMBA                                                                                            FSMC_D7                        EVENTOUT
                             PE13                        TIM1_CH1                                                                                                                                      FSMC_D8                        EVENTOUT
                             PE14                       TIM1_CH2N                                                                                                                                      FSMC_D9                        EVENTOUT
                             PE15                        TIM1_CH2                                                                                                                                      FSMC_D10                       EVENTOUT
                              PF0                       TIM1_CH3N                                                                                                                                      FSMC_D11                       EVENTOUT
                              PF1                        TIM1_CH3                                                                                                                                      FSMC_D12                       EVENTOUT
                              PF2                        TIM1_CH4                                                                                                                                       FSMC_A0                       EVENTOUT
                              PF3                       TIM1_BKIN                                                                                                                                       FSMC_A1                       EVENTOUT
                              PF4                                                                                                                                                                       FSMC_A2                       EVENTOUT
                              PF5                                            TIM10_CH1                                                                                                                  FSMC_A3                       EVENTOUT  Pinouts and pin description
                              PF6                                            TIM11_CH1                                                                                                                  FSMC_A4                       EVENTOUT
                              PF7                                                                                                                                                                       FSMC_A5                       EVENTOUT
                              PF8                                                                                                                        TIM13_CH1                                   FSMC_NIORD                       EVENTOUT
                              PF9                                                                                                                        TIM14_CH1                                   FSMC_NREG                        EVENTOUT
                              PF10                                                                                                                                                                   FSMC_NIOWR                       EVENTOUT
50/163                        PF11                                                                                                                                                                     FSMC_CD                        EVENTOUT
                              PF12                                                                                                                                                                    FSMC_INTR                       EVENTOUT
                              PF13                                                                                                                                                                                                    EVENTOUT
                              PF14                                                                                                                                                                      FSMC_A6                       EVENTOUT
                              PF15                                                                                                                                                                      FSMC_A7                       EVENTOUT
                                                                                                                                                                                                        FSMC_A8                       EVENTOUT
                                                                                                                                                                                                        FSMC_A9                       EVENTOUT
51/163              Table 6.        Alternate function mapping (continued)                                                                                                                                                              Pinouts and pin description

                              Port  AF0  AF1     AF2       AF3                            AF4        AF5  AF6         AF7    AF8         AF9          AF10            AF11                              AF12    AF13
                                                                                                                 USART1/2/3                                           ETH                                       DCMI
                                                                                                                             UART4/5/    CAN1/CAN2/                                                FSMC/SDIO/               AF014 AF15
                                                                                                                             USART6      TIM12/13/14                                                 OTG_FS
                                    SYS  TIM1/2  TIM3/4/5  TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3                                       OTG_FS/ OTG_HS

                           PG0                                                                                                                                                                     FSMC_A10                 EVENTOUT
                           PG1                                                                                                                                                                                              EVENTOUT
                           PG2                                                                                                                                                                     FSMC_A11                 EVENTOUT
                           PG3                                                                                                                                                                                              EVENTOUT
                           PG4                                                                                                                                                                     FSMC_A12                 EVENTOUT
                           PG5                                                                                                                                                                                              EVENTOUT
                           PG6                                                                                                                                                                     FSMC_A13                 EVENTOUT
                           PG7                                                                                                                                                                                              EVENTOUT
                           PG8                                                                                                                                                                     FSMC_A14                 EVENTOUT
                           PG9                                                                                                                                                                                              EVENTOUT
                           PG10                                                                                                                                                                    FSMC_A15                 EVENTOUT
                           PG11                                                                                                                                                                                             EVENTOUT
                           PG12                                                                                                                                                                    FSMC_INT2                EVENTOUT
                           PG13                                                                                                                                                                                             EVENTOUT
                           PG14                                                                                              USART6_CK                                                             FSMC_INT3                EVENTOUT
                           PG15                                                                                              USART6_RTS                                                                                     EVENTOUT
                     PH0 - OSC_IN                                                                                            USART6_RX                                ETH _PPS_OUT
                    PH1 - OSC_OUT
                           PH2                                                                                               USART6_RTS                                                            FSMC_NE2
                           PH3                                                                                               UART6_CTS
Doc ID 15818 Rev 7         PH4                                                                                               USART6_TX                                 ETH _MII_TX_EN              FSMC_NCE4_1
                           PH5                                                                                               USART6_CTS                               ETH _RMII_TX_EN              FSMC_NCE4_2
                           PH6
                           PH7                                                                                                                                         ETH _MII_TXD0                 FSMC_NE4
                           PH8                                                                                                                                        ETH _RMII_TXD0                 FSMC_A24
                           PH9                                                                                                                                         ETH _MII_TXD1                 FSMC_A25
                           PH10                                                                                                                                       ETH _RMII_TXD1
                           PH11
                           PH12                                                                                                                                                                                 DCMI_D13
                           PH13
                           PH14                                                            I2C2_SCL                                                                                  ETH _MII_CRS                           EVENTOUT
                           PH15                                                            I2C2_SDA                                                                                  ETH _MII_COL                           EVENTOUT
                                                                                          I2C2_SMBA                                                   OTG_HS_ULPI_NXT                                                       EVENTOUT
                                                                                           I2C3_SCL                                                                                                                         EVENTOUT
                                                                                           I2C3_SDA                                      TIM12_CH1                    ETH _MII_RXD2                                         EVENTOUT    STM32F205xx, STM32F207xx
                                                                                          I2C3_SMBA                                                                   ETH _MII_RXD3                                         EVENTOUT
                                                                                                                                                                                                                            EVENTOUT
                                                                                                                                         TIM12_CH2                                                              DCMI_HSYNC  EVENTOUT
                                                                                                                                                                                                                   DCMI_D0  EVENTOUT
                                                 TIM5_CH1TIM5_ETR                                                                        CAN1_TX                                                                   DCMI_D1  EVENTOUT
                                                       TIM5_CH2                                                                                                                                                    DCMI_D2  EVENTOUT
                                                       TIM5_CH3                                                                                                                                                    DCMI_D3  EVENTOUT
                                                                               TIM8_CH1N                                                                                                                                    EVENTOUT
                                                                               TIM8_CH2N                                                                                                                           DCMI_D4  EVENTOUT
                                                                               TIM8_CH3N                                                                                                                          DCMI_D11
                    Table 6.        Alternate function mapping (continued)                                                                                                                                                               STM32F205xx, STM32F207xx

                              Port  AF0  AF1     AF2       AF3        AF4   AF5       AF6                             AF7    AF8       AF9          AF10            AF11                                  AF12   AF13
                                                                                                                 USART1/2/3                                         ETH                                          DCMI
                               PI0                                                                                           UART4/5/  CAN1/CAN2/                                                    FSMC/SDIO/              AF014 AF15
                               PI1                                                                                           USART6    TIM12/13/14                                                     OTG_FS
                               PI2  SYS  TIM1/2  TIM3/4/5  TIM8/9/10/11 I2C1/I2C2/I2C3 SPI1/SPI2/I2S2 SPI3/I2S3                                     OTG_FS/ OTG_HS
                               PI3               TIM5_CH4
                               PI4                                         SPI2_NSS                                                                                                                              DCMI_D13    EVENTOUT
                               PI5                                          I2S2_WS
                               PI6                                         SPI2_SCK                                                                                                                              DCMI_D8     EVENTOUT
                               PI7                                         I2S2_SCK
                               PI8                         TIM8_CH4                                                                                                                                              DCMI_D9     EVENTOUT
                               PI9                         TIM8_ETR        SPI2_MISO
                              PI10                         TIM8_BKIN                                                                                                                                             DCMI_D10    EVENTOUT
                              PI11                                         SPI2_MOSI
                                                                            I2S2_SD

                                                                                                                                                                                                                 DCMI_D5     EVENTOUT

                                                           TIM8_CH1                                                                                                                                              DCMI_VSYNC  EVENTOUT

                                                           TIM8_CH2                                                                                                                                              DCMI_D6     EVENTOUT

                                                           TIM8_CH3                                                                                                                                              DCMI_D7     EVENTOUT

Doc ID 15818 Rev 7                                                                                                                     CAN1_RX                                                                               EVENTOUT
                                                                                                                                                                                     ETH _MII_RX_ER                          EVENTOUT
                                                                                                                                                                                                                             EVENTOUT
                                                                                                                                                        OTG_HS_ULPI_DIR

52/163                                                                                                                                                                                                                                   Pinouts and pin description
STM32F205xx, STM32F207xx                                                    Memory mapping

4  Memory mapping

   The memory map is shown in Figure 14.
   Figure 14. Memory map

   X&&&&&&&&  
-BYTE                                                                     2ESERVED       X!
X"&&&&&&&
                BLOCK                                                            &3-#CONTROLREGISTER    X!
X!&&&
    X%                                                                           &3-#BANK0##ARD         X
X&&&&&&&
   X$&&&&&&&  #ORTEX
-gS                                                    &3-#BANK.!.$.!.$            X
X&&&&&&&
                 INTERNAL                                                   &3-#BANK.!.$.!.$            X
X&&&&&&&
                                                                            &3-#BANK./2032!-            X#
X&&&&&&&
              PERIPHERALS                                                   &3-#BANK./2032!-            X
X"&&&&&&
                                                                            &3-#BANK./2032!-            X
X&&&&&&
              
-BYTE                                                        &3-#BANK./2032!-            X
X&&&&&&
               BLOCK                                                                                    X
X&&&&&&&
               .OTUSED                                                                    2ESERVED      X
X&&&
                                                                                            2.'
    X#                                                                                                  X
X&&&
   X"&&&&&&&                                                                             2ESERVED       X
X&&
                                                                                          $#-)          X
X&&&
                          
-BYTE                                                          2ESERVED      X
X&&&&
                            BLOCK                                                      53"/4'&3         X
X&&&&&&&
                                                                                          2ESERVED      X
X&&&&
                       &3-#REGISTERS                                                    53"/4'(3        X
X&&&&
                                                                                          2ESERVED      X
X&&
   X!                                                                                    %4(%2.%4       X
X&&&
   X&&&&&&&                                                                               2ESERVED      X
X&&
                                                                                                        X
X&&
                          
-BYTE                                                              $-!       X
X&&&
                                                                                             $-!        X
X&&&
              BLOCK                                                                        2ESERVED     X#
X&&&
                                                                                           "+032!-      X
X"&&
              &3-#BANK                                                                  &LASHINTERFACE  X
X&&
                                                                               2ESETCLOCKCONTROLLER2##  X
X&&
    X          BANK                                                                       2ESERVED      X
X&&&
   X&&&&&&&   
-BYTE                                                                         #2#        X
X&&
                                                                                         2ESERVED       X#
X&&&
              BLOCK                                                                          0ORT)      X
X"&&
                                                                                            0ORT(       X
X&&
              &3-#BANK                                                                      0ORT'       X
X&&
                                                                                            0ORT&       X#
X&&&
    X         BANK                                                                          0ORT%       X
X"&&
   X&&&&&&&                                                                                 0ORT$       X
X&&
                                                                                            0ORT#       X
X&&
              
-BYTE                                                                        0ORT"       X#
X&&&&
                                                                                            0ORT!       X
X"&&
              BLOCK                                                                      2ESERVED       X
X&&
                                                                                            4)-         X
X&&
              0ERIPHERALS                                                                   4)-         X#
X&&&
                                                                                             4)-        X
X"&&
    X                                                                                        %84)       X
X&&
   X&&&&&&&                                                                               393#&'        X
X&&
                                                                                         2ESERVED       X#
X&&&
              
-BYTE                            2ESERVED    X
X&&&&&&&                        30)       X
X"&&
               BLOCK                    32!-+"ALIASED       X#
X&&&&                      2ESERVED      X
X&&
                32!-                                        X
X"&&&                         3$)/        X
X&&
                                             BYBIT
BANDING                                2ESERVED      X
X&&&
    X                                 32!-+"ALIASED                             !$#
!$#
!$#             X
X&&
   X&&&&&&&                                                                               2ESERVED      X
X&&
                                           BYBIT
BANDING                                   53!24        X
X&&&
              
-BYTE                                                                      53!24         X
X&&
               BLOCK                  2ESERVED              X&&&#
X&&&&&&&                2ESERVED      X
X&&
                 #ODE                                                                  4)-07-           X
X&&&&
                                      /PTION"YTES           X&&&#
X&&&#                4)-07-           X
X&&
   X                                                                                     2ESERVED       X
X&&
                                                                                       $!#$!#           X#
X&&&
                                                                                            072         X
X"&&
                                                                                         2ESERVED       X
X&&
                                                                                         "X#!.          X
X&&
                                                                                         "X#!.          X#
X&&&
                                                                                         2ESERVED       X
X"&&
                                                                                             )#         X
X&&
                                                                                             )#         X
X&&
                                                                                             )#         X#
X&&&
                                                                                           5!24         X
X"&&
                                                                                           5!24         X
X&&
                                                                                          53!24         X
X&&
                                                                                          53!24         X#
X&&&
                                                                                         2ESERVED       X
X"&&
                                                                                         30))3          X
X&&
                                                                                         30))3          X
X&&
                                                                                         2ESERVED       X#
X&&&
                                                                                            )7$'        X
X"&&
                                                                                           77$'         X
X&&
                                                                                  24#"+0REGISTERS       X
X&&
                                                                                         2ESERVED       X#
X&&&
                                                                                             4)-        X
X"&&
                                                                                             4)-        X
X&&
                                                                                             4)-        X
X&&
                                                                                             4)-        X#
X&&&
                                                                                             4)-        X
X"&&
                                                                                             4)-        X
X&&
                                                                                             4)-        X
X&&
                                                                                             4)-
                                                                                             4)-

                                      2ESERVED              X&&&!
X&&&&&&

                                      3YSTEMMEMORY          X&&&
X&&&!&

                                      2ESERVED              X
X&&&&&&&

                                      &LASH                 X
X&&&&&

                                      2ESERVED              X#
X&&&&&&

                                         !LIASEDTO&LASH SYSTEM                                          AI
                                      MEMORYOR32!-DEPENDING X
X&&&&&

                                             ONTHE"//4PINS

                                      Doc ID 15818 Rev 7                                                    53/163
Electrical characteristics                                             STM32F205xx, STM32F207xx

5      Electrical characteristics

5.1    Parameter conditions

5.1.1  Unless otherwise specified, all voltages are referenced to VSS.

5.1.2  Minimum and maximum values

5.1.3  Unless otherwise specified the minimum and maximum values are guaranteed in the worst
5.1.4  conditions of ambient temperature, supply voltage and frequencies by tests in production on
5.1.5  100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
       the selected temperature range).

       Data based on characterization results, design simulation and/or technology characteristics
       are indicated in the table footnotes and are not tested in production. Based on
       characterization, the minimum and maximum values refer to sample tests and represent the
       mean value plus or minus three times the standard deviation (mean3).

       Typical values

       Unless otherwise specified, typical data are based on TA = 25 C, VDD = 3.3 V (for the
       1.8 V  VDD  3.6 V voltage range). They are given only as design guidelines and are not
       tested.

       Typical ADC accuracy values are determined by characterization of a batch of samples from
       a standard diffusion lot over the full temperature range, where 95% of the devices have an
       error less than or equal to the value indicated (mean2).

       Typical curves

       Unless otherwise specified, all typical curves are given only as design guidelines and are
       not tested.

       Loading capacitor

       The loading conditions used for pin parameter measurement are shown in Figure 15.

       Pin input voltage

       The input voltage measurement on a pin of the device is described in Figure 16.

       Figure 15. Pin loading conditions                          Figure 16. Pin input voltage

                              34-&PIN                                  34-&PIN
                              /3#?/54(I
:WHEN
                         #P&  USING(3%OR,3%                       6).  /3#?/54(I
:WHEN
54/163
                                                             -36       USING(3%OR,3%

                                                                                                -36

                              Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                                                   Electrical characteristics

5.1.6  Power supply scheme                                                                          "ACKUPCIRCUITRY
                                                                                                    /3#+ 24#
       Figure 17. Power supply scheme                                  0O WERSWI TCH                7AKEUPLOGIC
                                                                                                    "ACKUPREGISTERS
                                                                 6"!4                               BACKUP2!-
                                   
6

                               '0 )/ S                                          / 54  ,EVELSHIFTER    )/
                                                                                 ).                 ,OGIC

                          & 66##!!00??                                6OLTAGE                                +ERNELLOGIC
                                                                       REGULATOR                                 #05
                                                                                                                 DIGITAL
                                                                                                                2!-

                          6$$         6$$
       N&                     
       &
                                      633
                              

                               2%'/&&                                                                         &LASHMEMORY
                               )22/&&
       6$$
                                     6$$!

       N&             62%&     62%&                                    !$#                           !NALOG
       &                       62%&
                                                                2#S 0,,
            N&
            &                                                                                            

                               633!

                                                                                                                                                                                      AID

       1. Each power supply pair must be decoupled with filtering ceramic capacitors as shown above. These
            capacitors must be placed as close as possible to, or below, the appropriate pins on the underside of the
            PCB to ensure the good functionality of the device.

       2. To connect REGOFF and IRROFF pins, refer to Section 2.2.17: Voltage regulator.
       3. The two 2.2 F ceramic capacitors should not be connected when the voltage regulator is OFF.
       4. The 4.7 F ceramic capacitor must be connected to one of the VDDx pin.

                               Doc ID 15818 Rev 7                                                                          55/163
Electrical characteristics                                             STM32F205xx, STM32F207xx

5.1.7   Current consumption measurement

        Figure 18. Current consumption measurement scheme

                            IDD_VBAT
                                           VBAT

                                          IDD
                                                 VDD

                                          VDDA

                                                                 ai14126

5.2     Absolute maximum ratings

        Stresses above the absolute maximum ratings listed in Table 7: Voltage characteristics,
        Table 8: Current characteristics, and Table 9: Thermal characteristics may cause permanent
        damage to the device. These are stress ratings only and functional operation of the device
        at these conditions is not implied. Exposure to maximum rating conditions for extended
        periods may affect device reliability.

        Table 7. Voltage characteristics

        Symbol              Ratings                                       Min      Max Unit

        VDDVSS External main supply voltage (including VDDA, VDD)(1)     0.3     4.0

                     Input voltage on five-volt tolerant pin(2)           VSS0.3 VDD+4 V
        VIN
                                                                          VSS0.3  4.0
                     Input voltage on any other pin

           |VDDx| Variations between different VDD power pins             -        50
        |VSSX - VSS| Variations between all the different ground pins
                                                                                               mV

                                                                          -        50

        VESD(HBM) Electrostatic discharge voltage (human body model)      see Section 5.3.14:
                                                                          Absolute maximum
                                                                          ratings (electrical
                                                                          sensitivity)

        1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
             supply, in the permitted range.

        2. VIN maximum value must always be respected. Refer to Table 8 for the values of the maximum allowed
             injected current.

56/163                      Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                  Electrical characteristics

         Table 8. Current characteristics

         Symbol                            Ratings                                        Max.          Unit

         IVDD           Total current into VDD power lines (source)(1)                    120

         IVSS           Total current out of VSS ground lines (sink)(1)                   120

                       Output current sunk by any I/O and control pin                     25
         IIO
                                                                                          25            mA
                       Output current source by any I/Os and control pin

         IINJ(PIN) (2)  Injected current on five-volt tolerant I/O(3)                   5/+0
                        Injected current on any other pin(4)                              5

         IINJ(PIN)(4) Total injected current (sum of all I/O and control pins)(5)         25

         1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
              supply, in the permitted range.

         2. Negative injection disturbs the analog performance of the device. See note in Section 5.3.20: 12-bit ADC
              characteristics.

         3. Positive injection is not possible on these I/Os. A negative injection is induced by VIN               never be exceeded. Refer to Table 7 for the values of the maximum allowed input voltage.

         4. A positive injection is induced by VIN>VDD while a negative injection is induced by VIN               never be exceeded. Refer to Table 7 for the values of the maximum allowed input voltage.

         5. When several inputs are submitted to a current injection, the maximum IINJ(PIN) is the absolute sum of the

              positive and negative injected currents (instantaneous values).

         Table 9. Thermal characteristics

         Symbol                         Ratings                                    Value                Unit

         TSTG             Storage temperature range                                65 to +150          C
          TJ              Maximum junction temperature
                                                                                   125                  C

5.3      Operating conditions

5.3.1 General operating conditions

Table 10. General operating conditions

Symbol           Parameter                       Conditions                        Min Max              Unit
                                                                                                        MHz
fHCLK   Internal AHB clock frequency                                              0            120
fPCLK1   Internal APB1 clock frequency                                                                    V
fPCLK2   Internal APB2 clock frequency                                             0            30        V
  VDD    Standard operating voltage                                                                       V
         Analog operating voltage                                                  0            60
VDDA(2)  (ADC limited to 1 M samples)
         Analog operating voltage                                                  1.8(1) 3.6
VBAT    (ADC limited to 2 M samples)
         Backup operating voltage                                                           1.8(1) 3.6
                                        Must be the same potential as VDD(3)

                                                                                             2.4 3.6

                                                                                   1.65 3.6

                                        Doc ID 15818 Rev 7                                              57/163
Electrical characteristics                                      STM32F205xx, STM32F207xx

Table 10. General operating conditions (continued)

Symbol  Parameter                                   Conditions              Min Max Unit

VCAP1   Internal core voltage to be supplied                                1.1 1.3                                       V
VCAP2   externally in REGOFF mode
CEXT    Capacitance of external capacitor(4)                                -    2.2 F
ESR    ESR of external capacitor(4)
                                                                            0.1  2                                       
  PD    Power dissipation at TA = 85 C for
        suffix 6 or TA = 105 C for suffix 7(5)  LQFP64                     -    444
  TA                                             WLCSP66
        Ambient temperature for 6 suffix         LQFP100                    -    392
  TJ    version                                  LQFP144
        Ambient temperature for 7 suffix         LQFP176                    -    434
        version                                  UFBGA176
        Junction temperature range               Maximum power dissipation                                                mW
                                                 Low power dissipation(6)
                                                 Maximum power dissipation  -    500
                                                 Low power dissipation(6)
                                                 6 suffix version           -    526
                                                 7 suffix version
                                                                            -    513

                                                                            40 85
                                                                                                   C

                                                                            40 105

                                                                            40 105
                                                                                                   C

                                                                            40 125

                                                                            40 105
                                                                                                   C

                                                                            40 125

1. If IRROFF is set to VDD, this value can be lowered to 1.65 V when the device operates in a reduced temperature range.
2. When the ADC is used, refer to Table 61: ADC characteristics.

3. It is recommended to power VDD and VDDA from the same source. A maximum difference of 300 mV between VDD and
     VDDA can be tolerated during power-up and power-down operation.

4. This parameter range must be respected for the full application range, taking into account the physical capacitor
     characteristics and tolerance.

5. If TA is lower, higher PD values are allowed as long as TJ does not exceed TJmax.
6. In low power dissipation state, TA can be extended to this range as long as TJ does not exceed TJmax.

58/163                      Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                 Electrical characteristics

Table 11. Limitations depending on the operating power supply range

Operating        ADC      Maximum      Number of wait  I/O operation       FSMC           Possible
  power       operation      Flash         states at                     controller         Flash
  supply                                                                 operation
   range                   memory      maximum CPU                                        memory
                            access        frequency                                      operations
                          frequency       (fCPUmax=
                          (fFlashmax)    120 MHz)(1)

                          16 MHz with                   Degraded                        8-bit erase
                            no Flash
VDD =1.8 to   Conversion                                   speed                         and program
2.1 V(2)      time up to  memory wait                                                    operations
                               state   7(3)                performance   up to 30 MHz
                1 Msps
                                                       No I/O                          only

                                                           compensation

                          18 MHz with                   Degraded
                            no Flash
VDD = 2.1 to  Conversion                                   speed                         16-bit erase
2.4 V         time up to  memory wait
                               state   6(3)                performance up to 30 MHz and program
                1 Msps
                                                       No I/O                          operations

                                                           compensation

                                                       Degraded

              Conversion  24 MHz with                      speed                         16-bit erase
              time up to    no Flash
VDD = 2.4 to                           4(3)                performance   up to 48 MHz and program
2.7 V           2 Msps    memory wait
                               state                   I/O                             operations

                                                           compensation

                                                           works

                                                                         up to

VDD = 2.7 to  Conversion  30 MHz with  3(3)             Full-speed        60 MHz        32-bit erase
3.6 V(4)      time up to    no Flash                     operation         when VDD =    and program
                                                                           3.0 to 3.6 V  operations
                2 Msps    memory wait                   I/O
                               state                     compensation    up to
                                                         works             48 MHz
                                                                           when VDD =

                                                                         2.7 to 3.0 V

1. The number of wait states can be reduced by reducing the CPU frequency (see Figure 19).

2. If IRROFF is set to VDD, this value can be lowered to 1.65 V when the device operates in a reduced temperature range.

3. Thanks to the ART accelerator and the 128-bit Flash memory, the number of wait states given here does not impact the
     execution speed from Flash memory since the ART accelerator allows to achieve a performance equivalent to 0 wait state
     program execution.

4. The voltage range for OTG USB FS can drop down to 2.7 V. However it is degraded between 2.7 and 3 V.

                                       Doc ID 15818 Rev 7                                      59/163
Electrical characteristics                                                                        STM32F205xx, STM32F207xx

        Figure 19. Number of wait states versus fCPU and VDD range

                                                                          Wait states vs Fcpu and VDD range
                                       8
                                       7
                                       6

        Number of Wait states
               0
                   4
                       8
                          12
                              16
                                 20
                                     24
                                         28
                                            32
                                                36
                                                   40
                                                       44
                                                           48
                                                              52
                                                                  56
                                                                     60
                                                                         64
                                                                             68
                                                                                72
                                                                                    76
                                                                                       80
                                                                                           84
                                                                                               88
                                                                                                  92
                                                                                                      96
                                                                                                         100
                                                                                                             104
                                                                                                                 108
                                                                                                                    112
                                                                                                                        116
                                                                                                                           120
                            5
                                                                                                                                                                1.8 to 2.1V
                                                                                                                                                                2.1 to 2.4V

                            4
                                                                                                                                                                2.4 to 2.7V
                                                                                                                                                                2.7 to 3.6V

                            3

                            2

                            1

                            0
                                                                              Fcpu (MHz)

                                                                                                                                                                             AIB

        1. The supply voltage can drop to 1.65 V when the device operates in a reduced temperature range.

5.3.2   VCAP1/VCAP2 external capacitor

        Stabilization for the main regulator is achieved by connecting an external capacitor CEXT to
        the VCAP1/VCAP2 pins. CEXT is specified in Table 10.

        Figure 20. External capacitor CEXT

                                                                                          C

                                             ESR                                          R Leak
        1. Legend: ESR is the equivalent series resistance.
                                                                                                                                                                             MS19044V1

60/163                         Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                            Electrical characteristics

5.3.3  Operating conditions at power-up / power-down (regulator ON)

       Subject to general operating conditions for TA.

       Table 12. Operating conditions at power-up / power-down (regulator ON)

       Symbol             Parameter                     Min         Max         Unit

               VDD rise time rate                       20         
               VDD fall time rate
       tVDD                                                                     s/V

                                                        20

5.3.4  Operating conditions at power-up / power-down (regulator OFF)

       Subject to general operating conditions for TA.

       Table 13. Operating conditions at power-up / power-down (regulator OFF)

       Symbol             Parameter                     Conditions  Min Max     Unit
                                                                                s/V
               VDD rise time rate      Power-up                     20   

       tVDD    VDD fall time rate      Power-down                   20   
       tVCAP
               VCAP_1 and VCAP_2 rise  Power-up                     20   
               time rate

               VCAP_1 and VCAP_2 fall  Power-down                   20   
               time rate

                          Doc ID 15818 Rev 7                                    61/163
Electrical characteristics                                                   STM32F205xx, STM32F207xx

5.3.5   Embedded reset and power control block characteristics

        The parameters given in Table 14 are derived from tests performed under ambient
        temperature and VDD supply voltage conditions summarized in Table 10.

        Table 14. Embedded reset and power control block characteristics

        Symbol              Parameter                 Conditions             Min Typ Max Unit

                                                      PLS[2:0]=000 (rising   2.09 2.14 2.19 V
                                                      edge)

                                                      PLS[2:0]=000 (falling  1.98 2.04 2.08 V
                                                      edge)

                                                      PLS[2:0]=001 (rising   2.23 2.30 2.37 V
                                                      edge)

                                                      PLS[2:0]=001 (falling  2.13 2.19 2.25 V
                                                      edge)

                                                      PLS[2:0]=010 (rising   2.39 2.45 2.51 V
                                                      edge)

                                                      PLS[2:0]=010 (falling  2.29 2.35 2.39 V
                                                      edge)

                                                      PLS[2:0]=011 (rising   2.54 2.60 2.65 V
                                                      edge)

                                                      PLS[2:0]=011 (falling  2.44 2.51 2.56 V
                                                      edge)
           VPVD             Programmable voltage
                            detector level selection  PLS[2:0]=100 (rising
        VPVDhyst(2)                                   edge)
        VPOR/PDR                                                             2.70 2.76 2.82 V
        VPDRhyst(2)
                                                      PLS[2:0]=100 (falling  2.59 2.66 2.71 V
                                                      edge)

                                                      PLS[2:0]=101 (rising   2.86 2.93 2.99 V
                                                      edge)

                                                      PLS[2:0]=101 (falling  2.65 2.84 3.02 V
                                                      edge)

                                                      PLS[2:0]=110 (rising   2.96 3.03 3.10 V
                                                      edge)

                                                      PLS[2:0]=110 (falling  2.85 2.93 2.99 V
                                                      edge)

                                                      PLS[2:0]=111 (rising   3.07 3.14 3.21 V
                                                      edge)

                                                      PLS[2:0]=111 (falling  2.95 3.03 3.09 V
                                                      edge)

                            PVD hysteresis                                   - 100 - mV

                            Power-on/power-down Falling edge                 TBD(1) 1.70 TBD V

                            reset threshold           Rising edge            TBD 1.74 TBD V

                            PDR hysteresis                                   -  40 - mV

62/163                                       Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                               Electrical characteristics

       Table 14. Embedded reset and power control block characteristics (continued)

       Symbol             Parameter         Conditions                 Min Typ Max Unit

       VBOR1     Brownout level 1           Falling edge               2.13 2.19 2.24 V
                 threshold                  Rising edge                2.23 2.29 2.33 V
                                                                       2.44 2.50 2.56 V
       VBOR2     Brownout level 2           Falling edge               2.53 2.59 2.63 V
                 threshold                  Rising edge                2.75 2.83 2.88 V
                                                                       2.85 2.92 2.97
       VBOR3     Brownout level 3           Falling edge
                 threshold                  Rising edge                  - 100 - mV
                                                                       0.5 1.5 3.0 ms
          VBORhyst(2) BOR hysteresis
       TRSTTEMPO(2)(3) Reset temporization                               - 160 200 mA

       IRUSH(2)  InRush current on
                 voltage regulator
                 power-on (POR or
                 wakeup from Standby)

       ERUSH(2)  InRush energy on           VDD = 1.8 V, TA = 105 C,  -  - 5.4 C
                 voltage regulator          IRUSH = 171 mA for 31 s
                 power-on (POR or
                 wakeup from Standby)

       1. The product behavior is guaranteed by design down to the minimum VPOR/PDR value.
       2. Guaranteed by design, not tested in production.
       3. The reset temporization is measured from the power-on (POR reset or wakeup from VBAT) to the instant

            when first instruction is read by the user application code.

5.3.6  Supply current characteristics

       The current consumption is a function of several parameters and factors such as the
       operating voltage, ambient temperature, I/O pin loading, device software configuration,
       operating frequencies, I/O pin switching rate, program location in memory and executed
       binary code.
       The current consumption is measured as described in Figure 18: Current consumption
       measurement scheme.
       All Run mode current consumption measurements given in this section are performed using
       CoreMark code.

                          Doc ID 15818 Rev 7                              63/163
Electrical characteristics                                         STM32F205xx, STM32F207xx

           Typical and maximum current consumption

           The MCU is placed under the following conditions:

            At startup, all I/O pins are configured as analog inputs by firmware.

            All peripherals are disabled except if it is explicitly mentioned.

            The Flash memory access time is adjusted to fHCLK frequency (0 wait state from 0 to
                 30 MHz, 1 wait state from 30 to 60 MHz, 2 wait states from 60 to 90 MHz and 3 wait
                 states from 90 to 120 MHz).

            When the peripherals are enabled HCLK is the system clock, fPCLK1 = fHCLK/4, and
                 fPCLK2 = fHCLK/2, except is explicitly mentioned.

            The maximum values are obtained for VDD = 3.6 V and maximum ambient temperature
                 (TA), and the typical values for TA= 25 C and VDD = 3.3 V unless otherwise specified.

Table 15.  Typical and maximum current consumption in Run mode, code with data processing
  Symbol   running from Flash memory (ART accelerator disabled)

                                                              Typ      Max(1)

           Parameter        Conditions             fHCLK                                         Unit

                                                              TA = 25 C TA = 85 C TA = 105 C

                                                   120 MHz    61   81          93

                                                   90 MHz     48   68          80

                                                   60 MHz     33   53          65

                                                   30 MHz     18   38          50

                           External clock(2), all  25 MHz     14   34          46
                           peripherals enabled(3)

                                                   16 MHz(4)  10   30          42

                                                   8 MHz      6    26          38

                                                   4 MHz      4    24          36

IDD        Supply current                          2 MHz      3    23          35
           in Run mode                                                                     mA
                                                   120 MHz    33   54
                                                                               66

                                                   90 MHz     27   47          59

                                                   60 MHz     19   39          51

                                                   30 MHz     11   31          43

                           External clock(3), all  25 MHz     8    28          41
                           peripherals disabled

                                                   16 MHz(4)  6    26          38

                                                   8 MHz      4    24          36

                                                   4 MHz      3    23          35

                                                   2 MHz      2    23          34

1. Based on characterization, tested in production at VDD max and fHCLK max with peripherals enabled.
2. External clock is 4 MHz and PLL is on when fHCLK > 25 MHz.
3. When the ADC is on (ADON bit set in the ADC_CR2 register), add an additional power consumption of 1.6 mA per ADC for

     the analog part.

4. In this case HCLK = system clock/2.

64/163                                  Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                              Electrical characteristics

Table 16.  Typical and maximum current consumption in Run mode, code with data processing
   Symbol  running from Flash memory (ART accelerator enabled) or RAM (1)

                                                                 Typ        Max(2)

           Parameter          Conditions              fHCLK      TA =   TA =  TA = Unit
                                                                 25 C
                                                                        85 C 105 C

                                                      120 MHz    49     63          72
                                                      90 MHz
                                                                 38     51          61

                                                      60 MHz     26     39          49

                                                      30 MHz     14     27          37

                              External clock(3), all  25 MHz     11     24          34
                              peripherals enabled(4)

                                                      16 MHz(5)  8      21          30

                                                       8 MHz     5      17          27
                                                       4 MHz
                                                       2 MHz     3      16          26
                                                      120 MHz
IDD        Supply current in                                     2      15          25  mA
           Run mode
                                                                 21     34          44

                                                       90 MHz    17     30          40
                                                       60 MHz
                                                       30 MHz    12     25          35
                                                       25 MHz
                                                      16 MHz(5)  7      20          30
                                                        8 MHz
                              External clock(3), all    4 MHz    5      18          28
                              peripherals disabled

                                                                 4.0    17.0 27.0

                                                                 2.5    15.5 25.5

                                                                 2.0    14.7 24.8

                                                      2 MHz      1.6    14.5 24.6

1. Code and data processing running from SRAM1 using boot pins.

2. Based on characterization, tested in production at VDD max and fHCLK max with peripherals enabled.
3. External clock is 4 MHz and PLL is on when fHCLK > 25 MHz.
4. When the ADC is on (ADON bit set in the ADC_CR2 register), add an additional power consumption of 1.6 mA per ADC for

     the analog part.

5. In this case HCLK = system clock/2.

                              Doc ID 15818 Rev 7                                        65/163
Electrical characteristics                                 STM32F205xx, STM32F207xx

        Figure 21. Typical current consumption vs temperature, Run mode, code with data
                         processing running from RAM, and peripherals ON

                           

                           

                                                                #

        )$$25. M!                                               #

                                                                #

                                                                #

                                                                #

                                                               #

                                                               
#

                           

                           

                                                            

                                       #05FREQUNECY-(Z

                                                                    -36

        Figure 22. Typical current consumption vs temperature, Run mode, code with data
                         processing running from RAM, and peripherals OFF

        )$$25. M!                                               #
                                                                #
                                                                #
                                                                #
                                                                #
                                                               #
                                                               
#
                             
                                                            
                                 

                                       #05&REQUENCY-(Z

                                                                    -36

66/163                               Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                          Electrical characteristics

Figure 23. Typical current consumption vs temperature, Run mode, code with data
                 processing running from Flash, ART accelerator OFF, peripherals ON

)$$25. M!                                             
                                                      
                                                       #
                                                      
#
           
                                                   
           
           

            
                  

                              #05FREQUNECY-(Z

                                                                                                                                                               -36

Figure 24. Typical current consumption vs temperature, Run mode, code with data
                 processing running from Flash, ART accelerator OFF, peripherals OFF

           

           

           

M!         
                                                                                                                                                            
)
   $$25.                                             

                                                       #

                                                      
#

           

           

           

                                                   
               

                              #05&REQUENCY-(Z

                                                                                                                                                               -36

                            Doc ID 15818 Rev 7                                                                                                                 67/163
Electrical characteristics                                            STM32F205xx, STM32F207xx

Table 17. Typical and maximum current consumption in Sleep mode

                                                                 Typ        Max(1)

Symbol Parameter            Conditions                  fHCLK                            TA =   Unit
                                                                                        105 C
                                                                 TA = 25 C TA = 85 C

                                                        120 MHz  38   51                61

                                                        90 MHz   30   43                53

                                                        60 MHz   20   33                43

                            External clock(2),          30 MHz   11   25                35
                            all peripherals enabled(3)
                                                        25 MHz   8    21                31

                                                        16 MHz   6    19                29

                                                        8 MHz    3.6  17.0              27.0

                                                        4 MHz    2.4  15.4              25.3

IDD     Supply current in                               2 MHz    1.9  14.9              24.7    mA
        Sleep mode
                                                        120 MHz  8    21                31

                                                        90 MHz   7    20                30

                                                        60 MHz   5    18                28

                            External clock(2), all      30 MHz   3.5  16.0              26.0
                            peripherals disabled
                                                        25 MHz   2.5  16.0              25.0

                                                        16 MHz   2.1  15.1              25.0

                                                        8 MHz    1.7  15.0              25.0

                                                        4 MHz    1.5  14.6              24.6

                                                        2 MHz    1.4  14.2              24.3

1. Based on characterization, tested in production at VDD max and fHCLK max with peripherals enabled.

2. External clock is 4 MHz and PLL is on when fHCLK > 25 MHz.

3. Add an additional power consumption of 0.8 mA per ADC for the analog part. In applications, this consumption occurs only
     while the ADC is on (ADON bit is set in the ADC_CR2 register).

68/163                      Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                          Electrical characteristics

Figure 25. Typical current consumption vs temperature in Sleep mode,
                 peripherals ON

)$$3,%%0 M!                                                            #
                                                                       #
                                                                       #
                                                                       #
                                                                       #
                                                                      #
                                                                     
#
            
                                                   

              
              

                  

                              #05&REQUENCY-(Z

                                                                           -36

Figure 26. Typical current consumption vs temperature in Sleep mode,
                 peripherals OFF

)$$3,%%0 M!                                                            #
                                                                       #
                                                                       #
                                                                       #
                                                                       #
                                                                      #
                                                                     
#
              
                                                   
              

                  

                              #05&REQUENCY-(Z

                                                                           -36

                            Doc ID 15818 Rev 7                             69/163
Electrical characteristics                                                           STM32F205xx, STM32F207xx

Table 18. Typical and maximum current consumptions in Stop mode(1)

                                                                               Typ                                 Max

Symbol Parameter                            Conditions                                                                   TA =                                                                                      Unit
                                                                                                                        105 C
                                                                               TA = 25 C TA = 85 C

                                 Flash in Stop mode, low-speed and high-speed

          Supply current internal RC oscillators and high-speed oscillator 0.55      11.00                              20.00
          in Stop mode OFF (no independent watchdog)                                 11.00
                                                                                     8.00                               20.00
          with main              Flash in Deep power down mode, low-speed            8.00                                             mA

          regulator in and high-speed internal RC oscillators and              0.50                                     15.00
          Run mode high-speed oscillator OFF (no independent
                                                                                                                        15.00
IDD_STOP                         watchdog)

                                 Flash in Stop mode, low-speed and high-speed
          Supply current internal RC oscillators and high-speed oscillator 0.35
          in Stop mode OFF (no independent watchdog)
          with main
          regulator in Flash in Deep power down mode, low-speed
                                 and high-speed internal RC oscillators and
          Low Power              high-speed oscillator OFF (no independent     0.30
          mode
                                 watchdog)

1. All typical and maximum values will be further reduced by up to 50% as part of ST continuous improvement of test
     procedures. New versions of the datasheet will be released to reflect these changes.

          Figure 27. Typical current consumption vs temperature in Stop mode

                     )$$34/0 M!  
                                                                                                                                                                                              )DD?STOP?MR?FLHSTOP
                                                                                                                                                                                              )DD?STOP?MR?FLHDEEP
                                                                                                                                                                                              )DD?STOP?LP?FLHSTOP
                                                                                                                                                                                              )DD?STOP?LP?FLHDEEP

                                 

                                 

                                 
                                       




           
                                                                                                    4EMPERATURE #

                                                                                                                        -36

          1. All typical and maximum values from table 18 and figure 26 will be reduced over time by up to 50% as part
               of ST continuous improvement of test procedures. New versions of the datasheet will be released to reflect
               these changes

70/163                                      Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                                    Electrical characteristics

Table 19. Typical and maximum current consumptions in Standby mode

                                                                  Typ                Max

Symbol Parameter          Conditions                     TA = 25 C         TA = 85 C TA = 105 C Unit

                                                         VDD = VDD= VDD =   VDD = 3.6 V
                                                         1.8 V 2.4 V 3.3 V

                     Backup SRAM ON, RTC ON 4.8                   5.2  5.8  15.1(1)       25.8(1)

Supply current Backup SRAM OFF, RTC ON 4.2                        4.5  5.1  12.4(1)       20.5(1)
IDD_STBY in Standby                                                                                A
             mode    Backup SRAM ON, RTC OFF 2.3                  2.5  3.2  12.5(1)       24.8(1)

                     Backup SRAM OFF, RTC OFF 1.6 1.8 2.5                   9.8(1)        19.2(1)

1. Based on characterization, not tested in production.

Table 20. Typical and maximum current consumptions in VBAT mode

                                                                  Typ                Max

Symbol Parameter          Conditions                     TA = 25 C         TA = 85 C     TA =    Unit
                                                                                          105 C    A

                                                         VDD = VDD= VDD =   VDD = 3.6 V
                                                         1.8 V 2.4 V 3.3 V
                     Backup SRAM ON, RTC ON               3.2 3.4 3.7       12(1)         19(1)

Backup               Backup SRAM OFF, low-speed           2.6 2.7 3.0       8(1)          10(1)

IDD_VBAT domain supply oscillator and RTC ON              0.7 0.7 0.8
                                                          0.1 0.1 0.1
current              Backup SRAM ON, RTC OFF                                9(1)          16(1)

                     Backup SRAM OFF, RTC OFF                               5(1)          7(1)

1. Based on characterization, not tested in production.

On-chip peripheral current consumption

The current consumption of the on-chip peripherals is given in Table 21. The MCU is placed
under the following conditions:
At startup, all I/O pins are configured as analog inputs by firmware.
All peripherals are disabled unless otherwise mentioned
The given value is calculated by measuring the current consumption

       with all peripherals clocked off
       with one peripheral clocked on (with only the clock applied)
The code is running from Flash memory and the Flash memory access time is equal to
      3 wait states at 120 MHz
Prefetch and Cache ON
When the peripherals are enabled, HCLK = 120MHz, fPCLK1 = fHCLK/4, and
      fPCLK2 = fHCLK/2
The typical values are obtained for VDD = 3.3 V and TA= 25 C, unless otherwise
      specified.

                                              Doc ID 15818 Rev 7                                   71/163
Electrical characteristics                                     STM32F205xx, STM32F207xx

        Table 21. Peripheral current consumption(1)

                            Peripheral(2)  Typical consumption at 25 C                    Unit

                            GPIO A                             0.45

                            GPIO B                             0.43

                            GPIO C                             0.46

                            GPIO D                             0.44

                            GPIO E                             0.44

                            GPIO F                             0.42

                            GPIO G                             0.44

                            GPIO H                             0.42

        AHB1                GPIO I                             0.43
                            OTG_HS + ULPI
                            CRC                                3.64

                                                               1.17                        mA

                            BKPSRAM                            0.21

                            DMA1                               2.76

                            DMA2                               2.85

                            ETH_MAC +
                            ETH_MAC_TX

                                                                                     2.99
                            ETH_MAC_RX
                            ETH_MAC_PTP

                            OTG_FS                             3.16

        AHB2

                            DCMI                               0.60

        AHB3                FSMC                               1.74

72/163                                     Doc ID 15818 Rev 7
STM32F205xx, STM32F207xx                                    Electrical characteristics

Table 21. Peripheral current consumption(1) (continued)

      Peripheral(2)                         Typical consumption at 25 C  Unit

                          TIM2                        0.61

                          TIM3                        0.49

                          TIM4                        0.54

                          TIM5                        0.62

                          TIM6                        0.20

                          TIM7                        0.20

                          TIM12                       0.36

                          TIM13                       0.28

APB1                      TIM14                          0.25
                          USART2
                          USART3                         0.25
                          UART4
                          UART5                          0.25
                          I2C1
                          I2C2                           0.25
                          I2C3                                                               mA
                          SPI2
                                                         0.26

                                                         0.25

                                                         0.25

                                                         0.25

                                                      0.20/0.10

                          SPI3                        0.18/0.09
                          CAN1                           0.31
                          CAN2                           0.30
                          DAC channel 1(3)               1.11
                          DAC channel 1(4)               1.11
                          PWR                            0.15
                          WWDG                           0.15

                                  Doc ID 15818 Rev 7                      73/163
Electrical characteristics                                         STM32F205xx, STM32F207xx

        Table 21.  Peripheral current consumption(1) (continued)

                            Peripheral(2)     Typical consumption at 25 C                        Unit
                                                                                                  mA
                            SDIO                                   0.69

                            TIM1                                   1.06

                            TIM8                                   1.03

                            TIM9                                   0.58

                            TIM10                                  0.37

        APB2                TIM11                                  0.39
                            ADC1(5)                                2.13