电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

STM32F072C8T6

器件型号:STM32F072C8T6
器件类别:半导体    嵌入式处理器和控制器   
文件大小:16472.06KB,共10页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

RF System on a Chip - SoC

参数

产品属性属性值
产品种类:
Product Category:
ARM Microcontrollers - MCU
制造商:
Manufacturer:
STMicroelectronics
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
LQFP-48
系列:
Series:
STM32F0
Core:ARM Cortex M0
Data Bus Width:32 bit
Maximum Clock Frequency:48 MHz
Program Memory Size:64 kB
Data RAM Size:16 kB
ADC Resolution:12 bit
Number of I/Os:37 I/O
工作电源电压:
Operating Supply Voltage:
2 V to 3.6 V
最大工作温度:
Maximum Operating Temperature:
+ 85 C
封装:
Packaging:
Tray
Analog Supply Voltage:2 V to 3.6 V
商标:
Brand:
STMicroelectronics
DAC Resolution:12 bit
Data RAM Type:SRAM
I/O Voltage:2 V to 3.6 V
接口类型:
Interface Type:
CAN, CEC, I2C, SPI, USART, USB
最小工作温度:
Minimum Operating Temperature:
- 40 C
Moisture Sensitive:Yes
Number of ADC Channels:13 Channel
Number of Timers/Counters:8 x 16 bit, 1 x 32 bit
Processor Series:STM32F0
产品:
Product:
MCU
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
1500
电源电压-最大:
Supply Voltage - Max:
3.6 V
电源电压-最小:
Supply Voltage - Min:
2 V
商标名:
Tradename:
STM32
看门狗计时器:
Watchdog Timers:
Watchdog Timer, Windowed
单位重量:
Unit Weight:
0.006409 oz

STM32F072C8T6器件文档内容

                                                      STM32F072x8 STM32F072xB

      ARM®-based 32-bit MCU, up to 128 KB Flash, crystal-less USB

FS 2.0, CAN, 12 timers, ADC, DAC & comm. interfaces, 2.0 - 3.6 V

                                                                                        Datasheet - production data

Features                                                                                          )%*$

•  Core: ARM® 32-bit Cortex®-M0 CPU,

   frequency up to 48 MHz                                LQFP100 14x14 mm  UFQFPN48             UFBGA100     WLCSP49

•  Memories                                              LQFP64 10x10 mm   7x7 mm               7x7 mm       3.3x3.1 mm
                                                         LQFP48 7x7 mm
                                                                                                UFBGA64

   –  64 to 128 Kbytes of Flash memory                                                          5x5 mm

   –  16 Kbytes of SRAM with HW parity                •  Calendar RTC with alarm and periodic wakeup

•  CRC calculation unit                                  from Stop/Standby

•  Reset and power management                         •  12 timers

   –  Digital and I/O supply: VDD = 2.0 V to 3.6 V       –               One 16-bit advanced-control timer for

   –  Analog supply: VDDA = VDD to 3.6 V                                 six-channel PWM output

   –  Selected I/Os: VDDIO2 = 1.65 V to 3.6 V            –               One 32-bit and seven 16-bit timers, with up

   –  Power-on/Power down reset (POR/PDR)                                to four IC/OC, OCN, usable for IR control

                                                                         decoding or DAC control

   –  Programmable voltage detector (PVD)                –               Independent and system watchdog timers

   –  Low power modes: Sleep, Stop, Standby              –               SysTick timer

   –  VBAT supply for RTC and backup registers        •  Communication interfaces

•  Clock management                                      –               Two I2C interfaces supporting Fast Mode

   –  4 to 32 MHz crystal oscillator                                     Plus (1 Mbit/s) with 20 mA current sink, one

   –  32 kHz oscillator for RTC with calibration                         supporting SMBus/PMBus and wakeup

   –  Internal 8 MHz RC with x6 PLL option               –               Four USARTs supporting master

   –  Internal 40 kHz RC oscillator                                      synchronous SPI and modem control, two

   –  Internal 48 MHz oscillator with automatic                          with ISO7816 interface, LIN, IrDA, auto

      trimming based on ext. synchronization                             baud rate detection and wakeup feature

•  Up to 87 fast I/Os                                    –               Two SPIs (18 Mbit/s) with 4 to 16
                                                                         programmable bit frames, and with I2S
   –  All mappable on external interrupt vectors
                                                                         interface multiplexed

   –  Up to 68 I/Os with 5V tolerant capability          –               CAN interface

      and 19 with independent supply VDDIO2              –               USB 2.0 full-speed interface, able to run

•  Seven-channel DMA controller                                          from internal 48 MHz oscillator and with

•  One 12-bit, 1.0 µs ADC (up to 16 channels)                            BCD and LPM support

   –  Conversion range: 0 to 3.6 V                    •  HDMI CEC wakeup on header reception

   –  Separate analog supply: 2.4 V to 3.6 V          •  Serial wire debug (SWD)

•  One 12-bit D/A converter (with 2 channels)         •  96-bit unique ID

•  Two fast low-power analog comparators with         •  All packages ECOPACK®2

   programmable input and output

•  Up to 24 capacitive sensing channels for                              Table 1. Device summary

   touchkey, linear and rotary touch sensors             Reference                              Part number

                                                      STM32F072x8        STM32F072C8, STM32F072R8, STM32F072V8,

                                                      STM32F072xB        STM32F072CB, STM32F072RB, STM32F072VB

January 2017                                          DocID025004 Rev 5                                             1/128

This is information on a product in full production.                                                         www.st.com
Contents                                                            STM32F072x8 STM32F072xB

Contents

1         Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2         Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

3         Functional overview       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.1   ARM®-Cortex®-M0 core       ......................................                                                  13

          3.2   Memories  .................................................                                                        13

          3.3   Boot modes  ...............................................                                                        13

          3.4   Cyclic redundancy check calculation unit (CRC)      ...................                                            14

          3.5   Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

                3.5.1   Power supply schemes      . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

                3.5.2   Power supply supervisors    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

                3.5.3   Voltage regulator  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

                3.5.4   Low-power modes    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

          3.6   Clocks and startup  ..........................................                                                     15

          3.7   General-purpose inputs/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . 17

          3.8   Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . 17

          3.9   Interrupts and events  ........................................                                                    17

                3.9.1   Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 17

                3.9.2   Extended interrupt/event controller (EXTI)  . . . . . . . . . . . . . . . . . . . . . . 18

          3.10  Analog-to-digital converter (ADC)      . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

                3.10.1  Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

                3.10.2  Internal voltage reference (VREFINT)  . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

                3.10.3  VBAT battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.11  Digital-to-analog converter (DAC)      . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.12  Comparators (COMP)         . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.13  Touch sensing controller (TSC)     ................................                                                20

          3.14  Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

                3.14.1  Advanced-control timer (TIM1)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

                3.14.2  General-purpose timers (TIM2, 3, 14, 15, 16, 17)  . . . . . . . . . . . . . . . . . 22

                3.14.3  Basic timers TIM6 and TIM7     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

                3.14.4  Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

                3.14.5  System window watchdog (WWDG)         . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

2/128                               DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                              Contents

         3.14.6          SysTick timer   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

   3.15  Real-time clock (RTC) and backup registers             ......................                                                  23

   3.16  Inter-integrated circuit interface (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . .                               24

   3.17  Universal synchronous/asynchronous receiver/transmitter (USART)                                   ...                          25

   3.18  Serial peripheral interface (SPI) / Inter-integrated sound interface (I2S)                        .                            26

   3.19  High-definition multimedia interface (HDMI) - consumer

         electronics control (CEC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

   3.20  Controller area network (CAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

   3.21  Universal serial bus (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

   3.22  Clock recovery system (CRS)          . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

   3.23  Serial wire debug port (SW-DP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4  Pinouts and pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6  Electrical characteristics               . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

   6.1   Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.1           Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.2           Typical values     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.3           Typical curves     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.4           Loading capacitor    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.5           Pin input voltage    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

         6.1.6           Power supply scheme  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

         6.1.7           Current consumption measurement        . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

   6.2   Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

   6.3   Operating conditions            . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.3.1           General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

         6.3.2           Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 54

         6.3.3           Embedded reset and power control block characteristics  . . . . . . . . . . . 54

         6.3.4           Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

         6.3.5           Supply current characteristics  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

         6.3.6           Wakeup time from low-power mode        . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

         6.3.7           External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

         6.3.8           Internal clock source characteristics  . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

         6.3.9           PLL characteristics  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

                               DocID025004 Rev 5                                                           3/128

                                                                                                                                            4
Contents                                                                               STM32F072x8 STM32F072xB

               6.3.10  Memory characteristics  .........             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  74

               6.3.11  EMC characteristics . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  75

               6.3.12  Electrical sensitivity characteristics        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  76

               6.3.13  I/O current injection characteristics         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  77

               6.3.14  I/O port characteristics . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  78

               6.3.15  NRST pin characteristics . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  83

               6.3.16  12-bit ADC characteristics . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  84

               6.3.17  DAC electrical specifications . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  88

               6.3.18  Comparator characteristics  ......            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  90

               6.3.19  Temperature sensor characteristics            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  92

               6.3.20  VBAT monitoring characteristics  ...          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  92

               6.3.21  Timer characteristics   ...........           .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  92

               6.3.22  Communication interfaces . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  93

7         Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

          7.1  UFBGA100 package information        ..............................                                                                     100

          7.2  LQFP100 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

          7.3  UFBGA64 package information         ...............................                                                                    106

          7.4  LQFP64 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

          7.5  WLCSP49 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112

          7.6  LQFP48 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .115

          7.7  UFQFPN48 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118

          7.8  Thermal characteristics  .....................................                                                                         121

               7.8.1   Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

               7.8.2   Selecting the product temperature range                      . . . . . . . . . . . . . . . . . . . . . . 121

8         Ordering information  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

9         Revision history  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

4/128                           DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                                             List of  tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       ...      ..  .  ......   .  ...1

Table 2.   STM32F072x8/xB family device features and peripheral counts . . . . .                                    ...      ..  .  ......   .  . . 11

Table 3.   Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . .                   ...      ..  .  ......   .  . . 18

Table 4.   Internal voltage reference calibration values  ....................                                      ...      ..  .  ......   .  . . 19

Table 5.   Capacitive sensing GPIOs available on STM32F072x8/xB devices. . .                                        ...      ..  .  ......   .  . . 20

Table 6.   Number of capacitive sensing channels available

           on STM32F072x8/xB devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                  ...      ..  .  ......   .  . . 21

Table 7.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           ...      ..  .  ......   .  . . 21
           Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . .
Table 8.   STM32F072x8/xB I2C implementation . . . . . . . . . . . . . . . . . . . . . . . . .                      ...      ..  .  ......   .  . . 24

Table 9.                                                                                                            ...      ..  .  ......   .  . . 25

Table 10.  STM32F072x8/xB USART implementation            .....................                                     ...      ..  .  ......   .  . . 25
           STM32F072x8/xB SPI/I2S implementation . . . . . . . . . . . . . . . . . . . . . .
Table 11.                                                                                                           ...      ..  .  ......   .  . . 26

Table 12.  Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . .                      ...      ..  .  ......   .  . . 33

Table 13.  STM32F072x8/xB pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 ...      ..  .  ......   .  . . 33

Table 14.  Alternate functions selected through GPIOA_AFR registers for port A                                      ...      ..  .  ......   .  . . 41

Table 15.  Alternate functions selected through GPIOB_AFR registers for port B                                      ...      ..  .  ......   .  . . 42

Table 16.  Alternate functions selected through GPIOC_AFR registers for port C                                      ...      ..  .  ......   .  . . 43

Table 17.  Alternate functions selected through GPIOD_AFR registers for port D                                      ...      ..  .  ......   .  . . 43

Table 18.  Alternate functions selected through GPIOE_AFR registers for port E                                      ...      ..  .  ......   .  . . 44

Table 19.  Alternate functions available on port F . . . . . . . . . . . . . . . . . . . . . . . . .                ...      ..  .  ......   .  . . 44

Table 20.  STM32F072x8/xB peripheral register boundary addresses . . . . . . . . .                                  ...      ..  .  ......   .  . . 46

Table 21.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        ...      ..  .  ......   .  . . 51

Table 22.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        ...      ..  .  ......   .  . . 52

Table 23.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         ...      ..  .  ......   .  . . 52

Table 24.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             ...      ..  .  ......   .  . . 53

Table 25.  Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . .                          ...      ..  .  ......   .  . . 54

Table 26.  Embedded reset and power control block characteristics. . . . . . . . . . .                              ...      ..  .  ......   .  . . 54

Table 27.  Programmable voltage detector characteristics . . . . . . . . . . . . . . . . . .                        ...      ..  .  ......   .  . . 54

Table 28.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . .                  ...      ..  .  ......   .  . . 55

Table 29.  Typical and maximum current consumption from VDD supply at VDD =                                         3.6      V   .  ......   .  . . 56

Table 30.  Typical and maximum current consumption from the VDDA supply                                         ..  ...      ..  .  ......   .  . . 58

Table 31.  Typical and maximum consumption in Stop and Standby modes . . . .                                        ...      ..  .  ......   .  . . 59

Table 32.  Typical and maximum current consumption from the VBAT supply. . . .                                      ...      ..  .  ......   .  . . 60

Table 33.  Typical current consumption, code executing from Flash memory,

           running from HSE 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  ..  .  ......   .  .  .  61

Table 34.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . .                     .  .  .  ..  .  ......   .  .  .  63

Table 35.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  ..  .  ......   .  .  .  64

Table 36.  Low-power mode wakeup timings  ............................                                              .  .  .  ..  .  ......   .  .  .  66

Table 37.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . .                      .  .  .  ..  .  ......   .  .  .  66

Table 38.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . .                      .  .  .  ..  .  ......   .  .  .  67

Table 39.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  ..  .  ......   .  .  .  68

Table 40.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . .                       .  .  .  ..  .  ......   .  .  .  69

Table 41.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  ..  .  ......   .  .  .  71

Table 42.  HSI14 oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  ..  .  ......   .  .  .  72

Table 43.  HSI48 oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  ..  .  ......   .  .  .  73

Table 44.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  ..  .  ......   .  .  .  74

Table 45.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  ..  .  ......   .  .  .  74

Table 46.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  ..  .  ......   .  .  .  74

                         DocID025004 Rev 5                                                                                                      5/128

                                                                                                                                                          6
List of tables                                                                                           STM32F072x8    STM32F072xB

Table 47.  Flash memory endurance and data retention . . . . .                      .  .  .  .  .  .  .  .............  . . . . . . . . . . 75

Table 48.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .............  . . . . . . . . . . 75

Table 49.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .............  . . . . . . . . . . 76

Table 50.  ESD absolute maximum ratings . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .............  . . . . . . . . . . 77

Table 51.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .............  . . . . . . . . . . 77

Table 52.  I/O current injection susceptibility . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .............  . . . . . . . . . . 78

Table 53.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .............  . . . . . . . . . . 78

Table 54.  Output voltage characteristics  ................                         .  .  .  .  .  .  .  .............  . . . . . . . . . . 81

Table 55.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .............  . . . . . . . . . . 82

Table 56.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .............  . . . . . . . . . . 83

Table 57.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .............  . . . . . . . . . . 84

Table 58.  RAIN max for fADC = 14 MHz . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .............  . . . . . . . . . . 86

Table 59.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .............  . . . . . . . . . . 86

Table 60.  DAC characteristics . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .............  . . . . . . . . . . 88

Table 61.  Comparator characteristics . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .............  . . . . . . . . . . 90

Table 62.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .............  . . . . . . . . . . 92

Table 63.  VBAT monitoring characteristics . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .............  . . . . . . . . . . 92

Table 64.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .............  . . . . . . . . . . 92

Table 65.  IWDG min/max timeout period at 40 kHz (LSI). . . .                       .  .  .  .  .  .  .  .............  . . . . . . . . . . 93

Table 66.  WWDG min/max timeout value at 48 MHz (PCLK).                             .  .  .  .  .  .  .  .............  . . . . . . . . . . 93
           I2C analog filter characteristics . . . . . . . . . . . . . . . .
Table 67.                                                                           .  .  .  .  .  .  .  .............  . . . . . . . . . . 94

Table 68.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .............  . . . . . . . . . . 94
           I2S characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 69.                                                                           .  .  .  .  .  .  .  .............  . . . . . . . . . . 96

Table 70.  USB electrical characteristics . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .............  . . . . . . . . . . 99

Table 71.  UFBGA100 package mechanical data . . . . . . . . . .                     .  .  .  .  .  .  .  .............  . . . . . . . . . 100

Table 72.  UFBGA100 recommended PCB design rules. . . . .                           .  .  .  .  .  .  .  .............  . . . . . . . . . 101

Table 73.  LQPF100 package mechanical data. . . . . . . . . . . .                   .  .  .  .  .  .  .  .............  . . . . . . . . . 103

Table 74.  UFBGA64 package mechanical data . . . . . . . . . . .                    .  .  .  .  .  .  .  .............  . . . . . . . . . 106

Table 75.  UFBGA64 recommended PCB design rules. . . . . .                          .  .  .  .  .  .  .  .............  . . . . . . . . . 107

Table 76.  LQFP64 package mechanical data. . . . . . . . . . . . .                  .  .  .  .  .  .  .  .............  . . . . . . . . . 109

Table 77.  WLCSP49 package mechanical data . . . . . . . . . . .                    .  .  .  .  .  .  .  .............  . . . . . . . . . 113

Table 78.  LQFP48 package mechanical data. . . . . . . . . . . . .                  .  .  .  .  .  .  .  .............  . . . . . . . . . 116

Table 79.  UFQFPN48 package mechanical data . . . . . . . . . .                     .  .  .  .  .  .  .  .............  . . . . . . . . . 119

Table 80.  Package thermal characteristics . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .............  . . . . . . . . . 121

Table 81.  Ordering information scheme . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .............  . . . . . . . . . 124

Table 82.  Document revision history  ...................                           .  .  .  .  .  .  .  .............  . . . . . . . . . 125

6/128                                      DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                                               List        of  figures

List of figures

Figure  1.   Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 12

Figure  2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 16

Figure  3.   UFBGA100 package pinout . . . . . . . . . . . . . . . . . . . . . . . . .                 .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 28

Figure  4.   LQFP100 package pinout  .........................                                         .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 29

Figure  5.   UFBGA64 package pinout . . . . . . . . . . . . . . . . . . . . . . . . . .                .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 30

Figure  6.   LQFP64 package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 31

Figure  7.   LQFP48 package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 31

Figure  8.   UFQFPN48 package pinout . . . . . . . . . . . . . . . . . . . . . . . . .                 .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 32

Figure  9.   WLCSP49 package pinout . . . . . . . . . . . . . . . . . . . . . . . . . .                .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 32

Figure  10.  STM32F072xB memory map  ......................                                            .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 45

Figure  11.  Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 48

Figure  12.  Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 48

Figure  13.  Power supply scheme  .............................                                        .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 49

Figure  14.  Current consumption measurement scheme . . . . . . . . . . . .                            .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 50

Figure  15.  High-speed external clock source AC timing diagram . . . . .                              .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 67

Figure  16.  Low-speed external clock source AC timing diagram . . . . . .                             .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 67

Figure  17.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . .                   .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 69

Figure  18.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . .                     .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 70

Figure  19.  HSI oscillator accuracy characterization results for soldered                             parts  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 71

Figure  20.  HSI14 oscillator accuracy characterization results . . . . . . . .                        .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 72

Figure  21.  HSI48 oscillator accuracy characterization results . . . . . . . .                        .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 73

Figure  22.  TC and TTa I/O input characteristics . . . . . . . . . . . . . . . . . .                  .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 80

Figure  23.  Five volt tolerant (FT and FTf) I/O input characteristics . . . .                         .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 80

Figure  24.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . .             .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 83

Figure  25.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . .                       .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 84

Figure  26.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . .              .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 87

Figure  27.  Typical connection diagram using the ADC . . . . . . . . . . . . .                        .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 87

Figure  28.  12-bit buffered / non-buffered DAC. . . . . . . . . . . . . . . . . . . .                 .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 89

Figure  29.  Maximum VREFINT scaler startup time from power down . . .                                 .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 91

Figure  30.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . .                            .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 95

Figure  31.  SPI timing diagram - slave mode and CPHA = 1 . . . . . . . . .                            .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 95

Figure  32.  SPI timing diagram - master mode . . . . . . . . . . . . . . . . . . . .                  .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 96
             I2S slave timing diagram (Philips protocol) . . . . . . . . . . . . . .
Figure  33.  I2S master timing diagram (Philips protocol). . . . . . . . . . . . .                     .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 97

Figure  34.                                                                                            .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . . 98

Figure  35.  UFBGA100 package outline . . . . . . . . . . . . . . . . . . . . . . . . .                .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 100

Figure  36.  Recommended footprint for UFBGA100 package . . . . . . . .                                .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 101

Figure  37.  UFBGA100 package marking example  ................                                        .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 102

Figure  38.  LQFP100 package outline . . . . . . . . . . . . . . . . . . . . . . . . . .               .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 103

Figure  39.  Recommended footprint for LQFP100 package . . . . . . . . . .                             .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 104

Figure  40.  LQFP100 package marking example . . . . . . . . . . . . . . . . . .                       .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 105

Figure  41.  UFBGA64 package outline . . . . . . . . . . . . . . . . . . . . . . . . . .               .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 106

Figure  42.  Recommended footprint for UFBGA64 package . . . . . . . . .                               .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 107

Figure  43.  UFBGA64 package marking example   .................                                       .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 108

Figure  44.  LQFP64 package outline . . . . . . . . . . . . . . . . . . . . . . . . . . .              .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 109

Figure  45.  Recommended footprint for LQFP64 package . . . . . . . . . . .                            .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 110

Figure  46.  LQFP64 package marking example . . . . . . . . . . . . . . . . . . .                      .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 111

Figure  47.  WLCSP49 package outline . . . . . . . . . . . . . . . . . . . . . . . . . .               .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 112

Figure  48.  WLCSP49 package marking example . . . . . . . . . . . . . . . . .                         .....  .  .  .  .  .  .  .  .  .  .  .  .  ..  .  .  . 114

                                     DocID025004 Rev 5                                                                                                      7/128

                                                                                                                                                                    8
List of  figures                                                                                    STM32F072x8    STM32F072xB

Figure   49.  LQFP48 package outline . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .............  . . . . . . . . . 115

Figure   50.  Recommended footprint for LQFP48 package . . .                .  .  .  .  .  .  .  .  .............  . . . . . . . . . 116

Figure   51.  LQFP48 package marking example . . . . . . . . . . .          .  .  .  .  .  .  .  .  .............  . . . . . . . . . 117

Figure   52.  UFQFPN48 package outline . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .............  . . . . . . . . . 118

Figure   53.  Recommended footprint for UFQFPN48 package                    .  .  .  .  .  .  .  .  .............  . . . . . . . . . 119

Figure   54.  UFQFPN48 package marking example . . . . . . . .              .  .  .  .  .  .  .  .  .............  . . . . . . . . . 120

Figure   55.  LQFP64 PD max versus TA . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .............  . . . . . . . . . 123

8/128             DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                             Introduction

1  Introduction

   This datasheet provides the ordering information and mechanical device characteristics of

   the STM32F072x8/xB microcontrollers.

   This document should be read in conjunction with the STM32F0xxxx reference manual

   (RM0091). The reference manual is available from the STMicroelectronics website

   www.st.com.

   For information on the ARM® Cortex®-M0 core, please refer to the Cortex®-M0 Technical

   Reference Manual, available from the www.arm.com website.

                         DocID025004 Rev 5                                                    9/128

                                                                                                     27
Description                                                              STM32F072x8 STM32F072xB

2            Description

             The STM32F072x8/xB microcontrollers incorporate the high-performance
             ARM® Cortex®-M0 32-bit RISC core operating at up to 48 MHz frequency, high-speed

             embedded memories (up to 128 Kbytes of Flash memory and 16 Kbytes of SRAM), and an

             extensive range of enhanced peripherals and I/Os. All devices offer standard
             communication interfaces (two I2Cs, two SPI/I2S, one HDMI CEC and four USARTs), one

             USB Full-speed device (crystal-less), one CAN, one 12-bit ADC, one 12-bit DAC with two

             channels, seven 16-bit timers, one 32-bit timer and an advanced-control PWM timer.

             The STM32F072x8/xB microcontrollers operate in the -40 to +85 °C and -40 to +105 °C

             temperature ranges, from a 2.0 to 3.6 V power supply. A comprehensive set of

             power-saving modes allows the design of low-power applications.

             The STM32F072x8/xB microcontrollers include devices in seven different packages ranging

             from 48 pins to 100 pins with a die form also available upon request. Depending on the

             device chosen, different sets of peripherals are included.

             These features make the STM32F072x8/xB microcontrollers suitable for a wide range of

             applications such as application control and user interfaces, hand-held equipment, A/V

             receivers and digital TV, PC peripherals, gaming and GPS platforms, industrial applications,

             PLCs, inverters, printers, scanners, alarm systems, video intercoms and HVACs.

10/128                    DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                           Description

                Table 2. STM32F072x8/xB family device features and peripheral counts

    Peripheral                STM32F072Cx         STM32F072Rx                                                 STM32F072Vx

    Flash memory (Kbyte)      64           128    64                                 128     64                         128

    SRAM (Kbyte)                                                            16

                Advanced                                                    1 (16-bit)

                   control

    Timers      General                                                     5 (16-bit)

                purpose                                                     1 (32-bit)

                   Basic                                                    2 (16-bit)

                SPI [I2S](1)                                                2 [2]

                   I2C                                                          2

    Comm.       USART                                                           4

    interfaces     CAN                                                          1

                   USB                                                          1

                   CEC                                                          1

    12-bit ADC                    1                                                       1

    (number of channels)      (10 ext. + 3 int.)                                          (16 ext. + 3 int.)

    12-bit DAC                                                                  1

    (number of channels)                                                    (2)

    Analog comparator                                                           2

            GPIOs                 37                                        51                                87

    Capacitive sensing            17                                        18                                24

    channels

    Max. CPU frequency                                                      48 MHz

    Operating voltage                                                       2.0 to 3.6 V

    Operating temperature         Ambient operating temperature: -40°C to 85°C / -40°C to 105°C

                                      Junction temperature: -40°C to 105°C / -40°C to 125°C

                                  LQFP48                                    LQFP64                            LQFP100

    Packages                  UFQFPN48                                      UFBGA64                           UFBGA100

                                  WLCSP49

1.  The SPI interface can be used either in SPI mode or in I2S audio mode.

                                                  DocID025004 Rev 5                                                        11/128

                                                                                                                                   27
Description                                                                                                                                         STM32F072x8               STM32F072xB

                                                                Figure 1. Block diagram

        6:&/.                                                                                                                                              32:(5

        6:',2    6HULDO:LUH                                                                                                                               92/75(*         9''   WR9

        DV$)    'HEXJ                                                       )ODVK 2EO                                                 9''           9WR9        966

                                                                                         PHPRU\  LQWHUIDFH       )ODVK*3/

                                                                                                             XSWR.%                          #9''

                 &257(;0&38                                                                                     ELW

                           I0$;  0+]                                                                                           9'',22.,1            6833/<

                                                                                                                                         325        683(59,6,21               1567

                                                    %XVPDWUL[               65$0  FRQWUROOHU               65$0                       5HVHW                                9''$

                                                                                                             .%                             ,QW          3253'5           966$

                                  19,&                                                                                      #9''$                                            9''

                                                                                                                  +6,       5&0+]                     39'

                                                                                                                     +6,      5&0+]              #9''$

                                                                                                             3//&/.           3//                                     #9''

                                  *3'0$                                                                            /6,      5&N+]                     ;7$/26&         26&B,1

                                  FKDQQHOV                                                                      +6,       5&0+]                      0+]          26&B287

                                                                                                                                                    ,QG:LQGRZ:'*

3$>@                   *3,2SRUW$                                                                                                              3RZHU

                                                                                         5(6(7                   &/2&.                           &RQWUROOHU           9''

3%>@                   *3,2SRUW%                                                            &21752/                                                                     9%$7  WR9

                                                                                                                                                    #9%$7

3&>@                   *3,2SRUW&                          $+%GHFRGHU  6\VWHPDQGSHULSKHUDO                                                         ;7$/N+]        26&B,1

                                                                                                             FORFNV                                                           26&B287

3'>@                   *3,2SRUW'                                                                                                              57&         %DFNXS       7$03(557&

                                                                                                                                                                UHJ            $/$50287

3(>@                   *3,2SRUW(                                                                                                              57&LQWHUIDFH

3)>@3)              *3,2SRUW)                                                                            &56

        3)>@                                                                                                                                                               6<1&

                 3$'                                                                                        &5&                                                              FKDQQHOV

JURXSVRI     $QDORJ                7RXFK                                                                                                       3:07,0(5               FRPSOFKDQQHOV

FKDQQHOV       VZLWFKHV               6HQVLQJ                                                                                                                             %5.(75LQSXWDV$)

                                        &RQWUROOHU                           $+%                                                                    7,0(5ELW            FK(75DV$)

        6<1&                                                                 $3%

                                                                                                                                                            7,0(5           FK(75DV$)

        $)    (;7,7:.83

                                                                                                                                                            7,0(5          FKDQQHODV$)

        ''   86%      86%                                                                                                                                                FKDQQHOV

                 3+<                                                                                                                                        7,0(5          FRPSO%5.DV$)

                 #9'',2               65$0%                                                                                                           7,0(5          FKDQQHO

                                                                                                                                                                              FRPSO%5.DV$)

                                        65$0%                                                            :LQGRZ:'*                                                       FKDQQHO

                                                                                                                                                            7,0(5          FRPSO%5.DV$)

7;5;DV$)               %[&$1                                                                                                                                              ,5B287DV$)

026,6'                                                                                                     '%*0&8

0,620&.                                                                                                                                                   86$57            5;7;&76576

6&.&.          63,,6                                                                                                                                                    &.DV$)

166:6DV$)                                                                                                                                                                  5;7;&76576

026,6'                                                                                                                                                    86$57            &.DV$)

0,620&.        63,,6

6&.&.                                                                                                                                                     86$57            5;7;&76576

                                                                                                                                                                              &.DV$)

166:6DV$)     6<6&)*,)                                                                                                                                                    5;7;&76576

                                                                                                                                                            86$57            &.DV$)

,1387          *3FRPSDUDWRU                                                                                                                                              6&/6'$60%$

        ,1387                                                                                                                                             ,&               P$)0 DV$)

287387           *3FRPSDUDWRU

        DV$)                                                                                                                                                                 6&/6'$

                 #9''$                                                                                                                                     ,&               P$)0 DV$)

                 7HPS

                 VHQVRU                                                                                                                                 +'0,&(&              &(&DV$)

        [    ELW$'&       ,)                                                                         7,0(5

$'LQSXW                                                                                                                                                    ELW'$&       '$&B287

                                                                                                             7,0(5                                ,)

        9''$                                                                                                                                                ELW'$&        '$&B287

        966$

                 #9''$                                                                                                                                         #9''$

        3RZHUGRPDLQRIDQDORJEORFNV                         9%$7                                         9''              9''$                  9'',2                               06Y9

12/128                                                                       DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                 Functional overview

3    Functional overview

     Figure 1 shows the general block diagram of the STM32F072x8/xB devices.

3.1  ARM®-Cortex®-M0 core

     The ARM® Cortex®-M0 is a generation of ARM 32-bit RISC processors for embedded

     systems. It has been developed to provide a low-cost platform that meets the needs of MCU

     implementation, with a reduced pin count and low-power consumption, while delivering

     outstanding computational performance and an advanced system response to interrupts.

     The ARM® Cortex®-M0 processors feature exceptional code-efficiency, delivering the high

     performance expected from an ARM core, with memory sizes usually associated with 8- and

     16-bit devices.

     The STM32F072x8/xB devices embed ARM core and are compatible with all ARM tools and

     software.

3.2  Memories

     The  device has the following features:

     •    16 Kbytes of embedded SRAM accessed (read/write) at CPU clock speed with 0 wait

          states and featuring embedded parity checking with exception generation for fail-critical

          applications.

     •    The non-volatile memory is divided into two arrays:

          –     64 to 128 Kbytes of embedded Flash memory for programs and data

          –     Option bytes

          The option bytes are used to write-protect the memory (with 4 KB granularity) and/or

          readout-protect the whole memory with the following options:

          –     Level 0: no readout protection

          –     Level 1: memory readout protection, the Flash memory cannot be read from or

                written to if either debug features are connected or boot in RAM is selected
                Level 2: chip readout protection, debug features (Cortex®-M0 serial wire) and
          –

                boot in RAM selection disabled

3.3  Boot modes

     At startup, the boot pin and boot selector option bit are used to select one of the three boot

     options:

     •    boot from User Flash memory

     •    boot from System Memory

     •    boot from embedded SRAM

     The boot loader is located in System Memory. It is used to reprogram the Flash memory by
     using USART on pins PA14/PA15, or PA9/PA10 or I2C on pins PB6/PB7 or through the USB

     DFU interface.

                                   DocID025004 Rev 5                                            13/128

                                                                                                        27
Functional  overview                                                     STM32F072x8 STM32F072xB

3.4         Cyclic redundancy check calculation unit (CRC)

            The CRC (cyclic redundancy check) calculation unit is used to get a CRC code using a

            configurable generator polynomial value and size.

            Among other applications, CRC-based techniques are used to verify data transmission or

            storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of

            verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of

            the software during runtime, to be compared with a reference signature generated at link-

            time and stored at a given memory location.

3.5         Power management

3.5.1       Power supply schemes

            •    VDD = VDDIO1 = 2.0 to 3.6 V: external power supply for I/Os (VDDIO1) and the internal

                 regulator. It is provided externally through VDD pins.

            •    VDDA = from VDD to 3.6 V: external analog power supply for ADC, DAC, Reset blocks,

                 RCs and PLL (minimum voltage to be applied to VDDA is 2.4 V when the ADC or DAC
                 are used). It is provided externally through VDDA pin. The VDDA voltage level must be
                 always greater or equal to the VDD voltage level and must be established first.

            •    VDDIO2 = 1.65 to 3.6 V: external power supply for marked I/Os. VDDIO2 is provided

                 externally through the VDDIO2 pin. The VDDIO2 voltage level is completely independent
                 from VDD or VDDA, but it must not be provided without a valid supply on VDD. The
                 VDDIO2 supply is monitored and compared with the internal reference voltage
                 (VREFINT). When the VDDIO2 is below this threshold, all the I/Os supplied from this rail
                 are disabled by hardware. The output of this comparator is connected to EXTI line 31

                 and it can be used to generate an interrupt. Refer to the pinout diagrams or tables for

                 concerned I/Os list.

            •    VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and

                 backup registers (through power switch) when VDD is not present.

            For  more details on how to connect power pins, refer to Figure 13: Power supply scheme.

3.5.2       Power supply supervisors

            The device has integrated power-on reset (POR) and power-down reset (PDR) circuits.

            They are always active, and ensure proper operation above a threshold of 2 V. The device

            remains in reset mode when the monitored supply voltage is below a specified threshold,

            VPOR/PDR, without the need for an external reset circuit.

            •    The POR monitors only the VDD supply voltage. During the startup phase it is required

                 that VDDA should arrive first and be greater than or equal to VDD.

            •    The PDR monitors both the VDD and VDDA supply voltages, however the VDDA power

                 supply supervisor can be disabled (by programming a dedicated Option bit) to reduce

                 the power consumption if the application design ensures that VDDA is higher than or
                 equal to VDD.

            The device features an embedded programmable voltage detector (PVD) that monitors the

            VDD power supply and compares it to the VPVD threshold. An interrupt can be generated
            when VDD drops below the VPVD threshold and/or when VDD is higher than the VPVD

14/128                                 DocID025004 Rev 5
STM32F072x8 STM32F072xB                                               Functional overview

       threshold. The interrupt service routine can then generate a warning message and/or put

       the MCU into a safe state. The PVD is enabled by software.

3.5.3  Voltage regulator

       The regulator has two operating modes and it is always enabled after reset.

       •  Main (MR) is used in normal operating mode (Run).

       •  Low power (LPR) can be used in Stop mode where the power demand is reduced.

       In Standby mode, it is put in power down mode. In this mode, the regulator output is in high

       impedance and the kernel circuitry is powered down, inducing zero consumption (but the

       contents of the registers and SRAM are lost).

3.5.4  Low-power modes

       The STM32F072x8/xB microcontrollers support three low-power modes to achieve the best

       compromise between low power consumption, short startup time and available wakeup

       sources:

       •  Sleep mode

          In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can

          wake up the CPU when an interrupt/event occurs.

       •  Stop mode

          Stop mode achieves very low power consumption while retaining the content of SRAM

          and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC and the

          HSE crystal oscillators are disabled. The voltage regulator can also be put either in

          normal or in low power mode.

          The device can be woken up from Stop mode by any of the EXTI lines. The EXTI line

          source can be one of the 16 external lines, the PVD output, RTC, I2C1, USART1,

          USART2, USB, COMPx, VDDIO2 supply comparator or the CEC.

          The CEC, USART1, USART2 and I2C1 peripherals can be configured to enable the

          HSI RC oscillator so as to get clock for processing incoming data. If this is used when

          the voltage regulator is put in low power mode, the regulator is first switched to normal

          mode before the clock is provided to the given peripheral.

       •  Standby mode

          The Standby mode is used to achieve the lowest power consumption. The internal

          voltage regulator is switched off so that the entire 1.8 V domain is powered off. The

          PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering

          Standby mode, SRAM and register contents are lost except for registers in the RTC

          domain and Standby circuitry.

          The device exits Standby mode when an external reset (NRST pin), an IWDG reset, a

          rising edge on the WKUP pins, or an RTC event occurs.

Note:  The RTC, the IWDG, and the corresponding clock sources are not stopped by entering Stop

       or Standby mode.

3.6    Clocks and startup

       System clock selection is performed on startup, however the internal RC 8 MHz oscillator is

       selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in

       which case it is monitored for failure. If failure is detected, the system automatically switches

                           DocID025004 Rev 5                                                     15/128

                                                                                                          27
Functional   overview                                                                 STM32F072x8 STM32F072xB

             back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full

             interrupt management of the PLL clock entry is available when necessary (for example on

             failure of an indirectly used external crystal, resonator or oscillator).

                                                    Figure 2. Clock tree

6<1&                     86%62)                                                           )/,7)&/.       )ODVKPHPRU\

             /6(                  6<1&65&                                                                 SURJUDPPLQJ

                                                                                   ,&6:                 LQWHUIDFH

                                                                           +6,

                                                                           6<6&/.                         ,&

             &56                                    +6,                                                   ,663,

                       7ULP                                                                               ,663,

             0+]               +6,             +6,

             +6,5&                                                                   &(&6:

                                                                           /6(

             0+]                +6,                                                                     &(&

             +6,5&                                                        

                                                                                           $+%FRUHPHPRU\'0$

                                                                           +&/.            &RUWH[)&/.IUHHUXQFORFN

                       35(',9                              6:     6<6&/.

             3//65&               3//08/            +6,                                               &RUWH[

                                                                                                          V\VWHPWLPHU

                                       3//          +6,           «                  3&/.  $3%

                            [[    3//&/.           «                             SHULSKHUDOV

                                  [       +6(

                                                                  +35(     335(

                                                    &66                    335(

                                                                           [[                         7,0

26&B287      0+]             +6(                                                                     

26&B,1       +6(26&                                                       3&/.       86$57[6:

                                            /6(                            6<6&/.                         86$57

                                                                           +6,                            86$57

                                                      57&&/.            /6(

26&B,1     N+]                /6(                                                                57&

             /6(26&                                                                  86%6:

26&B287                                                                  +6,

                                                 57&6(/                                                   86%

             N+]                      /6,                                                              ,:'*

             /6,5&

                                                    3//12',9                                              $'&

                                                                           0+]5&              +6,   DV\QFKURQRXV

                         0&235(                              3//&/.   +6,                          FORFNLQSXW

             0DLQFORFN                             +6,           +6,

             RXWSXW                      +6,

        0&2                                                 +6(      /HJHQG

                                                    6<6&/.        /6,      EODFN      FORFNWUHHHOHPHQW

                                                    /6(                    ZKLWH      FORFNWUHHFRQWUROHOHPHQW

                       7,0                                                          FORFNOLQH

                                               0&2

                                                                                      FRQWUROOLQH

                                                                                                                  06Y9

             Several prescalers allow the application to configure the frequency of the AHB and the APB

             domains. The maximum frequency of the AHB and the APB domains is 48 MHz.

16/128                                              DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                            Functional overview

       Additionally, also the internal RC 48 MHz oscillator can be selected for system clock or PLL

       input source. This oscillator can be automatically fine-trimmed by the means of the CRS

       peripheral using the external synchronization.

3.7    General-purpose inputs/outputs (GPIOs)

       Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as

       input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the

       GPIO pins are shared with digital or analog alternate functions.

       The I/O configuration can be locked if needed following a specific sequence in order to

       avoid spurious writing to the I/Os registers.

3.8    Direct memory access controller (DMA)

       The 7-channel general-purpose DMAs manage memory-to-memory, peripheral-to-memory

       and memory-to-peripheral transfers.

       The DMA supports circular buffer management, removing the need for user code

       intervention when the controller reaches the end of the buffer.

       Each channel is connected to dedicated hardware DMA requests, with support for software

       trigger on each channel. Configuration is made by software and transfer sizes between

       source and destination are independent.

       DMA can be used with the main peripherals: SPIx, I2Sx, I2Cx, USARTx, all TIMx timers

       (except TIM14), DAC and ADC.

3.9    Interrupts and events

3.9.1  Nested vectored interrupt controller (NVIC)

       The STM32F0xx family embeds a nested vectored interrupt controller          Cabolretetxo®h-aMn0d)leanudp  to

       32 maskable interrupt channels (not including the 16 interrupt lines of                                   4

       priority levels.

       •  Closely coupled NVIC gives low latency interrupt processing

       •  Interrupt entry vector table address passed directly to the core

       •  Closely coupled NVIC core interface

       •  Allows early processing of interrupts

       •  Processing of late arriving higher priority interrupts

       •  Support for tail-chaining

       •  Processor state automatically saved

       •  Interrupt entry restored on interrupt exit with no instruction overhead

       This hardware block provides flexible interrupt management features with minimal interrupt

       latency.

                                     DocID025004 Rev 5                                                17/128

                                                                                                                     27
Functional  overview                                                           STM32F072x8 STM32F072xB

3.9.2       Extended interrupt/event controller (EXTI)

            The extended interrupt/event controller consists of 32 edge detector lines used to generate

            interrupt/event requests and wake-up the system. Each line can be independently

            configured to select the trigger event (rising edge, falling edge, both) and can be masked

            independently. A pending register maintains the status of the interrupt requests. The EXTI

            can detect an external line with a pulse width shorter than the internal clock period. Up to 87

            GPIOs can be connected to the 16 external interrupt lines.

3.10        Analog-to-digital converter (ADC)

            The 12-bit analog-to-digital converter has up to 16 external and 3 internal (temperature

            sensor, voltage reference, VBAT voltage measurement) channels and performs conversions

            in single-shot or scan modes. In scan mode, automatic conversion is performed on a

            selected group of analog inputs.

            The ADC can be served by the DMA controller.

            An analog watchdog feature allows very precise monitoring of the converted voltage of one,

            some or all selected channels. An interrupt is generated when the converted voltage is

            outside the programmed thresholds.

3.10.1      Temperature sensor

            The temperature sensor (TS) generates a voltage VSENSE that varies linearly with
            temperature.

            The temperature sensor is internally connected to the ADC_IN16 input channel which is

            used to convert the sensor output voltage into a digital value.

            The sensor provides good linearity but it has to be calibrated to obtain good overall

            accuracy of the temperature measurement. As the offset of the temperature sensor varies

            from chip to chip due to process variation, the uncalibrated internal temperature sensor is

            suitable for applications that detect temperature changes only.

            To improve the accuracy of the temperature sensor measurement, each device is

            individually factory-calibrated by ST. The temperature sensor factory calibration data are

            stored by ST in the system memory area, accessible in read-only mode.

                               Table  3.  Temperature sensor calibration values

            Calibration value name              Description                    Memory address

                                              TS ADC raw data acquired at a

                      TS_CAL1                 temperature of 30 °C (± 5 °C),   0x1FFF F7B8 - 0x1FFF      F7B9

                                              VDDA= 3.3 V (± 10 mV)

                                              TS ADC raw data acquired at a

                      TS_CAL2                 temperature of 110 °C (± 5 °C),  0x1FFF F7C2 - 0x1FFF     F7C3

                                              VDDA= 3.3 V (± 10 mV)

3.10.2      Internal voltage reference (VREFINT)

            The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
            ADC and comparators. VREFINT is internally connected to the ADC_IN17 input channel. The

18/128                                    DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                        Functional overview

        precise voltage of VREFINT is individually measured for each part by ST during production
        test and stored in the system memory area. It is accessible in read-only mode.

                            Table 4. Internal voltage reference calibration values

           Calibration value name               Description                    Memory address

                                          Raw data acquired at a

              VREFINT_CAL                 temperature of 30 °C (± 5 °C),  0x1FFF F7BA - 0x1FFF F7BB

                                          VDDA= 3.3 V (± 10 mV)

3.10.3  VBAT battery voltage monitoring

        This embedded hardware feature allows the application to measure the VBAT battery voltage
        using the internal ADC channel ADC_IN18. As the VBAT voltage may be higher than VDDA,
        and thus outside the ADC input range, the VBAT pin is internally connected to a bridge
        divider by 2. As a consequence, the converted digital value is half the VBAT voltage.

3.11    Digital-to-analog converter (DAC)

        The two 12-bit buffered DAC channels can be used to convert digital signals into analog

        voltage signal outputs. The chosen design structure is composed of integrated resistor

        strings and an amplifier in non-inverting configuration.

        This  digital Interface supports the following features:

        •     8-bit or 12-bit monotonic output

        •     Left or right data alignment in 12-bit mode

        •     Synchronized update capability

        •     Noise-wave generation

        •     Triangular-wave generation

        •     Dual DAC channel independent or simultaneous        conversions

        •     DMA capability for each channel

        •     External triggers for conversion

        Six DAC trigger inputs are used in the device. The DAC is triggered through the timer trigger

        outputs and the DAC interface is generating its own DMA requests.

3.12    Comparators (COMP)

        The device embeds two fast rail-to-rail low-power comparators with programmable

        reference voltage (internal or external), hysteresis and speed (low speed for low power) and

        with selectable output polarity.

        The reference voltage can be one of the following:

        •     External I/O

        •     DAC output pins

        •     Internal reference voltage or submultiple (1/4, 1/2, 3/4).Refer to Table 28: Embedded

              internal reference voltage for the value and precision of the internal reference voltage.

                                          DocID025004 Rev 5                                          19/128

                                                                                                             27
Functional  overview                                                    STM32F072x8 STM32F072xB

            Both comparators can wake up from STOP mode, generate interrupts and breaks for the

            timers and can be also combined into a window comparator.

3.13        Touch sensing controller (TSC)

            The STM32F072x8/xB devices provide a simple solution for adding capacitive sensing

            functionality to any application. These devices offer up to 24 capacitive sensing channels

            distributed over 8 analog I/O groups.

            Capacitive sensing technology is able to detect the presence of a finger near a sensor which

            is protected from direct touch by a dielectric (glass, plastic...). The capacitive variation

            introduced by the finger (or any conductive object) is measured using a proven

            implementation based on a surface charge transfer acquisition principle. It consists in

            charging the sensor capacitance and then transferring a part of the accumulated charges

            into a sampling capacitor until the voltage across this capacitor has reached a specific

            threshold. To limit the CPU bandwidth usage, this acquisition is directly managed by the

            hardware touch sensing controller and only requires few external components to operate.

            For operation, one capacitive sensing GPIO in each group is connected to an external

            capacitor and cannot be used as effective touch sensing channel.

            The touch sensing controller is fully supported by the STMTouch touch sensing firmware

            library, which is free to use and allows touch sensing functionality to be implemented reliably

            in the end application.

               Table  5. Capacitive sensing        GPIOs  available on  STM32F072x8/xB devices

            Group     Capacitive sensing           Pin    Group         Capacitive sensing                Pin

                      signal name                  name                       signal name                 name

                      TSC_G1_IO1                   PA0                        TSC_G5_IO1                  PB3

            1         TSC_G1_IO2                   PA1    5                   TSC_G5_IO2                  PB4

                      TSC_G1_IO3                   PA2                        TSC_G5_IO3                  PB6

                      TSC_G1_IO4                   PA3                        TSC_G5_IO4                  PB7

                      TSC_G2_IO1                   PA4                        TSC_G6_IO1                  PB11

            2         TSC_G2_IO2                   PA5    6                   TSC_G6_IO2                  PB12

                      TSC_G2_IO3                   PA6                        TSC_G6_IO3                  PB13

                      TSC_G2_IO4                   PA7                        TSC_G6_IO4                  PB14

                      TSC_G3_IO1                   PC5                        TSC_G7_IO1                  PE2

            3         TSC_G3_IO2                   PB0    7                   TSC_G7_IO2                  PE3

                      TSC_G3_IO3                   PB1                        TSC_G7_IO3                  PE4

                      TSC_G3_IO4                   PB2                        TSC_G7_IO4                  PE5

                      TSC_G4_IO1                   PA9                        TSC_G8_IO1                  PD12

            4         TSC_G4_IO2                   PA10   8                   TSC_G8_IO2                  PD13

                      TSC_G4_IO3                   PA11                       TSC_G8_IO3                  PD14

                      TSC_G4_IO4                   PA12                       TSC_G8_IO4                  PD15

20/128                               DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                           Functional overview

                         Table  6.  Number of capacitive sensing channels available

                                          on STM32F072x8/xB devices

                                              Number of capacitive sensing channels

          Analog I/O group

                                      STM32F072Vx            STM32F072Rx             STM32F072Cx

                 G1                       3                         3                3

                 G2                       3                         3                3

                 G3                       3                         3                2

                 G4                       3                         3                3

                 G5                       3                         3                3

                 G6                       3                         3                3

                 G7                       3                         0                0

                 G8                       3                         0                0

          Number of capacitive            24                        18               17

          sensing channels

3.14      Timers and watchdogs

          The STM32F072x8/xB devices include up to six general-purpose timers, two basic timers

          and an advanced control timer.

          Table 7 compares the features of the different timers.

                                Table 7.  Timer feature comparison

Timer            Counter     Counter      Prescaler     DMA         Capture/compare  Complementary

type      Timer  resolution     type      factor        request         channels     outputs

                                                        generation

Advanced  TIM1   16-bit      Up, down,    integer from  Yes               4              3

control                      up/down      1 to 65536

          TIM2   32-bit      Up, down,    integer from  Yes               4              -

                             up/down      1 to 65536

          TIM3   16-bit      Up, down,    integer from  Yes               4              -

                             up/down      1 to 65536

General   TIM14  16-bit         Up        integer from  No                1              -

purpose                                   1 to 65536

          TIM15  16-bit         Up        integer from  Yes               2              1

                                          1 to 65536

          TIM16  16-bit         Up        integer from  Yes               1              1

          TIM17                           1 to 65536

Basic     TIM6   16-bit         Up        integer from  Yes               -              -

          TIM7                            1 to 65536

                                          DocID025004 Rev 5                                      21/128

                                                                                                         27
Functional  overview                                                           STM32F072x8 STM32F072xB

3.14.1      Advanced-control timer (TIM1)

            The advanced-control timer (TIM1) can be seen as a three-phase PWM multiplexed on six

            channels. It has complementary PWM outputs with programmable inserted dead times. It

            can also be seen as a complete general-purpose timer. The four independent channels can

            be used for:

            •  input capture

            •  output compare

            •  PWM generation (edge or center-aligned modes)

            •  one-pulse mode output

            If configured as a standard 16-bit timer, it has the same features as the TIMx timer. If

            configured as the 16-bit PWM generator, it has full modulation capability (0-100%).

            The counter can be frozen in debug mode.

            Many features are shared with those of the standard timers which have the same

            architecture. The advanced control timer can therefore work together with the other timers

            via the Timer Link feature for synchronization or event chaining.

3.14.2      General-purpose timers (TIM2, 3, 14, 15, 16, 17)

            There are six synchronizable general-purpose timers embedded in the STM32F072x8/xB

            devices (see Table 7 for differences). Each general-purpose timer can be used to generate

            PWM outputs, or as simple time base.

            TIM2, TIM3

            STM32F072x8/xB devices feature two synchronizable 4-channel general-purpose timers.

            TIM2 is based on a 32-bit auto-reload up/downcounter and a 16-bit prescaler. TIM3 is based

            on a 16-bit auto-reload up/downcounter and a 16-bit prescaler. They feature 4 independent

            channels each for input capture/output compare, PWM or one-pulse mode output. This

            gives up to 12 input captures/output compares/PWMs on the largest packages.

            The TIM2 and TIM3 general-purpose timers can work together or with the TIM1 advanced-

            control timer via the Timer Link feature for synchronization or event chaining.

            TIM2 and TIM3 both have independent DMA request generation.

            These timers are capable of handling quadrature (incremental) encoder signals and the

            digital outputs from 1 to 3 hall-effect sensors.

            Their counters can be frozen in debug mode.

            TIM14

            This timer is based on a 16-bit auto-reload upcounter and a 16-bit prescaler.

            TIM14 features one single channel for input capture/output compare, PWM or one-pulse

            mode output.

            Its counter can be frozen in debug mode.

            TIM15, TIM16 and TIM17

            These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.

22/128                                DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                             Functional overview

        TIM15 has two independent channels, whereas TIM16 and TIM17 feature one single

        channel for input capture/output compare, PWM or one-pulse mode output.

        The TIM15, TIM16 and TIM17 timers can work together, and TIM15 can also operate

        withTIM1 via the Timer Link feature for synchronization or event chaining.

        TIM15 can be synchronized with TIM16 and TIM17.

        TIM15, TIM16 and TIM17 have a complementary output with dead-time generation and

        independent DMA request generation.

        Their counters can be frozen in debug mode.

3.14.3  Basic timers TIM6 and TIM7

        These timers are mainly used for DAC trigger generation. They can also be used as generic

        16-bit time bases.

3.14.4  Independent watchdog (IWDG)

        The independent watchdog is based on an 8-bit prescaler and 12-bit downcounter with

        user-defined refresh window. It is clocked from an independent 40 kHz internal RC and as it

        operates independently from the main clock, it can operate in Stop and Standby modes. It

        can be used either as a watchdog to reset the device when a problem occurs, or as a free

        running timer for application timeout management. It is hardware or software configurable

        through the option bytes. The counter can be frozen in debug mode.

3.14.5  System window watchdog (WWDG)

        The system window watchdog is based on a 7-bit downcounter that can be set as free

        running. It can be used as a watchdog to reset the device when a problem occurs. It is

        clocked from the APB clock (PCLK). It has an early warning interrupt capability and the

        counter can be frozen in debug mode.

3.14.6  SysTick timer

        This timer is dedicated to real-time operating systems, but could also be used as a standard

        down counter. It features:

        •  a 24-bit down counter

        •  autoreload capability

        •  maskable system interrupt generation when the counter reaches 0

        •  programmable clock source (HCLK or HCLK/8)

3.15    Real-time clock (RTC) and backup registers

        The RTC and the five backup registers are supplied through a switch that takes power either

        on VDD supply when present or through the VBAT pin. The backup registers are five 32-bit
        registers used to store 20 bytes of user application data when VDD power is not present.
        They are not reset by a system or power reset, or at wake up from Standby mode.

                                    DocID025004 Rev 5                                              23/128

                                                                                                           27
Functional  overview                                                            STM32F072x8 STM32F072xB

            The  RTC is an independent BCD timer/counter. Its main features are the following:

            •    calendar with subseconds, seconds, minutes, hours (12 or 24 format), week day, date,

                 month, year, in BCD (binary-coded decimal) format

            •    automatic correction for 28, 29 (leap year), 30, and 31 day of the month

            •    programmable alarm with wake up from Stop and Standby mode capability

            •    Periodic wakeup unit with programmable resolution and period.

            •    on-the-fly correction from 1 to 32767 RTC clock pulses. This can be used to

                 synchronize the RTC with a master clock

            •    digital calibration circuit with 1 ppm resolution, to compensate for quartz crystal

                 inaccuracy

            •    Three anti-tamper detection pins with programmable filter. The MCU can be woken up

                 from Stop and Standby modes on tamper event detection

            •    timestamp feature which can be used to save the calendar content. This function can

                 be triggered by an event on the timestamp pin, or by a tamper event. The MCU can be

                 woken up from Stop and Standby modes on timestamp event detection

            •    reference clock detection: a more precise second source clock (50 or 60 Hz) can be

                 used to enhance the calendar precision

            The  RTC clock sources can be:

            •    a 32.768 kHz external crystal

            •    a resonator or oscillator

            •    the internal low-power RC oscillator (typical frequency of 40 kHz)

            •    the high-speed external clock divided by 32

3.16        Inter-integrated circuit interface (I2C)

            Up to two I2C interfaces (I2C1 and I2C2) can operate in multimaster or slave modes. Both

            can support Standard mode (up to 100 kbit/s), Fast mode (up to 400 kbit/s) and Fast Mode

            Plus (up to 1 Mbit/s) with 20 mA output drive on most of the associated I/Os.

            Both support 7-bit and 10-bit addressing modes, multiple 7-bit slave addresses (two

            addresses, one with configurable mask). They also include programmable analog and

            digital noise filters.

                                 Table  8.  Comparison of I2C analog       and  digital filters

                 Aspect                         Analog filter                        Digital filter

                 Pulse width of                 ≥ 50 ns                         Programmable length from 1 to 15

               suppressed spikes                                                I2Cx peripheral clocks

                                                                                –Extra filtering capability vs.

                 Benefits                   Available in Stop mode              standard requirements

                                                                                –Stable length

                                            Variations depending on             Wakeup from Stop on address

                 Drawbacks                  temperature, voltage, process       match is not available when digital

                                                                                     filter is enabled.

            In addition, I2C1 provides hardware support for SMBUS 2.0 and PMBUS 1.1: ARP

            capability, Host notify protocol, hardware CRC (PEC) generation/verification, timeouts

24/128                                      DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                         Functional overview

      verifications and ALERT protocol management. I2C1 also has a clock domain independent

      from the CPU clock, allowing the I2C1 to wake up the MCU from Stop mode on address

      match.

      The I2C peripherals can be served by the DMA controller.

      Refer to Table 9 for the differences between I2C1 and I2C2.

                              Table 9. STM32F072x8/xB I2C implementation

                                    I2C features(1)                             I2C1       I2C2

      7-bit addressing mode                                                     X          X

      10-bit addressing mode                                                    X          X

      Standard mode (up to 100 kbit/s)                                          X          X

      Fast mode (up to 400 kbit/s)                                              X          X

      Fast Mode Plus (up to 1 Mbit/s) with 20 mA output drive I/Os              X          X

      Independent clock                                                         X          -

      SMBus                                                                     X          -

      Wakeup from STOP                                                          X          -

      1.  X = supported.

3.17  Universal synchronous/asynchronous receiver/transmitter

      (USART)

      The device embeds four universal synchronous/asynchronous receivers/transmitters

      (USART1, USART2, USART3, USART4) which communicate at speeds of up to 6 Mbit/s.

      They provide hardware management of the CTS, RTS and RS485 DE signals,

      multiprocessor communication mode, master synchronous communication and single-wire

      half-duplex communication mode. USART1 and USART2 support also SmartCard

      communication (ISO 7816), IrDA SIR ENDEC, LIN Master/Slave capability and auto baud

      rate feature, and have a clock domain independent of the CPU clock, allowing to wake up

      the MCU from Stop mode.

      The USART interfaces can be served by the DMA controller.

                          Table 10. STM32F072x8/xB   USART          implementation

                          USART modes/features(1)                   USART1 and        USART3 and

                                                                    USART2            USART4

      Hardware flow control for modem                               X                   X

      Continuous communication using DMA                            X                   X

      Multiprocessor communication                                  X                   X

      Synchronous mode                                              X                   X

      Smartcard mode                                                X                   -

      Single-wire half-duplex communication                         X                   X

                                        DocID025004 Rev 5                                      25/128

                                                                                                       27
Functional  overview                                                    STM32F072x8 STM32F072xB

                        Table 10. STM32F072x8/xB USART         implementation (continued)

                                USART modes/features(1)                 USART1 and      USART3 and

                                                                        USART2                USART4

            IrDA SIR ENDEC block                                        X                          -

            LIN mode                                                    X                          -

            Dual clock domain and wakeup  from  Stop     mode           X                          -

            Receiver timeout interrupt                                  X                          -

            Modbus communication                                        X                          -

            Auto baud rate detection                                    X                          -

            Driver Enable                                               X                        X

            1.  X = supported.

3.18        Serial peripheral interface (SPI) / Inter-integrated sound

            interface (I2S)

            Two SPIs are able to communicate up to 18 Mbit/s in slave and master modes in full-duplex

            and half-duplex communication modes. The 3-bit prescaler gives 8 master mode

            frequencies and the frame size is configurable from 4 bits to 16 bits.

            Two standard I2S interfaces (multiplexed with SPI1 and SPI2 respectively) supporting four

            different audio standards can operate as master or slave at half-duplex communication

            mode. They can be configured to transfer 16 and 24 or 32 bits with 16-bit or 32-bit data

            resolution and synchronized by a specific signal. Audio sampling frequency from 8 kHz up to

            192 kHz can be set by an 8-bit programmable linear prescaler. When operating in master

            mode, they can output a clock for an external audio component at 256 times the sampling

            frequency.

                                Table   11. STM32F072x8/xB     SPI/I2S  implementation

                                        SPI features(1)                                 SPI1  and  SPI2

            Hardware CRC calculation                                                          X

            Rx/Tx FIFO                                                                        X

            NSS pulse mode                                                                    X

            I2S mode                                                                          X

            TI mode                                                                           X

            1.  X = supported.

3.19        High-definition multimedia interface (HDMI) - consumer

            electronics control (CEC)

            The device embeds a HDMI-CEC controller that provides hardware support for the

            Consumer Electronics Control (CEC) protocol (Supplement 1 to the HDMI standard).

            This protocol provides high-level control functions between all audiovisual products in an

            environment. It is specified to operate at low speeds with minimum processing and memory

26/128                                    DocID025004 Rev 5
STM32F072x8 STM32F072xB                                               Functional overview

      overhead. It has a clock domain independent from the CPU clock, allowing the HDMI_CEC

      controller to wakeup the MCU from Stop mode on data reception.

3.20  Controller area network (CAN)

      The CAN is compliant with specifications 2.0A and B (active) with a bit rate up to 1 Mbit/s. It

      can receive and transmit standard frames with 11-bit identifiers as well as extended frames

      with 29-bit identifiers. It has three transmit mailboxes, two receive FIFOs with 3 stages and

      14 scalable filter banks.

3.21  Universal serial bus (USB)

      The STM32F072x8/xB embeds a full-speed USB device peripheral compliant with the USB

      specification version 2.0. The internal USB PHY supports USB FS signaling, embedded DP

      pull-up and also battery charging detection according to Battery Charging Specification

      Revision 1.2. The USB interface implements a full-speed (12 Mbit/s) function interface with

      added support for USB 2.0 Link Power Management. It has software-configurable endpoint

      setting with packet memory up-to 1 KB (the last 256 byte are used for CAN peripheral if

      enabled) and suspend/resume support. It requires a precise 48 MHz clock which can be

      generated from the internal main PLL (the clock source must use an HSE crystal oscillator)

      or by the internal 48 MHz oscillator in automatic trimming mode. The synchronization for this

      oscillator can be taken from the USB data stream itself (SOF signalization) which allows

      crystal-less operation.

3.22  Clock recovery system (CRS)

      The STM32F072x8/xB embeds a special block which allows automatic trimming of the

      internal 48 MHz oscillator to guarantee its optimal accuracy over the whole device

      operational range. This automatic trimming is based on the external synchronization signal,

      which could be either derived from USB SOF signalization, from LSE oscillator, from an

      external signal on CRS_SYNC pin or generated by user software. For faster lock-in during

      startup it is also possible to combine automatic trimming with manual trimming action.

3.23  Serial wire debug port (SW-DP)

      An ARM SW-DP interface is provided to allow a serial wire debugging tool to be connected

      to the MCU.

                                 DocID025004 Rev 5                                              27/128

                                                                                                        27
Pinouts and pin descriptions                                                 STM32F072x8 STM32F072xB

4            Pinouts and pin descriptions

                                  Figure 3. UFBGA100 package pinout

   7RSYLHZ

                                                                              

   $    3(       3(   3%       %227  3'  3'  3%           3%   3$  3$  3$    3$

   %    3(       3(   3%       3%    3%  3'  3'           3'   3'   3&  3&    3$

   &    3&      3(   3(       9''    3%                     3'   3'   3&  3)     3$

   '    3&

        26&B    3(   966                                                  3$   3$     3&

             ,1

   (    3&

        26&B    9%$7  1&                                                   3&   3&     3&

        287

   )    3)

        26&B      3)                                                              966     966

             ,1

   *    3)

        26&B      3)                                                             9'',2  9''

        287

   +    3&       1567  9''                                                  3'  3'    3'

   -         3)  3&   3&                                                  3'  3'    3'

   .    966$      3&   3$       3$    3&                     3'   3'   3%  3%    3%

   /         3)  3$   3$       3$    3&  3%  3(           3(  3(  3%  3%    3%

   0    9''$      3$   3$       3$    3%  3%  3(           3(   3(  3(  3(    3(

        ,2VXSSOLHGIURP9'',2              8)%*$

                                                                                                 06Y9

28/128                                        DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                                              Pinouts                   and         pin       descriptions

                                            Figure         4.     LQFP100 package                                          pinout

7RSYLHZ                     9''  966  3(  3(  3%  3%  %227  3%  3%  3%  3%  3%  3'  3'  3'  3'  3'  3'  3'  3'  3&  3&  3&  3$  3$

                                                                                                                          

          3(                                                                                                                                                                     9'',2

          3(                                                                                                                                                                     966

          3(                                                                                                                                                                     3)

          3(                                                                                                                                                                     3$

          3(                                                                                                                                                                     3$

9%$7                                                                                                                                                                              3$

3&                                                                                                                                                                              3$

3&26&B,1                                                                                                                                                                     3$

3&26&B287                                                                                                                                                                    3$

          3)                                                                                                                                                                    3&

3)                                                                                                                                                                             3&

3)26&B,1                                                                                                                                                                       3&

3)26&B287                                                               /4)3                                                                                                3&

1567                                                                                                                                                                             3'

          3&                                                                                                                                                                    3'

          3&                                                                                                                                                                    3'

          3&                                                                                                                                                                    3'

          3&                                                                                                                                                                    3'

          3)                                                                                                                                                                    3'

966$                                                                                                                                                                             3'

9''$                                                                                                                                                                             3'

          3)                                                                                                                                                                    3%

          3$                                                                                                                                                                    3%

          3$                                                                                                                                                                    3%

          3$                                                                                                                                                                    3%

                                                                                                                           

                             3$  966  9''  3$  3$  3$  3$    3&  3&  3%  3%  3%  3(    3(    3(    3(   3(   3(   3(   3(   3(  3%  3%  966   9''

          ,2VXSSOLHGIURP9'',2

                                                                                                                                                                                     06Y9

                                                 DocID025004 Rev 5                                                                                                                         29/128

                                                                                                                                                                                                   40
Pinouts  and  pin  descriptions                                               STM32F072x8  STM32F072xB

                                         Figure  5. UFBGA64 package pinout

                   7RSYLHZ                                                  

                   $             3&

                                 26&B  3&    3%  3%       3%   3$    3$  3$

                                 ,1

                   %             3&

                                 26&B  9%$7    3%  %227     3'   3&    3&  3$

                                 287

                   &             3)

                                 26&B    966     3%  3%       3&  3$    3$   3$

                                 ,1

                   '             3)

                                 26&B    9''     3%  966       966   966     3$   3&

                                 287

                   (             1567    3&     3&  9''       9''   9'',2  3&   3&

                   )             966$    3&     3$  3$       3%   3&     3%  3%

                   *             3&     3$     3$  3$       3%   3%     3%  3%

                   +             9''$    3$     3$  3$       3&   3&     3%  3%

                   ,2VXSSOLHGIURP9'',2           8)%*$

                                                                                           06Y9

30/128                                       DocID025004 Rev 5
STM32F072x8  STM32F072xB                                                                                             Pinouts and pin           descriptions

                                      Figure         6.   LQFP64 package                                     pinout

             7RSYLHZ                 9''  966  3%  3%  %227  3%  3%    3%  3%  3%  3'  3&  3&  3&  3$  3$

                                                                                             

                          9%$7                                                                                                      9'',2

                          3&                                                                                                      966

             3&26&B,1                                                                                                          3$

             3&26&B287                                                                                                         3$

             3)26&B,1                                                                                                             3$

             3)26&B287                                                                                                            3$

                          1567                                                                                                      3$

                          3&                                   /4)3                                                              3$

                          3&                                                                                                       3&

                          3&                                                                                                      3&

                          3&                                                                                                      3&

                          966$                                                                                                     3&

                          9''$                                                                                                     3%

                          3$                                                                                                      3%

                          3$                                                                                                      3%

                          3$                                                                                                      3%

                                                                                             

                                      3$  966  9''  3$  3$    3$  3$    3&  3&  3%  3%    3%   3%  3%  966   9''

             ,2VXSSOLHGIURP9'',2

                                                                                                                                               06Y9

                                      Figure         7.   LQFP48 package                                     pinout

             7RSYLHZ                           9''  966  3%    3%  %227  3%  3%  3%  3%    3%   3$  3$

                                                                                         

                                9%$7                                                                                          9'',2

                                3&                                                                                          966

             3&26&B,1                                                                                                    3$

             3&26&B287                                                                                                   3$

                          3)26&B,1                                                                                          3$

             3)26&B287                                        /4)3                                                        3$

                                1567                                                                                          3$

                                966$                                                                                          3$

                                9''$                                                                                          3%

                                3$                                                                                          3%

                                3$                                                                                          3%

                                3$                                                                                          3%

                                                                                         

                                                3$  3$  3$    3$  3$    3%  3%  3%  3%   3%  966   9''

             ,2VXSSOLHGIURP9'',2

                                                                                                                                               06Y9

                                           DocID025004 Rev 5                                                                                   31/128

                                                                                                                                                             40
Pinouts  and  pin  descriptions                                                                                           STM32F072x8   STM32F072xB

                                             Figure             8.   UFQFPN48 package                               pinout

                             7RSYLHZ                                           %227

                                                           9''  966  3%  3%          3%    3%  3%  3%   3%   3$  3$

                                       9%$7                                                         

                                                                                                                             9'',2

                                       3&                                                                                  966

                             3&26&B,1                                                                                   3$

                             3&26&B287                                                                                  3$

                             3)26&B,1                                                                                      3$

                             3)26&B287                                 8)4)31                                            3$

                                       1567                                                                                  3$

                                       966$                                                                                  3$

                                       9''$                                                                                  3%

                                       3$                                   ([SRVHGSDG                                    3%

                                       3$                                                                                  3%

                                       3$                                                          3%

                                                           3$  3$  3$  3$   3$    3%    3%  3%  3%  3%  966   9''

                             ,2VXSSOLHGIURP9'',2

                                                                                                                                                  06Y9

                                             Figure 9. WLCSP49 package pinout

                             7RSYLHZ

                                                                                                                          

                                 $     3$                3$           3%          3%         %227            966         9''

                                 %     966             9'',2             3$         3%              3%         1&          9%$7

                                 &                                                                                  3&       3&

                                       3$                3$           3$         3%              3%       26&B        26&B

                                                                                                                    287         ,1

                                 '                                                                                  3)        3)

                                       3$                 3$            966          3%         3&             26&B      26&B

                                                                                                                    287         ,1

                                 (     3%                3%           3%         3$              3$         966$        1567

                                 )     3%                9''            3$          3$              3$         3$         9''$

                                 *     3%                3%           3%          3%              3%         3$         3$

                             ,2VXSSOLHGIURP9'',2                     :/&63

                                                                                                                                                  06Y9

              1.  The above figure shows the package in top view, changing from bottom view in the                                      previous  document
                  versions.

32/128                                                 DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                               Pinouts and pin descriptions

                                       Table 12. Legend/abbreviations used in the pinout table

                   Name                                 Abbreviation                                                  Definition

               Pin name                                 Unless otherwise specified in brackets below the pin name, the pin function during and

                                                        after reset is the same as the actual pin name

                                                                 S            Supply pin

               Pin type                                          I            Input-only pin

                                                                 I/O          Input / output pin

                                                                 FT           5 V-tolerant I/O

                                                                 FTf          5 V-tolerant I/O, FM+ capable

          I/O structure                                          TTa          3.3 V-tolerant I/O directly connected to ADC

                                                                 TC           Standard 3.3 V I/O

                                                                 B            Dedicated BOOT0 pin

                                                                 RST          Bidirectional reset pin with embedded weak pull-up resistor

                   Notes                                Unless otherwise specified by a note, all I/Os are set as floating inputs during and after

                                                        reset.

                            Alternate                   Functions selected through GPIOx_AFR registers

          Pin               functions

functions             Additional                        Functions directly selected/enabled through peripheral registers

                            functions

                                                                 Table 13. STM32F072x8/xB pin definitions

                   Pin numbers                                                                                                    Pin functions

UFBGA100  LQFP100  UFBGA64             LQFP48/UFQFPN48  WLCSP49       Pin name   Pin            I/O structure  Notes

                            LQFP64                               (function upon  type                                                            Additional

                                                                      reset)                                          Alternate functions        functions

B2             1   -        -          -                -             PE2        I/O            FT             -      TSC_G7_IO1,                  -

                                                                                                                      TIM3_ETR

A1             2   -        -          -                -             PE3        I/O            FT             -      TSC_G7_IO2,                  -

                                                                                                                      TIM3_CH1

B1             3   -        -          -                -             PE4        I/O            FT             -      TSC_G7_IO3,                  -

                                                                                                                      TIM3_CH2

C2             4   -        -          -                -             PE5        I/O          FT               -      TSC_G7_IO4,                  -

                                                                                                                      TIM3_CH3

D2             5   -        -          -                -             PE6        I/O          FT               -      TIM3_CH4                   WKUP3,

                                                                                                                                                 RTC_TAMP3

E2             6   B2       1          1                B7            VBAT       S              -              -      Backup power         supply

                                                                              DocID025004 Rev 5                                                       33/128

                                                                                                                                                              40
Pinouts            and pin descriptions                                                                   STM32F072x8 STM32F072xB

                                    Table 13. STM32F072x8/xB pin                    definitions (continued)

                   Pin numbers                                                                               Pin functions

UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                            LQFP64                            (function upon  type                                              Additional

                                                              reset)                                      Alternate functions   functions

                                                                                                   (1)                          WKUP2,

C1        7        A2       2       2                D5       PC13            I/O   TC             (2)    -                     RTC_TAMP1,

                                                                                                                                RTC_TS,

                                                                                                                                RTC_OUT

                                                              PC14-                                (1)

D1        8        A1       3       3                C7       OSC32_IN        I/O   TC             (2)    -                     OSC32_IN

                                                              (PC14)

                                                              PC15-                                (1)

E1        9        B1       4       4                C6       OSC32_OUT       I/O   TC             (2)    -                     OSC32_OUT

                                                              (PC15)

F2        10       -        -       -                -        PF9             I/O   FT             -      TIM15_CH1             -

G2        11                -       -                -        PF10            I/O   FT             -      TIM15_CH2             -

F1        12       C1       5       5                D7       PF0-OSC_IN      I/O   FT             -      CRS_ SYNC             OSC_IN

                                                              (PF0)

G1        13       D1       6       6                D6       PF1-OSC_OUT     I/O   FT             -      -                     OSC_OUT

                                                              (PF1)

H2        14       E1       7       7                E7       NRST            I/O   RST            -      Device reset input / internal reset output

                                                                                                             (active low)

H1        15       E3       8       -                -        PC0             I/O   TTa            -      EVENTOUT              ADC_IN10

J2        16       E2       9       -                -        PC1             I/O   TTa            -      EVENTOUT              ADC_IN11

J3        17       F2       10      -                -        PC2             I/O   TTa            -      SPI2_MISO, I2S2_MCK,  ADC_IN12

                                                                                                          EVENTOUT

K2        18       G1       11      -                -        PC3             I/O   TTa            -      SPI2_MOSI, I2S2_SD,   ADC_IN13

                                                                                                          EVENTOUT

J1        19       -        -       -                -        PF2             I/O   FT             -      EVENTOUT              WKUP8

K1        20       F1       12      8                E6       VSSA            S     -              -         Analog ground

M1        21       H1       13      9                F7       VDDA            S     -              -      Analog power supply

L1        22       -        -       -                -        PF3             I/O   FT             -      EVENTOUT

                                                                                                          USART2_CTS,           RTC_ TAMP2,

                                                                                                          TIM2_CH1_ETR,         WKUP1,

L2        23       G2       14      10               F6       PA0             I/O   TTa            -      COMP1_OUT,            ADC_IN0,

                                                                                                          TSC_G1_IO1,           COMP1_INM6

                                                                                                          USART4_TX

34/128                                                                DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                   Pinouts and pin       descriptions

                                    Table 13. STM32F072x8/xB pin                    definitions (continued)

                   Pin numbers                                                                            Pin functions

UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                            LQFP64                            (function upon  type                                              Additional

                                                              reset)                                      Alternate functions   functions

                                                                                                          USART2_RTS,

                                                                                                          TIM2_CH2,

M2        24       H2       15      11               G7       PA1             I/O   TTa            -      TIM15_CH1N,           ADC_IN1,

                                                                                                          TSC_G1_IO2,           COMP1_INP

                                                                                                          USART4_RX,

                                                                                                          EVENTOUT

                                                                                                          USART2_TX,

                                                                                                          COMP2_OUT,            ADC_IN2,

K3        25       F3       16      12               E5       PA2             I/O   TTa            -      TIM2_CH3,             COMP2_INM6,

                                                                                                          TIM15_CH1,            WKUP4

                                                                                                          TSC_G1_IO3

                                                                                                          USART2_RX,TIM2_CH4,   ADC_IN3,

L3        26       G3       17      13               E4       PA3             I/O   TTa            -      TIM15_CH2,            COMP2_INP

                                                                                                          TSC_G1_IO4

D3        27       C2       18      -                -        VSS             S     -              -            Ground

H3        28       D2       19      -                -        VDD             S     -              -      Digital power supply

                                                                                                          SPI1_NSS, I2S1_WS,    COMP1_INM4,

M3        29       H3       20      14               G6       PA4             I/O   TTa            -      TIM14_CH1,            COMP2_INM4,

                                                                                                          TSC_G2_IO1,           ADC_IN4,

                                                                                                          USART2_CK             DAC_OUT1

                                                                                                          SPI1_SCK, I2S1_CK,    COMP1_INM5,

K4        30       F4       21      15               F5       PA5             I/O   TTa            -      CEC,                  COMP2_INM5,

                                                                                                          TIM2_CH1_ETR,         ADC_IN5,

                                                                                                          TSC_G2_IO2            DAC_OUT2

                                                                                                          SPI1_MISO, I2S1_MCK,

                                                                                                          TIM3_CH1, TIM1_BKIN,

                                                                                                          TIM16_CH1,

L4        31       G4       22      16               F4       PA6             I/O   TTa            -      COMP1_OUT,            ADC_IN6

                                                                                                          TSC_G2_IO3,

                                                                                                          EVENTOUT,

                                                                                                          USART3_CTS

                                                                                                          SPI1_MOSI, I2S1_SD,

                                                                                                          TIM3_CH2, TIM14_CH1,

                                                                                                          TIM1_CH1N,

M4        32       H4       23      17               F3       PA7             I/O   TTa            -      TIM17_CH1,            ADC_IN7

                                                                                                          COMP2_OUT,

                                                                                                          TSC_G2_IO4,

                                                                                                          EVENTOUT

                                                                      DocID025004 Rev 5                                         35/128

                                                                                                                                              40
Pinouts            and pin descriptions                                                                   STM32F072x8 STM32F072xB

                                    Table 13. STM32F072x8/xB pin                    definitions (continued)

                   Pin numbers                                                                            Pin functions

UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                            LQFP64                            (function upon  type                                              Additional

                                                              reset)                                      Alternate functions   functions

K5        33       H5       24      -                -        PC4             I/O   TTa               -   EVENTOUT,             ADC_IN14

                                                                                                          USART3_TX

L5        34       H6       25      -                -        PC5             I/O   TTa               -   TSC_G3_IO1,           ADC_IN15,

                                                                                                          USART3_RX             WKUP5

                                                                                                          TIM3_CH3, TIM1_CH2N,

M5        35       F5       26      18               G5       PB0             I/O   TTa               -   TSC_G3_IO2,           ADC_IN8

                                                                                                          EVENTOUT,

                                                                                                          USART3_CK

                                                                                                          TIM3_CH4,

                                                                                                          USART3_RTS,

M6        36       G5       27      19               G4       PB1             I/O   TTa               -   TIM14_CH1,            ADC_IN9

                                                                                                          TIM1_CH3N,

                                                                                                          TSC_G3_IO3

L6        37       G6       28      20               G3       PB2             I/O   FT                -   TSC_G3_IO4            -

M7        38       -        -       -                -        PE7             I/O   FT                -   TIM1_ETR              -

L7        39       -        -       -                -        PE8             I/O   FT                -   TIM1_CH1N             -

M8        40       -        -       -                -        PE9             I/O   FT                -   TIM1_CH1              -

L8        41       -        -       -                -        PE10            I/O   FT                -   TIM1_CH2N             -

M9        42       -        -       -                -        PE11            I/O   FT                -   TIM1_CH2              -

L9        43       -        -       -                -        PE12            I/O   FT                -   SPI1_NSS, I2S1_WS,    -

                                                                                                          TIM1_CH3N

M10       44       -        -       -                -        PE13            I/O   FT                -   SPI1_SCK, I2S1_CK,    -

                                                                                                          TIM1_CH3

M11       45       -        -       -                -        PE14            I/O   FT                -   SPI1_MISO, I2S1_MCK,  -

                                                                                                          TIM1_CH4

M12       46       -        -       -                -        PE15            I/O   FT                -   SPI1_MOSI, I2S1_SD,   -

                                                                                                          TIM1_BKIN

                                                                                                          SPI2_SCK, I2C2_SCL,

L10       47       G7       29      21               E3       PB10            I/O   FT                -   USART3_TX, CEC,       -

                                                                                                          TSC_SYNC, TIM2_CH3

                                                                                                          USART3_RX,

                                                                                                          TIM2_CH4,

L11       48       H7       30      22               G2       PB11            I/O   FT                -   EVENTOUT,             -

                                                                                                          TSC_G6_IO1,

                                                                                                          I2C2_SDA

F12       49       D5       31      23               D3       VSS             S     -                 -             Ground

36/128                                                                DocID025004 Rev              5
STM32F072x8 STM32F072xB                                                                                   Pinouts and pin       descriptions

                                    Table 13. STM32F072x8/xB pin                    definitions (continued)

                   Pin numbers                                                                            Pin functions

UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                            LQFP64                            (function upon  type                                              Additional

                                                              reset)                                      Alternate functions   functions

G12       50       E5       32      24               F2       VDD             S     -                 -   Digital power supply

                                                                                                          TIM1_BKIN,

                                                                                                          TIM15_BKIN,

L12       51       H8       33      25               E2       PB12            I/O   FT                -   SPI2_NSS, I2S2_WS,    -

                                                                                                          USART3_CK,

                                                                                                          TSC_G6_IO2,

                                                                                                          EVENTOUT

                                                                                                          SPI2_SCK, I2S2_CK,

                                                                                                          I2C2_SCL,

K12       52       G8       34      26               G1       PB13            I/O   FTf               -   USART3_CTS,           -

                                                                                                          TIM1_CH1N,

                                                                                                          TSC_G6_IO3

                                                                                                          SPI2_MISO, I2S2_MCK,

                                                                                                          I2C2_SDA,

K11       53       F8       35      27               F1       PB14            I/O   FTf               -   USART3_RTS,           -

                                                                                                          TIM1_CH2N,

                                                                                                          TIM15_CH1,

                                                                                                          TSC_G6_IO4

                                                                                                          SPI2_MOSI, I2S2_SD,

K10       54       F7       36      28               E1       PB15            I/O   FT                -   TIM1_CH3N,            WKUP7,

                                                                                                          TIM15_CH1N,           RTC_REFIN

                                                                                                          TIM15_CH2

K9        55       -        -       -                -        PD8             I/O   FT                -   USART3_TX             -

K8        56       -        -       -                -        PD9             I/O   FT                -   USART3_RX             -

J12       57       -        -       -                -        PD10            I/O   FT                -   USART3_CK             -

J11       58       -        -       -                -        PD11            I/O   FT                -   USART3_CTS            -

J10       59       -        -       -                -        PD12            I/O   FT                -   USART3_RTS,           -

                                                                                                          TSC_G8_IO1

H12       60       -        -       -                -        PD13            I/O   FT                -   TSC_G8_IO2            -

H11       61       -        -       -                -        PD14            I/O   FT                -   TSC_G8_IO3            -

H10       62       -        -       -                -        PD15            I/O   FT                -   TSC_G8_IO4,           -

                                                                                                          CRS_SYNC

E12       63       F6       37      -                -        PC6             I/O   FT             (3)    TIM3_CH1              -

E11       64       E7       38      -                -        PC7             I/O   FT             (3)    TIM3_CH2              -

E10       65       E8       39      -                -        PC8             I/O   FT             (3)    TIM3_CH3              -

D12       66       D8       40      -                -        PC9             I/O   FT             (3)    TIM3_CH4              -

                                                                      DocID025004 Rev              5                               37/128

                                                                                                                                              40
Pinouts            and pin descriptions                                                                   STM32F072x8 STM32F072xB

                                    Table 13. STM32F072x8/xB pin                    definitions (continued)

                   Pin numbers                                                                               Pin functions

UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                            LQFP64                            (function upon  type                                             Additional

                                                              reset)                                      Alternate functions  functions

                                                                                                          USART1_CK,

D11       67       D7       41      29               D1       PA8             I/O   FT             (3)    TIM1_CH1,             -

                                                                                                          EVENTOUT, MCO,

                                                                                                          CRS_SYNC

                                                                                                          USART1_TX,

D10       68       C7       42      30               D2       PA9             I/O   FT             (3)    TIM1_CH2,             -

                                                                                                          TIM15_BKIN,

                                                                                                          TSC_G4_IO1

                                                                                                          USART1_RX,

C12       69       C6       43      31               C2       PA10            I/O   FT             (3)    TIM1_CH3,             -

                                                                                                          TIM17_BKIN,

                                                                                                          TSC_G4_IO2

                                                                                                          CAN_RX,

                                                                                                          USART1_CTS,

B12       70       C8       44      32               C1       PA11            I/O   FT             (3)    TIM1_CH4,            USB_DM

                                                                                                          COMP1_OUT,

                                                                                                          TSC_G4_IO3,

                                                                                                          EVENTOUT

                                                                                                          CAN_TX, USART1_RTS,

                                                                                                   (3)    TIM1_ETR,

A12       71       B8       45      33               C3       PA12            I/O   FT                    COMP2_OUT,           USB_DP

                                                                                                          TSC_G4_IO4,

                                                                                                          EVENTOUT

A11       72       A8       46      34               B3       PA13            I/O   FT             (3)    IR_OUT, SWDIO,        -

                                                                                                   (4)    USB_NOE

C11       73       -        -       -                -        PF6             I/O   FT             (3)    -                     -

F11       74       D6       47      35               B1       VSS             S     -              -               Ground

G11       75       E6       48      36               B2       VDDIO2          S     -              -      Digital power supply

A10       76       A7       49      37               A1       PA14            I/O   FT             (3)    USART2_TX, SWCLK      -

                                                                                                   (4)

                                                                                                          SPI1_NSS, I2S1_WS,

                                                                                                   (3)    USART2_RX,

A9        77       A6       50      38               A2       PA15            I/O   FT                    USART4_RTS,           -

                                                                                                          TIM2_CH1_ETR,

                                                                                                          EVENTOUT

B11       78       B7       51      -                -        PC10            I/O   FT             (3)    USART3_TX,            -

                                                                                                          USART4_TX

38/128                                                                DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                                                   Pinouts and pin       descriptions

                                    Table 13. STM32F072x8/xB pin                    definitions (continued)

                   Pin numbers                                                                            Pin functions

UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                            LQFP64                            (function upon  type                                              Additional

                                                              reset)                                      Alternate functions   functions

C10       79       B6       52      -                -        PC11            I/O   FT             (3)    USART3_RX,            -

                                                                                                          USART4_RX

B10       80       C5       53      -                -        PC12            I/O   FT             (3)    USART3_CK,            -

                                                                                                          USART4_CK

C9        81       -        -       -                -        PD0             I/O   FT             (3)    SPI2_NSS, I2S2_WS,    -

                                                                                                          CAN_RX

B9        82       -        -       -                -        PD1             I/O   FT             (3)    SPI2_SCK, I2S2_CK,    -

                                                                                                          CAN_TX

C8        83       B5       54      -                -        PD2             I/O   FT             (3)    USART3_RTS,           -

                                                                                                          TIM3_ETR

B8        84       -        -       -                -        PD3             I/O   FT             -      SPI2_MISO, I2S2_MCK,  -

                                                                                                          USART2_CTS

B7        85       -        -       -                -        PD4             I/O   FT             -      SPI2_MOSI, I2S2_SD,   -

                                                                                                          USART2_RTS

A6        86       -        -       -                -        PD5             I/O   FT             -      USART2_TX             -

B6        87       -        -       -                -        PD6             I/O   FT             -      USART2_RX             -

A5        88       -        -       -                -        PD7             I/O   FT             -      USART2_CK             -

                                                                                                          SPI1_SCK, I2S1_CK,

A8        89       A5       55      39               A3       PB3             I/O   FT             -      TIM2_CH2,             -

                                                                                                          TSC_G5_IO1,

                                                                                                          EVENTOUT

                                                                                                          SPI1_MISO, I2S1_MCK,

                                                                                                          TIM17_BKIN,

A7        90       A4       56      40               A4       PB4             I/O   FT             -      TIM3_CH1,             -

                                                                                                          TSC_G5_IO2,

                                                                                                          EVENTOUT

                                                                                                          SPI1_MOSI, I2S1_SD,

C5        91       C4       57      41               B4       PB5             I/O   FT             -      I2C1_SMBA,            WKUP6

                                                                                                          TIM16_BKIN,

                                                                                                          TIM3_CH2

                                                                                                          I2C1_SCL, USART1_TX,

B5        92       D3       58      42               C4       PB6             I/O   FTf            -      TIM16_CH1N,           -

                                                                                                          TSC_G5_I03

                                                                      DocID025004 Rev 5                                            39/128

                                                                                                                                              40
Pinouts                and pin descriptions                                                                   STM32F072x8 STM32F072xB

                                        Table 13. STM32F072x8/xB pin                    definitions (continued)

                       Pin numbers                                                                            Pin functions

    UFBGA100  LQFP100  UFBGA64          LQFP48/UFQFPN48  WLCSP49  Pin name        Pin   I/O structure  Notes

                                LQFP64                            (function upon  type                                             Additional

                                                                  reset)                                      Alternate functions  functions

                                                                                                              I2C1_SDA,

                                                                                                              USART1_RX,

    B4        93       C3       59      43               D4       PB7             I/O   FTf            -      USART4_CTS,            -

                                                                                                              TIM17_CH1N,

                                                                                                              TSC_G5_IO4

    A4        94       B4       60      44               A5       BOOT0           I     B              -      Boot memory selection

                                                                                                              I2C1_SCL, CEC,

    A3        95       B3       61      45               B5       PB8             I/O   FTf            -      TIM16_CH1,             -

                                                                                                              TSC_SYNC,

                                                                                                              CAN_RX

                                                                                                              SPI2_NSS, I2S2_WS,

                                                                                                              I2C1_SDA, IR_OUT,

    B3        96       A3       62      46               C5       PB9             I/O   FTf            -      TIM17_CH1,             -

                                                                                                              EVENTOUT,

                                                                                                              CAN_TX

C3            97       -        -       -                -        PE0             I/O   FT             -      EVENTOUT, TIM16_CH1    -

    A2        98       -        -       -                -        PE1             I/O   FT             -      EVENTOUT, TIM17_CH1    -

D3            99       D4       63      47               A6       VSS             S     -              -                 Ground

C4            100      E4       64      48               A7       VDD             S     -              -      Digital power supply

1.  PC13, PC14 and PC15 are supplied through the power switch. Since the switch only sinks a limited amount of current
    (3 mA), the use of GPIOs PC13 to PC15 in output mode is limited:
    - The speed should not exceed 2 MHz with a maximum load of 30 pF.
    - These GPIOs must not be used as current sources (e.g. to drive an LED).

2.  After the first RTC domain power-up, PC13, PC14 and PC15 operate as GPIOs. Their function then depends on the
    content of the RTC registers which are not reset by the system reset. For details on how to manage these GPIOs, refer to
    the RTC domain and RTC register descriptions in the reference manual.

3.  PC6, PC7, PC8, PC9, PA8, PA9, PA10, PA11, PA12, PA13, PF6, PA14, PA15, PC10, PC11, PC12, PD0, PD1 and PD2 I/Os
    are supplied by VDDIO2.

4.  After reset, these pins are configured as SWDIO and SWCLK alternate functions, and the internal pull-up on the SWDIO
    pin and the internal pull-down on the SWCLK pin are activated.

40/128                                                                    DocID025004 Rev 5
                                    Table         14. Alternate functions selected  through GPIOA_AFR registers for port A                       STM32F072x8 STM32F072xB

                   Pin name  AF0                  AF1         AF2                   AF3         AF4         AF5             AF6       AF7

                   PA0       -                    USART2_CTS  TIM2_CH1_ETR          TSC_G1_IO1  USART4_TX   -               -         COMP1_OUT

                   PA1       EVENTOUT             USART2_RTS  TIM2_CH2              TSC_G1_IO2  USART4_RX   TIM15_CH1N      -         -

                   PA2       TIM15_CH1            USART2_TX   TIM2_CH3              TSC_G1_IO3  -           -               -         COMP2_OUT

                   PA3       TIM15_CH2            USART2_RX   TIM2_CH4              TSC_G1_IO4  -           -               -         -

                   PA4       SPI1_NSS, I2S1_WS    USART2_CK   -                     TSC_G2_IO1  TIM14_CH1   -               -         -

                   PA5       SPI1_SCK, I2S1_CK    CEC         TIM2_CH1_ETR          TSC_G2_IO2  -           -               -         -

                   PA6       SPI1_MISO, I2S1_MCK  TIM3_CH1    TIM1_BKIN             TSC_G2_IO3  USART3_CTS  TIM16_CH1       EVENTOUT  COMP1_OUT

                   PA7       SPI1_MOSI, I2S1_SD   TIM3_CH2    TIM1_CH1N             TSC_G2_IO4  TIM14_CH1   TIM17_CH1       EVENTOUT  COMP2_OUT

DocID025004 Rev 5  PA8       MCO                  USART1_CK   TIM1_CH1              EVENTOUT    CRS_SYNC    -               -         -

                   PA9       TIM15_BKIN           USART1_TX   TIM1_CH2              TSC_G4_IO1  -           -               -         -

                   PA10      TIM17_BKIN           USART1_RX   TIM1_CH3              TSC_G4_IO2  -           -               -         -

                   PA11      EVENTOUT             USART1_CTS  TIM1_CH4              TSC_G4_IO3  CAN_RX      -               -         COMP1_OUT

                   PA12      EVENTOUT             USART1_RTS  TIM1_ETR              TSC_G4_IO4  CAN_TX      -               -         COMP2_OUT

                   PA13      SWDIO                IR_OUT      USB_NOE               -           -           -               -         -

                   PA14      SWCLK                USART2_TX   -                     -           -           -               -         -

                   PA15      SPI1_NSS, I2S1_WS    USART2_RX   TIM2_CH1_ETR          EVENTOUT    USART4_RTS  -               -         -

41/128
42/128                            Table 15.       Alternate functions  selected through  GPIOB_AFR registers for port B

                   Pin name  AF0                  AF1                  AF2               AF3         AF4                 AF5

                   PB0       EVENTOUT             TIM3_CH3             TIM1_CH2N         TSC_G3_IO2  USART3_CK           -

                   PB1       TIM14_CH1            TIM3_CH4             TIM1_CH3N         TSC_G3_IO3  USART3_RTS          -

                   PB2       -                    -                    -                 TSC_G3_IO4  -                   -

                   PB3       SPI1_SCK, I2S1_CK    EVENTOUT             TIM2_CH2          TSC_G5_IO1  -                   -

                   PB4       SPI1_MISO, I2S1_MCK  TIM3_CH1             EVENTOUT          TSC_G5_IO2  -                   TIM17_BKIN

                   PB5       SPI1_MOSI, I2S1_SD   TIM3_CH2             TIM16_BKIN        I2C1_SMBA   -                   -

                   PB6       USART1_TX            I2C1_SCL             TIM16_CH1N        TSC_G5_IO3  -                   -

                   PB7       USART1_RX            I2C1_SDA             TIM17_CH1N        TSC_G5_IO4  USART4_CTS          -

                   PB8       CEC                  I2C1_SCL             TIM16_CH1         TSC_SYNC    CAN_RX              -

DocID025004 Rev 5  PB9       IR_OUT               I2C1_SDA             TIM17_CH1         EVENTOUT    CAN_TX              SPI2_NSS, I2S2_WS

                   PB10      CEC                  I2C2_SCL             TIM2_CH3          TSC_SYNC    USART3_TX           SPI2_SCK, I2S2_CK

                   PB11      EVENTOUT             I2C2_SDA             TIM2_CH4          TSC_G6_IO1  USART3_RX           -

                   PB12      SPI2_NSS, I2S2_WS    EVENTOUT             TIM1_BKIN         TSC_G6_IO2  USART3_CK           TIM15_BKIN

                   PB13      SPI2_SCK, I2S2_CK    -                    TIM1_CH1N         TSC_G6_IO3  USART3_CTS          I2C2_SCL

                   PB14      SPI2_MISO, I2S2_MCK  TIM15_CH1            TIM1_CH2N         TSC_G6_IO4  USART3_RTS          I2C2_SDA

                   PB15      SPI2_MOSI, I2S2_SD   TIM15_CH2            TIM1_CH3N         TIM15_CH1N  -                   -

                                                                                                                                            STM32F072x8 STM32F072xB
STM32F072x8  STM32F072xB

             Table 16. Alternate  functions  selected through  GPIOC_AFR registers for port C

             Pin name                        AF0               AF1

             PC0                             EVENTOUT          -

             PC1                             EVENTOUT          -

             PC2                             EVENTOUT          SPI2_MISO, I2S2_MCK

             PC3                             EVENTOUT          SPI2_MOSI, I2S2_SD

             PC4                             EVENTOUT          USART3_TX

             PC5                             TSC_G3_IO1        USART3_RX

             PC6                             TIM3_CH1          -

             PC7                             TIM3_CH2          -

             PC8                             TIM3_CH3          -

             PC9                             TIM3_CH4          -

             PC10                            USART4_TX         USART3_TX

             PC11                            USART4_RX         USART3_RX

             PC12                            USART4_CK         USART3_CK

             PC13                            -                 -

             PC14                            -                 -

             PC15                            -                 -

             Table 17. Alternate  functions  selected through  GPIOD_AFR registers for port D

             Pin name                        AF0               AF1

             PD0                             CAN_RX            SPI2_NSS, I2S2_WS

             PD1                             CAN_TX            SPI2_SCK, I2S2_CK

             PD2                             TIM3_ETR          USART3_RTS

             PD3                             USART2_CTS        SPI2_MISO, I2S2_MCK

             PD4                             USART2_RTS        SPI2_MOSI, I2S2_SD

             PD5                             USART2_TX         -

             PD6                             USART2_RX         -

             PD7                             USART2_CK         -

             PD8                             USART3_TX         -

             PD9                             USART3_RX         -

             PD10                            USART3_CK         -

             PD11                            USART3_CTS        -

             PD12                            USART3_RTS        TSC_G8_IO1

             PD13                            -                 TSC_G8_IO2

             PD14                            -                 TSC_G8_IO3

             PD15                            CRS_SYNC          TSC_G8_IO4

                                  DocID025004 Rev 5                                 43/128

                                                                                               44
                                                              STM32F072x8 STM32F072xB

        Table 18. Alternate  functions  selected through  GPIOE_AFR registers for port     E

        Pin name                             AF0                               AF1

        PE0                             TIM16_CH1                           EVENTOUT

        PE1                             TIM17_CH1                           EVENTOUT

        PE2                             TIM3_ETR                      TSC_G7_IO1

        PE3                             TIM3_CH1                      TSC_G7_IO2

        PE4                             TIM3_CH2                      TSC_G7_IO3

        PE5                             TIM3_CH3                      TSC_G7_IO4

        PE6                             TIM3_CH4                               -

        PE7                             TIM1_ETR                               -

        PE8                             TIM1_CH1N                              -

        PE9                             TIM1_CH1                               -

        PE10                            TIM1_CH2N                              -

        PE11                            TIM1_CH2                               -

        PE12                            TIM1_CH3N                     SPI1_NSS, I2S1_WS

        PE13                            TIM1_CH3                      SPI1_SCK, I2S1_CK

        PE14                            TIM1_CH4                      SPI1_MISO, I2S1_MCK

        PE15                            TIM1_BKIN                     SPI1_MOSI, I2S1_SD

                  Table      19.  Alternate  functions  available on  port  F

        Pin name                                          AF

        PF0                                               CRS_SYNC

        PF1                                               -

        PF2                                               EVENTOUT

        PF3                                               EVENTOUT

        PF6                                               -

        PF9                                               TIM15_CH1

        PF10                                              TIM15_CH2

44/128                            DocID025004 Rev 5
STM32F072x8 STM32F072xB                                                              Memory mapping

5     Memory mapping

      To the difference of STM32F072xB memory map in Figure 10, the two bottom code memory

      spaces of STM32F072x8 end at 0x0000 FFFF and 0x0800 FFFF, respectively.

                                     Figure 10. STM32F072xB memory map

   [))))))))

                5HVHUYHG                                                [))

                                                                                    $+%

   [(                                                          [

                &RUWH[0LQWHUQDO

   [(  SHULSKHUDOV

                5HVHUYHG                                                             5HVHUYHG

   

   [&

                                                                        [))

                5HVHUYHG                                                             $+%

                                                                       [

   [$                                                                       5HVHUYHG

                                                                        [

               5HVHUYHG             [)))))))                                     $3%

                                     [))))&  5HVHUYHG

                                                  2SWLRQ%\WHV          [

   [                       [))))

                                                                                     5HVHUYHG

                                                  6\VWHPPHPRU\

                                                                       [

                5HVHUYHG             [)))&

                                                                                     $3%

   [                                                          [

               5HVHUYHG                          5HVHUYHG