电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

STM32F031F6P6TR

器件型号:STM32F031F6P6TR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

ENTRY-LEVEL ARM CORTEX-M0 VALUE

参数

产品属性属性值
核心处理器:ARM® Cortex®-M0
核心尺寸:32-位
速度:48MHz
连接性:I²C,IrDA,LINbus,SPI,UART/USART
外设:DMA,I²S,POR,PWM,WDT
I/O 数:15
程序存储容量:32KB(32K x 8)
程序存储器类型:闪存
EEPROM 容量:-
RAM 容量:4K x 8
电压 - 电源(Vcc/Vdd):2 V ~ 3.6 V
数据转换器:A/D 12x12b
振荡器类型:内部
工作温度:-40°C ~ 85°C(TA)
封装/外壳:20-TSSOP(0.173",4.40mm 宽)
供应商器件封装:20-TSSOP

STM32F031F6P6TR器件文档内容

                                                                 STM32F031xx

              ARM-based 32-bit MCU with up to 32 Kbytes Flash, timers,
                               ADC and communication interfaces, 2.0-3.6 V

                                                                                 Datasheet target specification

Features                                             LQFP48 7x7  UFQFPN32 5x5                                             TSSOP20
                                                                 UFQFPN28 4x4
Core: ARM 32-bit CortexTM-M0 CPU,
    frequency up to 48 MHz                               1 x 16-bit timer, with IC/OC and OCN,
                                                             deadtime generation, emergency stop and
Memories                                                    modulator gate for IR control
    16 to 32 Kbytes of Flash memory
    4 Kbytes of SRAM with HW parity checking            1 x 16-bit timer with 1 IC/OC
                                                          Independent and system watchdog timers
CRC calculation unit                                     SysTick timer: 24-bit downcounter

Reset and supply management                          Calendar RTC with alarm and periodic wakeup
    Voltage range: 2.0 to 3.6 V                        from Stop/Standby
    Power-on/Power-down reset (POR/PDR)
    Programmable voltage detector (PVD)             Communication interfaces
    Low power modes: Sleep, Stop and                   1 x I2C interface; supporting Fast Mode
        Standby                                              Plus (1 Mbit/s) with 20 mA current sink,
    VBAT supply for RTC and backup registers               SMBus/PMBus, and wakeup from STOP
                                                          1 x USART supporting master synchronous
Clock management                                            SPI and modem control; one with ISO7816
    4 to 32 MHz crystal oscillator                         interface, LIN, IrDA capability auto baud
    32 kHz oscillator for RTC with calibration             rate detection and wakeup feature
    Internal 8 MHz RC with x6 PLL option                1 x SPI (18 Mbit/s) with 4 to 16
    Internal 40 kHz RC oscillator                          programmable bit frames, with I2S interface
                                                             multiplexed
Up to 39 fast I/Os
    All mappable on external interrupt vectors      Serial wire debug (SWD)
    Up to 25 I/Os with 5 V tolerant capability
                                                      96-bit unique ID
5-channel DMA controller
                                                      Extended temperature range: -40 to +105C
1 12-bit, 1.0 s ADC (up to 10 channels)            All packages ECOPACK2
    Conversion range: 0 to 3.6V
    Separate analog supply from 2.4 up to          Table 1. Device summary
        3.6 V
                                                     Reference   Part number
Up to 9 timers
    1 x 16-bit 7-channel advanced-control timer                          STM32F031C4, STM32F031F4,
        for 6 channels PWM output, with deadtime                           STM32F031G4, STM32F031K4
        generation and emergency stop                STM32F031xx
    1 x 32-bit and 1 x 16-bit timer, with up to 4                        STM32F031C6, STM32F031F6,
        IC/OC, usable for IR control decoding                              STM32F031G6, STM32F031K6
    1 x 16-bit timer, with 2 IC/OC, 1 OCN,
        deadtime generation and emergency stop

January 2014  DocID025743 Rev 1                                                                                                 1/99

This is preliminary information on a new product foreseen to be developed. Details are subject to change without notice.  www.st.com
Contents                       STM32F031xx

Contents

1     Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2     Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3     Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

      3.1 ARM CortexTM-M0 core with embedded Flash and SRAM . . . . . . . . . 12

      3.2 Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

      3.3 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

      3.4 Cyclic redundancy check calculation unit (CRC) . . . . . . . . . . . . . . . . . . . 13

      3.5 Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

            3.5.1 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

            3.5.2 Power supply supervisors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

            3.5.3 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

            3.5.4 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

      3.6 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

      3.7 General-purpose inputs/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . 16

      3.8 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . 16

      3.9 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

            3.9.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 16

            3.9.2 Extended interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . 16

      3.10 Analog to digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

            3.10.1 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

      3.11  3.10.2 Internal voltage reference (VREFINT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
            3.10.3 VBAT battery voltage monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
            Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

            3.11.1 Advanced-control timer (TIM1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

            3.11.2 General-purpose timers (TIM2..3, TIM14..17) . . . . . . . . . . . . . . . . . . . . 19

            3.11.3 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

            3.11.4 System window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

            3.11.5 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

      3.12 Real-time clock (RTC) and backup registers . . . . . . . . . . . . . . . . . . . . . . 20
      3.13 Inter-integrated circuit interfaces (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

      3.14 Universal synchronous/asynchronous receiver transmitters (USART) . . 22

2/99        DocID025743 Rev 1
STM32F031xx                     Contents

   3.15 Serial peripheral interface (SPI)/Inter-integrated sound interfaces (I2S) . 23
   3.16 Serial wire debug port (SW-DP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4  Pinouts and pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

6  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

   6.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

             6.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

             6.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

             6.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

             6.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

             6.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

             6.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

             6.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

   6.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

   6.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

             6.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

             6.3.2 Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 42

             6.3.3 Embedded reset and power control block characteristics . . . . . . . . . . . 42

             6.3.4 Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

             6.3.5 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

             6.3.6 Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

             6.3.7 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

             6.3.8 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

             6.3.9 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

             6.3.10 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

             6.3.11 EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

             6.3.12 Electrical sensitivity characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

             6.3.13 I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

             6.3.14 I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

             6.3.15 NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

             6.3.16 12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

             6.3.17 Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

             6.3.18 VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
             6.3.19 Timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

             DocID025743 Rev 1  3/99

                                                 4
Contents                     STM32F031xx

          6.3.20 Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

7         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

          7.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

          7.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

          7.2.1 Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

          7.2.2 Selecting the product temperature range . . . . . . . . . . . . . . . . . . . . . . . 95

8         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

9         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4/99      DocID025743 Rev 1
STM32F031xx                        List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F031xx family device features and peripheral counts . . . . . . . . . . . . . . . . . . . . . . . 10
Table 3.   Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 4.   Internal voltage reference calibration values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 5.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Table 6.   Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 7.   STM32F031xx I2C implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 8.   STM32F031xx USART implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 9.   STM32F031xx SPI/I2S implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Table 10.  Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 11.  Pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 12.  Alternate functions selected through GPIOA_AFR registers for port A . . . . . . . . . . . . . . . 32
Table 13.  Alternate functions selected through GPIOB_AFR registers for port B . . . . . . . . . . . . . . . 33
Table 14.  STM32F031xx peripheral register boundary addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Table 15.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 16.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 17.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 18.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 19.  Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 20.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 21.  Programmable voltage detector characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Table 22.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 23.  Typical and maximum current consumption from the VDD supply at VDD = 3.6 . . . . . . . . . 45
Table 24.  Typical and maximum current consumption from the VDDA supply . . . . . . . . . . . . . . . . . . 46
Table 25.  Typical and maximum current consumption in Stop and Standby modes . . . . . . . . . . . . . 47
Table 26.  Typical and maximum current consumption from the VBAT supply. . . . . . . . . . . . . . . . . . . 48
Table 27.  Typical current consumption in Run mode, code with data processing
           running from Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 28.  Typical current consumption in Sleep mode, code running from Flash or RAM . . . . . . . . . 50
Table 29.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 30.  Peripheral current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 31.  Low-power mode wakeup timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 32.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 33.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 34.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 35.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Table 36.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Table 37.  HSI14 oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 38.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 39.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 40.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 41.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 42.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 43.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 44.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 45.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 46.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 47.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

                DocID025743 Rev 1  5/99

                                                    6
List of tables                     STM32F031xx

Table 48.  Output voltage characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 49.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 50.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Table 51.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Table 52.  RAIN max for fADC = 14 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table 53.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table 54.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 55.  VBAT monitoring characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 56.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Table 57.  IWDG min/max timeout period at 40 kHz (LSI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 58.  WWDG min/max timeout value at 48 MHz (PCLK). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table 59.  I2C characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Table 60.  I2C analog filter characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table 61.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table 62.  I2S characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 63.  LQFP48 7 x 7 mm, 48-pin low-profile quad flat package mechanical data . . . . . . . . . . . 87
Table 64.  UFQFPN32 5 x 5 mm, 32-lead ultra thin fine pitch quad flat no-lead package
           mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
Table 65.  UFQFPN28 4 x 4 mm, 28-lead ultra thin fine pitch quad flat no-lead package
           mechanical data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Table 66.  TSSOP20 20-pin thin shrink small outline package mechanical data . . . . . . . . . . . . . . . 93
Table 67.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Table 68.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Table 69.  Document revision history. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

6/99            DocID025743 Rev 1
STM32F031xx                         List of figures

List of figures

Figure 1.   Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figure 3.   LQFP48 48-pin package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 4.   UFQFPN32 32-pin package pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 5.   UFQFPN28 28-pin package pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Figure 6.   TSSOP20 20-pin package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Figure 7.   memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Figure 8.   Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Figure 9.   Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Figure 10.  Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Figure 11.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figure 12.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Figure 13.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Figure 14.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Figure 15.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Figure 16.  HSI oscillator accuracy characterization results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Figure 17.  HSI14 oscillator accuracy characterization results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 18.  TC and TTa I/O input characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 19.  Five volt tolerant (FT and FTf) I/O input characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Figure 20.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 21.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Figure 22.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 23.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 24.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 25.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 26.  SPI timing diagram - slave mode and CPHA = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 27.  SPI timing diagram - master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Figure 28.  I2S slave timing diagram (Philips protocol). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Figure 29.  I2S master timing diagram (Philips protocol) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 30.  LQFP48 - 7 x 7 mm, 48-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . . 87
Figure 31.  LQFP48 recommended footprint. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Figure 32.  UFQFPN32 - 5 x 5 mm, 32-lead ultra thin fine pitch quad flat no-lead package outline . . . 89
Figure 33.  UFQFPN32 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Figure 34.  UFQFPN28 - 4 x 4 mm, 28-lead ultra thin fine pitch quad flat no-lead package outline . . . 91
Figure 35.  UFQFPN28 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 36.  TSSOP20 - 20-pin thin shrink small outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Figure 37.  TSSOP20 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

                 DocID025743 Rev 1  7/99

                                                     7
Introduction                           STM32F031xx

1     Introduction

      This datasheet provides the ordering information and mechanical device characteristics of
      the STM32F031xx microcontrollers.

      This document should be read in conjunction with the STM32F0xxxx reference manual
      (RM0091). The reference manual is available from the STMicroelectronics website
      www.st.com.

      For information on the ARM CortexTM-M0 core, please refer to the CortexTM-M0 Technical
      Reference Manual, available from the www.arm.com website at the following address:
      http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0432c/index.html.

8/99                DocID025743 Rev 1
STM32F031xx                        Description

2  Description

   The STM32F031xx microcontrollers incorporate the high-performance ARM CortexTM-M0
   32-bit RISC core operating at a 48 MHz maximum frequency, high-speed embedded
   memories (up to 32 Kbytes of Flash memory and up to 4 Kbytes of SRAM), and an
   extensive range of enhanced peripherals and I/Os. All devices offer standard
   communication interfaces (one I2C, one SPI, one I2S, and one USART), one 12-bit ADC, up
   to five general-purpose 16-bit timers, a 32-bit timer and an advanced-control PWM timer.

   The STM32F031xx microcontrollers operate in the -40 to +85 C and -40 to +105 C
   temperature ranges, from a 2.0 to 3.6 V power supply. A comprehensive set of power-
   saving modes allows the design of low-power applications.

   The STM32F031xx microcontrollers include devices in four different packages ranging from
   20 pins to 48 pins. Depending on the device chosen, different sets of peripherals are
   included. The description below provides an overview of the complete range of
   STM32F031xx peripherals proposed.

   These features make the STM32F031xx microcontrollers suitable for a wide range of
   applications such as application control and user interfaces, handheld equipment, A/V
   receivers and digital TV, PC peripherals, gaming and GPS platforms, industrial applications,
   PLCs, inverters, printers, scanners, alarm systems, video intercoms, and HVACs.

                DocID025743 Rev 1  9/99

                                                    23
Description                                                                                       STM32F031xx

                Table 2. STM32F031xx family device features and peripheral counts

        Peripheral         STM32F031Fx        STM32F031Gx                     STM32F031Kx         STM32F031Cx

Flash (Kbytes)             16      32         16      32                           16      32     16          32

SRAM (Kbytes)                  4                  4                                    4              4

             Advanced                                   1 (16-bit)
             control
Timers                                                  4 (16-bit)
             General                                    1 (32-bit)
             purpose

             SPI (I2S)(1)                                                  1
             I2C
Comm.        USART                                                         1
interfaces

                                                                           1

12-bit ADC                         1                                                   1
(number of channels)       (9 ext. + 3 int.)                                  (10 ext. + 3 int.)

GPIOs                          15                 23                                   27             39

Max. CPU frequency                                                         48 MHz

Operating voltage                                     2.0 to 3.6 V

Operating temperature          Ambient operating temperature: -40 C to 85 C / -40 C to 105 C
                                     Junction temperature: -40C to 105C / -40 C to 125 C

Packages                   TSSOP20            UFQFPN28                             UFQFPN32           LQFP48

1. The SPI interface can be used either in SPI mode or in I2S audio mode.

10/99                                         DocID025743 Rev 1
STM32F031xx                                                                                                                             Description

                                                       Figure 1. Block diagram

37#,+            3ERIAL7IRE                                                                                     6$$        0/7%2        6$$  TO 6
37$!4              $EBUG                                                                                                 6/,4 2%'       633
                                                                    FLASH OBL                                          64/ 6
  AS!&           #/24%8
-#05                                            )N TER FAC E                                                     .234
                 F(#,+-(Z                                                                                               6$$              6$$!
                                                                                           &,!3(
                           .6)#                                                             +"                  0/2       3500,9         6$$
                           .6)#                                                            BITS                        350%26)3)/.
                                                                    32!-                                        2ESET                   /3#).
0&
                              '0$-!                                     C O N TR O L L ER  32!-                          0/2  0$2       /3#/54
0&
                             CHANNELS  " U S -AT RI X                                        +"     6$$!        )NT
                                                                                                                                        6"!4 6 TO  6
                                                                                                    2#(3-(Z                  06$
                                                                                                    2#(3-(Z                              /3#?).
                                                                                                                       6$$!              /3#?/54
                                                                                                                                  6$$
                                                                                                    2#,3                                  4!-0%2
24#
                                                                                                                                          !,!2- /54
                                                                                                    0,,                      84!, /3#
                                                                                                                             
-(Z         CHANNELS
                                                                                                                                           COMPL CHANNELS
                                                                                             2%3%4  !("0#,+              )7$'             "2+ %42 INPUT AS !&
                                                                                           #,/#+                         0OWER             CH %42 AS !&
                                                                                           #/.42/,  ! 0" 0#, +         #ONTROLLER
                                                                                                    !$##,+                                 CH %42 AS !&
   0! ;  =       '0)/PORT!                                                                          #%##,+                         637
   0";=          '0)/PORT"                                                                                                                 CHANNEL AS !&
0#;=            '0)/PORT#                                                                          53!24#,+             84!, K(Z
0&; =           '0)/PORT&                                                                          (#,+                                    CHANNEL
                                                                                                    &#, +                                  COMPL "2+ AS !&
                                                                                                                                           CHANNEL
                                                       !(" DECODER                                                     24#   "ACKUP         COMPL "2+ AS !&
                                                                                                                                REG        )2?/54AS!&

                                                                                           #2#                         24# INTERFACE

                                                                                                                       4)-%2

                                                                                                                       4)-%2

                                                                                                                       4)-%2

                                                                    !("                                                4)-%2
                                                                    !0"                                                4)-%2

                                                                                                                       4)-%2

             !&    %84)4                                                                   77$'
                   7+50
      -/3)3$
    -)3/-#+      30))3

        3#+#+                                                                              $"'-#5                      53!24            28 48 #43 243
.3373AS!&                                                                                                                               #+ AS !&

                    393#&' )&                                                                                          )#               3#, 3$! 3-" AL
                 4EMP SENSOR
                  
BIT!$# )&                                                                                                            M! FOR &-
                                                                                                                                        AS !&
                       6$$!
   
!$#?).

     6$$!
     633!

                                                                                                                                        -36

                                                                    DocID025743 Rev 1                                                                    11/99

                                                                                                                                                                            23
Functional overview                     STM32F031xx

3      Functional overview

3.1    ARM CortexTM-M0 core with embedded Flash and SRAM

       The ARM CortexTM-M0 processor is the latest generation of ARM processors for embedded
       systems. It has been developed to provide a low-cost platform that meets the needs of MCU
       implementation, with a reduced pin count and low-power consumption, while delivering
       outstanding computational performance and an advanced system response to interrupts.

       The ARM CortexTM-M0 32-bit RISC processor features exceptional code-efficiency,
       delivering the high-performance expected from an ARM core in the memory size usually
       associated with 8- and 16-bit devices.

       The STM32F0xx family has an embedded ARM core and is therefore compatible with all
       ARM tools and software.

       Figure 1 shows the general block diagram of the device family.

3.2    Memories

       The device has the following features:
        4 Kbytes of embedded SRAM accessed (read/write) at CPU clock speed with 0 wait

             states and featuring embedded parity checking with exception generation for fail-critical
             applications.
        The non-volatile memory is divided into two arrays:

             16 to 32 Kbytes of embedded Flash memory for programs and data

             Option bytes

             The option bytes are used to write-protect the memory (with 4 KB granularity) and/or
             readout-protect the whole memory with the following options:

             Level 0: no readout protection

             Level 1: memory readout protection, the Flash memory cannot be read from or
                   written to if either debug features are connected or boot in RAM is selected

             Level 2: chip readout protection, debug features (Cortex-M0 serial wire) and boot
                   in RAM selection disabled

3.3    Boot modes

       At startup, the boot pin and boot selector option bit are used to select one of three boot
       options:
        Boot from User Flash
        Boot from System Memory
        Boot from embedded SRAM

       The boot loader is located in System Memory. It is used to reprogram the Flash memory by
       using USART on pins PA14/PA15 or PA9/PA10.

12/99                DocID025743 Rev 1
STM32F031xx                     Functional overview

3.4    Cyclic redundancy check calculation unit (CRC)

       The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
       data word and a CRC-32 (Ethernet) polynomial.

       Among other applications, CRC-based techniques are used to verify data transmission or
       storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
       verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of
       the software during runtime, to be compared with a reference signature generated at link-
       time and stored at a given memory location.

3.5    Power management

3.5.1  Power supply schemes
3.5.2
        VDD = 2.0 to 3.6 V: external power supply for I/Os and the internal regulator. Provided
3.5.3        externally through VDD pins.

        VDDA = 2.0 to 3.6 V: external analog power supply for ADC, Reset blocks, RCs and
             PLL (minimum voltage to be applied to VDDA is 2.4 V when the ADC is used). The VDDA
             voltage level must be always greater or equal to the VDD voltage level and must be
             provided first.

        VBAT = 1.65 to 3.6 V: power supply for RTC, external clock 32 kHz oscillator and
             backup registers (through power switch) when VDD is not present.

       For more details on how to connect power pins, refer to Figure 10: Power supply scheme.

       Power supply supervisors

       The device has integrated power-on reset (POR) and power-down reset (PDR) circuits.
       They are always active, and ensure proper operation above a threshold of 2 V. The device
       remains in reset mode when the monitored supply voltage is below a specified threshold,
       VPOR/PDR, without the need for an external reset circuit.
        The POR monitors only the VDD supply voltage. During the startup phase it is required

             that VDDA should arrive first and be greater than or equal to VDD.
        The PDR monitors both the VDD and VDDA supply voltages, however the VDDA power

             supply supervisor can be disabled (by programming a dedicated Option bit) to reduce
             the power consumption if the application design ensures that VDDA is higher than or
             equal to VDD.

       The device features an embedded programmable voltage detector (PVD) that monitors the
       VDD power supply and compares it to the VPVD threshold. An interrupt can be generated
       when VDD drops below the VPVD threshold and/or when VDD is higher than the VPVD
       threshold. The interrupt service routine can then generate a warning message and/or put
       the MCU into a safe state. The PVD is enabled by software.

       Voltage regulator

       The regulator has two operating modes and it is always enabled after reset.
        Main (MR) is used in normal operating mode (Run).
        Low power (LPR) can be used in Stop mode where the power demand is reduced.

             DocID025743 Rev 1                         13/99

                                                                          23
Functional overview                     STM32F031xx

3.5.4  In Standby mode, it is put in power down mode. In this mode, the regulator output is in high
       impedance and the kernel circuitry is powered down, inducing zero consumption (but the
Note:  contents of the registers and SRAM are lost).

       Low-power modes

       The STM32F031xx microcontrollers support three low-power modes to achieve the best
       compromise between low power consumption, short startup time and available wakeup
       sources:
        Sleep mode

             In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
             wake up the CPU when an interrupt/event occurs.
        Stop mode

             Stop mode achieves very low power consumption while retaining the content of SRAM
             and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC and the
             HSE crystal oscillators are disabled.The voltage regulator can also be put either in
             normal or in low power mode.

             The device can be woken up from Stop mode by any of the EXTI lines. The EXTI line
             source can be one of the 16 external lines, the PVD output, RTC alarm, I2C1, or
             USART1.

             The I2C1 and USART1 can be configured to enable the HSI RC oscillator for
             processing incoming data. If this is used when the voltage regulator is put in low power
             mode, the regulator is first switched to normal mode before the clock is provided to the
             given peripheral.
        Standby mode

             The Standby mode is used to achieve the lowest power consumption. The internal
             voltage regulator is switched off so that the entire 1.8 V domain is powered off. The
             PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering
             Standby mode, SRAM and register contents are lost except for registers in the RTC
             domain and Standby circuitry.

             The device exits Standby mode when an external reset (NRST pin), an IWDG reset, a
             rising edge on the WKUP pins, or an RTC event occurs.

       The RTC, the IWDG, and the corresponding clock sources are not stopped by entering
       Stop or Standby mode.

14/99                DocID025743 Rev 1
STM32F031xx                                                                                     Functional overview

3.6             Clocks and startup

                System clock selection is performed on startup, however the internal RC 8 MHz oscillator is
                selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in
                which case it is monitored for failure. If failure is detected, the system automatically switches
                back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full
                interrupt management of the PLL clock entry is available when necessary (for example on
                failure of an indirectly used external crystal, resonator or oscillator).

                Several prescalers allow the application to configure the frequency of the AHB and the APB
                domains. The maximum frequency of the AHB and the APB domains is 48 MHz.

                                                   Figure 2. Clock tree                   &,)4&#,+
                                                                                          TO&LASHPROGRAMMINGINTERFACE
                                                                                     (3)
                                                                                393#,+                                TO)#
                                                                                                                     TO)3

                -(Z (3)
                (3)2#

                                    

                0,,32#                      37                          (#,+              TO!("BUS CORE
                           0,,-5,                                                         MEMORYAND$-!
                                       (3)                        
                                                                                          TOCORTEX3YSTEMTIMER
                                                                     !0"                  &#,+#ORTEXFREERUNNINGCLOCK
                                                                 PRESCALER
                             0,,       0,,#,+            !(!"("                        0#,+  TO!0"
                           X X                        PRESCALER                                 PERIPHERALS
                                                   
                           X           (3%
                                                    393#,+
                                                                 )F!0"PRESCALER
                                         #33                  XELSEX                         TO4)-
                           02%$)6                                                               

/3#?/54         
-(Z                                                 0#,+                       TO53!24
   /3#?).       (3%/3#
                                                                 393#,+
                                                                        (3)
                                                                       ,3%

   /3#?).                              24##,+                                                   TO24#
/3#?/54         ,3%/3#
                 K(Z ,3%                                                                        TO)7$'
           -#/
                           24#3%,;=                                                             TO!$#
                                                                                                ASYNCHRONOUS
                ,3)2#      ,3)                                                                  CLOCKINPUT

                K(Z                                                                                                -36

                           -#/02%                  0,,./$)6

                -AINCLOCK                       0,,#,+
                   OUTPUT   
                                                        (3)

                                                        (3)            -(Z (3)
                                                                      (3)2#
                                                        (3%
                                                        393#,+

                                                        ,3)
                                                        ,3%

                TO4)-                              -#/

                                                   DocID025743 Rev 1                                                        15/99

                                                                                                                                               23
Functional overview                            STM32F031xx

3.7    General-purpose inputs/outputs (GPIOs)

       Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as
       input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the
       GPIO pins are shared with digital or analog alternate functions.

       The I/O configuration can be locked if needed following a specific sequence in order to
       avoid spurious writing to the I/Os registers.

3.8    Direct memory access controller (DMA)

       The 5-channel general-purpose DMAs manage memory-to-memory, peripheral-to-memory
       and memory-to-peripheral transfers.

       The DMA supports circular buffer management, removing the need for user code
       intervention when the controller reaches the end of the buffer.

       Each channel is connected to dedicated hardware DMA requests, with support for software
       trigger on each channel. Configuration is made by software and transfer sizes between
       source and destination are independent.

       DMA can be used with the main peripherals: SPI, I2S, I2C, USART, all TIMx timers (except
       TIM14) and ADC.

3.9    Interrupts and events

3.9.1  Nested vectored interrupt controller (NVIC)

3.9.2  The STM32F0xx family embeds a nested vectored interrupt controller able to handle up to
       32 maskable interrupt channels (not including the 16 interrupt lines of CortexTM-M0) and 4
       priority levels.
        Closely coupled NVIC gives low latency interrupt processing
        Interrupt entry vector table address passed directly to the core
        Closely coupled NVIC core interface
        Allows early processing of interrupts
        Processing of late arriving higher priority interrupts
        Support for tail-chaining
        Processor state automatically saved
        Interrupt entry restored on interrupt exit with no instruction overhead

       This hardware block provides flexible interrupt management features with minimal interrupt
       latency.

       Extended interrupt/event controller (EXTI)

       The extended interrupt/event controller consists of 24 edge detector lines used to generate
       interrupt/event requests and wake-up the system. Each line can be independently
       configured to select the trigger event (rising edge, falling edge, both) and can be masked
       independently. A pending register maintains the status of the interrupt requests. The EXTI
       can detect an external line with a pulse width shorter than the internal clock period. Up to 39
       GPIOs can be connected to the 16 external interrupt lines.

16/99                DocID025743 Rev 1
STM32F031xx                                                         Functional overview

3.10    Analog to digital converter (ADC)

3.10.1  The 12-bit analog to digital converter has up to 16 external and 3 internal (temperature
        sensor, voltage reference, VBAT voltage measurement) channels and performs conversions
        in single-shot or scan modes. In scan mode, automatic conversion is performed on a
        selected group of analog inputs.

        The ADC can be served by the DMA controller.

        An analog watchdog feature allows very precise monitoring of the converted voltage of one,
        some or all selected channels. An interrupt is generated when the converted voltage is
        outside the programmed thresholds.

        Temperature sensor

        The temperature sensor (TS) generates a voltage VSENSE that varies linearly with
        temperature.

        The temperature sensor is internally connected to the ADC_IN16 input channel which is
        used to convert the sensor output voltage into a digital value.

        The sensor provides good linearity but it has to be calibrated to obtain good overall
        accuracy of the temperature measurement. As the offset of the temperature sensor varies
        from chip to chip due to process variation, the uncalibrated internal temperature sensor is
        suitable for applications that detect temperature changes only.

        To improve the accuracy of the temperature sensor measurement, each device is
        individually factory-calibrated by ST. The temperature sensor factory calibration data are
        stored by ST in the system memory area, accessible in read-only mode.

                     Table 3. Temperature sensor calibration values

             Calibration value name  Description                    Memory address

        TS_CAL1                      TS ADC raw data acquired at a  0x1FFF F7B8 - 0x1FFF F7B9
        TS_CAL2                      temperature of 30 C (5 C),   0x1FFF F7C2 - 0x1FFF F7C3
                                     VDDA= 3.3 V (10 mV)

                                     TS ADC raw data acquired at a
                                     temperature of 110 C (5 C),
                                     VDDA= 3.3 V (10 mV)

3.10.2  Internal voltage reference (VREFINT)

        The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
        ADC. VREFINT is internally connected to the ADC_IN17 input channel. The precise voltage
        of VREFINT is individually measured for each part by ST during production test and stored in
        the system memory area. It is accessible in read-only mode.

                     Table 4. Internal voltage reference calibration values

             Calibration value name  Description                    Memory address

        VREFINT_CAL                  Raw data acquired at a
                                     temperature of 30 C (5 C), 0x1FFF F7BA - 0x1FFF F7BB
                                     VDDA= 3.3 V (10 mV)

                                     DocID025743 Rev 1                                       17/99

                                                                                                                23
Functional overview                                                         STM32F031xx

3.10.3     VBAT battery voltage monitoring

           This embedded hardware feature allows the application to measure the VBAT battery voltage
           using the internal ADC channel ADC_IN18. As the VBAT voltage may be higher than VDDA,
           and thus outside the ADC input range, the VBAT pin is internally connected to a bridge
           divider by 2. As a consequence, the converted digital value is half the VBAT voltage.

3.11       Timers and watchdogs

           The STM32F031xx devices include up to five general-purpose timers and an advanced
           control timer.
           Table 5 compares the features of the advanced-control general-purpose timers.

                               Table 5. Timer feature comparison

Timer      Timer    Counter    Counter  Prescaler    DMA request Capture/compare Complementary
type               resolution    type     factor
                                                     generation   channels  outputs

Advanced   TIM1      16-bit       Up, Any integer    Yes          4         Yes
  control                       down, between 1
                               up/down and 65536

                               Up, Any integer

           TIM2      32-bit    down, between 1       Yes          4         No

                               up/down and 65536

                               Up, Any integer

           TIM3 16-bit         down, between 1       Yes          4         No

General                        up/down and 65536

purpose                                 Any integer

           TIM14 16-bit        Up       between 1    No           1         No

                                        and 65536

           TIM16,                       Any integer
           TIM17
                     16-bit    Up       between 1    Yes          1         Yes

                                        and 65536

18/99                                   DocID025743 Rev 1
STM32F031xx                     Functional overview

3.11.1  Advanced-control timer (TIM1)
3.11.2
        The advanced-control timer (TIM1) can be seen as a three-phase PWM multiplexed on six
        channels. It has complementary PWM outputs with programmable inserted dead times. It
        can also be seen as a complete general-purpose timer. The four independent channels can
        be used for:
         Input capture
         Output compare
         PWM generation (edge or center-aligned modes)
         One-pulse mode output

        If configured as a standard 16-bit timer, it has the same features as the TIMx timer. If
        configured as the 16-bit PWM generator, it has full modulation capability (0-100%).

        The counter can be frozen in debug mode.

        Many features are shared with those of the standard timers which have the same
        architecture. The advanced control timer can therefore work together with the other timers
        via the Timer Link feature for synchronization or event chaining.

        General-purpose timers (TIM2..3, TIM14..17)

        There are six synchronizable general-purpose timers embedded in the STM32F031xx
        devices (see Table 5 for differences). Each general-purpose timer can be used to generate
        PWM outputs, or as simple time base.

        TIM2, TIM3

        STM32F031xx devices feature two synchronizable 4-channel general-purpose timers. TIM2
        is based on a 32-bit auto-reload up/downcounter and a 16-bit prescaler. TIM3 is based on a
        16-bit auto-reload up/downcounter and a 16-bit prescaler. They feature 4 independent
        channels each for input capture/output compare, PWM or one-pulse mode output. This
        gives up to 12 input captures/output compares/PWMs on the largest packages.

        The TIM2 and TIM3 general-purpose timers can work together or with the TIM1 advanced-
        control timer via the Timer Link feature for synchronization or event chaining.

        TIM2 and TIM3 both have independent DMA request generation.

        These timers are capable of handling quadrature (incremental) encoder signals and the
        digital outputs from 1 to 3 hall-effect sensors.

        Their counters can be frozen in debug mode.

        TIM14

        This timer is based on a 16-bit auto-reload upcounter and a 16-bit prescaler.

        TIM14 features one single channel for input capture/output compare, PWM or one-pulse
        mode output.

        Its counter can be frozen in debug mode.

        TIM16 and TIM17

        Both timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.

             DocID025743 Rev 1  19/99

                                                   23
Functional overview                     STM32F031xx

3.11.3  They each have a single channel for input capture/output compare, PWM or one-pulse
3.11.4  mode output.
3.11.5
        TIM16 and TIM17 have a complementary output with dead-time generation and
        independent DMA request generation.

        Their counters can be frozen in debug mode.

        Independent watchdog (IWDG)

        The independent watchdog is based on an 8-bit prescaler and 12-bit downcounter with
        user-defined refresh window. It is clocked from an independent 40 kHz internal RC and as it
        operates independently from the main clock, it can operate in Stop and Standby modes. It
        can be used either as a watchdog to reset the device when a problem occurs, or as a free
        running timer for application timeout management. It is hardware or software configurable
        through the option bytes. The counter can be frozen in debug mode.

        System window watchdog (WWDG)

        The system window watchdog is based on a 7-bit downcounter that can be set as free
        running. It can be used as a watchdog to reset the device when a problem occurs. It is
        clocked from the APB clock (PCLK). It has an early warning interrupt capability and the
        counter can be frozen in debug mode.

        SysTick timer

        This timer is dedicated to real-time operating systems, but could also be used as a standard
        down counter. It features:
         A 24-bit down counter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0
         Programmable clock source (HCLK or HCLK/8)

3.12    Real-time clock (RTC) and backup registers

        The RTC and the 5 backup registers are supplied through a switch that takes power either
        on VDD supply when present or through the VBAT pin. The backup registers are five 32-bit
        registers used to store 20 bytes of user application data when VDD power is not present.
        They are not reset by a system or power reset, or when the device wakes up from Standby
        mode.

20/99                DocID025743 Rev 1
STM32F031xx                                             Functional overview

      The RTC is an independent BCD timer/counter. Its main features are the following:
       Calendar with subseconds, seconds, minutes, hours (12 or 24 format), week day, date,

            month, year, in BCD (binary-coded decimal) format.
       Automatically correction for 28, 29 (leap year), 30, and 31 day of the month.
       Programmable alarm with wake up from Stop and Standby mode capability.
       On-the-fly correction from 1 to 32767 RTC clock pulses. This can be used to

            synchronize it with a master clock.
       Digital calibration circuit with 1 ppm resolution, to compensate for quartz crystal

            inaccuracy.
       2 anti-tamper detection pins with programmable filter. The MCU can be woken up from

            Stop and Standby modes on tamper event detection.
       Timestamp feature which can be used to save the calendar content. This function can

            triggered by an event on the timestamp pin, or by a tamper event. The MCU can be
            woken up from Stop and Standby modes on timestamp event detection.
       Reference clock detection: a more precise second source clock (50 or 60 Hz) can be
            used to enhance the calendar precision.

      The RTC clock sources can be:
       A 32.768 kHz external crystal
       A resonator or oscillator
       The internal low-power RC oscillator (typical frequency of 40 kHz)
       The high-speed external clock divided by 32

3.13  Inter-integrated circuit interfaces (I2C)

      The I2C interface (I2C1) can operate in multimaster or slave modes. It can support Standard
      mode (up to 100 kbit/s) Fast mode (up to 400 kbit/s) and Fast Mode Plus (up to 1 Mbit/s)
      with 20 mA output drive.

      It supports 7-bit and 10-bit addressing modes, multiple 7-bit slave addresses (2 addresses,
      1 with configurable mask). It also includes programmable analog and digital noise filters.

                 Table 6. Comparison of I2C analog and digital filters

                         Analog filter                  Digital filter

      Pulse width of      50 ns                         Programmable length from 1 to 15
      suppressed spikes  Available in Stop mode         I2C peripheral clocks

      Benefits                                          1. Extra filtering capability vs.
                                                        standard requirements.
                                                        2. Stable length

      Drawbacks          Variations depending on        Wakeup from Stop on address
                         temperature, voltage, process  match is not available when digital
                                                        filter is enabled.

      In addition, I2C1 provides hardware support for SMBUS 2.0 and PMBUS 1.1: ARP
      capability, Host notify protocol, hardware CRC (PEC) generation/verification, timeouts
      verifications and ALERT protocol management. I2C1 also has a clock domain independent

                         DocID025743 Rev 1                              21/99

                                                                                           23
Functional overview                                                         STM32F031xx

       from the CPU clock, allowing the I2C1 to wake up the MCU from Stop mode on address
       match.

       The I2C interface can be served by the DMA controller.

                          Table 7. STM32F031xx I2C implementation           I2C1
                                      I2C features(1)

       7-bit addressing mode                                                X

       10-bit addressing mode                                               X

       Standard mode (up to 100 kbit/s)                                     X

       Fast mode (up to 400 kbit/s)                                         X

       Fast Mode Plus with 20mA output drive I/Os (up to 1 Mbit/s)          X

       Independent clock                                                    X

       SMBus                                                                X

       Wakeup from STOP                                                     X

       1. X = supported.

3.14   Universal synchronous/asynchronous receiver transmitters
       (USART)

       The device embeds an universal synchronous/asynchronous receiver transmitter
       (USART1), which communicate at speeds of up to 6 Mbit/s.

       It provides hardware management of the CTS, RTS and RS485 DE signals, multiprocessor
       communication mode, master synchronous communication and single-wire half-duplex
       communication mode. USART1 supports also SmartCard communication (ISO 7816), IrDA
       SIR ENDEC, LIN Master/Slave capability and auto baud rate feature, and has a clock
       domain independent from the CPU clock, allowing USART1 to wake up the MCU from Stop
       mode.

       The USART interface can be served by the DMA controller.

                                 Table 8. STM32F031xx USART implementation  USART1
                                      USART modes/features(1)                    X
                                                                                 X
       Hardware flow control for modem                                           X
       Continuous communication using DMA                                        X
       Multiprocessor communication                                              X
       Synchronous mode                                                          X
       Smartcard mode                                                            X
       Single-wire half-duplex communication                                     X
       IrDA SIR ENDEC block                                                      X
       LIN mode
       Dual clock domain and wakeup from Stop mode

22/99                                DocID025743 Rev 1
STM32F031xx                                          Functional overview

                     Table 8. STM32F031xx USART implementation (continued)

                         USART modes/features(1)                      USART1

      Receiver timeout interrupt                                            X

      Modbus communication                                                  X

      Auto baud rate detection                                              X

      Driver Enable                                                         X

      1. X = supported.

3.15  Serial peripheral interface (SPI)/Inter-integrated sound
      interfaces (I2S)

      The SPI is able to communicate up to 18 Mbits/s in slave and master modes in full-duplex
      and half-duplex communication modes. The 3-bit prescaler gives 8 master mode
      frequencies and the frame size is configurable from 4 bits to 16 bits.

      One standard I2S interface (multiplexed with SPI1) supporting four different audio standards
      can operate as master or slave at half-duplex communication mode. It can be configured to
      transfer 16 and 24 or 32 bits with 16-bit or 32-bit data resolution and synchronized by a
      specific signal. Audio sampling frequency from 8 kHz up to 192 kHz can be set by an 8-bit
      programmable linear prescaler. When operating in master mode, it can output a clock for an
      external audio component at 256 times the sampling frequency.

                         Table 9. STM32F031xx SPI/I2S implementation

                                  SPI features(1)                           SPI

      Hardware CRC calculation                                              X

      Rx/Tx FIFO                                                            X

      NSS pulse mode                                                        X

      I2S mode                                                              X

      TI mode                                                               X

      1. X = supported.

3.16  Serial wire debug port (SW-DP)

      An ARM SW-DP interface is provided to allow a serial wire debugging tool to be connected
      to the MCU.

                                  DocID025743 Rev 1                              23/99

                                                                                                    23
Pinouts and pin description                                                                                  STM32F031xx

4      Pinouts and pin description

                             Figure 3. LQFP48 48-pin package pinout

                                                6$$
                                                    633
                                                         0"
                                                             0"
                                                                  "//4
                                                                      0"
                                                                           0"
                                                                               0"
                                                                                    0"
                                                                                        0"
                                                                                             0!
                                                                                                 0!

                                                                                                         0&
                                                                                                         0&
                         6"!4                                                                            0!
                          0#                                                                             0!
          0#/3#?).                                                                                       0!
                                                                                                         0!
       0#/3#?/54                                                                                         0!
               0&/3#?).                                                                                  0!
                                                                                                         0"
            0&/3#?/54                                                                                    0"
                         .234                                                                            0"
                         633!                                                                            0"
                         6$$!                                         ,1&0                             
                            0!
                            0!                                                                        
                            0!
                                                                                                      

                                                                                                      

                                                                                                      

                                                                                                      

                                                                                                      

                                                           

                                                0!  0!  0!    0!  0!  0"  0"     0"  0"  0"  633  6$$

                                                                                                             -36

                             Figure 4. UFQFPN32 32-pin package pinout

                                                    0"  "//4  0"  0"  0"     0"  0!
                                                                         0"

                                                           

                                           6$$                                           0!
                                0&/3#?).        
                             0&/3#?/54                                                   0!

                                         .234                                            0!
                                         6$$!                                            0!
                                                              633                        0!
                                            0!                                           0!
                                            0!                633!                       0!
                                            0!                                           6$$
                                                                                 

                                                                                 

                                                                                 
                                                           

                                                    0!  0!    0!  0!  0!     0"  0"
                                                                         0"

                                                                                                             -36

24/99                           DocID025743 Rev 1
STM32F031xx                                                      Pinouts and pin description
             Figure 5. UFQFPN28 28-pin package pinout

                                3%  3%  3%  3%  3%  3$  3$

                        %227         
                3)26&B,1                                     3$
             3)26&B287                                       3$
                                                             3$
                          1567                               3$
                          9''$                               9''

                            3$                               966
                            3$                               3%
                                                        

                                                        

                                                           
                                         

                                3$  3$  3$  3$  3$  3$  3%

             Figure 6. TSSOP20 20-pin package pinout              069
                                                                  -36
             "//4                                            0!

             0&/3#?).                                        0!

             0&/3#?/54                                       0!

             .234                                            0!

             6$$!                                            6$$

             0!                                              633

             0!                                              0"

             0!                                              0!

             0!                                              0!

             0!                                              0!

             DocID025743 Rev 1                                    25/99

                                                                                     33
Pinouts and pin description                                                   STM32F031xx

                  Table 10. Legend/abbreviations used in the pinout table

       Name                   Abbreviation          Definition

       Pin name               Unless otherwise specified in brackets below the pin name, the pin function
                              during and after reset is the same as the actual pin name

                              S                         Supply pin
                                                      Input only pin
       Pin type               I                     Input / output pin

                              I/O

                              FT                    5 V tolerant I/O

                              FTf                   5 V tolerant I/O, FM+ capable

                                       TTa  3.3 V tolerant I/O directly connected to ADC
       I/O structure                                         Standard 3.3V I/O

                                        TC

                              B                     Dedicated BOOT0 pin

                              RST           Bidirectional reset pin with embedded weak pull-up resistor

       Notes                  Unless otherwise specified by a note, all I/Os are set as floating inputs during
                              and after reset

                  Alternate   Functions selected through GPIOx_AFR registers
                  functions

          Pin     Additional
       functions  functions

                              Functions directly selected/enabled through peripheral registers

26/99                            DocID025743 Rev 1
STM32F031xx                      Table 11. Pin definitions                                 Pinouts and pin description
         Pin number                                                                             Pin functions

LQFP48
       UFQFPN32
                UFQFPN28
                           TSSOP20

                                                                  Pin type
                                                                            I/O structure
                            Pin name                                                       Notes                           Additional
                         (function after                                                              Alternate functions  functions

                               reset)

1-  -                -   VBAT             S                                                Backup power supply
                                                                                                               RTC_TAMP1,
2-  -                -   PC13             I/O TC (1)(2)                                                           RTC_TS,
                                                                                                                 RTC_OUT,
3-  -                -   PC14/OSC32_IN I/O TC (1)(2)                                                               WKUP2
                         (PC14)
                                                                                                                 OSC32_IN

4-  -                -   PC15/OSC32_OUT                     TC (1)(2)                                                      OSC32_OUT
                                                       I/O
                         (PC15)

52 2                 2   PF0/OSC_IN       I/O FT                                                                           OSC_IN

                         (PF0)

63 3                 3   PF1/OSC_OUT      I/O FT                                                                           OSC_OUT

                         (PF1)

74 4                 4   NRST             I/O RST                                          Device reset input / internal reset output
80 -                                                                                                          (active low)
95 5
                     -   VSSA             S                                                Analog ground

                     5   VDDA             S                                                Analog power supply

10 6 6               6   PA0              I/O TTa                                          TIM2_CH1_ETR,                     ADC_IN0,
                                                                                            USART1_CTS                     RTC_TAMP2,

                                                                                                                              WKUP1

11 7 7               7   PA1              I/O TTa                                            TIM2_CH2,                     ADC_IN1
12 8 8                                                                                      EVENTOUT,
13 9 9                                                                                     USART1_RTS

                     8   PA2              I/O TTa                                          TIM2_CH3,                       ADC_IN2
                                                                                           USART1_TX

                     9   PA3              I/O TTa                                           TIM2_CH4,                      ADC_IN3
                                                                                           USART1_RX

14 10 10             10  PA4              I/O TTa                                           SPI1_NSS,                      ADC_IN4
                                                                                             I2S1_WS,
                                                                                           TIM14_CH1,
                                                                                           USART1_CK

                                          DocID025743 Rev 1                                                                        27/99

                                                                                                                                                      33
Pinouts and pin description                                                                              STM32F031xx
                                                                                           Pin functions
                             Table 11. Pin definitions (continued)

       Pin number

LQFP48
       UFQFPN32
                UFQFPN28
                           TSSOP20

                                                                  Pin type
                                                                            I/O structure
                         Pin name                                                          Notes                           Additional
                      (function after                                                                 Alternate functions  functions

                            reset)

15 11 11 11                  PA5       I/O TTa                                                SPI1_SCK,                    ADC_IN5
                                                                                               I2S1_CK,                    ADC_IN6
16 12 12 12                  PA6       I/O TTa                                             TIM2_CH1_ETR
                                                                                                                           ADC_IN7
17 13 13 13                  PA7       I/O TTa                                               SPI1_MISO,                    ADC_IN8
                                                                                              I2S1_MCK,                    ADC_IN9
18 14 14           -         PB0       I/O TTa                                                TIM3_CH1,
                                                                                             TIM1_BKIN,
19 15 15 14                  PB1       I/O TTa                                               TIM16_CH1,
                             PB2       I/O FT                                                 EVENTOUT
                             PB10      I/O FTf
                                                                                             SPI1_MOSI,
                             PB11      I/O FTf                                                 I2S1_SD,
                             VSS        S                                                     TIM3_CH2,
                             VDD        S
                             PB12      I/O FT                                                TIM14_CH1,
                                                                                             TIM1_CH1N,
                                                                                             TIM17_CH1,
                                                                                              EVENTOUT

                                                                                              TIM3_CH3,
                                                                                             TIM1_CH2N,
                                                                                              EVENTOUT

                                                                                              TIM3_CH4,
                                                                                             TIM14_CH1,
                                                                                             TIM1_CH3N

20 16 -            -

21 -   -           -                                                                        TIM2_CH3,
                                                                                            I2C1_SCL
22 -   -           -
                                                                                           TIM2_CH4,
23 0 16 15                                                                                 EVENTOUT,
24 17 17 16                                                                                 I2C1_SDA

25 -   -           -                                                                                        Ground

                                                                                                    Digital power supply

                                                                                           TIM1_BKIN,
                                                                                           EVENTOUT,
                                                                                            SPI1_NSS

28/99                                  DocID025743 Rev 1
STM32F031xx                                                                                     Pinouts and pin description
         Pin number
                        Table 11. Pin definitions (continued)

                                                                                                Pin functions

LQFP48
       UFQFPN32
                UFQFPN28
                           TSSOP20

                                                                  Pin type
                                                                            I/O structure
                           Pin name                                                        Notes                           Additional
                        (function after                                                               Alternate functions  functions

                              reset)

26 -  -              -    PB13           I/O FT                                                  TIM1_CH1N,
                          PB14           I/O FT                                                   SPI1_SCK
27 -  -              -    PB15           I/O FT
                                                                                                 TIM1_CH2N,
28 -  -              -     PA8           I/O FT                                                   SPI1_MISO                RTC_REFIN

29 18 18             -     PA9                                                                   TIM1_CH3N,
                                                                                                  SPI1_MOSI
30 19 19 17               PA10           I/O FTf
                                                                                                USART1_CK,
31 20 20 18               PA11           I/O FTf                                                  TIM1_CH1,
                                                                                                 EVENTOUT,
32 21 -              -    PA12           I/O FT
                          PA13                                                                        MCO
33 22 -              -  (SWDIO)          I/O FT
                           PF6                                                                   USART1_TX,
34 23 21 19                PF7           I/O FT                                            (3)    TIM1_CH2,
                          PA14                                                                     I2C1_SCL
35 -  -              -  (SWCLK)          I/O FTf
                                         I/O FTf                                                USART1_RX,
36 -  -              -                                                                            TIM1_CH3,
                                                                                                 TIM17_BKIN,
37 24 22 20                              I/O FT                                            (3)     I2C1_SDA

                                                                                                USART1_CTS,
                                                                                                  TIM1_CH4,
                                                                                                  EVENTOUT

                                                                                                USART1_RTS,
                                                                                                  TIM1_ETR,
                                                                                                  EVENTOUT

                                                                                                    IR_OUT,
                                                                                                     SWDIO

                                                                                                   I2C1_SCL

                                                                                                   I2C1_SDA

                                                                                                 USART1_TX,
                                                                                                    SWCLK

                                         DocID025743 Rev 1                                                                 29/99

                                                                                                                                              33
Pinouts and pin description                                                                              STM32F031xx
                                                                                           Pin functions
                             Table 11. Pin definitions (continued)

       Pin number

LQFP48
       UFQFPN32
                UFQFPN28
                           TSSOP20

                                                                  Pin type
                                                                            I/O structure
                         Pin name                                                          Notes                           Additional
                      (function after                                                                 Alternate functions  functions

                            reset)

38 25 23           -         PA15      I/O FT                                                 SPI1_NSS,
                                                                                               I2S1_WS,
39 26 24           -         PB3       I/O FT                                              TIM2_CH_ETR,
                                                                                             EVENTOUT,
40 27 25           -         PB4       I/O FT                                               USART1_RX

41 28 26           -         PB5       I/O FT                                                 SPI1_SCK,
                                                                                               I2S1_CK,
42 29 27           -         PB6       I/O FTf                                                TIM2_CH2,
                                                                                             EVENTOUT
43 30 28           -           PB7     I/O FTf
                             BOOT0                                                           SPI1_MISO,
44 31 1            1                   I  B                                                   I2S1_MCK,
                               PB8                                                            TIM3_CH1,
45 32 -            -                   I/O FTf                                               EVENTOUT

46 -   -           -         PB9       I/O FTf                                               SPI1_MOSI,
                                                                                               I2S1_SD,
47 0 -             -         VSS        S
                             VDD        S                                                    I2C1_SMBA,
48 1 -             -                                                                        TIM16_BKIN,

                                                                                              TIM3_CH2

                                                                                              I2C1_SCL,
                                                                                            USART1_TX,
                                                                                            TIM16_CH1N

                                                                                              I2C1_SDA,
                                                                                            USART1_RX,
                                                                                            TIM17_CH1N

                                                                                                    Boot memory selection

                                                                                              I2C1_SCL,
                                                                                             TIM16_CH1

                                                                                              I2C1_SDA,
                                                                                                IR_OUT,

                                                                                             TIM17_CH1,
                                                                                             EVENTOUT

                                                                                                               Ground

                                                                                                      Digital power supply

30/99                                  DocID025743 Rev 1
STM32F031xx                     Pinouts and pin description

1. PC13, PC14 and PC15 are supplied through the power switch. Since the switch only sinks a limited amount of current
     (3 mA), the use of GPIOs PC13 to PC15 in output mode is limited:
     - The speed should not exceed 2 MHz with a maximum load of 30 pF
     - These GPIOs must not be used as current sources (e.g. to drive an LED).

2. After the first RTC domain power-up, PC13, PC14 and PC15 operate as GPIOs. Their function then depends on the content
     of the RTC registers which are not reset by the system reset. For details on how to manage these GPIOs, refer to the RTC
     domain and RTC register descriptions in the reference manual.

3. After reset, these pins are configured as SWDIO and SWCLK alternate functions, and the internal pull-up on the SWDIO pin
     and the internal pull-down on the SWCLK pin are activated.

             DocID025743 Rev 1  31/99

                                                   33
32/99                                    Table 12. Alternate functions selected through GPIOA_AFR registers for port A            Pinouts and pin description

                   Pin name  AF0         AF1         AF2        AF3       AF4       AF5                                 AF6  AF7

                   PA0                   USART1_CKS  TIM2_CH1_
                                                          ETR

                   PA1       EVENTOUT    USART1_TX   TIM2_CH2
                                                     TIM2_CH3
                   PA2                   USART1_RX   TIM2_CH4

                   PA3                   USART1_CTS

                   PA4       SPI1_NSS,   USART1_RTS                       TIM14_CH1
                              I2S1_WS                                                            TIM16_CH1 EVENTOUT

                   PA5       SPI1_SCK,               TIM2_CH1_
                              I2S1_CK                     ETR

DocID025743 Rev 1  PA6       SPI1_MISO,  TIM3_CH1    TIM1_BKIN
                              I2S1_MCK

                   PA7       SPI1_MOSI,  TIM3_CH2    TIM1_CH1N            TIM14_CH1 TIM17_CH1 EVENTOUT
                               I2S1_SD

                   PA8       MCO         USART1_CK   TIM1_CH1   EVENTOUT

                   PA9       TIM17_BKIN   USART1_TX  TIM1_CH2             I2C1_SCL
                   PA10      EVENTOUT    USART1_RX   TIM1_CH3             I2C1_SDA
                   PA11                  USART1_CTS  TIM1_CH4

                   PA12      EVENTOUT    USART1_RTS  TIM1_ETR

                   PA13      SWDIO       IR_OUT

                   PA14        SWCLK     USART1_TX   TIM2_CH1_  EVENTOUT
                   PA15                  USART1_RX        ETR
                             SPI1_NSS,
                              I2S1_WS

                                                                                                                                  STM32F031xx
                             Table 13. Alternate functions selected through GPIOB_AFR registers for port B             STM32F031xx

                   Pin name  AF0                  AF1        AF2                                                 AF3
                      PB0                                                                                   I2C1_SMBA
                      PB1    EVENTOUT             TIM3_CH3   TIM1_CH2N                                      EVENTOUT
                      PB2    TIM14_CH1            TIM3_CH4   TIM1_CH3N
                      PB3
DocID025743 Rev 1     PB4      SPI1_SCK, I2S1_CK  EVENTOUT    TIM2_CH2
                      PB5    SPI1_MISO, I2S1_MCK  TIM3_CH1    EVENTOUT
                      PB6     SPI1_MOSI, I2S1_SD  TIM3_CH2   TIM16_BKIN
                      PB7                          I2C1_SCL  TIM16_CH1N
                      PB8           USART1_TX      I2C1_SDA  TIM17_CH1N
                      PB9           USART1_RX      I2C1_SCL   TIM16_CH1
                      PB10                         I2C1_SDA   TIM17_CH1
                      PB11             IR_OUT      I2C1_SCL   TIM2_CH3
                      PB12                         I2C1_SDA   TIM2_CH4
                      PB13          EVENTOUT      EVENTOUT    TIM1_BKIN
                      PB14           SPI1_NSS                TIM1_CH1N
                      PB15           SPI1_SCK                TIM1_CH2N
                                     SPI1_MISO               TIM1_CH3N
                                     SPI1_MOSI

33/99                                                                                                                  Pinouts and pin description
Memory mapping                                                                 STM32F031xx

5      Memory mapping

                                         Figure 7. memory map

       X&&&&&&&&

                                                                          X&&  !("
                                                                          X

       X%

                  #ORTEX
-INTERNAL
                  PERIPHERALS
       X%

                                                                               RESERVED

               
       X#

                                                                          X&&    !("
       X!                                                                 X    RESERVED
                                                                          X
                                         X&&&&&&&     RESERVED            X      !0"
       X                                 X&&&&#    /PTION BYTES           X    RESERVED
                                         X&&&&                            X
                                                                                 !0"
                                                   3YSTEMMEMORY

                                         X&&&%#
       X

                                                   RESERVED

       X          0ERIPHERALS

                                         X                             X

                                                   &LASHMEMORY
       X
                  32!-

                                         X

                                                   RESERVED

                  #/$%                   X

                                                                       X

       X                                           &LASH SYSTEMMEMORY
                                                   OR32!- DEPENDINGON
                                                   "//4CONFIGURATION

                                         X

                               2ESERVED

                                                                               -36

34/99                                    DocID025743 Rev 1
STM32F031xx                                                Memory mapping

             Table 14. STM32F031xx peripheral register boundary addresses

             Bus   Boundary address           Size         Peripheral

                   0x4800 1800 - 0x5FFF FFFF  ~384 MB Reserved
                   0x4800 1400 - 0x4800 17FF
                                              1KB   GPIOF

                   0x4800 0C00 - 0x4800 13FF  2KB   Reserved

             AHB2  0x4800 0800 - 0x4800 0BFF  1KB   GPIOC

                   0x4800 0400 - 0x4800 07FF  1KB   GPIOB
                                                    GPIOA
                   0x4800 0000 - 0x4800 03FF  1KB

                   0x4002 4400 - 0x47FF FFFF  ~128 MB Reserved

                   0x4002 3400 - 0x4002 43FF  4KB   Reserved

                   0x4002 3000 - 0x4002 33FF  1KB   CRC
                                                    Reserved
                   0x4002 2400 - 0x4002 2FFF  3KB   FLASH Interface
                                                    Reserved
                   0x4002 2000 - 0x4002 23FF  1KB

             AHB1

                   0x4002 1400 - 0x4002 1FFF  3KB

                   0x4002 1000 - 0x4002 13FF  1KB   RCC

                   0x4002 0400 - 0x4002 0FFF  3KB   Reserved
                                                    DMA
                   0x4002 0000 - 0x4002 03FF  1KB

                   0x4001 8000 - 0x4001 FFFF  32KB  Reserved

                   0x4001 5C00 - 0x4001 7FFF  9KB   Reserved

                   0x4001 5800 - 0x4001 5BFF  1KB   DBGMCU
                                                    Reserved
                   0x4001 4C00 - 0x4001 57FF  3KB   TIM17

                   0x4001 4800 - 0x4001 4BFF  1KB

                   0x4001 4400 - 0x4001 47FF  1KB   TIM16

                   0x4001 3C00 - 0x4001 43FF  2KB   Reserved

                   0x4001 3800 - 0x4001 3BFF  1KB   USART1
                                                    Reserved
             APB   0x4001 3400 - 0x4001 37FF  1KB

                   0x4001 3000 - 0x4001 33FF  1KB   SPI1/I2S1

                   0x4001 2C00 - 0x4001 2FFF  1KB   TIM1

                   0x4001 2800 - 0x4001 2BFF  1KB   Reserved
                                                    ADC
                   0x4001 2400 - 0x4001 27FF  1KB   Reserved

                   0x4001 0800 - 0x4001 23FF  7KB

                   0x4001 0400 - 0x4001 07FF  1KB   EXTI

                   0x4001 0000 - 0x4001 03FF  1KB   SYSCFG

                   0x4000 8000 - 0x4000 FFFF  32KB  Reserved

                   DocID025743 Rev 1                                       35/99

                                                                                              36
Memory mapping                                                  STM32F031xx

       Table 14. STM32F031xx peripheral register boundary addresses (continued)

                Bus  Boundary address           Size         Peripheral

                     0x4000 7400 - 0x4000 7FFF  3KB   Reserved

                     0x4000 7000 - 0x4000 73FF  1KB   PWR

                     0x4000 5800 - 0x4000 6FFF  6KB   Reserved
                                                      I2C1
                     0x4000 5400 - 0x4000 57FF  1KB

                     0x4000 3400 - 0x4000 53FF  8KB   Reserved

                     0x4000 3000 - 0x4000 33FF  1KB   IWDG

                APB  0x4000 2C00 - 0x4000 2FFF  1KB   WWDG
                                                      RTC
                     0x4000 2800 - 0x4000 2BFF  1KB   Reserved

                     0x4000 2400 - 0x4000 27FF  1KB

                     0x4000 2000 - 0x4000 23FF  1KB   TIM14

                     0x4000 0800 - 0x4000 1FFF  6KB   Reserved

                     0x4000 0400 - 0x4000 07FF  1KB   TIM3
                                                      TIM2
                     0x4000 0000 - 0x4000 03FF  1KB

36/99                DocID025743 Rev 1
STM32F031xx                                    Electrical characteristics

6      Electrical characteristics

6.1    Parameter conditions

6.1.1  Unless otherwise specified, all voltages are referenced to VSS.

6.1.2  Minimum and maximum values

6.1.3  Unless otherwise specified, the minimum and maximum values are guaranteed in the worst
6.1.4  conditions of ambient temperature, supply voltage and frequencies by tests in production on
6.1.5  100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
       the selected temperature range).

       Data based on characterization results, design simulation and/or technology characteristics
       are indicated in the table footnotes and are not tested in production. Based on
       characterization, the minimum and maximum values refer to sample tests and represent the
       mean value plus or minus three times the standard deviation (mean 3).

       Typical values

       Unless otherwise specified, typical data are based on TA = 25 C, VDD = VDDA = 3.3 V. They
       are given only as design guidelines and are not tested.

       Typical ADC accuracy values are determined by characterization of a batch of samples from
       a standard diffusion lot over the full temperature range, where 95% of the devices have an
       error less than or equal to the value indicated (mean 2).

       Typical curves

       Unless otherwise specified, all typical curves are given only as design guidelines and are
       not tested.

       Loading capacitor

       The loading conditions used for pin parameter measurement are shown in Figure 8.

       Pin input voltage

       The input voltage measurement on a pin of the device is described in Figure 9.

             Figure 8. Pin loading conditions  Figure 9. Pin input voltage

             & S)  -#5PIN                                       -#5PIN

                                -36            6).

                                                                               -36

                   DocID025743 Rev 1                                                     37/99

                                                                                                            85
Electrical characteristics                                                                              STM32F031xx

6.1.6     Power supply scheme

                                               Figure 10. Power supply scheme

                            9%$7

          9                                                                          %DFNXSFLUFXLWU\
                                                                                         /6(57&
                            9''                           3RZHUVZLWFK
                                           [9''                                      %DFNXSUHJLVWHUV
                                                          5HJXODWRU
                                                       9'',2                                 9&25(

          [Q)               *3,2V                           287        /HYHOVKLIWHU   ,2    .HUQHOORJLF
          [)                [966                                                     ORJLF  &38'LJLWDO
                                                               ,1
                                                                                              0HPRULHV

                   9''$     9''$

          Q)                                     95()  $'&                                      $QDORJ
          )                                      95()  '$&                                  5&V3//

                            966$

Caution:                                                                                                                                                                                        06Y9

          Each power supply pair (VDD/VSS, VDDA/VSSA etc.) must be decoupled with filtering ceramic
          capacitors as shown above. These capacitors must be placed as close as possible to, or
          below, the appropriate pins on the underside of the PCB to ensure the good functionality of
          the device.

38/99                       DocID025743 Rev 1
STM32F031xx                                                            Electrical characteristics

6.1.7  Current consumption measurement

                            Figure 11. Current consumption measurement scheme

                                                                             * %%@7#"5
                                                                                                 6"!4

                              )$$
                                     6$$

                              )$$!
                                       6$$!

                                                      -36

6.2    Absolute maximum ratings

       Stresses above the absolute maximum ratings listed in Table 15: Voltage characteristics,
       Table 16: Current characteristics, and Table 17: Thermal characteristics may cause
       permanent damage to the device. These are stress ratings only and functional operation of
       the device at these conditions is not implied. Exposure to maximum rating conditions for
       extended periods may affect device reliability.

                     Table 15. Voltage characteristics(1)

             Symbol  Ratings                                      Min                                  Max  Unit

       VDDxVSS      External main supply voltage                    0.3                              4.0       V
       VDDVDDA      (including VDDA, VDD and VBAT)
                     Allowed voltage difference for VDD > VDDA         -                               0.4       V
          VIN(2)     Input voltage on FT and FTf pins             VSS  0.3
                                                                  VSS  0.3  VDDIOx + 4.0                         V
                     Input voltage on TTa pins                    VSS 0.3
                                                                                                       4.0       V
                     Input voltage on any other pin                    -
                                                                                                       4.0       V
                                                                       -
             |VDDx| Variations between different VDD power pins                                        50   mV

       |VSSx VSS|    Variations between all the different ground                                       50   mV
                     pins

       VESD(HBM)     Electrostatic discharge voltage              see Section 6.3.12: Electrical
                     (human body model)                           sensitivity characteristics

       1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
            supply, in the permitted range.

       2. VIN maximum must always be respected. Refer to Table 16: Current characteristics for the maximum
            allowed injected current values.

                     DocID025743 Rev 1                                                                      39/99

                                                                                                                               85
Electrical characteristics                                                                                                  STM32F031xx

                                             Table 16. Current characteristics

       Symbol                                                   Ratings                                            Max.             Unit

        IVDD          Total current into sum of all VDD power lines (source)(1)                                    120                   mA
         IVSS         Total current out of sum of all VSS ground lines (sink)(1)
       IVDD(PIN)      Maximum current into each VDD power pin (source)(1)                                          -120
       IVSS(PIN)      Maximum current out of each VSS ground pin (sink)(1)
                                                                                                                   100

                                                                                                                   -100

                      Output current sunk by any I/O and control pin                                                    25

       IIO(PIN)       Output current source by any I/O and control pin                                             -25

       IIO(PIN)       Total output current sunk by sum of all IOs and control pins(2)                                   80

                      Total output current sourced by sum of all IOs and control pins(2)                           -80

                      Injected current on FT, FTf and B pins                                                       -5/+0(4)

    IINJ(PIN)(3)      Injected current on TC and RST pin                                                           5

                      Injected current on TTa pins(5)                                                              5

       IINJ(PIN)      Total injected current (sum of all I/O and control pins)(6)                                  25

1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power supply, in the
     permitted range.

2. This current consumption must be correctly distributed over all I/Os and control pins. The total output current must not be
     sunk/sourced between two consecutive power supply pins referring to high pin count QFP packages.

3. A positive injection is induced by VIN > VDDIOx while a negative injection is induced by VIN < VSS. IINJ(PIN) must never be
     exceeded. Refer to Table 15: Voltage characteristics for the maximum allowed input voltage values.

4. Positive injection is not possible on these I/Os and does not occur for input voltages lower than the specified maximum
     value.

5.  On these I/Os, a  positive injection is  induced by VIN  >  VDDA.  Negative  injection  disturbs  the  analog  performance  of  the
    device. See note  (2) below Table 53:    ADC accuracy.

6. When several inputs are submitted to a current injection, the maximum IINJ(PIN) is the absolute sum of the positive and
     negative injected currents (instantaneous values).

                                             Table 17. Thermal characteristics

                      Symbol                                    Ratings                                            Value            Unit

                      TSTG                   Storage temperature range                                     65 to +150                   C
                       TJ                    Maximum junction temperature
                                                                                                                   150                   C

40/99                                        DocID025743 Rev 1
STM32F031xx                                                                   Electrical characteristics

6.3         Operating conditions

6.3.1 General operating conditions

                               Table 18. General operating conditions

Symbol                    Parameter                   Conditions           Min   Max         Unit

     fHCLK   Internal AHB clock frequency                                  0     48
     fPCLK   Internal APB clock frequency
     VDD     Standard operating voltage                                    0     48          MHz
             Analog operating voltage                                                          V
     VDDA    (ADC not used)                                                2     3.6           V
             Analog operating voltage                                                          V
     VBAT    (ADC used)                                                    2     3.6
             Backup operating voltage                                                          V
      VIN                                     Must have a potential equal  2.4        3.6
             I/O input voltage                to or higher than VDD
                                                                           1.65       3.6
                                              TC and RST I/O               0.3  VDDIOx+0.3
                                              TTa I/O                      0.3   VDDA+0.3
                                              FT and FTf I/O               0.3
                                              BOOT0                                  5.5(1)
                                                                             0        9.0

                                              LQFP48                       -     364

             Power dissipation at TA = 85 C UFQFPN32                      -     526

     PD      for suffix 6 or TA = 105 C for                                                 mW

             suffix 7(2)                      UFQFPN28                     -     169

                                              TSSOP20                      -     182

             Ambient temperature for the      Maximum power dissipation 40      85

             suffix 6 version                 Low power dissipation(3)                       C

                                                                           40   105

     TA

             Ambient temperature for the      Maximum power dissipation 40      105

             suffix 7 version                 Low power dissipation(3)                       C

                                                                           40   125

                                              Suffix 6 version             40   105

     TJ      Junction temperature range                                                      C

                                              Suffix 7 version             40   125

1. To sustain a voltage higher than VDDIOx+0.3 V, the internal pull-up/pull-down resistors must be disabled.
2. If TA is lower, higher PD values are allowed as long as TJ does not exceed TJmax.
3. In low power dissipation state, TA can be extended to this range as long as TJ does not exceed TJmax (see Section 7.2:

     Thermal characteristics).

                                              DocID025743 Rev 1                                                            41/99

                                                                                                                                              85
Electrical characteristics                                                              STM32F031xx

6.3.2  Operating conditions at power-up / power-down

       The parameters given in Table 19 are derived from tests performed under the ambient
       temperature condition summarized in Table 18.

                            Table 19. Operating conditions at power-up / power-down

       Symbol               Parameter                      Conditions       Min   Max          Unit
                                                                                               s/V
               VDD rise time rate                                              0      
               VDD fall time rate
       tVDD    VDDA rise time rate                                          20        
       tVDDA   VDDA fall time rate
                                                                               0      

                                                                            20        

6.3.3  Embedded reset and power control block characteristics

       The parameter given in Table 20 are derived from tests performed under the ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions.

               Table 20. Embedded reset and power control block characteristics

       Symbol               Parameter                      Conditions       Min Typ Max Unit

       VPOR/PDR(1)          Power on/power down            Falling edge(2)  1.80 1.88 1.96(3) V
                            reset threshold                Rising edge
                                                                            1.84(3) 1.92 2.00                  V

        VPDRhyst(1)         PDR hysteresis                                  -     40    -                      mV
       tRSTTEMPO(4)         Reset temporization
                                                                            1.50 2.50 4.50 ms

       1. The PDR detector monitors VDD and also VDDA (if kept enabled in the option bytes). The POR detector
            monitors only VDD.

       2. The product behavior is guaranteed by design down to the minimum VPOR/PDR value.
       3. Data based on characterization results, not tested in production.

       4. Guaranteed by design, not tested in production.

                            Table 21. Programmable voltage detector characteristics

       Symbol               Parameter                      Conditions Min Typ Max Unit

       VPVD0                PVD threshold 0                Rising edge      2.1 2.18 2.26 V
                                                           Falling edge      2 2.08 2.16 V

       VPVD1                PVD threshold 1                Rising edge 2.19 2.28 2.37 V
                                                           Falling edge 2.09 2.18 2.27 V

       VPVD2                PVD threshold 2                Rising edge 2.28 2.38 2.48 V
                                                           Falling edge 2.18 2.28 2.38 V

       VPVD3                PVD threshold 3                Rising edge 2.38 2.48 2.58 V
                                                           Falling edge 2.28 2.38 2.48 V

42/99                                        DocID025743 Rev 1
STM32F031xx                                                              Electrical characteristics

             Table 21. Programmable voltage detector characteristics (continued)

             Symbol   Parameter                            Conditions Min Typ Max Unit

                                                           Rising edge   2.47 2.58 2.69 V
                                                           Falling edge
             VPVD4    PVD threshold 4                      Rising edge
                                                           Falling edge
                                                           Rising edge   2.37 2.48 2.59 V
                                                           Falling edge
                                                           Rising edge   2.57 2.68 2.79 V
                                                           Falling edge
             VPVD5    PVD threshold 5

                                                                         2.47 2.58 2.69 V

                                                                         2.66 2.78 2.9                   V

             VPVD6    PVD threshold 6

                                                                         2.56 2.68 2.8                   V

                                                                         2.76 2.88 3                     V

             VPVD7    PVD threshold 7

                                                                         2.66 2.78 2.9                   V

          VPVDhyst(1) PVD hysteresis                                     -     100                    -  mV
           IDD(PVD) PVD current consumption
                                                                         -     0.15 0.26(1) A
       1. Guaranteed by design, not tested in production.

6.3.4  Embedded reference voltage

       The parameters given in Table 22 are derived from tests performed under the ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions.

                      Table 22. Embedded internal reference voltage

             Symbol   Parameter                            Conditions    Min Typ Max Unit

             VREFINT Internal reference voltage   40 C < TA < +105 C  1.16  1.2 1.25                  V
                                                  40 C < TA < +85 C   1.16  1.2 1.24(1)               V

                         ADC sampling time when                          17.1(3) -                 -     s
       TS_vrefint (2) reading the internal

                         reference voltage

             VREFINT  Internal reference voltage           VDDA = 3 V       -                      - 10(3) mV
                      spread over the
                      temperature range

             TCoeff Temperature coefficient                                 -                      - 100(3) ppm/C

       1. Data based on characterization results, not tested in production.
       2. The shortest sampling time can be determined in the application by multiple iterations.
       3. Guaranteed by design, not tested in production.

                                       DocID025743 Rev 1                                                 43/99

                                                                                                                            85
Electrical characteristics                     STM32F031xx

6.3.5  Supply current characteristics

       The current consumption is a function of several parameters and factors such as the
       operating voltage, ambient temperature, I/O pin loading, device software configuration,
       operating frequencies, I/O pin switching rate, program location in memory and executed
       binary code.

       The current consumption is measured as described in Figure 11: Current consumption
       measurement scheme.

       All Run-mode current consumption measurements given in this section are performed with a
       reduced code that gives a consumption equivalent to CoreMark code.

       Typical and maximum current consumption

       The MCU is placed under the following conditions:
        All I/O pins are in analog input mode
        All peripherals are disabled except when explicitly mentioned
        The Flash memory access time is adjusted to the fHCLK frequency:

             0 wait state and Prefetch OFF from 0 to 24 MHz
             1 wait state and Prefetch ON above 24 MHz
        When the peripherals are enabled fPCLK = fHCLK
       The parameters given in Table 23 to Table 26 are derived from tests performed under
       ambient temperature and supply voltage conditions summarized in Table 18: General
       operating conditions.

44/99                       DocID025743 Rev 1
STM32F031xx                                                        Electrical characteristics

     Table 23. Typical and maximum current consumption from the VDD supply at VDD = 3.6

                                     All peripherals enabled  All peripherals disabled

Symbol Parameter Conditions  fHCLK              Max @ TA(1)            Max @ TA(1)                                         Unit

                                     Typ                      Typ

                                          25 C 85 C 105 C       25 C 85 C 105 C

                 HSE         48 MHz 18.4 20.0 20.1 20.4 11.4 12.5 12.5 12.6

                 bypass, 32 MHz 12.4 13.2 13.2 13.8 7.9 8.3 8.5 8.6

                 PLL on 24 MHz 9.9 10.7 10.7 11.0 6.2 6.8 7.0                       7.0

     Supply      HSE 8 MHz 3.3 3.6 3.8 3.9 2.2 2.6 2.6 2.6

     current in bypass,

     Run mode, PLL off 1 MHz 0.8 1.1 1.1                     1.1 0.7 0.9 0.9        0.9

     code

     executing               48 MHz 18.9 20.9 21.1 21.5 11.7 12.3 12.9 13.1

     from Flash  HSI clock,  32 MHz 12.8  13.7  14.2    14.8  8.0 8.7  9.1          9.1
                   PLL on

                             24 MHz 9.7 10.4 11.2 11.3 6.1 6.5 6.7 6.9

                 HSI clock,  8 MHz   3.5  4.0   4.0          4.1 2.4 2.6 2.7        2.7
                   PLL off

                   HSE       48 MHz 17.3 19.7(2) 19.8   20.0(2) 10.3 11.2(2) 11.3  11.7(2)
                 bypass,     32 MHz 11.2 12.5 12.7       12.7 6.7 7.3 7.6            7.6
                 PLL on      24 MHz 8.9 10.0 10.1        10.2 5.1 5.5 5.8            5.9

     Supply      HSE 8 MHz 2.8 3.1 3.3 3.4 1.7 2.0 2.1 2.1

     current in bypass,

IDD  Run mode,   PLL off     1 MHz 0.3 0.6      0.6          1.3 0.2 0.5 0.8        0.9 mA
         code

     executing               48 MHz 17.4 19.7 20.0 20.2 10.4 11.2 11.3 11.8

     from RAM    HSI clock,  32 MHz 11.8  12.8  13.1    13.3  6.8 7.4  7.7          7.9
                   PLL on

                             24 MHz 9.0 10.0 10.1 10.2 5.2 5.7 6.0 6.0

                 HSI clock,  8 MHz   3.0  3.2   3.5          3.6 1.8 2.0 2.2        2.2
                   PLL off                                                         2.9(2)
                                                                                    1.9
                 HSE         48 MHz 10.7 11.7(2) 11.9 12.5(2) 2.4 2.6(2) 2.7        1.5
                                                                                    0.5
                 bypass, 32 MHz 7.1 7.8 8.1 8.2 1.6 1.7 1.9                         0.1
                                                                                    2.9
     Supply      PLL on 24 MHz 5.5 6.3 6.4                   6.4 1.3 1.4 1.5        2.0
                                                                                    1.6
     current in  HSE 8 MHz 1.8 2.0 2.0 2.1 0.4 0.4 0.5

     Sleep       bypass,

     mode,       PLL off 1 MHz 0.2 0.5 0.5                   0.5 0.1 0.1 0.1

     code

     executing               48 MHz 10.8 11.9 12.1 12.6 2.4 2.7 2.7

     from Flash  HSI clock,  32 MHz  7.3  8.0   8.4          8.5 1.7 1.9 1.9
       or RAM      PLL on

                             24 MHz 5.5 6.2 6.5 6.5 1.3 1.5 1.5

                 HSI clock,  8 MHz   1.9  2.2   2.3          2.4 0.5 0.5 0.5        0.6
                   PLL off

1. Data based on characterization results, not tested in production unless otherwise specified.
2. Data based on characterization results and tested in production (using one common test limit for sum of IDD and IDDA).

                                     DocID025743 Rev 1                                                                     45/99

                                                                                                                                              85
Electrical characteristics                                                            STM32F031xx

        Table 24. Typical and maximum current consumption from the VDDA supply

                                              VDDA = 2.4 V                        VDDA = 3.6 V

Symbol  Parameter   Conditions   fHCLK             Max @ TA(2)                    Max @ TA(2)         Unit
                                                                             Typ
                            (1)

                                         Typ

                                              25 C 85 C 105 C                  25 C 85 C 105 C

                    HSE          48 MHz 150 170(3) 178 182(3) 164 183(3) 195 198(3)

                    bypass, 32 MHz 104 121 126 128 113 129 135 138

        Supply      PLL on 24 MHz 82          96   100 103 88 102 106 108

        current in  HSE          8 MHz 2.0 2.7 3.1 3.3 3.5 3.8 4.1 4.4

        Run or      bypass,

IDDA    Sleep       PLL off 1 MHz 2.0 2.7          3.1      3.3 3.5 3.8           4.1           4.4 A
        mode,

        code                     48 MHz 220 240 248 252 244 263 275 278

        executing   HSI clock,   32 MHz  174  191  196      198 193 209           215           218
        from Flash   PLL on

        or RAM                   24 MHz 152 167 173 174 168 183 190 192

                    HSI clock,   8 MHz   72   79   82       83 83.5 91            94            95
                     PLL off

1. Current consumption from the VDDA supply is independent of whether the digital peripherals are enabled or disabled, being
     in Run or Sleep mode or executing from Flash or RAM. Furthermore, when the PLL is off, IDDA is independent from the
     frequency.

2. Data based on characterization results, not tested in production unless otherwise specified.
3. Data based on characterization results and tested in production (using one common test limit for sum of IDD and IDDA).

46/99                                    DocID025743 Rev 1
STM32F031xx                                                                                   Electrical characteristics

      Table 25. Typical and maximum current consumption in Stop and Standby modes

Sym- Para-                          Conditions                  Typ @VDD (VDD = VDDA)         TA =   Max(1)                Unit
bol meter                                                    2.4 V 2.7 V 3.0 V 3.3 V         25 C
                                                       2.0 V                           3.6 V         TA = TA =
                                                                                                     85 C 105 C

                   Regulator in run                                                                       55(2)
      Supply mode, all oscillators 15 15.1 15.25 15.45 15.7 16 18(2) 38                                   41(2)
      current OFF
                                                                                                            -
      in Stop Regulator in low-                        3.15 3.25 3.35 3.45 3.7 4 5.5(2) 22                3(2)
      mode power mode, all

IDD            oscillators OFF

      Supply LSI ON and IWDG                           0.8 0.95 1.05 1.2 1.35 1.5             -      -
      current ON

      in

      Standby LSI OFF and IWDG                         0.65 0.75  0.85  0.95     1.1   1.3    2(2)   2.5
      mode OFF

                                    Regulator in run

      Supply                        mode, all          1.85 2 2.15 2.3 2.45 2.6 3.5(2) 3.5 4.5(2)
      current
      in Stop  VDDA monitoring ON   oscillators OFF
      mode
                                    Regulator in low-
                                    power mode, all 1.85 2 2.15 2.3 2.45 2.6 3.5(2) 3.5 4.5(2)

                                    oscillators OFF                                                                        A

      Supply                        LSI ON and         2.25 2.5 2.65 2.85 3.05 3.3 -                 -       -
      current                       IWDG ON                                                               4.5(2)
      in
      Standby                       LSI OFF and        1.75 1.9   2     2.15 2.3 2.5 3.5(2) 3.5              -
      mode                          IWDG OFF                                                                 -

IDDA                                Regulator in run

      Supply                        mode, all          1.11 1.15 1.18 1.22 1.27 1.35 -               -
      current
      in Stop  VDDA monitoring OFF  oscillators OFF
      mode
                                    Regulator in low-

                                    power mode, all 1.11 1.15 1.18 1.22 1.27 1.35 -                  -

                                    oscillators OFF

      Supply                        LSI ON and         1.5 1.58 1.65 1.78 1.91 2.04 -                -    -
      current                       IWDG ON

      in

      Standby                       LSI OFF and        1 1.02 1.05 1.05 1.15 1.22 -                  -    -
      mode                          IWDG OFF

1. Data based on characterization results, not tested in production unless otherwise specified.
2. Data based on characterization results and tested in production (using one common test limit for sum of IDD and IDDA).

                                                              DocID025743 Rev 1                                            47/99

                                                                                                                                              85
Electrical characteristics                                                                        STM32F031xx

          Table 26. Typical and maximum current consumption from the VBAT supply

                                         Typ @ VBAT                                               Max(1)

Symbol Parameter            Conditions   = 1.65 V                                           TA = TA = TA = Unit
                                                 = 1.8 V                                    25 C 85 C 105 C
                                                          = 2.4 V
                                                                  = 2.7 V
                                                                          = 3.3 V
                                                                                   = 3.6 V

                   LSE & RTC ON; "Xtal

                   mode": lower driving  0.41 0.43 0.53 0.58 0.71 0.80                      0.85  1.1     1.5
                   capability;                                                                    1.55             A
          RTC
          domain   LSEDRV[1:0] = '00'                                                                      2
          supply
IDD_VBAT  current  LSE & RTC ON; "Xtal

                   mode" higher driving  0.71 0.75 0.85 0.91 1.06 1.16                      1.25
                   capability;

                   LSEDRV[1:0] = '11'

1. Data based on characterization results, not tested in production.

          Typical current consumption

          The MCU is placed under the following conditions:
           VDD=VDDA=3.3 V
           All I/O pins are in analog input configuration
           The Flash access time is adjusted to fHCLK frequency:

                0 wait state and Prefetch OFF from 0 to 24 MHz
                1 wait state and Prefetch ON above 24 MHz
           When the peripherals are enabled, fPCLK = fHCLK
           PLL is used for frequencies greater than 8 MHz
           AHB prescaler of 2, 4, 8 and 16 is used for the frequencies 4 MHz, 2 MHz, 1 MHz and
                500 kHz respectively

48/99                                    DocID025743 Rev 1
STM32F031xx                                                               Electrical characteristics

             Table 27. Typical current consumption in Run mode, code with data processing
                                                        running from Flash

                                                                             Typ

Symbol             Parameter                  Conditions   fHCLK    Peripherals Peripherals Unit

                                                                    enabled       disabled

                                                           48 MHz   18.4          11.4
                                                                                  8.9
                                                           36 MHz   13.9          7.9
                                                                                  6.2
                                                           32 MHz   12.4          4.3

                                                           24 MHz   9.9                            mA
                                                                                  2.2
                       Supply current in Run               16 MHz   6.6           1.6
                                                                                  1.2
             IDD mode from VDD                             8 MHz    3.3           0.7
                       supply                                                     0.6
                                                                                  140
                                                           4 MHz    1.7           109
                                                                                   96
                                                           2 MHz    1.3

                                              Running from 1 MHz    0.8

                                              HSE crystal
                                              clock 8 MHz, 500 kHz  0.6

                                              code         48 MHz   140

                                              executing

                                              from Flash   36 MHz   109

                                                           32 MHz   96

                                                           24 MHz   76            76

                   Supply current in Run                   16 MHz   51            51
                                                                                                  A
             IDDA  mode from VDDA                          8 MHz    1.7
                   supply                                                         1.7

                                                           4 MHz    1.6           1.6

                                                           2 MHz    1.5           1.5

                                                           1 MHz    1.1           1.1

                                                           500 kHz  1.1           1.1

                                              DocID025743 Rev 1                             49/99

                                                                                                               85
Electrical characteristics                                               STM32F031xx

       Table 28. Typical current consumption in Sleep mode, code running from Flash or
                                                              RAM

       Symbol               Parameter  Conditions                                    Typ

                                                          fHCLK Peripherals Peripherals Unit
                                                                        enabled disabled

                                                          48 MHz   10.7  2.4

                                                          36 MHz   8.1   1.8

                                                          32 MHz   7.1   1.6

                                                          24 MHz   5.5   1.3

                 Supply current in                        16 MHz   3.7   0.9

       IDD Sleep mode from VDD                            8 MHz    1.9   0.5  mA
                 supply
                                                          4 MHz    1.5   0.4

                                                          2 MHz    1.1   0.3

                                                          1 MHz    0.8   0.3

                                       Running from 500 kHz        0.6   0.3

                                       HSE crystal        125 kHz  0.5   0.3

                                       clock 8 MHz,

                                       code executing 48 MHz       140   140
                                       from Flash or

                                       RAM                36 MHz   109   109

                                                          32 MHz   96    96

                                                          24 MHz   76    76

               Supply current in                          16 MHz   51    51
               Sleep mode from
       IDDA    VDDA supply                                8 MHz    1.7   1.7  A

                                                          4 MHz    1.6   1.6

                                                          2 MHz    1.5   1.5

                                                          1 MHz    1.1   1.1

                                                          500 kHz  1.1   1.1

                                                          125 kHz  1.1   1.1

50/99                                  DocID025743 Rev 1
STM32F031xx                        Electrical characteristics

Caution:  I/O system current consumption

          The current consumption of the I/O system has two components: static and dynamic.

          I/O static current consumption

          All the I/Os used as inputs with pull-up generate current consumption when the pin is
          externally held low. The value of this current consumption can be simply computed by using
          the pull-up/pull-down resistors values given in Table 47: I/O static characteristics.

          For the output pins, any external pull-down or external load must also be considered to
          estimate the current consumption.

          Additional I/O current consumption is due to I/Os configured as inputs if an intermediate
          voltage level is externally applied. This current consumption is caused by the input Schmitt
          trigger circuits used to discriminate the input value. Unless this specific configuration is
          required by the application, this supply current consumption can be avoided by configuring
          these I/Os in analog mode. This is notably the case of ADC input pins which should be
          configured as analog inputs.

          Any floating input pin can also settle to an intermediate voltage level or switch inadvertently,
          as a result of external electromagnetic noise. To avoid current consumption related to
          floating pins, they must either be configured in analog mode, or forced internally to a definite
          digital value. This can be done either by using pull-up/down resistors or by configuring the
          pins in output mode.

          I/O dynamic current consumption

          In addition to the internal peripheral current consumption measured previously (see
          Table 30: Peripheral current consumption), the I/Os used by an application also contribute
          to the current consumption. When an I/O pin switches, it uses the current from the I/O
          supply voltage to supply the I/O pin circuitry and to charge/discharge the capacitive load
          (internal or external) connected to the pin:

             ISW = VDDIOx  fSW  C

          where

                ISW is the current sunk by a switching I/O to charge/discharge the capacitive load
                VDDIOx is the I/O supply voltage
                fSW is the I/O switching frequency
                C is the total capacitance seen by the I/O pin: C = CINT+ CEXT + CS
                CS is the PCB board capacitance including the pad pin.

          The test pin is configured in push-pull output mode and is toggled by software at a fixed
          frequency.

             DocID025743 Rev 1     51/99

                                                      85
Electrical characteristics                                                      STM32F031xx

                            Table 29. Switching output I/O current consumption

       Symbol               Parameter     Conditions(1)          I/O toggling   Typ    Unit
                                                               frequency (fSW)         mA

                                                               4 MHz            0.07

                                          VDDIOx = 3.3 V       8 MHz            0.15
                                              C =CINT          16 MHz           0.31
                                                               24 MHz           0.53
                                              VDDIOx = 3.3 V   48 MHz           0.92
                                                CEXT = 0 pF    4 MHz            0.18
                                                               8 MHz            0.37
                                          C = CINT + CEXT+ CS  16 MHz           0.76
                                                               24 MHz           1.39
                                              VDDIOx = 3.3 V   48 MHz           2.188
                                               CEXT = 10 pF    4 MHz            0.32
                                          C = CINT + CEXT+ CS  8 MHz            0.64
                                                               16 MHz           1.25
       ISW                   I/O current                       24 MHz           2.23
                            consumption                        48 MHz           4.442
                                                               4 MHz            0.49
                                              VDDIOx = 3.3 V   8 MHz            0.94
                                               CEXT = 22 pF    16 MHz           2.38
                                          C = CINT + CEXT+ CS  24 MHz           3.99
                                                               4 MHz            0.64
                                              VDDIOx = 3.3 V   8 MHz            1.25
                                               CEXT = 33 pF    16 MHz           3.24
                                          C = CINT + CEXT+ CS  24 MHz           5.02
                                                               4 MHz            0.81
                                              VDDIOx = 3.3 V   8 MHz             1.7
                                               CEXT = 47 pF
                                          C = CINT + CEXT+ CS  16 MHz           3.67

                                                   C = Cint    4 MHz            0.66
                                                               8 MHz            1.43
                                              VDDIOx = 2.4 V   16 MHz           2.45
                                               CEXT = 47 pF    24 MHz           4.97
                                          C = CINT + CEXT+ CS

                                                   C = Cint

       1. CS = 7 pF (estimated value).

52/99                                     DocID025743 Rev 1
STM32F031xx                         Electrical characteristics

On-chip peripheral current consumption

The current consumption of the on-chip peripherals is given in Table 30. The MCU is placed
under the following conditions:
All I/O pins are in input mode with a static value at VDD or VSS (no load)
All peripherals are disabled unless otherwise mentioned
The given value is calculated by measuring the current consumption

       with all peripherals clocked off
       with only one peripheral clocked on
Ambient operating temperature and supply voltage conditions summarized in Table 15:
      Voltage characteristics
The peripheral clock used is 48 MHz.

                 Table 30. Peripheral current consumption

                 Typical consumption at 25 C

     Peripheral                                            Unit
ADC(1)
                 IDD                IDDA

                 0.53               0.964

CRC              0.10               -

DBGMCU           0.18               -

DMA              0.35               -

GPIOA            0.48               -

GPIOB            0.58               -

GPIOC            0.12               -

GPIOF            0.06               -

I2C1             0.43               -

PWR              0.22               -

SPI1/I2S1        0.63               -
                                                                mA
SYSCFG           0.28

TIM1             1.01               -

TIM2             1.00               -

TIM3             0.78               -

TIM6             0.32               -

TIM14            0.45               -

TIM16            0.57               -

TIM17            0.59               -

USART1           1.07               -

WWDG             0.22               -

1. ADC is in ready state after setting the ADEN bit in the ADC_CR register (ADRDY bit in ADC_ISR is high).

                 DocID025743 Rev 1                         53/99

                                                                              85
Electrical characteristics                                           STM32F031xx

6.3.6       Wakeup time from low-power mode

            The wakeup times given in Table 31 are the latency between the event and the execution of
            the first user instruction. The device goes in low-power mode after the WFE (Wait For
            Event) instruction, in the case of a WFI (Wait For Interruption) instruction, 16 CPU cycles
            must be added to the following timings due to the interrupt latency in the Cortex M0
            architecture.

            The SYSCLK clock source setting is kept unchanged after wakeup from Sleep mode. After
            wakeup from Stop or Standby mode, SYSCLK takes the default setting: HSI 8 MHz.

            The wakeup source from Sleep and Stop mode is an EXTI Line configured in event mode.
            The wakeup source from Standby mode is the WKUP1 pin (PA0).

            All timings are derived from tests performed under the ambient temperature and supply
            voltage conditions summarized in Table 18: General operating conditions except when
            explicitly mentioned.

                            Table 31. Low-power mode wakeup timings

Symbol      Parameter          Conditions                              Typ @VDD
                                                                                                              Max Unit

                                                 = 2.0 V = 2.4 V = 2.7 V = 3 V = 3.3 V

                               Regulator in run  4.20 4.20 4.20 4.20 4.20 5
                               mode
tWUSTOP     Wakeup from Stop
            mode               Regulator in low
                               power mode
                                                 8.05 7.05 6.60 6.27 6.05 9
tWUSTANDBY  Wakeup from                                                                                                s
            Standby mode
                                                 60.35 55.60 53.50 52.02 50.96 -

tWUSLEEP    Wakeup from Sleep                     4 SYSCLK cycles    -
            mode

54/99                          DocID025743 Rev 1
STM32F031xx                                                           Electrical characteristics

6.3.7  External clock source characteristics

       High-speed external user clock generated from an external source

       In bypass mode the HSE oscillator is switched off and the input pin is a standard GPIO.

       The external clock signal has to respect the I/O characteristics in Section 6.3.14. However,
       the recommended clock input waveform is shown in Figure 12: High-speed external clock
       source AC timing diagram.

                         Table 32. High-speed external user clock characteristics

       Symbol                   Parameter(1)               Conditions Min Typ Max Unit

       fHSE_ext User external clock source frequency               1       8       32 MHz

       VHSEH OSC_IN input pin high level voltage                   0.7 VDD -       VDD  V

             VHSEL OSC_IN input pin low level voltage              VSS     - 0.3 VDD

       tw(HSEH)       OSC_IN high or low time                      15      -       -
       tw(HSEL)
                                                                                        ns

             tr(HSE)  OSC_IN rise or fall time                     -       -       20
             tf(HSE)

       1. Guaranteed by design, not tested in production.

                      Figure 12. High-speed external clock source AC timing diagram

                                                           T7(3%(

       6(3%(
                       

                     
       6(3%,

                         TR(3%                  TF(3%              T7(3%,               T

                                4(3%

                                                                                   -36

                                DocID025743 Rev 1                                       55/99

                                                                                                           85
Electrical characteristics                                                           STM32F031xx

       Low-speed external user clock generated from an external source

       In bypass mode the LSE oscillator is switched off and the input pin is a standard GPIO.
       The external clock signal has to respect the I/O characteristics in Section 6.3.14. However,
       the recommended clock input waveform is shown in Figure 13.

                            Table 33. Low-speed external user clock characteristics

       Symbol                      Parameter(1)            Conditions Min   Typ      Max Unit

       fLSE_ext User external clock source frequency               -        32.768 1000 kHz

       VLSEH OSC32_IN input pin high level voltage                 0.7 VDD  -        VDD
                                                                                                 V

       VLSEL OSC32_IN input pin low level voltage                  VSS      -        0.3 VDD

       tw(LSEH)  OSC32_IN high or low time                         450      -         -
       tw(LSEL)                                                                                 ns

       tr(LSE)   OSC32_IN rise or fall time                        -        -        50
       tf(LSE)

       1. Guaranteed by design, not tested in production.

                 Figure 13. Low-speed external clock source AC timing diagram

                                                           T7,3%(

       6,3%(
                       

                     
       6,3%,

                            TR,3%                TF,3%             T7,3%,                     T

                                   4,3%

                                                                                     -36

56/99                              DocID025743 Rev 1
STM32F031xx                                                    Electrical characteristics

       High-speed external clock generated from a crystal/ceramic resonator

       The high-speed external (HSE) clock can be supplied with a 4 to 32 MHz crystal/ceramic
       resonator oscillator. All the information given in this paragraph are based on design
       simulation results obtained with typical external components specified in Table 34. In the
       application, the resonator and the load capacitors have to be placed as close as possible to
       the oscillator pins in order to minimize output distortion and startup stabilization time. Refer
       to the crystal resonator manufacturer for more details on the resonator characteristics
       (frequency, package, accuracy).

               Table 34. HSE oscillator characteristics

       Symbol  Parameter                    Conditions(1)      Min(2) Typ Max(2) Unit

       fOSC_IN Oscillator frequency                            4   8    32 MHz
          RF Feedback resistor
                                                               - 200 -       k

                                            During startup(3)  -        8.5

                                            VDD = 3.3 V,       -   0.4  -
                                            Rm = 30 ,

                                            CL = 10 pF@8 MHz

                                            VDD = 3.3 V,       -   0.5  -
                                            Rm = 45 ,

                                            CL = 10 pF@8 MHz

             IDD HSE current consumption    VDD = 3.3 V,                     mA
                                            Rm = 30 ,
                                                               -   0.8  -

                                            CL = 5 pF@32 MHz

                                            VDD = 3.3 V,       -   1    -
                                            Rm = 30 ,

                                            CL = 10 pF@32 MHz

                                            VDD = 3.3 V,       -   1.5  -
                                            Rm = 30 ,

                                            CL = 20 pF@32 MHz

            gm Oscillator transconductance       Startup       10  -    - mA/V
       tSU(HSE)(4) Startup time             VDD is stabilized
                                                               -   2    -    ms

       1. Resonator characteristics given by the crystal/ceramic resonator manufacturer.

       2. Guaranteed by design, not tested in production.

       3. This consumption level occurs during the first 2/3 of the tSU(HSE) startup time
       4. tSU(HSE) is the startup time measured from the moment it is enabled (by software) to a stabilized 8 MHz

            oscillation is reached. This value is measured for a standard crystal resonator and it can vary significantly
            with the crystal manufacturer

Note:  For CL1 and CL2, it is recommended to use high-quality external ceramic capacitors in the
       5 pF to 20 pF range (typ.), designed for high-frequency applications, and selected to match
       the requirements of the crystal or resonator (see Figure 14). CL1 and CL2 are usually the
       same size. The crystal manufacturer typically specifies a load capacitance which is the
       series combination of CL1 and CL2. PCB and MCU pin capacitance must be included (10 pF
       can be used as a rough estimate of the combined pin and board capacitance) when sizing
       CL1 and CL2.

       For information on selecting the crystal, refer to the application note AN2867 "Oscillator
       design guide for ST microcontrollers" available from the ST website www.st.com.

                                     DocID025743 Rev 1                       57/99

                                                                                                85
Electrical characteristics                                                              STM32F031xx

                            Figure 14. Typical application with an 8 MHz crystal

       2ESONATORWITH                              /3#?).                         F(3 %
       INTEGRATEDCAPACITORS                                     2&
                                                                       "IAS
                         #,                                         CON TROLLED

                                       -( Z                            GAIN
                                       RESONATOR

                            #,  2%84  /3#?/5 4

                                                                                        -36

       1. REXT value depends on the crystal characteristics.

58/99                           DocID025743 Rev 1
STM32F031xx                                                                         Electrical characteristics

        Low-speed external clock generated from a crystal resonator

        The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal resonator
        oscillator. All the information given in this paragraph are based on design simulation results
        obtained with typical external components specified in Table 35. In the application, the
        resonator and the load capacitors have to be placed as close as possible to the oscillator
        pins in order to minimize output distortion and startup stabilization time. Refer to the crystal
        resonator manufacturer for more details on the resonator characteristics (frequency,
        package, accuracy).

             Table 35. LSE oscillator characteristics (fLSE = 32.768 kHz)

Symbol       Parameter                              Conditions(1)                   Min(2) Typ Max(2) Unit

                                                       LSEDRV[1:0]=00               - 0.5 0.9
                                                    lower driving capability

                                                            LSEDRV[1:0]= 01         -   -  1
                                                    medium low driving capability
IDD LSE current consumption                                                                     A
                                                           LSEDRV[1:0] = 10
                                                    medium high driving capability  -   -  1.3

                                                        LSEDRV[1:0]=11              -   -  1.6
                                                    higher driving capability

                                                       LSEDRV[1:0]=00               5   -  -
                                                    lower driving capability

                                                            LSEDRV[1:0]= 01         8   -  -
                                                    medium low driving capability                 A/V
gm      Oscillator
        transconductance                                   LSEDRV[1:0] = 10                -
                                                    medium high driving capability
                                                                                    15  -

                                                        LSEDRV[1:0]=11              25  -  -
                                                    higher driving capability

tSU(LSE)(3) Startup time                            VDD is stabilized               -   2  -                                    s

1. Refer to the note and caution paragraphs below the table, and to the application note AN2867 "Oscillator design guide for
     ST microcontrollers".

2. Guaranteed by design, not tested in production.

3. tSU(LSE) is the startup time measured from the moment it is enabled (by software) to a stabilized 32.768 kHz oscillation is
     reached. This value is measured for a standard crystal and it can vary significantly with the crystal manufacturer

Note:   For information on selecting the crystal, refer to the application note AN2867 "Oscillator
        design guide for ST microcontrollers" available from the ST website www.st.com.

                                                    DocID025743 Rev 1                           59/99

                                                                                                                   85
Electrical characteristics                                             STM32F031xx

       Figure 15. Typical application with a 32.768 kHz crystal

       2ESONATORWITH
       INTEGRATEDCAPACITORS

                      #,

                                        /3#?).                   F,3%

                             K( Z                      $RIVE
                             RESONATOR            PROGRAMMABLE

                                                     AMPLIFIER

                                        /3#?/5 4
       #,

Note:                                                                                                                                                                              -36

       An external resistor is not required between OSC32_IN and OSC32_OUT and it is forbidden
       to add one.

60/99                                   DocID025743 Rev 1
STM32F031xx                                                                        Electrical characteristics

6.3.8  Internal clock source characteristics

       The parameters given in Table 36 are derived from tests performed under ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions. The provided curves are characterization results, not tested in production.

       High-speed internal (HSI) RC oscillator

                                     Table 36. HSI oscillator characteristics(1)

             Symbol         Parameter              Conditions                  Min Typ       Max     Unit
                                                                                               -     MHz
                 fHSI    Frequency                                             -        8
               TRIM                                                                          1(2)     %
             DuCy(HSI)   HSI user trimming step                                -        -   55(2)     %
                                                                                            4.6(3)    %
              ACCHSI     Duty cycle                                            45(2)    -   2.9(3)    %
                                                                                            2.2(3)    %
               tsu(HSI)                          TA = 40 to 105 C          3.8(3)    -             %
             IDDA(HSI)                           TA = 10 to 85 C                             1
                         Accuracy of the HSI     TA = 0 to 70 C             2.9(3)    -             s
                         oscillator (factory     TA = 25 C                                  2(2)
                         calibrated)                                         2.3(3)    -             A
                                                                                            100(2)
                         HSI oscillator startup                                1       -
                         time
                                                                               1(2)     -

                         HSI oscillator power                                  -        80
                         consumption

       1. VDDA = 3.3 V, TA = 40 to 105 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.
       3. Data based on characterization results, not tested in production.

                         Figure 16. HSI oscillator accuracy characterization results

                                                                                            -!8
                                                                                            -).
                        

                        

                        

                        

                                                                                             4!; #=

                        
  
                                                         

                        

                        

                        

                        

                        

                                                                                                     -36

                                     DocID025743 Rev 1                                               61/99

                                                                                                                        85
Electrical characteristics                                                                  STM32F031xx

       High-speed internal 14 MHz (HSI14) RC oscillator (dedicated to ADC)

                               Table 37. HSI14 oscillator characteristics(1)

       Symbol                  Parameter               Conditions              Min Typ Max Unit

       fHSI14       Frequency                                                  -        14  - MHz
       TRIM         HSI14 user-trimming step
                                                                               -        -   1(2)    %

       DuCy(HSI14) Duty cycle                                                  45(2)    -   55(2)   %

                                                     TA = 40 to 105 C 4.2(3)         -   5.1(3) %

                    Accuracy of the HSI14            TA = 10 to 85 C 3.2(3)          -   3.1(3) %
                    oscillator (factory calibrated)
       ACCHSI14                                      TA = 0 to 70 C           2.5(3)  -   2.3(3) %

                                                     TA = 25 C                1       -   1       %

       tsu(HSI14) HSI14 oscillator startup time                                1(2)     -   2(2)    s

       IDDA(HSI14)  HSI14 oscillator power                                     -        100 150(2) A
                    consumption

       1. VDDA = 3.3 V, TA = 40 to 105 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.
       3. Data based on characterization results, not tested in production.

                    Figure 17. HSI14 oscillator accuracy characterization results

                                                                                            -!8

                                                                                            -).

                    

                    

                    

                                                                                            4!; #=

                           
  
                                                        

                    


                    


                    


                    

                    

                                                                                                    -36

62/99                             DocID025743 Rev 1
STM32F031xx                                                                        Electrical characteristics

       Low-speed internal (LSI) RC oscillator

                                   Table 38. LSI oscillator characteristics(1)

             Symbol                Parameter                            Min      Typ  Max     Unit
                                                                                       50     kHz
             fLSI       Frequency                                       30     40      85      s
                                                                                -     1.2      A
             tsu(LSI)(2) LSI oscillator startup time                       -  0.75

       IDDA(LSI)(2) LSI oscillator power consumption                       -

       1. VDDA = 3.3 V, TA = 40 to 105 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.

6.3.9  PLL characteristics

       The parameters given in Table 39 are derived from tests performed under ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions.

                                   Table 39. PLL characteristics

                                                                              Value

             Symbol                Parameter                                                  Unit

                                                      Min                     Typ     Max

                        PLL input clock(1)            1(2)                    8.0     24(2)   MHz
                        PLL input clock duty cycle                                    60(2)    %
             fPLL_IN                                  40(2)                   -

             fPLL_OUT   PLL multiplier output clock   16(2)                   -         48    MHz
               tLOCK    PLL lock time                                                 200(2)   s
                        Cycle-to-cycle jitter                           -     -       300(2)   ps
             JitterPLL
                                                                        -     -

       1. Take care to use the appropriate multiplier factors to obtain PLL input clock values compatible with the
            range defined by fPLL_OUT.

       2. Guaranteed by design, not tested in production.

                                   DocID025743 Rev 1                                                                63/99

                                                                                                                                       85
Electrical characteristics                                                            STM32F031xx

6.3.10  Memory characteristics

        Flash memory
        The characteristics are given at TA = 40 to 105 C unless otherwise specified.

                             Table 40. Flash memory characteristics

        Symbol              Parameter                       Conditions        Min  Typ Max(1) Unit

        tprog 16-bit programming time TA40 to +105 C                        40   53.5 60    s

        tERASE Page (1 KB) erase time TA 40 to +105 C                       20   -          40 ms

        tME Mass erase time            TA 40 to +105 C                      20   -          40 ms

                                       Write mode                             -    -          10 mA

        IDD Supply current             Erase mode                             -    -          12 mA

        1. Guaranteed by design, not tested in production.

                            Table 41. Flash memory endurance and data retention

        Symbol              Parameter                       Conditions                Min(1)    Unit
                                                                                              kcycles
        NEND Endurance                 TA = 40 to +105 C                            10
                                                                                               Years
                                       1 kcycle(2) at TA = 85 C                      30

        tRET Data retention            1 kcycle(2) at TA = 105 C                     10

                                       10 kcycles(2) at TA = 55 C                    20

        1. Data based on characterization results, not tested in production.

        2. Cycling performed over the whole temperature range.

6.3.11  EMC characteristics

        Susceptibility tests are performed on a sample basis during device characterization.

        Functional EMS (electromagnetic susceptibility)

        While a simple application is executed on the device (toggling 2 LEDs through I/O ports).
        the device is stressed by two electromagnetic events until a failure occurs. The failure is
        indicated by the LEDs:
         Electrostatic discharge (ESD) (positive and negative) is applied to all device pins until

              a functional disturbance occurs. This test is compliant with the IEC 61000-4-2 standard.
         FTB: A Burst of Fast Transient voltage (positive and negative) is applied to VDD and

              VSS through a 100 pF capacitor, until a functional disturbance occurs. This test is
              compliant with the IEC 61000-4-4 standard.

        A device reset allows normal operations to be resumed.

        The test results are given in Table 42. They are based on the EMS levels and classes
        defined in application note AN1709.

64/99                                  DocID025743 Rev 1
STM32F031xx                                                            Electrical characteristics

                               Table 42. EMS characteristics

Symbol                         Parameter                               Conditions                 Level/
                                                                                                  Class

VFESD              Voltage limits to be applied on any I/O pin to  VDD 3.3 V, LQFP64, TA +25 C,  2B
                   induce a functional disturbance                 fHCLK 48 MHz,
                                                                   conforming to IEC 61000-4-2

            Fast transient voltage burst limits to be              VDD3.3 V, LQFP64, TA +25 C,

VEFTB applied through 100 pF on VDD and VSS                        fHCLK 48 MHz,                  3B
            pins to induce a functional disturbance
                                                                   conforming to IEC 61000-4-4

Designing hardened software to avoid noise problems

EMC characterization and optimization are performed at component level with a typical
application environment and simplified MCU software. It should be noted that good EMC
performance is highly dependent on the user application and the software in particular.

Therefore it is recommended that the user applies EMC software optimization and
prequalification tests in relation with the EMC level requested for his application.

Software recommendations

The software flowchart must include the management of runaway conditions such as:
Corrupted program counter
Unexpected reset
Critical Data corruption (control registers...)

Prequalification trials

Most of the common failures (unexpected reset and program counter corruption) can be
reproduced by manually forcing a low state on the NRST pin or the Oscillator pins for 1
second.

To complete these trials, ESD stress can be applied directly on the device, over the range of
specification values. When unexpected behavior is detected, the software can be hardened
to prevent unrecoverable errors occurring (see application note AN1015).

Electromagnetic Interference (EMI)

The electromagnetic field emitted by the device are monitored while a simple application is
executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with
IEC 61967-2 standard which specifies the test board and the pin loading.

                               Table 43. EMI characteristics

Symbol Parameter               Conditions                 Monitored    Max vs. [fHSE/fHCLK]       Unit
                                                       frequency band         8/48 MHz

                                                     0.1 to 30 MHz                 -3
                                                     30 to 130 MHz
                               VDD 3.6 V, TA 25 C,  130 MHz to 1GHz               28             dBV
                               LQFP64 package        SAE EMI Level
             SEMI  Peak level
                               compliant with IEC
                                                                                   23
                               61967-2

                                                                                   4              -

                               DocID025743 Rev 1                                                  65/99

                                                                                                                     85
Electrical characteristics                                                           STM32F031xx

6.3.12  Electrical sensitivity characteristics

        Based on three different tests (ESD, LU) using specific measurement methods, the device is
        stressed in order to determine its performance in terms of electrical sensitivity.

        Electrostatic discharge (ESD)

        Electrostatic discharges (a positive then a negative pulse separated by 1 second) are
        applied to the pins of each sample according to each pin combination. The sample size
        depends on the number of supply pins in the device (3 parts (n+1) supply pins). This test
        conforms to the JESD22-A114/C101 standard.

                            Table 44. ESD absolute maximum ratings

        Symbol              Ratings              Conditions                   Class  Maximum    Unit
                                                                                      value(1)   V
        VESD(HBM)  Electrostatic discharge       TA +25 C, conforming        2         2000
                   voltage (human body model)    to JESD22-A114
                                                                                         500
                        Electrostatic discharge  TA +25 C, conforming        II
                                                 to ANSI/ESD STM5.3.1
        VESD(CDM) voltage (charge device
                        model)

        1. Data based on characterization results, not tested in production.

        Static latch-up

        Two complementary static tests are required on six parts to assess the latch-up
        performance:
         A supply overvoltage is applied to each power supply pin.
         A current injection is applied to each input, output and configurable I/O pin.

        These tests are compliant with EIA/JESD 78A IC latch-up standard.

                                       Table 45. Electrical sensitivities

        Symbol              Parameter                     Conditions                      Class
                                                                                         II level A
        LU Static latch-up class TA +105 C conforming to JESD78A

6.3.13  I/O current injection characteristics

        As a general rule, current injection to the I/O pins, due to external voltage below VSS or
        above VDDIOx (for standard, 3.3 V-capable I/O pins) should be avoided during normal
        product operation. However, in order to give an indication of the robustness of the
        microcontroller in cases when abnormal injection accidentally happens, susceptibility tests
        are performed on a sample basis during device characterization.

66/99                                  DocID025743 Rev 1
STM32F031xx                                                                    Electrical characteristics

        Functional susceptibility to I/O current injection

        While a simple application is executed on the device, the device is stressed by injecting
        current into the I/O pins programmed in floating input mode. While current is injected into
        the I/O pin, one at a time, the device is checked for functional failures.

        The failure is indicated by an out of range parameter: ADC error above a certain limit (higher
        than 5 LSB TUE), out of conventional limits of induced leakage current on adjacent pins (out
        of the -5 A/+0 A range) or other functional failure (for example reset occurrence or
        oscillator frequency deviation).

        The characterization results are given in Table 46.

        Negative induced leakage current is caused by negative injection and positive induced
        leakage current is caused by positive injection.

                          Table 46. I/O current injection susceptibility

             Symbol                        Description                               Functional
                IINJ                                                               susceptibility

                                                                                                              Unit
                                                                               Negative Positive
                                                                               injection injection

                          Injected current on BOOT0                            0       NA
                          Injected current on all FT and FTf pins
                          Injected current on all TTa, TC and RESET pins       5       NA         mA

                                                                               5       +5

6.3.14 I/O port characteristics

        General input/output characteristics

        Unless otherwise specified, the parameters given in Table 47 are derived from tests
        performed under the conditions summarized in Table 18: General operating conditions. All
        I/Os are designed as CMOS- and TTL-compliant (except BOOT0).

                          Table 47. I/O static characteristics

Symbol  Parameter         Conditions                    Min               Typ      Max             Unit

                          TC and TTa I/O                -                 -    0.3 VDDIOx+0.07(1)
                          FT and FTf I/O
                          BOOT0                         -                 - 0.475 VDDIOx0.2(1)
                          All I/Os except
VIL     Low level input   BOOT0 pin                     -                 -    0.3 VDDIOx0.3(1)   V
        voltage           TC and TTa I/O
                          FT and FTf I/O
                          BOOT0                         -                 -        0.3 VDDIOx
                          All I/Os except
                          BOOT0 pin        0.445 VDDIOx+0.398(1) -                 -

                                           0.5 VDDIOx+0.2(1)              -        -

VIH     High level input                   0.2 VDDIOx+0.95(1)             -        -               V
        voltage

                                           0.7 VDDIOx                     -        -

                                 DocID025743 Rev 1                                                 67/99

                                                                                                                      85
Electrical characteristics                                                          STM32F031xx

                            Table 47. I/O static characteristics (continued)

Symbol  Parameter           Conditions                              Min  Typ     Max                                         Unit
                                                                                   -                                         mV
                            TC and TTa I/O                          -    200(1)    -
                            FT and FTf I/O                                         -                                          A
Vhys    Schmitt trigger     BOOT0                                   -    100(1)                                               k
        hysteresis                                                                0.1

                                                                    -    300(1)    1
                                                                                  0.2
                            TC, FT and FTf I/O
                                                                                  10
                            TTa in digital mode                     -    -
                                                                                  55
                            VSS  VIN  VDDIOx

Ilkg    Input leakage       TTa in digital mode                     -    -
        current(2)          VDDIOx  VIN  VDDA

                            TTa in analog mode                      -    -
                            VSS  VIN  VDDA

                            FT and FTf I/O (3)                      -    -
                            VDDIOx  VIN  5 V

          Weak pull-up                                              25   40
RPU equivalent resistor VIN VSS

             (4)

          Weak pull-down    VIN VDDIOx                              25   40      55                                          k
RPD equivalent

          resistor(4)

CIO I/O pin capacitance                                             -    5       -                                           pF

1. Data based on design simulation only. Not tested in production.

2. The leakage could be higher than the maximum value, if negative current is injected on adjacent pins. Refer to Table 46:
     I/O current injection susceptibility.

3. To sustain a voltage higher than VDDIOx +0.3 V, the internal pull-up/pull-down resistors must be disabled.

4. Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS. This
     PMOS/NMOS contribution to the series resistance is minimal (~10% order).

68/99                                   DocID025743 Rev 1
STM32F031xx                                                                              Electrical characteristics

        All I/Os are CMOS- and TTL-compliant (no software configuration required). Their
        characteristics cover more than the strict CMOS-technology or TTL parameters. The
        coverage of these requirements is shown in Figure 18 for standard I/Os, and in Figure 19 for
        5 V tolerant I/Os.

                 Figure 18. TC and TTa I/O input characteristics

      
9,19

                                                                          9,+PLQ 9'',2[
                          7HVWHGUDQJH

               &026VWDQGDUGUHTXLUHPHQWV                                     77/VWDQGDUGUHTXLUHPHQW

               9,+PLQ 9'',2[

                                                     8QGHILQHGLQSXWUDQJH

             &90,/P2D6[VWDQG9DU'G',U2H[TXLUHPHQWV                                         9,/PD[ 9'',2[
                                                                            77/VWDQGDUGUHTXLUHPHQW



                                                         7HVWHGUDQJH



                                                                                                   
                                                                                         9'',2[9

                                                                                                         069

          Figure 19. Five volt tolerant (FT and FTf) I/O input characteristics

        
9,19

                                                                                    9,+PLQ 9'',2[
                           7HVWHGUDQJH                                                   77/VWDQGDUGUHTXLUHPHQW

               &026VWDQGDUGUHTXLUHPHQWV                8QGHILQHGLQSXWUDQJH
                                                                                                9,/PD[ 9'',2[
        
                                                                                           77/VWDQGDUGUHTXLUHPHQW
               9,/P9D,+[PLQ99'''',2,2[[                               7HVWHGUDQJH

         &026VWDQGDUGUHTXLUHPHQWV

         

                                                                                                         

                                                                                           9'',2[9

                                                                                                         069

                                                   DocID025743 Rev 1                                               69/99

                                                                                                                                      85
Electrical characteristics                                                                        STM32F031xx

           Output driving current

           The GPIOs (general purpose input/outputs) can sink or source up to +/-8 mA, and sink or
           source up to +/- 20 mA (with a relaxed VOL/VOH).

           In the user application, the number of I/O pins which can drive current must be limited to
           respect the absolute maximum rating specified in Section 6.2:

            The sum of the currents sourced by all the I/Os on VDDIOx, plus the maximum
                 consumption of the MCU sourced on VDD, cannot exceed the absolute maximum rating
                 IVDD (see Table 16: Current characteristics).

            The sum of the currents sunk by all the I/Os on VSS, plus the maximum consumption of
                 the MCU sunk on VSS, cannot exceed the absolute maximum rating IVSS (see
                 Table 16: Current characteristics).

           Output voltage levels

           Unless otherwise specified, the parameters given in the table below are derived from tests
           performed under the ambient temperature and supply voltage conditions summarized in
           Table 18: General operating conditions. All I/Os are CMOS- and TTL-compliant (FT, TTa or
           TC unless otherwise specified).

                            Table 48. Output voltage characteristics(1)

Symbol                      Parameter                                 Conditions      Min         Max Unit

VOL       Output low level voltage for an I/O pin                    CMOS port(2)    -           0.4
           Output high level voltage for an I/O pin                     |IIO| = 8 mA
VOH       Output low level voltage for an I/O pin                                                     V
           Output high level voltage for an I/O pin                   VDDIOx  2.7 V
VOL       Output low level voltage for an I/O pin                                    VDDIOx0.4  -
           Output high level voltage for an I/O pin                     TTL port(2)
VOH       Output low level voltage for an I/O pin                      |IIO| = 8 mA  -           0.4
VOL(3)     Output high level voltage for an I/O pin
VOH(3)                                                                VDDIOx  2.7 V                    V
VOL(3)
VOH(3)                                                                 |IIO| = 20 mA  2.4         -

                                                                      VDDIOx  2.7 V   -           1.3

                                                                        |IIO| = 6 mA                   V

                                                                                      VDDIOx1.3  -

                                                                                      -           0.4

                                                                                                       V

                                                                                      VDDIOx0.4  -

VOLFM+(4)  Output low level voltage for an FTf I/O pin in              |IIO| = 20 mA  -           0.4 V
           FM+ mode
                                                                      VDDIOx  2.7 V
                                                                                      -           0.4 V
                                                                       |IIO| = 10 mA

1. The IIO current sourced or sunk by the device must always respect the absolute maximum rating specified in Table 16:
     Current characteristics, and the sum of the currents sourced or sunk by all the I/Os (I/O ports and control pins) must always

    respect the absolute maximum ratings IIO.

2. TTL and CMOS outputs are compatible with JEDEC standards JESD36 and JESD52.

3. Data based on characterization results. Not tested in production.

4. Data based on design simulation only. Not tested in production.

70/99                                  DocID025743 Rev 1
STM32F031xx                                                       Electrical characteristics

Input/output AC characteristics

The definition and values of input/output AC characteristics are given in Figure 20 and
Table 49, respectively.

Unless otherwise specified, the parameters given are derived from tests performed under
the ambient temperature and supply voltage conditions summarized in Table 18: General
operating conditions.

                          Table 49. I/O AC characteristics(1)(2)

OSPEEDRy          Symbol  Parameter                 Conditions    Min Max Unit

     [1:0]
  value(1)

                  fmax(IO)out Maximum frequency(3)                -               2 MHz

             x0   tf(IO)out Output fall time        CL = 50 pF    -              125
                                                                                           ns
                  tr(IO)out Output rise time                      -
                                                                                 125
                  fmax(IO)out Maximum frequency(3)                -
                                                                                 10 MHz
             01   tf(IO)out Output fall time        CL = 50 pF    -
                                                                                 25
                  tr(IO)out Output rise time                      -                        ns

                                                    CL = 30 pF, VDDIOx  2.7 V -  25

                  fmax(IO)out Maximum frequency(3) CL = 50 pF, VDDIOx  2.7 V -   50

                                                    CL = 50 pF, VDDIOx  2.7 V -  30 MHz

                                                    CL = 30 pF, VDDIOx  2.7 V -  20

             11   tf(IO)out Output fall time        CL = 50 pF, VDDIOx  2.7 V -   5

                                                    CL = 50 pF, VDDIOx  2.7 V -   8

                                                    CL = 30 pF, VDDIOx  2.7 V -  12
                                                                                           ns
                  tr(IO)out Output rise time        CL = 50 pF, VDDIOx  2.7 V -
                                                                                  5
                                                    CL = 50 pF, VDDIOx  2.7 V -
                                                                                  8
             FM+  fmax(IO)out Maximum frequency(3)                -
                                                                                 12
configuration tf(IO)out Output fall time            CL = 50 pF    -
                                                                                  2 MHz
             (4)
                                                                                 12
                  tr(IO)out Output rise time                      -                        ns

                          Pulse width of external                                34

                  tEXTIpw signals detected by                     10               - ns

                          the EXTI controller

1. The I/O speed is configured using the OSPEEDRx[1:0] bits. Refer to the STM32F0xxxx RM0091 reference
     manual for a description of GPIO Port configuration register.

2. Guaranteed by design, not tested in production.

3. The maximum frequency is defined in Figure 20.

4. When FM+ configuration is set, the I/O speed control is bypassed. Refer to the STM32F0xxxx reference
     manual RM0091 for a detailed description of FM+ I/O configuration.

                          DocID025743 Rev 1                                      71/99

                                                                                                    85
Electrical characteristics                                                                                    STM32F031xx

                                       Figure 20. I/O AC characteristics definition

                                                                           
                                                                                 
                                                                                          

                            W U,2 RXW                                                         W I,2 RXW
                                                                           7

            0D[LPXPIUHTXHQF\LVDFKLHYHGLIWUWI 7DQGLIWKHGXW\F\FOHLV
                                       ZKHQORDGHGE\WKHVSHFLILHGFDSDFLWDQFH

                                                                                                                      069

6.3.15      NRST pin characteristics

            The NRST pin input driver uses the CMOS technology. It is connected to a permanent pull-
            up resistor, RPU.

            Unless otherwise specified, the parameters given in the table below are derived from tests
            performed under the ambient temperature and supply voltage conditions summarized in
            Table 18: General operating conditions.

                            Table 50. NRST pin characteristics

Symbol      Parameter                     Conditions                       Min                           Typ  Max         Unit

VIL(NRST) NRST input low level voltage                                     -                             -    0.3 VDD+0.07(1)
                                                                                                                                         V
VIH(NRST) NRST input high level voltage                                    0.445 VDD+0.398(1) -
                                                                                                                        -

Vhys(NRST)  NRST Schmitt trigger voltage                                   -                             200  -           mV
            hysteresis

RPU         Weak pull-up equivalent       VIN VSS                          25                            40   55          k
            resistor(2)

VF(NRST) NRST input filtered pulse                                            -                          -    100(1)      ns
VNF(NRST) NRST input not filtered pulse 2.7 < VDD < 3.6                    300(1)
                                                                           500(1)                        -    -
                                                          2.0 < VDD < 3.6
                                                                                                                          ns

                                                                                                         -    -

1. Data based on design simulation only. Not tested in production.

2. The pull-up is designed with a true resistance in series with a switchable PMOS. This PMOS contribution to the series

   resistance is minimal (~10% order).

72/99                                     DocID025743 Rev 1
STM32F031xx                                                                     Electrical characteristics

                                 Figure 21. Recommended NRST pin protection

             ([WHUQDO                        9 ''                               ,QWHUQDOUHVHW
             UHVHWFLUFXLW                        5 38

                                     1567                              )LOWHU

                            )

                                                                                                                                                                                                  069

            1. The external capacitor protects the device against parasitic resets.
            2. The user must ensure that the level on the NRST pin can go below the VIL(NRST) max level specified in

                 Table 50: NRST pin characteristics. Otherwise the reset will not be taken into account by the device.

6.3.16      12-bit ADC characteristics

Note:       Unless otherwise specified, the parameters given in Table 51 are preliminary values derived
            from tests performed under ambient temperature, fPCLK frequency and VDDA supply voltage
            conditions summarized in Table 18: General operating conditions.

            It is recommended to perform a calibration after each power-up.

                                    Table 51. ADC characteristics

Symbol       Parameter                       Conditions            Min          Typ   Max       Unit
                                                                                   -   3.6        V
VDDA        Analog supply voltage for                              2.4
            ADC ON                                                               0.9     -      mA
                                                                     -             -   14       MHz
IDDA (ADC)  Current consumption of           VDD = VDDA = 3.3 V    0.6             -    1       MHz
            the ADC(1)                          fADC = 14 MHz      0.05            -   823      kHz
                                                                                   -   17      1/fADC
fADC        ADC clock frequency                                      -             -  VDDA
fS(2)       Sampling rate                                            -             -   50         V
                                                                     0                           k
fTRIG(2) External trigger frequency                                  -             -    1
                                                                                                 k
  VAIN      Conversion voltage range         See Equation 1 and      -             -    8
RAIN(2)                                      Table 52 for details               5.9              pF
RADC(2)     External input impedance                                 -          83               s
CADC(2)                                         fADC = 14 MHz                                  1/fADC
            Sampling switch
            resistance
            Internal sample and hold
            capacitor

tCAL(2) Calibration time

                                             DocID025743 Rev 1                                 73/99

                                                                                                                  85
Electrical characteristics                                                                                          STM32F031xx

                            Table 51. ADC characteristics (continued)

Symbol             Parameter               Conditions                                          Min           Typ    Max              Unit

                                        ADC clock = HSI14                                        1.5 ADC              1.5 ADC
                                        ADC clock = PCLK/2                                      cycles + 2   - cycles + 3
                                                                                               fPCLK cycles
                                                                                                                   fPCLK cycles
                                                                                                      -
WLATENCY(2)  ADC_DR register write                                                                           4.5    -                fPCLK
             latency
                                                                                                                                     cycle

                                        ADC clock = PCLK/4                                     -             8.5    -                fPCLK

                                                                                                                                     cycle

                                        fADC = fPCLK/2 = 14 MHz                                              0.196                      s
                                                                                                              5.5                    1/fPCLK
                                        fADC = fPCLK/2
                                                                                                             0.219                      s
  tlatr(2)   Trigger conversion latency fADC = fPCLK/4 = 12 MHz                                              10.5                    1/fPCLK
JitterADC
                                        fADC = fPCLK/4                                                           -                      s

                                        fADC = fHSI14 = 14 MHz                                 0.188             1  0.259            1/fHSI14
                                                                                                  -                    -
             ADC jitter on trigger      fADC = fHSI14
             conversion

  tS(2)                                 fADC = 14 MHz                                          0.107         -      17.1               s
tSTAB(2)                                fADC = 14 MHz                                                                                1/fADC
             Sampling time                                                                     1.5           -      239.5
             Power-up time                                                                                                             s
                                                                                               0             0      1                  s

                                                                                               1             -      18               1/fADC

tCONV(2)     Total conversion time                                                             14 to 252 (tS for sampling +12.5 for
             (including sampling time)                                                         successive approximation)

1. During conversion of the sampled value (12.5 x ADC clock period), an additional consumption of 100 A on IDDA and 60 A
     on IDD should be taken into account.

2. Guaranteed by design, not tested in production.

             Equation 1: RAIN max formula
                     ----------------------------T----S-----------------------------
             RAIN    fADC  CADC  ln 2N + 2                                              RADC

             The formula above (Equation 1) is used to determine the maximum external impedance
             allowed for an error below 1/4 of LSB. Here N = 12 (from 12-bit resolution).

                     Ts (cycles)        Table 52. RAIN max for fADC = 14 MHz                                      RAIN max (k)(1)
                          1.5                                    tS (s)                                                    0.4
                          7.5                                     0.11                                                     5.9
                         13.5                                     0.54                                                    11.4
                         28.5                                     0.96                                                    25.2
                         41.5                                     2.04                                                    37.2
                         55.5                                     2.96                                                     50
                                                                  3.96

74/99                                   DocID025743 Rev 1
STM32F031xx                                                               Electrical characteristics

                    Table 52. RAIN max for fADC = 14 MHz (continued)

             Ts (cycles)                            tS (s)                RAIN max (k)(1)

             71.5                                   5.11                        NA

             239.5                                  17.1                        NA

1. Guaranteed by design, not tested in production.

                               Table 53. ADC accuracy(1)(2)(3)

Symbol              Parameter                       Test conditions       Typ   Max(4) Unit

             ET Total unadjusted error                                    1.3      2
             EO Offset error                                               1
             EG Gain error                    fPCLK = 48 MHz,             0.5  1.5
             ED Differential linearity error  fADC = 14 MHz, RAIN < 10 k  0.7
             EL Integral linearity error      VDDA = 3 V to 3.6 V         0.8  1.5 LSB
             ET Total unadjusted error        TA = 25 C                  3.3
             EO Offset error                                              1.9      1
             EG Gain error                    fPCLK = 48 MHz,             2.8
             ED Differential linearity error  fADC = 14 MHz, RAIN < 10 k  0.7  1.5
             EL Integral linearity error      VDDA = 2.7 V to 3.6 V       1.2
             ET Total unadjusted error                                    3.3      4
             EO Offset error                  TA = 40 to 105 C           1.9
             EG Gain error                                                2.8  2.8
             ED Differential linearity error  fPCLK = 48 MHz,             0.7
             EL Integral linearity error      fADC = 14 MHz, RAIN < 10 k  1.2      3     LSB
                                              VDDA = 2.4 V to 3.6 V
                                              TA = 25 C                        1.3

                                                                                1.7

                                                                                    4

                                                                                2.8

                                                                                    3     LSB

                                                                                1.3

                                                                                1.7

1. ADC DC accuracy values are measured after internal calibration.

2. ADC Accuracy vs. Negative Injection Current: Injecting negative current on any of the standard (non-
     robust) analog input pins should be avoided as this significantly reduces the accuracy of the conversion
     being performed on another analog input. It is recommended to add a Schottky diode (pin to ground) to
     standard analog pins which may potentially inject negative current.
     Any positive injection current within the limits specified for IINJ(PIN) and IINJ(PIN) in Section 6.3.14 does not
     affect the ADC accuracy.

3. Better performance may be achieved in restricted VDDA, frequency and temperature ranges.

4. Data based on characterization results, not tested in production.

                               DocID025743 Rev 1                                           75/99

                                                                                                              85
Electrical characteristics                                                                               STM32F031xx
                                        Figure 22. ADC accuracy characteristics

                                                                     %'                %XAMPLEOFANACTUALTRANSFERCURVE
                                                                                       4HEIDEALTRANSFERCURVE
                                                                                       %NDPOINTCORRELATIONLINE
                             %4                                    
                                                                                      %44OTAL 5NADJUSTED %RROR MAXIMUM DEVIATION
                                         %,                                           BETWEENTHEACTUALANDTHEIDEALTRANSFERCURVES
                                                                                      %//FFSET%RRORDEVIATIONBETWEENTHEFIRSTACTUAL
                                                     %$                               TRANSITIONANDTHEFIRSTIDEALONE
                              ,3")$%!,                                                %''AIN %RROR DEVIATION BETWEEN THE LAST IDEAL
                                                                                      TRANSITIONANDTHELASTACTUALONE
                 %/                                                                   %$$IFFERENTIAL,INEARITY%RRORMAXIMUMDEVIATION
                                                                                      BETWEENACTUALSTEPSANDTHEIDEALONE
                                                                                      %,)NTEGRAL ,INEARITY %RROR MAXIMUM DEVIATION
                                                                                      BETWEEN ANY ACTUAL TRANSITION AND THE END POINT
                                                                                      CORRELATIONLINE

                                                            
                                                                                6$$!
       633!                                                                                              -36

                             Figure 23. Typical connection diagram using the ADC

                                          9''$                                        6DPSOHDQGKROG$'&
                                                   97                                 FRQ YHU WHU

                     5$,1   $,1[                   97                                5$'&    ELW
                                                                                            FRQ YHU WHU
                                                                         ,/ $
                             &SDU DVLWLF
                     9$,1
                                                                                            &$'&

                                                                                                                                                                                                    069

             1. Refer to Table 51: ADC characteristics for the values of RAIN, RADC and CADC.
             2. Cparasitic represents the capacitance of the PCB (dependent on soldering and PCB layout quality) plus the

                  pad capacitance (roughly 7 pF). A high Cparasitic value will downgrade conversion accuracy. To remedy
                  this, fADC should be reduced.

             General PCB design guidelines

             Power supply decoupling should be performed as shown in Figure 10: Power supply
             scheme. The 10 nF capacitor should be ceramic (good quality) and it should be placed as
             close as possible to the chip.

76/99                                     DocID025743 Rev 1
STM32F031xx                                                                      Electrical characteristics

6.3.17  Temperature sensor characteristics

                                    Table 54. TS characteristics

             Symbol                 Parameter                          Min       Typ                Max   Unit

             TL(1)      VSENSE linearity with temperature              -          1                  2    C

        Avg_Slope(1) Average slope                                     4.0       4.3                4.6 mV/C

                V30     Voltage at 30 C (5 C)(2)                     1.34      1.43               1.52  V
             tSTART(1)  Startup time
                                                                       4         -                  10    s

        TS_temp(1)(3)   ADC sampling time when reading the             17.1      -                  -     s
                        temperature

        1. Guaranteed by design, not tested in production.
        2. Measured at VDDA = 3.3 V 10 mV. The V30 ADC conversion result is stored in the TS_CAL1 byteRefer to

             Table 3: Temperature sensor calibration values.
        3. The shortest sampling time can be determined in the application by multiple iterations.

6.3.18  VBAT monitoring characteristics

                        Table 55. VBAT monitoring characteristics

             Symbol                 Parameter                                Min Typ                Max   Unit
                                                                                                      -    k
              R         Resistor bridge for VBAT                             -        50              -
              Q         Ratio on VBAT measurement                                                    +1    %
             Er(1)      Error on Q                                           -         2                   s
                                                                                                      -
                                                                             1        -

        TS_vbat(1)(2)   ADC sampling time when reading the VBAT              5         -
                        (for 1 mV accuracy)

        1. Guaranteed by design, not tested in production.
        2. The shortest sampling time can be determined in the application by multiple iterations.

6.3.19  Timer characteristics

        The parameters given in the following tables are guaranteed by design.

        Refer to Section 6.3.14: I/O port characteristics for details on the input/output alternate
        function characteristics (output compare, input capture, external clock, PWM output).

                                    Table 56. TIMx(1) characteristics

             Symbol     Parameter                   Conditions            Min             Max             Unit

             tres(TIM)  Timer resolution time                            1                -               tTIMxCLK
               fEXT                                                    20.8               -                  ns
                                                    fTIMxCLK = 48 MHz               fTIMxCLK/2              MHz
                                                                         0               24                 MHz
                        Timer external clock                             0
                        frequency on CH1 to CH4 fTIMxCLK = 48 MHz

                                    DocID025743 Rev 1                                                     77/99

                                                                                                                             85
Electrical characteristics                                                                  STM32F031xx

                            Table 56. TIMx(1) characteristics (continued)

        Symbol              Parameter       Conditions           Min                   Max    Unit

        ResTIM Timer resolution             TIMx (except         -                     16
                                            TIM2)
                                                                                              bit

                                            TIM2                 -                     32

        tCOUNTER    16-bit counter clock                         1                  65536     tTIMxCLK
                    period                                                           1365        s
                                            fTIMxCLK = 48 MHz 0.0208           65536 65536
        tMAX_COUNT  Maximum possible count                                  -        89.48    tTIMxCLK
                    with 32-bit counter                                                           s
                                            fTIMxCLK = 48 MHz    -

        1. TIMx is used as a general term to refer to the TIM1, TIM2, TIM3, TIM6, TIM14, TIM15, TIM16 and TIM17
             timers.

                            Table 57. IWDG min/max timeout period at 40 kHz (LSI)(1)

        Prescaler divider PR[2:0] bits    Min timeout RL[11:0]=  Max timeout RL[11:0]=        Unit
                                                     0x000                  0xFFF

           /4                  0                  0.1                          409.6

           /8                  1                  0.2                          819.2

        /16                    2                  0.4                          1638.4

        /32                    3                  0.8                          3276.8         ms

        /64                    4                  1.6                          6553.6

        /128                   5                  3.2                          13107.2

        /256                6 or 7                6.4                          26214.4

        1. These timings are given for a 40 kHz clock but the microcontroller's internal RC frequency can vary from
             30 to 60 kHz. Moreover, given an exact RC oscillator frequency, the exact timings still depend on the
             phasing of the APB interface clock versus the LSI clock so that there is always a full RC period of
             uncertainty.

                            Table 58. WWDG min/max timeout value at 48 MHz (PCLK)

        Prescaler           WDGTB         Min timeout value      Max timeout value            Unit

        1                   0               0.0853                             5.4613

        2                   1               0.1706                    10.9226
                                            0.3413                                                  ms
        4                   2
                                                                      21.8453

        8                   3               0.6826                    43.6906

6.3.20  Communication interfaces

        I2C interface characteristics

        The I2C interface meets the requirements of the standard I2C communication protocol with
        the following restrictions: the I/O pins SDA and SCL are mapped to are not "true" open-
        drain. When configured as open-drain, the PMOS connected between the I/O pin and
        VDDIOx is disabled, but is still present.

78/99                                  DocID025743 Rev 1
STM32F031xx                                                               Electrical characteristics

         The I2C characteristics are described in Table 59. Refer also to Section 6.3.14: I/O port
         characteristics for more details on the input/output alternate function characteristics (SDA
         and SCL).

                              Table 59. I2C characteristics(1)

                                          Standard           Fast mode    Fast mode +

Symbol       Parameter                                                                   Unit

                                          Min Max Min Max Min Max

fSCL     SCL clock frequency              0    100           0    400     0     1000 KHz

tLOW Low period of the SCL clock          4.7  -             1.3  -       0.5   -        s

tHIGH High Period of the SCL clock        4                  0.6  -       0.26  -        s

tr       Rise time of both SDA and SCL    -    1000          -    300     -     120      ns
         signals

tf       Fall time of both SDA and SCL    -    300           -    300     -     120      ns
         signals

tHD;DAT  Data hold time                   0    -             0       -    0     -        s
tVD;DAT  Data valid time                                          0.9(2)
tVD;ACK  Data valid acknowledge time      -    3.45(2)       -    0.9(2)  -     0.45(2)  s
tSU;DAT  Data setup time
         Hold time (repeated) START       -    3.45(2)       -            -     0.45(2)  s
tHD;STA  condition
                                          250  -             100  -       50    -        ns

                                          4.0  -             0.6  -       0.26  -        s

tSU;STA  Set-up time for a repeated       4.7  -             0.6  -       0.26  -        s
         START
         condition

tSU;STO Set-up time for STOP condition    4.0  -             0.6  -       0.26  -        s

tBUF     Bus free time between a          4.7  -             1.3  -       0.5   -        s
         STOP and START condition

Cb       Capacitive load for each bus line -   400           -    400     -     550      pF

tSP      Pulse width of spikes that are   0    50(3)         0    50(3)   0     50(3)    ns
         suppressed by the analog filter

1. The I2C characteristics are the requirements from the I2C bus specification rev03. They are guaranteed by design when
     the I2Cx_TIMING register is correctly programmed (refer to reference manual). These characteristics are not tested in
     production.

2. The maximum tHD;DAT could be 3.45 s, 0.9 s and 0.45 s for standard mode, fast mode and fast mode plus, but must be
     less than the maximum of tVD;DAT or tVD;ACK by a transition time.

3. The minimum width of the spikes filtered by the analog filter is above tSP(max).

                                          DocID025743 Rev 1                              79/99

                                                                                                            85
Electrical characteristics                                                                                 STM32F031xx

                                                  Table 60. I2C analog filter characteristics(1)

                 Symbol                           Parameter                    Min                 Max     Unit
                                                                                                            ns
                                   Maximum pulse width of spikes

                     tAF           that are suppressed by the analog           50(2)               260(3)

                                   filter

         1. Guaranteed by design, not tested in production.
         2. Spikes with widths below tAF(min) are filtered.
         3. Spikes with widths above tAF(max) are not filtered

                     Figure 24. I2C bus AC waveforms and measurement circuit

                                   9''B,&                 9''B,&

                                   5S                     5S                                 0&8

                                                                      5V
                                                                                        6'$

       ,&EXV                                                          5V
                                                                                       6&/

         UG                    US                 U46%"5

4%"                                                                                                                    DPOUJOVFE
                                   
                                                                                                                       DPOUJOVFE
                 UG                U)%%"5         US                   U)*()          U7%%"5               UIDMPDL

4$-                                                                           
                                                                              

       U)%45"          G4$-                                   U-08
       4             TUDMPDLDZDMF
                                                                                             U#6'

       4%"                         U)%45"                     U7%"$,   U46450
         U4645"                              U41

       4$-                                                    UIDMPDL          1                   4
                           4S

                                                                                                           069

         Legend: Rs: Series protection resistors. Rp: Pull-up resistors. VDD_I2C: I2C bus supply.

         SPI/I2S characteristics

         Unless otherwise specified, the parameters given in Table 61 for SPI or in Table 62 for I2S
         are derived from tests performed under the ambient temperature, fPCLKx frequency and
         supply voltage conditions summarized in Table 18: General operating conditions.

         Refer to Section 6.3.14: I/O port characteristics for more details on the input/output alternate
         function characteristics (NSS, SCK, MOSI, MISO for SPI and WS, CK, SD for I2S).

80/99                                                     DocID025743 Rev 1
STM32F031xx                                                                 Electrical characteristics

                                    Table 61. SPI characteristics(1)

Symbol       Parameter              Conditions                        Min          Max          Unit

  fSCK     SPI clock frequency      Master mode                       -                 18      MHz
1/tc(SCK)                           Slave mode                        -                  18      ns

tr(SCK)   SPI clock rise and fall  Capacitive load: C = 15 pF               -            6      ns
tf(SCK)   time                                                          4Tpclk
           NSS setup time           Slave mode                        2Tpclk + 10        -       %
tsu(NSS)   NSS hold time            Slave mode                         Tpclk/2 -2        -
           SCK high and low time    Master mode, fPCLK = 36 MHz,
th(NSS)                            presc = 4                                4     Tpclk/2 + 1
           Data input setup time    Master mode                              5
tw(SCKH)                            Slave mode                                            -
tw(SCKL)                                                                                  -
                                                                                          -
tsu(MI)                                                                                  -
tsu(SI)                                                                              3Tpclk
                                                                                        18
th(MI)                              Master mode                       4                22.5
                                                                                         6
           Data input hold time                                                          -
                                                                                         -
th(SI)                              Slave mode                        5
                                                                                        75
ta(SO)(2) Data output access time Slave mode, fPCLK = 20 MHz          0

tdis(SO)(3) Data output disable time Slave mode                       0

tv(SO)     Data output valid time Slave mode (after enable edge)      -

tv(MO) Data output valid time Master mode (after enable edge)         -

th(SO)                              Slave mode (after enable edge)    11.5

           Data output hold time

th(MO)                              Master mode (after enable edge)   2

DuCy(SCK)  SPI slave input clock    Slave mode                        25
           duty cycle

1. Data based on characterization results, not tested in production.
2. Min time is for the minimum time to drive the output and the max time is for the maximum time to validate the data.
3. Min time is for the minimum time to invalidate the output and the max time is for the maximum time to put the data in Hi-Z

                                    DocID025743 Rev 1                                           81/99

                                                                                                                   85
Electrical characteristics                                                                      STM32F031xx

                                  Figure 25. SPI timing diagram - slave mode and CPHA = 0

          .33INPUT                       TC3#+

           #0(!              T35.33                                                    TH.33
           #0/,     TW3#+(
3#+)NPUT   #0(!     TW3#+,
           #0/,

          TA3/                            TV3/          TH3/                           TR3#+    TDIS3/
                                         -3 " / 54   ") 4 /54                          TF3#+
             -)3/
          /54 0 54                          - 3" ).   " ) 4 ).                         ,3" /54
                                               TH3)
             -/3)   TSU3)
            ) .054
                                                                                       ,3" ).

                                                                                                        AIC

                                  Figure 26. SPI timing diagram - slave mode and CPHA = 1

          .33INPUT                                              TC3#+                  TH.33
                          T35.33
                                                        TV3/
3#+)NPUT  #0(!      TW3#,(                  -3 " / 54
          #0/,      TW3#,,
                                                           TH3)
          #0(!                           - 3" ).
          #0/,

                    TA3/                                                         TH3/  TR3#,    TDIS3/
                                                                           ") 4 /54    TF3#,

             -)3/                                                      " ) 4 ).                ,3" /54
          /54 0 54

                                  TSU3)

           -/3)                                                                        ,3" ).
          ) .054

                                                                                                        AI

1. Measurement points are done at CMOS levels: 0.3 VDD and 0.7 VDD.

82/99                                                DocID025743 Rev 1
STM32F031xx                                                                                            Electrical characteristics
                                     Figure 27. SPI timing diagram - master mode
                               (IGH
               .33INPUT                                  TC3#+

                 #0(! 3#+/UTPUT
                 #0/,
                 #0(!
                 #0/,

3#+/UTPUT  #0(!
           #0/,
           #0(!     TSU-)                         TW3#+(                              TR3#+
           #0/,                                   TW3#+,                              TF3#+
                                                                    ") 4).
            -)3/                                    -3 ").                                 ,3").
           ).0 54                                         TH-)  " ) 4/54
                                                                      TH-/          ,3"/54
             -/3)                               - 3"/54
           /5405 4                                    TV-/                                                             AI6

1. Measurement points are done at CMOS levels: 0.3 VDD and 0.7 VDD.

Symbol                               Parameter  Table 62. I2S characteristics(1)     Min   Max                              Unit
                                                                        Conditions                                          MHz
                                                                                    1.597  1.601
     fCK     I2S clock frequency                Master mode (data: 16 bits, Audio     0     6.5                              ns
   1/tc(CK)                                     frequency = 48 kHz)                    -     10                              %
             I2S clock rise time                                                       -     12
    tr(CK)   I2S clock fall time                Slave mode                                    -
    tf(CK)                                                                           306      -
                                                Capacitive load CL = 15 pF           312      -
   tw(CKH)                                                                                    -
             I2S clock high time                Master fPCLK= 16 MHz, audio           2       -
   tw(CKL)                                      frequency = 48 kHz                    2       -
    tv(WS)                                                                            7      75
    th(WS)   I2S clock low time                                                       0
   tsu(WS)                                                                            25
    th(WS)   WS valid time                      Master mode

DuCy(SCK)    WS hold time                       Master mode

             WS setup time                      Slave mode

             WS hold time                       Slave mode

             I2S slave input clock duty         Slave mode
             cycle

                                                                DocID025743 Rev 1                                           83/99

                                                                                                                                               85
Electrical characteristics                                                                            STM32F031xx

                                   Table 62. I2S characteristics(1) (continued)

Symbol                 Parameter                 Conditions                                    Min    Max   Unit
                                                                                                        -    ns
tsu(SD_MR) Data input setup time          Master receiver                                      6        -
                                                                                                        -
tsu(SD_SR)   Data input setup time       Slave receiver                                       2        -
th(SD_MR)(2)                                                                                           20
th(SD_SR)(2)  Data input hold time        Master receiver                                      4        -
tv(SD_ST)(2)                                                                                            4
              Data output valid time      Slave receiver                                       0.5      -
th(SD_ST)    Data output hold time
tv(SD_MT)(2)  Data output valid time      Slave transmitter (after enable edge)                -
              Data output hold time
th(SD_MT)                                Slave transmitter (after enable edge)                13

                                          Master transmitter (after enable edge)               -

                                          Master transmitter (after enable edge)               0

1. Data based on design simulation and/or characterization results, not tested in production.

2. Depends on fPCLK. For example, if fPCLK = 8 MHz, then TPCLK = 1/fPLCLK = 125 ns.

                                   Figure 28. I2S slave timing diagram (Philips protocol)

                                                 TC#+

              #+)NPUT  #0/,

                         #0/,             TW#+(              TW#+,                                    TH73
                        73INPUT
                       3$TRANSMIT  TSU73                                             TV3$?34          TH3$?34
                       3$RECEIVE                                                        "ITNTRANSMIT  ,3"TRANSMIT
                                          ,3"TRANSMIT       -3"TRANSMIT
                                                           -3"RECEIVE                TH3$?32          ,3"RECEIVE
                                              TSU3$?32                                   "ITNRECEIVE
                                          ,3"RECEIVE

                                                                                                                                                                                                       AIB

              1. Measurement points are done at CMOS levels: 0.3 VDDIOx and 0.7 VDDIOx.
              2. LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first

                   byte.

84/99                                     DocID025743 Rev 1
STM32F031xx                                                                              Electrical characteristics
                         Figure 29. I2S master timing diagram (Philips protocol)

                                                   TF#+         TR#+

                                      TC#+

#+OUTPUT      #0/,             TW#+(
              #0/,
              73OUTPUT   TV73                      TW#+,                         TH73
             3$TRANSMIT
             3$RECEIVE                ,3"TRANSMIT  -3"TRANSMIT  TV3$?-4             TH3$?-4
                                                                   "ITNTRANSMIT     ,3"TRANSMIT

                                   TSU3$?-2        -3"RECEIVE   TH3$?-2          ,3"RECEIVE
                               ,3"RECEIVE                          "ITNRECEIVE

                                                                                                                                                                                         AIB

1. Data based on characterization results, not tested in production.
2. LSB transmit/receive of the previously transmitted byte. No LSB transmit/receive is sent before the first

     byte.

                               DocID025743 Rev 1                                       85/99

                                                                                                          85
Package characteristics                     STM32F031xx

7      Package characteristics

7.1    Package mechanical data

       In order to meet environmental requirements, ST offers these devices in different grades of
       ECOPACK packages, depending on their level of environmental compliance. ECOPACK

       specifications, grade definitions and product status are available at: www.st.com.
       ECOPACK is an ST trademark.

86/99                    DocID025743 Rev 1
STM32F031xx                                                                                              Package characteristics

        Figure 30. LQFP48 - 7 x 7 mm, 48-pin low-profile quad flat package outline

                 Seating plane
                    C

                             A A2

                                   A1            b                                                  c

                                              ccc C                                                                                               0.25 mm
                                                                   D                                                                           age plane
                                                                   D1
                                                                   D3                                                                                      k

                                       36                                                           A1       L

                                                                              25

                                                                                                         L1

                             37                                                   24

                                                                                                E3 E1 E

                             48                                                             13
                                                                              12
             Pin 1                     1

             identification

                                                                                                                    5 ME

1. Drawing is not to scale.

   Table 63. LQFP48 7 x 7 mm, 48-pin low-profile quad flat package mechanical data

                                   millimeters                                                           inches(1)

Symbol

             Min                          Typ                          Max        Min                    Typ              Max

A                                                                      1.600                                        0.0630
                                                                                                                    0.0059
A1           0.050                                                     0.150      0.0020                            0.0571
                                                                                                                    0.0106
A2           1.350                        1.400                        1.450      0.0531                 0.0551     0.0079
                                                                                                         0.0087     0.3622
b            0.170                        0.220                        0.270      0.0067                            0.2835
                                                                                                         0.3543
c            0.090                                                     0.200      0.0035                 0.2756     0.3622
                                                                                                         0.2165     0.2835
D            8.800                        9.000                        9.200      0.3465                 0.3543
                                                                                                         0.2756     0.0295
D1           6.800                        7.000                        7.200      0.2677                 0.2165
                                                                                                         0.0197        7
D3                                        5.500                                                          0.0236
                                                                                                         0.0394
E            8.800                        9.000                        9.200      0.3465
                                                                                                          3.5
E1           6.800                        7.000                        7.200      0.2677                 0.0031

E3                                        5.500

e                                         0.500

L            0.450                        0.600                        0.750      0.0177

L1                                        1.000

k            0                           3.5                         7                       0

ccc                                       0.080

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                                    DocID025743 Rev 1                                                                                         87/99

                                                                                                                                                                                 97
Package characteristics                                                                                                                    STM32F031xx

                         Figure 31. LQFP48 recommended footprint

                                                                                                              0.50
                                                                                                                     1.20

                                                                                       36                       25                  0.30
                                                                                    37
                                                                                                                                24

                                                                         9.70 5.80                                        0.20
                                                                                           7.30
       1. Drawing is not to scale.
       2. Dimensions are in millimeters.                                                              7.30        13
                                                                                    48                          12

                                                                                        1                               1.20

                                                                                                          5.80                   ai14911b
                                                                                                          9.70

88/99                    DocID025743 Rev 1
STM32F031xx                                                                            Package characteristics

Figure 32. UFQFPN32 - 5 x 5 mm, 32-lead ultra thin fine pitch quad flat no-lead package outline

                                       Seating plane

                   C                                                                   ddd C

                                                                                    A

                      A3                                                 A1

                                                       D     16
                                            e                         17

                                      9
                               8

                   E2 b                                                     E

                             1                                   24
                                                                   L
                                            32
                   Pin # 1 ID                                L

                   R = 0.30                     D2

                                                Bottom view                            A0B8_ME

1. Drawing is not to scale.

2. All leads/pads should also be soldered to the PCB to improve the lead/pad solder joint life.

3. There is an exposed die pad on the underside of the UFQFPN package. This pad is used for the device ground and must
     be connected. It is referred to as pin 0 in Table 11: Pin definitions.

Table 64. UFQFPN32 5 x 5 mm, 32-lead ultra thin fine pitch quad flat no-lead package
                                                  mechanical data

                      millimeters                                                      inches(1)

Dim.

             Min             Typ                Max                         Min        Typ        Max

A            0.5             0.55               0.6                         0.0197     0.0217     0.0236

A1           0.00            0.02               0.05                        0          0.0008     0.0020

A3                           0.152                                                     0.006

b            0.18            0.23               0.28                        0.0071     0.0091     0.0110

D            4.90            5.00               5.10                        0.1929     0.1969     0.2008

D2                           3.50                                                      0.1378

E            4.90            5.00               5.10                        0.1929     0.1969     0.2008

E2           3.40            3.50               3.60                        0.1339     0.1378     0.1417

e                            0.500                                                     0.0197
                                                                                       0.0157
L            0.30            0.40               0.50                        0.0118     0.0031     0.0197

ddd                          0.08

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                                DocID025743 Rev 1                                      89/99

                                                                                                                          97
Package characteristics                                             STM32F031xx

                         Figure 33. UFQFPN32 recommended footprint

       1. Drawing is not to scale.
       2. Dimensions are in millimeters.

90/99                                     DocID025743 Rev 1
STM32F031xx                                                                                      Package characteristics

Figure 34. UFQFPN28 - 4 x 4 mm, 28-lead ultra thin fine pitch quad flat no-lead package outline

                          $               "  3EATING
                          $                   0LANE
             !
                                                  #OX

                                                  0INCORNER

                                          % %

                                                  ,                        

        0IN)$                                                                                                              ,
              $ETAIL:                                                                           

                                                                            $ETAIL:                      2O4YP

                       4               E

                                                                                     ! !

                                                                                                    3EATING

                                             B                                                      0LANE

                                                                                                         !"?-%?6

1. Drawing is not to scale.
2. Dimensions are in millimeters.
3. All leads/pads should also be soldered to the PCB to improve the lead/pad solder joint life.

                                                       X

Table 65. UFQFPN28 4 x 4 mm, 28-lead ultra thin fine pitch quad flat no-lead package
                                                  mechanical data

                          millimeters                                                            inches(1)

Symbol

                Min       Typ             Max                               Min                  Typ                          Max

A               0.5       0.55               0.6                            0.0197               0.0217                       0.0236

A1              -0.05        0            0.05                              -0.002               0                            0.002

D               3.9          4               4.1                            0.1535               0.1575                       0.1614

D1              2.9          3               3.1                            0.1142               0.1181                       0.122

E               3.9          4               4.1                            0.1535               0.1575                       0.1614

E1              2.9          3               3.1                            0.1142               0.1181                       0.122

L               0.3       0.4                0.5                            0.0118               0.0157                       0.0197

L1              0.25      0.35            0.45                              0.0098               0.0138                       0.0177

T                         0.152                                                                  0.006

b               0.2       0.25               0.3                            0.0079               0.0098                       0.0118

e                         0.5                                                                    0.0197

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                       DocID025743 Rev 1                                                                           91/99

                                                                                                                                                      97
Package characteristics                                                                              STM32F031xx

                           Figure 35. UFQFPN28 recommended footprint
                                                               
                                                                                                      

                                                

                                                  
      

                                                                                                              

                                             

                                                                                                        !"?-%?&0

       1. Dimensions are in millimeters
       2. All leads/pads should also be soldered to the PCB to improve the lead/pad solder joint life.

92/99                      DocID025743 Rev 1
STM32F031xx                                                                                           Package characteristics

                             Figure 36. TSSOP20 - 20-pin thin shrink small outline

                                                         $

                                                

                                                                                                                                 C

                                                      % %

                                                

                                                                                                                        K

AAA #0                                                                 !          ,
                   !
                                                               !
                                                                                                              ,

                               B                   E

                                                                                                                 9!?-%

1. Drawing is not to scale.

       Table 66. TSSOP20 20-pin thin shrink small outline package mechanical data

                               millimeters                             inches(1)

Symbol

                      Min      Typ          Max                Min        Typ

A                                           1.2                                                                  0.0472

A1                    0.05                  0.15               0.002                                             0.0059

A2                    0.8         1         1.05               0.0315     0.0394                                 0.0413

b                     0.19                  0.3                0.0075                                            0.0118

c                     0.09                  0.2                0.0035                                            0.0079

D(2)                  6.4         6.5       6.6                0.252      0.2559                                 0.2598

E                     6.2         6.4       6.6                0.2441     0.252                                  0.2598

E1(3)                 4.3         4.4       4.5                0.1693     0.1732                                 0.1772

e                              0.65                                       0.0256

L                     0.45        0.6       0.75               0.0177     0.0236                                 0.0295

L1                                1                                       0.0394

k                     0.0                  8.0               0.0                                              8.0

aaa                                         0.1                                                                  0.0039

1. Values in inches are converted from mm and rounded to 4 decimal digits.

2. Dimension "D" does not include mold flash, protrusions or gate burrs. Mold flash, protrusions or gate burrs shall not exceed
     0.15mm per side.

3. Dimension "E1" does not include interlead flash or protrusions. Interlead flash or protrusions shall not exceed 0.25mm per
     side.

                                            DocID025743 Rev 1                                                              93/99

                                                                                                                                              97
Package characteristics                                            STM32F031xx

                         Figure 37. TSSOP20 recommended footprint

       1. Dimensions are in millimeters.

94/99                                     DocID025743 Rev 1
STM32F031xx                                                 Package characteristics

7.2    Thermal characteristics

       The maximum chip junction temperature (TJmax) must never exceed the values given in
       Table 18: General operating conditions.

       The maximum chip-junction temperature, TJ max, in degrees Celsius, may be calculated
       using the following equation:

       TJ max = TA max + (PD max x JA)

       Where:
        TA max is the maximum ambient temperature in C,
        JA is the package junction-to-ambient thermal resistance, in C/W,
        PD max is the sum of PINT max and PI/O max (PD max = PINT max + PI/Omax),
        PINT max is the product of IDD and VDD, expressed in Watts. This is the maximum chip

             internal power.

       PI/O max represents the maximum power dissipation on output pins where:
             PI/O max = (VOL IOL) + ((VDD VOH) IOH),

       taking into account the actual VOL / IOL and VOH / IOH of the I/Os at low and high level in the
       application.

               Table 67. Package thermal characteristics

       Symbol  Parameter                                    Value  Unit
                                                              55   C/W
               Thermal resistance junction-ambient            38
               LQFP48 - 7 7 mm                             118
                                                             110
                       Thermal resistance junction-ambient
                       UFQFPN32 - 5 5 mm
             JA Thermal resistance junction-ambient
                       UFQFPN28 - 4 4 mm

               Thermal resistance junction-ambient
               TSSOP20

7.2.1  Reference document
7.2.2
       JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions - Natural
       Convection (Still Air). Available from www.jedec.org

       Selecting the product temperature range

       When ordering the microcontroller, the temperature range is specified in the ordering
       information scheme shown in Section 8: Part numbering.

       Each temperature range suffix corresponds to a specific guaranteed ambient temperature at
       maximum dissipation and, to a specific maximum junction temperature.

       As applications do not commonly use the microcontroller at maximum dissipation, it is useful
       to calculate the exact power consumption and junction temperature to determine which
       temperature range will be best suited to the application.

       The following examples show how to calculate the temperature range needed for a given
       application.

               DocID025743 Rev 1                                   95/99

                                                                                      97
Package characteristics                     STM32F031xx

Note:  Example 1: High-performance application

       Assuming the following application conditions:
             Maximum ambient temperature TAmax = 80 C (measured according to JESD51-2),
             IDDmax = 50 mA, VDD = 3.5 V, maximum 20 I/Os used at the same time in output at low
             level with IOL = 8 mA, VOL= 0.4 V and maximum 8 I/Os used at the same time in output
             at low level with IOL = 20 mA, VOL= 1.3 V
             PINTmax = 50 mA 3.5 V= 175 mW
             PIOmax = 20 8 mA 0.4 V + 8 20 mA 1.3 V = 272 mW
             This gives: PINTmax = 175 mW and PIOmax = 272 mW:
             PDmax = 175 + 272 = 447 mW

       Using the values obtained in Table 67 TJmax is calculated as follows:
             For LQFP48, 55 C/W
             TJmax = 80 C + (55C/W 447 mW) = 80 C + 24.585 C = 104.585 C

       This is within the range of the suffix 6 version parts (40 < TJ < 105 C) see Table 18:
       General operating conditions on page 41.

       In this case, parts must be ordered at least with the temperature range suffix 6 (see
       Section 8: Part numbering).

       With this given PDmax we can find the TAmax allowed for a given device temperature range (order code suffix

       6 or 7).

       Suffix 6: TAmax = TJmax - (55C/W 447 mW) = 105-24.585 = 80.415 C
       Suffix 7: TAmax = TJmax - (55C/W 447 mW) = 125-24.585 = 100.415 C

       Example 2: High-temperature application

       Using the same rules, it is possible to address applications that run at high ambient
       temperatures with a low dissipation, as long as junction temperature TJ remains within the
       specified range.

       Assuming the following application conditions:
             Maximum ambient temperature TAmax = 100 C (measured according to JESD51-2),
             IDDmax = 20 mA, VDD = 3.5 V, maximum 20 I/Os used at the same time in output at low
             level with IOL = 8 mA, VOL= 0.4 V
             PINTmax = 20 mA 3.5 V= 70 mW
             PIOmax = 20 8 mA 0.4 V = 64 mW
             This gives: PINTmax = 70 mW and PIOmax = 64 mW:
             PDmax = 70 + 64 = 134 mW

       Thus: PDmax = 134 mW

       Using the values obtained in Table 67 TJmax is calculated as follows:
             For LQFP48, 55 C/W
             TJmax = 100 C + (55 C/W 134 mW) = 100 C + 7.37 C = 107.37 C

       This is above the range of the suffix 6 version parts (40 < TJ < 105 C).

       In this case, parts must be ordered at least with the temperature range suffix 7 (see
       Section 8: Part numbering) unless we reduce the power dissipation in order to be able to
       use suffix 6 parts.

96/99                    DocID025743 Rev 1
STM32F031xx                                                          Part numbering

8  Part numbering

   For a list of available options (memory, package, and so on) or for further information on any
   aspect of this device, please contact your nearest ST sales office.

   Example:                Table 68. Ordering information scheme     6x
                                                  STM32 F 031 G 6 T

   Device family
   STM32 = ARM-based 32-bit microcontroller

   Product type
   F = General-purpose

   Sub-family
   031 = STM32F031xx

   Pin count
   F = 20 pins
   G = 28 pins
   K = 32 pins
   C = 48 pins

   Code size
   4 = 16 Kbytes of Flash memory
   6 = 32 Kbytes of Flash memory

   Package
   P = TSSOP
   U = UFQFPN
   T = LQFP

   Temperature range
   6 = 40 C to +85 C
   7 = 40 C to +105 C

   Options
   xxx = programmed parts
   TR = tape and reel

                                  DocID025743 Rev 1                      97/99

                                                                                            97
Revision history                                         STM32F031xx

9      Revision history

                    Table 69. Document revision history

            Date    Revision                    Changes
       13-Jan-2014
                         1    Initial release.

98/99                    DocID025743 Rev 1
STM32F031xx

                                                                            Please Read Carefully:

Information in this document is provided solely in connection with ST products. STMicroelectronics NV and its subsidiaries ("ST") reserve the
right to make changes, corrections, modifications or improvements, to this document, and the products and services described herein at any
time, without notice.
All ST products are sold pursuant to ST's terms and conditions of sale.
Purchasers are solely responsible for the choice, selection and use of the ST products and services described herein, and ST assumes no
liability whatsoever relating to the choice, selection or use of the ST products and services described herein.
No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted under this document. If any part of this
document refers to any third party products or services it shall not be deemed a license grant by ST for the use of such third party products
or services, or any intellectual property contained therein or considered as a warranty covering the use in any manner whatsoever of such
third party products or services or any intellectual property contained therein.

UNLESS OTHERWISE SET FORTH IN ST'S TERMS AND CONDITIONS OF SALE ST DISCLAIMS ANY EXPRESS OR IMPLIED
WARRANTY WITH RESPECT TO THE USE AND/OR SALE OF ST PRODUCTS INCLUDING WITHOUT LIMITATION IMPLIED
WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE (AND THEIR EQUIVALENTS UNDER THE LAWS
OF ANY JURISDICTION), OR INFRINGEMENT OF ANY PATENT, COPYRIGHT OR OTHER INTELLECTUAL PROPERTY RIGHT.
ST PRODUCTS ARE NOT DESIGNED OR AUTHORIZED FOR USE IN: (A) SAFETY CRITICAL APPLICATIONS SUCH AS LIFE
SUPPORTING, ACTIVE IMPLANTED DEVICES OR SYSTEMS WITH PRODUCT FUNCTIONAL SAFETY REQUIREMENTS; (B)
AERONAUTIC APPLICATIONS; (C) AUTOMOTIVE APPLICATIONS OR ENVIRONMENTS, AND/OR (D) AEROSPACE APPLICATIONS
OR ENVIRONMENTS. WHERE ST PRODUCTS ARE NOT DESIGNED FOR SUCH USE, THE PURCHASER SHALL USE PRODUCTS AT
PURCHASER'S SOLE RISK, EVEN IF ST HAS BEEN INFORMED IN WRITING OF SUCH USAGE, UNLESS A PRODUCT IS
EXPRESSLY DESIGNATED BY ST AS BEING INTENDED FOR "AUTOMOTIVE, AUTOMOTIVE SAFETY OR MEDICAL" INDUSTRY
DOMAINS ACCORDING TO ST PRODUCT DESIGN SPECIFICATIONS. PRODUCTS FORMALLY ESCC, QML OR JAN QUALIFIED ARE
DEEMED SUITABLE FOR USE IN AEROSPACE BY THE CORRESPONDING GOVERNMENTAL AGENCY.

Resale of ST products with provisions different from the statements and/or technical features set forth in this document shall immediately void
any warranty granted by ST for the ST product or service described herein and shall not create or extend in any manner whatsoever, any
liability of ST.

                                  ST and the ST logo are trademarks or registered trademarks of ST in various countries.
                                 Information in this document supersedes and replaces all information previously supplied.
            The ST logo is a registered trademark of STMicroelectronics. All other names are the property of their respective owners.

                                                             2014 STMicroelectronics - All rights reserved

                                                                  STMicroelectronics group of companies
  Australia - Belgium - Brazil - Canada - China - Czech Republic - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan -

      Malaysia - Malta - Morocco - Philippines - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States of America
                                                                                    www.st.com

             DocID025743 Rev 1  99/99

                                                   99
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

STMicroelectronics:

  STM32F031G6U6 STM32F031K4U6
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved