datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

STM32F030F4P6TR

器件型号:STM32F030F4P6TR
器件类别:半导体    集成电路 - IC   
文件大小:12235.81KB,共88页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
标准:  
下载文档

STM32F030F4P6TR在线购买

供应商 器件名称 价格 最低购买 库存  
STM32F030F4P6TR ¥8.89 1 点击查看 点击购买

器件描述

arm microcontrollers - mcu entry-level arm cortex-M0 value mcu

参数

Manufacturer: STMicroelectronics
Product Category: ARM Microcontrollers - MCU
RoHS: Yes
Core: ARM Cortex M0
Data Bus Width: 32 bit
Maximum Clock Frequency: 48 MHz
Program Memory Size: 16 kB
Data RAM Size: 4 kB
On-Chip ADC: Yes
Operating Supply Voltage: 2.4 V to 3.6 V
Maximum Operating Temperature: + 85 C
Package / Case: TSSOP-20
Mounting Style: SMD/SMT
A/D Bit Size: 12 bit
A/D Channels Available: 1
Brand: STMicroelectronics
Data RAM Type: SRAM
Interface Type: I2C, SPI, USART
Minimum Operating Temperature: - 40 C
Number of Programmable I/Os: 55
Number of Timers: 10
Packaging: Reel
Processor Series: ARM Cortex
Program Memory Type: Flash
Series: STM32F030F4
Factory Pack Quantity: 2500

STM32F030F4P6TR器件文档内容

                             STM32F030x4 STM32F030x6
                                                  STM32F030x8

Value-line ARM-based 32-bit MCU with 16 to 64-KB Flash, timers,
                  ADC, communication interfaces, 2.4-3.6 V operation

                                                                              Datasheet target specification

Features                                            LQFP64 10x10 mm  TSSOP20
                                                     LQFP48 7x7 mm
Core: ARM 32-bit CortexTM-M0 CPU,                  LQFP32 7x7 mm
    frequency up to 48 MHz
                                                         One 16-bit basic timer
Memories                                                Independent and system watchdog timers
    16 to 64 Kbytes of Flash memory                   SysTick timer: 24-bit downcounter
    4 to 8 Kbytes of SRAM with HW parity
        checking                                     Calendar RTC with alarm and periodic wakeup
                                                        from Stop/Standby
CRC calculation unit
                                                     Communication interfaces
Reset and power management                              Up to two I2C interfaces: one supporting
    Voltage range: 2.4 V to 3.6 V                         Fast Mode Plus (1 Mbit/s) with 20 mA
    Power-on/Power down reset (POR/PDR)                   current sink
    Low power modes: Sleep, Stop, Standby             Up to two USARTs supporting master
                                                            synchronous SPI and modem control; one
Clock management                                           with auto baud rate detection
    4 to 32 MHz crystal oscillator                     Up to two SPIs (18 Mbit/s) with 4 to 16
    32 kHz oscillator for RTC with calibration            programmable bit frame
    Internal 8 MHz RC with x6 PLL option
    Internal 40 kHz RC oscillator                  Serial wire debug (SWD)

Up to 55 fast I/Os                                 Table 1. Device summary
    All mappable on external interrupt vectors
    Up to 36 I/Os with 5 V tolerant capability    Reference        Part number

5-channel DMA controller                           STM32F030x4  STM32F030F4
                                                    STM32F030x6  STM32F030C6, STM32F030K6
1 x 12-bit, 1.0 s ADC (up to 16 channels)         STM32F030x8  STM32F030C8, STM32F030R8
    Conversion range: 0 to 3.6 V
    Separate analog supply from 2.4 up to
        3.6 V

Up to 10 timers
    One 16-bit 7-channel advanced-control
        timer for 6 channels PWM output, with
        deadtime generation and emergency stop
    One 16-bit timer, with up to 4 IC/OC, usable
        for IR control decoding
    One 16-bit timer, with 2 IC/OC, 1 OCN,
        deadtime generation and emergency stop
    Two 16-bit timers, each with IC/OC and
        OCN, deadtime generation, emergency
        stop and modulator gate for IR control
    One 16-bit timer with 1 IC/OC

July 2013  DocID024849 Rev 1                                                            1/88

                                                                                  www.st.com
Contents         STM32F030x4 STM32F030x6 STM32F030x8

Contents

1     Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2     Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3     Functional overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

      3.1 ARM CortexTM-M0 core with embedded Flash and SRAM . . . . . . . . . 12

      3.2 Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

      3.3 Boot modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

      3.4 Cyclic redundancy check calculation unit (CRC) . . . . . . . . . . . . . . . . . . . 13

      3.5 Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.5.1 Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.5.2 Power supply supervisors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

          3.5.3  Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
          3.5.4  Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

      3.6 Clocks and startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

      3.7 General-purpose inputs/outputs (GPIOs) . . . . . . . . . . . . . . . . . . . . . . . . . 16

      3.8 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . 16

      3.9 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

          3.9.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 16

          3.9.2 Extended interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . 16

      3.10 Analog to digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

          3.10.1 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

                3.10.2 Internal voltage reference (VREFINT) . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

      3.11 Timers and watchdogs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

          3.11.1 Advanced-control timer (TIM1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
          3.11.2 General-purpose timers (TIM3, TIM14..17) . . . . . . . . . . . . . . . . . . . . . . 19

          3.11.3 Basic timer TIM6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

          3.11.4 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
          3.11.5 System window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          3.11.6 SysTick timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

      3.12 Real-time clock (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
      3.13 Inter-integrated circuit interfaces (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

      3.14 Universal synchronous/asynchronous receiver transmitters (USART) . . 22

2/88             DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8  Contents

   3.15 Serial peripheral interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
   3.16 Serial wire debug port (SW-DP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

4  Pinouts and pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5  Memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

6  Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1 Parameter conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1.1 Minimum and maximum values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1.2 Typical values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1.3 Typical curves . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1.4 Loading capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1.5 Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

   6.1.6 Power supply scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

   6.1.7 Current consumption measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

   6.2 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

   6.3 Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

   6.3.1 General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

   6.3.2 Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . 41

   6.3.3 Embedded reset and power control block characteristics . . . . . . . . . . . 41

   6.3.4 Embedded reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

   6.3.5 Supply current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

   6.3.6 Wakeup time from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

   6.3.7 External clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

   6.3.8 Internal clock source characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

   6.3.9 PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

   6.3.10 Memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   6.3.11 EMC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

   6.3.12 Electrical sensitivity characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

   6.3.13 I/O current injection characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

   6.3.14 I/O port characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

   6.3.15 NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

   6.3.16 12-bit ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

   6.3.17 Temperature sensor characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

   6.3.18 Timer characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

   6.3.19 Communication interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

   DocID024849 Rev 1                 3/88

                                                      4
Contents  STM32F030x4 STM32F030x6 STM32F030x8

7         Package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

          7.1 Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

          7.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

          7.2.1 Reference document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

          7.2.2 Selecting the product temperature range . . . . . . . . . . . . . . . . . . . . . . . 83

8         Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

9         Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

4/88      DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8  List of tables

List of tables

Table 1.   Device summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Table 2.   STM32F030x device features and peripheral counts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Table 3.   Temperature sensor calibration values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 4.   Internal voltage reference calibration values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Table 5.   Timer feature comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Table 6.   Comparison of I2C analog and digital filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 7.   STM32F030x I2C implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 8.   STM32F030x USART implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 9.   STM32F030x SPI implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 10.  Legend/abbreviations used in the pinout table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 11.  Pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 12.  Alternate functions selected through GPIOA_AFR registers for port A . . . . . . . . . . . . . . . 31
Table 13.  Alternate functions selected through GPIOB_AFR registers for port B . . . . . . . . . . . . . . . 32
Table 14.  STM32F030x peripheral register boundary addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Table 15.  Voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 16.  Current characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 17.  Thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Table 18.  General operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Table 19.  Operating conditions at power-up / power-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 20.  Embedded reset and power control block characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 21.  Embedded internal reference voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 22.  Typical and maximum current consumption from VDD supply at VDD = 3.6 . . . . . . . . . . . 43
Table 23.  Typical and maximum current consumption from the VDDA supply . . . . . . . . . . . . . . . . . . 43
Table 24.  Typical and maximum VDD consumption in Stop and Standby modes. . . . . . . . . . . . . . . . 44
Table 25.  Typical and maximum VDDA consumption in Stop and Standby modes. . . . . . . . . . . . . . . 44
Table 26.  Typical current consumption in Run mode, code with data processing
           running from Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 27.  Switching output I/O current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 28.  Low-power mode wakeup timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 29.  High-speed external user clock characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Table 30.  Low-speed external user clock characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 31.  HSE oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Table 32.  LSE oscillator characteristics (fLSE = 32.768 kHz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 33.  HSI oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 34.  HSI14 oscillator characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 35.  LSI oscillator characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 36.  PLL characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 37.  Flash memory characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 38.  Flash memory endurance and data retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 39.  EMS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 40.  EMI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 41.  ESD absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 42.  Electrical sensitivities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 43.  I/O current injection susceptibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 44.  I/O static characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 45.  Output voltage characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Table 46.  I/O AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Table 47.  NRST pin characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

           DocID024849 Rev 1         5/88

                                                      6
List of tables  STM32F030x4 STM32F030x6 STM32F030x8

Table 48.  ADC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 49.  RAIN max for fADC = 14 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 50.  ADC accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 51.  TS characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 52.  TIMx characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 53.  IWDG min/max timeout period at 40 kHz (LSI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 54.  WWDG min-max timeout value @48 MHz (PCLK). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table 55.  I2C characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 56.  I2C analog filter characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table 57.  SPI characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Table 58.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package mechanical data . . . . . . . . . . 75
Table 59.  LQFP48 7 x 7 mm, 48-pin low-profile quad flat package mechanical data . . . . . . . . . . . 77
Table 60.  LQFP32 7 x 7mm 32-pin low-profile quad flat package mechanical data . . . . . . . . . . . . 79
Table 61.  TSSOP20 20-pin thin shrink small outline package mechanical data . . . . . . . . . . . . . . . 81
Table 62.  Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 63.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table 64.  Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

6/88            DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8  List of figures

List of figures

Figure 1.   Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Figure 2.   Clock tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Figure 3.   LQFP64 64-pin package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Figure 4.   LQFP48 48-pin package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 5.   LQFP32 32-pin package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Figure 6.   TSSOP20 package pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Figure 7.   STM32F030x memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Figure 8.   Pin loading conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Figure 9.   Pin input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Figure 10.  Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Figure 11.  Current consumption measurement scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Figure 12.  High-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figure 13.  Low-speed external clock source AC timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Figure 14.  Typical application with an 8 MHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Figure 15.  Typical application with a 32.768 kHz crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Figure 16.  TC and TTa I/O input characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Figure 17.  Five volt tolerant (FT and FTf) I/O input characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Figure 18.  I/O AC characteristics definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Figure 19.  Recommended NRST pin protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Figure 20.  ADC accuracy characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 21.  Typical connection diagram using the ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Figure 22.  I2C bus AC waveforms and measurement circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Figure 23.  SPI timing diagram - slave mode and CPHA = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 24.  SPI timing diagram - slave mode and CPHA = 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 25.  SPI timing diagram - master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Figure 26.  LQFP64 10 x 10 mm 64 pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . 75
Figure 27.  LQFP64 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 28.  LQFP48 7 x 7 mm, 48 pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . . 77
Figure 29.  LQFP48 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Figure 30.  LQFP32 7 x 7mm 32-pin low-profile quad flat package outline . . . . . . . . . . . . . . . . . . . . 79
Figure 31.  LQFP32 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 32.  TSSOP20 - 20-pin thin shrink small outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Figure 33.  TSSOP20 recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 34.  LQFP64 PD max vs. TA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

            DocID024849 Rev 1        7/88

                                                      7
Introduction        STM32F030x4 STM32F030x6 STM32F030x8

1     Introduction

      This datasheet provides the ordering information and mechanical device characteristics of
      the STM32F030x microcontrollers.

      This STM32F030x4, STM32F030x6, and STM32F030x8 datasheet should be read in
      conjunction with the STM32F0xxxx reference manual (RM0091). The reference manual is
      available from the STMicroelectronics website www.st.com.

      For information on the ARM CortexTM-M0 core, please refer to the CortexTM-M0 Technical
      Reference Manual, available from the www.arm.com website at the following address:
      http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0432c/index.html.

8/88                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8  Description

2  Description

   The STM32F030x microcontroller incorporates the high-performance ARM CortexTM-M0 32-
   bit RISC core operating at a 48 MHz frequency, high-speed embedded memories (up to
   64 Kbytes of Flash memory and up to 8 Kbytes of SRAM), and an extensive range of
   enhanced peripherals and I/Os. All devices offer standard communication interfaces (up to
   two I2Cs, up to two SPIs, and up to two USARTs), one 12-bit ADC, up to 6 general-purpose
   16-bit timers and an advanced-control PWM timer.

   The STM32F030x microcontroller operates in the -40 to +85 C temperature range, from a
   2.4 to 3.6 V power supply. A comprehensive set of power-saving modes allows the design of
   low-power applications.

   The STM32F030x microcontroller includes devices in four different packages ranging from
   20 pins to 64 pins. Depending on the device chosen, different sets of peripherals are
   included. The description below provides an overview of the complete range of
   STM32F030x peripherals proposed.

   These features make the STM32F030x microcontroller suitable for a wide range of
   applications such as application control and user interfaces, handheld equipment, A/V
   receivers and digital TV, PC peripherals, gaming platforms, e-bikes, consumer appliances,
   printers, scanners, alarm systems, video intercoms, and HVACs.

                DocID024849 Rev 1    9/88

                                                      11
Description                                               STM32F030x4 STM32F030x6 STM32F030x8

                      Table 2. STM32F030x device features and peripheral counts

        Peripheral         STM32F030F4 STM32F030K6            STM32F030C6/C8               STM32F030R8

Flash (Kbytes)                    16       32                 32            64             64
                                   4
SRAM (Kbytes)                              4                  4             8              8
                            4 (16-bit)(1)
             Advanced              -                      1 (16-bit)
             control
                                 1(2)
Timers       General             1(3)      4 (16-bit)(1)  4 (16-bit)(1) 5 (16-bit)         5 (16-bit)
             purpose             1(4)
                                   1
             Basic         (11 channels)   -                  -           1 (16-bit)       1 (16-bit)
                                  15
             SPI                           1(2)               1(2)          2              2
             I2C             TSSOP20
Comm.       USART                         1(3)               1(3)          2              2
interfaces

                                           1(4)               1(4)          2              2

12-bit synchronized ADC                            1                  1                            1
(number of channels)                       (12 channels)      (12 channels)                (18 channels)

GPIOs                                      26                         39                   55

Max. CPU frequency                                        48 MHz

Operating voltage                                         2.4 to 3.6 V

Operating temperature                      Ambient operating temperature: -40 C to 85 C

Packages                                   LQFP32                   LQFP48                 LQFP64

1. TIM15 is not present.
2. SPI2 is not present.
3. I2C2 is not present.
4. USART2 is not present.

10/88                                      DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                                                                      Description

                                      Figure 1. Block diagram

SWCLK               Serial                                                                 VDD18                           POWER
SWDIO                Wire                                                                                                VOLT.REG
                   Debug                                       Flash Obl           Flash                               3.3 V TO 1.8 V    VDD = 2.4 to 3.6 V
  as AF                                                             interface      up to                                                 VSS
                  CORTEX-M0 CPU                                                   64 KB,                              @ VDD
                  fHCLK = 48 MHz                                                  32 bits                                                 NRST
                                                                                 SRAM                         POR           SUPPLY        VDDA
                          NVIC        Bus matrix               SRAM             4 / 8 KB                    Reset       SUPERVISION       VDD
                                                                  controller
                            GP DMA                                           RESET &                             Int        POR/PDR       OSC_IN (PF0)
                          5 channels                                           CLOCK                                                      OSC_OUT (PF1)
                                                                             CONTROL       @ VDDA                     @ VDDA
PA[15:0]          GPIO port A                                                              RC HS 14 MHz                           @ VDD   OSC32_IN (PC14)
                  GPIO port B                                                               RC HS 8 MHz                                   OSC32_OUT (PC15)
PB[15:0]          GPIO port C                                                                                              XTAL OSC       TAMPER-RTC
                  GPIO port D                                                                    RC LS                      4-32 MHz      (ALARM OUT)
PC[15:0]          GPIO port F                                                                                           IWDG
     PD2                                                                                               PLL              Power
                                                                                                                      Controller
PF[1:0]                                                                                    AHBPCLK
PF[7:4]                                                                                    APBPCLK                           @ VDD
                                                                                            ADCCLK                         XTAL32 kHz
                                                                                            USARTCLK
                                                                                            HCLK                           RTC
                                                                                            FCLK

                                                  AHB decoder                  CRC                                    RTC interface

       55 AF      EXT. IT                                      AHB                                                    TIMER 1            4 channels
        MOSI,     WKUP                                         APB                                                    TIMER 3            3 compl. channels
        MISO,                                                                                                         TIMER 14           BRK, ETR input as AF
         SCK,         SPI1                                                  WWDG                                      TIMER 15           4 ch., ETR as AF
  NSS as AF           SPI2                                                DBGMCU                                      TIMER 16
MOSI/MISO,        SYSCFG IF                                                                                           TIMER 17           1 channel as AF
  SCK/NSS,                                                                 TIMER 6
        as AF     @ VDDA                                                                                              USART1             2 channels
                   Temp.                                                                                              USART2             1 compl, BRK as AF
              16   sensor
     AD inputs                                                                                                           I2C 1           1 channel
                                                                                                                         I2C2            1 compl, BRK as AF
            VDDA                                                                                                                         1 channel
            VSSA                                                                                                                         1 compl, BRK as AF
                                                                                                                                         IR_OUT as AF

                                                                                                                                         RX, TX,CTS, RTS,
                                                                                                                                         CK as AF
                                                                                                                                         RX, TX,CTS, RTS,
                                                                                                                                         CK as AF

                                                                                                                                         SCL, SDA, SMBA
                                                                                                                                         (20 mA for FM+) as AF

                                                                                                                                         SCL, SDA
                                                                                                                                         as AF

                  12-bit   IF
                  ADC1

                                                                                                                                         MSv32137V1

1. TIMER6, TIMER15, SPI2, USART2 and I2C2 are available on STM32F030x8 devices only.

                                                               DocID024849 Rev 1                                                                             11/88

                                                                                                                                                                                11
Functional overview         STM32F030x4 STM32F030x6 STM32F030x8

3      Functional overview

3.1    ARM CortexTM-M0 core with embedded Flash and SRAM

       The ARM CortexTM-M0 processor is the latest generation of ARM processors for embedded
       systems. It has been developed to provide a low-cost platform that meets the needs of MCU
       implementation, with a reduced pin count and low-power consumption, while delivering
       outstanding computational performance and an advanced system response to interrupts.

       The ARM CortexTM-M0 32-bit RISC processor features exceptional code-efficiency,
       delivering the high-performance expected from an ARM core in the memory size usually
       associated with 8- and 16-bit devices.

       The STM32F0xx family has an embedded ARM core and is therefore compatible with all
       ARM tools and software.

       Figure 1 shows the general block diagram of the device family.

3.2    Memories

       The device has the following features:
        Up to 8 Kbytes of embedded SRAM accessed (read/write) at CPU clock speed with 0

             wait states and featuring embedded parity checking with exception generation for fail-
             critical applications.
        The non-volatile memory is divided into two arrays:
             16 to 64 Kbytes of embedded Flash memory for programs and data

             Option bytes

             The option bytes are used to write-protect the memory (with 4 KB granularity) and/or
             readout-protect the whole memory with the following options:

             Level 0: no readout protection

             Level 1: memory readout protection, the Flash memory cannot be read from or
                   written to if either debug features are connected or boot in RAM is selected

             Level 2: chip readout protection, debug features (Cortex-M0 serial wire) and boot
                   in RAM selection disabled

3.3    Boot modes

       At startup, the boot pin and boot selector option bit are used to select one of three boot
       options:
        Boot from User Flash
        Boot from System Memory
        Boot from embedded SRAM

       The boot loader is located in System Memory. It is used to reprogram the Flash memory by
       using USART on pins PA14/PA15 or PA9/PA10.

12/88                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8  Functional overview

3.4    Cyclic redundancy check calculation unit (CRC)

       The CRC (cyclic redundancy check) calculation unit is used to get a CRC code from a 32-bit
       data word and a CRC-32 (Ethernet) polynomial.

       Among other applications, CRC-based techniques are used to verify data transmission or
       storage integrity. In the scope of the EN/IEC 60335-1 standard, they offer a means of
       verifying the Flash memory integrity. The CRC calculation unit helps compute a signature of
       the software during runtime, to be compared with a reference signature generated at link-
       time and stored at a given memory location.

3.5    Power management

3.5.1  Power supply schemes
3.5.2
        VDD = 2.4 to 3.6 V: external power supply for I/Os and the internal regulator. Provided
3.5.3        externally through VDD pins.

        VDDA = 2.4 to 3.6 V: external analog power supply for ADC, Reset blocks, RCs and
             PLL. The VDDA voltage level must be always greater or equal to the VDD voltage level
             and must be provided first.

       For more details on how to connect power pins, refer to Figure 10: Power supply scheme.

       Power supply supervisors

       The device has integrated power-on reset (POR) and power-down reset (PDR) circuits.
       They are always active, and ensure proper operation above a threshold of 2 V. The device
       remains in reset mode when the monitored supply voltage is below a specified threshold,
       VPOR/PDR, without the need for an external reset circuit.
        The POR monitors only the VDD supply voltage. During the startup phase it is required

             that VDDA should arrive first and be greater than or equal to VDD.
        The PDR monitors both the VDD and VDDA supply voltages, however the VDDA power

             supply supervisor can be disabled (by programming a dedicated Option bit) to reduce
             the power consumption if the application design ensures that VDDA is higher than or
             equal to VDD.

       Voltage regulator

       The regulator has three operating modes: main (MR), low power (LPR) and power down.
        MR is used in normal operating mode (Run)
        LPR can be used in Stop mode where the power demand is reduced
        Power down is used in Standby mode: the regulator output is in high impedance: the

             kernel circuitry is powered down, inducing zero consumption (but the contents of the
             registers and SRAM are lost)

       This regulator is always enabled after reset. It is disabled in Standby mode, providing high
       impedance output.

       DocID024849 Rev 1                               13/88

                                                                          22
Functional overview        STM32F030x4 STM32F030x6 STM32F030x8

3.5.4  Low-power modes

Note:  The STM32F030x microcontroller supports three low-power modes to achieve the best
       compromise between low power consumption, short startup time and available wakeup
       sources:
        Sleep mode

             In Sleep mode, only the CPU is stopped. All peripherals continue to operate and can
             wake up the CPU when an interrupt/event occurs.
        Stop mode

             Stop mode achieves very low power consumption while retaining the content of SRAM
             and registers. All clocks in the 1.8 V domain are stopped, the PLL, the HSI RC and the
             HSE crystal oscillators are disabled. The voltage regulator can also be put either in
             normal or in low power mode.

             The device can be woken up from Stop mode by any of the EXTI lines. The EXTI line
             source can be one of the 16 external lines or the RTC alarm.
        Standby mode

             The Standby mode is used to achieve the lowest power consumption. The internal
             voltage regulator is switched off so that the entire 1.8 V domain is powered off. The
             PLL, the HSI RC and the HSE crystal oscillators are also switched off. After entering
             Standby mode, SRAM and register contents are lost except for the Standby circuitry.

             The device exits Standby mode when an external reset (NRST pin), an IWDG reset, a
             rising edge on the WKUP pins, or an RTC alarm occurs.

       The RTC, the IWDG, and the corresponding clock sources are not stopped by entering Stop
       or Standby mode.

3.6    Clocks and startup

       System clock selection is performed on startup, however the internal RC 8 MHz oscillator is
       selected as default CPU clock on reset. An external 4-32 MHz clock can be selected, in
       which case it is monitored for failure. If failure is detected, the system automatically switches
       back to the internal RC oscillator. A software interrupt is generated if enabled. Similarly, full
       interrupt management of the PLL clock entry is available when necessary (for example on
       failure of an indirectly used external crystal, resonator or oscillator).

       Several prescalers allow the application to configure the frequency of the AHB and the APB
       domains. The maximum frequency of the AHB and the APB domains is 48 MHz.

14/88                      DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                    Functional overview

                                          Figure 2. Clock tree                  FLITFCLK
                                                                                to Flash programming interface
                                                                           HSI
                                                                       SYSCLK                             to I2C1

             8 MHz HSI                                              LSE
             HSI RC                                                /244

                                 /2

             PLLSRC                       SW                       HCLK         to AHB bus, core,
                       PLLMUL                                                   memory and DMA
                                     HSI                            /8
                                                                                to cortex System timer
                                                                       APB      FHCLK Cortex free running clock
                                                                   prescaler
                           PLL PLLCLK                     AHABHB   /1,2,4,8,16  PCLK   to APB peripherals
                         x2,x3,..                      prescaler
                                                       /1,2,..512
                         x16         HSE
                                                     SYSCLK
                                                                   If (APB1 prescaler
             /1,2,                   CSS                           =1) x1 else x2      to TIM1,3,6,
             3,..16                                                                    14,15,16,17

OSC_OUT      4-32 MHz                      14 MHz HSI14              ADC               to ADC
   OSC_IN    HSE OSC                      HSI14 RC                 Prescaler           14 MHz max

                                                                     /2,4

                               /32   RTCCLK                            PCLK            to USART1
                                                                   SYSCLK
   OSC32_IN  LSE OSC LSE                             to RTC
OSC32_OUT    32.768kHz                                                    HSI
                                                                         LSE

                          RTCSEL[1:0]

             LSI RC       LSI                        to IWDG

             40kHz

MCO          Main clock   /2 PLLCLK
             output             HSI
                                HSI14
                               HSE
                               SYSCLK
                               LSI (1)
                               LSE (1)

                     MCO

                                                                                       MS32138V1

1. LSI/LSE is not available on STM32F030x8 devices.

                                          DocID024849 Rev 1                                                        15/88

                                                                                                                                      22
Functional overview  STM32F030x4 STM32F030x6 STM32F030x8

3.7    General-purpose inputs/outputs (GPIOs)

       Each of the GPIO pins can be configured by software as output (push-pull or open-drain), as
       input (with or without pull-up or pull-down) or as peripheral alternate function. Most of the
       GPIO pins are shared with digital or analog alternate functions.

       The I/O configuration can be locked if needed following a specific sequence in order to
       avoid spurious writing to the I/Os registers.

3.8    Direct memory access controller (DMA)

       The 5-channel general-purpose DMAs manage memory-to-memory, peripheral-to-memory
       and memory-to-peripheral transfers.

       The DMA supports circular buffer management, removing the need for user code
       intervention when the controller reaches the end of the buffer.

       Each channel is connected to dedicated hardware DMA requests, with support for software
       trigger on each channel. Configuration is made by software and transfer sizes between
       source and destination are independent.

       DMA can be used with the main peripherals: SPI, I2C, USART, all TIMx timers (except
       TIM14) and ADC.

3.9    Interrupts and events

3.9.1  Nested vectored interrupt controller (NVIC)

3.9.2  The STM32F0xx family embeds a nested vectored interrupt controller able to handle up to
       32 maskable interrupt channels (not including the 16 interrupt lines of CortexTM-M0) and 4
       priority levels.
        Closely coupled NVIC gives low latency interrupt processing
        Interrupt entry vector table address passed directly to the core
        Closely coupled NVIC core interface
        Allows early processing of interrupts
        Processing of late arriving higher priority interrupts
        Support for tail-chaining
        Processor state automatically saved
        Interrupt entry restored on interrupt exit with no instruction overhead

       This hardware block provides flexible interrupt management features with minimal interrupt
       latency.

       Extended interrupt/event controller (EXTI)

       The extended interrupt/event controller consists of 24 edge detector lines used to generate
       interrupt/event requests and wake-up the system. Each line can be independently
       configured to select the trigger event (rising edge, falling edge, both) and can be masked
       independently. A pending register maintains the status of the interrupt requests. The EXTI
       can detect an external line with a pulse width shorter than the internal clock period. Up to 55
       GPIOs can be connected to the 16 external interrupt lines.

16/88                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                          Functional overview

3.10    Analog to digital converter (ADC)

3.10.1  The 12-bit analog to digital converter has up to 16 external and 2 internal (temperature
        sensor/voltage reference measurement) channels and performs conversions in single-shot
        or scan modes. In scan mode, automatic conversion is performed on a selected group of
        analog inputs.

        The ADC can be served by the DMA controller.

        An analog watchdog feature allows very precise monitoring of the converted voltage of one,
        some or all selected channels. An interrupt is generated when the converted voltage is
        outside the programmed thresholds.

        Temperature sensor

        The temperature sensor (TS) generates a voltage VSENSE that varies linearly with
        temperature.

        The temperature sensor is internally connected to the ADC_IN16 input channel which is
        used to convert the sensor output voltage into a digital value.

        The sensor provides good linearity but it has to be calibrated to obtain good overall
        accuracy of the temperature measurement. As the offset of the temperature sensor varies
        from chip to chip due to process variation, the uncalibrated internal temperature sensor is
        suitable for applications that detect temperature changes only.

        To improve the accuracy of the temperature sensor measurement, each device is
        individually factory-calibrated by ST. The temperature sensor factory calibration data are
        stored by ST in the system memory area, accessible in read-only mode.

                     Table 3. Temperature sensor calibration values

        Calibration value name       Description             Memory address

        TS_CAL1                 TS ADC raw data acquired at  0x1FFF F7B8 - 0x1FFF F7B9
        TS_CAL2                 temperature of 30 C,        0x1FFF F7C2 - 0x1FFF F7C3
                                VDDA= 3.3 V

                                TS ADC raw data acquired at
                                temperature of 110 C
                                VDDA= 3.3 V

3.10.2  Internal voltage reference (VREFINT)

        The internal voltage reference (VREFINT) provides a stable (bandgap) voltage output for the
        ADC. VREFINT is internally connected to the ADC_IN17 input channel. The precise voltage
        of VREFINT is individually measured for each part by ST during production test and stored in
        the system memory area. It is accessible in read-only mode.

                     Table 4. Internal voltage reference calibration values

        Calibration value name       Description             Memory address

        VREFINT_CAL             Raw data acquired at         0x1FFF F7BA - 0x1FFF F7BB
                                temperature of 30 C
                                VDDA= 3.3 V

                                DocID024849 Rev 1                                       17/88

                                                                                                           22
Functional overview                                     STM32F030x4 STM32F030x6 STM32F030x8

3.11       Timers and watchdogs

           Devices of the STM32F0xx family include up to six general-purpose timers, one basic timer
           and an advanced control timer.
           Table 5 compares the features of the advanced-control, general-purpose and basic timers.

                                 Table 5. Timer feature comparison

Timer      Timer      Counter Counter      Prescaler    DMA request  Capture/  Complementary
type                 resolution type         factor      generation  compare        outputs
                                                                     channels          Yes
                                                                                        No
Advanced   TIM1      16-bit     Up, Any integer               Yes    4                  No
  control                     down, between 1                                          Yes
                             up/down and 65536                                         Yes
                                                                                        No
                             Up, Any integer

           TIM3      16-bit  down, between 1                  Yes    4

                             up/down and 65536

                                           Any integer

           TIM14     16-bit  Up            between 1          No     1

General                                    and 65536

purpose                                    Any integer

           TIM15(1) 16-bit   Up            between 1          Yes    2

                                           and 65536

           TIM16,                          Any integer
           TIM17
                     16-bit  Up            between 1          Yes    1

                                           and 65536

                                           Any integer

Basic TIM6(1)        16-bit  Up            between 1          Yes    0

                                           and 65536

1. Available on STM32F030x8 devices only.

3.11.1     Advanced-control timer (TIM1)

           The advanced-control timer (TIM1) can be seen as a three-phase PWM multiplexed on 6
           channels. It has complementary PWM outputs with programmable inserted dead times. It
           can also be seen as a complete general-purpose timer. The 4 independent channels can be
           used for:
            Input capture
            Output compare
            PWM generation (edge or center-aligned modes)
            One-pulse mode output

           If configured as a standard 16-bit timer, it has the same features as the TIMx timer. If
           configured as the 16-bit PWM generator, it has full modulation capability (0-100%).

           The counter can be frozen in debug mode.

           Many features are shared with those of the standard timers which have the same
           architecture. The advanced control timer can therefore work together with the other timers
           via the Timer Link feature for synchronization or event chaining.

18/88                                      DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8  Functional overview

3.11.2  General-purpose timers (TIM3, TIM14..17)

3.11.3  There are five synchronizable general-purpose timers embedded in the STM32F030x
3.11.4  devices (see Table 5 for differences). Each general-purpose timer can be used to generate
        PWM outputs, or as simple time base.

        TIM3

        STM32F030x devices feature a synchronizable 4-channel general-purpose timer based on
        a 16-bit auto-reload up/downcounter and a 16-bit prescaler. TIM3 features 4 independent
        channels for input capture/output compare, PWM or one-pulse mode output. This gives up
        to 12 input captures/output compares/PWMs on the largest packages.
        The TIM3 general-purpose timer can work with the TIM1 advanced-control timer via the
        Timer Link feature for synchronization or event chaining.
        It provides independent DMA request generation.
        The TIM3 timer is capable of handling quadrature (incremental) encoder signals and the
        digital outputs from 1 to 3 hall-effect sensors.
        Its counter can be frozen in debug mode.

        TIM14

        This timer is based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
        TIM14 features one single channel for input capture/output compare, PWM or one-pulse
        mode output.
        Its counter can be frozen in debug mode.

        TIM15, TIM16 and TIM17

        These timers are based on a 16-bit auto-reload upcounter and a 16-bit prescaler.
        TIM15 has two independent channels, whereas TIM16 and TIM17 feature one single
        channel for input capture/output compare, PWM or one-pulse mode output.
        The TIM15, TIM16 and TIM17 timers can work together, and TIM15 can also operate with
        TIM1 via the Timer Link feature for synchronization or event chaining.
        TIM15 can be synchronized with TIM16 and TIM17.
        TIM15, TIM16, and TIM17 have a complementary output with dead-time generation and
        independent DMA request generation.
        Their counters can be frozen in debug mode.

        Basic timer TIM6

        This timer is mainly used as a generic 16-bit time base.

        Independent watchdog (IWDG)

        The independent watchdog is based on an 8-bit prescaler and 12-bit downcounter with
        user-defined refresh window. It is clocked from an independent 40 kHz internal RC and as it
        operates independently from the main clock, it can operate in Stop and Standby modes. It
        can be used either as a watchdog to reset the device when a problem occurs, or as a free

        DocID024849 Rev 1            19/88

                                                        22
Functional overview  STM32F030x4 STM32F030x6 STM32F030x8

3.11.5  running timer for application timeout management. It is hardware or software configurable
3.11.6  through the option bytes. The counter can be frozen in debug mode.

        System window watchdog (WWDG)

        The system window watchdog is based on a 7-bit downcounter that can be set as free
        running. It can be used as a watchdog to reset the device when a problem occurs. It is
        clocked from the APB clock (PCLK). It has an early warning interrupt capability and the
        counter can be frozen in debug mode.

        SysTick timer

        This timer is dedicated to real-time operating systems, but could also be used as a standard
        down counter. It features:
         A 24-bit down counter
         Autoreload capability
         Maskable system interrupt generation when the counter reaches 0
         Programmable clock source (HCLK or HCLK/8)

3.12    Real-time clock (RTC)

        The RTC is an independent BCD timer/counter. Its main features are the following:
         Calendar with subsecond, seconds, minutes, hours (12 or 24 format), week day, date,

              month, year, in BCD (binary-coded decimal) format
         Automatically correction for 28, 29 (leap year), 30, and 31 day of the month
         Programmable alarm with wake up from Stop and Standby mode capability
         On-the-fly correction from 1 to 32767 RTC clock pulses. This can be used to

              synchronize it with a master clock.
         Digital calibration circuit with 1 ppm resolution, to compensate for quartz crystal

              inaccuracy
         2 anti-tamper detection pins with programmable filter. The MCU can be woken up from

              Stop and Standby modes on tamper event detection.
         Timestamp feature which can be used to save the calendar content. This function can

              triggered by an event on the timestamp pin, or by a tamper event. The MCU can be
              woken up from Stop and Standby modes on timestamp event detection.
         Periodic wakeup from Stop/Standby
         Reference clock detection: a more precise second source clock (50 or 60 Hz) can be
              used to enhance the calendar precision.

        The RTC clock sources can be:
         A 32.768 kHz external crystal
         A resonator or oscillator
         The internal low-power RC oscillator (typical frequency of 40 kHz)
         The high-speed external clock divided by 32

20/88                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                  Functional overview

3.13  Inter-integrated circuit interfaces (I2C)

      Up to two I2C interfaces (I2C1 and I2C2) can operate in multimaster or slave modes. Both
      can support Standard mode (up to 100 kbit/s) or Fast mode (up to 400 kbit/s). I2C1 also
      supports Fast Mode Plus (up to 1 Mbit/s) with 20 mA output drive.

      Both support 7-bit and 10-bit addressing modes, multiple 7-bit slave addresses (2
      addresses, 1 with configurable mask). They also include programmable analog and digital
      noise filters.

                         Table 6. Comparison of I2C analog and digital filters

                                        Analog filter                Digital filter

      Pulse width of          50 ns                         Programmable length from 1 to 15
      suppressed spikes                                     I2C peripheral clocks

      Benefits               Available in Stop mode         1. Extra filtering capability vs.
                                                            standard requirements.
                                                            2. Stable length

      Drawbacks              Variations depending on        Wakeup from Stop on address
                             temperature, voltage, process  match is not available when digital
                                                            filter is enabled.

      In addition, I2C1 provides hardware support for SMBUS 2.0 and PMBUS 1.1: ARP
      capability, Host notify protocol, hardware CRC (PEC) generation/verification, timeouts
      verifications and ALERT protocol management.

      The I2C interfaces can be served by the DMA controller.

      Refer to Table 7 for the differences between I2C1 and I2C2.

                             Table 7. STM32F030x I2C implementation

                              I2C features(1)                        I2C1            I2C2

      7-bit addressing mode                                          X               X

      10-bit addressing mode                                         X               X

      Standard mode (up to 100 kbit/s)                               X               X

      Fast mode (up to 400 kbit/s)                                   X               X

      Fast Mode Plus with 20 mA output drive I/Os (up to 1 Mbit/s)   X                         -

      SMBus                                                          X                         -

      1. X = supported.

                                    DocID024849 Rev 1                                             21/88

                                                                                                                     22
Functional overview                           STM32F030x4 STM32F030x6 STM32F030x8

3.14   Universal synchronous/asynchronous receiver transmitters
       (USART)

       The device embeds up to two universal synchronous/asynchronous receiver transmitters
       (USART1 and USART2), which communicate at speeds of up to 6 Mbit/s.

       They provide hardware management of the CTS and RTS signals, multiprocessor
       communication mode, master synchronous communication and single-wire half-duplex
       communication mode. The USART1 supports also auto baud rate feature.

       The USART interfaces can be served by the DMA controller.

       Refer to Table 8 for the differences between USART1 and USART2.

                          Table 8. STM32F030x USART implementation

                     USART modes/features(1)            USART1           USART2
                                                                              X
       Hardware flow control for modem                  X                     X
                                                                              X
       Continuous communication using DMA               X                     X
                                                                              X
       Multiprocessor communication                     X                     -
                                                                              -
       Synchronous mode                                 X

       Single-wire half-duplex communication            X

       Receiver timeout interrupt                       X

       Auto baud rate detection                         X

       1. X = supported.

3.15   Serial peripheral interface (SPI)

       Up to two SPIs are able to communicate up to 18 Mbits/s in slave and master modes in full-
       duplex and half-duplex communication modes. The 3-bit prescaler gives 8 master mode
       frequencies and the frame size is configurable from 4 bits to 16 bits.

       Refer to Table 9 for the differences between SPI1 and SPI2.

                                 Table 9. STM32F030x SPI implementation

                          SPI features(1)               SPI1             SPI2
                                                                           X
       Hardware CRC calculation                         X                  X
                                                                           X
       Rx/Tx FIFO                                       X                  X

       NSS pulse mode                                   X

       TI mode                                          X

       1. X = supported.

3.16   Serial wire debug port (SW-DP)

       An ARM SW-DP interface is provided to allow a serial wire debugging tool to be connected
       to the MCU.

22/88                                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                 Pinouts and pin descriptions

4  Pinouts and pin descriptions

                                 Figure 3. LQFP64 64-pin package pinout

                                 VDD
                                    VSS
                                         PB9
                                              PB8
                                                  BOOT0
                                                       PB7
                                                           PB6
                                                                PB5
                                                                    PB4
                                                                        PB3
                                                                             PD2
                                                                                 PC12
                                                                                      PC11
                                                                                          PC10
                                                                                               PA15
                                                                                                   PA14

                                64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

                      VDD    1                      48                                                   PF7
                      PC13                                                                               PF6
      PC14/OSC32_IN          2                      47                                                   PA13
                                                                                                         PA12
   PC15/OSC32_OUT            3                      46                                                   PA11
           PF0/OSC_IN                                                                                    PA10
                             4                      45                                                   PA9
        PF1/OSC_OUT                                                                                      PA8
                     NRST    5                      44                                                   PC9
                       PC0                                                                               PC8
                       PC1   6                      43                                                   PC7
                       PC2                                                                               PC6
                       PC3   7                      42                                                   PB15
                     VSSA                                                                                PB14
                     VDDA    8       LQFP64         41                                                   PB13
                        PA0                                                                              PB12
                        PA1  9                      40
                        PA2
                             10                     39

                             11                     38

                             12                     37

                             13                     36

                             14                     35

                             15                     34

                             16                     33

                                17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                 PA3
                                     PF4
                                         PF5
                                              PA4
                                                  PA5
                                                       PA6
                                                           PA7
                                                                PC4
                                                                    PC5
                                                                        PB0
                                                                             PB1
                                                                                 PB2
                                                                                      PB10
                                                                                          PB11
                                                                                               VSS
                                                                                                   VDD

                                                                                                               MS32729V1

   1. The above figure shows the package top view.

                                 DocID024849 Rev 1                                                             23/88

                                                                                                                                  32
Pinouts and pin descriptions                              STM32F030x4 STM32F030x6 STM32F030x8
                              Figure 4. LQFP48 48-pin package pinout

                                     VDD
                                         VSS
                                              PB9
                                                  PB8
                                                       BOOT0
                                                           PB7
                                                                PB6
                                                                    PB5
                                                                         PB4
                                                                             PB3
                                                                                  PA15
                                                                                      PA14

                                    48 47 46 45 44 43 42 41 40 39 38 37

                          VDD    1                                                         36  PF7
                          PC13                                                                 PF6
          PC14/OSC32_IN          2                                                         35  PA13
                                                                                               PA12
       PC15/OSC32_OUT            3                                                         34  PA11
               PF0/OSC_IN                                                                      PA10
                                 4                                                         33  PA9
            PF1/OSC_OUT                                                                        PA8
                         NRST    5                                                         32  PB15
                         VSSA                                                                  PB14
                         VDDA    6                                                         31  PB13
                            PA0                                                                PB12
                            PA1  7                      LQFP48                             30
                            PA2
                                 8                                                         29

                                 9                                                         28

                                 10                                                        27

                                 11                                                        26

                                 12                                                        25

                                 13 14 15 16 17 18 19 20 21 22 23 24

                                     PA3
                                         PA4
                                              PA5
                                                  PA6
                                                       PA7
                                                           PB0
                                                                PB1
                                                                    PB2
                                                                         PB10
                                                                             PB11
                                                                                  VSS
                                                                                      VDD

                                                                                                     MS32730V1

       1. The above figure shows the package top view.

                                       Figure 5. LQFP32 32-pin package pinout

                                        VSS
                                            BOOT0
                                                 PB7
                                                     PB6
                                                          PB5
                                                              PB4
                                                                   PB3
                                                                       PA15

                                        32 31 30 29 28 27 26 25

                     VDD             1                                       24  PA14
          PF0/OSC_IN                                                             PA13
       PF1/OSC_OUT                   2                                       23  PA12
                                                                                 PA11
                   NRST              3                                       22  PA10
                   VDDA                                                          PA9
                                     4                  LQFP32               21  PA8
                       PA0                                                       VDD
                       PA1           5                                       20
                       PA2
                                     6                                       19

                                     7                                       18

                                     8                                       17

                                        9 10 11 12 13 14 15 16

                                        PA3
                                            PA4
                                                 PA5
                                                     PA6
                                                          PA7
                                                              PB0
                                                                   PB1
                                                                       VSS

                                                                                                     MS32144V1

       1. The above figure shows the package top view.

24/88                            DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                  Pinouts and pin descriptions

                             Figure 6. TSSOP20 package pinout

                          BOOT0         1                   20  PA14

                          PF0/OSC_IN    2                   19  PA13

                          PF1/OSC_OUT   3                   18  PA10

                          NRST          4                   17  PA9

                          VDDA          5                   16  VDD

                          PA0           6                   15  VSS

                          PA1           7                   14  PB1

                          PA2           8                   13  PA7

                          PA3           9                   12  PA6

                          PA4           10                  11  PA5

                                                                                                  MS32731V1

           1. The above figure shows the package top view.

                          Table 10. Legend/abbreviations used in the pinout table

           Name           Abbreviation                          Definition

           Pin name       Unless otherwise specified in brackets below the pin name, the pin function
                          during and after reset is the same as the actual pin name

                          S             Supply pin

           Pin type       I             Input only pin

                          I/O           Input / output pin

                          FT            5 V tolerant I/O

                          FTf           5 V tolerant I/O, FM+ capable

                          TTa           3.3 V tolerant I/O directly connected to ADC

           I/O structure

                          TC            Standard 3.3V I/O

                          B             Dedicated BOOT0 pin

                          RST           Bidirectional reset pin with embedded weak pull-up resistor

           Notes          Unless otherwise specified by a note, all I/Os are set as floating inputs during
                          and after reset.

   Pin     Alternate functions Functions selected through GPIOx_AFR registers
functions  Additional functions Functions directly selected/enabled through peripheral registers

                                       DocID024849 Rev 1                                          25/88

                                                                                                                     32
Pinouts and pin descriptions                                                            STM32F030x4 STM32F030x6 STM32F030x8

                                Table 11. Pin definitions

Pin number                                                                                 Pin functions

LQFP64
       LQFP48
              LQFP32
                      TSSOP20

                                                            Pin type
                                                                    I/O structure
                  Pin name                                                         Notes
               (function after                                                                  Alternate functions Additional functions

                     reset)

11 - -         VDD              S                                                       Complementary power supply
22 - -         PC13
                                                                                                        RTC_TAMP1,

                                I/O TC                                             (1)  -                  RTC_TS,
                                                                                                          RTC_OUT,

                                                                                                          WKUP2

33 - -         PC14-OSC32_IN    I/O TC                                             (1)  -                 OSC32_IN
                     (PC14)

44 -        -  PC15-OSC32_OUT   I/O  TC                                            (1)  -               OSC32_OUT
                       (PC15)

5522           PF0-OSC_IN       I/O FT                                                  -                 OSC_IN
                    (PF0)

6633           PF1-OSC_OUT      I/O FT                                                  -                 OSC_OUT
                     (PF1)

7744           NRST             I/O RST                                                 Device reset input / internal reset output
                                                                                                           (active low)

8- - -          PC0             I/O TTa                                                 EVENTOUT          ADC_IN10
9- - -          PC1             I/O TTa
10 - - -        PC2             I/O TTa                                                 EVENTOUT          ADC_IN11
11 - - -        PC3             I/O TTa
12 8 - -       VSSA              S                                                      EVENTOUT          ADC_IN12
13 9 5 5       VDDA              S
                                                                                        EVENTOUT          ADC_IN13

                                                                                           Analog ground

                                                                                           Analog power supply

14 10 6 6      PA0              I/O TTa                                                 USART1_CTS(2),    ADC_IN0,
                                                                                        USART2_CTS(3)   RTC_TAMP2,
15 11 7 7      PA1              I/O TTa
                                                                                        USART1_RTS(2),     WKUP1
16 12 8 8      PA2              I/O TTa                                                 USART2_RTS(3),    ADC_IN1

17 13 9 9      PA3              I/O TTa                                                    EVENTOUT       ADC_IN2

18 - - -                                                                                 USART1_TX(2),    ADC_IN3
19 - - -                                                                                 USART2_TX(3),
                                                                                          TIM15_CH1(3)

                                                                                         USART1_RX(2),
                                                                                         USART2_RX(3),
                                                                                          TIM15_CH2(3)

               PF4              I/O FT                                                  EVENTOUT                -

               PF5              I/O FT                                                  EVENTOUT                -

26/88                           DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                        Pinouts and pin descriptions

                   Table 11. Pin definitions (continued)

Pin number                                                                                        Pin functions

LQFP64
       LQFP48
              LQFP32
                      TSSOP20

                                                            Pin type
                                                                    I/O structure
                Pin name                                                           Notes
             (function after                                                                    Alternate functions Additional functions

                   reset)

20 14 10 10  PA4              I/O TTa                                                      SPI1_NSS,             ADC_IN4
21 15 11 11  PA5              I/O TTa                                                   USART1_CK(2)
                              I/O TTa                                                   USART2_CK(3),
22 16 12 12  PA6
                                                                                          TIM14_CH1
23 17 13 13  PA7
                                                                                        SPI1_SCK                 ADC_IN5
24 - - -     PC4
25 - - -     PC5                                                                        SPI1_MISO,               ADC_IN6
26 18 14 -   PB0                                                                        TIM3_CH1,
27 19 15 14  PB1                                                                        TIM1_BKIN,
28 20 - -    PB2                                                                        TIM16_CH1,
29 21 - -    PB10                                                                       EVENTOUT
30 22 - -    PB11
31 23 16 -   VSS              I/O TTa                                                   SPI1_MOSI,               ADC_IN7
32 24 17 16  VDD                                                                         TIM3_CH2,
33 25 - -    PB12                                                                       TIM14_CH1,
                                                                                        TIM1_CH1N,
                                                                                        TIM17_CH1,
                                                                                        EVENTOUT

                              I/O TTa                                                   EVENTOUT                 ADC_IN14
                              I/O TTa
                                                                                        -                        ADC_IN15
                              I/O TTa
                                                                                         TIM3_CH3,               ADC_IN8
                                                                                        TIM1_CH2N,
                                                                                        EVENTOUT

                              I/O TTa                                                   TIM3_CH4,                ADC_IN9
                                                                                        TIM14_CH1,
                                                                                        TIM1_CH3N

                              I/O FT                                               (4)  -                        -

                              I/O FT                                                    I2C1_SCL(2),             -
                                                                                        I2C2_SCL(3)

                                                                                        I2C1_SDA(2),

                              I/O FT                                                    I2C2_SDA(3),             -

                              S                                                         EVENTOUT
                               S
                                                                                                       Ground

                                                                                           Digital power supply

                                                                                        SPI1_NSS(2),

                              I/O FT                                                    SPI2_NSS(3),             -
                                                                                        TIM1_BKIN,

                                                                                        EVENTOUT

                              DocID024849 Rev 1                                                                            27/88

                                                                                                                                              32
Pinouts and pin descriptions                                                            STM32F030x4 STM32F030x6 STM32F030x8

                              Table 11. Pin definitions (continued)

Pin number                                                                              Pin functions

LQFP64
       LQFP48
              LQFP32
                      TSSOP20

                                                            Pin type
                                                                    I/O structure
                 Pin name                                                          Notes
              (function after                                                                   Alternate functions Additional functions

                    reset)

34 26 - -      PB13           I/O FT                                                    SPI1_SCK(2),          -
                               I/O FT                                                     SPI2_SCK(3),
35 27 - -      PB14                                                                      TIM1_CH1N            -
                               I/O FT
36 28 - -      PB15                                                                     SPI1_MISO(2),  RTC_REFIN
37 - - -        PC6           I/O FT                                                    SPI2_MISO(3),         -
38 - - -        PC7           I/O FT                                                     TIM1_CH2N,           -
39 - - -        PC8           I/O FT                                                    TIM15_CH1(3)          -
40 - - -        PC9           I/O FT                                                                          -
41 29 18 -      PA8                                                                     SPI1_MOSI(2),         -
                               I/O FT                                                    SPI2_MOSI(3),
42 30 19 17     PA9                                                                      TIM1_CH3N,           -
                               I/O FT                                                   TIM15_CH1N(3),
43 31 20 18    PA10                                                                     TIM15_CH2(3)          -
                               I/O FT
44 32 21 -     PA11                                                                       TIM3_CH1            -
45 33 22 -     PA12           I/O FT                                                                          -
46 34 23 19    PA13                                                                       TIM3_CH2            -
47 35 - -    (SWDIO)          I/O FT                                                                          -
28/88            PF6                                                                       TIM3_CH3
                               I/O FT                                              (5)
                                                                                           TIM3_CH4
                               I/O FT
                                                                                         USART1_CK,
                                                                                           TIM1_CH1,
                                                                                          EVENTOUT,
                                                                                               MCO

                                                                                         USART1_TX,
                                                                                           TIM1_CH2,
                                                                                        TIM15_BKIN(3)
                                                                                          I2C1_SCL(2)

                                                                                         USART1_RX,
                                                                                           TIM1_CH3,
                                                                                          TIM17_BKIN
                                                                                          I2C1_SDA(2)

                                                                                        USART1_CTS,
                                                                                           TIM1_CH4,
                                                                                          EVENTOUT

                                                                                        USART1_RTS,
                                                                                           TIM1_ETR,
                                                                                          EVENTOUT

                                                                                             IR_OUT,
                                                                                              SWDIO

                                                                                          I2C1_SCL(2),
                                                                                          I2C2_SCL(3)

                               DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                        Pinouts and pin descriptions

                   Table 11. Pin definitions (continued)

Pin number                                                                                     Pin functions

LQFP64
       LQFP48
              LQFP32
                      TSSOP20

                                                            Pin type
                                                                    I/O structure
                Pin name                                                           Notes
             (function after                                                                    Alternate functions Additional functions

                   reset)

48 36 - -       PF7           I/O FT                                                    I2C1_SDA(2),              -
49 37 24 20                                                                             I2C2_SDA(3)
               PA14
50 38 25 -   (SWCLK)                                                                    USART1_TX(2),
51 - - -
52 - - -                      I/O FT                                               (5)  USART2_TX(3),             -
53 - - -
54 - - -                                                                                SWCLK
55 39 26 -
56 40 27 -                                                                              SPI1_NSS,

57 41 28 -   PA15             I/O FT                                                    USART1_RX(2),             -
                                                                                        USART2_RX(3),
58 42 29 -   PC10             I/O FT
             PC11             I/O FT                                                    EVENTOUT
59 43 30 -   PC12             I/O FT
60 44 31 1   PD2              I/O FT                                                    -                         -
61 45 - -    PB3              I/O FT
                                                                                        -                         -
62 46 - -    PB4              I/O FT
                                                                                        -                         -

                                                                                        TIM3_ETR                  -

                                                                                        SPI1_SCK,                 -
                                                                                        EVENTOUT

                                                                                        SPI1_MISO,

                                                                                        TIM3_CH1,                 -

                                                                                        EVENTOUT

                                                                                        SPI1_MOSI,

             PB5              I/O FT                                                    I2C1_SMBA,                -
                                                                                        TIM16_BKIN,

                                                                                        TIM3_CH2

                                                                                        I2C1_SCL,

               PB6            I/O FTf                                                   USART1_TX,                -

               PB7            I/O FTf                                                   TIM16_CH1N
             BOOT0             IB
                                                                                        I2C1_SDA,
               PB8            I/O FTf (5)
                                                                                        USART1_RX,                -
               PB9            I/O FTf
                                                                                        TIM17_CH1N

                                                                                           Boot memory selection

                                                                                        I2C1_SCL,                 -
                                                                                        TIM16_CH1

                                                                                        I2C1_SDA,

                                                                                          IR_OUT,                 -
                                                                                        TIM17_CH1,

                                                                                        EVENTOUT

                              DocID024849 Rev 1                                                                      29/88

                                                                                                                                        32
Pinouts and pin descriptions                                                       STM32F030x4 STM32F030x6 STM32F030x8

                              Table 11. Pin definitions (continued)

Pin number                                                                         Pin functions

LQFP64
       LQFP48
              LQFP32
                      TSSOP20

                                                            Pin type
                                                                    I/O structure
                Pin name                                                           Notes
             (function after                                                                    Alternate functions Additional functions

                   reset)

63 47 32 15  VSS              S                                                    Ground

64 48 1 16   VDD              S                                                    Digital power supply

1. PC13, PC14 and PC15 are supplied through the power switch. Since the switch only sinks a limited amount
    of current (3 mA), the use of GPIOs PC13 to PC15 in output mode is limited:
    - The speed should not exceed 2 MHz with a maximum load of 30 pF.
    - These GPIOs must not be used as current sources (e.g. to drive an LED).

2. This feature is available on STM32F030x6 and STM32F030x4 devices only.

3. This feature is available on STM32F030x8 devices only.

4. On LQFP32 package, PB2 and PB8 should be treated as unconnected pins (even when they are not
    available on the package, they are not forced to a defined level by hardware).

5. After reset, these pins are configured as SWDIO and SWCLK alternate functions, and the internal pull-up on
    SWDIO pin and internal pull-down on SWCLK pin are activated.

30/88                         DocID024849 Rev 1
                                Table 12. Alternate functions selected through GPIOA_AFR registers for port A                        STM32F030x4 STM32F030x6 STM32F030x8

                   Pin name  AF0            AF1            AF2                                AF3  AF4          AF5             AF6
                                                                                                                                  -
                                            USART1_CTS(1)
                                                                                                                                  -
                   PA0       -              USART2_CTS(2)  -                                  -    -            -
                                                                                                                                  -
                                            USART1_RTS(1)
                                                                                                                                  -
                   PA1       EVENTOUT       USART2_RTS(2)  -                                  -    -            -
                                                                                                                                  -
                             TIM15_CH1(2)   USART1_TX(1)                                                                          -
                                                                                                                           EVENTOUT
                   PA2                      USART2_TX(2)   -                                  -    -            -          EVENTOUT
                                                                                                                                  -
                             TIM15_CH2(2)   USART1_RX(1)                                                                          -
                                                                                                                                  -
                   PA3                      USART2_RX(2)   -                                  -    -            -                 -
                                                                                                                                  -
                                            USART1_CK(1)                                                                          -
                                                                                                                                  -
DocID024849 Rev 1  PA4       SPI1_NSS       USART2_CK(2)   -                                  -    TIM14_CH1    -
                                                                                                                                  -
                   PA5       SPI1_SCK       -              -                                  -    -            -

                   PA6       SPI1_MISO      TIM3_CH1       TIM1_BKIN                          -    -            TIM16_CH1

                   PA7       SPI1_MOSI      TIM3_CH2       TIM1_CH1N                          -    TIM14_CH1 TIM17_CH1

                   PA8       MCO            USART1_CK      TIM1_CH1   EVENTOUT                     -            -

                   PA9       TIM15_BKIN(2)  USART1_TX      TIM1_CH2                           -    I2C1_SCL(1)  -

                   PA10      TIM17_BKIN     USART1_RX      TIM1_CH3                           -    I2C1_SDA(1)  -

                   PA11      EVENTOUT       USART1_CTS     TIM1_CH4                           -    -            -

                   PA12      EVENTOUT       USART1_RTS     TIM1_ETR                           -    -            -                    Pinouts and pin descriptions

                   PA13      SWDIO          IR_OUT         -                                  -    -            -

                                            USART1_TX(1)

                   PA14      SWCLK          USART2_TX(2)   -                                  -    -            -

                                            USART1_RX(1)

                   PA15      SPI1_NSS       USART2_RX(2)   -          EVENTOUT                     -            -

31/88              1. This feature is available on STM32F030x6 and STM32F030x4 devices only.
                   2. This feature is available on STM32F030x8 devices only.
32/88                        Table 13. Alternate functions selected through GPIOB_AFR registers for port B                 Pinouts and pin descriptions

                   Pin name  AF0           AF1                                                AF2           AF3

DocID024849 Rev 1  PB0        EVENTOUT       TIM3_CH3                                         TIM1_CH2N               -    STM32F030x4 STM32F030x6 STM32F030x8
                   PB1        TIM14_CH1      TIM3_CH4                                         TIM1_CH3N               -
                   PB2                                                                                                -
                   PB3               -              -                                                 -               -
                   PB4         SPI1_SCK     EVENTOUT                                                  -               -
                   PB5        SPI1_MISO      TIM3_CH1                                          EVENTOUT       I2C1_SMBA
                   PB6        SPI1_MOSI      TIM3_CH2                                         TIM16_BKIN              -
                   PB7       USART1_TX       I2C1_SCL                                         TIM16_CH1N              -
                   PB8       USART1_RX       I2C1_SDA                                         TIM17_CH1N              -
                   PB9                       I2C1_SCL                                          TIM16_CH1      EVENTOUT
                   PB10              -       I2C1_SDA                                          TIM17_CH1              -
                                IR_OUT      I2C1_SCL(1)                                               -
                   PB11                     I2C2_SCL(2)                                                               -
                                     -      I2C1_SDA(1)                                               -
                   PB12                     I2C2_SDA(2)                                                               -
                              EVENTOUT                                                         TIM1_BKIN
                   PB13                     EVENTOUT                                                                  -
                             SPI1_NSS(1)                                                      TIM1_CH1N
                   PB14      SPI2_NSS(2)            -                                                                 -
                             SPI1_SCK(1)                                                      TIM1_CH2N
                   PB15      SPI2_SCK(2)   TIM15_CH1(2)                                                     TIM15_CH1N(2)
                             SPI1_MISO(1)                                                     TIM1_CH3N
                             SPI2_MISO(2)  TIM15_CH2(2)
                             SPI1_MOSI(1)
                             SPI2_MOSI(2)

                   1. This feature is available on STM32F030x6 and STM32F030x4 devices only.
                   2. This feature is available on STM32F030x8 devices only.
STM32F030x4 STM32F030x6 STM32F030x8                                          Memory mapping

5  Memory mapping

                                    Figure 7. STM32F030x memory map

   0xFFFF FFFF

   7                                                                         0x4800 17FF  AHB2
                                                                             0x4800 0000

   0xE010 0000  Cortex- M Internal
   0xE000 0000       Peripherals

        6                                                                                 reserved

   0xC000 0000

        5                                                                    0x4002 43FF    ")#
                                                                             0x4002 0000  reserved
   0xA000 0000                                                               0x4001 8000
                                                                             0x4001 0000    "1#
       4                             0x1FFF FFFF      reserved               0x4000 8000  reserved
                                     0x1FFF FC00    Option Bytes             0x4000 0000
   0x8000 0000                       0x1FFF F800                                            "1#
                                                  System memory
                                     0x1FFF EC00
       3

   0x6000 0000

   2                                              reserved

   0x4000 0000  Peripherals

                                     0x0801 0000

       1                                          Flash memory

   0x2000 0000  SRAM

                                     Y

                                                  reserved

       0        CODE                 0x0001 0000

   0x0000 0000                                           'MBTI
TZTUFNNFNPSZ
                                                         PS43".
EFQFOEJOHPO
                                                         #005DPOGJHVSBUJPO

                                     0x0000 0000

                      Reserved

                                                                                                MS19840V1

                                    DocID024849 Rev 1                                               33/88

                                                                                                                       35
Memory mapping        STM32F030x4 STM32F030x6 STM32F030x8

                Table 14. STM32F030x peripheral register boundary addresses

                Bus   Boundary address           Size          Peripheral

                      0x4800 1800 - 0x5FFF FFFF  ~384 MB Reserved
                      0x4800 1400 - 0x4800 17FF
                      0x4800 1000 - 0x4800 13FF  1 KB   GPIOF

                                                 1 KB   Reserved

                AHB2  0x4800 0C00 - 0x4800 0FFF  1 KB   GPIOD
                      0x4800 0800 - 0x4800 0BFF  1 KB   GPIOC
                      0x4800 0400 - 0x4800 07FF  1 KB   GPIOB
                      0x4800 0000 - 0x4800 03FF  1 KB   GPIOA

                      0x4002 4400 - 0x47FF FFFF  ~128 MB Reserved
                      0x4002 3400 - 0x4002 43FF
                      0x4002 3000 - 0x4002 33FF  4 KB   Reserved
                      0x4002 2400 - 0x4002 2FFF
                      0x4002 2000 - 0x4002 23FF  1 KB   CRC
                      0x4002 1400 - 0x4002 1FFF
                      0x4002 1000 - 0x4002 13FF  3 KB   Reserved
                      0x4002 0400 - 0x4002 0FFF
                      0x4002 0000 - 0x4002 03FF  1 KB   FLASH Interface

                AHB1

                                                 3 KB   Reserved

                                                 1 KB   RCC

                                                 3 KB   Reserved

                                                 1 KB   DMA

                      0x4001 8000 - 0x4001 FFFF  32 KB  Reserved
                      0x4001 5C00 - 0x4001 7FFF  9 KB   Reserved
                      0x4001 5800 - 0x4001 5BFF  1 KB   DBGMCU
                      0x4001 4C00 - 0x4001 57FF  3 KB   Reserved
                      0x4001 4800 - 0x4001 4BFF  1 KB   TIM17

                APB   0x4001 4400 - 0x4001 47FF  1 KB   TIM16
                      0x4001 4000 - 0x4001 43FF  1 KB   TIM15(1)
                      0x4001 3C00 - 0x4001 3FFF  1 KB   Reserved
                      0x4001 3800 - 0x4001 3BFF  1 KB   USART1
                      0x4001 3400 - 0x4001 37FF  1 KB   Reserved
                      0x4001 3000 - 0x4001 33FF  1 KB   SPI1
                      0x4001 2C00 - 0x4001 2FFF  1 KB   TIM1
                      0x4001 2800 - 0x4001 2BFF  1 KB   Reserved
                      0x4001 2400 - 0x4001 27FF  1 KB   ADC

                      0x4001 0800 - 0x4001 23FF  7 KB   Reserved
                      0x4001 0400 - 0x4001 07FF  1 KB   EXTI
                      0x4001 0000 - 0x4001 03FF  1 KB   SYSCFG
                      0x4000 8000 - 0x4000 FFFF  32 KB  Reserved

34/88                 DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8               Memory mapping

Table 14. STM32F030x peripheral register boundary addresses (continued)

Bus  Boundary address                Size         Peripheral

     0x4000 7400 - 0x4000 7FFF       3 KB  Reserved

     0x4000 7000 - 0x4000 73FF       1 KB  PWR

     0x4000 5C00 - 0x4000 6FFF       5 KB  Reserved
     0x4000 5800 - 0x4000 5BFF       1 KB  I2C2(1)

     0x4000 5400 - 0x4000 57FF       1 KB  I2C1

     0x4000 4800 - 0x4000 53FF       3 KB  Reserved
     0x4000 4400 - 0x4000 47FF       1 KB  USART2(1)

     0x4000 3C00 - 0x4000 43FF       2 KB  Reserved
     0x4000 3800 - 0x4000 3BFF       1 KB  SPI2(1)

APB  0x4000 3400 - 0x4000 37FF       1 KB  Reserved
     0x4000 3000 - 0x4000 33FF       1 KB  IWDG

     0x4000 2C00 - 0x4000 2FFF       1 KB  WWDG

     0x4000 2800 - 0x4000 2BFF       1 KB  RTC

     0x4000 2400 - 0x4000 27FF       1 KB  Reserved

     0x4000 2000 - 0x4000 23FF       1 KB  TIM14

     0x4000 1400 - 0x4000 1FFF       3 KB  Reserved
     0x4000 1000 - 0x4000 13FF       1 KB  TIM6(1)

     0x4000 0800 - 0x4000 0FFF       2 KB  Reserved

     0x4000 0400 - 0x4000 07FF       1 KB  TIM3

     0x4000 0000 - 0x4000 03FF       1 KB  Reserved

1. This feature is available on STM32F030x8 devices only. For STM32F030x6 and
    STM32F060x4, the area is Reserved.

     DocID024849 Rev 1                                                         35/88

                                                                                                  35
Electrical characteristics                          STM32F030x4 STM32F030x6 STM32F030x8

6      Electrical characteristics

6.1    Parameter conditions

6.1.1  Unless otherwise specified, all voltages are referenced to VSS.

6.1.2  Minimum and maximum values

6.1.3  Unless otherwise specified, the minimum and maximum values are guaranteed in the worst
6.1.4  conditions of ambient temperature, supply voltage and frequencies by tests in production on
6.1.5  100% of the devices with an ambient temperature at TA = 25 C and TA = TAmax (given by
       the selected temperature range).

       Data based on characterization results, design simulation and/or technology characteristics
       are indicated in the table footnotes and are not tested in production. Based on
       characterization, the minimum and maximum values refer to sample tests and represent the
       mean value plus or minus three times the standard deviation (mean3).

       Typical values

       Unless otherwise specified, typical data are based on TA = 25 C, VDD = VDDA = 3.3 V. They
       are given only as design guidelines and are not tested.

       Typical ADC accuracy values are determined by characterization of a batch of samples from
       a standard diffusion lot over the full temperature range, where 95% of the devices have an
       error less than or equal to the value indicated (mean2).

       Typical curves

       Unless otherwise specified, all typical curves are given only as design guidelines and are
       not tested.

       Loading capacitor

       The loading conditions used for pin parameter measurement are shown in Figure 8.

       Pin input voltage

       The input voltage measurement on a pin of the device is described in Figure 9.

       Figure 8. Pin loading conditions             Figure 9. Pin input voltage

       C = 50 pF            MCU pin                                 MCU pin

                                         MS19210V1  VIN

                                                                                   MS19211V1

36/88                       DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                                                     Electrical characteristics

6.1.6     Power supply scheme

                                               Figure 10. Power supply scheme

                                                                                                          LSE, RTC,
                                                                                                         Wake-up logic

                                 GP I/Os            O UT                Level shifter

                            VDD                                      IO                                                 Kernel logic
                                                                   Logic                                                    (CPU,
           2 100 nF                                                                                                       Digital
          + 1 4.7 F                                 IN
                                                                                                                        & Memories)
                                          Regulator
                                 2 VDD
                                 2 VSS

          VDDA                   VDDA

          10 nF                           VREF+  ADC                                    Analog:
          + 1 F                           VREF-
                                                                                       RCs, PLL,
                                                                                            ...

                                 VSSA

                                                                                                                                      MS32141V1

Caution:  Each power supply pair (VDD/VSS, VDDA/VSSA etc.) must be decoupled with filtering ceramic
          capacitors as shown above. These capacitors must be placed as close as possible to, or

          below, the appropriate pins on the underside of the PCB to ensure the good functionality of

          the device.

                                 DocID024849 Rev 1                                                                                    37/88

                                                                                                                                                         73
Electrical characteristics           STM32F030x4 STM32F030x6 STM32F030x8

6.1.7  Current consumption measurement

                             Figure 11. Current consumption measurement scheme

                                                                            IDD
                                                                                    VDD

                                     IDDA
                                             VDDA

                                                                MS32142V1

6.2    Absolute maximum ratings

       Stresses above the absolute maximum ratings listed in Table 15: Voltage characteristics,
       Table 16: Current characteristics, and Table 17: Thermal characteristics may cause
       permanent damage to the device. These are stress ratings only and functional operation of
       the device at these conditions is not implied. Exposure to maximum rating conditions for
       extended periods may affect device reliability.

                            Table 15. Voltage characteristics(1)

       Symbol               Ratings                             Min                      Max        Unit

       VDDVSS     External main supply voltage (including         0.3                  4.0        V
       VDDVDDA    VDDA and VDD)
                   Allowed voltage difference for VDD > VDDA         -                   0.4        V
          VIN(2)   Input voltage on FT and FTf pins             VSS  0.3
                                                                VSS  0.3   VDD + 4.0                V
                   Input voltage on TTa pins                    VSS 0.3
                                                                                         4.0        V
                   Input voltage on any other pin                    -
                                                                                         4.0        V
                                                                     -
       |VDDx| Variations between different VDD power pins                                50         mV

       |VSSX VSS|  Variations between all the different ground                           50         mV
                   pins

       VESD(HBM)   Electrostatic discharge voltage (human       see Section 6.3.12: Electrical
                   body model)                                  sensitivity characteristics

       1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the
           external power supply, in the permitted range.

       2. VIN maximum must always be respected. Refer to Table 16: Current characteristics for the
           maximum allowed injected current values.

38/88                       DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                            Electrical characteristics

Symbol             Table 16. Current characteristics                           Max.         Unit
                                    Ratings

IVDD       Total current into sum of all VDD_x and VDDSDx power lines          120
           (source)(1)

IVSS       Total current out of sum of all VSS_x and VSSSD ground lines        -120
           (sink)(1)

IVDD(PIN)  Maximum current into each VDD_x or VDDSDx power pin (source)(1)     100
IVSS(PIN)  Maximum current out of each VSS_x or VSSSD ground pin (sink)(1)     -100

           Output current sunk by any I/O and control pin                           25
           Output current source by any I/O and control pin
IIO(PIN)                                                                       -25          mA

IIO(PIN)   Total output current sunk by sum of all IOs and control pins(2)          80

           Total output current sourced by sum of all IOs and control pins(2)  -80

           Injected current on FT, FTf and B pins(3)                           -5/+0

IINJ(PIN)  Injected current on TC and RST pin(4)                               5

           Injected current on TTa pins(5)                                     5

IINJ(PIN)  Total injected current (sum of all I/O and control pins)(6)          25

1. All main power (VDD, VDDA) and ground (VSS, VSSA) pins must always be connected to the external power
    supply, in the permitted range.

2. This current consumption must be correctly distributed over all I/Os and control pins. The total output current
    must not be sunk/sourced between two consecutive power supply pins referring to high pin count QFP
    packages.

3. Positive injection is not possible on these I/Os and does not occur for input voltages lower than the specified
    maximum value.

4. A positive injection is induced by VIN>VDD while a negative injection is induced by VIN     never be exceeded. Refer to Table 15: Voltage characteristics for the maximum allowed input voltage values.

5. A positive injection is induced by VIN>VDDA while a negative injection is induced by VIN     never be exceeded. Refer also to Table 15: Voltage characteristics for the maximum allowed input voltage
    values. Negative injection disturbs the analog performance of the device. See note (2) below Table 50: ADC
    accuracy.

6. When several inputs are submitted to a current injection, the maximum IINJ(PIN) is the absolute sum of the
    positive and negative injected currents (instantaneous values).

                   Table 17. Thermal characteristics

           Symbol                           Ratings                            Value        Unit

           TSTG    Storage temperature range                                   65 to +150  C
            TJ     Maximum junction temperature
                                                                               150          C

                   DocID024849 Rev 1                                                        39/88

                                                                                                               73
Electrical characteristics                                  STM32F030x4 STM32F030x6 STM32F030x8

6.3     Operating conditions

6.3.1 General operating conditions

                            Table 18. General operating conditions

Symbol           Parameter                         Conditions                Min       Max       Unit

fHCLK   Internal AHB clock frequency                                         0             48
fPCLK                                                                                      48
VDD     Internal APB clock frequency                                         0             3.6   MHz
VDDA                                                                                               V
VIN(1)  Standard operating voltage                                           2.4           3.6     V
                                                                                                   V
  PD    Analog operating voltage          Must have a potential equal to or  2.4       VDD +4.0    V
                                          higher than VDD                                  4.0     V
  TA                                                                                       4.0
  TJ    Input voltage on FT and FTf pins                                     VSS 0.3     444    mW
                                                                                          364
        Input voltage on TTa pins                                            VSS 0.3     357     C
                                                                                          182     C
        Input voltage on any other pin                                       VSS 0.3      85
                                                                                          105
                                          LQFP64                             -            105

        Power dissipation at TA = 85 C LQFP48                               -

        for suffix 6(2)                   LQFP32                             -

                                          TSSOP20                            -

        Ambient temperature for 6 suffix Maximum power dissipation           40

        version                           Low power dissipation(3)           40

        Junction temperature range        6 suffix version                   40

1. VIN maximum must always be respected. Refer to Table 16: Current characteristics for the maximum allowed
    injected current values.

2. If TA is lower, higher PD values are allowed as long as TJ does not exceed TJmax.
3. In low power dissipation state, TA can be extended to this range as long as TJ does not exceed TJmax.

40/88                                     DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                            Electrical characteristics

6.3.2  Operating conditions at power-up / power-down

       The parameters given in Table 19 are derived from tests performed under the ambient
       temperature condition summarized in Table 18.

                       Table 19. Operating conditions at power-up / power-down

       Symbol          Parameter                   Conditions  Min     Max       Unit

                       VDD rise time rate                      0      
                       VDD fall time rate
       tVDD            VDDA rise time rate                     20      
       tVDDA           VDDA fall time rate
                                                                                 s/V

                                                               0

                                                               20      

6.3.3  Embedded reset and power control block characteristics
6.3.4
       The parameters given in Table 20 are derived from tests performed under ambient
       temperature and VDD supply voltage conditions summarized in Table 18: General operating
       conditions.

               Table 20. Embedded reset and power control block characteristics

       Symbol          Parameter                   Conditions       Min Typ Max Unit

       VPOR/PDR(1)     Power on/power down  Falling edge           1.8(2) 1.88 2.06 V
                       reset threshold      Rising edge            1.84 1.92 2.10 V

        VPDRhyst(1) PDR hysteresis                                  -  40 - mV
       tRSTTEMPO(3) Reset temporization
                                                                    1.5 2.5 4.5 ms

       1. The PDR detector monitors VDD and also VDDA (if kept enabled in the option bytes). The POR
           detector monitors only VDD.

       2. The product behavior is guaranteed by design down to the minimum VPOR/PDR value.
       3. Guaranteed by design, not tested in production.

       Embedded reference voltage

       The parameters given in Table 21 are derived from tests performed under ambient
       temperature and VDD supply voltage conditions summarized in Table 18: General operating
       conditions.

                       Table 21. Embedded internal reference voltage

       Symbol          Parameter                   Conditions     Min Typ Max Unit

        VREFINT        Internal reference voltage  40 C < TA < +85 C 1.16 1.2 1.24(1) V
       TS_vrefint (2)                                                                 - 5.1 17.1(3) s
                       ADC sampling time when
                       reading the internal
                       reference voltage

                                            DocID024849 Rev 1                               41/88

                                                                                                               73
Electrical characteristics                               STM32F030x4 STM32F030x6 STM32F030x8

                            Table 21. Embedded internal reference voltage (continued)

       Symbol               Parameter                      Conditions        Min Typ Max Unit

       VREFINT              Internal reference voltage   VDDA = 3 V 10 mV   -  - 10(3)        mV
                            spread over the temperature
                            range

       TCoeff               Temperature coefficient                          - - 100(3) ppm/C

       1. Data based on characterization results, not tested in production.

       2. Shortest sampling time can be determined in the application by multiple iterations.

       3. Guaranteed by design, not tested in production.

6.3.5  Supply current characteristics

       The current consumption is a function of several parameters and factors such as the
       operating voltage, ambient temperature, I/O pin loading, device software configuration,
       operating frequencies, I/O pin switching rate, program location in memory and executed
       binary code.

       The current consumption is measured as described in Figure 11: Current consumption
       measurement scheme.

       All Run-mode current consumption measurements given in this section are performed with a
       reduced code that gives a consumption equivalent to CoreMark code.

       Typical and maximum current consumption

       The MCU is placed under the following conditions:
        All I/O pins are in input mode with a static value at VDD or VSS (no load)
        All peripherals are disabled except when explicitly mentioned
        The Flash memory access time is adjusted to the fHCLK frequency (0 wait state from 0

             to 24 MHz and 1 wait state above 24 MHz)
        Prefetch is ON when the peripherals are enabled, otherwise it is OFF (to enable

             prefetch the PRFTBE bit in the FLASH_ACR register must be set before clock setting
             and bus prescaling)
        When the peripherals are enabled fPCLK = fHCLK

       The parameters given in Table 22 to are derived from tests performed under ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions.

42/88                       DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                  Electrical characteristics

Table 22. Typical and maximum current consumption from VDD supply at VDD = 3.6
                                                                                          All peripherals enabled

Symbol Parameter         Conditions          fHCLK               Max @ TA(1) Unit
                                                     Typ

                                                                      85 C

      Supply current in                      48 MHz  22    22.8

      Run mode, code HSI clock, PLL on       24 MHz  12.2  13.2
       executing from

      Flash              HSI clock, PLL off  8 MHz   4.4   5.2

      Supply current in                      48 MHz  22.2  23.2

IDD   Run mode, code HSI clock, PLL on       24 MHz  11.2  12.2                                  mA
       executing from

      RAM                HSI clock, PLL off  8 MHz   4.0   4.5

      Supply current in                      48 MHz  14    15.3

      Sleep mode, code HSI clock, PLL on     24 MHz  7.3   7.8
        executing from

      Flash or RAM HSI clock, PLL off        8 MHz   2.6   2.9

1. Data based on characterization results, not tested in production unless otherwise specified.

Table 23. Typical and maximum current consumption from the VDDA supply
                                                                                 VDDA = 3.6 V

Symbol Parameter         Conditions(1)       fHCLK         Max @ TA(2) Unit
                                                               85 C
                                                     Typ

                      HSE bypass, PLL on 48 MHz      175   215
                                                           4.9
      Supply current                         8 MHz   3.9   4.1
      in Run mode, HSE bypass, PLL off                     275
                                                           105
      code executing                         1 MHz   3.9
                                                                          A
      from Flash or   HSI clock, PLL on      48 MHz  244   215
           RAM                                             4.9
                                                           4.9
                      HSI clock, PLL off     8 MHz   85    299
                                                           105
IDDA                  HSE bypass, PLL on 48 MHz      174

      Supply current                         8 MHz   3.9
      in Sleep mode, HSE bypass, PLL off

      code executing                         1 MHz   3.9

      from Flash or   HSI clock, PLL on      48 MHz  244
           RAM

                      HSI clock, PLL off     8 MHz   85

1. Current consumption from the VDDA supply is independent of whether the peripherals are on or
    off. Furthermore when the PLL is off, IDDA is independent from the frequency.

2. Data based on characterization results, not tested in production.

                         DocID024849 Rev 1                                                       43/88

                                                                                                                    73
Electrical characteristics                           STM32F030x4 STM32F030x6 STM32F030x8

       Table 24. Typical and maximum VDD consumption in Stop and Standby modes

                                                                           Typ @VDD                 Max(1)
                                                                          (VDD = VDDA)
       Symbol Parameter                              Conditions                                                 Unit

                                                                               3.6 V                TA = 85 C

                                     Regulator in run mode, all                19                   48
             Supply current in oscillators OFF

                Stop mode       Regulator in low-power mode, all               5                    32          A
       IDD                      oscillators OFF

             Supply current in  LSI ON and IWDG ON                             2                    -
             Standby mode

       1. Data based on characterization results, not tested in production unless otherwise specified.

       Table 25. Typical and maximum VDDA consumption in Stop and Standby modes

                                                                               Typ @VDD             Max(1) Unit
                                                                                 (VDD =
       Symbol Parameter                              Conditions                   VDDA)

                                                                                      3.6 V TA = 85 C

             Supply current in  VDDA monitoring ON   Regulator in run or low
             Stop mode
                                                     power mode,                      2.9               3.5

                                                     all oscillators OFF

             Supply current in                       LSI ON and IWDG ON                                  -
             Standby mode                                                                      3.3
                                                                                                        3.5
                                                     LSI OFF and IWDG OFF             2.8                           A

       IDDA                                                                                              -

             Supply current in  VDDA monitoring OFF  Regulator in run mode or
             Stop mode
                                                     low power,                       1.7

                                                     all oscillators OFF

                                                     LSI ON and IWDG ON               2.3               -

             Supply current in                       LSI OFF and IWDG OFF
             Standby mode

                                                                                      1.4               -

       1. Data based on characterization results, not tested in production.

44/88                           DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                      Electrical characteristics

Typical current consumption

The MCU is placed under the following conditions:
VDD=VDDA=3.3 V
All I/O pins are in analog input configuration
The Flash access time is adjusted to fHCLK frequency (0 wait states from 0 to 24 MHz,

      1 wait state above)
Prefetch is ON when the peripherals are enabled, otherwise it is OFF
When the peripherals are enabled, fPCLK = fHCLK
PLL is used for frequencies greater than 8 MHz
AHB prescaler of 2, 4, 8 and 16 is used for the frequencies 4 MHz, 2 MHz, 1 MHz and

      500 kHz respectively
A development tool is connected to the board and the parasitic pull-up current is

      around 30 A

Table 26. Typical current consumption in Run mode, code with data processing
                                           running from Flash

                                                                  Typ

Symbol  Parameter                    Conditions  fHCLK Peripherals Peripherals Unit

                                                         enabled       disabled

IDD     Supply current in Run Running from       48 MHz  23.3          11.5
                                                         4.5                          mA
        mode from VDD supply HSE crystal clock 8 MHz
                   8 MHz, code                                         3.0

IDDA    Supply current in Run executing from     48 MHz  158           158
        mode from VDDA supply Flash              8 MHz   2.43                         A

                                                                       2.43

                   DocID024849 Rev 1                                             45/88

                                                                                                    73
Electrical characteristics                STM32F030x4 STM32F030x6 STM32F030x8

          I/O system current consumption

Caution:  The current consumption of the I/O system has two components: static and dynamic.

          I/O static current consumption

          All the I/Os used as inputs with pull-up generate current consumption when the pin is
          externally held low. The value of this current consumption can be simply computed by using
          the pull-up/pull-down resistors values given in Table 44: I/O static characteristics.

          For the output pins, any external pull-down or external load must also be considered to
          estimate the current consumption.

          Additional I/O current consumption is due to I/Os configured as inputs if an intermediate
          voltage level is externally applied. This current consumption is caused by the input Schmitt
          trigger circuits used to discriminate the input value. Unless this specific configuration is
          required by the application, this supply current consumption can be avoided by configuring
          these I/Os in analog mode. This is notably the case of ADC input pins which should be
          configured as analog inputs.

          Any floating input pin can also settle to an intermediate voltage level or switch inadvertently,
          as a result of external electromagnetic noise. To avoid current consumption related to
          floating pins, they must either be configured in analog mode, or forced internally to a definite
          digital value. This can be done either by using pull-up/down resistors or by configuring the
          pins in output mode.

          I/O dynamic current consumption

          In addition to the internal peripheral current consumption measured previously (see
          Table 26: Typical current consumption in Run mode, code with data processing running
          from Flash), the I/Os used by an application also contribute to the current consumption.
          When an I/O pin switches, it uses the current from the MCU supply voltage to supply the I/O
          pin circuitry and to charge/discharge the capacitive load (internal or external) connected to
          the pin:

                            ISW = VDD  fSW  C

          where

                ISW is the current sunk by a switching I/O to charge/discharge the capacitive load
                VDD is the MCU supply voltage
                fSW is the I/O switching frequency
                C is the total capacitance seen by the I/O pin: C = CINT+ CEXT + CS
                CS is the PCB board capacitance including the pad pin.

          The test pin is configured in push-pull output mode and is toggled by software at a fixed
          frequency.

46/88                       DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                       Electrical characteristics

                Table 27. Switching output I/O current consumption

                                                            I/O toggling

       Symbol Parameter                Conditions(1)        frequency     Typ       Unit

                                                            (fSW)

                                                            4 MHz         0.18

                                             VDD = 3.3 V    8 MHz         0.37
                                             CEXT = 0 pF    16 MHz        0.76
                                       C = CINT + CEXT+ CS  24 MHz        1.39

                                                            48 MHz        2.188

       ISW      I/O current            VDD = 3.3 V          4 MHz         0.49
                consumption                                 8 MHz                            mA
                                                            16 MHz
                                       CEXT = 22 pF         24 MHz        0.94

                                       C = CINT + CEXT+ CS                2.38

                                                                          3.99

                                             VDD = 3.3 V    4 MHz         0.81
                                            CEXT = 47 pF    8 MHz         1.7
                                       C = CINT + CEXT+ CS  16 MHz        3.67

                                                C = Cint

       1. CS = 7 pF (estimated value)

6.3.6  Wakeup time from low-power mode

       The wakeup times given in Table 28 is measured on a wakeup phase with a 8-MHz HSI RC
       oscillator. The event used to wake up the device depends from the current operating mode:
        Stop or sleep mode: the wakeup event is WFE.
        The wakeup pin used in stop and sleep mode is PA0 and in standby mode is PA1.

       All timings are derived from tests performed under ambient temperature and VDD supply
       voltage conditions summarized in Table 18: General operating conditions.

                Table 28. Low-power mode wakeup timings

       Symbol   Parameter                                   Conditions    Typ @VDD
                                                                                            Max Unit

                                                                            = 3.3 V

       tWUSTOP  Wakeup from Stop mode       Regulator in run mode          4.2   5

       tWUSTANDBY Wakeup from Standby mode                                50.96  -  s
       tWUSLEEP Wakeup from Sleep mode                                     1.1
                                                                                 -

                                       DocID024849 Rev 1                            47/88

                                                                                                       73
Electrical characteristics                            STM32F030x4 STM32F030x6 STM32F030x8

6.3.7  External clock source characteristics

       High-speed external user clock generated from an external source

       In bypass mode the HSE oscillator is switched off and the input pin is a standard GPIO.

       The external clock signal has to respect the I/O characteristics in Section 6.3.14. However,
       the recommended clock input waveform is shown in Figure 12: High-speed external clock
       source AC timing diagram.

                            Table 29. High-speed external user clock characteristics

       Symbol                     Parameter(1)             Conditions Min Typ Max Unit

       fHSE_ext  User external clock source                          1         8      32 MHz
                 frequency

        VHSEH    OSC_IN input pin high level voltage                 0.7VDD -         VDD  V
                 OSC_IN input pin low level voltage
        VHSEL    OSC_IN high or low time                             VSS       - 0.3VDD

       tw(HSEH)  OSC_IN rise or fall time                            15        -      -
       tw(HSEL)
                                                                                           ns
        tr(HSE)
        tf(HSE)                                                      -         -      20

       1. Guaranteed by design, not tested in production.

                 Figure 12. High-speed external clock source AC timing diagram

                                                           tW(HSEH)

       VHSEH     90%
        VHSEL    10%

                         tr(HSE)            tf(HSE)                  tW(HSEL)                         t
                                  THSE                                                MS19214V2

48/88                             DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                   Electrical characteristics

Low-speed external user clock generated from an external source

In bypass mode the LSE oscillator is switched off and the input pin is a standard GPIO.
The external clock signal has to respect the I/O characteristics in Section 6.3.14. However,
the recommended clock input waveform is shown in Figure 13.

                     Table 30. Low-speed external user clock characteristics

Symbol                        Parameter(1)           Conditions  Min       Typ  Max Unit

fLSE_ext  User External clock source                             -         32.768 1000 kHz
          frequency

VLSEH     OSC32_IN input pin high level                          0.7VDD    -    VDD
          voltage                                                                            V

VLSEL     OSC32_IN input pin low level                           VSS       -    0.3VDD
          voltage

tw(LSEH)  OSC32_IN high or low time                              450       -     -
tw(LSEL)                                                                                    ns

tr(LSE)   OSC32_IN rise or fall time                             -         -    50
tf(LSE)

1. Guaranteed by design, not tested in production.

          Figure 13. Low-speed external clock source AC timing diagram

                                                     tW(LSEH)

VLSEH
                90%

              10%
VLSEL

                     tr(LSE)                tf(LSE)                                     t

                                                                 tW(LSEL)

                              TLSE

                                                                                MS19215V2

                              DocID024849 Rev 1                                         49/88

                                                                                                           73
Electrical characteristics                  STM32F030x4 STM32F030x6 STM32F030x8

       High-speed external clock generated from a crystal/ceramic resonator

       The high-speed external (HSE) clock can be supplied with a 4 to 32 MHz crystal/ceramic
       resonator oscillator. All the information given in this paragraph are based on design
       simulation results obtained with typical external components specified in Table 31. In the
       application, the resonator and the load capacitors have to be placed as close as possible to
       the oscillator pins in order to minimize output distortion and startup stabilization time. Refer
       to the crystal resonator manufacturer for more details on the resonator characteristics
       (frequency, package, accuracy).

                            Table 31. HSE oscillator characteristics

       Symbol               Parameter       Conditions(1)       Min(2) Typ Max(2) Unit

       fOSC_IN Oscillator frequency                             4     8                   32 MHz
          RF Feedback resistor
                                                                - 200 -                        k

                                            During startup(3)   -                         8.5

       IDD HSE current consumption          VDD=3.3 V, Rm= 45,  -     0.5                 -    mA
                                              CL=10 pF@8 MHz

                                            VDD=3.3 V, Rm= 30,  -     1.5                 -
                                             CL=20 pF@32 MHz

            gm Oscillator transconductance       Startup        10    -                   - mA/V
       tSU(HSE)(4) Startup time             VDD is stabilized
                                                                -     2                   -    ms

       1. Resonator characteristics given by the crystal/ceramic resonator manufacturer.

       2. Guaranteed by design, not tested in production.

       3. This consumption level occurs during the first 2/3 of the tSU(HSE) startup time

       4. tSU(HSE) is the startup time measured from the moment it is enabled (by software) to a
           stabilized 8 MHz oscillation is reached. This value is measured for a standard crystal resonator
           and it can vary significantly with the crystal manufacturer

Note:  For CL1 and CL2, it is recommended to use high-quality external ceramic capacitors in the
       5 pF to 20 pF range (typ.), designed for high-frequency applications, and selected to match
       the requirements of the crystal or resonator (see Figure 14). CL1 and CL2 are usually the
       same size. The crystal manufacturer typically specifies a load capacitance which is the
       series combination of CL1 and CL2. PCB and MCU pin capacitance must be included (10 pF
       can be used as a rough estimate of the combined pin and board capacitance) when sizing
       CL1 and CL2.

       For information on selecting the crystal, refer to the application note AN2867 "Oscillator
       design guide for ST microcontrollers" available from the ST website www.st.com.

50/88                                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                                Electrical characteristics

                          Figure 14. Typical application with an 8 MHz crystal

                          Resonator with                             OSC_IN                        fHS E
                          integrated capacitors                                    RF
                                                                                          Bias
                                            CL1                                        controlled

                                                          8 MH z                          gain
                                                          resonator

                               REXT(1)                               OSC_OU T

                          CL2

                                                                                                          MS19876V1

        1. REXT value depends on the crystal characteristics.

        Low-speed external clock generated from a crystal resonator

        The low-speed external (LSE) clock can be supplied with a 32.768 kHz crystal resonator
        oscillator. All the information given in this paragraph are based on design simulation results
        obtained with typical external components specified in Table 32. In the application, the
        resonator and the load capacitors have to be placed as close as possible to the oscillator
        pins in order to minimize output distortion and startup stabilization time. Refer to the crystal
        resonator manufacturer for more details on the resonator characteristics (frequency,
        package, accuracy).

        Table 32. LSE oscillator characteristics (fLSE = 32.768 kHz)

Symbol  Parameter                                                    Conditions(1)                 Min(2) Typ Max(2) Unit

                                  LSEDRV[1:0]=00                                                   -      0.5  -
                               lower driving capability

                                       LSEDRV[1:0]= 01                                             -      0.8  -
                               medium low driving capability
IDD LSE current consumption                                                                                          A
                                      LSEDRV[1:0] = 10
                               medium high driving capability                                      -      1.1  -

                                   LSEDRV[1:0]=11                                                  -      1.4  -
                               higher driving capability

                                  LSEDRV[1:0]=00                                                   5      -    -
                               lower driving capability

                                       LSEDRV[1:0]= 01                                             8      -    -
                               medium low driving capability                                                          A/V
gm      Oscillator
        transconductance              LSEDRV[1:0] = 10                                                         -
                               medium high driving capability
                                                                                                   15     -

                                   LSEDRV[1:0]=11                                                  25     -    -
                               higher driving capability

tSU(LSE)(3) Startup time                                             VDD is stabilized             -      2    -     s

1. Refer to the note and caution paragraphs below the table, and to the application note AN2867 "Oscillator
    design guide for ST microcontrollers".

2. Guaranteed by design, not tested in production.

3. tSU(LSE) is the startup time measured from the moment it is enabled (by software) to a stabilized 32.768 kHz
    oscillation is reached. This value is measured for a standard crystal and it can vary significantly with the
    crystal manufacturer

                               DocID024849 Rev 1                                                                     51/88

                                                                                                                                        73
Electrical characteristics                          STM32F030x4 STM32F030x6 STM32F030x8

Note:  For information on selecting the crystal, refer to the application note AN2867 "Oscillator
       design guide for ST microcontrollers" available from the ST website www.st.com.

                            Figure 15. Typical application with a 32.768 kHz crystal

       Resonator with
       integrated capacitors

                      CL1

                                                    OSC32_IN                             fLSE

                              32.768 kH z                                   Drive
                              resonator                                programmable

                                                                          amplifier

                                                    OSC32_OU T
                   CL2

Note:                                                                                                                                                                                            MS30253V1

6.3.8  An external resistor is not required between OSC32_IN and OSC32_OUT and it is forbidden
       to add one.

       Internal clock source characteristics

       The parameters given in Table 33 are derived from tests performed under ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions. The provided curves are characterization results, not tested in production.

       High-speed internal (HSI) RC oscillator

                                        Table 33. HSI oscillator characteristics(1)

       Symbol               Parameter               Conditions         Min Typ           Max    Unit
                                                                                                MHz
           fHSI             Frequency                                  -             8   1(2)
         TRIM                                                                            55(2)   %
       DuCy(HSI)            HSI user trimming step                     -             -           %
        ACCHSI                                                                             -     %
                            Duty cycle                                 45(2)         -     -     %
         tsu(HSI)                                                                        2(2)
       IDDA(HSI)            Accuracy of the HSI     TA = 40 to 85 C  -             5          s
                                                    TA = 25 C                             -
                            oscillator (factory                        -             1          A
                            calibrated)(3)

                            HSI oscillator startup                     1(2)          -
                            time

                            HSI oscillator power                       -             80
                            consumption

       1. VDDA = 3.3 V, TA = 40 to 85 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.
       3. With user calibration.

52/88                                   DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                      Electrical characteristics

       High-speed internal 14 MHz (HSI14) RC oscillator (dedicated to ADC)

                               Table 34. HSI14 oscillator characteristics(1)

       Symbol        Parameter                         Conditions        Min Typ         Max    Unit
                                                                                                MHz
       fHSI14 Frequency                                                  -      14       1(2)
                                                                                         55(2)   %
       TRIM HSI14 user-trimming step                                     -      -                %

       DuCy(HSI14) Duty cycle                                            45(2)  -

       ACCHSI14      Accuracy of the HSI14            TA = 40 to 85 C  -      5       -      %
                     oscillator (factory calibrated)

       tsu(HSI14) HSI14 oscillator startup time                          1(2)   -        2(2)   s

       IDDA(HSI14)   HSI14 oscillator power                              -      100      -      A
                     consumption

       1. VDDA = 3.3 V, TA = 40 to 85 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.

       Low-speed internal (LSI) RC oscillator

                               Table 35. LSI oscillator characteristics(1)

       Symbol                  Parameter               Min               Typ        Max         Unit

           fLSI      Frequency                         30                40          50         kHz
        tsu(LSI)(2)  LSI oscillator startup time
       IDDA(LSI)(2)  LSI oscillator power consumption  -                 -           85         s

                                                       -                 0.75        -          A

       1. VDDA = 3.3 V, TA = 40 to 85 C unless otherwise specified.
       2. Guaranteed by design, not tested in production.

6.3.9  PLL characteristics

       The parameters given in Table 36 are derived from tests performed under ambient
       temperature and supply voltage conditions summarized in Table 18: General operating
       conditions.

                               DocID024849 Rev 1                                                53/88

                                                                                                                   73
Electrical characteristics                               STM32F030x4 STM32F030x6 STM32F030x8

                                       Table 36. PLL characteristics

                                                                              Value

        Symbol                         Parameter                                                      Unit

                                                            Min         Typ           Max

                            PLL input clock(1)                    1(2)        -       24(2)           MHz
                            PLL input clock duty cycle                                60(2)            %
        fPLL_IN                                             40(2)             -

        fPLL_OUT            PLL multiplier output clock     16(2)             -         48            MHz
        tLOCK               PLL lock time                                             200(2)           s
        JitterPLL           Cycle-to-cycle jitter                 -           -       300(2)           ps

                                                                  -           -

        1. Take care to use the appropriate multiplier factors to obtain PLL input clock values compatible
            with the range defined by fPLL_OUT.

        2. Guaranteed by design, not tested in production.

6.3.10  Memory characteristics

        Flash memory

        The characteristics are given at TA = 40 to 85 C unless otherwise specified.

                             Table 37. Flash memory characteristics

        Symbol              Parameter                    Conditions            Min    Typ Max(1) Unit

        tprog 16-bit programming time TA40 to +85 C                            -    53.5       -    s

        tERASE Page (1 KB) erase time TA 40 to +85 C                           -    30         -    ms

        tME Mass erase time            TA 40 to +85 C                          -    30         -    ms

                                       Write mode                                -    -          10 mA

        IDD Supply current             Erase mode                                -    -          12 mA

        Vprog Programming voltage                                                2.4  -          3.6  V

        1. Guaranteed by design, not tested in production.

                            Table 38. Flash memory endurance and data retention

        Symbol              Parameter                    Conditions                      Min(1)        Unit
                                                                                                      kcycles
        NEND Endurance                 TA = 40 to +85 C (6 suffix versions)               1          Years

        tRET Data retention            1 kcycle(2) at TA = 85 C                            20

        1. Data based on characterization results, not tested in production.

        2. Cycling performed over the whole temperature range.

6.3.11  EMC characteristics

        Susceptibility tests are performed on a sample basis during device characterization.

54/88                                  DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                     Electrical characteristics

Functional EMS (electromagnetic susceptibility)

While a simple application is executed on the device (toggling 2 LEDs through I/O ports).
the device is stressed by two electromagnetic events until a failure occurs. The failure is
indicated by the LEDs:
Electrostatic discharge (ESD) (positive and negative) is applied to all device pins

      until a functional disturbance occurs. This test is compliant with the IEC 61000-4-2
      standard.
FTB: A Burst of Fast Transient voltage (positive and negative) is applied to VDD and
      VSS through a 100 pF capacitor, until a functional disturbance occurs. This test is
      compliant with the IEC 61000-4-4 standard.

A device reset allows normal operations to be resumed.

The test results are given in Table 39. They are based on the EMS levels and classes
defined in application note AN1709.

        Table 39. EMS characteristics

Symbol  Parameter                                       Conditions                     Level/
                                                                                       Class

VFESD   Voltage limits to be applied on any I/O pin to  VDD 3.3 V, LQFP64, TA +25 C,  2B
        induce a functional disturbance                 fHCLK 48 MHz
                                                        conforms to IEC 61000-4-2

        Fast transient voltage burst limits to be       VDD3.3 V, LQFP64, TA +25 C,

VEFTB   applied through 100 pF on VDD and VSS           fHCLK 48 MHz                   3B
        pins to induce a functional disturbance
                                                        conforms to IEC 61000-4-4

Designing hardened software to avoid noise problems

EMC characterization and optimization are performed at component level with a typical
application environment and simplified MCU software. It should be noted that good EMC
performance is highly dependent on the user application and the software in particular.

Therefore it is recommended that the user applies EMC software optimization and
prequalification tests in relation with the EMC level requested for his application.

Software recommendations

The software flowchart must include the management of runaway conditions such as:
Corrupted program counter
Unexpected reset
Critical Data corruption (control registers...)

Prequalification trials

Most of the common failures (unexpected reset and program counter corruption) can be
reproduced by manually forcing a low state on the NRST pin or the Oscillator pins for 1
second.

To complete these trials, ESD stress can be applied directly on the device, over the range of
specification values. When unexpected behavior is detected, the software can be hardened
to prevent unrecoverable errors occurring (see application note AN1015).

        DocID024849 Rev 1                                                              55/88

                                                                                                          73
Electrical characteristics                           STM32F030x4 STM32F030x6 STM32F030x8

        Electromagnetic Interference (EMI)

        The electromagnetic field emitted by the device are monitored while a simple application is
        executed (toggling 2 LEDs through the I/O ports). This emission test is compliant with
        IEC 61967-2 standard which specifies the test board and the pin loading.

                                       Table 40. EMI characteristics

        Symbol Parameter               Conditions       Monitored             Max vs. [fHSE/fHCLK]  Unit
                                                     frequency band                  8/48 MHz

                                                     0.1 to 30 MHz                -3
                                                     30 to 130 MHz
                               VDD 3.6 V, TA 25 C,  130 MHz to 1GHz              28                dBV
                               LQFP64 package        SAE EMI Level
        SEMI       Peak level
                               compliant with IEC
                                                                                  23
                               61967-2

                                                                                     4              -

6.3.12  Electrical sensitivity characteristics

        Based on three different tests (ESD, LU) using specific measurement methods, the device is
        stressed in order to determine its performance in terms of electrical sensitivity.

        Electrostatic discharge (ESD)

        Electrostatic discharges (a positive then a negative pulse separated by 1 second) are
        applied to the pins of each sample according to each pin combination. The sample size
        depends on the number of supply pins in the device (3 parts (n+1) supply pins). This test
        conforms to the JESD22-A114/C101 standard.

                               Table 41. ESD absolute maximum ratings

        Symbol                 Ratings                    Conditions          Class     Maximum     Unit
                                                                                         value(1)

        VESD(HBM)  Electrostatic discharge  voltage  TA +25 C, conforming    2         2000
                   (human body model)                to JESD22-A114                                    V

        VESD(CDM)  Electrostatic discharge  voltage  TA +25 C, conforming    II        500
                   (charge device model)             to JESD22-C101

        1. Data based on characterization results, not tested in production.

        Static latch-up

        Two complementary static tests are required on six parts to assess the latch-up
        performance:
         A supply overvoltage is applied to each power supply pin
         A current injection is applied to each input, output and configurable I/O pin

        These tests are compliant with EIA/JESD 78A IC latch-up standard.

                                       Table 42. Electrical sensitivities

        Symbol              Parameter                     Conditions                      Class
                                                                                         II level A
        LU Static latch-up class TA +105 C conforming to JESD78A

56/88                                  DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                  Electrical characteristics

6.3.13  I/O current injection characteristics

        As a general rule, current injection to the I/O pins, due to external voltage below VSS or
        above VDD (for standard, 3 V-capable I/O pins) should be avoided during normal product
        operation. However, in order to give an indication of the robustness of the microcontroller in
        cases when abnormal injection accidentally happens, susceptibility tests are performed on a
        sample basis during device characterization.

        Functional susceptibility to I/O current injection

        While a simple application is executed on the device, the device is stressed by injecting
        current into the I/O pins programmed in floating input mode. While current is injected into
        the I/O pin, one at a time, the device is checked for functional failures.

        The failure is indicated by an out of range parameter: ADC error above a certain limit (more
        than 5 LSB TUE), out of conventional limits of current injection on adjacent pins (more than
        5 A) or other functional failure (reset occurrence or oscillator frequency deviation, for
        example).

        The characterization results are given in Table 43.

                         Table 43. I/O current injection susceptibility

        Symbol                           Description                                       Functional
           IINJ                                                                          susceptibility

                                                                                                                    Unit
                                                                                     Negative Positive
                                                                                     injection injection

                         Injected current on BOOT0                                   0  NA

                         Injected current on all FT and FTf pins with induced        5  NA
                         leakage current on adjacent pins less than 5 A                            mA

                         Injected current on all TTa pins with induced leakage       5  +5
                         current on adjacent pins less than 5 A
                                                                                         +5
                         Injected current on all TC and RESET pins with induced      5
                         leakage current on adjacent pins less than 5 A

6.3.14 I/O port characteristics

        General input/output characteristics

        Unless otherwise specified, the parameters given in Table 44 are derived from tests
        performed under the conditions summarized in Table 18: General operating conditions. All
        I/Os are designed as CMOS and TTL compliant.

                         Table 44. I/O static characteristics

Symbol Parameter         Conditions                   Min                       Typ          Max       Unit
                                                                                                        V
                         TC and TTa I/O                     -                   -    0.3 VDD+0.07(1)
                                                                                     0.475 VDD0.2(1)
        Low level input  FT and FTf I/O                     -                   -
        voltage          BOOT0                                                        0.3 VDD0.3(1)
VIL                                                         -                   -          0.3 VDD

                         All I/Os except BOOT0 pin          -                   -

                                         DocID024849 Rev 1                                             57/88

                                                                                                                          73
Electrical characteristics                           STM32F030x4 STM32F030x6 STM32F030x8

                            Table 44. I/O static characteristics (continued)

Symbol Parameter                 Conditions          Min              Typ     Max   Unit

                          TC and TTa I/O             0.445 VDD+0.398(1) -     -

       High level input FT and FTf I/O               0.5 VDD+0.2(1)   -       -
                                                                                                V
VIH    voltage            BOOT0                      0.2 VDD+0.95(1)  -
                                                                              -

                          All I/Os except BOOT0 pin  0.7 VDD          -       -

                          TC and TTa I/O                     -        200(1)  -

Vhys   Schmitt trigger    FT and FTf I/O                     -        100(1)  -     mV
       hysteresis         BOOT0

                                                             -        300(1)  -

                            TC, FT and FTf I/O               -        -        0.1
                            TTa in digital mode
Ilkg   Input leakage         VSS  VIN  VDD                   -        -       1
       current (2)          TTa in digital mode
                            VDD  VIN  VDDA                                          A
                            TTa in analog mode
                            VSS  VIN  VDDA                   -        -        0.2
                             FT and FTf I/O (3)
                             VDD  VIN  5 V                   -        -       10

          Weak pull-up             VIN VSS                   25       40      55    k
RPU equivalent

          resistor (4)

          Weak pull-down         VIN VDD                     25       40      55    k
RPD equivalent

          resistor (4)

CIO    I/O pin                                               -        5       -     pF
       capacitance

1. Data based on design simulation only. Not tested in production.

2. Leakage could be higher than maximum value, if negative current is injected on adjacent pins. Refer to
    Table 43: I/O current injection susceptibility.

3. To sustain a voltage higher than VDD +0.3 V, the internal pull-up/pull-down resistors must be disabled.
4. Pull-up and pull-down resistors are designed with a true resistance in series with a switchable PMOS/NMOS.

    This MOS/NMOS contribution to the series resistance is minimum (~10% order).

       All I/Os are CMOS and TTL compliant (no software configuration required). Their
       characteristics cover more than the strict CMOS-technology or TTL parameters. The
       coverage of these requirements is shown in Figure 16 for standard I/Os, and in Figure 17 for
       5 V tolerant I/Os.

58/88                                     DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                      Electrical characteristics

                               Figure 16. TC and TTa I/O input characteristics

      3

VIN (V)

2.5                                                                      VIHmin = 0.7 VDD
                          Tested range                                      TTL standard requirement

2              CMOS standard requirements

1.5                                      0.398
                                             Undefined
                       =  0.445  VDD  +

               VIHmin                                   input  range

1                                                                                             VILmax = 0.3 VDD
                                                                              TTL standard requirement
            VILmax  = 0.3 VDD + 0.07
0.5         CMOS    standard requirements

                                                                      Tested range

0

         2          2.2          2.4              2.6          2.8    3             3.2  3.4 VDD(V)3.6

                                                                                                          MS32130V1

               Figure 17. Five volt tolerant (FT and FTf) I/O input characteristics

        3

VIN (V)

         2.5                                                                  VIHmin = 0.7 VDD
                            Tested range

         2                                                                          TTL standard requirement

1.5            CMOS standard requirements

                    VIHmin = 0.5 VDD       + 0.2       Undefined input range
               VILmax = 0.475 VDD -        0.2
         1
                                                                                             VILmax = 0.3 VDD
         0.5 CMOS standard requirements                                             TTL standard requirement

                                                                      Tested range

         0

            2             2.2         2.4         2.6          2.8       3          3.2         3.4  VDD (V)    3.6

                                                                                                      MS32131V1

                                                  DocID024849 Rev 1                                                  59/88

                                                                                                                                        73
Electrical characteristics                                  STM32F030x4 STM32F030x6 STM32F030x8

           Output driving current

           The GPIOs (general purpose input/outputs) can sink or source up to +/-8 mA, and sink or
           source up to +/- 20 mA (with a relaxed VOL/VOH).

           In the user application, the number of I/O pins which can drive current must be limited to
           respect the absolute maximum rating specified in Section 6.2:

            The sum of the currents sourced by all the I/Os on VDD, plus the maximum Run
                 consumption of the MCU sourced on VDD, cannot exceed the absolute maximum rating
                 IVDD (see Table 16: Current characteristics).

            The sum of the currents sunk by all the I/Os on VSS plus the maximum Run
                 consumption of the MCU sunk on VSS cannot exceed the absolute maximum rating
                 IVSS (see Table 16: Current characteristics).

           Output voltage levels

           Unless otherwise specified, the parameters given in the table below are derived from tests
           performed under ambient temperature and VDD supply voltage conditions summarized in
           Table 18: General operating conditions. All I/Os are CMOS and TTL compliant (FT, TTa or
           TC unless otherwise specified).

                            Table 45. Output voltage characteristics

Symbol                      Parameter                       Conditions           Min Max Unit

VOL(1)     Output low level voltage for an I/O pin when 8   IIO = +8 mA          -  0.4
           pins are sunk at the same time

                                                            2.7 V < VDD < 3.6 V                               V

VOH(2)     Output high level voltage for an I/O pin when 8                       VDD0.4 -
           pins are sourced at the same time

VOL(1)(3)  Output low level voltage for an I/O pin when 5   IIO = +20 mA         -  1.3
           pins are sunk at the same time

                                                            2.7 V < VDD < 3.6 V                               V

VOH(2)(3)  Output high level voltage for an I/O pin when 5                       VDD1.3 -
           pins are sourced at the same time

VOL(1)(3)  Output low level voltage for an I/O pin when 8   IIO = +6 mA          -  0.4
           pins are sunk at the same time

                                                            2.4 V < VDD < 2.7 V                               V

VOH(2)(3)  Output high level voltage for an I/O pin when 8                       VDD0.4 -
           pins are sourced at the same time

VOLFM+(1)  Output low level voltage for an FTf I/O pin in   IIO = +20 mA         -  0.4 V
           FM+ mode

1. The IIO current sunk by the device must always respect the absolute maximum rating specified in Table 16:
    Current characteristics and the sum of IIO (I/O ports and control pins) must not exceed IVSS.

2. The IIO current sourced by the device must always respect the absolute maximum rating specified in
    Table 16: Current characteristics and the sum of IIO (I/O ports and control pins) must not exceed IVDD.

3. Data based on characterization results. Not tested in production.

60/88                                  DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                              Electrical characteristics

    Input/output AC characteristics

    The definition and values of input/output AC characteristics are given in Figure 18 and
    Table 46, respectively.

    Unless otherwise specified, the parameters given are derived from tests performed under
    ambient temperature and VDD supply voltage conditions summarized in Table 18: General
    operating conditions.

                           Table 46. I/O AC characteristics(1)

OSPEEDRy        Symbol     Parameter                 Conditions                        Min Max Unit
[1:0] value(1)

                fmax(IO)out Maximum frequency(2) CL = 50 pF, VDD = 2.4 V to 3.6 V      -   2 MHz

x0              tf(IO)out  Output high to low level                                    - 125(3)
                           fall time

                           Output low to high level  CL = 50 pF, VDD = 2.4 V to 3.6 V                     ns
                           rise time                                                   - 125(3)
                tr(IO)out

                fmax(IO)out Maximum frequency(2) CL = 50 pF, VDD = 2.4 V to 3.6 V      - 10 MHz

01              tf(IO)out  Output high to low level                                    - 25(3)
                           fall time

                           Output low to high level  CL = 50 pF, VDD = 2.4 V to 3.6 V                     ns
                           rise time                                                   - 25(3)
                tr(IO)out

                                                     CL = 30 pF, VDD = 2.7 V to 3.6 V  -   50
                                                     CL = 50 pF, VDD = 2.7 V to 3.6 V
                fmax(IO)out Maximum frequency(2)     CL = 50 pF, VDD = 2.4 V to 2.7 V  - 30 MHz
                                                     CL = 30 pF, VDD = 2.7 V to 3.6 V
                                                     CL = 50 pF, VDD = 2.7 V to 3.6 V  - 20
                                                     CL = 30 pF, VDD = 2.7 V to 3.6 V
       11                  Output high to low level  CL = 50 pF, VDD = 2.7 V to 3.6 V  -   5(3)
                           fall time                 CL = 50 pF, VDD = 2.4 V to 3.6 V
     FM+        tf(IO)out                                                              -   8(3)
configuration                                        CL = 50 pF, VDD = 2.4 V to 3.6 V
                                                                                           5(3)          ns
        (4)                                          CL = 50 pF, VDD = 2.4 V to 3.6 V
                           Output low to high level                                    -
                           rise time
                tr(IO)out                                                              -   8(3)

                fmax(IO)out Maximum frequency(2)                                       -   2(3) MHz

                tf(IO)out  Output high to low level                                    - 12(3)
                           fall time
                                                                                                          ns
                tr(IO)out  Output low to high level                                    - 34(3)
                           rise time

                tEXTIpw    Pulse width of external                                     10  -             ns
                           signals detected by the
                           EXTI controller

1. The I/O speed is configured using the OSPEEDRx[1:0] bits. Refer to the RM0091 reference manual for a
    description of GPIO Port configuration register.

2. The maximum frequency is defined in Figure 18.

3. Guaranteed by design, not tested in production.

4. When FM+ configuration is set, the I/O speed control is bypassed. Refer to the STM32F0xx reference
    manual RM0091 for a detailed description of FM+ I/O configuration.

                           DocID024849 Rev 1                                                             61/88

                                                                                                                            73
Electrical characteristics                                STM32F030x4 STM32F030x6 STM32F030x8

                                     Figure 18. I/O AC characteristics definition

                                                     90%  10%
                                           50%                   50%
                                  10%                                    90%

            EXTERNAL tr(IO)out                                               t f(IO)out
            OUTPUT                                        T
            ON 50 pF

            Maximum frequency is achieved if (t r + tf ( 2/3)T and if the duty cycle is (45-55%)
                                                    when loaded by 50 pF

                                                                                                          MS32132V1

6.3.15      NRST pin characteristics

            The NRST pin input driver uses the CMOS technology. It is connected to a permanent pull-
            up resistor, RPU (see Table 44: I/O static characteristics).

            Unless otherwise specified, the parameters given in the table below are derived from tests
            performed under ambient temperature and VDD supply voltage conditions summarized in
            Table 18: General operating conditions.

                                  Table 47. NRST pin characteristics

Symbol      Parameter                     Conditions      Min                            Typ  Max         Unit

VIL(NRST)   NRST input low level voltage                  0.3                           -    0.8(1)
VIH(NRST)                                                   2
            NRST input high level                                                             VDD+0.3(1)       V
            voltage
                                                                                         -

Vhys(NRST)  NRST Schmitt trigger                             -                           200      -       mV
            voltage hysteresis

RPU         Weak pull-up equivalent       VIN VSS            30                          40       50      k
            resistor(2)

VF(NRST) NRST input filtered pulse                           -                           -    100(1)           ns
VNF(NRST) NRST input not filtered pulse                   300(1)
                                                                                         -        -            ns

1. Guaranteed by design, not tested in production.

2. The pull-up is designed with a true resistance in series with a switchable PMOS. This PMOS contribution to

   the series resistance must be minimum (~10% order).

62/88                                     DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8       Electrical characteristics

Figure 19. Recommended NRST pin protection

External                             VDD
reset circuit(1)

                  NRST(2)            RPU             Internal Reset
                                          Filter

0.1 F

                                                                                                                                            MS19878V1

1. The reset network protects the device against parasitic resets.
2. The user must ensure that the level on the NRST pin can go below the VIL(NRST) max level specified in

     Table 47: NRST pin characteristics. Otherwise the reset will not be taken into account by the device.

                  DocID024849 Rev 1                                                                                                                    63/88

                                                                                                                                                                          73
Electrical characteristics                            STM32F030x4 STM32F030x6 STM32F030x8

6.3.16     12-bit ADC characteristics

Note:      Unless otherwise specified, the parameters given in Table 48 are preliminary values derived
           from tests performed under ambient temperature, fPCLK2 frequency and VDDA supply
           voltage conditions summarized in Table 18: General operating conditions.

           It is recommended to perform a calibration after each power-up.

                                      Table 48. ADC characteristics

Symbol     Parameter                   Conditions               Min       Typ     Max                 Unit

VDDA       Analog supply voltage for                            2.4       -       3.6                 V
           ADC ON                                               0.6
fADC       ADC clock frequency                                  0.05      -       14                  MHz
fS(1)
           Sampling rate                                          -       -       1                   MHz
                                                                  -
fTRIG(1) External trigger frequency       fADC = 14 MHz           0       -       823                 kHz
                                                                  -
                                       See Equation 1 and                 -       17                  1/fADC
                                       Table 49 for details       -
VAIN Conversion voltage range                                             -       VDDA                V

RAIN(1) External input impedance                                          -       50                  k

RADC(1)    Sampling switch resistance                                     -       1                   k
CADC(1)
           Internal sample and hold                                  -    -       8                   pF
           capacitor

tCAL(1) Calibration time                     fADC = 14 MHz                 5.9                           s
                                                                            83                        1/fADC
tlatr(1) Trigger conversion latency    fADC = fPCLK/2 = 14 MHz            0.196
                                             fADC = fPCLK/2                5.5                           s
                                                                0.188     0.219   0.259               1/fPCLK
                                       fADC = fPCLK/4 = 12 MHz            10.5
                                             fADC = fPCLK/4                                              s
                                                                               -                      1/fPCLK
                                        fADC = fHSI14 = 14 MHz
                                                                                                         s

JitterADC  ADC jitter on trigger       fADC = fHSI14                 -    1       -                   1/fHSI14
           conversion

    tS(1)                              fADC = 14 MHz            0.107     -       17.1                s
tSTAB(1)                               fADC = 14 MHz
           Sampling time                                             1.5  -       239.5 1/fADC
           Power-up time
                                                                     0    0       1                   s

                                                                     1    -       18                  s

tCONV(1)   Total conversion time                                14 to 252 (tS for sampling +12.5 for  1/fADC
           (including sampling time)                            successive approximation)

1. Guaranteed by design, not tested in production.

64/88                                  DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                                      Electrical characteristics

Equation 1: RAIN max formula
        ----------------------------T----S-----------------------------
RAIN    fADC  CADC  ln 2N + 2                                              RADC

The formula above (Equation 1) is used to determine the maximum external impedance
allowed for an error below 1/4 of LSB. Here N = 12 (from 12-bit resolution).

        Ts (cycles)  Table 49. RAIN max for fADC = 14 MHz                                                RAIN max (k)(1)
                                             tS (s)                                                              0.4
                                                                                                                  5.9
        1.5                                                                       0.11                           11.4
                                                                                                                 25.2
        7.5                                                                       0.54                           37.2
                                                                                                                  50
        13.5                                                                      0.96                            NA
                                                                                                                  NA
        28.5                                                                      2.04

        41.5                                                                      2.96

        55.5                                                                      3.96

        71.5                                                                      5.11

        239.5                                                                     17.1

1. Guaranteed by design, not tested in production.

                          Table 50. ADC accuracy(1)(2)(3)

Symbol         Parameter                                                          Test conditions        Typ   Max(4) Unit

ET Total unadjusted error                                                                                3.3  4
EO Offset error                                                                                          1.9
EG Gain error                                                               fPCLK = 48 MHz,              2.8  2.8
ED Differential linearity error                                             fADC = 14 MHz, RAIN < 10 k,  0.7
EL Integral linearity error                                                                              1.2  3         LSB
                                                                            VDDA = 2.7 V to 3.6 V
                                                                                                               1.3
                                                                            TA = 40 to 85 C

                                                                                                               1.7

1. ADC DC accuracy values are measured after internal calibration.

2. ADC Accuracy vs. Negative Injection Current: Injecting negative current on any of the standard
    (non-robust) analog input pins should be avoided as this significantly reduces the accuracy of
    the conversion being performed on another analog input. It is recommended to add a Schottky
    diode (pin to ground) to standard analog pins which may potentially inject negative current.
    Any positive injection current within the limits specified for IINJ(PIN) and IINJ(PIN) in
    Section 6.3.14 does not affect the ADC accuracy.

3. Better performance may be achieved in restricted VDDA, frequency and temperature ranges.

4. Data based on characterization results, not tested in production.

                          DocID024849 Rev 1                                                                               65/88

                                                                                                                                             73
Electrical characteristics                                             STM32F030x4 STM32F030x6 STM32F030x8

                                  Figure 20. ADC accuracy characteristics

              1 LSBIDEAL    VDDA
                            4096
                                                                       EG
                                                                                     (1) Example of an actual transfer curve
4095
4094                                                                                 (2) The ideal transfer curve
4093
                                                                                     (3) End point correlation line
     7
     6                                         (2)      (3)                          ET=Total Unadjusted Error: maximum deviation
     5                               ET                           (1)                between the actual and the ideal transfer curves.
     4                                                                               EO=Offset Error: deviation between the first actual
     3                                                                               transition and the first ideal one.
     2
     1        EO                     EL                                              EG=Gain Error: deviation between the last ideal
                                                                                     transition and the last actual one.
                                                                                     ED=Differential Linearity Error: maximum deviation
                                                                                     between actual steps and the ideal one.

                                                    ED                               EL=Integral Linearity Error: maximum deviation
                                                                                     between any actual transition and the end point

                                                                                     correlation line.

                            1 LSBIDEAL

        0     1 2345 67                                 4093 4094 4095 4096
                                                                               VDDA
        VSSA                                                                                                                  MS19880V1

                                  Figure 21. Typical connection diagram using the ADC

                                                        VDDA                         Sample and hold ADC
                                                                VT                   converter
                                                               0.6 V
                            RAIN(1)  AINx                                            RADC                 12-bit
                                                                VT                                      converter
                                                               0.6 V       IL1 A
                                     Cparasitic
                  VAIN
                                                                                           CADC

                                                                                                                                                                                            MS19881V2

              1. Refer to Table 48: ADC characteristics for the values of RAIN, RADC and CADC.
              2. Cparasitic represents the capacitance of the PCB (dependent on soldering and PCB layout quality) plus the

                   pad capacitance (roughly 7 pF). A high Cparasitic value will downgrade conversion accuracy. To remedy
                   this, fADC should be reduced.

              General PCB design guidelines

              Power supply decoupling should be performed as shown in Figure 10: Power supply
              scheme. The 10 nF capacitor should be ceramic (good quality) and it should be placed as
              close as possible to the chip.

66/88                                               DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                      Electrical characteristics

6.3.17  Temperature sensor characteristics

                                    Table 51. TS characteristics

        Symbol                      Parameter                                    Min     Typ        Max    Unit
                                                                                                            C
        TL(1)          VSENSE linearity with temperature                         -       1          2     mV/C
                                                                                                             V
        Avg_Slope(1) Average slope                                               4.0     4.3        4.6     s

        V25            Voltage at 25 C                                          1.34    1.43       1.52    s
        tSTART(1)
                       Startup time                                              4       -          10
        TS_temp(1)(2)
                       ADC sampling time when reading the                        17.1    -          -
                       temperature

        1. Guaranteed by design, not tested in production.
        2. Shortest sampling time can be determined in the application by multiple iterations.

6.3.18  Timer characteristics

        The parameters given in Table 52 are guaranteed by design.

        Refer to Section 6.3.14: I/O port characteristics for details on the input/output alternate
        function characteristics (output compare, input capture, external clock, PWM output).

                                               Table 52. TIMx(1) characteristics

        Symbol         Parameter               Conditions                        Min           Max        Unit

        tres(TIM) Timer resolution time                                            1           -          tTIMxCLK
                                                                                 20.8
                                               fTIMxCLK = 48 MHz                               -          ns

        fEXT           Timer external clock                                         0       fTIMxCLK/2    MHz
                       frequency on CH1 to CH4 fTIMxCLK = 48 MHz                    0            24       MHz

        ResTIM Timer resolution                TIMx                                   -        16         bit

        tCOUNTER 16-bit counter clock period                                        1         65536       tTIMxCLK
                                                              fTIMxCLK = 48 MHz  0.0208        1365          s
                                                                                         65536 65536
        tMAX_COUNT     Maximum possible count  fTIMxCLK = 48 MHz                     -         89.48      tTIMxCLK
                       with 32-bit counter                                           -                        s

        1. TIMx is used as a general term to refer to the TIM1, TIM3, TIM6, TIM14, TIM15, TIM16 and
            TIM17 timers.

                                    DocID024849 Rev 1                                                     67/88

                                                                                                                             73
Electrical characteristics             STM32F030x4 STM32F030x6 STM32F030x8

                            Table 53. IWDG min/max timeout period at 40 kHz (LSI) (1)

       Prescaler divider PR[2:0] bits  Min timeout RL[11:0]=  Max timeout RL[11:0]=    Unit
                                                  0x000                  0xFFF

          /4                   0       0.1                    409.6
                                                              819.2
          /8                   1       0.2                    1638.4

       /16                     2       0.4

       /32                     3       0.8                    3276.8                   ms

       /64                     4       1.6                    6553.6

       /128                    5       3.2                    13107.2

       /256                 6 or 7     6.4                    26214.4

       1. These timings are given for a 40 kHz clock but the microcontroller's internal RC frequency can
           vary from 30 to 60 kHz. Moreover, given an exact RC oscillator frequency, the exact timings still
           depend on the phasing of the APB interface clock versus the LSI clock so that there is always
           a full RC period of uncertainty.

                            Table 54. WWDG min-max timeout value @48 MHz (PCLK)

       Prescaler            WDGTB      Min timeout value      Max timeout value        Unit

       1                    0          0.0853                 5.4613

       2                    1          0.1706                 10.9226
                                       0.3413                                               ms
       4                    2          0.6826
                                                              21.8453
       8                    3
                                                              43.6906

68/88                               DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                         Electrical characteristics

6.3.19   Communication interfaces

         I2C interface characteristics

         The I2C interface meets the requirements of the standard I2C communication protocol with
         the following restrictions: the I/O pins SDA and SCL are mapped to are not "true" open-
         drain. When configured as open-drain, the PMOS connected between the I/O pin and VDD is
         disabled, but is still present.

         The I2C characteristics are described in Table 55. Refer also to Section 6.3.14: I/O port
         characteristics for more details on the input/output alternate function characteristics (SDA
         and SCL).

                              Table 55. I2C characteristics(1)

                                            Standard           Fast mode    Fast mode +

Symbol   Parameter                                                                                      Unit

                                            Min Max Min Max Min Max

fSCL     SCL clock frequency                0    100           0    400     0     1000 KHz

tLOW Low period of the SCL clock            4.7  -             1.3  -       0.5   -                     s

tHIGH High Period of the SCL clock          4                  0.6          0.26  -                     s

tr       Rise time of both SDA and SCL      -    1000          -    300     -     120                   ns
         signals

tf       Fall time of both SDA and SCL      -    300           -    300     -     120                   ns
         signals

tHD;DAT  Data hold time                     0    -             0       -    0     -                     s
tVD;DAT                                                             0.9(2)
tVD;ACK  Data valid time                    -    3.45(2)       -    0.9(2)  -     0.45(2)               s
tSU;DAT
tHD;STA  Data valid acknowledge time        -    3.45(2)       -            -     0.45(2)               s

tSU;STA  Data setup time                    250  -             100  -       50    -                     ns

         Hold time (repeated) START         4.0  -             0.6  -       0.26  -                     s
         condition
                                            4.7  -             0.6  -       0.26                        s
         Set-up time for a repeated
         START
         condition

tSU;STO Set-up time for STOP condition      4.0  -             0.6  -       0.26  -                     s

tBUF     Bus free time between a            4.7  -             1.3  -       0.5   -                     s
         STOP and START condition

Cb       Capacitive load for each bus line  -    400           -    400     -     550                   pF

1. The I2C characteristics are the requirements from the I2C bus specification rev03. They are guaranteed by
    design when the I2Cx_TIMING register is correctly programmed (refer to reference manual). These
    characteristics are not tested in production.

2. The maximum tHD;DAT could be 3.45 s, 0.9 s and 0.45 s for standard mode, fast mode and fast mode
    plus, but must be less than the maximum of tVD;DAT or tVD;ACK by a transition time.

                                            DocID024849 Rev 1                                                 69/88

                                                                                                                                 73
Electrical characteristics                                   STM32F030x4 STM32F030x6 STM32F030x8

                            Table 56. I2C analog filter characteristics(1)

       Symbol                   Parameter                    Min                       Max  Unit

       tSP                  Pulse width of spikes that are   50                        260  ns
                            suppressed by the analog filter

       1. Guaranteed by design, not tested in production.

       Figure 22. I2C bus AC waveforms and measurement circuit

                            VDD_I2C  VDD_I2C

                            Rp       Rp                                           MCU

                                                             Rs
                                                                             SDA

       I2C bus                                               Rs
                                                                            SCL

                                                                                                                                                                               MS19879V3

       Legend: Rs: Series protection resistors. Rp: Pull-up resistors. VDD_I2C: I2C bus supply.

       SPI characteristics

       Unless otherwise specified, the parameters given in Table 57 are derived from tests
       performed under ambient temperature, fPCLKx frequency and VDD supply voltage conditions
       summarized in Table 18: General operating conditions.

       Refer to Section 6.3.14: I/O port characteristics for more details on the input/output alternate
       function characteristics (NSS, SCK, MOSI, MISO for SPI and WS, CK).

70/88                                DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                             Electrical characteristics

                                          Table 57. SPI characteristics

Symbol          Parameter                 Conditions                       Min          Max          Unit

  fSCK          SPI clock frequency       Master mode                      -                 18      MHz
1/tc(SCK)                                 Slave mode                       -                  18      ns

   tr(SCK)      SPI clock rise and fall   Capacitive load: C = 15 pF              -            6      ns
   tf(SCK)      time
tsu(NSS)(1)    NSS setup time            Slave mode                          4Tpclk          -       %
  th(NSS)(1)    NSS hold time             Slave mode                       2Tpclk + 10        -
tw(SCKH)(1)     SCK high and low time     Master mode, fPCLK = 36 MHz,
tw(SCKL)(1)                              presc = 4                         Tpclk/2 -2  Tpclk/2 + 1
                Data input setup time     Master mode
  tsu(MI) (1)                             Slave mode                              4           -
  tsu(SI)(1)    Data input hold time      Master mode                             5           -
                                          Slave mode                              4           -
  th(MI) (1)    Data output access time   Slave mode, fPCLK = 20 MHz              5           -
   th(SI)(1)    Data output disable time  Slave mode                              0       3Tpclk
ta(SO)(1)(2)   Data output valid time    Slave mode (after enable edge)         0           18
tdis(SO)(1)(3)  Data output valid time    Master mode (after enable edge)         -         22.5
  tv(SO) (1)                              Slave mode (after enable edge)          -           6
  tv(MO)(1)     Data output hold time     Master mode (after enable edge)       11.5          -
  th(SO)(1)                                                                       2           -
  th(MO)(1)     SPI slave input clock     Slave mode
                duty cycle                                                       25          75
DuCy(SCK)

1. Data based on characterization results, not tested in production.

2. Min time is for the minimum time to drive the output and the max time is for the maximum time to validate the
    data.

3. Min time is for the minimum time to invalidate the output and the max time is for the maximum time to put the
    data in Hi-Z

                                          DocID024849 Rev 1                                          71/88

                                                                                                                        73
Electrical characteristics                                                     STM32F030x4 STM32F030x6 STM32F030x8

                              Figure 23. SPI timing diagram - slave mode and CPHA = 0

           NSS input                           tc(SCK)

            CPHA= 0                  tSU(NSS)                                                    th(NSS)
            CPOL=0
SCK Input   CPHA= 0   tw(SCKH)
            CPOL=1    tw(SCKL)

           ta(SO)                       tv(SO)             th(SO)                                tr(SCK)  tdis(SO)
                                       MS B O UT        BI T6 OUT                                tf(SCK)
              MISO
           OUT P UT                       M SB IN        B I T1 IN                               LSB OUT
                                             th(SI)
              MOSI    tsu(SI)
             I NPUT
                                                                                                 LSB IN

                                                                                                                    ai14134c

                              Figure 24. SPI timing diagram - slave mode and CPHA = 1

           NSS input                                                  tc(SCK)                    th(NSS)
                           tSU(NSS)
                                                              tv(SO)
SCK Input  CPHA=1     tw(SCKH)                    MS B O UT
           CPOL=0     tw(SCKL)
                                                                th(SI)
           CPHA=1                              M SB IN
           CPOL=1

                      ta(SO)                                                             th(SO)  tr(SCK)  tdis(SO)
                                                                                   BI T6 OUT     tf(SCK)

              MISO                                                             B I T1 IN                  LSB OUT
           OUT P UT
                              tsu(SI)
              MOSI
             I NPUT                                                                              LSB IN

                                                                                                                    ai14135

1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

72/88                                                   DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                            Electrical characteristics

                            High  Figure 25. SPI timing diagram - master mode
            NSS input
                                                     tc(SCK)
              CPHA= 0
SCK Output    CPOL=0
              CPHA= 0
              CPOL=1

SCK Output  CPHA=1
            CPOL=0

            CPHA=1
            CPOL=1

                    tsu(MI)         tw(SCKH)                             tr(SCK)
                                    tw(SCKL)                             tf(SCK)
            MISO                                        BI T6 IN
            INP UT                    MS BIN                                  LSB IN
                                            th(MI)  B I T1 OUT
             MOSI                                         th(MO)       LSB OUT
            OUTU T                M SB OUT
                                        tv(MO)

                                                                                      ai14136

1. Measurement points are done at CMOS levels: 0.3VDD and 0.7VDD.

                                                    DocID024849 Rev 1                          73/88

                                                                                                                  73
Package characteristics         STM32F030x4 STM32F030x6 STM32F030x8

7      Package characteristics

7.1    Package mechanical data

       In order to meet environmental requirements, ST offers these devices in different grades of
       ECOPACK packages, depending on their level of environmental compliance. ECOPACK

       specifications, grade definitions and product status are available at: www.st.com.
       ECOPACK is an ST trademark.

74/88                    DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                             Package characteristics

        Figure 26. LQFP64 10 x 10 mm 64 pin low-profile quad flat package outline

                                     D

                                     D1                       ccc C

                                     D3                                     A

                                           33                               A2

               48

        49                                         32

        b
                                                                                                                                                                L1

                                                       E3 E1 E

                                                                                A1                                                                                  L    K

                   64                             17

        Pin 1                              16                   c
        identification 1

                                                                                5W_ME

        1. Drawing is not to scale.

Table 58. LQFP64 10 x 10 mm 64 pin low-profile quad flat package mechanical data

                          millimeters                                           inches(1)

Symbol

        Min                          Typ   Max                Min               Typ                                                                                 Max

A                                          1.600                                           0.0630
                                                                                           0.0059
A1      0.050                              0.150              0.0020                       0.0571
                                                                                           0.0106
A2      1.350             1.400            1.450              0.0531            0.0551     0.0079
                                                                                0.0087     0.4803
b       0.170             0.220            0.270              0.0067                       0.4016
                                                                                0.4724
c       0.090                              0.200              0.0035            0.3937     0.4803
                                                                                           0.4016
D       11.800            12.000           12.200             0.4646            0.4724
                                                                                0.3937        7
D1      9.800             10.000           10.200             0.3858            0.0197     0.0295

D.                        7.500                                                  3.5
                                                                                0.0236
E       11.800            12.000           12.200             0.4646            0.0394
                                                                                0.0031
E1      9.800             10.00            10.200             0.3858

e                         0.500

k       0                           3.5  7                 0

L       0.450             0.600            0.75               0.0177

L1                        1.000

ccc                       0.080

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                           DocID024849 Rev 1                                                                                                             75/88

                                                                                                                                                                                            85
Package characteristics                                  STM32F030x4 STM32F030x6 STM32F030x8

                         Figure 27. LQFP64 recommended footprint

                                                     48        33

                                                                           0.3

                                          49             0.5       32

                                          12.7 10.3

                                                         10.3

                                          64                           17

                                                                           1.2

                                                     1         16

                                                         7.8

                                                         12.7
                                                                                              ai14909

       1. Drawing is not to scale.
       2. Dimensions are in millimeters.

76/88                                     DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                         Package characteristics

        Figure 28. LQFP48 7 x 7 mm, 48 pin low-profile quad flat package outline

                          D

                          D1                       ccc C

                          D3                                    A
                                                               A2

               36                      25

        37                                 24

                                                                                                                                               L1
        b

                                                                       E3 E1 E

                   48                      13                               A1                                                                     L      K

        Pin 1                          12                 c
        identification 1

                                                                                       5B_ME

        1. Drawing is not to scale.

   Table 59. LQFP48 7 x 7 mm, 48-pin low-profile quad flat package mechanical data

                          millimeters                                       inches(1)

Symbol

        Min               Typ              Max               Min            Typ                                                                    Max

A                                          1.600                                       0.0630

A1      0.050                              0.150          0.0020                       0.0059

A2      1.350             1.400            1.450          0.0531            0.0551     0.0571

b       0.170             0.220            0.270          0.0067            0.0087     0.0106

c       0.090                              0.200          0.0035                       0.0079

D       8.800             9.000            9.200          0.3465            0.3543     0.3622

D1      6.800             7.000            7.200          0.2677            0.2756     0.2835

D3                        5.500                                             0.2165

E       8.800             9.000            9.200          0.3465            0.3543     0.3622

E1      6.800             7.000            7.200          0.2677            0.2756     0.2835

E3                        5.500                                             0.2165

e                         0.500                                             0.0197

L       0.450             0.600            0.750          0.0177            0.0236     0.0295

L1                        1.000                                             0.0394

k       0                3.5                 7            0             3.5                                                                      7

ccc                       0.080                                             0.0031

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                       DocID024849 Rev 1                                                                                                  77/88

                                                                                                                                                                             85
Package characteristics                                                           STM32F030x4 STM32F030x6 STM32F030x8

                         Figure 29. LQFP48 recommended footprint

                                                                                                                       0.50
                                                                                                                              1.20

                                                                              36                       25                           0.30
                                                                           37
                                                                                                                       24

                                                                9.70 5.80                                        0.20
                                                                                  7.30
       1. Drawing is not to scale.
       2. Dimensions are in millimeters.                                                     7.30        13
                                                                           48                          12

                                                                               1                               1.20

                                                                                                 5.80                   ai14911b
                                                                                                 9.70

78/88                                                                      DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                         Package characteristics

Figure 30. LQFP32 7 x 7mm 32-pin low-profile quad flat package outline

                24           D                           ccc C
                             D1
        25                   D3                                      A
   b                                                                A2
                                       17
                                              16                                            L1

                                                  E3 E1 E

        32
                                            9

Pin 1                                                                                   A1      L      K
                                                            c
identification 1             8

                                                                                                          5V_ME

1. Drawing is not to scale.

Table 60. LQFP32 7 x 7mm 32-pin low-profile quad flat package mechanical data

                                               millimeters                                  inches(1)

Symbol

                             Min                  Typ       Max             Min             Typ           Max

A                                                           1.600                                         0.0630
                                                                                                          0.0059
A1                           0.050                          0.150       0.0020                            0.0571
                                                                                                          0.0177
A2                           1.350                1.400     1.450       0.0531              0.0551        0.0079
                                                                                            0.0146        0.3622
b                            0.300                0.370     0.450       0.0118                            0.2835
                                                                                            0.3543
c                            0.090                          0.200       0.0035              0.2756        0.3622
                                                                                            0.2205        0.2835
D                            8.800                9.000     9.200       0.3465              0.3543
                                                                                            0.2756        0.0295
D1                           6.800                7.000     7.200       0.2677              0.2205
                                                                                            0.0315         7.0
D3                                                5.600                                     0.0236        0.0039
                                                                                            0.0394
E                            8.800                9.000     9.200       0.3465
                                                                                             3.5
E1                           6.800                7.000     7.200       0.2677

E3                                                5.600

e                                                 0.800

L                            0.450                0.600     0.750       0.0177

L1                                                1.000

k                            0.0                 3.5      7.0            0.0

ccc                                                         0.100

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                                  DocID024849 Rev 1                                       79/88

                                                                                                                             85
Package characteristics                                STM32F030x4 STM32F030x6 STM32F030x8

                         Figure 31. LQFP32 recommended footprint

                                                           9.40
                                                           7.70

                         0.54
                                                                                                                   9.40

                                                                                0.80  5V_FP

       1. Drawing is not to scale.
       2. Dimensions are in millimeters.

80/88                    DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                                                     Package characteristics

                                 Figure 32. TSSOP20 - 20-pin thin shrink small outline

                                                 D

                             20                    11

                                                                                                                              c

                                                          E1 E

                             1                     10

                                                                                                                           k

aaa CP                                                                              A1          L
                   A
                                                                 A2
                                                                                                                L1

                                 b                     e

                                                                                                                    YA_ME

1. Drawing is not to scale.

     Table 61. TSSOP20 20-pin thin shrink small outline package mechanical data

                                 millimeters                                        inches(1)

Symbol

                      Min        Typ          Max                           Min         Typ

A                                             1.2                                                                   0.0472
                                                                                                                    0.0059
A1                    0.05                    0.15                          0.002                                   0.0413
                                                                                                                    0.0118
A2                    0.8           1         1.05                          0.0315      0.0394                      0.0079
                                                                                                                    0.2598
b                     0.19                    0.3                           0.0075      0.2559                      0.2598
                                                                                        0.252                       0.1772
c                     0.09                    0.2                           0.0035      0.1732
                                                                                        0.0256                      0.0295
D                     6.4           6.5       6.6                           0.252       0.0236
                                                                                        0.0394                       8.0
E                     6.2           6.4       6.6                           0.2441                                  0.0039

E1                    4.3           4.4       4.5                           0.1693

e                                0.65

L                     0.45          0.6       0.75                          0.0177

L1                                  1

k                     0.0                    8.0                          0.0

aaa                                           0.1

1. Values in inches are converted from mm and rounded to 4 decimal digits.

                                              DocID024849 Rev 1                                                               81/88

                                                                                                                                                 85
Package characteristics                                 STM32F030x4 STM32F030x6 STM32F030x8
                         Figure 33. TSSOP20 recommended footprint

       1. Dimensions are in millimeters

82/88                                    DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                   Package characteristics

7.2    Thermal characteristics

       The maximum chip junction temperature (TJ max) must never exceed the values given in
       Table 18: General operating conditions.

       The maximum chip-junction temperature, TJ max, in degrees Celsius, may be calculated
       using the following equation:

                                            TJ max = TA max + (PD max x JA)

       Where:
        TA max is the maximum ambient temperature in C,
        JA is the package junction-to-ambient thermal resistance, in C/W,
        PD max is the sum of PINT max and PI/O max (PD max = PINT max + PI/Omax),
        PINT max is the product of IDD and VDD, expressed in Watts. This is the maximum chip

             internal power.

       PI/O max represents the maximum power dissipation on output pins where:
             PI/O max = (VOL IOL) + ((VDD VOH) IOH),

       taking into account the actual VOL / IOL and VOH / IOH of the I/Os at low and high level in the
       application.

               Table 62. Package thermal characteristics

       Symbol  Parameter                                  Value  Unit
                                                            45   C/W
                 Thermal resistance junction-ambient        55
                 LQFP64 - 10 10 mm / 0.5 mm pitch         56
                                                           110
                 Thermal resistance junction-ambient
                 LQFP48 - 7 7 mm
       JA
                 Thermal resistance junction-ambient
                 LQFP32 - 7 7 mm

                 Thermal resistance junction-ambient
                 TSSOP20

7.2.1  Reference document
7.2.2
       JESD51-2 Integrated Circuits Thermal Test Method Environment Conditions - Natural
       Convection (Still Air). Available from www.jedec.org

       Selecting the product temperature range

       When ordering the microcontroller, the temperature range is specified in the ordering
       information scheme shown in Section 8: Part numbering.

       Each temperature range suffix corresponds to a specific guaranteed ambient temperature at
       maximum dissipation and, to a specific maximum junction temperature.

       As applications do not commonly use the STM32F0xx at maximum dissipation, it is useful to
       calculate the exact power consumption and junction temperature to determine which
       temperature range will be best suited to the application.

       The following examples show how to calculate the temperature range needed for a given
       application.

               DocID024849 Rev 1                                 83/88

                                                                                    85
Package characteristics  STM32F030x4 STM32F030x6 STM32F030x8

Note:  Example 1: High-performance application

       Assuming the following application conditions:
             Maximum ambient temperature TAmax = 82 C (measured according to JESD51-2),
             IDDmax = 50 mA, VDD = 3.5 V, maximum 20 I/Os used at the same time in output at low
             level with IOL = 8 mA, VOL= 0.4 V and maximum 8 I/Os used at the same time in output
             at low level with IOL = 20 mA, VOL= 1.3 V
             PINTmax = 50 mA 3.5 V= 175 mW
             PIOmax = 20 8 mA 0.4 V + 8 20 mA 1.3 V = 272 mW
             This gives: PINTmax = 175 mW and PIOmax = 272 mW:
             PDmax = 175 + 272 = 447 mW

       Using the values obtained in Table 62 TJmax is calculated as follows:
             For LQFP64, 45 C/W
             TJmax = 82 C + (45 C/W 447 mW) = 82 C + 20.115 C = 102.115 C

       This is within the range of the suffix 6 version parts (40 < TJ < 105 C) see Table 18:
       General operating conditions.

       In this case, parts must be ordered at least with the temperature range suffix 6 (see
       Section 8: Part numbering).

       With this given PDmax we can find the TAmax allowed for a given device temperature range
       (order code suffix 6 or 7).

       Suffix 6: TAmax = TJmax - (45C/W 447 mW) = 105-20.115 = 84.885 C
       Suffix 7: TAmax = TJmax - (45C/W 447 mW) = 125-20.115 = 104.885 C

       Example 2: High-temperature application

       Using the same rules, it is possible to address applications that run at high ambient
       temperatures with a low dissipation, as long as junction temperature TJ remains within the
       specified range.

       Assuming the following application conditions:
             Maximum ambient temperature TAmax = 100 C (measured according to JESD51-2),
             IDDmax = 20 mA, VDD = 3.5 V, maximum 20 I/Os used at the same time in output at low
             level with IOL = 8 mA, VOL= 0.4 V
             PINTmax = 20 mA 3.5 V= 70 mW
             PIOmax = 20 8 mA 0.4 V = 64 mW
             This gives: PINTmax = 70 mW and PIOmax = 64 mW:
             PDmax = 70 + 64 = 134 mW

       Thus: PDmax = 134 mW

       Using the values obtained in Table 62 TJmax is calculated as follows:
             For LQFP64, 45 C/W
             TJmax = 100 C + (45 C/W 134 mW) = 100 C + 6.03 C = 106.03 C

       This is above the range of the suffix 6 version parts (40 < TJ < 105 C).

       In this case, parts must be ordered at least with the temperature range suffix 7 (see
       Section 8: Part numbering) unless we reduce the power dissipation in order to be able to
       use suffix 6 parts.

84/88                    DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                      Package characteristics

Refer to Figure 34 to select the required temperature range (suffix 6 or 7) according to your
ambient temperature or power requirements. For suffix 7, refer to STM32F05x devices.

              Figure 34. LQFP64 PD max vs. TA

         700

         600

PD (mW)  500

         400                                             Suffix 6
                                                         Suffix 7
         300
                                                         MSv32143V1
         200

         100

         0                           95 105 115 125 135
           65 75 85

                     TA (C)

                     DocID024849 Rev 1                               85/88

                                                                                        85
Part numbering                                   STM32F030x4 STM32F030x6 STM32F030x8

8      Part numbering

       For a list of available options (memory, package, and so on) or for further information on any
       aspect of this device, please contact your nearest ST sales office.

       Example:              Table 63. Ordering information scheme  T  6x
                                                   STM32 F 030 R 8

       Device family
       STM32 = ARM-based 32-bit microcontroller

       Product type
       F = General-purpose

       Sub-family
       030 = STM32F030xx

       Pin count
       F = 20 pins
       K = 32 pins
       C = 48 pins
       R = 64 pins

       Code size
       4 = 16 Kbytes of Flash memory
       6 = 32 Kbytes of Flash memory
       8 = 64 Kbytes of Flash memory

       Package
       P = TSSOP
       T = LQFP

       Temperature range
       6 = 40 C to +85 C

       Options
       TR = tape and real

86/88                                 DocID024849 Rev 1
STM32F030x4 STM32F030x6 STM32F030x8                            Revision history

9  Revision history

                Table 64. Document revision history

       Date     Revision                              Changes
   04-Jul-2013
                1                    Initial release

                     DocID024849 Rev 1                         87/88

                                                                                  87
       STM32F030x4 STM32F030x6 STM32F030x8

                                                                            Please Read Carefully:

Information in this document is provided solely in connection with ST products. STMicroelectronics NV and its subsidiaries ("ST") reserve the
right to make changes, corrections, modifications or improvements, to this document, and the products and services described herein at any
time, without notice.

All ST products are sold pursuant to ST's terms and conditions of sale.

Purchasers are solely responsible for the choice, selection and use of the ST products and services described herein, and ST assumes no
liability whatsoever relating to the choice, selection or use of the ST products and services described herein.

No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted under this document. If any part of this
document refers to any third party products or services it shall not be deemed a license grant by ST for the use of such third party products
or services, or any intellectual property contained therein or considered as a warranty covering the use in any manner whatsoever of such
third party products or services or any intellectual property contained therein.

UNLESS OTHERWISE SET FORTH IN ST'S TERMS AND CONDITIONS OF SALE ST DISCLAIMS ANY EXPRESS OR IMPLIED
WARRANTY WITH RESPECT TO THE USE AND/OR SALE OF ST PRODUCTS INCLUDING WITHOUT LIMITATION IMPLIED
WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE (AND THEIR EQUIVALENTS UNDER THE LAWS
OF ANY JURISDICTION), OR INFRINGEMENT OF ANY PATENT, COPYRIGHT OR OTHER INTELLECTUAL PROPERTY RIGHT.
ST PRODUCTS ARE NOT AUTHORIZED FOR USE IN WEAPONS. NOR ARE ST PRODUCTS DESIGNED OR AUTHORIZED FOR USE
IN: (A) SAFETY CRITICAL APPLICATIONS SUCH AS LIFE SUPPORTING, ACTIVE IMPLANTED DEVICES OR SYSTEMS WITH
PRODUCT FUNCTIONAL SAFETY REQUIREMENTS; (B) AERONAUTIC APPLICATIONS; (C) AUTOMOTIVE APPLICATIONS OR
ENVIRONMENTS, AND/OR (D) AEROSPACE APPLICATIONS OR ENVIRONMENTS. WHERE ST PRODUCTS ARE NOT DESIGNED
FOR SUCH USE, THE PURCHASER SHALL USE PRODUCTS AT PURCHASER'S SOLE RISK, EVEN IF ST HAS BEEN INFORMED IN
WRITING OF SUCH USAGE, UNLESS A PRODUCT IS EXPRESSLY DESIGNATED BY ST AS BEING INTENDED FOR "AUTOMOTIVE,
AUTOMOTIVE SAFETY OR MEDICAL" INDUSTRY DOMAINS ACCORDING TO ST PRODUCT DESIGN SPECIFICATIONS.
PRODUCTS FORMALLY ESCC, QML OR JAN QUALIFIED ARE DEEMED SUITABLE FOR USE IN AEROSPACE BY THE
CORRESPONDING GOVERNMENTAL AGENCY.

Resale of ST products with provisions different from the statements and/or technical features set forth in this document shall immediately void
any warranty granted by ST for the ST product or service described herein and shall not create or extend in any manner whatsoever, any
liability of ST.

                                  ST and the ST logo are trademarks or registered trademarks of ST in various countries.
                                 Information in this document supersedes and replaces all information previously supplied.
            The ST logo is a registered trademark of STMicroelectronics. All other names are the property of their respective owners.

                                                             2013 STMicroelectronics - All rights reserved

                                                                  STMicroelectronics group of companies

  Australia - Belgium - Brazil - Canada - China - Czech Republic - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan -
      Malaysia - Malta - Morocco - Philippines - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States of America

                                                                                    www.st.com

88/88  DocID024849 Rev 1
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

STM32F030F4P6TR器件购买:

数量 单价(人民币) mouser购买
1 ¥8.89 购买
10 ¥7.58 购买
100 ¥5.83 购买
500 ¥5.15 购买
1000 ¥4.06 购买
2500 ¥3.60 购买
10000 ¥3.47 购买
25000 ¥3.36 购买
50000 ¥3.25 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved