电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ST25DV64K-IER8S3

器件型号:ST25DV64K-IER8S3
器件类别:热门应用    无线/射频/通信   
文件大小:22063.89KB,共31页
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

ST25DV64K-IER8S3器件文档内容

                                                                ST25DV04K ST25DV16K

                                                                                             ST25DV64K

Dynamic NFC/RFID tag IC with 4-Kbit, 16-Kbit or 64-Kbit EEPROM,

                                                                and fast transfer mode capability

                                                                                            Datasheet - production data

                                                                Fast transfer mode

      SO8              TSSOP8                         UFDFPN8   •  Fast data transfer between I2C and RF interfaces

                                                                •  Half-duplex 256-byte dedicated buffer

                                                                Energy harvesting

                                                                •  Analog output pin to power external components

                                                                Data protection

                       Wafer                          UFDFPN12  •  User memory: 1 to 4 configurable areas, protectable
                                                                   iannrdeaodnean6d4/-obritwpraitsesbwyotrhdreineI62C4-bit passwords in RF
      WLCSP10

Features                                                        •  System configuration:     protected in  write by a      I2C
                                                                   64-bit password in RF     and a 64-bit  password    in
I2C interface
                                                                GPO
•  Two-wire I2C serial interface supports 1MHz
   protocol                                                     •  Interruption pin configurable on multiple RF events
                                                                   (field change, memory write, activity, Fast Transfer
•  Single supply voltage: 1.8V to 5.5V                             end, user set/reset/pulse)

•  Multiple byte write programing (up to 256 bytes)             •  Open Drain or CMOS output (depending on version)

Contactless interface                                           Low power mode (10-ball and 12-pin package

•  Based on ISO/IEC 15693                                       only)

•  NFC Forum Type 5 tag certified by the NFC Forum              •  Input pin to trigger low power mode

•  Supports all ISO/IEC 15693 modulations, coding,              RF management
   subcarrier modes and data rates
                                                                •  RF command interpreter enabled/disabled from I2C
•  Custom Fast read access up to 53 Kbit/s                         host controller

•  Single and multiple blocks read (same for Extended           Temperature range
   commands)

•  Single and multiple blocks write (up to 4) (same for         •  Range 6:

   Extended commands)                                              –     From -40 to 85 °C

•  Internal tuning capacitance: 28.5 pF                         •  Range 8:

Memory                                                             –     From -40 to 105 °C
                                                                         (UDFPN8 and UDFPN12 only)
   Up to 64-kbits of EEPROM (depending on             version)
•                                                                  –     From -40 to 125 °C (SO8N and TSSOP8 only,
                                                                         105 °C max on RF interface)
•  I2C interface accesses bytes

•  RF interface accesses blocks of 4 bytes                      Package

•  Write time:                                                  •  8-pin, 10-ball and 12-pin packages
      From I2C: typical 5ms for 1 byte
   –                                                            •  ECOPACK2® (RoHS compliant)

   –  From RF: typical 5ms for 1 block

•  Data retention: 40 years

•  Write cycles endurance:

   –  1 million write cycles at 25 °C

   –  600k write cycles at 85 °C

   –  500k write cycles at 105 °C

   –  400k write cycles at 125 °C

December 2017                                         DocID027603 Rev 4                                                1/220

This is information on a product in full production.                                                       www.st.com
Contents                                                 ST25DV04K ST25DV16K ST25DV64K

Contents

1         Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

          1.1  ST25DVxxx block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

          1.2  ST25DVxxx packaging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

2         Signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.1  Serial link (SCL, SDA)  .......................................                                                   20

               2.1.1  Serial clock (SCL)   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

               2.1.2  Serial data (SDA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.2  Power control (VCC, LPD,VSS)    .................................                                                 20

               2.2.1  Supply voltage (VCC)   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

               2.2.2  Low Power Down (LPD)     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

               2.2.3  Ground (VSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

          2.3  RF link (AC0 AC1)  ..........................................                                                     21

               2.3.1  Antenna coil (AC0, AC1)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

          2.4  Process control (VDCG, GPO)     ..................................                                                21

               2.4.1  Driver Supply voltage (VDCG)       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

               2.4.2  General purpose output (GPO)       . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

          2.5  Energy harvesting analog output (V_EH) . . . . . . . . . . . . . . . . . . . . . . . . . 21

3         Power management        . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

          3.1  Wired interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

          3.2  Contactless interface   ........................................                                                  23

4         Memory management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          4.1  Memory organization overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

          4.2  User memory  ..............................................                                                       25

               4.2.1  User memory areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

          4.3  System configuration area    ....................................                                                 31

          4.4  Dynamic configuration   .......................................                                                   34

          4.5  Fast transfer mode mailbox    ...................................                                                 35

5         ST25DVxxx specific features       .................................                                                    36

          5.1  Fast transfer mode (FTM)     ....................................                                                 37

2/220                                 DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                      Contents

        5.1.1      Fast transfer mode registers    .................                         .  .  ..........  .  .  .  . 37

        5.1.2      Fast transfer mode usage      ...................                         .  .  ..........  .  .  .  . 39

   5.2  GPO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .........   .  .  .  44

        5.2.1      ST25DVxxx interrupt capabilities on RF events . . .                       .  .  ..........  .  .  .  . 44

        5.2.2      GPO and power supply       .....................                          .  .  ..........  .  .  .  . 52

        5.2.3      GPO registers    ............................                             .  .  ..........  .  .  .  . 53

        5.2.4      Configuring GPO  ..........................                               .  .  ..........  .  .  .  . 57

   5.3  Energy Harvesting (EH) . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .........   .  .  .  59

        5.3.1      Energy harvesting registers . . . . . . . . . . . . . . . . . .           .  .  ..........  .  .  .  . 59

        5.3.2      Energy harvesting feature description . . . . . . . . . .                 .  .  ..........  .  .  .  . 60

        5.3.3      EH delivery state diagram     ...................                         .  .  ..........  .  .  .  . 61

        5.3.4      EH delivery sequence       ......................                         .  .  ..........  .  .  .  . 62

   5.4  RF management feature       .......................                                  .  .  .........   .  .  .  63

        5.4.1      RF management registers . . . . . . . . . . . . . . . . . . .             .  .  ..........  .  .  .  . 63

        5.4.2      RF management feature description  ...........                            .  .  ..........  .  .  .  . 63

   5.5  Interface Arbitration       ...........................                              .  .  .........   .  .  .  65

   5.6  Data Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .........   .  .  .  66

        5.6.1      Data protection registers    ....................                         .  .  ..........  .  .  .  . 66

        5.6.2      Passwords and security sessions    .............                          .  .  ..........  .  .  .  . 75

        5.6.3      User memory protection       ....................                         .  .  ..........  .  .  .  . 78

        5.6.4      System memory protection        ..................                        .  .  ..........  .  .  .  . 80

   5.7  Device Parameter Registers            ....................                           .  .  .........   .  .  .  81

6  I2C  operation  .................................                                         .  .  ........    .  .  .  86

   6.1  I2C protocol  .................................                                      .  .  .........   .  .  .  86

        6.1.1      Start condition  ............................                             .  .  ..........  .  .  .  . 86

        6.1.2      Stop condition   ............................                             .  .  ..........  .  .  .  . 87

        6.1.3      Acknowledge bit (ACK)      .....................                          .  .  ..........  .  .  .  . 87

        6.1.4      Data input  ...............................                               .  .  ..........  .  .  .  . 87

   6.2  I2C timeout   ..................................                                     .  .  .........   .  .  .  87

        6.2.1      I2C timeout on Start condition  ................                          .  .  ..........  .  .  .  . 87

        6.2.2      I2C timeout on clock period     ..................                        .  .  ..........  .  .  .  . 88

   6.3  Device addressing      ............................                                  .  .  .........   .  .  .  88

   6.4  I2C Write operations . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .........   .  .  .  89

        6.4.1      I2C Byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  ..........  .  .  .  . 90

        6.4.2      I2C Sequential write . . . . . . . . . . . . . . . . . . . . . . . .      .  .  ..........  .  .  .  . 90

                               DocID027603 Rev 4                                                                     3/220

                                                                                                                              7
Contents                                                     ST25DV04K ST25DV16K ST25DV64K

               6.4.3       Minimizing system delays by polling on ACK                  .  .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  92

          6.5  I2C read operations     ........................                           .  .  .  .  .  .  .  ....   .  .  .  .  .  .     94

               6.5.1       Random Address Read      ..................                    .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  94

               6.5.2       Current Address Read . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  94

               6.5.3       Sequential Read access   .................                     .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  95

               6.5.4       Acknowledge in Read mode     ..............                    .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  96

          6.6  I2C password management         ..................                         .  .  .  .  .  .  .  ....   .  .  .  .  .  .     97

               6.6.1       I2C present password command description . .                   .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  97

               6.6.2       I2C write password command description      ....               .  .  .  .  .  .  .  .....  .  .  .  .  .  .  .  98

7         RF   operations  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

          7.1  RF communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

               7.1.1       Access to a ISO/IEC 15693 device  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

          7.2  RF communication and energy harvesting        .......................                                                    100

          7.3  Fast transfer mode mailbox access in RF       .......................                                                    100

          7.4  RF protocol description         . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

               7.4.1       Protocol description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

               7.4.2       ST25DVxxx states referring to RF protocol . . . . . . . . . . . . . . . . . . . . . 101

               7.4.3       Modes  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

               7.4.4       Request format   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

               7.4.5       Request flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

               7.4.6       Response format     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

               7.4.7       Response flags   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

               7.4.8       Response and error code      . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

          7.5  Timing definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

          7.6  RF Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

               7.6.1       RF command code list . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

               7.6.2       Command codes list  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

               7.6.3       General Command Rules        . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

               7.6.4       Inventory   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

               7.6.5       Stay Quiet  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

               7.6.6       Read Single Block   ........................................                                                 113

               7.6.7       Extended Read Single Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

               7.6.8       Write Single Block  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

               7.6.9       Extended Write Single Block  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

               7.6.10      Lock block  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

4/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                       Contents

   7.6.11  Extended Lock block    ..................                           .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  120

   7.6.12  Read Multiple Blocks . . . . . . . . . . . . . . . . . .            .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  121

   7.6.13  Extended Read Multiple Blocks . . . . . . . . . .                   .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  122

   7.6.14  Write Multiple Blocks  ..................                           .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  124

   7.6.15  Extended Write Multiple Blocks . . . . . . . . . .                  .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  126

   7.6.16  Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  127

   7.6.17  Reset to Ready      ......................                          .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  128

   7.6.18  Write AFI           ...........................                     .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  129

   7.6.19  Lock AFI . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  131

   7.6.20  Write DSFID . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  132

   7.6.21  Lock DSFID          .........................                       .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  133

   7.6.22  Get System Info . . . . . . . . . . . . . . . . . . . . . .         .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  134

   7.6.23  Extended Get System Info . . . . . . . . . . . . . .                .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  136

   7.6.24  Get Multiple Block Security Status . . . . . . . .                  .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  140

   7.6.25  Extended Get Multiple Block Security Status                         .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  142

   7.6.26  Read Configuration     ...................                          .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  143

   7.6.27  Write Configuration    ...................                          .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  144

   7.6.28  Read Dynamic Configuration . . . . . . . . . . . .                  .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  146

   7.6.29  Write Dynamic Configuration . . . . . . . . . . . .                 .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  147

   7.6.30  Manage GPO . . . . . . . . . . . . . . . . . . . . . . . .          .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  148

   7.6.31  Write Message . . . . . . . . . . . . . . . . . . . . . . .         .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  150

   7.6.32  Read Message Length . . . . . . . . . . . . . . . . .               .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  151

   7.6.33  Read Message . . . . . . . . . . . . . . . . . . . . . . .          .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  152

   7.6.34  Fast Read Message . . . . . . . . . . . . . . . . . . .             .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  153

   7.6.35  Write Password      ......................                          .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  154

   7.6.36  Present Password     ....................                           .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  156

   7.6.37  Fast Read Single Block  ................                            .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  157

   7.6.38  Fast Extended Read Single Block . . . . . . . .                     .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  159

   7.6.39  Fast Read Multiple Blocks . . . . . . . . . . . . . .               .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  160

   7.6.40  Fast Extended Read Multiple Block . . . . . . .                     .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  162

   7.6.41  Fast Write Message . . . . . . . . . . . . . . . . . . .            .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  164

   7.6.42  Fast Read Message Length . . . . . . . . . . . . .                  .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  165

   7.6.43  Fast Read Dynamic Configuration . . . . . . . .                     .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  166

   7.6.44  Fast Write Dynamic Configuration . . . . . . . .                    .  .  ...  .  .  .  ...  .  .  .  .  .  .  .  .  .  167

8  Unique identifier (UID)     .....................                           .  .  ..   .  .  .  ..   .  .  .  . . . . 169

                               DocID027603 Rev 4                                                                                5/220

                                                                                                                                        7
Contents                                                            ST25DV04K ST25DV16K ST25DV64K

9         Device parameters     . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

          9.1   Maximum rating  ...........................................                                              170

          9.2   I2C DC and AC parameters    ..................................                                           171

          9.3   GPO Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179

          9.4   RF electrical parameters  ....................................                                           180

10        Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183

          10.1  SO8N package information    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183

          10.2  TSSOP8 package information          ................................                                     184

          10.3  UFDFN8 package information     ................................                                      186

          10.4  UFDFPN12 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

          10.5  WLCSP10 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189

11        Ordering information  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

Appendix A      Bit representation and coding

                for fast commands. . . . . . . . . . . . . . . . .         ..........    ..........                 . 193

          A.1   Bit coding using one subcarrier . . . . . . . . .          ...........   ...........                . 193

                A.1.1  High data rate . . . . . . . . . . . . . . . . . .  ............  ............               . . 193

                A.1.2  Low data rate . . . . . . . . . . . . . . . . . .   ............  ............               . . 193

          A.2   ST25DVxxx to VCD frames. . . . . . . . . . . .             ...........   ...........                . 194

          A.3   SOF when using one subcarrier . . . . . . . .              ...........   ...........                . 194

                A.3.1  High data rate . . . . . . . . . . . . . . . . . .  ............  ............               . . 194

                A.3.2  Low data rate . . . . . . . . . . . . . . . . . .   ............  ............               . . 194

          A.4   EOF when using one subcarrier . . . . . . . .              ...........   ...........                . 195

                A.4.1  High data rate . . . . . . . . . . . . . . . . . .  ............  ............               . . 195

                A.4.2  Low data rate . . . . . . . . . . . . . . . . . .   ............  ............               . . 195

Appendix B      I2C sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

          B.1   Device select codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

          B.2   I2C Byte writing and polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       196

                B.2.1  I2C byte write in user memory  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196

                B.2.2  I2C byte writing in dynamic registers and polling . . . . . . . . . . . . . . . . . 198

                B.2.3  I2C byte write in mailbox and polling. . . . . . . . . . . . . . . . . . . . . . . . . . . 199

                B.2.4  I2C byte write and polling in system memory . . . . . . . . . . . . . . . . . . . . 200

          B.3   I2C sequential writing and polling  ..............................                                       202

6/220                           DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                             Contents

     B.3.1  I2C sequential write in user memory and polling                   .  .  .  .  .  .  .....  .  .  .  .  .        .  202

     B.3.2  I2C sequential write in mailbox and polling . . . . .             .  .  .  .  .  .  .....  .  .  .  .  .        .  204

B.4  I2C Read current address . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  ....   .  .  .  .  .           205

     B.4.1  I2C current address read in User memory . . . . .                 .  .  .  .  .  .  .....  .  .  .  .  .        .  205

B.5  I2C random address read . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  ....   .  .  .  .  .           206

     B.5.1  I2C random address read in user memory . . . . .                  .  .  .  .  .  .  .....  .  .  .  .  .        .  206

     B.5.2  I2C Random address read in system memory . .                      .  .  .  .  .  .  .....  .  .  .  .  .        .  207

     B.5.3  I2C Random address read in dynamic registers .                    .  .  .  .  .  .  .....  .  .  .  .  .        .  207

B.6  I2C sequential read . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  ....   .  .  .  .  .           208

     B.6.1  I2C sequential read in user memory . . . . . . . . . .            .  .  .  .  .  .  .....  .  .  .  .  .        .  208

     B.6.2  I2C sequential read in system memory. . . . . . . .               .  .  .  .  .  .  .....  .  .  .  .  .        .  210

     B.6.3  I2C sequential read in dynamic registers . . . . . .              .  .  .  .  .  .  .....  .  .  .  .  .        .  211

     B.6.4  I2C sequential read in mailbox . . . . . . . . . . . . . .        .  .  .  .  .  .  .....  .  .  .  .  .        .  213

B.7  I2C password relative sequences . . . . . . . . . . . . . . .            .  .  .  .  .  .  ....   .  .  .  .  .           215

     B.7.1  I2C write password . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .....  .  .  .  .  .        .  215

     B.7.2  I2C present password . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .....  .  .  .  .  .        .  216

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

                               DocID027603 Rev 4                                                                            7/220

                                                                                                                                    7
List of tables                          ST25DV04K ST25DV16K ST25DV64K

List of tables

Table 1.   Signal names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  18

Table 2.   User memory as seen by RF and by I2C . . . . . . . . . . . . . . . . . . . . . .                           .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  26

Table 3.   Maximum user memory Block and Byte addresses and ENDAi value                                               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  28

Table 4.   Areas and limit calculation from ENDAi registers . . . . . . . . . . . . . . . .                           .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  28

Table 5.   ENDA1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  30

Table 6.   ENDA2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  31

Table 7.   ENDA3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  31

Table 8.   System configuration memory map . . . . . . . . . . . . . . . . . . . . . . . . . .                        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  32

Table 9.   Dynamic registers memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  34

Table 10.  Fast transfer mode mailbox memory map . . . . . . . . . . . . . . . . . . . . .                            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  35

Table 11.  MB_MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  37

Table 12.  MB_WDG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  38

Table 13.  MB_CTRL_Dyn. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  38

Table 14.  MB_LEN_Dyn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  39

Table 15.  FIELD_CHANGE when RF is disabled or in sleep mode . . . . . . . . . .                                      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  48

Table 16.  GPO interrupt capabilities in function of RF field . . . . . . . . . . . . . . . .                         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  53

Table 17.  GPO interrupt capabilities in function of VCC power supply. . . . . . . .                                  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  53

Table 18.  GPO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  54

Table 19.  IT_TIME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  55

Table 20.  GPO_CTRL_Dyn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  55

Table 21.  IT_STS_Dyn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  57

Table 22.  Enabling or disabling GPO interruptions. . . . . . . . . . . . . . . . . . . . . . .                       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  58

Table 23.  EH_MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  59

Table 24.  EH_CTRL_Dyn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  59

Table 25.  Energy harvesting at power-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  60

Table 26.  RF_MNGT   .............................................                                                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  63

Table 27.  RF_MNGT_Dyn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  63

Table 28.  RFA1SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  66

Table 29.  RFA2SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  67

Table 30.  RFA3SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  68

Table 31.  RFA4SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  69

Table 32.  I2CSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  70

Table 33.  LOCK_CCFILE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  71

Table 34.  LOCK_CFG  ............................................                                                     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  72

Table 35.  I2C_PWD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  72

Table 36.  RF_PWD_0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  73

Table 37.  RF_PWD_1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  73

Table 38.  RF_PWD_2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  74

Table 39.  RF_PWD_3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  74

Table 40.  I2C_SSO_Dyn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  75

Table 41.  Security session type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  75

Table 42.  LOCK_DSFID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  81

Table 43.  LOCK_AFI  .............................................                                                    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  81

Table 44.  DSFID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  82

Table 45.  AFI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  82

Table 46.  MEM_SIZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  83

Table 47.  BLK_SIZE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  83

Table 48.  IC_REF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  84

8/220                DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                         List of  tables

Table 49.   UID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  ......   . . . 84

Table 50.   IC_REV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  ......   . . . 85

Table 51.   Device select code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  ......   . . . 88

Table 52.   Operating modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  ......   . . . 89

Table 53.   Address most significant byte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  ......   . . . 89

Table 54.   Address least significant byte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  ......   . . . 89

Table 55.   ST25DVxxx response depending on Request_flags . . . . . . . . . . . . . . . . . . .                                    .  ......   . . 102

Table 56.   General request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  ......   . . 103

Table 57.   Definition of request flags 1 to 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  ......   . . 104

Table 58.   Request flags 5 to 8 when inventory_flag, Bit 3 = 0 . . . . . . . . . . . . . . . . . . . .                            .  ......   . . 104

Table 59.   Request flags 5 to 8 when inventory_flag, Bit 3 = 1 . . . . . . . . . . . . . . . . . . . .                            .  ......   . . 105

Table 60.   General response format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  ......   . . 105

Table 61.   Definitions of response flags 1 to 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                  .  ......   . . 105

Table 62.   Response error code definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  ......   . . 106

Table 63.   Timing values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  ......   . . 107

Table 64.   Command codes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  ......   . . 110

Table 65.   Inventory request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  ......   . . 111

Table 66.   Inventory response format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  ......   . . 111

Table 67.   Stay Quiet request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  ......   . . 112

Table 68.   Read Single Block request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ......   . . 113

Table 69.   Read Single Block response format when Error_flag is NOT set . . . . . . . . . .                                       .  ......   . . 113

Table 70.   Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  ......   . . 113

Table 71.   Read Single Block response format when Error_flag is set . . . . . . . . . . . . . .                                   .  ......   . . 114

Table 72.   Extended Read Single Block request format . . . . . . . . . . . . . . . . . . . . . . . . .                            .  ......   . . 114

Table 73.   Extended Read Single Block response format when Error_flag is NOT set . .                                              .  ......   . . 115

Table 74.   Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  ......   . . 115

Table 75.   Extended Read Single Block response format when Error_flag is set . . . . . .                                          .  ......   . . 115

Table 76.   Write Single Block request format   .................................                                                  .  ......   . . 116

Table 77.   Write Single Block response format when Error_flag is NOT set . . . . . . . . . .                                      .  ......   . . 116

Table 78.   Write Single Block response format when Error_flag is set . . . . . . . . . . . . . .                                  .  ......   . . 116

Table 79.   Extended Write Single request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                       .  ......   . . 117

Table 80.   Extended Write Single response format when Error_flag is NOT set . . . . . . .                                         .  ......   . . 117

Table 81.   Extended Write Single response format when Error_flag is set . . . . . . . . . . .                                     .  ......   . . 118

Table 82.   Lock block request format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  ......   . . 118

Table 83.   Lock block response format when Error_flag is NOT set . . . . . . . . . . . . . . . .                                  .  ......   . . 119

Table 84.   Lock single block response format when Error_flag is set . . . . . . . . . . . . . . .                                 .  ......   . . 119

Table 85.   Extended Lock block request format  ...............................                                                    .  ......   . . 120

Table 86.   Extended Lock block response format when Error_flag is NOT set . . . . . . . .                                         .  ......   . . 120

Table 87.   Extended Lock block response format when Error_flag is set . . . . . . . . . . . .                                     .  ......   . . 120

Table 88.   Read Multiple Block request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     .  ......   . . 121

Table 89.   Read Multiple Block response format when Error_flag is NOT set. . . . . . . . .                                        .  ......   . . 122

Table 90.   Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  ......   . . 122

Table 91.   Read Multiple Block response format when Error_flag is set . . . . . . . . . . . . .                                   .  ......   . . 122

Table 92.   Extended Read Multiple Block request format . . . . . . . . . . . . . . . . . . . . . . . .                            .  ......   . . 123

Table 93.   Extended Read Multiple Block response format when Error_flag is NOT set.                                               .  ......   . . 123

Table 94.   Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  ......   . . 123

Table 95.   Extended Read Multiple Block response format when Error_flag is set . . . . .                                          .  ......   . . 123

Table 96.   Write Multiple Block request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  ......   . . 124

Table 97.   Write Multiple Block response format when Error_flag is NOT set . . . . . . . . .                                      .  ......   . . 125

Table 98.   Write Multiple Block response format when Error_flag is set . . . . . . . . . . . . .                                  .  ......   . . 125

Table 99.   Extended Write Multiple Block request format . . . . . . . . . . . . . . . . . . . . . . . .                           .  ......   . . 126

Table 100.  Extended Write Multiple Block response format when Error_flag is NOT set.                                              .  ......   . . 126

                               DocID027603 Rev 4                                                                                               9/220

                                                                                                                                                         13
List of tables                     ST25DV04K ST25DV16K ST25DV64K

Table 101.  Extended Write Multiple Block response format when Error_flag is set . . .                                   .  .  .  .  .  .  .  .  .  .  .  127

Table 102.  Select request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  127

Table 103.  Select Block response format when Error_flag is NOT set. . . . . . . . . . . . .                             .  .  .  .  .  .  .  .  .  .  .  128

Table 104.  Select response format when Error_flag is set . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  .  .  128

Table 105.  Reset to Ready request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  128

Table 106.  Reset to Ready response format when Error_flag is NOT set . . . . . . . . . .                                .  .  .  .  .  .  .  .  .  .  .  129

Table 107.  Reset to ready response format when Error_flag is set . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  129

Table 108.  Write AFI request format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  130

Table 109.  Write AFI response format when Error_flag is NOT set . . . . . . . . . . . . . . .                           .  .  .  .  .  .  .  .  .  .  .  130

Table 110.  Write AFI response format when Error_flag is set . . . . . . . . . . . . . . . . . . .                       .  .  .  .  .  .  .  .  .  .  .  130

Table 111.  Lock AFI request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  131

Table 112.  Lock AFI response format when Error_flag is NOT set . . . . . . . . . . . . . . .                            .  .  .  .  .  .  .  .  .  .  .  131

Table 113.  Lock AFI response format when Error_flag is set . . . . . . . . . . . . . . . . . . . .                      .  .  .  .  .  .  .  .  .  .  .  131

Table 114.  Write DSFID request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  .  132

Table 115.  Write DSFID response format when Error_flag is NOT set . . . . . . . . . . . .                               .  .  .  .  .  .  .  .  .  .  .  132

Table 116.  Write DSFID response format when Error_flag is set . . . . . . . . . . . . . . . . .                         .  .  .  .  .  .  .  .  .  .  .  133

Table 117.  Lock DSFID request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  .  .  133

Table 118.  Lock DSFID response format when Error_flag is NOT set . . . . . . . . . . . . .                              .  .  .  .  .  .  .  .  .  .  .  134

Table 119.  Lock DSFID response format when Error_flag is set . . . . . . . . . . . . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  134

Table 120.  Get System Info request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  .  .  135

Table 121.  Get System Info response format Error_flag is NOT set . . . . . . . . . . . . . .                            .  .  .  .  .  .  .  .  .  .  .  135

Table 122.  Memory size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  .  .  135

Table 123.  Get System Info response format when Error_flag is set . . . . . . . . . . . . . .                           .  .  .  .  .  .  .  .  .  .  .  135

Table 124.  Extended Get System Info request format . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  .  .  136

Table 125.  Parameter request list. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  136

Table 126.  Extended Get System Info response format when Error_flag is NOT set. .                                       .  .  .  .  .  .  .  .  .  .  .  137

Table 127.  Response Information Flag. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  .  137

Table 128.  Response other field: ST25DVxxx VICC memory size . . . . . . . . . . . . . . . .                             .  .  .  .  .  .  .  .  .  .  .  138

Table 129.  Response other field: ST25DVxxx IC Ref. . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  .  .  138

Table 130.  Response other field: ST25DVxxx VICC command list . . . . . . . . . . . . . . .                              .  .  .  .  .  .  .  .  .  .  .  138

Table 131.  Response other field: ST25DVxxx VICC command list Byte 1 . . . . . . . . . .                                 .  .  .  .  .  .  .  .  .  .  .  138

Table 132.  Response other field: ST25DVxxx VICC command list Byte 2 . . . . . . . . . .                                 .  .  .  .  .  .  .  .  .  .  .  139

Table 133.  Response other field: ST25DVxxx VICC command list Byte 3 . . . . . . . . . .                                 .  .  .  .  .  .  .  .  .  .  .  139

Table 134.  Response other field: ST25DVxxx VICC command list Byte 4 . . . . . . . . . .                                 .  .  .  .  .  .  .  .  .  .  .  140

Table 135.  Extended Get System Info response format when Error_flag is set . . . . . .                                  .  .  .  .  .  .  .  .  .  .  .  140

Table 136.  Get Multiple Block Security Status request format . . . . . . . . . . . . . . . . . . .                      .  .  .  .  .  .  .  .  .  .  .  141

Table 137.  Get Multiple Block Security Status response format when

            Error_flag is NOT set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .  .  .  .  .  .  .  .  141

Table 138.  Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  141

Table 139.  Get Multiple Block Security Status response format when Error_flag is set                                    .  .  .  .  .  .  .  .  .  .  .  141

Table 140.  Extended Get Multiple Block Security Status request format . . . . . . . . . . .                             .  .  .  .  .  .  .  .  .  .  .  142

Table 141.  Extended Get Multiple Block Security Status response format

            when Error_flags NOT set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  .  .  142

Table 142.  Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  .  .  143

Table 143.  Extended Get Multiple Block Security Status response format

            when Error_flag is set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  .  .  143

Table 144.  Read Configuration request format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  .  143

Table 145.  Read Configuration response format when Error_flag is NOT set . . . . . . .                                  .  .  .  .  .  .  .  .  .  .  .  144

Table 146.  Read Configuration response format when Error_flag is set . . . . . . . . . . .                              .  .  .  .  .  .  .  .  .  .  .  144

Table 147.  Write Configuration request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  .  .  .  .  .  .  .  .  .  145

Table 148.  Write Configuration response format when Error_flag is NOT set . . . . . . .                                 .  .  .  .  .  .  .  .  .  .  .  145

Table 149.  Write Configuration response format when Error_flag is set . . . . . . . . . . .                             .  .  .  .  .  .  .  .  .  .  .  145

10/220          DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                     List of  tables

Table 150.  Read Dynamic Configuration request format . . . . . . . . . . . . . . . . . . . . . . . .                       .  .  ......   . . 146

Table 151.  Read Dynamic Configuration response format when Error_flag is NOT set.                                          .  .  ......   . . 146

Table 152.  Read Dynamic Configuration response format when Error_flag is set . . . . .                                     .  .  ......   . . 147

Table 153.  Write Dynamic Configuration request format . . . . . . . . . . . . . . . . . . . . . . . .                      .  .  ......   . . 147

Table 154.  Write Dynamic Configuration response format when Error_flag is NOT set.                                         .  .  ......   . . 148

Table 155.  Write Dynamic Configuration response format when Error_flag is set . . . . .                                    .  .  ......   . . 148

Table 156.  ManageGPO request format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  ......   . . 149

Table 157.  GPOVAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  ......   . . 149

Table 158.  ManageGPO response format when Error_flag is NOT set . . . . . . . . . . . . .                                  .  .  ......   . . 149

Table 159.  ManageGPO response format when Error_flag is set . . . . . . . . . . . . . . . . .                              .  .  ......   . . 149

Table 160.  Write Message request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  ......   . . 150

Table 161.  Write Message response format when Error_flag is NOT set. . . . . . . . . . . .                                 .  .  ......   . . 150

Table 162.  Write Message response format when Error_flag is set . . . . . . . . . . . . . . . .                            .  .  ......   . . 151

Table 163.  Read Message Length request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  ......   . . 151

Table 164.  Read Message Length response format when Error_flag is NOT set  .....                                           .  .  ......   . . 152

Table 165.  Read Message Length response format when Error_flag is set . . . . . . . . . .                                  .  .  ......   . . 152

Table 166.  Read Message request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  ......   . . 153

Table 167.  Read Message response format when Error_flag is NOT set  ...........                                            .  .  ......   . . 153

Table 168.  Write Password request format    ..................................                                             .  .  ......   . . 155

Table 169.  Write Password response format when Error_flag is NOT set . . . . . . . . . . .                                 .  .  ......   . . 155

Table 170.  Write Password response format when Error_flag is set . . . . . . . . . . . . . . .                             .  .  ......   . . 155

Table 171.  Present Password request format  ................................                                               .  .  ......   . . 156

Table 172.  Present Password response format when Error_flag is NOT set . . . . . . . . .                                   .  .  ......   . . 156

Table 173.  Present Password response format when Error_flag is set . . . . . . . . . . . . .                               .  .  ......   . . 157

Table 174.  Fast Read Single Block request format . . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  .  ......   . . 157

Table 175.  Fast Read Single Block response format when Error_flag is NOT set . . . . .                                     .  .  ......   . . 158

Table 176.  Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  ......   . . 158

Table 177.  Fast Read Single Block response format when Error_flag is set . . . . . . . . .                                 .  .  ......   . . 158

Table 178.  Fast Extended Read Single Block request format . . . . . . . . . . . . . . . . . . . .                          .  .  ......   . . 159

Table 179.  Fast Extended Read Single Block response format

            when Error_flag is NOT set  .....................................                                               .  .  ......   . . 159

Table 180.  Block security status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  ......   . . 159

Table 181.  Fast Extended Read Single Block response format

            when Error_flag is set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .      .  .  ......   . . 160

Table 182.  Fast Read Multiple Block request format . . . . . . . . . . . . . . . . . . . . . . . . . . .                   .  .  ......   . . 161

Table 183.  Fast Read Multiple Block response format when Error_flag is NOT set. . . .                                      .  .  ......   . . 161

Table 184.  Block security status if Option_flag is set . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  ......   . . 161

Table 185.  Fast Read Multiple Block response format when Error_flag is set . . . . . . . .                                 .  .  ......   . . 161

Table 186.  Fast Extended Read Multiple Block request format . . . . . . . . . . . . . . . . . . .                          .  .  ......   . . 162

Table 187.  Fast Extended Read Multiple Block response format

            when Error_flag is NOT set  .....................................                                               .  .  ......   . . 163

Table 188.  Block security status if Option_flag is set . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  ......   . . 163

Table 189.  Fast Read Multiple Block response format when Error_flag is set . . . . . . . .                                 .  .  ......   . . 163

Table 190.  Fast Write Message request format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  ......   . . 164

Table 191.  Fast Write Message response format when Error_flag is NOT set. . . . . . . .                                    .  .  ......   . . 164

Table 192.  Fast Write Message response format when Error_flag is set . . . . . . . . . . . .                               .  .  ......   . . 164

Table 193.  Fast Read Message Length request format . . . . . . . . . . . . . . . . . . . . . . . . .                       .  .  ......   . . 165

Table 194.  Fast Read Message Length response format when Error_flag is NOT set .                                           .  .  ......   . . 166

Table 195.  Fast Read Message Length response format when Error_flag is set . . . . . .                                     .  .  ......   . . 166

Table 196.  Fast Read Dynamic Configuration request format . . . . . . . . . . . . . . . . . . . .                          .  .  ......   . . 166

Table 197.  Fast Read Dynamic Configuration response format

            when Error_flag is NOT set  .....................................                                               .  .  ......   . . 167

                                           DocID027603 Rev 4                                                                               11/220

                                                                                                                                                    13
List of tables                                                ST25DV04K ST25DV16K ST25DV64K

Table 198.  Fast Read Dynamic Configuration response format when Error_flag is set . .                                       .  .  .  .  .  .  .  .  .  167

Table 199.  Fast Write Dynamic Configuration request format . . . . . . . . . . . . . . . . . . . . .                        .  .  .  .  .  .  .  .  .  168

Table 200.  Fast Write Dynamic Configuration response format

            when Error_flag is NOT set  ......................................                                               .  .  .  .  .  .  .  .  .  168

Table 201.  Fast Write Dynamic Configuration response format when Error_flag is set . .                                      .  .  .  .  .  .  .  .  .  168

Table 202.  UID format  ...................................................                                                  .  .  .  .  .  .  .  .  .  169

Table 203.  Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  .  .  .  .  .  .  .  170
            I2C operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 204.                                                                                                                   .  .  .  .  .  .  .  .  .  171

Table 205.  AC test measurement conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  171

Table 206.  Input parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  171
            I2C DC characteristics up to 85°C
Table 207.  I2C DC characteristics up to 125°C  .................................                                            .  .  .  .  .  .  .  .  .  172

Table 208.                                      ................................                                             .  .  .  .  .  .  .  .  .  174
            I2C AC characteristics up to 85°C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 209.  I2C AC characteristics up to 125°C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  176

Table 210.                                                                                                                   .  .  .  .  .  .  .  .  .  177

Table 211.  GPO DC characteristics up to 85°C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  .  .  .  .  .  .  179

Table 212.  GPO DC characteristics up to 125°C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  .  .  .  .  .  .  180

Table 213.  GPO AC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  180

Table 214.  RF characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  .  .  180

Table 215.  Operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  182

Table 216.  SO8N – 8-lead 4.9 x 6 mm, plastic small outline, 150 mils body width,

            package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  183

Table 217.  TSSOP8 – 8-lead thin shrink small outline, 3 x 6.4 mm, 0.65 mm pitch,

            package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  .  .  184

Table 218.  UFDFN8 - 8-lead, 2 × 3 mm, 0.5 mm pitch ultra thin profile fine pitch

            dual flat package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  186

Table 219.  UFDFPN12 - 12-lead, 3x3 mm, 0.5 mm pitch ultra thin profile fine pitch dual

                flat package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  .  .  .  .  .  .  188

Table 220.  WLCSP - 10 balls, 1.649x1.483 mm, 0.4 mm pitch, wafer level chip scale

            mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  .  .  .  .  189

Table 221.  Ordering information scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  191

Table 222.  ST25DVxxx Device select usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  .  .  .  .  .  .  196

Table 223.  Byte Write in user memory when write operation allowed . . . . . . . . . . . . . . .                             .  .  .  .  .  .  .  .  .  196

Table 224.  Polling during programming after byte writing in user memory. . . . . . . . . . . .                              .  .  .  .  .  .  .  .  .  197

Table 225.  Byte Write in user memory when write operation is not allowed. . . . . . . . . . .                               .  .  .  .  .  .  .  .  .  197

Table 226.  Byte Write in Dynamic Register (if not Read Only) . . . . . . . . . . . . . . . . . . . . .                      .  .  .  .  .  .  .  .  .  198

Table 227.  Polling during programming after byte write in Dynamic Register . . . . . . . . .                                .  .  .  .  .  .  .  .  .  198

Table 228.  Byte Write in Dynamic Register if Read Only . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  .  .  .  .  .  .  .  198

Table 229.  Byte Write in mailbox when mailbox is free from RF message

            and fast transfer mode is activated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  199

Table 230.  Byte Write in mailbox when mailbox is not free from RF message

            fast transfer mode is not activated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  .  .  200

Table 231.  Byte Write in System memory if I2C security session is open

            and register is not RO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  .  .  200

Table 232.  Polling during programing after byte write in System memory
            if I2C security session is open and register is not RO. . . . . . . . . . . . . . . . . . .
            Byte Write in System memory if I2C security session is closed                                                    .  .  .  .  .  .  .  .  .  201

Table 233.

            or register is RO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  .  .  201

Table 234.  Sequential write User memory when write operation allowed

            and all bytes belong to same area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  .  .  .  .  .  .  .  202

Table 235.  Polling during programing after sequential write in User memory

            when write operation allowed and all bytes belong to same area. . . . . . . . . .                                .  .  .  .  .  .  .  .  .  202

Table 236.  Sequential write in User memory when write operation allowed

12/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                     List of           tables

            and crossing over area border . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  203

Table 237.  Polling during programing after sequential write in User memory

            when write operation allowed and crossing over area border. . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  204

Table 238.  Sequential write in mailbox when mailbox is free from RF message

            and fast transfer mode is activated . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  204

Table 239.  Polling during programing after sequential write in mailbox . . . . . . . .                      .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  205

Table 240.  Current byte Read in User memory if read operation allowed

            (depending on area protection and RF user security session) . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  205

Table 241.  Current Read in User memory if read operation not allowed

            (depending on area protection and RF user security session) . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  205

Table 242.  Random byte read in User memory if read operation allowed

            (depending on area protection and RF user security session) . . . . . .                          .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  206

Table 243.  Random byte read in User memory if operation not allowed

            (depending on area protection and RF user security)    ............                              .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  206

Table 244.  Byte Read System memory

            (Static register or I2C Password after a valid Present I2C Password)                             .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  207

Table 245.  Random byte read in Dynamic registers. . . . . . . . . . . . . . . . . . . . . . .               .  .  .  .  .  .  .  .  .  .  .  .  .  .  .  207

Table 246.  Sequential Read User memory if read operation allowed

            (depending on area protection and RF user security session)

            and all bytes belong to the same area . . . . . . . . . . . . . . . . . . . . . . . .            .  .  .  .  .  .  .  ......            . . 208

Table 247.  Sequential Read User memory if read operation allowed

            (depending on area protection and RF user security session)

            but crossing area border . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .  .  .  .  ......            .  .  208

Table 248.  Sequential Read User memory if read operation allowed

            (depending on area protection and RF user security session) . . . . . .                          .  .  .  .  .  .  .  ......            .  .  209
            Sequential in Read System memory (I2C security session open
Table 249.

            if reading I2C_PWD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  .  .  ......            .  .  210

Table 250.  Sequential Read system memory when access is not granted
            (I2C password I2C_PWD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
                                                                                                             .  .  .  .  .  .  .  ......            .  .  211

Table 251.  Sequential read in dynamic register . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  ......            .  .  211

Table 252.  Sequential read in Dynamic register and mailbox continuously

            if fast transfer mode is activated . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  ......            .  .  212

Table 253.  Sequential in mailbox if fast transfer mode is activated . . . . . . . . . . .                   .  .  .  .  .  .  .  ......            .  .  213

Table 254.  Sequential read in mailbox if fast transfer mode is not activated . . . .                        .  .  .  .  .  .  .  ......            .  .  214
            Write Password when I2C security session is already open
Table 255.

            and fast transfer mode is not activated . . . . . . . . . . . . . . . . . . . . . . . .          .  .  .  .  .  .  .  ......            .  .  215
            Write Password when I2C security session is not open or
Table 256.

            fast transfer mode activated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  .  .  ......            .  .  216

Table 257.  Document revision history  .................................                                     .  .  .  .  .  .  .  ......            .  .  218

                                       DocID027603 Rev 4                                                                                            13/220

                                                                                                                                                               13
List of figures                                              ST25DV04K ST25DV16K ST25DV64K

List of figures

Figure  1.   ST25DVxxx block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  . 17

Figure  2.   ST25DVxxx 8-pin packages connections with open drain Interruption Output . . . . . . .                                        .  .  . 18

Figure  3.   ST25DVxxx 12-pin package connections with Cmos interrupt output (GPO). . . . . . . .                                          .  .  . 19

Figure  4.   ST25DVxxx 10-ball WLCSP package connections with Cmos interrupt output (GPO)                                                  .  .  . 19

Figure  5.   ST25DVxxx Power-Up sequence (No RF field, LPD pin tied to Vss

             or package without LPD pin). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  . 22

Figure  6.   ST25DVxxx RF Power Up sequence (No DC supply) . . . . . . . . . . . . . . . . . . . . . . . . .                               .  .  . 23

Figure  7.   Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .       .  .  . 25

Figure  8.   ST25DVxxx user memory areas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  . 27
             RF to I2C fast transfer mode operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure  9.   I2C to RF fast transfer mode operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .              .  .  . 40

Figure  10.                                                                                                                                .  .  . 41

Figure  11.  Fast transfer mode mailbox access management. . . . . . . . . . . . . . . . . . . . . . . . . . . . .                         .  .  . 43

Figure  12.  RF_USER chronogram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .          .  .  . 45

Figure  13.  RF_ACTIVITY chronogram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  . 46

Figure  14.  RF_INTERRUPT chronogram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  . 47

Figure  15.  FIELD_CHANGE chronogram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  . 48

Figure  16.  RF_PUT_MSG chronogram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  . 49

Figure  17.  RF_GET_MSG chronogram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  . 50

Figure  18.  RF_WRITE chronogram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .           .  .  . 52

Figure  19.  EH delivery state diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  . 61

Figure  20.  ST25DVxxx Energy Harvesting Delivery Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . .                           .  .  . 62
             ST25DVxxx, Arbitration between RF and I2C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure  21.                                                                                                                                .  .  . 65

Figure  22.  RF security sessions management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  . 77

Figure  23.  I2C security sessions management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  . 78
             I2C bus protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure  24.                                                                                                                                .  .  . 86

Figure  25.  I²C timeout on Start condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .        .  .  . 88

Figure  26.  Write mode sequences when write is not inhibited . . . . . . . . . . . . . . . . . . . . . . . . . . . .                      .  .  . 91

Figure  27.  Write mode sequences when write is inhibited . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                    .  .  . 92

Figure  28.  Write cycle polling flowchart using ACK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .               .  .  . 93

Figure  29.  Read mode sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  . 95
             I2C Present Password Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure  30.  I2C Write Password Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             .  .  . 97

Figure  31.                                                                                                                                .  .  . 98

Figure  32.  ST25DVxxx protocol timing  .............................................                                                      .  .  101

Figure  33.  ST25DVxxx state transition diagram  ......................................                                                    .  .  102

Figure  34.  Stay Quiet frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . . . . . . . . .                                   .  .  113

Figure  35.  Read Single Block frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . . .                                        .  .  114

Figure  36.  Extended Read Single Block frame exchange between VCD and ST25DVxxx . . . . . .                                               .  .  115

Figure  37.  Write Single Block frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . . .                                       .  .  117

Figure  38.  Extended Write Single frame exchange between VCD and ST25DVxxx . . . . . . . . . . .                                          .  .  118

Figure  39.  Lock single block frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . . . .                                      .  .  119

Figure  40.  Extended Lock block frame exchange between VCD

             and ST25DVxxx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  121

Figure  41.  Read Multiple Block frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . .                                        .  .  122

Figure  42.  Extended Read Multiple Block frame exchange between

             VCD and ST25DVxxx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  124

Figure  43.  Write Multiple Block frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . .                                       .  .  125

Figure  44.  Extended Write Multiple Block frame exchange between VCD and ST25DVxxx . . . . .                                              .  .  127

Figure  45.  Select frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . . . . . . . . . . . . .                               .  .  128

14/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                  List     of  figures

Figure  46.  Reset to Ready frame exchange between VCD and ST25DVxxx . . . . . . . . . .                                       .  .  .  ..  . . . 129

Figure  47.  Write AFI frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . . . .                                  .  .  .  ..  . . . 130

Figure  48.  Lock AFI frame exchange between VCD and ST25DVxxx. . . . . . . . . . . . . . . .                                  .  .  .  ..  . . . 132

Figure  49.  Write DSFID frame exchange between VCD and ST25DVxxx. . . . . . . . . . . . .                                     .  .  .  ..  . . . 133

Figure  50.  Lock DSFID frame exchange between VCD and ST25DVxxx . . . . . . . . . . . . .                                     .  .  .  ..  . . . 134

Figure  51.  Get System Info frame exchange between VCD and ST25DVxxx . . . . . . . . . .                                      .  .  .  ..  . . . 136

Figure  52.  Extended Get System Info frame exchange

             between VCD and ST25DVxxx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  ..  . . . 140

Figure  53.  Get Multiple Block Security Status frame exchange between VCD

             and ST25DVxxx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  ..  . . . 142

Figure  54.  Extended Get Multiple Block Security Status frame exchange

             between VCD and ST25DVxxx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  ..  . . . 143

Figure  55.  Read Configuration frame exchange between VCD and ST25DVxxx . . . . . . .                                         .  .  .  ..  . . . 144

Figure  56.  Write Configuration frame exchange between VCD and ST25DVxxx . . . . . . .                                        .  .  .  ..  . . . 146

Figure  57.  Read Dynamic Configuration frame exchange between

             VCD and ST25DVxxx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  ..  . . . 147

Figure  58.  Write Dynamic Configuration frame exchange between VCD and ST25DVxxx                                              .  .  .  ..  . . . 148

Figure  59.  ManageGPO frame exchange between VCD and ST25DVxxx . . . . . . . . . . . .                                        .  .  .  ..  . . . 150

Figure  60.  Write Message frame exchange between VCD and ST25DVxxx . . . . . . . . . . .                                      .  .  .  ..  . . . 151

Figure  61.  Read Message Length frame exchange between VCD and ST25DVxxx. . . . .                                             .  .  .  ..  . . . 152

Figure  62.  Read Message frame exchange between VCD and ST25DVxxx. . . . . . . . . . .                                        .  .  .  ..  . . . 153

Figure  63.  Fast Read Message frame exchange between VCD and ST25DVxxx. . . . . . .                                           .  .  .  ..  . . . 154

Figure  64.  Write Password frame exchange between VCD and ST25DVxxx . . . . . . . . . .                                       .  .  .  ..  . . . 156

Figure  65.  Present Password frame exchange between VCD and ST25DVxxx . . . . . . . .                                         .  .  .  ..  . . . 157

Figure  66.  Fast Read Single Block frame exchange between VCD and ST25DVxxx . . . .                                           .  .  .  ..  . . . 158

Figure  67.  Fast Extended Read Single Block frame exchange

             between VCD and ST25DVxxx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  ..  . . . 160

Figure  68.  Fast Read Multiple Block frame exchange

             between VCD and ST25DVxxx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  ..  . . . 162

Figure  69.  Fast Extended Read Multiple Block frame exchange between

             VCD and ST25DVxxx . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .         .  .  .  ..  . . . 163

Figure  70.  Fast Write Message frame exchange between VCD and ST25DVxxx . . . . . . .                                         .  .  .  ..  . . . 165

Figure  71.  Fast Read Message Length frame exchange between VCD and ST25DVxxx.                                                .  .  .  ..  . . . 166

Figure  72.  Fast Read Dynamic Configuration frame exchange

             between VCD and ST25DVxxx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  ..  . . . 167

Figure  73.  Fast Write Dynamic Configuration frame exchange

             between VCD and ST25DVxxx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                .  .  .  ..  . . . 168

Figure  74.  AC test measurement I/O waveform. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                 .  .  .  ..  . . . 171
             I2C AC waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Figure  75.  I2C Fast mode (fC = 1 MHz): maximum Rbus value versus bus parasitic                                               .  .  .  ..  . . . 178

Figure  76.

             capacitance (Cbus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  ..  . . . 179

Figure  77.  ASK modulated signal  ...........................................                                                 .  .  .  ..  . . . 182

Figure  78.  SO8N – 8-lead, 4.9 x 6 mm, plastic small outline, 150 mils body width,

             package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  ..  . . . 183

Figure  79.  TSSOP8 – 8-lead thin shrink small outline, 3 x 6.4 mm, 0.65 mm pitch,

             package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  ..  . . . 184

Figure  80.  UFDFN8 - 8-lead, 2 × 3 mm, 0.5 mm pitch ultra thin profile fine pitch

             dual flat package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  ..  . . . 186

Figure  81.  UFDFPN12 - 12-lead, 3x3 mm, 0.5 mm pitch ultra thin profile fine pitch dual

             flat package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  ..  . . . 188

Figure  82.  WLCSP - 10 balls, 1.649x1.483 mm, 0.4 mm pitch, wafer level chip scale

             package outline. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  ..  . . . 189

                                   DocID027603 Rev 4                                                                                        15/220

                                                                                                                                                       16
List of figures                     ST25DV04K ST25DV16K ST25DV64K

Figure 83.  WLCSP - 10 balls, 1.649x1.483 mm, 0.4 mm pitch, wafer level chip scale

            recommended footprint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190

Figure 84.  Logic 0, high data rate, fast commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

Figure 85.  Logic 1, high data rate, fast commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

Figure 86.  Logic 0, low data rate, fast commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193

Figure 87.  Logic 1, low data rate, fast commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

Figure 88.  Start of frame, high data rate, one subcarrier, fast commands. . . . . . . . . . . . . . . . . . . . . 194

Figure 89.  Start of frame, low data rate, one subcarrier, fast commands . . . . . . . . . . . . . . . . . . . . . 194

Figure 90.  End of frame, high data rate, one subcarrier, fast commands . . . . . . . . . . . . . . . . . . . . . 195

Figure 91.  End of frame, low data rate, one subcarrier, fast commands . . . . . . . . . . . . . . . . . . . . . . 195

16/220           DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                          Description

1          Description

           The ST25DV04K, ST25DV16K and ST25DV64K devices are NFC RFID tags offering

           respectively 4 Kbit, 16 Kbit, and 64 Kbit of electrically erasable programmable memory

           (EEPROM). ST25DV04K, ST25DV16K and ST25DV64K offer two interfaces. The first one
           is an I2C serial link and can be operated from a DC power supply. The second one is a RF

           link activated when ST25DV04K, ST25DV16K or ST25DV64K act as a contactless memory

           powered by the received carrier electromagnetic wave.

           In I2C mode, the ST25DV04K, ST25DV16K and ST25DV64K user memory contains up to

           512 bytes, 2048 bytes and 8192 bytes, which could be split in 4 flexible and protectable

           areas.

           In RF mode, following ISO/IEC 15693 or NFC forum type 5 recommendations, ST25DV04K,

           ST25DV16K and ST25DV64K user memory contains respectively up to 128 blocks, 512

           blocks and 2048 blocks of 4 bytes which could be split in 4 flexible and protectable areas.

           ST25DV04K, ST25DV16K and ST25DV64K offer a fast transfer mode between the RF and

           contact worlds, thanks to a 256 bytes volatile buffer (also called Mailbox). In addition, the

           GPO pin of the ST25DV04K, ST25DV16K and ST25DV64K provide data informing the

           contact world about incoming events, like RF field detection, RF activity in progress or

           mailbox message availability. An energy harvesting feature is also proposed when external

           conditions make it possible.

           Herein after all concerned devices that are ST25DV04K, ST25DV16K and ST25DV64K are

           mentioned to as ST25DVxxx.

1.1        ST25DVxxx block diagram

                                         Figure 1. ST25DVxxx block diagram

     /3'          992/7$*(                                ',*,7$/81,7&21752/                   9'&*

                   5(*8/$725

                                                       (1(5*<            )$6775$16)(5

                                                       +$59(67,1*        &21752/                      *32

           $1$/2*)5217(1'                            &21752/                            %\WHV

     9B(+          (1(5*<                                                                %8))(5

                   +$59(67,1*                                             0(025<

                                                       ,62,(&     &21752/                      9FF

     $&                                               35272&2/

                   5),17(5)$&(                        $1'&21752/

                   S)WXQLQJ                                         ,&&21752/     '\QDPLF     9VV

     $&           FDSDFLWDQFH                                                            UHJLVWHUV

                                                       ((3520                                          6'$

                                                                          6\VWHP         ,&

                   8SWR.ELWV8VHUPHPRU\                              UHJLVWHUV       ,17(5)$&(    6&/

                                                                                                       06Y9

1.  VDCG and LPD are included in 12 pins package only

                                                       DocID027603 Rev 4                                  17/220

                                                                                                                    219
Description                                                                 ST25DV04K ST25DV16K ST25DV64K

1.2          ST25DVxxx packaging

             ST25DVxxx is provided in different packages:

             •    8 pins (S08N or TSSPOP8 or UFDFPN8) for the open drain version of Interrupt output

             •    10 balls (WLCSP) and 12 pins (UFDFPN12) for a CMOS interrupt output. This package

                  includes an additional element that minimizes standby consumption.

                                                      Table 1. Signal names

                          Signal name                             Function                    Direction

             V_EH                                     Energy Harvesting               Power output

             GPO                                      Interrupt Output                Output

             SDA                                      Serial Data                     I/O

             SCL                                      Serial Clock                    Input

             AC0, AC1                                 Antenna coils

             VCC                                      Supply voltage                  Power

             VSS                                      Ground

             LPD(1)                                   Low power down mode             Input

             VDCG(1)                                  Supply voltage for GPO driver   Power

             NC                                       Not connected                   Must be left floating

             EP(2)                                    Exposed Pad                     Must be left floating

             1.  Available only on 10-ball and 12-pin packages.

             2.  Available only on UFDPN8 and UFDFPN12 packages.

             Figure 2. ST25DVxxx 8-pin packages connections with open drain Interruption Output

                                                      9B(+                9&&

                                                      $&        (3      *32 2'

                                                      $&                 6&/

                                                      966                 6'$

                                                                                                             06Y9

             1.  Exposed  Pad  is  only  present  on  UFDFPN8  package.

18/220                                                DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                         Description

         Figure 3. ST25DVxxx 12-pin package connections with Cmos                      interrupt output (GPO)

                                  /3'                                 9&&

                                  1&                                    *32 &026

                                  9B(+                                  9'&*

                                                              (3

                                  $&                                    1&

                                  $&                                    6&/

                                  966                                    6'$

                                                                                                      06Y9

        1.  Exposed Pad is only present on UFDFPN12 package.

            Figure 4. ST25DVxxx 10-ball WLCSP package connections                      with     Cmos  interrupt

                                         output (GPO)

                                                                                         

$  9&&           9B(+                                                            9B(+           9&&              $

%           *32              $&                                      $&              *32                       %

&  9'&*          /3'                                                             /3'            9'&*             &

'           6&/              $&                                      $&              6&/                       '

(  6'$           966                                                             966            6'$              (

            0DUNLQJVLGH                                                           %XPSVLGH

                  WRSYLHZ                                                        ERWWRPYLHZ         06Y9

                                  DocID027603 Rev 4                                                   19/220

                                                                                                                    219
Signal  descriptions                                   ST25DV04K ST25DV16K ST25DV64K

2       Signal descriptions

2.1     Serial link (SCL, SDA)

2.1.1   Serial clock (SCL)

        This input signal is used to strobe all data in and out of the ST25DVxxx. In applications

        where this signal is used by slave devices to synchronize the bus to a slower clock, the bus

        master must have an open drain output, and a pull-up resistor must be connected from

        Serial Clock (SCL) to VCC. See Section 9.2 to know how to calculate the value of this pull-up
        resistor

2.1.2   Serial data (SDA)

        This bidirectional signal is used to transfer data in or out of the ST25DVxxx. It is an open

        drain output that may be wire-OR’ed with other open drain or open collector signals on the

        bus. A pull-up resistor must be connected from Serial Data (SDA) to VCC. (Figure 76
        indicates how the value of the pull-up resistor can be calculated).

2.2     Power control (VCC, LPD,VSS)

2.2.1   Supply voltage (VCC)

        This pin can be connected to an external DC supply voltage.

Note:   An internal voltage regulator allows the external voltage applied on VCC to supply the

        ST25DVxxx, while preventing the internal power supply (rectified RF waveforms) to output a

        DC voltage on the VCC pin.

2.2.2   Low Power Down (LPD)

        This input signal is used to control an internal 1.8 V regulator delivering ST25DVxxx internal

        supply. When LPD is high, this regulator is shut off and its consumption is reduced below

        1µA. This regulator has a turn on time in range of 100us, to be added to the boot duration,

        before the device becomes fully operational. This feature is only available on the 10-ball and

        12-pin ST25DVxxx package.

2.2.3   Ground (VSS)

        VSS is the reference for the VCC and VDCG supply voltages and V_EH analog output voltage.

20/220                              DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                        Signal descriptions

2.3    RF link (AC0 AC1)

2.3.1  Antenna coil (AC0, AC1)

       These inputs are used to connect the ST25DVxxx device to an external coil exclusively. It is

       advised not to connect any other DC or AC path to AC0 or AC1.

       When correctly tuned, the coil is used to power and access the device using the ISO/IEC

       15693 and ISO 18000-3 mode 1 protocols.

2.4    Process control (VDCG, GPO)

2.4.1  Driver Supply voltage (VDCG)

       This pin, available only with ST25DVxx-JF version, can be connected to an external DC

       supply voltage. It only supplies the GPO driver block. ST25DVxxx cannot be powered by

       VDCG. If VDCG is left floating, no information will be available on GPO pin.

2.4.2  General purpose output (GPO)

       The ST25DVxxx features a configurable output GPO pin used to provide RF activity

       information to an external device. ST25DVxx-IE offers a GPO open drain. This GPO pin

       must be connected to an external pull-up resistor (> 4.7 KΩ) to operate.

       The interrupt consists in pulling the state to a low level or outputting a low-level pulse on

       GPO pin.

       ST25DVxx-JF offers a GPO CMOS output, which requires to connect VDCG pin to an
       external power supply. The interrupt consists in setting the state to a high level or outputting

       a positive pulse on the GPO pin.

       GPO pin is a configurable output signal, and can mix several Interruption modes. By default,

       the GPO register sets the interruption mode as a RF Field Change detector. It is able to

       raise various events like RF Activity, Memory Write completion, or fast transfer actions. It

       can authorize the RF side to directly drive GPO pin using the Manage GPO command to set

       the output state or emit a single pulse (for example, to wake up an application.). See

       Section 5.2: GPO for details.

2.5    Energy harvesting analog output (V_EH)

       This analog output pin is used to deliver the analog voltage V_EH available when the

       Energy harvesting mode is enabled and if the RF field strength is sufficient. When the

       Energy harvesting mode is disabled or the RF field strength is not sufficient, V_EH pin is in

       High-Z state (See Section 5.3: Energy Harvesting (EH) for details).

       Energy harvesting voltage output is not regulated.

                                      DocID027603 Rev 4                                               21/220

                                                                                                              219
Power management                                                              ST25DV04K ST25DV16K ST25DV64K

3       Power management

3.1     Wired interface

        Operating supply voltage VCC

        In contact mode, prior to selecting the memory and issuing instructions to it, a valid and

        stable VCC  Iv2oCltaogpeerwatitinhginctohnedsitpioencsif)ie. dTo[VmCaCi(nmtainin),aVsCtCa(bmleaDx)C] rsaunpgpelymvuoslttabgee,aipt pislied       (see

        Table 204:

        recommended to decouple the VCC line with a suitable capacitor (usually of the order of 10
        nF and 100 pF) close to the VCC/VSS package pins.

        This voltage must remain stable and valid until the end of the transmission of the instruction

        and, for a Write instruction, until the completion of the internal I²C write cycle (tW).
        Instructions are not taken into account until completion of ST25DVxxx's boot sequence (see

        Figure 5).

        Figure 5. ST25DVxxx Power-Up sequence (No RF field, LPD pin tied to Vss
                                            or package without LPD pin)

                                            ,&LQWHUIDFHUHDG\

                    9FF3LQ

   3RZHU8SE\9FF  9LQWBVXSSO\

    1R9FF9'&*

                                 1RQH

                                 $FFHVV

                                 $OORZHG

                                 5)RU,&  ,&6WDUW                         ,&6WRS

                                                       5)$FFHVVQRWDOORZHG

                                 WERRW
     
:KHQ5))LHOGLVSUHVHQWEHIRUH9&&VHWXSERRWLV

                                                       SHUIRUPHGDIWHU5)ILHOGULVLQJ

                                 ,&                  
,I/3'SLQIROORZ9&&EHIRUHWRJRHVORZWERRWZLOO

                                                       VWDUWRQO\ZKHQ/3'UHDFKWKHORZOHYHO

                                                                                                                                                    06Y9

        Power-up conditions

        When the power supply is turned on, VCC rises from VSS to VCC. The VCC rise time must not
        vary faster than 1V/µs.

        Device reset in I²C mode

        In order to prevent inadvertent write operations during power-up, a power-on reset (POR)

        circuit is included. At power-up (continuous rise of VCC), the ST25DVxxx does not respond
        to any I²C instruction until VCC has reached the power-on reset threshold voltage                                                           (this
                                                                                                                                                    I2C
        threshold is lower than the minimum VCC operating voltage defined in Table 204:
        operating conditions). When VCC passes over the POR threshold, the device is reset and
        enters the Standby power mode. However, the device must not be accessed until VCC has
        reached a valid and stable VCC voltage within the specified [VCC(min), VCC(max)] range and

22/220                                      DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                          Power management

      t_boot time necessary to ST25DVxxx set-up has passed. In the version supporting LPD pin,

      the boot will take place only when LPD goes low.

      In a similar way, during power-down (continuous decrease in VCC), as soon as VCC drops
      below the power-on reset threshold voltage, the device stops responding to any instruction
      sent to it, and I2C address counter is reset.

      Power-down mode

      During power-down (continuous decay of VCC), the device must be in Standby power mode
      (mode reached after decoding a Stop condition, assuming that there is no internal write

      cycle in progress).

3.2   Contactless interface

      Device set in RF mode

      To ensure a proper boot of the RF circuitry, the RF field must be turned ON without any

      modulation for a minimum period of time tRF_ON. Before this time, ST25DVxxx will ignore all
      received RF commands. (See Figure 6: ST25DVxxx RF Power Up sequence (No DC

      supply)).

      Device reset in RF mode

      To ensure a proper reset of the RF circuitry, the RF field must be turned off (100%

      modulation) for a minimum tRF_OFF period of time.

      The RF access can be temporarily or indefinitely disabled by setting the appropriate value in

      the RF disable register.

                        Figure 6. ST25DVxxx RF Power Up sequence (No DC supply)

                                                        5)LQWHUIDFHUHDG\

                        5)ILHOG       1RQH$FFHVV

                                      $OORZHG                   5)5(48(67  5)$16:(5

                                      5)RU,&

3RZHU8SE\5)                        WERRW

1R9FF9'&*         9LQWBVXSSO\

*32&0269HUVLRQ                                        WPLQ&'

                  *32  5)B$&7,9,7<                            5(4         $16

                                                                (2)         (2)

      *32        ),(/'&+$1*(

                                      ,7GXUDWLRQ

*32  ),(/'&+$1*($1'5)B$&7,9,7<

                                      1RDQVZHUWR5)

                                      5HTXHVWLIDQ\                                           06Y9

                                                        DocID027603 Rev 4                      23/220

                                                                                                           219
Memory  management                                       ST25DV04K ST25DV16K ST25DV64K

4       Memory management

4.1     Memory organization overview

        The ST25DVxxx memory is divided in four main memory areas:

        •  User memory

        •  Dynamic registers

        •  Fast transfer mode buffer

        •  System configuration area

        The ST25DVxxx user memory can be divided into 4 flexible user areas. Each area can be

        individually read - and/or - write-protected with one out of three specific 64-bit password.

        The ST25DVxxx dynamic registers are accessible by RF or I2C host and provide dynamic

        activity status or allow temporary activation or deactivation of some ST25DVxxx features.

        The ST25DVxxx also provides a 256 byte fast transfer mode buffer, acting as a mailbox
        between RF and I2C interface, allowing fast data transfer between contact and contactless

        worlds.

        Finally, the ST25DVxxx system configuration area contains static registers to configure all

        ST25DVxxx features, which can be tuned by user. Its access is protected by a 64 bit

        configuration password.

        This system configuration area also includes read only device information such as IC

        reference, memory size or IC revision, as well as a 64-bit block that is used to store the 64-

        bit unique identifier (UID), and the AFI (default 00h) and DSFID (default 00h) registers. The

        UID is compliant with the ISO 15693 description, and its value is used during the

        anticollision sequence (Inventory). The UID value is written by ST on the production line.

        The AFI register stores the application family identifier. The DSFID register stores the data

        storage family identifier used in the anticollision algorithm.

        The system configuration area includes five additional 64-bit blocks that store an I2C

        password plus three RF user area access passwords and a RF configuration password.

24/220                                DocID027603 Rev 4
ST25DV04K  ST25DV16K ST25DV64K                                    Memory                 management

                                Figure  7.  Memory  organization

                                                    &&)LOH

                                                    $UHD

                                                    $OZD\VUHDGDEOH

                        8VHUPHPRU\                $UHD

            ((3520XSWR.ELWV

           3DVVZRUGSURWHFWHG

                                                    $UHD

                                                    $UHD

           '\QDPLFFRQILJXUDWLRQ                   '\QDPLFUHJLVWHUV

           DQGDFWLYLW\VWDWXV

           )DVW7UDQVIHU0RGHPDLOER[               )DVW7UDQVIHU0RGH

                                                    %\WHVEXIIHU

           6\VWHPFRQILJXUDWLRQ             6WDWLFFRQILJXUDWLRQUHJLVWHUV

                         ((3520                     'HYLFHLQIRUPDWLRQ

           3DVVZRUGSURWHFWHG                       8,'$),'6),'

                                                    3DVVZRUGV

                                                                                         06Y9

4.2        User memory

           User memory is accessible from both RF contactless interface and I2C wired interface.

           From RF interface, user memory is addressed as Blocks of 4 bytes, starting at address 0.

           RF extended read and write commands can be used to address all ST25DVxxx memory

           blocks. Other read and write commands can only address up to block FFh.

           From I2C interface, user memory is addressed as Bytes, starting at address 0. Device select

           must set E2 = 0. User memory can be read in continuity. Unlike the RF interface, there is no

           roll-over when the requested address reaches the end of the memory capacity.

                                DocID027603 Rev 4                                                    25/220

                                                                                                             219
Memory management                                                    ST25DV04K ST25DV16K ST25DV64K

        Table 2: User memory as seen by RF and by I2C shows how memory is seen from RF
        interface and from I2C interface.

                             Table 2. User memory as seen by RF and by I2C

        RF command                              User memory                               I2C command

       (block addressing)                                                                 (byte addressing)

                                                RF block (00)00h

                             I2C byte           I2C byte        I2C byte        I2C byte

                             0003h              0002h           0001h           0000h

Read Single Block                               RF block (00)01h

Read Multiple Blocks         I2C byte           I2C byte        I2C byte        I2C byte

Fast Read Single Block       0007h              0006h           0005h           0004h

Fast Read Multiple Blocks                       RF block (00)02h

Write Single Block           I2C byte           I2C byte        I2C byte        I2C byte

Write Multiple Blocks        000Bh              000Ah           0009h           0008h

Ext Read Single Block                                     ....

Ext Read Multiple Blocks

Fast Ext Read Single Block                      RF block (00)7Fh(1)

Fast Ext Read Multi. Blocks  I2C byte           I2C byte        I2C byte        I2C byte

Ext Write Single Block       01FFh              01FEh           01FDh           01FCh

Ext Write Multiple Blocks                                 ....                            I2C Read command

                                                RF block (00)FFh(2)                       I2C Write command

                                                                                          Device select E2 = 0

                             I2C byte           I2C byte        I2C byte        I2C byte

                             03FFh              03FEh           03FDh           03FCh

                                                RF block 0100h

                             I2C byte           I2C byte        I2C byte        I2C byte

                             0403h              0402h           0401h           0400h

Ext Read Single Block                                     ....

Ext Read Multiple Blocks                        RF block 01FFh(3)

Fast Ext Read Single Block   I2C byte           I2C byte        I2C byte        I2C byte

Fast Ext Read Multi. Blocks  07FFh              07FEh           07FDh           07FCh

Ext Write Single Block

Ext Write Multiple Blocks                                 ....

                                                RF block 07FFh(4)

                             I2C byte           I2C byte        I2C byte        I2C byte

                             1FFFh              1FFEh           1FFDh           1FFCh

1.  Last block of user memory in ST25DV04K-XX.

2.  Last block accessible with Read Single Block, Read Multiple Blocks, Fast Read Single  Block, Fast Read
    Multiple Blocks, Write Single Block and Write Multiple Blocks RF commands.

3.  Last block of user memory in ST25DV16K-XX.

4.  Last block of user memory in ST25DV64K-XX.

Note:   In the factory all blocks of user memory are initialized to 00h.

26/220                                 DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                        Memory management

4.2.1  User memory areas

       The user memory can be split into different areas, each one with a distinct access privilege.

       RF and I2C read and write commands are legal only within a same zone:

       •  In RF, a multiple read or a multiple write command is not executed and returns the error

          code 0Fh if addresses cross the area borders.

       •  In I2C, a read data always return FFh after crossing an area border. A write command

          is not acknowledged and not executed if the command crosses the area border.

       Each user memory area is defined by its ending block address ENDAi. The starting block
       address is defined by the end of the preceding area.

       There are three ENDAi registers in the configuration system memory, used to define the end
       block addresses of Area 1, Area 2 and Area 3. The end of Area 4 is always the last block of

       memory and is not configurable.

                          Figure 8. ST25DVxxx user memory areas

                                        67'9XVHUPHPRU\

          $UHDVOLPLW                                                              %ORFN%\WHK

          UHJLVWHUV                     $UHD

                                        %ORFNV%\WHVPLQLPXP

          (1'$

                                        $UHD

          (1'$

                                        $UHD

          (1'$

                                        $UHD                                       /DVW%ORFN%\WH

                                                                                    RIXVHUPHPRU\

                                                                                        06Y9

       On factory delivery all ENDAi are set to maximum value, only Area1 exists and includes the
       full user memory.

       A granularity of 8 Blocks (32 Bytes) is offered to code area ending points.

       An area’s end limit is coded as followed in ENDAi registers:

       •  Last RF block address of area = 8 x ENDAi + 7 => ENDAi = int(Last Areai RF block

          address / 8)

       •  Last I2C byte address of area = 32 * ENDAi + 31 => ENDAi = int(Last Areai I2C byte

          address / 32)

       •  As a consequence, ENDA1 = 0 means size of Area 1 is 8 blocks (32 Bytes).

                               DocID027603 Rev 4                                               27/220

                                                                                                       219
Memory  management                                           ST25DV04K ST25DV16K ST25DV64K

           Table 3. Maximum       user memory Block   and Byte addresses         and ENDAi value

                                  Last user memory       Last user memory         Maximum ENDAi

              Device              block address seen     byte address seen by               value
                                                                   I2C
                                         by RF

           ST25DV04K-xx                  007Fh                     01FFh                    0Fh

           ST25DV16K-xx                  01FFh                     07FFh                    3Fh

           ST25DV64K-xx                  07FFh                     1FFFh                    FFh

                       Table  4.  Areas  and limit calculation from     ENDAi registers

                    Area                 Seen from RF interface           Seen from I2C interface

                                                Block 0000h                       Byte 0000h

                    Area 1                            …                                  …

                                         Block (ENDA1*8)+7                       Byte (ENDA1*32)+31

                                         Block (ENDA1+1)*8                       Byte (ENDA1+1)*32

                    Area 2                            …                                  …

                                         Block (ENDA2*8)+7                       Byte (ENDA2*32)+31

                                         Block (ENDA2+1)*8                       Byte (ENDA2+1)*32

                    Area 3                            …                                  …

                                         Block (ENDA3*8)+7                       Byte (ENDA3*32)+31

                                         Block (ENDA3+1)*8                       Byte (ENDA3+1)*32

                    Area 4                            …                                  …

                                                Last memory Block                Last memory Byte

        Organization of user memory in areas have the following characteristics:

        •  At least one area exists (Area1), starting at Block/Byte address 0000h and finishing at

           ENDA1, with ENDA1 = ENDA2 = ENDA3 = End of user memory (factory setting).

        •  Two Areas could be defined by setting ENDA1 < ENDA2 = ENDA3 = End of user

           memory.

        •  Three Areas may be defined by setting ENDA1 < ENDA2 < ENDA3 = End of user

           memory.

        •  A maximum of four areas may be defined by setting ENDA1 < ENDA2 < ENDA3 < End

           of user memory.

        •  Area 1 specificities

           –  Start of Area1 is always Block/Byte address 0000h.

           –  Area1 minimum size is 8 Blocks (32 Bytes) when ENDA1 = 00h.

           –  Area1 is always readable.

        •  The last area always finishes on the last user memory Block/Byte address (ENDA4

           doesn't exist).

        •  All areas are contiguous: end of Area(n) + one Block/Byte address is always start of

           Area(n+1).

        Area size programming

        RF user must first open the RF configuration security session to write ENDAi registers.

        I2C host must first open I2C security session to write ENDAi registers.

28/220                            DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                             Memory management

When programming an ENDAi register, the following rule must be respected:

•   ENDAi-1 < ENDAi ≤ ENDAi+1 = End of memory.

This means that prior to programming any ENDAi register, its successor (ENDAi+1) must

first be programmed to the last Block/Byte of memory:

•   Successful ENDA3 programming condition: ENDA2 < ENDA3 ≤ End of user memory

•   Successful ENDA2 programming condition: ENDA1 < ENDA2 ≤ ENDA3 = End of user

    memory

•   Successful ENDA1 programming condition: ENDA1 ≤ ENDA2 = ENDA 3 = End of user

    memory

If this rule is not respected, an error 0Fh is returned in RF, NoAck is returned in I2C, and

programming is not done.

In order to respect this rule, the following procedure is recommended when programming

Areas size (even for changing only one Area size):

1.  Ends of Areas 3 and 2 must first be set to the end of memory while respecting the

    following order:

    a)  If ENDA3 ≠ end of user memory, then set ENDA3 = end of memory; else, do not

        write ENDA3.

    b)  If ENDA2 ≠ end of user memory, then set ENDA2 = end of memory; else, do not

        write ENDA2.

2.  Then, desired area limits can be set respecting the following order:

    a)  Set new ENDA1 value.

    b)  Set new ENDA2 value, with ENDA2 > ENDA1

    c)  Set new ENDA3 value, with ENDA3 > ENDA2

Example of successive user memory area setting (for a ST25DV64K-xx):

1.  Initial state, 2 Areas are defined:

    a)  ENDA1 = 10h (Last block of Area 1: (10h x 8) + 7 = 0087h)

    b)  ENDA2 = FFh (Last block of Area 2: (FFh x 8) + 7 = 07FFh)

    c)  ENDA3 = FFh (No Area 3)

        –   Area 1 from Block 0000h to 0087h (136 Blocks)

        –   Area 2 from Block 0088h to 07FFh (1912 Blocks)

        –   There is no Area 3.

        –   There is no Area 4.

                               DocID027603 Rev 4                                              29/220

                                                                                                      219
Memory management                                                       ST25DV04K ST25DV16K ST25DV64K

              2.  Split of user memory in four areas:

                  a)       ENDA3 is not updated as it is already set to end of memory.

                  b)       ENDA2 is not updated as it is already set to end of memory.

                  c)       Set ENDA1 = 3Fh (Last block of Area 1: (3Fh x 8) + 7 = 01FFh)

                  d)       Set ENDA2 = 5Fh (Last block of Area 1: (5Fh x 8) + 7 = 02FFh)

                  e)       Set ENDA3 = BFh (Last block of Area 1: (BFh x 8) + 7 = 05FFh)

                           –  Area1 from Block 0000h to 01FFh (512 Blocks)

                           –  Area2 from Block 0200h to 02FFh (256 Blocks)

                           –  Area3 from Block 0300h to 05FFh (768 Blocks)

                           –  Area4 from Block 0600h to 07FFh (512 Blocks).

              3.  Return to a split in two equal areas:

                  a)       Set ENDA3 = FFh

                  b)       Set ENDA2 = FFh

                  c)       Set ENDA1 = 7Fh (Last block of Area 1: (7Fh x 8) + 7 = 03FFh)

                           –  Area1 from Block 0000h to 03FFh (1024 Blocks)

                           –  Area2 from Block 0400h to 07FFh (1024 Blocks)

                           –  There is no Area3.

                           –  There is no Area4.

              Programming ENDA3 to FFh in step 2.a would have resulted in into an error, since  rule

              ENDAi-1 < ENDAi would not been respected (ENDA2 = ENDA3 in that case).

              Registers for user memory area configuration

                                            Table 5. ENDA1(1)

              Command      Read Configuration (cmd code A0h) @05h

                           Write Configuration (cmd code A1h) @05h

    RF

                  Type     R always, W if RF configuration security session     is  open  and configuration not

                           locked

    I2C           Address  E2 = 1, 0005h

                  Type     R always, W if I2C security session is open

    Bit           Name     Function                                                       Factory Value

                           End Area 1 = 8*ENDA1+7 when expressed in blocks (RF)           ST25DV04K-XX: 0Fh

    b7-b0         ENDA1    End Area 1 = 32*ENDA1+31 when expressed in bytes (I2C)         ST25DV16K-XX: 3Fh

                                                                                          ST25DV64K-XX: FFh

1.  Refer to  Table 8: System configuration memory map for the ENDA1 register.

30/220                                      DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                             Memory management

                                      Table 6. ENDA2(1)

              Command  Read Configuration (cmd code A0h) @07h

                       Write Configuration (cmd code A1h) @07h

     RF

              Type     R always, W if RF configuration security session         is  open  and configuration not

                       locked

     I2C      Address  E2 = 1, 0007h

              Type     R always, W if I2C security session is open

     Bit      Name     Function                                                                Factory Value

                       End Area 2 = 8 x ENDA2 + 7 when expressed in blocks (RF)           ST25DV04K-XX: 0Fh

    b7-b0     ENDA2    End Area 2 = 32*ENDA2 + 31 when expressed in bytes (I2C)           ST25DV16K-XX: 3Fh

                                                                                          ST25DV64K-XX: FFh

1.  Refer to  Table 8: System configuration memory map for the ENDA2 register.

                                      Table 7. ENDA3(1)

              Command  Read Configuration (cmd code A0h) @09h

     RF                Write Configuration (cmd code A1h) @09h

              Type     R always, W if RF configuration security session         is  open  and  configuration  not

                       locked

     I2C      Address  E2 = 1, 0009h

              Type     R always, W if I2C security session is open

     Bit      Name     Function                                                                Factory Value

                       End Area 3 = 8 x ENDA3 + 7 when expressed in blocks (RF)           ST25DV04K-XX: 0Fh

    b7-b0     ENDA3    End Area 3 = 32 x ENDA3 + 31 when expressed in bytes (I2C)         ST25DV16K-XX: 3Fh

                                                                                          ST25DV64K-XX: FFh

1.  Refer to  Table 8: System configuration memory map for the ENDA3 register.

4.3           System configuration area

              In addition to EEPROM user memory, ST25DVxxx includes a set of static registers located

              in the system configuration area memory (EEPROM nonvolatile registers). Those registers

              are set during device configuration (i.e.: area extension), or by the application (i.e.: area

              protection). Static registers content is read during the boot sequence and define basic

              ST25DVxxx behavior.

              In RF, the static registers located in the system configuration area can be accessed via

              dedicated Read Configuration and Write Configuration commands, with a pointer acting as

              the register address.

              The RF configuration security session must first be open, by presenting a valid RF

              configuration password, to grant write access to system configuration registers.

              The system configuration area write access by RF can also be deactivated by I2C host.

                                      DocID027603 Rev 4                                                       31/220

                                                                                                                      219
Memory management                                         ST25DV04K ST25DV16K ST25DV64K

         In I2C static registers located in the system configuration area can be accessed with I2C

         read and write commands with device select E2=1. Readable system areas could be read in

         continuity.

         I2C security session must first be open, by presenting a valid I2C password, to grant write

         access to system configuration registers.

         Table 8 shows the complete map of the system configuration area, as seen by RF and I2C

         interface.

                      Table 8. System configuration memory map

RF access                   Static Register                                              I2C access

Address  Type         Name                                Function               Device  Address      Type

                                                                                 select

00h      RW(1)        Table 18: GPO                 Enable/disable ITs on GPO    E2=1    0000h        RW(2)

01h      RW(1)        Table 19: IT_TIME             Interruption pulse duration  E2=1    0001h        RW(2)

02h      RW(1)        Table 23: EH_MODE             Energy Harvesting default    E2=1    0002h        RW(2)

                                                    strategy after Power ON

03h      RW(1)        Table 26: RF_MNGT             RF interface state after     E2=1    0003h        RW(2)

                                                          Power ON

04h      RW(1)        Table 28: RFA1SS              Area1 RF access              E2=1    0004h        RW(2)

                                                          protection

05h      RW(1)        Table 5: ENDA1                Area 1 ending point          E2=1    0005h        RW(2)

06h      RW(1)        Table 29: RFA2SS              Area2 RF access              E2=1    0006h        RW(2)

                                                          protection

07h      RW(1)        Table 6: ENDA2                Area 2 ending point          E2=1    0007h        RW(2)

08h      RW(1)        Table 30: RFA3SS              Area3 RF access              E2=1    0008h        RW(2)

                                                          protection

09h      RW(1)        Table 7: ENDA3                Area 3 ending point          E2=1    0009h        RW(2)

0Ah      RW(1)        Table 31: RFA4SS              Area4 RF access              E2=1    000Ah        RW(2)

                                                          protection

No access             Table 32: I2CSS               Area 1 to 4 I2C access       E2=1    000Bh        RW(2)

                                                          protection

N/A      R(3)W(4)     Table 33: LOCK_CCFILE         Blocks 0 and 1 RF Write      E2=1    000Ch        RW(2)

                                                          protection

0Dh      RW(1)        Table 11: MB_MODE             Fast transfer mode state     E2=1    000Dh        RW(2)

                                                    after power ON

         RW(1)                                      Maximum time before the                           RW(2)

0Eh                   Table 12: MB_WDG              message is automatically     E2=1    000Eh

                                                          released

0Fh      RW(1)        Table 34: LOCK_CFG            Protect RF Write to system   E2=1    000Fh        RW(2)

                                                    configuration registers

N/A      WO(5)        Table 42: LOCK_DSFID          DSFID lock status            E2=1    0010h        RO

NA       WO(6)        Table 43: LOCK_AFI            AFI lock status              E2=1    0011h        RO

N/A      RW(5)        Table 44: DSFID                     DSFID value            E2=1    0012h        RO

32/220                                 DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                   Memory management

                Table 8. System configuration memory map (continued)

    RF access                                      Static Register                                        I2C access

Address  Type                            Name                         Function                  Device         Address   Type

                                                                                                select

    N/A  RW(6)  Table 45: AFI                                         AFI value                 E2=1           0013h     RO

                                                                    Memory size value in                       0014h

    N/A  RO     Table 46: MEM_SIZE                                   blocks, 2 bytes            E2=1           to        RO

                                                                                                               0015h

         RO     Table 47: BLK_SIZE                                  Block size value in bytes   E2=1           0016h     RO

    N/A  RO     Table 48: IC_REF                                     IC reference value         E2=1           0017h     RO

                                                                                                               0018h

    NA   RO     Table 49: UID                                       Unique identifier, 8 bytes  E2=1           to        RO

                                                                                                               001Fh

                Table 50: IC_REV                                      IC revision               E2=1           0020h     RO

                                         -                            ST Reserved               E2=1           0021h     RO

                                         -                            ST Reserved               E2=1           0022h     RO

    No access                            -                            ST Reserved               E2=1           0023h     RO

                                                                     I2C security session                      0900h     R(7)/

                Table 35: I2C_PWD                                    password, 8 bytes          E2=1           to        W(8)

                                                                                                               0907h

    N/A  WO(9)  Table 36: RF_PWD_0                                  RF configuration security

                                                             session password, 8 bytes

    N/A  WO(9)  Table 37: RF_PWD_1                                  RF user security session

                                                                     password 1, 8 bytes                  No access

    N/A  WO(9)  Table 38: RF_PWD_2                                  RF user security session

                                                                     password 2, 8 bytes

    N/A  WO(9)  Table 39: RF_PWD_3                                  RF user security session

                                                                     password 3, 8 bytes

1.  Write access is granted if RF configuration security session is open and configuration is not locked
    (LOCK_CFG register equals to 0).

2.  Write access if I2C security session is open.

3.  LOCK_CCFILE content is only readable through reading the Block Security Status of blocks 00h and               001h
    (see Section 5.6.3: User memory protection)

4.  Write access to bit 0 if Block 00h is not already locked and to bit 1 if Block 01h is not already locked.

5.  Write access if DSFID is not locked

6.  Write access if AFI is not locked.

7.  Read access is granted if I2C security session is open.

8.  Write access with I2C Write Password command, only after presenting a correct I2C password.

9.  Write access only if corresponding RF security session is open.

                                                   DocID027603 Rev 4                                                     33/220

                                                                                                                                 219
Memory management                                             ST25DV04K ST25DV16K ST25DV64K

4.4      Dynamic configuration

         ST25DV has a set of dynamic registers that allow temporary modification of its behavior or

         report on its activity. Dynamic registers are volatile and not restored to their previous values

         after POR.

         Some static registers have an image in dynamic registers: dynamic register value is

         initialized with the static register value and may be updated by the application to modify the

         device behavior temporarily (i.e.: set reset of Energy Harvesting). When a valid change
         occurs in a static register, in RF or I2C, the corresponding dynamic register is automatically

         updated.

         Other, dynamic registers, automatically updated, contain indication on ST25DV activity. (i.e.:

         IT_STS_Dyn gives the interruption’s status or MB_CTRL_Dyn gives the fast transfer mode

         mailbox control).

         In RF, dynamic registers can be accessed via dedicated (Fast) Read Dynamic Configuration

         and (Fast) Write Dynamic Configuration commands, with a pointer acting as the register

         address. No password is needed to access dynamic registers.

         In I2C, dynamic registers can be accessed with I2C read and write commands with device

         select E2=0. Dynamic registers can be read in continuity. Dynamic registers and fast

         transfer mode mailbox can be read in continuity, but not written in continuity. No password is

         needed to access dynamic registers.

         Table 9 shows the complete map of dynamic registers, as seen by RF interface and by I2C

         interface.

                            Table 9. Dynamic registers memory map

     RF access                    Dynamic Registers                                   I2C access

Address  Type               Name                     Function                 Device  Address        Type

                                                                              select

00h      RO     Table 20: GPO_CTRL_Dyn        GPO control                     E2 = 0  2000h              R/W

     No access              -                 ST Reserved                     E2 = 0  2001h                RO

02h      R/W    Table 24: EH_CTRL_Dyn      Energy Harvesting management &     E2 = 0  2002h              R/W

                                              usage status

                Table 27: RF_MNGT_Dyn      RF interface usage management      E2 = 0  2003h              R/W

     No access  Table 40: I2C_SSO_Dyn         I2C security session status     E2 = 0  2004h                RO

                     Table 21: IT_STS_Dyn     Interruptions Status            E2 = 0  2005h                RO

0Dh      R/W    Table 13: MB_CTRL_Dyn         Fast transfer mode control and  E2 = 0  2006h              R/W

                                                     status

     NA  RO        Table 14: MB_LEN_Dyn       length of fast transfer mode    E2 = 0  2007h                RO

                                                     message

34/220                                     DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                   Memory management

4.5      Fast transfer mode mailbox

         ST25DVxxx fast transfer mode uses a dedicated mailbox buffer for transferring messages
         between RF and I2C worlds. This mailbox contains up to 256 Bytes of data which are filled

         from the first byte.

         Fast transfer mode mailbox is accessed in bytes from both RF and I2C.

         In RF, mailbox is read via a dedicated (Fast) Read Message command. Read can start from

         any address value inside the mailbox, between 00h and FFh. Writing in the mailbox is done

         via the (Fast) Write Message command in one shot, always starting at mailbox address 00h.

         No password is needed to access mailbox from RF, but fast transfer mode must be enabled.

         In I2C, mailbox read can start from any address value between 2008h and 2107h. Write

         mailbox MUST start from address 2008h to a max of 2107h. No password is needed to
         access mailbox from I2C, but fast transfer mode must be enabled.

         Table 10 shows the map of fast transfer mode mailbox, as seen by RF interface and by I2C

         interface.

                     Table 10. Fast transfer mode mailbox memory       map

RF access                      Fast transfer mode buffer                           I2C access

Address  Type        Name       Function                                   Device  Address     Type

                                                                           select

00h      R/W   MB_Dyn Byte 0                                               E2 = 0  2008h       R/W

01h      R/W   MB_Dyn Byte 1                                               E2 = 0  2009h       R/W

…        …           …          Fast transfer mode buffer (256-Bytes)      E2 = 0  ...              ...

FEh      R/W   MB_Dyn Byte 254                                             E2 = 0  2106h       R/W

FFh      R/W   MB_Dyn Byte 255                                             E2 = 0  2107h       R/W

                                DocID027603 Rev 4                                                35/220

                                                                                                         219
ST25DVxxx specific features                                 ST25DV04K ST25DV16K ST25DV64K

5       ST25DVxxx specific features

        ST25DVxxx offers the following features:

        •  A fast transfer mode (FTM), to achieve a fast link between RF and contact worlds, via a

           256 byte buffer called Mailbox. This mailbox dynamic buffer of 256 byte can be filled or
           emptied via either RF or I2C.

        •  A GPO pin, which indicates incoming event to the contact side, like RF Field changes,

           RF activity in progress, RF writing completion or Mailbox message availability.

        •  An Energy Harvesting element to deliver µW of power when external conditions make it

           possible.

        •  RF management, which allows ST25DVxxx to ignore RF requests.

        All these features can be programmed by setting static and/or dynamic registers of the

        ST25DVxxx. ST25DVxxx can be partially customized using configuration registers located
        in the E2 system area.

        These registers are:

        •  dedicated to Data Memory organization and protection ENDAi, I2CSS, RFAiSS,

           LOCK_CCFILE.

        •  dedicated to fast transfer mode MB_WDG, MB_MODE

        •  dedicated to observation, GPO, IT_TIME

        •  dedicated to RF , RF_MNGT, EH_MODE

        •  dedicated the device’s structure LOCK_CFG

        A set of additional registers allows to identify and customize the product (DSFID, AFI,

        IC_REF, etc.).

        In I²C,

        Read accesses to the static configuration register is always allowed, except for passwords.
        For dedicated registers, write access is granted after prior successful presentation of the I2C

        password. Configuration register are located from @00h to 0Fh in the system area (device

        code 111)

        In RF

        Dedicated commands Read Configuration and Write Configuration must be used to access

        the static configuration registers. Update is only possible when the access right was granted

        by presenting the RF configuration password  (RF_PWD_0), and if the system
        configuration was not previously locked by the I2C host (LOCK_CFG=1), which acts as

        security master.

        After any valid   write access to the static configuration registers, the new configuration is

        immediately applied.

        Some of the static registers have a dynamic image (notice _Dyn) preset with the static

        register value: GPO_CTRL_Dyn, EH_CTRL_Dyn, RF_MNGT_Dyn and MB_CTRL_Dyn.

        When it exists, ST25DVxxx uses the dynamic configuration register to manage its

        processes. A dynamic configuration register updated by the application will recover its

        default static value after a Power On Reset (POR).

36/220                          DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                      ST25DVxxx specific features

              Other dynamic registers are dedicated to process monitoring:

              •  I2C_SSO_Dyn is dedicated to data memory protection

              •  MB_LEN_Dyn, MB_CTRL_Dyn are dedicated to fast transfer mode

              •  IT_STS_Dyn is dedicated to interrupt

              In I2C, read and write of the Dynamic registers is done using usual I2C read & write

              command at dedicated address. (E2 =0 in device select).

              In RF read or write accesses to the Dynamic registers are associated to the dedicated

              commands, Read Dynamic Configuration, Write Dynamic Configuration and Read Message

              Length.

5.1           Fast transfer mode (FTM)

5.1.1         Fast transfer mode registers

              Static Registers

                                            Table 11. MB_MODE(1)

                 Command       Read Configuration (cmd code A0h) @0Dh

                               Write Configuration (cmd code A1h) @0Dh

     RF

                 Type          R always, W if RF configuration security session is  open  and  configuration not

                               locked

     I2C         Address       E2=1, 000Dh

                 Type          R always, W if I2C security session is open

     Bit         Name          Function                                                        Factory Value

     b0          MB_MODE       0: Enabling fast transfer mode is forbidden.                         0b

                               1: Enabling fast transfer mode is authorized.

    b7-b1        RFU           -                                                               0000000b

1.  Refer to  Table 8: System  configuration memory map for the MB_MODE register.

                                            DocID027603 Rev 4                                           37/220

                                                                                                                  219
ST25DVxxx specific features                                             ST25DV04K ST25DV16K ST25DV64K

                                            Table 12. MB_WDG(1)

              Command          Read Configuration (cmd code A0h) @0Eh

                               Write Configuration (cmd code A1h) @0Eh

         RF

              Type             R always, W if RF configuration security session   is  open  and  configuration not

                               locked

         I2C  Address          E2=1, 000Eh

              Type             R always, W if I2C security session is open

         Bit  Name             Function                                                          Factory Value

    b2-b0     MB_WDG           Watch dog duration = 2(MB_WDG – 1) × 30ms ± 6                     111b

                               If MB_WDG = 0, then watchdog duration is infinite

    b7-b3     RFU              -                                                                 00000b

1.  Refer to  Table 8: System  configuration memory map for the MB_WDG register.

              Dynamic Registers

                                         Table 13. MB_CTRL_Dyn(1)

                                  Read Dynamic Configuration (cmd code ADh) @0Dh

              Command             Fast Read Dynamic Configuration (cmd code CDh) @0Dh

    RF                            Write Dynamic Configuration (cmd code AEh) @0Dh

                                  Fast Write Dynamic Configuration (cmd code CEh) @0Dh

              Type                b0: R always, W – b7-b1: RO

    I2C       Address             E2 = 0, 2006h

              Type                b0: R always, W - b7 - b1: RO

    Bit       Name                Function                                                       Factory Value

    b0        MB_EN(2)            0: Disable FTM, FTM mailbox is empty                           0b

                                  1: Enable FTM

    b1        HOST_PUT_MSG        0: No I2C message in FTM mailbox                               0b

                                  1: I2C has Put a message in FTM mailbox

    b2        RF_PUT_MSG          0: No RF message in FTM mailbox                                0b

                                  1: RF has Put message in FTM mailbox

38/220                                      DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                       ST25DVxxx specific features

                                 Table 13. MB_CTRL_Dyn(1) (continued)

                                 Read Dynamic Configuration (cmd code ADh) @0Dh

               Command           Fast Read Dynamic Configuration (cmd code CDh) @0Dh

    RF                           Write Dynamic Configuration (cmd code AEh) @0Dh

                                 Fast Write Dynamic Configuration (cmd code CEh) @0Dh

               Type              b0: R always, W – b7-b1: RO

    I2C        Address           E2 = 0, 2006h

               Type              b0: R always, W - b7 - b1: RO

    Bit        Name              Function                                                   Factory Value

    b3         RFU               -                                                          0b

    b4     HOST_MISS_MSG         0: No message missed by I2C                                0b

                                 1: I2C did not read RF message before watchdog time  out

    b5         RF_MISS_MSG       0: No message missed by RF                                 0b

                                 1: RF did not read message before watchdog time out

    b6   HOST_CURRENT_MSG        0: No message or message not coming from I2C               0b

                                 1: Current Message in FTM mailbox comes from I2C

    b7     RF_CURRENT_MSG        0: No message or message not coming from RF                0b

                                 1: Current Message in FTM mailbox comes from RF

1.  Refer to Table 9: Dynamic registers memory map for the MB_CTRL_Dyn register.

2.  MB_EN bit is automatically reset to 0 if MB_MODE register is reset to 0.

                                        Table 14. MB_LEN_Dyn(1)

               Command              Read Message Lenght (cmd code ABh)

    RF                              Fast Read Message Lenght (cmd code CBh)

               Type                 RO

    I2C        Address              E2 = 0, 2007h

               Type                 RO

    Bit        Name                 Function                                                Factory Value

b7-b0          MB_LEN               Size in byte of message contained in FTM mailbox        0h

                                    (automatically set by ST25DVxxx)

1.  Refer  to  Table 9: Dynamic  registers memory map for the MB_LEN_Dyn register.

5.1.2          Fast transfer mode usage

               ST25DV acts as mailbox between RF (reader, smartphone, ...) and an I2C host

               (microcontroller...). Each interface can send a message containing up to 256 bytes of data

               to the other interface through that mailbox.

               To send data from RF reader to I2C host, fast transfer mode must be enabled, the mailbox

               must be free, and the RF user must first writes the message containing data in the mailbox.

                                              DocID027603 Rev 4                                 39/220

                                                                                                                 219
ST25DVxxx specific features                                   ST25DV04K ST25DV16K ST25DV64K

        I2C host is then informed (by interruption on GPO output or polling on MB_CTRL_Dyn

        register) that a message from RF is present in the mailbox.

        Once the complete message has been read by I2C, mailbox is considered free again and is

        available for receiving a new message (data is not cleared).

        The RF user is informed that the message has been read by the I2C host by polling on

        MB_CTRL_Dyn register.

                             Figure 9. RF to I2C fast transfer mode operation

                                  67'9

                                  '\QDPLFUHJLVWHUV

                                  0%B/(1B'\Q

                                  0%B&57/B'\Q

                  0EV                                               NEV

                                  5)PHVVDJH

        ,&KRVW  ,&             )DVW7UDQVIHU0RGHPDLOER[                    ,62,(&

                                  %\WHV                                    UHDGHU

                                  6WDWLFUHJLVWHUV

        *325)B387B06*            0%B02'(

                                  0%B:'*

                                                                                      06Y9

        To send data from the I2C host to the RF reader, fast transfer mode must be enabled, the

        mailbox must be free and the I2C host must first write the message containing data in the

        mailbox.

        The RF user must poll on MB_CTRL_Dyn register to check for the presence of a message
        from I2C in the mailbox.

        Once the complete message has been read by RF user, mailbox is considered free again

        and is available for receiving a new message (data is not cleared).

        The I2C host is informed that message has been read by RF user through a GPO

        interruption or by polling on the MB_CTRL_Dyn register.

40/220                            DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                ST25DVxxx specific features

                          Figure 10. I2C to RF fast transfer mode operation

                                            67'9

                                          '\QDPLFUHJLVWHUV

                                          0%B/(1B'\Q

                                          0%B&57/B'\Q

,&KRVW         ,&                      )DVW7UDQVIHU0RGHPDLOER[                 ,62,(&

                                           %\WHV                                 UHDGHU

                                          +RVWPHVVDJH

                 0EV                                                       8SWR

                                          6WDWLFUHJLVWHUV                   NEV

          *325)B*(7B06*                  0%B02'(

                                            0%B:'*

                                                                                     06Y9

          VCC supply source is mandatory to activate this feature.

          No precedence rule is applied: the first request is served first.

          Adding a message is only possible when fast transfer mode is enabled (MB_EN=1) and

          mailbox is free (HOST_PUT_MSG and RF_PUT_MSG cleared, which is the case after POR
          or after complete reading of I2C message by RF, and complete reading of RF message by
          I2C).

          A watchdog limits the message availability in time: when a time-out occurs, the mailbox is

          considered free, and the HOST_MISS_MSG or RF_MISS_MSG bits is set into

          MB_CTRL_Dyn register. The data contained in the mailbox is not cleared after a read or

          after the watchdog has been triggered: message data is still available for read and until fast

          transfer mode is disabled. HOST_CURRENT_MSG and RF_CURRENT_MSG bits are

          indicating the source of the current data.

          The message is stored in a buffer (256 Bytes), and the write operation is done immediately. .

Caution:  The data written in user or system memory (EEPROM), either from I2C or from RF, transits

          via the 256-Bytes fast transfer mode's buffer. Consequently fast transfer mode must be

          deactivated (MB_EN=0) before starting any write operation in user or system memory,
          otherwise command will be NotACK for I2C or get an answer 0Fh for RF and programming

          is not done.

          I2C access to mailbox

          The access by I2C can be done by dedicated address mapping to mailbox (2008h to 2107h)

          with device identifier E2 = 0.

          I2C reading operation does not support rollover. Therefore data out is set to FFh when the

          counter reaches the message end.

          The RF_PUT_MSG is cleared after reaching the STOP consecutive to reading the last

          message byte, and the mailbox is considered free (but the message is not cleared and it is

          still present in the mailbox).

                                          DocID027603 Rev 4                                           41/220

                                                                                                              219
ST25DVxxx specific features                                  ST25DV04K ST25DV16K ST25DV64K

        A I2C reading operation will never clear HOST_PUT_MSG, and the message remains

        available for RF.

        An I2C read can start at any address inside the mailbox (between address 2008h and

        2107h).

        A I2C write operation must start from the first mailbox location, at address 2008h. After

        reaching the Mailbox border at address 2107h all bytes are NACK and the command is not

        executed (rollover feature not supported).

        At the end of a successful I2C message write, the message length is automatically set into

        MB_LEN_Dyn register, and HOST_PUT_MSG bit is set into MB_CTRL_Dyn register, and

        the write access to the mailbox is not possible until the mailbox has been released again.

        RF access to mailbox

        The  RF Control & Access to mailbox is possible using dedicated custom commands:

        •    Read Dynamic Configuration and Fast Read Dynamic Configuration to check

             availability of mailbox.

        •    Write Dynamic Configuration and Fast Write Dynamic configuration to enable or

             disable fast transfer mode.

        •    Read Message Length and Fast Read Message Length to get the length of the

             contained message,

        •    Read Message and Fast Read Message to download the content of the mailbox,

        •    Write Message and Fast Write Message to put a new message in mailbox. (New length

             is automatically updated after completion of a successful Write Message or Fast Write

             Message command).

        HOST_PUT_MSG is cleared following a valid reading of the last message byte, and mailbox

        is considered free (but message is not cleared and is still present in the mailbox).

        A RF read can start at any address of inside the message, but return an error 0Fh if trying to

        read after the last byte of the message.

        A RF reading operation will never clear RF_PUT_MSG , the message will remain available
        for I2C.

        At the end of a successful RF message write, the message length is automatically set in

        MB_LEN_Dyn register, and RF_PUT_MSG bit is set in MB_CTRL_Dyn register. and write

        access to the mailbox is not possible until mailbox has been freed again.

        The presence of a DC supply is mandatory to get RF access to the mailbox. VCC_ON can

        be checked reading the dynamic register EH_CTRL_Dyn.

        To get more details about sequences to prepare and initiate a Fast Transfer, to detect

        progress of a fast transfer or to control and execute a fast transfer, please refer to AN4910.
        How to exchange data between wired (I2C) and wireless world (RF ISO15693) using fast

        transfer mode supported by ST25DVxxx).

42/220                                    DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                           ST25DVxxx specific features

                          Figure 11. Fast transfer mode mailbox access management.

                     0%B(1             KRU                                        0%B(1  KRU

                          9&&2))                        )70GLVDEOHG                   9&&2))

                                                       0%B&75/B'\Q         K

                                                                1RDFFHVV

                                                0%B(1  KRU             9&&21DQG

       ,&UHDGPVJ                             9&&2))                    0%B(1   K                          5)UHDGPVJ

       )70HQDEOHG        ,&ZULWHPVJ                  )70HQDEOHG                    5)ZULWHPVJ   )70HQDEOHG

       ,&0HVVDJH                                       0DLOER[HPSW\                                 5)0HVVDJH

       0%B&75/B'\Q   K                               0%B&75/B'\Q         K                         0%B&75/B'\Q  K

       5HDGDFFHVV                                           5:DFFHVV                                5HDGDFFHVV

                     5)UHDGIXOOPVJ                    0DLOER[IUHH                        ,&UHDGIXOOPVJ

                                                         )70HQDEOHG

                                                         0DLOER[IUHH

                                                       0%B&75/B'\Q         K

                                                             5:DFFHVV

                                                5)UHDG                    ,&UHDG

                                                0%B&75/B'\Q                0%B&75/B'\Q

                                                         )70HQDEOHG

                                                         0DLOER[IUHH

                          :DWFKGRJWULJ                0%B&75/B'\Q         K       :DWFKGRJWULJ

                                                             5:DFFHVV

                                                                                                                06Y9

Note:  Assuming MB_MODE=01h

       Assuming no error occurred

                                                       DocID027603 Rev 4                                            43/220

                                                                                                                             219
ST25DVxxx specific features                       ST25DV04K ST25DV16K ST25DV64K

5.2     GPO

        GPO signal is used to alert the I2C host of external RF events or ST25DVxxx processes

        activity. Several causes could be used to request a host interruption. RF user can also

        directly drive GPO pin level using a dedicated RF command.

5.2.1   ST25DVxxx interrupt capabilities on RF events

        ST25DVxxx supports multi interruption mode and can report several events occurring

        through RF interface.

        In this chapter, all drawings are referring to the open drain version of GPO output

        (ST25DVxxK-IE).

        The reader can retrieve the behavior of CMOS version (ST25DVxxK-JF) by inverting the

        GPO curve polarity and replace in text “released” or “high-Z” by “pull to ground”.

        Supported RF events is listed hereafter:

44/220                         DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                              ST25DVxxx specific features

RF_USER:

•  GPO output level is controlled by Manage GPO command (set or reset)

•  When RF_USER is activated, GPO level is changed after EOF of ST25DV response to

   a Manage GPO set or reset command (see Section 7.6.30: Manage GPO).

•  RF_USER is prevalent over all other GPO events when set by Manage GPO command

   (other interrupts are still visible in IT_STS_Dyn status register, but do not change GPO

   output level).

                                 Figure 12. RF_USER chronogram

    9&'VHQGVD0DQDJH*32FRPPDQGZLWKYDOXHK VHW*32 DQG67'9UHSOLHV

   *325)B86(5LVWLHGORZDIWHU67'9UHVSRQVH

          6          0DQDJH*32   (  W             6     67'9         (

          2          K        2                 2      UHSO\         2

          )          FRPPDQG     )                 )                    )

   *325)B86(5 2'

    9&'VHQGVD0DQDJH*32FRPPDQGZLWKYDOXHK UHVHW*32 DQG67'9UHSOLHV

   *325)B86(5LVVHWKLJK=ORZDIWHU67'9UHVSRQVH

          6          0DQDJH*32   (  W             6     67'9         (

          2          K        2                 2      UHSO\         2

          )          FRPPDQG     )                 )                    )

   *325)B86(5 2'

    9&'VHQGVD0DQDJH*32FRPPDQG DQ\YDOXH DQG67'9UHSOLHVZLWKHUURU

   *325)B86(5UHPDLQVKLJK=

          6          0DQDJH*32   (  W             6     67'9         (

          2          FRPPDQG     2                 2      UHSO\         2

          )                      )                 )                    )

   *325)B86(5 2'

    9&'VHQGVD0DQDJH*32FRPPDQG DQ\YDOXH DQG67'9VWD\VTXLHW FRPPDQGQRWIRUWKLV

   9,&&RUTXLHWVWDWH *325)B86(5UHPDLQVKLJK=

          6          0DQDJH*32   (

          2          FRPPDQG     2

          )                      )

   *325)B86(5 2'

    9&'VHQGVDQ\FRPPDQGRWKHUWKDQ0DQDJH*32FRPPDQGDQG67'9UHSOLHV

   *325)B86(5UHPDLQVKLJK=

          6          $Q\RWKHU  (  W:W              6  67'9           (

          2          FRPPDQG     2                     2         UHSO\     2

          )                      )                     )                   )

   *325)B86(5 2'

                                                                                               06Y9

                                    DocID027603 Rev 4                                          45/220

                                                                                                           219
ST25DVxxx  specific features                                                  ST25DV04K ST25DV16K ST25DV64K

           RF_ACTIVITY:

           •  GPO output level reflects the RF activity.

           •  When RF_ACTIVITY is activated, a GPO output level change from RF command                          EOF

              to ST25DV response EOF.

                                         Figure 13. RF_ACTIVITY chronogram

               9&'VHQGVDFRPPDQGDQG67'9UHSOLHV*325)B$&7,9,7<LVUHOHDVHGDIWHU67'9

              UHVSRQVH

                         6    9&'        (     W       6         67'9          (

                         2  FRPPDQG      2              2             UHSO\       2

                         )               )              )                         )

              *325)B$&7,9,7< 2'

               9&'VHQGVDZULWHFRPPDQGDQG67'9UHSOLHVDIWHUZULWHFRPSOHWHG*325)B$&7,9,7<LV

              UHOHDVHGDIWHU67'9UHVSRQVH

                         6    :ULWH      (      P
:W                 6     67'9   (

                         2  FRPPDQG      2                            2       UHSO\  2

                         )               )                            )              )

              *325)B$&7,9,7< 2'

               9&'VHQGVDZULWHFRPPDQGZLWKRSWLRQIODJVHWWRDQG67'9UHSOLHVDIWHUUHFHLYLQJ(2)

              *325)B$&7,9,7<LVUHOHDVHGDIWHU67'9UHVSRQVH

                         6    :ULWH      (     ! P
:W                   (    W        6  67'9       (

                         2  FRPPDQG      2                               2              2  UHSO\        2

                         )               )                               )              )               )

              *325)B$&7,9,7< 2'

               9&'VHQGVDQ,QYHQWRU\VORWVFRPPDQGDQG67'9UHSOLHVLQLWVVORW*325)B$&7,9,7<LV

              UHOHDVHGDIWHU67'9UHVSRQVH

                         6  ,QYHQWRU\    (         (                     (    W        6  67'9       (

                         2  FRPPDQG      2         2                     2              2  UHSO\        2

                         )               )         )                     )              )               )

                                               6ORW                 6ORWQ

              *325)B$&7,9,7< 2'

               9&'VHQGVDFRPPDQGDQG67'9VWD\VTXLHW 6WD\4XLHWFRPPDQGFRPPDQGQRWIRUWKLV

              9,&&RUTXLHWVWDWH *325)B$&7,9,7<UHPDLQVKLJK=

                         6          9&'  (

                         2  &RPPDQG      2

                         )               )

              *325)B$&7,9,7< 2'

                                                                                                                06Y9

46/220                                         DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                         ST25DVxxx specific features

RF_INTERRUPT:

•  A pulse is emitted on GPO by Manage GPO command (interrupt).

•  When RF_INTERRUPT is activated, a pulse of duration IT_TIME is emitted after EOF

   of ST25DV response to a Manage GPO interrupt command (see Section 7.6.30:

   Manage GPO).

                          Figure 14. RF_INTERRUPT chronogram

    9&'VHQGVD0DQDJH*32FRPPDQGZLWKYDOXHK *32HPLWSXOVH DQG67'9UHSOLHV

   *325)B,17(55837JHQHUDWHVDSXOVHRIGXUDWLRQ,7B7,0(DIWHU67'9UHVSRQVH

   6  0DQDJH*32                (     W     6        67'9        (

   2             K          2            2               UHSO\  2

   )           FRPPDQG         )            )                      )

   *325)B,17(55837 2'

    9&'VHQGVD0DQDJH*32FRPPDQG DQ\YDOXH DQG67'9UHSOLHVZLWKHUURU

   *325)B,17(55837UHPDLQVKLJK=

   6  0DQDJH*32                (     W     6  67'9              (

   2           FRPPDQG         2            2        UHSO\         2

   )                           )            )                      )

   *325)B,17(55837 2'

    9&'VHQGVD0DQDJH*32FRPPDQG DQ\YDOXH DQG67'9VWD\VTXLHW FRPPDQGQRWIRUWKLV

   9,&&RUTXLHWVWDWH *325)B,17(55837UHPDLQVKLJK=

   6  0DQDJH*32                (

   2             FRPPDQG       2

   )                           )

   *325)B,17(55837 2'

    9&'VHQGVDQ\FRPPDQGRWKHUWKDQ0DQDJH*32FRPPDQGDQG67'9UHSOLHV

   *325)B,17(55837UHPDLQVKLJK=

   6           $Q\RWKHU      (     W:W     6            67'9    (

   2           FRPPDQG         2               2            UHSO\     2

   )                           )               )                      )

   *325)B,17(55837 2'

                                                                                               06Y9

FIELD_CHANGE:

•  A pulse is emitted on GPO to signal a change in RF field state.

•  When FIELD_CHANGE is activated, and when RF field appear or disappear, GPO

   emits a pulse of duration IT_TIME.

•  In case of RF field disappear, the pulse is emitted only if VCC power supply is present.

•  If RF is configured in RF_SLEEP mode, field change are not reported on GPO, even if

   FIELD_CHANGE event is activated, as shown in Table 15.

                                  DocID027603 Rev 4                                            47/220

                                                                                                           219
ST25DVxxx  specific features                                      ST25DV04K ST25DV16K ST25DV64K

                         Table 15. FIELD_CHANGE when RF is disabled or in sleep mode

              RF_DISABLE  RF_SLEEP                GPO behavior when FIELD_DETECT is enabled

               0                     0        A pulse is emitted on GPO if RF field appears or disappears(1)

               1                     0

               X                     1     GPO remains High-Z (OD) or tied low (CMOS)

               X                     1     IT_STS_Dyn register is not updated.

           1.  assuming that GPO output is enabled (GPO_EN = 1).

                                        Figure 15. FIELD_CHANGE chronogram

                5)ILHOGDSSHDUV*32),(/'B&+$1*(JHQHUDWHVDSXOVHGXULQJ,7B7,0(

               5)ILHOG

                                                  6     )LUVW9&'        (        W    6  67'9       (

                                                  2     FRPPDQG          2              2  UHSO\        2

                                                  )                      )              )               )

               *32),(/'B&+$1*( 2'

                5)ILHOGGLVDSSHDUVDQG67'9LVSRZHUHGWKURXJK9&&*32),(/'B&+$1*(JHQHUDWHVD

               SXOVHGXULQJ,7B7,0(

               5)ILHOG

                          6           9&'  (  W     6        67'9        (

                          2   FRPPDQG      2         2            UHSO\     2

                          )                )         )                      )

               *32),(/'B&+$1*( 2'

                5)ILHOGGLVDSSHDUVDQG67'9LVQRWSRZHUHGWKURXJK9&&*32),(/'B&+$1*(GRHVQ¶W

               JHQHUDWHVDQ\SXOVH

               5)ILHOG

                          6           9&'  (  W        6         67'9       (

                          2   FRPPDQG      2            2         UHSO\        2

                          )                )            )                      )

               *32),(/'B&+$1*( 2'

                                                                                                        06Y9

           RF_PUT_MSG:

           •   A pulse is emitted on GPO when a message is successfully written by RF in fast

               transfer mode mailbox.

           •   When RF_PUT_MSG is activated, a pulse of duration IT_TIME is emitted on GPO at

               completion of valid Write Message or Fast Write Message commands (after EOF of

               ST25DV response).

48/220                                     DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                               ST25DVxxx specific features

                               Figure 16. RF_PUT_MSG chronogram

    9&'VHQGVD:ULWH0HVVDJHRU)DVW:ULWH0HVVDJHFRPPDQGDQG67'9UHSOLHVZLWKQRHUURU

   *325)B387B06*JHQHUDWHVDSXOVHGXULQJ,7B7,0(DIWHU67'9UHVSRQVH

   6         :ULWH0VJ         (        W  6          67'9            (

   2         FRPPDQG           2            2          UHSO\             2

   )                           )            )                            )

   *325)B387B06* 2'

    9&'VHQGVD:ULWH0HVVDJHRU)DVW:ULWH0HVVDJHFRPPDQGDQG67'9UHSOLHVZLWKHUURU

   *325)B387B06*UHPDLQVKLJK=

   6         :ULWH0VJ         (        W  6          67'9            (

   2         FRPPDQG           2            2          UHSO\             2

   )                           )            )                            )

   *325)B387B06* 2'

    9&'VHQGV:ULWH0HVVDJHRU)DVW:ULWH0HVVDJHFRPPDQGDQG67'9VWD\VTXLHW FRPPDQG

   QRWIRUWKLV9,&&RUTXLHWVWDWH *325)B387B06*VWD\VKLJK=

   6         :ULWH0VJ         (

   2         &RPPDQG           2

   )                           )

   *325)B387B06* 2'

    9&'VHQGVDDQ\RWKHUFRPPDQGWKDQ:ULWH0HVVDJHRU)DVW:ULWH0HVVDJHFRPPDQGVDQG

   67'9UHSOLHV*325)B387B06*UHPDLQVKLJK=

   6         $Q\RWKHU         (        W  6          67'9            (

   2         FRPPDQG           2            2          UHSO\             2

   )                           )            )                            )

   *325)B387B06* 2'

                                                                                                     06Y9

RF_GET_MSG:

•  A pulse is emitted on GPO when RF has successfully read a message, up to its last

   byte, in fast transfer mode mailbox.

•  When RF_GET_MSG is activated, a pulse of duration IT_TIME is emitted on GPO at

   completion of valid Read Message or Fast Read Message commands (after EOF of

   ST25DV response), and end of message has been reached.

                                  DocID027603 Rev 4                                                     49/220

                                                                                                                 219
ST25DVxxx  specific features                                   ST25DV04K ST25DV16K ST25DV64K

                                         Figure 17. RF_GET_MSG chronogram

            9&'VHQGVD5HDG0HVVDJHRU)DVW5HDG0HVVDJHFRPPDQGDQG67'9UHSOLHVZLWKQRHUURU

           *325)B*(7B06*JHQHUDWHVDSXOVHGXULQJ,7B7,0(DIWHU67'9UHVSRQVH

           6                  5HDG0VJ   (  W  6              67'9        (

           2                  FRPPDQG    2      2              UHSO\         2

           )                             )      )                            )

           *325)B*(7B06* 2'

            9&'VHQGVD5HDG0HVVDJHRU)DVW5HDG0HVVDJHFRPPDQGDQG67'9UHSOLHVZLWKHUURU

           *325)B*(7B06*UHPDLQVKLJK=

           6                  5HDG0VJ   (  W  6              67'9        (

           2                  FRPPDQG    2      2              UHSO\         2

           )                             )      )                            )

           *325)B*(7B06* 2'

            9&'VHQGV5HDG0HVVDJHRU)DVW5HDG0HVVDJHFRPPDQGDQG67'9VWD\VTXLHW FRPPDQG

           QRWIRUWKLV9,&&RUTXLHWVWDWH *325)B*(7B06*VWD\VKLJK=

           6                  5HDG0VJ   (

           2                  &RPPDQG    2

           )                             )

           *325)B*(7B06* 2'

            9&'VHQGVDQ\RWKHUFRPPDQGWKDQ5HDG0HVVDJHRU)DVW5HDG0HVVDJHFRPPDQGVDQG

           67'9UHSOLHV*325)B*(7B06*UHPDLQVKLJK=

           6                  $Q\RWKHU  (  W  6          67'9            (

           2                  FRPPDQG    2      2              UHSO\         2

           )                             )      )                            )

           *325)B*(7B06* 2'

                                                                                                        06Y9

50/220                                      DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                          ST25DVxxx specific features

RF_WRITE:

•  When RF_WRITE is activated, a pulse of duration IT_TIME is emitted at completion of

   a valid RF write operation in EEPROM (after EOF of ST25DV response).

•  Following commands trigger the RF_WRITE interrupt after a valid write operation in

   EEPROM:

   –  Write Single Block

   –  Extended Write Single Block

   –  Write Multiple Block

   –  Extended Write Multiple Block

   –  Lock Block

   –  Extended Lock Block

   –  Write AFI

   –  Lock AFI

   –  Write DSFID

   –  Lock DSFID

   –  Write Configuration

   –  Write Password

•  Note that writing in dynamic registers or fast transfer mode mailbox does not trigger

   RF_WRITE interrupt (no write operation in EEPROM).

                               DocID027603 Rev 4                                          51/220

                                                                                                  219
ST25DVxxx  specific features                                           ST25DV04K ST25DV16K ST25DV64K

                                         Figure 18. RF_WRITE chronogram

            9&'VHQGVDZULWHFRPPDQGDQG67'9UHSOLHVDIWHUZULWHFRPSOHWHG*325)B:5,7(

           JHQHUDWHVDSXOVHGXULQJ,7B7,0(DIWHU67'9UHVSRQVH

           6                  :ULWH      (         P
:W            6  67'9        (

           2                  FRPPDQG    2                          2      UHSO\     2

           )                             )                          )                )

           *325)B:5,7( 2'

            9&'VHQGVDZULWHFRPPDQGZLWKRSWLRQIODJVHWWRDQG67'9UHSOLHVDIWHUUHFHLYLQJ(2)

           *325)B:5,7(JHQHUDWHVDSXOVHGXULQJ,7B7,0(DIWHU67'9UHVSRQVH

           6                  :ULWH      (        ! P
:W           (      W     6     67'9  (

           2                  FRPPDQG    2                          2             2     UHSO\   2

           )                             )                          )             )             )

           *325)B:5,7( 2'

            9&'VHQGVDZULWHFRPPDQGDQG67'9UHSOLHVZLWKHUURU*325)B:5,7(UHPDLQVKLJK=

           6                  :ULWH      (        W       6   67'9          (

           2                  FRPPDQG    2                 2        UHSO\      2

           )                             )                 )                   )

           *325)B:5,7( 2'

            9&'VHQGVDQ\RWKHUFRPPDQGWKDQDZULWHFRPPDQG*325)B:5,7(UHPDLQVKLJK=

           6                  $Q\RWKHU  (        W       6   67'9          (

           2                  FRPPDQG    2                 2        UHSO\      2

           )                             )                 )                   )

           *325)B:5,7( 2'

            9&'VHQGVDQ\FRPPDQGDQG67'9VWD\VTXLHW FRPPDQGQRWIRUWKLV9,&&RUTXLHWVWDWH 

           5)B$&7,9,7<UHPDLQVKLJK=

           6                  9&'        (

           2                  &RPPDQG    2

           )                             )

           *325)B:5,7( 2'

                                                                                                             06Y9

5.2.2      GPO and power supply

           When at the same time RF field is present and VCC is ON, GPO is acting as configured in
           GPO, GPO_CTRL_Dyn and IT_TIME registers.

           When the RF field disappears, the GPO state is reset and the output level is set to high-Z

           (open drain) or tied low (CMOS). Interruption status in IT_STS_Dyn register is maintained
           until next I2C read or VCC power off.

52/220                                      DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                        ST25DVxxx specific features

                       Table 16. GPO interrupt capabilities in function of RF field

                            RF field on                                                      RF field off

           GPO state is function of RF events(1)                 GPO remains High-Z (OD) or tied low (CMOS)

       1.  If pull-up  resistor  is  powered  (Open  Drain-IE  version),  and  VDCG  is      powered  (CMOS  –JF
           version).

       When VCC is not present, or ST25DVxxx is in low power mode, all events are available on
       GPO pin, assuming pull-up resistor is supplied with correct voltage (Open Drain-IE version)

       or VDCG is powered (CMOS-JF version). Host can be waken up using GPO interrupt in any
       power condition.

       Exception is FIELD_CHANGE when RF field is falling, which can’t be reported on GPO

       output if VCC is off (no power supply on ST25DVxxx)

                 Table 17. GPO interrupt capabilities in function of VCC power supply

           GPO events                VCC OFF                             VLCPCDOhNigahn(1d)                VLCPCDOlNowa(n1)d

                                                                 (low power mode)

       FIELD_CHANGE if           GPO remains High-Z (OD)       Pulse emitted on GPO(2)       Pulse emitted on GPO

       RF field disappears       or tied low (CMOS)

       Any other activated       GPO state is function of      GPO state is function of      GPO state is function of
                                 RF events(2)                  RF events(2)                  RF events(2)
       RF event

       1.  For STM25DVxxK-JF only.

       2.  If pull-up  resistor  is  powered  (Open  Drain-IE  version)   and  VDCG  is      powered  (CMOS-JF
           version).

5.2.3  GPO registers

       Four registers are dedicated to this feature:

       •   Two static registers in system configuration

       •   Two dynamic registers

                                              DocID027603 Rev 4                                                               53/220

                                                                                                                                      219
ST25DVxxx specific features                                   ST25DV04K ST25DV16K ST25DV64K

                                           Table 18. GPO(1)

        Command               Read Configuration (cmd code A0h) @00h

                              Write Configuration (cmd code A1h) @00h

RF

        Type                  R always, W if RF configuration security session is open and configuration not

                              locked

I2C     Address               E2=1, 0000h

        Type                  R always, W if I2C security session is open

Bit     Name                  Function                                                                   Factory

                                                                                                         Value

b0      RF_USER_EN            0: disabled                                                                0b

                              1: GPO output level is controlled by Manage GPO Command (set/reset)

b1      RF_ACTIVITY_EN        0: disabled                                                                0b

                              1: GPO output level changes from RF command EOF to response EOF.

b2   RF_INTERRUPT_EN          0: disabled                                                                0b

                              1: GPO output level is controlled by Manage GPO Command (pulse).

b3   FIELD_CHANGE_EN          0: disabled                                                                1b

                              1: A pulse is emitted on GPO, when RF field appears or disappears.

                              0: disabled

b4      RF_PUT_MSG_EN         1: A pulse is emitted on GPO at completion of valid RF Write Message       0b

                              command.

                              0: disabled

b5      RF_GET_MSG_EN         1: A pulse is emitted on GPO at completion of valid RF Read Message        0b

                              command if end of message has been reached.

                              0: disabled

b6      RF_WRITE_EN           1: A pulse is emitted on GPO at completion of valid RF write operation in  0b

                              EEPROM.

b7      GPO_EN                0: GPO output is disabled. GPO is High-Z (open drain) or 0 (CMOS)          1b

                              1: GPO output is enabled. GPO outputs enabled interrupts.

1.  Refer to Table 8: System  configuration memory map for the GPO register.

        •     Enables the interruption source, and enable GPO output.

        •     Several interruption sources can be enabled simultaneously.

        •     The updated value is valid for the next command (except for the RF_WRITE interrupt,

              which is valid right after EOF of the Write Configuration command if enabled through

              RF).

        •     The GPO_EN bit (b7) allows to disable GPO output (High-Z for open drain version,

              driven low for CMOS version). Interruptions are still reported in IT_STS_Dyn register.

        •     RF configuration security session (present RF password 0) or I2C security session
              (present I2C password) must be open in order to write the GPO register.

54/220                                     DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                       ST25DVxxx specific features

                                                Table 19. IT_TIME(1)

                  Command           Read Configuration (cmd code A0h) @01h

                                    Write Configuration (cmd code A1h) @01h

     RF

                     Type           R always, W if RF configuration security session is   open  and  configuration

                                    not locked

    I2C           Address           E2=1, 0001h

                     Type           R always, W if I2C security session is open

     Bit          Name              Function                                                            Factory

                                                                                                        Value

    b2-b0         IT_TIME           Pulse duration = 301 us - IT_TIME x 37.65 us ± 2 us                 011b

    b7-b3            RFU            -                                                                   00000b

1.  Refer  to  Table 8: System  configuration memory map for the IT_TIME register.

               •     Defines interrupt pulse duration on GPO pin for the flowing events: RF_INTERRUPT,

                     FIELD_CHANGE, RF_PUT_MSG, RF_GET_MSG and RF_WRITE.

               •     See IT pulse duration equation: for interrupt duration calculation.

               •     RF configuration security session (present RF password 0) or I2C security session
                     (present I2C password) must be open in order to write IT_TIME register.

                                          Table 20. GPO_CTRL_Dyn(1)

                                Read Dynamic Configuration (cmd code ADh) @00h

               Command          Write Dynamic Configuration (cmd code AEh) @00h

RF                              Fast Read Dynamic Configuration (cmd code CDh) @00h

                                Fast Write Dynamic Configuration (cmd code CEh) @00h

               Type             RO

I2C            Address          E2 = 0, 2000h

               Type             b0-b6: RO - b7 : R always, W always

Bit            Name             Function                                                                Factory

                                                                                                        Value

b0         RF_USER_EN           0: disabled                                                             0b

                                1: GPO output level is controlled by Manage GPO Command (set/reset)

b1        RF_ACTIVITY_EN        0: disabled                                                             0b

                                1: GPO output level changes from RF command SOF to response EOF.

b2   RF_INTERRUPT_EN            0: disabled                                                             0b

                                1: GPO output level is controlled by Manage GPO Command (pulse).

                                                 DocID027603 Rev 4                                      55/220

                                                                                                                    219
ST25DVxxx specific features                                         ST25DV04K ST25DV16K ST25DV64K

                                   Table 20. GPO_CTRL_Dyn(1) (continued)

                               Read Dynamic Configuration (cmd code ADh) @00h

        Command                Write Dynamic Configuration (cmd code AEh) @00h

RF                             Fast Read Dynamic Configuration (cmd code CDh) @00h

                               Fast Write Dynamic Configuration (cmd code CEh) @00h

        Type                   RO

I2C     Address                E2 = 0, 2000h

        Type                   b0-b6: RO - b7 : R always, W always

Bit     Name                   Function                                                                    Factory

                                                                                                           Value

b3   FIELD_CHANGE_EN           0: disabled                                                                 1b

                               1: A pulse is emitted on GPO, when RF field appears or disappears.

                               0: disabled

b4      RF_PUT_MSG_EN          1: A pulse is emitted on GPO at completion of valid RF Write Message        0b

                               command.

                               0: disabled

b5      RF_GET_MSG_EN          1: A pulse is emitted on GPO at completion of valid RF Read Message         0b

                               command if end of message has been reached.

                               0: disabled

b6      RF_WRITE_EN            1: A pulse is emitted on GPO at completion of valid RF write operation  in  0b

                               EEPROM.

b7      GPO_EN                 0: GPO output is disabled. GPO is High-Z (open drain) or 0 (CMOS)           1b

                               1: GPO output is enabled. GPO outputs enabled interrupts.

1.  Refer to Table 9: Dynamic  registers memory map for the GPO_CTRL_Dyn register.

        •     Allows I2C host to dynamically enable or disable GPO output by writing in GPO_EN bit

              (b7).

        •     GPO_EN bit of GPO_CTRL_Dyn register is prevalent over GPO_EN bit of GPO

              register.

        •     At power up, and each time GPO register is updated, GPO_CTRL_Dyn content is

              copied from GPO register.

        •     GPO_CTRL_Dyn is a volatile register. Value is maintained only if at least one of the two

              power sources is present (RF field or VCC).

        •     GPO_CTRL_Dyn bit 7 (GPO_EN) can be written even if I2C security session is closed
              (I2C password not presented) but is read only for RF user.

        •     Modifying GPO_CTRL_Dyn, the bit 7 GPO_EN does not affect the value of GPO

              register bit 7 GPO_EN

56/220                                        DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                     ST25DVxxx specific features

                                             Table 21. IT_STS_Dyn(1)

       Command

RF                             No access

       Type

I2C    Address                 E2 = 0, 2005h

       Type                    RO

Bit    Name                    Function                                                                   Factory

                                                                                                          Value

b0     RF_USER                 0: Manage GPO reset GPO                                                    0b

                               1: Manage GPO set GPO

b1     RF_ACTIVITY             0: No RF access                                                            0b

                               1: RF access

b2     RF_INTERRUPT            0: No Manage GPO interrupt request                                         0b

                               1: Manage GPO interrupt request

b3     FIELD_FALLING           0: No RF field falling                                                     0b

                               1: RF Field falling

b4     FIELD_RISING            0: No RF field rising                                                      0b

                               1: RF field rising

b5     RF_PUT_MSG              0: No message put by RF in FTM mailbox                                     0b

                               1: Message put by RF in FTM mailbox

                               0: No message read by RF from FTM mailbox

b6     RF_GET_MSG              1: Message read by RF from FTM mailbox, and end    of  message  has  been  0b

                               reached.

b7     RF_WRITE                0: No write in EEPROM                                                      0b

                               1: Write in EEPROM

1.  Refer to Table 9: Dynamic  registers memory map for the IT_STS_Dyn register.

       •     Cumulates all events which generate interruptions. It should be checked by I2C host to

             know which event triggered an interrupt on GPO pin.

       •     When enabled, RF events are reported in IT_STS_Dyn register even if GPO output is

             disabled though the GPO_EN bit.

       •     Once read the ITSTS_Dyn register is cleared (set to 00h).

       •     At power up, IT_STS_Dyn content is cleared (set to 00h).

       •     IT_STS_Dyn is a volatile register. Value is maintained only if at least one of the two

             power sources is present (RF field or VCC).

5.2.4  Configuring GPO

       GPO and interruption pulse duration can be configured by RF user or by I2C host. One or

       more interrupts can be enabled at same time.

       RF user can use Read Configuration and Write Configuration commands to set accordingly

       the GPO and IT_TIME registers, after presenting a valid RF configuration password to open

       RF configuration security session.

                                                    DocID027603 Rev 4                                     57/220

                                                                                                                   219
ST25DVxxx specific features                                ST25DV04K ST25DV16K ST25DV64K

            I2C host can write GPO and IT_TIME registers, after presenting a valid I2C password to
            open I2C security session.

            Enabling or disabling GPO output:

            •   RF user and I2C host can disable or enable GPO output at power up time by writing in

                GPO_EN bit 7 of GPO register (if write access is granted).

            •   I2C host can temporarily enable or disable GPO output at any time by toggling

                GPO_EN bit 7 of GPO_CTRL_Dyn register. No password is required to write into

                GPO_CTRL_Dyn register.

            •   Disabling GPO output by writing in GPO_EN bit (either in GPO or in GPO_CTRL_Dyn

                registers) does not disable interruption report in IT_STS_Dyn status register.

                Table 22. Enabling or disabling GPO interruptions

    GPO bit 7:  GPO_CTRL_Dyn bit 7:                        GPO output

    GPO_EN      GPO_EN

        0                  0            GPO remains High-Z (OD) or tied low (CMOS)

        1                  0            GPO remains High-Z (OD) or tied low (CMOS)

        0                  1            Activated RF events are reported on GPO output(1)

        1                  1            Activated RF events are reported on GPO output(1)

1.  If pull-up resistor is powered (Open Drain -IE version), and VDCG is powered (CMOS –JF version).

            Interruption pulse duration configuration:

            •   Interrupt pulse duration is configured by writing pulse duration value in IT_TIME

                register.

            •   Pulse duration is calculated with the following equation

            IT pulse duration equation:

                           IT pulse duration =  301μs – IT_TIME ×           37.65μs ± 2μs

58/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                      ST25DVxxx specific features

5.3            Energy Harvesting (EH)

5.3.1          Energy harvesting registers

                                       Table 23. EH_MODE(1)

               Command   Read Configuration (cmd code A0h) @02h

    RF                   Write Configuration (cmd code A1h) @02h

               Type      R always, W if RF configuration security session is       open  and  configuration not

                         locked

    I2C        Address   E2 = 1, 0002h

               Type      R always, W if I2C security session is open

    Bit        Name      Function                                                             Factory

                                                                                              Value

    b0         EH_MODE   0: EH forced after boot                                                  1b

                         1: EH on demand only

    b7-b1      RFU       -                                                                    0000000b

1.  Refer  to  Table 8: System configuration memory map for the EH_MODE register.

                                      Table 24. EH_CTRL_Dyn(1)

                            Read Dynamic Configuration (cmd code ADh) @02h

               Command      Fast Read Dynamic Configuration (cmd code CDh) @02h

    RF                      Write Dynamic Configuration (cmd code AEh) @02h

                            Fast Write Dynamic Configuration (cmd code CEh) @02h

               Type         b0: R always, W – b1 - b7: RO

               Address      E2 = 0, 2002h

    I2C                     b0: R always, W always

               Type         b1-b7: RO

    Bit        Name         Function                                                          Factory Value

    b0         EH_EN        0: Disable EH feature                                             0b

                            1: Enable EH feature

    b1         EN_ON        0: EH feature is disabled                                         0b

                            1: EH feature is enabled

    b2         FIELD_ON     0: RF field is not detected                                       Depending of

                            1: RF field is present and ST25DVxxx may communicate in RF        power source

                            0: No DC supply detected on VCC pin or Low Power Down mode
                            is forced (LPD is high)
    b3         VCC_ON                                                                         Depending of

                            1: VCC supply is present and Low Power Down mode is not           power source

                            forced (LPD is low)

    b7-b4      RFU          -                                                                 0b

                                           DocID027603 Rev 4                                      59/220

                                                                                                                 219
ST25DVxxx specific features                                     ST25DV04K ST25DV16K ST25DV64K

1.  Refer to Table 9: Dynamic registers memory map for the EH_CTRL_Dyn register.

5.3.2      Energy harvesting feature description

           The usage of Energy Harvesting element can be defined in configuration register

           EH_MODE. When the Energy harvesting mode is disabled or the RF field strength is not

           sufficient, the energy harvesting analog voltage output V_EH is in High-Z state.

           EH_MODE Static Register is used to define the Energy Harvesting default strategy after

           boot.

           At boot EH_EN (in EH_CTRL_Dyn register) is set depending EH_MODE value as shown              in

           table below:

                              Table 25. Energy harvesting at power-up

    EH_MODE       EH_EN (at boot)                         Energy harvesting at power-up

        0                  1            EH enabled after boot (when possible)

        1                  0            EH disabled initially,

                                        EH delivered on demand (when possible)

           Writing 0 in EH_MODE at any time after boot will automatically set EH_EN bit to 1, and thus

           activate energy harvesting.

           Writing 1 in EH_MODE at any time after boot will not modify EH_EN bit (until next reboot)

           and thus will not modify energy harvesting current state.

           EH_CTRL_Dyn allows to activate or deactivate on the fly the Energy harvesting (EH_EN)

           and bring information on actual state of EH and state of power supplies :

           •      EH_ON set reflects the EH_EN bit value

           •      FIELD_ON is set in presence of a RF field

           •      VCC_ON is set when Host power supply is on, and low power-down mode is not

                  forced.

           During boot, EH is not delivered to avoid alteration in device configuration.

Caution:   Communication is not guaranteed during EH delivery. Refer to the application note AN4913

           (Energy harvesting delivery impact on ST25DVxxx behavior during RF communication).

           Energy harvesting can be set even if ST25DVxxx is in RF disabled or RF Sleep mode, or in

           Low power mode. In all these cases, ST25DVxxx will deliver power on V_EH pin if RF field

           is present. Energy harvesting voltage output is not regulated.

60/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                                                       ST25DVxxx specific features

5.3.3                                 EH delivery state diagram

                                                                                                                   Figure 19. EH delivery state diagram

                                                                                                                                             1R(+

                                                                                                                                             UHTXHVWHG

                                                                                                                                             5))LHOG21

                                                                                                                   5))LH5OG)2))LH)OG21   9FF21        9FF2))

                                                                                                                                                           9FF21

                                                                          1R(+                                                                                                                         1R(+

                                                             UHTXHVWHG                                                                                                                       UHTXHVWHG

                                                             5))LHOG2))                                                                                                                    5))LHOG21

                                                                          9FF21                                   9FF2))                                 5))L5H(O)G+)2BL0)HO)2G'2(1   9FF2))

                   :ULWH(+B&75/B'\Q  ,&:ULWH(+B02'(                                                            (+B09F2F'2(1                                                                                    5):ULWH(+B02'(                              

:ULWH(+B02'(                                                (+B&75/B'\Q                                                                                                                                                                 (+B&75/B'\Q             :ULWH(+B&75/B'\Q

                                                                          ,&:ULWH      ,&:ULWH  (+B&75/B'\Q                            3RZHU2))                                       5):ULWH  (+B&75/B'\Q                                     5):ULWH

               RU                                        RU                                                                                                                                                                            RU

                                                                                                                                             5))LHOG2))  5))(LH+O5GB)20))2L)H'OG(21

                                                                                                                   (9+FBF0221'(            9FF2))

                                                                                                                                                                                                                                         

                                                                                                                                                                                                                   

                                                                                      (+                           9FF2))                                                                              (+

                                                             UHTXHVWHG                                                                                                                       GHOLYHUHG

                                                             QRWGHOLYHUHG

                                                             5))LHOG2))                                                                                                                    5))LHOG21

                                                                          9FF21                                   5))LH5OG)2))LH)OG2))                9FF21                            9FF2))

                                                                                                                                             (+            9FF2))

                                                                                                                                             GHOLYHUHG

                                                                                                                                             5))LHOG21

                                                                                                                                             9FF21

                                                                                                                                                                                                                                                        06Y9

Note:                                 Power is delivered on V_EH only if harvested energy is sufficient to supply ST25DV and

                                      leave over power.

                                      Grey color indicates the states where power is delivered on V_EH pin.

                                                                                                                                   DocID027603 Rev 4                                                                                                               61/220

                                                                                                                                                                                                                                                                                      219
ST25DVxxx specific features                                      ST25DV04K ST25DV16K ST25DV64K

5.3.4     EH          delivery sequence

                               Figure 20. ST25DVxxx  Energy    Harvesting Delivery Sequence

                               1R                                                         %RRW

                               %RRW

9FF                                                   1R                                             1R

          %RRW                                        %RRW                                       %RRW

5)

)LHOG 

:LWK(+B02'(    

                      5HVHW           6HW   5HVHW             6HW                                      5HVHW

(+B(1                 (+B(1            (+B(1  (+B(1              (+B(1                                     (+B(1

(+B21

9B(+ 

:LWK(+B02'(    

                6HW   5HVHW          6HW   5HVHW             6HW                                      6HW

(+B(1           (+B(1  (+B(1           (+B(1  (+B(1              (+B(1                                     (+B(1

(+B21

9B(+ 

                                                                                                           06Y9

          1.          We suppose that  the captured RF power   is sufficient to  trig  EH  delivery.

          2.          V_EH = 1 means   some µW are available   on V_EH pin.

                      V_EH = 0 means   V_EH pin is in high-Z.

62/220                                        DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                      ST25DVxxx specific features

5.4            RF management feature

5.4.1          RF management registers

                                            Table 26. RF_MNGT(1)

               Command           Read Configuration (cmd code A0h) @03h

    RF                           Write Configuration (cmd code A1h) @03h

               Type              R always, W if RF configuration security session is open  and  configuration not

                                 locked

    I2C        Address           E2 = 1, 0003h

               Type              R always, W if I2C security session is open

    Bit        Name              Function                                                       Factory

                                                                                                Value

    b0         RF_DISABLE        0: RF commands executed                                        0b

                                 1: RF commands not executed (error 0Fh returned)

    b1         RF_SLEEP          0: RF communication enabled                                    0b

                                 1: RF communication disabled (ST25DV remains silent)

    b7-b2      RFU               -                                                              000000b

1.  Refer  to  Table 8: System configuration memory map for the RF_MNGT register.

                                           Table 27. RF_MNGT_Dyn(1)

               Command

    RF                           No access

               Type

    I2C        Address           E2 = 0, 2003h

               Type              R always, W always

    Bit        Name              Function                                                       Factory

                                                                                                Value

    b0         RF_DISABLE        0: RF commands executed                                        0b

                                 1: RF commands not executed (error 0Fh returned)

    b1         RF_SLEEP          0: RF communication enabled                                    0b

                                 1: RF communication disabled (ST25DV remains silent)

    b7-b2      RFU               -                                                              0000000b

1.  Refer  to  Table 9: Dynamic  registers memory map for the RF_MNGT register.

5.4.2          RF management feature description

               RF_MNGT Register is used to control the RF communication between            ST25DVxxx and a

               RF reader.

                                                DocID027603 Rev 4                               63/220

                                                                                                                   219
ST25DVxxx specific features                            ST25DV04K ST25DV16K ST25DV64K

        At boot time, and each time RF_MNGT register it is updated, content of RF_MNGT_Dyn

        register is copied from RF_MNGT register. The content of RF_MNGT_Dyn register is used

        during application to set ST25DVxxx behavior.

        Content of this dynamic register RF_MNGT_Dyn can be updated on the fly, to temporarily

        modify the behavior of ST25DVxxx without affecting the static value of RF_MNGT which will

        be recovered at next POR.

        RF_MNGT register is composed of two bits (see Table 27: RF_MNGT_Dyn): RF_DISABLE

        and RF_SLEEP

        For a normal usage of RF interface, bits RF_SLEEP and RF_DISABLE must be set to 0.

        For  RF are offered three modes:

        •    RF sleep mode:

             –  When RF_SLEEP is set to 1, all RF communications are disabled, RF interface

                doesn’t interpret commands, but minimizes consumption of RF interface.

        •    RF disable mode:

             –  When RF_SLEEP is set to 0 and RF_DISABLE is set to 1, RF commands are

                interpreted but not executed. In case of a valid command, ST25DV will respond

                after t1 with the error code 0Fh. Inventory and Stay Quiet commands are not

                answered.

        •    RF normal mode:

             –  In normal usage, RF_SLEEP and RF_DISABLE are set to 0, ST25DVxxx will
                process the request and respond accordingly when I2C is not accessing
                ST25DVxxx. If I2C is busy, ST25DV will respond to RF request with the error code

                0Fh.

        Whatever RF_MNGT register value, the Field detection remains available leaving to master

        the possibility to temporarily open RF communication by overwriting value in

        RF_MNGT_Dyn dynamic register.

64/220                             DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                  ST25DVxxx specific features

5.5  Interface Arbitration

     ST25DVxxx automatically arbitrates the exclusive usage of RF and I2C interfaces.

     Arbitration scheme obeys to “first talk first served” basic law. (see Figure 21).

         Figure 21. ST25DVxxx, Arbitration between RF and I2C

                                           3RZHU2))

                                                     9&&21

                                                           RU

                                                  5)ILHOG21

                                           %RRW

                                           5)PXWH

                                           ,&PXWH

                                                  %RRWGRQH

                           5)UHTXHVW62)                      ,&VWDUW

         5)EXV\                           67'9VWDQGE\                               ,&EXV\

          ,&FRPPDPGV                    5)IUHH                                       )KRUQR

         DUH1R$FN                         ,&IUHH                       UHVSRQVHWR5)

                                                                                        UHTXHVWV

         5)WUDQVDFWLRQWHUPLQDWHG                   ,&WUDQVLWLRQWHUPLQDWHG

                                                                                        06Y9

     RF  transaction is terminated:

     •   at response EOF if answer.

     •   at request EOF is no answer.

     •   at RF field OFF.

                               DocID027603 Rev 4                                                     65/220

                                                                                                             219
ST25DVxxx specific features                                    ST25DV04K ST25DV16K ST25DV64K

           I2C transaction is terminated:

           •  at the end of EEPROM programming time after the stop condition of a successful write

              into EEPROM (user memory or system configuration). See Section 6.4: I2C Write

              operations for write time calculation.

           •  at stop condition for any other I2C transaction

           •  at VCC power off

           •  at any I2C error (terminated before stop condition)

           •  at I2C timeout if it occurs

           When RF is busy, I2C interface answers by NoAck on any I2C command.

           When I2C is busy, RF commands receive no response (Inventory, Stay quiet, addressed

           commands) or error code 0Fh for any other command.

5.6        Data Protection

           ST25DVxxx provides a special data protection mechanism based on passwords that unlock

           security sessions.

           User memory can be protected for read and/or write access and system configuration can
           be protected from write access, both from RF and I2C assess.

5.6.1      Data protection registers

                                         Table 28. RFA1SS(1)

              Command          Read Configuration (cmd code A0h) @04h

    RF                         Write Configuration (cmd code A1h) @04h

              Type             R always, W if RF configuration security session  is  open     and

                               configuration not locked

    I2C       Address          E2 = 1, 0004h

              Type             R always, W if I2C security session is open

    Bit       Name             Function                                                             Factory

                                                                                                    Value

                               00: Area 1 RF user security session can’t be open by password

    b1-b0  PWD_CTRL_A1         01: Area 1 RF user security session is open by RF_PWD_1              00b

                               10: Area 1 RF user security session is open by RF_PWD_2

                               11: Area 1 RF user security session is open by RF_PWD_3

                               00: Area 1 RF access: Read always allowed / Write always allowed

                               01: Area 1 RF access: Read always allowed, Write allowed if RF user

    b3-b2  RW_PROTECTION_A1       security session is open                                          00b

                               10: Area 1 RF access: Read always allowed, Write allowed if RF user

                                  security session is open

                               11: Area 1 RF access: Read always allowed, Write always forbidden

    b7-b4     RFU              -                                                                    0000b

1.  Refer  to Table 8: System configuration memory map for the RFA1SS register.

66/220                                     DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                    ST25DVxxx specific  features

                                       Table 29. RFA2SS(1)

           Command           Read Configuration (cmd code A0h) @06h

    RF                       Write Configuration (cmd code A1h) @06h

           Type              R always, W if RF configuration security session    is  open   and

                             configuration not locked

    I2C    Address           E2 = 1, 0006h

           Type              R always, W if I2C security session is open

    Bit    Name              Function                                                                Factory

                                                                                                     Value

                             00: Area 2 RF user security session can’t be open by password

    b1-b0  PWD_CTRL_A2       01: Area 2 RF user security session is open by RF_PWD_1                 00b

                             10: Area 2 RF user security session is open by RF_PWD_2

                             11: Area 2 RF user security session is open by RF_PWD_3

                             00: Area 2 RF access: Read always allowed, Write always allowed

                             01: Area 2 RF access: Read always allowed, Write allowed if RF user

                                security session is open

    b3-b2  RW_PROTECTION_A2  10: Area 2 RF access: Read allowed if RF user security session is       00b

                                open, Write allowed if RF user security session is open

                             11: Area 2 RF access: Read allowed if RF user security session is

                             open, Write always forbidden

    b7-b4  RFU               -                                                                       0000b

1.  Refer  to Table 8: System configuration memory map for the RFA2SS register.

                                       DocID027603 Rev 4                                             67/220

                                                                                                               219
ST25DVxxx specific features                                 ST25DV04K ST25DV16K ST25DV64K

                                       Table 30. RFA3SS(1)

           Command           Read Configuration (cmd code A0h) @08h

    RF                       Write Configuration (cmd code A1h) @08h

           Type              R always, W if RF configuration security session    is  open   and

                             configuration not locked

    I2C    Address           E2 = 1, 0008h

           Type              R always, W if I2C security session is open

    Bit    Name              Function                                                             Factory

                                                                                                  Value

                             00: Area 3 RF user security session can’t be open by password

    b1-b0  PWD_CTRL_A3       01: Area 3 RF user security session is open by RF_PWD_1              00b

                             10: Area 3 RF user security session is open by RF_PWD_2

                             11: Area 3 RF user security session is open by RF_PWD_3

                             00: Area 3 RF access: Read always allowed / Write always allowed

                             01: Area 3 RF access: Read always allowed, Write allowed if RF user

                                security session is open

    b3-b2  RW_PROTECTION_A3  10: Area 3 RF access: Read allowed if RF user security session is    00b

                                open, Write allowed if RF user security session is open

                             11: Area 3 RF access: Read allowed if RF user security session is

                             open, Write always forbidden

    b7-b4  RFU               -                                                                    0000b

1.  Refer  to Table 8: System configuration memory map for the RFA3SS register.

68/220                                 DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                    ST25DVxxx specific  features

                                       Table 31. RFA4SS(1)

           Command           Read Configuration (cmd code A0h) @0Ah

    RF                       Write Configuration (cmd code A1h) @0Ah

           Type              R always, W if RF configuration security session    is  open  and

                             configuration not locked

    I2C    Address           E2 = 1, 000Ah

           Type              R always, W if I2C security session is open

    Bit    Name              Function                                                                Factory

                                                                                                     Value

                             00: Area 4RF user security session can’t be open by password

    b1-b0  PWD_CTRL_A4       01: Area 4 RF user security session is open by RF_PWD_1                 00b

                             10: Area 4 RF user security session is open by RF_PWD_2

                             11: Area 4 RF user security session is open by RF_PWD_3

                             00: Area 4 RF access: Read always allowed, Write always allowed

                             01: Area 4 RF access: Read always allowed, Write allowed if RF user

                                security session is open

    b3-b2  RW_PROTECTION_A4  10: Area 4 RF access: Read allowed if RF user security session is       00b

                                open, Write allowed if RF user security session is open

                             11: Area 4 RF access: Read allowed if RF user security session is

                             open, Write always forbidden

    b7-b4  RFU               -                                                                       0000b

1.  Refer  to Table 8: System configuration memory map for the RFA4SS register.

                                       DocID027603 Rev 4                                             69/220

                                                                                                               219
ST25DVxxx specific features                                 ST25DV04K ST25DV16K ST25DV64K

                                        Table 32. I2CSS(1)

           Command

    RF                       No access

           Type

    I2C    Address           E2 = 1, 000Bh

           Type              R always, W if I2C security session is open

    Bit    Name              Function                                                              Factory

                                                                                                   Value

                             00: Area 1 I2C access: Read always allowed, Write always allowed

                             01: Area 1 I2C access: Read always allowed, Write allowed if I2C

    b1-b0  RW_PROTECTION_A1                 user security session is open                          00b

                             10: Area 1 I2C access: Read always allowed, Write always allowed

                             11: Area 1 I2C access: Read always allowed, Write allowed if I2C

                                            user security session is open

                             00: Area 2 I2C access: Read always allowed, Write always allowed

                             01: Area 2 I2C access: Read always allowed, Write allowed if I2C

                                            user security session is open

    b3-b2  RW_PROTECTION_A2  10: Area 2 I2C access: Read allowed if I2C user security session is   00b

                                            open, Write always allowed

                             11: Area 2 I2C access: Read allowed if I2C security session is open,
                                            Write allowed if I2C security session is open

                             00: Area 3 I2C access: Read always allowed, Write always allowed

                             01: Area 3 I2C access: Read always allowed, Write allowed if I2C

                                            user security session is open

    b5-b4  RW_PROTECTION_A3  10: Area 3 I2C access: Read allowed if I2C user security session is   00b

                                            open, Write always allowed

                             11: Area 3 I2C access: Read allowed if I2C security session is open,
                                            Write allowed if I2C security session is open

                             00: Area 4 I2C access: Read always allowed, Write always allowed

                             01: Area 4 I2C access: Read always allowed, Write allowed if I2C

                                            user security session is open

    b7-b6  RW_PROTECTION_A4  10: Area 4 I2C access: Read allowed if I2C user security session is   00b

                                            open, Write always allowed

                             11: Area 4 I2C access: Read allowed if I2C security session is open,
                                            Write allowed if I2C security session is open

1.  Refer  to Table 8: System configuration memory map for the I2CSS register.

70/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                  ST25DVxxx  specific  features

                                     Table 33. LOCK_CCFILE(1)

                                  Lock Block (cmd code 22h) @00h/01h

                                  Ext Lock Block (cmd code 32h) @00h/01h

                                  Read Block(2) (cmd code 20h) @00h/01h

                                  Fast Read Block(2) (cmd code C0h) @00h/01h

                                  Ext Read Block(2) (cmd code 30h) @00h/01h

           Command                Fast Ext Read Block(2) (cmd code C4h) @00h/01h

                                  Read Multi Block(2) (cmd code 23h) @00h/01h

    RF                            Ext Read Multi Block(2) (cmd code 33h) @00h/01h

                                  Fast Read Multi Block(2) (cmd code C3h) @00h/01h

                                  Fast Ext Read Multi Block(2) (cmd code C5h) @00h/01h

                                  Get Multi Block SS (cmd code 2Ch) @00h/01h

                                  Ext Get Multi Block SS (cmd code 3Ch) @00h/01h

                                  R always

           Type                   b0: W if Block 00h is not already locked,

                                  b1: W if Block 01h is not already locked.

    I2C    Address                E2 = 1, 000Ch

           Type                   R always, W if I2C security session is open

    Bit    Name                   Function                                                          Factory

                                                                                                    Value

    b0     LCKBCK0                0: Block @ 00h is not Write locked                                0b

                                  1: Block @ 00h is Write locked

    b1     LCKBCK1                0: Block @ 01h is not Write locked                                0b

                                  1: Block @ 01h is Write locked

    b7-b2  RFU                    -                                                                 000000b

1.  Refer  to Table 8: System     configuration memory map for the LOCK_CCFILE register.

2.  With   option flag set to 1.

                                            DocID027603 Rev 4                                       71/220

                                                                                                              219
ST25DVxxx specific features                                            ST25DV04K ST25DV16K ST25DV64K

                                            Table 34. LOCK_CFG(1)

                Command   Read Configuration (cmd code A0h) @0Fh

    RF                    Write Configuration (cmd code A1h) @0Fh

                Type      R always, W if RF configuration security session           is  open  and  configuration not

                          locked

    I2C         Address   E2 = 1, 000Fh

                Type      R always, W if I2C security session is open

    Bit         Name      Function                                                                  Factory

                                                                                                    Value

    b0          LCK_CFG   0: Configuration is unlocked                                                       0b

                          1: Configuration is locked

    b7-b1       RFU       -                                                                         0000000b

1.  Refer  to   Table 8: System configuration memory map for the LOCK_CFG register.

                                            Table 35. I2C_PWD(1)

                          Command

           RF                      No access

                          Type

           I2C            Address  E2 = 1, 0900h to 0907h, Present/Write password command           format.

                          Type     R if I2C security session is open, W if I2C security session     is open

    I2C         Bit       Name     Function                                                         Factory

Address                                                                                             Value

    0900h       b7-b0              Byte  7  (MSB) of password for I2C security session                       00h

    0901h       b7-b0              Byte  6  of password for I2C security session                             00h

    0902h       b7-b0              Byte  5  of password for I2C security session                             00h

    0903h       b7-b0     I2C_PWD  Byte  4  of password for I2C security session                             00h

    0904h       b7-b0              Byte  3  of password for I2C security session                             00h

    0905h       b7-b0              Byte  2  of password for I2C security session                             00h

    0906h       b7-b0              Byte  1  of password for I2C security session                             00h

    0907h       b7-b0              Byte  0  (LSB) of password for I2C security session                       00h

1.  Refer to    Table 8:  System configuration memory map for the I2C_PWD register.

72/220                                        DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                       ST25DVxxx specific features

                                    Table 36. RF_PWD_0(1)

               Command   Present Password (cmd code B3h)

    RF                   Write Password (cmd code B1h)

               Type      WO if RF configuration security session is open

    I2C        Address

                         No access

               Type

    Bit        Name      Function                                                                     Factory

                                                                                                      Value

    b7-b0                Byte 0 (LSB) of password for RF configuration security session               00h

    b7-b0                Byte 1 of password for RF configuration security session                     00h

    b7-b0                Byte 2 of password for RF configuration security session                     00h

    b7-b0      RF_PWD_0  Byte 3 of password for RF configuration security session                     00h

    b7-b0                Byte 4 of password for RF configuration security session                     00h

    b7-b0                Byte 5 of password for RF configuration security session                     00h

    b7-b0                Byte 6 of password for RF configuration security session                     00h

    b7-b0                Byte 7 (MSB) of password for RF configuration security session               00h

1.  Refer  to  Table 8: System configuration memory map for the RF_PWD_0 register.

                                    Table 37. RF_PWD_1(1)

    RF         Command   Present Password (cmd code B3h)

                         Write Password (cmd code B1h)

               Type      WO if RF configuration security session is open with       RF   password  1

    I2C        Address

                         No access

               Type

    Bit        Name      Function                                                                     Factory

                                                                                                      Value

    b7-b0                Byte 0 (LSB) of password 1 for RF user security session                      00h

    b7-b0                Byte 1 of password 1 for RF user security session                            00h

    b7-b0                Byte 2 of password 1 for RF user security session                            00h

    b7-b0      RF_PWD_1  Byte 3 of password 1 for RF user security session                            00h

    b7-b0                Byte 4 of password 1 for RF user security session                            00h

    b7-b0                Byte 5 of password 1 for RF user security session                            00h

    b7-b0                Byte 6 of password 1 for RF user security session                            00h

    b7-b0                Byte 7 (MSB) of password 1 for RF user security session                      00h

1.  Refer  to  Table 8: System configuration memory map for the RF_PWD_1 register.

                                    DocID027603 Rev 4                                                 73/220

                                                                                                                 219
ST25DVxxx specific features                                ST25DV04K ST25DV16K         ST25DV64K

                                    Table 38. RF_PWD_2(1)

               Command   Present Password (cmd code B3h)

    RF                   Write Password (cmd code B1h)

               Type      WO if RF user security session is open with RF password    2

    I2C        Address

                         No access

               Type

    Bit        Name      Function                                                      Factory

                                                                                       Value

    b7-b0                Byte 0 (LSB) of password 2 for RF user security session       00h

    b7-b0                Byte 1 of password 2 for RF user security session             00h

    b7-b0                Byte 2 of password 2 for RF user security session             00h

    b7-b0      RF_PWD_2  Byte 3 of password 2 for RF user security session             00h

    b7-b0                Byte 4 of password 2 for RF user security session             00h

    b7-b0                Byte 5 of password 2 for RF user security session             00h

    b7-b0                Byte 6 of password 2 for RF user security session             00h

    b7-b0                Byte 7 (MSB) of password 2 for RF user security session       00h

1.  Refer  to  Table 8: System configuration memory map for the RF_PWD_2 register.

                                    Table 39. RF_PWD_3(1)

               Command   Present Password (cmd code B3h)

    RF                   Write Password (cmd code B1h)

               Type      WO if RF user security session is open with RF password    3

    I2C        Address

                         No access

               Type

    Bit        Name      Function                                                      Factory

                                                                                       Value

    b7-b0                Byte 0 (LSB) of password 3for RF user security session        00h

    b7-b0                Byte 1 of password 3 for RF user security session             00h

    b7-b0                Byte 2 of password 3 for RF user security session             00h

    b7-b0      RF_PWD_3  Byte 3 of password 3 for RF user security session             00h

    b7-b0                Byte 4 of password 3 for RF user security session             00h

    b7-b0                Byte 5 of password 3 for RF user security session             00h

    b7-b0                Byte 6 of password 3 for RF user security session             00h

    b7-b0                Byte 7 (MSB) of password 3 for RF user security session       00h

1.  Refer  to  Table 8: System configuration memory map for the RF_PWD_3 register.

74/220                              DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                       ST25DVxxx specific features

                                         Table 40. I2C_SSO_Dyn(1)

               Command

    RF                  No access

               Type

    I2C        Address  E2 = 0, 2004h

               Type     RO

    Bit        Name     Function                                                                  Factory

                                                                                                  Value

                        0: I2C security session close

    b0         I2C_SSO  1: I2C security session open                                              0b

                        (Set or reset via I2C Present password command)

    b7-b1      RFU      -                                                                         0b

1.  Refer  to  Table 9: Dynamic registers memory map for the I2C_SS0_Dyn register.

5.6.2          Passwords and security sessions

               ST25DVxxx provides protection of user memory and system configuration static registers.
               RF user and I2C host can access those protected data by opening security sessions with

               the help of passwords. Access rights is more restricted when security sessions are closed,

               and less restricted when security sessions are open.

               Dynamic registers and fast transfer mode mailbox are not protected by any security session.

               There is three type of security sessions, as shown in Table 41:

                                         Table 41. Security session type

    Security   Open by presenting        Right granted when security session is open, and until it is closed

    session

               RF password 1, 2 or 3(1)

    RF user    (RF_PWD_1,                RF user access to protected user memory as defined in RFAiSS registers
                                         RF user write access to RF password 1, 2 or 3(2)
               RF_PWD_2,

               RF_PWD_3)

    RF         RF password 0             RF user write access to configuration static registers

configuration  (RF_PWD_0)                RF user write access to RF password 0

               I2C password              I2C host access to protected user memory as defined in I2CSS register

    I2C        (I2C_PWD)                 I2C host write access to configuration static registers

                                         I2C host write access to I2C password

1.  Password number must be the same as the one selected for protection.

2.  Write access to the password number corresponding to the password number presented.

               All passwords are 64-bits long, and default factory passwords value is

               0000000000000000h.

               The ST25DVxxx passwords management is organized around RF and I2C dedicated set of

               commands to access the dedicated registers in system configuration area where password

               values are stored.

                                         DocID027603 Rev 4                                              75/220

                                                                                                                 219
ST25DVxxx specific features                                     ST25DV04K ST25DV16K ST25DV64K

          The dedicated password commands in RF mode are:

          •   Write Password command (code B1h): see Section 7.6.35: Write Password.

          •   Present Password command (code B3h): see Section 7.6.36: Present Password.

          RF  user possible actions for security sessions are:

          •   Open RF user security session: Present Password command, with password number

              1, 2 or 3 and the valid corresponding password

          •   Write RF password: Present Password command, with password number (0, 1, 2 or 3)

              and the current valid corresponding password. Then Write Password command, with

              same password number (0, 1, 2 or 3) and the new corresponding password.

          •   Close RF user security session: Present Password command, with a different

              password number than the one used to open session or any wrong password. Or

              remove tag from RF field (POR).

          •   Open RF configuration security session: Present Password command, with

              password number 0 and the valid password 0.

          •   Close RF configuration security session: Present Password command, with a

              password number different than 0, or password number 0 and wrong password 0. Or

              remove tag from RF field (POR).

          Opening any new RF security session (user or configuration) automatically close the

          previously open one (even if it fails).

          There is no interaction between I2C and RF security sessions. Both are independent, and

          can run in parallel.

Caution:  If ST25DVxxx is powered through VCC, removing VCC or setting LPD high during a RF

          command can abort the command. As a consequence, before writing a new password, RF

          user should check if VCC is ON, by reading EH_CTRL_Dyn register bit 3 (VCC_ON), and
          eventually ask host to maintain or to shut down VCC, and not change voltage applied on
          LPD while issuing the Write Password command in order to avoid password corruption.

76/220                          DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                       ST25DVxxx specific features

                 Figure 22. RF security sessions management

                                         67'9RXW

                                            RI5)ILHOG

                                            5)ILHOG21                  5)ILHOG2))

                                            $OO5)

                 $Q\RWKHU                 VHFXULW\

                 FRPPDQG                    VHVVLRQV

                                            FORVHG

3UHVHQWDQ\5)

SDVVZRUGQRW2.                                           3UHVHQW

                                            5)B3:'B[2.

                                            5)VHFXULW\

                 $Q\RWKHU                 VHVVLRQ[

                 FRPPDQG                    RSHQHG

                                             \FORVHG

                               3UHVHQW                   3UHVHQW

                               5)B3:'B[2.               5)B3:'B\2.

                                            5)VHFXULW\

                                            VHVVLRQ\

                 $Q\RWKHU                 RSHQHG

                 FRPPDQG                     [FORVHG

                                                                              06Y9

The dedicated password commands in I2C mode are:

•  I2C Write Password command: see Section 6.6.2: I2C write password command

   description.

•  I2C Present Password command: see Section 6.6.2: I2C write password command

   description.

I2C host possible actions for security sessions are:

•  Open I2C security session: I2C Present Password command with valid I2C password.

•  Write I2C password: I2C Present Password command with valid I2C password. Then
   I2C Write Password command with new I2C password.

•  Close I2C security session: I2C Present Password command with wrong I2C

   password. Or remove tag VCC power supply (POR).

•  Check if I2C security session is open: I2C host can read the current status (open or
   closed) of I2C security session by reading the I2C_SSO_Dyn register.

                               DocID027603 Rev 4                                77/220

                                                                                                 219
ST25DVxxx  specific features                                        ST25DV04K ST25DV16K ST25DV64K

           There is no interaction between I2C and RF security sessions. Both are independent and

           can run in parallel.

                                 Figure 23. I2C security sessions management

                                                     9&&2))

                                                          9&&21                     9&&

                                                                                     2))

                                 $Q\RWKHU          ,&VHFXULW\

                                 FRPPDQG     VHVVLRQFORVHG

                                             ,&B662      K

                                 3UHVHQW                           3UHVHQW

                                 ,&B3:'QRW2.                     ,&B3:'

                                                                    2.

                                                     ,&VHFXULW\

                                 $Q\RWKHU  VHVVLRQRSHQHG

                                 FRPPDQG     ,&B662      K

                                                                                           06Y9

5.6.3      User memory protection

           On factory delivery, areas are not protected.

           Each area can be individually protected in read and/or write access from RF and I2C.

           Area 1 is always readable (from RF and I2C).

           Furthermore, RF blocks 0 and 1 (I2C bytes 0000h to 00007h) can be independently write

           locked.

           User memory protection from RF access

           In RF mode, each memory area of the ST25DVxxx can be individually protected by one out

           of three available passwords (RF password 1, 2 or 3), and each area can also have

           individual Read/Write access conditions.

           For each area, an RFAiSS register is used to:

           •  Select the RF password that unlock the RF user security session for this area

           •  Select the protection against read and write operations for this area

           (See Table 28: RFA1SS, Table 29: RFA2SS, Table 30: RFA3SS and Table 31: RFA4SS for

           details about available read and write protections).

78/220                                       DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                           ST25DVxxx specific features

Note:  Setting 00b in PWD_CTRL_Ai field means that RF user security session cannot be open by

       any password for the corresponding area.

       When updating RFAiSS registers, the new protection value is effective immediately after the
       register write completion.

       •  Rf blocks 0 and 1 are exceptions to this protection mechanism:

          –  RF blocks 0 and 1 can be individually write locked by issuing a (Ext) Lock Single

             Block RF command. Once locked, they cannot be unlock through RF.

             LOCK_CCFILE register is automatically updated when using (Ext) Lock Single

             Block command.

          –  A RF user needs no password to lock blocks 0 and/or 1.

          –  Locking blocks 0 and/or 1 is possible even if the configuration is locked

             (LOCK_CFG=1).

          –  Locking blocks 0 and/or 1 is possible even if the area is write locked.

          –  Unlocking area1 (through RFA1SS register) does not unlock blocks 0 and 1 if they

             have been locked though (Ext) Lock Block command.

          –  Once locked, the RF user cannot unlock blocks 0 and/or 1 (can be done by I2C

             host).

Note:  When areas size are modified (ENDAi registers), RFAiSS registers are not modified.

       User memory protection from I2C access

       In I2C mode, each area can also have individual Read/Write access conditions, but only one
       I2C password is used to unlock I2C security session for all areas.

       The I2CSS register is used to set protection against read and write operation for each area

       (see Table 32: I2CSS for details about available read and write protections).

       When updating I2CSS registers, the new protection value is effective immediately after the

       register write completion.

       I2C user memory Bytes 0000h to 0003h (RF Block 0) and 0004h to 0007h (RF Block 1) can

       be individually locked and unlocked by writing in the LOCK_CCFILE register (by group of 4

       Bytes), independently of Area 1 protection. Unlocking Area 1 (through I2CSS register) does

       not unlock those bytes if they have been locked though the LOCK_CCFILE register.

Note:  When areas size are modified (ENDAi registers), I2CSS register is not modified.

       Retrieve the security status of a user memory block or byte

       RF user can read a block security status by issuing following RF commands:

       •  (Ext) Get Multiple Blocks Security Status command.

       •  (Ext) (Fast) Read Single Block with option flag set to 1.

       •  (Ext) (Fast) Read Multiple Blocks with option flag set to 1.

       ST25DV will respond with a Block security status containing a Lock_bit flag as specified in

       ISO 15693 standard. This lock_bit flag is set to one if block is locked against write.

       Lock_bit flag value may vary if corresponding RF user security session is open or closed.

       I2C host can retrieve a block security status by reading the I2CSS register to get security
       status of the corresponding area and by reading the I2C_SSO_Dyn register to know if I2C

       security session is open or closed.

                                   DocID027603 Rev 4                                                79/220

                                                                                                            219
ST25DVxxx specific features                                     ST25DV04K ST25DV16K ST25DV64K

        For blocks 0 and 1 (Bytes 0000h to 0007h in I2C user memory), lock status can also be read

        in the LOCK_CCFILE register.

5.6.4   System memory protection

        By default, system memory (static registers) is write protected, both in RF and I2C.

        I2C host must open the I2C security session (by presenting a valid I2C password) to enable

        write access to system configuration static registers.

        I2C host doesn’t have read or write access to RF passwords.

        By default, I2C host can read all system configuration static registers (except RF passwords)

        In RF, to enable write access to system configuration static registers, RF user must open the

        RF configuration security session (by presenting a valid RF password 0) and system

        configuration must not be locked (LOCK_CFG=00h).

        RF doesn’t have read or write access to I2C password.

        By default, RF user can read all system configuration static registers, except all passwords,

        LOCK_CCFILE, LOCK_DSFID and LOCK_AFI.

        RF configuration lock:

        •  RF write access to system configuration static registers can be locked by writing 01h in
           the LOCK_CFG register (by RF or I2C).

        •  RF user cannot unlock system configuration if LOCK_CFG=01h, even after opening RF
           configuration security session (only I2C host can unlock system configuration).

        •  When system configuration is locked (LOCK_CFG=01h), it is still possible to change

           RF passwords (0 to 3).

        Device identification registers:

        •  AFI and DFSID registers can be independently locked by RF user, issuing respectively

           a Lock AFI and a Lock DSFID command. Lock is definitive: once locked, AFI and
           DSFID registers cannot be unlocked (either by RF or I2C). System configuration

           locking mechanism (LOCK_CFG=01h) does not lock AFI and DSFID registers.

        •  Other device identification registers (MEM_SIZE, BLK_SIZE, IC_REF, UID, IC_REV)
           are read only registers for both RF and I2C.

80/220                                DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                              ST25DVxxx  specific features

5.7            Device Parameter Registers

                                        Table 42. LOCK_DSFID(1)

               Command   Lock DSFID (cmd code 2Ah)

    RF

               Type      WO if DSFID not locked

    I2C        Address   E2 = 1, 0010h

               Type      RO

    Bit        Name      Function                                                     Factory

                                                                                      Value

    b0     LOCK_DSFID    0: DSFID is not locked                                       0b

                         1: DSFID is locked

b7-b1          RFU       -                                                            0000000b

1.  Refer  to Table 8: System configuration memory map for the LOCK_DSFID  register.

                                           Table 43. LOCK_AFI(1)

               Command   Lock AFI (cmd code 28h)

    RF

               Type      WO if AFI not locked

    I2C        Address   E2 = 1, 0011h

               Type      RO

    Bit        Name      Function                                                     Factory

                                                                                      Value

    b0         LOCK_AFI  0: AFI is not locked                                         0b

                         1: AFI is locked

b7-b1          RFU       -                                                            0000000b

1.  Refer  to  Table 8: System configuration memory map for the LOCK_AFI   register.

                                               DocID027603 Rev 4                      81/220

                                                                                                         219
ST25DVxxx specific features                                          ST25DV04K   ST25DV16K  ST25DV64K

                                       Table 44. DSFID(1)

                        Inventory (cmd code 01h)

               Command  Get System Info (cmd code 2Bh)

    RF                  Ext Get System Info (cmd code 3Bh)

                        Write DSFID (cmd code 28h)

               Type     R always, W if DSFID not locked

    I2C        Address  E2 = 1, 0012h

               Type     RO

    Bit        Name     Function                                                            Factory

                                                                                            Value

b7-b0          DSFID    ISO/IEC 15693 Data Storage Format Identifier                        00h

1.  Refer  to  Table 8: System configuration memory map for the DSFID register.

                                       Table 45. AFI(1)

                        Inventory (cmd code 01h)

               Command  Get System Info (cmd code 2Bh)

    RF                  Ext Get System Info (cmd code 3Bh)

                        Write AFI (cmd code 27h)

               Type     R always, W if AFI not locked

    I2C        Address  E2 = 1, 0013h

               Type     RO

    Bit        Name     Function                                                            Factory

                                                                                            Value

b7-b0          AFI      ISO/IEC 15693 Application Family Identifier                         00h

1.  Refer  to  Table 8: System configuration memory map for the AFI register.

82/220                                 DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                     ST25DVxxx specific features

                                           Table 46. MEM_SIZE(1)

                       Command   Get System Info(2) (cmd code 2Bh)

           RF                    Ext Get System Info (cmd code 3Bh)

                          Type   RO

           I2C         Address   E2=1, 0014h to 0015h

                          Type   RO

    I2C         Bit       Name   Function                                              Factory Value

Address

                                 Address 0015h: LSB byte of the memory size expressed  ST25DV04K-XX: 7Fh

    0014h       b7-b0            in RF blocks                                          ST25DV16K-XX: FFh

                       MEM_SIZE                                                        ST25DV64K-XX: FFh

                                 Address 0014h: MSB byte of the memory size            ST25DV04K-XX: 00h

    0015h       b7-b0            expressed in RF blocks                                ST25DV16K-XX: 01h

                                                                                       ST25DV64K-XX: 07h

1.  Refer to Table 8: System configuration memory map for the MEM_SIZE register.

2.  Only ST25DV04K-IE and ST25DV04K-JF

                                           Table 47. BLK_SIZE(1)

                Command   Get System Info(2) (cmd code 2Bh)

    RF                    Ext Get System Info (cmd code 3Bh)

                Type      RO

    I2C         Address   E2 = 1, 0016h

                Type      RO

    Bit         Name      Function                                                     Factory

                                                                                       Value

    b7-b0       BLK_SIZE  RF user memory block size                                    03h

1.  Refer to Table 8: System configuration memory map for the BLK_SIZE register.

2.  Only ST25DV04K-IE and ST25DV04K-JF

                                               DocID027603 Rev 4                       83/220

                                                                                                               219
ST25DVxxx       specific features                                            ST25DV04K  ST25DV16K ST25DV64K

                                             Table 48. IC_REF(1)

                Command            Get System Info (cmd code 2Bh)

    RF                             Ext Get System Info (cmd code 3Bh)

                       Type        RO

    I2C              Address       E2 = 1, 0017h

                       Type        RO

    Bit                Name        Function                                             Factory Value

                                                                                        ST25DV04K-IE: 24h

                                                                                        ST25DV16K-IE: 26h

    b7-b0            IC_REF        ISO/IEC 15693 IC Reference                           ST25DV64K-IE: 26h

                                                                                        ST25DV04K-JF: 24h

                                                                                        ST25DV16K-JF: 26h

                                                                                        ST25DV64K-JF: 26h

1.  Refer to    Table 8:  System configuration memory map for the IC_REF register.

                                                  Table 49. UID(1)

                                   Inventory (cmd code 01h)

                          Command  Get System Info (cmd code 2Bh)

           RF                      Ext Get System Info (cmd code 3Bh)

                             Type  RO

           I2C            Address  E2=1, 0018h to 001Fh

                             Type  RO

    I2C         Bit       Name     Function                                             Factory Value

Address

    0018h       b7-b0              ISO/IEC 15693 UID byte 0 (LSB)

    0019h       b7-b0              ISO/IEC 15693 UID byte 1

    001Ah       b7-b0              ISO/IEC 15693 UID byte 2                             IC manufacturer serial

                                                                                        number

    001Bh       b7-b0              ISO/IEC 15693 UID byte 3

    001Ch       b7-b0              ISO/IEC 15693 UID byte 4

                             UID                                                        ST25DV04K-IE: 24h

                                                                                        ST25DV16K-IE: 26h

    001Dh       b7-b0              ISO/IEC 15693 UID byte 5: ST Product      code       ST25DV64K-IE: 26h

                                                                                        ST25DV04K-JF: 25h

                                                                                        ST25DV16K-JF: 27h

                                                                                        ST25DV64K-JF: 27h

    001Eh       b7-b0              ISO/IEC 15693 UID byte 6: IC Mfg code                02h

    001Fh       b7-b0              ISO/IEC 15693 UID byte 7 (MSB)                       E0h

1.  Refer to Table 8: System configuration memory map for the UID register.

84/220                                            DocID027603 Rev 4
ST25DV04K  ST25DV16K ST25DV64K                                               ST25DVxxx specific features

                                                        Table 50. IC_REV(1)

                          Command

               RF                          No access

                          Type

               I2C        Address          E2 = 1, 0020h

                          Type             RO

               Bit        Name             Function                                            Factory Value

               b7-b0      IC_REV           IC revision                       Depending on revision

           1.  Refer  to  Table 8: System  configuration memory map for the  IC_REV register.

                                               DocID027603 Rev 4                                              85/220

                                                                                                                      219
I2C operation                                                 ST25DV04K ST25DV16K ST25DV64K

6       I2C operation

6.1     I2C protocol

        The device supports the I2C protocol. This is summarized in Figure 24: I2C bus protocol.

        Any device that sends data to the bus is defined as a transmitter, and any device that reads

        data is defined as a receiver. The device that controls the data transfer is known as the bus

        master, and the other as the slave device. A data transfer can only be initiated by the bus

        master, which also provides the serial clock for synchronization. The ST25DVxxx device is a

        slave in all communications.

                                      Figure 24. I2C bus protocol

6.1.1   Start condition

        Start is identified by a falling edge of serial data (SDA) while the serial clock (SCL) is stable

        in the high state. A Start condition must precede any data transfer command. The device

        continuously monitors (except during a write cycle) the SDA and the SCL for a Start

        condition, and does not respond unless one is given.

86/220                                DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                              I2C operation

6.1.2  Stop condition

       Stop is identified by a rising edge of serial data (SDA) while the serial clock (SCL) is stable

       and driven high. A Stop condition terminates communication between the device and the

       bus master. A Read command that is followed by NoAck can be followed by a Stop condition

       to force the device into the Standby mode. A Stop condition at the end of a Write command

       triggers the internal write cycle.

6.1.3  Acknowledge bit (ACK)

       The acknowledge bit is used to indicate a successful byte transfer. The bus transmitter,

       whether a bus master or a slave device, releases the serial data (SDA) after sending eight
       bits of data. During the 9th clock pulse period, the receiver pulls the SDA low to

       acknowledge the receipt of the eight data bits.

6.1.4  Data input

       During data input, the device samples serial data (SDA) on the rising edge of the serial clock

       (SCL). For correct device operation, the SDA must be stable during the rising edge of the

       SCL, and the SDA signal must change only when the SCL is driven low.

6.2    I2C timeout

       During the execution of an I²C operation, RF communications are not possible.

       To prevent RF communication freezing due to inadvertent unterminated instructions sent to

       the I²C bus, the ST25DVxxx features a timeout mechanism that automatically resets the I²C

       logic block.

6.2.1  I2C timeout on Start condition

       I2C communication with the ST25DVxxx starts with a valid Start condition, followed by a

       device select code.

       If the delay between the Start condition and the following rising edge of the Serial Clock

       (SCL) that    samples   the  most significant of the Device Select  exceeds   the  tSTART_OUT time
                     209: I2C                                              210: I2C
       (see Table              AC   characteristics up to 85°C and Table             AC   characteristics up

       to 125°C), the I²C logic block is reset and further incoming data transfer is ignored until the

       next valid Start condition.

                                           DocID027603 Rev 4                                       87/220

                                                                                                              219
I2C operation                                                                        ST25DV04K ST25DV16K ST25DV64K

                                   Figure 25. I²C timeout on Start condition

               6&/

               6'$

                                              W67$57B287

                    6WDUW

                    FRQGLWLRQ

                                                                                                                                 069

6.2.2   I2C timeout on clock period

        During data transfer on the I²C bus, if the serial clock pulse width high                              (2tC0H9C:LI)2Cor  serial  clock

        pchualsreacwteidrtishtilcoswu(ptCtLoCH8)5e°CxcaeneddsTathbelem2a1x0i:mIu2Cm  value specified in Table                    AC

                                                                                     AC characteristics up to     125°C, the I²C         logic

        block is reset and any further incoming data transfer is ignored until the next valid Start

        condition.

6.3     Device addressing

        To start a communication between the bus master and the slave device, the bus master

        must initiate a Start condition. Following this, the bus master sends the device select code,

        shown in Table 51: Device select code (on Serial Data (SDA), the most significant bit first).

        The device select code consists of a 4-bit device type identifier and a 3-bit Chip Enable

        “Address” (E2,1,1). To address the memory array, the 4-bit device type identifier is 1010b.

        Refer to Table 51: Device select code.

        The eighth bit is the Read/Write bit (RW). It is set to 1 for Read and to 0 for Write operations.

                                              Table 51. Device select code

                                       Device type identifier(1)                         Chip Enable address                             RW

                                   b7         b6             b5                      b4  b3     b2                b1                     b0

               Device select code  1          0              1                       0   E2(2)                 1  1                      RW

        1.     The most significant bit, b7, is sent first.

        2.     E2 is not connected to any external pin. It is however used to address the ST25DVxxx                              as
               described in Section 4: Memory management
               E2 = 0, access to user memory, Dynamic registers or Mailbox.
               E2 =1, access to system area.

        If a match occurs on the device select code, the corresponding device gives an

        acknowledgment on serial data (SDA) during the ninth bit time. If the device does not match

        the device select code, it deselects itself from the bus, and goes into Standby mode.

88/220                                        DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                I2C operation

                                          Table 52. Operating modes

                      Mode       RW bit   Bytes                      Initial sequence

          Current address read   1                  1        Start, device select, RW = 1

          Random address read    0                  1        Start, device select, RW = 0, address

                                 1                           reStart, device select, RW = 1

          Sequential read        1                  ≥1       Similar to current or random address read

          Byte write             0                  1        Start, device select, RW = 0

          Sequential write       0        ≤ 256 byte         Start, device select, RW = 0

6.4       I2C Write operations

          Following a Start condition, the bus master sends a device select code with the Read/Write

          bit (RW) reset to 0. The device acknowledges this, and waits for two address bytes. The

          device responds to each address byte with an acknowledge bit, and then waits for the data

          byte.

          Each data byte in the memory has a 16-bit (two-byte wide) address. The most significant

          byte (see Table 53: Address most significant byte) is sent first, followed by the least

          significant byte (see Table 54: Address least significant byte). Bits b15 to b0 form the

          address of the byte in memory.

                                 Table 53. Address most significant byte

          b15               b14  b13      b12                b11     b10   b9                            b8

                                 Table 54. Address least significant byte

                 b7         b6   b5       b4                 b3      b2    b1                            b0

          When the bus master generates a Stop condition immediately after the Ack bit (in the tenth-

          bit time slot), either at the end of a byte write or a sequential write, the internal write cycle is

          triggered. A Stop condition at any other time slot does not trigger the internal write cycle.

          After the Stop condition, the delay tW, and the successful completion of a Write operation,
          the device’s internal address counter is incremented automatically, to point to the next byte

          address after the last one that was modified.

          After an unsuccessful write operation, ST25DVxxx enters in I2C dead state: internal

          address counter is not incremented, and ST25DVxxx is waiting for a full new I2C instruction.

          During the internal write cycle, the serial data (SDA) signal is disabled internally, and the

          device does not respond to any requests.

Caution:  I2C Writing data in user or system memory (EEPROM), transit via the 256-Bytes fast

          transfer mode's buffer. Consequently fast transfer mode must be deactivated before starting

          any write operation in user or system memory, otherwise command will be NotACK,

          programming is not done and device goes in standby mode.

                                          DocID027603 Rev 4                                              89/220

                                                                                                                 219
I2C operation                                                       ST25DV04K ST25DV16K ST25DV64K

6.4.1   I2C Byte write

        After the device select code and the address bytes, the bus master sends one data byte.

        If byte write is not inhibited, the device replies with Ack.

        If byte write is inhibited, the device replies with NoAck.

        The bus master terminates the transfer by generating a Stop condition (see Figure 26: Write

        mode sequences when write is not inhibited).

        For byte write in EEPROM (user memory or system configuration), internal programming
                                                                                                      I2C
        starts after the Ack, for  aI2dCuAraCtiocnhaorfatcWte(raisstidcesfiunpedtoin12T5a°bCle).209:       AC  characteristics  up

        to 85°C and Table 210:

        For writes in fast transfer mode buffer or Dynamic registers, internal programming is done at

        the Ack.

        If byte write is inhibited, the device replies with NoAck. The bus master terminates the

        transfer by generating a Stop condition and byte location not is modified (see Figure 27:

        Write mode sequences when write is inhibited).

        Byte write is inhibited if byte complies with one of the following conditions:

        •      Byte is in user memory and is write protected with LOCK_CCFILE register.

        •      Byte is in user memory and is write protected with I2CSS register, and I2C security

               session is closed.

        •      Byte is in user memory and fast transfer mode is activated.

        •      Byte is in system memory and is a Read Only register.

        •      Byte is in system memory and I2C security session is closed.

        •      Byte is in fast transfer mode’s mailbox and is not the first Byte of mailbox.

        •      Byte is in fast transfer mode’s mailbox and mailbox is busy.

        •      Byte is in fast transfer mode’s mailbox and fast transfer mode is not activated.

        •      Byte is in dynamic registers area and is a Read Only register.

6.4.2   I2C Sequential write

        The I2C sequential write allows up to 256 bytes to be written in one command, provided they

        are all located in the same user memory area or are all located in writable addresses.

        After each byte is transferred, the internal byte address counter is incremented.

        For each byte sent by the bus master:

        •      If byte write is not inhibited, the device replies with Ack.

        •      If byte write is inhibited, the device replies with NoAck.

        The transfer is terminated by the bus master generating a Stop condition:

        •      For writes in EEPROM (user memory or system configuration), if all bytes have been

               Ack'ed, internal programming of all bytes starts after the last Ack, for a duration

               dependent on the number of bytes to write (see below).

        •      For writes in fast transfer mode buffer or Dynamic registers, if all bytes have been

               Ack'ed, internal programming is done at the Ack.

        •      If some bytes have been NotAck’ed, no internal programming is done (0 byte written).

90/220                             DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                          I2C operation

       Byte write is inhibited if byte complies with conditions described in Section 6.4.1: I2C Byte

       write, in addition:

       •  Byte is in user memory but does not belong to same area than previous received byte

          (area border crossing is forbidden).

       •  256 write occurrence have already been reached in the same sequential write.

       EEPROM memory (user memory and system configuration) is internally organized in pages

       of 4 bytes long. Data located in a same page all share the same most significant memory

       address bits b16-b2.

       I2C sequential write programming time in the EEPROM memory is dependent on this
                                                        is the I2C
       internal organization: total programming time                  write      tIi2mCeAtCW  (as defined in
       Table 209: I2C AC characteristics up to 85°C
                                                        and Table     210:                    characteristics  up  to

       125°C) multiplied by the number of internal EEPROM pages where the data must be
       programmed, including incomplete pages. For example, a 256 Bytes I2C sequential write,

       starting at address 0002h will write data over 65 pages. Total write time in this case is

       tW x 65.

                       Figure 26. Write mode sequences when write is not inhibited

                                          $&.  $&.      $&.                      $&.

          %\WH                'HY6HOHFW  %\WHDGGUHVV  %\WHDGGUHVV  'DWDLQ

          :ULWH

                       6WDUW  5:                                                6WRS

                                          $&.  $&.      $&.                      $&.              $&.             $&.

          6HTXHQWLDO         'HY6HOHFW  %\WHDGGUHVV  %\WHDGGUHVV  'DWDLQ        'DWDLQ       'DWDLQ1

          :ULWH

                       6WDUW  5:                                                                                  6WRS

                                                                                                               06Y9

Note:  N ≤ 256

                                               DocID027603 Rev 4                                                  91/220

                                                                                                                           219
I2C operation                                                            ST25DV04K ST25DV16K ST25DV64K

                            Figure 27. Write mode sequences when write is inhibited

                                                 $&.                $&.           $&.             12$&.

               %\WH                  'HYVHOHFW       %\WHDGGUHVV  %\WHDGGUHVV       'DWDLQ

               :ULWH

                              6WDUW              5:                                              6WRS

                                                 $&.                $&.           $&.             12$&.

               6HTXHQWLDO            'HYVHOHFW       %\WHDGGUHVV  %\WHDGGUHVV       'DWDLQ          'DWDLQ

               :ULWH

                              6WDUW              5:

                              12$&.                  12$&.

               6HTXHQWLDO            'DWDLQ1

               :ULWH FRQW
G

                                                      6WRS                                                06Y9

Note:   N ≤ 256

6.4.3   Minimizing system delays by polling on ACK

        During the internal write cycle, the device disconnects itself from the bus, and writes a copy

        of the data from its internal latches to the memory cells. The maximum I²C write                  time       (tw)  is
        shown in Table 209: I2C AC characteristics up to 85°C and Table 210: I2C AC

        characteristics up to 125°C, but the typical time is shorter. To make use of this, a polling

        sequence can be used by the bus master.

        The sequence, as shown in Figure 28: Write cycle polling flowchart using ACK, is:

        •      Initial condition: a write cycle is in progress.

        •      Step 1: the bus master issues a Start condition followed by a device select code (the

               first byte of the new instruction).

        •      Step 2: if the device is busy with the internal write cycle, no Ack is returned and the bus

               master goes back to Step 1. If the device has terminated the internal write cycle, it

               responds with an Ack, indicating that the device is ready to receive the second part of

               the instruction (the first byte of this instruction having been sent during Step 1).

Note:   There is no need of polling when writing in dynamic registers or in mailbox, since

        programming time is null.

92/220                                           DocID027603 Rev 4
ST25DV04K  ST25DV16K ST25DV64K                                                                I2C operation

                     Figure 28. Write      cycle polling flowchart       using  ACK

                                               :ULWHF\FOH

                                               LQSURJUHVV

                                           6WDUWFRQGLWLRQ

                                               'HYLFHVHOHFW

                                               ZLWK5:  

                                           12  $&.

                                               UHWXUQHG

           )LUVWE\WHRILQVWUXFWLRQ           <(6

           ZLWK5:  DOUHDG\

           GHFRGHGE\WKHGHYLFH

                                       12      1H[W                 <(6

                                               2SHUDWLRQLV

                                           DGGUHVVLQJWKH

                                               PHPRU\

                                                                         6HQG$GGUHVV

                                                                    DQG5HFHLYH$&.

                                 6WRS

                                                                12       6WDUW&RQGLWLRQ  <(6

                                               'DWDIRUWKH                              'HYLFHVHOHFW

                                               :ULWHRSHUDWLRQ                           ZLWK5:  

                                               &RQWLQXHWKH                              &RQWLQXHWKH

                                               :ULWHRSHUDWLRQ                           5DQGRP5HDGRSHUDWLRQ

                                                                                                        06Y9

                                           DocID027603 Rev 4                                            93/220

                                                                                                                    219
I2C operation                                                   ST25DV04K ST25DV16K ST25DV64K

6.5     I2C read operations

        Read operation in user memory is performed successfully only if:

        •      Area to which the byte belongs is not read protected by I2CSS register.

        •      Area to which the byte belongs is read protected by I2CSS register, but I2C security

               session is open.

        Read operations in system memory and dynamic registers are done independently of any
        protection mechanism, except I2C_PWD register which needs I2C security session to be

        open first.

        Read operation in fast transfer mode’s mailbox is performed successfully only if fast transfer

        mode is activated.

        If read is not successful, ST25DVxxx releases the bus and I2C host reads byte value FFh.

        After the successful completion of a read operation, the device’s internal address counter is

        incremented by one, to point to the next byte address.

        After an unsuccessful read operation, ST25DVxxx enters in I2C dead state: internal address
        counter is not incremented, and ST25DVxxx is waiting for a full new I2C instruction.

6.5.1   Random Address Read

        A dummy write is first performed to load the address into this address counter (as shown in

        Figure 29: Read mode sequences) but without sending a Stop condition. Then, the bus

        master sends another Start condition, and repeats the device select code, with the

        Read/Write bit (RW) set to 1. The device acknowledges this, and outputs the contents of the

        addressed byte. The bus master must not acknowledge the byte, and terminates the

        transfer with a Stop condition.

6.5.2   Current Address Read

        For the Current Address Read operation, following a Start condition, the bus master only

        sends a device select code with the Read/Write bit (RW) set to 1. The device acknowledges

        this, and outputs the byte addressed by the internal address counter. The counter is then

        incremented. The bus master terminates the transfer with a Stop condition, as shown in

        Figure 29: Read mode sequences, without acknowledging the byte.

94/220                                   DocID027603 Rev 4
ST25DV04K ST25DV16K      ST25DV64K                                                                    I2C operation

                                           Figure 29. Read         mode       sequences

                                           $&.             12$&.

&XUUHQW$GGUHVV5HDG

                                'HYVHO          'DWDRXW

                         6WDUW             5:               6WRS

                                           $&.               $&.              $&.               $&.             12$&.

5DQGRP$GGUHVV5HDG

                                'HYVHO
        %\WHDGGU         %\WHDGGU         'HYVHO
        'DWDRXW

                         6WDUW             5:                                6WDUW             5:              6WRS

                                           $&.               $&.              $&.        12$&.

6HTXHQWLDO&XUUHQW5HDG

                                'HYVHO          'DWDRXW                        'DWDRXW1

                         6WDUW             5:                                                  6WRS

                                           $&.               $&.              $&.               $&.              $&.

6HTXHQWLDO5DQGRP5HDG

                                'HYVHO
        %\WHDGGU         %\WHDGGU         'HYVHO
        'DWDRXW

                         6WDUW             5:                                6WDUW             5:

                                $&.             12$&.

                                     'DWDRXW1

                                                 6WRS                                                            $,H

6.5.3  Sequential Read access

       This operation can be used after a Current Address Read or a Random Address Read. The

       bus master does acknowledge the data byte output, and sends additional clock pulses so

       that the device continues to output the next byte in sequence. To terminate the stream of

       bytes, the bus master must not acknowledge the last byte, and must generate a Stop

       condition, as shown in Figure 29: Read mode sequences.

       The output data comes from consecutive addresses, with the internal address counter

       automatically incremented after each byte output.

       Sequential read in user memory:

       •  Sequential read cannot cross area borders. After reaching area border, device

          continues to output FFh

       •  There is no roll over inside area or at the end of user memory (ST25DVxxx returns only

          FFh after last user memory byte address).

                                                DocID027603 Rev 4                                                       95/220

                                                                                                                                219
I2C operation                                           ST25DV04K ST25DV16K ST25DV64K

        Sequential read in system memory:

        •      There is no roll over after reaching end of system memory (ST25DV returns only FFh

               after last system memory byte address).

        •      Sequential read in dynamic registers:

        •      It is possible to read sequentially dynamic registers and fast transfer mode’s mailbox
               (contiguous I2C addresses).

        Sequential read in dynamic registers:

        •      There is no roll over at the end of the mailbox (ST25DV returns only FFh after last

               system memory byte address).

6.5.4   Acknowledge in Read mode

        For all Read commands, the device waits, after each byte read, for an acknowledgment

        during the ninth bit time. If the bus master does not drive Serial Data (SDA) low during this

        time, the device terminates the data transfer and switches to its Standby mode.

96/220         DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                                                    I2C operation

6.6                   I2C password management

                      The ST25DVxxx controls I2C security session using an I2C 64-bit password. This I2C
                      password is managed with two I2C dedicated commands: I2C present password and I2C

                      write password.

6.6.1                 I2C present password command description

                      The I2C present password command is used in I2C mode to present the password to the
                      ST25DVxxx. This is used to open I2C security session or to allow I2C password modification

                      (see Section 5.6: Data Protection for detailed explanation about password usage).

                      Following a Start condition, the bus master sends a device select code with the Read/Write

                      bit (RW) reset to 0 and the Chip Enable bit E2 at 1. The device acknowledges this, as shown
                      in Figure 30: I2C Present Password Sequence, and waits for two I2C password address

                      bytes, 09h and 00h. The device responds to each address byte with an acknowledge bit,

                      and then waits for the eight password data bytes, the validation code, 09h, and a resend of

                      the eight password data bytes. The most significant byte of the password is sent first,

                      followed by the least significant bytes.

                      It is necessary to send the 64-bit password twice to prevent any data corruption during the

                      sequence. If the two 64-bit passwords sent are not exactly the same, the ST25DVxxx does

                      not start the internal comparison.

                      When the bus master generates a Stop condition immediately after the Ack bit (during the

                      tenth bit time slot), an internal delay equivalent to the write cycle time is triggered. A Stop

                      condition at any other time does not trigger the internal delay. During that delay, the
                      ST25DVxxx compares the 64 received data bits with the 64 bits of the stored I2C password.
                      If the values match, the I2C security session is open after the internal delay, and the
                      I2C_SSO_Dyn register is set to 01h. If the values do not match, the I2C security session is

                      closed and I2C_SSO_dyn register is set to 00h.

                      During the internal delay, the serial data (SDA) signal is disabled internally, and the device

                      does not respond to any requests.

                      I2C_SSO_Dyn is a Dynamic register, it can be checked via I2C host to know If I2C security

                      session is open.

                                                   Figure 30. I2C Present Password Sequence

                 $FN               $FN             $FN             $FN             $FN             $FN             $FN             $FN             $FN              $FN             $FN

       'HYLFH        3DVVZRUG         3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG        3DVVZRUG       3DVVZRUG

VHOHFWFRGH           $GGUHVVK     $GGUHVVK       >@         >@         >@         >@         >@         >@          >@          >@

6WDUW            5:

                 $FN             $FN             $FN             $FN               $FN             $FN             $FN             $FN             $FN

9DOLGDWLRQ           3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG         3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG

       FRGHK       >@           >@         >@         >@         >@         >@         >@         >@

       'HYLFHVHOHFWFRGH                                                                                                                 6WRS

       $FNJHQHUDWHGGXULQJWKELWWLPHVORW

                                                                                                                                                                         06Y9

                                                                        DocID027603 Rev 4                                                                                       97/220

                                                                                                                                                                                         219
I2C operation                                                                                                        ST25DV04K ST25DV16K ST25DV64K

6.6.2                I2C write password command description

                     The I2C write password command is used to update the I2C password value (register

                     I2C_PWD). It cannot be used to update any of the RF passwords. After the write cycle, the
                     new I2C password value is automatically activated. The I2C password value can only be
                     modified after issuing a valid I2C present password command.

                     Following a Start condition, the bus master sends a device select code with the Read/Write

                     bit (RW) reset to 0 and the Chip Enable bit E2 at 1. The device acknowledges this, as shown
                     in Figure 31: I2C Write Password Sequence, and waits for the two I2C password address

                     bytes, 09h and 00h. The device responds to each address byte with an acknowledge bit,

                     and then waits for the four password data bytes, the validation code, 07h, and a resend of

                     the eight password data bytes. The most significant byte of the password is sent first,

                     followed by the least significant bytes.

                     It is necessary to send twice the 64-bit password to prevent any data corruption during the

                     write sequence. If the two 64-bit passwords sent are not exactly the same, the ST25DVxxx
                     does not modify the I2C password value.

                     When the bus master generates a Stop condition immediately after the Ack bit (during the

                     tenth bit time slot), the internal write cycle is triggered. A Stop condition at any other time

                     does not trigger the internal write cycle.

                     During the internal write cycle, the serial data (SDA) signal is disabled internally, and the

                     device does not respond to any requests.

Caution:             I2C write password command data transits via the 256-Bytes fast transfer mode's buffer.

                     Consequently fast transfer mode must be deactivated before issuing a write password

                     command, otherwise command is NotACK (after address LSB), and programming is not

                     done and device goes in standby mode.

                                                     Figure 31. I2C Write Password Sequence

                $FN               $FN             $FN           $FN             $FN             $FN             $FN             $FN             $FN              $FN         $FN

       'HYLFH       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG        3DVVZRUG  3DVVZRUG

VHOHFWFRGH          $GGUHVVK     $GGUHVVK       >@       >@         >@         >@         >@         >@          >@         >@

6WDUW           5:

                $FN             $FN             $FN             $FN             $FN             $FN             $FN             $FN             $FN

9DOLGDWLRQ          3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG       3DVVZRUG

FRGHK             >@         >@         >@         >@         >@         >@         >@         >@

'HYLFHVHOHFWFRGH                                                                                                                     6WRS

$FNJHQHUDWHGGXULQJWKELWWLPHVORW

                                                                                                                                                                      06Y9

98/220                                                               DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                   RF operations

7      RF operations

       Contactless exchanges are performed in RF mode as specified by ISO/IEC 15693 or NFC

       Forum Type 5. The ST25DVxxx communicates via the 13.56 MHz carrier electromagnetic

       wave on which incoming data are demodulated from the received signal amplitude

       modulation (ASK: amplitude shift keying). The received ASK wave is 10% or 100%

       modulated with a data rate of 1.6 Kbit/s using the 1/256 pulse coding mode or a data rate of

       26 Kbit/s using the 1/4 pulse coding mode.

       Outgoing data are generated by the ST25DVxxx load variation using Manchester coding

       with one or two subcarrier frequencies at 423 kHz and 484 kHz. Data are transferred from

       the ST25DVxxx at 6.6 Kbit/s in low data rate mode and 26 Kbit/s in high data rate mode.

       The ST25DVxxx supports the 53 Kbit/s in high data rate mode in one subcarrier frequency

       at 423 kHz.

       The ST25DVxxx follows ISO/IEC 15693 or NFC Forum Type 5 recommendation for radio-

       frequency power and signal interface and for anticollision and transmission protocol.

7.1    RF communication

7.1.1  Access to a ISO/IEC 15693 device

       The dialog between the “RF reader” and the ST25DVxxx takes place as

       follows:

       These operations use the RF power transfer and communication signal interface described

       below (see Power transfer, Frequency and Operating field). This technique is called RTF

       (Reader talk first).

       •  activation of the ST25DVxxx by the RF operating field of the reader,

       •  transmission of a command by the reader (ST25DVxxx detects carrier amplitude

          modulation)

       •  transmission of a response by the ST25DVxxx(ST25DVxxx modulates is load clocked

          at subcarrier rate)

       Operating field

       The ST25DVxxx operates continuously between the minimum and maximum values of the

       electromagnetic field H defined in Table 214: RF characteristics. The Reader has to

       generate a field within these limits.

       Power transfer

       Power is transferred to the ST25DVxxx by radio frequency at 13.56 MHz via coupling

       antennas in the ST25DVxxx and the Reader. The RF operating field of the reader         is

       transformed on the ST25DVxxx antenna to an AC voltage which is rectified, filtered and

       internally regulated. During communications, the amplitude modulation (ASK) on this

       received signal is demodulated by the ASK demodulator

                               DocID027603 Rev 4                                                  99/220

                                                                                                          219
RF operations                                             ST25DV04K ST25DV16K ST25DV64K

         Frequency

         The ISO 15693 standard defines the carrier frequency (fC) of the operating field as 13.56
         MHz ±7 kHz.

7.2      RF communication and energy harvesting

         As the current consumption can affect the AC signal delivered by the antenna, RF

         communications with ST25DVxxx are not guaranteed during voltage delivery on the energy

         harvesting analog output V_EH.

         RF communication can disturb and possibly stop Energy Harvesting mode.

7.3      Fast transfer mode mailbox access in RF

         Thanks to dedicated commands, the RF interface has the possibility to check Mailbox

         availability, and the capability to access it directly to put or get a message from it (see

         Section 5.1: Fast transfer mode (FTM) for specific features).

7.4      RF protocol description

7.4.1    Protocol description

         The transmission protocol (or simply “the protocol”) defines the mechanism used to

         exchange instructions and data between the VCD (Vicinity Coupling Device) and the

         ST25DVxxx in both directions. It is based on the concept of “VCD talks first”.

         This means that a ST25DVxxx does not start transmitting unless it has received and

         properly decoded an instruction sent by the VCD. The protocol is based on an exchange             of:

         •     a request from the VCD to the ST25DVxxx,

         •     a response from the ST25DVxxx to the VCD.

         Each request and each response are contained in a frame. The frame are delimited by a

         Start of Frame (SOF) and End of Frame (EOF).

         The protocol is bit-oriented. The number of bits transmitted in a frame is a multiple of eight

         (8), that is an integer number of bytes.

         A single-byte field is transmitted least significant bit (LSBit) first. A multiple-byte field is

         transmitted least significant byte (LSByte) first and each byte is transmitted least significant

         bit (LSBit) first.

100/220                        DocID027603 Rev 4
ST25DV04K  ST25DV16K    ST25DV64K                                                      RF operations

                                    Figure  32. ST25DVxxx     protocol timing

              VCD          Request                              Request

                            frame                               frame

              ST25DVx                       Response                                   Response

              xx                            frame                                      frame

              Timing                <-t1->              <-t2->                 <-t1->               <-t2->

7.4.2      ST25DVxxx states referring to RF protocol

           The ST25DVxxx can be in one of four states:

           •  Power-off

           •  Ready

           •  Quiet

           •  Selected

           Transitions between these states are specified in Figure 33: ST25DVxxx state transition

           diagram and Table 55: ST25DVxxx response depending on Request_flags.

           Power-off state

           The ST25DVxxx is in the Power-off state when it does not receive enough energy from the

           VCD.

           Ready state

           The ST25DVxxx is in the Ready state when it receives enough energy from the VCD. When

           in the Ready state, the ST25DVxxx answers any request where the Select_flag is not set.

           Quiet state

           When in the Quiet state, the ST25DVxxx answers any request with the Address_flag set,

           except for Inventory requests.

           Selected state

           In the Selected state, the ST25DVxxx answers any request in all modes (see Section 7.4.3:

           Modes):

           •  Request in Select mode with the Select_flag set

           •  Request in Addressed mode if the UID matches

           •  Request in Non-Addressed mode as it is the mode for general requests

                                           DocID027603 Rev 4                                        101/220

                                                                                                             219
RF  operations                                                            ST25DV04K ST25DV16K ST25DV64K

                  Table 55. ST25DVxxx response depending on                                                                                          Request_flags

                                                              Address_flag                                                                                        Select_flag

                  Flags                               1                     0                                                                                  1                   0

                                                 Addressed                Non addressed                                                              Selected       Non selected

         ST25DVxxx in Ready or Selected

         state (Devices in Quiet state do not         -                     X                                                                                  -                   X

         answer)

         ST25DVxxx in Selected state                  -                     X                                                                                  X                    -

         ST25DVxxx in Ready, Quiet or

         Selected state (the device which             X                     -                                                                                  -                   X

         matches the UID)

         Error (03h) or no response                   X                     -                                                                                  X                    -

         (command dependent)

                                  Figure 33. ST25DVxxx state transition diagram

                                                      3RZHURII

                                               2XWRIILHOG              ,Q5)ILHOG

                                               DIWHUW5)B2))

                                                              5HDG\       $Q\RWKHUFRPPDQG

                                           ,QYHQWRU\                      ZKHUH6HOHFWB)ODJ

                2XWRI5)ILHOG                                                       LVQRWVHW

                DIWHUW5)B2))                                           6H5OHH6FVWHH6 OWH8HWFR,OW'HBUFH )WDOZDGJL\WKLZV KVHH8UWH,R'U                2XWRI5)ILHOG

                                           6W5DH\VHTWXWLRHWU H8,DG' \                                                                                          DIWHUW5)B2))

                                                      6HOHFW 8,'

                                  4XLHW                                                                                                              6HOHFWHG

                                                         6WD\TXLHW 8,'

                  $Q\RWKHUFRPPDQGZKHUHWKH

                  $GGUHVVB)ODJLVVHW$1'ZKHUH                                       $Q\RWKHUFRPPDQG

                  WKH,QYHQWRU\B)ODJLVQRWVHW

                                                                                                                                                                                   06Y9

         1.     The ST25DVxxx returns to the Power Off state if the tag is out of the RF field for at least tRF_OFF.

         The intention of the state transition method is that only one ST25DVxxx should be                                                                                         in the

         Selected state at a time.

         When the Select_flag is set to 1, the request shall NOT contain a unique ID.

         When the address_flag is set to 0, the request shall NOT contain a unique ID.

102/220                                    DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                    RF operations

7.4.3  Modes

       The term “mode” refers to the mechanism used in a request to specify the set of ST25DVxxx

       devices that shall execute the request.

       Addressed mode

       When the Address_flag is set to 1 (Addressed mode), the request contains the Unique ID

       (UID) of the addressed ST25DVxxx.

       Any ST25DVxxx that receives a request with the Address_flag set to 1 compares the

       received Unique ID to its own. If it matches, then the ST25DVxxx executes the request (if

       possible) and returns a response to the VCD as specified in the command description.

       If the UID does not match, then it remains silent.

       Non-addressed mode (general request)

       When the Address_flag is cleared to 0 (Non-Addressed mode), the request does not contain

       a Unique ID.

       Select mode

       When the Select_flag is set to 1 (Select mode), the request does not contain a unique ID.

       The ST25DVxxx in the Selected state that receives a request with the Select_flag set to 1

       executes it and returns a response to the VCD as specified in the command description.

       Only the ST25DVxxx in the Selected state answers a request where the Select_flag is set to

       1.

       The system design ensures that only one ST25DVxxx can be in the Select state at a time.

7.4.4  Request format

       The request consists of:

       •   an SOF,

       •   flags,

       •   a command code,

       •   parameters and data,

       •   a CRC,

       •   an EOF.

                                 Table 56. General         request format

       S                                                                                         2 byte  E

       O   Request_flags         Command code              Parameters      Data                  CRC     O

       F                                                                                                 F

7.4.5  Request flags

       In a request, the “flags” field specifies the actions to be performed by the ST25DVxxx and

       whether corresponding fields are present or not.

       The flags field consists of eight bits. Bit 3 (Inventory_flag) of the request flag defines the

       contents of the four MSBs (bits 5 to 8). When bit 3 is reset (0), bits 5 to 8 define the

                                 DocID027603 Rev 4                                                     103/220

                                                                                                                219
RF  operations                                                                ST25DV04K ST25DV16K ST25DV64K

         ST25DVxxx selection criteria. When bit 3 is set (1), bits 5 to 8 define the ST25DVxxx

         Inventory parameters.

                                            Table 57. Definition of request flags 1 to 4

         Bit No                 Flag                  Level                          Description

                                                      0      A single subcarrier frequency is used by the

             Bit 1      Subcarrier_flag(1)                   ST25DVxxx

                                                      1      Two subcarriers are used by the ST25DVxxx

             Bit 2      Data_rate_flag(2)             0      Low data rate is used

                                                      1      High data rate is used

                                                      0      The meaning of flags 5 to 8 is described in Table 58:

             Bit 3      Inventory_flag                       Request flags 5 to 8 when inventory_flag, Bit 3 = 0

                                                      1      The meaning of flags 5 to 8 is described in Table 59:

                                                             Request flags 5 to 8 when inventory_flag, Bit 3 = 1

             Bit 4      Protocol_extension_flag       0      No Protocol format extension

                                                      1      Protocol format extension. Reserved for future use.

         1.     Subcarrier_flag refers to the ST25DVxxx-to-VCD communication.

         2.     Data_rate_flag refers to the ST25DVxxx-to-VCD communication.

         .                Table 58. Request flags 5 to 8 when inventory_flag, Bit 3 = 0

         Bit nb           Flag              Level                             Description

                                            0      The request is executed by any ST25DVxxx according to the

                Bit  5  Select flag(1)             setting of Address_flag

                                            1      The request is executed only by the ST25DVxxx in Selected state

                                            0      The request is not addressed. UID field is not present. The request

                                                   is executed by all ST25DVxxxs.

                Bit  6  Address flag               The request is addressed. UID field is present. The request is

                                            1      executed only by the ST25DVxxx whose UID matches the UID

                                                   specified in the request.

                Bit  7    Option flag       0      Option not activated.

                                            1      Option activated.

                Bit  8    RFU               0      -

         1.     If the Select_flag is set to 1, the Address_flag is set to 0 and the UID field is not present in the
                request.

104/220                                            DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                        RF operations

                   Table 59.      Request flags        5   to 8 when    inventory_flag,  Bit  3   =  1

          Bit nb   Flag           Level                                 Description

          Bit 5    AFI flag       0      AFI field     is  not present

                                  1      AFI field     is  present

          Bit 6   Nb_slots flag   0      16 slots

                                  1      1 slot

          Bit 7   Option flag     0      -

          Bit 8    RFU            0      -

7.4.6  Response format

       The response consists of:

       •  an SOF,

       •  flags,

       •  parameters and data,

       •  a CRC,

       •  an EOF.

                                      Table    60.  General response    format

       S                                                                                                     2 byte  E

       O          Response_flags                       Parameters               Data                         CRC     O

       F                                                                                                             F

7.4.7  Response flags

       In a response, the flags indicate how actions have been performed by the ST25DVxxx and

       whether corresponding fields are present or not. The response flags consist of eight bits.

                               Table  61. Definitions of response flags 1 to 8

          Bit Nb       Flag              Level                          Description

          Bit 1   Error_flag                0       No error

                                            1       Error detected. Error code is in the “Error”     field.

          Bit 2   RFU                       0       -

          Bit 3   RFU                       0       -

          Bit 4   Extension flag            0       No extension

          Bit 5   RFU                       0       -

          Bit 6   RFU                       0       -

          Bit 7   RFU                       0       -

          Bit 8   RFU                       0       -

                                         DocID027603 Rev 4                                                   105/220

                                                                                                                        219
RF operations                                                         ST25DV04K ST25DV16K ST25DV64K

7.4.8    Response and error code

         If the Error_flag is set by the ST25DVxxx in the response, the Error code field is present and

         provides information about the error that occurred.

         Error codes not specified in Table 62: Response error code definition are reserved for future

         use.

                           Table 62. Response error code definition

               Error code                                         Meaning

               01h         Command is not supported.

               02h         Command is not recognized (format error).

               03h         The option is not supported.

               0Fh         Error with no information given.

               10h         The specified block is not available.

               11h         The specified block is already locked and thus cannot be locked again.

               12h         The specified block is locked and its contents cannot be changed.

               13h         The specified block was not successfully programmed.

               14h         The specified block was not successfully locked.

               15h         The specified block is protected in read.

7.5      Timing definition

         t1: ST25DVxxx response delay

         Upon detection of the rising edge of the EOF received from the VCD, the ST25DVxxx waits

         for a t1nom time before transmitting its response to a VCD request or switching to the next
         slot during an inventory process. Values of t1 are given in Table 63: Timing values.

         t2: VCD new request delay

         t2 is the time after which the VCD may send an EOF to switch to the next slot when one or
         more ST25DVxxx responses have been received during an Inventory command. It starts

         from the reception of the EOF from the ST25DVxxxs.

         The EOF sent by the VCD may be either 10% or 100% modulated regardless of the

         modulation index used for transmitting the VCD request to the ST25DVxxx.

         t2 is also the time after which the VCD may send a new request to the ST25DVxxx, as
         described in Figure 32: ST25DVxxx protocol timing.

         Values of t2 are given in Table 63: Timing values.

         t3: VCD new request delay when no response is received from the ST25DVxxx

         t3 is the time after which the VCD may send an EOF to switch to the next slot when no
         ST25DVxxx response has been received.

         The EOF sent by the VCD may be either 10% or 100% modulated regardless of the

         modulation index used for transmitting the VCD request to the ST25DVxxx.

106/220                             DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                                                  RF operations

                         From the time the VCD has generated the rising edge of an EOF:

                         •  If this EOF is 100% modulated, the VCD waits for a time at least equal to t3min for 100%

                            modulation before sending a new EOF.

                         •  If this EOF is 10% modulated, the VCD waits for a time at least equal to t3min for 10%

                            modulation before sending a new EOF.

                                                         Table 63. Timing values(1)

                            Minimum (min) values

                                                                                      Nominal (nom) values            Maximum (max) values

               100% modulation                           10% modulation

    t1                                  4320 / fc = 318.6 µs                              4352 / fc = 320.9 µs        4384 / fc = 323.3 µs(2)

    t2                                  4192 / fc = 309.2 µs                                   No tnom                         No tmax

    t3         t1max(3)(3) + tSOF(4)                 t1max(3) + tNRT(5)   + t2min              No tnom                         No tmax

1.  The tolerance of specific timings is ± 32/fC.

2.  VCD request will not be interpreted during the first milliseconds following the RF field rising.

3.  tc1ommax mdoaensd    not apply for  write-alike  requests.    Timing  conditions  for  write-alike   requests  are  defined  in  the
                         description.

4.  rtSaOteF:  is the time taken by the ST25DVxxx             to  transmit  an  SOF   to  the  VCD.  tSOF    depends  on  the  current  data
               High data rate or Low data rate.

5.  stNuRbTcaisrrtiheer  nominal response  time      of  the  ST25DVxxx.    tNRT   depends     on  VICC  to  ST25DVxxx    data   rate  and
                         modulation mode.

                                                                  DocID027603 Rev 4                                                       107/220

                                                                                                                                                   219
RF operations                                                       ST25DV04K ST25DV16K ST25DV64K

7.6      RF Commands

7.6.1    RF command code list

         The   ST25DVxxx supports the following legacy and extended RF command set:

         •     Inventory, used to perform the anticollision sequence.

         •     Stay Quiet, used to put the ST25DVxxx in quiet mode, where it does not respond to

               any inventory command.

         •     Select, used to select the ST25DVxxx. After this command, the ST25DVxxx processes

               all Read/Write commands with Select_flag set.

         •     Reset To Ready, used to put the ST25DVxxx in the ready state.

         •     Read Single Block and Extended Read Single Block, used to output the 32 bit of the

               selected block and its locking status.

         •     Write Single Block and Extended Write Single Block, used to write and verify the

               new content for an update of a 32 bit block, provided that it is not in a locked memory

               area.

         •     Read Multiple Blocks and Extended Read Multiple Block, used to read the selected

               blocks in an unique area, and send back their value.

         •     Write Multiple Blocks and Extended Write Multiple Block, used to write and verify

               the new content for an update of up to 4 blocks located in the same memory area,

               which was not previously locked for writing.

         •     Write AFI, used to write the 8-bit value in the AFI register.

         •     Lock AFI, used to lock the AFI register.

         •     Write DSFID, used to write the 8-bit value in the DSFID register.

         •     Lock DSFID, used to lock the DSFID register.

         •     Get System information and Extended Get System Information, used to provide

               the system information value.

         •     Get System information, used to provide the standard system information values.

         •     Extended Get System Information, used to provide the extended system information

               values.

         •     Write Password, used to update the 64 bit of the selected areas or configuration

               password, but only after presenting the current one.

         •     Lock Block and Extended Lock block, used to write the CC file blocks security status

               bits (Protect the CC File content against writing).

         •     Present Password, enables the user to present a password to open a security

               session.

         •     Fast Read Single Block and Fast Extended Read Single Block, used to output the

               32 bits of the selected block and its locking status at doubled data rate.

         •     Fast Read Multiple Blocks and Fast Extended Read Multiple Blocks, used to read

               the selected blocks in a single area and send back their value at doubled data rate.

         •     Read Message, used to output up to 256 byte of the Mailbox.

         •     Read Message Length, used to output the Mailbox message length.

         •     Fast Read Message, used to output up to 256 byte of the mailbox, at double data rate.

         •     Write Message, used to write up to 256 byte in the Mailbox.

         •     Fast Read Message Length, used to ouput the mailbox length, at double data

               rate.

108/220                                DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                          RF operations

•  Fast Write Message, used to write up to 256 bytes in the mailbox, with answer at

   double data rate.

•  Read Configuration, used to read static configuration registers.

•  Write Configuration, used to write static configuration registers.

•  Read Dynamic Configuration, used to read dynamic register.

•  Write Dynamic Configuration, used to write dynamic register.

•  Fast Read Dynamic Configuration, used to read dynamic register, at double data

   rate.

•  Fast Write Dynamic Configuration, used to write dynamic register, with answer at

   double data rate.

•  Manage GPO, used to drive GPO output value when corresponding GPO mode is

   enabled.

                               DocID027603 Rev 4                                     109/220

                                                                                              219
RF operations                                                     ST25DV04K ST25DV16K ST25DV64K

7.6.2         Command codes list

              The ST25DVxxx supports the commands described in     this section. Their codes are given  in

              Table 64.

              -                         Table  64.  Command codes

Command code                Function                Command code                   Function

standard                                            custom

         01h     Inventory                          A0h            Read Configuration

         02h     Stay Quiet                         A1h            Write Configuration

         20h     Read Single Block                  A9h            Manage GPO

         21h     Write Single Block                 AAh            Write Message

         22h     Lock block                         ABh            Read Message Length

         23h     Read Multiple Blocks               ACh            Read Message

         24h     Write Multiple Blocks              ADh            Read Dynamic Configuration

         25h     Select                             AEh            Write Dynamic Configuration

         26h     Reset to Ready                     B1h            Write Password

         27h     Write AFI                          B3h            Present Password

         28h     Lock AFI                           C0h            Fast Read Single Block

         29h     Write DSFID                        C3h            Fast Read Multiple Blocks

         30h     Extended Read Single               C4h            Fast Extended Read Single Block

                 Block

         31h     Extended Write Single              C5h            Fast Extended Read Multiple Block

                 Block

         32h     Extended Lock block                CAh            Fast Write Message

         33h     Extended Read Multiple             CBh            Fast Read Message Length

                 Blocks

         34h     Extended Write Multiple            CCh            Fast Read Message

                 Blocks

         2Ah     Lock DSFID                         CDh            Fast Read Dynamic Configuration

         2Bh     Get System Info                    CEh            Fast Write Dynamic Configuration

         2Ch     Get Multiple Block Security

                 Status

         3Bh     Extended Get System Info

         3Ch     Extended Get Multiple

                 Block Security Status

110/220                                       DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                          RF operations

7.6.3  General Command Rules

       In case of a valid command, the following paragraphs will describe the expected behavior

       for each command.

       But in case of an invalid command, in a general manner, the ST25DVxxx will behave as

       follows:

       1.  if flag usage is incorrect, the error code 03h will be issued only if the right UID is used in

           the command, otherwise no response will be issued.

       2.  error 02h will be issued if the custom command is used with the manufacturer code

           different from the ST one

       Another case is if I2C is busy. In this case, any RF command (except Inventory, Select, Stay

       quiet and Reset to ready) will get 0Fh error code as response only:

           a)      if select flag and address flags are not set at the same time (except if ST25DVxxx

                   is in quiet state)

           b)      if select flag is set and ST25DVxxx is in selected state.

       For all other commands, if I2C is busy, no response will be issued by ST25DVxxx.

7.6.4  Inventory

       Upon receiving the Inventory request, the ST25DVxxx runs the anticollision sequence. The

       Inventory_flag is set to 1. The meaning of flags 5 to 8 is shown in Table 59: Request flags 5

       to 8 when inventory_flag, Bit 3 = 1.

       The request contains:

       •   the flags

       •   the Inventory command code (001)

       •   the AFI if the AFI flag is set

       •   the mask length

       •   the mask value if mask length is different from 0

       •   the CRC

       The ST25DVxxx does not generate any answer in case of error.

                                       Table 65. Inventory request format

          Request  Request_flags       Inventory      Optional  Mask          Mask     CRC16    Request

           SOF                                        AFI       length        value             EOF

           -          8 bits           01h            8 bits    8 bits    0 - 64 bits  16 bits      -

       The response contains:

       •   the flags

       •   the Unique ID

                                       Table  66. Inventory     response  format

       Response       Response_flags          DSFID             UID                    CRC16    Response

           SOF                                                                                  EOF

           -              8 bits              8 bits            64 bits                16 bits   -

                                       DocID027603 Rev 4                                        111/220

                                                                                                           219
RF operations                                                 ST25DV04K ST25DV16K ST25DV64K

         During an Inventory process, if the VCD does not receive an RF ST25DVxxx response, it

         waits for a time t3 before sending an EOF to switch to the next slot. t3 starts from the rising
         edge of the request EOF sent by the VCD.

         •     If the VCD sends a 100% modulated EOF, the minimum value of t3 is:

               t3min = 4384/fC (323.3µs) + tSOF

         •     If the VCD sends a 10% modulated EOF, the minimum value of t3 is:

               t3min = 4384/fC (323.3µs) +    tNRT +  t2min

         where:

         •     tSOF is the time required by the ST25DVxxx to transmit an SOF to the VCD,

         •     tNRT is the nominal response time of the ST25DVxxx.

         tNRT and tSOF are dependent on the ST25DVxxx-to-VCD data rate and subcarrier
         modulation mode.

Note:    In case of error, no response is sent by ST25DVxxx.

7.6.5    Stay Quiet

         On receiving the Stay Quiet command, the ST25DVxxx enters the Quiet state if no error

         occurs, and does NOT send back a response. There is NO response to the Stay Quiet

         command even if an error occurs.

         The Option_flag is not supported. The Inventory_flag must be set to 0.

         When in the Quiet state:

         •     the ST25DVxxx does not process any request if the Inventory_flag is set,

         •     the ST25DVxxx processes any Addressed request.

         The ST25DVxxx exits the Quiet state when:

         •     it is reset (power off),

         •     receiving a Select request. It then goes to the Selected state,

         •     receiving a Reset to Ready request. It then goes to the Ready state.

                                         Table 67. Stay Quiet request format

            Request  Request flags       Stay Quiet           UID                    CRC16    Request

               SOF                                                                              EOF

               -           8 bits             02h             64 bits                16 bits    -

         The Stay Quiet command must always be executed in Addressed mode (Select_flag is reset

         to 0 and Address_flag is set to 1).

112/220                                  DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                   RF operations

                   Figure 34. Stay Quiet frame exchange between VCD and ST25DVxxx

               VCD               SOF                Stay Quiet           EOF

                                                    request

           ST25DVxxx

7.6.6  Read Single Block

       On receiving the Read Single Block command, the ST25DVxxx reads the requested block

       and sends back its 32-bit value in the response. The Option_flag is supported, when set

       response include the Block Security Status. The Inventory_flag must be set to 0.

       Block number is coded on 1 Byte and only first 256 blocks of ST25DV16K-xx and

       ST25DV64K-xx can be addressed using this command.

                                 Table 68. Read Single Block request format

          Request    Request_flags       Read Single            UID(1)   Block number  CRC16                 Request

           SOF                           Block                                                               EOF

           -             8 bits          20h                    64 bits       8 bits   16 bits                   -

       1.  Gray color means that the field is optional.

       Request parameters:

       •   Request flags

       •   UID (optional)

       •   Block number

               Table 69. Read Single Block response format               when Error_flag is     NOT set

           Response      Response_flags             Block security            Data     CRC16        Response
                                                         status(1)
           SOF                                                                                               EOF

               -                 8 bits                   8 bits         32 bits       16 bits               -

       1.  Gray color means that the field is optional.

       Response parameters:

       •   Block security status if Option_flag is set (see Table 70: Block security status)

       •   Four bytes of block data

                                         Table 70. Block security status

           b7        b6          b5      b4           b3          b2     b1                     b0

                           Reserved for future use.                                 0: Current block not locked

                                         All at 0.                                  1: Current block locked

                                         DocID027603 Rev 4                                                   113/220

                                                                                                                      219
RF  operations                                                            ST25DV04K ST25DV16K ST25DV64K

                     Table 71. Read Single Block response format when Error_flag is set

         Response          Response_flags                     Error code           CRC16              Response

                SOF                                                                                        EOF

                -                  8 bits                     8 bits               16 bits                 -

         Response parameter:

         •      Error code as Error_flag is set

                –    03h: command option not supported

                –    0Fh: error with no information

                –    10h: the specified block is not available

                –    15h: the specified block is read-protected

                Figure 35. Read Single Block frame exchange between VCD and ST25DVxxx

                VCD        SOF     Read Single Block          EOF

                                           request

                ST25DVxxx                                             <-t1->  SOF  Read Single Block  EOF

                                                                                       response

7.6.7    Extended Read Single Block

         On receiving the Extended Read Single Block command, the ST25DVxxx reads                     the

         requested block and sends back its 32-bit value in the response.

         When the Option_flag is set, the response includes the Block Security Status.

         Block number is coded on 2 Bytes so all memory blocks of ST25DV16K-xx and

         ST25DV64K-xx can be addressed using this command.

                           Table 72. Extended Read Single Block request format

            Request                        Extended           UID(1)                                  Request

                SOF  Request_flags         Read Single                        Block number  CRC16          EOF

                                           Block

                -          8 bits          30h                64 bits         16 bits       16 bits        -

         1.     Gray color means that the field is optional.

         Request parameters:

         •      Request flags

         •      UID (optional)

         •      Block number

114/220                                    DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                      RF operations

          Table 73. Extended Read Single Block response format when Error_flag is NOT set

           Response       Response_flags          Block security            Data     CRC16             Response
                                                         status(1)
           SOF                                                                                                EOF

                  -            8 bits                    8 bits             32 bits  16 bits                  -

       1.  Gray color means that the field is optional.

       Response parameters:

       •   Block security status if Option_flag is set (see Table 70: Block security status)

       •   Four bytes of block data

                                       Table 74. Block security status

           b7         b6       b5      b4            b3          b2         b1                     b0

                               Reserved for future use.                              0: Current block not locked

                                       All at 0.                                     1: Current block locked

           Table 75. Extended Read Single Block response format when Error_flag is set

       Response           Response_flags                 Error code                  CRC16             Response

           SOF                                                                                                EOF

               -               8 bits                    8 bits                      16 bits                     -

       Response parameter:

       •   Error code as Error_flag is set

           –         03h: command option not supported or no response

           –         0Fh: error with no information

           –         10h: the specified block is not available

           –         15h: the specified block is read-protected

               Figure 36. Extended Read Single Block frame exchange between VCD and

                                                         ST25DVxxx

           VCD            SOF      Extended Read         EOF

                               Single Block request

                                                                                     Extended Read

           ST25DVxxx                                                <-t1->  SOF      Single Block      EOF

                                                                                     response

7.6.8  Write Single Block

       On receiving the Write Single Block command, the ST25DVxxx writes the data contained in

       the request to the targeted block and reports whether the write operation was successful in

       the response. When the Option_flag is set, wait for EOF to respond. The Inventory_flag

       must be set to 0.

                                       DocID027603 Rev 4                                                      115/220

                                                                                                                       219
RF  operations                                                                ST25DV04K ST25DV16K ST25DV64K

         During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
         otherwise the ST25DVxxx may not program correctly the data into the memory. The Wt time
         is equal to t1nom + N × 302 µs (N is an integer).

         Block number is coded on 1 Byte and only first 256 blocks of ST25DV16K-xx and

         ST25DV64K-xx can be addressed using this command.

                                    Table 76. Write Single Block request format

         Request      Request_flags       Write Single               UID(1)   Block       Data     CRC16    Request

                SOF                       Block                               number                             EOF

                -         8 bits          21h                        64 bits  8 bits      32 bits  16 bits          -

         1.     Gray color means that the field is optional.

         Request parameters:

         •      Request flags

         •      UID (optional)

         •      Block number

         •      Data

                   Table 77. Write  Single Block response                    format when  Error_flag is NOT set

                Response SOF              Response_flags                      CRC16                Response EOF

                       -                  8 bits                              16 bits              -

         Response parameter:

         •      No parameter. The response is sent back after the writing cycle.

                      Table 78. Write Single Block response format when Error_flag is set

             Response     Response_flags                      Error code                  CRC16             Response

                SOF                                                                                         EOF

                   -              8 bits                             8 bits               16 bits                -

         Response parameter:

         •      Error code as Error_flag is set(a):

                –     03h: command option not supported

                –     0Fh: error with no information given

                –     10h: the specified block is not available

                –     12h: the specified block is locked or protected and its contents cannot be changed

                –     13h: the specified block was not successfully programmed

         a.     For more details, see Figure 7: Memory organization

116/220                                   DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                 RF operations

            Figure 37. Write Single Block  frame exchange between VCD and                 ST25DVxxx

       VCD      SOF   Write Single   EOF

                      Block request

ST25DVxxx                                  <-t1->  SOF         Write Single          EOF  Write sequence when

                                                               Block response                 error

ST25DVxxx                                  <------------------- Wt --------------->  SOF   Write Single   EOF

                                                                                          Block response

7.6.9       Extended Write Single Block

            On receiving the Extended Write Single command, the ST25DVxxx writes the data

            contained in the request to the targeted block and reports whether the write operation was

            successful in the response. When the Option_flag is set, wait for EOF to respond.

            The Inventory_flag must be set to 0.

            During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
            otherwise the ST25DVxxx may not program correctly the data into the memory. The Wt time
            is equal to t1nom + N × 302 µs (N is an integer).

            Block number is coded on 1 Byte and only first 256 blocks of ST25DV16K-xx and

            ST25DV64K-xx can be addressed using this command.

                                 Table 79. Extended Write Single request format

            Request   Request_flags  Extended Write            UID(1)   Block        Data     CRC16       Request

                SOF                  Single Block                       number                            EOF

                -        8 bits            31h                 64 bits  16 bits      32 bits  16 bits       -

            1.  Gray color means that the field is optional.

            Request parameters:

            •   Request flags

            •   UID (optional)

            •   Block number

            •   Data

                Table 80. Extended   Write Single response     format when           Error_flag is NOT set

                Response SOF         Response_flags                     CRC16                 Response EOF

                      -                    8 bits                       16 bits                      -

            Response parameter:

            •   No parameter. The response is sent back after the writing cycle.

                                           DocID027603 Rev 4                                              117/220

                                                                                                                   219
RF  operations                                                            ST25DV04K ST25DV16K ST25DV64K

                      Table 81. Extended Write Single response format when Error_flag is set

               Response  Response_flags                       Error code                CRC16                     Response

                SOF                                                                                               EOF

                   -          8 bits                          8 bits                            16 bits           -

         Response parameter:

         •      Error code as Error_flag is set:

                –        03h: command option not supported

                –        0Fh: error with no information given

                –        10h: the specified block is not available

                –        12h: the specified block is locked and its contents cannot be changed

                –        13h: the specified block was not successfully programmed

         Figure 38. Extended Write Single frame exchange between VCD and ST25DVxxx

    VCD         SOF      Extended Write  EOF

                         Single request

    ST25DVxxx                                 <-t1->  SOF      Extended Write           EOF     Write sequence when

                                                               Single response                           error

    ST25DVxxx                                 <------------------- Wt --------------->  SOF     Extended Write    EOF

                                                                                                Single response

7.6.10   Lock block

         On receiving the Lock block request, the ST25DVxxx locks the single block value

         permanently and protects its content against new writing.

         This command is only applicable for the blocks 0 and 1 which may include a CC file.

         For a global protection of a area, update accordingly the RFAiSS bits in the system area.
         The Option_flag is supported, when set wait for EOF to respond.

         The Inventory_flag must be set to 0.

         During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
         otherwise the ST25DVxxx may not lock correctly the single block value in memory. The Wt
         time is equal to t1nom + N × 302 µs (N is an integer).

                                         Table 82. Lock block request format

                Request  Request_flags   Lock block            UID(1)                   block            CR7C16   Request

                SOF                                                       number                                  EOF

                -        8 bits               22h              64 bits                  8 bits           16 bits     -

         1.     Gray color means that the field is optional.

118/220                                       DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                             RF operations

Request parameter:

•  Request Flags

•  UID (optional)

•  Block number (only value 00h or 01h) are allowed to protect the CCfile in case of NDEF

   usage.

             Table 83. Lock block response format when Error_flag is NOT set

   Response   Response_flags                                      CRC16                   Response

   SOF                                                                                                EOF

   -                 8 bits                                       16 bits                                -

Response parameter:

•  No parameter

         Table 84. Lock single block response format when Error_flag is set

   Response         Response_flags                   Error code                  CRC16    Response

   SOF                                                                                                EOF

      -                        8 bits                     8 bits                 16 bits              -

Response parameter:

•  Error code as Error_flag is set

   –     03h: command option not supported

   –     10h: block not available

   –     11h: the specified block is already locked and thus cannot be locked again

   –     14h: the specified block was not successfully locked

   Figure 39. Lock single block frame exchange between VCD and ST25DVxxx

                               Lock

      VCD          SOF         block    EOF

                               request

   ST25DVxxx                                 <-t1->  SOF          Lock block     EOF      Lock sequence

                                                                  response                when error

   ST25DVxxx                                 <----------------- Wt ----------->  SOF      Lock block     EOF

                                                                                          response

                                       DocID027603 Rev 4                                              119/220

                                                                                                               219
RF operations                                                         ST25DV04K ST25DV16K ST25DV64K

7.6.11   Extended Lock block

         On receiving the extended Lock block request, the ST25DVxxx locks the single block value

         permanently and protects its content against new writing.

         This command is only applicable for the blocks 0 and 1 which may include a CC file.

         For a global protection of a area, update accordingly the AiSS bits in the system area. When

         the Option_flag is set, wait for EOF to respond.

         The Inventory_flag must be set to 0.

         During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
         otherwise the ST25DVxxx may not lock correctly the single block value in memory. The Wt
         time is equal to t1nom + N × 302 µs (N is an integer).

                                 Table 85. Extended          Lock block   request format

         Request        Request_flags    Extended            UID(1)           block       CRC16     Request

               SOF                       Lock block                       number                    EOF

               -         8 bits                32h           64 bits          16 bits     16 bits         -

         1.    Gray color means that the field is optional.

         Request parameter:

         •     Request Flags

         •     UID (optional)

         •     Block number (only value 00h or 01h) are allowed to protect the CCfile in case of NDEF

               usage.

                  Table 86. Extended Lock block response format when Error_flag is NOT set

            Response     Response_flags                                   CRC16                     Response

               SOF                                                                                  EOF

                  -              8 bits                                   16 bits                      -

         Response parameter:

         •     No parameter

                        Table 87. Extended Lock block response format when Error_flag is set

               Response        Response_flags                Error code                CRC16       Response

               SOF                                                                                  EOF

                     -                 8 bits                     8 bits               16 bits      -

         Response parameter:

         •     Error code as Error_flag is set

               –        03h: command option not supported

               –        10h: block not available

               –        11h: the specified block is already locked and thus cannot be locked again

               –        14h: the specified block was not successfully locked

120/220                                        DocID027603 Rev 4
ST25DV04K  ST25DV16K ST25DV64K                                                                           RF operations

                       Figure 40. Extended       Lock block frame exchange between VCD

                                                  and ST25DVxxx

                                    Extended

                  VCD          SOF  Lock      EOF

                                    block

                                    request

                                                                           Extended                      Lock sequence

               ST25DVxxx                                     <-t1->   SOF  Lock block            EOF     when error

                                                                           response

                                                                                                         Extended

               ST25DVxxx                                     <----------------- Wt ----------->  SOF     Lock block  EOF

                                                                                                         response

7.6.12     Read Multiple Blocks

           When receiving the Read Multiple Block command, the ST25DVxxx reads the selected

           blocks and sends back their value in multiples of 32 bits in the response. The blocks are

           numbered from 00h to FFh in the request and the value is minus one (–1) in the field. For

           example, if the “Number of blocks” field contains the value 06h, seven blocks are read. The

           maximum number of blocks is fixed at 256 assuming that they are all located in the same

           area. If the number of blocks overlaps areas or overlaps the end of user memory, the

           ST25DVxxx returns an error code. When the Option_flag is set, the response returns the

           Block Security Status.

           The Inventory_flag must be set to 0.

           Block number is coded on 1 Byte and only first 256 blocks of ST25DV16K-xx and

           ST25DV64K-xx can be addressed using this command.

                                   Table 88. Read Multiple Block request format

           Request     Request_    Read Multiple             UID(1)   First block    Number              CRC16       Request

               SOF     flags        Block                                  number  of blocks                         EOF

               -       8 bits       23h                      64 bits       8 bits                8 bits  16 bits     -

           1.  Gray color means that the field is optional.

           Request parameters:

           •   Request flags

           •   UID (optional)

           •   First block number

           •   Number of blocks

                                         DocID027603 Rev 4                                                           121/220

                                                                                                                              219
RF  operations                                                                ST25DV04K ST25DV16K ST25DV64K

                    Table 89. Read Multiple Block response format when Error_flag is NOT set

            Response       Response_           Block security                 Data                 CRC16        Response
                                               status(1)
                SOF           flags                                                                                EOF

                    -         8 bits           8 bits(2)                  32 bits(2)               16 bits         -

         1.     Gray color means that the field is optional.

         2.     Repeated as needed.

         Response parameters:

         •      Block security status if Option_flag is set (see Table 90: Block security status)

         •      N blocks of data

                                               Table 90. Block security status

                b7        b6       b5          b4             b3          b2          b1                    b0

                                   Reserved for future use.                               0: Current block not locked

                                       All at 0.                                          1: Current block locked

                       Table 91. Read Multiple Block response format when Error_flag is set

            Response SOF      Response_flags                  Error code                  CRC16             Response EOF

                       -               8 bits                     8 bits                  16 bits               -

         Response parameter:

         •      Error code as Error_flag is set:

                –         03h: command option is not supported

                –         0Fh: error with no information given

                –         10h: the specified block is not available

                –         15h: the specified block is read-protected

                Figure 41. Read Multiple Block frame exchange between VCD and ST25DVxxx

                    VCD       SOF     Read Multiple  EOF

                                      Block request

                ST25DVxxx                                         <-t1->  SOF       Read Multiple   EOF

                                                                                    Block response

7.6.13   Extended Read Multiple Blocks

         When receiving the Extended Read multiple block command, the ST25DVxxx reads the

         selected blocks and sends back their value in multiples of 32 bits in the response. The

         blocks are numbered from 00h to last block of memory in the request and the value is minus

         one (-1) in the field. For example, if the “Number of blocks” field contains the value 06h,

         seven blocks are read. The maximum number of blocks is fixed at 2047 assuming that they

         are all located in the same area. If the number of blocks overlaps areas or overlaps the end

122/220                                        DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                    RF operations

of user memory, the ST25DVxxx returns an error code. When the Option_flag is set, the

response returns the Block Security Status.

The Inventory_flag must be set to 0.

Block number is coded on 2 Bytes so all memory blocks of ST25DV16K-xx and

ST25DV64K-xx can be addressed using this command.

                  Table 92. Extended Read Multiple Block request format

Request       Request_      Extended              UID(1)          First block  Number                     Request

    SOF       flags       Read Multiple                           number       of blocks         CRC16       EOF

                               Block

    -         8 bits           33h                64 bits         16 bits      16 bits           16 bits        -

1.  Gray color means that the field is optional.

Request parameters:

•   Request flags

•   UID (optional)

•   First block number

•   Number of blocks

Table 93. Extended Read Multiple Block                response format          when Error_flag            is NOT set

   Response   Response_             Block security                Data                  CRC16             Response
                                      status(1)
    SOF           flags                                                                                   EOF

        -         8 bits              8 bits(2)               32 bits(2)                16 bits              -

1.  Gray color means that the field is optional.

2.  Repeated as needed.

Response parameters:

•   Block security status if Option_flag is set (see Table 94: Block security status)

•   N blocks of data

                                    Table 94. Block security status

    b7        b6        b5          b4            b3          b2          b1                     b0

                        Reserved for future use.                               0: Current block not locked

                               All at 0                                        1: Current block locked

    Table 95. Extended Read Multiple Block response format when Error_flag is set

   Response SOF       Response_flags              Error code                   CRC16             Response EOF

           -                8 bits                    8 bits                   16 bits                    -

                                    DocID027603 Rev 4                                                        123/220

                                                                                                                      219
RF  operations                                                        ST25DV04K ST25DV16K ST25DV64K

         Response parameter:

         •      Error code as Error_flag is set:

                –       03h: command option is not supported

                –       0Fh: error with no information given

                –       10h: the specified block is not available

                –       15h: the specified block is read-protected

                        Figure 42. Extended Read Multiple Block frame exchange between

                                                  VCD and ST25DVxxx

                                  Extended

                   VCD     SOF  Read Multiple     EOF

                                Block request

                                                                           Extended Read

                ST25DVxxx                                  <-t1->     SOF  Multiple Block     EOF

                                                                               response

7.6.14   Write Multiple Blocks

         On receiving the Write Multiple Block command, the ST25DVxxx writes the data contained

         in the request to the requested blocks, and reports whether the write operation were

         successful in the response. ST25DVxxx supports up to 4 blocks, data field must be coherent

         with the number of blocks to program.

         If some blocks overlaps areas, or overlap end of user memory, the ST25DVxxx returns an

         error code and none of the blocks are programmed. When the Option_flag is set, wait for

         EOF to respond. During the RF write cycle Wt, there should be no modulation (neither 100%

         nor 10%), otherwise the ST25DVxxx may not program correctly the data into the memory.

         The Wt time is equal to t1nom + m × 302           μs < 20 ms. (m is an integer, it is function of Nb

         number of blocks to be programmed).

         The Inventory_flag must be set to 0.

         Block number is coded on 1 Byte and only first 256 blocks of ST25DV16K-xx and

         ST25DV64K-xx can be addressed using this command.

                           Table 96. Write Multiple Block request format

Request                    Write                  UID(1)      First   Number                              Request

    SOF  Request_flags     Multiple                           Block        of      Data       CRC16       EOF
                                                                      block(2)
                           Block                           number

    -           8 bits     24h                    64 bits     8 bits       8 bits  Block      16 bits          -
                                                                                   length(3)

1.  Gray color means that the field is optional.

2.  The number of blocks in the request is one less than the number of blocks that the VICC shall write.

3.  Repeated as needed

124/220                                           DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                            RF operations

     Request parameters:

     •     Request flags

     •     UID (optional)

     •     First Block number

     •     Number of blocks

     •     Data

           Table 97. Write Multiple Block response           format when        Error_flag is NOT set

           Response SOF              Response_flags          CRC16                       Response EOF

                     -                  8 bits               16 bits                     -

     Response parameter:

     •     No parameter. The response is sent back after the writing cycle.

                 Table 98. Write Multiple Block response format when Error_flag is set

           Response     Response_flags          Error code                      CRC16    Response

           SOF                                                                                       EOF

              -              8 bits                  8 bits                     16 bits              -

     Response parameter:

     •     Error code as Error_flag is set:

           –     03h: command option is not supported

           –     0Fh: error with no information given

           –     10h: the specified block is not available

           –     12h: the specified block is locked and its contents cannot be changed

           –     13h: the specified block was not successfully programmed

Figure 43. Write Multiple Block frame exchange between VCD and ST25DVxxx

VCD        SOF   Write Multiple  EOF

                 Block request

ST25DVxxx                               <-t1->  SOF    Write Multiple           EOF  Write sequence when

                                                       Block response                    error

ST25DVxxx                               <---------------- m * Wt ------------>  SOF  Write Multiple    EOF

                                                                                     Block response

                                      DocID027603 Rev 4                                              125/220

                                                                                                              219
RF operations                                                              ST25DV04K ST25DV16K ST25DV64K

7.6.15   Extended Write Multiple Blocks

         On receiving the Extended Write multiple block command, the ST25DVxxx writes the data

         contained in the request to the targeted blocks and reports whether the write operation were

         successful in the response. ST25DVxxx supports up to 4 blocks, data field must be coherent

         with number of blocks to program.

         If some blocks overlaps areas, or overlap end of user memory the ST25DVxxx returns an

         error code and none of the blocks are programmed.

         When the Option_flag is set, wait for EOF to respond. During the RF write cycle Wt, there

         should be no modulation (neither 100% nor 10%), otherwise the ST25DVxxx may not

         program correctly the data into the memory. The Wt time is equal to
         t1nom + m × 302 μs < 20 ms (m is an integer function of Nb number of blocks to be
         programmed).

         The inventory_flag must be set to 0.

         Block number is coded on 2 Bytes so all memory blocks of ST25DV16K-xx and

         ST25DV64K-xx can be addressed using this command.

                        Table 99. Extended Write Multiple Block request format

                           Extended                               First    Number

Request  Request_flags         Write              UID(1)          Block    of          Data     CRC16        Request

    SOF                    multiple                               number   block(2)                          EOF

                               block

    -          8 bits          34h                64 bits         16 bits  16 bits     Block    16 bits      -
                                                                                     length(3)

1.  Gray color means that the field is optional.

2.  The number of blocks in the request is one less than the number of blocks that the VICC shall write.

3.  Repeated as needed

         Request parameters:

         •     Request flags

         •     UID (optional)

         •     First block number

         •     Number of block

         •     Data (from first to last blocks, from LSB          bytes to MSB bytes)

         Table 100. Extended Write Multiple Block                 response format when       Error_flag is   NOT  set

               Response SOF                       Response_flags           CRC16                Response     EOF

                        -                         8 bits                   16 bits                        -

         Response parameter:

         •     No parameter. The response is sent back after the writing cycle.

126/220                                           DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                    RF operations

           Table 101. Extended Write Multiple Block response format when Error_flag is set

           Response  Response_flags              Error code                        CRC16              Response

           SOF                                                                                          EOF

              -               8 bits                  8 bits                       16 bits              -

        Response parameter:

        •  Error code as Error_flag is set:

           –        03h: command option is not supported

           –        0Fh: error with no information given

           –        10h: the specified block is not available

           –        12h: the specified block is locked and its contents cannot be changed

           –        13h: the specified block was not successfully programmed

Figure  44. Extended Write Multiple Block frame exchange between VCD and ST25DVxxx

                    Extended Write

VCD        SOF      Multiple Block  EOF

                     request

                                                          Extended Write                Write sequence when

ST25DVxxx                                <-t1->  SOF      Multiple Block           EOF           error

                                                               response

                                                                                        Extended Write

ST25DVxxx                                <------------------- Wt --------------->  SOF  Multiple Block  EOF

                                                                                            response

7.6.16  Select

        When receiving the Select command:

        •  If the UID is equal to its own UID, the ST25DVxxx enters or stays in the Selected state

           and sends a response.

        •  If the UID does not match its own UID, the selected ST25DVxxx returns to the Ready

           state and does not send a response.

        The ST25DVxxx answers an error code only if the UID is equal to its own UID. If not, no

        response is generated. If an error occurs, the ST25DVxxx remains in its current state.

        The Option_flag is not supported, and the Inventory_flag must be set to 0.

                                      Table 102. Select request format

           Request   Request_flags       Select                UID                      CRC16           Request

           SOF                                                                                          EOF

           -         8 bits              25h                   64 bits                  16 bits            -

                                         DocID027603 Rev 4                                              127/220

                                                                                                                 219
RF  operations                                                        ST25DV04K ST25DV16K ST25DV64K

         Request parameter:

         •      UID

                      Table 103. Select Block response format when Error_flag is NOT set

         Response          Response_flags                                  CRC16                      Response

                SOF                                                                                   EOF

                   -               8 bits                                  16 bits                    -

         Response parameter:

         •      No parameter

                           Table 104. Select response format when Error_flag is set

            Response       Response_flags               Error code                  CRC16             Response

                SOF                                                                                   EOF

                   -               8 bits                     8 bits                16 bits           -

         Response parameter:

         •      Error code as Error_flag is set:

                –     03h: the option is not supported

                –     0Fh: error with no information given

                           Figure 45. Select frame exchange between VCD and ST25DVxxx

                      VCD     SOF          Select       EOF

                                           request

                ST25DVxxx                                     <-t1->  SOF      Select        EOF

                                                                               response

7.6.17   Reset to Ready

         On receiving a Reset to Ready command, the ST25DVxxx returns to the Ready state if no

         error occurs. In the Addressed mode, the ST25DVxxx answers an error code only if the UID

         is equal to its own UID. If not, no response is generated.

         The Option_flag is not supported, and the Inventory_flag must be set to 0.

                                   Table 105. Reset to Ready request format

         Request           Request_flags   Reset to Ready             UID(1)                 CRC16    Request

                SOF                                                                                   EOF

                -          8 bits                  26h                64 bits                16 bits     -

         1.     Gray color means that the field is optional.

128/220                                    DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                        RF operations

        Request parameter:

        •  UID (optional)

                Table 106. Reset to Ready response format when Error_flag is NOT set

           Response   Response_flags                                 CRC16             Response

           SOF                                                                                 EOF

           -                 8 bits                                  16 bits                   -

        Response parameter:

        •  No parameter

                     Table 107. Reset to ready response format when Error_flag is set

        Response     Response_flags         Error code                 CRC16           Response

           SOF                                                                                 EOF

           -          8 bits                  8 bits                   16 bits                 -

        Response parameter:

        •  Error code as Error_flag is set:

           –    03h: the option is not supported

           –    0Fh: error with no information given

              Figure 46. Reset to Ready frame exchange between VCD and ST25DVxxx

                                  Reset to

              VCD          SOF       Ready    EOF

                                     request

                                                                     Reset to

           ST25DVxxx                                    <-t1->  SOF  Ready      EOF

                                                                     response

7.6.18  Write AFI

        On receiving the Write AFI request, the ST25DVxxx programs the 8-bit AFI value to its

        memory. When the Option_flag is set, wait for EOF to respond.

        The Inventory_flag must be set to 0.

        During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
        otherwise the ST25DVxxx may not write correctly the AFI value into the memory. The Wt
        time is equal to t1nom +  N × 302 µs (N is an integer).

                                     DocID027603 Rev 4                                         129/220

                                                                                                        219
RF  operations                                                             ST25DV04K ST25DV16K ST25DV64K

                                           Table 108. Write AFI request format

            Request        Request_flags   Write AFI                  UID(1)            AFI               CRC16    Request

                SOF                                                                                                   EOF

                -          8 bits                27h                  64 bits           8 bits            16 bits        -

         1.     Gray color means that the field is optional.

         Request parameter:

         •      Request flags

         •      UID (optional)

         •      AFI

                           Table 109. Write AFI response format when Error_flag                       is  NOT set

            Response       Response_flags                                      CRC16                               Response

                SOF                                                                                                   EOF

                   -               8 bits                                      16 bits                                -

         Response parameter:

         •      No parameter

                           Table 110. Write AFI response format when Error_flag is set

         Response          Response_       Error code                          CRC16                               Response

                SOF        flags                                                                                      EOF

                   -       8 bits              8 bits                          16 bits                                -

         Response parameter:

         •      Error code as Error_flag is set

                –     03h: command option is not supported

                –     0Fh: error with no information given

                –     12h: the specified block is locked and its contents cannot be changed

                –     13h: the specified block was not successfully programmed

                      Figure 47. Write AFI frame exchange between VCD and ST25DVxxx

                      VCD  SOF        Write AFI  EOF

                                      request

                ST25DVxxx                                     <-t1->  SOF      Write AFI              EOF  Write sequence

                                                                               response                    when error

                ST25DVxxx                                     <------------------ Wt -------------->  SOF  Write AFI  EOF

                                                                                                           response

130/220                                    DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                        RF operations

7.6.19  Lock AFI

        On receiving the Lock AFI request, the ST25DVxxx locks the AFI value permanently. When

        the Option_flag is set, wait for EOF to respond.

        The Inventory_flag must be set to 0.

        During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
        otherwise the ST25DVxxx may not lock correctly the AFI value in memory. The Wt time is
        equal to t1nom + N × 302 µs (N is an integer).

                                      Table 111. Lock AFI request format

        Request       Request_flags    Lock AFI            UID(1)           CRC16                Request

            SOF                                                                                  EOF

            -         8 bits           28h                 64 bits          16 bits                    -

        1.  Gray color means that the field is optional.

        Request parameter:

        •   Request Flags

        •   UID (optional)

                      Table 112. Lock AFI response format when Error_flag is NOT set

           Response   Response_flags                               CRC16                         Response

            SOF                                                                                  EOF

               -              8 bits                               16 bits                          -

        Response parameter:

        •   No parameter

                      Table 113. Lock AFI response format when Error_flag is set

            Response        Response_flags                 Error code       CRC16     Response

            SOF                                                                                  EOF

                  -            8 bits                      8 bits           16 bits              -

        Response parameter:

        •   Error code as Error_flag is set

            –        03h: command option is not supported

            –        0Fh: error with no information given

            –        11h: the specified block is already locked and thus cannot be locked again

            –        14h: the specified block was not successfully locked

                                       DocID027603 Rev 4                                         131/220

                                                                                                           219
RF  operations                                                                ST25DV04K ST25DV16K ST25DV64K

                      Figure  48. Lock AFI frame exchange between VCD and ST25DVxxx

                      VCD       SOF       Lock AFI  EOF

                                          request

                ST25DVxxx                                     <-t1->  SOF      Lock AFI           EOF      Lock sequence

                                                                               response                    when error

                ST25DVxxx                                     <----------------- Wt ----------->  SOF      Lock AFI  EOF

                                                                                                           response

7.6.20   Write DSFID

         On receiving the Write DSFID request, the ST25DVxxx programs the 8-bit DSFID value to

         its memory. When the Option_flag is set, wait for EOF to respond.

         The Inventory_flag must be set to 0.

         During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
         otherwise the ST25DVxxx may not write correctly the DSFID value in memory. The Wt time
         is equal to t1nom +    N × 302 µs (N is an integer).

                                          Table 114. Write DSFID request format

         Request           Request_flags   Write DSFID                UID(1)            DSFID          CRC16         Request

                SOF                                                                                                  EOF

                -          8 bits                  29h                64 bits           8 bits         16 bits          -

         1.     Gray color means that the field is optional.

         Request parameter:

         •      Request flags

         •      UID (optional)

         •      DSFID

                      Table 115. Write DSFID        response          format  when Error_flag          is  NOT  set

         Response          Response_flags                                      CRC16                            Response

                SOF                                                                                                  EOF

                   -               8 bits                                      16 bits                               -

         Response parameter:

         •      No parameter

132/220                                    DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                        RF operations

                       Table 116. Write DSFID response format when Error_flag is set

        Response       Response_flags          Error code                  CRC16                     Response

            SOF                                                                                              EOF

               -       8 bits                  8 bits                      16 bits                           -

        Response parameter:

        •   Error code as Error_flag is set

            –       03h: command option is not supported

            –       0Fh: error with no information given

            –       12h: the specified block is locked and its contents cannot be changed

            –       13h: the specified block was not successfully programmed

                  Figure 49. Write DSFID frame exchange between VCD and ST25DVxxx

                  VCD  SOF     Write DSFID          EO

                                      request       F

            ST25DVxxx                                     <-t1->  SO  Write DSFID           EO  Write sequence

                                                                  F   response              F        when error

            ST25DVxxx                                     <---------------- Wt ---------->  SO  Write DSFID  EOF

                                                                                            F   response

7.6.21  Lock DSFID

        On receiving the Lock DSFID request, the ST25DVxxx locks the DSFID value permanently.

        When the Option_flag is set, wait for EOF to respond.

        The Inventory_flag must be set to 0.

        During the RF write cycle Wt, there should be no modulation (neither 100% nor 10%),
        otherwise the ST25DVxxx may not lock correctly the DSFID value in memory. The Wt time is
        equal to t1nom + N × 302 µs (N is an integer).

                                      Table 117. Lock DSFID request format

           Request     Request_flags   Lock DSFID                 UID(1)                    CRC16    Request

            SOF                                                                                              EOF

            -          8 bits                  2Ah                64 bits                   16 bits          -

        1.  Gray color means that the field is optional.

        Request parameter:

        •   Request flags

        •   UID (optional)

                                       DocID027603 Rev 4                                                     133/220

                                                                                                                      219
RF  operations                                                         ST25DV04K ST25DV16K ST25DV64K

                     Table 118. Lock DSFID response format when Error_flag is NOT set

            Response       Response_flags                              CRC16                        Response

                SOF                                                                                           EOF

                -               8 bits                                 16 bits                                -

         Response parameter:

         •      No parameter.

                        Table 119. Lock DSFID response format when Error_flag is set

         Response       Response_flags        Error code                        CRC16                     Response

                SOF                                                                                           EOF

                -          8 bits                 8 bits                        16 bits                       -

         Response parameter:

         •      Error code as Error_flag is set:

                –    03h: command option is not supported

                –    0Fh: error with no information given

                –    11h: the specified block is already locked and thus cannot be locked again

                –    14h: the specified block was not successfully locked

                     Figure 50. Lock DSFID frame exchange between VCD and ST25DVxxx

                                        Lock

                   VCD     SOF     DSFID          EOF

                                   request

                ST25DVxxx                                 <-t1->  SOF  Lock DSFID              EOF  Lock sequence

                                                                       response                     when error

                                                                                                    Lock

                ST25DVxxx                                 <---------------- Wt ------------->  SOF  DSFID     EOF

                                                                                                    response

7.6.22   Get System Info

         When receiving the Get System Info command, the ST25DVxxx sends back its information

         data in the response.

         The Option_flag is not supported. The Inventory_flag must be set to 0. The Get System Info

         can be issued in both Addressed and Non Addressed modes.

134/220                                 DocID027603 Rev 4
ST25DV04K ST25DV16K ST25DV64K                                                                               RF operations

                                             Table 120. Get System Info request format

               Request    Request_flags      Get System Info                     UID(1)                CRC16           Request

                SOF                                                                                                    EOF

                -          8 bits                     2Bh                        64 bits               16 bits            -

            1.  Gray color means that the field is optional.

            Request parameter:

            •   Request flags

            •   UID (optional)

                Table 121. Get System Info response format Error_flag is                         NOT   set

    Device      Response   Response          Information        UID   DSFID      AFI      Mem.   IC    CRC16      Response

                   SOF         flags             flags                                    Size   ref.                  EOF

ST25DV64K-xx                                     0Bh            64         8     8        NA(1)  26h        16

ST25DV16K-xx          -         00h                             bits       bits  bits                       bits          -

ST25DV04K-xx                                     0Fh                                      037Fh  24h

1.  Field not present in this configuration

            Response parameters:

            •   Information flags set to 0Bh/0Fh. DSFID, AFI and IC reference fields are present.

            •   UID code on 64 bits

            •   DSFID value

            •   AFI value

            •   MemSize: Block size in bytes and memory size in number of blocks (only present                               for

                ST25DV04K-xx configurations)

                                                 Table 122. Memory size

            MSB                                                                                                              LSB

            16                               14  13                                       9  8                                    1

                          RFU                              Block size in byte                    Number of blocks

                           0h                                         03h                                   7Fh

            •   ST25DVxxx IC reference: the 8 bits are significant.

                         Table 123. Get System Info response format when Error_flag                         is    set

                Response   Response_flags        Error code                            CRC16                      Response

                SOF                                                                                                    EOF

                   -            01h                     8 bits                         16 bits                         -

                                                 DocID027603 Rev 4                                                     135/220

                                                                                                                                     219
RF  operations                                                             ST25DV04K ST25DV16K ST25DV64K

         Response parameter:

         •      Error code as Error_flag is set:

                –    03h: Option not supported

                –    0Fh: error with no information given

            .      Figure 51. Get System Info frame exchange between VCD and ST25DVxxx

                   VCD          SOF     Get System Info       EOF

                                         request

                ST25DVxxx                                          <-t1->    SOF   Get System Info          EOF

                                                                                           response

7.6.23   Extended Get System Info

         When receiving the Extended Get System Info command, the ST25DVxxx sends back its

         information data in the response.

         The Option_flag is not supported. The Inventory_flag must be set to 0. The Extended Get

         System Info can be issued in both Addressed and Non Addressed modes.

                           Table 124. Extended Get System Info request format

            Request                      Extended             Parameter           UID(1)                 Request

                SOF     Request_flags    Get System           request field                    CRC16        EOF

                                             Info

                -          8 bits            3Bh                   8 bits         64 bits      16 bits        -

         1.     Gray color means that the field is optional.

         •      Request flags

         •      Request parameters

         •      UID (optional