电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

SPT9687

器件型号:SPT9687
器件类别:配件   
厂商名称:ETC
下载文档

器件描述

DUAL COMPARATOR, 3500 uV OFFSET-MAX, 1.2 ns RESPONSE TIME, UUC16

文档预览

SPT9687器件文档内容

                                               SPT9687

                                  DUAL ULTRAFAST VOLTAGE COMPARATOR

FEATURES                                                      APPLICATIONS

Propagation Delay <2.3 ns                                    High-Speed Instrumentation, ATE
Propagation Delay Skew <300 ps                               High-Speed Timing
Low Power: 185 mW                                           Window Comparators
Low Offset 3 mV                                             Line Receivers
Low Feedthrough and Crosstalk                               A/D Conversion
Differential Latch Control                                  Threshold Detection

GENERAL DESCRIPTION

The SPT9687 is a dual, very high-speed monolithic com-        Improvements over other sources include reduced power
parator. It is pin compatible with, and has improved perfor-  consumption, reduced propagation delays, and higher input
mance over Analog Device's AD9687. The SPT9687 is             impedance.
designed for use in Automatic Test Equipment (ATE), high-
speed instrumentation, and other high-speed comparator        The SPT9687 is available in 16-lead SOIC, 16-lead plastic
applications.                                                 DIP, 20-lead PLCC and 20-contact LCC packages over the
                                                              industrial temperature range. It is also available in die form.

BLOCK DIAGRAM

Inverting Input                   -+                          Noninverting Input
Latch Enable                                                 Latch Enable
                                    A                         Q Output
      Q Output                                                GNDB
             VEE                    B
            VCC                                               Q Output
                                     B
          GNDA                    -+                          Latch Enable
      Q Output                                                Noninverting Input

Latch Enable
Inverting Input

        Signal Processing Technologies, Inc.

                               4755 Forge Road, Colorado Springs, Colorado 80907, USA
Phone: (719) 528-2300 FAX: (719) 528-2370 Website: http://www.spt.com E-Mail: sales@spt.com
ABSOLUTE MAXIMUM RATINGS (Beyond which damage may occur)1 25 C

Supply Voltages                                                                 Output
  Positive Supply (VCC to GND) .................. -0.5 to +6.0 V                  Output Current ...................................................... 30 mA
  Negative Supply (VEE to GND) ................ -6.0 to +0.5 V
  Ground Voltage Differential ...................... -0.5 to +0.5 V             Temperature
                                                                                  Operating Temperature, ambient .............. -25 to +85 C
Input Voltages                                                                                                      junction ....................... +150 C
  Input Voltage ............................................ -4.0 to +4.0 V       Lead Temperature, (soldering 60 seconds) ...... +300 C
  Differential Input Voltage .......................... -5.0 to +5.0 V            Storage Temperature .............................. -65 to +150 C
  Input Voltage, Latch Controls ..................... VEE to 0.5 V

Note: 1. Operation at any Absolute Maximum Rating is not implied. See Electrical Specifications for proper nominal
                applied conditions in typical applications.

ELECTRICAL SPECIFICATIONS

T A = +25 C, VCC = +5.0 V, VEE = -5.20 V, RL = 50 Ohm, unless otherwise specified.

PARAMETERS                   TEST                                             TEST    MIN    SPT9687  MAX   UNITS
                             CONDITIONS                                      LEVEL       -3     TYP

DC ELECTRICAL CHARACTERISTICS                                                         -3.5     .5

Input Offset Voltage         RS = 0 Ohms1                                       III   -1.0        4   +3    mV
Input Offset Voltage                                                                  -1.5        6
                             RS = 0 Ohms1                                             -2.5        7
Offset Voltage Tempco                                                                 -2.0
                             TMIN                                                                                         50      60          V/C
                                                                                V       50        3   20   A
                                                                                                  1   38   A
Input Bias Current                                                              I     4.75            +1.0  A
                                                                                     -4.95    100     +1.5  A
Input Bias Current           TMIN Input Offset Current                                                                  -.98        7
                                                                                I    -1.95      27
                                                                                               5.0
Input Offset Current         TMIN                                                                                               -5.2
Input Common Mode Range                                                         I             185

Latch Enable                                                                                   2.0
                                                                                               0.6
Common Mode Range                                                               IV                    0     V

Open Loop Gain                                                                  V                           V/V

Input Resistance                                                                V                           k

Input Capacitance                                                               V                           pF

Input Capacitance            (LCC Package)                                      V                           pF

Power Supply Sensitivity     VCC and VEE                                        IV                          dB

Common Mode Rejection Ratio                                                     IV                          dB

Positive Supply Current                                                         I                     11    mA

Negative Supply Current                                                         I                     37    mA

Positive Supply Voltage                                                         IV                    5.25 V

Negative Supply Voltage                                                         IV                    -5.45 V

Power Dissipation            I OUTPUT = 0 mA                                    I                     250 mW

OUTPUT LOGIC LEVELS (ECL 10 KH Compatible)

Output High                  50 Ohms to -2 V                                    I                     -.81 V
                                                                                                      -1.63 V
Output Low                   50 Ohms to -2 V                                    I

AC ELECTRICAL CHARACTERISTICS2

Propagation Delay            10 mV OD                                           III                   2.3 ns

Latch Set-up Time                                                               IV                    1     ns

SPT                                                                          2                              SPT9687

                                                                                                                      3/21/97
ELECTRICAL SPECIFICATIONS

T A = +25 C, VCC = +5.0 V, VEE = -5.20 V, RL = 50 Ohm, unless otherwise specified.

PARAMETERS                           TEST                                       TEST  MIN      SPT9687   MAX                  UNITS
                                     CONDITIONS                                LEVEL              TYP

AC ELECTRICAL CHARACTERISTICS2

Latch to Output Delay                50 mV OD                                     IV                            3             ns

Latch Pulse Width                                                                 V            2                              ns

Latch Hold Time                                                                   IV                     0.5                  ns

Rise Time                            20% to 80%                                   V            1.2                            ns

Fall Time                            20% to 80%                                   V            1.2                            ns

1RS = Source impedance.                            TEST LEVEL TEST PROCEDURE
2100 mV input step.

TEST LEVEL CODES

All electrical characteristics are subject to the                         I           100% production tested at the specified temperature.

following conditions:                                                     II          100% production tested at TA=25 C, and sample
                                                                                      tested at the specified temperatures.
All parameters having min/max specifications                              III
                                                                                      QA sample tested only at the specified temperatures.
are guaranteed. The Test Level column indi-
                                                                                      Parameter is guaranteed (but not tested) by design
cates the specific device testing actually per-                           IV          and characterization data.

formed during production and Quality Assur-                                           Parameter is a typical value for information purposes
                                                                                      only.
ance inspection. Any blank section in the data                            V
                                                                                      100% production tested at TA = 25 C. Parameter is
column indicates that the specification is not                                        guaranteed over specified temperature range.

tested at the specified condition.
                                                                         VI

Unless otherwise noted, all tests are pulsed
tests; therefore, TJ = TC = TA.

Figure 1 - Timing Diagram

                    LATCH ENABLE                               tH                     tpL           50%
                    LATCH ENABLE                   tS                                  t pLOH
                                                                                                    VREF VOS
                    DIFFERENTIAL                   VOD                                               50%
                   INPUT VOLTAGE                              tpdL

                           OUTPUT Q

                                                                                                    50%

                       OUTPUT Q                                                       tpLOL
                                                                    tpdH

                                                                                         VIN+ = 100 mV (p-p), VOD = 50 mV

           The set-up and hold times are a measure of the time required for an input signal to propagate through the
           first stage of the comparator to reach the latching circuitry. Input signals occurring before ts will be detected
           and held; those occurring after tH will not be detected. Changes between ts and tH may not be detected.

SPT                                                                            3                                   SPT9687

                                                                                                                             3/21/97
SWITCHING TERMS (Refer to figure 1)                                   GENERAL INFORMATION

tpdH INPUT TO OUTPUT HIGH DELAY - The propagation                     The SPT9687 is an ultrahigh-speed dual voltage compara-
        delay measured from the time the input signal                 tor. It offers tight absolute characteristics. The device has
        crosses the reference voltage ( the input offset             differential analog inputs and complementary logic outputs
        voltage) to the 50% point of an output LOW to HIGH            compatible with ECL systems. The output stage is adequate
        transition.                                                   for driving terminated 50 ohm transmission lines.

tpdL INPUT TO OUTPUT LOW DELAY - The propagation                      The SPT9687 has a complementary latch enable control for
        delay measured from the time the input signal crosses         each comparator. Both should be driven by standard ECL logic
        the reference voltage ( the input offset voltage) to the     levels.
        50% point of an output HIGH to LOW transition.
                                                                      The dual comparator shares the same VCC and VEE connec-
tpLOH LATCH ENABLE TO OUTPUT HIGH DELAY - The                         tions but have separate grounds for each comparator to
        propagation delay measured from the 50% point of              achieve high crosstalk rejection.
        the Latch Enable signal LOW to HIGH transition to
        50% point of an output LOW to HIGH transition.                Figure 2 - Internal Functional Diagram

VOD VOLTAGE OVERDRIVE - The difference between                                                                               Q
        the differential input and the reference voltages.
                                                                      VIN            +                                  ECL
tpLOL LATCH ENABLE TO OUTPUT LOW DELAY - The                                           PRE
        propagation delay measured from the 50% point of                                             LATCH
        the Latch Enable signal LOW to HIGH transition to the                           AMP                             OUT
        50% point of an output HIGH to LOW transition.                               -
                                                                      VIN
tH MINIMUM HOLD TIME - The minimum time after the
        negative transition of the Latch Enable signal that the                                                              Q
        input signal must remain unchanged in order to be
        acquired and held at the outputs.                                       REF       REF            CLK
                                                                                  1         2            BUF
tpL MINIMUM LATCH ENABLE PULSE WIDTH - The
        minimum time that the Latch Enable signal must be                  VEE       VCC       GND1  LE       LE  GND2
        HIGH in order to acquire an input signal change.
                                                                      TYPICAL INTERFACE CIRCUIT
tS MINIMUM SET-UP TIME - The minimum time before
        the negative transition of the Latch Enable signal that       The typical interface circuit using the comparator is shown
        an input signal change must be present in order to be         in figure 3. Although it needs few external components
        acquired and held at the outputs.                             and is easy to apply, there are several conditions that
                                                                      should be met to achieve optimal performance. The very
TIMING INFORMATION                                                    high operating speeds of the comparator require careful
                                                                      layout, decoupling of supplies, and proper design of trans-
The timing diagram for the comparator is shown in figure 1.           mission lines.
The latch enable (LE) pulse is shown at the top. If LE is high
and LE low in the SPT9687, the comparator tracks the                  Since the SPT9687 comparator is a very high frequency and
input difference voltage. When LE is driven low and LE                high gain device, certain layout rules must be followed to
high, the comparator outputs are latched into their existing          avoid spurious oscillations. The comparator should be sol-
logic states.                                                         dered to the board with component lead lengths kept as short
                                                                      as possible. A ground plane should be used, and the input
The leading edge of the input signal (which consists of a             impedance to the part should be kept as low as possible to
50 mV overdrive voltage) changes the comparator output                decrease parasitic feedback. If the output board traces are
after a time of tpdL or tpdH (Q or Q ). The input signal must be      longer than approximately one-half inch, microstripline tech-
maintained for a time ts (set-up time) before the LE falling          niques must be employed to prevent ringing on the output
edge and LE rising edge and held for time tH after the falling        waveform. Also, the microstriplines must be terminated at
edge for the comparator to accept data. After tH, the output          the far end with the characteristic impedance of the line to
ignores the input status until the latch is strobed again. A          prevent reflections. All supply voltage pins should be de-
minimum latch pulse width of tpL is needed for strobe                 coupled with high frequency capacitors as close to the
operation, and the output transitions occur after a time of           device as possible. All ground and N/C pins should be
tpLOH or tpLOL.                                                       connected to the same ground plane to further improve noise
                                                                      immunity and shielding. If using the SPT9687 as a single
                                                                      comparator, the outputs of the inactive comparator can be
                                                                      grounded, left open or terminated with 50 Ohms to -2 V. All
                                                                      outputs on the active comparator, whether used or unused,
                                                                      should have identical terminations to minimize ground cur-
                                                                      rent switching transients.

                                                                      Note: To ensure proper power up of the device, the input
                                                                      should be kept below +1.5 V during power up.

SPT                                                                4                                                         SPT9687

                                                                                                                                       3/21/97
Figure 3 - Typical Interface Circuit                                                                                                               Figure 4 - Typical Interface With Hysteresis

                                                                                                                                                                                                   VCC GND VEE                                                                                                                                    VO

                                  VCC GND VEE                                                                                                                                                                                      .1 F
                                                                                                                                                                                                                                                                              VIN

                                                                                 .1 F                                                                           Noninverting
                                                                                                                                                                      Input
       Noninverting                                                                                                                                                                                  +                                                                   RL                                                                         Q OUTPUT
            Input                                                                                                                                         VIN                                        -                                                                  50
                                                                                                                                                                                                                                                                                                                                                   Q OUTPUT
VIN                                                                                                                                                     VREF                                    LE
                                                                                                                                                                   Inverting                                                                                                                                                            RL
                                                                                                                                                                      Input                                                                                                                                                            50

                                           +                                                                                      Q Output

VRef                                       -                                                                                      Q Output                                                                                     LE                                                                                                          .1 F
                                                                                                                                                                                                                            VLE                                                                                                             -5.2 V
      Inverting                                                                                                                                                                                                                                                                  -2 V
        Input                                                                                                                                                                                                                                                           300

                                                                                              RL                  RL                                                                     VLE
                                                                                             50                  50                                                             300

                                                                                                                                                        -5.2 V

                              LE                                             LE                                          .1 F
                                                                                                           -2 V
                                                                                                                                                                                              100                           0.1 F                                      100

                                           ECL

                                                    = Represents line termination.

                                                                                                                                                        Hysteresis is obtained by applying a DC bias to the LE pin.
                                                                                                                                                        VLE = -1.3 V 100 mV, VLE = -1.3 V.

                                                                                                                                                                  Represents line termination.

Figure 5 - Equivalent Input Circuit                                                                                                                Figure 6 - AC Test Fixture

                                                                                                                                                                        V+                                           VCC                        GND
                                                                                                                                                                           IN                                      (+5.0 V)
                                                                                                                                                                     MONITOR

VCC                                                                                                                                                                                                15 F

                    C IN                                                 Q3                                                                                           SEMI
                    1 pF                                                                                                                                                 RIGID
                  RIN                                R1                                                                                                           L1 6
V IN                      C IN                                                                                                                                                                                                                                                                                              L3
                  100     1 pF
                     RIN                                                           R2                                                                                                                                             0.1 F
VIN                             Q1
                  100                                  Q4                                              Q7                                                                       50
VR2                                                                              Q5
                                                                                                           Q9                                                  6                                                                                                              50                                                                  6
VR1                                                                                                                          Q11
                                                                                                                                                   V+   SEMI-                               L2              +      V+                                                                                                                      SEMI       V+
V EE                                                                                                                                                IN  RIGID                   100                                                                                                                                                        RIGID       OUT
                                                                                                                                                                                                                           Q                                                                                                                          VOUT-
                                                                                                                                                                                                                                                100                                                                                                6
                                                                                                                                                               6                                            DUT 4                                                     50                                                                   SEMI
                                                                                                                                                                                                                                                                                                                                           RIGID
                                                                                                                                                   V-   SEMI-                                               -          V-   Q

                                                                                                                                                   IN   RIGID

                                                                                                                                                                                                                   LE                      100

                                                                                                                                                                                                               LE

                                                                                                                                                                                                                                   0.1 F

                                                                                                                                                                  50                0.1 F                                                                                                                                                                50
                                                                                                                                                                                                                                                                                                                                                      SAMPLING
                                                                                                                                      V PRE                                                                    L2
                                                                                                                                      V PRE                                                                                                                                                                                                             SCOPE
                                                                                                                                                                                                                                                                            0.1 F

                                                                                                                                                                                                       100             100

                                                                                                                                                                                          50                                       50                                   L1
                                                                                                                                                                  L1

                                                                                                                                                                  6   SEMI                      6                      6                   6
                                                                                                                                                                         RIGID
                              Q2                    Q6                                  Q8                 Q10       Q12                                                                          SEMI                                                                                                                          15 F      15 F
                                       R3                    R4                                  R5                                                                                                   RIGID
                                                                                                                                                                                                                                SEMI                                                                                                 TANT
                                                                                                                                                                                                                                    RIGID
                                                                                                                                                                                                                                                             SEMI
                                                                                                                                                                                                                                                                 RIGID

                                                                                                                                                                                                                                                                                                                                - ++-

                                                                                                                 R6               R7

                                                                                                                                                                      LE                           LE                         LE                LE                                                                              VEE        V pD

                                                                                                                                                                  MONITOR                                                                  MONITOR                                (-5.2 V)                                                 (-4.0 V)

Figure 7 - Output Circuit                                                                                                                          Figure 8 - Test Load

                                                R7                                        R8                                                                                                            Rz                                                              50  Coax
                                              240                                       240
                                                                                                                                                                                                      50                                                                             RZ
                          Q23                                                                               Q24                                                                                                                                                                   100
                                                                                                                                                                                 RL
Q Output                                                                                                                              Q Output                                100

                          V1               Q21                                          Q22                V2

                                                                                 4.5 mA                                                                                           Vpd
                                                                                                                                                                                (-4.0 V)

SPT                                                                                                                                             5                                                                                                                                                                                                 SPT9687

                                                                                                                                                                                                                                                                                                                                                            3/21/97
                                              PACKAGE OUTLINES

                                                  16-Lead Plastic DIP

                                                                                                      INCHES              MILLIMETERS

                                                               SYMBOL MIN                                    MAX          MIN    MAX

                                                                       A                                      0.300              7.62

                                                                       B                      0.014           0.026       0.36   0.66

            16                                                         C                              .100 typ                   2.54

            1                                                          D                              .010 typ                   0.25
                                     H
                                                                       E                      1.150           1.950       29.21  49.53
A
                                   C       G                           F                      0.290           0.330       7.37   8.38

             B                                                         G                      0.246           0.254       6.25   6.45

                                                                       H                      0.740           0.760       18.80  19.30

                                                                  F
                                                                                           E

                                                   D

                                        20-Contact Leadless Chip Carrier (LCC)

       A                                H

B                                               G                                             INCHES                 MILLIMETERS
C
                                           Pin 1      SYMBOL           MIN                    MAX                    MIN         MAX
                                                            A
                                             F              B                                 .040 typ                           1.02
                                                            C
          Bottom                                            D                                 .050 typ                           1.27
           View                                             E
                                                            F          0.045                          0.055          1.14        1.40
               D                                            G
                                                            H          0.345                          0.360          8.76        9.14

                                                                       0.054                          0.066          1.37        1.68

                                                                                              .020 typ                           0.51

                                                                       0.022                          0.028          0.56        0.71
                                                                                                      0.075                      1.91

                                              E

SPT                                                6                                                                             SPT9687

                                                                                                                                           3/21/97
       A                                      PACKAGE OUTLINES
B
                                    20-Lead Plastic Leaded Chip Carrier (PLCC)
          Pin 1
                    TOP                 G
                   VIEW
                                           N
                        C
                        D        F      MO                            INCHES                     MILLIMETERS

            Pin 1             E                           SYMBOL MIN                 MAX         MIN       MAX
                BOTTOM
                   VIEW                    L              A                          .045 typ              1.14

                16                                        B

                1                       K                 C  0.350                   0.356       8.89      9.04

                                    J                     D  0.385                   0.395       9.78      10.03

                                    I                     E  0.350                   0.356       8.89      9.04
                                    H

                                                          F  0.385                   0.395       9.78      10.03

                                                          G  0.042                   0.056       1.07      1.42

                                                          H  0.165                   0.180       4.19      4.57

                                                          I  0.085                   0.110       2.16      2.79

                                                          J  0.025                   0.040       0.64      1.02

                                                          K  0.015                   0.025       0.38      0.64

                                                          L  0.026                   0.032       0.66      0.81

                                                          M  0.013                   0.021       0.33      0.53

                                                          N                          0.050                 1.27

                                                          O  0.290                   0.330       7.37      8.38

                                    16-Lead Small Outline Integrated Circuit (SOIC)

                                                                                INCHES                MILLIMETERS

                                                             SYMBOL   MIN            MAX         MIN       MAX
                                                                   A
                                                                   B  0.150               0.157  3.81      3.99
                                                                   C
                                                                   D  0.230               0.244  5.84      6.20
                                                                   E
                                                                   F  0.386               0.393  9.80      9.98
                                                                   G
                                                                   H  .050 Typ                   1.27 Typ
                                                                   I
                                                                      0.0138         0.0192      0.35      0.49

                                    AB                                0.004          0.0098      0.127     0.25

                                                                      0.061               0.068  1.55      1.73

                                                                      0.0075         0.0098      0.19      0.25
                                                                       0.055          0.061      1.40      1.55

                           C

F                                   G                                                     I
                                            H
     D                           E                                                                                SPT9687
                                                       7
SPT                                                                                                                                           3/21/97
PIN ASSIGNMENTS                                           PIN FUNCTIONS

         QA 1                     16 QB                    NAME           FUNCTION
         QA 2                     15 QB                    QA             Output A
     GNDA 3                       14 GNDB                  QA             Inverted Output A
       LE A 4                     13 LEB                   GNDA           Ground A
       LE A 5                     12 LEB                   LEA            Latch Enable A
        VEE 6                     11 VCC                   LE A           Inverted Latch Enable A
       -IN A 7                    10 -INB                  VEE            Negative Supply Voltage
      +INA 8                      9 +INB                   -INA           Inverting Input A
                                                           +INA           Non-Inverting Input A
                PDIP/SOIC                                  +INB           Non-Inverting Input B
                                                           -INB           Inverting Input B
                QA QA N/C QB Q B                           VCC            Positive Supply Voltage
                3 2 1 20 19                                LEB            Latch Enabled B
                                                           LE B           Inverted Latch Enable B
GNDA 4          TOP VIEW                18 GNDB            GNDB           Ground B
  LEA 5                                 17 LEB             QB             Output B
  N/C 6                                 16 N/C             QB             Inverted Output B
  LEA 7                                 15 LE B
   VEE 8                                14 VCC

              9 10 11 12 13

            -IN A +INA N/C +IN B -IN B
                     LCC/PLCC

ORDERING INFORMATION

PART NUMBER                             Temperature Range                 PACKAGE TYPE
                                                                                  16L PDIP
SPT9687SIN                              -25 to +85 C                             20L PLCC
                                                                                  20C LCC
SPT9687SIP                              -25 to +85 C                             16L SOIC
                                                                                  Die*
SPT9687SIC                              -25 to +85 C

SPT9687SIS                              -25 to +85 C

SPT9687SCU                                 +25 C

*Please see the die specification for guaranteed electrical performance.

Signal Processing Technologies, Inc. reserves the right to change products and specifications without notice. Permission is hereby
expressly granted to copy this literature for informational purposes only. Copying this material for any other use is strictly prohibited.

WARNING - LIFE SUPPORT APPLICATIONS POLICY - SPT products should not be used within Life Support Systems without the specific
written consent of SPT. A Life Support System is a product or system intended to support or sustain life which, if it fails, can be reasonably
expected to result in significant personal injury or death.

Signal Processing Technologies believes that ultrasonic cleaning of its products may damage the wire bonding, leading to device
failure. It is therefore not recommended, and exposure of a device to such a process will void the product warranty.

SPT                                                    8                                           SPT9687

                                                                                                             3/21/97
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved