电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

SP7516AN

器件型号:SP7516AN
厂商名称:SIPEX
厂商官网:http://www.sipex.com/
下载文档

器件描述

16-Bit Multiplying DACs

文档预览

SP7516AN器件文档内容

                        Corporation                                              SP7516 and HS3160
  SIGNAL PROCESSING EXCELLENCE                                               16-Bit Multiplying DACs

s Monolithic Construction
s 16Bit Resolution
s 0.003% Non-Linearity
s Four-Quadrant Multiplication
s Latch-up Protected
s Low Power - 30mW
s Single +15V Power Supply

DESCRIPTION...

The SP7516 and HS3160 are precision 16-bit multiplying DACs, that provide four-quadrant
multiplication. Both parts accept both AC and DC reference voltages. The SP7516 is available
for use in commercial and industrial temperature ranges, packaged in a 24-pin SOIC. The
HS3160 is available in commercial and military temperature ranges, packaged in a 22-pin
side-brazed DIP.

VREF Force 23                                                                2 IOUT2 Sense
VREF Sense 22

GND 4                                                                        3  IOUT2 Force
VDD 21                                                                      1
                                                                                IOUT1

                                 56  7  8     SP7516               24
                                                                  RFEEDBACK
                       BIT1 BIT2 BIT3 BIT4                20
                      (MSB)
                                                           BIT16
               Switches shown in high state.               (LSB)

                                                                  VREF 21

                                                                                                                             2
                                                                                                                                  IOUT2

                                                                  GND 3                                                      1
                                                                   VDD 20                                                         IOUT1

                                                                                                            HS3160

                                                                                45           6  7           19      22

                                                                                     BIT1 BIT2 BIT3 BIT4    BIT16 RFEEDBACK
                                                                                    (MSB)                   (LSB)

                                                                             Switches shown in high state.

                    Corporation                                                                                              127
SIGNAL PROCESSING EXCELLENCE
SPECIFICATIONS

(Typical @ 25C, nominal power supply, VREF = +10V, unipolar unless otherwise noted)

PARAMETER                                        MIN. TYP. MAX.                              UNITS          CONDITIONS

DIGITAL INPUT                                    16                                              Bits  Note 1
                                                            Binary                                     Note 2
Resolution                                                                                        A
2Quad, Unipolar Coding                                 Offset Binary                                  Note 3
4Quad, Bipolar Coding                                  CMOS, TTL                                   V  Note 4
Logic Compatibility                                                                         KOhms
Input Current                                                               1
                                                                                           A/VREF
REFERENCE INPUT                                                 25                                %
                                                                                                  nA
Voltage Range                                    3.25           9.75
Input Impedance                                                                                   pF
                                                 75             225                               pF
ANALOG OUTPUT                                                                                     pF
                                                                1                                pF
Scale Factor
Scale Factor Accuracy                                           10                           % FSR
Output Leakage                                                                               % FSR
Output Capacitance                                     100
                                                       50                                    %FSR
    COUT 1, all inputs high                            50                                    % FSR
    COUT 1, all inputs low                             100
    COUT 2, all inputs high                                                           ppm FSR/C
    COUT 2, all inputs low                                0.003 0.006               ppm FSR/C       Note 5
STATIC PERFORMANCE                                        0.006 0.012               ppm FSR/C       Note 6

Integral Linearity                                        0.003 0.006                           C
    SP7516KN/BN, HS31604                                 0.006 0.012                           C
    SP7516JN/AN, HS31603                                                                         C
                                                 Guaranteed to 14 bits
Differential Linearity                           Guaranteed to 13 bits                            S
    SP7516KN/BN, HS31604                                                                         S
    SP7516JN/AN, HS31603                                                                         V
                                                                                                 mV
Monotonicity                                                                                   MHz
    SP7516KN/BN, HS31604
    SP7516JN/AN, HS31603                                                                           V
                                                                                                    V
STABILITY                                                                                        mA    (T to T )
                                                                                                %/%    MIN     MAX
Scale Factor
Integral Linearity                                     4                                               Note 7 and 8
Differential Linearity
Monotonicity Temp. Range                               0.5      1.0

    SP7516JN/KN, HS3160C                               0.5      1.0
    SP7516AN/BN
    HS3160B_                                    0              +70

DYNAMIC PERFORMANCE                              40            +85

Digital Small Signal Settling                    55            +125
Digital Full Scale Settling
Reference Feedthrough Error                            1.0                                             (VREF = 20Vpp)
                                                       2.0                                             Note 9
    @ 1kHz
    @ 10kHz                                            200
Reference Input Bandwidth                               2
                                                        1
POWER SUPPLY (V )
                                             DD        +15 5%

Operating Voltage                                +8             +18
Voltage Range
Current                                                         2.0
Rejection Ratio
                                                       0.005

128                                                                                                                                      Corporation
                                                                                                                     SIGNAL PROCESSING EXCELLENCE
SPECIFICATIONS (continued)

(Typical @ 25C, nominal power supply, VREF = +10V, unipolar unless otherwise noted)

               PARAMETER                                               MIN. TYP. MAX.                                                                 UNITS                  CONDITIONS

               ENVIRONMENTAL AND MECHANICAL                                                                                                               C
                                                                                                                                                          C
               Operating Temperature                                                                                                                      C
                                                                                                                                                          C
                              SP7516JN/KN                                  0                   +70                                                        C
                                                                                                                                                          C
                              SP7516AN/BN                              40                     +85

                              HS3160C                                     0                   +70

                              HS3160B                                 55                     +125

                              HS3160B/883                             55                     +125

               Storage Temperature                                     65                     +150

               Package

                              SP7516_N                                        24-pin SOIC

                              HS3160                                       22pin SideBrazed DIP

Notes:
1. Digital input voltage must not exceed supply voltage or go below 0.5V ; "0" <0.8V; 2.4V < "1" VDD.
2. AC or DC; use R67581 for fixed reference applications
3. Using the internal feedback resistor and an external op amp. The Scale Factor can be adjusted externally by variable resistors in series with the

       reference input and/or in series to the internal feedback resistor. Please refer to the Applications Information section.
4. At 25C; the output leakage current will create an offset voltage at the external op amps output. It doubles every 10C temperature increase.
5. Integral Linearity is measured as the arithmetic mean value of the magnitudes of the greatest positive deviation and the greatest negative deviation from

       the theoretical value for any given input combination.
6. Differential Linearity is the deviation of an output step form the theoretical value of 1LSB for any two adjacent digital input codes.
7. At 25C, the output leakage current will create an offset voltage output. It doubles every 10C temperature increase.
8. Using the internal feedback resistor and an external op amp.
9. Use series 470ohm resistor to limit startup current.

CHARACTERISTIC CURVES

(Typical @ + 25C, VDD = + 15VDC, VREF = + 10VDC, unless otherwise noted.)

INTEGRAL LINEARITY ERROR - %  0.048                                                                                                          50

                                                                                                                      LINEARITY ERROR - PPM  40

                              0.024

                                                                                                                                             30                                              2 LSB

                              0.012

                              0.006                                                                                                          20
                              0.003
                                                                                                                                                                                                                               1 LSB
                                   0.01           0.1               1                 10                                                     10

                                                                                  VREF -VOLTS                                                                                                                                  1/2 LSB @ 16 BITS

                              Integral Linearity Error vs. Reference Voltage

               0.048%                                                                                                                        0

                                                                                                                                                   0  10         20      30      40      50

                                                                                                                                                                     VOS-mV

LINEARITY - %                                                                                                         Additional Linearity Error vs. Output-Amplifier

               0.024%                                                                                                                                 Offset-Voltage (VREF = + 10V)

               0.012%                       6  8       10  12          14     16      18                               0.01
               0.006%                                                                                                 0.008
               0.003%
                                                       V DD -VOLTS
                           4
                                            Linearity vs. Supply Voltage                             GAIN CHANGE - %  0.006
                   2.5

                                                                                                                      0.004

                              2.0

               I DD -mA                                                                                               0.002

                              1.5

                                                                                                                                             0

                              1.0                                                                                                               4     6       8      10      12      14      16     18

                                     4   6     8       10  12          14     16      18 10                                                                          VDD -VOLTS

                                                                          VDD -VOLTS                                                                  Gain Change vs. Supply Voltage

                                         Power Supply Current vs. Voltage

                    Corporation                                                                                                                                                                         129
SIGNAL PROCESSING EXCELLENCE
PIN ASSIGNMENTS                           Pin 15 DB5 Data Bit 11.
HS3160 22PIN                             Pin 16 DB4 Data Bit 12.
                                          Pin 17 DB3 Data Bit 13.
Pin 1 IO1 Current Output 1.           Pin 18 DB2 Data Bit 14.
Pin 2 IO2 Current Output 2.           Pin 19 DB1 Data Bit 15.
Pin 3 GND Ground.                     Pin 20 DB0 LSB, Data Bit 16.
                                          Pin 21 VDD Positive Supply Voltage.
Pin 4 DB15 MSB, Data Bit 1.           Pin 22 VREF Sense Reference Voltage Input.
Pin 5 DB14 Data Bit 2.                Pin 23 VREF Force Reference Voltage Input.
Pin 6 DB13 Data Bit 3.                Pin 24 RFB Feedback Resistor.
Pin 7 DB12 Data Bit 4.
Pin 8 DB11 Data Bit 5.                FEATURES...
Pin 9 DB10 Data Bit 6.                The SP7516 and HS3160 are precision 16-bit multi-
Pin 10 DB9 Data Bit 7.                plying DACs. The DACs are implemented as a one-
Pin 11 DB8 Data Bit 8.                chip CMOS circuit with a resistor ladder network.
Pin 12 DB7 Data Bit 9.
Pin 13 DB6 Data Bit 10.               Three output lines are provided on the DACs to allow
Pin 14 DB5 Data Bit 11.               unipolar and bipolar output connection with a mini-
Pin 15 DB4 Data Bit 12.               mum of external components. The feedback resistor
Pin 16 DB3 Data Bit 13.               is internal. The resistor ladder network termination is
Pin 17 DB2 Data Bit 14.               externally available, thus eliminating an external re-
Pin 18 DB1 Data Bit 15.               sistor for the 1 LSB offset in bipolar mode.
Pin 19 DB0 LSB, Data Bit 16.
Pin 20 VDD Positive Supply Voltage.   The SP7516 is available for use in commercial and
Pin 21 VREF Reference Voltage Input.  industrial temperature ranges, packaged in a 24-pin
Pin 22 RFB Feedback Resistor.         SOIC. The HS3160 is available in commercial
                                          and military temperature ranges, packaged in a
SP7516 24PIN                             24pin sidebrazed DIP. For product processed
                                          and screened to the requirements of MILM
Pin 1 IO1 Current Output 1.           38510 and MILSTD883C, please consult the
Pin 2 IO2 Sense Current Output 2.     factory (HS3160B only).
Pin 3 IO3 Force Current Output 3.
Pin 4 GND Ground.                     PRINCIPLES OF OPERATION
                                          The SP7516/HS3160 achieve high accuracy by using
Pin 5 DB15 MSB, Data Bit 1.           a decoded or segmented DAC scheme to implement
Pin 6 DB14 Data Bit 2.                this function. The following is a brief description of
Pin 7 DB13 Data Bit 3.                this approach.
Pin 8 DB12 Data Bit 4.
Pin 9 DB11 Data Bit 5.                                  Cf
Pin 10 DB10 Data Bit 6.
Pin 11 DB9 Data Bit 7.                          Rf
Pin 12 DB8 Data Bit 8.
Pin 13 DB7 Data Bit 9.                VREF                                              EO
Pin 14 DB6 Data Bit 10.
                                                Ri  CO  Rp      +
130
                                                        C

                                          Figure 1. SP7516/HS3160 Equivalent Output Circuit

                                                                                    Corporation
                                                                SIGNAL PROCESSING EXCELLENCE
2 - 1(MSB)                       2 -2                    Output                         400           470
                                                                             V REF                              V DD
0                                0                           0
                                                     1/4 Full-Scale
0                                1                   1/2 Full-Scale                                                              200
                                                     3/4 Full-Scale
1                                0                                                                    RFEEDBACK                             ROS
                                                                                                      I O1
1                                1                                                                    I O2                                    -
                                                                                                                                                A
Table 1. Contribution of the two MSB's                                       DIGITAL          SP7516                                               V OUT
                                                                             INPUTS           HS3160                                          +

The most common technique for building a D/A                                                  GND
converter of n bits is to use n switches to turn n current
or voltage sources on or off. The n switches and n                           Figure 2. Unipolar Operation
sources are designed so that each switch or bit contrib-
utes twice as much to the D/A converter's output as the                      the same functional performance can be obtained.
preceding bit. This technique is commonly known as                           Thus by replacing the two MSB switches of a conven-
binary weighting and allows an n-bit converter to                            tional converter with three switches properly de-
generate 2n output levels by turning on the proper                           coded, the contribution of any switch is reduced from
combination of bits.                                                         1/2 to 1/4. This reduction in sensitivity also reduces the
                                                                             accuracy required of any switch for a given overall
In such a binary-weighted converter, the switch                              converter accuracy.
with the smallest contribution (the LSB) accounts
for only 2 -n of the converter's full-scale value.                           With the decoded converter described above, a 1%
Similarly, the switch with the largest contribution                          change in any of the converter's switches will affect
(the MSB) accounts for 2 -1 or half of the converter's                       the output by no more than 0.25% of full-scale as
full-scale output. Thus it is easy to see that a given                       compared to 0.5% for a conventional converter. In
percent change in the MSB will have a greater                                other words the conventional D/A converter can be
effect on the converter's output than would a                                made less sensitive to the quality of its individual bits
similar percent change in the LSB. For example, a                            by decoding.
1% change in the LSB of a 10 bit converter would
only affect the output by 0.001% of full-scale. A                            In the SP7516/HS3160 the first four MSB's are
1% change in the MSB of the same converter                                   decoded into 16 levels which drive 15 equally weighted
would affect the output by 0.5% of FSR.                                      current sources. The sensitivity of each switch on the
                                                                             output is reduced by a factor of 8. Each of the 15
In order to overcome the problem which results from                          sources contributes 6.25% output change rather than
the large weighting of the MSB, the two MSB's can                            an MSB change of 50% for the common approach.
be decoded to three equally weighted sources. Table
1 shows that all combinations of the two MSB's of a                                      400          470
converter result in four output levels. So by replacing                      V REF                                V DD
the two MSB's with three bits equally weighted at 1/
4 full-scale and decoding the two MSB digital inputs                                                                        200
into three lines which drive the equally weighted bits,
                                                                                                         RFEEDBACK
                                                                                                                                 ROS1

                                                                                                      I O1                       -

TRANSFER FUNCTION (N=16)                                                     DIGITAL          SP7516                             A1
                                                                             INPUTS           HS3160                             +
                                                                                                                                                   VOUT

BINARY INPUT UNIPOLAR OUTPUT BIPOLAR OUTPUT                                                                                  4K

111...111                         VREF (1 - 2N)    VREF (1 2 (N 1))                                              4K
100...001                        VREF (1/2 + 2N)     VREF (2 ) (N 1)                            IO2
100...000                                                       0
011...111                             VREF /2          VREF (2 ) (N 1)                    GND           ROS2 R
000...001                        VREF (1/2 2N)
000...000                                            VREF (1 2 (N 1))                                            ROS2                      V OUT1
                                   VREF (2(N 1))           VREF                                            -                  A1, A2 , OP-07
                                          0                                                                    A2
                                                                                                             +

Table 2. Transfer Function                                                   Figure 3. Bipolar Operation

                    Corporation                                                                                                                    131
SIGNAL PROCESSING EXCELLENCE
                          VREF                          VDD                           HS3160, small values for Cf must be used. Resis-
                      (+ 25V MAX) 400                                                 tor Rp can be added, this will parallel Rj decreasing
                                                             470 3                    the effective resistance. If Cf is reduced the band-
              D0                    D0  LSB VREF                                      width will be increased and settling time decreased.
              D1                    D1  15 +VDD                    UNIPOLAR MODE      However a system penalty for lowering Cf is to
              D2                    D2                               (2-QUADRANT)     increase noise gain. The tradeoff is noise vs. set-
              D3      74273 D3          14                                            tling time. If Rp is added then a large value (1F or
              D4                    D4                       200                      greater) non-polarized capacitor Cp should be added
              D5                    D5  13 RF                                         in series with Rp to eliminate any DC drifts. If
              D6                    D6  12              2         VOUT                settling time is not important, eliminate Rp and Cp,
              D7       CLK D7                              6  0 TO - V REF           and adjust Cf to prevent overshoot.
                                        11
                                        10 I01          3 +A1      (1-2 - N)          Output Offset
                                                                                      In most applications, the output of the DAC is fed
                                         9 I02                                        into an amplifier to convert the DAC's current
                                                                                      output to voltage. A little known and not com-
                                    D0  SSPP77551146//  R0S                           monly discussed parameter is the linearity error
                                    D1   H7S5311660                                   versus offset voltage of the output amplifier. All
WR G2A                              D2  8                                             CMOS DAC's must operate into a virtual ground,
                      74273 D3          7                                             i.e., the summing junction of an op amp. Any
         74LS138                    D4                                                amplifier's offset from the amplifier will appear as
                                    D5  6                                             an error at the output (which can be related to
BDSEL    G2B                            5                                             LSB's of error).
     A2  C                          D6
     A1  B             CLK D7           4
     A0  A                              3
                                        2
                                        MSB GND

     ADDRESS DECODER  LATCHES

Figure 4. Microprocessor Interface to SP7514

Following the decoded section of the DAC a                                            Most all CMOS DAC's currently available are
standard binary weighted R-2R approach is used.                                       implemented using an R-2R ladder network. The
This divides each of the 16 levels (or 6.25% of                                       formula for nonlinearity is typically 0.67mV/mVOS
F.S.) into 4096 discrete levels (the 12 LSB's).                                       (not derived here). However the SP7516 has a
                                                                                      coefficient of only 0.065mV/mVOS. This is due to
Output Capacitance                                                                    the decoding technique described earlier. CMOS
The SP7516/HS3160 have very low output ca-                                            DAC applications notes (including this one) al-
pacitance (CO). This is specified both with all                                       ways show a potentiometer used to null out the
switches ON and all switches OFF. Output capaci-                                      amplifier's offset. If an amplifier is chosen having
tance varies from 50pF to 100pF over all input                                        `pretrimmed' offset it may be possible to eliminate
codes. This low capacitance is due in part to the                                     this component. Consider the following calcula-
decoding technique used. Smaller switches are                                         tions:
used with resulting less capacitance. Three impor-
taCntOs;ynsatemmelcyhadriagcittearlisfteiecdstahrreoaufgfhe,ctseedttbliyngCOtiamned,  1.  Using LF441A amplifier (low power - 741 pinout)
and bandwidth. The DAC output equivalent cir-
cuit can be represented as shown in Figure 1.                                         2.  Specified offset: 0.5mV max

Digital feedthrough is the change in analog output                                    3.  Temperature coefficient of input offset: 10V/C max
due to the toggling conditions on the converter
input data lines when the analog input VREF is at                                         VOS max (0C to 70C)        = 0.5mV + (70V)10
0V. The SP7516/HS3160 very low CO and there-                                                                           = 1.2mV
fore will yield low digital feedthrough. Inputs to
the DAC can be buffered. This input latch with                                            Add'l nonlinearity (max) = 1.2mV x 0.065mV/mV
microprocessor control is shown in Figure 4.
                                                                                                                       = 78V (1/2 LSB @ 16 Bits!)
Settling time is directly affected by CO. In Figure
1, CO combines with Rf to add a pole to the open                                          Where: 78V = 1/2 LSB @ 16 Bits (10V range)
loop response, reducing bandwidth and causing
excessive phase shift - which could result in                                         Via the above configuration, the SP7516/HS3160
ringing and/or oscillation. A feedback capaci-                                        can be used to divide an analog signal by digital
tor, Cf must be added to restore stability. Even with                                 code (i.e. for digitally controlled gain). The trans-
Cf, there is still a zero-pole mismatch due to RiCO                                   fer function is given in Table 2, where the value of
which is code dependent. This code dependent                                          each bit is 0 or 1. Division by all "0"s is undefined
mismatch is minimized when CORi = RfCf. How-                                          and causes the op amp to saturate.
ever Cf must now be made larger to compensate for
worst case RiCO- resulting in reduced bandwidth
and increased settling time. With the SP7516/

132                                                                                                                                        Corporation
                                                                                                                       SIGNAL PROCESSING EXCELLENCE
Applications Information
Unipolar Operation
Figure 2 shows the interconnections for unipolar
operation. Connect IO1 and FB1 as shown in dia-
gram. Tie IO2 (Pin 7), FB3 (Pin 3), and FB4 (Pin 1)
to Ground (Pin 8). As shown, a series resistor is
recommended in the VDD supply line to limit
current during `turn-on.' To maintain specified
linearity, external amplifiers must be zeroed. Apply
afonrAVLOLUT"=ZE0RO1EmSV" .diTgihtaelSinPp7u5t1a6nadnaddHjuSst3R16O0S
have been used successfully with OP-07, OP-27
and LF441A. For high speed applications the
SP2525 is recommended.

Bipolar Operation
Figure 3 shows the interconnections for bipolar
operation. Connect IO1, IO2, FB1, FB3, FB4 as
shown in diagram. Tie LDTR to IO2. As shown, a
series resistor is recommended in the VDD supply
line to limit current during `turn-on. To maintain
specified linearity, external amplifiers must be
zeroed. This is best done with VREF set to zero and,
the DAC register loaded with 10...0 (MSB = 1). Set
R0S1 for V01 = 0. Set R0S2 for VOUT = 0. Set VREF
to +10V and adjust RB for VOUT to be 0V.

Grounding
Connect all GND pins to system analog ground
and tie this to digital ground. All unused input
pins must be grounded.

                    Corporation                                         133
SIGNAL PROCESSING EXCELLENCE
                                       ORDERING INFORMATION

Model ................................................................ Monotonicity ................................ Temperature Range .................................... Package
16-Bit Multiplying DAC
HS3160C-3Q ............................................................ 13-Bit ............................................... 0C to +70C ................... 22-pin, 0.4" Side-Brazed DIP
HS3160B-3Q ............................................................ 13-Bit ......................................... -55C to +125C ................... 22-pin, 0.4" Side-Brazed DIP
HS3160B-3/883 ....................................................... 13-Bit ......................................... -55C to +125C ................... 22-pin, 0.4" Side-Brazed DIP
HS3160C-4Q ............................................................ 14-Bit ............................................... 0C to +70C ................... 22-pin, 0.4" Side-Brazed DIP
HS3160B-4Q ............................................................ 14-Bit ......................................... -55C to +125C ................... 22-pin, 0.4" Side-Brazed DIP
HS3160B-4/883 ....................................................... 14-Bit ......................................... -55C to +125C .................. 22-pin , 0.4" Side-Brazed DIP

SP7516JN ................................................................ 13-Bit ............................................... 0C to +70C ...................................... 24-pin, 0.3" SOIC
SP7516KN ............................................................... 14-Bit ............................................... 0C to +70C ...................................... 24-pin, 0.3" SOIC
SP7516AN ............................................................... 13-Bit .......................................... 40C to +85C ...................................... 24-pin, 0.3" SOIC
SP7516BN ............................................................... 14-Bit .......................................... 40C to +85C ...................................... 24-pin, 0.3" SOIC

134                      Corporation
     SIGNAL PROCESSING EXCELLENCE
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved