电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

SNJ54ALS563BW

器件型号:SNJ54ALS563BW
文件大小:9587.2KB,共0页
厂商名称:TI [Texas Instruments]
厂商官网:http://www.ti.com/
下载文档

器件描述

文档预览

SNJ54ALS563BW器件文档内容

                                                                            SN54ALS563B, SN74ALS563B
                                                              OCTAL DTYPE TRANSPARENT LATCHES

                                                                                  WITH 3STATE OUTPUTS

                                                                           SDAS163B - DECEMBER 1982 - REVISED NOVEMBER 2004

    D 3-State Buffer-Type Outputs Drive Bus                       SN54ALS563B . . . J OR W PACKAGE
                                                              SN74ALS563B . . . DW, N, OR NS PACKAGE
        Lines Directly
                                                                                    (TOP VIEW)
    D Bus-Structured Pinout
                                                                                                    OE 1          20 VCC
description/ordering information                                                                    1D 2          19 1Q
                                                                                                    2D 3          18 2Q
       These 8-bit D-type transparent latches feature                                               3D 4          17 3Q
       3-state outputs designed specifically for driving                                            4D 5          16 4Q
       highly capacitive or relatively low-impedance                                                5D 6          15 5Q
       loads. They are particularly suitable for                                                    6D 7          14 6Q
       implementing buffer registers, I/O ports,                                                    7D 8          13 7Q
       bidirectional bus drivers, and working registers.                                            8D 9          12 8Q
                                                                                                  GND 10          11 LE
       While the latch-enable (LE) input is high, the Q
       outputs follow the complements of data (D) inputs.     SN54ALS563B . . . FK PACKAGE
       When LE is taken low, the outputs are latched at                     (TOP VIEW)
       the inverse of the levels set up at the D inputs.
                                                                                                     2D  1D   OE  VCC  1Q
       A buffered output-enable (OE) input places the
       eight outputs in either a normal logic state (high or  3D                                     3 2 1 20 19           2Q
       low logic levels) or a high-impedance state. In the                                                             18
       high-impedance state, the outputs neither load                                             4
       nor drive the bus lines significantly. The
       high-impedance state and increased high logic          4D 5                                                     17 3Q
       level provide the capability to drive bus lines
       without interface or pullup components.                5D 6                                                     16 4Q

       OE does not affect internal operations of the          6D 7                                                     15 5Q
       latches. Old data can be retained or new data can
       be entered while the outputs are in the                7D 8                                                     14 6Q
       high-impedance state.                                                                         9 10 11 12 13

                                                                                                     8D  GND  LE  8Q   7Q

                        ORDERING INFORMATION

TA                      PACKAGE                                ORDERABLE                                      TOP-SIDE MARKING
                                                              PART NUMBER

             PDIP - N            Tube of 20                   SN74ALS563BN                                    SN74ALS563BN

0C to 70C  SOIC - DW           Tube of 25                   SN74ALS563BDW                                   ALS563B
                                 Reel of 2000                 SN74ALS563BDWR

             SOP - NS            Reel of 2000 SN74ALS563BNSR                                                  ALS563B

             CDIP - J            Tube of 20                   SNJ54ALS563BJ                                   SNJ54ALS563BJ

-55C to 125C CFP - W           Tube of 85                   SNJ54ALS563BW                                   SNJ54ALS563BW

             LCCC - FK           Tube of 55                   SNJ54ALS563BFK                                  SNJ54ALS563BFK

Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available
  at www.ti.com/sc/package.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.                                    Copyright  2004, Texas Instruments Incorporated
Products conform to specifications per the terms of Texas Instruments                                                                                      1
standard warranty. Production processing does not necessarily include
testing of all parameters.

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265
SN54ALS563B, SN74ALS563B
OCTAL DTYPE TRANSPARENT LATCHES
WITH 3STATE OUTPUTS

SDAS163B - DECEMBER 1982 - REVISED NOVEMBER 2004

                                      FUNCTION TABLE
                                          (each latch)

                                      INPUTS             OUTPUT
                                                              Q
                                   OE LE              D

                                   L  H               H  L

                                   L  H               L  H

                                   L  L               X  Q0

                                   H  X               X  Z

logic diagram (positive logic)

   OE 1
   LE 11

                                                  C1                             19 1Q

   1D                           2                 1D

                                                                                   To Seven Other Channels

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

       Supply voltage, VCC (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 V
       Input voltage, VI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 V
       Voltage applied to a disabled 3-state output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.5 V
       Package thermal impedance, JA (see Notes 2): DW package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58C/W

                                                                          N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69C/W
                                                                          NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60C/W
       Storage temperature range, Tstg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65C to 150C

Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and
  functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not
  implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. All voltage values are with respect to network ground terminal.
              2. The package thermal impedance is calculated in accordance with JESD 51-7.

2                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                           SN54ALS563B, SN74ALS563B
                                                             OCTAL DTYPE TRANSPARENT LATCHES

                                                                                 WITH 3STATE OUTPUTS

                                                                          SDAS163B - DECEMBER 1982 - REVISED NOVEMBER 2004

recommended operating conditions (see Note 3)

                                                               SN54ALS563B                      SN74ALS563B
                                                             MIN NOM MAX                                                      UNIT

                                                                                              MIN NOM MAX

VCC Supply voltage                                           4.5                   5 5.5 4.5           5 5.5 V

VIH  High-level input voltage                                2                                2                V

VIL  Low-level input voltage                                                           0.7                 0.8 V

IOH  High-level output current                                                         -1                  -2.6 mA

IOL  Low-level output current                                                          12                  24 mA

tw   Pulse duration, LE high                                 15                               15               ns

tsu  Setup time, data before LE                              20                               10               ns

th   Hold time, data after LE                                12                               10               ns

TA   Operating free-air temperature                          - 55                      125    0            70 C

NOTE 3: All unused inputs of the device must be held at VCC or GND to ensure proper device operation. Refer to the TI application report,
              Implications of Slow or Floating CMOS Inputs, literature number SCBA004.

electrical characteristics over recommended operating free-air temperature range (unless
otherwise noted)

     PARAMETER                       TEST CONDITIONS           SN54ALS563B                      SN74ALS563B
                                                             MIN TYP MAX                      MIN TYP MAX UNIT

      VIK           VCC = 4.5 V,           II = - 18 mA                                - 1.2               -1.2 V
                    VCC = 4.5 V to 5.5 V,  IOH = - 0.4 mA
     VOH                                   IOH = - 1 mA      VCC - 2                          VCC - 2
                    VCC = 4.5 V            IOH = - 2.6 mA
     VOL                                   IOL = 12 mA       2.4 3.3                                           V
     IOZH           VCC = 4.5 V            IOL = 24 mA
     IOZL                                  VO = 2.7 V                                         2.4 3.2
                    VCC = 5.5 V,           VO = 0.4 V
       II           VCC = 5.5 V,           VI = 7 V                                0.25 0.4            0.25 0.4
      IIH           VCC = 5.5 V,           VI = 2.7 V                                                                          V
      IIL           VCC = 5.5 V,           VI = 0.4 V
      IO            VCC = 5.5 V,           VO = 2.25 V                                                 0.35 0.5
                    VCC = 5.5 V,           Outputs high
                                                                                       20                  20 A

                                                                                       - 20                -20 A

                                                                                       0.1                 0.1 mA

                                                                                       20                  20 A

                                                                                       - 0.1               -0.1 mA

                                                             - 20                      -112 -30            -112 mA

                                                                                   10  17              10  17

     ICC            VCC = 5.5 V            Outputs low                             16  26              16  26 mA

                                           Outputs disabled                        17  29              17  29

All typical values are at VCC = 5 V, TA = 25C.
The output conditions have been chosen to produce a current that closely approximates one half of the true short-circuit output current, IOS.

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                   3
SN54ALS563B, SN74ALS563B
OCTAL DTYPE TRANSPARENT LATCHES
WITH 3STATE OUTPUTS

SDAS163B - DECEMBER 1982 - REVISED NOVEMBER 2004

switching characteristics (see Figure 1)

   PARAMETER   FROM                                    TO                                               VCC = 4.5 V to 5.5 V  UNIT
              (INPUT)                             (OUTPUT)                                              CL = 50 pF
                                                                                                        R1 = 500               ns
                                                                                                                               ns
                                                                                                        R2 = 500               ns
                                                                                                        TA = MIN to MAX        ns

                                                                                                SN54ALS563B SN74ALS563B

                                                                                                MIN MAX MIN MAX

   tPLH                                                                                         3  26             3  18
                                              D
                                                  Q                                             3  15             3  14
   tPHL

   tPLH                                                                                         8  29             6  22
                                              LE
                                                  Q                                             4  22             6  21
   tPHL

   tPZH                                                                                         4  25             3  18
                                             OE
                                                  Q                                             4  21             4  18
   tPZL

   tPHZ       OE                                  Q                                             2  12             1  10

   tPLZ                                                                                         3  22             1  15

For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

4                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                        SN54ALS563B, SN74ALS563B
                                                                          OCTAL DTYPE TRANSPARENT LATCHES

                                                                                              WITH 3STATE OUTPUTS

                                                                                       SDAS163B - DECEMBER 1982 - REVISED NOVEMBER 2004

                                   PARAMETER MEASUREMENT INFORMATION
                                 SERIES 54ALS/74ALS AND 54AS/74AS DEVICES

                                                                     VCC                                             7V
                                                                                                                               RL = R1 = R2
From Output                            Test       From Output             RL            From Output
                                       Point        Under Test                                                    S1
  Under Test                                                                Test          Under Test
                                 RL                              CL         Point                                 R1
                      CL                           (see Note A)                                               CL                         Test
         (see Note A)                                                                            (see Note A)                            Point

                                                                                                                                  R2

  LOAD CIRCUIT FOR                                              LOAD CIRCUIT                          LOAD CIRCUIT
          BI-STATE                                FOR OPEN-COLLECTOR OUTPUTS                    FOR 3-STATE OUTPUTS

TOTEM-POLE OUTPUTS

Timing                           1.3 V            3.5 V                   High-Level            1.3 V             1.3 V  3.5 V
  Input                                           0.3 V                          Pulse                 tw         1.3 V  0.3 V
                                              th  3.5 V
             tsu                                  0.3 V                   Low-Level             1.3 V                    3.5 V
   Data                   1.3 V         1.3 V                                    Pulse                                   0.3 V
  Input

                           VOLTAGE WAVEFORMS                                                    VOLTAGE WAVEFORMS
                          SETUP AND HOLD TIMES                                                    PULSE DURATIONS

       Output             1.3 V         1.3 V            3.5 V                                                           3.5 V
      Control                                  tPLZ      0.3 V
   (low-level                1.3 V                       [3.5 V                      Input      1.3 V             1.3 V
    enabling)                   tPHZ                                                                     1.3 V
                               1.3 V                                                      tPLH            1.3 V               0.3 V
                    tPZL                                                        In-Phase                                 tPHL

Waveform 1                                               VOL                       Output                                       VOH
   S1 Closed                                           0.3 V                                                             1.3 V
                                                                                          tPHL
(see Note B)                                             VOH              Out-of-Phase                                         VOL
                                                     0.3 V                                                               tPLH
                   tPZH                                                            Output
Waveform 2                                               90 V              (see Note C)                                         VOH
                                                                                                                         1.3 V
     S1 Open
(see Note B)                                                                                                                    VOL

                   VOLTAGE WAVEFORMS                                                                VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES, 3-STATE OUTPUTS                                                       PROPAGATION DELAY TIMES

NOTES: A. CL includes probe and jig capacitance.
             B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control.
                  Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
             C. When measuring propagation delay items of 3-state outputs, switch S1 is open.
             D. All input pulses have the following characteristics: PRR  1 MHz, tr = tf = 2 ns, duty cycle = 50%.
             E. The outputs are measured one at a time, with one transition per measurement.

                                          Figure 1. Load Circuits and Voltage Waveforms

                                                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                    5
                                                                                                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                         17-Dec-2015

PACKAGING INFORMATION

  Orderable Device  Status Package Type Package Pins Package  Eco Plan             Lead/Ball Finish  MSL Peak Temp                                  Op Temp (C)           Device Marking              Samples
   5962-8870001RA                                                                                                                                     -55 to 125
  SN74ALS563BDW     (1)             Drawing      Qty                (2)                         (6)                (3)                                                                   (4/5)
    SN74ALS563BN
   SN74ALS563BN3    ACTIVE    CDIP  J        20  1               TBD                       A42       N / A for Pkg Type                                            5962-8870001RA
  SN74ALS563BNSR                                                                                                                                                   SNJ54ALS563BJ
SN74ALS563BNSRG4    ACTIVE    SOIC  DW 20        25 Green (RoHS                       CU NIPDAU      Level-1-260C-UNLIM                                   0 to 70  ALS563B
   SNJ54ALS563BJ                                            & no Sb/Br)
                                                                                      CU NIPDAU                                                                    SN74ALS563BN
                    ACTIVE    PDIP  N        20  20           Pb-Free                                N / A for Pkg Type                                   0 to 70
                                                              (RoHS)                      Call TI                                                                  ALS563B
                                                                                      CU NIPDAU
                    OBSOLETE  PDIP  N        20               TBD                                             Call TI                                     0 to 70  ALS563B
                      ACTIVE   SO                                                     CU NIPDAU      Level-1-260C-UNLIM                                   0 to 70
                                    NS 20 2000 Green (RoHS                                                                                                         5962-8870001RA
                                                                      & no Sb/Br)          A42                                                                     SNJ54ALS563BJ

                    ACTIVE    SO    NS 20 2000 Green (RoHS                                           Level-1-260C-UNLIM                                   0 to 70
                                                                      & no Sb/Br)

                    ACTIVE    CDIP  J        20  1            TBD                                    N / A for Pkg Type -55 to 125

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

                                                              Addendum-Page 1
                                                                                          PACKAGE OPTION ADDENDUM

www.ti.com                                                                                17-Dec-2015

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead/Ball Finish - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish
value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54ALS563B, SN74ALS563B :

Catalog: SN74ALS563B

Military: SN54ALS563B

NOTE: Qualified Version Definitions:

       Catalog - TI's standard catalog product
       Military - QML certified for Military and Defense Applications

                                                                         Addendum-Page 2
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                                7-Jan-2015

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        2000  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)       13.0   2.4   4.0
SN74ALS563BNSR               SO  NS 20                                                          24.0  Q1
                                                           330.0 24.4 9.0

                                                   Pack Materials-Page 1
www.ti.com                           PACKAGE MATERIALS INFORMATION

                                                                                                                                     7-Jan-2015

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2000
                             SO  NS  20                               367.0  367.0  45.0
     SN74ALS563BNSR

                                     Pack Materials-Page 2
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright 2015, Texas Instruments Incorporated

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved