电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

SN74LS73N

器件型号:SN74LS73N
厂商名称:MOTOROLA [Motorola, Inc]
厂商官网:http://www.freescale.com/
下载文档

文档预览

SN74LS73N器件文档内容

DUAL JK NEGATIVE                                                                                       SN54/74LS73A
EDGE-TRIGGERED FLIP-FLOP
                                                                                                             DUAL JK NEGATIVE
   The SN54LS / 74LS73A offers individual J, K, clear, and clock inputs. These                        EDGE-TRIGGERED FLIP-FLOP
dual flip-flops are designed so that when the clock goes HIGH, the inputs are
enabled and data will be accepted. The logic level of the J and K inputs may                               LOW POWER SCHOTTKY
be allowed to change when the clock pulse is HIGH and the bistable will per-
form according to the truth table as long as minimum set-up times are ob-
served. Input data is transferred to the outputs on the negative-going edge of
the clock pulse.

                  LOGIC DIAGRAM (Each Flip-Flop)                                                                                   J SUFFIX
                                                                                                                                   CERAMIC
                                                        1 (15)                                                                   CASE 632-08
                                                    CLOCK (CP)
    Q                                                              Q                                  14
13 (8)                                                             12 (9)                                    1

    K                                                              CLEAR                              14                           N SUFFIX
3 (10)                                                             2 (6)                                    1                      PLASTIC
                                                                   J                                                             CASE 646-06
                                                                   14 (7)

                                                                                                      14                  D SUFFIX
                                                                                                             1               SOIC

                                                                                                                       CASE 751A-02

                                                                                                      ORDERING INFORMATION

                  MODE SELECT -- TRUTH TABLE                                                                SN54LSXXJ  Ceramic
                                                                                                            SN74LSXXN  Plastic
                                                                                                            SN74LSXXD  SOIC

                            INPUTS                              OUTPUTS

        OPERATING MODE

                        CD  J       K                           Q  Q                                               LOGIC SYMBOL

Reset (Clear)           L   X       X                           L  H
Toggle
Load "0" (Reset)        H   h       h                           q  q
Load "1" (Set)
Hold                    H   l       h                           L  H                                               Q 12 7 J         Q9

                        H   h       l                           H  L                                  14 J

                        H   l       l                           q  q                                  1 CP             5 CP

H, h = HIGH Voltage Level                                                                             3 K CD Q 13 10 K CD Q 8
L, I = LOW Voltage Level
X = Don't Care                                                                                                  2                6
l, h (q) = Lower case letters indicate the state of the referenced input (or output) one set-up time
l, h (q) = prior to the HIGH to LOW clock transition.

                                                                                                                   VCC = PIN 4
                                                                                                                   GND = PIN 11

                                    FAST AND LS TTL DATA
                                                 5-68
                                               SN54 / 74LS73A

GUARANTEED OPERATING RANGES

Symbol                         Parameter                                                              Min   Typ           Max            Unit

VCC     Supply Voltage                                                                     54         4.5   5.0           5.5            V

                                                                                           74         4.75  5.0           5.25

TA      Operating Ambient Temperature Range                                                54          55  25            125            C

                                                                                           74         0     25            70

IOH     Output Current -- High                                 54, 74                                                      0.4          mA

IOL     Output Current -- Low                                    54                                                       4.0            mA
                                                                 74
                                                                                                                          8.0

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

                                                               Limits

Symbol                  Parameter                        Min Typ Max Unit                                               Test Conditions

VIH     Input HIGH Voltage                               2.0                                          V     Guaranteed Input HIGH Voltage for
                                                                                                            All Inputs

                                           54                                                  0.7          Guaranteed Input LOW Voltage for

VIL     Input LOW Voltage                                                                             V     All Inputs
VIK     Input Clamp Diode Voltage
VOH     Output HIGH Voltage                74                                                  0.8

                                                                0.65 1.5                           V     VCC = MIN, IIN = 18 mA

                                           54            2.5 3.5                                      V     VCC = MIN, IOH = MAX, VIN = VIH

                                           74            2.7 3.5                                      V     or VIL per Truth Table

                                               54, 74          0.25 0.4                               V     IOL = 4.0 mA  VCC = VCC MIN,
                                                                                                                          VIN = VIL or VIH
VOL     Output LOW Voltage                        74           0.35 0.5                                                   per Truth Table

                                           J, K                            20                         V     IOL = 8.0 mA
                                           Clear                           60
                                           Clock                           80                         A VCC = MAX, VIN = 2.7 V

IIH     Input HIGH Current                 J, K                            0.1
                                           Clear                           0.3
                                           Clock                           0.4                        mA VCC = MAX, VIN = 7.0 V

IIL     Input LOW Current                  J, K                                                 0.4  mA    VCC = MAX, VIN = 0.4 V
                                           Clear, Clock                                        0.8

IOS     Short Circuit Current (Note 1)                   20                                  100   mA    VCC = MAX
                                                                                                6.0   mA    VCC = MAX
ICC     Power Supply Current
                                                                                                      Unit
Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.             MHz

AC CHARACTERISTICS (TA = 25C, VCC = 5.0 V)                                                            ns
                                                                                                       ns
                                                               Limits

Symbol                  Parameter                        Min Typ Max                                                    Test Conditions

fMAX    Maximum Clock Frequency                          30    45                                           Figure 1
                                                                                                            Figure 1
tPLH    Propagation Delay,                                     15                              20                                   VCC = 5.0 V
tPHL    Clock to Output                                                                                                             CL = 15 pF

                                                               15                              20

AC SETUP REQUIREMENTS (TA = 25C)

                                                               Limits

Symbol                          Parameter                Min Typ Max Unit                                               Test Conditions
tW      Clock Pulse Width High
tW      Clear Pulse Width                                20                                           ns    Figure 1
ts      Setup Time
th      Hold Time                                        25                                           ns    Figure 2
                                                                                                            Figure 1
                                                         20                                           ns                            VCC = 5.0 V

                                                         0                                            ns

                                             FAST AND LS TTL DATA
                                                          5-69
                  SN54 / 74LS73A

                      AC WAVEFORMS

J or K *                                        1.3 V
    CP
      Q   ts(L)       th(L) = 0                 ts(H)      th(H) = 0
           1.3 V      tW(L)
      Q                           1.3 V                 1.3 V
                        tPHL             tW(H)
                        1.3 V      1            tPLH
                                 fMAX                            1.3 V

                      tPLH                      tPHL

                      1.3 V                                1.3 V

*The shaded areas indicate when the input is permitted to change for predictable output performance.

             Figure 1. Clock to Output Delays, Data
          Set-Up and Hold Times, Clock Pulse Width

                  tW

   SET    1.3 V                  1.3 V
CLEAR
                                                       tW
      Q
      Q                                         1.3 V                   1.3 V

                  tPLH                                        tPHL
                  1.3 V
                                                           1.3 V
                        tPHL
                       1.3 V                               tPLH

                                                       1.3 V

          Figure 2. Set and Clear to Output Delays,
                   Set and Clear Pulse Widths

                  FAST AND LS TTL DATA
                               5-70
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved