电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

SMB111NC-324L

器件型号:SMB111NC-324L
厂商名称:SUMMITMICROELECTRONICS
下载文档

器件描述

POWER MGR 4 CH PROGRAMMABLE 32QFN

文档预览

SMB111NC-324L器件文档内容

                                                                                                          SMB111

Four Channel Programmable DC-DC System Power Manager                                         Preliminary Information

FEATURES & APPLICATIONS                                      INTRODUCTION

Digital programming of all major parameters via I2C        The SMB111 is a highly integrated and flexible four-channel
   interface and non-volatile memory                         power manager designed for use in a wide range of portable
                  o Output voltage set point                 applications. The built-in digital programmability allows system
                  o Output power-up/down sequencing          designers to custom tailor the device to suit almost any multi-
                  o Digital soft-start and output slew rate  channel power supply application from digital camcorders to
                  o Input/Battery voltage monitoring         mobile phones. Complete with a user friendly GUI, all
                  o UV/OV monitoring of all outputs          programmable settings including output voltages and
                  o Enable/Disable outputs independently     input/output voltage monitoring can be customized with ease.

Four output channels                                       The SMB111 integrates all the essential blocks required to
                  o Three synchronous step-down (buck)       implement a complete four-channel power subsystem including
                        channels                             three synchronous step-down "buck" controllers and one step-
                  o One step-up (boost) channel              up "boost" controller. Additionally sophisticated power
                                                             control/monitoring functions required by complex systems are
User friendly Graphical User Interface (GUI)               built-in. These include digitally programmable output voltage
+2.7V to +6.0V Input range                                 set point, power-up/down sequencing, enable/disable,
Highly accurate output voltage (<0.5%) with Active DC      margining and UV/OV/input/output monitoring on all channels.

   Output Control (ADOCTM) technology                        The integration of features and built-in flexibility of the SMB111
Undervoltage Lockout (UVLO) with hysteresis                allows the system designer to create a "platform solution" that
800 kHz operating frequency                                can be easily modified via software without major hardware
Four Phase PWM with Phase Locked Loop (PLL)                changes. Combined with the re-programmability of the
100% Maximum Duty Cycle for Buck channels                  SMB111 this facilitates rapid design cycles and proliferation
0% Duty Cycle option for boost controller                  from a base design to future generations of product.
96 bytes of user configurable nonvolatile memory
                                                             The SMB111 is suited to battery-powered applications with an
Applications                                                 input range of +2.7V to +6.0V. Output voltages are extremely
                                                             accurate (<0.5%) employing proprietary ADOCTM technology.
Digital camcorders/still cameras                           Communication is via the industry standard I2C bus. All user-
Portable DVD/MP3/GPS                                       programmed settings are stored in non-volatile EEPROM of
Camera/smart phones                                        which 96 bytes may be used for general-purpose memory
TFT/LCD Displays/Monitors/TV's                             applications. The commercial operating temperature range is
Mobile Computing/PDA's                                     0C to +70C, and the industrial range is -40C to 85C. The
Consumer battery-operated equipment                        available package is a lead-free, RoHS compliant, 5x5 32-pin
                                                             QFN.

SIMPLIFIED APPLICATIONS DRAWING

                                      SMB111

+2.7V to +6.0V                                     Step-Up   Vin to +28V (Prog.) @ up to 1A  LED Drive
        or                                         (Boost)
                                                   Channel
      Li-Ion

I2C/SMBus

Reset Input                            System      3 Step-  +0.8V to Vin (Prog.) @ 2A        CPU Core
Reset Output                          Control and    Down    +0.8V to Vin (Prog.) @ 2A       Memory, I/O
Power Good                            Monitoring    (Buck)   +0.8V to Vin (Prog.) @ 2A       DSP/Codec
                                                   Channels

Figure 1: Applications schematic featuring the SMB111 four-channel, programmable DC-DC controller
Note: This is an applications example only. Some pins, components and values are not shown.

SUMMIT Microelectronics, Inc. 2005    757 N. Mary Avenue Sunnyvale CA 94085              Phone 408 523-1000 FAX 408 523-1266

                                      http://www.summitmicro.com/                                                                 1

                                                     2100 2.4 10/4/2006
TABLE OF CONTENTS                                                                                                         SMB111

General Description ........................................................ 3                                                      Preliminary Information
Typical Application .......................................................... 4
Internal Block Diagram.................................................... 5           Force-Shutdown............................................................ 21
Pin Descriptions ...........................................................6-8        Sequence Termination Timer ....................................... 21
Package and Pin Description.......................................... 9                Power Off Sequencing .................................................. 21
Absolute Maximum Ratings .......................................... 10                 Monitoring ..................................................................... 21
Recommended Operating Conditions........................... 10                         Battery Monitoring......................................................... 21
DC Operating Characteristics ..................................10-12                   Soft Start ....................................................................... 21
AC Operating Characteristics ..................................13-15                   Power-On Sequencing FlowChart ................................ 22
I2C 2-Wire Serial Interface AC Operating Characteristics-                              Minimum Load .............................................................. 23
100khz........................................................................... 16   Margining ...................................................................... 23
Timing Diagrams: I2C.................................................... 16            Multi-phase Operation................................................... 24
Efficiency Graphs.......................................................... 17         Application Schematic................................................... 25
Transient Response...................................................... 18            Bill of materials.............................................................. 26
Timing Diagrams: Power-On Sequence ....................... 19                          Programming information
Applications Information: Device Operation                                             Development Hardware & Software ............................. 27
                                                                                       Serial Interface.............................................................. 28
Power Supply................................................................ 20        Write.............................................................................. 28
Power-on/off control...................................................... 20          Read.............................................................................. 28
Enable ........................................................................... 20  Configuration Registers ................................................ 28
Power-On Sequencing.................................................. 20               General Purpose Memory............................................. 28
Normal Cascade Sequencing ....................................... 20                   GUI................................................................................ 29
Sequencing With Enable............................................... 20               I2C memory read and writes ......................................... 30
Sequencing with channel bypass ................................. 20
Manual Mode ................................................................ 21        Default Configuration Register Setting .....................31

                                                                                       Part Marking.................................................................. 32
                                                                                       Ordering Information ..................................................... 33
                                                                                       Legal Notice .................................................................. 33

Summit Microelectronics, Inc  2100 2.4 10/4/2006                                       2
GENERAL DESCRIPTION                                                                            SMB111

The SMB111 is a fully programmable controller that                                                        Preliminary Information
monitors, margins, and cascade sequences. It has four
voltage outputs, consisting of: three synchronous step-      effective solution without compromising the transient
down "buck" controllers and one step-up "boost"              response. By utilizing external n and ptype MOSFET
controller.                                                  transistors the efficiency and load current can be
                                                             customized to fit a wide array of system requirements.
The SMB111 is capable of power-on/off cascade
sequencing where each channel can be assigned one of         The SMB111 contains three buck outputs capable of
four unique sequence positions. During sequencing each       producing an output voltage less than the input voltage.
channel in a given sequence position is guaranteed to        Each buck output voltage is set by an internal resistor
reach its programmed output voltage before the               divider and a programmable voltage reference. The
channel(s) occupying the next sequence position initiate     integrated resistor divider eliminates the cost and space
their respective soft-start sequence. A unique               necessary for external components and has several
programmable delay exists between each power on/off          programmable values. Through the programmability of
sequence position. In addition to power on/off               the reference and the resistor divider, practically any
sequencing all supplies can be powered on/off                output voltage less than the battery can be produced
individually through an I2C command or by assertion of       without the need to change external components.
one of two enable pins.
                                                             The SMB111 contains one boost output capable of
Each output voltage is monitored for under-voltage and       producing an output voltage greater than the input
over-voltage (UV/OV) conditions, using a comparator-         voltage. The boost topology is asynchronous, using a
based circuit where the output voltage is compared           rectifying Schottky diode and eliminating the need for an
against an internal programmable reference. An               additional external MOSFET driver. An external p-
additional feature of the output voltage monitoring is a     channel sequencing MOSFET's accompanies the boost
programmable glitch filter capable of digitally filtering a  channel in order to isolate the switching MOSFET from
transient OV/UV fault condition from a true system error.    the battery when disabled.
When a fault is detected for a period in excess of the
glitch filter, all supplies may be sequenced down or         The SMB111 provides margining control over all of its
immediately disabled and one of two output status pins       output voltages. Through an I2C command, all outputs
can be asserted. The current system status is always         can be margined to any voltage setting within the
accessible via internal registers containing the status of   nominal output voltage rage. Margining creates three
all four channels.                                           pre-programmed settings that each channel can be set
                                                             to via an I2C command. Margining is ideal when used
The SMB111 possesses an Undervoltage Lockout                 with the boost channel configured as an LED driver
(UVLO) circuit to ensure the SMB111 will not power up        where margining provides three brightness settings.
until the battery voltage has reached a safe operating
voltage. The UVLO function exhibits hysteresis, ensuring     In addition, each output is slew rate limited by soft-start
that noise or a brown out voltage on the on the supply       circuitry that is user programmable and requires no
rail does not inadvertently a system failure.                external capacitors.

The SMB111 uses a fixed 800kHz Pulse Width                   All programmable settings on the SMB111 are stored in
Modulation (PWM) control circuit. A type three voltage       non-volatile registers and are easily accessed and
mode compensation network is used offering a cost            modified over an industry standard I2C serial bus. For
                                                             fastest prototype development times Summit offers an
                                                             evaluation card and a Graphical User Interface (GUI).

Summit Microelectronics, Inc  2100 2.4 10/4/2006             3
TYPICAL APPLICATION                                    SMB111                                  SMB111

                                   VIN +2.7V to +6.0V  VBATT         HVSUP3             Preliminary Information
                                                       VDDCAP  HSDRV_CH3
     VIN to +28V @ 1A                                  GND                                                 +0.8V to VIN @ 2A

                                                               LSDRV_CH3                                   +0.8V to VIN @ 2A

                                                       SDA           VM_CH3                                +0.8V to VIN @ 2A
                                                       SCL     COMP1_CH3
                                                       nRESET

                                                       HEALTHY COMP2_CH3

                                                       PWREN0      HVSUP2
                                                       PWREN1

                                                       HOST_RESET

                                                               HSDRV_CH2

                                                       PCHSEQ_CH0

                                                               LSDRV_CH2

                                                       LSDRV_CH0 VM_CH2
                                                                          COMP1_CH2

                                                       COMP1_CH0
                                                                          COMP2_CH2

                                                       COMP2_CH0
                                                                                HVSUP1

                                                                          HSDRV_CH1

                                                               LSDRV_CH1

                                                                    VM_CH1
                                                               COMP1_CH1
                                                               COMP2_CH1

Figure 2 Typical application schematic showing external circuitry necessary to configure the SMB111
channels as step-up and step-down outputs.

Summit Microelectronics, Inc                           2100 2.4 10/4/2006               4
                                                                                                                                                  SMB111

                                                                                                                                           Preliminary Information

INTERNAL BLOCK DIAGRAM

COMP2_CH[1,2,3]                                                                                                     Channel 1, 2 and 3               HVSUP[1,2,3]
VM_CH[1,2,3]                                                                                                        Synchronous buck                HSDRV[1,2,3]

                                          100k                                                                        PWM Converter        DEADTIME

                                                z                                     +       DUTY

                                                          z     + OA      z                    CYCLE
                                                                                                LIMIT
                                                                                       

                                                                          CLAMP                          MAX LIMIT
                                                                                            OSC
                                                                                       Fixed 800kHzLOW LIMIT

COMP1_CH[1,2,3]                                 z                      z     +         GLITCH  OVER VOLTAGE                                LSDRV[1,2,3]
                                                                                       FILTER     DETECTION
                   VREF                                                      

               DIGITAL TO                        LEVEL                                 GLITCH  UNDER VOLTAGE        SEQUENCING                                PWREN0
                 ANALOG                         SHIFTER                                FILTER      DETECTION             LOGIC                                PWREN1
                                                                                                                          ENABLE
              CONVERTER                                                             +                                     ENABLE               Channel 0
                                                                                                                                                 boost
COMP2_CH0                                         VREF                                                                    ENABLE
                                                                                                                                           PWM Converter
                                                                  OA     z            +       DUTY                                          with Shutoff

                                                          z ++                                CYCLE                                                   PCHSEQ_CH0

                                                                                               LIMIT                                                            LSDRV0

VDD_CAP                                                                                                                                                                DRIVER

                                                                          CLAMP                          MAX LIMIT
                                                                                            OSC

                                                                                       Fixed 800kHz LOW LIMIT

COMP1_CH0                                       z                      z     +                 OVER VOLTAGE                      z   COMP
                                                                                                  DETECTION                          +
I2C/SMBUS                                                                             GLITCH                       100u            
                                                                                       FILTER
                                                                                                                                    0.2 V
SDA                                                 LEVEL
SCL                                                SHIFTER

                                                                             +         GLITCH  UNDER VOLTAGE
                                                                                       FILTER      DETECTION
VBATT      z                        z                     VREF               

VDD_CAP 2.5V                        z           z+           UV2 z
                                                      
         REGULATOR

                                                                          zD Q

                                                                                                                                           GND

                            LEVEL               +               UV1
                           SHIFTER
                                                

Summit Microelectronics, Inc                                                           2100 2.4 10/4/2006                                                                      5
PIN DESCRIPTIONS                                                                     SMB111

Pin Number Pin Type Pin Name                                                                       Preliminary Information

1   OUT                       LSDRV_CH3   Pin Description

2   PWR                       HVSUP3      The LSDRV_CH3 (Channel 3 Low-side Driver) pin is the lower
                                          switching node of the channel 3 synchronous buck controller.
3   OUT                       HSDRV_CH3   Attaches to the gate of n-channel MOSFET.

4   OUT                       HEALTHY     Supply for Channel 3 buck driver.

5   IN                        COMP1_CH3   The HSDRV_CH3 (Channel 3 High-side Driver) pin is the upper
                                          switching node of the channel 3 synchronous buck controller.
6   IN                        COMP2_CH3   Attach to the gate of p-channel MOSFET. A delay exists between
                                          the assertion of HSDRV_CH3 and assertion of LSDRV_CH3 to
7   IN                        VM_CH3      prevent excessive current flow during switching.
                                          The HEALTHY pin is an open drain output. High when all
8   I/O                       SDA         enabled output supplies are within the programmed levels.
                              SCL         HEALTHY will ignore any disabled supply. There is a
9   IN                                    programmable glitch filter on the under-voltage and over-voltage
                                          sensors so that short transients outside of the limits will be
10  IN                        HOST_RESET  ignored by HEALTHY. When used this pin should be pulled high
                                          by an external pull-up resistor.
11  CAP                       VDD_CAP     The COMP1_CH3 (Channel 3 primary Compensation) pin is the
                                          primary compensation input of the channel 3 buck controller.
12  PWR                       VBATT       Each pin is internally connected to a programmable resistor
                                          divider.
13  OUT                       PCHSEQ_CH0  The COMP2_CH3 (Channel 3 secondary Compensation) pin is
                                          the secondary compensation input of the channel 3 buck
14  IN                        COMP1_CH0   controller.
                                          The VM_CH3 (Channel 3 Voltage Monitor) pin connects the
                                          channel 3 controller output. Internally the VM_CH3 pin connects
                                          to an internal programmable resistor divider.

                                          SDA (Serial Data) is an open drain bi-directional pin used as the
                                          I2C data line. SDA must be tied high through a pull-up resistor.
                                          SCL (Serial Clock) is an open drain input pin used as the I2C
                                          clock line. SCL must be tied high through a pull-up resistor.
                                          The HOST_RESET pin is an active high reset input. When this
                                          pin is asserted high, the nRESET output will immediately go low.
                                          When HOST_RESET is brought low, nRESET will go high after a
                                          programmed reset delay.
                                          The VDD_CAP (VBATT Capacitor) pin is an external capacitor
                                          input used to filter the internal supply.

                                          Power supply to part, 2.7V to 6.0V range.

                                          The PCHSEQ_CH0 (Channel 0 Sequence) pin is attached to an
                                          external p-channel MOSFET and is used to enable the
                                          corresponding channel 0 boost controller. PCHSEQ_CH0 uses
                                          an internal 100A current sink for sequencing. This pin should be
                                          pulled high through a parallel RC connection.
                                          The COMP1_CH0 (Channel 0 primary Compensation) pin is the
                                          primary compensation input of the channel 0 boost controller.

Summit Microelectronics, Inc              2100 2.4 10/4/2006  6
PIN DESCRIPTIONS                Pin Name                                                  SMB111
                              COMP2_CH0
Pin Number Pin Type                                                                                        Preliminary Information
                                 nRESET
15  IN                                                                        Pin Description
                              LSDRV_CH0   The COMP2_CH0 (Channel 0 secondary Compensation) pin is the
16  OUT                       LSDRV_CH1   second compensation input of the channel 0 boost controller.
                                          The nRESET (Reset) pin is an active low open drain output. Active
17  OUT                          HVSUP1   when the SMB111 is powered up. Remains low for a user
                              HSDRV_CH1   programmable period of 25, 50, 100, or 200 ms after all enabled
18  OUT                       COMP2_CH1   supplies have exceeded their programmed thresholds. When used,
                              COMP1_CH1   this pin should be pulled high by an external pull up resistor.
19  PWR                                   The LSDRV_CH0 (Channel 0 Low-side Driver) pin is the lower
                                 VM_CH1   switching node of the synchronous boost controller. This pin attaches
20  OUT                       LSDRV_CH2   to an external n-channel MOSFET
                                          The LSDRV_CH1 (Channel 1 Low-side Driver) pin is the lower
21  IN                           HVSUP2   switching node of the channel 1 synchronous buck controller. Attaches
                              HSDRV_CH2   to the gate of n-channel MOSFET.
22  IN                                    Channel 1 High Voltage Supply for Channel 1 buck driver.
                                PWREN0
23  IN                        COMP2_CH2   The HSDRV_CH1 (Channel 1 High-side Driver) pin is the upper
                                          switching node of the channel 1 synchronous buck controller. Attach to
24  OUT                                   the gate of p-channel MOSFET. A delay exists between the assertion
                                          of HSDRV_CH1 and assertion of LSDRV_CH1 to prevent excessive
25  PWR                                   current flow during switching.
                                          The COMP2_CH1 (Channel 1 secondary Compensation) pin is the
26  OUT                                   secondary compensation input of the channel 1 buck controller.
                                          The COMP1_CH1 (Channel 1 primary Compensation) pin is the
27  IN                                    primary compensation input of the channel 1 buck controller. Each pin
                                          is internally connected to a programmable resistor divider.
28  IN                                    The VM_CH1 (Channel 1 Voltage Monitor) pin connects the channel 6
                                          controller output. Internally the VM_CH1 pin connects to an internal
                                          programmable resistor divider.
                                          The LSDRV_CH2 (Channel 2 Low-side Driver) pin is the lower
                                          switching node of the channel 2 synchronous buck controller. Attaches
                                          to the gate of n-channel MOSFET.
                                          Channel 2 High Voltage Supply for Channel 2 buck driver.

                                          The HSDRV_CH2 (Channel 2 High-side Driver) pin is the upper
                                          switching node of the channel 2 synchronous buck controller. Attach to
                                          the gate of p-channel MOSFET. A delay exists between the assertion
                                          of HSDRV_CH2 and assertion of LSDRV_CH2 to prevent excessive
                                          current flow during switching.
                                          The PWREN0 (Power Enable 0) pin is a programmable input used to
                                          enable (disable) selected supplies. When unused this pin should be
                                          tied to a solid logic level.
                                          The COMP2_CH2 (Channel 2 secondary Compensation) pin is the
                                          secondary compensation input of the channel 2 buck controller.

Summit Microelectronics, Inc              2100 2.4 10/4/2006  7
                                                                    SMB111

                                                             Preliminary Information

PIN DESCRIPTION

Pin Number  Pin Type          Pin Name   Pin Description
      29        IN            COMP1_CH2
      30        IN                       The COMP1_CH2 (Channel 2 primary Compensation) pin is the
                                 VM_CH2  primary compensation input of the channel 2 buck controller. Each pin
                                         is internally connected to a programmable resistor divider.

                                         The VM_CH2 (Channel 2 Voltage Monitor) pin connects the channel 2
                                         controller output. Internally the VM_CH2 pin connects to an internal
                                         programmable resistor divider.

31          PWR               GND        Ground.

32           IN              PWREN1     The PWREN1 (Power Enable 1) pin is a programmable input used to
PAD         PWR                  GND     enable or disable-selected supplies. User programmable settings allow
                                         control of the 4 switching regulators to by this pin. This pin may also be
                                         programmed as a power on pin used to begin power-on(off)
                                         sequencing. When used to enable power-on sequencing, this pin is de-
                                         bounced for a programmable period of 0, 25, 50, 100 ms period. When
                                         unused this pin should be tied to a solid logic level.
                                         The bottom slug (thermal pad) of the SMB111 should be attached to a
                                         ground pad.

Summit Microelectronics, Inc             2100 2.4 10/4/2006  8
                                                                                                                    SMB111

                                                                                                             Preliminary Information

PACKAGE AND PIN DESCRIPTION

                                                                   Top view
                                                                    SMB111
                                                           5mm x 5mm QFN-32

                              PWREN1
                                        GND
                                                  VM_CH2
                                                            COMP1_CH2
                                                                      COMP2_CH2
                                                                                PWREN0
                                                                                           HSDRV_CH2
                                                                                                     HVSUP2

                              32 31 30 29 28 27 26 25

LSDRV_CH3 1                   GND                                                                            24 LSDRV_CH2
     HVSUP3 2                                                                                                23 VM_CH1
                                                                                                             22 COMP1_CH1
HSDRV_CH3 3                                                                                                  21 COMP2_CH1
   HEALTHY 4                                                                                                 20 HSDRV_CH1
                                                                                                             19 HVSUP1
COMP1_CH3 5                                                                                                  18 LSDRV_CH1
COMP2_CH3 6                                                                                                  17 LSDRV_CH0

     VM_CH3 7
          SDA 8

                              9 10 11 12 13 14 15 16

                              SCL
                                        HOST_RESET

                                                  VDD_CAP
                                                            VBATT

                                                                      PCHSEQ_CH0
                                                                                COMP1_CH0
                                                                                          COMP2CH0
                                                                                                    nRESET

Summit Microelectronics, Inc  2100 2.4 10/4/2006                                                                           9
                                                                                                                 SMB111

                                                                                                          Preliminary Information

  ABSOLUTE MAXIMUM RATINGS                                              RECOMMENDED OPERATING CONDITIONS

Temperature Under Bias .................... -55C to +125C           Commercial Temperature Range............... 0C to +70C
Storage Temperature.......................... -65C to +150C         Industrial Temperature Range ................ -40C to +85C
                                                                      VBATT Supply Voltage ..............................2.7V to +6.0V
      Terminal Voltage with Respect to GND:                           HVSUP Supply Voltage..............................2.7V to +6.0V
      VBATT Supply Voltage ................... -0.3V to +6.5V         All Others.................................................GND to VBATT
      HVSUP Supply Voltage .................. -0.3V to +6.5V          Package Thermal Resistance (JA), 32-Pad QFN
      All Other Pins ................................ -0.3V to VBATT  (thermal pad connected to PCB)....................... 37.2C/W
      Output Short Circuit Current .....................100mA         Moisture Classification Level 3 (MSL 3) per J-STD- 020

Reflow Solder Temperature (30 sec)................. +260C            RELIABILITY CHARACTERISTICS
Junction Temperature........................................ +150C   Data Retention ................................................ 100 Years
                                                                      Endurance ................................................ 100,000 Cycle
ESD Rating per JEDEC ..................................... +1500V

Latch-Up testing per JEDEC.............................100mA

Note - The device is not guaranteed to function outside its operating rating. Stresses listed under Absolute Maximum
Ratings may cause permanent damage to the device. These are stress ratings only and functional operation of the
device at these or any other conditions outside those listed in the operational sections of the specification is not implied.
Exposure to any absolute maximum rating for extended periods may affect device performance and reliability. Devices
are ESD sensitive. Handling precautions are recommended.

DC OPERATING CHARACTERISTICS

     (Over recommended operating conditions, unless otherwise noted. All voltages are relative to GND.)

Symbol       Parameter                                                Conditions                     Min Typ Max Unit

VBATT        Input supply voltage                                     Input supply voltage           2.7       6.0  V
                                                                      (operational)

VHVSUP       Buck driver supply voltage                                                              2.7       6.0  V
VUVLO        Undervoltage lockout
                                                                      VBATT rising                        2.2 2.3   V
IDD-MONITOR  Monitoring current                                       VBATT falling
                                                                                                     1.9 2.0

                                                                      All voltage inputs monitored.       330 500 A
                                                                      No supplies switching,
                                                                      VBATT at 4.2V.

IS           Standby current                                          Current with 1 output enabled       1.2       mA
IDD-ACTIVE                                                            VBATT at 4.2V. No load.
             Total current all channels                                                                        5    mA
             switching.

VREF(INT)    Internal voltage reference                               Commercial temperature         0.995 1.0 1.005 V
                                                                      range
VDD_CAP      Internal supply, present on
Oscillator   VDD_CAP pin                                              Industrial temperature range 0.975 1.0 1.025 V

                                                                                                     2.4 2.5 2.6    V

fOSC         Oscillator frequency                                                                         800       kHz
fOSC         Oscillator frequency accuracy
                                                                      Commercial temperature         -10       +10 %
                                                                      range
                                                                                                     -15       +15 %
                                                                      Industrial temperature range

OPP          Oscillator peak-to-peak voltage                                                              1.0       V

fSV          Frequency stability for voltage                                                              0.1       %/V

Summit Microelectronics, Inc                  2100 2.4 10/4/2006                                                        10
                                                                                         SMB111

                                                                                  Preliminary Information

DC OPERATING CHARACTERISTICS (CONTINUED)

      (Over recommended operating conditions, unless otherwise noted. All voltages are relative to GND.)

Symbol           Parameter                   Conditions                     Min Typ Max Unit

Oscillator

fST              Frequency stability for     Commercial temperature               1.0        kHz/C
                 temperature                 range

                                             Industrial temperature range         1.3        kHz/C

Error Amplifier

AVOL             Open loop voltage Gain      At DC                                60                      dB
                                             At AV=0 dB
BW               Frequency bandwidth         At 0.5V                              30         MHz
                                             At 0.5V
ISOURCE          Output source current                                            20                      A
ISINK            Output sink current
                                                                                  800                     A

Output Block Channel 0 (Boost)

                                             Voltage set point range PWM    5.75       32                 V
                                             mode. Pre-diode,               4.2
VOUT             Programmable voltage set    VBATT=4.2V, ILOAD required     -0.5       17                 V
VOUT             point range                 VOUT = VBATT / (1-duty cycle)  -2.0
                                             Voltage set point range, PFM              +0.5               %
                 Output accuracy             mode. Pre-diode
                                             VBATT=4.2V, ILOAD=0,
                                             VOUT = VBATT / (1-duty cycle)             +2.0               %
                                             Excluding external resistor
                                             divider accuracy. Commercial
                                             temperature range.

                                             Excluding external resistor
                                             divider accuracy. Industrial
                                             temperature range.

RDRVH            HSDRV ON resistance         Output high                          11                     
D.C.             PWM                         Output low
                 PFM                         High                                 3
                                             Low
                                             High                           87 91 95
                                             Low                                                              %

                                                                                      22 26

                                                                            76 80 84
                                                                                                              %

                                                                                       0

VCOMP1           Feedback voltage reference  COMP1 pin                            1.0                     V

                                             Programmable in 4mV steps

VCOMP1           Feedback voltage reference  COMP1 pin                      -0.5       +0.5               %
                 accuracy

ML               Minimum load2               PFM, L=33uF, VO=12V,                 29                      k
                                             VIN=4.2V, VD=0.3V

IPCHSEQ          PCHSEQ sink current                                        50                            A

                                             Voltage on PCHSEQ pin

ENTH             Enable threshold            when LSDRV output is                 200        mV
                                             enabled

Summit Microelectronics, Inc                 2100 2.4 10/4/2006                                                  11
                                                                                            SMB111

                                                                                     Preliminary Information

DC OPERATING CHARACTERISTICS (CONTINUED)

      (Over recommended operating conditions, unless otherwise noted. All voltages are relative to GND.)

Symbol        Parameter            Conditions                         Min       Typ  Max Unit

Output Block Channel 1 to Channel 3 (Buck)

VOUT          Voltage nominal set point VBATT= 4.2V, ILOAD=0,         1.0            4.2                  V
VOUT
              range                VOUT = VBATT x (duty cycle)

              Output accuracy      Commercial temperature             -0.5           +0.5                 %

              (including internal resistor range

              divider)             Industrial temperature range       -2.0           +2.0                 %

RDRVH         HSDRV ON resistance  Output high                                  8                        
                                   Output low
                                                                                8                        

RDRVL         LSDRV ON resistance  Output high                                  17                        
                                   Output low
                                                                                3                        

VCOMP1        Feedback voltage     COMP1 pin, programmable                      1.0                       V
              reference            in 4mV steps

VCOMP1        Feedback voltage     COMP1 pin                          -0.5           +0.5                 %
              reference accuracy

D.C.          100% Max Duty Cycle  High Duty Cycle                              100                       %
                                   Low Duty Cycle
                                                                      15        20   24

Logic levels

VIH           Input high voltage                                          0.7x       6.0                  V
                                                                      VDD_CAP

VIL           Input low voltage                                       0                  0.3x             V
                                                                                     VDD_CAP

VOL           Open drain outputs   ISINK = 1mA                        0              0.4                  V

IOL           Output low current                                      0              1.0                  mA

Summit Microelectronics, Inc                      2100 2.4 10/4/2006                                          12
                                                                                            SMB111

                                                                                     Preliminary Information

AC OPERATING CHARACTERISTICS

(Over recommended operating conditions, unless otherwise noted. All voltages are relative to GND.)

Symbol Parameter                    Conditions                                 Min Typ Max Unit

Programmable Monitoring Thresholds

VPUV1   nBATT_FAULT threshold Programmable in 150 mV increments                2.55       3.60 V

VPUV1   nBATT_FAULT accuracy                                                   -20        +20 mV

VPUV2   POWER_FAIL threshold Programmable in 150 mV increments                 2.55       3.60 V

VPUV2   POWER_FAIL accuracy                                                    -20        +20 mV

                                                                                     -5             %

PUVTH   Programmable under          For channels 0-3. Relative to nominal set        -10
        voltage threshold           point voltage                                    -15

                                                                                     -20

                                                                                     5              %

POVTH   Programmable over           For channels 0-3. Relative to nominal set        10
        voltage threshold           point voltage                                    15

                                                                                     20

                                                                               1.3 1.5 1.7

        Programmable power-On Programmable power-On sequence                   10.6 12.5 14.4
        sequence timeout period. position to sequence position delay.
tPPTO                                                                                               ms

                                                                               21    25   29

                                                                               42    50   58

                                                                               1.3 1.5 1.7

        Programmable power-off Programmable power-off sequence                 10.6 12.5 14.4
        sequence timeout period. position to sequence position delay.
tDPOFF                                                                                              ms

                                                                               21    25   29

                                                                               42    50   58

                                                                                     0

tPDB    PWREN1 de-bounce            When PWREN1 is programmed as power 21            25   29
tPRTO   period                                                                       50
                                    on pin.                                    42                   ms
        Programmable reset                                                                58
        time-out delay
                                                                               85 100 115

                                                                               21    25   29

                                                                               42    50   58

                                    Programmable time following assertion of

                                    last supply before nRESET pin is released 85 100 115 ms

                                    high.

                                                                               170 200 230

                                                                               42    50   58

Summit Microelectronics, Inc                 2100 2.4 10/4/2006                                        13
                                                                                               SMB111

                                                                                        Preliminary Information

AC OPERATING CHARACTERISTICS (CONTINUED)

(Over recommended operating conditions, unless otherwise noted. All voltages are relative to GND.)

Symbol  Description                    Conditions                                  Min Typ Max      Unit
                                                                                                     ms
                                       Time between active enable in which              OFF
                                                                                                     ms
        Programmable sequence          corresponding outputs must exceed there     42   50 58        ms
        termination period             programmed under voltage threshold. If      85                s
tPST                                   exceeded, a force shutdown will be               100 115
                                                                                        200 230
tPFTO                                  initiated.
tBFTO
tPGF                                                                               170

        POWER_FAIL timeout             Timeout begins after latch is cleared.      3.2  3.75 4.3
        period

        nBATT_FAULT timeout            Timeout begins after fault conditions       3.2  3.75 4.3
        period                         cleared.

                                       Period for which fault must persist before       0

        Programmable glitch filter fault triggered actions are taken. Present

                                       on all outputs                              6.8  8    9.2

                                                                                   340 400 460

                                                                                   170 200 230

                                                                                   85 100 115

SRREF   Programmable slew rate Adjustable slew rate factor proportional to 57           67 77
                                                                                                             V/s
        reference                      output slew rate.                           42
                                                                                        50 58

                                                                                   28   33 38

                                                                                   21   25 29

                                                                                   17   20 23

Output Block - Channel 0

tRL     LS Driver output rise time CG=100pF, VBATT=4.2V                                 10          ns

tFL     LS Driver output fall time CG=100pF, VBATT=4.2V                                 10          ns

Output Block - Channel 1 to Channel 3

tRL     LS Driver output rise time CG=100pF, VBATT=4.2V                                 10          ns

tFL     LS Driver output fall time CG=100pF, VBATT=4.2V                                 10          ns

tRH     HS Driver output rise time CG=100pF, VBATT=4.2V                                 15          ns

tFH     HS Driver output fall time CG=100pF, VBATT=4.2V                                 5           ns

tDT                                    High to low transition on HSDRV                  20
                                                                                                             ns
        Driver non-overlap delay
                                                                                        10
                                       Low to high transition on buck HSDRV

Summit Microelectronics, Inc                       2100 2.4 10/4/2006                               14
                                                               SMB111

                                                        Preliminary Information

1. Guaranteed by design
2. The minimum load for Boost channels is defined by the following equation: where VO = Programmed output voltage, VIN =P-Channel MOSFET
source voltage, L = inductance, Vd = forward diode drop (0.6V silicon, 0.3V Schottky)

Rmax =  2*L*Vout*(Vout - VIN + Vd)

        VIN2*1.25E-8

3. Voltage accuracies are only guaranteed for factory-programmed settings. Changing the output voltage from that reflected in the customer specific
CSIR code will result in inaccuracies exceeding those specified above by 1%.

Summit Microelectronics, Inc        2100 2.4 10/4/2006                                                                                    15
                                                                                                                  SMB111

                                                                                                           Preliminary Information

I2C-2 WIRE SERIAL INTERFACE AC OPERATING CHARACTERISTICS 100 kHz

(Over recommended operating conditions, unless otherwise noted. All voltages are relative to GND.)

Symbol      Description                                               Conditions                    100kHz
                                                                                           Min Typ Max Unit

fSCL       SCL clock frequency                                                            0                    100 kHz
TLOW        Clock low period
THIGH       Clock high period                                                              4.7                     s

                                                                                           4.0                     s

tBUF       Bus free time                              Before new transmission Note 4.7                                  s
                                                       4
tSU:STA     Start condition setup time                                                                                     s
tHD:STA     Start condition hold time                                                                 4.7                  s
tSU:STO     Stop condition setup time                                                                 4.0                  s
            Clock edge to data valid                                                                  4.7       3.5 s
  tAA                                                  SCL low to valid SDA (cycle n) 0.2

  tDH       Data output hold time                      SCL low (cycle n+1) to SDA          0.2                     s
                                                       change
  tR        SCL and SDA rise time                      Note 4                                                   1000 ns
   tF       SCL and SDA fall time                      Note 4
tSU:DAT     Data in setup time                                                                                  300 ns
tHD:DAT     Data in hold time                          Noise suppression
  TI        Noise filter SCL and SDA                                                       250                     ns

                                                                                           0                       ns

                                                                                                           100     ns

tWR_CONFIG  Write cycle time config                    Configuration registers                                  10 ms
                                                       Memory array
tWR_EE      Write cycle time EE                                                                                 5  ms

Note 4 - Guaranteed by Design.

TIMING DIAGRAMS

                    tR                           tF    tHIGH    tLOW                                       tWR (For Write Operation Only)
                                              tHD:SDA  tHD:DAT                                             tBUF
TIMSICNLG DIAGRAMS                                                    tSU:DAT     tSU:STO

                  tSU:SDA                                       tDH

      SDA (IN)
                                         tAA

     SDA (OUT)

Figure 4 I2C timing diagram

Summit Microelectronics, Inc                           2100 2.4 10/4/2006                                                                  16
                                                                                                                              SMB111

                                                                                                                       Preliminary Information

                       EFFICIENCY GRAPHS

                                CBhoaonnsetl 61.B0oVosotlt6s.0V                                                  Buck (SU + SD) 5.0 Volts

                       0.96                                                          0.95

                       0.94                                                           0.9

                       0.92

                       0.9                                                           0.85
                                                                                      0.8
           Efficiency  0.88                                               Efficency                                                            3.0V
                                                                                     0.75                                                      3.3V
                       0.86     4.2V                                                  0.7                                                      3.6V
                                                                                                                                               3.8V
                       0.84     3.8V                                                 0.65                                                      4.2V
                                                                                      0.6
                       0.82     3.6V                                                        0                                            VSU = 6.0V

                       0.8      3.0V                                                                             0.1 0.2 0.3 0.4
                                                                                                                    Current (Amps)
                       0.78

                             0  0.2 0.4 0.6 0.8                        1

                                Current (Amps)

                          Buck 2.5 Volts                                                   CBhauncnkel(1S(UCh+3SBDoo)s3t .+0BVuocklt)s3.0

           0.94                                                                                                  Volts
                                                                                      0.9

           0.92                                                                      0.85

                       0.9

                                                                                                            0.8

Efficency  0.88                                                  3.0V     Efficiency 0.75                              3.0V
           0.86                                                                                                        3.3V
           0.84                                                  3.3V                                                  3.6V
           0.82                                                                                                        3.8V
                                                                 3.6V                 0.7                              4.2V

                                                                 3.8V                                                          VSU = 6.0V

                                                                 4.2V                0.65

                       0.8      0.1       0.2                    0.3                  0.6                        0.11  0.21      0.31
                            0                                                            0.01

                                Current (Amps)                                                                   Current (Amps)

           (All measurements are taken at 25C, and are based on the Applications Schematic.)

           Summit Microelectronics, Inc                                   2100 2.4 10/4/2006                                                         17
                                                                                           SMB111

                                                                                    Preliminary Information

TRANSIENT RESPONSE

    CHANNEL 1 BUCK TRANSIENT                                                  CHANNEL 1 BUCK TRANSIENT
                  RESPONSE                                                                  RESPONSE

                                                      VSU        0V                                      VSU

                                                      AC-COUPLED                                         AC-COUPLED

0V                                                    50mV/div                                           50mV/div

                                                                 0A

0A                                                    ISD                                                ISD
                                                      100mA/div                                          100mA/div
                              VIN = 4.2V VOUT = 1.2V                          VIN = 4.2V VOUT = 2.5

                    200 us/div                                                             200 us/div

    CHANNEL 2 BUCK TRANSIENT                                                  CHANNEL 3 BUCK TRANSIENT
                  RESPONSE                                                                  RESPONSE

                                                                                                         VSU

0V                                                    VSU        0V                                      AC-COUPLED
                                                                                                         50mV/div
                                                      AC-COUPLED

                                                      50mV/div

0A                                                    ISD        0A                                      ISD
                                                      200mA/div                                          100mA/div
                                                                                 VIN = 4.2V VOUT = 1.8V
                              VIN = 4.2V VOUT = 3.0V                          200 us/div

    200 us/div

    CHANNEL 0 BOOST TRANSIENT
                   RESPONSE

                                                                    VSU
                                                              AC-COUPLED

                                                                    50mV/div

0V

                                                      ISD
                                                      5mA/div

0A                            VIN = 4.2V VOUT = 12V

                           200 us/div
(All measurements are taken at 25C, and are based on the Applications Schematic.)

Summit Microelectronics, Inc                          2100 2.4 10/4/2006                                      18
                                                                                                                   SMB111

                                                                                                            Preliminary Information

TIMING DIAGRAMS: POWER-ON SEQUENCE

SEQUENCE POSITION             0  1  2                3  4

           VBATT

nBATT_FAULT
POWER_FAIL

                  VSTANDBY          Sequence Delay

                    PWREN0                                                             tRESET

        BOOST OR BUCK                                                                              TIMEOUT

                     PWREN1

        BOOST OR BUCK
SEQUENCE POSITION 3

         I2C ENABLE
        BOOST OR BUCK
SEQUENCE POSITION 3
        I2C ENABLE

          BOOST OR BUCK

                    HEALTHY
                      nRESET

Figure 5 SMB111 power-On sequence. Any combination of outputs may be enabled in any sequence position
by asserting the PWREN[0,1] enable pin. The PWREN1 pin can also be used as a power-on pin sequencing all
channels on without an I2C command. Any PWM channel may be enabled or disabled through an I2C command
or by the PWREN[0,1].

Summit Microelectronics, Inc     2100 2.4 10/4/2006                                                         19
                                                                   SMB111

                                                            Preliminary Information

APPLICATIONS INFORMATION                                   Once power-on sequencing has been initiated,
                                                            automated sequencing may commence in one of three
POWER SUPPLY                                                ways: normal sequencing, sequencing with enable, and
                                                            sequencing with channel bypass. In addition, each
The SMB111 can be powered from an input voltage             channel may be powered on in a manual mode,
between 2.7-6.0 volts applied between the VBATT pin         independent of the sequence position. The power-on
and ground. The SMB111 is optimized for use with a          sequencing mode selection is programmable over the
rechargeable single cell Lithium ion battery. The input     I2C bus and stored in the non-volatile memory.
voltage applied to the VBATT pin is internally regulated
and used as an internal VBATT supply. The VBATT pin         NORMAL CASCADE SEQUENCING
is monitored by an UnderVoltage Lockout (UVLO)
circuit, which prevents the device from turning on when     During Normal Sequencing, the sequence position
the voltage at this node is less than the UVLO              counter is initialized to the first sequence position
threshold.                                                  (position 1), each channel occupying this position then
                                                            waits an individual programmable timeout period (tPPTO)
POWER-ON/OFF CONTROL                                        of 1.5, 12.5, 25, or 50 ms. Once enabled, all channels
                                                            occupying the first sequence position will begin a soft-
The outputs on the SMB111 can be turned on in one of        start. As the output voltage of the channel is ramped
three ways: first a general purpose enable input pin,       up, it is monitored by a comparator based, user
PWREN1, can be configured as a power on pin, an I2C         programmable, under-voltage threshold sensor. After
Power on command can be issued, and a                       this threshold is exceeded, indicating that the selected
programmable bit is set to initiate the power on process    channel(s) have reached their nominal operating range
when the UVLO threshold is exceeded. If a power-off or      the sequence position counter is incremented, and fault
force-shutdown occurs due to a UV or OV fault on any        monitoring begins for that channel. Once all channels
PWM channel, a sequence termination, or due to an I2C       occupying the first sequence position have surpassed
command, a restart will only occur if the power-on pin is   their under-voltage thresholds, the power-on delay for
toggled or an I2C Power on command is issued.               the next sequence position will begin. This process
                                                            continues until all channels have been sequenced on
ENABLE                                                      and are above their under-voltage threshold.

Once a power on command has been issued, the                SEQUENCING WITH ENABLE
power on process can be controlled by means of an
enable signal. Each channel can be controlled by one        During the Sequencing With Enable mode, sequencing
of four enable signals and the assignment type can be       commences as with the Normal Sequencing, except
mixed and matched for each of the four channels. The        that prior to a channel beginning to soft-start, the
enable signal can stall the power-on process until the      enable corresponding to that channel must be asserted.
enable is valid, or disable a controller once all supplies  In the event that the enable is not asserted, sequencing
have been enabled. There are two ways to generate           will halt indefinitely until a valid enable is provided.
the enable signal; the first approach allows the enable     Once a valid enable is provided, a soft-start function will
signal to be assigned to either the PWREN0 or the           begin for that channel. This process will continue until
PWREN1 pin, and the second approach allows the              all channels occupying the first sequence position are
enable to be controlled by the contents of a volatile       above their under-voltage settings, at which point the
register that can be written to at any time. This volatile  sequence position counter will be incremented.
register will be automatically initialized once the UVLO
threshold has been exceeded to a known programmed           SEQUENCING WITH CHANNEL BYPASS
state.
                                                            When the Sequencing With Channel Bypass mode is
POWER-ON SEQUENCING                                         selected, sequencing will commence as with the
                                                            Sequencing With Enable, except that if the enable
Each channel on the SMB111 may be placed in any             signal is not asserted by the end of the power-on delay
one of four unique sequence positions. To provide a         period, that channel will be bypassed. If no other
programmable sequence order, the SMB111 navigates           channels occupy the current sequence position, the
between each sequence positions using a feedback-           sequence position counter will be incremented
based cascade-sequencing circuit. Cascade                   beginning the power-on delay for all channels in the
sequencing is the process in which each channel is          next sequence position. Once a channel has been
continually compared against a programmable                 bypassed, it may still be enabled any time prior to a
reference voltage until the voltage on the monitored        power off operation.
channel exceeds the reference voltage, at which point
an internal sequence position counter is incremented
and the next sequence position is entered.

Summit Microelectronics, Inc  2100 2.4 10/4/2006            20
                                                                   SMB111

                                                            Preliminary Information

APPLICATIONS INFORMATION (CONTINUED)                       in a fault-triggered action. All glitch filters on the
                                                            SMB111 are user programmable and may be set to
MANUAL MODE                                                 either 0 or 8 s.

The SMB111 also provides a manual power-on mode in          In the event that one or more channels violate their
which each channel may be enabled individually              respective UV/OV setting for a period exceeding that
irrespective of the state of other channels. In this mode,  specified by the glitch filter, all channels (not set to
the enable has complete control over the channel, and       Manual mode) can optionally be powered off and-or,
all sequencing is ignored. In Manual mode channels will     the healthy pin can be triggered. The programmable
not be disabled in the event of a fault, and will not be    power off conditions that may result from a threshold
disabled when the battery voltage falls below the UVLO      violation include the immediate power off all supplies
threshold.                                                  (force-shutdown) or the sequence of all supplies off.

FORCE-SHUTDOWN                                              Monitoring is accomplished by a comparator-based
                                                            approach, in which a programmable voltage reference
When a battery fault occurs, a UV/OV is detected on         is compared against the monitored signal. Each
any output, or an I2C force-shutdown command is             channel possesses a dedicated reference voltage
issued, all channels will be immediately disabled,          generated by a programmable level shifting digital to
without regard to sequence positions of power off delay     analog controller. Each of which can be set from 0-1.0
times.                                                      volts in 4mV increments.

SEQUENCE TERMINATION TIMER                                  BATTERY MONITORING

At the beginning of each sequence position, an optional     The battery voltage is monitored for two user
internal programmable timer will begin to time out.         programmable UV settings via the VBATT pin
When the sequence termination timer has expired, the
SMB111 will automatically perform a force-shutdown          The SMB111 contains two user programmable voltage-
operation. This timer is user programmable with a           monitoring levels, UV1 (nBATT_FAULT) and UV2
programmable sequence termination period (tPST) of 50,      (POWER_FAIL). Battery voltage, like all monitored
100, and 200 ms.                                            voltages, is compared against a user programmable
                                                            voltage set internally by a digital to analog controller.
POWER OFF SEQUENCING
                                                            Once the voltage on the VBATT pin has fallen below
The SMB111 has a power-off sequencing operation.            either of the programmable under voltage set points the
During a power off operation the supplies will be           SMB111 can be programmed to respond in one of
powered off in the reverse order they where powered         three ways, it can perform: a power-off operation, a
on in. During the power off sequencing, all enables are     force-shutdown operation, or take no action. When
ignored.                                                    programmed to perform a power-off or force-shutdown
                                                            operation the SMB111 can optionally be programmed
A power-off sequence command can be issued in one           to latch the outputs off until an I2C power-on command
of two ways, either by an I2C command or by the             is issued or immediately restart once the UV condition
assertion of the PWREN1 pin. Once initiated, the            has been removed.
sequence position counter will be set to the last
sequence position and disable that channel without          SOFT START
soft-start control; once off, the power off delay for the
channel(s) in the next to last sequence position will       The SMB111 provides a programmable soft-start
begin to timeout, after which that channel(s) will be       function for all outputs. The soft-start control limits the
disabled. This process will continue until all channels     slew rate that each output is allowed to ramp up without
have been disabled and are off. The programmable            the need for an external capacitor. The soft start slew
power-off sequence timeout period (tDPOFF) can be set       rate is proportional to the product of the output voltage
to 1.5, 12.5, 25, or 50 ms.                                 and a slew rate reference; see Figure 5. This global
                                                            reference is programmable and may be set to 400, 200,
MONITORING                                                  100, 67, 50, 33, 25, and 20 volts per second. The slew
                                                            rate control can also be disabled on any channel not
The SMB111 monitors all 4 PWM outputs for under-            requiring the feature.
voltage (UV) and over-voltage (OV) faults. The
monitored levels are user programmable, and may be
set at 5, 10, 15, and 20 percent of the nominal output
voltage.

Each output possesses a glitch filter to ensure that
short violations in the UV or OV settings will not result

Summit Microelectronics, Inc  2100 2.4 10/4/2006            21
POWER-ON SEQUENCING FLOW CHART                                                                                                                    SMB111

            RESTART AFTER POW ER-              P W R E N 1 P IN                      I2C P O W E R                                          Preliminary Information
                                 OFF OR         ASSERTED                         ON COM M AND
                                                                                                                                                 NEXT
                   F O R C E -S H U T D O W N                                                                                             SEQUENCE

                                                       B E G IN                                                                             P O S IT IO N
                                               S E Q U E N C IN G

                                               SEQUENCE
                                               P O S IT IO N 1

     NORM AL                                                   CURRENT                                         S E Q U E N C IN G
S E Q U E N C IN G                                           SEQUENCE                                        W IT H C H A N N E L

                                                               P O S IT IO N                                          BYPASS

                                                   C H A N N E L -S P E C IF IC                     E N A B L E = P W R E N 0 P IN
                                                     PROGRAM M ABLE                                                       XOR
                                                                O P T IO N S
                                                                                                                P W R E N 1 P IN
                                                          S E Q U E N C IN G                                              XOR
                                                          W IT H E N A B L E
                                                                                                      I2 C P W R E N A B L E B IT
                                               E N A B L E = P W R E N 0 P IN
                                                                     XOR

                                                           P W R E N 1 P IN
                                                                     XOR

                                                 I2 C P W R E N A B L E B IT

  POW ER                                         POW ER                                                           POW ER
O N D ELAY                                     O N D ELAY                                                       O N D ELAY

                                               W A IT F O R
                                                 EN ABLE

                              EN ABLE                              EN ABLE                          E N A B LE              EN ABLE
                                 LO W                                 H IG H                           LO W                    H IG H

                                               SO FT-                                                                       W A IT F O R
                                               START                                                                          EN ABLE

                                                                                                                EN ABLE                   EN ABLE
                                                                                                                   H IG H                    LO W

                                               M O N IT O R

                                                                                                                            SO FT-
                                                                                                                            START

                              VO U T<=U V                          VO U T<=U V

Figure 6 Power-on sequencing flow chart: There are three automated power-on sequencing modes, and a
manual mode.

Summit Microelectronics, Inc                                                     2100 2.4 10/4/2006                                                22
                                                                SMB111

                                                         Preliminary Information

APPLICATIONS INFORMATION (CONTINUED)                    The margin command registers contain two bits for
                                                         each channel that decode the commands to margin
MINIMUM LOAD                                             high, margin low, or control to the nominal setting.
                                                         Therefore, any combination of margin high, margin low,
The duty cycle is limited to a 10-90% range.             and nominal control is allowed in the margining mode.
Consequently, the boost channels require a minimum
load to prevent over voltage conditions from occurring.  Once the SMB111 receives the command to margin the
                                                         supply voltages, it begins adjusting the supply voltages
This may be overcome by attaching a resistor preload     to move toward the desired setting. When all channels
to the output that matches the minimum load              are at their voltage setting, a bit is set in the margin
requirements. This approach will result in a constant    status registers.
current consumption while the outputs are enabled.
Alternatively, a zener diode (with a higher breakdown    A seven level margining option is available for channel
voltage than the output) can be connected across the     2. When enabled, seven level margining allows channel
output clamping the output voltage. This approach will   2 to be dynamically modified to one of seven pre-
not draw current when the minimum load is enabled on     determined voltage levels. This transition is made by
the output.                                              means of a volatile I2C write command.

MARGINING                                                Channel 1 looses the margin high and margin low
                                                         settings when channel 2 is configured for seven level
The SMB111 has two additional voltage settings for       margining.
channels 0-3, margin high and margin low. The margin
high and margin low voltage settings have the same       Note: Configuration writes or reads of registers
voltage range as the controllers' nominal output         should not be performed while dynamic voltage
voltage. These settings are stored in the configuration  management.
registers and are loaded into the voltage setting by
margin commands issued via the I2C bus.                  A typical application utilizing the margining functionality
                                                         is depicted in Figure 7. When used with a boost
                                                         controller setup as a constant current white LED driver,
                                                         margining can be used to adjust the current through the
                                                         LED chain as an adjustable brightness control.

                              VIN

        PCHSEQ

SMB111
BOOST

        LSDRV

COMP1(0-1.0V)

COMP2

Figure 7 Boost configured as a constant current LED driver with adjustable current capabilities.

Summit Microelectronics, Inc       2100 2.4 10/4/2006                                               23
                                                               SMB111

                                                        Preliminary Information

APPLICATIONS INFORMATION (CONTINUED)

MULTIPLE PHASE OPERATION

The SMB111 can be programmed for channel
interleaving, where each channel is phase delayed from
the next by a programmable phase delay. The phase
delay also has an associated.

There are three available phase options: single phase
where all channels switch simultaneously, dual phase
where channels are separated into two groups, and
each group switches 180 out of phase, and a four
phase mode where all channels switch at least 45 out
of phase.

The PLL option is limited to the dual-phase and four-
phase mode, and can be optionally disabled for the
dual phase mode.

By default, all channels operate in the four-phase
mode. The phase interleaving option cannot be
changed with the GUI; however, the current phase
option can be read. For ordering purposes, the GUI can
be used to select the required phase option.

Summit Microelectronics, Inc  2100 2.4 10/4/2006        24
                                                                                                                                                                                                                                 SMB111

                                                                                                                                                                                                                          Preliminary Information

                APPLICATIONS INFORMATION (CONTINUED)

                                                                                                                  R17 10
                                                                                                                              VBATT

                                                                                                                                                                         R20      Q4
                                                                                                                                                                         100K     Q2(P)

                                                                                                                  C26                               C27 C25
                                                                                                                  10uF                           0.1uF 0.01uF

                                                                                                                                                                                                              L4
                                                                                                                                                                                                              33uH

                                                                                                                  R18 10                                                                                      D4 DIODE SCHOTTKY IMBUS       VOUT0 Set Point

                                                                   U1                                                                                                                                                                            Adjustable from
                                                                                                                                                                                                                                                 VBATT+ 0.2V to 40V
                                                                            SMB111PCHSEQ_CH0        13                                                                            Q1(N)
                                                                                         LSDRV_CH0  17                                                                            MOSFET DUAL
                                                                                         COMP1_CH0  14
                VBATT        PWREN0                            27  PWREN0                           15                                                                C22 100pF           R16 90K                                  C23    C24
                             PWREN1                            32                                                                                                                                                                  22uF   0.1uF

                                                                   PWREN1             COMP2_CH0

                R23 R22 R26                                                           VM_CH1        23                                                          R28 15K       C20 1800pF R21 432 C21                2700pF
                47K 47K 47K                                                                         20
                                                                                      HSDRV_CH1 18
                                                                                      LSDRV_CH1
       RESET#                                                  16  nRESET             COMP1_CH1     22                                                                                    R29
       HEALTHY                                                  4  HEALTHY            COMP2_CH1     21                                                                                    6.8K
HOST_RESET                                                                                          19
                                                               10                           HVSUP1

                                                                   HOST_RESET

                             VBATT                                                          VM_CH2  30
                                                                                      HSDRV_CH2     26
                                                                                                    24
                                                                                      LSDRV_CH2 29
                             R24        R27                                           COMP1_CH2
                                                                                      COMP2_CH2
                             47K        47K                                                         28
                                                                                            HVSUP2  25

                                   SDA                          8                                                                                                                 Q2
                                   SCL                          9 SDA                                                                                                             Q2(P)
                2.7V to 5.5V
                                                                      SCL                   VM_CH3  7
                                      Place close to part                             HSDRV_CH3
                                                               12 VBATT               LSDRV_CH3     3                                            R14 10               IMBUS                                                   L3
                                                               11 VDDCAP              COMP1_CH3     1                                            R15 10                                                                       6.8uH
                                                                                                    5
                                                                                      COMP2_CH3     6                                                                                                                       C15
                                                                                            HVSUP3                                                                                                                          22uF
                                                                               31                   2                                                                                                                                               Set Point
                                                                                 GND
                                                                                                                                                                                                                                            VOUT1

                                                                                                                                                                                                                                                    Adjustable from

                       C4    C3 C2                         C1                                                                                                   C32          C39  Q1(N)                                              C16         0.5V to VBATT-0.2V
                                                                                                                                                                10uF
                       1uF   0.1uF 1uF                     0.1uF                                    IMBUS                                                                    0.1uF MOSFET DUAL

                                                                                                                                                                                                                       C17           0.1uF
                                                                                                                                                                                                                    2700pF

                                                                                      C33                  C34                                                                         C18 68pF
                                                                                      10uF                 0.1uF

                                                                                                                                                                                  R5 12K                      R6 365
                                                                                                                                                                                          C19 1000pF

                                                                                                                                                                      Q1
                                                                                                                                                                       Q2(P)

                                                                                                                                         R10 10          VBATT                                                      L1
                                                                                                                                         R11 10                                                                     6.8uH

                                                                                                                               R12 10            C30            C31   Q1(N)                                         C5      C6                      Set Point
                                                                                                                  R13 10                         10uF                                                               22uF    0.1uF
                                                                                                                                                                0.1uF MOSFET DUAL                                                           VOUT2

                                                                                                                                                                                                   C9                                               Adjustable from
                                                                                                                                                                                                2700pF                                              0.5V to VBATT-0.2V

                                                                                                                                                                             C10 68pF                                                       VOUT3 Set Point
                                                                                                                                                                                                                                                    Adjustable from
                                                                                                                                                                      R2 12K                          R1 365                                        0.5V to VBATT-0.2V
                                                                                                                                                                                  C11 1000pF

                                                                                                                                                                      Q3
                                                                                                                                                                       Q2(P)

                                                                                                                                                         VBATT                                                      L2
                                                                                                                                                                                                                    6.8uH

                                                                                                                                                 C28            C29   Q1(N)                                         C7      C8
                                                                                                                                                 10uF                                                               22uF    0.1uF
                                                                                                                                                                0.1uF MOSFET DUAL

                                                                                                                                                                                                   C12
                                                                                                                                                                                                2700pF

                                                                                                                                                                             C13 68pF

                                                                                                                                                                      R3 12K                          R4 365
                                                                                                                                                                                  C14 1000pF

                Figure 8 Applications schematic.

Summit Microelectronics, Inc                                                                                      2100 2.4 10/4/2006                                                                                                             25
                                                                              SMB111

                                                                       Preliminary Information

APPLICATIONS INFORMATION (CONTINUED)

Item                          Description-  Vendor / Part Number Qty                     Ref. Des.

Resistors                                                              R1, R4, R6
                                                                       R2, R3, R5
1 365, 1/16W, 1%, 0402, SMD                 Any                    3   R10, R11, R12, R13, R14, R15,
                                                                       R17, R18
2 12k 1/16W, 1%, 0402, SMD                  Any                    3   R16
                                                                       R20
3 10, 1/16W, 1%, 0402, SMD                  Any                    8   R21
                                                                       R22, R23, R24, R26, R27
4 90K, 1/16W, 5%, 0402, SMD                 Any                    1   R28
                                                                       R29
5 100K, 1/16W, 5%, 0402, SMD                Any                    1
                                                                       C1, C3, C6, C8, C16, C24, C27,
6 432, 1/16W, 5%, 0402, SMD                 Any                    1   C29, C31, C34, C39
                                                                       C2, C4
7 47K, 1/16W, 5%, 0402, SMD                 Any                    5   C5, C7, C15, C23
                                                                       C9, C12, C17, C21
8 15K, 1/16W, 5%, 0402, SMD                 Any                    1   C10, C13, C18
                                                                       C11, C14, C19
9 6.8K, 1/16W, 5%, 0402, SMD                Any                    1   C20
                                                                       C22
Capacitors                                                             C25
                                                                       C26, C28, C30, C32, C33
10 0.1uF, 16V, ceramic, X7R, 0402, SMD Any                         11
                                                                       Q1, Q2, Q3, Q4
11 1uF, 6.3V, ceramic, Y5V, 0805, SMD       Any                    2
                                                                       D4
12 22uF, 6.3V, ceramic, Y5V, 1210, SMD Any                         4   U1

13 2700pF, 50V, ceramic, X7R, 0402, SMD Any                        4   L4

14 68pF , 50V, ceramic, X7R, 0402, SMD Any                         3   L1, L2, L3

15 1000pF, 50V, ceramic, X7R, 0402, SMD Any                        3

16 1800pF, 50V ceramic, X7R, 0402, SMD Any                         1

17 100pF, 50V, ceramic, C0G, 0402, SMD Any                         1

18 0.01uF, 50V, ceramic, X7R, 0402, SMD Any                        1

19 10uF, 6.3V, ceramic, X5R, 0805, SMD Any                         5

Semiconductors

                                            Fairchild, FDC6420C

20 MOSFET, Complementary                    or                     3

21 Diode, Schottky, 20V, 200mA SS-MI        Fairchild, FDC6020C
22 SMB111N
                                            Panasonic, MA2SD24 1
  Magnetics
                                            Summit                 1
                                            Microelectronics

23 Inductor, 33uH, SMD                      Coilcraft DO1608C-333  1
                                            or Asatech 33uH

24 Inductor, 6.8uH, SMD                     Sumida Corp CR436R8
                                            or Coilcraft DO1608C- 3

                                            682 or Asatech 6.8uH

Summit Microelectronics, Inc                2100 2.4 10/4/2006         26
DEVELOPMENT HARDWARE & SOFTWARE                                                               SMB111

The end user can obtain the Summit SMX3200 parallel                                                    Preliminary Information
port programming system or the I2C2USB (SMX3201)
USB programming system for device prototype                 device is then configured on-screen via an intuitive
development. The SMX3200(1) systems consist of a            graphical user interface employing drop-down menus.
programming Dongle, cable and WindowsTM GUI
software. It can be ordered on the website or from a        The Windows GUI software will generate the data and
local representative. The latest revisions of all software  send it in I2C serial bus format so that it can be directly
and an application brief describing the SMX3200 and         downloaded to the SMB111 via the programming
SMX3201 are available from the website                      Dongle and cable. An example of the connection
(http://www.summitmicro.com).                               interface is shown in Figure 9.
                                                            When design prototyping is complete, the software can
The SMX3200 programming Dongle/cable interfaces             generate a HEX data file that should be transmitted to
directly between a PC's parallel port and the target        Summit for approval. Summit will then assign a unique
application; while the SMX3201 interfaces directly to       customer ID to the HEX code and program production
the PC's USB port and the target application. The           devices before the final electrical test operations. This
                                                            will ensure proper device operation in the end
                                                            application.

                                                            Top view of straight 0.1" x 0.1 closed-side

                                                            connector. SMX3200(1) interface cable

                                                            connector.

                                                            Pin 10, Reserved         Pin 9, 5V

                                                                   Pin 8, Reserved   Pin 7, 10V
                                                                         Pin 6, MR#  Pin 5, Reserved

                                                                        Pin 4, SDA   Pin 3, GND

                                                                        Pin 2, SCL   Pin 1, GND

SMB111                        10 9                          0.1F
                              87
                    SDA       65
                    SCL       43
                              21
   GND

Figure 9 SMX3200(1) Programmer I2C serial bus connections to program the SMB111.

Summit Microelectronics, Inc  2100 2.4 10/4/2006                                                         27
  I2C PROGRAMMING INFORMATION                                                                SMB111

SERIAL INTERFACE                                                                                       Preliminary Information

Access to the configuration registers, general-purpose    After the last byte is clocked in and the host receives
memory and command and status registers is carried        an Acknowledge, a Stop condition must be issued to
out over an industry standard 2-wire serial interface     initiate the nonvolatile write operation.
(I2C). SDA is a bi-directional data line and SCL is a
clock input. Data is clocked in on the rising edge of     READ
SCL and clocked out on the falling edge of SCL. All
data transfers begin with the MSB. During data            The address pointer for the non-volatile configuration
transfers, SDA must remain stable while SCL is high.      registers and memory registers as well as the volatile
Data is transferred in 8-bit packets with an intervening  command and status registers must be set before data
clock period in which an Acknowledge is provided by       can be read from the SMB111. This is accomplished
the device receiving data. The SCL high period (tHIGH)    by issuing a dummy write command, which is a write
is used for generating Start and Stop conditions that     command that is not followed by a Stop condition. A
precede and end most transactions on the serial bus.      dummy write command sets the address from which
A high-to-low transition of SDA while SCL is high is      data is read. After the dummy write command is
considered a Start condition while a low-to-high          issued, a Start command followed by the address byte
transition of SDA while SCL is high is considered a       is sent from the host. The host then waits for an
Stop condition.                                           Acknowledge and then begins clocking data out of the
                                                          slave device. The first byte read is data from the
The interface protocol allows operation of multiple       address pointer set during the dummy write command.
devices and types of devices on a single bus through      Additional bytes can be clocked out of consecutive
unique device addressing. The address byte is             addresses with the host providing an Acknowledge
comprised of a 7-bit device type identifier (slave        after each byte. After the data is read from the desired
address). The remaining bit indicates either a read or    registers, the read operation is terminated by the host
a write operation. Refer to Table 1 for a description of  holding SDA high during the Acknowledge clock cycle
the address bytes used by the SMB111.                     and then issuing a Stop condition. Refer to Figure 12
                                                          for an illustration of the read sequence.
The device type identifier for the memory array, the
configuration registers and the command and status        CONFIGURATION REGISTERS
registers are accessible with the same slave address.
The slave address can be can be programmed to any         The configuration registers are grouped with the
seven bit number 0000000BIN through 1111111BIN.           general-purpose memory.

WRITE                                                     GENERAL-PURPOSE MEMORY

Writing to the memory or a configuration register is      The 96-byte general-purpose memory block is
illustrated in Figures 10 and 11. A Start condition       segmented into two continuous independently lockable
followed by the slave address byte is provided by the     blocks. The first 48-byte memory block begins at
host; the SMB111 responds with an Acknowledge; the        register address pointer A0HEX and the second memory
host then responds by sending the memory address          block begins at the register address pointer C0HEX; see
pointer or configuration register address pointer; the    Table 1. Each memory block can be locked
SMB111 responds with an acknowledge; the host then        individually by writing to a dedicated register in the
clocks in one byte of data. For memory and                configuration memory space.
configuration register writes, up to 15 additional bytes
of data can be clocked in by the host to write to
consecutive addresses within the same page.

Summit Microelectronics, Inc  2100 2.4 10/4/2006          28
                                                                                             SMB111

                                                                                      Preliminary Information

I2C PROGRAMMING INFORMATION (CONTINUED)

GRAPHICAL USER INTERFACE (GUI)                          of the various functional blocks. A programming
                                                        Dongle (SMX3200) is available from Summit to
Device configuration utilizing the Windows based        communicate with the SMB111. The Dongle connects
SMB111 graphical user interface (GUI) is highly         directly to the parallel port of a PC and programs the
recommended. The software is available from the         device through a cable using the I2C bus protocol. See
Summit website (http://www.summitmicro.com ). Using     figure 7 and the SMX3200 Data Sheet.
the GUI in conjunction with this datasheet, simplifies
the process of device prototyping and the interaction

                              Slave Address   Register Type

                                  0000000BIN  Configuration Registers are located in
                                        to    00 HEX thru 9FHEX
                                              General-Purpose Memory Block 0 is
                                  1111111BIN  located in A0 HEX thru BFHEX

                                              General-Purpose Memory Block 1 is
                                              located in C0 HEX thru FFHEX

                              Table 1 - Address bytes used by the SMB111.

Summit Microelectronics, Inc                  2100 2.4 10/4/2006                      29
                                                                                                                                            SMB111

                                                                                                                                     Preliminary Information

I2C PROGRAMMING INFORMATION (CONTINUED)

                              S

                              T                                                                                                                     S

                              A                                                Configuration                                                        T

M aster                       R                     Bus Address                Register Address                       Data                          O
Slave                         T
                                                                                                                                                    P

                                    S S S SA A A                             CCCCCCCC                        DDDDDDDD
                                    A A A A2 1 0W                            76543210                        76543210
                                    3210

                                                                       A                               A                                      A

                                                                       C                               C                                      C

                                                                       K                               K                                      K

                                                       Figure 10 Register Byte Write

                                 S

                                 T

                                 A                                             Configuration

M aster                          R                  Bus Address                Register Address                       Data (1)
Slave                            T

                                       S S S SA A A                          CCCCCCCC                           DDDDDDDD
                                       A A A A2 1 0W                         76543210                           76543210
                                       3210

                                                                          A                               A                                      A

                                                                          C                               C                                      C

                                                                          K                               K                                      K

                                                                                                                                                 S

                                                                                                                                                 T

M aster                                   Data (2)                                                                 Data (16)                     O
Slave
                                                                                                                                                 P

                                 DDDDDDDD                                 DDD  DDD                        DDDDDDDD
                                 76543210                                 765  210                        76543210

                                                                    A                               A                                      A
                                                                    C
                                                                    K                               C                                      C

                                                                                                    K                                      K

                                                       Figure 11 Register Page Write

                              S                                                                              S

                              T                                                                              T

Master                        A                     Bus Address                  Configuration               A                Bus Address
Slave                         R                                                Register Address              R
                              T                                                                              T

                                    S  S  S  SA     A  A         W           CCCCCCCC                           S  S  S       SA  A  A        R
                                    A  A  A  A2     1  0                     76543210                           A  A  A       A2  1  0

                                    3210                                                                        3210

                                                                       A                               A                                            A
                                                                                                                                                    C
                                                                       C                               C                                            K

                                                                       K                               K

Master                                    Data (1)                                                                 Data (n)          NS
Slave                                                                                                                                AT
                                                                                                                                     CO
                                                                                                                                     KP

                              DDDDDDDD                                 DDD     DDD                     DDDDDDDD
                              76543210                                 765     210                     76543210

                                                                 A                               A
                                                                 C                               C
                                                                 K                               K

                                                                    Figure 12 -Register Read

Summit Microelectronics, Inc                                                 2100 2.4 10/4/2006                                                        30
                                                                                                    SMB111

                                                                                             Preliminary Information

DEFAULT CONFIGURATION REGISTER SETTINGS SMB111NC-324L

    Register                  Contents       Register          Contents         Register         Contents

R3            60                        R15                00              R2B                00

R4            7D                        R16                20              R2C                02
                                                                           R2D                04
R5            A5                        R17                00                                 32
                                                                                              06
R7            B4                        R1B                02              R2E                5B
                                                                                              77
RB            60                        R1C                02              R2F                9D
                                                                                              AB
RC            40                        R1D                02              R53                65
                                                                                              83
RD            50                        R1F                02              R54                AD
                                                                                              BD
RF            30                        R20                3E              R55

R10           95                        R22                30              R57

R11           9A                        R23                3E              R5B

R12           15                        R24                30              R5C
                                                                           R5D
R13           10                        R28                03

R14           A0                        R2A                00              R5F

Register B7 (MSB) B6                    B5             B4      B3          B2             B1  B0

R30  1                        X         X              X       X           X              X   X

R35  1                        X         X              X       X           X              X   X

R40  1                        1         X              X       X           X              X   X

The default device ordering number is SMB111NC-324L. It is programmed with the register contents as shown above
and tested over the commercial temperature range. The ordering number is derived from the customer supplied hex file.
New device suffix numbers are assigned to non-default requirements.

Summit Microelectronics, Inc                           2100 2.4 10/4/2006                                  31
                                                         SMB111

                                                  Preliminary Information

PACKAGE

Summit Microelectronics, Inc  2100 2.4 10/4/2006  32
                                                                                                                                                           SMB111

                                                                                                                                                    Preliminary Information

PACRKT AMGAERKING

                                    SUMMIT                                                                    Summit
                                 SMB111N xx                                                                   Part Number
                              Annn L AYYWW
                                                                                                         Status Tracking Code
                                                                                                         (Blank, MS, ES, 01, 02,...)
                                                                                                         (Summit Use)

                                                                                        Pin 1                                     Date Code (YYWW)

                                                                                            Drawing not           Lot tracking code (Summit use)
                                                                                              to scale         100% Sn, RoHS compliant

ORDERING INFORMATION                                                                                     Part Number suffix
                                                                                                         (Contains Customer specific
                                                                                                         ordering requirements)
                                                                                                         Product Tracking Code (Summit use)

Summit SMB111 N C nnn L                                                                                  Solder Composition
                                                                                                         L = 100% Sn, RoHS compliant,
  Part
Number

Package                                                                                                  Part Number Suffix

N = 32 Pad QFN                                                                                           Specific requirements are contained in the suffix
                      Temperature Range
                      C = Commercial

                                                                          NOTICE
NOTE 1 - This is a Preliminary Information data sheet that describes a Summit product currently in pre-production with limited
characterization.
SUMMIT Microelectronics, Inc. reserves the right to make changes to the products contained in this publication in order to improve
design, performance or reliability. SUMMIT Microelectronics, Inc. assumes no responsibility for the use of any circuits described
herein, conveys no license under any patent or other right, and makes no representation that the circuits are free of patent
infringement. Charts and schedules contained herein reflect representative operating parameters, and may vary depending upon a
user's specific application. While the information in this publication has been carefully checked, SUMMIT Microelectronics, Inc. shall
not be liable for any damages arising as a result of any error or omission.

SUMMIT Microelectronics, Inc. does not recommend the use of any of its products in life support or aviation applications where the
failure or malfunction of the product can reasonably be expected to cause any failure of either system or to significantly affect their
safety or effectiveness. Products are not authorized for use in such applications unless SUMMIT Microelectronics, Inc. receives
written assurances, to its satisfaction, that: (a) the risk of injury or damage has been minimized; (b) the user assumes all such risks;
and (c) potential liability of SUMMIT Microelectronics, Inc. is adequately protected under the circumstances.

Revision 2.4 - This document supersedes all previous versions. Please check the Summit Microelectronics Inc. web site at
http://www.summitmicro.com for data sheet updates.

Copyright 2005 SUMMIT MICROELECTRONICS, Inc. PROGRAMMABLE POWER FOR A DIGITAL WORLDTM

ADOCTM is a registered trademarks of Summit Microelectronics Inc., I2C is a trademark of Philips Corporation.

Summit Microelectronics, Inc                                                                             2100 2.4 10/4/2006                                 33
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved