电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

SI3008-B-FS

器件型号:SI3008-B-FS
器件类别:热门应用    无线/射频/通信   
厂商名称:SILABS
厂商官网:http://www.silabs.com
下载文档

器件描述

2.4 kbps DATA, MODEM, PDSO16

2.4 kbps 数据, 调制解调器, PDSO16

参数
SI3008-B-FS功能数量 1
SI3008-B-FS端子数量 16
SI3008-B-FS最大工作温度 70 Cel
SI3008-B-FS最小工作温度 0.0 Cel
SI3008-B-FS额定供电电压 3.3 V
SI3008-B-FS加工封装描述 ROHS COMPLIANT, SOIC-16
SI3008-B-FS状态 ACTIVE
SI3008-B-FS包装形状 矩形的
SI3008-B-FS包装尺寸 SMALL OUTLINE
SI3008-B-FS表面贴装 Yes
SI3008-B-FS端子形式 GULL WING
SI3008-B-FS端子间距 1.27 mm
SI3008-B-FS端子涂层 NOT SPECIFIED
SI3008-B-FS端子位置
SI3008-B-FS包装材料 塑料/环氧树脂
SI3008-B-FS温度等级 COMMERCIAL
SI3008-B-FS数据传输率 2.4 kbps
SI3008-B-FS通信类型 调制解调器

文档预览

SI3008-B-FS器件文档内容

                                                                                                        Si2401/Si3008

V. 2 2 B I S I S O M O D E M W I T H L O W - C O S T D A A

Features

Data modem formats                             Integrated DAA                                           Ordering Information
                                                                                                              See page 66.
  2400 bps: V.22bis                              Over 6000 V capacitive isolation
  1200 bps: V.22, V.23, Bell 212A                Parallel phone detection
  300 bps: V.21, Bell 103                        Compliant with FCC, China, JATE, and
  Fast connect and V.23 reversing                31 other PTTs
  SIA and other security protocols               Line-in-use detection

27 MHz CLKIN support                           AT command set support
Caller ID detection and decode                 Call progress support
UART with flow control                         3.3 V Power
                                               Lead-free and RoHS-compliant
                                               packages

Applications                                                                                            Pin Assignments

Set-top boxes               ATM terminals              Medical monitoring                                                   Si2401
Point-of-sale               Security systems           Power meters

Description                                                                                             CLKIN/XTALI 1               16 GPIO1/EOFR
                                                                                                                XTALO 2             15 GPIO2/CD
The Si2401 ISOmodem is a complete, two-chip, 2400 bps modem                                                                        14 GPIO3/ESC
integrating Silicon Laboratories' fourth-generation direct access                                           GPIO5/RI 3              13 VA
arrangement (DAA), which provides a globally-programmable telephone                                                   VD 4          12 GND
line interface with an unprecedented level of integration. Available in two                                                         11 GPIO4/INT/AOUT
small packages, this compact solution eliminates the need for a separate                                           RXD 5            10 C1A
DSP data pump, modem controller, codec, isolation transformer, relay,                                               TXD 6            9 C2A
opto-isolators, and 24 wire hybrid. The Si2401 provides conventional                                              CTS 7
data formats at connect rates of up to 2400 bps with full-duplex operation                                      RESET 8
over the Public Switched Telephone Network (PSTN). This device is ideal
for embedded modem applications due to its small size, minimal external                                                        Si3008
component count, and low power consumption.
                                                                                                          C1B   1 98                      RX
Functional Block Diagram                                                                                  C2B                          7  DCT
                                                                                                        VREG                2  IGND       QB
                                                                                                           CID                            QE
                                                                                                                3                      6

                                                                                                                            4          5

                                       Si2401                                                           U.S. Patent #5,870,046
                                                                                                        U.S. Patent #6,061,009
                      RXD                                                                               Other patents pending
                       TXD
                       CTS  UART         Controller
                   RESET                                                  Isolation Interface(AT Decoder,
                                       Call Progress)
               CD/GPIO2                                                                  Si3008
                            Control         DSP                                                    To
               INT/GPIO4    Interface  (Data Pump)                                               phone
                RI/GPIO5
                                                                                                  line
                    XTALI
                    XOUT      Clock
                            Interface

Rev. 1.1 2/06                          Copyright 2006 by Silicon Laboratories                                                         Si2401-Si3008
Si2401/Si3008

2              Rev. 1.1
                             Si2401/Si3008

TABLE OF CONTENTS

Section                      Page

1. Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
2. Typical Application Schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
3. Bill of Materials: Si2401/08 Chipset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
4. Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

      4.1. Serial Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
      4.2. Configurations and Data Rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
      4.3. Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
      4.4. Parallel Phone Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
      4.5. Interrupt Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
      4.6. V.23 Operation/V.23 Reversing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
      4.7. V.42 HDLC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
      4.8. Fast Connect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
      4.9. Clock Generation Subsystem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5. AT Command Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
      5.1. Command Line Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
      5.2. End-Of-Line Character . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
      5.3. AT Command Set Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
      5.4. Alarm Industry AT Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
      5.5. Modem Result Codes and Call Progress . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6. Low Level DSP Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
      6.1. DSP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
      6.2. Call Progress Filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
7. S Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8. Pin Descriptions: Si2401 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
9. Pin Descriptions: Si3008 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
10. Ordering Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
11. Package Outline: 16-Pin SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
12. Package Outline: 8-Pin Exposed Pad SOIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Document Change List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
Contact Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72

                   Rev. 1.1  3
Si2401/Si3008

1. Electrical Specifications

Table 1. Recommended Operating Conditions

Parameter1                       Symbol                  Test Condition            Min2 Typ Max2 Unit

Ambient Temperature                                 TA   F-Grade                   0        25        70     C

Si2401 Supply Voltage, Digital3                     VD                             3.0      3.3       3.6    V

Notes:
    1. The Si2401 specifications are guaranteed when the typical application circuit (including component tolerance) and Si2401
         and Si3008 are used. See "2. Typical Application Schematic" on page 9.
    2. All minimum and maximum specifications are guaranteed and apply across the recommended operating conditions. Typical
         values apply at nominal supply voltages and an operating temperature of 25 C unless otherwise stated.
    3. The digital supply, VD, operates from 3.0 to 3.6 V. The Si2401 interface supports 5 V logic (CLKIN/XTALI supports 3.3 V
         logic only).

Table 2. Loop Characteristics

(VD = 3.0 to 3.6 V, TA = 0 to 70 C, see Figure 1)

            Parameter            Symbol                  Test Condition               Min Typ Max Unit

DC Termination Voltage                              VTR  IL = 20 mA                     --       --   7.5    V
DC Termination Voltage
On-Hook Leakage Current                             VTR  IL = 120 mA                    9        --   --     V
Operating Loop Current
DC Ring Current                                     ILK  VTR = 100 V                   --       --   12 A

Ring Detect Voltage*                                ILP                                 15       -- 120 mA
Ring Frequency
Ringer Equivalence Number                                dc current flowing             --       1.5      3  A

                                                                   through

                                                         ring detection circuitry

                                                    VRD                                 10       15   35     Vrms

                                                    FR                                  15       --   68     Hz

                                                    REN                                 --       --   0.2

*Note: The ring signal is guaranteed to be undetected below the minimum. The ring signal is guaranteed to be detected above
         the maximum.

4                                                        Rev. 1.1
                                                                                  Si2401/Si3008

Table 3. DC Characteristics*

(VD = 3.0 to 3.6 V, TA = 0 to 70C for F-Grade)

Parameter                                        Symbol Test Condition Min Typ Max Unit

High Level Input Voltage                         VIH                         2.0  --       --    V

Low Level Input Voltage                          VIL                         --   --       0.8   V

High Level Output Voltage                        VOH   IO = 2 mA            2.4  --       --    V

Low Level Output Voltage                         VOL   IO = 1 mA             --   --       0.35  V

Low Level Output Voltage, GPIO14                VOL   IO = 10 mA            --   --       0.6   V

Input Leakage Current                            IL                          10  --       10    A

Pullup Resistance Pins 5,7,11,14                 RPU                         50   100      200   k

Power Supply Current, Digital                    ID             VD pin       --   10       15    mA

Power Supply Current, DSP Powerdown              ID    SEB[3] = 1            --   8        12    mA

Power Supply Current, Wake-On-Ring               ID             ATZ          --   7        10    mA

Power Supply Current, Total Powerdown            ID    SF1[5] =1,            --   100      --    A

                                                       SF1[6] =1

*Note: Measurements are taken with inputs at rails and no loads on outputs.

                               TIP
                                     +

                                          600

           Si3008 VTR                                                                  IL

                                                 10 F

                                   
                           RING

                              Figure 1. Test Circuit for Loop Characteristics

                                                      Rev. 1.1                                       5
Si2401/Si3008

Table 4. AC Characteristics

(VD = 3.0 to 3.6 V, TA = 0 to 70 C for K-Grade, Fs = 8 kHz)

   Parameter                    Symbol                        Test Condition           Min Typ Max Unit

   Sample Rate                  Fs                                                     --  8                --  kHz

   Clock Input Frequency        FXTL                                 default           -- 4.9152 --             MHz
   Clock Input Frequency        FXTL                                                   -- 27 --                 MHz
                                                     <10 k resistor between pin 11
                                                                   and GND

   Receive Frequency Response                        Low 3 dBFS Corner                --  5                --  Hz

   Transmit Full Scale Level1   VFS                             1 dBm                 -- 0.98 -- VPEAK
                                                                1 dBm
   Receive Full Scale Level1,2  VFS                           IL = 100 mA              -- 0.98 -- VPEAK
                                                              IL = 20 mA
   Dynamic Range3,4,5           DR                                                     -- 80 --                 dB

   Dynamic Range3,4,5           DR                                                     -- 80 --                 dB

   Transmit Total Harmonic      THD                           IL = 20 mA               -- 75 --                 dB
   Distortion5,6

   Dynamic Range (Caller ID Mode)7 DRCID             VIN = 1 kHz, 13 dBm              -- 50 --                 dB

Notes:

   1. Measured at TIP and RING with 600 . termination at 1 kHz, as shown in Figure 1.

   2. Receive full-scale level produces 0.9 dBFS.

   3. DR = 20 x log (rms VFS/rms VIN)+ 20 x log (rms VIN/rms noise, excluding harmonics). VFS is the 1 dBm full-scale
       level.

   4. Measurement is 300 to 3400 Hz. Applies to both transmit and receive paths.

   5. VIN = 1 kHz, 3 dBFS
   6. THD = 20 x log (rms distortion / rms signal).

   7. DRCID = 20 x log (rms VCID/rms VIN)+ 20 x log (rms VIN/rms noise). VCID is the 6 V full-scale level.

6                                                    Rev. 1.1
                                                    Si2401/Si3008

Table 5. Absolute Maximum Ratings

Parameter                                 Symbol    Value               Unit

DC Supply Voltage                         VD        4.1                 V

Input Current, Si2401 Digital Input Pins  IIN       10                 mA

Digital Input Voltage                     VIND      0.3 to 5.3         V

CLKIN/XTALI Input Voltage                 VXIND     0.3 to (VD + 0.3)  V

Operating Temperature Range               TA        10 to 100          C

Storage Temperature Range                 TSTG      40 to 150          C

Note: Permanent device damage may occur if the absolute maximum ratings are exceeded. Functional operation should be
         restricted to the conditions as specified in the operational sections of this data sheet. Exposure to absolute maximum
         rating conditions for extended periods may affect device reliability.

                                          Rev. 1.1                                                                               7
Si2401/Si3008

Table 6. Switching Characteristics

(VD = 3.0 to 3.6 V, TA = 0 to 70 C for F-Grade)

Parameter                             Symbol                Min                 Typ          Max                 Unit
                                                                                                                  %
Baud Rate Accuracy                                          1                  --           1                    ns
                                                                                                                 ms
CTS  Active to Start Bit                          tcsb      10                  --           --                  ms
RESET Pulse Width
RESET  to TXD                                     trl       1                   --           --

                                                  trs       3                   --           --

Note: All timing is referenced to the 50% level of the waveform. Input test levels are VIH = 2.0 V, VIL = 0.8 V

                                                        Receive Timing

           RXD

   8-Bit Data         Start   D0  D1              D2    D3              D4  D5       D6  D7     Stop

   Mode (Default)

           RXD

   9-Bit Data         Start   D0  D1              D2    D3              D4  D5       D6  D7      D8 Stop

   Mode

                                                       Transmit Timing

           TXD

   8-Bit Data         Start   D0  D1              D2    D3              D4  D5       D6  D7     Stop

   Mode (Default)

           TXD

   9-Bit Data         Start   D0  D1              D2    D3              D4  D5       D6  D7      D8 Stop

   Mode

               tcsb
                        tsbc

   CTS

               RESET

                                                               trl
                 TXD

                                                               trs

               Note: Baud rates (programmed through register SE0) are as follows: 300,1200, 2400, 9600, 19200,
               38400, 115200, and 307200 Hz.

                         Figure 2. Asynchronous UART Serial Interface Timing Diagram

8                                                       Rev. 1.1
                                                                                                                                                                                                                                                                                                Please submit layout to Silicon Labs for review                                              2. Typical Application Schematic
                                                                                                                                                                                                                                                                                                prior to PCB fabrication.

                                               VDD                                                                                                                                    No Ground Plane In DAA Section

                                                                                                                                                                                                                                                                                            Q1

                                                            C50                                                                                                                                                                                                             R5
                                                                                                                                                                                                                                                                                                                            Q2
                                                                    External                                                                                                          R10
                                                                    crystal                                                                                                                                                                                                                                                                    R6
                                                                    option                                                                                                                                   R1X                                                         Z1
                                                                                                                                                                                                             R1Y
                                               VD 4           U1    Y1 C40                                                                                                                                   R1Z                                                                                        R4
                                                     XTALI/CLKIN 1  1                                                                                                                 C4
                                                                                                                                                                                                                                                                                                                                   Q3
                 GPIO1/EOFR        16  GPIO1                                  C41                                                                                                                                                    R2X
                     GPIO2/CD_     15  GPIO2                                                                                                                                                                                         R2Y
                                   14  GPIO3         XTALO 2                                                                                                                                                                         R2Z
                 GPIO3/ESC         11  GPIO4
          GPIO4/AOUT/INT_              GPIO5                        2
                                    3
                     GPIO5/RI_                                                                                                                          U2
                                                                              R12  C1                                                   1 C1B
                             RXD                                                                                                        2 C2B
                             TXD   5   RXD                  C1A 10                                                                      3 VREG                             RX 8
                             CTS_  6   TXD                                                                                              4 CID                            DCT 7
                                   7   CTS
                         RESET_                                                                                                                                            QB 6
                                   8 RESET     12 GND                         R13                                                                                          QE 5
                                                     13 VA
                                                            C2A 9

                                       Si2401                                      C2                                                                       9 IGND epad

Rev. 1.1                                                                                                                           R21

                                                            C51
                                                                                                                               C5

                                                                                                                                                                                 R18  R19

                                                                                                                                   R20                                                                                                                                                                                                             Ferrite beads are used for best EMI
                                                                                                                                                                                                                                                                                                                                                   performance. In some situations, R15/R16
                                                                                                                                                                                                                                                                         C3                                                                        can be replaced with 0 ohm resistors.
                                                                                                                                                                                                                                                                                                            FB2
                                                                                                                                                                                           R8                                                                                                                                                          R16
                                                                                                                                                                                                                                                                                    D1
                                                                                                                                                                                                                                                                                                            FB1                                                     TIP
                                                                                                                                                                                                                                                                                                                                                            RV1
                                                                                                                                                                                                                                                                                                                                C8
                                                                                                                                                                                                                                                                      -  +

                                                                                                                                                                                                                   C11                                                                                                                                 R15
                                                                                                                                                                                                                                                                  R7
                                                                                                                                                                                                                                                                                                                                                            RING
                                                                                                                                        Note: Z1 can be replaced by an MOV or MLV.
                                                                                                                                                                                                                                                                                                                                                   C9

9                                                                                                                                                                                                                                                                                                                                                                                                                              Si2401/Si3008
Si2401/Si3008

3. Bill of Materials: Si2401/08 Chipset

    Component  Value                                 Supplier(s)

    C1, C2      33 pF, Y2, X7R, 20%                 Panasonic, Murata, Vishay
      C3       10 nF, 250 V, X7R, 20%                       Venkel, SMEC

         C4    1.0 F, 25 V, X7R, 20%                       Venkel, SMEC
     C5, C50   0.1 F, 16 V, X7R, 20%                       Venkel, SMEC
      C8, C9    680 pF, Y2, X7R, 10%                Panasonic, Murata, Vishay
               330 pF, 50 V, X7R, 20%                       Venkel, SMEC
       C111     33 pF, 16 V, NPO, 5%                        Venkel, SMEC
    C40, C412

       C51               0.22 F, 16 V, X7R, 20%         Venkel, SMEC
     D1, D23   Dual Diode, 225 mA, 300 V, CMPD2004S  Central Semiconductor
    FB1, FB2
                    Ferrite Bead, BLM18AG601SN1B               Murata

    Q1, Q3     NPN, 300 V, MMBTA42                   OnSemi, Fairchild

    Q2         PNP, 300 V, MMBTA92                   OnSemi, Fairchild

    RV1        Sidactor, 275 V, 100 A                Teccor, Protek, ST Micro

    R14        205 , 1 W, 1%                        Venkel, SMEC, Panasonic

    R25        243 , 1 W, 1%                        Venkel, SMEC, Panasonic

    R4         3.9 k, 1/16 W, 5%                    Venkel, SMEC, Panasonic

      R5, R6   100 k, 1/16 W, 5%                    Venkel, SMEC, Panasonic
     R7, R86   10 M, 1/16 W, 5%                     Venkel, SMEC, Panasonic
                1 k, 1/16 W, 5%                     Venkel, SMEC, Panasonic
        R10     56 , 1/16 W, 1%                     Venkel, SMEC, Panasonic
    R12, R13                                         Venkel, SMEC, Panasonic
    R15, R167        0 , 1/16 W                      Venkel, SMEC, Panasonic
               1.5 M, 1/16 W, 5%                    Venkel, SMEC, Panasonic
        R18    180 k, 1/16 W, 5%                    Venkel, SMEC, Panasonic
        R19     3 M, 1/16 W, 5%
    R20, R211

     U1                               Si2401            Silicon Labs
                                      Si3008            Silicon Labs
     U2        4.9152 MHz, 20 pF, 100 ppm, 150  ESR  ECS Inc., Siward
    Y12,8             Dual Zener Diode, 20 V, 1/4 W
     Z19                                                   Vishay

    Notes:
        1. In applications that do not require caller ID, C11, R20, and R21 can be removed.
        2. In STB applications, C40, C41, and Y1 can be removed by using the 27 MHz clock input feature.
        3. Several diode bridge configurations are acceptable. For example, a single DF04S or four 1N4004 diodes may be
             used.
        4. Three parallel 619 , 1/4 W, resistors may be used instead of R1.
        5. Three parallel 732 , 1/4 W, resistors may be used instead of R2.
        6. The package size on R7 and R8 must be at least 0805.
        7. Murata BLM18AG601SN1 may be substituted for R15R16 (0 ) to decrease emissions.
        8. To ensure compliance with ITU specifications, frequency tolerance must be less than 100 ppm including initial
             accuracy, 5-year aging, 0 to 70 C, and capacitive loading. 50 ppm initial accuracy crystals typically satisfy this
             requirement.
        9. Two series Zener diodes may be used instead of Z1.

10             Rev. 1.1
                                                                                   Si2401/Si3008

4. Functional Description                                      Table 7. Country-Specific PTT Specifications

The Si2401 ISOmodem utilizing the Si3008 line-side                                 Country
device is a complete embedded modem chipset with
integrated direct access arrangement (DAA). Available          Argentina           Kyrgyzstan
in two small packages, this solution includes a DSP
data pump, modem controller, on-chip RAM and ROM,              Armenia             Macao
codec, DAA, analog output, and 27 MHz clock input.
                                                               Bahamas             Mexico
The modem accepts simple modem AT commands and
provides connect rates up to 2400 bps full-duplex over         Bangladesh          Moldova
the Public Switched Telephone Network (PSTN) with              Belarus             New Zealand2
V.42 hardware support through HDLC framing. To
minimize handshake times, the Si2401 can implement a           Bermuda             Paraguay
V.22-based fast connect. The modem also supports the
V.23 reversing protocol and standard alarm formats             Brunei              Peru
including SIA.
                                                               Canada              Puerto Rico
This device is ideal for embedded modem applications
due to its flexibility, small footprint, and minimal external  Caribbean           Russia
component count. The Si2401 solution integrates a
silicon DAA using Silicon Laboratories' proprietary            Chile               Saudi Arabia
fourth-generation DAA technology. This highly-
integrated DAA can be programmed using the Si3008 to           China               Singapore
meet international requirements and is compliant with          Colombia            South Korea3
FCC, JATE, and other country-specific PTT
specifications as shown in Table 7.                            Costa Rica          Sri Lanka

The Si2401 is designed for rapid assimilation into             Dominican Republic  Taiwan
existing modem applications. The device interfaces
directly through a UART to a microcontroller. The              Ecuador             Thailand
Si2401URT-EVB evaluation board connects directly to a
standard RS-232 or USB interface. This allows for              El Salvador         Tunisia
evaluation of the modem immediately upon powerup via
HyperTerminal or any standard terminal software.               Georgia             UAE

In addition, the Si2401 has been designed to meet the          Guam                Ukraine
most stringent worldwide requirements for out-of-band
energy, billing-tone immunity, high-voltage surges, and        Hong Kong           Uruguay
safety requirements.
                                                               India               Uzbekistan

                                                               Indonesia           USA
                                                               Japan1              Venezuela

                                                               Kazakhstan          Vietnam

                                                               Kuwait              Yemen

                                                               Notes:
                                                                   1. DCR exceeds 300 ; disclaimer required in
                                                                       product documentation.
                                                                   2. 600  ac termination used; disclaimer required in
                                                                       product documentation.
                                                                   3. Additional components required to pass ringer
                                                                       impedance specifications.

Rev. 1.1                                                                                         11
Si2401/Si3008

                    Table 8. Selectable Configurations

    Configuration   Modulation          Carrier                        Data Rate          Standard
                                   Frequency (Hz)                         (bps)         Compliance

      V.21               FSK                                1080/1750  300                  Full
     V.22*              DPSK                                1200/2400  1200                 Full
    V.22bis*            QAM                                 1200/2400  2400             No retrain

    V.23                FSK                                 1300/2100  1200/75          Full; plus reversing
    V.23
                                                            1300/1700  600/75           (Europe)

    Bell 103            FSK                                 1170/2125  300              Full

    Bell 212A           DPSK                                1200/2400  1200             Full

    Security            DTMF                                --         40               Full

    SIA--Pulse          Pulse                               --         Low              Full

    SIA Format          FSK                                 1170/2125  300 half-duplex  300 bps only

*Note: The Si2401 only adjusts its DCE rate from 2400 bps to 1200 bps if it is connecting to a V.22-only (1200 bps only)
         modem. Since the V.22bis specification does not outline a fallback procedure, the host should implement a fallback
         mechanism consisting of hanging up and connecting at a lower baud rate. Retraining to accommodate changes in
         line conditions that occur during a call must be implemented by terminating the call and redialing.

4.1. Serial Interface                                       Immediately after the ATSE0=xx string is sent, the host
                                                            UART must be reprogrammed to the new DTE rate in
The Si2401 has a universal asynchronous receiver/           order to communicate with the Si2401.
transmitter (UART) serial interface compatible with
standard microcontroller serial interfaces. After powerup   The carriage return character following the ATSE0=xx
or reset, the speed of the serial (Data Terminal            string must be sent at the new DTE rate to observe the
Equipment--DTE) interface is set by default to              "O" response code. See Table 12 on page 20 for the
2400 bps with the 8-bit, no parity, and one-stop bit (8N1)  response code summary.
format described below.
                                                            4.2. Configurations and Data Rates
The serial interface DTE rate can be modified by writing
SE0[2:0] (SD) with the value corresponding to the           The Si2401 can be configured to any of the Bell and
desired DTE rate. (See Table 9.) This is accomplished       CCITT operation modes listed in Table 10. When
with the command, ATSE0=xx, where xx is the                 configured for V.22bis, the modem connects at
hexadecimal value of the SE0 register.                      1200 bps if the far end modem is configured for V.22.
                                                            This device also supports SIA and other protocols for
    Table 9. DTE Rates                                      the security industry. Table 8 provides the modulation
                                                            method, carrier frequencies, data rate, baud rate, and
    DTE Rate (bps)  SE0[2:0] (SD)                           notes on standard compliance for each modem
            300            000                              configuration of the Si2401. Table 10 shows example
           1200            001                              register settings (S07) for some of the modem
           2400            010                              configurations.
           9600            011
                           100
          19200            101
          38400            110
         115200            111
         307200

12                                 Rev. 1.1
                                                            Si2401/Si3008

Table 10. Modem Configuration Examples                      4.2.1. Command/Data Mode
    (S07[7] (HDEN) = 0, S07[6] (BD) = 0)
                                                            Upon reset, the modem is in command mode and
Modem Protocol Register S07 Values                          accepts AT-style commands. An outgoing modem call
                                                            can be made using the "ATDT#" (tone dial) or "ATDP#"
     V.22bis              0x06                              (pulse dial) command after the device is configured. If
                                                            the handshake is successful, the modem responds with
     V.22                 0x02                              the "c", "d", or "v" string and enters data mode. (The
                                                            byte following the "c", "d", or "v" is the first data byte.) At
     V.21                 0x03                              this point, AT-style commands are not accepted. There
                                                            are three methods that may be used to return the
Bell 212A                 0x00                              Si2401 to command mode:

     Bell 103             0x01                                  Use the ESC pin--To program the GPIO3 pin to
                                                                function as an ESCAPE input, set GPIO3
V.23 (1200 tx, 75 rx)     0x14                                  SE2[5:4] = 11. In this setting, a positive edge
                                                                detected on this pin returns the modem to command
V.23 (75 tx, 1200 rx)     0x24                                  mode. The "ATO" string can be used to reenter data
                                                                mode.
V.23 (600 tx, 75 rx)      0x10
                                                                Use 9-bit data mode--If 9-bit data format with
V.23 (75 tx, 600 rx)      0x20                                  escape is programmed, a 1 detected on bit 9 returns
                                                                the modem to command mode. (See Figure 2 on
As shown in Figure 3, 8-bit and 9-bit data modes refer to       page 8.) This is enabled by setting SE0[3] (ND) = 1
the DTE format over the UART. Line data formats are             and S15[0] (NBE) = 1. The ATO string can be used
configured through registers S07 (MF1) and S15 (MLC).           to reenter data mode. Ninth bit escape does not
If the number of bits specified by the format differs from      work in the security modes.
the number of bits specified by the DCE data
communications equipment or line (DTE) format, the              Use "+++"--The escape sequence is a sequence of
MSBs are either dropped or bit-stuffed, as appropriate.         three escape characters that are set in S-register
For example, if the DTE format is 9 data bits (9N1) and         S0F ("+" characters by default). If the ISOmodem
the line data format is 8 data bits (8N1), the MSB from         chipset detects the "+++" sequence and detects no
the DTE is dropped as the 9-bit word is passed from the         activity on the UART before or after the "+++"
DTE side to the DCE (line) side. In this case, the              sequence for a time period set by S-register S10, it
dropped ninth bit can then be used as an escape                 returns to command mode. To disable this escape
mechanism. However, if the DTE format is 8N1 and the            sequence, set S-register S10=FF. To remove the
line data format is 9N1, an MSB equal to 0 is added to          time-dependent behavior, set S-register S10=00.
the 8-bit word as it is passed from the DTE side to the
DCE side.                                                   Whether using an escape method or not, when the
                                                            carrier is lost, the modem automatically returns to
The Si2401 UART does not continuously check for stop        command mode and reports "N".
bits on the incoming digital data. Therefore, if the TXD
pin is not high, the RXD pin may echo meaningless           4.2.2. 8-Bit Data Mode (8N1)
characters to the host UART. This requires the host
UART to flush its receiver FIFO upon initialization.        8-bit data mode is the default mode after powerup or
                                                            reset and is set by SE0[3] (ND) = 0b. It is asynchronous,
     Si2401               Si3008                            full duplex, and uses a total of 10 bits including a start
                                                            bit (logic 0), eight data bits, and a stop bit (logic 1). Data
TXD                               RJ11                      received from the remote modem is transferred from the
RXD                                                         Si2401 to the host on the RXD pin. Data transfer to the
                                                            host begins when the Si2401 asserts a logic 0 start bit
   DTE Interface          DCE (Line) Interface              on RXD. Data is shifted out of the Si2401 LSB first at
                                                            the DTE rate determined by the SE0[2:0] (SD) setting
Data Rate: SE0[2:0] (SD)   Data Rate: S07 (MF1)             and terminates with a stop bit. Data from the host for
Data Format: SE0[3] (ND)  Data Format: S15 (MLC)            transmission to the remote modem is shifted to the
                                                            Si2401 on TXD beginning with a start bit, LSB first at the
Figure 3. Link and Line Data Formats                        DTE rate determined by the SE0[2:0] setting and
                                                            terminates with a stop bit.

                                          Rev. 1.1          13
Si2401/Si3008

After the middle of the stop bit time, the Si2401 begins          SEB[3] (PDDE) = 1.
looking for a logic 1 to logic 0 transition signaling the         In this mode, the serial interface still functions, and
start of the next character on TXD to be sent to the line         the modem detects ringing and intrusion. However,
(remote modem).                                                   no modem modes or tone detection features
                                                                  function.
4.2.3. 9-Bit Data Mode (9N1)
                                                                  Wake-Up-On-Ring. By issuing the ATZ command,
The 9-bit data mode is set by SE0[3] (ND) = 1. It is              the Si2401 goes into a low-power mode where both
asynchronous, full duplex, and uses a total of 11 bits            the microcontroller and DSP are powered down.
including a start bit (logic 0), 9 data bits, and a stop bit      Only an incoming ring, a low TXD signal, or a total
(logic 1). Data received from the line (remote modem) is          reset will power up the chip again. Return from
transferred from the Si2401 to the host on the RXD pin.           wake-on-ring triggers the INT pin if S09[6]
Data transfer to the host begins when the Si2401                  (WOR) = 1 (WOR = 0b by default).
asserts a logic 0 start bit on RXD. Data is shifted out of
the Si2401 LSB first at the DTE rate determined by the            Total Powerdown. Setting SF1[5] = 1 and SF1[6] = 1
SE0[2:0] (SD) setting and terminates with a stop bit.             places the Si2401 into a total powerdown mode. All
Data from the host for transmission to the line (remote           logic is powered down including the crystal oscillator
modem) is shifted to the Si2401 on TXD beginning with             and clock-out pin. Only a hardware reset can restart
a start bit (LSB first at the DTE rate determined by the          the Si2401.
S-Register SE0[2:0] (SD) setting) and terminates with a
stop bit. After the middle of the stop bit time, the Si2401   4.4. Parallel Phone Detection
begins looking for a logic 1 to logic 0 transition signaling
the start of the next character on TXD to be sent to the      The ISOmodem chipset is able to detect when another
line (remote modem).                                          telephone, modem, or other device is using the phone
                                                              line. This allows the host to avoid interrupting another
The ninth data bit may be used to indicate an escape by       phone call when the phone line is already in use and to
setting S15[0] (NBE) = 1. In this mode, the ninth data bit    intelligently handle an interruption when the ISOmodem
is normally set to 0 when the modem is online. When           chipset is using the phone line.
the ninth data bit is set to 1, the modem goes offline into
command mode, and the next frame is interpreted as an         4.4.1. On-Hook Intrusion Detection
AT command. Data mode can be reentered using the
ATO command.                                                  When the ISOmodem chipset is sharing the telephone
                                                              line with other devices, it is important that it not interrupt
4.2.4. Flow Control                                           a call in progress. To detect when another device is
                                                              using the shared telephone line, the host can use the
No flow control is needed if the DTE rate and DCE rate        ISOmodem chipset to monitor the TIP-RING dc voltage
are the same. If the serial link (DTE) data rate is set       with the LVS[7:0] bits (SDB). The LVS[7:0] bits have a
higher than the line (DCE) rate of the modem, flow            resolution of 1 V per bit with an accuracy of
control is required to prevent loss of data to the            approximately 10%. Bits 0 through 6 of this 8-bit signed
transmitter.                                                  2s complement number indicate the value of the line
                                                              voltage, and the sign bit (bit 7) indicates the polarity of
To control data flow, the clear-to-send (CTS) pin is used.    TIP and RING.
When CTS is asserted, the Si2401 is ready to accept a
character. While CTS is negated, no data should be            When all devices on a particular telephone line are on-
sent to the Si2401 on TXD. To simplify flow control, the      hook, there is no loop current flowing through TIP and
Si2401 has an integrated ten character transmit FIFO          RING. Therefore, the voltage across TIP and RING is at
and allows for two different CTS reporting methods. By        a maximum. (On most telephone lines, this on-hook
default, the CTS pin is negated as soon as a start bit is     voltage is a minimum of 40 V.) Once a device goes off-
detected on the TXD pin and remains negated until the         hook, current flows through TIP and RING on that
modem is ready to accept another character (see               device, and the TIP-RING voltage drops appreciably.
Figure 2 on page 8.) By setting SFC7[7]=1 (CTSM),             (On most telephone lines, this off-hook voltage is a
CTS is negated when the FIFO is 70% full and is               maximum of 20 V.)
reasserted when the FIFO is 30% full.
                                                              If the host checks the TIP-RING voltage via LVS before
4.3. Low Power Modes                                          causing the ISOmodem chipset to dial out or go off-
                                                              hook, the host can determine if another device is using
The Si2401 has three low-power modes:                         the telephone line. One way to do this is to verify that
                                                              the voltage represented in LVS is above some fixed
    DSP Powerdown. The DSP processor can be                   threshold, such as 30 V.
    powered down by setting register

14             Rev. 1.1
                                                              Si2401/Si3008

4.4.2. Off-Hook Intrusion Detection                           off-hook intrusion algorithm. If ACL is 0 (default after
                                                              reset), the ISOmodem chipset ignores the register and
After it is determined that it is safe to use the phone line  does not begin operating the algorithm until two LCS
without interrupting a call, the host can instruct the        samples have been received. Additionally, immediately
ISOmodem chipset to begin a call or go off-hook.              after a modem call, ACL is updated automatically with
However, once the call has begun and the ISOmodem             the last valid LCS value before a parallel phone
chipset is in data mode, the serial port is used for          detection (PPD) intrusion or going back on-hook.
modem data, making it difficult for the host to monitor
registers. Therefore, when the ISOmodem chipset is off-       The off-hook intrusion algorithm does not begin to
hook, an algorithm is implemented to automatically            operate immediately after going off-hook. This is to
monitor the TIP-RING loop current via the LCS register        avoid triggering an interrupt due to transients resulting
(SF3). Because the TIP-RING voltage drops                     from the ISOmodem chipset itself going from on-hook to
significantly when off-hook, TIP-RING current is a better     off-hook. The time that elapses between the ISOmodem
indicator of another device using the phone line. The         chipset going off-hook and the intrusion algorithm
LCS[7:0] bits have a resolution of 1.1 mA per bit. An         starting defaults to one second and may be adjusted via
LCS register value of 0x00 indicates that less than the       the IST register (S82, bits 7:4). If ACL is written to a
required loop current is present, and a value of 0xFF         non-zero value before going off-hook, a parallel phone
indicates excessive current draw. The user can read           intrusion that occurs during this IST interval and
these bits directly through the LCS register. Upon            sustains through the end of the interval triggers an
detecting an intrusion, an "i" result code is sent to the     interrupt.7
host if it is in the call negotiation stage or command
mode. Otherwise, the modem can be programmed to               The off-hook intrusion algorithm may, additionally, be
generate an interrupt to notify the host of the intrusion.    disabled for a period of time after dialing begins via the
                                                              IB register (S82, bits 2:1). This avoids triggering an
The off-hook intrusion algorithm monitors the value of        interrupt due to pulse dialing, open-switch intervals, or
LCS (SF3) at a sample rate determined by the DGSR             line transients from central office switching. Intrusion
(SDF, bits 6:0) register (40 ms units). The algorithm         may be disabled from the start of dialing to the end of
compares each LCS sample to the reference value in            dialing (IB = Dlb), from the start of dialing to the timeout
the ACL register (S12). If LCS is lower than ACL by an        of the IS (S29, bits 7:0) by setting IB = 10b(IB = 2) or
amount greater than DCL (S11, bits 4:0), the algorithm        from the start of dial to carrier detect by setting IB = 11.
waits for another LCS sample, and if the next LCS             The off-hook intrusion algorithm is only suspended (not
sample is also lower than ACL by an amount greater            disabled) during this IB interval. Therefore, any intrusion
than DCL, an interrupt occurs. This helps the                 that occurs during the IB interval and sustains through
ISOmodem chipset avoid a false parallel phone                 the end of the interval triggers a PPD interrupt.
detection (PPD) interrupt due to glitches on the phone
line. The ACL is continually updated with the value of        4.5. Interrupt Detection
LCS as outlined below. The algorithm can be outlined
as follows:                                                   The INT interrupt pin can be programmed to alert the
                                                              host of loss-of-carrier, loss-of-phone-line voltage/
If LCS(t) = LCS(t 40 ms x DGSR)                             current, parallel phone detection, and other interrupts
                                                              listed in the interrupt status mask (S08). After the host
        and                                                   receives an interrupt via the INT pin, the host should
                                                              issue the AT:I command. This command causes a read-
     LCS(t) ACL > DCL                                       clear of the WOR, PPD, NLD, RI, OCD, and REV bits of
                                                              the S09 register and raises (deactivates) the INT pin. All
then ACL = LCS(t)                                             the interrupt status bits in register S09 remain high after
                                                              being set until cleared by the AT:I command.
If (ACL LCS[t 40 ms x DGSR]) > DCL)
                                                              4.5.1. Loop Current Detection
      and
                                                              In addition to monitoring parallel phone intrusion, it is
      (ACL LCS[t]) > DCL),                                  possible to monitor the loss of loop current. This feature
                                                              can be enabled by setting S08[4] (NLDM) = 1. This
an intrusion is sent to the host.                             feature is disabled by default. If the loop current is too
                                                              low for normal DAA operation, S09[4] (NLD) is set.
The very first sample of LCS the algorithm uses after         During this event, if the NLR result code is enabled by
going off-hook does not have any previous samples for         setting S62[1](NLR) = 1, the "l" result code is sent. Once
comparison. If LCS was measured during a previous             the loop current returns to a normal current state, the "L"
call, this value of LCS may be used as an initial
reference. ACL may be written by the host with this
known value of LCS. If ACL is non-zero, the ISOmodem
chipset uses ACL as the first valid LCS sample in the

Rev. 1.1                                                      15
Si2401/Si3008

result code is sent. The INT pin is also asserted if          is made with the modem transmitting at 1200/600 bps
enabled.                                                      and receiving at 75 bps. The modem responds with a
                                                              "v" character if a V.23 connection is established with the
4.5.2. Loss-of-Carrier Detection                              modem transmitting at 75 bps and receiving at 1200/
                                                              600 bps.
The Si2401 has two methods of implementing a loss-of-
carrier function. If GPIO4 is programmed as INT and if        The Si2401 supports the V.23 turnaround procedure.
S08[7](CDM) = 1, INT asserts in data mode when a              This allows a modem that is transmitting at 75 bps to
loss-of-carrier is detected. The carrier detect function      initiate a "turnaround" procedure so that it can begin
may also be implemented on GPIO2 by setting SE2[3:2]          transmitting data at 1200/600 bps and receiving data at
(GPIO2) = 01 and SOC[7](CDE) = 1.                             75 bps. The modem is defined as being in V.23 master
                                                              mode if it is transmitting at 75 bps, and it is defined as
4.5.3. Caller ID Decoding Operation                           being in slave mode if the modem is transmitting at
                                                              1200/600 bps. The following paragraphs give a detailed
The Si2401 supports full caller ID detection and decode       description of the V.23 turnaround procedure.
for US Bellcore and UK standards. To use the caller ID
decoding feature, the following configuration is              4.6.1. Modem in Master Mode
necessary:
                                                              To perform a direct turnaround once a modem
1. Set SE0[3] (ND) = 0b (set modem to 8N1                     connection is established, the master host goes into
    configuration).                                           online command mode by sending an escape command
                                                              (Escape pin activation, TIES, or ninth bit escape) to the
2. Set S0C[6:5] (CIDM) = 01 (set modem to Bellcore            master modem.
    type caller ID) or S13[2] (CIDB) = 1 (set modem to
    UK type caller ID).                                       Note: The host can initiate a turnaround only if the Si2401 is
                                                                       the master.
4.5.4. Caller ID Monitor/Bellcore Caller ID
                                                              The host then sends the ATRO command to the Si2401
The Si2401 continuously monitors the phone line for the       to initiate a V.23 turnaround and return to the online
caller ID mark signals. This can be useful in systems         (data) mode.
that require detection of caller ID data before the ring
signal, voice mail indicator signals, and Type II caller ID   The Si2401 then changes its carrier frequency (from
monitor support. To force the Si2401 into caller ID           390 Hz to 1300 Hz) and waits to detect a 390 Hz carrier
monitor mode, set SOC[6:5] (CIDM) = 11.                       for 440 ms. If the modem detects more than 40 ms of a
                                                              390 Hz carrier in a time window of 440 ms, it echoes the
Note: CIDM should be disabled before going off-hook.          "c" response character. If the modem does not detect
                                                              more than 40 ms of a 390 Hz carrier in a time window of
4.5.5. UK Caller ID Operation                                 440 ms, it hangs up and echoes the "N" (no carrier)
                                                              character as a response.
The Si2401 starts searching for the Idle State Tone Alert
Signal. When this signal has been detected, the Si2401        4.6.2. Modem in Slave Mode
transmits an "a" to the host. After the Idle State Tone
Alert Signal is completed, the Si2401 applies the             Configure GPIO4 as INT (SE2[7:6] [GPIO4] = 11). The
wetting pulse for the required 15 ms by quickly going         Si2401 performs a reverse turnaround when it detects a
off-hook and on-hook. From this point on, the algorithm       carrier drop longer than 20 ms. The Si2401 then
is identical to that of Bellcore in that it searches for the  reverses (changes its carrier from 1300 Hz to 390 Hz)
channel seizure signal and the marks before echoing an        and waits to detect a 1300 Hz carrier for 400 ms. If the
"m" and then reports the decoded caller ID data.              Si2401 detects more than 40 ms of a 1300 Hz carrier in
                                                              a time window of 400 ms, it sets the S09[7] bit, and the
4.6. V.23 Operation/V.23 Reversing                            next character echoed by the Si2401 is a "v".

The Si2401 supports full V.23 operation including the         If the Si2401 does not detect more than 40 ms of the
V.23 reversing procedure. V.23 operation is enabled by        1300 Hz carrier in a time window of 400 ms, it reverses
setting S07 (MF1) = xx10xx00b or xx01xx00b. If                again and waits to detect a 390 Hz carrier for 440 ms.
S07[5] (V23R) = 1, the Si2401 transmits data at 75 bps        Then, if the Si2401 detects more than 40 ms of a
and receives data at 600 or 1200 bps. If                      390 Hz carrier in a time window of 220 ms, it sets the
S07[4] (V23T) = 1, the Si2401 receives data at 75 bps         S09[7] bit, and the next character echoed by the Si2401
and transmits data at 600 or 1200 bps. S07[2] (BAUD)          is a "c".
is the 1200 or 600 bps indicator. BAUD = 1 enables the
1200/600 V.23 channel to run at 1200 bps, while               At this point, if the Si2401 does not detect more than
BAUD = 0b enables 600 bps operation.                          40 ms of the 390 Hz carrier in a time window of 440 ms,
When a V.23 connection is successfully established, the       it hangs up, sets the S09[7] bit, and the next character
modem responds with a "c" character if the connection

16             Rev. 1.1
                                                            Si2401/Si3008

echoed by the Si2401 is an "N" (no carrier).                1. After the call is connected, the host should begin
                                                                sending the frame data to the Si2401 using the CTS
Successful completion of a turnaround procedure in              flow control to ensure data synchronicity.
master or slave mode automatically updates
S07[4] (V23T) and S07[5] (V23R) to indicate the new         2. When the frame is complete, the host should simply
status of the V.23 connection.                                  stop sending data to the Si2401. Since the Si2401
                                                                does not yet recognize the end-of-frame, it expects
To avoid using the INT pin, the host may also be notified       an extra byte and assert CTS as shown in Figure 4A.
of the INT condition by using 9-bit data mode. Setting          If CTS is used to cause a host interrupt, this final
S15[0] (NBE) = 1 and S0C[3] (9BF) = 0b configures the           interrupt should be ignored by the host.
ninth bit on the Si2401 TXD path to function exactly as
the INT pin has been described.                             3. When the Si2401 is ready to send the next byte, if it
                                                                has not yet received any data from the host, it
4.7. V.42 HDLC Mode                                             recognizes this as an end-of-frame, raise CTS,
                                                                calculates the final CRC code, transmits the code,
The Si2401 supports V.42 through hardware HDLC                  and begins transmitting stop flags.
framing in all modem data modes. Frame packing and
unpacking including opening and closing flag generation     4. After transmitting the first stop flag, the Si2401
and detection, CRC computation and checking, zero               lowers CTS, indicating that it is ready to receive the
insertion and deletion, and modem data transmission             next frame from the host. At this point, the process
and reception are all performed by the Si2401. V.42             repeats as in Step 1.
error correction and V.42bis data compression must be
performed by the host.                                      The method of receiving HDLC frames is as follows:

The digital link interface in this mode uses the same       1. After the call is connected, the Si2401 searches for
UART interface (8-bit data and 9-bit data formats) as in        flag data. Then, once the first non-flag word is
the asynchronous modes, and the ninth data bit may be           detected, the CRC is continuously computed, and
used as an escape by setting S15[0] (NBE) = 1. When             the data is sent across the UART (8-bit data or 9-bit
using HDLC in 9-bit data mode, if the ninth bit is not          data mode) to the host after removing the HDLC
used as an escape, it is ignored.                               zero-bit insertion. The DTE rate of the host must be
                                                                at least as high as that of data transmission. HDLC
To use the HDLC feature on the Si2401, the host must            mode only works with 8-bit data words; the ninth bit
enable HDLC operation by setting S13[1] (HDEN) = 1.             is used only for escape on TXD and end-of-frame
The host may initiate the call or answer the call using         received (EOFR) on RXD.
either the "ATDT#", the "ATA" command or the auto-
answer mode. (The auto-answer mode is implemented           2. When the Si2401 detects the stop flag, it sends the
by setting register S00 (NR) to a non-zero value.) When         last data word in the frame as well as the two CRC
the call is connected, a "c", "d", or "v" is echoed to the      bytes and determines if the CRC checksum
host controller. The host may now send/receive data             matches. Thus, the last two bytes are not frame data
across the UART using either the 8-bit or 9-bit data            but are the CRC bytes, which can be discarded by
formats with flow control.                                      the host. If the checksum matches, the Si2401
                                                                echoes "G" (good). If the checksum does not match,
At this point, the Si2401 begins framing data into the          the Si2401 echoes "e" (error). Additionally, if the
HDLC format. On the transmit side, if no data is                Si2401 detects an abort (seven or more contiguous
available from the host, the HDLC flag pattern is sent          ones), it echoes an "A".
repeatedly. When data is available, the Si2401                  When the "G", "e", or "A" (referred to as a frame
computes the CRC code throughout the frame, and the             result word) is sent, the Si2401 raises the EOFR
data is sent with the HDLC zero-bit insertion algorithm.        (end of frame receive) pin (see Figure 4B). The
                                                                GPIO1 pin must be configured as EOFR by setting
HDLC flow control operates in a manner similar to               SE4[3] (GPE) = 1. In addition to using the EOFR pin
normal asynchronous flow control across the UART and            to indicate that the byte is a frame result word, if in 9-
is shown in Figure 4. To operate flow control (using the        bit data mode (set S15[0] (NBE) = 1), the ninth bit is
CTS pin to indicate when the Si2401 is ready to accept          raised if the byte is a frame result word. To program
a character), a DTE rate higher than the line rate should       this mode, set S0C[3] (9BF) = 1 and
be selected. The method of transmitting HDLC frames             SE0[3] (ND) = 1.
is as follows:
                                                            3. When the next frame of data is detected, EOFR is
                                                                lowered, and the process repeats at Step 1.

Rev. 1.1                                                    17
Si2401/Si3008

To summarize, when receiving HDLC frames, the host                                  4.9. Clock Generation Subsystem
begins receiving data asynchronously from the Si2401.
When each byte is received, the host should check the                               The Si2401 contains an on-chip clock generator. Using
EOFR pin (or the ninth bit). If the EOFR pin (or the ninth                          a single master clock input, the Si2401 can generate all
bit) is low, the data is valid frame data. If the EOFR pin                          modem sample rates necessary to support V.22bis,
(or the ninth bit) is high, the data is a frame result word.                        V.22/Bell212A, and V.21/Bell103 standards and a
                                                                                    9.6 kHz rate for audio playback. Either a 27 MHz or
4.8. Fast Connect                                                                   4.9152 MHz clock on XTALI or a 4.9152 MHz crystal
                                                                                    across XTALI and XTALO form the master clock for the
In modem applications that require fast connection                                  Si2401. This clock source is sent to an internal phase-
times, it is possible to reduce the length of the                                   locked loop (PLL) that generates all necessary internal
handshake.                                                                          system clocks. The PLL has a settling time of ~1 ms.
                                                                                    Data on RXD should not be sent to the device prior to
Additional modem handshaking control can be adjusted                                settling of the PLL. By default, the Si2401 assumes a
through the registers shown in Table 11. These registers                            4.9152 MHz clock input. If a 27 MHz clock on XTALI is
are most useful if the user has control of both the                                 used, a pulldown resistor <10 k must be placed
originating and answering modems.                                                   between GPIO4 (Si2401, pin 11) and GND.

When the fast connect settings are used, there may be
unintended data received initially.The host must tolerate
these bytes.

                   Host begins frame N                                              Host finished sending frame N Host begins frame N + 1

    TXD            Start                               Frame N                      Stop                                  Start            Frame N + 1
                                                (CTS used as normal flow control.)        Si2401 detects end of frame N.

            Si2401 ready for byte 1 of frame N

                                                                                           Si2401 ready for byte 1
                                                                                           of frame N + 1.

    CTS

                   Note: Figure not to scale.

                                                A. Frame Transmit

    RXD     Start  Receive Data Stop Start CRC Byte 1 Stop                          Start  CRC Byte 2 Stop Start Frame Result Word Stop

EOFR
(or bit 9)

                                                   B. Frame Receive
                                                Figure 4. HDLC Timing

18                                              Rev. 1.1
                                                              Si2401/Si3008

               Table 11. V.22/Bell212 Handshaking Control Registers

Register Name  Function                                   Units      Default Fast
                                                                                   Connect

S1E TATL Transmit Answer Tone Length                      1s         0x03    00

S1F ATTD Answer Tone to Transmit Delay                    5/3 ms     0x2D    00

S20  UNL Unscrambled Ones Length--V.22                    5/3 ms     0x5D    00

S21 TSOD Transmit Scrambled Ones Delay--V.22              53.3 ms    0x09    00

S22 TSOL Transmit Scrambled Ones Length--V.22             5/3 ms     0xA2    00

S23 VDDL V.22/22b Data Delay Low                          5/3 ms     0xCB    00

S24 VDDH V.22/22b Data Delay High                         (256) 5/3 ms 0x08  00

S34 TASL Answer Tone Length                               5/3 ms     0x5A    F0
                        (only used in S1E [TATL] = 0x00)

S35 RSOL Receive V.22 Scrambled Ones Length               5/3 ms     0xA2    00

                                   Rev. 1.1                                                 19
Si2401/Si3008

5. AT Command Set                                           are no characters between AT and , the modem
                                                            responds with "O" after the carriage return.
The controller provides several vital functions including
AT command parsing, DAA control, connect sequence           5.1. Command Line Execution
control, DCE protocol control, intrusion detection,
parallel phone off-hook detection, escape control, caller   The characters in a command line are executed one-at-
ID control and formatting, ring detect, DTMF control, call  a-time. Unexpected command characters are ignored,
progress monitoring, and HDLC framing. The controller       but unexpected data characters may be interpreted
also writes to the control registers that configure the     incorrectly.
modem. Virtually all interaction between the host and
the modem is done via the controller. The controller        After the modem has executed a command line, the
uses AT (ATtention) commands and S-Registers to             result code corresponding to the last command
configure and control the modem.                            executed is returned to the terminal or host. In addition
                                                            to the "ATH" and "ATZ" commands, the commands that
The modem has two modes of operation: command               warrant a response (e.g., "ATSR?" or "ATI") must be the
mode and data mode. The Si2401 is asynchronous in           last in the string and followed by a . All other
both command mode and data mode. The modem is in            commands may be concatenated on a single line. To
command mode at powerup, after a reset, before a            echo command line characters, set the Si2401 to Echo
connection is made, after a connection is dropped, and      mode using the E1 command.
during a connection after successfully "Escaping" from
the data mode back to the command mode using one of         All numeric arguments, including the address and value
the methods previously described. The following section     of an S-register, are in hexidecimal format, and two
describes the AT command set available in command           digits must always be entered.
mode.
                                                            5.2. End-Of-Line Character
The Si2401 supports a subset of the typical modem AT
command set since it is intended for use with a             This character is typed to end a command line. The
dedicated microcontroller instead of general terminal       value of the character is 13 in decimal, the ASCII
applications. AT commands begin with the letters AT         carriage return character. When the character is
and are followed directly (no space) by the command.        entered, the modem executes the commands in the
These commands are also case-sensitive. All AT              command line.
commands must be entered in upper case including AT
except w##, r#, m#, q#, and z (wakeup-on-ring).             Note: Commands that do not require a response are exe-
                                                                     cuted immediately and do not need a .
AT commands can be divided into two groups: control
commands and configuration commands. Control                Table 12. AT Command Set Summary
commands, such as ATD, cause the modem to perform
an action (going off-hook and dialing). The value of this   Command                      Function
type of command is changed at a particular time to                A   Answer line immediately with modem
perform a particular action. For example, the                         Tone dial number
ATDT1234 command causes the modem to go off                 DT#   Pulse dial number
hook and dial the number, 1234, via DTMF. This action           DP#   Local echo on/off
exists only during a connection attempt. No enduring                  Go on-hook (hang up modem)
change in the modem configuration exists after the                E   Go off-hook
connection or connection attempt has ended.                      H0   Chip revision
                                                                 H1   Interrupt read and clear
Configuration commands change modem                                   Speaker control options
characteristics until they are modified or reversed by a           I  Return online
subsequent configuration command or the modem is                  :I  V.23 reverse
reset. Modem configuration status can be determined               M   Read/write S-Registers
with the use of "ATSR?" Where R is the two-                   O   Write S-Register in binary
character hexadecimal address of an S-register.                  RO   Read S-Register in binary
                                                                  S   Monitor S-Register in binary
A command line is defined as a string of characters             w##
starting with AT and ending with an end-of-line                   r#
character, (13 decimal). Command lines may                  m#
contain several commands one after the other. If there

20             Rev. 1.1
                                                                       Si2401/Si3008

   Table 12. AT Command Set Summary                            character is interpreted as an abort, and the Si2401
                                                               returns to command mode ready to accept AT
   q#   Read S-Register in binary                              commands. A line feed character immediately following
                                                               the is treated as an "extra character" and aborts
   V0   Result code with no carriage return                    the call.

   V1   Result code with added carriage

        returns                                                If the modem does not have to dial (i.e., "ATDT" or
                                                               "ATDP" with no dial string), the Si2401 assumes
   Z    Software reset                                         the call was manually established and attempts to make
                                                               a connection.
   z    Wakeup on ring

5.3. AT Command Set Description                                5.3.1. Automatic Tone/Pulse Dialing

A       Answer                                                 The Si2401 can be configured to attempt DTMF dialing
                                                               and automatically revert to pulse dialing if it determines
The "A" command makes the modem go off-hook and                that the line is not DTMF-capable. This feature is best
respond to an incoming call. This command is to be             explained by the following example:
executed after the Si2401 has indicated a ring has
occurred. (The Si2401 indicates an incoming ring by            If it is desired that the telephone number, 12345, be
echoing an "R".)                                               dialed, it is normally accomplished through either the
                                                               ATDT12345 or the ATDP12345 command. In the force
This command is aborted if any other character is              pulse dialing mode of operation, the following string
transmitted to the Si2401 before the answer process is         should be issued instead:
completed.
                                                                       ATDT1,p12345

Auto answer mode is entered by setting S00 (NR) to a           A result code of "t," indicates that the dialing was
non-zero value. NR indicates the number of rings before        accomplished using DTMF dialing. If the result code
answering the line.                                            returned is "tt,", this indicates that the dialing was
                                                               accomplished using pulse dialing.
Upon answering, the modem communicates by
whatever protocol has been determined via the modem            In the above example, the Si2401 dials the first digit "1"
control registers in S07 (MF1).                                using DTMF dialing. The "," is used to pause in order to
                                                               ensure that the central office has had time to accept the
If no transmit carrier signal is received from the calling     DTMF digit "1". When the Si2401 processes the "p"
modem within the time specified in S39 (CDT), the              command, it attempts to detect a dial tone. If a dial tone
modem hangs up and enters the idle state.                      is detected, the DTMF digit "1" was not effective, hence,
                                                               the line does not support DTMF dialing. Conversely, if
D       Dial                                                   the dial tone is not detected, the DTMF digit "1" was
                                                               effective, and the line supports DTMF dialing. The
   DT#  Tone Dial Number.                                      character after the "p" may or may not be dialed
                                                               depending on whether the DTMF digit "1" was effective
   DP#  Pulse Dial Number.                                     or not. If the "1" was effective (DTMF mode), the
                                                               character after the "p" is skipped. The next DTMF digit
The D commands make the modem dial a telephone                 to be dialed is "2". Subsequent digits are all DTMF. If the
call according to the digits and dial modifiers in the dial    "1" was not effective, the first character after the "p" (the
string following the command. A maximum of 64 digits is        "1") is pulse dialed, and subsequent digits are all pulse
allowed. A DT command performs tone dialing, and a             dialed.
DP command performs pulse dialing.

The ATH1 command can be used to go off-hook without
detecting a dial tone or dialing.

The dial string must contain only the digits "09", "*", "#",  E       Command Mode Echo
"A", "B", "C", "D", or the modifiers ";", "/", or ",". Other
characters are interpreted incorrectly. The modifier ","       Tells the Si2401 whether or not to echo characters sent
causes a two-second delay (added to the spacing value          from the terminal.
in S04) in dialing. The modifier "/" causes a 125 ms
delay (added to the spacing value in S04) in dialing. The          EO
modifier ";" returns the device to command mode after
dialing and must be the last character.                        Does not echo characters sent from the terminal.

                                                                   E1

If any character is received by the Si2401 between the         Echoes characters sent from the terminal.
ATDT# (or ATDP#) command and when the
connection is made ("c" or "d" is echoed), the extra           H0      Hangup

                                                               Hang up and go into command mode (go offline).

                                             Rev. 1.1                                                            21
Si2401/Si3008

H1              Off-hook                                       to echo the value of the S-register specified by R in hex
                                                               format. R must be a hexidecimal number.
Go off-hook.

I               Chip Identification                            Note: Two digits must always be entered for R.

This command causes the modem to echo the chip                 w##        Write S Register in Binary
revision for the Si2401 device.
                                                               This command writes a register in binary format. The
A = Revision A                                                 first byte following the "w" is the address in binary
                                                               format and the second byte is the data in binary format.
B = Revision B                                                 This is a more rapid method to write registers than the
                                                               "SR=N" command and is recommended for use by a
C = Revision C, etc.                                           host microcontroller.

      I6                                                       r#         Read S Register in Binary
Display the ISOmodem model number.

"2401" = Si2401.                                               This command reads a register in binary format. The

:I              Interrupt Read                                 byte following the "r" is the address in binary format.

                                                               The modem echoes the contents of this register in

This command causes the ISOmodem chipset to report             binary format. This is a more rapid method to read
the contents of the interrupt status register (S09). The
WOR, PPD, NLD, RI, OCD, and REV bits are also                  registers than the "SR?" command and is
cleared, and the INT is deactivated on this read.
                                                               recommended for use by a host microcontroller.

                                                               Notes:

M               Speaker On/Off Options                         1. w## and r# are not required to be on separate lines (i.e.,
                                                                   no between them). Also, the result of an r# is
These options are used to control AOUT for use with a              returned immediately without waiting for a at the end
call progress monitor speaker.                                     of the AT command line.

     M0                                                        2. Once a is encountered, "AT" is again required to
                                                                   begin the next "AT" command.
Speaker always off.

     M1                                                        m#         Monitor S Register in Binary

Speaker on until carrier established. The modem sets           This command monitors a register in binary format. The
SF4[3:2] (ARL) = 11 and SF4[1:0] (ATL) = 11 after a            byte following the "m" is the address in binary format.
connection is established.                                     The Si2401 constantly transmits the contents of the
                                                               register at the set baud rate until a new byte is
     M2                                                        transmitted to the device. The new byte is ignored and
                                                               viewed as a stop command. The modem result codes
Speaker always on.                                             should be disabled (as described above in r#) before
                                                               using this command.
     M3

Speaker on after last digit dialed, off at carrier detect.

O               Return to Online Mode                          q#         Read S Register in Binary

This command returns the modem to the online mode. It          This command is exactly the same as the r# command;
is frequently used after an escape sequence to resume          however, the response from the Si2401 is formatted as
communication with the remote modem.                           0x55 followed by the contents of the register in binary.
                                                               This guarantees that the register contents are always
RO              Turn-Around                                    preceded by 0x55 and allows the result codes to remain
                                                               enabled.
This command initiates a V.23 "direct turnaround"
sequence and returns online.                                   V          Result Code Options

S               S Register Control                                    V0

SR=N                                                           Result codes reported according to Table 14.

Write an S register. This command writes the value "N"                V1
to the S-register specified by "R". "R" is a hexidecimal
number, and "N" must also be a hexadecimal number              Result codes reported with an additional carriage return
from 00FF. This command does not wait for a carriage          and line feeds (default).
return before taking effect.
                                                               Z          Software Reset

Note: Two digits must always be entered for both "R" and "N".  The "Z" command initiates a software reset causing all
                                                               registers, with the exception of E0, which controls the
SR?                                                            DTE settings, to default to their powerup value.

Read an S register. This command causes the Si2401

22                                                          Rev. 1.1
                                                           Si2401/Si3008

The hardware reset pin, RESET (Si2401, pin 8), is used     Dial number and follow the DTMF security protocol.
to reset the Si2401 to factory default settings.
                                                           The format for this command is as follows:
z            Wakeup on Ring (lower-case z)
                                                           ATDT!1
The Si2401 enters a low-power mode in which the DSP
and microcontroller are powered down. In this mode,        K
only the line-side device (Si3008) and the isolation
capacitor communication link are functional. An            !
incoming ring signal or line transient causes the Si2401
to power up and echo an "R". Any character received on     K
the RXD pin also causes the Si2401 to exit the wakeup-
on-ring state. Return from wake-on-ring can also be set    !
to trigger the INT pin by setting S08[6] (WORM) = 1.
                                                           K
5.4. Alarm Industry AT Commands
                                                           K
The Si2401 supports a complete set of commands
necessary for making connections in security industry      !
systems. The Si2401 is configurable in two modes for
these applications. The first mode uses DTMF               The modem dials the phone number and echoes "r"
messaging and is selected with the "!1" command. The       (ring), "b" (busy), and "c" (connect) as appropriate. "c"
second mode uses FSK transmit with a tone                  echoes only after the Si2401 detects the Handshake
acknowledgement and is selected with "!2".                 Tone. After a 250 ms delay, the modem sends the
                                                           DTMF tones containing the first message data and
The following are a few general comments about the         listens for a Kissoff Tone. If a Kissoff Tone shorter than
use of "!" commands. Specific details for each command     or equal to the value stored in S36(KTL) (default = 1
are given below. The first instance of the "!" must be on  second) is detected, the Si2401 echoes a "K". A "k" is
the same line as the ATDT or ATDP command. DRT             echoed if the length of the Kissoff Tone is longer than
must be set to data mode (SE4[5:4] (DRT) = 0b) before      the S36(KTL) value. The controller can then send the
attempting to send tones after a "!" command. The three    next message. All messages must be preceded by a "!"
data-mode escape sequences ("+++", "escape" pin and        and followed by a and received by the Si2401
"ninth-bit") only function in "!2" mode. However, using    within 250 ms after the "K" is echoed. Setting
the "+++" or "ninth-bit" is not recommended because        S0C[0] (MCH) = 1 causes a "." to be echoed when the
characters could be sent to and misinterpreted by the      DTMF tone is turned on and a "/" character to be
remote modem. Only the "escape pin" (Si2401, pin 14)       echoed when the DTMF tone is turned off. This helps
is recommended for use in the "!2" mode. The "!1" mode     the host monitor the status of the message being sent.
has a special escape provision described below. The AT     The previous message can be resent if the host
commands for Alarm Industry applications are               responds with a "~" after the Si2401 echoes a "K". Any
described in Table 13.                                     character other than a "!" or a "~" sent to the modem
                                                           immediately after the "K" causes the modem to escape
   Table 13. AT Command Set Extensions                     to the command mode and remain off-hook. Any
               for the Alarm Industry                      character except "!" and "~" sent during the transmission
                                                           of a message causes the message to be aborted and
   Command                      Function                   the modem to return to the command mode.
         !1
             Dial and switch to DTMF security              If the Kissoff Tone is not received within 1.25 seconds,
         !2  mode                                          the modem echoes a "^". A "~" from the host causes the
        X1                                                 last message to be resent. Any character other than a
        X2   Dial and switch to "SIA Format"               "!" or a "~" sent to the modem immediately after the "^"
                                                           causes the modem to escape to the command mode
        X3   SIA half-duplex mode search                   and remain off-hook.

             SIA half-duplex return online as              5.4.2. !2
             transmitter
                                                           Dial the number and follow the "SIA Format" protocol for
             SIA half-duplex return online as              Alarm System Communications.
             receiver
                                                           The modem dials the phone number and echoes "r"
5.4.1. !1                                                  (ring), "b" (busy), and "c" (connect) as appropriate. "c"
                                                           echoes only after the Si2401 detects the Handshake
                                                           Tone and the speed synchronization signal is sent. The
                                                           signaling is at 300 bps, half-duplex FSK. The host can
                                                           send the first SIA block after the "c" is received. Once

                                               Rev. 1.1    23
Si2401/Si3008

the block is transmitted, the modem can monitor for the   Table 14. Modem Result Codes
acknowledge tone by completing the following
sequence:                                                 Command                      Function
                                                                a   British Telecom Caller ID Idle Tone
1. Place the Si2401 in the command mode by pulsing                  Alert Detected
    the ESCAPE pin (Si2401 pin 14). The "+++" and               b   Busy Tone Detected
    "ninth-bit" escape modes operate in the "!2" mode           c   Connect
    but are not recommended because they can send               d   Connect 1200 bps (when pro-
    unwanted characters to the remote modem.                        grammed as V.22bis modem)
                                                                 f  Hookswitch Flash or Battery Reversal
2. Issue the "ATX1" command to turn the modem                       Detected
    transmitter off and begin monitoring for the                H   Modem Automatically Hanging Up in
    acknowledgment tones.                                           !2, !1
                                                                 I  Intrusion Completed (parallel phone
3. Monitor for a positive (negative) acknowledgment "P"             back on-hook)
    ("N") after the tone has been detected for at least          i  Intrusion Detected (parallel phone off-
    400 ms.                                                         hook on the line)
                                                                K   Kissoff Tone Detected
4. The modem, still in command mode, can be placed              k   Contact ID Kissoff Tone too long (!1)
    online as a transmitter by issuing the "ATX2"               L   Phone Line Detected
    command or as a receiver by issuing the "ATX3"               l  No Phone Line Detected
    command. If tonal acknowledgement is not used, the          m   Caller ID Mark Signal Detected
    host can toggle the ESCAPE pin to place the Si2401          N   No Carrier Detected
    in the command mode and issue an "ATX2" or an               n   No Dial tone (time-out set by CW
    "ATX3" command to reverse data direction.                       [S02])
                                                                O   Modem OK Response
This sequence can be repeated for long messages.                R   Incoming Ring Signal Detected
                                                                r   Ringback Tone Detected
5.5. Modem Result Codes and Call                                 t  Dial Tone
      Progress                                                  v   Connect 75 bps TX (V.23 originate
                                                                    only)
Table 14 shows the modem result codes that can be               x   Overcurrent State Detected After an
used in call progress monitoring. All result codes are a            Off-Hook Event
single character to speed up communication and ease             ^   Kissoff tone detection required
host processing.                                                 ,  Dialing Complete

24             Rev. 1.1
                                                          Si2401/Si3008

5.5.1. Automatic Call Progress Detection                  5.5.2. Manual Call Progress Detection

The Si2401 has the ability to detect dial, busy, and      Because other call progress tones beyond those
ringback tones automatically. The following is a          described may exist, the Si2401 supports manual call
description of the algorithms that have been              progress. This requires the host to read and write the
implemented for these three tones.                        low-level DSP registers and may require real-time
                                                          control by the host. Manual call progress may be
    Dial Tone. The dial tone detector looks for a dial    required for detection of application-specific ringback,
    tone after going off-hook and before dialing is       dial tone, and busy signals. The section on DSP low-
    initiated. This can be bypassed by enabling blind     level control should be read before attempting manual
    dialing (set S07[6] (BD) = 1). After going off-hook,  call progress detection.
    the Si2401 waits the number of seconds in S01
    (DW) before searching for the dial tone.              The call progress biquad filters can be programmed to
    In order for a dial tone to be detected, it must be   have a custom frequency response and detection level
    present for the length of time programmed in S1C      (as described in "6. Low Level DSP Control" ).
    (DTT). Once the dial tone is detected, dialing
    commences. If a dial tone is not detected within the  Four dedicated user-defined frequency detectors can
    time programmed in S02 (CW), the Si2401 hangs up      be programmed to search for individual tones. The four
    and echoes an "n" to the user.                        detectors have center frequencies that can be set by
                                                          registers UDFD14 (see Table 18). SE5[6] [TDET]
    Busy/Ringback Tone. After dialing has completed,      [SE8 = 0x02] Read Only Definition can be monitored,
    the Si2401 monitors for Busy/Ringback and modem       along with TONE, to detect energy at these user-
    answer tones. The busy and ringback tone detectors    defined frequencies. The default trip-threshold for
    both use the call progress energy detector. The       UDFD14 is 43 dBm but can be modified with the DSP
    registers that set the cadence for busy and ringback  register, UDFSL.
    are listed in Table 15. Si2401 register settings for
    global cadences for busy and ringback tones are       By issuing the "ATDT;" command, the modem goes off-
    listed in Table 16.                                   hook and returns to command mode. The user can then
                                                          put the DSP into call progress monitoring by first setting
Table 15. Busy and Ringback Cadence                       SE8 = 0x02. Next, set SE5 (DSP2) = 0x00 so no tones
                    Registers                             are transmitted, and set SE6 (DSP3) to the appropriate
                                                          code, depending on which types of tones are to be
Register Name  Function        Units                      detected.

S16 BTON Busy tone on time     10 ms

S17 BTOF Busy tone off time    10 ms

S18 BTOD Busy tone delta time  10 ms

S19 RTON Ringback tone on time 53.333 ms

S1A RTOF Ringback tone off time 53.333 ms

S1B RTOD Ringback tone delta 53.333 ms
                      time

                                      Rev. 1.1            25
Si2401/Si3008

    Table 16. Si2401 Global Ringer and Busy Tone Cadence Settings

             Country        RTON   RTOF                         RTOD     BTON     BTOF  BTOD
                             S19    S1A                          S1B      S16      S17   S18
               China        0x12   0x4B                         0x08     0x23     0x23  0x04
           Hong Kong        0x07   0x03                         0x01     0x32     0x32   0x05
                            0x17   0x46                         0x0F     0x1E     0x1E  0x03
             Hungary        0x07   0x03                         0x01     0x4B     0x4B  0x08
               India        0x12   0x25                         0x04     0x32     0x32  0x05
                            0x07   0x03                         0x01     0x23     0x41  0x07
          Japan, Korea      0x12   0x4B                         0x08     0x19     0x19  0x03
             Malaysia       0x07   0x03                         0x01     0x4B     0x4B   0x08
              Mexico         0x12  0x25                         0x04     0x32     0x32  0x05
            Singapore       0x25   0x4B                         0x08     0x32     0x32  0x05
              Taiwan

    U.S., Canada (default)

At this point, users may program their own algorithm to         Table 17. DTMF Values
monitor the detected tones. If the host wishes to dial, it
should do so by blind dialing, setting the dial timeout     DTMF Keyboard    Contact      Tones
S01 (DW) to 0 seconds, and issuing an                       Code Equivalent      ID   Low High
"ATDT;" command. This
immediately causes the ISOmodem chipset to dial and                           Digit
return to command mode.
                                                            0         0        0      941 1336
Once the host has detected an answer tone using
manual call progress, the host should immediately           1         1        1      697 1209
execute the "ATDT" command in order to make a
connection. This causes the Si2401 to search for the        2         2        2      697 1336
modem answer tone and begin the correct connect
sequence.                                                   3         3        3      697 1477

In manual call progress, the DSP can be programmed          4         4        4      770 1209
to detect specific tones. The result of the detection is
reported in SE5 (SE8 = 0x2) as explained above. The         5         5        5      770 1336
output is priority-encoded such that if multiple tones are
detected, the one with the highest priority whose           6         6        6      770 1477
detection is also enabled is reported (see SE5 [SE8=02]
Read Only.)                                                 7         7        7      852 1209

In manual call progress, the DSP can be programmed          8         8        8      852 1336
to generate specific tones (see SE5[2:0] (TONC)
(SE8 = 02) Write Only). For example, setting                9         9        9      852 1477
SE5[2:0] (TONC) = 110b generates the user-defined
tone (as indicated by UFRQ in Table 18) with an             10        D              941 1633
amplitude of TGNL.
                                                            11        *        B      941 1209
Table 17 shows the mappings of Si2401 DTMF values,
keyboard equivalents, and related dual tones.               12        #        C      941 1477

                                                            13        A        D      697 1633

                                                            14        B        E      770 1633

                                                            15        C        F      852 1633

26                                 Rev. 1.1
                                                           Si2401/Si3008

6. Low Level DSP Control

Although not necessary for most applications, the DSP
low-level control functions are available for users with
very specific applications requiring direct DSP control.

6.1. DSP Registers

Several DSP registers are accessible through the
Si2401 microcontroller via S-registers SE5, SE6, and
SE8. SE5 and SE6 are used as conduits to write data to
specific DSP registers and read status. SE8 defines the
function of SE5 and SE6 depending on whether they
are being written to or read from. Care must be
exercised when writing to DSP registers. DSP registers
can only be written while the Si2401 is on-hook and in
the command mode. Writing to any register address not
listed in Tables 18 and 19 or writing out-of-range values
is likely to cause the DSP to exhibit unpredictable
behavior.

The DSP register address is 16-bits wide, and the DSP
data field is 14-bits wide. DSP register addresses and
data are written in hexadecimal. To write a value to a
DSP register, the register address is written, and then
the data is written. When SE8 = 0x00, SE5(DADL) is
written with the low bits [7:0] of the DSP register
address, and SE6 (DADH) is written with the high bits
[15:8] of the DSP address. When SE8 = 0x01,
SE5 (DDL) is written with the low bits [7:0] of the DSP
data word corresponding to the previously-written
address, and SE6 (DDH) is written with the high bits
[15:8] of the data word corresponding to the previously-
written address. Example 1 illustrates the proper
procedure for writing to DSP registers.

Example1: The user would like to program call
progress filter coefficient A2_k0 (0x15) to be 309
(0x135).

Host Command:
ATSE8=00SE6=00SE5=15SE8=01SE6=01SE5=35SE8=00

In this command, ATSE8=00 sets up registers SE5 and
SE6 as DSP address registers. SE6=00 sets the high
bits of the address, and SE5=15 sets the low bits.
SE8=01 sets up registers SE5 and SE6 as DSP data
registers for the previously-written DSP address (0x15).
SE6=01 sets the six high bits of the 14-bit data word,
and SE5=35 sets the eight low bits of the 14-bit data
word.

Rev. 1.1                                                   27
Si2401/Si3008

                     Table 18. Low-Level DSP Parameters

DSP Reg. Addr. Name  Description                                       Function              Default
                                                                                              (dec)

    0x0002  XMTL DAA modem full-scale transmit level,        Level = 20log10 (XTML/4096)     4096
    0x0003             default = 10 dBm.                    10 dBm                         4868

            DTML DTMF high-tone transmit level,              Level = 20log10 (DTML/4868)
                       default = 5.5 dBm.                   5.5 dBm

    0x0004  DTMT DTMF twist ratio (low/high),                Level = 20log10 (DTMT/3277) 3277
                       default = 2 dBm.                     2 dB

    0x0005  UFRQ User-defined transmit tone frequency. See f = (9600/512) UFRQ (Hz)           91
    0x0006             register SE5 (SE8=0x02 (Write Only)).                                 4096
    0x0007                                                                                   4987
    0x0008  CPDL Call progress detect level (see Figure 5),  Level = 20log10 (4096/CPDL)     536
    0x0009             default = 43 dBm.                    43 dBm                         4987
    0x000A                                                                                   536
    0x000B  UDFD1 User-defined frequency detector 1. Center UDFD1 = 8192 cos (2 f/9600)      2896
                        frequency for detector 1.
    0x000E                                                                                   4096
            UDFD2 User-defined frequency detector 2. Center UDFD2 = 8192 cos (2 f/9600)
                        frequency for detector 2.

            UDFD3 User-defined frequency detector 3. Center UDFD3 = 8192 cos (2 f/9600)
                        frequency for detector 3.

            UDFD4 User-defined frequency detector 4. Center UDFD4 = 8192 cos (2 f/9600)
                        frequency for detector 4.

            TGNL Tone generation level associated with TONC Level = 20log10 (TGNL/2896)
                       (SE5 (SE8 = 0x02) Write Only Definition), 10 dBm

                       default = 10 dBm.

            UDFSL Sensitivity setting for UDFD14 detectors, Sensitivity = 10log10(UDFSL/

                     default = 43 dBm.                      4096) 43 dBm

    0x0024  CONL Carrier ON level. Carrier is valid once it  Level = 20log10(2620/CONL)     2620
    0x0025             reaches this level.                   43 dBm                          3300
    0x0026
    0x0027  COFL Carrier OFF level. Carrier is invalid once it Level = 20log10(3300/COFL)    67
                                                                                              37
                     falls below this level.                 45.5 dBm

            AONL Answer ON level. Answer tone is valid once it Level = 10log10(AONL/107)

                     reaches this level.                     43 dBm

            AOFL Answer OFF level. Answer tone is invalid    Level = 10log10(AOFL/58)
                       once it falls below this level.       45.5 dBm

28                                            Rev. 1.1
                                                                            Si2401/Si3008

Table 19 defines the relationship between SE5, SE6, and SE8.

                      Table 19. SE5, SE6, and SE8 Relationship

SE8             Name               SE6                        Name                      SE5
           R/W  DADH                 Description              DADL
                 DDH                                           DDL                        Description
0x00 W                DSP register address bits [15:8]        DSP1
0x01 W                DSP register data bits [15:8]                         DSP register address bits [7:0]
0x02 R                                                        DSP2
                                                                            DSP register data bits [7:0]
0x02 W          DSP3  7 = Enable squaring function
                      6 = Call progress cascade disable                     7 = DSP data available
                      5 = Reserved                                          6 = Tone detected
                      4 = User tone 3 and 4 reporting                       5 = Reserved
                      3 = User tone 1 and 2 reporting                       4:0 = Tone type
                      2 = V.23 tone reporting
                      1 = Answer tone reporting                             7 = Reserved
                      0 = DTMF tone reporting                               6:3 = DTMF tone to transmit
                                                                            2:0 = Tone type

6.2. Call Progress Filters                                    Table 20. Call Progress Filters

The programmable call progress filter coefficients are        DSP Register  Coefficient  Default (dec)
located in DSP address locations 0x0010 through                  Address
0x0023. There are two independent 4th order filters, A                         A1_k0           256
and B, each consisting of two biquads, for a total of 20          0x0010       A1_b1         8184
coefficients. Coefficients are 14 bits (8192 to 8191)            0x0011       A1_b2          4096
and are interpreted as, for example, b0 = value/4096,             0x0012       A1_a1          7737
thus giving a floating point value of approximately 2.0          0x0013       A1_a2         3801
to 2.0. The output of each biquad is calculated as                0x0014       A2_k0          1236
follows:                                                          0x0015       A2_b1
                                                                  0x0016       A2_b2           133
        w[n] = k0 x[n] + a1 w[n 1] + a2 w[n 2]          0x0017       A2_a1          4096
                                                                  0x0018       A2_a2          7109
        y[n] = w[n] + b1 w[n 1] + b2 w[n 2]               0x0019       B1_k0         3565
                                                                  0x001A       B1_b1           256
The output of the filters is input to an energy detector          0x001B       B1_b2         8184
and then compared to a fixed threshold with hysteresis            0x001C       B1_a1          4096
(DSP register CPDL). Defaults shown are a bandpass                0x001D       B1_a2          7737
filter from 290630 Hz (3 dB). These registers are               0x001E       B2_k0         3801
located in the DSP and, thus, must be written in the              0x001F       B2_b1          1236
same manner described in "6.1. DSP Registers" .                   0x0020       B2_b2           133
                                                                  0x0021       B2_a1          4096
The filters may be configured in either parallel or               0x0022       B2_a2          7109
cascade through SE6[6] (CPCD) with SE8 = 0x02, and                0x0023                     3565
the output of filter B may be squared by selecting
SE6[7] (CPSQ) = 1. Figure 5 shows a block diagram of
the call progress filter structure.

                      Rev. 1.1                                                                               29
Si2401/Si3008

    Filter Input  Filter B           Energy            CPCD
                                     Detect              1
                                                         0

                           1 y = x2                          B Max                    A
                           0
                  0 CPSQ                                            (A,B)  Hysteresis
                                                             A
                                                                                      B A > B? TDET

CPCD 1

                  Filter A           Energy
                                     Detect
                                                             20log10(4096/CPDL) 43 dBm

                  Figure 5. Programmable Call Progress Filter Architecture

30                                           Rev. 1.1
                                                                          Si2401/Si3008

7. S Registers

Any register not documented here is reserved and should not be written. Bold selection in bit-mapped registers
indicates default values.

                          Table 21. S-Register Summary

   "S"    Register  Name                              Function                             Reset
Register  Address
                    NR Number of rings before answer; 0 suppresses auto answer.            0x00
   S00      (hex)                                                                          0x02
                                                                                           0x03
            0x00                                                                           0x0E
                                                                                           0x30
S01       0x01      DW Number of seconds modem waits before dialing after going            0x18
                                                                                           0x24
                          off-hook (maximum of 109 seconds).                               0x06
                                                                                           0x00
S02       0x02      CW Number of seconds modem waits for a dial tone before hang-up        0x00
                                                                                           0x00
                          added to time specified by DW (maximum of 109 seconds).          0x00
                                                                                           0x46
S03       0x03      CLW Duration that the modem waits (53.33 ms units) after loss of       0x2B
                                                                                           0x13
                          carrier before hanging up.                                       0x04
                                                                                           0x00
S04       0x04      TD Both duration and spacing (5/3 ms units) of DTMF dialed tones.
                                                                                           0x10
S05       0x05 OFFPD Duration of off-hook time (5/3 ms units) for pulse dialing.           0x04
                                                                                           0x32
S06       0x06      ONPD Duration of on-hook time (5/3 ms units) for pulse dialing.        0x32

S07       0x07      MF1 This is a bit-mapped register.*

S08       0x08      INTM This is a bit-mapped register.*

S09       0x09      INTS This is a bit-mapped register.*

S0C       0x0C      MF2 This is a bit-mapped register.*

S0D       0x0D      MF3 This is a bit-mapped register.*

S0E       0x0E      DIT Pulse dialing Interdigit time (10 ms units added to a minimum

                          time of 64 ms).

S0F       0x0F      TEC TIES escape character. Default = +.

S10       0x10      TDT TIES delay time (53.33 ms units).

S11       0x11      OFHI This is a bit-mapped register.*

S12       0x12      ACL Absolute Current Level. When S13[4] (OFHD) = 0b, ACL

                          represents the absolute current threshold used by the off-hook

                          intrusion algorithm (1 mA units.)

S13       0x13      MF4 This is a bit-mapped register.*

S15       0x15      MLC This is a bit-mapped register.*

S16       0x16      BTON Busy tone on. Time that the busy tone must be on (10 ms units)

                          for busy tone detector.

S17       0x17      BTOF Busy tone off. Time that the busy tone must be off (10 ms units)

                          for busy tone detector.

*Note: These registers are explained in detail in the following section.

                                           Rev. 1.1                                               31
Si2401/Si3008

                    Table 21. S-Register Summary (Continued)

   "S"    Register  Name                            Function                                Reset
Register  Address
                                                                                            0x0F
            (hex)                                                                           0x26
                                                                                            0x4B
    S18   0x18      BTOD Busy tone delta time (10 ms units). A busy tone is detected to be  0x07
                                                                                            0x0A
                          valid if (BTON BTOD < on time < BTON + BTOD) and (BTOF         0x03
                                                                                            0x2D
                          BTOD < off time < BTOF + BTOD).                                   0x5D
                                                                                            0x09
    S19   0x19      RTON Ringback tone on. Time that the ringback tone must be on           0xA2
                                                                                            0xCB
                          (53.333 ms units) for ringback tone detector.                     0x08
                                                                                            0x3C
    S1A   0x1A      RTOF Ringback tone off. Time that the ringback tone must be off         0x0C

                          (53.333 ms units) for ringback tone detector.                     0x78

    S1B   0x1B      RTOD Detector time delta (53.333 ms units). A ringback tone is deter-

                          mined to be valid if (RTON RTOD < on time < RTON + RTOD)

                          and (RTOF RTOD < off time < RTOF + RTOD).

    S1C   0x1C      DTT Dial tone detect time. The time that the dial tone must be valid

                          before being detected

                          (10 ms units).

    S1E   0x1E      TATL Transmit answer tone length. Answer tone length in seconds

                          when answering a call (1 s units).

    S1F   0x1F      ARM3 Answer tone to transmit delay. Delay between answer tone end

                          and transmit data start (5/3 ms units).

    S20   0x20      UNL Unscrambled ones length. Minimum length of time required for

                          detection of unscrambled binary ones during V.22 handshaking

                          by a calling modem (5/3 ms units).

    S21   0x21      TSOD Transmit scrambled ones delay. Time between unscrambled

                          binary one detection and scrambled binary one transmission by

                          a call mode V.22 modem (53.3 ms units).

    S22   0x22      TSOL Transmit scrambled ones length. Length of time scrambled ones

                          are sent by a call mode V.22 modem (5/3 ms units).

    S23   0x23      VDDL V.22X data delay low. Delay between handshake complete and

                          data connection for a V.22X call mode modem (5/3 ms units

                          added to the time specified by VDDH).

    S24   0x24      VDDH V.22X data delay high. Delay between handshake complete and

                          data connection for a V.22X call mode modem (256 x 5/3 ms

                          units added to the time specified by VDDL).

    S25   0x25      SPTL S1 pattern time length. Amount of time the unscrambled S1 pat-

                          tern is sent by a call mode V.22bis modem (5/3 ms units).

    S26   0x26      VTSO V.22bis 1200 bps scrambled ones length. Minimum length of

                          time for transmission of 1200 bps scrambled binary ones by a

                          call mode V.22bis modem after the end of pattern S1 detection

                          (53.3 ms).

    S27   0x27 VTSOL V.22bis 2400 bps scrambled ones length low. Minimum length of

                          time for transmission of 2400 bps scrambled binary ones by a

                          call mode V.22bis modem (5/3 ms units).

*Note: These registers are explained in detail in the following section.

32                                        Rev. 1.1
                                                                          Si2401/Si3008

                    Table 21. S-Register Summary (Continued)

   "S"    Register  Name                        Function                                     Reset
Register  Address                                                                            0x08

            (hex)                                                                            0x00
                                                                                             0xD2
S28       0x28 VTSOH V.22bis 2400 bps scrambled ones length high. Minimum length
                                                                                             0x18
                          of time for transmission of 2400 bps scrambled binary ones by a    0x08
                                                                                             0x0C
                          call mode V.22bis modem (256 x 5/3 ms units added to the time      0xF0
                                                                                             0x3C
                          specified by VTSOL).                                               0x00
                                                                                             0x3C
S29       0x29      IS Intrusion suspend. When S82[2:1] (IB) = 10b, this register sets       0x0C
                                                                                             0x5A
                          the length of time from when dialing begins that the off-hook      0xA2
                                                                                             0x30
                          intrusion algorithm is blocked (suspended) (500 ms units).

S2A       0x2A      RSO Receive scrambled ones V.22bis (2400 bps) length.

                          Minimum length of time required for detection of scrambled

                          binary ones during V.22bis handshaking by the answering

                          modem after S1 pattern conclusion (5/3 ms units).

S2B       0x2B      DTL V.23 direct turnaround carrier length. Minimum length of time that

                          a master mode V.23 modem must detect carrier when searching

                          for a direct turnaround sequence (5/3 ms units).

S2C       0x2C      DTTO V.23 direct turnaround timeout. Length of time that the modem

                          searches for a direct turnaround carrier (5/3 ms units added to a

                          minimum time of 426.66 ms).

S2D       0x2D      SDL V.23 slave carrier detect loss. Minimum length of time that a

                          slave mode V.23 modem must lose carrier before searching

                          for a reverse turnaround sequence (5/3 ms units).

S2E       0x2E      RTCT V.23 reverse turnaround carrier timeout. Amount of time a slave

                          mode V.23 modem searches for carriers during potential reverse

                          turnaround sequences (5/3 ms units).

S2F       0x2F      FCD FSK connection delay low. Amount of time delay added

                          between end of answer tone handshake and actual modem

                          connection for FSK modem connections (5/3 ms units).

S30       0x30      FCDH FSK connection delay high. Amount of time delay added

                          between end of answer tone handshake and actual modem con-

                          nection for FSK modem connections (256 x 5/3 ms units).

S31       0x31      RATL Receive answer tone length. Minimum length of time required

                          for detection of a CCITT answer tone (5/3 ms units).

S32       0x32      OCDT The time after going off-hook when the loop current sense bits

                          are checked for overcurrent status (5/3 ms units).

S34       0x34      TASL Answer tone length when answering a call (5/3 ms units). This

                          register is only used if TATL (1E) has a value of zero.

S35       0x35      RSOL Receive scrambled ones V.22 length (5/3 ms units). Minimum

                          length of time that an originating V.22 (1200 bps) modem must

                          detect 1200 bps scrambled ones during a V.22 handshake.

S36       0x36      ARM1 Second kissoff tone detector length. The security modes, A1 and

                          !1, echo a "k" if a kissoff tone longer than the value stored in

                          SKDTL is detected (10 ms units).

*Note: These registers are explained in detail in the following section.

                          Rev. 1.1                                                                  33
Si2401/Si3008

                    Table 21. S-Register Summary (Continued)

   "S"    Register  Name             Function                                                   Reset
Register  Address
                    CDR    Carrier detect return. Minimum length of time that a carrier must    0x20
   S37      (hex)          return and be detected in order to be recognized after a carrier
            0x37    CDT    loss is detected                                                     0x3C
   S39              ATD    (5/3 ms units).                                                      0x29
   S3A      0x39     RP                                                                         0x03
   S3B              CIDG   Carrier detect timeout. Amount of time modem waits for carrier       0x01
   S3C      0x3A     RC    detect before aborting call (1 second units).                        0x41
   S62               IST                                                                        0x08
   S82      0x3B           Delay between going off-hook and answer tone generation when
  SDB       0x3C           in answer mode (53.33 ms units).                                     0x0C
            0x62                                                                                0x22
   SDF      0x82           Minimum number of consecutive ring pulses per ring burst.            0x04
   SE0      0xDB                                                                                0x00
   SE1                     This is a bit mapped register.*                                      0x00
   SE2      0xDF                                                                                0x00
   SE3      0xE0           This is a bit mapped register.*                                      0x00
   SE4      0xE1                                                                                0x00
   SE5      0xE2           This is a bit mapped register.*                                      0x00
   SE5      0xE3                                                                                0x00
   SE5      0xE4     LVS   Line Voltage Status. Eight bit signed, 2s complement number          0x00
   SE5      0xE5           representing the tip-ring voltage. Each bit represents 1 volt.       0x00
   SE6              DGSR   Polarity of the voltage is represented by the MSB (sign bit).        0x00
   SE6      0xE5     CF1   0000_0000 = Measured voltage is < 3 V.                               0x00
   SE6                     This is a bit mapped register.*
   SE8      0xE5    GPIO1
            0xE5    GPIO2  This is a bit mapped register.*
            0xE6     GPD
                           This is a bit mapped register.*
            0xE6     CF5
                           This is a bit mapped register.*
            0xE6
            0xE8           This is a bit mapped register.*

                           This is a bit mapped register.*

                    DADL   (SE8 = 0x00) Write only definition. DSP register address lower
                     DDL   bits [7:0].*
                    DSP1
                    DSP2   (SE8 = 0x01) Write only definition. DSP data word lower bits
                           [7:0].*
                           (SE8 = 0x02) Read only definition. This is a bit mapped register.1

                           (SE8 = 0x02) Write only definition. This is a bit mapped register.1

                    DADH   (SE8 = 0x00) Write only definition. DSP register address upper
                    DDH    bits [15:8].
                    DSP3
                           (SE8 = 0x01) Write only definition. DSP data word upper bits
                           [13:8]
                           (SE8 = 0x02) Write only definition. This is a bit mapped register.1

                    DSPR4 Set the mode to define E5 and E6 for low level DSP control.

*Note: These registers are explained in detail in the following section.

34                         Rev. 1.1
                                                                          Si2401/Si3008

                    Table 21. S-Register Summary (Continued)

   "S"    Register  Name            Function                                                Reset
Register  Address
                                                                                            0x00
            (hex)                                                                           0x88
                                                                                            0x19
SEB       0xEB      TPD   This is a bit mapped register.*                                   0x16
                    RVC1  This is a bit mapped register.*                                   0x40
SEC       0xEC      RVC2  This is a bit mapped register.*                                   0x0C
                    RVC3  This is a bit mapped register.*                                   0x00
SED       0xED      DAA0  This is a bit mapped register.*                                   0x00
                    DAA1  This is a bit mapped register.*
SEE       0xEE      DAA2  This is a bit mapped register.*                                   0x0F
                                                                                            0x00
SF0       0xF0                                                                              0xF0
                                                                                            0x00
SF1       0xF1
                                                                                              --
SF2       0xF2                                                                              0x20

SF3       0xF3      DAA3  Line Current Status. Eight-bit value returning the loop current.
                          Each bit represents 1.1 mA of loop current.
SF4       0xF4      DAA4  Accuracy is not guaranteed if the loop current is less than
                    DAA5  required for normal operation.
SF5       0xF5      DAA6  This is a bit mapped register.*
                    DAA7
SF6       0xF6      DAA8  This is a bit mapped register.*
                    DAA9
SF7       0xF7            This is a bit mapped register.*

SF8       0xF8            This is a bit mapped register.*

SF9       0xF9            This is a bit mapped register.*

                          This is a bit mapped register.*

*Note: These registers are explained in detail in the following section.

                          Rev. 1.1                                                                 35
Si2401/Si3008

                 Table 22. Bit Mapped Register Summary

   "S" Register Register Bit 7  Bit 6 Bit 5      Bit 4  Bit 3      Bit 2 Bit 1     Bit 0      Default
Register Address Name                                                                         Binary

                (hex)

S07  0x07  MF1                  BD V23R V23T                       BAUD CCITT FSK 0000_0110

S08  0x08 INTM CDM WORM PPDM NVDM RIM CIDM                                         REVM 0000_0000

S09  0x09 INTS CD WOR PPD NVD                           RI         CID             REV 0000_0000

S0C 0x0C MF2 CDE                CIDM[1:0]               9BF BDL MLB                           0000_0000

S0D 0x0D MF3                    RI INTP RBTS EHR EHB EHI EHE 0000_0000

S11  0x11 OFHI                                                     DCL[3:0]                   0000_0100

S13  0x13  MF4                  BTID             OFHD              CIDB HDEN                  0001_0000

S15  0x15  MLC ATPRE VCTE FHGE EHGE STB                            BDA[1:0]        NBE 0000_0100

S3C 0x3C CIDG                                                           CIDG[2:0]             0000_0001

S62  0x62  RC                   OCR                                IR NLR RR 0100_0001

S82  0x82  IST                  IST[3:0]                LCLD        IB[1:0]                   0000_1000

SDF 0xDF DGSR                                           DGSR[6:0]                             0000_1100

SE0  0xE0  CF1                        ICTS              ND                SD[2:0]             0010_0010

SE1  0xE1 GPIO1                                                           GPD5 GPIO5 0000_0000

SE2  0xE2 GPIO2 GPIO4[1:0]            GPIO3[1:0]        GPIO2[1:0]        GPIO1[1:0] 0000_0000

SE3  0xE3  GPD                                          GPD4 GPD3 GPD2 GPD1 0000_0000

SE4  0xE4  CF5 NBCK SBCK DRT                            GPE                                   0000_0000

SE5  0xE5 DSP1 DDAV TDET                                       TONE[4:0]                      0000_0000

SE5  0xE5 DSP2                            DTM[3:0]                      TONC[2:0]             0000_0000

SE6  0xE6 DSP3 CPSQ CPCD                     USEN2 USEN1 V23E ANSE DTMFE 0000_0000

SEB  0xEB   TPD  RNGV                 RDLY[2:0]         PDDE                                  0000_0000
SEC  0xEC  RVC1                                                  RCC[2:0]                     1000_1000
SED  0xED  RVC2              RTO[3:0]            LVFD                                         0001_1001
SEE  0xEE  RVC3  FOH[1:0]                                  RAS[5:0]                           0001_0110
SF0  0xF0  DAA0                                                        RMX[3:0]               0100_0000
SF1  0xF1  DAA1           PDN PDL                                                    LM[1:0]  0000_1100

                                                                    HBE

SF2  0xF2 DAA2                                          FDT                                   0000_0000

36                                         Rev. 1.1
                                                              Si2401/Si3008

           Table 22. Bit Mapped Register Summary (Continued)

   "S" Register Register Bit 7  Bit 6 Bit 5  Bit 4  Bit 3 Bit 2 Bit 1 Bit 0  Default
Register Address Name              LRV[3:0]                                  Binary

                (hex)

SF4  0xF4 DAA4                                      ARL[1:0]  ATL[1:0]       0000_1111
                                                                       RT    0000_0000
SF5  0xF5 DAA5
                                                                                   --
SF8  0xF8 DAA8

SF9  0xF9   DAA9                                    OVL ROV                  0010_0000
SFC  0xFC  DAAFC CTSM                                                        0000_0000

                                Rev. 1.1                                     37
Si2401/Si3008

S07 (MF1). Modem Functions 1

       Bit        D7  D6             D5         D4                     D3  D2          D1    D0
                                    V23R       V23T                                         FSK
    Name              BD            R/W        R/W                         BAUD  CCITT      R/W

       Type           R/W                                                  R/W         R/W

Reset settings = 0000_0110 (0x06)

Bit          Name                                        Function

    7        Reserved Read returns zero.

    6        BD       Blind Dialing.

                      0 = Disable.

                      1 = Enable (Blind dialing occurs immediately after "ATDT#" command).

    5        V23R     V.23 Receive.*

                      V.23 75 bps send/600 (BAUD = 0) or 1200 (BAUD = 1) bps receive.

                      0 = Disable.

                      1 = Enable.

    4        V23T     V.23 Transmit.*

                      V.23 600 (BAUD = 0) or 1200 (BAUD = 1) bps send/75 bps receive.

                      0 = Disable.

                      1 = Enable.

    3        Reserved Read returns zero.

    2        BAUD     2400/1200 Baud Select.*

                      2400/1200 baud select (V23R = 0 and V23T = 0).
                      0 = 1200
                      1 = 2400
                      600/1200 baud select (V23R = 1 and V23T = 1).
                      0 = 600
                      1 = 1200

    1        CCITT    CCITT/Bell Mode.*

                      0 = Bell.
                      1 = CCITT.

    0        FSK      300 bps FSK.*

                      0 = Disable.
                      1 = Enable.

*Note: See Table 10 on page 13 for proper setting of modem protocols.

38                                             Rev. 1.1
                                                               Si2401/Si3008

S08 (INTM). Interrupt Mask

   Bit  D7                  D6     D5      D4         D3       D2              D1   D0

Name    CDM   WORM                 PPDM  NVDM         RIM      CIDM                 REVM

Type    R/W   R/W                  R/W     R/W        R/W      R/W             R/W  R/W

Reset settings = 0000_0000 (0x00)

Bit     Name                                         Function

7       CDM   Carrier Detect Mask.

              0 = Change in CD does not affect INT.

              1 = A high to low transition in CD (S09, bit 7), which indicates loss of carrier, activates

              INT.

6       WORM  Wake-on-Ring Mask.

              0 = Change in CD does not affect INT.

              1 = A low to high transition in WOR (S09, bit 6) activatesINT.

5       PPDM  Parallel Phone Detect Mask.

              0 = Change in PPD does not affect INT.

              1 = A low to high transition in PPD (S09, bit 5) activates INT.

4       NVDM  No Phone Line Detect Mask.

              0 = Change in NLD does not affect INT.

              1 = A low to high transition in NLD (S09, bit 4) activates INT.

3       RIM   Ring Indicator Mask.

              0 = Change in RI does not affect INT.

              1 = A low to high transition in RI (S09, bit 3) activates INT.

2       CIDM  Caller ID Mask.

              0 = Change in CID does not affect INT.

              1 = A low to high transition in CID (S09, bit 2) activates INT.

1       Reserved Read returns zero.

0       REVM  V.23 Reversal Detect Mask.

              0 = Change in REV does not affect INT.

              1 = A low to high transition in REV (S09, bit 0) activates INT.

                                         Rev. 1.1                                                          39
Si2401/Si3008

S09 (INTS). Interrupt Status

       Bit      D7   D6             D5         D4                D3            D2          D1    D0
                    WOR            PPD        NVD                RI           CID
    Name    CD      R/W            R/W        R/W               R/W           R/W                REV

    Type    R/W                                                                            R/W   R/W

Reset settings = 0000_0000 (0x00)

Bit         Name                                        Function

    7       CD      Carrier Detect (sticky).

                    Active high bit indicates carrier detected (equivalent to inverse of CD pin). Clears on :1

                    read.

    6       WOR     Wake-on-Ring (sticky).

                    Wake-on-ring has occurred. Clears on :I read.

    5       PPD     Parallel Phone Detect (sticky).

                    Parallel phone detected since last off-hook event. Clears on :I read.

    4       NVD     No Phone Line Detect (sticky).

                    No line phone detected. Clears on :I read.

    3       RI      Ring Indicator (sticky).

                    Active high bit when the Si2401 is on-hook, indicates ring event has occurred. Clears on

                    :I read.

    2       CID     Caller ID (sticky).

                    Caller ID preamble has been detected; data soon follows. Clears on :I read.

    1       Reserved Read returns zero.

    0       REV     V.23 Reversal Detect (sticky).

                    V.23 reversal condition has occurred. Clears on :I read.

40                                            Rev. 1.1
                                                                             Si2401/Si3008

S0C (MF2). Modem Functions 2

     Bit        D7  D6                  D5       D4         D3               D2   D1               D0

   Name        CDE            CIDM[1:0]                     9BF              BDL  MLB

   Type        R/W                 R/W                      R/W              R/W  R/W

Reset settings = 0000_0000 (0x00)

Bit       Name                                             Function

7         CDE       Carrier Detect Enable.

                    0 = Disable.

                    1 = Enable GPI02 as an active low carrier detect pin (must also set SE2[3:2]
                    [GPIO2] = 01).

6:5 CIDM[1:0] Caller ID Monitor.

                               00 = Caller ID monitor disabled.
                               01 = Caller ID monitor enabled. Si2401 must detect channel seizure signal followed by
                               marks in order to report caller ID data. (Normal Bellcore caller ID)
                               10 = Reserved.
                               11 = Caller ID monitor enabled. Si2401 must only detect marks in order to report caller ID
                               data.

4         Reserved Read returns zero.

3         9BF       Ninth Bit Function.

                    Only valid if the ninth bit escape is set S15[0] (NBE).

                    0 = Ninth bit equivalent to ALERT.

                    1 = Ninth bit equivalent to HDLC EOFR.

2         BDL       Blind Dialing.

                    0 = Blind dialing disabled.

                    1 = Enables blind dialing after dial timeout register S02 (CW) expires.

1         MLB       Modem Loopback.

                    0 = Not swapped.

                    1 = Swaps frequency bands in modem algorithm to do a loopback in a test mode.

0         Reserved Read returns zero.

                                                 Rev. 1.1                                              41
Si2401/Si3008

SOD (MF3). Modem Functions 3

    Bit        D7  D6                D5                  D4    D3               D2          D1      D0
                                                                                                   EHE
    Name           RI                INTP                RBTS  EHR              EHB         EHI    R/W

    Type           R/W               R/W                 R/W   R/W              R/W         R/W

Reset settings = 0000_0000 (0x00)

Bit Name                                                       Function
7 Reserved Read returns zero.

6         RI       Ring Indicator Control.

                   Specifies the functionality of pin3.

                   0 = Pin 3 functions as GPIO5 controlled by register SE1.

                   1 = Pin 3 functions as RI. RI asserts during a ring and negates when no

                   ring is present.

5         INTP INT Polarity.

                   Specifies the polarity of the INT function on pin 11.

                   0 = An interrupt forces pin 11 low.

                   1 = An interrupt forces pin 11 high.

4         RBTS Ringback Tone Selector.

                   Controls the unit step size for registers S19, S1A and S1B.

                   0 = 53.33 ms units. Necessary for detecting a ringback tone.

                   1 = 10 ms units. Necessary for detecting a reorder tone.

3         EHR      Enable Hangup on Reorder.

                   Modem is placed on-hook if a ringback or reorder tone is detected. See S0D[4].

                   0 = Disable.

                   1 = Enable.

2         EHB      Enable Hangup on Busy.

                   Modem is placed on-hook if a busy signal is detected.

                   0 = Disable.

                   1 = Enable.

1         EHI      Enable Hangup on Intrusion.

                   Modem is placed on-hook if parallel intrusion is detected.

                   0 = Disable.

                   1 = Enable.

0         EHE      Enable Hangup on Escape.

                   Modem is placed on-hook if a ESC signal is detected.

                   0 = Disable.

                   1 = Enable.

42                                              Rev. 1.1
                                                                    Si2401/Si3008

S11 (OFHI). Off-Hook Intrusion

     Bit        D7  D6             D5           D4        D3        D2                  D1    D0

Name                                                                    DCL[3:0]

Type                                                                      R/W

Reset settings = 0000_0100 (0x04)

Bit       Name                                            Function

7:4 Reserved Read returns zero.

3:0       DCL[3:0] Differential Current Level.

                    Differential current level to detect intrusion event (1 mA units).

S13 (MF4). Modem Functions 4

     Bit  D7         D6             D5            D4      D3        D2                  D1    D0
                    BTID           R/W          OFHD
Name                R/W                          R/W                CIDB                HDEN

Type                                                                R/W                 R/W

Reset settings = 0001_0000 (0x10)

Bit       Name                                            Function

7         Reserved Read returns zero.

6         BTID      BT Caller ID Wetting Pulse.

                    0 = Enable.
                    1 = Disable.

5         Reserved Read returns zero.

4         OFHD      Off-Hook Intrusion Detect Method.

                    0 = Absolute.
                    1 = Differential.

3         Reserved Read returns zero.

2         CIDB      British Telecom Caller ID Decode.

                    0 = Disable.

                    1 = Enable.

                    When set, SOC[6:5] is overwritten by the modem, as needed.

1         HDEN      HDLC Framing.

                    0 = Disable.
                    1 = Enable.

0         Reserved Read returns zero.

                                                Rev. 1.1                                          43
Si2401/Si3008

S15 (MLC). Modem Link Control

      Bit     D7    D6                D5           D4      D3    D2                    D1   D0
    Name   ATPRE  VCTE              FHGE         EHGE     STB                              NBE
    Type           R/W               R/W          R/W     R/W    BDA[1:0]                  R/W
             R/W
                                                                     R/W

Reset settings = 0000_0100 (0x04)

Bit        Name                                        Function

    7      ATPRE  Answer Tone Phase Reversal.

                  0 = Disable.

                  1 = Enable answer tone phase reversal.

    6      VCTE   V.25 Calling Tone.

                  0 = Disable.
                  1 = Enable V.25 calling tone.

    5      FHGE   550 Hz Guardtone.

                  0 = Disable.
                  1 = Enable 550 Hz guardtone.

    4      EHGE   1800 Hz Guardtone.

                  0 = Disable.
                  1 = Enable 1800 Hz guardtone.

    3      STB    Stop Bits.

                  0 = 1 stop bit.
                  1 = 2 stop bits.

2:1        BDA[1:0] Bit Data.

                  00 = 6 bit data.

                  01 = 7 bit data.

                  10 = 8 bit data.

                  11 = 9 bit data.

    0      NBE    Ninth Bit Enable.

                  0 = Disable.

                  1 = Enable ninth bit as Escape and ninth bit function (register C).

44                                        Rev. 1.1
                                                           Si2401/Si3008

S3C (CIDG). Caller ID Gain

Bit   D7                    D6     D5  D4        D3        D2  D1         D0

Name                                                           CIDG[2:0]

Type                                                           R/W

Reset settings = 0000_0001 (0x01)

Bit   Name                                       Function

7:3 Reserved Read returns 0.

2:0 CIDG[2:0] Caller ID Gain.

                               The Si2401 dynamically sets the On-Hook Analog Receive Gain SF4[6:4] (ARG) to
                               CIDG during a caller ID event (or continuously if S0C[6:5] (CIDM = 11). This field should
                               be set prior to caller ID operation.
                               000 = 0 dB
                               001 = 3 dB
                               010 = 6 dB
                               011 = 9 dB
                               100 = 12 dB

                                       Rev. 1.1                               45
Si2401/Si3008

S62 (RC). Result Codes Override

       Bit      D7  D6             D5        D4           D3        D2   D1   D0

    Name            OCR                                             IR   NLR  RR

    Type            R/W                                             R/W  R/W  R/W

Reset settings = 0100_0001 (0x41)

Bit         Name                                          Function

    7       Reserved Read returns zero.

    6       OCR     Overcurrent Result Code ("x").

                    0 = Enable.
                    1 = Disable.

5:3 Reserved Read returns zero.

    2       IR      Intrusion Result Code ("I" and "i").

                    0 = Disable.
                    1 = Enable.

    1       NLR     No Phone Line Result Code ("L" and "l").

                    0 = Disable.
                    1 = Enable.

    0       RR      Ring Result Code ("R").

                    0 = Disable.
                    1 = Enable.

46                                           Rev. 1.1
                                                                                  Si2401/Si3008

S82 (IST). Intrusion

   Bit  D7            D6            D5             D4  D3                         D2           D1  D0

Name                      IST[3:0]                     LCLD                           IB[1:0]

Type                      R/W                          R/W                            R/W

Reset settings = 0000_1000 (0x08)

Bit     Name                                           Function

7:4     IST[3:0] Intrusion Settling Time.

                      0000 = IST equals 1 second.
                      Delay between when the ISOmodem chipset goes off-hook and the off-hook intrusion

                      algorithm begins (250 ms units).

3       LCLD          Loop Current Loss Detect.

                      0 = Disable.

                      1 = Enables the reporting of "I" and "L" result codes while off-hook. Asserts INT if
                      GPIO4 (SE2[7:6]) is enabled as INT.

2:1     IB[1:0]       Intrusion Blocking.

                      This feature only works when SDF  0x00. Defines the method used to block the off-hook
                      intrusion algorithm from operating after dialing has begun.

                      00 = No intrusion blocking.

                      01 = Intrusion disabled from start of dial to end of dial.

                      10 = Intrusion disabled from start of dial to register S29 time out.

                      11 = Intrusion disabled from start of dial to carrier detect or to "N" or "n" result code.

0       Reserved Read returns zero.

                                           Rev. 1.1                                                               47
Si2401/Si3008

SDF (DGSR). Intrusion Deglitch

       Bit      D7    D6                D5           D4  D3           D2  D1       D0

    Name                                                 DGSR[6:0]

    Type                                                 R/W

Reset settings = 0000_1100 (0x0C)

Bit         Name                                         Function

    7       Reserved Read returns zero.

6:0 DGSR[6:0] Deglitch Sample Rate.

                               Sets the sample rate for the deglitch algorithm and the off-hook intrusion algorithm
                               (40 ms units).
                               0000000 = Disables the deglitch algorithm, and sets the off-hook intrusion sample rate to
                               200 ms and delay between compared samples to 800 ms.

SE0 (CF1). Chip Functions 1

       Bit        D7         D6          D5          D4           D3  D2  D1       D0
                                                                  ND
    Name                                ICTS                     R/W      SD[2:0]

    Type                                R/W              Function         R/W

Reset settings = 0010_0010 (0x22)

Bit         Name

7:6 Reserved Read returns zero.

    5       ICTS      Invert CTS pin.

                      0 = Inverted (CTS).
                      1 = Normal (CTS).

    4       Reserved Read returns zero.

    3       ND        0 = 8N1.

                      1 = 9N1 (hardware UART only).

2:0         SD[2:0]   Serial Dividers.

                      000 = 300 bps serial link.
                      001 = 1200 bps serial link.
                      010 = 2400 bps serial link.
                      011 = 9600 bps serial link.
                      100 = 19200 bps serial link.
                      101 = 38400 bps serial link
                      110 = 115200 bps serial link.
                      111 = 307200 bps serial link.

48                                            Rev. 1.1
                                                                                Si2401/Si3008

SE1 (GPIO1). General Purpose Input/Output 1

     Bit  D7            D6            D5             D4         D3              D2    D1    D0
                                                                                    GPD5  GPIO5
Name                                                                                 R/W
                                                                                           R/W
Type

Reset settings = 0000_0000 (0x04)

Bit       Name                                                  Function

7:2 Reserved Read returns zero.

1         GPD5   GPIO5 Data.

                 Data = 0.

                 Data = 1.

0         GPIO5  GPIO5.

                 0 = Digital input.

                 1 = Digital output (relay drive).

SE2 (GPIO2). General Purpose Input/Output 2

     Bit  D7            D6            D5             D4         D3              D2  D1         D0

Name             GPIO4[1:0]           GPIO3[1:0]                    GPIO2[1:0]      GPIO1[1:0]

Type             R/W                      R/W                             R/W             R/W

Reset settings = 0000_0000 (0x00)

Bit Name                                                        Function

7:6 GPIO4[1:0] GPIO4.

                 00 = Digital input.
                 01 = Digital output (relay drive).
                 10 = AOUT.
                 11 = INT function defined by S08.

5:4 GPIO3[1:0] GPIO3.

                 00 = Digital input.

                 01 = Digital output (relay drive).

                 10 = Reserved.
                 11 = ESC function (digital input).

3:2 GPIO2[1:0] GPIO2.

                 00 = Digital input.

                 01 = Digital output (relay drive; also used for CD function).

                 10 = Reserved.

                 11 = Digital input.

1:0 GPIO1[1:0] GPIO1*.

                 00 = Digital input.

                 01 = Digital output (relay drive).

                 10 = Reserved.

                 11 = Reserved.

*Note: To be used as a GPIO pin; SE4[3] (GPE) must equal zero.

                                                     Rev. 1.1                                      49
Si2401/Si3008

SE3 (GPD). GPIO Data

       Bit  D7        D6             D5   D4        D3                D2            D1            D0

    Name                                            GPD4              GPD3          GPD2  GPD1

    Type                                            R/W               R/W           R/W           R/W

Reset settings = 0000_0000 (0x00)

Bit         Name                                    Function

7:4 Reserved Read returns zero.

    3       GPD4      GPIO4 Data.

                      Data = 0
                      Data = 1

    2       GPD3      GPIO3 Data.

                      Data = 0
                      Data = 1

    1       GPD2      GPIO2 Data.

                      Data = 0

                      Data = 1

    0       GPD1      GPIO1 Data.

                      Data = 0
                      Data = 1

SE4 (CF5). Chip Functions 5

       Bit  D7               D6      D5   D4        D3                D2            D1            D0

    Name    NBCK      SBCK           DRT            GPE

    Type         R           R       R/W            R/W

Reset settings = 0000_0000 (0x00)

Bit         Name                                    Function

    7       NBCK      9600 Baud Clock (Read Only).

    6       SBCK      600 Baud Clock (Read Only).

    5       DRT       Data Routing.

                      0 = Data mode, DSP output transmitted to line, line received by DSP input.

                      1 = Loopback mode, TXD through microcontroller (DSP) to RXD.

    4       Reserved Read returns zero.

    3       GPE       GPIO1 Enable.

                      0 = Disable.

                      1 = Enable GPIO1 to be HDLC end-of-frame flag.

2:0 Reserved Read returns zero.

50                                        Rev. 1.1
                                                                           Si2401/Si3008

SE5 (DSP1). (SE8 = 0x02) Read Only Definition

     Bit        D7         D6          D5      D4        D3                D2         D1     D0

Name      DDAV      TDET                                             TONE[4:0]

Type            R          R                                               R

Reset settings = 0000_0000 (0x00)

Bit       Name                                           Function

7         DDAV DSP Data Available.

6         TDET      Tone Detected.

                    Indicates a TONE (any of type 025 below) has been detected.

                    0 = Not detected.

                    1 = Detected.

5         Reserved Read returns zero.

4:0 TONE[4:0] Tone Type Detected.

                    When TDET goes high, TONE indicates which tone has been detected from the following:

                    TONE            Tone Type                                             Priority
                    0000001111     DTMF 015 (DTMFE = 1)1 See Table 17 on page 26.            1
                    10000                                                                      2
                                    Answer tone detected 2100 Hz (ANSE = 1)2

                    10001           Bell 103 answer tone detected 2225 Hz (ANSE = 1)      2

                    10010           V.23 forward channel mark 1300 Hz (V23E = 1)3         3

                    10011           V.23 backward channel mark 390 Hz (V23E = 1)          3

                    10100           User defined frequency 1 (USEN1 = 1)4                 4

                    10101           User defined frequency 2 (USEN1 = 1)                  4

                    10110           Call progress filter A detected                       6

                    10111           User defined frequency 3 (USEN2 = 1)5                 5

                    11000           User defined frequency 4 (USEN2 = 1)                  5

                    11001           Call progress filter B detected                       6

Notes:
    1. SE6[0] (DTMFE) SE8 = 0x02.
    2. SE6[1] (ANSE) SE8 = 0x02.
    3. SE6[2] (V23E) SE8 = 0x02.
    4. SE6[3] (USEN1) SE8 = 0x02.
    5. SE6[4] (USEN2) SE8 = 0x02.

                                               Rev. 1.1                                             51
Si2401/Si3008

SE5 (DSP2). (SE8 = 0x02) Write Only Definition

       Bit  D7         D6          D5                D4        D3          D2  D1                     D0

    Name                               DTM[3:0]                                TONC[2:0]

    Type                                   W                                   W

Reset settings = 0000_0000 (0x00)

Bit         Name                                               Function

    7       Reserved Always write this bit to zero.

6:3         DTM[3:0] Tone Type Generated.

                  DTMF tone (015) to transmit when selected by TONC = 001. See Table 17 on page 26.

2:0 TONC[2:0] DTMF Tone Selector.

                  Tone                          Tone Type

                  000                           Mute

                  001                           DTMF

                  010                           2225 Hz Bell mode answer tone with phase reversal

                  011                           2100 Hz CCITT mode answer tone with phase reversal

                  100                           2225 Hz Bell mode answer tone without phase reversal

                  101                           2100 Hz CCITT mode answer tone without phase reversal

                  110                           User-defined programmable frequency tone (UFRQ)

                                                (see Table 18 on page 28, default = 1700 Hz)

                  111                           1300 Hz V.25 calling tone

52                                                   Rev. 1.1
                                                                    Si2401/Si3008

SE6 (DSP3). (SE8 = 0x02) Write Only Definition

Bit   D7     D6                    D5              D4        D3      D2           D1     D0
                                                USEN2     USEN1     V23E        ANSE  DTMFE
Name CPSQ    CPCD
                                                   W         W        W           W      W
Type  W      W

Reset settings = 0000_0000 (0x00)

Bit   Name                                                Function

7     CPSQ   Call Progress Squaring Filter.

             0 = Disable.

             1 = Enables a squaring function on the output of filter B before the input to A (cascade

             only).

6     CPCD   Call Progress Cascade Disable.

             0 = Call progress filter B output is input into call progress filter A. Output from fil-

             ter A is used in the detector.

             1 = Cascade disabled. Two independent fourth order filters available (A and B). The

             largest output of the two is used in the detector.

5     Reserved Do not modify.

4     USEN2  User Tone Reporting Enable 2.

             0 = Disable.

             1 = Enable the reporting of user defined frequency tones 3 and 4 through TONE.

3     USEN1  User Tone Reporting Enable 1.

             0 = Disable.

             1 = Enable the reporting of user defined frequency tones 1 and 2.

2     V23E   V.23 Tone Reporting Enable.

             0 = Disable.

             1 = Enable the reporting of V.23 tones, 390 Hz and 1300 Hz.

1     ANSE   Answering Tone Reporting Enable.

             0 = Disable.

             1 = Enable the reporting of answer tones.

0     DTMFE DTMF Tone Reporting Enable.

             0 = Disable.

             1 = Enable the reporting of DTMF tones.

                                                Rev. 1.1                                               53
Si2401/Si3008

SEB (TPD). Timer and Powerdown

    Bit   D7    D6                 D5  D4        D3        D2  D1  D0

    Name                                         PDDE

    Type                                         R/W

Reset settings = 0000_0000 (0x00)

    Bit   Name                                   Function

    7:4   Reserved Read returns zero.

    3     PDDE  Powerdown DSP Engine.

                0 = Power on.
                1 = Powerdown.

    2:0   Reserved Read returns zero.

54                                     Rev. 1.1
                                                                     Si2401/Si3008

SEC (RVC1). Ring Validation Control 1

   Bit  D7         D6                  D5       D4         D3        D2        D1  D0

Name RNGV                          RDLY[2:0]                         RCC[2:0]

Type    R/W                            R/W                           R/W

Reset settings = 1000_1000 (0x88)

Bit     Name                                               Function

7       RNGV  Ring Validation Enable.

              0 = Ring validation feature is disabled.

              1 = Ring validation feature is enabled in both normal operating mode and low-
              power mode.

6:4 RDLY[2:0] Ring Delay.

              These bits set the amount of time between when a ring signal is validated and when a

              valid ring signal is indicated.

              RDLY[2:0]                         Delay

              000                               0 ms

              001                               256 ms

              010                               512 ms

              .

              .

              .

              111                               1792 ms

3:1     RCC[2:0] Ring Confirmation Count.

              These bits set the amount of time that the ring frequency must be within the tolerances
              set by the RAS[5:0] bits and the RMX[3:0] bits to be classified as a valid ring signal.

              RCC[2:0]                 Ring Confirmation Count Time

              000                      100 ms

              001                      150 ms

              010                      200 ms

              011                      256 ms

              100                      384 ms

              101                      512 ms

              110                      640 ms

              111                      1024 ms

0       Reserved This bit must always be written to zero.

                                                Rev. 1.1                                               55
Si2401/Si3008

SED (RVC2). Ring Validation Control 2

    Bit   D7    D6                     D5  D4        D3             D2  D1  D0

    Name                                                 RAS[5:0]

    Type                                                       R/W

Reset settings = 0001_1001 (0x19)

Bit       Name                                       Function

7:6 Reserved Read returns zero.

5:0 RAS[5:0] Ring Assertion Time.
                             These bits set the minimum ring frequency for a valid ring signal. During ring qualification,
                             a timer is loaded with the RAS[5:0] field upon a TIP/RING event and decrements at a reg-
                             ular rate. If a second or subsequent TIP/RING event occurs after the timer has timed out,
                             the frequency of the ring is too low, and the ring is invalidated. The difference between
                             RAS[5:0] and RMX[5:0] identifies the minimum duration between TIP/RING events to qual-
                             ify as a ring, in binary-coded increments of 2.0 ms (nominal). A TIP/RING event typically
                             occurs twice per ring tone period. At 20 Hz, TIP/RING events would occur every
                             1/(2 x 20 Hz) = 25 ms. To calculate the correct RAS[5:0] value for a frequency range
                             [f_min, f_max], the following equation should be used: RAS[5:0] = 1 / (2 x f_min).

56                                         Rev. 1.1
                                                                Si2401/Si3008

SEE (RVC3). Ring Validation Control 3

Bit   D7          D6                    D5       D4   D3        D2            D1  D0

Name                  RTO[3:0]                                      RMX[3:0]

Type                               R/W                              R/W

Reset settings = 0001_0110 (0x16)

Bit   Name                                            Function

7:4 RTO[3:0] Ring Timeout.

            These bits set when a ring signal is determined to be over after the most recent ring

            threshold crossing.

            RTO[3:0]               Ring Timeout

            0000                   80 ms

            0001                   128 ms

            0010                   256 ms

            .

            .

            .

            1111                   1920 ms

3:0 RMX[3:0] Ring Assertion Maximum Count.

                             These bits set the maximum ring frequency for a valid ring signal. During ring qualification,
                             a timer is loaded with the RAS[5:0] field upon a TIP/RING event and decrements at a reg-
                             ular rate. When a subsequent TIP/RING event occurs, the timer value is compared to the
                             RMX[3:0] field, and if it exceeds the value in RMX[3:0], the frequency of the ring is too
                             high, and the ring is invalidated. The difference between RAS[5:0] and RMX[3:0] identifies
                             the minimum duration between TIP/RING events to qualify as a ring, in binary-coded incre-
                             ments of 2.0 ms (nominal). A TIP/RING event typically occurs twice per ring tone period.
                             At 20 Hz, TIP/RING events would occur every 1/(2 x 20 Hz) = 25 ms. To calculate the cor-
                             rect RMX[3:0] value for a frequency range [f_min, f_max], the following equation should be
                             used: RMX[3:0] x 2 ms = RAS[5:0] 2 ms (1/(2 x f_max)).

                                            Rev. 1.1                                               57
Si2401/Si3008

SF0 (DAA0). DAA Low Level Functions 0

    Bit   D7            D6         D5  D4        D3                           D2  D1                             D0

    Name      FOH[1:0]                                                                 LM[1:0]

    Type      R/W                                                                 R/W                            R/W

Reset settings = 0100_0000 (0x40)

Bit Name                                         Function

7:6 FOH[1:0] Fast Off-Hook Selection.
                        These bits determine the length of the off-hook counter. The default setting is 128 ms.
                        00 = 512 ms
                        01 = 128 ms
                        10 = 64 ms
                        11 = 8 ms

5:2 Reserved Read returns zero.

1:0 LM[1:0] Line Mode.
                        These bits determine the line status of the Si2401.*
                        00 = On-hook
                        01 = Off-hook
                        10 = On-hook line monitor mode
                        11 = Reserved

*Note: Under normal operation, the Si2401 internal microcontroller automatically sets these bits appropriately.

58                                     Rev. 1.1
                                                                    Si2401/Si3008

SF1 (DAA1). DAA Low Level Functions 1

   Bit  D7    D6                   D5      D4        D3             D2   D1                D0

Name          PDN                  PDL     LVFD                     HBE

Type          R/W                  R/W     R/W                      R/W

Reset settings = 0000_1100 (0x0C)

Bit     Name                                         Function

7       Reserved Read returns zero.

6       PDN   Powerdown.

              0 = Normal operation.
              1 = Powers down the Si2401.

5       PDL   Powerdown Line-Side Chip (typically only used for board level debug.)

              0 = Normal operation. Program the clock generator before clearing this bit.

              1 = Places the line-side device in lower power mode.

4       LVFD  Line Voltage Force Disable.

              0 = Normal operation.

              1 = The circuitry that forces the LVS register to all 0s at 3 V or less is disabled. This reg-

              ister may display unpredictable values at voltages between 0 to 2 V. All 0s are displayed

              if the line voltage is 0 V.

3       Reserved Do not modify.

2       HBE   Hybrid Transmit Path Connect.

              0 = Disable.
              1 = Enable.

1:0 Reserved Do not modify.

                                           Rev. 1.1                                            59
Si2401/Si3008

SF2 (DAA2). DAA Low Level Functions 2

       Bit  D7    D6               D5  D4              D3            D2      D1            D0

    Name                                               FDT

    Type                                               R

Reset settings = 0000_0000 (0x00)

Bit         Name                                       Function

7:4 Reserved Read only.

    3       FDT   Frame Detect (Typically only used for board-level debug).

                  1 = Indicates isolation capacitor frame lock has been established.
                  0 = Indicates isolation capacitor frame lock has not been established.

2:0 Reserved Reserved

SF4 (DAA4). DAA Low Level Functions 4

       Bit  D7    D6               D5  D4              D3            D2      D1            D0

    Name                                                   ARL[1:0]              ATL[1:0]

    Type                                                    R/W                  R/W

Reset settings = 0000_1111 (0x0F)

Bit         Name                                       Function

7:4 Reserved Read returns zero.

3:2         ARL[1:0] AOUT Receive--Path Level.

                  DAA receive path signal AOUT gain.

                  00 = 0 dB

                  01 = 6 dB

                  10 = 12 dB

                  11 = Mute

1:0         ATL[1:0] AOUT Transmit--Path Level.

                  DAA transmit path signal AOUT gain.

                  00 = 18 dB

                  01 = 24 dB

                  10 = 30 dB

                  11 = Mute

60                                     Rev. 1.1
                                                                     Si2401/Si3008

SF5 (DAA5). DAA Low Level Functions 5

   Bit  D7    D6                             D5  D4        D3        D2  D1  D0

Name                                                                         RT

Type                                                                         R/W

Reset settings = 0000_0000 (0x00)

Bit     Name                                               Function

7:1 Reserved Read returns zero.

0       RT    Ringer Threshold Select.

              Used to satisfy country requirements on ring detection. Signals below the lower level do

              not generate a ring detection; Signals above the upper level are guaranteed to generated

              a ring detection.

              0 = 13.5 to 16.5 VRMS
              1 = 19.35 to 23.65 VRMS

SF8 (DAA8). DAA Low Level Functions 8

   Bit  D7    D6                             D5  D4        D3        D2  D1  D0

Name              LRV[3:0]

Type                               R

Reset settings vary with line-side revision

Bit     Name                                               Function

7:4     LRV[3:0] Line-Side Device Revision Number.

              1001 = Si3008 Rev B

3:0 Reserved Do not modify.

                                                 Rev. 1.1                         61
Si2401/Si3008

SF9 (DAA9). DAA Low Level Functions 9 Read Only

       Bit  D7    D6                 D5       D4       D3        D2   D1   D0

    Name                                                         OVL  ROV

    Type                                                         R    R/W

Reset settings = 0010_0000 (0x20)

Bit         Name                                       Function

7:3 Reserved Do not modify.

    2       OVL   Receive overload.

                  Same as ROV, except not sticky.

    1       ROV   Receive Overload (sticky).

                  0 = No excessive level detected.

                  1 = Excessive input level detected.

    0       Reserved Do not modify.

SFC (DAAFC). DAA Low Level Functions

       Bit  D7    D6                 D5       D4       D3        D2   D1   D0

    Name CTSM

    Type    R/W

Reset settings = 0000_0000 (0x00)

Bit         Name                                       Function

    7       CTSM  Clear-to-Send (CTS) Mode.

                  0 = CTS pin is negated as soon as a start bit is detected and reasserted when the
                  transmit FIFO is empty.

                  1 = CTS pin is negated when the FIFO is > 70% full and reasserted when the FIFO is <
                  30% full.

6:0 Reserved Read returns zero.

62                                       Rev. 1.1
                                                                         Si2401/Si3008

8. Pin Descriptions: Si2401

                    CLKIN/XTALI 1            16 GPIO1/EOFR
                            XTALO 2          15 GPIO2/CD
                                             14 GPIO3/ESC
                         GPIO5/RI 3          13 VA
                                  VD 4       12 GND
                                             11 GPIO4/INT/AOUT
                               RXD 5         10 C1A
                               TXD 6          9 C2A
                               CTS 7
                           RESET 8

Pin #  Pin Name                                        Description
  1
       CLKIN/XTALI  XTALI--Crystal Oscillator Pin.
  2
  3                 These pins provide support for parallel resonant AT cut crystals. XTALI also acts as an
                    input in the event that an external clock source is used in place of a crystal. A
  4                 4.9152 MHz crystal is required or a 4.9152 or 27 MHz clock on XTALI.
  5
  6    XTALO        XTALO--Crystal Oscillator Pin.
  7                 Serves as the output of the crystal amplifier.
  8
  9    GPI05/RI     General Purpose Input/RI.
10
                    This pin can be either a GPIO pin (digital in, digital out) or the RI pin. Default is digital
                    in. When programmed as RI, it indicates the presence of an ON segment of a ring
                    signal on the telephone line.

       VD           Supply Voltage.

                    Provides the 3.3 V supply voltage to the Si2401.

       RXD          Receive Data.
                    Serial communication data from the Si2401.

       TXD          Transmit Data.
                    Serial communication data to the Si2401.

       CTS          Clear to Send.

                    Clear to send output used by the Si2401 to signal that the device is ready to receive
                    more digital data on the TXD pin.

       RESET        Reset Input.

                    An active low input that is used to reset all control registers to a defined, initialized
                    state. Also used to bring the Si2401 out of sleep mode.

       C2A          Isolation Capacitor 2A.

                    Connects to one side of the isolation capacitor C2.

       C1A          Isolation Capacitor 1A.

                    Connects to one side of the isolation capacitor C1.

                                             Rev. 1.1                                                          63
Si2401/Si3008

Pin #  Pin Name                                  Description
  11
       GPIO4/INT/  General Purpose Input/INT.
12       AOUT
13                This pin can be either a GPIO pin (digital in, digital out) or the INT pin. Default is digital
14                in. When programmed as INT, this pin provides five functions. While the modem is
15                connected, it asserts if the carrier is lost, a wake-on ring (using the "ATZ" command)
16                event is detected, a loss of loop current event is detected, V.23 reversal is detected, or
                   if an intrusion event has been detected. The INT pin is sticky and stays asserted until
                   the host clears it by writing to the correct S register. (See register SE2[7:6].)

       GND         Ground.
                   Connects to the system digital ground.

       VA          Regulator Voltage Reference.

                   This pin connects to an external capacitor and serves as the reference for the internal

                   voltage regulator.

       GPIO3/ESC   General Purpose Input/Escape.

                   This pin can be either a GPIO pin (digital in, digital out) or the ESC pin. Default is digi-
                   tal in. When programmed as ESC, a positive edge on this pin causes the modem to go
                   from online (connected) mode to the offline (command) mode.

       GPIO2/CD    General Purpose Input/CD.

                   This pin can be either a GPIO pin (digital in, digital out) or the CD pin. Default is digital
                   in. When programmed as CD, it is the active low carrier detect pin.

       GPIO1/EOFR  General Purpose Input/EOFR.

                   This pin can be either a GPIO pin (digital in, digital out) or the EOFR pin. Default is
                   digital in. This pin can also be programmed to function as the EOFR (end-of-frame
                   receive) signal for HDLC framing.

64                                     Rev. 1.1
                                                       Si2401/Si3008

9. Pin Descriptions: Si3008

                                     Si3008

                             C1B 1 9 8 RX
                                  2            7
                             C2B     IGND         DCT

                 VREG 3                        6 QB

                             CID 4             5 QE

Pin #  Pin Name                                                  Description
  1       C1B
  2       C2B    Isolation Capacitor 1B.
  3      VREG    Connects to one side of isolation capacitor C1 and communicates with the Si2401.
  4        CID
  5        QE    Isolation Capacitor 2B.
  6        QB    Connects to one side of isolation capacitor C2 and communicates with the Si2401.
  7       DCT
  8        RX    Voltage regulator.
  9       IGND   Connects to an external capacitor to provide bypassing for an internal power supply.

                 Caller ID.
                 Caller ID input.

                 Transistor Emitter.
                 Connects to the emitter of Q3.

                 Transistor Base.
                 Connects to the base of transistor Q3. Used to go on- and off-hook.

                 DC Termination.
                 Provides dc termination to the telephone network.

                 Receive Input.
                 Serves as the receive side input from the telephone network.

                 Isolated Ground (exposed pad).
                 Connects to ground on the line-side interface.

                                     Rev. 1.1                                                          65
Si2401/Si3008

10. Ordering Guide

    Chipset  Description         Power Supply    Digital       Line    Temperature
                                       3.3 V   Si2401-FS  Si3008-B-FS    0 to 70 C
    Si2401 Commercial lead-free

66                               Rev. 1.1
                                                            Si2401/Si3008

11. Package Outline: 16-Pin SOIC

Figure 6 illustrates the package details for the Si3054 and Si3018. Table 23 lists the values for the dimensions
shown in the illustration.

16             9

                                                              h

                      E        H bbb B

                          -B-

1              8                           
                                                       L
       B
                                                    Detail F
           aaa C A B

    -A- D

                          -C- A                                  C

    e                 A1

                                                              See Detail F

Seating Plane         

       Figure 6. 16-pin Small Outline Integrated Circuit (SOIC) Package

                  Table 23. Package Diagram Dimensions

                          Symbol  Millimeters

                              A   Min             Max
                             A1
                              B   1.35            1.75
                              C
                              D   .10             .25
                              E
                              e   .33             .51
                              H
                              h   .19             .25
                              L
                                  9.80            10.00
                              
                            aaa   3.80            4.00
                            bbb
                                        1.27 BSC

                                  5.80            6.20

                                  .25             .50

                                  .40             1.27

                                            0.10

                                  0              8

                                            0.25

                                            0.25

                                  Rev. 1.1                                  67
Si2401/Si3008

12. Package Outline: 8-Pin Exposed Pad SOIC

Figure 7 illustrates the package details for the Si3008. Table 24 lists the values for the dimensions shown in the
illustration.

                                             

    Figure 7. 8-pin Exposed Pad Small Outline Integrated Circuit (SOIC) Package

68  Rev. 1.1
                                        Si2401/Si3008

Table 24. Package Diagram Dimensions

                     Millimeters

Dimension

           Min                    Max

A          1.35                   1.75

A1         0.00                   0.15

A2         1.40 REF               1.55 REF

B          0.33                   0.51

C          0.19                   0.25

D          4.80                   5.00

D1         2.14                   2.44

E          3.80                   4.00

E1         2.14                   2.44

e                    1.27 BSC

H          5.80                   6.20

h          0.25                   0.50

L          0.40                   1.27

           0                     8

Notes:
    1. All dimensions shown are in millimeters (mm).
    2. Dimensioning and tolerancing per ANSI Y14.5M-1994.
    3. Recommended card reflow profile is per the JEDEC/IPC J-STD-
         020C specification for Small Body Components.

           Rev. 1.1                                                 69
Si2401/Si3008

DOCUMENT CHANGE LIST

Revision 0.5 to Revision 1.0

    Updated Table 2, "Loop Characteristics," on page 4.
    Updated Table 4, "AC Characteristics," on page 6.
    Updated Table 7, "Country-Specific PTT
    Specifications," on page 11.
    Updated "12. Package Outline: 8-Pin Exposed Pad
    SOIC" on page 68.

Revision 1.0 to Revision 1.1

    Updated Table 7, "Country-Specific PTT
    Specifications," on page 11.

        Removed Brazil listing.

70  Rev. 1.1
                  Si2401/Si3008

NOTES:

        Rev. 1.1  71
Si2401/Si3008

CONTACT INFORMATION

Silicon Laboratories Inc.
4635 Boston Lane
Austin, TX 78735
Tel: 1+(512) 416-8500
Fax: 1+(512) 416-9669
Toll Free: 1+(877) 444-3032
Email: ISOinfo@silabs.com
Internet: www.silabs.com

  The information in this document is believed to be accurate in all respects at the time of publication but is subject to change without notice.
  Silicon Laboratories assumes no responsibility for errors and omissions, and disclaims responsibility for any consequences resulting from
  the use of information included herein. Additionally, Silicon Laboratories assumes no responsibility for the functioning of undescribed features
  or parameters. Silicon Laboratories reserves the right to make changes without further notice. Silicon Laboratories makes no warranty, rep-
  resentation or guarantee regarding the suitability of its products for any particular purpose, nor does Silicon Laboratories assume any liability
  arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation conse-
  quential or incidental damages. Silicon Laboratories products are not designed, intended, or authorized for use in applications intended to
  support or sustain life, or for any other application in which the failure of the Silicon Laboratories product could create a situation where per-
  sonal injury or death may occur. Should Buyer purchase or use Silicon Laboratories products for any such unintended or unauthorized ap-
  plication, Buyer shall indemnify and hold Silicon Laboratories harmless against all claims and damages.

Silicon Laboratories, Silicon Labs, and ISOmodem are trademarks of Silicon Laboratories Inc.

Other products or brandnames mentioned herein are trademarks or registered trademarks of their respective holders

72                           Rev. 1.1
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved