电子工程世界电子工程世界电子工程世界

产品描述

搜索

SG901-1091-CT

器件型号:SG901-1091-CT
器件类别:模块/解决方案   
文件大小:7515.33KB,共15页
厂商名称:Sagrad Inc
标准:  
下载文档

器件描述

wifi / 802.11 modules 802.11 wifi module commercial temp

参数
Manufacturer: Sagrad
Product Category: WiFi / 802.11 Modules
RoHS: Yes
Protocol Supported: 802.11 b/g/n
Frequency Band: 2.4 GHz
Data Rate: 11 Mbps, 54 Mbps, 65 Mbps
Interface Type: SDIO, SPI
Transmit Power - Max: 18.3 dBm
Operating Supply Voltage: 2.3 V to 4.8 V
Supply Current Transmitting: 294 mA
Supply Current Receiving: 75 mA
Maximum Operating Temperature: + 70 C
Brand: Sagrad
Dimensions: 8.5 mm x 9.5 mm x 1.3 mm
Minimum Operating Temperature: 0 C
Modulation Technique: DSSS, OFDM
Security: WEP, WPA, WPA2

SG901-1091-CT器件文档内容

                SG901-1091 Miniature Wi-Fi Radio

Overview                                           Features

The SG901-1091 WiFi module is optimized to          Ultra Low Current Consumption
simplify successful integration into systems       Very Small Footprint (8.5 x 9.5mm)
requiring the latest performance with small size.   Self Calibrated
This module is a highly integrated single chip      Supports SPI and SDIO Interfaces
based 802.11b/g/n WLAN radio for embedded,          RoHs Compliant
low-power and extremely small form factor mobile    Fully Integrated 802.11 System Solution
applications. The product conforms to the IEEE      Fully Compliant with the IEEE 802.11 WLAN
802.11b, g, and n protocols operating in the
2.45GHz ISM frequency band supporting                    Standards
802.11g/n modulations from 6 to 65Mbps, and         Support for 802.11g/n Modulations up to 65Mbps,
802.11b modulations.
                                                         and Mandatory 802.11b Modulations
The SG901-1091 is a fully integrated wireless       Intelligent Power Control, Including 802.11 Power
radio including RF Synthesizer/VCO, high-speed
data converters, digital baseband processor,             Save Mode
onboard MAC and PHY processors, Power               Factory Support for Linux /Android
Management, and Power Amplifier.                   Source Code Available for porting to RTOS or

On-chip auto-calibration eliminates unit specific        Custom OS
and customer calibration.                           Industrial Temperature -40 to +85C
                                                    Contact Factory for Regulatory compliant
An on-board crystal and filter simplify system
integration. The addition of 2.3 to 4.8V and 1.8V        applications
supplies, Antenna, and host communication
provides a complete WiFi solution.                 Applications

Host control is provided by either an SDIO or SPI   Hand-held Devices
interface at 1.8V.                                  Embedded Systems
                                                    Portable Systems
                                                    Point of Sale terminals
                                                    Personal Digital Assistants (PDA)
                                                    Cameras
                                                    Cable Replacement

                                                   Ordering Information

                                                   Packaging      Temp Range  Part Number
                                                                              SG901-1091-ET-TR
                                                   Tape and Reel  Industrial  SG901-1091-ET-BLK
                                                   Bulk           Industrial  SG901-1091-CT-TR
                                                   Tape and Reel  Commercial  SG901-1091-CT-BLK
                                                   Bulk           Commercial

                                                   Evaluation Kit Available

                                                   This EVK supports embedded software
                                                   development.

                                                   EVK for 1091   SG923-0010

1-800-779-7139  WWW.SAGRAD.COM                                    DOC#: SG914-0029 Rev. 2.2
Block Diagram

                                              VBATT               VDDIO
                                                                  Voltage

Antenna         Timebase                           Supply Inputs
PAD                                           Power Management Unit

                PA

  T/R               ZIF                       BaseBbaBnd                      Host       To HOST
Switch              Transceiver                                            Connection
                                              PPrroocecsessorsor
                                                                  MAC       SPI/SDIO
                                                                  C

                     Hi Speed
                     g Data
                    Converters

Standards Performance                                                 b/g/n Modulations
                                                                  802.11e/WMM/WMM-PS
                         Standards Support
                         Modulations                                 802.11i/WPA/WPA2
                         Power Save                                          802.11k
                         Encryption                                          802.11d
                         Resources                                           802.11r
                         Regulatory Support                                  802.11w
                         Fast BSS Transition
                         Protected Frames                                 Wi-Fi Direct
                         Direct Connect

1-800-779-7139                  WWW.SAGRAD.COM                             DOC#: SG914-0029 rev.2.2
                                            -2-
General Electrical Specifications

Parameter                                 Test Condition / Comment                     Min.   Typ.   Max.       Units
                                                                                        -0.3
Absolute Maximum Ratings                                                                -0.3
                                                                                        -40
VBAT Supply                                                                             2.3          5.5        V

VDDIO Supply                                                                           1.65          2.5        V

Operating Conditions and Input Power Specifications                                     -0.3
                                                                                  0.625VDDIO
Operating Temperature Range                                                        VDDIO-0.2         85         C

                Input Supply Voltage                                                          3.6    4.8        V
                                                                                               80
                Sleep Mode Current                                                            0.87              uA
                                                                                              294
VBAT Supply     Power Save Mode           DTIM = 1                                             75               mA
                Current                   14.5dBm                                             1.8
                                                                                              0.87              mA
                Peak TX Current                                                                25               mA

                Peak RX Current           Processing OFDM                                            1.95       V
                Input Supply Voltage
VDDIO Supply    Input Supply Current      VHIO input supply determines Host CMOS                                mA
                                          logic levels                                                          uA
                                          RX Active, processing OFDM

                Sleep Mode Current

Input Voltage   VIL                                                                                  0.35VDDIO  V

Levels          VIH                                                                                             V

Output Voltage  VOL                       IOL = 100uA                                                0.2        V
     Levels     VOH                       IOH = -100uA
                                                                                                     VDDIO      V

RF Characteristics

Parameter                                            Test Condition / Comment     Min.        Typ.   Max.       Units
                                                     CH1 to CH14                               50               Ohms
Antenna Port Impedance                                                                         -11
                                                     11g, 54Mbps 10% PER                       -96                dB
Antenna Input Return Loss                            11g, 54Mbps                               -93              dBm
                                                                                               -91              dBm
                           11b, 1Mbps                                                          -87              dBm
                                                                                              -89.5             dBm
                           11b, 2 Mbps                                                         -86              dBm
                                                                                               -80              dBm
                           11b, 5.5 Mbps                                                      -74.5             dBm
                                                                                              -86.5             dBm
                           11b, 11 Mbps                                                       -81.5             dBm
                                                                                               -74              dBm
                           11g, 9Mbps                                                          -71              dBm
                                                                                                1               dBm
RX Sensitivity             11g, 18Mbps                                                         -20                dB
                           11g, 36Mbps                                                                          dBm

                           11g, 54Mbps

                           11n, MCS1, 13Mbps

                           11n, MCS3, 26Mbps

                           11n, MCS5, 52Mbps

Channel to Channel        11n, MCS7, 65Mbps
      De-sensitivity       CH1 to 14
                           CH7
Maximum Input Signal

1-800-779-7139                            WWW.SAGRAD.COM                          DOC#: SG914-0029 rev.2.2
                                                      -3-
RF Characteristics cont,

Parameter                                   Test Condition / Comment                            Min.               Typ.     Max.            Units
     Adjacent Channel                                                                                               38                       dBc
          Rejection    11Mbps               @802.11b spectral mask                                                  20                       dBc
                       9Mbps                @802.11g spectral mask                                                   4                       dBc
     TX Output Power   54Mbps               EVM = -27dB, 4.5%                                                       24                       dBc
                       MCS1                 @802.11n spectral mask                                                   3                       dBc
                       MCS7                 EVM = -27dB
                                                                                                                   18.3                     dBm
                       11b, 1Mbps                                                                                  18.3                     dBm
                       11b, 11Mbps                                                                                 18.3                     dBm
                       11g, 9Mbps                                                                                  13.7                     dBm
                       11g, 54Mbps                                                                                 18.3                     dBm
                       802.11n MCS1                                                                                13.5                     dBm
                       802.11n MCS7

Pinout List

SIGNAL NAME            PIN NUMBER DESCRIPTION                                            NOTES

                                                           RF Pin

2G4_RF                 6         Wi-Fi / Bluetooth Antenna Port, 50 ohms                 Careful RF design is needed for this and nearby ground

                       Serial Interface Pins (VDDIO Domain, logic levels compatible with the VDDIO (Pin 18) input voltage)

CMD_MOSI               11        SPI MOSI (input)          SDIO CMD                      VDDIO Domain
CLK
                       10        SPI Clock Input           SDIO CLK                      VDDIO Domain

SDD0_MISO              4         SPI MISO (output)         SDIO Data 0                   VDDIO Domain
SDD1_IRQ
SDD2_HSEL1             3         SPI: Interrupt Output SDIO Data 1                       VDDIO Domain, Push-Pull. Indicates an interrupt on the
SDD3_CS                                                                                  going rising edge

POWERUP                1                                   SDIO Data 2                   VDDIO Domain- at reset, low selects SPI, high SDIO
RSTn
SLEEPCLK               13        SPI Chip Select Input SDIO Data 3                       VDDIO Domain, Active Low

                                                           Control Pins

                       14        Power Up Enable (from Host)                             VDDIO Domain with internal pull up High = operating,
                                                                                         Low = off
                       2         Reset Input                                             VDDIO Domain Active Low reset. At power up, RSTn
                                                                                         must be held LOW until at least 2 cycles of the
                       16        32.768 kHz Sleep Clock Input                            SLEEPCLK have been initiated.

                                                                                         VDDIO Domain, Required for proper operation

FEM_CTRL1              12        programmable                                            diversity switch control

FEM_CTRL2              9         programmable                                            diversity switch control

DBG_RXD                15        Debug UART                                              VDDIO Domain, Factory tests only
DBG_TXD                                                                                  VDDIO Domain, Factory tests only
                       17        Debug UART

                                                    Power and Ground Pins

VDDIO                  18        Supply Voltage for I/O's                                1.8V, Internally decoupled with a 0.1uF capacitor

VBAT                   8         RF supply                                               2.3 to 4.8V, Internally decoupled with a 4.7uF capacitor

GND                    5, 7, 19  Ground Connections

SPI functions in MODE 3. Clock data in and out at the rising edge. CLK is idle at HIGH.

1-800-779-7139                       WWW.SAGRAD.COM                                             DOC#: SG914-0029 rev.2.2
                                                 -4-
SG901-1091 SPI/SDIO Interfaces

The SPI/SDIO interface for the SG901-1091 is a 5-wire low voltage interface depicted in figure 1.
SDD2_HSEL1 pin High/Active or grounded defines the interface type.

Figure 1: Host Interfacing Block Diagram

HOST                      SG901-1091

                SPI_CLK                    10
                SPI_CSN                          CLK
                SPI_MOSI
                                           13
                SPI_MISO                         SDD3_CS

                                           11
                                                 CMD _MO SI

                          1.8V Interface SDD2_HSEL1 1
                                             4 SDD0_MISO

                SPI_IRQ   3 SDD1_IRQ

SPI Interface

The five signals of the SG901-1091 SPI interface are as follows:
       SDD3_CS: Device select allows the use of multiple slaves from a Host. (1 device select per
           slave). This signal is active low. Signal is mandatory, even with only one slave because the Host
           must drive this signal to indicate SPI frames.
       CLK: Clock signal, active for multiple data length cycles during a SPI transfer (SDD3_CS)
           active). The clock is allowed to be active when SDD3_CS is not active, in order to serve other
           possible slaves.
       SDD0_MISO: Data transfer from SG1091 to Host. Data is generated on the negative edge of
           CLK by the SG1091 and sampled on the positive edge of CLK. When SDD3_CS is inactive,
           SDD0_MISO is in Tri-state mode.
       CMD_MOSI: Data transfer from Host to SG1091. Data is generated on the negative edge of CLK
           by the Host and sampled on the positive edge of CLK
       SDD1_IRQ: Interrupt from the SG1091, used to request a SPI transfer to the Host. This signal is
           active High (Host input must be level sensitive).

1-800-779-7139            WWW.SAGRAD.COM                     DOC#: SG914-0029 rev.2.2
                                      -5-
The SG901-1091 SPI interface has the following characteristics:

      Maximum operating frequency of 52MHz.
      The SPI interface operates in Half Duplex Mode.
      Host is the Master and the SG1091 is the slave
      The SPI data length, endianess and flow control are configurable. The Host can change the

           configuration by writing in the SPI configuration register

      16 and 32 bits word lengths are supported including the following configurable modes, where
           [bn] is the bit transmission order from left to right:
                  32-bit Mode0:[b15-b8], [b7-b0], [b31-b24], [b23-b17]
                  32-bit Mode1:[b31-b24], [b23-b17], [b15-b8], [b7-b0]
                  32-bit Mode2:[b7-b0], [b15-b8], [b23-b17], [b31-b24]
                  16-bit Mode0:[b15-b8], [b7-b0]
                  16-bit Mode1:[b7-b0], [b15-b8]

      The rising clock edge is used for sampling. Active clock edge for shifting is configurable
          (rise/fall)

      Supports automatic indirect addressing of device internal memory via fixed address SPI
          register to facilitate bulk DMA transfer

      Support Host wake up of the WLAN block by SPI register access
      The default WLAN configuration is: (refer to figures 2 and 3)

                  32 bit data length
                  Most significant byte First, default is little Endian
                  Most significant bit First
                  Flow control on SDD0_MISO and in a register

Figure 2: Default SPI transfer from Host to the SG901-1091

                         Host selects the  SPI Host to SG1091 Transfer
                         SG1091
                                                                                                                                               Host de-Selects The SG1091
SDD3_CS

CLK

SDD0_MISO       WRITE                          IDLE              DATA
CMD_MOSI                                   LENGHT

SDD1_IRQ                                                               All Data
                                                                       Transmitted

          Host sends Write Command
          and Data to SG1091

1-800-779-7139                             WWW.SAGRAD.COM        DOC#: SG914-0029 rev.2.2
                                                       -6-
Figure 3: Default SPI data transfer form the SG901-1091 to the Host

                               SPI SG1091 to Host Transfer             Host De-selects the SG1091

                         Host Selects the SG1091

SDD3_CS

CLK                 IDLE                            LENGHT             DATA
SDD0_MISO           READ
CMD_MOSI                                                                             All data Transmitted

                                                            IDLE

SDD1_IRQ                Host sends Read command to
                        SG1091

           SG1091 requests the BUS

SPI Timing Parameters. Refer to figure 4

Symbol Description                                                     Min.          Typ.                  Max.          Units

T1         Clock Period                                                    19.23                                         ns
T2, T3     Clock High and Low duration                                 (0.45*T1)-T4
T4, T5     Clock rise and fall time (10 TO 90%)                                                            ().55*T1)-T4  ns
T6         Input Set Up time (CMD_MOSI TO CLK active edge)                    1
T7         Input Hold time (CLK active edge to CMD_MOSI Invalid)              5                            2.5           ns
T8         Output Set Up time (CLK active edge toSDD0_MISO Valid)             5
T9         Output Hold time (CLK active edge to SDD0_MISO Invalid)                                         -             ns
T10        SDD3_CS to CLK (SDD3_CS fall to 1st CLK rising edge)               5
           CLK to SDD3_CS (Last falling edge of CLK to SDD3_CS rising         5                                          ns
T11        edge                                                               1
                                                                                                           14.23         ns

                                                                                                                         ns

                                                                                                                         ns

                                                                                                                         ns

1-800-779-7139                                      WWW.SAGRAD.COM     DOC#: SG914-0029 rev.2.2
                                                                -7-
                 T10         T1                                                               T11
SDD 3_ CS
                                                                               T2
CLK                                                        T3
                         T4
                             T5      T7
CM D_M OSI
                                 T6
SDD 0_ M I SO
                                                        T9
                             T8

Figure 4: SPI Timing diagrams

SDIO Interface

The SG901-1091 SDIO interface has the following characteristics:

   Maximum operating frequency of 26MHz.
   The SDIO interface is a 4 to 6 wire data interface
   Compatible with the SDIO specification Version 1.10, except that the voltage range is not SD

        compatible, but is compatible with the standard I/O levels defined in this data sheet
   Interrupt may be generated to the host in 4 bit SDIO mode even without the SDIO clock.
   The SDIO is master at the Host side and Slave at the 1091 side
   Operation in SD mode from 1 to 4 data bits

1-800-779-7139               WWW.SAGRAD.COM                 DOC#: SG914-0029 rev.2.2
                                         -8-
      The 6 signals are as follows:
CLK: clock signal
CMD_MOSI: Bidirectional SDIO command line
SDD0_MISO: Bidirectional data line
SDD1_IRQ: Bidirectional data line. When no data is present on this line, it is used as an interrupt
from the 1091, used to request an SDIO transfer from the 1091 to the host
SDD2_HSEL1: Optional Bidirectional data line
SDD3_CS: Optional Bidirectional data line

Figure 5: SDIO Timing Diagram

                                SDIO TIMING

                    T1
                                                                                   T2

CLK                                                            T3
INPUT
                T4  T5         T7

                        T6

                                                           T9
                        T8

OUTPUT

1-800-779-7139          WWW.SAGRAD.COM                             DOC#: SG914-0029 rev.2.2
                                    -9-
SDIO Interface timing. Refer to figure 5

Symbol Description                                                Min.   Typ.  Max.  Units

T1      Clock Period                                              38.46          9    ns
T4, T5  Clock Rise and Fall Time (10 to 90%)                                     -    ns
T2, T3  Clock High and Low Time                                     10          14    ns
T6, T7  Input Set Up and Hold Time (CMD_MOSI TO CLK active edge)    5                 ns
T8, T9  Output Delay Time during data transfer mode                                   ns

WLAN Power Up/Down Sequence

      The 1091 Power up sequencing is as follows:

            VDDIO is applied
            SLEEPCLK (low power clock) is stable
            RSTn pin is released after at least two SLEEPCLK cycles
            POWERUP is asserted. Internal supplies stabilize within 20ms
            The Host must wait 30ms after RSTn release for all internal supplies to stabilize
            The device is then in sleep mode
            The Host shall then wake the module by writing over the Host interface, SPI or SDIO the

                 WUP bit
            The module requests the reference clock already running
            The module will assert the RDY bit and assert the interrupt request to the Host
            The Host can now download the firmware and release the by further SPI/SDIO write
            The Host will wait for the Module to initialize and can clear the WUP bit
            Once initialized including a series of messages between the Host and the module, the

                 Module may not have anything further to do and will enter the sleep state

The 1091 power down has no constraints. It is recommended that the Host activates the RSTn at least 2
cycles of the SLEEPCLK before powering off the supplies.

Figure 6 depicts the power up and down timing diagrams.

1-800-779-7139      WWW.SAGRAD.COM                                DOC#: SG914-0029 rev.2.2
                               - 10 -
Figure 6. Power On and Off sequence diagrams

Software Support

The Wi-Fi module is supported via two different software stacks: 1) a Linux device driver (GPL License)
that integrates with the Linux mac80211 layer and existing usermode tools, and 2) a phone-handset-
oriented chipset-vendor supplied software stack that is available for customers with non-GPL
requirements.

In both cases a license is required to distribute the chipset MAC firmware binary.

Linux Stack Features:
      Client mode
      Mini-AP mode (max 5 clients)
      Security: All standard modes (note: all packet encryption handled in MAC hardware)
                 Open System,
                 WEP,
                 WPA (TKIP) PSK and Enterprise, and
                 WPA2 (AES) PSK and Enterprise

1-800-779-7139  WWW.SAGRAD.COM                DOC#: SG914-0029 rev.2.2
                           - 11 -
      QoS
      OS Support: Linux v2.6 and 3.0, Android
      License: GPL

Vendor Stack Features:
      Client mode
      Mini-AP mode (max 5 clients)
      Security: All standard modes (note: all packet encryption handled in MAC hardware)
                 Open System,
                 WEP,
                 WPA (TKIP) PSK and Enterprise, and
                 WPA2 (AES) PSK and Enterprise
      QoS
      OS Support: Linux v2.6, Android, portable codebase
      License: chipset-vendor SLA

The complete 802.11 stack requires about 350KB of space for the implementation of the entire
specification. Extremely small versions can be created by knowledgeable customers but is a considerable
task and requires detailed understanding of 802.11.

As a service to customers, Sagrad offers extended technical support on a fee basis.

Mechanical

      Maximum Peak Reflow Temperature: 240oC
      Recommended Reflow Profile:

                                                 PEAK

                                Ramp             230-245oC         TAL
                                0.5 2.0oC/sec  Target 235-240oC  35-90sec

                  250

Temperature (0C)  200

                  150

                  100

                  50       Ramp Up                       Not in scale

                           0.8 1.7oC/sec

                       50  100      150     200  250     300       350  400

                                         Time (Seconds)  130-220oC:target 90-135sec

                                                         170-220oC:Target 60-90sec

Moisture Level Sensitivity : 3

1-800-779-7139                  WWW.SAGRAD.COM                     DOC#: SG914-0029 rev.2.2
                                           - 12 -
Mechanical (Bottom View)

The nominal size of the part is 8.5x9.5mm with a height of 1.3 mm
Pin 1 is identified by a white silkscreen mark around the cut out in the top view of the device

                                          PIN 1

1-800-779-7139  WWW.SAGRAD.COM     DOC#: SG914-0029 rev.2.2
                           - 13 -
Recommended Layout Pads (Top View)

     PCB design requires detailed review of the center exposed pad. This pad requires good thermal
conductivity. Soldering coverage should be maximized and checked via x-ray for proper design. There is
a trade off in providing enough solder for conductivity, and too much which allows the module to "float"
on the paddle creating reliability issues. Sagrad recommends two approaches, a large center via that
allows excess soldering to flow down into the host PCB with smaller vias around it. Or many smaller vias
with just enough space for the viscosity of the chosen solder/flux to allow some solder to flow into the
smaller vias. Each of these approaches need to result in 60% or more full contact solder coverage on the
paddle after reflow. Sagrad strongly encourages PCB layout teams to work with their EMS providers to
insure vias and solder paste designs will result in satisfactory performance.

Packaging

The part comes packaged in Tape and Reel or Bulk.

1-800-779-7139  WWW.SAGRAD.COM      DOC#: SG914-0029 rev.2.2
                           - 14 -
Legal Notice

The information in this publication has been carefully checked and is believed to be accurate
at the time of publication. Sagrad assumes no responsibility, however, for possible errors or
omissions, or for any consequences resulting from the use of the information contained herein.

Sagrad reserves the right to make changes, corrections, modifications, or improvements in
its products or product specifications with the intent to improve function or design at any time
and without notice and is not required to update this documentation to reflect such changes.

This publication does not convey to a purchaser of semiconductor devices described herein
any license under the patent rights of Sagrad or others.

Purchasers are solely responsible for the choice, selection, and use of the Sagrad products
and services described herein, and Sagrad assumes no liability whatsoever relating to the
choice, selection, or use of the Sagrad products and services described herein.

"Typical" parameters can and do vary in different applications. All operating parameters, including
"Typicals" must be validated for each customer application by the customer's technical experts.

Unless otherwise set forth in Sagrad's terms and conditions of sale, Sagrad makes no warranty,
representation, or guarantee regarding the suitability, merchantability, or fitness of its products
for any particular purpose, nor does Sagrad assume any liability arising out of the application
or use of any product or circuit and specifically disclaims any and all liability, including without
limitation any consequential or incidental damages.

Unless expressly approved in writing by two authorized Sagrad representatives, Sagrad
products are not designed, intended, warranted, or authorized for use as components in
military, space, or aircraft; in systems intended to support or sustain life; or for any other
application in which the failure or malfunction of the Sagrad product may result in personal
injury, death, or severe property or environmental damage.

Should the Buyer purchase or use a Sagrad product for any such unintended or unauthorized
application, the Buyer shall indemnify and hold Sagrad and its officers, employees, subsidiaries,
affiliates, and distributors harmless against all claims, costs, damages, expenses, and
reasonable attorney fees arising out of, either directly or indirectly, any claim of damage,
personal injury or death that may be associated with such unintended or unauthorized use,
even if such claim alleges that Sagrad was negligent regarding the design or manufacture
of said product.

1-800-779-7139  WWW.SAGRAD.COM     DOC#: SG914-0029 rev.2.2
                           - 15 -
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved