电子工程世界电子工程世界电子工程世界

产品描述

搜索

SA555

器件型号:SA555
器件类别:半导体    模拟混合信号IC   
厂商名称:ON Semiconductor
厂商官网:http://www.onsemi.cn
下载文档

器件描述

Timers & Support Products

参数
产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
ON Semiconductor
产品种类:
Product Category:
Timers & Support Products
RoHS:N
类型:
Type:
Standard
Number of Internal Timers:1 Timer
电源电压-最大:
Supply Voltage - Max:
16 V
电源电压-最小:
Supply Voltage - Min:
4.5 V
最小工作温度:
Minimum Operating Temperature:
- 40 C
最大工作温度:
Maximum Operating Temperature:
+ 85 C
安装风格:
Mounting Style:
Through Hole
封装 / 箱体:
Package / Case:
PDIP-8
高度:
Height:
3.4 mm
长度:
Length:
9.2 mm
宽度:
Width:
6.4 mm
商标:
Brand:
ON Semiconductor / Fairchild
High Level Output Current:50 mA
Low Level Output Current:- 200 mA
Pd-功率耗散:
Pd - Power Dissipation:
600 mW
产品类型:
Product Type:
Timers & Support Products
子类别:
Subcategory:
Clock & Timer ICs
单位重量:
Unit Weight:
0.030018 oz

SA555器件文档内容

                                                                                                                January 2013           LM555 — Single Timer

LM555

Single Timer

Features                                                         Description

•  High-Current Drive Capability: 200 mA                         The LM555 is a highly stable controller capable of pro-

•  Adjustable Duty Cycle                                         ducing accurate timing pulses. With a monostable opera-

•  Temperature Stability of 0.005%/°C                            tion, the delay is controlled by one external resistor and

•  Timing From μs to Hours                                       one capacitor. With astable operation, the frequency and

                                                                 duty  cycle   are  accurately  controlled  by  two  external

•  Turn off Time Less Than 2 μs                                  resistors and one capacitor.

Applications                                                           8-DIP

•  Precision Timing

•  Pulse Generation                                                           1

•  Delay Generation                                                    8-SOIC

•  Sequential Timing

                                                                                 1

Ordering Information

   Part Number        Operating Temperature            Range     Top Mark           Package     Packing Method

   LM555CN                                                       LM555CN            DIP 8L                  Rail

   LM555CM                                  0 ~ +70°C            LM555CM            SOIC 8L                 Rail

   LM555CMX                                                      LM555CM            SOIC 8L     Tape & Reel

© 2002 Fairchild Semiconductor Corporation                                                                      www.fairchildsemi.com

LM555 Rev. 1.1.0                                              1
Block             Diagram                                                                                                                                LM555 — Single Timer

                                               R                    R          R

                           GGND             1                                                         8  VVcCcC

                                               Comp.             DiDscishcahrgairngginTgraTnsri.stor

                  TTriiggger                2                                                         7  DDiisscchhaarrggee

                           OOuuttppuutt     3  OutPut     F/F                                         6  TThresshhoolldd

                                               Stage                   Comp.

                           RReeseett        4                                                         5  CTCohonrnettrsroohllold

                                                       VVrReEfF                                          VVoltagee

                                                      Figure 1. Block Diagram

Absolute Maximum Ratings

Stresses exceeding the absolute maximum ratings may damage the device. The device may not function or be opera-

ble above the recommended operating conditions and stressing the parts to these levels is not recommended. In addi-

tion, extended exposure to stresses above the recommended operating conditions may affect device reliability. The

absolute maximum ratings are stress ratings only. Values are at TA = 25°C unless otherwise noted.

Symbol                                         Parameter                                                         Value            Unit

VCC               Supply Voltage                                                                                 16               V

TLEAD             Lead Temperature (Soldering 10s)                                                               300              °C

PD                Power Dissipation                                                                              600              mW

TOPR              Operating Temperature Range                                                                    0 ~ +70          °C

TSTG              Storage Temperature Range                                                              -65 ~ +150               °C

© 2002 Fairchild Semiconductor Corporation                                                                                        www.fairchildsemi.com

LM555 Rev. 1.1.0                                                 2
Electrical Characteristics                                                                                                           LM555 — Single Timer

Values are at TA = 25°C, VCC = 5 ~ 15 V unless otherwise specified.

Parameter                                   Symbol     Conditions                         Min.  Typ.    Max.  Unit

Supply Voltage                              VCC                                           4.5           16.0             V

Supply Current (Low Stable) (1)             ICC        VCC = 5 V, RL = ∞                        3       6     mA

                                                       VCC = 15 V, RL = ∞                       7.5     15.0  mA

Timing Error (Monostable)                   ACCUR                                               1.0     3.0   %

Initial Accuracy (2)                                   RA = 1 kΩ to100 kΩ

Drift with Temperature (3)                  Δt / ΔT    C = 0.1 μF                               50            ppm / °C

Drift with Supply Voltage (3)               Δt / ΔVCC                                           0.1     0.5   %/V

Timing Error (Astable)                      ACCUR                                               2.25          %

InItial Accuracy (2)                                   RA = 1 kΩ to 100kΩ

Drift with Temperature (3)                  Δt / ΔT    C = 0.1 μF                               150           ppm / °C

Drift with Supply Voltage (3)               Δt / ΔVCC                                           0.3           %/V

Control Voltage                             VC         VCC = 15 V                         9.0   10.0    11.0             V

                                                       VCC = 5 V                          2.60  3.33    4.00             V

Threshold Voltage                           VTH        VCC = 15 V                               10.0                     V

                                                       VCC = 5V                                 3.33                     V

Threshold Current (4)                       ITH                                                 0.10    0.25  μA

Trigger Voltage                             VTR        VCC = 5 V                          1.10  1.67    2.20             V

                                                       VCC = 15 V                         4.5   5.0     5.6              V

Trigger Current                             ITR        VTR = 0 V                                0.01    2.00  μA

Reset Voltage                               VRST                                          0.4   0.7     1.0              V

Reset Current                               IRST                                                0.1     0.4   mA

                                                       VCC = 15 V     ISINK = 10 mA             0.06    0.25             V

Low Output Voltage                          VOL                       ISINK = 50 mA             0.30    0.75             V

                                                       VCC = 5 V, ISINK = 5 mA                  0.05    0.35             V

                                                       VCC = 15 V     ISOURCE = 200  mA         12.5                     V

High Output Voltage                         VOH                       ISOURCE = 100  mA  12.75  13.30                    V

                                                       VCC = 5 V, ISOURCE = 100 mA        2.75  3.30                     V

Rise Time of Output(3)                      tR                                                  100           ns

Fall Time of Output(3)                      tF                                                  100           ns

Discharge Leakage Current                   ILKG                                                20      100   nA

Notes:

1. When the output is high, the supply current is typically 1 mA less than at VCC = 5 V.

2. Tested at VCC = 5.0 V and VCC = 15 V.

3. These parameters, although guaranteed, are not 100% tested in production.

4. This determines the maximum value of RA + RB for 15 V operation, the maximum total           R = 20  MΩ, and for 5 V

operation, the maximum total R = 6.7 MΩ.

© 2002 Fairchild Semiconductor Corporation                                                                    www.fairchildsemi.com

LM555 Rev. 1.1.0                                                   3
Application Information                                                                                                                                                      LM555 — Single Timer

Table 1 below is the basic operating table of 555 timer.

Table 1. Basic Operating Table

                  Reset                            VTR                                    VTH                     Output                              Discharging

                  (PIN 4)                        (PIN 2)                 (PIN 6)                                  (PIN 3)                             Transistor

                                                                                                                                                           (PIN 7)

                  Low                              X                                      X                       Low                                      ON

                  High                           < 1/3 VCC                                X                       High                                     OFF

                  High                           > 1/3 VCC               > 2/3 VCC                                Low                                      ON

                  High                           > 1/3 VCC               < 2/3 VCC                                            Previous State

When the low signal input is applied to the reset terminal, the timer output remains low regardless of the threshold volt-

age or the trigger voltage. Only when the high signal is applied to the reset terminal, the timer's output changes accord-

ing to threshold voltage and trigger voltage.

When the threshold voltage exceeds 2/3 of the supply voltage while the timer output is high, the timer's internal dis-

charge transistor turns on, lowering the threshold voltage to below 1/3 of the supply voltage. During this time, the timer

output is maintained low. Later, if a low signal is applied to the trigger voltage so that it becomes 1/3 of the supply volt-

age, the timer's internal discharge transistor turns off, increasing the threshold voltage and driving the timer output

again at high.

1. Monostable Operation

                                                                +Vcc                      102

                           4                8                   RA                        101                     =1kΩ

                           RESET            Vcc                                                                               10kΩ        100kΩ       1MΩ       10M  Ω

Trigger                                            7                     Capacitance(uF)                    RA

                                            DISCH                                         100

                  2        TRIG

                                            THRES  6                                      10-1

                  3      OUT                                    C1                        10-2

                                 GND        CONT   5

RL                                1                         C2                            10-3

                                                                                                10-5  10-4  10-3        10-2        10-1         100       101          102

                                                                                                                        Time Delay(s)

                  Figure2. Monostable Circuit                                                   Figure 3. Resistance and Capacitance vs.

                                                                                                            Time Delay (tD)

Figure 4. Waveforms of Monostable Operation

© 2002 Fairchild Semiconductor Corporation                                                                                                www.fairchildsemi.com

LM555 Rev. 1.1.0                                                      4
1. Monostable Operation                                                                                                                         LM555 — Single Timer

Figure 2 illustrates a monostable circuit. In this mode, the timer generates a fixed pulse whenever the trigger voltage

falls below VCC/3. When the trigger pulse voltage applied to the #2 pin falls below VCC/3 while the timer output is low,

the timer's internal flip-flop turns the discharging transistor off and causes the timer output to become high by charging

the external capacitor C1 and setting the flip-flop output at the same time.

The voltage across the external capacitor C1, VC1 increases exponentially with the time constant t = RA*C and

reaches 2 VCC/3 at tD = 1.1 RA*C. Hence, capacitor C1 is charged through resistor RA. The greater the time constant

RAC, the longer it takes for the VC1 to reach 2 VCC/3. In other words, the time constant RAC controls the output pulse

width.

When the applied voltage to the capacitor C1 reaches 2 VCC/3, the comparator on the trigger terminal resets the flip-

flop, turning the discharging transistor on. At this time, C1 begins to discharge and the timer output converts to low.

In this way, the timer operating in the monostable repeats the above process. Figure 3 shows the time constant rela-

tionship based on RA and C. Figure 4 shows the general waveforms during the monostable operation.

It must be noted that, for a normal operation, the trigger pulse voltage needs to maintain a minimum of VCC/3 before

the timer output turns low. That is, although the output remains unaffected even if a different trigger pulse is applied

while the output is high, it may be affected and the waveform does not operate properly if the trigger pulse voltage at

the end of the output pulse remains at below VCC/3. Figure 5 shows such a timer output abnormality.

Figure 5. Waveforms of Monostable                     Operation

                           (abnormal)

2. Astable Operation

                                                          +Vcc

                                                                                     100

                                                          RA                                                               (RA+2RB)

                     4                      8                                        10                               1kΩ

                     RESET                  Vcc                                                                 10kΩ

                                            DISCH  7                Capacitance(uF)

                  2  TRIG                                                            1                   100kΩ

                                                          RB                                        1MΩ

                                            THRES  6                                 0.1      10M

                                                                                                 Ω

                  3  OUT                                  C1

                                            CONT   5                                 0.01

                           GND

RL                          1                         C2

                                                                                     1E-3

                                                                                     100m  1        10          100        1k        10k  100k

                                                                                                         Frequency(Hz)

                     Figure 6. A Stable Circuit                     Figure 7.              Capacitance and Resistance vs. Frequency

© 2002 Fairchild Semiconductor Corporation                                                                              www.fairchildsemi.com

LM555 Rev. 1.1.0                                                 5
                                                                                                                                                                                                                    LM555 — Single Timer

Figure 8. Waveforms of Astable Operation

An astable timer operation is achieved by adding resistor RB to Figure 2 and configuring as shown on Figure 6. In the

astable operation, the trigger terminal and the threshold terminal are connected so that a self-trigger is formed, operat-

ing as a multi-vibrator. When the timer output is high, its internal discharging transistor. turns off and the VC1 increases

by exponential function with the time constant (RA+RB)*C.

When the VC1, or the threshold voltage, reaches 2 VCC/3; the comparator output on the trigger terminal becomes

high, resetting the F/F and causing the timer output to become low. This turns on the discharging transistor and the C1

discharges through the discharging channel formed by RB and the discharging transistor. When the VC1 falls below

VCC/3, the comparator output on the trigger terminal becomes high and the timer output becomes high again. The dis-

charging transistor turns off and the VC1 rises again.

In the above process, the section where the timer output is high is the time it takes for the VC1 to rise from VCC/3 to 2

VCC/3, and the section where the timer output is low is the time it takes for the VC1 to drop from 2 VCC/3 to VCC/3.

When timer output is high, the equivalent circuit for charging capacitor C1 is as follows:

                              RA                                        RB

Vcc                                                                                         C1                                           Vc1(0-)=Vcc/3

                        C1  d----v----c---1--  =  V-----c---c-----–----V-----(--0--------)  (1)
                              dt                       RA + RB

                          VC1(0+) = VCC ⁄ 3                                                 (2)

                                                         -    –(---R-----A-----+-----Rt-----B----)--C-----1--
                                                             
                                                 2--
                                 
VC1(t)               =    VC  C    1          –       e                                                             (3)
                                                  3
                                                                                                
                                                                                                

Since the duration of the timer output high state (tL) is the amount                                                                                  of  time  it  takes  for  the  VC1(t)  to reach 2 VCC/3,

                                                                          -  –(---R-----A-----+---t--HR-----B----)--C-----1--
                                                        
                                                        
VC1(t)            =  2--  VC     =             V        1      –  2--  e                                                                       (4)
                     3        C                   C  C             3
                                                                                                                                        
                                                                                                                                        
                                                                                                                                        

tH = C1(RA + RB)In2 = 0.693(RA + RB)C1                                                                                                      (5)

© 2002 Fairchild Semiconductor Corporation                                                                                                                                                   www.fairchildsemi.com

LM555 Rev. 1.1.0                                                                                                                                 6
The equivalent circuit for discharging capacitor C1, when timer output is low is, as follows:                                                                                                                    LM555 — Single Timer

                                RB

C1                VC1(0-)=2Vcc/3                                                                                           RD

C1 d----v-d---C-t---1--   +  -----------1------------  VC1     =  0      (6)
                             RA + RB

                                - ------------------t------------------
                                       (RA             +    RD)C1
                     2--
VC1(t)            =  3    VCCe                                           (7)

Since the duration of the timer output low state (tL)                                                                      is  the amount  of  time  it  takes  for  the  VC1(t)   to  reach   VCC/3,

                  -- 7$$   =  ---  7                    (---3----"------+---U--3-----%-----)---$------          ()

                                          $            $F

U- = $(3# + 3%)*O = (3# + 3%)$                                                                                         ()

Since RD is normally RB>>RD although related to the size of discharging transistor,

tL = 0.693RBC1                                                                                                             (10)

Consquently, if the timer operates in astable, the period is the same with

't = tH+tL = 0.693(RA+RB)C1+0.693RBC1 = 0.693(RA+2RB)C1'

because the period is the sum of the charge time and discharge time. Since frequency                                                                                      is  the  reciprocal  of  the  period,

the following applies:

frequency,                      f      =               1--  =  (---R----A------+--1---2.--4--R-4---B-----)--C-----1-       ( 11 )
                                                       U

© 2002 Fairchild Semiconductor Corporation                                                                                                                                         www.fairchildsemi.com

LM555 Rev. 1.1.0                                                                                                                    7
3. Frequency Divider                                                                                                         LM555 — Single Timer

By adjusting the length of the timing cycle, the basic circuit of Figure 1 can be made to operate as a frequency divider.

Figure 9. illustrates a divide-by-three circuit that makes use of the fact that retriggering cannot occur during the timing

cycle.

Figure 9. Waveforms of Frequency Divider Operation

4. Pulse Width Modulation

The timer output waveform may be changed by modulating the control voltage applied to the timer's pin 5 and chang-

ing the reference of the timer's internal comparators. Figure 10 illustrates the pulse width modulation circuit.

When the continuous trigger pulse train is applied in the monostable mode, the timer output width is modulated accord-

ing to the signal applied to the control terminal. Sine wave, as well as other waveforms, may be applied as a signal to

the control terminal. Figure 11 shows the example of pulse width modulation waveform.

                                                                 +Vcc

                     4                      8                RA

                     RESET                  Vcc    7

Trigger                                     DISCH

                  2  TRIG

                                                   6

                                            THRES

Output

                  3  OUT                              Input

                            GND             CONT   5         C

                            1

Figure 10. Circuit for Pulse Width Modulation                             Figure 11. Waveforms of Pulse Width Modulation

© 2002 Fairchild Semiconductor Corporation                                             www.fairchildsemi.com

LM555 Rev. 1.1.0                                                       8
5. Pulse Position Modulation                                                                                                          LM555 — Single Timer

If the modulating signal is applied to the control terminal while the timer is connected for the astable operation, as in

Figure 12, the timer becomes a pulse position modulator.

In the pulse position modulator, the reference of the timer's internal comparators is modulated, which modulates the

timer output according to the modulation signal applied to the control terminal.

Figure 13 illustrates a sine wave for modulation signal and the resulting output pulse position modulation; however, any

wave shape be used.

                                                                         +Vcc

                             4       8                               RA

                        RESET        Vcc          7

                                     DISCH

                     2  TRIG

                                                                     RB

                                                  6

                                     THRES

Output

                     3  OUT                          Modulation

                                GND         CONT  5                  C

                                1

Figure 12. Circuit for Pulse Position Modluation                                   Figure 13. Wafeforms of pulse position modulation

6. Linear Ramp

When the pull-up resistor RA in the monostable circuit shown in Figure 2 is replaced with constant current source, the

VC1 increases linearly, generating a linear ramp. Figure 14 shows the linear ramp generating circuit and Figure 15 illus-

trates the generated linear ramp waveforms.

                                                                         +Vcc

                                                                     RE     R1

                        4                   8

                        RESET        Vcc

                                     DISCH           7

                  2     TRIG                                            Q1

                                     THRES           6                      R2

Output

                  3     OUT                                          C1

                                GND         CONT     5

                                1                                C2

                     Figure 14. Circuit for Linear Ramp                            Figure 15. Waveforms of Linear Ramp

© 2002 Fairchild Semiconductor Corporation                                         www.fairchildsemi.com

LM555 Rev. 1.1.0                                                                9
In Figure 14, current source is created by PNP transistor Q1 and resistor R1, R2, and RE.                                                                 LM555 — Single Timer

                     IC         =   -V----C----C------–-----V----E--  (12)
                                    RE

                                    Here, VE is

   VE             =  VBE + R-----1---R--+--2---R----2-- VCC                 (13)

For example, if VCC = 15 V, RE = 20 kΩ, R1                                        =  5  kΩ,  R2  =  10  kΩ,  and  VBE  =  0.7  V,

VE=0.7 V+10 V=10.7 V, and

IC=(15-10.7) / 20 k=0.215 mA.

When the trigger starts in a timer configured as shown in Figure 14, the current flowing through capacitor                         C1 becomes

a constant current generated by PNP transistor and resistors.

Hence, the VC is a linear ramp function as shown in Figure 15. The gradient S of the linear ramp function                          is defined as

follows:

S  =      V-----p-----–----p--      (14)
                  U

Here the Vp-p is the peak-to-peak voltage.

If the electric charge amount accumulated in the capacitor is divided by the capacitance, the VC comes out as follows:

V = Q/C                             (15)

The above equation divided on both sides by t gives:

   V---  =        Q-------§-----U-  (16)
   U                 C

and may be simplified into the following equation:

S = I/C                             (17)

In other words, the gradient of the linear ramp function appearing across the capacitor can be obtained by using the

constant current flowing through the capacitor.

If the constant current flow through the capacitor is 0.215 mA and the capacitance is 0.02 μF, the gradient of the ramp

function at both ends of the capacitor is S = 0.215 m / 0.022 μ = 9.77 V/ms.

© 2002 Fairchild Semiconductor Corporation                                                                                         www.fairchildsemi.com

LM555 Rev. 1.1.0                                                                                    10
Physical Dimensions                                                                                                                                                  LM555 — Single Timer

                                                                        8-DIP

                                                                        [ ] .400
                                   A                                            10.15

                                                                        .373    9.46

                                                                    .036 [0.9 TYP]

                  (.092) [Ø2.337]

                  PIN #1                                                                  (.032) [R0.813]

                                                            .250±.005 [6.35±0.13]

                                                                                                 PIN #1

                                                                        B

                                               TOP VIEW                                                            TOP VIEW

                                               OPTION 1                                                            OPTION 2

                                                            [ ] .0701.78                  .310±.010 [7.87±0.25]

                                                            .045    1.14

                                                                           .130±.005 [3.3±0.13]

                                                    7° TYP                      .210 MAX

                                                                                [5.33]

                                                                                                           7° TYP

                                   C

                                                                    .015 MIN

                  [ ] .0210.53                                          [0.38]

                  .015  0.37                                      [ ] .1403.55                                     .300

                                                                  .125  3.17                                       [7.62]

                  .001[.025]                C

                                                            .100                                                   .430 MAX

                                                            [2.54]                                                 [10.92]

                  NOTES:                                                                                           .060 MAX

                                                                                                                   [1.52]

                        A. CONFORMS TO JEDEC REGISTRATION MS-001,                                                  [ ] .010+-..000005
                                                                                                                           0.254+-00..010207
                          VARIATIONS BA

                        B. CONTROLING DIMENSIONS ARE IN INCHES

                          REFERENCE DIMENSIONS ARE IN MILLIMETERS

                        C. DOES NOT INCLUDE MOLD FLASH OR PROTRUSIONS.

                          MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED

                          .010 INCHES OR 0.25MM.

                        D. DOES NOT INCLUDE DAMBAR PROTRUSIONS.

                          DAMBAR PROTRUSIONS SHALL NOT EXCEED

                          .010 INCHES OR 0.25MM.

                        E. DIMENSIONING AND TOLERANCING

                          PER ASME Y14.5M-1994.

                  N08EREVG

                                               Figure 16. 8-Lead, DIP, JEDEC MS-001, 300" WIDE

Package drawings are provided as a service to customers considering Fairchild components. Drawings may change in any manner

without notice. Please note the revision and/or date on the drawing and contact a Fairchild Semiconductor representative to verify or

obtain the most recent revision. Package specifications do not expand the terms of Fairchild’s worldwide terms and conditions, specifically the

warranty therein, which covers Fairchild products.

Always visit Fairchild Semiconductor’s online packaging area for the most recent package drawings:

http://www.fairchildsemi.com/packaging/.

For current tape and reel specifications, visit Fairchild Semiconductor’s online packaging area:

http://www.fairchildsemi.com/products/discrete/pdf/8dip_tr.pdf.

© 2002 Fairchild Semiconductor Corporation                                                                                                    www.fairchildsemi.com

LM555 Rev. 1.1.0                                                                11
Physical Dimensions (continued)                                                                                                                  LM555 — Single Timer

                                                    8-SOIC

                  Figure 17. 8-Lead, SOIC,JEDEC MS-012, 150" NARROW BODY

Package drawings are provided as a service to customers considering Fairchild components. Drawings may change in any manner

without notice. Please note the revision and/or date on the drawing and contact a Fairchild Semiconductor representative to verify or

obtain the most recent revision. Package specifications do not expand the terms of Fairchild’s worldwide terms and conditions, specifically the

warranty therein, which covers Fairchild products.

Always visit Fairchild Semiconductor’s online packaging area for the most recent package drawings:

http://www.fairchildsemi.com/packaging/.

For current tape and reel specifications, visit Fairchild Semiconductor’s online packaging area:

http://www.fairchildsemi.com/dwg/M0/M08A.pdf.

© 2002 Fairchild Semiconductor Corporation                                                          www.fairchildsemi.com

LM555 Rev. 1.1.0                                    12
   TRADEMARKS

   The following includes registered and     unregistered trademarks and service marks,  owned by Fairchild Semiconductor and/or its global    subsidiaries, and is not

   intended to be an exhaustive list of all  such trademarks.

   2Cool¥                                    F-PFS¥                                      PowerTrench®                                          The Power Franchise®

   AccuPower¥                                FRFET®                                      PowerXS™

   AX-CAP¥*                                  Global Power ResourceSM                     Programmable Active Droop¥

   BitSiC¥                                   GreenBridge¥                                QFET®                                                 TinyBoost¥

   Build it Now¥                             Green FPS¥                                  QS¥                                                   TinyBuck¥

   CorePLUS¥                                 Green FPS¥ e-Series¥                        Quiet Series¥                                         TinyCalc¥

   CorePOWER¥                                Gmax¥                                       RapidConfigure¥                                       TinyLogic®

   CROSSVOLT¥                                GTO¥                                             ¥                                                TINYOPTO¥

   CTL¥                                      IntelliMAX¥                                 Saving our world, 1mW/W/kW           at     a  time™  TinyPower¥

   Current Transfer  Logic¥                  ISOPLANAR¥                                  SignalWise¥                                           TinyPWM¥

   DEUXPEED®                                 Making Small Speakers Sound   Louder        SmartMax¥                                             TinyWire¥

   Dual Cool™                                    and Better™                             SMART START¥                                          TranSiC¥

   EcoSPARK®                                 MegaBuck¥                                   Solutions for Your Success¥                           TriFault Detect¥

   EfficientMax¥                             MICROCOUPLER¥                               SPM®                                                  TRUECURRENT®*

   ESBC¥                                     MicroFET¥                                   STEALTH¥                                              PSerDes¥

       ®                                     MicroPak¥                                   SuperFET®

   Fairchild®                                MicroPak2¥                                  SuperSOT¥-3

   Fairchild Semiconductor®                  MillerDrive¥                                SuperSOT¥-6                                           UHC®

   FACT Quiet Series¥                        MotionMax¥                                  SuperSOT¥-8                                           Ultra FRFET¥

   FACT®                                     mWSaver¥                                    SupreMOS®                                             UniFET¥

   FAST®                                     OptoHiT¥                                    SyncFET¥                                              VCX¥
                                             OPTOLOGIC®
   FastvCore¥                                                                            Sync-Lock™                                            VisualMax¥
                                             OPTOPLANAR®
   FETBench¥                                                                                                                                   VoltagePlus¥
                                                                                                        ®*
   FPS¥                                                                                                                                        XS™
                                                 ®

   * Trademarks of System General Corporation, used under license by Fairchild Semiconductor.

   DISCLAIMER

   FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE

   RELIABILITY, FUNCTION, OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT

   OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS. THESE

   SPECIFICATIONS DO NOT EXPAND THE TERMS OF FAIRCHILD’S WORLDWIDE TERMS AND CONDITIONS, SPECIFICALLY THE WARRANTY THEREIN,

   WHICH COVERS THESE PRODUCTS.

   LIFE SUPPORT POLICY

   FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE

   EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR CORPORATION.

   As used herein:

   1.  Life support devices or systems are devices or systems which, (a) are             2.   A critical component in any component of a life support, device, or

       intended for surgical implant into the body or (b) support or sustain                  system  whose      failure  to  perform   can    be  reasonably           expected  to

       life,   and   (c)  whose  failure     to  perform   when  properly  used    in         cause the failure of the life support device or system, or to affect its

       accordance with instructions for use provided in the labeling, can be                  safety or effectiveness.

       reasonably expected to result in a significant injury of the user.

   ANTI-COUNTERFEITING POLICY

   Fairchild Semiconductor Corporation's Anti-Counterfeiting Policy. Fairchild's Anti-Counterfeiting Policy is also stated on our external website, www.fairchildsemi.com,

   under Sales Support.

   Counterfeiting of semiconductor parts is a growing problem in the industry. All manufacturers of semiconductor products are experiencing counterfeiting of their

   parts. Customers who inadvertently purchase counterfeit parts experience many problems such as loss of brand reputation, substandard performance, failed

   applications, and increased cost of production and manufacturing delays. Fairchild is taking strong measures to protect ourselves and our customers from the

   proliferation of counterfeit parts. Fairchild strongly encourages customers to purchase Fairchild parts either directly from Fairchild or from Authorized Fairchild

   Distributors who are listed by country on our web page cited above. Products customers buy either from Fairchild directly or from Authorized Fairchild Distributors

   are genuine parts, have full traceability, meet Fairchild's quality standards for handling and storage and provide access to Fairchild's full range of up-to-date technical

   and product information. Fairchild and our Authorized Distributors will stand behind all warranties and will appropriately address any warranty issues that may arise.

   Fairchild will not provide any warranty coverage or other assistance for parts bought from Unauthorized Sources. Fairchild is committed to combat this global

   problem and encourage our customers to do their part in stopping this practice by buying direct or from authorized distributors.

   PRODUCT STATUS DEFINITIONS

   Definition of Terms

   Datasheet Identification             Product Status                                                       Definition

   Advance Information           Formative / In Design         Datasheet contains the design specifications for product development. Specifications may change

                                                               in any manner without notice.

            Preliminary                 First Production       Datasheet contains preliminary data; supplementary data will be published at a later date. Fairchild

                                                               Semiconductor reserves the right to make changes at any time without notice to improve design.

   No Identification Needed             Full Production        Datasheet contains final specifications. Fairchild Semiconductor reserves the right to make

                                                               changes at any time without notice to improve the design.

               Obsolete          Not In Production             Datasheet contains specifications on a product that is discontinued by Fairchild Semiconductor.

                                                               The datasheet is for reference information only.

                                                                                                                                                                                Rev. I63

©  Fairchild Semiconductor Corporation                                                                                                                  www.fairchildsemi.com
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery  &  Lifecycle  Information:

ON Semiconductor:

SA555D  SA555DX  NE555D  NE555DX  SA555
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved