电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

S72NS512NE0AJW1J0

器件型号:S72NS512NE0AJW1J0
厂商名称:SPANSION
厂商官网:http://www.spansion.com/
下载文档

器件描述

Based MCPs

文档预览

S72NS512NE0AJW1J0器件文档内容

S72NS-N Based MCPs                                                   ADVANCE
                                                                  INFORMATION
Stacked Multi-Chip Product (MCP) MirrorBitTM Flash Memory & DRAM
128 Mb (8 M x 16 bit)/256 Mb (16 M x 16 bit),
110nm CMOS 1.8 Volt-only, Multiplexed, Simultaneous Read/Write,
Burst Mode Flash Memory and 128/256-Mb (8/16-M x 16-bit) DDR
DRAM

Data Sheet

Notice to Readers: The Advance Information status indicates that this
document contains information on one or more products under development
at Spansion LLC. The information is intended to help you evaluate this product.
Do not design in this product without contacting the factory. Spansion LLC
reserves the right to change or discontinue work on this proposed product
without notice.

Publication Number S72NS128_256ND0_00 Revision B Amendment 1 Issue Date November 9, 2005
                                                            Advance Information

Notice On Data Sheet Designations

                        Spansion LLC issues data sheets with Advance Information or Preliminary designations to advise
                        readers of product information or intended specifications throughout the product life cycle, includ-
                        ing development, qualification, initial production, and full production. In all cases, however,
                        readers are encouraged to verify that they have the latest information before finalizing their de-
                        sign. The following descriptions of Spansion data sheet designations are presented here to
                        highlight their presence and definitions.

                     Advance Information
                        The Advance Information designation indicates that Spansion LLC is developing one or more spe-
                        cific products, but has not committed any design to production. Information presented in a
                        document with this designation is likely to change, and in some cases, development on the prod-
                        uct may discontinue. Spansion LLC therefore places the following conditions upon Advance
                        Information content:

                                              "This document contains information on one or more products under development at Spansion LLC. The
                                              information is intended to help you evaluate this product. Do not design in this product without con-
                                              tacting the factory. Spansion LLC reserves the right to change or discontinue work on this proposed
                                              product without notice."

                     Preliminary
                        The Preliminary designation indicates that the product development has progressed such that a
                        commitment to production has taken place. This designation covers several aspects of the product
                        life cycle, including product qualification, initial production, and the subsequent phases in the
                        manufacturing process that occur before full production is achieved. Changes to the technical
                        specifications presented in a Preliminary document should be expected while keeping these as-
                        pects of production under consideration. Spansion places the following conditions upon
                        Preliminary content:

                                              "This document states the current technical specifications regarding the Spansion product(s) described
                                              herein. The Preliminary status of this document indicates that product qualification has been completed,
                                              and that initial production has begun. Due to the phases of the manufacturing process that require
                                              maintaining efficiency and quality, this document may be revised by subsequent versions or modifica-
                                              tions due to changes in technical specifications."

                     Combination
                        Some data sheets will contain a combination of products with different designations (Advance In-
                        formation, Preliminary, or Full Production). This type of document will distinguish these products
                        and their designations wherever necessary, typically on the first page, the ordering information
                        page, and pages with DC Characteristics table and AC Erase and Program table (in the table
                        notes). The disclaimer on the first page refers the reader to the notice on this page.

                     Full Production (No Designation on Document)
                        When a product has been in production for a period of time such that no changes or only nominal
                        changes are expected, the Preliminary designation is removed from the data sheet. Nominal
                        changes may include those affecting the number of ordering part numbers available, such as the
                        addition or deletion of a speed option, temperature range, package type, or VIO range. Changes
                        may also include those needed to clarify a description or to correct a typographical error or incor-
                        rect specification. Spansion LLC applies the following conditions to documents in this category:

                                              "This document states the current technical specifications regarding the Spansion product(s) described
                                              herein. Spansion LLC deems the products to have been in sufficient production volume such that sub-
                                              sequent versions of this document are not expected to change. However, typographical or specification
                                              corrections, or modifications to the valid combinations offered may occur."

                        Questions regarding these document designations may be directed to your local AMD or Fujitsu
                        sales office.

ii  S72NS128/256ND0 Based MCPs  S72NS128_256ND0_00_B1 November9,2005
S72NS-N Based MCPs                                                                                  ADVANCE
                                                                                                 INFORMATION
Stacked Multi-Chip Product (MCP) MirrorBitTM Flash Memory & DRAM
128/256 Mb (8/16 M x 16 bit), 110nm CMOS 1.8 Volt-only,
Multiplexed, Simultaneous Read/Write, Burst Mode Flash Memory
and 128/256-Mb (8/16-M x 16-bit) DDR DRAM

Data Sheet

General Description

                        This document contains information on the S72NS-N MCP product family. Refer to the S29NS-N
                        data sheet (S29NS256/128N_01, revision A4) for full electrical specifications of the Flash memory
                        component. Refer to the DDR SDRAM Type 1 data sheet (revision A2) for full electrical specifica-
                        tions of the DDR SDRAM component. Refer to the DDR SDRAM Type 5 data sheet (revision A0)
                        for full electrical specifications of the DDR SDRAM component

                        The S72NS Series is a product line of stacked Multi-Chip Product (MCP) products and consists of:
                                        One or more NS family multiplexed Flash memory die
                                        DDR DRAM

                        The products covered by this document are listed in the table below.

                                                                              DRAM Density

                                                 Flash Density        128 Mb                           256 Mb
                                                      128 Mb    S72NS128ND0                      S72NS256ND0
                                                      256 Mb    S72NS256ND0
                                                      512 Mb    S72NS512ND0                      S72NS512NE0

Distinctive Characteristics

                     MCP Features                                              Packages, 133-ball FBGA
                                                                                  -- 11.0 x 10.0 x 1.0 mm
                        Power supply voltage of 1.7 V to 1.95 V                   -- 8.0 x 8.0 x 1.0 mm
                        Burst Speeds
                                                                               Operating Temperature of 25C to +85C
                            -- Flash = 66 MHz, 80 MHz
                            -- DRAM = 133 MHz

Product Selector Guide

Device- Model#  Flash Density                                  DRAM Density  Flash Speed (MHz)  DRAM Speed (MHz)  Supplier   Package
S72NS256ND0-7K       256 Mb                                          128 Mb               66                 133
S72NS256ND0-7J       128 Mb                                          128 Mb               80                        DRAM      NLC133,
S72NS256ND0-73       512 Mb                                          128 Mb               66                 133    Type 1   11x10mm
S72NS256ND0-72       512 Mb                                          256 Mb               80
S72NS128ND0-1K                                                                            66                        DRAM
S72NS128ND0-1J                                                                            80                        Type 5
S72NS128ND0-13                                                                            66
S72NS128ND0-12                                                                            80                       DRAM      NLE133,
S72NS512ND0-7K                                                                            66                       Type 1    8x8mm
S72NS512ND0-7J                                                                            80
S72NS512ND0-73                                                                            66                       DRAM
S72NS512ND0-72                                                                            80                       Type 5
S72NS512NE0-7K                                                                            66
S72NS512NE0-7J                                                                            80                       DRAM
S72NS512NE0-73                                                                            66                       Type 1
S72NS512NE0-72                                                                            80
                                                                                                                   DRAM       MTA133
                                                                                                                   Type 5    11x10mm

                                                                                                                   DRAM
                                                                                                                   Type 1

                                                                                                                   DRAM
                                                                                                                   Type 5

                      Publication Number S72NS128_256ND0_00 Revision B Amendment 1 Issue Date November 9, 2005

This document contains information on one or more products under development at Spansion LLC. The information is intended to help you evaluate this product. Do not
design in this product without contacting the factory. Spansion LLC reserves the right to change or discontinue work on this proposed product without notice.
                                                            Advance Information

Contents

                   1 MCP Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
                   2 Connection Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

                        2.1 256 Mb Flash + 128 Mb DDR SDRAM Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
                        2.2 512 Mb Flash + 128 Mb DDR SDRAM Pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
                        2.3 512 Mb Flash + 256 Mb DDR SDRAM Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
                        2.4 128 Mb Flash + 128 Mb DDR SDRAM Pinout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
                   3 Input/Output Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
                   4 Ordering Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
                   5 Physical Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
                        5.1 NLC133--133-ball Fine-Pitch Ball Grid Array (FBGA)

                              11.0 x 10.0 x 1.0 mm MCP Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
                        5.2 NLE133--133-ball Fine-Pitch Ball Grid Array (FBGA)

                              8.0 x 8.0 x 1.0 mm MCP Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
                        5.3 MTA133--133-ball Fine-Pitch Ball Grid Array (FBGA)

                              10.0 x 11.0 x 1.0 mm MCP Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
                   6 Revision Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2  S72NS-N Based MCPs  S72NS128_256ND0_00_B1 November 9, 2005
                                    Advance Information

1 MCP Block Diagrams

           F-RST#                       RST#           A15-A0                  ADQ15-ADQ0
               F-VPP                    VPP
                                        WP#     MUX    DQ15-DQ0                F-CLK
            F-WP#                       CE#     Flash            CLK           F-RDY
             F-CE#                      OE#   Memory             RDY
             F-OE#                      WE#     NS-N                           A16-Amax
            F-WE#                                      A16-Amax                F-VCC
              AVD#                      AVD#                                   F-VCCQ
              F-VSS                     VSS                        VCC
           F2-CE#                                                 VCCQ          D-CLK
                                                                                D-CLK#
           D-RAS#                       Second NS-N (if needed)                 D-LDQS
           D-CAS#                                                               D-UDQS
                                        RAS#    DDR              CLK            D-LDQM
             D-BA0                      CAS#   DRAM            CLK#             D-UDQM
             D-BA1                      BA0   Memory          DQS0              D-TEST
             D-CKE                      BA1                   DQS1              D-DQ15 - D-DQ0
            D-WE#                       CKE                   LDQM              D-VSS
D-Amax - D-A0                           WE#                   UDQM              D-VSSQ
              D-VCC                                            TEST
            D-VCCQ                      VCC            DQ15-DQ0         (Note 3)
                                        VCCQ
                                                                  VSS
                                                                VSSQ

Notes:
1. Amax indicates highest address bit for memory component:

      a. Amax = A23 for NS256N, A22 for NS128N
      b. Amax = A11 for 128 Mb DDR DRAM, A12 for 256-Mb DDR DRAM
2. For Flash, A0 A15 is tied to DQ0 DQ15.
3. For the NS512N, two NS-N devices are included. All signals are common to both except for CE#. F-CE# becomes F1-CE#, while the CE#
      for the second flash is F2-CE#. This way, the two NS-N devices are separately accessed.

                                                     Figure 1.1. MCP Block Diagram

November 9, 2005 S72NS128_256ND0_00_B1        S72NS-N Based MCPs                                3
                                            Advance Information

2 Connection Diagrams

2.1 256 Mb Flash + 128 Mb DDR SDRAM Pinout

     A1        A2      A3      A4      A5      A6      A7      A8      A9     A10    A11      A12  A13     A14            Legend
   DNU     D-TEST  D-VSSQ  D-VCCQ   D-DQ9   D-DQ8   D-VSS   D-VCC   D-VCC   D-DQ5  D-DQ3   D-VSSQ  DNU     DNU
                                                                                                                     Do Not Use
      B1      B2       B3       B4      B5      B6      B7      B8      B9    B10     B11    B12      B13   B14   Code Flash Only
    DNU    D-VSS   D-DQ13  D-UDQS   D-DQ10  D-VSSQ  D-VCCQ  D-VCCQ  D-LDQM  D-DQ6  D-DQ4   D-DQ1   D-VCCQ   DNU
                                                                                                            C14      DRAM Only
      C1   C2      C3      C4       C5      C6      C7      C8      C9        C10     C11    C12      C13  D-VSS    Reserved for
   D-VCC                                                                    D-DQ7  D-LDQS  D-DQ2    D-DQ0   D14       Future Use
           D-DQ15  D-DQ14  D-DQ12   D-DQ11  D-UDQM  D-VSS   D-VCC   D-VSSQ                                 D-VCC     No Connect
      D1                                                                                     D12      D13    E14   Index Location
    RFU    D2      D3      D4                                                              F-OE#    ADQ8   ADQ0
                                                                                                      E13
      E1   NC      NC      INDEX                                                             E12    ADQ1
    RFU                                                                                    ADQ9
           E2      E3

           A22     A17

      F1       F2      F3                                                                     F12    F13     F14
    A23      A19     A18                                                                    F-VSS  ADQ3    ADQ2
                                                                                                     G13     G14
      G1      G2      G3                                                                     G12   ADQ11   ADQ10
   F-CE#   F-WP#   F-WE#                                                                   F-VCCQ    H13     H14
                                                                                                   ADQ12   ADQ4
      H1      H2      H3                                                                     H12
   F-VPP   F-VCC   F-CLK                                                                   ADQ13     J13     J14
                                                                                                   F-VSS   ADQ5
       J1      J2      J3                                                                     J12
    A16    F-VSS      NC                                                                    F-VSS

   K1      K2      K3                                                                      K12     K13     K14

   A21     F-AVD#  NC                                                                      NC      ADQ7    ADQ6

     L1        L2      L3    M4       M5       M6      M7      M8     M9    M10     M11       L12   LA13     L14
   A20     F-RST#  D-CE#   D-A6     D-A9    D-CKE   D-VSS   D-WE#   D-A10   D-A1    RFU    F-VCCQ  ADQ15   ADQ14
                                                                             N10     N11
     M1        M2     M3     N4       N5    N6      N7         N8      N9   D-A2    RFU      M12     M13     M14
    NC        NC    D-A3   D-A5     D-A8                    D-BA1   D-A11    P10     P11      NC   F-RDY   F-VSS
    N1         N2                           D-CAS#  D-CLK#                  D-A0   D-VCC     N12            N14
   DNU     D-VSS      N3     P4       P5                       P8      P9                    RFU     N13    DNU
     P1        P2  D-VCC   D-A4     D-A7    P6      P7      D-VCC   D-BA0                     P12  F-VCC    P14
   DNU       DNU                                                                           D-VSS     P13    DNU
                      P3                    D-RAS#  D-CLK                                           DNU
                     NC

           Figure 2.1. 133-ball Fine-Pitch Ball Grid Array, 256 Mb Flash + 128 Mb DDR DRAM

4                                           S72NS-N Based MCPs                                    S72NS128_256ND0_00_B1 November 9, 2005
             Advance Information

2.2 512 Mb Flash + 128 Mb DDR SDRAM Pinout

  A1        A2                              A3      A4      A5      A6      A7      A8      A9     A10    A11      A12  A13     A14          Legend
DNU     D-TEST                          D-VSSQ  D-VCCQ   D-DQ9   D-DQ8   D-VSS   D-VCC   D-VCC   D-DQ5  D-DQ3   D-VSSQ  DNU     DNU
                                                                                                                                         Do Not Use
   B1      B2                               B3       B4      B5      B6      B7      B8      B9    B10     B11    B12      B13   B14    Flash Shared
DNU    D-VSS                           D-DQ13  D-UDQS   D-DQ10  D-VSSQ  D-VCCQ  D-VCCQ  D-LDQM  D-DQ6  D-DQ4   D-DQ1   D-VCCQ   DNU    Flash 1 Only
                                                                                                                                 C14    Flash 2 Only
   C1   C2                              C3      C4       C5      C6         C7      C8       C9    C10     C11    C12      C13  D-VSS    DRAM Only
D-VCC                                                                    D-VSS   D-VCC   D-VSSQ  D-DQ7  D-LDQS  D-DQ2    D-DQ0   D14    Reserved for
        D-DQ15                          D-DQ14  D-DQ12   D-DQ11  D-UDQM                                                         D-VCC
   D1                                                                                                             D12      D13    E14    Future Use
RFU    D2                              D3      D4                                                              F-OE#    ADQ8   ADQ0     No Connect
                                                                                                                           E13         Index Location
   E1   NC                              NC      INDEX                                                             E12    ADQ1
RFU                                                                                                            ADQ9
        E2                              E3

        A22                             A17

    F1      F2                              F3                                                                     F12    F13     F14
  A23     A19                             A18                                                                    F-VSS  ADQ3    ADQ2
                                                                                                                          G13     G14
    G1     G2                              G3                                                                     G12   ADQ11   ADQ10
F1-CE#  F-WP#                           F-WE#                                                                   F-VCCQ    H13     H14
                                                                                                                        ADQ12   ADQ4
    H1     H2                              H3                                                                     H12
F-VPP  F-VCC                           F-CLK                                                                   ADQ13     J13     J14
                                                                                                                        F-VSS   ADQ5
    J1      J2                              J3                                                                     J12
  A16   F-VSS                              NC                                                                    F-VSS

K1      K2                              K3                                                                      K12     K13     K14

A21     F-AVD#                          NC                                                                      NC      ADQ7    ADQ6

  L1        L2                              L3    M4       M5       M6      M7      M8     M9    M10     M11       L12   LA13     L14
A20     F-RST#                          D-CE#   D-A6     D-A9    D-CKE   D-VSS   D-WE#   D-A10   D-A1    RFU    F-VCCQ  ADQ15   ADQ14
                                                                                                  N10     N11
  M1        M2                             M3     N4       N5    N6      N7         N8      N9   D-A2    RFU      M12     M13     M14
NC        NC                            D-A3   D-A5     D-A8                    D-BA1   D-A11    P10     P11   F2-CE#  F-RDY   F-VSS
N1         N2                                                   D-CAS#  D-CLK#                  D-A0   D-VCC                    N14
DNU     D-VSS                              N3     P4       P5                       P8      P9                    N12     N13    DNU
  P1        P2                          D-VCC   D-A4     D-A7    P6      P7      D-VCC   D-BA0                    RFU   F-VCC     P14
DNU       DNU                                                                                                      P12    P13    DNU
                                           P3                    D-RAS#  D-CLK                                  D-VSS    DNU
                                          NC

        Figure 2.2. 133-ball Fine-Pitch Ball Grid Array, 512 Mb Flash + 128 Mb DDR DRAM

November 9, 2005 S72NS128_256ND0_00_B1                           S72NS-N Based MCPs                                                    5
                                           Advance Information

2.3 512 Mb Flash + 256 Mb DDR SDRAM Pinout

     A1        A2      A3      A4      A5      A6      A7      A8      A9     A10    A11      A12  A13     A14          Legend
   DNU     D-TEST  D-VSSQ  D-VCCQ   D-DQ9   D-DQ8   D-VSS   D-VCC   D-VCC   D-DQ5  D-DQ3   D-VSSQ  DNU     DNU
                                                                                                                    Do Not Use
      B1      B2       B3       B4      B5      B6      B7      B8      B9    B10     B11    B12      B13   B14    Flash Shared
    DNU    D-VSS   D-DQ13  D-UDQS   D-DQ10  D-VSSQ  D-VCCQ  D-VCCQ  D-LDQM  D-DQ6  D-DQ4   D-DQ1   D-VCCQ   DNU    Flash 1 Only
                                                                                                            C14    Flash 2 Only
      C1   C2      C3      C4       C5      C6         C7      C8       C9    C10     C11    C12      C13  D-VSS    DRAM Only
   D-VCC                                            D-VSS   D-VCC   D-VSSQ  D-DQ7  D-LDQS  D-DQ2    D-DQ0   D14    Reserved for
           D-DQ15  D-DQ14  D-DQ12   D-DQ11  D-UDQM                                                         D-VCC
      D1                                                                                     D12      D13    E14    Future Use
    RFU    D2      D3      D4                                                              F-OE#    ADQ8   ADQ0     No Connect
                                                                                                      E13         Index Location
      E1   NC      NC      INDEX                                                             E12    ADQ1
    RFU                                                                                    ADQ9
           E2      E3

           A22     A17

       F1      F2      F3                                                                     F12    F13     F14
     A23     A19     A18                                                                    F-VSS  ADQ3    ADQ2
                                                                                                     G13     G14
       G1     G2      G3                                                                     G12   ADQ11   ADQ10
   F1-CE#  F-WP#   F-WE#                                                                   F-VCCQ    H13     H14
                                                                                                   ADQ12   ADQ4
       H1     H2      H3                                                                     H12
    F-VPP  F-VCC   F-CLK                                                                   ADQ13     J13     J14
                                                                                                   F-VSS   ADQ5
       J1      J2      J3                                                                     J12
     A16   F-VSS      NC                                                                    F-VSS

   K1      K2      K3                                                                      K12     K13     K14

   A21     F-AVD#  NC                                                                      NC      ADQ7    ADQ6

     L1        L2      L3    M4       M5       M6      M7      M8     M9    M10     M11       L12   LA13     L14
   A20     F-RST#  D-CE#   D-A6     D-A9    D-CKE   D-VSS   D-WE#   D-A10   D-A1    RFU    F-VCCQ  ADQ15   ADQ14
                                                                             N10     N11
     M1        M2     M3     N4       N5    N6      N7         N8      N9   D-A2   D-A12     M12     M13     M14
    NC        NC    D-A3   D-A5     D-A8                    D-BA1   D-A11    P10     P11   F2-CE#  F-RDY   F-VSS
    N1         N2                           D-CAS#  D-CLK#                  D-A0   D-VCC                    N14
   DNU     D-VSS      N3     P4       P5                       P8      P9                    N12     N13    DNU
     P1        P2  D-VCC   D-A4     D-A7    P6      P7      D-VCC   D-BA0                    RFU   F-VCC     P14
   DNU       DNU                                                                              P12    P13    DNU
                      P3                    D-RAS#  D-CLK                                  D-VSS    DNU
                     NC

          Figure 2.3. 133-ball Fine-Pitch Ball Grid Array, 512 Mb Flash + 256 Mb DDR DRAM

6                                           S72NS-N Based MCPs                                  S72NS128_256ND0_00_B1 November 9, 2005
             Advance Information

2.4 128 Mb Flash + 128 Mb DDR SDRAM Pinout

  A1        A2                              A3      A4      A5      A6      A7      A8      A9     A10    A11      A12  A13     A14            Legend
DNU     D-TEST                          D-VSSQ  D-VCCQ   D-DQ9   D-DQ8   D-VSS   D-VCC   D-VCC   D-DQ5  D-DQ3   D-VSSQ  DNU     DNU
                                                                                                                                          Do Not Use
   B1      B2                               B3       B4      B5      B6      B7      B8      B9    B10     B11    B12      B13   B14   Code Flash Only
DNU    D-VSS                           D-DQ13  D-UDQS   D-DQ10  D-VSSQ  D-VCCQ  D-VCCQ  D-LDQM  D-DQ6  D-DQ4   D-DQ1   D-VCCQ   DNU
                                                                                                                                 C14      DRAM Only
   C1   C2                              C3      C4       C5      C6         C7      C8       C9    C10     C11    C12      C13  D-VSS    Reserved for
D-VCC                                                                    D-VSS   D-VCC   D-VSSQ  D-DQ7  D-LDQS  D-DQ2    D-DQ0   D14       Future Use
        D-DQ15                          D-DQ14  D-DQ12   D-DQ11  D-UDQM                                                         D-VCC     No Connect
   D1                                                                                                             D12      D13    E14   Index Location
RFU    D2                              D3      D4                                                              F-OE#    ADQ8   ADQ0
                                                                                                                           E13
   E1   NC                              NC      INDEX                                                             E12    ADQ1
RFU                                                                                                            ADQ9
        E2                              E3

        A22                             A17

   F1       F2                              F3                                                                     F12    F13     F14
  NC      A19                             A18                                                                    F-VSS  ADQ3    ADQ2
   G1                                                                                                                     G13     G14
F-CE#      G2                              G3                                                                     G12   ADQ11   ADQ10
   H1   F-WP#                           F-WE#                                                                   F-VCCQ    H13     H14
F-VPP                                                                                                                   ADQ12   ADQ4
    J1     H2                              H3                                                                     H12
A16    F-VCC                           F-CLK                                                                   ADQ13     J13     J14
                                                                                                                        F-VSS   ADQ5
            J2                              J3                                                                     J12            K14
        F-VSS                              NC                                                                    F-VSS    K13   ADQ6
                                                                                                                        ADQ7
K1      K2                              K3                                                                         K12   LA13     L14
                                                                                                                   NC   ADQ15   ADQ14
A21     F-AVD#                          NC                                                                         L12    M13
                                                                                                                F-VCCQ  F-RDY     M14
  L1        L2                              L3                                                                    M12     N13   F-VSS
A20     F-RST#                          D-CE#                                                                      NC   F-VCC    N14
                                                                                                                  N12     P13    DNU
M1      M2                              M3        M4       M5       M6      M7      M8     M9    M10     M11      RFU    DNU      P14
                                                D-A6     D-A9    D-CKE   D-VSS   D-WE#   D-A10   D-A1    RFU       P12           DNU
NC      NC                              D-A3                                                      N10     N11   D-VSS
                                                  N4       N5                               N9   D-A2    RFU
N1        N2                              N3   D-A5     D-A8    N6      N7         N8   D-A11    P10     P11
DNU     D-VSS                           D-VCC                                    D-BA1           D-A0   D-VCC
                                                  P4       P5    D-CAS#  D-CLK#             P9
  P1       P2                              P3   D-A4     D-A7                       P8   D-BA0
DNU      DNU                              NC                     P6      P7      D-VCC

                                                                 D-RAS#  D-CLK

      Figure 2.4. 133-ball Fine-Pitch Ball Grid Array, 128 Mb Flash + 128 Mb DDR DRAM

November 9, 2005 S72NS128_256ND0_00_B1                           S72NS-N Based MCPs                                                    7
                     Advance Information

3 Input/Output Descriptions

   A23 A0     =    Flash Address inputs

   DQ15 DQ0   =    Flash Data input/output

   F-CE#        =    Flash Chip-enable input. Asynchronous relative to CLK for Burst
                     Mode
   F-OE#        =
                     Flash Output Enable input. Asynchronous relative to CLK for Burst
   F-WE#        =    mode.

   F-VCC        =    Flash Write Enable input

   F-VCCQ       =    Flash device power supply (1.7 V to 1.95 V)

   F-VSS        =    Flash Input/Output Buffer power supply

   F-RDY        =    Flash Ground

   F-CLK        =    Flash ready output. Indicates the status of the Burst read. VOL =
                     data invalid. VOH = data valid.
   F-AVD#       =    Flash Clock. The first rising edge of CLK in conjunction with AVD#
                     low latches the address input and activates burst mode operation.
   F-RST#       =    After the initial word is output, subsequent rising edges of CLK
                     increment the internal address counter. CLK should remain low
   F-WP#        =    during asynchronous access.

   F-VPP        =    Flash Address Valid input. Indicates to device that the valid address
                     is present on the address inputs. VIL = for asynchronous mode,
   D-A11 D-A0 =    indicates valid address; for burst mode, causes starting address to
                     be latched on rising edge of CLK. VIH= device ignores address
   D-DQ15 D-DQ0 =  inputs

   D-CLK        =    Flash hardware reset input. VIL= device resets and returns to
                     reading array data
   D-CE#        =
                     Flash hardware write protect input. VIL = disables program and
   D-CKE        =    erase functions in the four outermost sectors

   D-BA1 BA0  =    Flash accelerated input. At VHH, accelerates programming;
                     automatically places device in unlock bypass mode. At VIL, disables
   D-RAS#       =    all program and erase functions. Should be at VIH for all other
                     conditions.
   D-CAS#       =
                     DRAM Address inputs.
   D-DM1 D-DM0 =
                     DRAM Data input/output
   D-WE#        =
                     DRAM System Clock
   D-VSS        =
                     DRAM Chip Select
   D-VSSQ       =
                     DRAM Clock Enable
   D-VCCQ       =
                     DRAM Bank Select
   D-VCC        =
                     DRAM Row Address Strobe
   D-UDQS       =
                     DRAM Column Address Strobe
   D-LDQS       =
                     DRAM Data Input/Output Mask
   D-CLK#       =
                     DRAM Write Enable input
   RFU          =
                     DRAM Ground
   NC           =
                     DRAM Input/Output Buffer ground
   D-TEST       =
                     DRAM Input/Output Buffer power supply

                     DRAM device power supply

                     DRAM Upper Data Strobe, output with read data and input with
                     write data

                     DRAM Lower Data Strobe, output with read data and input with
                     write data

                     DDR Clock for negative edge of CLK

                     Reserved for Future Use

                     No Connect. Can be connected to ground or left floating.

                     Internal Test mode pin for DDR DRAM only. Do not apply any signal
                     on this pin. Can be connected to ground or left floating.

8                    S72NS-N Based MCPs  S72NS128_256ND0_00_B1 November 9, 2005
                     Advance Information

4 Ordering Information

                        The order number (Valid Combination) is formed by the following:

S72NS 256 N D0 AF W 7                   K0

                                                       PACKING TYPE
                                                     0 = Tray
                                                     2 = 7-inch Tape and Reel
                                                     3 = 13-inch Tape and Reel

                                                       MODEL NUMBER
                                                     K = DRAM Type 1, 66 MHz Flash/133 MHz DRAM
                                                     J = DRAM Type 1, 80 MHz Flash/133 MHz DRAM
                                                     3 = DRAM Type 5, 66 MHz Flash/133 MHz DRAM
                                                     2 = DRAM Type 5, 80 MHz Flash/133 MHz DRAM

                                                       PACKAGE MODIFIER
                                                     7 = DDR DRAM, 133-ball, 11x10 mm, FBGA Multi-chip Package
                                                     1 = DDR DRAM, 133-ball, 8.0x8.0 mm, FBGA Multi-chip Package

                                                       TEMPERATURE RANGE

                                                  W = Wireless (-25C to +85C)

                                                       PACKAGE TYPE
                                                     AF = Thin profile Fine-pitch BGA Pb-free package

                                                                   (0.5 mm pitch, 1.0 mm height)
                                                     AJ = Thin profile Fine-pitch BGA Pb-free LF35 package

                                                                   (0.5 mm pitch, 1.0 mm height)
                                                     ZJ = Thin profile Fine-pitch BGA Pb-free LF35 package

                                                                   (0.5 mm pitch, 1.2 mm height)

                                                       DRAM AND DATA FLASH DENSITY
                                                     D0 = 128 Mb DRAM, No Data Flash
                                                     E0 = 256 Mb DRAM, No Data Flash

                                                       PROCESS TECHNOLOGY
                                                     N = 110 nm, MirrorBitTM Technology

                                                       CODE FLASH DENSITY
                                                     512 = 512 Mb
                                                     256 = 256 Mb
                                                     128 = 128 Mb

                                                       PRODUCT FAMILY
                                                     S72NS Multi-Chip Product (MCP)
                                                     1.8 V Multiplexed, SRW, Burst Mode Flash and DDR DRAM on Split Bus

                                                 Valid Combinations

Product  Code Flash    Process          DRAM     Package Type/             Temperature  Package     Model     Packing
Family     Density   Technology         Density     Marking/                   Range    Modifier  Number        Type
             (Mb)                                    Material
S72NS                      N             (Mb)                                               1     K, J, 2, 3  0, 2, 3
             128
                                        D0                         AF, AJ  W                7
             256
                                        E0                         ZJ
             512

Notes:                                                                                                     Valid Combinations
1. Packing Type 0 is standard. Specify other options as required.
2. BGA package marking omits leading "S" and packing type              Valid Combinations list configurations planned to be supported in vol-
                                                                       ume for this device. Consult your local sales office to confirm avail-
      designator from ordering part number.                            ability of specific valid combinations and to check on newly released
                                                                       combinations.

November 9, 2005 S72NS128_256ND0_00_B1           S72NS-N Based MCPs                                                      9
                                                            Advance Information

5 Physical Dimensions

5.1 NLC133--133-ball Fine-Pitch Ball Grid Array (FBGA)
        11.0 x 10.0 x 1.0 mm MCP Package

    PACKAGE        NLC 133                                     NOTES:
     JEDEC            N/A
                                                               1. DIMENSIONING AND TOLERANCING METHODS PER
       DxE   11.0 mm x 10.00 mm                                      ASME Y14.5M-1994.
                   PACKAGE
    SYMBOL                                                     2. ALL DIMENSIONS ARE IN MILLIMETERS.
         A   MIN   NOM        MAX                       NOTE
        A1                           PROFILE                   3. BALL POSITION DESIGNATION PER JESD 95-1, SPP-010.
        A2   0.90  1.00       1.10   BALL HEIGHT
        D                            BODY THICKNESS            4. e REPRESENTS THE SOLDER BALL GRID PITCH.
         E   0.20  0.25       0.30   BODY SIZE
        D1                           BODY SIZE                 5. SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D"
        E1   0.70  0.76       0.82   MATRIX FOOTPRINT                DIRECTION.
       MD                            MATRIX FOOTPRINT
       ME    10.9  11.0       11.1   MATRIX SIZE D DIRECTION         SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE
         n                           MATRIX SIZE E DIRECTION         "E" DIRECTION.
        b   9.9   10.0       10.1   BALL COUNT
        eE                           BALL DIAMETER                   n IS THE NUMBER OF POPULTED SOLDER BALL POSITIONS
        eD         6.50 BSC.         BALL PITCH                      FOR MATRIX SIZE MD X ME.
                                     BALL PITCH
    SD / SE        6.50 BSC.         SOLDER BALL PLACEMENT     6 DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL
                                     DEPOPULATED SOLDER BALLS        DIAMETER IN A PLANE PARALLEL TO DATUM C.
                   14
                                                               7 SD AND SE ARE MEASURED WITH RESPECT TO DATUMS A
                   14                                                AND B AND DEFINE THE POSITION OF THE CENTER SOLDER
                                                                     BALL IN THE OUTER ROW.
                   133
                                                                     WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE
             0.25  0.30       0.35                                   OUTER ROW SD OR SE = 0.000.

                   0.50 BSC.                                         WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE
                                                                     OUTER ROW, SD OR SE = e/2
                   0.50 BSC
                                                               8. "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED
                   0.25 BSC.                                         BALLS.

             D5-D11, E4-E11, F4-F11                            9. N/A
             G4-G11, H4-H11, J4-J11
                                                               10 A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK
                   K4-K11, L4-L11                                    MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.

                                                                                                                                                                   3436 \ 16-039.22 \ 12.09.04

10                                   S72NS-N Based MCPs        S72NS128_256ND0_00_B1 November 9, 2005
                       Advance Information

5.2  NLE133--133-ball Fine-Pitch Ball Grid Array (FBGA)
     8.0 x 8.0 x 1.0 mm MCP Package

                                                   D                  A                                                   D1               A1 CORNER
                                                                            E                  eD
                                                  A1 ID.
     1.00     +0.20
              -0.50                     0.50 REF
                                        0.50 REF                                           eE  14 13 12 11 10 9 8 7 6 5 4 3 2 1

     0.10 C

                                                                                                                                     A

              +0.20                                                                                                                  B
                -0.50
                                                                                                                                     C

              1.00                                                                                                                   D  7

                                                                                                                                     E

                                                                                                                                     F SE

                                                                                                                                     G     E1

                                                                                                                                     H

                                                                                                                                     J

                                                                                                                                     K

                                                                                                                                     L

                                                                                                                                     M

                                                                                                                                     N

                                                                                                                                     P

                                                                             B                       6 b                       SD 7
                                                                      0.10 C
                                                                                                0.08 M C      BOTTOM VIEW
                                            TOP VIEW                                            0.15 M C A B

             A                                                         A2          0.10 C
                  A1
                                        SEATING PLANE                 C         0.08 C

                                        SIDE VIEW

     PACKAGE                            NLE 133                                            NOTES:
      JEDEC                                N/A
                                                                                           1. DIMENSIONING AND TOLERANCING METHODS PER
        DxE            8.00 mm x 8.00 mm                              NOTE                       ASME Y14.5M-1994.
                            PACKAGE
     SYMBOL                                                                                2. ALL DIMENSIONS ARE IN MILLIMETERS.
          A            MIN              NOM        MAX
         A1                                                                                3. BALL POSITION DESIGNATION PER JESD 95-1
         A2            0.90             1.00       1.10 PROFILE                                  SPP-010.
         D
          E            0.20             0.25       0.30 BALL HEIGHT                        4. e REPRESENTS THE SOLDER BALL GRID PITCH.
         D1
         E1            0.70             0.76       0.82 BODY THICKNESS                     5. SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D"
        MD                                                                                       DIRECTION.
        ME             7.90             8.00       8.10 BODY SIZE
          n                                                                                      SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE
         b            7.90             8.00       8.10 BODY SIZE                                "E" DIRECTION.
         eE
         eD                             6.50 BSC.         MATRIX FOOTPRINT                       n IS THE NUMBER OF POPULTED SOLDER BALL POSITIONS
                                                                                                 FOR MATRIX SIZE MD X ME.
     SD / SE                            6.50 BSC.         MATRIX FOOTPRINT
                                                                                           6 DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL
                                        14                MATRIX SIZE D DIRECTION                DIAMETER IN A PLANE PARALLEL TO DATUM C.

                                        14                MATRIX SIZE E DIRECTION          7 SD AND SE ARE MEASURED WITH RESPECT TO DATUMS A
                                                                                                 AND B AND DEFINE THE POSITION OF THE CENTER SOLDER
                                        133               BALL COUNT                             BALL IN THE OUTER ROW.

                       0.25             0.30       0.35 BALL DIAMETER                            WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE
                                                                                                 OUTER ROW SD OR SE = 0.000.
                                        0.50 BSC.         BALL PITCH
                                                                                                 WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE
                                        0.50 BSC          BALL PITCH                             OUTER ROW, SD OR SE = e/2

                                        0.25 BSC.         SOLDER BALL PLACEMENT            8. "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED
                                                                                                 BALLS.
              D5-D11,E4-E11,F4-F11,G4-G11 DEPOPULATED SOLDER BALLS
               H4-H11,J4-J11,K4-K11,L4-L11                                                 9 A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK
                                                                                                 MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.

                                                                                                                                                                                                   3513 \ 16-038.22 \ 08.09.05

November 9, 2005 S72NS128_256ND0_00_B1                    S72NS-N Based MCPs                                                                   11
                                         Advance Information

5.3 MTA133--133-ball Fine-Pitch Ball Grid Array (FBGA)
        10.0 x 11.0 x 1.0 mm MCP Package

      PIN A1                              D  A                                  D1
    CORNER
                                      9                                                                                  PIN A1
                            INDEX MARK                                      eD                                           CORNER

                                                                                                                  A

                                                                                                                  B

                                                                                                                  C  SE  7
                                                                                                                  D

                                                                                                                  E

                                                                                                                  F

                                                E                                                                 G         E1
                                                              eE                                                  H

                                                                                                                  J

                                                                                                                  K

                                                                                                                  L

                                                                                                                  M

                                                                                                                  N

                                                                                                                  P

             0.10 C                                                             14 13 12 11 10 9 8 7 6 5 4 3 2 1
             (2X)
                                                                                               SD 7
                                  TOP VIEW     B
                                                                                  BOTTOM VIEW
                                             0.10 C
    A A2                                     (2X)

                                                          0.10 C

                     A1                      C                      0.08 C

                     6           SIDE VIEW

                  133X b

                     0.15 M C A B

                     0.08 M C

    PACKAGE          MTA 133                                                NOTES:
    JEDEC               N/A
                                                                            1. DIMENSIONING AND TOLERANCING METHODS PER
    DXE      11.00 mm x 10.00 mm                                                  ASME Y14.5M-1994.
                     PACKAGE
    SYMBOL                                                                  2. ALL DIMENSIONS ARE IN MILLIMETERS.
         A   MIN     NOM         MAX                        NOTE
         A1                              PROFILE                            3. BALL POSITION DESIGNATION PER JEP95, SECTION
         A2  ---     ---         1.30    BALL HEIGHT                              3.0, SPP-010.
         D                               BODY THICKNESS
         E   0.20    ---         ---     BODY SIZE                          4. e REPRESENTS THE SOLDER BALL GRID PITCH.
        D1                               BODY SIZE
         E1  0.91    ---         1.06    MATRIX FOOTPRINT                   5. SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D"
        MD                               MATRIX FOOTPRINT                         DIRECTION.
        ME           11.00 BSC.          MATRIX SIZE D DIRECTION
          n                              MATRIX SIZE E DIRECTION                  SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE
         N           10.00 BSC.          BALL COUNT                               "E" DIRECTION.
         R                               MAXIMUM NUMBER OF BALLS
        b           6.50 BSC.           NUMBER OF LAND PERIMETERS                n IS THE NUMBER OF POPULTED SOLDER BALL POSITIONS
         eE                              BALL DIAMETER                            FOR MATRIX SIZE MD X ME.
        eD           6.50 BSC.           BALL PITCH
                                         BALL PITCH                         6 DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL
      SE SD          14                  SOLDER BALL PLACEMENT                    DIAMETER IN A PLANE PARALLEL TO DATUM C.
                                         DEPOPULATED SOLDER BALL
                     14                                                           DATUM C IS THE SEATING PLANE AND IS DEFINED BY THE
                                                                                  CROWNS OF THE SOLDER BALLS.
                     133
                                                                            7 SD AND SE ARE MEASURED WITH RESPECT TO DATUMS A
                     133                                                          AND B AND DEFINE THE POSITION OF THE CENTER SOLDER
                                                                                  BALL IN THE OUTER ROW.
                         2
                                                                                  WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE
             0.25    0.30        0.35                                             OUTER ROW SD OR SE = 0.000.

                     0.50 BSC.                                                    WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE
                                                                                  OUTER ROW, SD OR SE = e/2
                     0.50 BSC
                                                                            8. "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED
                     0.25 BSC.                                                    BALLS.

             4L ~ 4E, 5L ~ 5D, 6L ~ 6D,                                     9 A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK
             7L ~ 7D, 8L ~ 8D, 9L ~ 9D,                                           MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.

                10L ~ 10D, 11L ~ 11D                                        10. OUTLINE AND DIMENSIONS PER CUSTOMER REQUIREMENT.

                                                                                                                                                                                     3529 / 16.038 / 11.08.05

12                                           S72NS-N Based MCPs                 S72NS128_256ND0_00_B1 November 9, 2005
                                    Advance Information

6 Revision Summary

         MCP Revision History

                     Revision A0 (January 3, 2005)
                        Initial release.
                     Revision A1 (April 25, 2005)
                        Global
                        Updated the flash module
                        Updated the SDRAM Type 1 module
                     Revision A2 (May 20, 2005)
                        Global
                        Data sheet format modularized.
                        Distinctive Characteristics
                        Package description changed from 10.0 x 11.0 x 1.0 to 11.0 x 10.0 x 1.0
                        MCP Block Diagrams
                        Changed the F-ACC signal to F-VPP
                        Changed the ACC description to VPP
                        Connection Diagrams
                        Changed the F-ACC pin to F-VPP
                        Input/Output Descriptions
                        Updated description for F-RDY
                        Changed the F-ACC description to F-VPP
                        Updated description for NC and D-TEST
                        Product Revision Identification
                        New section added.
                     Revision B0 (August 15, 2005)
                        Global
                        Data sheet revised to include 128/128 MCP details.
                        Distinctive Characteristics
                        Package description changed to include new 128/128 MCP details and update the Product Se-
                        lector Guide table.
                        Connection Diagrams
                        New 128 Mb Flash + 128 Mb DDR SDRAM Pinout added.
                        Ordering Information
                        New valid combinations added to the table.
                        Physical Dimensions
                        New illustration for 8.0 x 8.0 x 1.0 mm MCP Package added.

November 9, 2005 S72NS128_256ND0_00_B1  S72NS-N Based MCPs                                                         13
                                                     Advance Information

              Revision B1 (November 9, 2005)
                Added DDR DRAM Type 5 Information
                Updated General Description, Product Selector Guide, Ordering Information, and Valid Combina-
                tions with DDR DRAM Type 5 Information.
                S29NS-N Flash Module
                Removed all of the Revision Summary except for A4 (request from customer).
                SDRAM (Micron) Revision Summary
                Removed all of the Revision Summary except for A1 (request from customer).
                SDRAM (Elpida) Revision Summary
                New SDRAM to be added to MCP

    S29NS-N Revision Summary

              Revision A4 Flash Module (April 21, 2005)
                Global Changes
                Removed all ordering options and package information listed in revision A4 of the discrete data sheet.
                Removed 54 MHz speed option.
                Changed ACC to VPP.
                Read Access Times
                Removed burst access for 54MHz.
                Defined asynchronous random access and synchronous random access to 80 ns for all speed options.
                DC Characteristics
                CMOS Compatible Table.
                Updated ICC3 and ICC6 values from 40 A to 70 A.

    SDRAM Type 1 Revision Summary

              Revision A2 (November 1, 2005)
                Features
                Changed VDD/VDDQ range from 1.7 V-1.9 V to 1.7 V-1.95 V
                Indicated temperature range (-40C to 85C)
                Stopping the External Clock
                Removed information that limited the rate of frequency change.
                IDD Specifications and Conditions table
                Specifications and conditions updated.
                Electrical Characteristics and Recommended AC Operating Conditions table
                Removed tREFC parameter

    SDRAM Type 5 Revision Summary

              Revision A0 (September 30, 2005)
                Initial release. New SDRAM module.

14  S72NS-N Based MCPs  S72NS128_256ND0_00_B1 November 9, 2005
Advance Information

Colophon

The products described in this document are designed, developed and manufactured as contemplated for general use, including without limitation, ordinary
industrial use, general office use, personal use, and household use, but are not designed, developed and manufactured as contemplated (1) for any use that
includes fatal risks or dangers that, unless extremely high safety is secured, could have a serious effect to the public, and could lead directly to death, personal
injury, severe physical damage or other loss (i.e., nuclear reaction control in nuclear facility, aircraft flight control, air traffic control, mass transport control,
medical life support system, missile launch control in weapon system), or (2) for any use where chance of failure is intolerable (i.e., submersible repeater and
artificial satellite). Please note that Spansion will not be liable to you and/or any third party for any claims or damages arising in connection with above-
mentioned uses of the products. Any semiconductor devices have an inherent chance of failure. You must protect against injury, damage or loss from such
failures by incorporating safety design measures into your facility and equipment such as redundancy, fire protection, and prevention of over-current levels
and other abnormal operating conditions. If any products described in this document represent goods or technologies subject to certain restrictions on ex-
port under the Foreign Exchange and Foreign Trade Law of Japan, the US Export Administration Regulations or the applicable laws of any other country, the
prior authorization by the respective government entity will be required for export of those products.

Trademarks and Notice

The contents of this document are subject to change without notice. This document may contain information on a Spansion product under development by
Spansion. Spansion reserves the right to change or discontinue work on any product without notice. The information in this document is provided as is
without warranty or guarantee of any kind as to its accuracy, completeness, operability, fitness for particular purpose, merchantability, non-infringement of
third-party rights, or any other warranty, express, implied, or statutory. Spansion assumes no liability for any damages of any kind arising out of the use of
the information in this document.

Copyright 2005 Spansion. All rights reserved. Spansion, the Spansion logo, MirrorBit, combinations thereof, and ExpressFlash are trademarks of Spansion.
Other company and product names used in this publication are for identification purposes only and may be trademarks of their respective companies.

November 9, 2005 S72NS128_256ND0_00_B1  S72NS-N Based MCPs  15
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved