datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

R5F21216KFP#U1

器件型号:R5F21216KFP#U1
器件类别:集成电路    嵌入式 - 微控制器   
文件大小:4426.66KB,共7页
厂商名称:Renesas Electronics Corporation
厂商官网:https://www.renesas.com/
标准:  
下载文档

器件描述

IC mcu 16bit 32kb flash 48lqfp

参数

Datasheets:
R8C/20,21 Group:
Product Photos:
48-LQFP:
Product Training Modules:
R8C Family Overview:
R8C CPU Core Architecture:
Electromagnetic Noise Reduction Techniques Part 1:
Featured Product:
Flasher Series of Production Tools:
Standard Package : 1
Category: Integrated Circuits (ICs)
Family: Embedded - Microcontrollers
Series: R8C/2x/21
Packaging : Tray
Core Processor: R8C
Core Size: 16-Bit
Speed: 16MHz
Connectivity: I²C, LIN, SIO, SSU, UART/USART
Peripherals: POR, Voltage Detect, WDT
Number of I/O: 41
Program Memory Size: 32KB (32K x 8)
Program Memory Type: FLASH
EEPROM Size: -
RAM Size: 2K x 8
Voltage - Supply (Vcc/Vdd): 2.7 V ~ 5.5 V
Data Converters: A/D 12x10b
Oscillator Type: Internal
Operating Temperature: -40°C ~ 125°C
Package / Case: 48-LQFP
Supplier Device Package: 48-LQFP (7x7)
Dynamic Catalog: R8C/2x
For Use With: R0K521237S000BE-ND - KIT DEV RSK R8C/23
Other Names: R5F21216KFPU1

R5F21216KFP#U1器件文档内容

To our customers,

                  Old Company Name in Catalogs and Other Documents

   On April 1st, 2010, NEC Electronics Corporation merged with Renesas Technology
Corporation, and Renesas Electronics Corporation took over all the business of both
companies. Therefore, although the old company name remains in this document, it is a valid
Renesas Electronics document. We appreciate your understanding.

                           Renesas Electronics website: http://www.renesas.com

                                                                            April 1st, 2010
                                                                            Renesas Electronics Corporation

Issued by: Renesas Electronics Corporation (http://www.renesas.com)
Send any inquiries to http://www.renesas.com/inquiry.
                                                        Notice

1. All information included in this document is current as of the date this document is issued. Such information, however, is
       subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please
       confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to
       additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.

2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights
       of third parties by or arising from the use of Renesas Electronics products or technical information described in this document.
       No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights
       of Renesas Electronics or others.

3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.

4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of
       semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software,
       and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by
       you or third parties arising from the use of these circuits, software, or information.

5. When exporting the products or technology described in this document, you should comply with the applicable export control
       laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas
       Electronics products or the technology described in this document for any purpose relating to military applications or use by
       the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and
       technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited
       under any applicable domestic or foreign laws or regulations.

6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics
       does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages
       incurred by you resulting from errors in or omissions from the information included herein.

7. Renesas Electronics products are classified according to the following three quality grades: "Standard", "High Quality", and
       "Specific". The recommended applications for each Renesas Electronics product depends on the product's quality grade, as
       indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular
       application. You may not use any Renesas Electronics product for any application categorized as "Specific" without the prior
       written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for
       which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way
       liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an
       application categorized as "Specific" or for which the product is not intended where you have failed to obtain the prior written
       consent of Renesas Electronics. The quality grade of each Renesas Electronics product is "Standard" unless otherwise
       expressly specified in a Renesas Electronics data sheets or data books, etc.

"Standard":  Computers; office equipment; communications equipment; test and measurement equipment; audio and visual
             equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.

"High Quality": Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-
                     crime systems; safety equipment; and medical equipment not specifically designed for life support.

"Specific":  Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or
             systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare
             intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.

8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics,
       especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation
       characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or
       damages arising out of the use of Renesas Electronics products beyond such specified ranges.

9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have
       specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further,
       Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to
       guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a
       Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire
       control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because
       the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system
       manufactured by you.

10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental
       compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable
       laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS
       Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with
       applicable laws and regulations.

11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas
       Electronics.

12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this
       document or Renesas Electronics products, or if you have any other inquiries.

(Note 1) "Renesas Electronics" as used in this document means Renesas Electronics Corporation and also includes its majority-
            owned subsidiaries.

(Note 2) "Renesas Electronics product(s)" means any product developed or manufactured by or for Renesas Electronics.
R8C/20 Group, R8C/21 Group          REJ03B0120-0200
                                                 Rev.2.00
RENESAS MCU
                                           Aug 27, 2008

1. Overview

  This MCU is built using the high-performance silicon gate CMOS process using the R8C CPU core and is packaged
  in a 48-pin plastic molded LQFP. This MCU operates using sophisticated instructions featuring a high level of
  instruction efficiency. With 1 Mbyte of address space, it is capable of executing instructions at high speed. This
  Furthermore, the data flash (1 KB x 2 blocks) is embedded in the R8C/21 Group.
  The difference between R8C/20 and R8C/21 Groups is only the existence of the data flash. Their peripheral functions
  are the same.

  1.1 Applications

      Automotive, etc.

Rev.2.00 Aug 27, 2008 Page 1 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                        1. Overview

1.2 Performance Overview

    Table 1.1 outlines the Functions and Specifications for R8C/20 Group and Table 1.2 outlines the Functions and
    Specifications for R8C/21 Group.

Table 1.1 Functions and Specifications for R8C/20 Group

                         Item                                               Specification

CPU              Number of fundamental instructions 89 instructions

                 Minimum instruction execution time 50 ns (f(XIN) = 20 MHz, VCC = 3.0 to 5.5 V)

                                                 100 ns (f(XIN) = 10 MHz, VCC = 2.7 to 5.5 V)

                 Operating mode                  Single-chip

                 Address space                   1 Mbyte

                 Memory capacity                 Refer to Table 1.3 Product Information for R8C/20 Group

Peripheral       Ports                           I/O ports: 41 pins, Input port: 3 pins

Function         Timers                          Timer RA: 8 bits x 1 channel,

                                                 Timer RB: 8 bits x 1 channel

                                                               (Each timer equipped with 8-bit prescaler)

                                                 Timer RD: 16 bits x 2 channel

                                                               (Circuits of input capture and output compare)

                                                 Timer RE: With compare match function

                 Serial interface                1 channel (UART0)

                                                 Clock synchronous I/O, UART

                                                 1 channel (UART1)

                                                 UART

                 Clock synchronous serial interface 1 channel

                                                 I2C bus interface(2), Clock synchronous serial I/O with chip

                                                 select

                 LIN module                      Hardware LIN: 1 channel

                                                 (timer RA, UART0)

                 A/D converter                   10-bit A/D converter: 1 circuit, 12 channels

                 Watchdog timer                  15 bits x 1 channel (with prescaler)

                                                 Reset start selectable

                 Interrupt                       Internal: 11 sources, External: 5 sources, Software: 4 sources,

                                                 Priority level: 7 levels

                 Clock generation circuits       2 circuits

                                                 XIN clock generation circuit (with on-chip feedback resistor)

                                                 On-chip oscillator (high speed, low speed)

                                                 High-speed on-chip oscillator has frequency adjustment

                                                 function.

                 Oscillation stop detection      Stop detection of XIN clock oscillation

                 function

                 Voltage detection circuit       On-chip

                 Power-on reset circuit include  On-chip

Electric         Supply voltage                  VCC = 3.0 to 5.5 V (f(XIN) = 20 MHz)(J version)

Characteristics                                  VCC = 3.0 to 5.5 V (f(XIN) = 16 MHz)(K version)

                                                 VCC = 2.7 to 5.5 V (f(XIN) = 10 MHz)

                 Current consumption             Typ. 11.0 mA (VCC = 5 V, f(XIN) = 20 MHz, High-speed on-

                                                 chip oscillator stopping)

                                                 Typ. 5.3 mA (VCC = 5 V, f(XIN) = 10 MHz, High-speed on-chip

                                                 oscillator stopping)

Flash Memory Programming and erasure voltage VCC = 2.7 to 5.5 V

                 Programming and erasure         100 times

                 endurance

Operating Ambient Temperature                    -40 to 85C

                                                 -40 to 125C (option(1))

Package                                          48-pin mold-plastic LQFP

NOTES:
    1. When using options, be sure to inquire about the specification.
    2. I2C bus is a registered trademark of Koninklijke Philips Electronics N.V.

Rev.2.00 Aug 27, 2008 Page 2 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                        1. Overview

Table 1.2 Functions and Specifications for R8C/21 Group

                         Item                                               Specification

CPU              Number of fundamental instructions 89 instructions

                 Minimum instruction execution time 50 ns (f(XIN) = 20 MHz, VCC = 3.0 to 5.5 V)

                                                 100 ns (f(XIN) = 10 MHz, VCC = 2.7 to 5.5 V)

                 Operating mode                  Single-chip

                 Address space                   1 Mbyte

                 Memory capacity                 Refer to Table 1.4 Product Information for R8C/21 Group

Peripheral       Ports                           I/O ports: 41 pins, Input port: 3 pins

Function         Timers                          Timer RA: 8 bits x 1 channel,

                                                 Timer RB: 8 bits x 1 channel

                                                               (Each timer equipped with 8-bit prescaler)

                                                 Timer RD: 16 bits x 2 channel

                                                               (Circuits of input capture and output compare)

                                                 Timer RE: With compare match function

                 Serial interface                1 channel (UART0)

                                                 Clock synchronous I/O, UART

                                                 1 channel (UART1)

                                                 UART

                 Clock synchronous serial interface 1 channel

                                                 I2C bus interface(2), Clock synchronous serial I/O with chip

                                                 select

                 LIN module                      Hardware LIN: 1 channel

                                                 (Timer RA, UART0)

                 A/D converter                   10-bit A/D converter: 1 circuit, 12 channels

                 Watchdog timer                  15 bits x 1 channel (with prescaler)

                                                 Reset start selectable

                 Interrupts                      Internal: 11 sources, External: 5 sources, Software: 4 sources,

                                                 Priority level: 7 levels

                 Clock generation circuits       2 circuits

                                                 XIN clock generation circuit (with on-chip feedback resistor)

                                                 On-chip oscillator (high speed, low speed)

                                                 High-speed on-chip oscillator has frequency adjustment

                                                 function.

                 Oscillation stop detection      Stop detection of XIN clock oscillation

                 function

                 Voltage detection circuit       On-chip

                 Power-on reset circuit include  On-chip

Electric         Supply voltage                  VCC = 3.0 to 5.5 V (f(XIN) = 20 MHz)(J version)

Characteristics                                  VCC = 3.0 to 5.5 V (f(XIN) = 16 MHz)(K version)

                                                 VCC = 2.7 to 5.5 V (f(XIN) = 10 MHz)

                 Current consumption             Typ. 11.0 mA (VCC = 5 V, f(XIN) = 20 MHz, High-speed on-

                                                 chip oscillator stopping)

                                                 Typ. 5.3 mA (VCC = 5 V, f(XIN) = 10 MHz, High-speed on-chip

                                                 oscillator stopping)

Flash Memory Programming and erasure voltage VCC = 2.7 to 5.5 V

                 Programming and erasure         10,000 times (data flash)

                 endurance                       1,000 times (program ROM)

Operating Ambient Temperature                    -40 to 85C

                                                 -40 to 125C (option(1))

Package                                          48-pin mold-plastic LQFP

NOTES:
    1. When using options, be sure to inquire about the specification.
    2. I2C bus is a registered trademark of Koninklijke Philips Electronics N.V.

Rev.2.00 Aug 27, 2008 Page 3 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                                                1. Overview

   1.3 Block Diagram

        Figure 1.1 shows a Block Diagram.

                                               8  8              8                      6  33                          8

I/O port  Port P0                                 Port P1  Port P2              Port P3    Port P4  Port P6

                                 Timer                  A/D converter                           System clock
                            Timer RA (8 bits)                                                generation circuit
                            Timer RB (8 bits)     (10 bits 12 channels)
                                                                                                  XIN-XOUT
              Timer RD (16 bits 2 channels)                UART or                    High-speed on-chip oscillator
                                                  clock synchronous serial I/O          Low-speed on-chip oscillator
                            Timer RE (8 bits)
                                                      (8 bits 1 channel)
                           Watchdog timer
                                (15 bits)                    UART

Figure 1.1 Block Diagram                           (8 bits 1 channel)

                                                       I2C bus interface or
                                                  clock synchronous serial I/O

                                                          with chip select
                                                       (8 bits 1 channel)

                                                         LIN module
                                                          (1 channel)

                                                  R8C CPU core                   SB        Memory
                                                                                   USP
                                                    R0H R0L                        ISP               ROM(1)
                                                    R1H R1L                     INTB                 RAM(2)
                                                                                 PC
                                                            R2                     FLG              Multiplier
                                                            R3

                                                             A0
                                                             A1
                                                             FB

                                                                                NOTES:
                                                                                   1. ROM size depends on MCU type.
                                                                                   2. RAM size depends on MCU type.

Rev.2.00 Aug 27, 2008 Page 4 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                        1. Overview

1.4 Product Information

    Table 1.3 lists Product Information for R8C/20 Group and Table 1.4 lists Product Information for R8C/21 Group.

Table 1.3 Product Information for R8C/20 Group                    Current of Aug. 2008

       Type No.   ROM Capacity      RAM Capacity Package Type               Remarks
R5F21206JFP      32 Kbytes                                     J version Flash memory
R5F21207JFP      48 Kbytes          2 Kbytes    PLQP0048KB-A
R5F21208JFP      64 Kbytes                                                        version
R5F2120AJFP      96 Kbytes          2.5 Kbytes PLQP0048KB-A
R5F2120CJFP      128 Kbytes(1)                                 K version
R5F21206KFP      32 Kbytes          3 Kbytes    PLQP0048KB-A
R5F21207KFP      48 Kbytes
R5F21208KFP      64 Kbytes          5 Kbytes    PLQP0048KB-A
R5F2120AKFP      96 Kbytes
R5F2120CKFP      128 Kbytes(1)      6 Kbytes    PLQP0048KB-A

                                    2 Kbytes    PLQP0048KB-A

                                    2.5 Kbytes PLQP0048KB-A

                                    3 Kbytes    PLQP0048KB-A

                                    5 Kbytes    PLQP0048KB-A

                                    6 Kbytes    PLQP0048KB-A

NOTE:
    1. Do not use addresses 20000h to 23FFFh because these areas are used for the emulator debugger.
        Refer to 23. Notes on Emulator Debugger of Hardware Manual.

Part number R 5 F 21 20 6 J XXX FP

                                                Package type:
                                                   FP: PLQP0048KB-A
                                                        (0.5 mm pin-pitch, 7 mm square body)

                                                ROM number

                                                Classification
                                                   J: Operating ambient temperature -40C to 85C (J version)
                                                   K: Operating ambient temperature -40C to 125C (K version)

                                                ROM capacity
                                                   6: 32 KB
                                                   7: 48 KB
                                                   8: 64 KB
                                                   A: 96 KB
                                                   C: 128 KB

                                                R8C/20 Group

                                                R8C/2x Series

                                                Memory type
                                                   F: Flash memory version

                                                Renesas MCU

                                                Renesas semiconductors

Figure 1.2 Type Number, Memory Size, and Package of R8C/20 Group

Rev.2.00 Aug 27, 2008 Page 5 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                             1. Overview

Table 1.4 Product Information for R8C/21 Group                         Current of Aug. 2008

       Type No.           ROM Capacity      RAM Capacity Package Type         Remarks
                 Program ROM Data Flash                                J version Flash
R5F21216JFP      32 Kbytes 1 Kbyte X 2      2 Kbytes    PLQP0048KB-A
R5F21217JFP      48 Kbytes 1 Kbyte X 2      2.5 Kbytes  PLQP0048KB-A                  memory
R5F21218JFP      64 Kbytes 1 Kbyte X 2      3 Kbytes    PLQP0048KB-A                  version
R5F2121AJFP      96 Kbytes 1 Kbyte X 2      5 Kbytes    PLQP0048KB-A
R5F2121CJFP      128 Kbytes(1) 1 Kbyte X 2  6 Kbytes    PLQP0048KB-A   K version
R5F21216KFP      32 Kbytes 1 Kbyte X 2      2 Kbytes    PLQP0048KB-A
R5F21217KFP      48 Kbytes 1 Kbyte X 2      2.5 Kbytes  PLQP0048KB-A
R5F21218KFP      64 Kbytes 1 Kbyte X 2      3 Kbytes    PLQP0048KB-A
R5F2121AKFP      96 Kbytes 1 Kbyte X 2      5 Kbytes    PLQP0048KB-A
R5F2121CKFP      128 Kbytes(1) 1 Kbyte X 2  6 Kbytes    PLQP0048KB-A

NOTE:
    1. Do not use addresses 20000h to 23FFFh because these areas are used for the emulator debugger.
        Refer to 23. Notes on Emulator Debugger of Hardware Manual.

Part number R 5 F 21 21 6 J XXX FP

                                                Package type:
                                                   FP: PLQP0048KB-A
                                                        (0.5 mm pin-pitch, 7 mm square body)

                                                ROM number

                                                Classification
                                                   J: Operating ambient temperature -40C to 85C (J version)
                                                   K: Operating ambient temperature -40C to 125C (K version)

                                                ROM capacity
                                                   6: 32 KB
                                                   7: 48 KB
                                                   8: 64 KB
                                                   A: 96 KB
                                                   C: 128 KB

                                                R8C/21 Group

                                                R8C/2x Series

                                                Memory type
                                                   F: Flash memory version

                                                Renesas MCU

                                                Renesas semiconductors

Figure 1.3 Type Number, Memory Size, and Package of R8C/21 Group

Rev.2.00 Aug 27, 2008 Page 6 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                                                                                                                          1. Overview

   1.5 Pin Assignments                                                                                        P1_2/KI2/AN10  P6_7/INT3/RXD1  P6_6/INT2/TXD1

        Figure 1.4 shows Pin Assignments (Top View).

              Pin assignments (top view)

               P0_7/AN0       P6_3      P6_4          P6_5  P3_0/TRAO  P3_1/TRBO  P1_0/KI0/AN8  P1_1/KI1/AN9                                                 P4_5/INT0

               36             35        34            33    32         31         30            29            28             27              26              25

P0_6/AN1   37                                                                                                                                                              24  P1_3/KI3/AN11

P0_5/AN2   38                                                                                                                                                              23  P1_4/TXD0

P0_4/AN3   39                                                                                                                                                              22  P1_5/RXD0/(TRAIO)/(INT1)(2)

P4_2/VREF  40                                                                                                                                                              21  P1_6/CLK0

P6_0/TREO  41                                                                                                                                                              20  P1_7/TRAIO/INT1

P6_2       42                                         R8C/20 Group,                                                                                                        19  P2_0/TRDIOA0/TRDCLK
                                                      R8C/21 Group
P6_1       43                                                                                                                                                              18  P2_1/TRDIOB0

P0_3/AN4   44                                                                                                                                                              17  P2_2/TRDIOC0

P0_2/AN5   45                                                                                                                                                              16  P2_3/TRDIOD0

P0_1/AN6   46                                                                                                                                                              15  P2_4/TRDIOA1

P0_0/AN7   47                                                                                                                                                              14  P2_5/TRDIOB1

P3_7/SSO   48                                                                                                                                                              13  P2_6/TRDIOC1

               1              2         3             4     5          6          7             8             9              10              11              12

               P3_5/SCL/SSCK  P3_3/SSI  P3_4/SDA/SCS  MODE  P4_3       P4_4       RESET         (1)P4_7/XOUT  VSS/AVSS       P4_6/XIN        VCC/AVCC        P2_7/TRDIOD1

                                                                                                                             Package: PLQP0048KB-A

NOTES:                                                                                                                                                                     0.5 mm pin pitch, 7 mm square body

1. P4_7 is an input-only port.

2. Can be assigned to the pin in parentheses by a program.

3. Confirm the pin 1 position on the package by referring to the package dimensions.

Figure 1.4 Pin Assignments (Top View)

Rev.2.00 Aug 27, 2008 Page 7 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                          1. Overview

1.6 Pin Functions

    Table 1.5 lists the Pin Functions and Table 1.6 lists the Pin Name Information by Pin Number.

Table 1.5 Pin Functions

          Type                Symbol       I/O Type                           Description

Power Supply Input    VCC                  I         Apply 2.7 V to 5.5 V to the VCC pin. Apply 0 V to the
                      VSS
                                                     VSS pin.

Analog Power Supply AVCC, AVSS             I         Applies the power supply for the A/D converter. Connect
Input
                                                     a capacitor between AVCC and AVSS.

Reset Input           RESET                I         Input "L" on this pin resets the MCU.

MODE                  MODE                 I         Connect this pin to VCC via a resistor.

XIN Clock Input       XIN                  I         These pins are provided for the XIN clock generation
XIN Clock Output      XOUT
                                           O circuit I/O. Connect a ceramic resonator or a crystal
                                                    oscillator between the XIN and XOUT pins. To use an

                                                     externally derived clock, input it to the XIN pin and leave

                                                     the XOUT pin open.

INT Interrupt Input   INT0 to INT3         I         INT interrupt input pins.

                                                     INT0 Timer RD input pins.

                                                     INT1 Timer RA input pins.

Key Input Interrupt   KI0 to KI3           I         Key input interrupt input pins.

Timer RA              TRAIO                I/O Timer RA I/O pin.

                      TRAO                 O Timer RA output pin.

Timer RB              TRBO                 O Timer RB output pin.

Timer RD              TRDIOA0, TRDIOA1, I/O Timer RD I/O ports.
                      TRDIOB0, TRDIOB1,
                      TRDIOC0, TRDIOC1,
                      TRDIOD0, TRDIOD1

                      TRDCLK               I         External clock input pin.

Timer RE              TREO                 O Divided clock output pin.

Serial Interface      CLK0                 I/O Transfer clock I/O pin.

                      RXD0, RXD1           I         Serial data input pins.

                      TXD0, TXD1           O Serial data output pins.

I2C Bus Interface     SCL                  I/O Clock I/O pin.

                      SDA                  I/O Data I/O pin.

Clock Synchronous     SSI                  I/O Data I/O pin.
Serial I/O with Chip  SCS                  I/O Chip-select signal I/O pin.
Select                SSCK                 I/O Clock I/O pin.

                      SSO                  I/O Data I/O pin.

Reference Voltage Input VREF               I         Reference voltage input pin to A/D converter.

A/D Converter         AN0 to AN11          I         Analog input pins to A/D converter.

I/O Port              P0_0 to P0_7,        I/O CMOS I/O ports. Each port contains an input/output
                      P1_0 to P1_7,                  select direction register, allowing each pin in that port to
                      P2_0 to P2_7,                  be directed for input or output individually.
                      P3_0, P3_1,                    Any port set to input can select whether to use a pull-up
                      P3_3 to P3_5, P3_7,            resistor or not by a program.
                      P4_3 to P4_5,
                      P6_0 to P6_7

Input Port            P4_2, P4_6, P4_7     I         Input only ports.

I: Input O: Output            I/O: Input and output

Rev.2.00 Aug 27, 2008 Page 8 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                     1. Overview

Table 1.6 Pin Name Information by Pin Number

                                       I/O Pin Functions for of Peripheral Modules

   Pin  Control Pin  Port   Interrupt  Timer              Serial      Clock Synchronous   I2C Bus A/D
Number                                                  Interface           Serial I/O    Interface Converter
                     P3_5     INT1
                     P3_3   (INT1)(1)                                   with Chip Select
                     P3_4
1                              KI3                                    SSCK                SCL
2                    P4_3     INT0
3                    P4_4     INT2                                    SSI
                              INT3
                     P4_7      KI2                                    SCS                 SDA
                               KI1
4       MODE         P4_6      KI0

5                    P2_7
                     P2_6
6                    P2_5
                     P2_4
7       RESET        P2_3
                     P2_2
8       XOUT         P2_1
                     P2_0
9 VSS/AVSS           P1_7
                     P1_6
10      XIN          P1_5
                     P1_4
11 VCC/AVCC          P1_3
                     P4_5
12                   P6_6                    TRDIOD1
                     P6_7                    TRDIOC1
13                   P1_2                    TRDIOB1
                     P1_1                    TRDIOA1
14                   P1_0                    TRDIOD0
                     P3_1                    TRDIOC0
15                   P3_0                    TRDIOB0
                     P6_5              TRDIOA0/TRDCLK
16                   P6_4
                     P6_3                      TRAIO
17                   P0_7
                     P0_6                   (TRAIO)(1)
18                   P0_5
                     P0_4
19                   P4_2
                     P6_0
20                   P6_2
                     P6_1
21                   P0_3                                       CLK0
22                   P0_2                                       RXD0
                     P0_1
23                   P0_0                                       TXD0
24                   P3_7
                                                                                               AN11
25                                     INT0
                                                                                               AN10
26                                                              TXD1                           AN9
                                                                RXD1                           AN8
27
                                                                                               AN0
28                                                                                             AN1
                                                                                               AN2
29                                                                                             AN3

30                                                                                             AN4
                                                                                               AN5
31                                     TRBO                                                    AN6
                                       TRAO                                                    AN7
32

33

34

35

36

37

38

39

40      VREF

41                                     TREO

42

43

44

45

46

47

48                                                                    SSO

NOTE:
    1. Can be assigned to the pin in parentheses by a program.

Rev.2.00 Aug 27, 2008 Page 9 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                       2. Central Processing Unit (CPU)

2. Central Processing Unit (CPU)

  Figure 2.1 shows the CPU Registers. The CPU contains 13 registers. Of these, R0, R1, R2, R3, A0, A1, and FB
  comprise a register bank. Two sets of register banks are provided.

b31                                  b15         b8b7                    b0

                     R2              R0H(high-order of R0) R0L(low-order of R0)
                     R3
                                     R1H(high-order of R1) R1L(low-order of R1)

                                                 R2                               Data registers(1)

                                                 R3                              Address registers(1)
                                                 A0                              Frame base registers(1)

                                                 A1
                                                 FB

                            b19      b15                                 b0

                            INTBH                INTBL                           Interrupt table register
                                                                                 Program counter
                            The 4-high order bits of INTB are INTBH and
                            the 16-low order bits of INTB are INTBL.

                            b19                                          b0

                                          PC

                                     b15                                 b0

                                                 USP                             User stack pointer

                                                 ISP                             Interrupt stack pointer

                                                 SB                              Static base register

                                     b15                                 b0

                                                 FLG                             Flag register

                         b15              b8 b7                          b0      Carry flag
                                                                                 Debug flag
                                IPL       U I OB S ZDC                           Zero flag
                                                                                 Sign flag
                                                                                 Register bank select flag
                                                                                 Overflow flag
                                                                                 Interrupt enable flag
                                                                                 Stack pointer select flag
                                                                                 Reserved area
                                                                                 Processor interrupt priority level
                                                                                 Reserved area

NOTE:
    1. A register bank comprises these registers. Two sets of register banks are provided.

Figure 2.1 CPU Registers

Rev.2.00 Aug 27, 2008 Page 10 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group           2. Central Processing Unit (CPU)

2.1 Data Registers (R0, R1, R2 and R3)

    R0 is a 16-bit register for transfer, arithmetic, and logic operations. The same applies to R1 to R3.
    R0 can be split into high-order bit (R0H) and low-order bit (R0L) to be used separately as 8-bit data registers. The
    same applies to R1H and R1L as R0H and R0L. R2 can be combined with R0 to be used as a 32-bit data register
    (R2R0). The same applies R3R1 as R2R0.

2.2 Address Registers (A0 and A1)

    A0 is a 16-bit register for address register indirect addressing and address register relative addressing. They also
    are used for transfer, arithmetic and logic operations. The same applies to A1 as A0.
    A1 can be combined with A0 to be used a 32-bit address register (A1A0).

2.3 Frame Base Register (FB)

    FB is a 16-bit register for FB relative addressing.

2.4 Interrupt Table Register (INTB)

    INTB, a 20-bit register, indicates the start address of an interrupt vector table.

2.5 Program Counter (PC)

    PC, 20 bits wide, indicates the address of an instruction to be executed.

2.6 User Stack Pointer (USP) and Interrupt Stack Pointer (ISP)

    The stack pointer (SP), USP and ISP, are 16 bits wide each.
    The U flag of FLG is used to switch between USP and ISP.

2.7 Static Base Register (SB)

    SB is a 16-bit register for SB relative addressing.

2.8 Flag Register (FLG)

    FLG is a 11-bit register indicating the CPU status.

2.8.1 Carry Flag (C)

        The C flag retains a carry, borrow, or shift-out bit that has occurred in the arithmetic and logic unit.

2.8.2 Debug Flag (D)

        The D flag is for debug only. Set to 0.

2.8.3 Zero Flag (Z)

        The Z flag is set to 1 when an arithmetic operation resulted in 0; otherwise, 0.

2.8.4 Sign Flag (S)

        The S flag is set to 1 when an arithmetic operation resulted in a negative value; otherwise, 0.

2.8.5 Register Bank Select Flag (B)

        The register bank 0 is selected when the B flag is 0. The register bank 1 is selected when this flag is set to 1.

2.8.6 Overflow Flag (O)

        The O flag is set to 1 when the operation resulted in an overflow; otherwise, 0.

Rev.2.00 Aug 27, 2008 Page 11 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group           2. Central Processing Unit (CPU)

2.8.7 Interrupt Enable Flag (I)

      The I flag enables a maskable interrupt.
      An interrupt is disabled when the I flag is set to 0, and are enabled when the I flag is set to 1. The I flag is set to
      0 when an interrupt request is acknowledged.

2.8.8 Stack Pointer Select Flag (U)

      ISP is selected when the U flag is set to 0; USP is selected when the U flag is set to 1.
      The U flag is set to 0 when a hardware interrupt request is acknowledged or the INT instruction of software
      interrupt numbers. 0 to 31 is executed.

2.8.9 Processor Interrupt Priority Level (IPL)

      IPL, 3 bits wide, assigns processor interrupt priority levels from level 0 to level 7.
      If a requested interrupt has greater priority than IPL, the interrupt is enabled.

2.8.10 Reserved Bit

      If necessary, set to 0. When read, the content is undefined.

Rev.2.00 Aug 27, 2008 Page 12 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                                                 3. Memory

3. Memory

  3.1 R8C/20 Group

      Figure 3.1 shows a Memory Map of R8C/20 Group. The R8C/20 Group has 1 Mbyte of address space from
      address 00000h to FFFFFh.
      The internal ROM is allocated lower addresses, beginning with address 0FFFFh. For example, a 48-Kbyte internal
      ROM is allocated addresses 04000h to 0FFFFh.
      The fixed interrupt vector table is allocated addresses 0FFDCh to 0FFFFh. They store the starting address of each
      interrupt routine.
      The internal RAM is allocated higher addresses, beginning with address 00400h. For example, a 2.5-Kbyte
      internal RAM is allocated addresses 00400h to 00DFFh. The internal RAM is used not only for storing data but
      also for calling subroutines and as stacks when interrupt requests are acknowledged.
      Special function registers (SFR) are allocated addresses 00000h to 002FFh. The peripheral function control
      registers are allocated here. All addresses within the SFR, which have nothing allocated are reserved for future
      user and cannot be accessed by users.

00000h               SFR
002FFh       (Refer to 4. Special
             Function Registers

                     (SFRs))

00400h

             Internal RAM

0XXXXh       Reserved area                   0FFDCh                      Undefined instruction
01300h                                      0FFFFh                              Overflow
02000h       Internal RAM
03000h                                                                     BRK instruction
0SSSSh        Internal ROM                                                   Address match
             (program ROM)
0YYYYh       Internal ROM(2)                                                   Single step
             (program ROM)                           Watchdog timeroscillation stop detectionvoltage detection
0FFFFh
ZZZZZh                                                                       Address break
FFFFFh                                                                         (Reserved)
                                                                                   Reset

NOTES:
   1. The blank regions are reserved. Do not access locations in these regions.
   2. Do not use addresses 20000h to 23FFFh because these areas are used for the emulator debugger. Refer to 23. Notes on
       Emulator Debugger of Hardware Manual.

                                     Internal ROM                      Internal RAM

Part Number                 Size Address 0YYYYh Address ZZZZZh Size Address 0XXXXh Address 0SSSSh

R5F21206JFP, R5F21206KFP 32 Kbytes   08000h          -     2 Kbytes    00BFFh                                     -

R5F21207JFP, R5F21207KFP 48 Kbytes   04000h          -     2.5 Kbytes  00DFFh                                     -

R5F21208JFP, R5F21208KFP 64 Kbytes   04000h        13FFFh  3 Kbytes    00FFFh                                     -

R5F2120AJFP, R5F2120AKFP 96 Kbytes   04000h        1BFFFh  5 Kbytes    00FFFh        037FFh

R5F2120CJFP, R5F2120CKFP 128 Kbytes  04000h        23FFFh  6 Kbytes    00FFFh        03BFFh

Figure 3.1 Memory Map of R8C/20 Group

Rev.2.00 Aug 27, 2008 Page 13 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                                                 3. Memory

3.2 R8C/21 Group

    Figure 3.2 shows a Memory Map of R8C/21 Group. The R8C/21 Group has 1 Mbyte of address space from
    address 00000h to FFFFFh.
    The internal ROM (program ROM) is allocated lower addresses, beginning with address 0FFFFh. For example, a
    48-Kbyte internal ROM is allocated addresses 04000h to 0FFFFh.
    The fixed interrupt vector table is allocated addresses 0FFDCh to 0FFFFh. They store the starting address of each
    interrupt routine.
    The internal ROM (data flash) is allocated addresses 02400h to 02BFFh.
    The internal RAM is allocated higher addresses, beginning with address 00400h. For example, a 2.5-Kbyte
    internal RAM is allocated addresses 00400h to 00DFFh. The internal RAM is used not only for storing data but
    also for calling subroutines and as stacks when interrupt requests are acknowledged.
    Special function registers (SFR) are allocated addresses 00000h to 002FFh. The peripheral function control
    registers are allocated them. All addresses within the SFR, which have nothing allocated are reserved for future
    use and cannot be accessed by users.

00000h               SFR
002FFh       (Refer to 4. Special
             Function Registers

                     (SFRs))

00400h

             Internal RAM

0XXXXh       Reserved area                   0FFDCh                      Undefined instruction
01300h                                      0FFFFh                              Overflow
02000h       Internal ROM
02400h       (data flash)(1)                                               BRK instruction
                                                                             Address match
02BFFh        Internal RAM
03000h                                                                        Single step
0SSSSh        Internal ROM                           Watchdog timeroscillation stop detectionvoltage detection
0YYYYh       (program ROM)
             Internal ROM(3)                                                 Address break
0FFFFh       (program ROM)                                                     (Reserved)
                                                                                   Reset
ZZZZZh
FFFFFh

NOTES:
   1. Data flash block A (1 Kbyte) and B (1 Kbyte) are shown.
   2. The blank regions are reserved. Do not access locations in these regions.
   3. Do not use addresses 20000h to 23FFFh because these areas are used for the emulator debugger. Refer to 23. Notes on
       Emulator Debugger of Hardware Manual.

                                     Internal ROM                      Internal RAM

Part Number                 Size Address 0YYYYh Address ZZZZZh Size Address 0XXXXh Address 0SSSSh

R5F21216JFP, R5F21216KFP 32 Kbytes   08000h          -     2 Kbytes    00BFFh                                     -

R5F21217JFP, R5F21217KFP 48 Kbytes   04000h          -     2.5 Kbytes  00DFFh                                     -

R5F21218JFP, R5F21218KFP 64 Kbytes   04000h        13FFFh  3 Kbytes    00FFFh                                     -

R5F2121AJFP, R5F2121AKFP 96 Kbytes   04000h        1BFFFh  5 Kbytes    00FFFh        037FFh

R5F2121CJFP, R5F2121CKFP 128 Kbytes  04000h        23FFFh  6 Kbytes    00FFFh        03BFFh

Figure 3.2 Memory Map of R8C/21 Group

Rev.2.00 Aug 27, 2008 Page 14 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                             4. Special Function Registers (SFRs)

4. Special Function Registers (SFRs)

  An SFR (special function register) is a control register for a peripheral function.
  Table 4.1 to Table 4.6 list the SFR Information.

Table 4.1 SFR Information (1)(1)

   Address                                                    Register                       Symbol  After reset
0000h
0001h       Processor Mode Register 0                                                  PM0           00h
0002h       Processor Mode Register 1                                                  PM1           00h
0003h       System Clock Control Register 0                                            CM0           01101000b
0004h       System Clock Control Register 1                                            CM1           00100000b
0005h
0006h       Protect Register                                                           PRCR          00h
0007h       Oscillation Stop Detection Register
0008h       Watchdog Timer Reset Register                                              OCD           00000100b
0009h       Watchdog Timer Start Register                                              WDTR          XXh
000Ah       Watchdog Timer Control Register                                            WDTS          XXh
000Bh       Address Match Interrupt Register 0                                         WDC           00X11111b
000Ch                                                                                  RMAD0         00h
000Dh       Address Match Interrupt Enable Register                                                  00h
000Eh       Address Match Interrupt Register 1                                         AIER          00h
000Fh                                                                                  RMAD1         00h
0010h       Count Source Protect Mode Register                                                       00h
0011h                                                                                                00h
0012h                                                                                                00h
0013h
0014h                                                                                  CSPR          00h
0015h                                                                                                10000000b(8)
0016h
0017h
0018h
0019h
001Ah
001Bh
001Ch

001Dh       High-Speed On-Chip Oscillator Control Register 0                           FRA0          00h
001Eh       High-Speed On-Chip Oscillator Control Register 1                           FRA1          When shipping
001Fh       High-Speed On-Chip Oscillator Control Register 2                           FRA2          00h
0020h
0021h
0022h
0023h
0024h
0025h
0026h

0030h       Voltage Detection Register 1(2)                                            VCA1          00001000b
0031h       Voltage Detection Register 2(6)                                            VCA2          00h(3)
0032h                                                                                                01000000b(4)
            Voltage Monitor 1 Circuit Control Register(7)                              VW1C
0033h       Voltage Monitor 2 Circuit Control Register(5)                              VW2C          0000X000b(3)
0034h                                                                                                0100X001b(4)
0035h                                                                                                00h
0036h

0037h
0038h
0039h

003Fh

X: Undefined
NOTES:

     1. The blank regions are reserved. Do not access locations in these regions.
     2. Software reset, watchdog timer reset, and voltage monitor 2 reset do not affect this register.
     3. The LVD0ON bit in the OFS register is set to 1.
     4. Power-on reset, voltage monitor 1 reset or the LVD0ON bit in the OFS register is set to 0.
     5. Software reset, watchdog timer reset, and voltage monitor 2 reset do not affect b2 and b3.
     6. Software reset, watchdog timer reset, and voltage monitor 2 reset do not affect b7.
     7. Software reset, the watchdog timer rest, and the voltage monitor 2 reset do not affect other than the b0 and b6.
     8. The CSPROINI bit in the OFS register is 0.

Rev.2.00 Aug 27, 2008 Page 15 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                         4. Special Function Registers (SFRs)

Table 4.2 SFR Information (2)(1)

Address                                                    Register                Symbol       After reset
0040h
0041h   Timer RD0 Interrupt Control Register                                      TRD0IC       XXXXX000b
0042h   Timer RD1 Interrupt Control Register                                      TRD1IC       XXXXX000b
0043h   Timer RE Interrupt Control Register                                       TREIC        XXXXX000b
0044h
0045h   Key Input Interrupt Control Register                                      KUPIC        XXXXX000b
0046h   A/D Conversion Interrupt Control Register                                 ADIC         XXXXX000b
0047h   SSU Interrupt Control Register/IIC Bus Interrupt Control Register(2)      SSUIC/IICIC  XXXXX000b
0048h   UART0 Transmit Interrupt Control Register
0049h   UART0 Receive Interrupt Control Register                                  S0TIC        XXXXX000b
004Ah   UART1 Transmit Interrupt Control Register                                 S0RIC        XXXXX000b
004Bh   UART1 Receive Interrupt Control Register                                  S1TIC        XXXXX000b
004Ch   INT2 Interrupt Control Register                                           S1RIC        XXXXX000b
004Dh   Timer RA Interrupt Control Register                                       INT2IC       XX00X000b
004Eh   Timer RB Interrupt Control Register                                       TRAIC        XXXXX000b
004Fh   INT1 Interrupt Control Register
         INT3 Interrupt Control Register                                           TRBIC        XXXXX000b
0050h                                                                             INT1IC       XX00X000b
0051h   INT0 Interrupt Control Register                                           INT3IC       XX00X000b
0052h
0053h                                                                             INT0IC       XX00X000b
0054h
0055h
0056h
0057h
0058h
0059h
005Ah
005Bh
005Ch
005Dh
005Eh
005Fh
0060h
0061h
0062h
0063h
0064h
0065h
0066h
0067h
0068h
0069h
006Ah
006Bh
006Ch
006Dh
006Eh
006Fh
0070h
0071h
0072h
0073h
0074h
0075h
0076h
0077h
0078h
0079h
007Ah
007Bh
007Ch
007Dh
007Eh
007Fh

X: Undefined
NOTES:

     1. The blank regions are reserved. Do not access locations in these regions.
     2. Selected by the IICSEL bit in the PMR register.

Rev.2.00 Aug 27, 2008 Page 16 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                         4. Special Function Registers (SFRs)

Table 4.3 SFR Information (3)(1)

Address                                                    Register                Symbol       After reset
0080h
0081h   UART0 Transmit/Receive Mode Register                                      U0MR         00h
0082h   UART0 Bit Rate Register                                                   U0BRG        XXh
0083h   UART0 Transmit Buffer Register                                            U0TB         XXh
0084h   UART0 Transmit/Receive Control Register 0                                              XXh
0085h   UART0 Transmit/Receive Control Register 1                                 U0C0         00001000b
0086h   UART0 Receive Buffer Register                                             U0C1         00000010b
0087h   UART1 Transmit/Receive Mode Register                                      U0RB         XXh
0088h   UART1 Bit Rate Register                                                                XXh
0089h   UART1 Transmit Buffer Register                                            U1MR         00h
008Ah   UART1 Transmit/Receive Control Register 0                                 U1BRG        XXh
008Bh   UART1 Transmit/Receive Control Register 1                                 U1TB         XXh
008Ch   UART1 Receive Buffer Register                                                          XXh
008Dh                                                                             U1C0         00001000b
008Eh   SS Control Register H/IIC Bus Control Register 1(2)                       U1C1         00000010b
008Fh   SS Control Register L/IIC Bus Control Register 2(2)                       U1RB         XXh
0090h   SS Mode Register/IIC Bus Mode Register 1(2)                                            XXh
0091h   SS Enable Register/IIC Bus Interrupt Enable Register(2)
0092h   SS Status Register/IIC Bus Status Register(2)                             SSCRH/ICCR1  00h
0093h   SS Mode Register 2/Slave Address Register(2)                              SSCRL/ICCR2  01111101b
0094h   SS Transmit Data Register/IIC Bus Transmit Data Register(2)               SSMR/ICMR    00011000b
0095h   SS Receive Data Register/IIC Bus Receive Data Register(2)                 SSER/ICIER   00h
0096h                                                                             SSSR/ICSR    00h/0000X000b
0097h                                                                             SSMR2/SAR    00h
0098h                                                                             SSTDR/ICDRT  FFh
0099h                                                                             SSRDR/ICDRR  FFh
009Ah
009Bh
009Ch
009Dh
009Eh
009Fh
00A0h
00A1h
00A2h
00A3h
00A4h
00A5h
00A6h
00A7h
00A8h
00A9h
00AAh
00ABh
00ACh
00ADh
00AEh
00AFh
00B0h
00B1h
00B2h
00B3h
00B4h
00B5h
00B6h
00B7h
00B8h

00B9h

00BAh

00BBh

00BCh

00BDh

00BEh

00BFh

X: Undefined
NOTES:

     1. The blank regions are reserved. Do not access locations in these regions.
     2. Selected by the IICSEL bit in the PMR register.

Rev.2.00 Aug 27, 2008 Page 17 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                         4. Special Function Registers (SFRs)

Table 4.4 SFR Information (4)(1)

Address                                    Register                                         Symbol            After reset
00C0h                                                                             AD               XXh
00C1h   A/D Register                                                                               XXh
00C2h
00C3h   A/D Control Register 2                                                    ADCON2           00h
00C4h   A/D Control Register 0
00C5h   A/D Control Register 1                                                    ADCON0           00h
00C6h
00C7h   Port P0 Register                                                          ADCON1           00h
00C8h   Port P1 Register
00C9h   Port P0 Direction Register                                                P0               XXh
00CAh    Port P1 Direction Register
00CBh    Port P2 Register                                                          P1               XXh
00CCh    Port P3 Register
00CDh    Port P2 Direction Register                                                PD0              00h
00CEh    Port P3 Direction Register
00CFh   Port P4 Register                                                          PD1              00h
00D0h   Port P4 Direction Register
00D1h   Port P6 Register                                                          P2               XXh
00D2h   Port P6 Direction Register
00D3h                                                                             P3               XXh
00D4h   UART1 Function Select Register
00D5h   Port Mode Register                                                        PD2              00h
00D6h   External Input Enable Register
00D7h   INT Input Filter Select Register                                          PD3              00h
00D8h   Key Input Enable Register
00D9h   Pull-Up Control Register 0                                                P4               XXh
00DAh    Pull-Up Control Register 1
00DBh                                                                              PD4              00h
00DCh
00DDh                                                                              P6               XXh
00DEh
00DFh                                                                             PD6              00h
00E0h
00E1h                                                                             U1SR             XXh
00E2h
00E3h                                                                             PMR              00h
00E4h                                                                             INTEN            00h
00E5h                                                                             INTF             00h
00E6h                                                                             KIEN             00h
00E7h                                                                             PUR0             00h
00E8h                                                                             PUR1             XX00XX00b
00E9h
00EAh
00EBh
00ECh
00EDh
00EEh
00EFh
00F0h
00F1h
00F2h
00F3h
00F4h
00F5h
00F6h
00F7h
00F8h
00F9h
00FAh
00FBh
00FCh
00FDh
00FEh
00FFh

X: Undefined
NOTE:

     1. The blank regions are reserved. Do not access locations in these regions.

Rev.2.00 Aug 27, 2008 Page 18 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                         4. Special Function Registers (SFRs)

Table 4.5 SFR Information (5)(1)

Address                                      Register                                       Symbol            After reset
0100h                                                                             TRACR            00h
0101h   Timer RA Control Register                                                 TRAIOC           00h
0102h   Timer RA I/O Control Register                                             TRAMR            00h
0103h   Timer RA Mode Register                                                    TRAPRE           FFh
0104h   Timer RA Prescaler Register                                               TRA              FFh
0105h   Timer RA Register
0106h                                                                             LINCR            00h
0107h   LIN Control Register                                                      LINST            00h
0108h   LIN Status Register                                                       TRBCR            00h
0109h   Timer RB Control Register                                                 TRBOCR           00h
010Ah   Timer RB One-Shot Control Register                                        TRBIOC           00h
010Bh   Timer RB I/O Control Register                                             TRBMR            00h
010Ch   Timer RB Mode Register                                                    TRBPRE           FFh
010Dh   Timer RB Prescaler Register                                               TRBSC            FFh
010Eh   Timer RB Secondary Register                                               TRBPR            FFh
010Fh   Timer RB Primary
0110h
0111h   Timer RE Counter Data Register                                            TRESEC           00h
0112h   Timer RE Compare Data Register                                            TREMIN           00h
0113h
0114h   Timer RE Control Register 1                                               TRECR1           00h
0115h   Timer RE Control Register 2                                               TRECR2           00h
0116h   Timer RE Count Source Select Register                                     TRECSR           00001000b
0117h
0118h   Timer RD Start Register                                                   TRDSTR           11111100b
0119h   Timer RD Mode Register                                                    TRDMR            00001110b
011Ah   Timer RD PWM Mode Register                                                TRDPMR           10001000b
011Bh   Timer RD Function Control Register                                        TRDFCR           10000000b
011Ch   Timer RD Output Master Enable Register 1                                  TRDOER1          FFh
011Dh   Timer RD Output Master Enable Register 2                                  TRDOER2          01111111b
011Eh   Timer RD Output Control Register                                          TRDOCR           00h
011Fh   Timer RD Digital Filter Function Select Register 0                        TRDDF0           00h
0120h   Timer RD Digital Filter Function Select Register 1                        TRDDF1           00h
0121h
0122h
0123h
0124h
0125h
0126h
0127h
0128h
0129h
012Ah
012Bh
012Ch
012Dh
012Eh
012Fh
0130h
0131h
0132h
0133h
0134h
0135h
0136h
0137h
0138h
0139h
013Ah
013Bh
013Ch
013Dh
013Eh
013Fh

X: Undefined
NOTE:

     1. The blank regions are reserved. Do not access locations in these regions.

Rev.2.00 Aug 27, 2008 Page 19 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                           4. Special Function Registers (SFRs)

Table 4.6 SFR Information (6)(1)

Address                                                    Register           Symbol                       After reset
0140h   Timer RD Control Register 0                                 TRDCR0                      00h
0141h   Timer RD I/O Control Register A0                            TRDIORA0                    10001000b
0142h   Timer RD I/O Control Register C0                            TRDIORC0                    10001000b
0143h   Timer RD Status Register 0                                  TRDSR0                      11100000b
0144h   Timer RD Interrupt Enable Register 0                        TRDIER0                     11100000b
0145h   Timer RD PWM Mode Output Level Control Register 0           TRDPOCR0                    11111000b
0146h   Timer RD Counter 0                                          TRD0                        00h
0147h                                                                                           00h
0148h   Timer RD General Register A0                                TRDGRA0                     FFh
0149h                                                                                           FFh
014Ah   Timer RD General Register B0                                TRDGRB0                     FFh
014Bh                                                                                           FFh
014Ch   Timer RD General Register C0                                TRDGRC0                     FFh
014Dh                                                                                           FFh
014Eh   Timer RD General Register D0                                TRDGRD0                     FFh
014Fh                                                                                           FFh
0150h   Timer RD Control Register 1                                 TRDCR1                      00h
0151h   Timer RD I/O Control Register A1                            TRDIORA1                    10001000b
0152h   Timer RD I/O Control Register C1                            TRDIORC1                    10001000b
0153h   Timer RD Status Register 1                                  TRDSR1                      11000000b
0154h   Timer RD Interrupt Enable Register 1                        TRDIER1                     11100000b
0155h   Timer RD PWM Mode Output Level Control Register 1           TRDPOCR1                    11111000b
0156h   Timer RD Counter 1                                          TRD1                        00h
0157h                                                                                           00h
0158h   Timer RD General Register A1                                TRDGRA1                     FFh
0159h                                                                                           FFh
015Ah   Timer RD General Register B1                                TRDGRB1                     FFh
015Bh                                                                                           FFh
015Ch   Timer RD General Register C1                                TRDGRC1                     FFh
015Dh                                                                                           FFh
015Eh   Timer RD General Register D1                                TRDGRD1                     FFh
015Fh                                                                                           FFh

01B0h    Flash Memory Control Register 4                             FMR4                        01000000b
01B1h    Flash Memory Control Register 1                             FMR1
01B2h    Flash Memory Control Register 0                             FMR0                        1000000Xb
01B3h
01B4h                                                                                            00000001b
01B5h
01B6h                                                                                            (Note 2)
01B7h
01B8h
01B9h
01BAh
01BBh
01BCh
01BDh
01BEh
01BFh

FFFFh Option Function Select Register                                OFS

X: Undefined
NOTES:

     1. The blank regions are reserved. Do not access locations in these regions.
     2. The OFS register cannot be changed by a program. Use a flash programmer to write to it.

Rev.2.00 Aug 27, 2008 Page 20 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                      5. Electrical Characteristics

5. Electrical Characteristics

Table 5.1 Absolute Maximum Ratings

   Symbol                        Parameter                    Condition                         Rated value              Unit
VCC/AVCC   Supply voltage
VI         Input voltage                                                                        -0.3 to 6.5              V
VO         Output voltage
Pd         Power dissipation                                                                    -0.3 to VCC+0.3          V

                                                                                                -0.3 to VCC+0.3          V

                                                              -40C  Topr  85C                 300                      mW

                                                              85C < Topr  125C                125                      mW

Topr       Operating ambient temperature                                                -40 to 85 (J version) /          C

                                                                                        -40 to 125 (K version)

Tstg       Storage temperature                                                                  -65 to 150               C

Table 5.2 Recommended Operating Conditions

   Symbol                     Parameter                       Conditions                 Min.   Standard          Max.   Unit
VCC/AVCC                                                                                  2.7      Typ.            5.5     V
VSS/AVCC   Supply voltage                                                                  -         -              -      V
VIH                                                                                     0.8VCC       0             VCC     V
VIL        Supply voltage                                                                  0         -           0.2VCC    V
IOH(sum)                                                                                   -         -             -60   mA
           Input "H" voltage                                                               -         -             -10   mA
IOH(peak)                                                                                  -                        -5   mA
IOH(avg)   Input "L" voltage                                                               -         -              60   mA
IOL(sum)                                                                                   -         -              10   mA
           Peak sum output "H"              Sum of all                                     -         -              5    mA
IOL(peak)  current                          Pins IOH (peak)                                0                        20
IOL(avg)                                                                                   0         -              16   MHz
f(XIN)     Peak output "H" current                                                         0         -              10   MHz
                                                                                           0         -              20   MHz
-          Average output "H" current                                                      0                        16   MHz
                                                                                           0         -              10   MHz
           Peak sum output "L"              Sum of all                                     -                        -    MHz
           currents                         Pins IOL (peak)                                          -                   kHz
                                                                                           -         -              20
           Peak output "L" currents                                                                                      MHz
                                                                                           -         -              10
           Average output "L" current                                                                                    MHz
                                                                                                     -
           XIN clock input oscillation frequency              3.0 V  VCC  5.5 V                    125
                                                              -40C  Topr  85C
           System clock                     OCD2 = 0                                                 -
                                            When XIN          3.0 V  VCC  5.5 V
                                            clock is          -40C  Topr  125C                     -
                                            selected.
                                                              2.7 V  VCC < 3.0 V
                                            OCD2 = 1
                                            When on-chip      3.0 V  VCC  5.5 V
                                            oscillator clock  -40C  Topr  85C
                                            is selected.
                                                              3.0 V  VCC  5.5 V
                                                              -40C  Topr  125C

                                                              2.7 V  VCC < 3.0 V

                                                              FRA01 = 0
                                                              When low-speed on-
                                                              chip oscillator clock is
                                                              selected.

                                                              FRA01 = 1
                                                              When high-speed on-
                                                              chip oscillator clock is
                                                              selected.
                                                              3.0 V  VCC  5.5 V
                                                              -40C  Topr  85C

                                                              FRA01 = 1
                                                              When high-speed on-
                                                              chip oscillator clock is
                                                              selected.

NOTES:
     1. VCC = 2.7 to 5.5 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), unless otherwise specified.
     2. The average output current indicates the average value of current measured during 100 ms.

Rev.2.00 Aug 27, 2008 Page 21 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                        5. Electrical Characteristics

Table 5.3 A/D Converter Characteristics

   Symbol                   Parameter               Conditions                       Standard        Unit
-
-                                                                                 Min. Typ. Max.     Bits
                                                                                                     LSB
Rladder    Resolution                           Vref = AVCC                       -  -         10    LSB
tconv                                           AD = 10 MHz, Vref = AVCC = 5.0 V                     LSB
           Absolute           10-bit mode       AD = 10 MHz, Vref = AVCC = 5.0 V  -  -         3    LSB
Vref       Accuracy           8-bit mode        AD = 10 MHz, Vref = AVCC = 3.3 V                      k
VIA                                             AD = 10 MHz, Vref = AVCC = 3.3 V  -  -         2     s
-                                               Vref = AVCC                                           s
                              10-bit mode       AD = 10 MHz, Vref = AVCC = 5.0 V  -  -         5
                                                AD = 10 MHz, Vref = AVCC = 5.0 V                       V
                              8-bit mode                                          -  -         2      V
                                                                                                     MHz
           Resistor ladder                                                        10 -         40    MHz

           Conversion time 10-bit mode                                            3.3 -        -

                              8-bit mode                                          2.8 -        -

           Reference voltage                                                      2.7 -        AVCC

           Analog input voltage(2)                                                0  -         AVCC

           A/D operating Without sample & hold                                    0.25 -       10
           clock frequency With sample & hold
                                                                                  1  -         10

NOTES:
     1. VCC = AVCC = 2.7 to 5.5 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), unless otherwise specified.
     2. When analog input voltage exceeds reference voltage, A/D conversion result is 3FFh in 10-bit mode, FFh in 8-bit mode.

                                                P0

                                                P1

                                                P2  30pF

                                                P3

                                                P4

                                                P6

Figure 5.1 Ports P0 to P4, P6 Timing Measurement Circuit

Rev.2.00 Aug 27, 2008 Page 22 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                          5. Electrical Characteristics

Table 5.4 Flash Memory (Program ROM) Electrical Characteristics

Symbol                Parameter                               Conditions                            Standard               Unit

                                                   R8C/20 Group             Min.                    Typ.      Max.         times
                                                   R8C/21 Group            100(3)                                          times
-       Program/erase endurance(2)                                        1,000(3)                  -         -
                                                                                                                            s
                                                                              -                     -         -              s
                                                                              -                                             s
-       Byte program time                                                     -                     50        400
                                                                                                                            s
-       Block erase time                                                                            0.4       9

td(SR-SUS) Time delay from suspend request until                                                    - 97 + CPU clock
               erase suspend
                                                                                                                6 cycle

-       Interval from erase start/restart until                           650                       -         -

        following suspend request

-       Interval from program start/restart until                         0                         -         -            ns

        following suspend request

-       Time from suspend until program/erase                             -                         -     3 + CPU clock s

        restart                                                                                                4 cycle

-       Program, erase voltage                                                                 2.7  -         5.5          V
                                                                                               2.7
-       Read voltage                                                                             0  -         5.5          V
                                                   Ambient temperature = 55C 20
-       Program, erase temperature                                                                  -         60           C

-       Data hold time(7)                                                                           -         -            year

NOTES:
     1. VCC = 2.7 to 5.5 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), unless otherwise specified.
     2. Definition of programming/erasure endurance
          The programming and erasure endurance is defined on a per-block basis.
          If the programming and erasure endurance is n (n = 100 or 1,000), each block can be erased n times.
          For example, if 1,024 1-byte writes are performed to different addresses in block A, a 1 Kbyte block, and then the block is
          erased, the programming/erasure endurance still stands at one. However, the same address must not be programmed more
          than once per erase operation (overwriting prohibited).
     3. Endurance to guarantee all electrical characteristics after program and erase (1 to Min. value can be guaranteed).
     4. In a system that executes multiple programming operations, the actual erasure endurance can be reduced by writing to
          sequential addresses in turn so that as much of the block as possible is used up before performing an erase operation. For
          example, when programming groups of 16 bytes, the effective number of rewrites can be minimized by programming up to
          128 groups before erasing them all in one operation. It is also advisable to retain data on the erasure endurance of each
          block and limit the number of erase operations to a certain number.
     5. If error occurs during block erase, attempt to execute the clear status register command, then the block erase command at
          least three times until the erase error does not occur.
     6. Customers desiring program/erase failure rate information should contact their Renesas technical support representative.
     7. The data hold time includes time that the power supply is off or the clock is not supplied.

Rev.2.00 Aug 27, 2008 Page 23 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                           5. Electrical Characteristics

Table 5.5 Flash Memory (Data Flash Block A, Block B) Electrical Characteristics(4)

Symbol                Parameter                    Conditions     Min.                               Standard  Max.   Unit
                                                               10,000(3)                             Typ.        -
-       Program/erase endurance(2)                                                                                    times
                                                                    -                                  -       400     s
-       Byte program time                                                                             50
                                                                    -
        (Program/erase endurance  1,000 times)
                                                                    -
-       Byte program time                                                                            65        -      s

        (Program/erase endurance > 1,000 times)

-       Block erase time                                                                             0.2       9      s

        (Program/erase endurance  1,000 times)

-       Block erase time                                       -                                     0.3       -      s
                                                               -
        (Program/erase endurance > 1,000 times)

td(SR-SUS) Time delay from suspend request until                                                     - 97 + CPU clock s
              erase suspend
                                                                                                                6 cycle

-       Interval from erase start/restart until                650                                   -         -      s

        following suspend request

-       Interval from program start/restart until              0                                     -         -      ns

        following suspend request

-       Time from suspend until program/erase                  -                                     - 3 + CPU clock s

        restart                                                                                                 4 cycle

-       Program, erase voltage                                                                  2.7  -         5.5    V
                                                                                                2.7
-       Read voltage                                                                            -40  -         5.5    V
                                                   Ambient temperature = 55C 20
-       Program, erase temperature                                                                   -         85(8)  C

-       Data hold time(9)                                                                            -         -      year

NOTES:
     1. VCC = 2.7 to 5.5 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), unless otherwise specified.
     2. Definition of programming/erasure endurance
          The programming and erasure endurance is defined on a per-block basis.
          If the programming and erasure endurance is n (n = 10,000), each block can be erased n times.
          For example, if 1,024 1-byte writes are performed to different addresses in block A, a 1 Kbyte block, and then the block is
          erased, the programming/erasure endurance still stands at one. However, the same address must not be programmed more
          than once per erase operation (overwriting prohibited).
     3. MInimum endurance to guarantee all electrical characteristics after program and erase (1 to Min. value can be guaranteed).
     4. Standard of block A and block B when program and erase endurance exceeds 1,000 times. Byte program time to 1,000 times
          are the same as that in program ROM.
     5. In a system that executes multiple programming operations, the actual erasure endurance can be reduced by writing to
          sequential addresses in turn so that as much of the block as possible is used up before performing an erase operation. For
          example, when programming groups of 16 bytes, the effective number of rewrites can be minimized by programming up to
          128 groups before erasing them all in one operation. In addition, averaging the erasure endurance between blocks A and B
          can further reduce the actual erasure endurance. It is also advisable to retain data on the erasure endurance of each block
          and limit the number of erase operations to a certain number.
     6. If error occurs during block erase, attempt to execute the clear status register command, then the block erase command at
          least three times until the erase error does not occur.
     7. Customers desiring program/erase failure rate information should contact their Renesas technical support representative.
     8. 125C for K version.
     9. The data hold time includes time that the power supply is off or the clock is not supplied.

Rev.2.00 Aug 27, 2008 Page 24 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                   5. Electrical Characteristics

              Suspend request
(Maskable interrupt request)

                                   FMR46                             Fixed time  Clock-dependent time
Figure 5.2 Time delay until Suspend                                                                         Access restart

                                                                                 td(SR-SUS)

Table 5.6 Voltage Detection 1 Circuit Electrical Characteristics

  Symbol                                   Parameter                 Condition                       Standard
                                                                                                                                Unit
Vdet1        Voltage detection level(3, 4)
td(Vdet1-A)  Voltage monitor 1 reset generation time(5)                                      Min. Typ. Max.
-            Voltage detection circuit self power consumption
td(E-A)      Waiting time until voltage detection circuit operation                          2.70 2.85 3.00                 V
             starts(2)
Vccmin       MCU operating voltage minimum value                                             -                 40 200 s

                                                                     VCA26 = 1, VCC = 5.0 V -                  0.6  -       A

                                                                                             -                 -    100 s

                                                                                             2.70              -    -       V

NOTES:
     1. The measurement condition is VCC = 2.7 V to 5.5 V and Topr = -40C to 85C (J version) / -40C to 125C (K version).
     2. Necessary time until the voltage detection circuit operates when setting to 1 again after setting the VCA26 bit in the VCA2
          register to 0.
     3. Hold Vdet2 > Vdet1.
     4. This parameter shows the voltage detection level when the power supply drops. The voltage detection level when the power
          supply rises is higher than the voltage detection level when the power supply drops by approximately 0.1 V.
     5. Time until the voltage monitor 1 reset is generated after the voltage passes Vdet1 when VCC falls. When using the digital filter,
          its sampling time is added to td(Vdet1-A). When using the voltage monitor 1 reset, maintain this time until VCC = 2.0 V after the
          voltage passes Vdet1 when the power supply falls.

Table 5.7 Voltage Detection 2 Circuit Electrical Characteristics

  Symbol                                   Parameter                 Condition                       Standard
Vdet2                                                                                                                           Unit
td(Vdet2-A)  Voltage detection level(4)
             Voltage monitor 2 reset/interrupt request generation                            Min. Typ. Max.
-            time(2, 5)
td(E-A)      Voltage detection circuit self power consumption                                3.3 3.6 3.9                    V
             Waiting time until voltage detection circuit operation
             starts(3)                                                                       -                 40 200 s

                                                                     VCA27 = 1, VCC = 5.0V -                   0.6  -       A
                                                                                                            -
                                                                                                               -    100 s

NOTES:
     1. The measurement condition is VCC = 2.7 V to 5.5 V and Topr = -40C to 85C (J version) / -40C to 125C (K version).
     2. Time until the voltage monitor 2 reset/interrupt request is generated since the voltage passes Vdet2.
     3. Necessary time until the voltage detection circuit operates when setting to 1 again after setting the VCA27 bit in the VCA2
          register to 0.
     4. Hold Vdet2 > Vdet1.
     5. When using the digital filter, its sampling time is added to td(Vdet2-A). When using the voltage monitor 2 reset, maintain this
          time until VCC = 2.0 V after the voltage passes Vdet2 when the power supply falls.

Rev.2.00 Aug 27, 2008 Page 25 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                    5. Electrical Characteristics

Table 5.8 Power-on Reset Circuit, Voltage Monitor 1 Reset Circuit Electrical Characteristics(3)

Symbol                              Parameter                       Condition                 Standard                            Unit

                                                             VCC  3.6 V           Min. Typ. Max.                                    V
                                                             VCC > 3.6 V                                                            V
Vpor1   Power-on reset valid voltage(4)                                           -           -         0.1                    mV/msec
Vpor2   Power-on reset or voltage monitor 1 valid voltage                                                                      mV/msec
trth    External power VCC rise gradient                                          0           - Vdet1

                                                                                  20(2)       -         -

                                                                                  20(2)       -         2,000

NOTES:
     1. Topr = -40C to 85C (J version) / -40C to 125C (K version), unless otherwise specified.
     2. This condition (the minimum value of external power VCC rise gradient) does not apply if Vpor2  1.0 V.
     3. To use the power-on reset function, enable voltage monitor 1 reset by setting the LVD1ON bit in the OFS register to 0, the
          VW1C0 and VW1C6 bits in the VW1C register to 1 respectively, and the VCA26 bit in the VCA2 register to 1.
     4. tw(por1) indicates the duration the external power VCC must be held below the effective voltage (Vpor1) to enable a power on
          reset. When turning on the power for the first time, maintain tw(por1) for 30s or more if -20C  Topr  125C, maintain tw(por1)
          for 3,000s or more if -40C  Topr < -20C.

        Vdet1(3)                                                                                          Vdet1(3)
                                                                                              Vpor2
                                    trth                                          2.0 V trth

External power Vcc                                         td(Vdet1-A)

        Vpor1

                          tw(por1)

                                                             Sampling time(1, 2)

Internal reset signal
             ("L" valid)

                                                   1    32                                       1      32
                                               fOCO-S                                         fOCO-S

NOTES:
  1. When using the voltage monitor 1 digital filter, ensure VCC is 2.0 V or higher during the sampling time.
  2. The sampling clock can be selected. Refer to 6. Voltage Detection Circuit of Hardware Manual for details.
  3. Vdet1 indicates the voltage detection level of the voltage detection 1 circuit. Refer to 6. Voltage Detection Circuit of
     Hardware Manual for details.

Figure 5.3 Power-on Reset Circuit Electrical Characteristics

Rev.2.00 Aug 27, 2008 Page 26 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                   5. Electrical Characteristics

Table 5.9 High-Speed On-Chip Oscillator Circuit Electrical Characteristics

   Symbol                   Parameter                           Condition                           Standard                 Unit
fOCO40M                                                                                      Min. Typ. Max.                  MHz
           High-speed on-chip oscillator frequency temperature  VCC = 4.75 V to 5.25 V,      39.2 40 40.8                    MHz
-          supply voltage dependence                          0C  Topr  60C(2)           38.8 40 41.2                    MHz
-                                                               VCC = 3.0 V to 5.25 V,       38.4 40 41.6                    MHz
-          The value of the FRA1 register when the reset is     -20C  Topr  85C(2)         38.0 40 42.0                    MHz
-          deasserted                                           VCC = 3.0 V to 5.5 V,        37.6 40 42.4
           High-speed on-chip oscillator adjustment range       -40C  Topr  85C(2)         08h 40 F7h                        -
           Oscillation stability time                           VCC = 3.0 V to 5.5 V,                                        MHz
           Self power consumption when high-speed on-chip       -40C  Topr  125C(2)          - + 0.3 -
           oscillator oscillating                               VCC = 2.7 V to 5.5 V,                                         s
                                                                -40C  Topr  125C(2)        -  10 100                        A

                                                                Adjust the FRA1 register to  - 600 -
                                                                -1 bit (the value when the
                                                                reset is deasserted)

                                                                VCC = 5.0 V, Topr = 25C

NOTES:
     1. VCC = 2.7 V to 5.5 V, Topr = -40C to 85C (J version) / -40C to 125C (K version), unless otherwise specified.
     2. The standard value shows when the reset is deasserted for the FRA1 register.

Table 5.10 Low-Speed On-Chip Oscillator Circuit Electrical Characteristics

  Symbol                               Parameter                             Condition              Standard
                                                                VCC = 5.0 V, Topr = 25C                                     Unit
fOCO-S     Low-speed on-chip oscillator frequency
-          Oscillation stability time                                                        Min. Typ. Max.
-          Self power consumption when low-speed on-chip
           oscillator oscillating                                                            40 125 250 kHz

                                                                                             -  10 100 s

                                                                                             -  15                        -  A

NOTE:
     1. VCC = 2.7 V to 5.5 V, Topr = -40C to 85C (J version) / -40C to 125C (K version), unless otherwise specified.

Table 5.11 Power Supply Circuit Timing Characteristics

  Symbol                               Parameter                Condition                           Standard
td(P-R)                                                                                                                      Unit
td(R-S)    Time for internal power supply stabilization during
           power-on(2)                                                                       Min. Typ. Max.
           STOP exit time(3)
                                                                                             1  - 2000 s

                                                                                             -  - 150 s

NOTES:
     1. The measurement condition is VCC = 2.7 to 5.5 V and Topr = -40C to 85C (J version) / -40C to 125C (K version), unless
          otherwise specified.
     2. Waiting time until the internal power supply generation circuit stabilizes during power-on.
     3. Time until CPU clock supply starts since the interrupt is acknowledged to exit stop mode.

Rev.2.00 Aug 27, 2008 Page 27 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                            5. Electrical Characteristics

Table 5.12 Timing Requirements of Clock Synchronous Serial I/O with Chip Select(1)

   Symbol                  Parameter                Conditions        Standard         Unit

tSUCYC                                                          Min.  Typ.      Max.  tCYC(2)
tHI                                                                                   tSUCYC
tLO        SSCK clock cycle time                                4     -         -     tSUCYC
tRISE                                                                                 tCYC(2)
           SSCK clock "H" width                                 0.4   -         0.6
tFALL                                                                                   s
           SSCK clock "L" width                                 0.4   -         0.6   tCYC(2)
tSU
tH         SSCK clock rising time           Master              -     -         1       s
tLEAD                                                                                   ns
tLAG                                        Slave               -     -         1     tCYC(2)
tOD                                                                                     ns
tSA        SSCK clock falling time          Master              -     -         1       ns
tOR
                                            Slave               -     -         1     tCYC(2)
                                                                                        ns
           SSO, SSI data input setup time                       100   -         -       ns

           SSO, SSI data input hold time                        1     -         -

           SCS setup time                   Slave               1tCYC + 50 -    -

           SCS hold time                    Slave               1tCYC + 50 -    -

           SSO, SSI data output delay time                      -     -         1

           SSI slave access time                                -     - 1tCYC + 100

           SSI slave out open time                              -     - 1tCYC + 100

NOTES:
     1. VCC = 2.7 to 5.5 V, VSS = 0 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), unless otherwise specified.
     2. 1tCYC = 1/f1(s)

Rev.2.00 Aug 27, 2008 Page 28 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                                 5. Electrical Characteristics

4-wire bus communication mode, Master, CPHS = 1

SCS (output)                VIH or VOH
                               VIH or VOH
                                        tHI                             tFALL                       tRISE

SSCK (output)
   (CPOS = 1)

                                                                  tLO
                                                                   tHI

SSCK (output)
   (CPOS = 0)

                                 tLO                                    tSUCYC

SSO (output)

                                                                                  tOD

SSI (input)

                            tSU  tH

4-wire bus communication mode, Master, CPHS = 0

SCS (output)                VIH or VOH
                               VIH or VOH
                                        tHI                             tFALL                       tRISE

SSCK (output)
   (CPOS = 1)

                                                                  tLO
                                                                   tHI

SSCK (output)
   (CPOS = 0)

                                 tLO                                    tSUCYC

SSO (output)

                                                                                               tOD

SSI (input)

                                 tSU         tH

CPHS, CPOS: Bits in SSMR register

Figure 5.4 I/O Timing of Clock Synchronous Serial I/O with Chip Select (Master)

Rev.2.00 Aug 27, 2008 Page 29 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                 5. Electrical Characteristics

4-wire bus communication mode, Slave, CPHS = 1

SCS (input)                 VIH or VOH
                               VIH or VOH

                                        tLEAD   tHI                   tFALL         tRISE             tLAG
                                                                                                            tOR
SSCK (input)                                             tLO
(CPOS = 1)                                              tHI                               tLAG
                                                                                                 tOR
SSCK (input)
(CPOS = 0)

                                                tLO             tSUCYC

SSO (input)

                                        tSU          tH

SSI (output)

                                   tSA                                tOD

4-wire bus communication mode, Slave, CPHS = 0

   SCS (input)              VIH or VOH

SSCK (input)                VIH or VOH
(CPOS = 1)
                            tLEAD       tHI              tFALL               tRISE

                                                tLO
                                                tHI

SSCK (input)
(CPOS = 0)

                                        tLO                   tSUCYC

SSO (input)

                                        tSU          tH

SSI (output)

                tSA                                                   tOD

                                CPHS, CPOS: Bits in SSMR register

Figure 5.5 I/O Timing of Clock Synchronous Serial I/O with Chip Select (Slave)

Rev.2.00 Aug 27, 2008 Page 30 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                         5. Electrical Characteristics

                                                                 tHI  tSUCYC

                            VIH or VOH

            SSCK

                               VIH or VOH
                                                   tLO

SSO (output)                                                                  tOD
   SSI (input)

                            tSU      tH

Figure 5.6  I/O Timing of Clock Synchronous Serial I/O with Chip Select
            (Clock Synchronous Communication Mode)

Rev.2.00 Aug 27, 2008 Page 31 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                             5. Electrical Characteristics

Table 5.13 Timing Requirements of I2C Bus Interface(1)

   Symbol                        Parameter                      Conditions             Standard                                 Unit
tSCL       SCL input cycle time
                                                                             Min.      Typ.      Max.

                                                                             12tCYC +  -         -                              ns

                                                                             600(2)

tSCLH      SCL input "H" width                                               3tCYC +   -         -                              ns

                                                                             300(2)

tSCLL      SCL input "L" width                                               5tCYC +   -         -                              ns

                                                                             300(2)

tsf        SCL, SDA input falling time                                       -         -         300                            ns
tSP        SCL, SDA input spike pulse rejection time
tBUF       SDA input bus-free time                                           -         -         1tCYC(2)                       ns
tSTAH      Start condition input hole time
tSTAS                                                                        5tCYC(2)  -         -                              ns
tSTOP      Retransmit start condition input setup time
tSOAS      Stop condition input setup time                                   3tCYC(2)  -         -                              ns
           Data input setup time
                                                                             3tCYC(2)  -         -                              ns

                                                                             3tCYC(2)  -         -                              ns

                                                                             1tCYC +   -         -                              ns

                                                                             20(2)

tSDAH      Data input hold time                                              0         -         -                              ns

NOTES:
     1. VCC = 2.7 to 5.5 V, VSS = 0V at Topr = -40 to 85C (J version) / -40 to 125C (K version), unless otherwise specified.
     2. 1tCYC = 1/f1(s)

SDA                          VIH
                             VIL
                 tBUF        tSTAH

                                            tSCLH                     tSTAS               tSP tSTOP
                                                                Sr(3)
SCL                                                                                                           P(2)
                                                                                       tSDAS
           P(2)        S(1)      tSCLL

                       tSf                          tSr

                                            tSCL         tSDAH

           NOTES:
                   1. Start condition
                   2. Stop condition
                   3. Retransmit "Start" condition

Figure 5.7 I/O Timing of I2C Bus Interface

Rev.2.00 Aug 27, 2008 Page 32 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                 5. Electrical Characteristics

Table 5.14 Electrical Characteristics (1) [VCC = 5 V]

Symbol                     Parameter                            Condition                  Standard        Unit

                                                                                     Min.       Typ. Max.

VOH     Output "H" Voltage Except XOUT            IOH = -5 mA                        VCC - 2.0  -    VCC   V

                                                  IOH = -200 A                      VCC - 0.3  -    VCC   V

                            XOUT                  Drive capacity       IOH = -1 mA VCC - 2.0    -    VCC   V
                                                  HIGH

                                                  Drive capacity       IOH = -500 A VCC - 2.0  -    VCC   V
                                                  LOW

VOL     Output "L" Voltage Except XOUT            IOL = 5 mA                         -          -    2.0   V

                                                  IOL = 200 A                       -          -    0.45 V

                            XOUT                  Drive capacity       IOL = 1 mA    -          -    2.0   V

                                                  HIGH

                                                  Drive capacity       IOL = 500 A  -          -    2.0   V

                                                  LOW

VT+-VT- Hysteresis          INT0, INT1, INT2,                                        0.1        0.5  -     V
                            INT3, KI0, KI1, KI2,
                            KI3, TRAIO, RXD0,
                            RXD1, CLK0, SSI,
                            SCL, SDA, SSO

                            RESET                                                    0.1        1.0  -     V

IIH     Input "H" current                         VI = 5 V, VCC = 5 V                -          -    5.0   A

IIL     Input "L" current                         VI = 0 V, VCC = 5 V                -          -    -5.0 A

RPULLUP Pull-Up Resistance                        VI = 0 V, VCC = 5 V                30         50   167 k

RfXIN   Feedback            XIN                                                      -          1.0  -     M

        Resistance

VRAM RAM Hold Voltage                             During stop mode                   2.0        -    -     V

NOTE:
     1. VCC = 4.2 to 5.5 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), f(XIN) = 20 MHz, unless otherwise specified.

Rev.2.00 Aug 27, 2008 Page 33 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                  5. Electrical Characteristics

Table 5.15 Electrical Characteristics (2) [VCC = 5 V]
                   (Topr = -40 to 85C (J version) / -40 to 125C (K version), Unless Otherwise Specified.)

Symbol  Parameter                                        Condition                                 Standard
                                                                                                                            Unit

                                                                                            Min. Typ. Max.

ICC     Power supply current High-clock XIN = 20 MHz (square wave)                          - 11.0 22.0 mA

        (VCC = 3.3 to 5.5 V) mode           High-speed on-chip oscillator off

        In single-chip mode,                Low-speed on-chip oscillator on = 125 kHz

        the output pins are                 No division

        open and other pins                 XIN = 16 MHz (square wave)                      -  8.8 17.6 mA
        are VSS                             High-speed on-chip oscillator off

                                            Low-speed on-chip oscillator on = 125 kHz

                                            No division

                                            XIN = 10 MHz (square wave)                      -  5.8  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            No division

                                            XIN = 20 MHz (square wave)                      -  5.0  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            Divide-by-8

                                            XIN = 16MHz (square wave)                       -  3.8  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            Divide-by-8

                                            XIN = 10 MHz (square wave)                      -  2.8  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            Divide-by-8

                              High-speed XIN clock off                                      -  5.8 11.6 mA

                              on-chip       High-speed on-chip oscillator on fOCO = 10 MHz

                              oscillator    Low-speed on-chip oscillator on = 125 kHz

                              mode          No division

                                            XIN clock off                                   -  2.5  -  mA

                                            High-speed on-chip oscillator on fOCO= 10 MHz

                                            Low-speed on-chip oscillator on = 125 kHz

                                            Divide-by-8

                              Low-speed     XIN clock off                                   - 143 286 A
                              on-chip       High-speed on-chip oscillator off
                              oscillator    Low-speed on-chip oscillator on = 125 kHz
                              mode          Divide-by-8
                                            FMR47 = 1

                              Wait mode     XIN clock off                                   -  53 106 A
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            While a WAIT instruction is executed
                                            Peripheral clock operation
                                            VCA20 = 0
                                            VCA26 = VCA27 = 0

                                            XIN clock off                                   -  38 76 A
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            While a WAIT instruction is executed
                                            Peripheral clock off
                                            VCA20 = 0
                                            VCA26 = VCA27 = 0

                              Stop mode     XIN clock off                                   -  0.8 3.0 A
                              Topr = 25C   High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator off
                                            CM10 = 1
                                            Peripheral clock off
                                            VCA26 = VCA27 = 0

                              Stop mode     XIN clock off                                   -  1.2  -  A
                              Topr = 85C   High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator off
                                            CM10 = 1
                                            Peripheral clock off
                                            VCA26 = VCA27 = 0

                              Stop mode     XIN clock off                                   -  4.0  -  A
                              Topr = 125C  High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator off
                                            CM10 = 1
                                            Peripheral clock off
                                            VCA26 = VCA27 = 0

Rev.2.00 Aug 27, 2008 Page 34 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                          5. Electrical Characteristics

Timing Requirements (Unless Otherwise Specified: VCC = 5 V, VSS = 0 V at Topr = 25C) [VCC = 5 V]

Table 5.16 XIN Input

   Symbol                            Parameter                          Standard     Unit

tc(XIN)                                                             Min.  Max.
tWH(XIN)
tWL(XIN)    XIN input cycle time                                    50            -  ns
            XIN input "H" width
            XIN input "L" width                                     25            -  ns

                                                                    25            -  ns

                                                                          Vcc = 5V

                                    tWH(XIN)    tc(XIN)
                                                        tWL(XIN)
XIN input

Figure 5.8 XIN Input Timing Diagram when VCC = 5 V

Table 5.17 TRAIO Input

   Symbol                            Parameter                          Standard     Unit

tc(TRAIO)                                                           Min.  Max.
tWH(TRAIO)
tWL(TRAIO)  TRAIO input cycle time                                  100           -  ns
            TRAIO input "H" width
            TRAIO input "L" width                                   40            -  ns

                                                                    40            -  ns

                                                                          Vcc = 5V

                                    tWH(TRAIO)  tc(TRAIO)
                                                        tWL(TRAIO)
TRAIO input

Figure 5.9 TRAIO Input Timing Diagram when VCC = 5 V

Rev.2.00 Aug 27, 2008 Page 35 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                5. Electrical Characteristics

Table 5.18 Serial Interface

     Symbol                          Parameter                                Standard          Unit

tc(CK)                                                                   Min.    Max.
tW(CKH)
tW(CKL)     CLK0 input cycle time                                        200           -       ns
td(C-Q)     CLK0 input "H" width
th(C-Q)     CLK0 input "L" width                                         100           -       ns
tsu(D-C)    TXDi output delay time
th(C-D)     TXDi hold time                                               100           -       ns
i = 0 or 1   RXDi input setup time
             RXDi input hold time                                         -             50      ns

                                                                          0             -       ns

                                                                          50            -       ns

                                                                          90            -       ns

                                     tW(CKH)    tc(CK)                                Vcc = 5V
                                                      tW(CKL)
CLK0                                                                                  th(C-Q)
                                              td(C-Q)           tsu(D-C)  th(C-D)
TXDi
RXDi

                      i = 0 or 1

Figure 5.10 Serial Interface Timing Diagram when VCC = 5 V

Table 5.19 External Interrupt INTi (i = 0 to 3) Input

   Symbol                            Parameter                                Standard          Unit
tW(INH)
tW(INL)                                                                   Min.    Max.

             INTi input "H" width                                         250(1)        -       ns
             INTi input "L" width
                                                                          250(2)        -       ns

NOTES:
     1. When selecting the digital filter by the INTi input filter select bit, use the INTi input HIGH width to the greater value, either
          (1/digital filter clock frequency x 3) or the minimum value of standard.
     2. When selecting the digital filter by the INTi input filter select bit, use the INTi input LOW width to the greater value, either
          (1/digital filter clock frequency x 3) or the minimum value of standard.

                                                                                  Vcc = 5V

                                     tW(INL)

INTi input                                             tW(INH)

           i = 0 to 3

Figure 5.11 External Interrupt INTi Input Timing Diagram when VCC = 5 V (i = 0 to 3)

Rev.2.00 Aug 27, 2008 Page 36 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                 5. Electrical Characteristics

Table 5.20 Electrical Characteristics (3) [VCC = 3 V]

Symbol                     Parameter                           Condition                   Standard        Unit

                                                                                     Min.       Typ. Max.

VOH     Output "H" voltage Except XOUT            IOH = -1 mA                        VCC - 0.5  -    VCC   V

                            XOUT                  Drive capacity       IOH = -0.1 mA VCC - 0.5  -    VCC   V
                                                  HIGH

                                                  Drive capacity       IOH = -50 A VCC - 0.5   -    VCC   V
                                                  LOW

VOL     Output "L" voltage Except XOUT            IOL = 1 mA                         -          -    0.5   V

                            XOUT                  Drive capacity       IOL = 0.1 mA  -          -    0.5   V

                                                  HIGH

                                                  Drive capacity       IOL = 50 A   -          -    0.5   V

                                                  LOW

VT+-VT- Hysteresis          INT0, INT1, INT2,                                        0.1        0.3  -     V
                            INT3, KI0, KI1, KI2,
                            KI3, TRAIO, RXD0,

                            RXD1, CLK0, SSI,
                            SCL, SDA, SSO

                            RESET                                                    0.1        0.4  -     V

IIH     Input "H" current                         VI = 3 V, VCC = 3 V                -          -    4.0   A

IIL     Input "L" current                         VI = 0 V, VCC = 3 V                -          -    -4.0 A

RPULLUP Pull-up resistance                        VI = 0 V, VCC = 3 V                66         160 500 k

RfXIN Feedback resistance XIN                                                        -          3.0  -     M

VRAM RAM hold voltage                             During stop mode                   2.0        -    -     V

NOTE:
     1. VCC = 2.7 to 3.3 V at Topr = -40 to 85C (J version) / -40 to 125C (K version), f(XIN) = 10 MHz, unless otherwise specified.

Rev.2.00 Aug 27, 2008 Page 37 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                  5. Electrical Characteristics

Table 5.21 Electrical Characteristics (4) [VCC = 3 V]
                   (Topr = -40 to 85C (J version) / -40 to 125C (K version), Unless Otherwise Specified.)

Symbol  Parameter                                        Condition                                 Standard
                                                                                                                            Unit

                                                                                            Min. Typ. Max.

ICC     Power supply current High-clock XIN = 20 MHz (square wave)                          - 10.5 21.0 mA

        (VCC = 2.7 to 3.3 V) mode           High-speed on-chip oscillator off

        In single-chip mode,                Low-speed on-chip oscillator on = 125 kHz

        the output pins are                 No division

        open and other pins                 XIN = 16 MHz (square wave)                      -  8.3 16.6 mA
        are VSS                             High-speed on-chip oscillator off

                                            Low-speed on-chip oscillator on = 125 kHz

                                            No division

                                            XIN = 10 MHz (square wave)                      -  5.3 10.6 mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            No division

                                            XIN = 20 MHz (square wave)                      -  4.5  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            Divide-by-8

                                            XIN = 16 MHz (square wave)                      -  3.3  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            Divide-by-8

                                            XIN = 10 MHz (square wave)                      -  2.3  -  mA
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            Divide-by-8

                              High-speed XIN clock off                                      -  5.6 11.2 mA

                              on-chip       High-speed on-chip oscillator on fOCO = 10 MHz

                              oscillator    Low-speed on-chip oscillator on = 125 kHz

                              mode          No division

                                            XIN clock off                                   -  2.4  -  mA

                                            High-speed on-chip oscillator on fOCO = 10 MHz

                                            Low-speed on-chip oscillator on = 125 kHz

                                            Divide-by-8

                              Low-speed     XIN clock off                                   - 138 276 A
                              on-chip       High-speed on-chip oscillator off
                              oscillator    Low-speed on-chip oscillator on = 125 kHz
                              mode          Divide-by-8
                                            FMR47 = 1

                              Wait mode     XIN clock off                                   -  48 96 A
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            While a WAIT instruction is executed
                                            Peripheral clock operation
                                            VCA20 = 0
                                            VCA26 = VCA27 = 0

                                            XIN clock off                                   -  35 70 A
                                            High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator on = 125 kHz
                                            While a WAIT instruction is executed
                                            Peripheral clock off
                                            VCA20 = 0
                                            VCA26 = VCA27 = 0

                              Stop mode     XIN clock off                                   -  0.7 3.0 A
                              Topr = 25C   High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator off
                                            CM10 = 1
                                            Peripheral clock off
                                            VCA26 = VCA27 = 0

                              Stop mode     XIN clock off                                   -  1.1  -  A
                              Topr = 85C   High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator off
                                            CM10 = 1
                                            Peripheral clock off
                                            VCA26 = VCA27 = 0

                              Stop mode     XIN clock off                                   -  3.8  -  A
                              Topr = 125C  High-speed on-chip oscillator off
                                            Low-speed on-chip oscillator off
                                            CM10 = 1
                                            Peripheral clock off
                                            VCA26 = VCA27 = 0

Rev.2.00 Aug 27, 2008 Page 38 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                          5. Electrical Characteristics

Timing Requirements (Unless Otherwise Specified: VCC = 3 V, VSS = 0V at Topr = 25C) [VCC = 3 V]

Table 5.22 XIN Input

   Symbol                            Parameter                          Standard      Unit

tc(XIN)                                                             Min.  Max.
tWH(XIN)
tWL(XIN)    XIN input cycle time                                    100            -  ns
            XIN input "H" width
            XIN input "L" width                                     40             -  ns

                                                                    40             -  ns

                                                                        Vcc = 3V

                                    tWH(XIN)    tc(XIN)
                                                        tWL(XIN)
XIN input

Figure 5.12 XIN Input Timing Diagram when VCC = 3 V

Table 5.23 TRAIO Input

   Symbol                            Parameter                          Standard      Unit

tc(TRAIO)                                                           Min.  Max.
tWH(TRAIO)
tWL(TRAIO)  TRAIO input Cycle time                                  300            -  ns
            TRAIO input "H" width
            TRAIO input "L" width                                   120            -  ns

                                                                    120            -  ns

                                                                         Vcc = 3V

                                    tWH(TRAIO)  tc(TRAIO)
                                                        tWL(TRAIO)
TRAIO input

Figure 5.13 TRAIO Input Timing Diagram when VCC = 3 V

Rev.2.00 Aug 27, 2008 Page 39 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                5. Electrical Characteristics

Table 5.24 Serial Interface

     Symbol                          Parameter                                Standard          Unit

tc(CK)                                                                   Min.    Max.
tW(CKH)
tW(CKL)     CLK0 input cycle time                                        300           -       ns
td(C-Q)     CLK0 input "H" width
th(C-Q)     CLK0 input "L" width                                         150           -       ns
tsu(D-C)    TXDi output delay time
th(C-D)     TXDi hold time                                               150           -       ns
i = 0 or 1   RXDi input setup time
             RXDi input hold time                                         -             80      ns

                                                                          0             -       ns

                                                                          70            -       ns

                                                                          90            -       ns

                                     tW(CKH)    tc(CK)                                Vcc = 3V
                                                      tW(CKL)
CLK0                                                                                 th(C-Q)
                                              td(C-Q)           tsu(D-C)  th(C-D)
TXDi
RXDi

             i = 0 or 1

Figure 5.14 Serial Interface Timing Diagram when VCC = 3 V

Table 5.25 External Interrupt INTi (i = 0 to 3) Input

   Symbol                            Parameter                                Standard          Unit
tW(INH)
tW(INL)                                                                   Min.    Max.

             INTi input "H" width                                         380(1)        -       ns
             INTi input "L" width
                                                                          380(2)        -       ns

NOTES:
     1. When selecting the digital filter by the INTi input filter select bit, use the INTi input HIGH width to the greater value, either
          (1/digital filter clock frequency x 3) or the minimum value of standard.
     2. When selecting the digital filter by the INTi input filter select bit, use the INTi input LOW width to the greater value, either
          (1/digital filter clock frequency x 3) or the minimum value of standard.

                                                                                  Vcc = 3V

                                     tW(INL)

INTi input                                             tW(INH)

           i = 0 to 3

Figure 5.15 External Interrupt INTi Input Timing Diagram when VCC = 3 V (i = 0 to 3)

Rev.2.00 Aug 27, 2008 Page 40 of 41
REJ03B0120-0200
R8C/20 Group, R8C/21 Group                                                                                                                                                      Package Dimensions

Package Dimensions

  Diagrams showing the latest package dimensions and mounting information are available in the "Packages"
  section of the Renesas Technology website.

JEITA Package Code      RENESAS Code                     Previous Code                               MASS[Typ.]
P-LQFP48-7x7-0.50       PLQP0048KB-A                         48P6Q-A                                     0.2g

                                             HD      25                                                                                                                         NOTE)
                                        *1 D                            24                                                                                                        1. DIMENSIONS "*1" AND "*2"
                    36                                                                                                                                                                  DO NOT INCLUDE MOLD FLASH.
                                                                                                                                                                                  2. DIMENSION "*3" DOES NOT
37                                                                                                                                                                                      INCLUDE TRIM OFFSET.

                                                                                 ZE                                                  bp                     c1                  Reference Dimension in Millimeters
                                                                                    *2                                               b1                           c
                                                                                        E                                                                                    c   Symbol Min Nom Max
                                                                                                 HE                   Terminal cross section
                                                                                                                                                                                D 6.9 7.0 7.1
                                                                                                                                                           L
48                                                                      13                                                                             L1                       E 6.9 7.0 7.1
                                                     12                                                                              Detail F
                  1                                                                                                                                                             A2      1.4
                ZD                                                              F
                                                                                                                                                                                HD 8.8 9.0 9.2

                                                                                                                                                                                HE 8.8 9.0 9.2

                        Index mark                                                                                                                                              A              1.7

                                                                                                                                                                                A1 0 0.1 0.2

                                                                                                                 A  A2                                                          bp 0.17 0.22 0.27

                                                                                                                                                                                b1      0.20

                                                                                                                                                                                c 0.09 0.145 0.20

                                                                                                                    A1                                                          c1      0.125

                                                                                                                                                                                    0         8

                                                                                                                                                                                e       0.5

                        y                        *3                                                                                                                             x              0.08

                     e                               bp  x                                                                                                                      y              0.10

                                                                                                                                                                                ZD      0.75

                                                                                                                                                                                ZE      0.75

                                                                                                                                                                                L 0.35 0.5 0.65

                                                                                                                                                                                L1      1.0

Rev.2.00 Aug 27, 2008 Page 41 of 41
REJ03B0120-0200
REVISION HISTORY          R8C/20 Group, R8C/21 Group Datasheet

Rev.  Date         Page                                    Description
                     -
0.10 Mar 08, 2005    -                                             Summary
0.20 Sep 29, 2005
                    2, 3  First Edition issued

                    5, 6  Words standardized
                     7    - Clock synchronous serial interface  Clock synchronous serial I/O
                          - Chip-select clock synchronous interface(SSU)
                     8
                     9           Clock synchronous serial I/O with chip select
                          - I2C bus interface(IIC)  I2C bus interface
                    15
                    17    Table1.1 R8C/20 Group Performance, Table1.2 R8C/21 Group
                    18    Performance
                    19    Serial Interface revised:
                          - Clock Synchronous Serial Interface: 1 channel

                                I2C bus Interface (3), Clock synchronous serial I/O with chip select
                          - Power-On Reset Circuit added
                          - Power Consumption value determined

                          Table 1.3 Product Information of R8C/20 Group, Table 1.4 Product
                          Information of R8C/21 Group
                          Date revised.

                          Figure 1.4 Pin Assignment
                          Pin name revised:
                          - P3_5/SSCK(/SCL)  P3_5/ SCL/SSCK
                          - P3_4/SCS(/SDA)  P3_4/ SDA /SCS
                          - VSS  VSS/AVSS
                          - VCC  VCC/AVCC
                          - P1_5/RXD0/(TRAIO/INT1)  P1_5/RXD0/(TRAIO)/(INT1)
                          - P6_6/INT2/(TXD1)  P6_6/INT2/TXD1
                          - P6_7/INT3/(RXD1)  P6_7/INT3/RXD1
                          - NOTE2 added

                          Table 1.5 Pin Description
                          - Analog Power Supply Input: line added
                          - I2C Bus Interface (IIC)  I2C Bus Interface
                          - SSU  Clock Synchronous Serial I/O with Chip Select

                          Table 1.6 Pin Name Information by Pin Number revised
                          - Pin Number 1: (SCL)  SCL
                          - Pin Number 2: (SDA)  SDA
                          - Pin Number 9: VSS  VSS/AVSS
                          - Pin Number 11: VCC  VCC/AVCC
                          - Pin Number 26: (TXD1)  TXD1
                          - Pin Number 27: (RXD1)  RXD1

                          Table 4.1 SFR Information (1) revised
                          - 0013h: XXXXXX00b  00h

                          Table 4.3 SFR Information (3) revised
                          - 00BCh: 0000X000b  00h/0000X000b

                          Table 4.4 SFR Information (4) revised
                          - 00D6h: 00000XXXb  00h
                          - 00F5h: UART1 Function Select Register added

                          Table 4.5 SFR Information (5) revised
                          - 0104h: TRATR  TRA

                          A-1
REVISION HISTORY          R8C/20 Group, R8C/21 Group Datasheet

Rev.       Date                Description
0.20  Sep 29, 2005
                    Page       Summary
1.00  Nov 15, 2006
                    20 Table 4.6 SFR Information (6) revised
                             - 0145h: POCR0  TRDPOCR0
                             - 0146h, 0147h: TRDCNT0  TRD0
                             - 0148h, 0149h: GRA0  TRDGRA0
                             - 014Ah, 014Bh: GRB0  TRDGRB0
                             - 014Ch, 014Dh: GRC0  TRDGRC0
                             - 014Eh, 014Fh: GRD0  TRDGRD0
                             - 0155h: POCR1 -> TRDPOCR1
                             - 0156h, 0157h: TRDCNT1  TRD1
                             - 0158h, 0159h: GRA1  TRDGRA1
                             - 015Ah, 015Bh: GRB1  TRDGRB1
                             - 015Ch, 015Dh: GRC1  TRDGRC1
                             - 015Eh, 015Fh: GRD1  TRDGRD1

                    22 5. Electrical Characteristics added

                    All pages "Preliminary" and "Under development" deleted

                    2 Table 1.1 Functions and Specifications for R8C/20 Group revised.
                             NOTE1 deleted.

                    3 Table 1.2 Functions and Specifications for R8C/21 Group revised.
                              NOTE1 deleted.

                    5 Table 1.3 Product Information for R8C/20 Group;
                             "R5F2120AJFP (D)", "R5F2120CJFP (D)", "R5F2120AKFP (D)",
                             "R5F2120CKFP (D)", and NOTE added.
                            Figure 1.2 Type Number, Memory Size, and Package of R8C/20 Group;
                             "A: 96 KB" and "C: 128 KB" added.

                    6 Table 1.4 Product Information for R8C/21 Group;
                             "R5F2121AJFP (D)", "R5F2121CJFP (D)", "R5F2121AKFP (D)",
                             "R5F2121CKFP (D)", and NOTE added.
                            Figure 1.3 Type Number, Memory Size, and Package of R8C/21 Group;
                             "A: 96 KB" and "C: 128 KB" added.

                    13 Figure 3.1 Memory Map of R8C/20 Group revised.

                    14 Figure 3.2 Memory Map of R8C/21 Group revised.

                    15 Table 4.1 SFR Information (1)(1);
                              NOTE8; "The CSPROINI bit in the OFS register is set to 0."
                              "The CSPROINI bit in the OFS register is 0." revised.

                    21 Table 5.1 Absolute Maximum Ratings; Power dissipation revised.
                             Table 5.2 Recommended Operating Conditions; System clock revised.

                    26 Table 5.8 Voltage Monitor 1 Reset Circuit Electrical Characteristics
                              Table 5.8 Power-on Reset Circuit, Voltage Monitor 1 Reset Circuit
                             Electrical Characteristics(1) replaced.
                             Table 5.8 revised.
                             NOTE3 added.
                             Table 5.9 Power-on Reset Circuit Electrical Characteristics deleted.
                             Figure 5.3 Power-on Reset Circuit Electrical Characteristics revised.

                    27 Table 5.10 High-Speed On-Chip Oscillator Circuit Electrical
                             Characteristics  Table 5.9 High-Speed On-Chip Oscillator Circuit
                             Electrical Characteristics revised.

                          A-2
REVISION HISTORY            R8C/20 Group, R8C/21 Group Datasheet

Rev.       Date     Page                                     Description
1.00  Nov 15, 2006    33
                                                                     Summary
2.00  Aug 27, 2008    34
                            Table 5.15 Electrical Characteristics (1) [VCC = 5 V]
                      37     Table 5.14 Electrical Characteristics (1) [VCC = 5 V] revised.
                            RAM Hold Voltage, Min.; "1.8"  "2.0" corrected.
                      38    Table 5.16 Electrical Characteristics (2) [Vcc = 5 V]
                             Table 5.15 Electrical Characteristics (2) [Vcc = 5 V] revised.
                       -    Wait mode revised.
                     5, 6
                    13, 14  Table 5.21 Electrical Characteristics (3) [VCC = 3 V
                      21     Table 5.20 Electrical Characteristics (3) [VCC = 3 V] revised.
                      23    RAM hold voltage, Min.;"1.8"  "2.0" corrected.
                      24
                      25    Table 5.22 Electrical Characteristics (4) [Vcc = 3 V]
                      26     Table 5.21 Electrical Characteristics (4) [Vcc = 3 V] revised.
                            Wait mode revised.

                            "RENESAS TECHNICAL UPDATE" reflected: TN-16C-A172A/E

                            Table 1.3, Table 1.4 revised
                            Figure 1.2, Figure 1.3; ROM number "XXX" added

                            Figure 3.1, Figure 3.2; "Expanding area" deleted

                            Table 5.2; NOTE2 revised

                            Table 5.4; NOTE2 and NOTE4 revised

                            Table 5.5; NOTE2 and NOTE5 revised

                            Table 5.6; "td(Vdet1-A)" added, NOTE5 added
                            Table 5.7; "td(Vdet2-A)" and NOTE2 revised, NOTE5 added

                            Table 5.8; "trth" and NOTE2 revised
                            Figure 5.3 revised

All trademarks and registered trademarks are the property of their respective owners.
                                                                  A-3
                                                                  Sales Strategic Planning Div. Nippon Bldg., 2-6-2, Ohte-machi, Chiyoda-ku, Tokyo 100-0004, Japan

Notes:
1. This document is provided for reference purposes only so that Renesas customers may select the appropriate Renesas products for their use. Renesas neither makes

     warranties or representations with respect to the accuracy or completeness of the information contained in this document nor grants any license to any intellectual property
     rights or any other rights of Renesas or any third party with respect to the information in this document.
2. Renesas shall have no liability for damages or infringement of any intellectual property or other rights arising out of the use of any information in this document, including,
     but not limited to, product data, diagrams, charts, programs, algorithms, and application circuit examples.
3. You should not use the products or the technology described in this document for the purpose of military applications such as the development of weapons of mass
     destruction or for the purpose of any other military use. When exporting the products or technology described herein, you should follow the applicable export control laws
     and regulations, and procedures required by such laws and regulations.
4. All information included in this document such as product data, diagrams, charts, programs, algorithms, and application circuit examples, is current as of the date this
     document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas products listed in this document,
     please confirm the latest product information with a Renesas sales office. Also, please pay regular and careful attention to additional and different information to be
     disclosed by Renesas such as that disclosed through our website. (http://www.renesas.com )
5. Renesas has used reasonable care in compiling the information included in this document, but Renesas assumes no liability whatsoever for any damages incurred as a
     result of errors or omissions in the information included in this document.
6. When using or otherwise relying on the information in this document, you should evaluate the information in light of the total system before deciding about the applicability
     of such information to the intended application. Renesas makes no representations, warranties or guaranties regarding the suitability of its products for any particular
     application and specifically disclaims any liability arising out of the application and use of the information in this document or Renesas products.
7. With the exception of products specified by Renesas as suitable for automobile applications, Renesas products are not designed, manufactured or tested for applications
     or otherwise in systems the failure or malfunction of which may cause a direct threat to human life or create a risk of human injury or which require especially high quality
     and reliability such as safety systems, or equipment or systems for transportation and traffic, healthcare, combustion control, aerospace and aeronautics, nuclear power, or
     undersea communication transmission. If you are considering the use of our products for such purposes, please contact a Renesas sales office beforehand. Renesas shall
     have no liability for damages arising out of the uses set forth above.
8. Notwithstanding the preceding paragraph, you should not use Renesas products for the purposes listed below:

      (1) artificial life support devices or systems
      (2) surgical implantations
      (3) healthcare intervention (e.g., excision, administration of medication, etc.)
      (4) any other purposes that pose a direct threat to human life
     Renesas shall have no liability for damages arising out of the uses set forth in the above and purchasers who elect to use Renesas products in any of the foregoing
     applications shall indemnify and hold harmless Renesas Technology Corp., its affiliated companies and their officers, directors, and employees against any and all
     damages arising out of such applications.
9. You should use the products described herein within the range specified by Renesas, especially with respect to the maximum rating, operating supply voltage range,
     movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas shall have no liability for malfunctions or damages
     arising out of the use of Renesas products beyond such specified ranges.
10. Although Renesas endeavors to improve the quality and reliability of its products, IC products have specific characteristics such as the occurrence of failure at a certain
     rate and malfunctions under certain use conditions. Please be sure to implement safety measures to guard against the possibility of physical injury, and injury or damage
     caused by fire in the event of the failure of a Renesas product, such as safety design for hardware and software including but not limited to redundancy, fire control and
     malfunction prevention, appropriate treatment for aging degradation or any other applicable measures. Among others, since the evaluation of microcomputer software
     alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
11. In case Renesas products listed in this document are detached from the products to which the Renesas products are attached or affixed, the risk of accident such as
     swallowing by infants and small children is very high. You should implement safety measures so that Renesas products may not be easily detached from your products.
     Renesas shall have no liability for damages arising out of such detachment.
12. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written approval from Renesas.
13. Please contact a Renesas sales office if you have any questions regarding the information contained in this document, Renesas semiconductor products, or if you have
     any other inquiries.

RENESAS SALES OFFICES                                                                                     http://www.renesas.com

Refer to "http://www.renesas.com/en/network" for the latest and detailed information.

Renesas Technology America, Inc.
450 Holger Way, San Jose, CA 95134-1368, U.S.A
Tel: <1> (408) 382-7500, Fax: <1> (408) 382-7501

Renesas Technology Europe Limited
Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.
Tel: <44> (1628) 585-100, Fax: <44> (1628) 585-900

Renesas Technology (Shanghai) Co., Ltd.
Unit 204, 205, AZIACenter, No.1233 Lujiazui Ring Rd, Pudong District, Shanghai, China 200120
Tel: <86> (21) 5877-1818, Fax: <86> (21) 6887-7858/7898

Renesas Technology Hong Kong Ltd.
7th Floor, North Tower, World Finance Centre, Harbour City, Canton Road, Tsimshatsui, Kowloon, Hong Kong
Tel: <852> 2265-6688, Fax: <852> 2377-3473

Renesas Technology Taiwan Co., Ltd.
10th Floor, No.99, Fushing North Road, Taipei, Taiwan
Tel: <886> (2) 2715-2888, Fax: <886> (2) 3518-3399

Renesas Technology Singapore Pte. Ltd.
1 Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632
Tel: <65> 6213-0200, Fax: <65> 6278-8001

Renesas Technology Korea Co., Ltd.
Kukje Center Bldg. 18th Fl., 191, 2-ka, Hangang-ro, Yongsan-ku, Seoul 140-702, Korea
Tel: <82> (2) 796-3115, Fax: <82> (2) 796-2145

Renesas Technology Malaysia Sdn. Bhd
Unit 906, Block B, Menara Amcorp, Amcorp Trade Centre, No.18, Jln Persiaran Barat, 46050 Petaling Jaya, Selangor Darul Ehsan, Malaysia
Tel: <603> 7955-9390, Fax: <603> 7955-9510

                        2008. Renesas Technology Corp., All rights reserved. Printed in Japan.

                                                                                                                    Colophon .7.2

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved