电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

R1RW0416DSB-2PR

器件型号:R1RW0416DSB-2PR
器件类别:存储   
厂商名称:Renesas Electronics Corporation
厂商官网:https://www.renesas.com/
下载文档

器件描述

256K X 16 STANDARD SRAM, 12 ns, PDSO44

参数
R1RW0416DSB-2PR功能数量 1
R1RW0416DSB-2PR端子数量 44
R1RW0416DSB-2PR最大工作温度 70 Cel
R1RW0416DSB-2PR最小工作温度 0.0 Cel
R1RW0416DSB-2PR最大供电/工作电压 3.6 V
R1RW0416DSB-2PR最小供电/工作电压 3 V
R1RW0416DSB-2PR额定供电电压 3.3 V
R1RW0416DSB-2PR最大存取时间 12 ns
R1RW0416DSB-2PR加工封装描述 0.400 INCH, PLASTIC, TSOP2-44
R1RW0416DSB-2PR无铅 Yes
R1RW0416DSB-2PR欧盟RoHS规范 Yes
R1RW0416DSB-2PR状态 ACTIVE
R1RW0416DSB-2PR工艺 CMOS
R1RW0416DSB-2PR包装形状 RECTANGULAR
R1RW0416DSB-2PR包装尺寸 SMALL OUTLINE
R1RW0416DSB-2PR表面贴装 Yes
R1RW0416DSB-2PR端子形式 GULL WING
R1RW0416DSB-2PR端子间距 0.8000 mm
R1RW0416DSB-2PR端子涂层 NOT SPECIFIED
R1RW0416DSB-2PR端子位置 DUAL
R1RW0416DSB-2PR包装材料 PLASTIC/EPOXY
R1RW0416DSB-2PR温度等级 COMMERCIAL
R1RW0416DSB-2PR内存宽度 16
R1RW0416DSB-2PR组织 256K X 16
R1RW0416DSB-2PR存储密度 4.19E6 deg
R1RW0416DSB-2PR操作模式 ASYNCHRONOUS
R1RW0416DSB-2PR位数 262144 words
R1RW0416DSB-2PR位数 256K
R1RW0416DSB-2PR内存IC类型 STANDARD SRAM
R1RW0416DSB-2PR串行并行 PARALLEL

文档预览

R1RW0416DSB-2PR器件文档内容

R1RW0416D Series

4M High Speed SRAM (256-kword 16-bit)

                                         REJ03C0107-0100Z
                                                       Rev. 1.00

                                                   Mar.12.2004

Description

The R1RW0416D is a 4-Mbit high speed static RAM organized 256-kword 16-bit. It has realized high
speed access time by employing CMOS process (6-transistor memory cell) and high speed circuit
designing technology. It is most appropriate for the application which requires high speed, high density
memory and wide bit width configuration, such as cache and buffer memory in system. The R1RW0416D
is packaged in 400-mil 44-pin SOJ and 400-mil 44-pin plastic TSOPII for high density surface mounting.

Features

Single 3.3 V supply: 3.3 V 0.3 V
Access time: 12 ns (max)
Completely static memory

     No clock or timing strobe required
Equal access and cycle times
Directly TTL compatible

     All inputs and outputs
Operating current: 130 mA (max)
TTL standby current: 40 mA (max)
CMOS standby current: 5 mA (max)

                                : 0.8 mA (max) (L-version)
Data retention current: 0.4 mA (max) (L-version)
Data retention voltage: 2.0 V (min) (L-version)
Center VCC and VSS type pin out

Rev.1.00, Mar.12.2004, page 1 of 14
R1RW0416D Series

Ordering Information

Type No.              Access time          Package
R1RW0416DGE-2PR       12 ns                400-mil 44-pin plastic SOJ (44P0K)
R1RW0416DGE-2LR       12 ns
R1RW0416DSB-2PR       12 ns                400-mil 44-pin plastic TSOPII (44P3W-H)
R1RW0416DSB-2LR       12 ns

Pin Arrangement

                  44-pin SOJ                   44-pin TSOP

  A0 1                44 A17           A0  1              44  A17
  A1 2                43 A16           A1                     A16
  A2 3                42 A15           A2  2              43  A15
  A3 4                41 OE#           A3                     OE#
  A4 5                40 UB#           A4  3              42  UB#
CS# 6                 39 LB#         CS#                      LB#
I/O1 7                38 I/O16       I/O1  4              41  I/O16
I/O2 8                37 I/O15       I/O2                     I/O15
I/O3 9                36 I/O14       I/O3  5              40  I/O14
I/O4 10               35 I/O13       I/O4                     I/O13
VCC 11               34 VSS          VCC  6              39  VSS
VSS 12               33 VCC          VSS                     VCC
I/O5 13               32 I/O12       I/O5  7              38  I/O12
I/O6 14               31 I/O11       I/O6                     I/O11
I/O7 15               30 I/O10       I/O7  8              37  I/O10
I/O8 16               29 I/O9        I/O8                     I/O9
WE# 17                28 NC          WE#   9              36  NC
  A5 18               27 A14           A5                     A14
  A6 19               26 A13           A6  10             35  A13
  A7 20               25 A12           A7                     A12
  A8 21               24 A11           A8  11             34  A11
  A9 22               23 A10           A9                     A10
                                           12             33

                                           13             32

                                           14             31

                                           15             30

                                           16             29

                                           17             28

                                           18             27

                                           19             26

                                           20             25

                                           21             24

                                           22             23

                  (Top View)                  (Top View)

Rev.1.00, Mar.12.2004, page 2 of 14
R1RW0416D Series                     Function
                                     Address input
Pin Description                      Data input/output
                                     Chip select
Pin name                             Output enable
A0 to A17                            Write enable
I/O1 to I/O16                        Upper byte select
CS#                                  Lower byte select
OE#                                  Power supply
WE#                                  Ground
UB#                                  No connection
LB#
VCC
VSS
NC

Rev.1.00, Mar.12.2004, page 3 of 14
R1RW0416D Series                                                                      VCC

Block Diagram                          Row            Memory matrix                   VSS
                                     decoder  1024 rows 32 columns
          (LSB)
                A14                           8 blocks 16 bit
                A13
                A12                           (4,194,304 bits)
                  A5
                  A6                 CS       Column I/O
                  A7                  Input
                A11                   data    Column decoder            CS
                A10                  control
                  A3
                                              (LSB) A8 A9 A17 A15 A16 A0 A2 A4 (MSB)
         (MSB)A1

                I/O...1
               I/O8

               I/O...9
              I/O16

              WE#
              CS#
               LB#

               UB#

               OE#

                         CS

Rev.1.00, Mar.12.2004, page 4 of 14
R1RW0416D Series

Operation Table

CS# OE# WE# LB# UB# Mode                                     VCC current                                                                      I/O1-I/O8      I/O9-I/O16   Ref. cycle
                                                                                                                                              High-Z         High-Z      
H Standby                                            ISB, ISB1                                                                        High-Z         High-Z      
                                                                                                                                              Output         Output       Read cycle
L      HH                             Output disable I                                                                                      Output         High-Z       Read cycle
                                                                                         CC                                                   High-Z         Output       Read cycle
                                                                                                                                              High-Z         High-Z      
L L H L L Read                                               I  CC                                                                            Input          Input        Write cycle
                                                                                                                                              Input          High-Z       Write cycle
L L H L H Lower byte read I                                                                                                                   High-Z         Input        Write cycle
                                                                                                                                  CC          High-Z         High-Z      

L L H H L Upper byte read ICC

L L HHH                                                      ICC

L L L L Write                                              ICC

L L L H Lower byte write ICC

L L H L Upper byte write ICC

L L HH                                                     ICC

Note:  H:  V , L:  V,     :  V or V
              IH      IL            IH       IL

Absolute Maximum Ratings

Parameter                                                    Symbol                                                                             Value                            Unit
                                                                                                                                                                                 V
Supply voltage relative to VSS                               VCC                                                                                -0.5 to +4.6                     V
Voltage on any pin relative to VSS                           VT                                                                                 -0.5*1 to VCC + 0.5*2            W
Power dissipation                                            PT                                                                                 1.0                              C
Operating temperature                                        Topr                                                                               0 to +70                         C
                                                                                                                                                                                 C
Storage temperature                                          Tstg                                                                               -55 to +125

Storage temperature under bias                               Tbias                                                                              -10 to +85

Notes: 1. VT (min) = -2.0 V for pulse width (under shoot)  6 ns.
          2. VT (max) = VCC + 2.0 V for pulse width (over shoot)  6 ns.

Recommended DC Operating Conditions

(Ta = 0 to +70C)

Parameter                                        Symbol                                                                               Min               Typ  Max                 Unit
                                                                                                                                                                                 V
Supply voltage                                   VCC*3                                                                                3.0               3.3  3.6                 V
                                                                                                                                                                                 V
                                                 VSS*4                                                                                0                 0    0                   V

Input voltage                                    V                                                                                    2.0                    V         +  0.5*2
                                                    IH                                                                                                          CC

                                                 VIL                                                                                  -0.5*1                 0.8

Notes: 1. VIL (min) = -2.0 V for pulse width (under shoot)  6 ns.

       2.  V      (max)   =  V      +   2.0  V   for  pulse  width  (over                                                             shoot)    6  ns.
              IH                CC

       3. The supply voltage with all VCC pins must be on the same level.

       4. The supply voltage with all VSS pins must be on the same level.

Rev.1.00, Mar.12.2004, page 5 of 14
R1RW0416D Series

DC Characteristics

(Ta = 0 to +70C, VCC = 3.3 V 0.3 V, VSS = 0 V)

Parameter                       Symbol Min               Max       Unit        Test conditions
Input leakage current
Output leakage current          |ILI|                    2         A          VIN = VSS to VCC
Operating power supply current
                                |ILO|                    2         A          VIN = VSS to VCC

                                ICC                      130       mA          Min cycle

                                                                               CS# = V , I = 0 mA
                                                                                                     IL OUT

                                                                               Other inputs = VIH/VIL

Standby power supply current    ISB                      40        mA          Min cycle, CS# = VIH,
                                                                               Other inputs = VIH/VIL

                                ISB1                     5         mA          f = 0 MHz

                                                                               V        CS#    V      -  0.2  V,
                                                                                  CC              CC

                                                                               (1) 0 V  VIN  0.2 V or

                                                                               (2) VCC  VIN  VCC - 0.2 V

                                        *1               0.8*1     mA

Output voltage                  VOL                      0.4       V           IOL = 8 mA
                                                                               IOH = -4 mA
                                VOH     2.4                        V

Note: 1. This characteristics is guaranteed only for L-version.

Capacitance

(Ta = +25C, f = 1.0 MHz)

Parameter                       Symbol  Min                   Max        Unit           Test conditions
                                                              6          pF             VIN = 0 V
Input capacitance*1             CIN                           8          pF             VI/O = 0 V

Input/output capacitance*1      CI/O   

Note: 1. This parameter is sampled and not 100% tested.

Rev.1.00, Mar.12.2004, page 6 of 14
R1RW0416D Series

AC Characteristics

(Ta = 0 to +70C, VCC = 3.3 V 0.3 V, unless otherwise noted.)
Test Conditions

Input pulse levels: 3.0 V/0.0 V
Input rise and fall time: 3 ns
Input and output timing reference levels: 1.5 V
Output load: See figures (Including scope and jig)

DOUT Zo = 50                         1.5 V                       3.3 V
                                                                       319
                                        RL = 50                        5 pF
                                                   DOUT

                                          30 pF 353

Output load (A)                                       Output load (B)

                                             (for tCLZ, tOLZ, tBLZ, tCHZ, tOHZ,
                                                    tBHZ, tWHZ, and tOW)

Read Cycle                           Symbol  R1RW0416D           Max             Unit Notes
                                             -2                  
Parameter                            tRC     Min                 12              ns
Read cycle time                      tAA     12                  12
Address access time                  tACS                        6               ns
Chip select access time              tOE                         6
Output enable to output valid        t                                           ns
Byte select to output valid                                      
Output hold from address change       BA     3                                   ns
Chip select to output in low-Z               3                  
Output enable to output in low-Z     t       0                   6               ns
Byte select to output in low-Z        OH     0                   6
Chip deselect to output in high-Z                                6               ns
Output disable to output in high-Z   tCLZ   
Byte deselect to output in high-Z    tOLZ                                        ns  1
                                     tBLZ
                                     tCHZ                                        ns  1
                                     tOHZ
                                     tBHZ                                        ns  1

                                                                                 ns  1

                                                                                 ns  1

                                                                                 ns  1

Rev.1.00, Mar.12.2004, page 7 of 14
R1RW0416D Series

Write Cycle

                                            R1RW0416D

                                            -2

Parameter                            Symbol Min                 Max    Unit Notes

Write cycle time                     tWC    12                         ns

Address valid to end of write        tAW    8                          ns

Chip select to end of write          tCW    8                          ns                     8

Write pulse width                    tWP    8                          ns                     7

Byte select to end of write          t  BW  8                          ns

Address setup time                   t  AS  0                          ns                     5

Write recovery time                  t  WR  0                          ns                     6

Data to write time overlap           tDW    6                          ns

Data hold from write time            tDH    0                          ns

Write disable to output in low-Z     tOW    3                          ns                     1

Output disable to output in high-Z   tOHZ                       6      ns                     1

Write enable to output in high-Z     tWHZ                       6      ns                     1

Notes: 1. Transition is measured 200 mV from steady voltage with output load (B). This parameter is
               sampled and not 100% tested.

2. If the CS# or LB# or UB# low transition occurs simultaneously with the WE# low transition or
    after the WE# transition, output remains a high impedance state.

3. WE# and/or CS# must be high during address transition time.

4. If CS#, OE#, LB# and UB# are low during this period, I/O pins are in the output state. Then the
    data input signals of opposite phase to the outputs must not be applied to them.

5. t is measured from the latest address transition to the latest of CS#, WE#, LB# or UB# going
          AS
    low.

6. tWR is measured from the earliest of CS#, WE#, LB# or UB# going high to the first address
    transition.

7. A write occurs during the overlap of a low CS#, a low WE# and a low LB# or a low UB# (tWP). A
    write begins at the latest transition among CS# going low, WE# going low and LB# going low or
    UB# going low. A write ends at the earliest transition among CS# going high, WE# going high
    and LB# going high or UB# going high.

8. t is measured from the later of CS# going low to the end of write.
          CW

Rev.1.00, Mar.12.2004, page 8 of 14
R1RW0416D Series

Timing Waveforms

Read Timing Waveform (1) (WE# = VIH)

  Address                         t RC                                 tCHZ *1
     CS#                     Valid address                             tOHZ *1
     OE#          tAA
                         tACS                                          tBHZ *1
LB#, UB#                                                                   tOH
                           tOE                                                            *4

                           tBA                         Valid data

DOUT                                        tBLZ *1
                                              tOLZ *1
                                              tCLZ *1

                  High impedance *4

Rev.1.00, Mar.12.2004, page 9 of 14
R1RW0416D Series

Read Timing Waveform (2) (WE# = VIH, LB# = VIL, UB# = VIL)

                                                                  tRC

Address                               Valid address                                 tOH
  CS#                                 tAA                                      tCHZ*1
  OE#                                                                        tOHZ*1
DOUT                                   tACS
                                                                                                       *4
                                           tOE                         Valid data

                                      tOLZ*1
                                      tCLZ *1

                  High impedance *4

Rev.1.00, Mar.12.2004, page 10 of 14
R1RW0416D Series

Write Timing Waveform (1) (WE# Controlled)

                                            tWC

Address                               Valid address

                  tAW                                      tWR

                  tAS
                                                 tWP

WE#*3

                                      tCW

CS#*3

   OE#                                      tBW
LB#, UB#
                         tWHZ                                                  tOLZ
  DOUT            tOHZ                                                       tOW
    DIN                                               High impedance
                           *2
                                                      tDW  tDH

                                                           Valid data

Rev.1.00, Mar.12.2004, page 11 of 14
R1RW0416D Series

Write Timing Waveform (2) (CS# Controlled)

                                            tWC

Address                               Valid address

                                      tAW                                                    tWR

                  tAS
                                                 tWP

WE# *3
                                                                       tCW

CS# *3

   OE#                                      tBW
LB#, UB#
                  tWHZ                                                                               tOLZ
  DOUT            tOHZ                                                                                tOW
    DIN                                                                     High impedance *4
                           *2
                                                                            tDW  tDH

                                                                                 Valid data

Rev.1.00, Mar.12.2004, page 12 of 14
R1RW0416D Series

Write Timing Waveform (3) (LB#, UB# Controlled, OE# = VIH)

                                                tWC

Address                                    Valid address
WE#*3
CS#*3                                 tAW                        tWR

                                           tWP

                                           tCW

                  tAS                      tBW

UB# (LB#)                                  tBW

LB# (UB#)                                  tDW              tDH

DIN-UB                                     Valid data
(DIN-LB)
                                           tDW                   tDH
DIN-LB
(DIN-UB)                                        Valid data

DOUT                                       High impedance

Rev.1.00, Mar.12.2004, page 13 of 14
R1RW0416D Series

Low VCC Data Retention Characteristics

(Ta = 0 to +70C)

This characteristics is guaranteed only for L-version.

Parameter                      Symbol Min               Max     Unit  Test conditions
VCC for data retention                                          V
                               VDR         2.0                        VCC  CS#  VCC - 0.2 V,
                                                        400     A
                                                                      (1) 0 V  VIN  0.2 V or
                                                                ns
                                                                ms    (2)  V        V        V      -  0.2  V
                                                                              CC       IN       CC

Data retention current         I                                      V =3V
                                CCDR                                     CC

                                                                      VCC  CS#  VCC - 0.2 V,
                                                                      (1) 0 V  VIN  0.2 V or
                                                                      (2) VCC  VIN  VCC - 0.2 V

Chip deselect to data retention time tCDR  0                          See retention waveform

Operation recovery time        t      R    5

Low VCC Data Retention Timing Waveform

                        t CDR              Data retention mode                    tR

VCC

3.0 V

VDR                                        VCC  CS#  VCC 0.2 V
2.0 V

CS#
0V

Rev.1.00, Mar.12.2004, page 14 of 14
Revision History    R1RW0416D Series Data Sheet

Rev. Date           Contents of Modification
                    Page Description
0.01 Sep. 30, 2003   Initial issue
1.00 Mar.12.2004     Deletion of Preliminary
                                                                  Sales Strategic Planning Div. Nippon Bldg., 2-6-2, Ohte-machi, Chiyoda-ku, Tokyo 100-0004, Japan

Keep safety first in your circuit designs!
1. Renesas Technology Corp. puts the maximum effort into making semiconductor products better and more reliable, but there is always the possibility that trouble

   may occur with them. Trouble with semiconductors may lead to personal injury, fire or property damage.
   Remember to give due consideration to safety when making your circuit designs, with appropriate measures such as (i) placement of substitutive, auxiliary
   circuits, (ii) use of nonflammable material or (iii) prevention against any malfunction or mishap.

Notes regarding these materials
1. These materials are intended as a reference to assist our customers in the selection of the Renesas Technology Corp. product best suited to the customer's

   application; they do not convey any license under any intellectual property rights, or any other rights, belonging to Renesas Technology Corp. or a third party.
2. Renesas Technology Corp. assumes no responsibility for any damage, or infringement of any third-party's rights, originating in the use of any product data,

   diagrams, charts, programs, algorithms, or circuit application examples contained in these materials.
3. All information contained in these materials, including product data, diagrams, charts, programs and algorithms represents information on products at the time of

   publication of these materials, and are subject to change by Renesas Technology Corp. without notice due to product improvements or other reasons. It is
   therefore recommended that customers contact Renesas Technology Corp. or an authorized Renesas Technology Corp. product distributor for the latest product
   information before purchasing a product listed herein.
   The information described here may contain technical inaccuracies or typographical errors.
   Renesas Technology Corp. assumes no responsibility for any damage, liability, or other loss rising from these inaccuracies or errors.
   Please also pay attention to information published by Renesas Technology Corp. by various means, including the Renesas Technology Corp. Semiconductor
   home page (http://www.renesas.com).
4. When using any or all of the information contained in these materials, including product data, diagrams, charts, programs, and algorithms, please be sure to
   evaluate all information as a total system before making a final decision on the applicability of the information and products. Renesas Technology Corp. assumes
   no responsibility for any damage, liability or other loss resulting from the information contained herein.
5. Renesas Technology Corp. semiconductors are not designed or manufactured for use in a device or system that is used under circumstances in which human life
   is potentially at stake. Please contact Renesas Technology Corp. or an authorized Renesas Technology Corp. product distributor when considering the use of a
   product contained herein for any specific purposes, such as apparatus or systems for transportation, vehicular, medical, aerospace, nuclear, or undersea repeater
   use.
6. The prior written approval of Renesas Technology Corp. is necessary to reprint or reproduce in whole or in part these materials.
7. If these products or technologies are subject to the Japanese export control restrictions, they must be exported under a license from the Japanese government and
   cannot be imported into a country other than the approved destination.
   Any diversion or reexport contrary to the export control laws and regulations of Japan and/or the country of destination is prohibited.
8. Please contact Renesas Technology Corp. for further details on these materials or the products contained therein.

RENESAS SALES OFFICES                                                               http://www.renesas.com

Renesas Technology America, Inc.
450 Holger Way, San Jose, CA 95134-1368, U.S.A
Tel: <1> (408) 382-7500 Fax: <1> (408) 382-7501

Renesas Technology Europe Limited.
Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, United Kingdom
Tel: <44> (1628) 585 100, Fax: <44> (1628) 585 900

Renesas Technology Europe GmbH
Dornacher Str. 3, D-85622 Feldkirchen, Germany
Tel: <49> (89) 380 70 0, Fax: <49> (89) 929 30 11

Renesas Technology Hong Kong Ltd.
7/F., North Tower, World Finance Centre, Harbour City, Canton Road, Hong Kong
Tel: <852> 2265-6688, Fax: <852> 2375-6836

Renesas Technology Taiwan Co., Ltd.
FL 10, #99, Fu-Hsing N. Rd., Taipei, Taiwan
Tel: <886> (2) 2715-2888, Fax: <886> (2) 2713-2999

Renesas Technology (Shanghai) Co., Ltd.
26/F., Ruijin Building, No.205 Maoming Road (S), Shanghai 200020, China
Tel: <86> (21) 6472-1001, Fax: <86> (21) 6415-2952

Renesas Technology Singapore Pte. Ltd.
1, Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632
Tel: <65> 6213-0200, Fax: <65> 6278-8001

2003, 2004. Renesas Technology Corp., All rights reserved. Printed in Japan.

                                                                                                       Colophon .1.0
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved