电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PO100HSTL32A

器件型号:PO100HSTL32A
厂商名称:Potato Semiconductor Corporation
厂商官网:http://www.potatosemi.com/
下载文档

器件描述

Quad Differential LVDS/LVPECL/HSTL to LVTTL Translator

文档预览

PO100HSTL32A器件文档内容

                                                                 PO100HSTL32A

                                                                                                       04/19/09

Quad Differential LVDS/LVPECL/HSTL to LVTTL Translator

FEATURES:                                          DESCRIPTION:

Patented Technology                              Potato Semiconductor's PO100HSTL32A is
Differential LVDS/LVPECL/HSTL to LVTTL           designed for world top performance using
                                                   submicron CMOS technology to achieve 1GHz
Translator                                        LVTTL output frequency with less than 1.8ns
Operating frequency up to 1GHz with 2pf load     propagation delay.
Operating frequency up to 800MHz with 5pf load
Operating frequency up to 450MHz with 15pf load  The PO100HSTL32A is a low-skew, The small
Very low output pin to pin skew < 150ps          outline 16 pin package and the low skew design to
Propagation delay < 1.8ns max with 15pf load     make it ideal for applica- tions which require the
2.4V to 3.6V power supply                        translation of a clock or a data signal.
Industrial temperature range: 40C to 85C
Available in 16-pin SOIC 150ml package

Pin Configuration                                  Logic Block Diagram

  1B 1                16 VCC                             4        3
  1A 2                15 4B                         G                 1Y
  1Y 3                14 4A
    G4                13 4Y                              12       5
  2Y 5                12 G                          G                 2Y
  2A 6                11 3Y
  2B 7                10 3A                              2       11
GND 8                  9 3B                        1A                 3Y

Pin Description                                          1       13
                                                   1B                 4Y
DIFFERENTIAL INPUT    ENABLES  OUTPUT
            A, B                    Y                    6
                      G  G                         2A
      VID  10 mV                    H
                      H  X          H                    7
10 mV < VID < 10 mV                               2B
                      X  L          ?
     VID  10 mV                    ?                    10
              X       H  X                         3A
                                    L
            Open      X  L          L                    9
                                                   3B
                      H  X          Z
                                                         14
                      X  L          H              4A
                                    H
                                                         15
                                                   4B

                      L  H

                      H  X

                      X  L

                                                                                                         1

                                                             Copyright Potato Semiconductor Corporation
                                                                                        PO100HSTL32A

                                                                                                                                           04/19/09

        Quad Differential LVDS/LVPECL/HSTL to LVTTL Translator

Maximum Ratings

        Description                              Max           Unit   Note:
                                                                C
Storage Temperature                   -65 to 150                C    stresses greater than listed under
                                                                V     Maximum Ratings may cause
Operation Temperature -40 to 85                                 V     permanent damage to the device. This
                                                                V     is a stress rating only and functional
Operation Voltage                     -0.5 to +4.6                    operation of the device at these or any
                                                                      other conditions above those indicated
Input Voltage                         -0.5 to Vcc                     in the operational sections of this
                                                                      specification is not implied. Exposure
                                                                      to absolute maximum rating conditions
                                                                      for extended periods may affect
                                                                      reliability specification is not implied.

Output Voltage                        -0.5 to Vcc+0.5

Pin Characteristics

Symbol     Parameter                             Test Conditions      Minimum  Typical  Maximum                Units
           Input Capacitance                                                       4                            pF
CIN        Input B Pullup Resistor                                                88                            K
RPULLUP    Input A Pulldown Resistor                                              88                            K
RPULLDOWN

DC Electrical Characteristics

Symbol     Description                               Test Conditions           Min Typ Max Unit

VOH        Output High voltage Vcc=3V Vin=VIH or VIL, IOH= -12mA               2.4 3 - V
VOL        Output Low voltage Vcc=3V Vin=VIH or VIL, IOH=12mA                    - 0.3 0.5 V
                                                                                 2 - Vcc V
VIH Input High voltage Guaranteed Logic HIGH Level (Input Pin)                 -0.5 - 0.8 V
                                                                                - - 1 uA
VIL        Input Low voltage          Guaranteed Logic LOW Level (Input Pin)    - - -1 uA
                                                                                 - -0.7 -1.2 V
IIH        Input High current         Vcc = 3.6V and Vin = Vcc

IIL        Input Low current          Vcc = 3.6V and Vin = 0V

VIK Clamp diode voltage Vcc = Min. And IIN = -18mA

Notes:

1. For conditions shown as Max. or Min., use appropriate value specified under Electrical Characteristics for the applicable device type.

2. Typical values are at Vcc = 3.3V, 25 C ambient.

3. This parameter is guaranteed but not tested.

4. Not more than one output should be shorted at one time. Duration of the test should not exceed one second.

5. VoH = Vcc 0.6V at rated current                                                                                                       2

                                                                               Copyright Potato Semiconductor Corporation
                                                                     PO100HSTL32A

                                                                                                                                 04/19/09

     Quad Differential LVDS/LVPECL/HSTL to LVTTL Translator

Power Supply Characteristics

Symbol             Description                  Test Conditions (1)  Min Typ Max Unit

IccQ Quiescent Power Supply Current             Vcc=Max, Vin=Vcc or GND - 0.1 30 uA

Notes:
1. For conditions shown as Max. or Min., use appropriate value specified under Electrical Characteristics for the applicable device type.
2. Typical values are at Vcc = 3.3V, 25C ambient.
3. This parameter is guaranteed but not tested.
4. Not more than one output should be shorted at one time. Duration of the test should not exceed one second.

Switching Characteristics

Symbol  Description                             Test Conditions (1)                                                  Max Unit
                                                       CL = 15pF
tPD     Propagation Delay D to Output pair            CL = 15pF                                                      1.8 ns
                                                       CL = 15pF
tPZH or tPZL Output Enable Time                                                                                      2.5    ns

tPHZ or tPLZ Output Disable Time                                                                                     2.5    ns

tr/tf   Rise/Fall Time                          0.8V 2.0V                                                          0.8     ns
                                                                                                                             ps
tsk(o) Output Pin to Pin Skew (Same Package)    CL = 15pF, 125MHz                                                    150     ps

tsk(pp) Output Skew (Different Package)         CL = 15pF, 125MHz                                                    300    MHz
                                                                                                                            MHz
fmax Input Frequency                            CL =15pF                                                             4250   MHz

fmax Input Frequency                            CL = 5pF                                                             8300

fmax Input Frequency                            CL = 2pF                                                             14000

Notes:
1. See test circuits and waveforms.
2. tpLH, tpHL, tsk(p), and tsk(o) are production tested. All other parameters guaranteed but not production tested.
3. Airflow of 1m/s is recommended for frequencies above 133MHz

Test Circuit

                                         Vcc

        Pulse V+        50
     Generator V-
                                      V+
                                         D.U.T  15pF
                                                  to
                                      V-        2pF

                        50

                                                                                                                                           3

                                                                     Copyright Potato Semiconductor Corporation
                                                          PO100HSTL32A

                                                                                         04/19/09

Quad Differential LVDS/LVPECL/HSTL to LVTTL Translator

Test Waveforms

FIGURE 1.
LVDS/ PECL/ ECL/ HSTL /DIFFERENTIAL INPUT WAVEFORM DEFINITIONS

                                                                VCC

                            VCC= 3.3V

VIH

                 VPP RANGE
     VPP 0V-VCC

VIL
                                          VEE=0.0V

                                                                VEE

FIGURE 2.
LVTTL OUTPUT

     tr,tf,                                                     VO

FIGURE 3.
Propogation Delay, Output pulse skew, and output-to-output skew for D to output

     INPUT    TPLH                                  TPHL                            VPP
     CLOCK    TPD
                                                                                    VO
     OUTPUT                                               tSK(O)
     CLOCK

     ANOTHER
     OUTPUT
     CLOCK

                                                                                                     4

                                                          Copyright Potato Semiconductor Corporation
                                                                                      PO100HSTL32A

                                                                                                        04/19/09

         Quad Differential LVDS/LVPECL/HSTL to LVTTL Translator

Packaging Mechanical Drawing: 16 pin SOIC

                                       16

                                         .149  3.78                        .2284 5.80
                                         .157  3.99                        .2440 6.20

                  1                                       .0075            .016 0.41
                                  .386                    .0098            .050 1.27
                                  .393
                                  9.80                     0.19
                                 10.00                     0.25

                            .0155 0.393
                            .0260 0.660

                   .050   .013                 .053 1.35
                   BSC    .020                 .068 1.75
                          0.330
                   1.27   0.508          .0040 0.10
                                         .0098 0.25

                                                                                      X.XX DENOTES DIMENSIONS
                                                                                      X.XX IN MILLIMETERS

Ordering Information

    Ordering Code                          Package                         Top-Marking              TA
PO100HSTL32ASU                           Tube
PO100HSTL32ASR           16-pin SOIC     Tape and reel    Pb-free & Green  PO100HSTL32AS -40C to 85C
                         16-pin SOIC                      Pb-free & Green
                                                                           PO100HSTL32AS -40C to 85C

IC Package Information

PACKAGE  PACKAGE   TAPE   TAPE           PIN 1 LOCATION   TAPE TRAILER     QTY         TAPE LEADER      QTY
CODE     TYPE      WIDTH  PITCH          Top Left Corner  LENGTH           PER REEL    LENGTH           PER
                   (mm)   (mm)                                                                          TUBE
S        SOIC 16                                          39 (12")         3000        64 (20")
                    16      8                                                                           48

                                                                                                                      5

                                                                           Copyright Potato Semiconductor Corporation
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved