电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PLL502-21SOC

器件型号:PLL502-21SOC
厂商名称:PLL (PhaseLink Corporation)
下载文档

器件描述

384MHz - 768MHz Low Phase Noise PECL VCXO (12 - 24MHz Crystal)

文档预览

PLL502-21SOC器件文档内容

                                              Preliminary PLL502-21

384MHz 768MHz Low Phase Noise PECL VCXO (12 24MHz Crystal)

FEATURES                                                     PIN CONFIGURATION
Low phase noise output for the 384MHz to
                                                               VDD 1                  PLL 502-21                16 VDD
    768MHz range (-130 dBc at 10kHz offset).                   VDD 2                                            15 GND_BUF
PECL output.                                                  XIN 3                                           14 CLKBAR
12 to 24MHz crystal input.                                 XOUT 4                                             13 VDD_BUF
Integrated crystal load capacitor: no external                                                                12 CLK
                                                                 OE 5                                           11 GND_BUF
    load capacitor required.                                    VIN 6                                           10 GND
Output Enable selector.                                     GND 7                                             9 GND
Wide pull range (+/-180 ppm)                                GND 8
3.3V operation.
Available in 16 Pin TSSOP or SOIC.                                                  FOUT = FXIN x 32

DESCRIPTION                                                  OE (Pin 5)                           Output State
The PLL502-21 is a monolithic low jitter and low
phase noise (-130dBc/Hz @ 10kHz offset) VCXO IC              0 (Default)              Output enabled
with PECL output, for 384MHz to 768MHz output
range. It allows the control of the output frequency         1                        Tri-state
with an input voltage (VIN), using a low cost crystal.
The chip provides a pullable output at a frequency of        Pin 5: Logical states are defined at PECL levels.
FXIN x 32. This makes the PLL502-21 ideal for a wide
range of applications, including 622.08MHz for
SONET.
BLOCK DIAGRAM

        Reference      VCO     Charge  Loop             VCO  CLKBAR
          Divider     Divider  Pump    Filter            OE  CLK

                      Phase
                   Comparator

   XIN     XTAL
XOUT       OSC

        VARICAP

        VIN

47745 Fremont Blvd., Fremont, California 94538 TEL (510) 492-0990 FAX (510) 492-0991                            Rev 08/10/01 Page 1
                                              Preliminary PLL502-21

384MHz 768MHz Low Phase Noise PECL VCXO (12 24MHz Crystal)

PIN DESCRIPTIONS

  Name   Number    Type                                     Description

   VDD    1,2,16             P +3.3V Power supply connectors.
    XIN      3
  XOUT       4               I Crystal input pin.

    OE       5               I Crystal output pin.

    VIN      6               I             Output enable input pin. Disables (tri-state) output when low. Internal
   GND   7,8,9,10                          pull-up enables output by default if pin is not connected to low.
GND_BUF
   CLK    11,15              I Frequency control voltage input pin.
VDD_BUF     12
  CLKB      13               P GND Power connectors.
            14
                             P GND connector for output buffers.

                             O True clock output pin.

                             P +3.3V Power supply connector for output buffers.

                             O Complementary clock output pin.

ELECTRICAL SPECIFICATIONS

1. Absolute Maximum Ratings

         PARAMETERS                                 SYMBOL                            MIN.  MAX.       UNITS

Supply Voltage                                         VDD                                  7          V
Input Voltage, dc
Output Voltage, dc                                     VI                             VSS-0.5 VDD+0.5  V
Storage Temperature
Ambient Operating Temperature                          VO                             VSS-0.5 VDD+0.5  V
Junction Temperature
Lead Temperature (soldering, 10s)                      TS                             -65   150        C
Input Static Discharge Voltage Protection
                                                       TA                             0     70         C

                                                       TJ                                   125        C

                                                                                            260        C

                                                                                            2          kV

Exposure of the device under conditions beyond the limits specified by Maximum Ratings for extended periods may cause permanent damage to the
device and affect product reliability. These conditions represent a stress rating only, and functional operations of the device at these or any other
conditions above the operational limits noted in this specification is not implied.

47745 Fremont Blvd., Fremont, California 94538 TEL (510) 492-0990 FAX (510) 492-0991           Rev 08/10/01 Page 2
                                              Preliminary PLL502-21

384MHz 768MHz Low Phase Noise PECL VCXO (12 24MHz Crystal)

2. Crystal Specifications

        PARAMETERS          SYMBOL               CONDITIONS           MIN. TYP.                  MAX.                                        UNITS
Crystal Resonator                         Parallel Fundamental         12                         24
Frequency                      FXIN       Mode                                                                                                MHz
Crystal Loading Rating       CL (xtal)                                           TBD              250                                          pF
Crystal Pullability         C0/C1 (xtal)  AT cut                                                  30                                            -
Recommended ESR                           AT cut                                                                                               
                                RE

3. Voltage Control Crystal Oscillator

PARAMETERS                  SYMBOL        CONDITIONS                  MIN. TYP. MAX. UNITS

VCXO Stabilization Time *   TVCXOSTB From power valid                                       10                                               ms

Output Frequency Synthesis                (Unless otherwise noted in                             30                                         ppm
Error                                     Frequency Table)

VCXO Tuning Range                         FXIN = 12 - 24MHz;          380                                                                    ppm

                                          XTAL C0/C1 < 250

CLK output pullability                    0V  VCON  3.3V              190                                                                   ppm

Linearity                                                                                   5    10                                          %

VCXO Tuning Characteristic                                                                  115                                              ppm/V

Note: Parameters denoted with an asterisk (*) represent nominal characterization data and are not production tested to any specific limits.

4. General Electrical Specifications

      PARAMETERS            SYMBOL        CONDITIONS                                  MIN. TYP.  MAX.                                        UNITS

Supply Current, Dynamic     IDD     PECL                                                          80                                           mA
(with Loaded Outputs)                                                                            3.47
Operating Voltage           VDD                                                       3.13        55                                            V
Output Clock Duty Cycle                @ Vdd 1.3V (PECL)                                                                                     %
Short Circuit Current                                                                 45    50                                                 mA

                                                                                            50

47745 Fremont Blvd., Fremont, California 94538 TEL (510) 492-0990 FAX (510) 492-0991             Rev 08/10/01 Page 3
                                              Preliminary PLL502-21

384MHz 768MHz Low Phase Noise PECL VCXO (12 24MHz Crystal)

5. Jitter and Phase Noise specification

           PARAMETERS                       CONDITIONS       MIN. TYP. MAX.                 UNITS
Period jitter RMS                                                         7                   ps
                                 With capacitive decoupling
Accumulated jitter RMS           between VDD and GND.                                 11    ps
                                 With capacitive decoupling
Phase Noise relative to carrier  between VDD and GND. Over                            -80   dBc/Hz
Phase Noise relative to carrier  10,000 cycles.
Phase Noise relative to carrier  622MHz @100Hz offset                                 -109  dBc/Hz
Phase Noise relative to carrier  622MHz @1kHz offset
                                 622MHz @10kHz offset                                 -130  dBc/Hz
                                 622MHz @100kHz offset
                                                                                      -132  dBc/Hz

47745 Fremont Blvd., Fremont, California 94538 TEL (510) 492-0990 FAX (510) 492-0991        Rev 08/10/01 Page 4
                                              Preliminary PLL502-21

384MHz 768MHz Low Phase Noise PECL VCXO (12 24MHz Crystal)

6. PECL Electrical Characteristics

      PARAMETERS     SYMBOL                                   CONDITIONS                         MIN.        MAX.      UNITS
Output High Voltage     VOH                              RL = 50  to (VDD 2V)              VDD 1.025  VDD 1.620     V
Output Low Voltage      VOL                                                                                               V
                                                                (see figure)

7. PECL Switching Characteristics

        PARAMETERS   SYMBOL                                     CONDITIONS                          MIN. TYP. MAX. UNITS
Clock Rise Time           tr                             @20/80% - PECL
Clock Fall Time           tf                             @80/20% - PECL                                   0.6  1.5     ns

                                                                                                          0.5  1.5     ns

PECL Levels Test Circuit                           VDD                  PECL Output Skew
                                                 2.0V
OUT                                                            OUT
                        50
                                                                 50%

                        50                                     OUT
OUT
                                                                                             tSKEW
                      OUT
                      80%                        PECL Transistion Time Waveform
                      50%
                      20%                                                        DUTY CYCLE
                      OUT
                                                 45 - 55%           55 - 45%
                                             tR
                                                           tF

47745 Fremont Blvd., Fremont, California 94538 TEL (510) 492-0990 FAX (510) 492-0991                           Rev 08/10/01 Page 5
                                              Preliminary PLL502-21

384MHz 768MHz Low Phase Noise PECL VCXO (12 24MHz Crystal)

PACKAGE INFORMATION

16 PIN Narrow SOIC, TSSOP ( mm )

              SOIC                  TSSOP                              EH
                                                    D
Symbol  Min.            Max.  Min.  Max.
   A
  A1    1.35            1.75  -     1.20
   B
   C    0.10            0.25  0.05  0.15
   D
   E    0.33            0.51  0.19  0.30
   H
   L    0.19            0.25  0.09  0.20
    e
        9.80        10.00     4.90  5.10

        3.80            4.00  4.30  4.50

        5.80            6.20        6.40 BSC

        0.40            1.27  0.45  0.75      A1                                                                    A
                                                                                               C  L
              1.27 BSC              0.65 BSC
                                                                         B
                                                            e

ORDERING INFORMATION

              For part ordering, please contact our Sales Department:
                        47745 Fremont Blvd., Fremont, CA 94538, USA
                            Tel: (510) 492-0990 Fax: (510) 492-0991

                                         PART NUMBER
              The order number for this device is a combination of the following:
               Device number, Package type and Operating temperature range

                                  PLL502-21 S C XX  REVISION CODE
              PART NUMBER                           (when applicable)
                                                    TEMPERATURATURE
                                                    C=COMMERCIAL
                                                    M=MILITARY
                                                    I=INDUSTRAL

                                                    PACKAGE TYPE
                                                    S=SOIC, O=TSSOP

PhaseLink Corporation, reserves the right to make changes in its products or specifications, or both at any time without notice. The information
furnished by Phaselink is believed to be accurate and reliable. However, PhaseLink makes no guarantee or warranty concerning the accuracy of said
information and shall not be responsible for any loss or damage of whatever nature resulting from the use of, or reliance upon this product.
LIFE SUPPORT POLICY: PhaseLink's products are not authorized for use as critical components in life support devices or systems without the
express written approval of the President of PhaseLink Corporation.

47745 Fremont Blvd., Fremont, California 94538 TEL (510) 492-0990 FAX (510) 492-0991              Rev 08/10/01 Page 6
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved