电子工程世界电子工程世界电子工程世界

产品描述

搜索

PIC32MX170F256BT-50I-SO

器件型号:PIC32MX170F256BT-50I-SO
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Microchip
厂商官网:https://www.microchip.com
下载文档

器件描述

32-bit Microcontrollers - MCU 256KB Flash 64KB RAM 50MHz, 10-bit ADC

参数
产品属性属性值
产品种类:
Product Category:
32-bit Microcontrollers - MCU
制造商:
Manufacturer:
Microchip
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
SOIC-28
系列:
Series:
PIC32MX
Core:MIPS16e M4K
Data Bus Width:32 bit
Maximum Clock Frequency:50 MHz
Program Memory Size:256 kB
Data RAM Size:64 kB
ADC Resolution:10 bit
Number of I/Os:21 I/O
工作电源电压:
Operating Supply Voltage:
2.3 V to 3.6 V
最大工作温度:
Maximum Operating Temperature:
+ 85 C
接口类型:
Interface Type:
I2C, SPI, UART, USB
封装:
Packaging:
Reel
商标:
Brand:
Microchip Technology
Data RAM Type:SRAM
Data ROM Size:256 kB
Data ROM Type:Flash
最小工作温度:
Minimum Operating Temperature:
- 40 C
Moisture Sensitive:Yes
Number of ADC Channels:10
Number of Timers/Counters:5 Timer
Processor Series:PIC32MX1xx
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
1600
商标名:
Tradename:
PIC
单位重量:
Unit Weight:
0.078125 oz

PIC32MX170F256BT-50I-SO器件文档内容

                                             PIC32MX1XX/2XX 28/36/44-PIN

32-bit Microcontrollers (up to 256 KB Flash and 64 KB SRAM) with

       Audio and Graphics Interfaces, USB, and Advanced Analog

Operating Conditions                                                      Timers/Output Compare/Input Capture

•  2.3V to 3.6V, -40ºC to +105ºC, DC to 40 MHz                            •  Five General Purpose Timers:

•  2.3V to 3.6V, -40ºC to +85ºC, DC to 50 MHz                                -     Five 16-bit and up to two 32-bit Timers/Counters

Core: 50 MHz/83 DMIPS MIPS32® M4K®                                        •  Five Output Compare (OC) modules

•  MIPS16e® mode for up to 40% smaller code size                          •  Five Input Capture (IC) modules

•  Code-efficient (C and Assembly) architecture                           •  Peripheral Pin Select (PPS) to allow function remap

•  Single-cycle (MAC) 32x16 and two-cycle 32x32 multiply                  •  Real-Time Clock and Calendar (RTCC) module

Clock Management                                                          Communication Interfaces

•  0.9% internal oscillator                                               •  USB 2.0-compliant Full-speed OTG controller

•  Programmable PLLs and oscillator clock sources                         •  Two UART modules (12.5 Mbps):

•  Fail-Safe Clock Monitor (FSCM)                                            -     Supports LIN 2.0 protocols and IrDA® support

•  Independent Watchdog Timer                                             •  Two 4-wire SPI modules (25 Mbps)

•  Fast wake-up and start-up                                              •  Two I2C modules (up to 1 Mbaud) with SMBus support

                                                                          •  PPS to allow function remap

Power Management                                                          •  Parallel Master Port (PMP)

•  Low-power management modes (Sleep and Idle)                            Direct Memory Access (DMA)

•  Integrated Power-on Reset and Brown-out Reset                          •  Four channels of hardware DMA with automatic data

•  0.5 mA/MHz dynamic current (typical)                                      size detection

•  44 μA IPD current (typical)                                            •  Two additional channels dedicated for USB

Audio Interface Features                                                  •  Programmable Cyclic Redundancy Check (CRC)

•  Data communication: I2S, LJ, RJ, and DSP modes                         Input/Output

•  Control interface: SPI and I2C                                         •  10 mA source/sink on all I/O pins and up to 14 mA on

•  Master clock:                                                             non-standard VOH

   -  Generation of fractional clock frequencies                          •  5V-tolerant pins

   -  Can be synchronized with USB clock                                  •  Selectable open drain, pull-ups, and pull-downs

   -  Can be tuned in run-time                                            •  External interrupts on all I/O pins

   Advanced Analog Features                                               Qualification and Class B Support

•  ADC Module:                                                            •  AEC-Q100 REVG (Grade 2 -40ºC to +105ºC) planned

   -  10-bit 1.1 Msps rate with one S&H                                   •  Class B Safety Library, IEC 60730

   -  Up to 10 analog inputs on 28-pin devices and 13

      analog inputs on 44-pin devices                                     Debugger Development Support

•  Flexible and independent ADC trigger sources                           •  In-circuit and in-application programming

•  Charge Time Measurement Unit (CTMU):                                   •  4-wire MIPS® Enhanced JTAG interface

   -  Supports mTouch™ capacitive touch sensing                           •  Unlimited program and six complex data breakpoints

   -  Provides high-resolution time measurement (1 ns)                    •  IEEE 1149.2-compatible (JTAG) boundary scan

   -  On-chip temperature measurement capability

•  Comparators:

   -  Up to three Analog Comparator modules

   -  Programmable references with 32 voltage points

Packages

       Type          SOIC              SSOP                      SPDIP             QFN                    VTLA            TQFP

      Pin Count      28                  28                      28       28            44       36               44             44

   I/O Pins (up to)  21                  21                      21          21         34       25               34             34

Contact/Lead Pitch   1.27              0.65                      0.100''  0.65          0.65     0.50             0.50        0.80

      Dimensions     17.90x7.50x2.65   10.2x5.3x2  1.365''x.285''x.135''  6x6x0.9       8x8x0.9  5x5x0.9        6x6x0.9   10x10x1

Note:  All dimensions are in millimeters (mm) unless specified.

 2011-2016 Microchip Technology Inc.                                                                             DS60001168J-page   1
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1:          PIC32MX1XX 28/36/44-PIN GENERAL PURPOSE FAMILY FEATURES

                                                                    Remappable Peripherals                                                                                                                                                              10-bit 1 Msps ADC (Channels)

          Device    Pins  Program Memory (KB)(1)  Data Memory (KB)  Remappable Pins  Timers(2)/Capture/Compare  UART  SPI/I2S  External Interrupts(3)  Analog Comparators  USB On-The-Go (OTG)  I2C  PMP  DMA Channels  (Programmable/Dedicated)  CTMU                                RTCC  I/O Pins  JTAG  Packages

                                                                                                                                                                                                                                                                                                            SOIC,

PIC32MX110F016B     28    16+3                    4                 20               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     10                            Y     21        Y     SSOP,

                                                                                                                                                                                                                                                                                                            SPDIP,

                                                                                                                                                                                                                                                                                                            QFN

PIC32MX110F016C     36    16+3                    4                 24               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     12                            Y     25        Y     VTLA

                                                                                                                                                                                                                                                                                                            VTLA,

PIC32MX110F016D     44    16+3                    4                 32               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     13                            Y     35        Y     TQFP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            SOIC,

PIC32MX120F032B     28    32+3                    8                 20               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     10                            Y     21        Y     SSOP,

                                                                                                                                                                                                                                                                                                            SPDIP,

                                                                                                                                                                                                                                                                                                            QFN

PIC32MX120F032C     36    32+3                    8                 24               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     12                            Y     25        Y     VTLA

                                                                                                                                                                                                                                                                                                            VTLA,

PIC32MX120F032D     44    32+3                    8                 32               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     13                            Y     35        Y     TQFP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            SOIC,

PIC32MX130F064B     28    64+3                    16                20               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     10                            Y     21        Y     SSOP,

                                                                                                                                                                                                                                                                                                            SPDIP,

                                                                                                                                                                                                                                                                                                            QFN

PIC32MX130F064C     36    64+3                    16                24               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     12                            Y     25        Y     VTLA

                                                                                                                                                                                                                                                                                                            VTLA,

PIC32MX130F064D     44    64+3                    16                32               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     13                            Y     35        Y     TQFP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            SOIC,

PIC32MX150F128B     28    128+3                   32                20               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     10                            Y     21        Y     SSOP,

                                                                                                                                                                                                                                                                                                            SPDIP,

                                                                                                                                                                                                                                                                                                            QFN

PIC32MX150F128C     36    128+3                   32                24               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     12                            Y     25        Y     VTLA

                                                                                                                                                                                                                                                                                                            VTLA,

PIC32MX150F128D     44    128+3                   32                32               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     13                            Y     35        Y     TQFP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            SOIC,

PIC32MX130F256B     28    256+3                   16                20               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     10                            Y     21        Y     SSOP,

                                                                                                                                                                                                                                                                                                            SPDIP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            VTLA,

PIC32MX130F256D     44    256+3                   16                32               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     13                            Y     35        Y     TQFP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            SOIC,

PIC32MX170F256B     28    256+3                   64                20               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     10                            Y     21        Y     SSOP,

                                                                                                                                                                                                                                                                                                            SPDIP,

                                                                                                                                                                                                                                                                                                            QFN

                                                                                                                                                                                                                                                                                                            VTLA,

PIC32MX170F256D     44    256+3                   64                32               5/5/5                      2     2        5                       3                   N                    2    Y    4/0                                     Y     13                            Y     35        Y     TQFP,

                                                                                                                                                                                                                                                                                                            QFN

Note  1:          This device features 3 KB of boot Flash memory.

      2:          Four out of five timers are remappable.

      3:          Four out of five external interrupts are remappable.

DS60001168J-page 2                                                                                                                                                                                         2011-2016 Microchip Technology Inc.
                     PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 2:          PIC32MX2XX 28/36/44-PIN USB FAMILY FEATURES

                                                                     Remappable Peripherals                                                                                                                                                              10-bit 1 Msps ADC (Channels)

          Device     Pins  Program Memory (KB)(1)  Data Memory (KB)  Remappable Pins  Timers(2)/Capture/Compare  UART  SPI/I2S  External Interrupts(3)  Analog Comparators  USB On-The-Go (OTG)  I2C  PMP  DMA Channels  (Programmable/Dedicated)  CTMU                                RTCC  I/O Pins  JTAG  Packages

                                                                                                                                                                                                                                                                                                             SOIC,

PIC32MX210F016B      28    16+3                    4                 19               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     9                             Y     19        Y     SSOP,

                                                                                                                                                                                                                                                                                                             SPDIP,

                                                                                                                                                                                                                                                                                                             QFN

PIC32MX210F016C      36    16+3                    4                 23               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     12                            Y     25        Y     VTLA

                                                                                                                                                                                                                                                                                                             VTLA,

PIC32MX210F016D      44    16+3                    4                 31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             SOIC,

PIC32MX220F032B      28    32+3                    8                 19               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     9                             Y     19        Y     SSOP,

                                                                                                                                                                                                                                                                                                             SPDIP,

                                                                                                                                                                                                                                                                                                             QFN

PIC32MX220F032C      36    32+3                    8                 23               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     12                            Y     23        Y     VTLA

                                                                                                                                                                                                                                                                                                             VTLA,

PIC32MX220F032D      44    32+3                    8                 31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             SOIC,

PIC32MX230F064B      28    64+3                    16                19               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     9                             Y     19        Y     SSOP,

                                                                                                                                                                                                                                                                                                             SPDIP,

                                                                                                                                                                                                                                                                                                             QFN

PIC32MX230F064C      36    64+3                    16                23               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     12                            Y     23        Y     VTLA

                                                                                                                                                                                                                                                                                                             VTLA,

PIC32MX230F064D      44    64+3                    16                31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             SOIC,

PIC32MX250F128B      28    128+3                   32                19               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     9                             Y     19        Y     SSOP,

                                                                                                                                                                                                                                                                                                             SPDIP,

                                                                                                                                                                                                                                                                                                             QFN

PIC32MX250F128C      36    128+3                   32                23               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     12                            Y     23        Y     VTLA

                                                                                                                                                                                                                                                                                                             VTLA,

PIC32MX250F128D      44    128+3                   32                31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             SOIC,

PIC32MX230F256B      28    256+3                   16                20               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     9                             Y     19        Y     SSOP,

                                                                                                                                                                                                                                                                                                             SPDIP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             VTLA,

PIC32MX230F256D      44    256+3                   16                31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             SOIC,

PIC32MX270F256B      28    256+3                   64                19               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     9                             Y     19        Y     SSOP,

                                                                                                                                                                                                                                                                                                             SPDIP,

                                                                                                                                                                                                                                                                                                             QFN

                                                                                                                                                                                                                                                                                                             VTLA,

PIC32MX270F256D      44    256+3                   64                31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

PIC32MX270F256DB(4)                                                                                                                                                                                                                                                                                          VTLA,

                     44    256+3                   64                31               5/5/5                      2     2        5                       3                   Y                    2    Y    4/2                                     Y     13                            Y     33        Y     TQFP,

                                                                                                                                                                                                                                                                                                             QFN

Note  1:  This device features 3 KB of boot Flash memory.

      2:  Four out of five timers are remappable.

      3:  Four out of five external interrupts are remappable.

      4:  This PIC32 device is targeted to specific audio software                                                              packages that are tracked for                                                                                      licensing royalty purposes. All

          peripherals and electrical characteristics are identical to                                                           their corresponding base part                                                                                      numbers.

 2011-2016 Microchip Technology Inc.                                                                                                                                                                                                                                                  DS60001168J-page 3
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

Pin Diagrams

TABLE 3:     PIN NAMES FOR 28-PIN GENERAL           PURPOSE       DEVICES

28-PIN SOIC, SPDIP, SSOP (TOP VIEW)(1,2,3)

                                           1        28         1                    28       1                                              28

                                              SSOP                   SOIC                       SPDIP

           PIC32MX110F016B

           PIC32MX120F032B

           PIC32MX130F064B

           PIC32MX130F256B

           PIC32MX150F128B

           PIC32MX170F256B

Pin #                       Full Pin Name               Pin #                  Full Pin Name

1      MCLR                                             15     PGEC3/RPB6/PMD6/RB6

2      VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/RA0            16     TDI/RPB7/CTED3/PMD5/INT0/RB7

3      VREF-/CVREF-/AN1/RPA1/CTED2/RA1                  17     TCK/RPB8/SCL1/CTED10/PMD4/RB8

4      PGED1/AN2/C1IND/C2INB/C3IND/RPB0/RB0             18     TDO/RPB9/SDA1/CTED4/PMD3/RB9

5      PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/RB1            19     VSS

6      AN4/C1INB/C2IND/RPB2/SDA2/CTED13/RB2             20     VCAP

7      AN5/C1INA/C2INC/RTCC/RPB3/SCL2/RB3               21     PGED2/RPB10/CTED11/PMD2/RB10

8      VSS                                              22     PGEC2/TMS/RPB11/PMD1/RB11

9      OSC1/CLKI/RPA2/RA2                               23     AN12/PMD0/RB12

10     OSC2/CLKO/RPA3/PMA0/RA3                          24     AN11/RPB13/CTPLS/PMRD/RB13

11     SOSCI/RPB4/RB4                                   25     CVREFOUT/AN10/C3INB/RPB14/SCK1/CTED5/PMWR/RB14

12     SOSCO/RPA4/T1CK/CTED9/PMA1/RA4                   26     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15

13     VDD                                              27     AVSS

14     PGED3/RPB5/PMD7/RB5                              28     AVDD

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   Shaded pins are 5V tolerant.

DS60001168J-page 4                                                          2011-2016 Microchip Technology Inc.
                           PIC32MX1XX/2XX                        28/36/44-PIN FAMILY

TABLE 4:           PIN NAMES FOR 28-PIN USB DEVICES

28-PIN SOIC, SPDIP, SSOP (TOP VIEW)(1,2,3)

                                          1              28      1                    28        1                                           28

                                                   SSOP                   SOIC                       SPDIP

       PIC32MX210F016B

       PIC32MX220F032B

       PIC32MX230F064B

       PIC32MX230F256B

       PIC32MX250F128B

       PIC32MX270F256B

Pin #                      Full Pin Name                 Pin #                        Full Pin Name

1      MCLR                                                  15  VBUS

2      PGED3/VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/PMD7/RA0      16  TDI/RPB7/CTED3/PMD5/INT0/RB7

3      PGEC3/VREF-/CVREF-/AN1/RPA1/CTED2/PMD6/RA1            17  TCK/RPB8/SCL1/CTED10/PMD4/RB8

4      PGED1/AN2/C1IND/C2INB/C3IND/RPB0/PMD0/RB0             18  TDO/RPB9/SDA1/CTED4/PMD3/RB9

5      PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/PMD1/RB1            19  VSS

6      AN4/C1INB/C2IND/RPB2/SDA2/CTED13/PMD2/RB2             20  VCAP

7      AN5/C1INA/C2INC/RTCC/RPB3/SCL2/PMWR/RB3               21  PGED2/RPB10/D+/CTED11/RB10

8      VSS                                                   22  PGEC2/RPB11/D-/RB11

9      OSC1/CLKI/RPA2/RA2                                    23  VUSB3V3

10     OSC2/CLKO/RPA3/PMA0/RA3                               24  AN11/RPB13/CTPLS/PMRD/RB13

11     SOSCI/RPB4/RB4                                        25  CVREFOUT/AN10/C3INB/RPB14/VBUSON/SCK1/CTED5/RB14

12     SOSCO/RPA4/T1CK/CTED9/PMA1/RA4                        26  AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15

13     VDD                                                   27  AVSS

14     TMS/RPB5/USBID/RB5                                    28  AVDD

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more informa-

            tion.

       3:   Shaded pins are 5V tolerant.

 2011-2016 Microchip Technology Inc.                                                                DS60001168J-page 5
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 5:    PIN NAMES FOR 28-PIN GENERAL PURPOSE DEVICES

28-PIN QFN (TOP VIEW)(1,2,3.4)

            PIC32MX110F016B

            PIC32MX120F032B

            PIC32MX130F064B

            PIC32MX130F256B

            PIC32MX150F128B                   28                     1

            PIC32MX170F256B

Pin #                       Full Pin Name     Pin #                     Full Pin Name

1      PGED1/AN2/C1IND/C2INB/C3IND/RPB0/RB0   15     TDO/RPB9/SDA1/CTED4/PMD3/RB9

2      PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/RB1  16     VSS

3      AN4/C1INB/C2IND/RPB2/SDA2/CTED13/RB2   17     VCAP

4      AN5/C1INA/C2INC/RTCC/RPB3/SCL2/RB3     18     PGED2/RPB10/CTED11/PMD2/RB10

5      VSS                                    19     PGEC2/TMS/RPB11/PMD1/RB11

6      OSC1/CLKI/RPA2/RA2                     20     AN12/PMD0/RB12

7      OSC2/CLKO/RPA3/PMA0/RA3                21     AN11/RPB13/CTPLS/PMRD/RB13

8      SOSCI/RPB4/RB4                         22     CVREFOUT/AN10/C3INB/RPB14/SCK1/CTED5/PMWR/RB14

9      SOSCO/RPA4/T1CK/CTED9/PMA1/RA4         23     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15

10     VDD                                    24     AVSS

11     PGED3/RPB5/PMD7/RB5                    25     AVDD

12     PGEC3/RPB6/PMD6/RB6                    26     MCLR

13     TDI/RPB7/CTED3/PMD5/INT0/RB7           27     VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/RA0

14     TCK/RPB8/SCL1/CTED10/PMD4/RB8          28     VREF-/CVREF-/AN1/RPA1/CTED2/RA1

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   Shaded pins are 5V tolerant.

DS60001168J-page 6                                          2011-2016 Microchip Technology Inc.
                           PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 6:     PIN NAMES FOR 28-PIN USB DEVICES

28-PIN QFN (TOP VIEW)(1,2,3,4)

             PIC32MX210F016B

             PIC32MX220F032B

             PIC32MX230F064B

             PIC32MX230F256B

             PIC32MX250F128B                       28

             PIC32MX270F256B                                       1

Pin #                      Full Pin Name           Pin #                       Full Pin Name

1      PGED1/AN2/C1IND/C2INB/C3IND/RPB0/PMD0/RB0   15     TDO/RPB9/SDA1/CTED4/PMD3/RB9

2      PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/PMD1/RB1  16     VSS

3      AN4/C1INB/C2IND/RPB2/SDA2/CTED13/PMD2/RB2   17     VCAP

4      AN5/C1INA/C2INC/RTCC/RPB3/SCL2/PMWR/RB3     18     PGED2/RPB10/D+/CTED11/RB10

5      VSS                                         19     PGEC2/RPB11/D-/RB11

6      OSC1/CLKI/RPA2/RA2                          20     VUSB3V3

7      OSC2/CLKO/RPA3/PMA0/RA3                     21     AN11/RPB13/CTPLS/PMRD/RB13

8      SOSCI/RPB4/RB4                              22     CVREFOUT/AN10/C3INB/RPB14/VBUSON/SCK1/CTED5/RB14

9      SOSCO/RPA4/T1CK/CTED9/PMA1/RA4              23     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15

10     VDD                                         24     AVSS

11     TMS/RPB5/USBID/RB5                          25     AVDD

12     VBUS                                        26     MCLR

13     TDI/RPB7/CTED3/PMD5/INT0/RB7                27     PGED3/VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/PMD7/RA0

14     TCK/RPB8/SCL1/CTED10/PMD4/RB8               28     PGEC3/VREF-/CVREF-/AN1/RPA1/CTED2/PMD6/RA1

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   Shaded pins are 5V tolerant.

 2011-2016 Microchip Technology Inc.                                                   DS60001168J-page 7
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 7:         PIN NAMES FOR 36-PIN GENERAL PURPOSE DEVICES

36-PIN VTLA (TOP VIEW)(1,2,3,5)

                 PIC32MX110F016C

                 PIC32MX120F032C

                 PIC32MX130F064C

                 PIC32MX150F128C

                                                    36

                                                                                                1

Pin #                       Full Pin Name    Pin #                                              Full Pin Name

1      AN4/C1INB/C2IND/RPB2/SDA2/CTED13/RB2  19     TDO/RPB9/SDA1/CTED4/PMD3/RB9

2      AN5/C1INA/C2INC/RTCC/RPB3/SCL2/RB3    20     RPC9/CTED7/RC9

3      PGED4(4)/AN6/RPC0/RC0                 21     VSS

4      PGEC4(4)/AN7/RPC1/RC1                 22     VCAP

5      VDD                                   23     VDD

6      VSS                                   24     PGED2/RPB10/CTED11/PMD2/RB10

7      OSC1/CLKI/RPA2/RA2                    25     PGEC2/TMS/RPB11/PMD1/RB11

8      OSC2/CLKO/RPA3/PMA0/RA3               26     AN12/PMD0/RB12

9      SOSCI/RPB4/RB4                        27     AN11/RPB13/CTPLS/PMRD/RB13

10     SOSCO/RPA4/T1CK/CTED9/PMA1/RA4        28     CVREFOUT/AN10/C3INB/RPB14/SCK1/CTED5/PMWR/RB14

11     RPC3/RC3                              29     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15

12     VSS                                   30     AVSS

13     VDD                                   31     AVDD

14     VDD                                   32     MCLR

15     PGED3/RPB5/PMD7/RB5                   33     VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/RA0

16     PGEC3/RPB6/PMD6/RB6                   34     VREF-/CVREF-/AN1/RPA1/CTED2/RA1

17     TDI/RPB7/CTED3/PMD5/INT0/RB7          35     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/RB0

18     TCK/RPB8/SCL1/CTED10/PMD4/RB8         36     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/RB1

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX110F016C and PIC32MX120F032C devices.

       5:   Shaded pins are 5V tolerant.

DS60001168J-page 8                                                                               2011-2016 Microchip Technology Inc.
                           PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 8:     PIN NAMES FOR 36-PIN USB DEVICES

36-PIN VTLA (TOP VIEW)(1,2,3,5)

             PIC32MX210F016C

             PIC32MX220F032C

             PIC32MX230F064C

             PIC32MX250F128C

                                                         36

                                                                                                1

Pin #                      Full Pin Name          Pin #                                         Full Pin Name

1      AN4/C1INB/C2IND/RPB2/SDA2/CTED13/PMD2/RB2  19     TDO/RPB9/SDA1/CTED4/PMD3/RB9

2      AN5/C1INA/C2INC/RTCC/RPB3/SCL2/PMWR/RB3    20     RPC9/CTED7/RC9

3      PGED4(4)/AN6/RPC0/RC0                      21     VSS

4      PGEC4(4)/AN7/RPC1/RC1                      22     VCAP

5      VDD                                        23     VDD

6      VSS                                        24     PGED2/RPB10/D+/CTED11/RB10

7      OSC1/CLKI/RPA2/RA2                         25     PGEC2/RPB11/D-/RB11

8      OSC2/CLKO/RPA3/PMA0/RA3                    26     VUSB3V3

9      SOSCI/RPB4/RB4                             27     AN11/RPB13/CTPLS/PMRD/RB13

10     SOSCO/RPA4/T1CK/CTED9/PMA1/RA4             28     CVREFOUT/AN10/C3INB/RPB14/VBUSON/SCK1/CTED5/RB14

11     AN12/RPC3/RC3                              29     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15

12     VSS                                        30     AVSS

13     VDD                                        31     AVDD

14     VDD                                        32     MCLR

15     TMS/RPB5/USBID/RB5                         33     PGED3/VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/PMD7/RA0

16     VBUS                                       34     PGEC3/VREF-/CVREF-/AN1/RPA1/CTED2/PMD6/RA1

17     TDI/RPB7/CTED3/PMD5/INT0/RB7               35     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/PMD0/RB0

18     TCK/RPB8/SCL1/CTED10/PMD4/RB8              36     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/PMD1/RB1

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX210F016C and PIC32MX120F032C devices.

       5:   Shaded pins are 5V tolerant.

 2011-2016 Microchip Technology Inc.                                                              DS60001168J-page 9
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 9:     PIN NAMES FOR 44-PIN             GENERAL  PURPOSE DEVICES

44-PIN       QFN (TOP VIEW)(1,2,3,5)

             PIC32MX110F016D

             PIC32MX120F032D

             PIC32MX130F064D

             PIC32MX130F256D

             PIC32MX150F128D

             PIC32MX170F256D

                                                              44                                1

Pin #                       Full Pin Name              Pin #                                    Full Pin Name

1      RPB9/SDA1/CTED4/PMD3/RB9                        23     AN4/C1INB/C2IND/RPB2/SDA2/CTED13/RB2

2      RPC6/PMA1/RC6                                   24     AN5/C1INA/C2INC/RTCC/RPB3/SCL2/RB3

3      RPC7/PMA0/RC7                                   25     AN6/RPC0/RC0

4      RPC8/PMA5/RC8                                   26     AN7/RPC1/RC1

5      RPC9/CTED7/PMA6/RC9                             27     AN8/RPC2/PMA2/RC2

6      VSS                                             28     VDD

7      VCAP                                            29     VSS

8      PGED2/RPB10/CTED11/PMD2/RB10                    30     OSC1/CLKI/RPA2/RA2

9      PGEC2/RPB11/PMD1/RB11                           31     OSC2/CLKO/RPA3/RA3

10     AN12/PMD0/RB12                                  32     TDO/RPA8/PMA8/RA8

11     AN11/RPB13/CTPLS/PMRD/RB13                      33     SOSCI/RPB4/RB4

12     PGED4(4)/TMS/PMA10/RA10                         34     SOSCO/RPA4/T1CK/CTED9/RA4

13     PGEC4(4)/TCK/CTED8/PMA7/RA7                     35     TDI/RPA9/PMA9/RA9

14     CVREFOUT/AN10/C3INB/RPB14/SCK1/CTED5/PMWR/RB14  36     RPC3/RC3

15     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15           37     RPC4/PMA4/RC4

16     AVSS                                            38     RPC5/PMA3/RC5

17     AVDD                                            39     VSS

18     MCLR                                            40     VDD

19     VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/RA0           41     PGED3/RPB5/PMD7/RB5

20     VREF-/CVREF-/AN1/RPA1/CTED2/RA1                 42     PGEC3/RPB6/PMD6/RB6

21     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/RB0            43     RPB7/CTED3/PMD5/INT0/RB7

22     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/RB1           44     RPB8/SCL1/CTED10/PMD4/RB8

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX110F016D and PIC32MX120F032D devices.

       5:   Shaded pins are 5V tolerant.

DS60001168J-page 10                                                                              2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 10:       PIN NAMES FOR 44-PIN USB DEVICES

44-PIN QFN (TOP VIEW)(1,2,3,5)

                PIC32MX210F016D

                PIC32MX220F032D

                PIC32MX230F064D

                PIC32MX230F256D

                PIC32MX250F128D

                PIC32MX270F256D

                                                                     44                         1

Pin #                       Full Pin Name                Pin #                                  Full Pin Name

1      RPB9/SDA1/CTED4/PMD3/RB9                          23     AN4/C1INB/C2IND/RPB2/SDA2/CTED13/PMD2/RB2

2      RPC6/PMA1/RC6                                     24     AN5/C1INA/C2INC/RTCC/RPB3/SCL2/PMWR/RB3

3      RPC7/PMA0/RC7                                     25     AN6/RPC0/RC0

4      RPC8/PMA5/RC8                                     26     AN7/RPC1/RC1

5      RPC9/CTED7/PMA6/RC9                               27     AN8/RPC2/PMA2/RC2

6      VSS                                               28     VDD

7      VCAP                                              29     VSS

8      PGED2/RPB10/D+/CTED11/RB10                        30     OSC1/CLKI/RPA2/RA2

9      PGEC2/RPB11/D-/RB11                               31     OSC2/CLKO/RPA3/RA3

10     VUSB3V3                                           32     TDO/RPA8/PMA8/RA8

11     AN11/RPB13/CTPLS/PMRD/RB13                        33     SOSCI/RPB4/RB4

12     PGED4/TMS/PMA10/RA10                              34     SOSCO/RPA4/T1CK/CTED9/RA4

13     PGEC4/TCK/CTED8/PMA7/RA7                          35     TDI/RPA9/PMA9/RA9

14     CVREFOUT/AN10/C3INB/RPB14/VBUSON/SCK1/CTED5/RB14  36     AN12/RPC3/RC3

15     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15             37     RPC4/PMA4/RC4

16     AVSS                                              38     RPC5/PMA3/RC5

17     AVDD                                              39     VSS

18     MCLR                                              40     VDD

19     PGED3/VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/PMD7/RA0  41     RPB5/USBID/RB5

20     PGEC3/VREF-/CVREF-/AN1/RPA1/CTED2/PMD6/RA1        42     VBUS

21     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/PMD0/RB0         43     RPB7/CTED3/PMD5/INT0/RB7

22     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/PMD1/RB1        44     RPB8/SCL1/CTED10/PMD4/RB8

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX110F016D and PIC32MX120F032D devices.

       5:   Shaded pins are 5V tolerant.

 2011-2016 Microchip Technology Inc.                                                              DS60001168J-page 11
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 11:    PIN NAMES FOR 44-PIN GENERAL PURPOSE DEVICES

44-PIN TQFP (TOP VIEW)(1,2,3,5)

             PIC32MX110F016D

             PIC32MX120F032D

             PIC32MX130F064D

             PIC32MX130F256D

             PIC32MX150F128D

             PIC32MX170F256D

                                                       44

                                                                                                1

Pin #                       Full Pin Name              Pin #                                       Full Pin Name

1      RPB9/SDA1/CTED4/PMD3/RB9                        23     AN4/C1INB/C2IND/RPB2/SDA2/CTED13/RB2

2      RPC6/PMA1/RC6                                   24     AN5/C1INA/C2INC/RTCC/RPB3/SCL2/RB3

3      RPC7/PMA0/RC7                                   25     AN6/RPC0/RC0

4      RPC8/PMA5/RC8                                   26     AN7/RPC1/RC1

5      RPC9/CTED7/PMA6/RC9                             27     AN8/RPC2/PMA2/RC2

6      VSS                                             28     VDD

7      VCAP                                            29     VSS

8      PGED2/RPB10/CTED11/PMD2/RB10                    30     OSC1/CLKI/RPA2/RA2

9      PGEC2/RPB11/PMD1/RB11                           31     OSC2/CLKO/RPA3/RA3

10     AN12/PMD0/RB12                                  32     TDO/RPA8/PMA8/RA8

11     AN11/RPB13/CTPLS/PMRD/RB13                      33     SOSCI/RPB4/RB4

12     PGED4(4)/TMS/PMA10/RA10                         34     SOSCO/RPA4/T1CK/CTED9/RA4

13     PGEC4(4)/TCK/CTED8/PMA7/RA7                     35     TDI/RPA9/PMA9/RA9

14     CVREFOUT/AN10/C3INB/RPB14/SCK1/CTED5/PMWR/RB14  36     RPC3/RC3

15     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15           37     RPC4/PMA4/RC4

16     AVSS                                            38     RPC5/PMA3/RC5

17     AVDD                                            39     VSS

18     MCLR                                            40     VDD

19     VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/RA0           41     PGED3/RPB5/PMD7/RB5

20     VREF-/CVREF-/AN1/RPA1/CTED2/RA1                 42     PGEC3/RPB6/PMD6/RB6

21     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/RB0            43     RPB7/CTED3/PMD5/INT0/RB7

22     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/RB1           44     RPB8/SCL1/CTED10/PMD4/RB8

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX110F016D and PIC32MX120F032D devices.

       5:   Shaded pins are 5V tolerant.

DS60001168J-page 12                                                                              2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 12:       PIN NAMES FOR 44-PIN          USB  DEVICES

44-PIN TQFP (TOP VIEW)(1,2,3,5)

                PIC32MX210F016D

                PIC32MX220F032D

                PIC32MX230F064D

                PIC32MX230F256D

                PIC32MX250F128D

                PIC32MX270F256D

                                                         44

                                                                                                1

Pin #                       Full Pin Name                   Pin #                                  Full Pin Name

1      RPB9/SDA1/CTED4/PMD3/RB9                             23     AN4/C1INB/C2IND/RPB2/SDA2/CTED13/PMD2/RB2

2      RPC6/PMA1/RC6                                        24     AN5/C1INA/C2INC/RTCC/RPB3/SCL2/PMWR/RB3

3      RPC7/PMA0/RC7                                        25     AN6/RPC0/RC0

4      RPC8/PMA5/RC8                                        26     AN7/RPC1/RC1

5      RPC9/CTED7/PMA6/RC9                                  27     AN8/RPC2/PMA2/RC2

6      VSS                                                  28     VDD

7      VCAP                                                 29     VSS

8      PGED2/RPB10/D+/CTED11/RB10                           30     OSC1/CLKI/RPA2/RA2

9      PGEC2/RPB11/D-/RB11                                  31     OSC2/CLKO/RPA3/RA3

10     VUSB3V3                                              32     TDO/RPA8/PMA8/RA8

11     AN11/RPB13/CTPLS/PMRD/RB13                           33     SOSCI/RPB4/RB4

12     PGED4(4)/TMS/PMA10/RA10                              34     SOSCO/RPA4/T1CK/CTED9/RA4

13     PGEC4(4)/TCK/CTED8/PMA7/RA7                          35     TDI/RPA9/PMA9/RA9

14     CVREFOUT/AN10/C3INB/RPB14/VBUSON/SCK1/CTED5/RB14     36     AN12/RPC3/RC3

15     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15                37     RPC4/PMA4/RC4

16     AVSS                                                 38     RPC5/PMA3/RC5

17     AVDD                                                 39     VSS

18     MCLR                                                 40     VDD

19     PGED3/VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/PMD7/RA0     41     RPB5/USBID/RB5

20     PGEC3/VREF-/CVREF-/AN1/RPA1/CTED2/PMD6/RA1           42     VBUS

21     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/PMD0/RB0            43     RPB7/CTED3/PMD5/INT0/RB7

22     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/PMD1/RB1           44     RPB8/SCL1/CTED10/PMD4/RB8

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX210F016D and PIC32MX220F032D devices.

       5:   Shaded pins are 5V tolerant.

 2011-2016 Microchip Technology Inc.                                                              DS60001168J-page 13
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 13:    PIN NAMES FOR 44-PIN GENERAL PURPOSE DEVICES

44-PIN VTLA (TOP VIEW)(1,2,3,5)

             PIC32MX110F016D

             PIC32MX120F032D

             PIC32MX130F064D

             PIC32MX130F256D

             PIC32MX150F128D

             PIC32MX170F256D

                                                              44                                1

Pin #                       Full Pin Name              Pin #                                    Full Pin Name

1      RPB9/SDA1/CTED4/PMD3/RB9                        23     AN4/C1INB/C2IND/RPB2/SDA2/CTED13/RB2

2      RPC6/PMA1/RC6                                   24     AN5/C1INA/C2INC/RTCC/RPB3/SCL2/RB3

3      RPC7/PMA0/RC7                                   25     AN6/RPC0/RC0

4      RPC8/PMA5/RC8                                   26     AN7/RPC1/RC1

5      RPC9/CTED7/PMA6/RC9                             27     AN8/RPC2/PMA2/RC2

6      VSS                                             28     VDD

7      VCAP                                            29     VSS

8      PGED2/RPB10/CTED11/PMD2/RB10                    30     OSC1/CLKI/RPA2/RA2

9      PGEC2/RPB11/PMD1/RB11                           31     OSC2/CLKO/RPA3/RA3

10     AN12/PMD0/RB12                                  32     TDO/RPA8/PMA8/RA8

11     AN11/RPB13/CTPLS/PMRD/RB13                      33     SOSCI/RPB4/RB4

12     PGED4(4)/TMS/PMA10/RA10                         34     SOSCO/RPA4/T1CK/CTED9/RA4

13     PGEC4(4)/TCK/CTED8/PMA7/RA7                     35     TDI/RPA9/PMA9/RA9

14     CVREFOUT/AN10/C3INB/RPB14/SCK1/CTED5/PMWR/RB14  36     RPC3/RC3

15     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15           37     RPC4/PMA4/RC4

16     AVSS                                            38     RPC5/PMA3/RC5

17     AVDD                                            39     VSS

18     MCLR                                            40     VDD

19     VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/RA0           41     PGED3/RPB5/PMD7/RB5

20     VREF-/CVREF-/AN1/RPA1/CTED2/RA1                 42     PGEC3/RPB6/PMD6/RB6

21     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/RB0            43     RPB7/CTED3/PMD5/INT0/RB7

22     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/RB1           44     RPB8/SCL1/CTED10/PMD4/RB8

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX110F016D and PIC32MX120F032D devices.

       5:   Shaded pins are 5V tolerant.

DS60001168J-page 14                                                                              2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 14:       PIN NAMES FOR 44-PIN USB DEVICES

44-PIN VTLA (TOP VIEW)(1,2,3,5)

                PIC32MX210F016D

                PIC32MX220F032D

                PIC32MX230F064D

                PIC32MX230F256D

                PIC32MX250F128D

                PIC32MX270F256D

                                                                     44                         1

Pin #                       Full Pin Name                Pin #                                  Full Pin Name

1      RPB9/SDA1/CTED4/PMD3/RB9                          23     AN4/C1INB/C2IND/RPB2/SDA2/CTED13/PMD2/RB2

2      RPC6/PMA1/RC6                                     24     AN5/C1INA/C2INC/RTCC/RPB3/SCL2/PMWR/RB3

3      RPC7/PMA0/RC7                                     25     AN6/RPC0/RC0

4      RPC8/PMA5/RC8                                     26     AN7/RPC1/RC1

5      RPC9/CTED7/PMA6/RC9                               27     AN8/RPC2/PMA2/RC2

6      VSS                                               28     VDD

7      VCAP                                              29     VSS

8      PGED2/RPB10/D+/CTED11/RB10                        30     OSC1/CLKI/RPA2/RA2

9      PGEC2/RPB11/D-/RB11                               31     OSC2/CLKO/RPA3/RA3

10     VUSB3V3                                           32     TDO/RPA8/PMA8/RA8

11     AN11/RPB13/CTPLS/PMRD/RB13                        33     SOSCI/RPB4/RB4

12     PGED4(4)/TMS/PMA10/RA10                           34     SOSCO/RPA4/T1CK/CTED9/RA4

13     PGEC4(4)/TCK/CTED8/PMA7/RA7                       35     TDI/RPA9/PMA9/RA9

14     CVREFOUT/AN10/C3INB/RPB14/VBUSON/SCK1/CTED5/RB14  36     AN12/RPC3/RC3

15     AN9/C3INA/RPB15/SCK2/CTED6/PMCS1/RB15             37     RPC4/PMA4/RC4

16     AVSS                                              38     RPC5/PMA3/RC5

17     AVDD                                              39     VSS

18     MCLR                                              40     VDD

19     PGED3/VREF+/CVREF+/AN0/C3INC/RPA0/CTED1/PMD7/RA0  41     RPB5/USBID/RB5

20     PGEC3/VREF-/CVREF-/AN1/RPA1/CTED2/PMD6/RA1        42     VBUS

21     PGED1/AN2/C1IND/C2INB/C3IND/RPB0/PMD0/RB0         43     RPB7/CTED3/PMD5/INT0/RB7

22     PGEC1/AN3/C1INC/C2INA/RPB1/CTED12/PMD1/RB1        44     RPB8/SCL1/CTED10/PMD4/RB8

Note   1:   The RPn pins can be used by remappable peripherals. See Table 1 for the available peripherals and Section 11.3 “Peripheral Pin

            Select” for restrictions.

       2:   Every I/O port pin (RAx-RCx) can be used as a change notification pin (CNAx-CNCx). See Section 11.0 “I/O Ports” for more information.

       3:   The metal plane at the bottom of the device is not connected to any pins and is recommended to be connected to VSS externally.

       4:   This pin function is not available on PIC32MX210F016D and PIC32MX220F032D devices.

       5:   Shaded pins are 5V tolerant.

 2011-2016 Microchip Technology Inc.                                                              DS60001168J-page 15
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

Table of Contents

1.0   Device Overview ........................................................................................................................................................................ 19

2.0   Guidelines for Getting Started with 32-bit MCUs........................................................................................................................ 27

3.0   CPU ............................................................................................................................................................................................ 33

4.0   Memory Organization ................................................................................................................................................................. 37

5.0   Flash Program Memory .............................................................................................................................................................. 53

6.0   Resets ........................................................................................................................................................................................ 59

7.0   Interrupt Controller ..................................................................................................................................................................... 63

8.0   Oscillator Configuration .............................................................................................................................................................. 73

9.0   Direct Memory Access (DMA) Controller ................................................................................................................................... 83

10.0  USB On-The-Go (OTG)............................................................................................................................................................ 103

11.0  I/O Ports ................................................................................................................................................................................... 127

12.0  Timer1 ...................................................................................................................................................................................... 143

13.0  Timer2/3, Timer4/5 ................................................................................................................................................................... 147

14.0  Watchdog Timer (WDT) ........................................................................................................................................................... 153

15.0  Input Capture............................................................................................................................................................................ 157

16.0  Output Compare ....................................................................................................................................................................... 161

17.0  Serial Peripheral Interface (SPI)............................................................................................................................................... 165
      Inter-Integrated Circuit (I2C) ..................................................................................................................................................... 173
18.0

19.0  Universal Asynchronous Receiver Transmitter (UART) ........................................................................................................... 181

20.0  Parallel Master Port (PMP)....................................................................................................................................................... 189

21.0  Real-Time Clock and Calendar (RTCC) ................................................................................................................................... 199

22.0  10-bit Analog-to-Digital Converter (ADC) ................................................................................................................................. 209

23.0  Comparator .............................................................................................................................................................................. 219

24.0  Comparator Voltage Reference (CVREF).................................................................................................................................. 223

25.0  Charge Time Measurement Unit (CTMU)  ............................................................................................................................... 227

26.0  Power-Saving Features ........................................................................................................................................................... 233

27.0  Special Features ...................................................................................................................................................................... 239

28.0  Instruction Set .......................................................................................................................................................................... 251

29.0  Development Support............................................................................................................................................................... 253

30.0  Electrical Characteristics .......................................................................................................................................................... 257

31.0  50 MHz Electrical Characteristics............................................................................................................................................. 301

32.0  DC and AC Device Characteristics Graphs.............................................................................................................................. 307

33.0  Packaging Information.............................................................................................................................................................. 311

The Microchip Web Site ..................................................................................................................................................................... 341

Customer Change Notification Service .............................................................................................................................................. 341

Customer Support .............................................................................................................................................................................. 341

Product Identification System............................................................................................................................................................. 342

DS60001168J-page 16                         2011-2016 Microchip Technology Inc.
        PIC32MX1XX/2XX 28/36/44-PIN FAMILY

                                       TO OUR VALUED CUSTOMERS

It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip

products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and

enhanced as new volumes and updates are introduced.

If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via

E-mail at docerrors@microchip.com. We welcome your feedback.

Most Current Data Sheet

To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:

   http://www.microchip.com

You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.

The last character of the literature number is the version number, (e.g., DS30000000A is version A of document DS30000000).

Errata

An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current

devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision

of silicon and revision of document to which it applies.

To determine if an errata sheet exists for a particular device, please check with one of the following:

•  Microchip’s Worldwide Web site; http://www.microchip.com

•  Your local Microchip sales office (see last page)

When contacting a sales office, please specify which device, revision of silicon and data sheet (include literature number) you are

using.

Customer Notification System

Register on our web site at www.microchip.com to receive the most current information on all of our products.

 2011-2016 Microchip Technology Inc.                                                                          DS60001168J-page 17
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

Referenced Sources

This  device    data  sheet  is  based  on  the  following

individual  chapters  of  the  “PIC32   Family  Reference

Manual”. These documents should be considered as

the general reference for the operation of a particular

module or device feature.

   Note:    To access the following documents, refer

            to  the   Documentation     >       Reference

            Manuals section of the Microchip PIC32

            website: http://www.microchip.com/pic32

•  Section 1. “Introduction” (DS60001127)

•  Section 2. “CPU” (DS60001113)

•  Section 3. “Memory Organization” (DS60001115)

•  Section 5. “Flash Program Memory” (DS60001121)

•  Section 6. “Oscillator Configuration” (DS60001112)

•  Section 7. “Resets” (DS60001118)

•  Section 8. “Interrupt Controller” (DS60001108)

•  Section 9. “Watchdog Timer and Power-up Timer” (DS60001114)

•  Section 10. “Power-Saving Features” (DS60001130)

•  Section 12. “I/O Ports” (DS60001120)

•  Section 13. “Parallel Master Port (PMP)” (DS60001128)

•  Section 14. “Timers” (DS60001105)

•  Section 15. “Input Capture” (DS60001122)

•  Section 16. “Output Compare” (DS60001111)

•  Section 17. “10-bit Analog-to-Digital Converter (ADC)” (DS60001104)

•  Section 19. “Comparator” (DS60001110)

•  Section 20. “Comparator Voltage Reference (CVREF)” (DS60001109)

•  Section 21. “Universal Asynchronous Receiver Transmitter (UART)” (DS60001107)

•  Section 23. “Serial Peripheral Interface (SPI)” (DS60001106)

•  Section 24. “Inter-Integrated Circuit (I2C)” (DS60001116)

•  Section 27. “USB On-The-Go (OTG)” (DS60001126)

•  Section 29. “Real-Time Clock and Calendar (RTCC)” (DS60001125)

•  Section 31. “Direct Memory Access (DMA) Controller” (DS60001117)

•  Section 32. “Configuration” (DS60001124)

•  Section 33. “Programming and Diagnostics” (DS60001129)

•  Section 37. “Charge Time Measurement Unit (CTMU)” (DS60001167)

DS60001168J-page 18                                                      2011-2016  Microchip  Technology  Inc.
                  PIC32MX1XX/2XX 28/36/44-PIN FAMILY

1.0    DEVICE OVERVIEW                                                                 This document contains device-specific information for

                                                                                       PIC32MX1XX/2XX 28/36/44-pin Family devices.

Note:       This data sheet summarizes the features                                    Figure 1-1 illustrates a general block diagram of the

            of    the   PIC32MX1XX/2XX              28/36/44-pin                       core and peripheral modules in the PIC32MX1XX/2XX

            Family of devices. It is not intended to be                                28/36/44-pin Family of devices.

            a     comprehensive       reference     source.         To                 Table 1-1 lists the functions of the various pins shown

            complement the information in this data                                    in the pinout diagrams.

            sheet,      refer  to  documents       listed   in   the

            Documentation          >      Reference         Manual

            section of the Microchip PIC32 web site

            (www.microchip.com/pic32).

FIGURE 1-1:             BLOCK DIAGRAM

                               OSC2/CLKO                OSC/SOSC                         VCAP

                               OSC1/CLKI                Oscillators                                           Power-up        VDD, VSS

                                                        FRC/LPRC                                              Timer           MCLR

                                                        Oscillators                      Voltage              Oscillator
                                                                                        Regulator             Start-up Timer
                                                            PLL
                                                                                                              Power-on
                                                                                        Precision
                                                        Dividers                        Band Gap              Reset

                                                        PLL-USB                         Reference             Watchdog

                                                                                 USBCLK                       Timer

                                                            Timing               SYSCLK                       Brown-out

                                                        Generation               PBCLK                        Reset

                                                    Peripheral Bus           Clocked by SYSCLK                                CTMU

            PORTA

                                              Priority                                                                        Timer1-Timer5

                                      JTAG    Interrupt
                                   BSCAN
                                              Controller                                                                      PWM
                                                                                                              by PBCLK
            PORTB                                                                                                             OC1-OC5

                                   EJTAG           INT               USB         DMAC           ICD       32

                                      MIPS32® M4K®                                                            Clocked         IC1-IC5

            PORTC                         CPU Core

                                      IS            DS                                          32            Bu s

                               32                                            32  32                                           SPI1-SPI2

     Remappable                           32            32                                                    Peripheral

            Pins                                            Bus Matrix

                                                                             32                 32                            I2C1-I2C2

                                              32                                                                          32

                                                                 Data RAM              Peripheral Bridge

                                                                                                                              PMP

                                                                                                                              10-bit ADC

                                                                 Controller                                                   UART1-UART2

                                      32-bit Wide           Flash

                               Program Flash Memory                                                                           RTCC

                                                                                                                              Comparators 1-3

     Note:        Some  features are not available on all devices. Refer to the family features tables (Table 1 and Table     2) for availability.

 2011-2016 Microchip Technology Inc.                                                                                         DS60001168J-page 19
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS

                     Pin Number(1)

                     28-pin               44-pin        Pin      Buffer

Pin Name    28-pin   SSOP/        36-pin  QFN/          Type     Type                   Description

            QFN      SPDIP/       VTLA    TQFP/

                     SOIC                 VTLA

AN0         27       2            33      19            I        Analog  Analog input channels.

AN1         28       3            34      20            I        Analog

AN2         1        4            35      21            I        Analog

AN3         2        5            36      22            I        Analog

AN4         3        6            1       23            I        Analog

AN5         4        7            2       24            I        Analog

AN6         —        —            3       25            I        Analog

AN7         —        —            4       26            I        Analog

AN8         —        —            —       27            I        Analog

AN9         23       26           29      15            I        Analog

AN10        22       25           28      14            I        Analog

AN11        21       24           27      11            I        Analog

AN12        20(2)    23(2)        26(2)   10(2)         I        Analog

                                  11(3)   36(3)

CLKI        6        9            7       30            I        ST/CMOS External clock source input. Always

                                                                         associated with OSC1 pin function.

CLKO        7        10           8       31            O        —       Oscillator crystal output. Connects to

                                                                         crystal or resonator in Crystal Oscillator

                                                                         mode. Optionally functions as CLKO in

                                                                         RC and EC modes. Always associated

                                                                         with OSC2 pin function.

OSC1        6        9            7       30            I        ST/CMOS Oscillator crystal input. ST buffer when

                                                                         configured in RC mode; CMOS

                                                                         otherwise.

OSC2        7        10           8       31            O        —       Oscillator crystal output. Connects to

                                                                         crystal or resonator in Crystal Oscillator

                                                                         mode. Optionally functions as CLKO in

                                                                         RC and EC modes.

SOSCI       8        11           9       33            I        ST/CMOS 32.768 kHz low-power oscillator crystal

                                                                         input; CMOS otherwise.

SOSCO       9        12           10      34            O        —       32.768 kHz low-power oscillator crystal

                                                                         output.

REFCLKI     PPS      PPS          PPS     PPS           I        ST      Reference Input Clock

REFCLKO     PPS      PPS          PPS     PPS           O        —       Reference Output Clock

IC1         PPS      PPS          PPS     PPS           I        ST      Capture Inputs 1-5

IC2         PPS      PPS          PPS     PPS           I        ST

IC3         PPS      PPS          PPS     PPS           I        ST

IC4         PPS      PPS          PPS     PPS           I        ST

IC5         PPS      PPS          PPS     PPS           I        ST

Legend:   CMOS = CMOS compatible input or output                 Analog = Analog input               P = Power

          ST = Schmitt Trigger input with CMOS levels            O = Output                          I = Input

          TTL = TTL input buffer                                 PPS = Peripheral Pin Select         — = N/A

Note  1:  Pin numbers are provided for reference only.  See the  “Pin Diagrams” section for device pin availability.

      2:  Pin number for PIC32MX1XX devices only.

      3:  Pin number for PIC32MX2XX devices only.

DS60001168J-page 20                                                           2011-2016 Microchip Technology Inc.
            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS (CONTINUED)

                    Pin Number(1)

                    28-pin                     44-pin   Pin      Buffer

Pin Name    28-pin  SSOP/              36-pin  QFN/     Type     Type                   Description

            QFN     SPDIP/             VTLA    TQFP/

                    SOIC                       VTLA

OC1         PPS     PPS                PPS     PPS      O        —       Output Compare Output 1

OC2         PPS     PPS                PPS     PPS      O        —       Output Compare Output 2

OC3         PPS     PPS                PPS     PPS      O        —       Output Compare Output 3

OC4         PPS     PPS                PPS     PPS      O        —       Output Compare Output 4

OC5         PPS     PPS                PPS     PPS      O        —       Output Compare Output 5

OCFA        PPS     PPS                PPS     PPS      I        ST      Output Compare Fault A Input

OCFB        PPS     PPS                PPS     PPS      I        ST      Output Compare Fault B Input

INT0        13      16                 17      43       I        ST      External Interrupt 0

INT1        PPS     PPS                PPS     PPS      I        ST      External Interrupt 1

INT2        PPS     PPS                PPS     PPS      I        ST      External Interrupt 2

INT3        PPS     PPS                PPS     PPS      I        ST      External Interrupt 3

INT4        PPS     PPS                PPS     PPS      I        ST      External Interrupt 4

RA0         27      2                  33      19       I/O      ST      PORTA is a bidirectional I/O port

RA1         28      3                  34      20       I/O      ST

RA2         6       9                  7       30       I/O      ST

RA3         7       10                 8       31       I/O      ST

RA4         9       12                 10      34       I/O      ST

RA7         —       —                  —       13       I/O      ST

RA8         —       —                  —       32       I/O      ST

RA9         —       —                  —       35       I/O      ST

RA10        —       —                  —       12       I/O      ST

RB0         1       4                  35      21       I/O      ST      PORTB is a bidirectional I/O port

RB1         2       5                  36      22       I/O      ST

RB2         3       6                  1       23       I/O      ST

RB3         4       7                  2       24       I/O      ST

RB4         8       11                 9       33       I/O      ST

RB5         11      14                 15      41       I/O      ST

RB6         12(2)   15(2)              16(2)   42(2)    I/O      ST

RB7         13      16                 17      43       I/O      ST

RB8         14      17                 18      44       I/O      ST

RB9         15      18                 19      1        I/O      ST

RB10        18      21                 24      8        I/O      ST

RB11        19      22                 25      9        I/O      ST

RB12        20(2)   23(2)              26(2)   10(2)    I/O      ST

RB13        21      24                 27      11       I/O      ST

RB14        22      25                 28      14       I/O      ST

RB15        23      26                 29      15       I/O      ST

Legend:   CMOS = CMOS compatible input or output                 Analog = Analog input               P = Power

          ST = Schmitt Trigger input with CMOS levels            O = Output                          I = Input

          TTL = TTL input buffer                                 PPS = Peripheral Pin Select         — = N/A

Note  1:  Pin numbers are provided for reference only.  See the  “Pin Diagrams” section for device pin availability.

      2:  Pin number for PIC32MX1XX devices only.

      3:  Pin number for PIC32MX2XX devices only.

 2011-2016 Microchip Technology Inc.                                                          DS60001168J-page 21
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS (CONTINUED)

                     Pin Number(1)

                     28-pin               44-pin       Pin   Buffer

Pin Name    28-pin   SSOP/        36-pin  QFN/         Type  Type                   Description

            QFN      SPDIP/       VTLA    TQFP/

                     SOIC                 VTLA

RC0         —        —            3       25           I/O   ST      PORTC is a bidirectional I/O  port

RC1         —        —            4       26           I/O   ST

RC2         —        —            —       27           I/O   ST

RC3         —        —            11      36           I/O   ST

RC4         —        —            —       37           I/O   ST

RC5         —        —            —       38           I/O   ST

RC6         —        —            —       2            I/O   ST

RC7         —        —            —       3            I/O   ST

RC8         —        —            —       4            I/O   ST

RC9         —        —            20      5            I/O   ST

T1CK        9        12           10      34           I     ST      Timer1 external clock input

T2CK        PPS      PPS          PPS     PPS          I     ST      Timer2 external clock input

T3CK        PPS      PPS          PPS     PPS          I     ST      Timer3 external clock input

T4CK        PPS      PPS          PPS     PPS          I     ST      Timer4 external clock input

T5CK        PPS      PPS          PPS     PPS          I     ST      Timer5 external clock input

U1CTS       PPS      PPS          PPS     PPS          I     ST      UART1 clear to send

U1RTS       PPS      PPS          PPS     PPS          O     —       UART1 ready to send

U1RX        PPS      PPS          PPS     PPS          I     ST      UART1 receive

U1TX        PPS      PPS          PPS     PPS          O     —       UART1 transmit

U2CTS       PPS      PPS          PPS     PPS          I     ST      UART2 clear to send

U2RTS       PPS      PPS          PPS     PPS          O     —       UART2 ready to send

U2RX        PPS      PPS          PPS     PPS          I     ST      UART2 receive

U2TX        PPS      PPS          PPS     PPS          O     —       UART2 transmit

SCK1        22       25           28      14           I/O   ST      Synchronous serial clock input/output for

                                                                     SPI1

SDI1        PPS      PPS          PPS     PPS          I     ST      SPI1 data in

SDO1        PPS      PPS          PPS     PPS          O     —       SPI1 data out

SS1         PPS      PPS          PPS     PPS          I/O   ST      SPI1 slave synchronization or frame

                                                                     pulse I/O

SCK2        23       26           29      15           I/O   ST      Synchronous serial clock input/output for

                                                                     SPI2

SDI2        PPS      PPS          PPS     PPS          I     ST      SPI2 data in

SDO2        PPS      PPS          PPS     PPS          O     —       SPI2 data out

SS2         PPS      PPS          PPS     PPS          I/O   ST      SPI2 slave synchronization or frame

                                                                     pulse I/O

SCL1        14       17           18      44           I/O   ST      Synchronous serial clock input/output for

                                                                     I2C1

Legend:   CMOS = CMOS compatible input or output             Analog = Analog input                P = Power

          ST = Schmitt Trigger input with CMOS levels        O = Output                           I = Input

          TTL = TTL input buffer                             PPS = Peripheral Pin Select          — = N/A

Note  1:  Pin numbers are provided for reference only. See the “Pin Diagrams” section for device pin availability.

      2:  Pin number for PIC32MX1XX devices only.

      3:  Pin number for PIC32MX2XX devices only.

DS60001168J-page 22                                                         2011-2016 Microchip Technology Inc.
            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS (CONTINUED)

                    Pin Number(1)

                    28-pin                     44-pin    Pin      Buffer

Pin Name    28-pin  SSOP/              36-pin  QFN/      Type     Type                   Description

            QFN     SPDIP/             VTLA    TQFP/

                    SOIC                       VTLA

SDA1        15      18                 19      1         I/O      ST      Synchronous serial data input/output for

                                                                          I2C1

SCL2        4       7                  2       24        I/O      ST      Synchronous serial clock input/output for

                                                                          I2C2

SDA2        3       6                  1       23        I/O      ST      Synchronous serial data input/output for

                                                                          I2C2

TMS         19(2)   22(2)              25(2)   12        I        ST      JTAG Test mode select pin

            11(3)   14(3)              15(3)

TCK         14      17                 18      13        I        ST      JTAG test clock input pin

TDI         13      16                 17      35        O        —       JTAG test data input pin

TDO         15      18                 19      32        O        —       JTAG test data output pin

RTCC        4       7                  2       24        O        ST      Real-Time Clock alarm output

CVREF-      28      3                  34      20        I        Analog  Comparator Voltage Reference (low)

CVREF+      27      2                  33      19        I        Analog  Comparator Voltage Reference (high)

CVREFOUT    22      25                 28      14        O        Analog  Comparator Voltage Reference output

C1INA       4       7                  2       24        I        Analog  Comparator Inputs

C1INB       3       6                  1       23        I        Analog

C1INC       2       5                  36      22        I        Analog

C1IND       1       4                  35      21        I        Analog

C2INA       2       5                  36      22        I        Analog

C2INB       1       4                  35      21        I        Analog

C2INC       4       7                  2       24        I        Analog

C2IND       3       6                  1       23        I        Analog

C3INA       23      26                 29      15        I        Analog

C3INB       22      25                 28      14        I        Analog

C3INC       27      2                  33      19        I        Analog

C3IND       1       4                  35      21        I        Analog

C1OUT       PPS     PPS                PPS     PPS       O        —       Comparator Outputs

C2OUT       PPS     PPS                PPS     PPS       O        —

C3OUT       PPS     PPS                PPS     PPS       O        —

Legend:    CMOS = CMOS compatible input or output                 Analog = Analog input               P = Power

           ST = Schmitt Trigger input with CMOS levels            O = Output                          I = Input

           TTL = TTL input buffer                                 PPS = Peripheral Pin Select         — = N/A

Note  1:   Pin numbers are provided for reference only.  See the  “Pin Diagrams” section for device pin availability.

       2:  Pin number for PIC32MX1XX devices only.

       3:  Pin number for PIC32MX2XX devices only.

 2011-2016 Microchip Technology Inc.                                                          DS60001168J-page 23
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS (CONTINUED)

                     Pin Number(1)

                     28-pin               44-pin        Pin      Buffer

Pin Name    28-pin   SSOP/        36-pin  QFN/          Type     Type                   Description

            QFN      SPDIP/       VTLA    TQFP/

                     SOIC                 VTLA

PMA0        7        10           8       3             I/O      TTL/ST  Parallel Master Port Address bit 0 input

                                                                         (Buffered Slave modes) and output

                                                                         (Master modes)

PMA1        9        12           10      2             I/O      TTL/ST  Parallel Master Port Address bit 1 input

                                                                         (Buffered Slave modes) and output

                                                                         (Master modes)

PMA2                 —            —       27            O        —       Parallel Master Port address

PMA3                 —            —       38            O        —       (Demultiplexed Master modes)

PMA4                 —            —       37            O        —

PMA5                 —            —       4             O        —

PMA6                 —            —       5             O        —

PMA7                 —            —       13            O        —

PMA8                 —            —       32            O        —

PMA9                 —            —       35            O        —

PMA10                —            —       12            O        —

PMCS1       23       26           29      15            O        —       Parallel Master Port Chip Select 1 strobe

PMD0        20(2)    23(2)        26(2)   10(2)         I/O      TTL/ST  Parallel Master Port data (Demultiplexed

            1(3)     4(3)         35(3)   21(3)                          Master mode) or address/data

            19(2)    22(2)        25(2)   9(2)                           (Multiplexed Master modes)

PMD1        2(3)     5(3)         36(3)   22(3)         I/O      TTL/ST

PMD2        18(2)    21(2)        24(2)   8(2)          I/O      TTL/ST

            3(3)     6(3)         1(3)    23(3)

PMD3        15       18           19      1             I/O      TTL/ST

PMD4        14       17           18      44            I/O      TTL/ST

PMD5        13       16           17      43            I/O      TTL/ST

PMD6        12(2)    15(2)        16(2)   42(2)         I/O      TTL/ST

            28(3)    3(3)         34(3)   20(3)

PMD7        11(2)    14(2)        15(2)   41(2)         I/O      TTL/ST

            27(3)    2(3)         33(3)   19(3)

PMRD        21       24           27      11            O        —       Parallel Master Port read strobe

PMWR        22(2)    25(2)        28(2)   14(2)         O        —       Parallel Master Port write strobe

            4(3)     7(3)         2(3)    24(3)

VBUS        12(3)    15(3)        16(3)   42(3)         I        Analog  USB bus power monitor

VUSB3V3     20(3)    23(3)        26(3)   10(3)         P        —       USB internal transceiver supply. This pin

                                                                         must be connected to VDD.

VBUSON      22(3)    25(3)        28(3)   14(3)         O        —       USB Host and OTG bus power control

                                                                         output

D+          18(3)    21(3)        24(3)   8(3)          I/O      Analog  USB D+

D-          19(3)    22(3)        25(3)   9(3)          I/O      Analog  USB D-

Legend:   CMOS = CMOS compatible input or output                 Analog = Analog input               P = Power

          ST = Schmitt Trigger input with CMOS levels            O = Output                          I = Input

          TTL = TTL input buffer                                 PPS = Peripheral Pin Select         — = N/A

Note  1:  Pin numbers are provided for reference only.  See the  “Pin Diagrams” section for device pin availability.

      2:  Pin number for PIC32MX1XX devices only.

      3:  Pin number for PIC32MX2XX devices only.

DS60001168J-page 24                                                           2011-2016 Microchip Technology Inc.
            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS (CONTINUED)

                    Pin Number(1)

                    28-pin                     44-pin   Pin      Buffer

Pin Name    28-pin  SSOP/              36-pin  QFN/     Type     Type                   Description

            QFN     SPDIP/             VTLA    TQFP/

                    SOIC                       VTLA

USBID       11(3)   14(3)              15(3)   41(3)    I        ST      USB OTG ID detect

CTED1       27      2                  33      19       I        ST      CTMU External Edge Input

CTED2       28      3                  34      20       I        ST

CTED3       13      16                 17      43       I        ST

CTED4       15      18                 19      1        I        ST

CTED5       22      25                 28      14       I        ST

CTED6       23      26                 29      15       I        ST

CTED7       —       —                  20      5        I        ST

CTED8       —       —                  —       13       I        ST

CTED9       9       12                 10      34       I        ST

CTED10      14      17                 18      44       I        ST

CTED11      18      21                 24      8        I        ST

CTED12      2       5                  36      22       I        ST

CTED13      3       6                  1       23       I        ST

CTPLS       21      24                 27      11       O        —       CTMU Pulse Output

PGED1       1       4                  35      21       I/O      ST      Data I/O pin for Programming/Debugging

                                                                         Communication Channel 1

PGEC1       2       5                  36      22       I        ST      Clock input pin for

                                                                         Programming/Debugging

                                                                         Communication Channel 1

PGED2       18      21                 24      8        I/O      ST      Data I/O pin for Programming/Debugging

                                                                         Communication Channel 2

PGEC2       19      22                 25      9        I        ST      Clock input pin for

                                                                         Programming/Debugging

                                                                         Communication Channel 2

PGED3       11(2)   14(2)              15(2)   41(2)    I/O      ST      Data I/O pin for Programming/Debugging

            27(3)   2(3)               33(3)   19(3)                     Communication Channel 3

PGEC3       12(2)   15(2)              16(2)   42(2)    I        ST      Clock input pin for Programming/

            28(3)   3(3)               34(3)   20(3)                     Debugging Communication Channel 3

PGED4       —       —                  3       12       I/O      ST      Data I/O pin for Programming/Debugging

                                                                         Communication Channel 4

PGEC4       —       —                  4       13       I        ST      Clock input pin for Programming/

                                                                         Debugging Communication Channel 4

Legend:   CMOS = CMOS compatible input or output                 Analog = Analog input               P = Power

          ST = Schmitt Trigger input with CMOS levels            O = Output                          I = Input

          TTL = TTL input buffer                                 PPS = Peripheral Pin Select         — = N/A

Note  1:  Pin numbers are provided for reference only.  See the  “Pin Diagrams” section for device pin availability.

      2:  Pin number for PIC32MX1XX devices only.

      3:  Pin number for PIC32MX2XX devices only.

 2011-2016 Microchip Technology Inc.                                                         DS60001168J-page 25
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 1-1:  PINOUT I/O DESCRIPTIONS (CONTINUED)

                     Pin Number(1)

                     28-pin                    44-pin     Pin   Buffer

Pin Name    28-pin   SSOP/         36-pin      QFN/       Type  Type                   Description

            QFN      SPDIP/        VTLA        TQFP/

                     SOIC                      VTLA

MCLR        26       1             32          18         I/P   ST      Master Clear (Reset) input. This pin is an

                                                                        active-low Reset to the device.

AVDD        25       28            31          17         P     —       Positive supply for analog modules. This

                                                                        pin must be connected at all times.

AVSS        24       27            30          16         P     —       Ground reference for analog modules

VDD         10       13            5, 13, 14,  28, 40     P     —       Positive supply for peripheral logic and

                                   23                                   I/O pins

VCAP        17       20            22          7          P     —       CPU logic filter capacitor connection

VSS         5, 16    8, 19         6, 12, 21   6, 29, 39  P     —       Ground reference for logic and I/O pins.

                                                                        This pin must be connected at all times.

VREF+       27       2             33          19         I     Analog  Analog voltage reference (high) input

VREF-       28       3             34          20         I     Analog  Analog voltage reference (low) input

Legend:    CMOS = CMOS compatible input or output               Analog = Analog input               P = Power

           ST = Schmitt Trigger input with CMOS levels          O = Output                          I = Input

           TTL = TTL input buffer                               PPS = Peripheral Pin Select         — = N/A

Note   1:  Pin numbers are provided for reference only. See the “Pin Diagrams” section for device pin availability.

       2:  Pin number for PIC32MX1XX devices only.

       3:  Pin number for PIC32MX2XX devices only.

DS60001168J-page 26                                                          2011-2016 Microchip Technology Inc.
                 PIC32MX1XX/2XX                            28/36/44-PIN FAMILY

2.0        GUIDELINES FOR GETTING                          2.2       Decoupling Capacitors

           STARTED WITH 32-BIT MCUs                        The  use  of  decoupling  capacitors  on  power       supply

           This data sheet summarizes the features         pins, such as VDD, VSS, AVDD and AVSS is required.

   Note:                                                   See Figure 2-1.

           of    the  PIC32MX1XX/2XX         28/36/44-pin  Consider the following criteria when using decoupling

           Family of devices. It is not intended to be     capacitors:

           a   comprehensive      reference  source.  To

           complement the information in this data         •  Value and type of capacitor: A value of 0.1 µF

           sheet, refer to the documents listed in the        (100 nF), 10-20V is recommended. The capacitor

           Documentation       >  Reference      Manual       should be a low Equivalent Series Resistance

           section of the Microchip PIC32 web site            (low-ESR) capacitor and have resonance fre-

           (www.microchip.com/pic32).                         quency in the range of 20 MHz and higher. It is

                                                              further recommended that ceramic capacitors be

2.1        Basic Connection Requirements                      used.

Getting started with the PIC32MX1XX/2XX 28/36/44-          •  Placement on the printed circuit board: The

pin Family of 32-bit Microcontrollers (MCUs) requires         decoupling capacitors should be placed as close

attention to a minimal set of device pin connections          to the pins as possible. It is recommended that

before proceeding with development. The following is a        the capacitors be placed on the same side of the

list of pin names, which must always be connected:            board as the device. If space is constricted, the

•  All VDD and VSS pins (see 2.2 “Decoupling                  capacitor can be placed on another layer on the

   Capacitors”)                                               PCB using a via; however, ensure that the trace

                                                              length from the pin to the capacitor is within one-

•  All AVDD and AVSS pins, even if the ADC module             quarter inch (6 mm) in length.

   is not used (see 2.2 “Decoupling Capacitors”)           •  Handling high frequency noise: If the board is

•  VCAP pin (see 2.3 “Capacitor on Internal                   experiencing high frequency noise, upward of

   Voltage Regulator (VCAP)”)                                 tens of MHz, add a second ceramic-type capacitor

•  MCLR pin (see 2.4 “Master Clear (MCLR) Pin”)               in parallel to the above described decoupling

•  PGECx/PGEDx pins, used for In-Circuit Serial               capacitor. The value of the second capacitor can

   Programming™ (ICSP™) and debugging pur-                    be in the range of 0.01 µF to 0.001 µF. Place this

   poses (see 2.5 “ICSP Pins”)                                second capacitor next to the primary decoupling

•  OSC1 and OSC2 pins, when external oscillator               capacitor. In high-speed circuit designs, consider

   source is used (see 2.7 “External Oscillator               implementing a decade pair of capacitances as

   Pins”)                                                     close to the power and ground pins as possible.

                                                              For example, 0.1 µF in parallel with 0.001 µF.

The following pins may be required:                        •  Maximizing performance: On the board layout

•  VREF+/VREF- pins – used when external voltage              from the power supply circuit, run the power and

   reference for the ADC module is implemented                return traces to the decoupling capacitors first,

   Note:   The AVDD and AVSS pins must be con-                and then to the device pins. This ensures that the

           nected, regardless of ADC use and the              decoupling capacitors are first in the power chain.

           ADC voltage reference source.                      Equally important is to keep the trace length

                                                              between the capacitor and the power pins to a

                                                              minimum thereby reducing PCB track inductance.

 2011-2016 Microchip Technology Inc.                                                         DS60001168J-page 27
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE 2-1:                                    RECOMMENDED                                            2.4             Master Clear (MCLR) Pin

                                               MINIMUM CONNECTION                                     The         MCLR       pin     provides           two   specific     device

VDD             Tantalum or                                                        0.1 µF             functions:

                ceramic 10 µF                                                      Ceramic            •  Device Reset
                ESR  3(3)
                                                                                                      •  Device programming and debugging
      10K
                                               VCAP                    VDD  VSS                       Pulling The MCLR pin low generates a device Reset.
          R1
                       MCLR                                                                           Figure 2-2       illustrates    a   typical       MCLR     circuit.  During

          1K                                                                                          device      programming         and    debugging,          the  resistance

       C                                                               VUSB3V3(1)                     and capacitance that can be added to the pin must

       0.1 µF                                                                                         be considered. Device programmers and debuggers

                                                      PIC32                      VDD                  drive       the  MCLR     pin.     Consequently,        specific     voltage

                       VSS                                                                            levels (VIH and VIL) and fast signal transitions must

                                                                                 VSS     0.1 µF       not be adversely affected. Therefore, specific values

                       VDD                                                            Ceramic         of R and C will need to be adjusted based on the

    0.1 µF                     AVDD            AVSS                    VDD  VSS                       application and PCB requirements.

Ceramic                                                                                               For    example,        as      illustrated        in   Figure 2-2,       it    is

                Connect(2)                                     0.1 µF              0.1 µF             recommended that the capacitor C, be isolated from

                                                      Ceramic                      Ceramic            the  MCLR         pin  during       programming            and  debugging

                       L1(2)                                                                          operations.

                                                                                                      Place the components illustrated in Figure 2-2 within

    Note    1:      If the USB module is not used, this pin must be                                   one-quarter inch (6 mm) from the MCLR pin.

                    connected to VDD.

            2:      As an option, instead of a hard-wired connection, an                              FIGURE 2-2:                        EXAMPLE OF MCLR PIN

                    inductor (L1) can be substituted between VDD and                                                                     CONNECTIONS

                    AVDD to improve ADC noise rejection. The inductor

                    impedance should be less than 3 and the inductor                                                   VDD

                    capacity greater than 10 mA.

                    Where:                                                                                              R    10k      R1(1)

                            -F----C---N----V-                                                                                                           MCLR

                    f  =                                       (i.e., ADC conversion rate/2)                 0.1 µF(2)       C       1 k

                               2                                                                                                                             PIC32

                    f  =    -----------1------------                                                              1

                            2                LC                                                                5                                PGECx(3)

                                                                                                           ICSP™  4                                PGEDx(3)

                    L  =      ---2-------f1------C-----  2                                                  2    VDD

                                                                                                                 3    VSS

                                                                                                                  6    NC

            1:      Aluminum         or        electrolytic            capacitors  should    not  be

                    used. ESR  3 from -40ºC to 125ºC @ SYSCLK                                          Note     1:   470  R1  1      will  limit  any  current  flowing  into

                    frequency (i.e., MIPS).                                                                            MCLR from the external capacitor C, in the event of

2.2.1           BULK CAPACITORS                                                                                        MCLR pin breakdown, due to Electrostatic Discharge

                                                                                                                       (ESD) or Electrical Overstress (EOS). Ensure that the

The use of a bulk capacitor is recommended to improve                                                                  MCLR pin VIH and VIL specifications are met without

                                                                                                                       interfering with the Debug/Programmer tools.

power supply stability. Typical values range from 4.7 µF                                                          2:   The capacitor can be sized to prevent unintentional

to 47 µF. This capacitor should be located as close to                                                                 Resets from brief glitches or to extend the device

the device as possible.                                                                                                Reset period during POR.

                                                                                                                  3:   No  pull-ups   or  bypass   capacitors    are  allowed  on

2.3         Capacitor on Internal Voltage                                                                              active debug/program PGECx/PGEDx pins.

            Regulator (VCAP)

2.3.1           INTERNAL REGULATOR MODE                                                               2.5             ICSP Pins

A low-ESR (3 ohm) capacitor is required on the VCAP                                                   The PGECx and PGEDx pins are used for ICSP and

pin,  which     is     used          to        stabilize               the  internal       voltage    debugging purposes. It is recommended to keep the

regulator output. The VCAP pin must not be connected                                                  trace length between the ICSP connector and the ICSP

to VDD, and must have a CEFC capacitor, with at least a                                               pins on the device as short as possible. If the ICSP con-

6V    rating,   connected                      to     ground.               The    type    can    be  nector      is   expected      to   experience         an  ESD    event,       a

ceramic         or     tantalum.                      Refer            to   30.0 “Electrical          series resistor is recommended, with the value in the

Characteristics”               for             additional              information       on   CEFC    range of a few tens of Ohms, not to exceed 100 Ohms.

specifications.

DS60001168J-page 28                                                                                                                2011-2016 Microchip Technology Inc.
                    PIC32MX1XX/2XX                                    28/36/44-PIN FAMILY

Pull-up resistors, series diodes and capacitors on the                The oscillator circuit should be placed on the same side

PGECx and PGEDx pins are not recommended as they                      of the board as the device. Also, place the oscillator cir-

will interfere with the programmer/debugger communi-                  cuit close to the respective oscillator pins, not exceed-

cations to the device. If such discrete components are                ing one-half inch (12 mm) distance between them. The

an application requirement, they should be removed                    load capacitors should be placed next to the oscillator

from the circuit during programming and debugging.                    itself, on the same side of the board. Use a grounded

Alternatively, refer to the AC/DC characteristics and                 copper pour around the oscillator circuit to isolate them

timing  requirements       information     in    the     respective   from surrounding circuits. The grounded copper pour

device Flash programming specification for information                should be routed directly to the MCU ground. Do not

on capacitive loading limits and pin input voltage high               run any signal traces or power traces inside the ground

(VIH) and input low (VIL) requirements.                               pour. Also, if using a two-sided board, avoid any traces

Ensure that the “Communication Channel Select” (i.e.,                 on the other side of the board where the crystal is

PGECx/PGEDx         pins)  programmed            into  the   device   placed. A suggested layout is illustrated in Figure 2-3.

matches  the    physical   connections         for  the  ICSP    to
MPLAB® ICD 3 or MPLAB REAL ICE™.
                                                                      FIGURE 2-3:            SUGGESTED OSCILLATOR

For     more  information  on     ICD     3    and     REAL      ICE                         CIRCUIT PLACEMENT

connection      requirements,     refer      to     the  following                                            Oscillator

documents that are available on the Microchip web                                                             Secondary

site:

•  “Using MPLAB® ICD 3” (poster) (DS50001765)                                                                 Guard Trace

•  “MPLAB® ICD 3 Design Advisory” (DS50001764)

•  “MPLAB® REAL ICE™ In-Circuit Debugger                                                                      Guard Ring

   User’s Guide” (DS50001616)

•  “Using MPLAB® REAL ICE™ Emulator” (poster)                                                                 Main Oscillator

   (DS50001749)

2.6      JTAG                                                         2.8     Unused I/Os

The TMS, TDO, TDI and TCK pins are used for testing                   Unused  I/O  pins      should  not  be  allowed  to  float   as

and     debugging   according     to  the    Joint     Test  Action   inputs. They can be configured as outputs and driven

Group (JTAG) standard. It is recommended to keep the                  to a logic-low state.

trace   length  between    the    JTAG     connector        and  the  Alternatively, inputs can be reserved by connecting the

JTAG pins on the device as short as possible. If the                  pin to VSS through a 1k to 10k resistor and configuring

JTAG connector is expected to experience an ESD                       the pin as an input.

event, a series resistor is recommended with the value

in the range of a few tens of Ohms, not to exceed 100

Ohms.

Pull-up resistors, series diodes and capacitors on the

TMS, TDO, TDI and TCK pins are not recommended

as they will interfere with the programmer/debugger

communications to the device. If such discrete compo-

nents are an application requirement, they should be

removed       from  the  circuit  during     programming         and

debugging. Alternatively, refer to the AC/DC character-

istics  and     timing   requirements      information       in  the

respective device Flash programming specification for

information on capacitive loading limits and pin input

voltage high (VIH) and input low (VIL) requirements.

2.7      External Oscillator Pins

Many MCUs have options for at least two oscillators: a

high-frequency primary oscillator and a low-frequency

secondary oscillator (refer to Section 8.0 “Oscillator

Configuration” for details).

 2011-2016 Microchip Technology Inc.                                                                         DS60001168J-page 29
PIC32MX1XX/2XX 28/36/44-PIN                                                                      FAMILY

2.8.1          CRYSTAL OSCILLATOR DESIGN                                        FIGURE 2-4:      PRIMARY CRYSTAL

               CONSIDERATION                                                                     OSCILLATOR CIRCUIT

The    following    example          assumptions          are    used      to                    RECOMMENDATIONS

calculate      the  Primary    Oscillator           loading    capacitor                         Circuit A

values:                                                                                          Typical XT

•  CIN = PIC32_OSC2_Pin Capacitance = ~4-5 pF                                                    (4-10 MHz)

•  COUT = PIC32_OSC1_Pin Capacitance = ~4-5 pF

•  C1 and C2 = XTAL manufacturing recommended                                                C1                    C2

   loading capacitance                                                                                 1M

•  Estimated PCB stray capacitance, (i.e.,12 mm

   length) = 2.5 pF                                                                              OSC2        OSC1

EXAMPLE 2-1: CRYSTAL LOAD CAPACITOR

                      CALCULATION                                                                Circuit B

   Crystal manufacturer recommended: C1 = C2 = 15 pF                                             Typical HS

   Therefore:                                                                                    (10-25 MHz)

   CLOAD       = {( [CIN + C1] * [COUT + C2] ) / [CIN + C1 + C2 + COUT] }

               + estimated oscillator PCB stray capacitance                                  C1                    C2

               = {( [5 + 15][5 + 15] ) / [5 + 15 + 15 + 5] } + 2.5 pF

               = {( [20][20]) / [40] } + 2.5

               = 10 + 2.5 = 12.5 pF

   Rounded to the nearest standard value or 12 pF in this example for                            OSC2        OSC1

   Primary Oscillator crystals “C1” and “C2”.

The following tips are used to increase oscillator gain,                                         Circuit C

(i.e., to increase peak-to-peak oscillator signal):                                              Typical XT/HS

•  Select a crystal with a lower “minimum” power drive                                           (4-25 MHz)

   rating

•  Select an crystal oscillator with a lower XTAL                                            C1  Rs                C2

   manufacturing “ESR” rating.

•  Add a parallel resistor across the crystal. The smaller                                             1M

   the resistor value the greater the gain. It is recom-

   mended to stay in the range of 600k to 1M                                                     OSC2        OSC1

•  C1 and C2 values also affect the gain of the oscillator.

   The lower the values, the higher the gain.

•  C2/C1 ratio also affects gain. To increase the gain,                                          Circuit D

   make C1 slightly smaller than C2, which will also help                                        Not Recommended

   start-up performance.

   Note:       Do not add excessive gain such that the

               oscillator signal is clipped, flat on top of

               the sine wave. If so, you need to reduce

               the gain or add a series resistor, RS, as                                               1M

               shown in circuit “C” in Figure 2-4. Failure                                       Rs

               to do so will stress and age the crystal,

               which can result in an early failure. Adjust                                      OSC2        OSC1

               the gain to trim the max peak-to-peak to

               ~VDD-0.6V. When measuring the oscilla-

               tor  signal   you     must      use     a  FET          scope                     Circuit E

               probe  or    a  probe          with    1.5   pF        or  the                   Not Recommended

               scope probe itself will unduly change the

               gain and peak-to-peak levels.

2.8.1.1        Additional Microchip References

•  AN588 “PICmicro® Microcontroller Oscillator                                                             Rs

   Design Guide”

•  AN826 “Crystal Oscillator Basics and Crystal                                                        1M

   Selection for rfPIC™ and PICmicro® Devices”                                                   OSC2        OSC1

•  AN849 “Basic PICmicro® Oscillator Design”

DS60001168J-page 30                                                                               2011-2016 Microchip  Technology  Inc.
             PIC32MX1XX/2XX 28/36/44-PIN FAMILY

2.9  Typical Application Connection

     Examples

Examples of typical application connections are shown

in Figure 2-5 and Figure 2-6.

FIGURE 2-5:        CAPACITIVE TOUCH SENSING                     WITH GRAPHICS APPLICATION

             PIC32MX120F032D

                   Current Source

                                                                          To  AN6      To  AN7          To  AN8      To  AN9        To  AN11

                   CTMU                                To AN0

                                            AN0                       R1           R1               R1           R1             R1

                                                                      C1           C2           C3               C4             C5

     ADC                                    AN1         To AN1

                                                                      R2           R2               R2           R2             R2

             Read the Touch Sensors                                   C1           C2           C3               C4             C5

     Microchip

     mTouch™                                AN9

     Library

             Process Samples                           To AN5

                                            AN11                      R3           R3           R3               R3             R3

     User                                                             C1           C2           C3               C4             C5

     Application

             Display Data

                                            PMPD<7:0>                         LCD Controller

     Microchip                 Parallel                               Frame                Display                        LCD

     Graphics                  Master       PMPWR                     Buffer           Controller                        Panel

     Library                       Port

FIGURE 2-6:        AUDIO       PLAYBACK APPLICATION

             USB                                        PMPD<7:0>

             Host                      USB       PMP                          Display

                                                        PMPWR

                                       PIC32MX220F032D

                                                   I2S          3                                                Stereo Headphones

                                                                              Audio

                                                                              Codec

                                                  SPI           3                                                Speaker

                                                                   3

                                                                              MMC SD

                                                                SDI

 2011-2016 Microchip Technology Inc.                                                                            DS60001168J-page 31
PIC32MX1XX/2XX       28/36/44-PIN  FAMILY

NOTES:

DS60001168J-page 32                 2011-2016 Microchip Technology Inc.
                           PIC32MX1XX/2XX 28/36/44-PIN FAMILY

3.0       CPU                                                     •     MIPS16e® code compression

           This data sheet summarizes the features                      -  16-bit encoding of 32-bit instructions to

   Note:                                                                   improve code density

           of  the      PIC32MX1XX/2XX           28/36/44-pin           -  Special PC-relative instructions for efficient

           Family of devices. It is not intended to be                     loading of addresses and constants

           a   comprehensive          reference  source.     To         -  SAVE and RESTORE macro instructions for

           complement the information in this data                         setting up and tearing down stack frames

           sheet,       refer  to     Section    2.  “CPU”                 within subroutines

           (DS60001113), which is available from the                    -  Improved support for handling 8 and 16-bit

           Documentation           >  Reference      Manual                data types

           section of the Microchip PIC32 web site

           (www.microchip.com/pic32).            Resources        •     Simple Fixed Mapping Translation (FMT)

           for the MIPS32® M4K® Processor Core                          mechanism

           are available at: www.imgtec.com.                      •     Simple dual bus interface

The MIPS32® M4K® Processor Core is the heart of the                     -  Independent 32-bit address and data buses

PIC32MX1XX/2XX family processor. The CPU fetches                        -  Transactions can be aborted to improve

instructions, decodes each instruction, fetches source                     interrupt latency

operands,  executes     each   instruction     and   writes  the  •     Autonomous multiply/divide unit

results of instruction execution to the destinations.                   -  Maximum issue rate of one 32x16 multiply

3.1       Features                                                         per clock

•  5-stage pipeline                                                     -  Maximum issue rate of one 32x32 multiply

•  32-bit address and data paths                                           every other clock

•  MIPS32 Enhanced Architecture (Release 2)                             -  Early-in iterative divide. Minimum 11 and

                                                                           maximum 33 clock latency (dividend (rs) sign

   -  Multiply-accumulate and multiply-subtract                            extension-dependent)

      instructions                                                •     Power control

   -  Targeted multiply instruction                                     -  Minimum frequency: 0 MHz

   -  Zero/One detect instructions                                      -  Low-Power mode (triggered by WAIT

   -  WAIT instruction                                                     instruction)

   -  Conditional move instructions (MOVN, MOVZ)                        -  Extensive use of local gated clocks

   -  Vectored interrupts                                         •     EJTAG debug and instruction trace

   -  Programmable exception vector base                                -  Support for single stepping

   -  Atomic interrupt enable/disable                                   -  Virtual instruction and data address/value

   -  Bit field manipulation instructions                               -  Breakpoints

FIGURE 3-1:                MIPS32® M4K® PROCESSOR                 CORE  BLOCK DIAGRAM

           CPU                                                          EJTAG

                               MDU

                                                                           TAP           Off-chip Debug Interface

                               Execution Core        FMT          Bus Interface       Dual Bus Interface  Bus Matrix

                               (RF/ALU/Shift)

                               System                             Power

                               Co-processor                       Management

 2011-2016 Microchip Technology Inc.                                                                     DS60001168J-page 33
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

3.2        Architecture Overview                                     3.2.2        MULTIPLY/DIVIDE UNIT (MDU)

The     MIPS32   M4K   processor  core   contains     several        The   MIPS32    M4K     processor     core  includes        a  Multi-

logic blocks working together in parallel, providing an              ply/Divide Unit (MDU) that contains a separate pipeline

efficient  high-performance      computing    engine.    The         for multiply and divide operations. This pipeline oper-

following blocks are included with the core:                         ates in parallel with the Integer Unit (IU) pipeline and

•  Execution Unit                                                    does not stall when the IU pipeline stalls. This allows

•  Multiply/Divide Unit (MDU)                                        MDU operations to be partially masked by system stalls

•  System Control Coprocessor (CP0)                                  and/or other integer unit instructions.

•  Fixed Mapping Translation (FMT)                                   The high-performance MDU consists of a 32x16 booth

•  Dual Internal Bus interfaces                                      recoded   multiplier,   result/accumulation         registers      (HI

•  Power Management                                                  and LO), a divide state machine, and the necessary

•  MIPS16e® Support                                                  multiplexers and control logic. The first number shown

•  Enhanced JTAG (EJTAG) Controller                                  (‘32’ of 32x16) represents the rs operand. The second

                                                                     number (‘16’ of 32x16) represents the rt operand. The

3.2.1        EXECUTION UNIT                                          PIC32 core only checks the value of the latter (rt) oper-

The MIPS32 M4K processor core execution unit imple-                  and to determine how many times the operation must

ments a load/store architecture with single-cycle ALU                pass   through  the     multiplier.  The    16x16       and    32x16

operations (logical, shift, add, subtract) and an autono-            operations pass through the multiplier once. A 32x32

mous multiply/divide unit. The core contains thirty-two              operation passes through the multiplier twice.

32-bit  General    Purpose    Registers  (GPRs)    used     for      The MDU supports execution of one 16x16 or 32x16

integer operations and address calculation. The regis-               multiply  operation     every  clock  cycle;  32x32          multiply

ter file consists of two read ports and one write port and           operations   can  be    issued       every  other   clock      cycle.

is fully bypassed to minimize operation latency in the               Appropriate    interlocks  are   implemented        to      stall  the

pipeline.                                                            issuance of back-to-back 32x32 multiply operations.

The execution unit includes:                                         The multiply operand size is automatically determined

                                                                     by logic built into the MDU.

•  32-bit adder used for calculating the data address                Divide operations are implemented with a simple 1 bit

•  Address unit for calculating the next instruction                 per   clock  iterative  algorithm.    An    early-in       detection

   address                                                           checks the sign extension of the dividend (rs) operand.

•  Logic for branch determination and branch target                  If rs is 8 bits wide, 23 iterations are skipped. For a 16-bit

   address calculation                                               wide rs, 15 iterations are skipped and for a 24-bit wide

•  Load aligner                                                      rs, 7 iterations are skipped. Any attempt to issue a sub-

•  Bypass multiplexers used to avoid stalls when                     sequent   MDU   instruction    while  a     divide  is  still  active

   executing instruction streams where data                          causes an IU pipeline stall until the divide operation is

   producing instructions are followed closely by                    completed.

   consumers of their results                                        Table 3-1 lists the repeat rate (peak issue rate of cycles

•  Leading Zero/One detect unit for implementing                     until the operation can be reissued) and latency (num-

   the CLZ and CLO instructions                                      ber of cycles until a result is available) for the PIC32

•  Arithmetic Logic Unit (ALU) for performing bitwise                core multiply and divide instructions. The approximate

   logical operations                                                latency and repeat rates are listed in terms of pipeline

•  Shifter and store aligner                                         clocks.

TABLE 3-1:         MIPS32® M4K® PROCESSOR CORE HIGH-PERFORMANCE INTEGER

                   MULTIPLY/DIVIDE UNIT LATENCIES AND REPEAT RATES

                 Opcode                       Operand Size (mul rt) (div rs)                 Latency               Repeat Rate

   MULT/MULTU,     MADD/MADDU,                              16 bits                             1                            1

   MSUB/MSUBU                                               32 bits                             2                            2

   MUL                                                      16 bits                             2                            1

                                                            32 bits                             3                            2

   DIV/DIVU                                                 8 bits                              12                           11

                                                            16 bits                             19                           18

                                                            24 bits                             26                           25

                                                            32 bits                             33                           32

DS60001168J-page 34                                                                          2011-2016 Microchip Technology Inc.
                                PIC32MX1XX/2XX 28/36/44-PIN FAMILY

The    MIPS      architecture     defines  that   the  result   of  a       adds the product to the current contents of the HI and

multiply or divide operation be placed in the HI and LO                     LO registers. Similarly, the MSUB instruction multiplies

registers. Using the Move-From-HI (MFHI) and Move-                          two operands and then subtracts the product from the

From-LO        (MFLO)    instructions,     these  values  can       be      HI and LO registers. The MADD and MSUB operations

transferred to the General Purpose Register file.                           are commonly used in DSP algorithms.

In   addition    to  the    HI/LO  targeted       operations,     the       3.2.3     SYSTEM CONTROL
MIPS32® architecture also defines a multiply instruc-
                                                                                      COPROCESSOR (CP0)
tion, MUL, which places the least significant results in

the primary register file instead of the HI/LO register                     In the MIPS architecture, CP0 is responsible for the

pair.     By   avoiding     the    explicit   MFLO     instruction          virtual-to-physical  address     translation,  the  exception

required when using the LO register, and by support-                        control system, the processor’s diagnostics capability,

ing    multiple  destination      registers,  the     throughput    of      the operating modes (Kernel, User and Debug) and

multiply-intensive operations is increased.                                 whether interrupts are enabled or disabled. Configura-

Two    other     instructions,     Multiply-Add       (MADD)    and         tion  information,   such  as    presence      of  options  like

Multiply-Subtract        (MSUB),   are     used   to   perform    the       MIPS16e,  is  also   available   by  accessing      the     CP0

multiply-accumulate and multiply-subtract operations.                       registers, listed in Table 3-2.

The MADD instruction multiplies two numbers and then

TABLE 3-2:               COPROCESSOR 0 REGISTERS

Register               Register                                                    Function

Number                      Name

     0-6         Reserved                  Reserved in the PIC32MX1XX/2XX family core.

       7         HWREna                    Enables access via the RDHWR instruction to selected hardware registers.

       8         BadVAddr(1)               Reports the address for the most recent address-related exception.

       9         Count(1)                  Processor cycle count.

       10        Reserved                  Reserved in the PIC32MX1XX/2XX family core.

       11        Compare(1)                Timer interrupt control.

       12        Status(1)                 Processor status and control.

       12        IntCtl(1)                 Interrupt system status and control.

       12        SRSCtl(1)                 Shadow register set status and control.

       12        SRSMap(1)                 Provides mapping from vectored interrupt to a shadow set.

       13        Cause(1)                  Cause of last general exception.

       14        EPC(1)                    Program counter at last exception.

       15        PRId                      Processor identification and revision.

       15        EBASE                     Exception vector base register.

       16        Config                    Configuration register.

       16        Config1                   Configuration Register 1.

       16        Config2                   Configuration Register 2.

       16        Config3                   Configuration Register 3.

    17-22        Reserved                  Reserved in the PIC32MX1XX/2XX family core.

       23        Debug(2)                  Debug control and exception status.

       24        DEPC(2)                   Program counter at last debug exception.

    25-29        Reserved                  Reserved in the PIC32MX1XX/2XX family core.

       30        ErrorEPC(1)               Program counter at last error.

       31        DESAVE(2)                 Debug handler scratchpad register.

Note       1:  Registers used      in exception processing.

           2:  Registers used      during debug.

 2011-2016 Microchip Technology Inc.                                                                            DS60001168J-page 35
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

Coprocessor 0 also contains the logic for identifying

and managing exceptions. Exceptions can be caused

by a variety of sources, including alignment errors in

data, external events or program errors. Table 3-3 lists

the exception types in order of priority.

TABLE 3-3:      MIPS32® M4K® PROCESSOR CORE EXCEPTION TYPES

    Exception                                                   Description

Reset           Assertion MCLR or a Power-on Reset (POR).

DSS             EJTAG debug single step.

DINT            EJTAG debug interrupt. Caused by the assertion of the external EJ_DINT input or by setting the

                EjtagBrk bit in the ECR register.

NMI             Assertion of NMI signal.

Interrupt       Assertion of unmasked hardware or software interrupt signal.

DIB             EJTAG debug hardware instruction break matched.

AdEL            Fetch address alignment error.

                Fetch reference to protected address.

IBE             Instruction fetch bus error.

DBp             EJTAG breakpoint (execution of SDBBP instruction).

Sys             Execution of SYSCALL instruction.

Bp              Execution of BREAK instruction.

RI              Execution of a reserved instruction.

CpU             Execution of a coprocessor instruction for a coprocessor that is not enabled.

CEU             Execution of a CorExtend       instruction when CorExtend is not enabled.

Ov              Execution of an arithmetic instruction that overflowed.

Tr              Execution of a trap (when trap condition is true).

DDBL/DDBS       EJTAG Data Address Break (address only) or EJTAG data value break on store (address + value).

AdEL            Load address alignment error.

                Load reference to protected address.

AdES            Store address alignment error.

                Store to protected address.

DBE             Load or store bus error.

DDBL            EJTAG data hardware breakpoint matched in load data compare.

3.3        Power Management                                         3.4       EJTAG Debug Support

The MIPS M4K processor core offers many power man-                  The MIPS M4K processor core provides an Enhanced

agement features, including low-power design, active                JTAG (EJTAG) interface for use in the software debug

power management and power-down modes of opera-                     of application and kernel code. In addition to standard

tion. The core is a static design that supports slowing or          User mode and Kernel modes of operation, the M4K

Halting the clocks, which reduces system power con-                 core provides a Debug mode that is entered after a

sumption during Idle periods.                                       debug exception (derived from a hardware breakpoint,

3.3.1      INSTRUCTION-CONTROLLED                                   single-step exception, etc.) is taken and continues until

                                                                    a  Debug      Exception  Return    (DERET)  instruction       is

           POWER MANAGEMENT                                         executed. During this time, the processor executes the

The  mechanism  for  invoking  Power-Down     mode          is      debug exception handler routine.

through execution of the WAIT instruction. For more                 The EJTAG interface operates through the Test Access

information on power management, see Section 26.0                   Port (TAP), a serial communication port used for trans-

“Power-Saving Features”.                                            ferring test data in and out of the core. In addition to the

                                                                    standard      JTAG  instructions,  special  instructions

                                                                    defined   in  the   EJTAG  specification    define  which

                                                                    registers are selected and how they are used.

DS60001168J-page 36                                                                      2011-2016 Microchip Technology Inc.
                             PIC32MX1XX/2XX 28/36/44-PIN FAMILY

4.0       MEMORY ORGANIZATION                                 4.1   PIC32MX1XX/2XX 28/36/44-pin

   Note:  This data sheet summarizes the features                   Family Memory Layout

          of      the  PIC32MX1XX/2XX         28/36/44-pin    PIC32MX1XX/2XX 28/36/44-pin Family microcontrol-

          Family of devices. It is not intended to be         lers implement two address schemes: virtual and phys-

          a    comprehensive       reference    source.For    ical. All hardware resources, such as program memory,

          detailed information, refer to Section 3.           data  memory       and   peripherals,   are      located  at    their

          “Memory Organization” (DS60001115),                 respective physical addresses. Virtual addresses are

          which        is       available     from      the   exclusively   used  by     the  CPU     to  fetch  and    execute

          Documentation         >      Reference    Manual    instructions  as   well   as  access    peripherals.      Physical

          section of the Microchip PIC32 web site             addresses are used by bus master peripherals, such as

          (www.microchip.com/pic32).                          DMA   and     the  Flash   controller,  that     access   memory

PIC32MX1XX/2XX 28/36/44-pin Family microcontrol-              independently of the CPU.

lers  provide  4  GB   unified  virtual    memory   address   The   memory        maps      for  the      PIC32MX1XX/2XX

space. All memory regions, including program, data            28/36/44-pin       Family     devices       are    illustrated  in

memory, Special Function Registers (SFRs), and Con-           Figure 4-1 through Figure 4-6.

figuration registers, reside in this address space at their   Table 4-1 provides SFR memory map details.

respective unique addresses. The program and data

memories can be optionally partitioned into user and

kernel memories. In addition, the data memory can be

made      executable,      allowing      PIC32MX1XX/2XX

28/36/44-pin   Family  devices     to  execute    from  data

memory.

Key features include:

•  32-bit native data width

•  Separate User (KUSEG) and Kernel

   (KSEG0/KSEG1) mode address space

•  Flexible program Flash memory partitioning

•  Flexible data RAM partitioning for data and

   program space

•  Separate boot Flash memory for protected code

•  Robust bus exception handling to intercept

   runaway code

•  Simple memory mapping with Fixed Mapping

   Translation (FMT) unit

•  Cacheable (KSEG0) and non-cacheable (KSEG1)

   address regions

 2011-2016 Microchip Technology Inc.                                                                 DS60001168J-page 37
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE  4-1:  MEMORY      MAP ON RESET         FOR        PIC32MX110/210 DEVICES (4  KB RAM, 16                    KB  FLASH)

                          MemVoirrytuMalap(1)                  MemPhoyrysiMcaalp(1)

              0xFFFFFFFF  Reserved                                                   0xFFFFFFFF

              0xBFC00C00

              0xBFC00BFF  Device

                          Configuration

              0xBFC00BF0  Registers

              0xBFC00BEF

                          Boot Flash

              0xBFC00000

              0xBF900000  Reserved

              0xBF8FFFFF

                          SFRs                 KSEG1           Reserved

              0xBF800000

              0xBD004000  Reserved

              0xBD003FFF

                          Program Flash(2)

              0xBD000000

              0xA0001000  Reserved

              0xA0000FFF

                          RAM(2)

              0xA0000000                                                             0x1FC00C00

                          Reserved                             Device                0x1FC00BFF

              0x9FC00C00                                       Configuration

              0x9FC00BFF  Device                               Registers             0x1FC00BF0

                          Configuration                                              0x1FC00BEF

              0x9FC00BF0  Registers                            Boot Flash

              0x9FC00BEF                                                             0x1FC00000

                          Boot Flash                           Reserved

              0x9FC00000                                                             0x1F900000

                                                                                     0x1F8FFFFF

                          Reserved             KSEG0           SFRs

              0x9D004000                                                             0x1F800000

              0x9D003FFF

                          Program Flash(2)                     Reserved

              0x9D000000                                                             0x1D004000

                          Reserved                                                   0x1D003FFF

              0x80001000                                       Program Flash(2)

              0x80000FFF                                                             0x1D000000

                          RAM(2)                               Reserved

              0x80000000                                                             0x00001000

                          Reserved                             RAM(2)                0x00000FFF

              0x00000000                                                             0x00000000

              Note   1:  Memory areas are not shown to scale.

                     2:  The size of this memory region is programmable (see Section 3. “Memory Organization”

                         (DS60001115) in the “PIC32 Family Reference Manual”) and can be changed by initializa-

                         tion code provided by end-user development tools (refer to the specific development tool

                         documentation for information).

DS60001168J-page 38                                                   2011-2016 Microchip Technology Inc.
                        PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE  4-2:  MEMORY MAP ON RESET              FOR       PIC32MX120/220 DEVICES (8  KB RAM, 32                    KB  FLASH)

                          MemVoirrytuMalap(1)                 MemPhoyrysiMcaalp(1)

              0xFFFFFFFF  Reserved                                                  0xFFFFFFFF

              0xBFC00C00

              0xBFC00BFF               Device

                          Configuration

              0xBFC00BF0  Registers

              0xBFC00BEF

                          Boot Flash

              0xBFC00000

              0xBF900000  Reserved

              0xBF8FFFFF

                                       SFRs                   Reserved

              0xBF800000                       KSEG1

              0xBD008000  Reserved

              0xBD007FFF

                          Program Flash(2)

              0xBD000000

              0xA0002000  Reserved

              0xA0001FFF

                                       RAM(2)

              0xA0000000                                                            0x1FC00C00

                          Reserved                            Device                0x1FC00BFF

              0x9FC00C00                                      Configuration

              0x9FC00BFF               Device                 Registers             0x1FC00BF0

                          Configuration                                             0x1FC00BEF

              0x9FC00BF0  Registers                           Boot Flash

              0x9FC00BEF                                                            0x1FC00000

                          Boot Flash                          Reserved

              0x9FC00000                                                            0x1F900000

                                                                                    0x1F8FFFFF

                          Reserved                            SFRs

              0x9D008000                       KSEG0                                0x1F800000

              0x9D007FFF

                          Program Flash(2)                    Reserved

              0x9D000000                                                            0x1D008000

                          Reserved                                                  0x1D007FFF

              0x80002000                                      Program Flash(2)

              0x80001FFF                                                            0x1D000000

                                       RAM(2)                 Reserved

              0x80000000                                                            0x00002000

                          Reserved                            RAM(2)                0x00001FFF

              0x00000000                                                            0x00000000

              Note  1:  Memory areas are not shown to scale.

                    2:  The size of this memory region is programmable (see Section 3. “Memory Organization”

                        (DS60001115) in the “PIC32 Family Reference Manual”) and can be changed by initializa-

                        tion code provided by end-user development tools (refer to the specific development tool

                        documentation for information).

 2011-2016 Microchip Technology Inc.                                               DS60001168J-page 39
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE  4-3:  MEMORY MAP ON RESET              FOR        PIC32MX130/230 DEVICES (16  KB RAM, 64                   KB  FLASH)

                          MemVoirrytuMalap(1)                  MemPhoyrysiMcaalp(1)

              0xFFFFFFFF  Reserved                                                    0xFFFFFFFF

              0xBFC00C00

              0xBFC00BFF  Device

                          Configuration

              0xBFC00BF0  Registers

              0xBFC00BEF

                          Boot Flash

              0xBFC00000

              0xBF900000  Reserved

              0xBF8FFFFF

                          SFRs                 KSEG1           Reserved

              0xBF800000

              0xBD010000  Reserved

              0xBD00FFFF

                          Program Flash(2)

              0xBD000000

              0xA0004000  Reserved

              0xA0003FFF

                          RAM(2)

              0xA0000000                                                              0x1FC00C00

                          Reserved                             Device                 0x1FC00BFF

              0x9FC00C00                                       Configuration

              0x9FC00BFF  Device                               Registers              0x1FC00BF0

                          Configuration                                               0x1FC00BEF

              0x9FC00BF0  Registers                            Boot Flash

              0x9FC00BEF                                                              0x1FC00000

                          Boot Flash                           Reserved

              0x9FC00000                                                              0x1F900000

                                                                                      0x1F8FFFFF

                          Reserved             KSEG0           SFRs

              0x9D010000                                                              0x1F800000

              0x9D00FFFF

                          Program Flash(2)                     Reserved

              0x9D000000                                                              0x1D010000

                          Reserved                                                    0x1D00FFFF

              0x80004000                                       Program Flash(2)

              0x80003FFF                                                              0x1D000000

                          RAM(2)                               Reserved

              0x80000000                                                              0x00004000

                          Reserved                             RAM(2)                 0x00003FFF

              0x00000000                                                              0x00000000

              Note   1:  Memory areas are not shown to scale.

                     2:  The size of this memory region is programmable (see Section 3. “Memory Organization”

                         (DS60001115) in the “PIC32 Family Reference Manual”) and can be changed by initializa-

                         tion code provided by end-user development tools (refer to the specific development tool

                         documentation for information).

DS60001168J-page 40                                                   2011-2016 Microchip Technology Inc.
                        PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE  4-4:  MEMORY MAP ON RESET              FOR       PIC32MX150/250 DEVICES (32  KB RAM, 128                  KB  FLASH)

                          MemVoirrytuMalap(1)                 MemPhoyrysiMcaalp(1)

              0xFFFFFFFF  Reserved                                                   0xFFFFFFFF

              0xBFC00C00

              0xBFC00BFF               Device

                          Configuration

              0xBFC00BF0  Registers

              0xBFC00BEF

                          Boot Flash

              0xBFC00000

              0xBF900000  Reserved

              0xBF8FFFFF

                                       SFRs    KSEG1          Reserved

              0xBF800000

              0xBD020000  Reserved

              0xBD01FFFF

                          Program Flash(2)

              0xBD000000

              0xA0008000  Reserved

              0xA0007FFF

                                       RAM(2)

              0xA0000000                                                             0x1FC00C00

                          Reserved                            Device                 0x1FC00BFF

              0x9FC00C00                                      Configuration

              0x9FC00BFF               Device                 Registers              0x1FC00BF0

                          Configuration                                              0x1FC00BEF

              0x9FC00BF0  Registers                           Boot Flash

              0x9FC00BEF                                                             0x1FC00000

                          Boot Flash                          Reserved

              0x9FC00000                                                             0x1F900000

                                                                                     0x1F8FFFFF

                          Reserved             KSEG0          SFRs

              0x9D020000                                                             0x1F800000

              0x9D01FFFF

                          Program Flash(2)                    Reserved

              0x9D000000                                                             0x1D020000

                          Reserved                                                   0x1D01FFFF

              0x80008000                                      Program Flash(2)

              0x80007FFF                                                             0x1D000000

                                       RAM(2)                 Reserved

              0x80000000                                                             0x00008000

                          Reserved                            RAM(2)                 0x00007FFF

              0x00000000                                                             0x00000000

              Note  1:  Memory areas are not shown to scale.

                    2:  The size of this memory region is programmable (see Section 3. “Memory Organization”

                        (DS60001115) in the “PIC32 Family Reference Manual”) and can be changed by initializa-

                        tion code provided by end-user development tools (refer to the specific development tool

                        documentation for information).

 2011-2016 Microchip Technology Inc.                                                DS60001168J-page 41
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE  4-5:  MEMORY     MAP ON RESET         FOR         PIC32MX170/270 DEVICES (64 KB RAM, 256                   KB  FLASH)

                         MemVoirrytuMalap(1)                   MemPhoyrysiMcaalp(1)

        0xFFFFFFFF       Reserved                                                    0xFFFFFFFF

        0xBFC00C00

        0xBFC00BFF       Device

                         Configuration

        0xBFC00BF0       Registers

        0xBFC00BEF

                         Boot Flash

        0xBFC00000

        0xBF900000       Reserved

        0xBF8FFFFF

                         SFRs                 KSEG1            Reserved

        0xBF800000

        0xBD040000       Reserved

        0xBD03FFFF

                         Program Flash(2)

        0xBD000000

        0xA0010000       Reserved

        0xA000FFFF

                         RAM(2)

        0xA0000000                                                                   0x1FC00C00

                         Reserved                              Device                0x1FC00BFF

        0x9FC00C00                                             Configuration

        0x9FC00BFF       Device                                Registers             0x1FC00BF0

                         Configuration                                               0x1FC00BEF

        0x9FC00BF0       Registers                             Boot Flash

        0x9FC00BEF                                                                   0x1FC00000

                         Boot Flash                            Reserved

        0x9FC00000                                                                   0x1F900000

                                                                                     0x1F8FFFFF

                         Reserved             KSEG0            SFRs

        0x9D040000                                                                   0x1F800000

        0x9D03FFFF

                         Program Flash(2)                      Reserved

        0x9D000000                                                                   0x1D040000

                         Reserved                                                    0x1D03FFFF

        0x80010000                                             Program Flash(2)

        0x8000FFFF                                                                   0x1D000000

                         RAM(2)                                Reserved

        0x80000000                                                                   0x00010000

                         Reserved                              RAM(2)                0x0000FFFF

        0x00000000                                                                   0x00000000

              Note   1:  Memory areas are not shown to scale.

                     2:  The size of this memory region is programmable (see Section 3. “Memory Organization”

                         (DS60001115) in the “PIC32 Family Reference Manual”) and can be changed by initializa-

                         tion code provided by end-user development tools (refer to the specific development tool

                         documentation for information).

DS60001168J-page 42                                                         2011-2016 Microchip Technology Inc.
                        PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE  4-6:  MEMORY    MAP ON RESET         FOR         PIC32MX130/230 DEVICES (16 KB RAM, 256                   KB  FLASH)

                        MemVoirrytuMalap(1)                   MemPhoyrysiMcaalp(1)

        0xFFFFFFFF      Reserved                                                    0xFFFFFFFF

        0xBFC00C00

        0xBFC00BFF      Device

                        Configuration

        0xBFC00BF0      Registers

        0xBFC00BEF

                        Boot Flash

        0xBFC00000

        0xBF900000      Reserved

        0xBF8FFFFF

                        SFRs                 KSEG1            Reserved

        0xBF800000

        0xBD040000      Reserved

        0xBD03FFFF

                        Program Flash(2)

        0xBD000000

        0xA0004000      Reserved

        0xA0003FFF

                        RAM(2)

        0xA0000000                                                                  0x1FC00C00

                        Reserved                              Device                0x1FC00BFF

        0x9FC00C00                                            Configuration

        0x9FC00BFF      Device                                Registers             0x1FC00BF0

                        Configuration                                               0x1FC00BEF

        0x9FC00BF0      Registers                             Boot Flash

        0x9FC00BEF                                                                  0x1FC00000

                        Boot Flash                            Reserved

        0x9FC00000                                                                  0x1F900000

                                                                                    0x1F8FFFFF

                        Reserved             KSEG0            SFRs

        0x9D040000                                                                  0x1F800000

        0x9D03FFFF

                        Program Flash(2)                      Reserved

        0x9D000000                                                                  0x1D040000

                        Reserved                                                    0x1D03FFFF

        0x80004000                                            Program Flash(2)

        0x80003FFF                                                                  0x1D000000

                        RAM(2)                                Reserved

        0x80000000                                                                  0x00004000

                        Reserved                              RAM(2)                0x00003FFF

        0x00000000                                                                  0x00000000

              Note  1:  Memory areas are not shown to scale.

                    2:  The size of this memory region is programmable (see Section 3. “Memory Organization”

                        (DS60001115) in the “PIC32 Family Reference Manual”) and can be changed by initializa-

                        tion code provided by end-user development tools (refer to the specific development tool

                        documentation for information).

 2011-2016 Microchip Technology Inc.                                               DS60001168J-page 43
PIC32MX1XX/2XX 28/36/44-PIN                 FAMILY

TABLE 4-1:         SFR MEMORY MAP

                           Virtual Address

       Peripheral                  Offset

                           Base    Start

Watchdog Timer                     0x0000

RTCC                               0x0200

Timer1-5                           0x0600

Input Capture 1-5                  0x2000

Output Compare 1-5                 0x3000

IC1 and IC2                        0x5000

SPI1 and SPI2                      0x5800

UART1 and UART2                    0x6000

PMP                                0x7000

ADC                        0xBF80  0x9000

CVREF                              0x9800

Comparator                         0xA000

CTMU                               0xA200

Oscillator                         0xF000

Device and Revision ID             0xF220

Peripheral Module Disable          0xF240

Flash Controller                   0xF400

Reset                              0xF600

PPS                                0xFA04

Interrupts                         0x1000

Bus Matrix                         0x2000

DMA                        0xBF88  0x3000

USB                                0x5050

PORTA-PORTC                        0x6000

Configuration              0xBFC0  0x0BF0

DS60001168J-page 44                          2011-2016  Microchip  Technology  Inc.
 2011-2016 Microchip Technology Inc.  4.2                            Bus Matrix Control Registers

                                       TABLE 4-2:                                     BUS MATRIX REGISTER MAP

                                       Virtual Address                                                                                                                              Bits

                                                        (BF88_#)      Register  Name  Bit Range                                                                                                                                                                                           All  Resets

                                                                                                 31/15  30/14  29/13  28/12  27/11  26/10  25/9  24/8  23/7                         22/6      21/5  20/4       19/3       18/2       17/1      16/0

                                       2000                       BMXCON(1)           31:16      —      —      —      —      —      —      —     —     —                            —         —     BMXERRIXI  BMXERRICD  BMXERRDMA  BMXERRDS  BMXERRIS                                   001F         PIC32MX1XX/2XX

                                                                                      15:0       —      —      —      —      —      —      —     —     —                            BMXWSDRM  —     —          —                BMXARB<2:0>                                               0041

                                       2010                       BMXDKPBA(1)         31:16      —      —      —      —      —      —      —     —     —                            —         —     —          —          —          —         —                                          0000

                                                                                      15:0                                                                BMXDKPBA<15:0>                                                                                                                  0000

                                       2020                       BMXDUDBA(1)         31:16      —      —      —      —      —      —      —     —     —                            —         —     —          —          —          —         —                                          0000

                                                                                      15:0                                                             BMXDUDBA<15:0>                                                                                                                     0000

                                       2030                       BMXDUPBA(1)         31:16      —      —      —      —      —      —      —     —     —                            —         —     —          —          —          —         —                                          0000

                                                                                      15:0                                                             BMXDUPBA<15:0>                                                                                                                     0000

                                       2040                       BMXDRMSZ            31:16                                                            BMXDRMSZ<31:0>                                                                                                                     xxxx

                                                                                      15:0                                                                                                                                                                                                xxxx

                                       2050                       BMXPUPBA(1)         31:16      —      —      —      —      —      —      —     —     —                            —         —     —                     BMXPUPBA<19:16>                                                 0000

                                                                                      15:0                                                                BMXPUPBA<15:0>                                                                                                                  0000

                                       2060                       BMXPFMSZ            31:16                                                               BMXPFMSZ<31:0>                                                                                                                  xxxx

                                                                                      15:0                                                                                                                                                                                                xxxx

                                       2070                       BMXBOOTSZ           31:16                                                            BMXBOOTSZ<31:0>                                                                                                                    0000

                                                                                      15:0                                                                                                                                                                                                0C00         28/36/44-PIN FAMILY

                                       Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       Note                       1:            This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 11.2 “CLR, SET and INV Registers” for more information.

DS60001168J-page 45
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 4-1:          BMXCON: BUS MATRIX              CONFIGURATION REGISTER

Bit           Bit      Bit             Bit             Bit         Bit                   Bit    Bit              Bit

Range      31/23/15/7  30/22/14/6    29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2       25/17/9/1    24/16/8/0

31:24         U-0      U-0             U-0             U-0         U-0                   U-0    U-0              U-0

              —        —               —               —           —                     —      —                —

              U-0      U-0             U-0             R/W-1       R/W-1                 R/W-1  R/W-1        R/W-1

23:16         —        —               —               BMX         BMX                   BMX    BMX             BMX

                                                       ERRIXI      ERRICD      ERRDMA           ERRDS        ERRIS

15:8          U-0      U-0             U-0             U-0         U-0                   U-0    U-0              U-0

              —        —               —               —           —                     —      —                —

              U-0      R/W-1           U-0             U-0         U-0                   R/W-0  R/W-0        R/W-1

7:0           —        BMX             —               —           —                            BMXARB<2:0>

                       WSDRM

Legend:

R = Readable bit                     W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                    ‘1’ = Bit is set              ‘0’ = Bit is cleared

bit 31-21  Unimplemented: Read as ‘0’

bit 20     BMXERRIXI: Enable Bus Error from IXI bit

           1 = Enable bus error exceptions for unmapped address accesses initiated from IXI shared bus

           0 = Disable bus error exceptions for unmapped address accesses initiated from IXI shared bus

bit 19     BMXERRICD: Enable Bus Error from ICD Debug Unit bit

           1 = Enable bus error exceptions for unmapped address accesses initiated from ICD

           0 = Disable bus error exceptions for unmapped address accesses initiated from ICD

bit 18     BMXERRDMA: Bus Error from DMA bit

           1 = Enable bus error exceptions for unmapped address accesses initiated from DMA

           0 = Disable bus error exceptions for unmapped address accesses initiated from DMA

bit 17     BMXERRDS: Bus Error from CPU Data Access bit (disabled in Debug mode)

           1 = Enable bus error exceptions for unmapped address accesses initiated from CPU data access

           0 = Disable bus error exceptions for unmapped address accesses initiated from CPU data access

bit 16     BMXERRIS: Bus Error from CPU Instruction Access bit (disabled in Debug mode)

           1 = Enable bus error exceptions for unmapped address accesses initiated from CPU instruction access

           0 = Disable bus error exceptions for unmapped address accesses initiated from CPU instruction access

bit 15-7   Unimplemented: Read as ‘0’

bit 6      BMXWSDRM: CPU Instruction or Data Access from Data RAM Wait State bit

           1 = Data RAM accesses from CPU have one wait state for address setup

           0 = Data RAM accesses from CPU have zero wait states for address setup

bit 5-3    Unimplemented: Read as ‘0’

bit 2-0    BMXARB<2:0>: Bus Matrix Arbitration Mode bits

           111 = Reserved (using these Configuration modes will produce undefined behavior)

           •

           •

           •

           011 = Reserved (using these Configuration modes will produce undefined behavior)

           010 = Arbitration Mode 2

           001 = Arbitration Mode 1 (default)

           000 = Arbitration Mode 0

DS60001168J-page 46                                                                       2011-2016 Microchip Technology Inc.
                         PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 4-2:            BMXDKPBA: DATA RAM KERNEL PROGRAM                       BASE ADDRESS REGISTER

Bit          Bit         Bit             Bit             Bit         Bit                   Bit  Bit                 Bit

Range        31/23/15/7  30/22/14/6    29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24        U-0         U-0             U-0             U-0         U-0                   U-0  U-0                 U-0

             —                 —         —               —           —                     —    —                   —

23:16        U-0         U-0             U-0             U-0         U-0                   U-0  U-0                 U-0

             —                 —         —               —           —                     —    —                   —

15:8         R/W-0       R/W-0           R/W-0           R/W-0       R/W-0       R/W-0          R-0                 R-0

                                                         BMXDKPBA<15:8>

7:0          R-0         R-0             R-0             R-0         R-0                   R-0  R-0                 R-0

                                                         BMXDKPBA<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-16    Unimplemented: Read as ‘0’

bit 15-10    BMXDKPBA<15:10>: DRM Kernel Program Base Address bits

             When non-zero, this value selects the relative base address for kernel program space in RAM

bit 9-0      BMXDKPBA<9:0>: Read-Only bits

             This value is always ‘0’, which forces 1 KB increments

Note     1:  At Reset, the value in this register is forced to zero, which causes all of the RAM to be allocated to Kernal

             mode data usage.

         2:  The value in this register must be less than or equal to BMXDRMSZ.

 2011-2016 Microchip Technology Inc.                                                                    DS60001168J-page 47
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 4-3:            BMXDUDBA: DATA RAM USER DATA BASE                       ADDRESS        REGISTER

Bit          Bit         Bit             Bit           Bit           Bit                   Bit  Bit                 Bit

Range        31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4    27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24        U-0         U-0             U-0           U-0           U-0                   U-0  U-0                 U-0

             —                 —         —             —             —                     —    —                   —

23:16        U-0         U-0             U-0           U-0           U-0                   U-0  U-0                 U-0

             —                 —         —             —             —                     —    —                   —

15:8         R/W-0       R/W-0           R/W-0         R/W-0         R/W-0       R/W-0          R-0                 R-0

                                                       BMXDUDBA<15:8>

7:0          R-0         R-0             R-0           R-0           R-0                   R-0  R-0                 R-0

                                                       BMXDUDBA<7:0>

Legend:

R = Readable bit                     W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR                    ‘1’ = Bit is set                ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-16    Unimplemented: Read as ‘0’

bit 15-10    BMXDUDBA<15:10>: DRM User Data Base Address bits

             When non-zero, the value selects the relative base address for User mode data space in RAM, the value

             must be greater than BMXDKPBA.

bit 9-0      BMXDUDBA<9:0>: Read-Only bits

             This value is always ‘0’, which forces 1 KB increments

Note     1:  At Reset, the value in this register is forced to zero, which causes all of the RAM to be allocated to Kernal

             mode data usage.

         2:  The value in this register must be less than or equal to BMXDRMSZ.

DS60001168J-page 48                                                                         2011-2016 Microchip Technology Inc.
                         PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 4-4:            BMXDUPBA: DATA RAM USER PROGRAM BASE ADDRESS REGISTER

Bit          Bit         Bit             Bit             Bit         Bit                   Bit        Bit                 Bit

Range        31/23/15/7  30/22/14/6    29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2           25/17/9/1  24/16/8/0

31:24        U-0         U-0             U-0             U-0         U-0                   U-0        U-0                 U-0

             —                 —         —               —           —                     —          —                   —

23:16        U-0         U-0             U-0             U-0         U-0                   U-0        U-0                 U-0

             —                 —         —               —           —                     —          —                   —

15:8         R/W-0       R/W-0           R/W-0           R/W-0       R/W-0            R/W-0           R-0                 R-0

                                                         BMXDUPBA<15:8>

7:0          R-0         R-0             R-0             R-0         R-0                   R-0        R-0                 R-0

                                                         BMXDUPBA<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared             x = Bit is unknown

bit 31-16    Unimplemented: Read as ‘0’

bit 15-10    BMXDUPBA<15:10>: DRM User Program Base Address bits

             When non-zero, the value selects the relative base address          for  User      mode  program  space  in    RAM,

             BMXDUPBA must be greater than BMXDUDBA.

bit 9-0      BMXDUPBA<9:0>: Read-Only bits

             This value is always ‘0’, which forces 1 KB increments

Note     1:  At Reset, the value in this register is forced to zero, which causes all of the RAM to be allocated to Kernal

             mode data usage.

         2:  The value in this register must be less than or equal to BMXDRMSZ.

 2011-2016 Microchip Technology Inc.                                                                    DS60001168J-page 49
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 4-5:          BMXDRMSZ: DATA RAM SIZE REGISTER

Bit        Bit         Bit             Bit           Bit           Bit                   Bit  Bit                 Bit

Range      31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4    27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24      R                 R         R             R                     R             R    R                   R

                                                     BMXDRMSZ<31:24>

23:16      R                 R         R             R                     R             R    R                   R

                                                     BMXDRMSZ<23:16>

15:8       R                 R         R             R                     R             R    R                   R

                                                     BMXDRMSZ<15:8>

7:0        R                 R         R             R                     R             R    R                   R

                                                     BMXDRMSZ<7:0>

Legend:

R = Readable bit                   W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR                  ‘1’ = Bit is set                ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0   BMXDRMSZ<31:0>: Data RAM Memory (DRM) Size bits

           Static value that indicates the size of the Data RAM in bytes:

           0x00001000 = Device has 4 KB RAM

           0x00002000 = Device has 8 KB RAM

           0x00004000 = Device has 16 KB RAM

           0x00008000 = Device has 32 KB RAM

           0x00010000 = Device has 64 KB RAM

REGISTER 4-6:          BMXPUPBA: PROGRAM FLASH (PFM) USER                      PROGRAM BASE ADDRESS

                       REGISTER

Bit        Bit         Bit             Bit           Bit           Bit                   Bit  Bit                 Bit

Range      31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4    27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24      U-0         U-0             U-0           U-0           U-0                   U-0  U-0                 U-0

           —                 —         —             —             —                     —    —                   —

23:16      U-0         U-0             U-0           U-0           R/W-0       R/W-0          R/W-0      R/W-0

           —                 —         —             —                         BMXPUPBA<19:16>

15:8       R/W-0       R/W-0           R/W-0         R/W-0         R/W-0                 R-0  R-0                 R-0

                                                     BMXPUPBA<15:8>

7:0        R-0         R-0             R-0           R-0           R-0                   R-0  R-0                 R-0

                                                     BMXPUPBA<7:0>

Legend:

R = Readable bit                   W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR                  ‘1’ = Bit is set                ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-20  Unimplemented: Read as ‘0’

bit 19-11  BMXPUPBA<19:11>: Program Flash (PFM) User Program Base Address bits

bit 10-0   BMXPUPBA<10:0>: Read-Only bits

           This value is always ‘0’, which forces 2 KB increments

Note  1:   At Reset, the value in this register is forced to zero, which causes all of the RAM to be allocated to Kernal

           mode data usage.

      2:   The value in this register must be less than or equal to BMXPFMSZ.

DS60001168J-page 50                                                                       2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 4-7:         BMXPFMSZ:        PROGRAM FLASH (PFM) SIZE                  REGISTER

Bit       Bit         Bit              Bit               Bit         Bit                   Bit  Bit                 Bit

Range     31/23/15/7  30/22/14/6       29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24     R           R                R                 R                R                R    R                   R

                                                         BMXPFMSZ<31:24>

23:16     R           R                R                 R                R                R    R                   R

                                                         BMXPFMSZ<23:16>

15:8      R           R                R                 R                R                R    R                   R

                                                         BMXPFMSZ<15:8>

7:0       R           R                R                 R                R                R    R                   R

                                                         BMXPFMSZ<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0  BMXPFMSZ<31:0>: Program Flash Memory (PFM) Size bits

          Static value that indicates the size of the PFM in bytes:

          0x00004000 = Device has 16 KB Flash

          0x00008000 = Device has 32 KB Flash

          0x00010000 = Device has 64 KB Flash

          0x00020000 = Device has 128 KB Flash

          0x00040000 = Device has 256 KB Flash

REGISTER 4-8:         BMXBOOTSZ: BOOT FLASH (IFM) SIZE REGISTER

Bit       Bit         Bit              Bit               Bit         Bit                   Bit  Bit                 Bit

Range     31/23/15/7  30/22/14/6       29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24     R           R                R                 R                R                R    R                   R

                                                         BMXBOOTSZ<31:24>

23:16     R           R                R                 R                R                R    R                   R

                                                         BMXBOOTSZ<23:16>

15:8      R           R                R                 R                R                R    R                   R

                                                         BMXBOOTSZ<15:8>

7:0       R           R                R                 R                R                R    R                   R

                                                         BMXBOOTSZ<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0  BMXBOOTSZ<31:0>: Boot Flash Memory (BFM) Size bits

          Static value that indicates the size of the Boot PFM in bytes:

          0x00000C00 = Device has 3 KB boot Flash

 2011-2016 Microchip Technology Inc.                                                                    DS60001168J-page 51
PIC32MX1XX/2XX       28/36/44-PIN  FAMILY

NOTES:

DS60001168J-page 52                 2011-2016  Microchip  Technology  Inc.
                         PIC32MX1XX/2XX 28/36/44-PIN FAMILY

5.0       FLASH PROGRAM MEMORY                             RTSP is performed by software executing from either

                                                           Flash   or  RAM    memory.     Information     about  RTSP

   Note:  This data sheet summarizes the features          techniques is available in Section 5. “Flash Program

          of  the  PIC32MX1XX/2XX          28/36/44-pin    Memory”     (DS60001121)         in   the  “PIC32     Family

          Family of devices. It is not intended to be      Reference Manual”.

          a   comprehensive     reference  source.    To   EJTAG   is  performed     using  the  EJTAG    port   of  the

          complement the information in this data          device and an EJTAG capable programmer.

          sheet,   refer  to    Section    5.   “Flash     ICSP is performed using a serial data connection to the

          Program Memory” (DS60001121), which              device and allows much faster programming times than

          is  available   from  the    Documentation   >   RTSP.

          Reference       Manual       section  of    the

          Microchip       PIC32          web        site   The EJTAG and ICSP methods are described in the

          (www.microchip.com/pic32).                       “PIC32      Flash       Programming            Specification”

PIC32MX1XX/2XX 28/36/44-pin Family devices con-            (DS60001145),    which    can    be  downloaded    from   the

tain an internal Flash program memory for executing        Microchip web site.

user code. There are three methods by which the user       Note:       The    Flash  page       size  on  PIC32MX-

can program this memory:                                               1XX/2XX 28/36/44-pin Family devices is 1

•  Run-Time Self-Programming (RTSP)                                    KB and the row size is 128 bytes (256 IW

•  EJTAG Programming                                                   and 32 IW, respectively).

•  In-Circuit Serial Programming™ (ICSP™)

 2011-2016 Microchip Technology Inc.                                                            DS60001168J-page 53
DS60001168J-page 54  5.1                            Flash Controller Control Registers                                                                                                                                                                            PIC32MX1XX/2XX

                     TABLE 5-1:                                     FLASH CONTROLLER REGISTER MAP

                     Virtual Address                                                                                                                          Bits

                                      (BF80_#)      Register  Name  Bit Range  31/15  30/14  29/13  28/12   27/11    26/10  25/9                        24/8        23/7  22/6          21/5  20/4        19/3            18/2  17/1           16/0  All Resets

                     F400                           NVMCON(1)       31:16      —      —      —      —       —        —      —                           —           —     —             —     —           —               —     —              —     0000

                                                                    15:0       WR     WREN   WRERR  LVDERR  LVDSTAT  —      —                           —           —     —             —     —                           NVMOP<3:0>                 0000

                     F410                           NVMKEY          31:16                                                         NVMKEY<31:0>                                                                                                       0000

                                                                    15:0                                                                                                                                                                             0000

                     F420                       NVMADDR(1)          31:16                                                         NVMADDR<31:0>                                                                                                      0000

                                                                    15:0                                                                                                                                                                             0000

                     F430                           NVMDATA         31:16                                                         NVMDATA<31:0>                                                                                                      0000

                                                                    15:0                                                                                                                                                                             0000

                     F440                       NVMSRCADDR          31:16                                                         NVMSRCADDR<31:0>                                                                                                   0000         28/36/44-PIN

                                                                    15:0                                                                                                                                                                             0000

                     Legend:                        x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                     Note                       1:  This register has corresponding CLR, SET and INV registers at its virtual address, plus offsets of 0x4, 0x8 and 0xC, respectively.  See Section 11.2  “CLR, SET  and  INV Registers”  for  more information.

 2011-2016                                                                                                                                                                                                                                                       FAMILY

Microchip

Technology

Inc.
                            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 5-1:               NVMCON: PROGRAMMING CONTROL REGISTER

Bit             Bit           Bit             Bit         Bit                Bit            Bit     Bit                 Bit

Range           31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4  27/19/11/3    26/18/10/2      25/17/9/1  24/16/8/0

31:24           U-0           U-0             U-0         U-0                U-0            U-0     U-0                 U-0

                —             —               —           —                  —              —             —             —

23:16           U-0           U-0             U-0         U-0                U-0            U-0     U-0                 U-0

                —             —               —           —                  —              —             —             —

15:8            R/W-0       R/W-0             R-0         R-0                R-0            U-0     U-0                 U-0

                WR          WREN        WRERR(1)          LVDERR(1)   LVDSTAT(1)            —             —             —

7:0             U-0           U-0             U-0         U-0                R/W-0          R/W-0   R/W-0      R/W-0

                —             —               —           —                                 NVMOP<3:0>

Legend:

R = Readable bit                        W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                       ‘1’ = Bit is set              ‘0’ = Bit is cleared          x = Bit is unknown

bit 31-16    Unimplemented: Read as ‘0’

bit 15       WR: Write Control bit

             This bit is writable when WREN = 1 and the unlock sequence is followed.

             1 = Initiate a Flash operation. Hardware clears this bit when the operation completes

             0 = Flash operation is complete or inactive

bit 14       WREN: Write Enable bit

             This is the only bit in this register reset by a device Reset.

             1 = Enable writes to WR bit and enables LVD circuit

             0 = Disable writes to WR bit and disables LVD circuit

bit 13       WRERR: Write Error bit(1)

             This bit is read-only and is automatically set by hardware.

             1 = Program or erase sequence did not complete successfully

             0 = Program or erase sequence completed normally

bit 12       LVDERR: Low-Voltage Detect Error bit (LVD circuit must be enabled)(1)

             This bit is read-only and is automatically set by hardware.

             1 = Low-voltage detected (possible data corruption, if WRERR is set)

             0 = Voltage level is acceptable for programming

bit 11       LVDSTAT: Low-Voltage Detect Status bit (LVD circuit must be enabled)(1)

             This bit is read-only and is automatically set and cleared by the hardware.

             1 = Low-voltage event is active

             0 = Low-voltage event is not active

bit 10-4     Unimplemented: Read as ‘0’

bit 3-0      NVMOP<3:0>: NVM Operation bits

             These bits are writable when WREN = 0.

             1111 = Reserved

             •

             •

             •

             0111 = Reserved

             0110 = No operation

             0101 = Program Flash Memory (PFM) erase operation: erases PFM, if all pages are not write-protected

             0100 = Page erase operation: erases page selected by NVMADDR, if it is not write-protected

             0011 = Row program operation: programs row selected by NVMADDR, if it is not write-protected

             0010 = No operation

             0001 = Word program operation: programs word selected by NVMADDR, if it is not write-protected

             0000 = No operation

Note     1:  This bit is cleared by setting NVMOP == ‘b0000, and initiating a Flash operation (i.e., WR).

 2011-2016 Microchip Technology Inc.                                                                     DS60001168J-page 55
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 5-2:         NVMKEY: PROGRAMMING UNLOCK REGISTER

Bit       Bit         Bit         Bit               Bit           Bit                   Bit  Bit                 Bit

Range     31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4    27/19/11/3  26/18/10/2     25/17/9/1    24/16/8/0

31:24     W-0         W-0         W-0               W-0           W-0                   W-0  W-0                 W-0

                                                    NVMKEY<31:24>

23:16     W-0         W-0         W-0               W-0           W-0                   W-0  W-0                 W-0

                                                    NVMKEY<23:16>

15:8      W-0         W-0         W-0               W-0           W-0                   W-0  W-0                 W-0

                                                    NVMKEY<15:8>

7:0       W-0         W-0         W-0               W-0           W-0                   W-0  W-0                 W-0

                                                    NVMKEY<7:0>

Legend:

R = Readable bit                  W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR                 ‘1’ = Bit is set                ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0  NVMKEY<31:0>: Unlock Register bits

          These bits are write-only, and read as ‘0’ on any read

Note:     This register is used as part of the unlock sequence to prevent inadvertent writes to the PFM.

REGISTER 5-3:         NVMADDR:    FLASH ADDRESS REGISTER

Bit       Bit         Bit         Bit               Bit           Bit                   Bit  Bit                 Bit

Range     31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4    27/19/11/3  26/18/10/2     25/17/9/1    24/16/8/0

31:24     R/W-0       R/W-0       R/W-0             R/W-0         R/W-0       R/W-0          R/W-0        R/W-0

                                                    NVMADDR<31:24>

23:16     R/W-0       R/W-0       R/W-0             R/W-0         R/W-0       R/W-0          R/W-0        R/W-0

                                                    NVMADDR<23:16>

15:8      R/W-0       R/W-0       R/W-0             R/W-0         R/W-0       R/W-0          R/W-0        R/W-0

                                                    NVMADDR<15:8>

7:0       R/W-0       R/W-0       R/W-0             R/W-0         R/W-0       R/W-0          R/W-0        R/W-0

                                                    NVMADDR<7:0>

Legend:

R = Readable bit                  W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR                 ‘1’ = Bit is set                ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0  NVMADDR<31:0>: Flash Address bits

          Bulk/Chip/PFM Erase: Address is ignored.

          Page Erase: Address identifies the page to erase.

          Row Program: Address identifies the row to program.

          Word Program: Address identifies the word to program.

DS60001168J-page 56                                                                      2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 5-4:         NVMDATA:         FLASH PROGRAM DATA REGISTER

Bit       Bit         Bit              Bit               Bit         Bit                   Bit  Bit                 Bit

Range     31/23/15/7  30/22/14/6       29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24     R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMDATA<31:24>

23:16     R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMDATA<23:16>

15:8      R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMDATA<15:8>

7:0       R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMDATA<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0  NVMDATA<31:0>: Flash Programming Data bits

Note:     The bits in this register are only reset by a Power-on Reset (POR).

REGISTER 5-5:         NVMSRCADDR: SOURCE DATA ADDRESS REGISTER

Bit       Bit         Bit              Bit               Bit         Bit                   Bit  Bit                 Bit

Range     31/23/15/7  30/22/14/6       29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24     R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMSRCADDR<31:24>

23:16     R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMSRCADDR<23:16>

15:8      R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMSRCADDR<15:8>

7:0       R/W-0       R/W-0            R/W-0             R/W-0       R/W-0       R/W-0          R/W-0       R/W-0

                                                         NVMSRCADDR<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0  NVMSRCADDR<31:0>: Source Data Address bits

          The system physical address of the data to be programmed into the Flash when the NVMOP<3:0> bits

          (NVMCON<3:0>) are set to perform row programming.

 2011-2016 Microchip Technology Inc.                                                                    DS60001168J-page 57
PIC32MX1XX/2XX       28/36/44-PIN  FAMILY

NOTES:

DS60001168J-page 58                 2011-2016  Microchip  Technology  Inc.
                         PIC32MX1XX/2XX 28/36/44-PIN FAMILY

6.0    RESETS                                                   The Reset module combines all Reset sources and

                                                                controls the device Master Reset signal, SYSRST. The

Note:  This data sheet summarizes the features                  following is a list of device Reset sources:

       of    the  PIC32MX1XX/2XX              28/36/44-pin      •  Power-on Reset (POR)

       Family of devices. It is not intended to be              •  Master Clear Reset pin (MCLR)

       a     comprehensive       reference    source.    To     •  Software Reset (SWR)

       complement the information in this data

       sheet,     refer  to      Section  7.     “Resets”       •  Watchdog Timer Reset (WDTR)

       (DS60001118), which is available from the                •  Brown-out Reset (BOR)

       Documentation         >   Reference       Manual         •  Configuration Mismatch Reset (CMR)

       section of the Microchip PIC32 web site                  A  simplified  block  diagram  of  the  Reset  module  is

       (www.microchip.com/pic32).                               illustrated in Figure 6-1.

FIGURE 6-1:            SYSTEM RESET BLOCK DIAGRAM

             MCLR

                                                 Glitch Filter     MCLR

             Sleep or Idle                                         WDTR

             Voltage                     WDT
                                       Time-out
             Regulator

             Enabled                                               POR

                                              Power-up                                             SYSRST
                                                 Timer

                  VDD        VDD Rise

                                 Detect

                                              Brown-out            BOR

                  Configuration                  Reset

                  Mismatch                                         CMR
                  Reset

             Software Reset                                        SWR

 2011-2016 Microchip Technology Inc.                                                              DS60001168J-page 59
DS60001168J-page 60  6.1                            Reset Control Registers                                                                                                                                                                                                    PIC32MX1XX/2XX

                     TABLE 6-1:                                      RESET CONTROL REGISTER MAP

                     Virtual Address                                                                                                                             Bits

                                      (BF80_#)      RegisterName(1)  Bit Range  31/15  30/14  29/13  28/12  27/11  26/10  25/9                            24/8   23/7              22/6          21/5      20/4  19/3   18/2                      17/1     16/0   All Resets

                     F600                       RCON                 31:16      —      —      —      —      —      —      —                               —      —                 —             —         —     —      —                         —        —      0000

                                                                     15:0       —      —      —      —      —      —      CMR                             VREGS  EXTR              SWR           —         WDTO  SLEEP  IDLE                      BOR      POR    xxxx(2)

                     F610                       RSWRST               31:16      —      —      —      —      —      —      —                               —      —                 —             —         —     —      —                         —        —      0000

                                                                     15:0       —      —      —      —      —      —      —                               —      —                 —             —         —     —      —                         —        SWRST  0000

                     Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown          in hexadecimal.

                     Note                       1:            All registers in this table have corresponding CLR, SET and INV registers at their virtual  addresses, plus offsets  of 0x4,  0x8  and 0xC,  respectively. See Section 11.2  “CLR,  SET and  INV Registers” for

                                                              more information.

                                                2:            Reset values are dependent on the DEVCFGx Configuration bits and the type of reset.

                                                                                                                                                                                                                                                                               28/36/44-PIN

 2011-2016                                                                                                                                                                                                                                                                    FAMILY

Microchip

Technology

Inc.
                       PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 6-1:          RCON: RESET CONTROL REGISTER

Bit        Bit         Bit                  Bit           Bit         Bit                  Bit  Bit                 Bit

Range      31/23/15/7  30/22/14/6      29/21/13/5        28/20/12/4   27/19/11/3  26/18/10/2    25/17/9/1  24/16/8/0

31:24      U-0         U-0                  U-0           U-0         U-0                  U-0  U-0                 U-0

           —           —                    —             —           —                    —    —                   —

23:16      U-0         U-0                  U-0           U-0         U-0                  U-0  U-0                 U-0

           —           —                    —             —           —                    —    —                   —

15:8       U-0         U-0                  U-0           U-0         U-0                  U-0  R/W-0, HS  R/W-0

           —           —                    —             —           —                    —    CMR        VREGS

7:0        R/W-0, HS   R/W-0, HS            U-0          R/W-0, HS    R/W-0, HS   R/W-0, HS     R/W-1, HS  R/W-1, HS

           EXTR        SWR                  —            WDTO         SLEEP       IDLE          BOR(1)     POR(1)

Legend:                                HS = Set by hardware

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-10  Unimplemented: Read as ‘0’

bit 9      CMR: Configuration Mismatch Reset Flag bit

           1 = Configuration mismatch Reset has occurred

           0 = Configuration mismatch Reset has not occurred

bit 8      VREGS: Voltage Regulator Standby Enable bit

           1 = Regulator is enabled and is on during Sleep mode

           0 = Regulator is disabled and is off during Sleep mode

bit 7      EXTR: External Reset (MCLR) Pin Flag bit

           1 = Master Clear (pin) Reset has occurred

           0 = Master Clear (pin) Reset has not occurred

bit 6      SWR: Software Reset Flag bit

           1 = Software Reset was executed

           0 = Software Reset as not executed

bit 5      Unimplemented: Read as ‘0’

bit 4      WDTO: Watchdog Timer Time-out Flag bit

           1 = WDT Time-out has occurred

           0 = WDT Time-out has not occurred

bit 3      SLEEP: Wake From Sleep Flag bit

           1 = Device was in Sleep mode

           0 = Device was not in Sleep mode

bit 2      IDLE: Wake From Idle Flag bit

           1 = Device was in Idle mode

           0 = Device was not in Idle mode

bit 1      BOR: Brown-out Reset Flag bit(1)

           1 = Brown-out Reset has occurred

           0 = Brown-out Reset has not occurred

bit 0      POR: Power-on Reset Flag bit(1)

           1 = Power-on Reset has occurred

           0 = Power-on Reset has not occurred

Note   1:  User software must clear this bit to view next detection.

 2011-2016 Microchip Technology Inc.                                                                    DS60001168J-page 61
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 6-2:          RSWRST: SOFTWARE           RESET REGISTER

Bit        Bit            Bit          Bit              Bit         Bit                   Bit  Bit                 Bit

Range      31/23/15/7     30/22/14/6  29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1  24/16/8/0

31:24      U-0            U-0          U-0              U-0         U-0                   U-0  U-0                 U-0

           —              —            —                —           —                     —    —                   —

23:16      U-0            U-0          U-0              U-0         U-0                   U-0  U-0                 U-0

           —              —            —                —           —                     —    —                   —

15:8       U-0            U-0          U-0              U-0         U-0                   U-0  U-0                 U-0

           —              —            —                —           —                     —    —                   —

7:0        U-0            U-0          U-0              U-0         U-0                   U-0  U-0        W-0, HC

           —              —            —                —           —                     —    —          SWRST(1)

Legend:                               HC = Cleared by hardware

R = Readable bit                      W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                     ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-1   Unimplemented: Read as ‘0’

bit 0      SWRST: Software Reset Trigger bit(1)

           1 = Enable Software Reset event

           0 = No effect

Note   1:  The system unlock sequence must be performed before the SWRST bit is written. Refer to Section 6.

           “Oscillator” (DS60001112) in the “PIC32 Family Reference Manual” for details.

DS60001168J-page 62                                                                        2011-2016 Microchip Technology Inc.
                                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

7.0    INTERRUPT CONTROLLER                                                •  Up to 64 interrupt sources

       This data sheet summarizes the features                             •  Up to 44 interrupt vectors

Note:                                                                      •  Single and multi-vector mode operations

       of    the                 PIC32MX1XX/2XX          28/36/44-pin      •  Five external interrupts with edge polarity control

       Family of devices. It is not intended to be                         •  Interrupt proximity timer

       a     comprehensive                    reference  source.    To

       complement the information in this data                             •  Seven user-selectable priority levels for each

       sheet, refer to Section 8. “Interrupt Con-                             vector

       troller” (DS60001108), which is available                           •  Four user-selectable subpriority levels within each

       from                      the  Documentation  >   Reference            priority

       Manual                    section  of  the  Microchip        PIC32  •  Software can generate any interrupt

       web site (www.microchip.com/pic32).                                 •  User-configurable Interrupt Vector Table (IVT)

PIC32MX1XX/2XX 28/36/44-pin Family devices gener-                             location

ate interrupt requests in response to interrupt events                     •  User-configurable interrupt vector spacing

from peripheral modules. The interrupt control module                         Note:        The dedicated shadow register set is not

exists externally to the CPU logic and prioritizes the                                     present on PIC32MX1XX/2XX 28/36/44-

interrupt events before presenting them to the CPU.                                        pin Family devices.

The PIC32MX1XX/2XX 28/36/44-pin Family interrupt                           A simplified block diagram of the Interrupt Controller

module includes the following features:                                    module is illustrated in Figure 7-1.

FIGURE 7-1:                           INTERRUPT CONTROLLER MODULE BLOCK DIAGRAM

             Interrupt Requests                                            Vector Number

                                              Interrupt Controller                         CPU Core

                                                                           Priority Level

 2011-2016 Microchip Technology Inc.                                                                            DS60001168J-page 63
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 7-1:   INTERRUPT IRQ, VECTOR AND BIT LOCATION

      Interrupt Source(1)        IRQ          Vector            Interrupt Bit Location                   Persistent

                                           #  #       Flag      Enable        Priority     Sub-priority  Interrupt

                                              Highest Natural Order Priority

CT – Core Timer Interrupt        0            0       IFS0<0>   IEC0<0>       IPC0<4:2>    IPC0<1:0>     No

CS0 – Core Software Interrupt 0            1  1       IFS0<1>   IEC0<1>       IPC0<12:10>  IPC0<9:8>     No

CS1 – Core Software Interrupt 1            2  2       IFS0<2>   IEC0<2>       IPC0<20:18>  IPC0<17:16>   No

INT0 – External Interrupt        3            3       IFS0<3>   IEC0<3>       IPC0<28:26>  IPC0<25:24>   No

T1 – Timer1                                4  4       IFS0<4>   IEC0<4>       IPC1<4:2>    IPC1<1:0>     No

IC1E – Input Capture 1 Error               5  5       IFS0<5>   IEC0<5>       IPC1<12:10>  IPC1<9:8>     Yes

IC1 – Input Capture 1            6            5       IFS0<6>   IEC0<6>       IPC1<12:10>  IPC1<9:8>     Yes

OC1 – Output Compare 1           7            6       IFS0<7>   IEC0<7>       IPC1<20:18>  IPC1<17:16>   No

INT1 – External Interrupt 1                8  7       IFS0<8>   IEC0<8>       IPC1<28:26>  IPC1<25:24>   No

T2 – Timer2                                9  8       IFS0<9>   IEC0<9>       IPC2<4:2>    IPC2<1:0>     No

IC2E – Input Capture 2           10           9       IFS0<10>  IEC0<10>      IPC2<12:10>  IPC2<9:8>     Yes

IC2 – Input Capture 2            11           9       IFS0<11>  IEC0<11>      IPC2<12:10>  IPC2<9:8>     Yes

OC2 – Output Compare 2           12           10      IFS0<12>  IEC0<12>      IPC2<20:18>  IPC2<17:16>   No

INT2 – External Interrupt 2      13           11      IFS0<13>  IEC0<13>      IPC2<28:26>  IPC2<25:24>   No

T3 – Timer3                      14           12      IFS0<14>  IEC0<14>      IPC3<4:2>    IPC3<1:0>     No

IC3E – Input Capture 3           15           13      IFS0<15>  IEC0<15>      IPC3<12:10>  IPC3<9:8>     Yes

IC3 – Input Capture 3            16           13      IFS0<16>  IEC0<16>      IPC3<12:10>  IPC3<9:8>     Yes

OC3 – Output Compare 3           17           14      IFS0<17>  IEC0<17>      IPC3<20:18>  IPC3<17:16>   No

INT3 – External Interrupt 3      18           15      IFS0<18>  IEC0<18>      IPC3<28:26>  IPC3<25:24>   No

T4 – Timer4                      19           16      IFS0<19>  IEC0<19>      IPC4<4:2>    IPC4<1:0>     No

IC4E – Input Capture 4 Error     20           17      IFS0<20>  IEC0<20>      IPC4<12:10>  IPC4<9:8>     Yes

IC4 – Input Capture 4            21           17      IFS0<21>  IEC0<21>      IPC4<12:10>  IPC4<9:8>     Yes

OC4 – Output Compare 4           22           18      IFS0<22>  IEC0<22>      IPC4<20:18>  IPC4<17:16>   No

INT4 – External Interrupt 4      23           19      IFS0<23>  IEC0<23>      IPC4<28:26>  IPC4<25:24>   No

T5 – Timer5                      24           20      IFS0<24>  IEC0<24>      IPC5<4:2>    IPC5<1:0>     No

IC5E – Input Capture 5 Error     25           21      IFS0<25>  IEC0<25>      IPC5<12:10>  IPC5<9:8>     Yes

IC5 – Input Capture 5            26           21      IFS0<26>  IEC0<26>      IPC5<12:10>  IPC5<9:8>     Yes

OC5 – Output Compare 5           27           22      IFS0<27>  IEC0<27>      IPC5<20:18>  IPC5<17:16>   No

AD1 – ADC1 Convert done          28           23      IFS0<28>  IEC0<28>      IPC5<28:26>  IPC5<25:24>   Yes

FSCM – Fail-Safe Clock Monitor   29           24      IFS0<29>  IEC0<29>      IPC6<4:2>    IPC6<1:0>     No

RTCC – Real-Time Clock and       30           25      IFS0<30>  IEC0<30>      IPC6<12:10>  IPC6<9:8>     No

Calendar

FCE – Flash Control Event        31           26      IFS0<31>  IEC0<31>      IPC6<20:18>  IPC6<17:16>   No

CMP1 – Comparator Interrupt      32           27      IFS1<0>   IEC1<0>       IPC6<28:26>  IPC6<25:24>   No

CMP2 – Comparator Interrupt      33           28      IFS1<1>   IEC1<1>       IPC7<4:2>    IPC7<1:0>     No

CMP3 – Comparator Interrupt      34           29      IFS1<2>   IEC1<2>       IPC7<12:10>  IPC7<9:8>     No

USB – USB Interrupts             35           30      IFS1<3>   IEC1<3>       IPC7<20:18>  IPC7<17:16>   Yes

SPI1E – SPI1 Fault               36           31      IFS1<4>   IEC1<4>       IPC7<28:26>  IPC7<25:24>   Yes

SPI1RX – SPI1 Receive Done       37           31      IFS1<5>   IEC1<5>       IPC7<28:26>  IPC7<25:24>   Yes

SPI1TX – SPI1 Transfer Done      38           31      IFS1<6>   IEC1<6>       IPC7<28:26>  IPC7<25:24>   Yes

Note  1:  Not all interrupt sources are available on all devices. See TABLE 1: “PIC32MX1XX 28/36/44-Pin General

          Purpose Family Features” and TABLE 2: “PIC32MX2XX 28/36/44-pin USB Family Features” for the

          lists of available peripherals.

DS60001168J-page 64                                                            2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

TABLE 7-1:  INTERRUPT IRQ, VECTOR AND BIT LOCATION (CONTINUED)

      Interrupt Source(1)              IRQ     Vector            Interrupt Bit Location                   Persistent

                                            #  #       Flag      Enable       Priority      Sub-priority  Interrupt

U1E – UART1 Fault                      39      32      IFS1<7>   IEC1<7>      IPC8<4:2>     IPC8<1:0>     Yes

U1RX – UART1 Receive Done              40      32      IFS1<8>   IEC1<8>      IPC8<4:2>     IPC8<1:0>     Yes

U1TX – UART1 Transfer Done             41      32      IFS1<9>   IEC1<9>      IPC8<4:2>     IPC8<1:0>     Yes

I2C1B – I2C1 Bus Collision Event       42      33      IFS1<10>  IEC1<10>     IPC8<12:10>   IPC8<9:8>     Yes

I2C1S – I2C1 Slave Event               43      33      IFS1<11>  IEC1<11>     IPC8<12:10>   IPC8<9:8>     Yes

I2C1M – I2C1 Master Event              44      33      IFS1<12>  IEC1<12>     IPC8<12:10>   IPC8<9:8>     Yes

CNA – PORTA Input Change               45      34      IFS1<13>  IEC1<13>     IPC8<20:18>   IPC8<17:16>   Yes

Interrupt

CNB – PORTB Input Change               46      34      IFS1<14>  IEC1<14>     IPC8<20:18>   IPC8<17:16>   Yes

Interrupt

CNC – PORTC Input Change               47      34      IFS1<15>  IEC1<15>     IPC8<20:18>   IPC8<17:16>   Yes

Interrupt

PMP – Parallel Master Port             48      35      IFS1<16>  IEC1<16>     IPC8<28:26>   IPC8<25:24>   Yes

PMPE – Parallel Master Port Error      49      35      IFS1<17>  IEC1<17>     IPC8<28:26>   IPC8<25:24>   Yes

SPI2E – SPI2 Fault                     50      36      IFS1<18>  IEC1<18>     IPC9<4:2>     IPC9<1:0>     Yes

SPI2RX – SPI2 Receive Done             51      36      IFS1<19>  IEC1<19>     IPC9<4:2>     IPC9<1:0>     Yes

SPI2TX – SPI2 Transfer Done            52      36      IFS1<20>  IEC1<20>     IPC9<4:2>     IPC9<1:0>     Yes

U2E – UART2 Error                      53      37      IFS1<21>  IEC1<21>     IPC9<12:10>   IPC9<9:8>     Yes

U2RX – UART2 Receiver                  54      37      IFS1<22>  IEC1<22>     IPC9<12:10>   IPC9<9:8>     Yes

U2TX – UART2 Transmitter               55      37      IFS1<23>  IEC1<23>     IPC9<12:10>   IPC9<9:8>     Yes

I2C2B – I2C2 Bus Collision Event       56      38      IFS1<24>  IEC1<24>     IPC9<20:18>   IPC9<17:16>   Yes

I2C2S – I2C2 Slave Event               57      38      IFS1<25>  IEC1<25>     IPC9<20:18>   IPC9<17:16>   Yes

I2C2M – I2C2 Master Event              58      38      IFS1<26>  IEC1<26>     IPC9<20:18>   IPC9<17:16>   Yes

CTMU – CTMU Event                      59      39      IFS1<27>  IEC1<27>     IPC9<28:26>   IPC9<25:24>   Yes

DMA0 – DMA Channel 0                   60      40      IFS1<28>  IEC1<28>     IPC10<4:2>    IPC10<1:0>    No

DMA1 – DMA Channel 1                   61      41      IFS1<29>  IEC1<29>     IPC10<12:10>  IPC10<9:8>    No

DMA2 – DMA Channel 2                   62      42      IFS1<30>  IEC1<30>     IPC10<20:18>  IPC10<17:16>  No

DMA3 – DMA Channel 3                   63      43      IFS1<31>  IEC1<31>     IPC10<28:26>  IPC10<25:24>  No

                                               Lowest Natural Order Priority

Note  1:   Not all interrupt sources are available on all devices. See TABLE 1: “PIC32MX1XX 28/36/44-Pin General

           Purpose Family Features” and TABLE 2: “PIC32MX2XX 28/36/44-pin USB Family Features” for the

           lists of available peripherals.

 2011-2016 Microchip Technology Inc.                                                       DS60001168J-page 65
DS60001168J-page 66  7.1                            Interrupt Control Registers                                                                                                                                                                                                            PIC32MX1XX/2XX

                     TABLE 7-2:                                        INTERRUPT REGISTER MAP

                     Virtual Address                                                                                                                              Bits

                                      (BF88_#)      Register  Name(1)  Bit Range                                                                                                                                                                                              All  Resets

                                                                                  31/15   30/14   29/13     28/12    27/11        26/10    25/9                   24/8    23/7    22/6      21/5      20/4      19/3       18/2     17/1    16/0

                     1000                       INTCON                 31:16      —       —       —         —                  —  —        —                      —       —       —         —         —         —          —        —       —                                 0000

                                                                       15:0       —       —       —         MVEC               —           TPC<2:0>                       —       —         —         INT4EP    INT3EP     INT2EP   INT1EP  INT0EP                            0000

                     1010                       INTSTAT(3)             31:16      —       —       —         —                  —  —        —                      —       —       —         —         —         —          —        —       —                                 0000

                                                                       15:0       —       —       —         —                  —           SRIPL<2:0>                     —       —                             VEC<5:0>                                                      0000

                     1020                           IPTMR              31:16                                                                           IPTMR<31:0>                                                                                                            0000

                                                                       15:0                                                                                                                                                                                                   0000

                     1030                           IFS0               31:16      FCEIF   RTCCIF  FSCMIF    AD1IF    OC5IF        IC5IF    IC5EIF                 T5IF    INT4IF  OC4IF     IC4IF     IC4EIF    T4IF       INT3IF   OC3IF   IC3IF                             0000

                                                                       15:0       IC3EIF  T3IF    INT2IF    OC2IF    IC2IF        IC2EIF   T2IF                   INT1IF  OC1IF   IC1IF     IC1EIF    T1IF      INT0IF     CS1IF    CS0IF   CTIF                              0000         28/36/44-PIN

                     1040                           IFS1               31:16      DMA3IF  DMA2IF  DMA1IF    DMA0IF   CTMUIF       I2C2MIF  I2C2SIF     I2C2BIF            U2TXIF  U2RXIF    U2EIF     SPI2TXIF  SPI2RXIF   SPI2EIF PMPEIF   PMPIF                             0000

                                                                       15:0       CNCIF   CNBIF   CNAIF     I2C1MIF  I2C1SIF      I2C1BIF  U1TXIF      U1RXIF             U1EIF   SPI1TXIF  SPI1RXIF  SPI1EIF   USBIF(2)   CMP3IF   CMP2IF  CMP1IF                            0000

                     1060                           IEC0               31:16      FCEIE   RTCCIE  FSCMIE    AD1IE    OC5IE        IC5IE    IC5EIE                 T5IE    INT4IE  OC4IE     IC4IE     IC4EIE    T4IE       INT3IE   OC3IE   IC3IE                             0000

                                                                       15:0       IC3EIE  T3IE    INT2IE    OC2IE    IC2IE        IC2EIE   T2IE                   INT1IE  OC1IE   IC1IE     IC1EIE    T1IE      INT0IE     CS1IE    CS0IE   CTIE                              0000

                     1070                           IEC1               31:16      DMA3IE  DMA2IE  DMA1IE    DMA0IE   CTMUIE       I2C2MIE  I2C2SIE     I2C2BIE            U2TXIE  U2RXIE    U2EIE     SPI2TXIE  SPI2RXIE   SPI2EIE  PMPEIE  PMPIE                             0000

                                                                       15:0       CNCIE   CNBIE   CNAIE     I2C1MIE  I2C1SIE      I2C1BIE  U1TXIE      U1RXIE             U1EIE   SPI1TXIE  SPI1RXIE  SPI1EIE   USBIE(2)   CMP3IE   CMP2IE  CMP1IE                            0000

                     1090                           IPC0               31:16      —       —       —                  INT0IP<2:0>           INT0IS<1:0>                    —       —         —                  CS1IP<2:0>           CS1IS<1:0>                                0000

                                                                       15:0       —       —       —                  CS0IP<2:0>            CS0IS<1:0>                     —       —         —                   CTIP<2:0>           CTIS<1:0>                                 0000

                     10A0                           IPC1               31:16      —       —       —                  INT1IP<2:0>           INT1IS<1:0>                    —       —         —                  OC1IP<2:0>           OC1IS<1:0>                                0000

                                                                       15:0       —       —       —                  IC1IP<2:0>            IC1IS<1:0>                     —       —         —                   T1IP<2:0>           T1IS<1:0>                                 0000

                     10B0                           IPC2               31:16      —       —       —                  INT2IP<2:0>           INT2IS<1:0>                    —       —         —                  OC2IP<2:0>           OC2IS<1:0>                                0000         FAMILY

                                                                       15:0       —       —       —                  IC2IP<2:0>            IC2IS<1:0>                     —       —         —                   T2IP<2:0>           T2IS<1:0>                                 0000

 2011-2016          10C0                           IPC3               31:16      —       —       —                  INT3IP<2:0>           INT3IS<1:0>                    —       —         —                  OC3IP<2:0>           OC3IS<1:0>                                0000

                                                                       15:0       —       —       —                  IC3IP<2:0>            IC3IS<1:0>                     —       —         —                   T3IP<2:0>           T3IS<1:0>                                 0000

                     10D0                           IPC4               31:16      —       —       —                  INT4IP<2:0>           INT4IS<1:0>                    —       —         —                  OC4IP<2:0>           OC4IS<1:0>                                0000

                                                                       15:0       —       —       —                  IC4IP<2:0>            IC4IS<1:0>                     —       —         —                   T4IP<2:0>           T4IS<1:0>                                 0000

                     10E0                           IPC5               31:16      —       —       —                  AD1IP<2:0>            AD1IS<1:0>                     —       —         —                  OC5IP<2:0>           OC5IS<1:0>                                0000

Microchip                                                              15:0       —       —       —                  IC5IP<2:0>            IC5IS<1:0>                     —       —         —                   T5IP<2:0>           T5IS<1:0>                                 0000

                     10F0                           IPC6               31:16      —       —       —                  CMP1IP<2:0>           CMP1IS<1:0>                    —       —         —                  FCEIP<2:0>           FCEIS<1:0>                                0000

                                                                       15:0       —       —       —                  RTCCIP<2:0>           RTCCIS<1:0>                    —       —         —                 FSCMIP<2:0>           FSCMIS<1:0>                               0000

Technology           Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                     Note                       1:            With the exception of those noted, all registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4 0x8 and 0xC, respectively. See Section 11.2 “CLR,

                                                              SET and INV Registers” for more information.

                                                2:            These bits are not available on PIC32MX1XX devices.

Inc.                                            3:            This register does not have associated CLR, SET, INV registers.
 2011-2016 Microchip Technology Inc.  TABLE 7-2:                                        INTERRUPT REGISTER MAP (CONTINUED)

                                       Virtual Address                                                                                                                                        Bits

                                                        (BF88_#)      Register  Name(1)  Bit Range                                                                                                                                                                                                     All  Resets

                                                                                                    31/15  30/14  29/13       28/12  27/11        26/10  25/9                       24/8                23/7           22/6        21/5              20/4  19/3           18/2       17/1  16/0

                                       1100                           IPC7               31:16      —      —      —                  SPI1IP<2:0>         SPI1IS<1:0>                                    —              —           —                       USBIP<2:0>(2)             USBIS<1:0>(2)     0000

                                                                                         15:0       —      —      —                  CMP3IP<2:0>         CMP3IS<1:0>                                    —              —           —                       CMP2IP<2:0>               CMP2IS<1:0>       0000

                                       1110                           IPC8               31:16      —      —      —                  PMPIP<2:0>          PMPIS<1:0>                                     —              —           —                       CNIP<2:0>                 CNIS<1:0>         0000         PIC32MX1XX/2XX

                                                                                         15:0       —      —      —                  I2C1IP<2:0>         I2C1IS<1:0>                                    —              —           —                       U1IP<2:0>                 U1IS<1:0>         0000

                                       1120                           IPC9               31:16      —      —      —                  CTMUIP<2:0>         CTMUIS<1:0>                                    —              —           —                       I2C2IP<2:0>               I2C2IS<1:0>       0000

                                                                                         15:0       —      —      —                  U2IP<2:0>           U2IS<1:0>                                      —              —           —                       SPI2IP<2:0>               SPI2IS<1:0>       0000

                                       1130                           IPC10              31:16      —      —      —                  DMA3IP<2:0>         DMA3IS<1:0>                                    —              —           —                       DMA2IP<2:0>               DMA2IS<1:0>       0000

                                                                                         15:0       —      —      —                  DMA1IP<2:0>         DMA1IS<1:0>                                    —              —           —                       DMA0IP<2:0>               DMA0IS<1:0>       0000

                                       Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       Note                       1:            With the exception of those noted, all registers in this table have corresponding CLR, SET and INV registers        at  their virtual  addresses,  plus offsets  of  0x4 0x8 and 0xC, respectively.  See Section 11.2  “CLR,

                                                                                SET and INV Registers” for more information.

                                                                  2:            These bits are not available on PIC32MX1XX devices.

                                                                  3:            This register does not have associated CLR, SET, INV registers.

DS60001168J-page 67                                                                                                                                                                                                                                                                                                 28/36/44-PIN FAMILY
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 7-1:          INTCON: INTERRUPT CONTROL REGISTER

Bit            Bit           Bit       Bit           Bit                Bit              Bit     Bit                 Bit

Range      31/23/15/7  30/22/14/6  29/21/13/5        28/20/12/4    27/19/11/3        26/18/10/2  25/17/9/1  24/16/8/0

31:24          U-0           U-0       U-0           U-0                U-0              U-0     U-0                 U-0

               —             —         —             —                  —                —       —                   —

23:16          U-0           U-0       U-0           U-0                U-0              U-0     U-0                 U-0

               —             —         —             —                  —                —       —                   —

15:8           U-0           U-0       U-0           R/W-0              U-0          R/W-0       R/W-0      R/W-0

               —             —         —             MVEC               —                        TPC<2:0>

7:0            U-0           U-0       U-0           R/W-0              R/W-0        R/W-0       R/W-0      R/W-0

               —             —         —             INT4EP        INT3EP            INT2EP      INT1EP     INT0EP

Legend:

R = Readable bit                   W = Writable bit                U = Unimplemented bit, read as ‘0’

-n = Value at POR                  ‘1’ = Bit is set                ‘0’ = Bit is cleared          x = Bit is unknown

bit 31-16  Unimplemented: Read as ‘0’

bit 15-13  Unimplemented: Read as ‘0’

bit 12     MVEC: Multi Vector Configuration bit

           1=  Interrupt controller configured for Multi-vectored mode

           0=  Interrupt controller configured for Single-vectored mode

bit 11     Unimplemented: Read as ‘0’

bit 10-8   TPC<2:0>: Interrupt Proximity Timer Control bits

           111 = Interrupts of group priority 7 or lower start the Interrupt Proximity timer

           110 = Interrupts of group priority 6 or lower start the Interrupt Proximity timer

           101 = Interrupts of group priority 5 or lower start the Interrupt Proximity timer

           100 = Interrupts of group priority 4 or lower start the Interrupt Proximity timer

           011 = Interrupts of group priority 3 or lower start the Interrupt Proximity timer

           010 = Interrupts of group priority 2 or lower start the Interrupt Proximity timer

           001 = Interrupts of group priority 1 start the Interrupt Proximity timer

           000 = Disables Interrupt Proximity timer

bit 7-5    Unimplemented: Read as ‘0’

bit 4      INT4EP: External Interrupt 4 Edge Polarity Control bit

           1=  Rising edge

           0=  Falling edge

bit 3      INT3EP: External Interrupt 3 Edge Polarity Control bit

           1=  Rising edge

           0=  Falling edge

bit 2      INT2EP: External Interrupt 2 Edge Polarity Control bit

           1=  Rising edge

           0=  Falling edge

bit 1      INT1EP: External Interrupt 1 Edge Polarity Control bit

           1=  Rising edge

           0=  Falling edge

bit 0      INT0EP: External Interrupt 0 Edge Polarity Control bit

           1 = Rising edge

           0 = Falling edge

DS60001168J-page 68                                                                       2011-2016 Microchip Technology Inc.
                         PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 7-2:            INTSTAT: INTERRUPT        STATUS REGISTER

Bit          Bit                  Bit    Bit               Bit       Bit                   Bit  Bit                 Bit

Range        31/23/15/7  30/22/14/6    29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1        24/16/8/0

31:24        U-0                  U-0    U-0               U-0       U-0                   U-0  U-0                 U-0

             —                    —      —                 —         —                     —    —                   —

23:16        U-0                  U-0    U-0               U-0       U-0                   U-0  U-0                 U-0

             —                    —      —                 —         —                     —    —                   —

15:8         U-0                  U-0    U-0               U-0       U-0                R/W-0   R/W-0            R/W-0

             —                    —      —                 —         —                          SRIPL<2:0>(1)

7:0          U-0                  U-0    R/W-0             R/W-0     R/W-0              R/W-0   R/W-0            R/W-0

             —                    —                                       VEC<5:0>(1)

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-11    Unimplemented: Read as ‘0’

bit 10-8     SRIPL<2:0>: Requested Priority Level bits(1)

             111-000 = The priority level of the latest interrupt presented to the CPU

bit 7-6      Unimplemented: Read as ‘0’

bit 5-0      VEC<5:0>: Interrupt Vector bits(1)

             11111-00000 = The interrupt vector that is presented to the CPU

Note     1:  This value should only be used when the interrupt controller is configured for Single Vector mode.

REGISTER 7-3:            IPTMR: INTERRUPT PROXIMITY TIMER REGISTER

Bit          Bit                  Bit    Bit               Bit       Bit                   Bit  Bit                 Bit

Range        31/23/15/7  30/22/14/6    29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1        24/16/8/0

31:24        R/W-0       R/W-0           R/W-0             R/W-0     R/W-0              R/W-0   R/W-0            R/W-0

                                                           IPTMR<31:24>

23:16        R/W-0       R/W-0           R/W-0             R/W-0     R/W-0              R/W-0   R/W-0            R/W-0

                                                           IPTMR<23:16>

15:8         R/W-0       R/W-0           R/W-0             R/W-0     R/W-0              R/W-0   R/W-0            R/W-0

                                                           IPTMR<15:8>

7:0          R/W-0       R/W-0           R/W-0             R/W-0     R/W-0              R/W-0   R/W-0            R/W-0

                                                              IPTMR<7:0>

Legend:

R = Readable bit                       W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                      ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-0     IPTMR<31:0>: Interrupt Proximity Timer Reload bits

             Used by the Interrupt Proximity Timer as a reload value when the Interrupt Proximity timer is triggered by

             an interrupt event.

 2011-2016 Microchip Technology Inc.                                                                    DS60001168J-page 69
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 7-4:           IFSx: INTERRUPT FLAG STATUS                REGISTER

Bit       Bit           Bit          Bit                 Bit            Bit              Bit        Bit                  Bit

Range     31/23/15/7    30/22/14/6   29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2           25/17/9/1       24/16/8/0

31:24     R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IFS31         IFS30        IFS29             IFS28            IFS27            IFS26      IFS25                IFS24

23:16     R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IFS23         IFS22        IFS21             IFS20            IFS19            IFS18      IFS17                IFS16

15:8      R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IFS15         IFS14        IFS13             IFS12            IFS11            IFS10      IFS09                IFS08

7:0       R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IFS07         IFS06        IFS05             IFS04            IFS03            IFS02      IFS01                IFS00

Legend:

R = Readable bit                     W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                    ‘1’ = Bit is set              ‘0’ = Bit is cleared             x = Bit is unknown

bit 31-0  IFS31-IFS00: Interrupt Flag Status bits

          1 = Interrupt request has occurred

          0 = No interrupt request has occurred

Note:     This register represents a generic definition        of  the  IFSx  register.  Refer  to  Table 7-1  for  the  exact  bit

          definitions.

REGISTER 7-5:           IECx: INTERRUPT ENABLE CONTROL REGISTER

Bit       Bit           Bit          Bit                 Bit            Bit              Bit        Bit                  Bit

Range     31/23/15/7    30/22/14/6   29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2           25/17/9/1       24/16/8/0

31:24     R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IEC31         IEC30        IEC29             IEC28            IEC27            IEC26      IEC25                IEC24

23:16     R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IEC23         IEC22        IEC21             IEC20            IEC19            IEC18      IEC17                IEC16

15:8      R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IEC15         IEC14        IEC13             IEC12            IEC11            IEC10      IEC09                IEC08

7:0       R/W-0         R/W-0        R/W-0             R/W-0            R/W-0            R/W-0      R/W-0                R/W-0

          IEC07         IEC06        IEC05             IEC04            IEC03            IEC02      IEC01                IEC00

Legend:

R = Readable bit                     W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                    ‘1’ = Bit is set              ‘0’ = Bit is cleared             x = Bit is unknown

bit 31-0  IEC31-IEC00: Interrupt Enable bits

          1 = Interrupt is enabled

          0 = Interrupt is disabled

Note:     This register represents a generic       definition  of  the IECx register. Refer to Table 7-1 for the exact          bit

          definitions.

DS60001168J-page 70                                                                       2011-2016 Microchip Technology Inc.
                            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 7-6:               IPCx: INTERRUPT PRIORITY CONTROL REGISTER

Bit           Bit           Bit                Bit            Bit            Bit                Bit    Bit                 Bit

Range         31/23/15/7    30/22/14/6      29/21/13/5        28/20/12/4  27/19/11/3    26/18/10/2     25/17/9/1  24/16/8/0

31:24         U-0           U-0                U-0            R/W-0          R/W-0      R/W-0          R/W-0      R/W-0

              —             —                  —                             IP03<2:0>                        IS03<1:0>

23:16         U-0           U-0                U-0            R/W-0          R/W-0      R/W-0          R/W-0      R/W-0

              —             —                  —                             IP02<2:0>                        IS02<1:0>

15:8          U-0           U-0                U-0            R/W-0          R/W-0      R/W-0          R/W-0      R/W-0

              —             —                  —                             IP01<2:0>                        IS01<1:0>

7:0           U-0           U-0                U-0            R/W-0          R/W-0      R/W-0          R/W-0      R/W-0

              —             —                  —                             IP00<2:0>                        IS00<1:0>

Legend:

R = Readable bit                            W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                           ‘1’ = Bit is set              ‘0’ = Bit is cleared         x = Bit is unknown

bit 31-29  Unimplemented: Read as ‘0’

bit 28-26  IP03<2:0>: Interrupt Priority bits

           111 = Interrupt priority is 7

           •

           •

           •

           010 = Interrupt priority is 2

           001 = Interrupt priority is 1

           000 = Interrupt is disabled

bit 25-24  IS03<1:0>: Interrupt Subpriority bits

           11 = Interrupt subpriority is 3

           10 = Interrupt subpriority is 2

           01 = Interrupt subpriority is 1

           00 = Interrupt subpriority is 0

bit 23-21  Unimplemented: Read as ‘0’

bit 20-18  IP02<2:0>: Interrupt Priority bits

           111 =   Interrupt priority is 7

           •

           •

           •

           010 = Interrupt priority is 2

           001 = Interrupt priority is 1

           000 = Interrupt is disabled

bit 17-16  IS02<1:0>: Interrupt Subpriority bits

           11 = Interrupt subpriority is 3

           10 = Interrupt subpriority is 2

           01 = Interrupt subpriority is 1

           00 = Interrupt subpriority is 0

bit 15-13  Unimplemented: Read as ‘0’

bit 12-10  IP01<2:0>: Interrupt Priority bits

           111 = Interrupt priority is 7

           •

           •

           •

           010 = Interrupt priority is 2

           001 = Interrupt priority is 1

           000 = Interrupt is disabled

Note:         This register represents a generic        definition  of  the  IPCx  register. Refer to  Table 7-1 for the exact bit

              definitions.

 2011-2016 Microchip Technology Inc.                                                                         DS60001168J-page 71
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 7-6:             IPCx: INTERRUPT PRIORITY  CONTROL  REGISTER  (CONTINUED)

bit 9-8  IS01<1:0>: Interrupt Subpriority bits

         11 = Interrupt subpriority is 3

         10 = Interrupt subpriority is 2

         01 = Interrupt subpriority is 1

         00 = Interrupt subpriority is 0

bit 7-5  Unimplemented: Read as ‘0’

bit 4-2  IP00<2:0>: Interrupt Priority bits

         111 = Interrupt priority is 7

         •

         •

         •

         010 = Interrupt priority is 2

         001 = Interrupt priority is 1

         000 = Interrupt is disabled

bit 1-0  IS00<1:0>: Interrupt Subpriority bits

         11 = Interrupt subpriority is 3

         10 = Interrupt subpriority is 2

         01 = Interrupt subpriority is 1

         00 = Interrupt subpriority is 0

Note:       This register represents a generic definition of the IPCx register. Refer to Table 7-1 for  the exact   bit

            definitions.

DS60001168J-page 72                                           2011-2016 Microchip                      Technology  Inc.
                       PIC32MX1XX/2XX 28/36/44-PIN FAMILY

8.0    OSCILLATOR                                           The PIC32MX1XX/2XX 28/36/44-pin Family oscillator

       CONFIGURATION                                        system has the following modules and features:

                                                            •  Four external and internal oscillator options as

Note:  This data sheet summarizes the features                 clock sources

       of  the  PIC32MX1XX/2XX             28/36/44-pin     •  On-Chip PLL with user-selectable input divider,

       Family of devices. It is not intended to be             multiplier and output divider to boost operating

       a   comprehensive   reference       source.    To       frequency on select internal and external

       complement the information in this data                 oscillator sources

       sheet,   refer  to  Section     6.  “Oscillator      •  On-Chip user-selectable divisor postscaler on

       Configuration” (DS60001112), which is                   select oscillator sources

       available  from     the         Documentation  >     •  Software-controllable switching between

       Reference       Manual          section  of    the      various clock sources

       Microchip           PIC32       web            site  •  A Fail-Safe Clock Monitor (FSCM) that detects

       (www.microchip.com/pic32).                              clock failure and permits safe application recovery

                                                               or shutdown

                                                            •  Dedicated On-Chip PLL for USB peripheral

                                                            A block diagram of the oscillator system is provided in

                                                            Figure 8-1.

 2011-2016 Microchip Technology Inc.                                                     DS60001168J-page 73
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

FIGURE 8-1:          OSCILLATOR DIAGRAM

                               USB  PLL(4)

                                                                                                      USB Clock (48 MHz)

                                             div x   UFIN       PLL x24        div 2

                                                     UFIN 4 MHz                             UFRCEN

                                         UPLLIDIV<2:0>                                  UPLLEN

                                                                               REFCLKI                          ROTRIM<8:0>

                                                                                                                   (M)                    OE

                                                                                              POSC

                                                                                              FRC                                             REFCLKO

                                                                                              LPRC            2  N + 5---M-1---2--

                                                                          System PLL          SOSC

                                                     4 MHz FIN 5      MHz            PBCLK

                                                                FIN                      SYSCLK

                                                         div x       PLL                                        RODIV<14:0>                   To SPI

                                                                                                                   (N)

                                             FPLLIDIV<2:0>                                          ROSEL<3:0>

                                         COSC<2:0>              PLLMULT<2:0>

                                                                               div y     XTPLL, HSPLL,

                                                                                         ECPLL, FRCPLL

                                                                      PLLODIV<2:0>

Primary Oscillator (POSC)

C1(2)                OSC1                                                                                                                 Peripherals

                                             To Internal                                POSC  (XT,  HS, EC)             Postscaler

        XTAL                                 Logic                                                                         div x          PBCLK (TPB)

              RP(1)  HS    3x  1x        XT

                                                                                                    FRC

                                                                                                                        PBDIV<1:0>

C2(2)         RS(1)  OSC2(3)                                                   div 16

                                                     div 2                                          FRC/16

                                                         To ADC                                                    CPU and Select Peripherals

                                             FRC

                                             Oscillator                     Postscaler                                     SYSCLK

                                         8 MHz typical                                              FRCDIV

Secondary Oscillator (SOSC)              TUN<5:0>                           FRCDIV<2:0>

SOSCO                          32.768 kHz

                                                                                                    SOSC

                     SOSCEN and FSOSCEN

SOSCI                                    LPRC                                                       LPRC

                                         Oscillator      31.25 kHz typical

                                                                                                             Clock Control Logic

                                                                                                                Fail-Safe                     FSCM INT

                                                                                                                   Clock                  FSCM Event
                                                                                                                Monitor

                                                                                                                NOSC<2:0>

                                                                                                                COSC<2:0>

                                                                                                      FSCMEN<1:0>          OSWEN              WDT, PWRT

                                                                                                                                          Timer1, RTCC

Notes:  1.  A series resistor, RS, may be required for AT strip cut crystals or eliminate clipping. Alternately, to increase oscillator circuit gain,

            add a parallel resistor, RP, with a value of 1 M

        2.  Refer to Section 6. “Oscillator Configuration” (DS60001112) in the “PIC32 Family Reference Manual” for help in determining the

            best oscillator components.

        3.  The PBCLK out is only available on the OSC2 pin in certain clock modes.

        4.  The USB PLL is only available on PIC32MX2XX devices.

DS60001168J-page 74                                                                                    2011-2016 Microchip Technology Inc.
 2011-2016 Microchip Technology Inc.  8.1                                    Oscillator Control Regiters

                                       TABLE 8-1:                                      OSCILLATOR CONTROL REGISTER MAP

                                       Virtual Address                                                                                                                              Bits

                                                        (BF80_#)      RegisterName(1)  Bit Range  31/15  30/14  29/13      28/12     27/11      26/10  25/9          24/8           23/7  22/6      21/5    20/4   19/3  18/2       17/1        16/0                                     All Resets

                                       F000                       OSCCON               31:16      —      —             PLLODIV<2:0>                    FRCDIV<2:0>                  —     SOSCRDY PBDIVRDY  PBDIV<1:0>            PLLMULT<2:0>                                           x1xx(2)

                                                                                       15:0       —             COSC<2:0>            —                 NOSC<2:0>             CLKLOCK      ULOCK(3)  SLOCK   SLPEN  CF    UFRCEN(3)  SOSCEN      OSWEN                                    xxxx(2)     PIC32MX1XX/2XX

                                       F010                       OSCTUN               31:16      —      —      —          —         —          —      —             —              —            —  —       —      —     —          —           —                                        0000

                                                                                       15:0       —      —      —          —         —          —      —             —              —            —                      TUN<5:0>                                                         0000

                                       F020                       REFOCON              31:16      —                                                                                 RODIV<14:0>                                                                                          0000

                                                                                       15:0       ON     —      SIDL       OE        RSLP       —      DIVSWEN       ACTIVE         —            —  —       —                     ROSEL<3:0>                                             0000

                                       F030 REFOTRIM                                   31:16                                       ROTRIM<8:0>                                                   —  —       —      —     —          —           —                                        0000

                                                                                       15:0       —      —      —          —         —          —      —             —              —            —  —       —      —     —          —           —                                        0000

                                       Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                                       Note                       1:            All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 11.2 “CLR, SET and INV Registers” for

                                                                                more information.

                                                                  2:            Reset values are dependent on the DEVCFGx Configuration bits and the type of reset.

                                                                  3:            This bit is only available on PIC32MX2XX devices.

DS60001168J-page 75                                                                                                                                                                                                                                                                                  28/36/44-PIN FAMILY
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-1:           OSCCON: OSCILLATOR CONTROL REGISTER

Bit             Bit     Bit                   Bit          Bit         Bit                   Bit  Bit                 Bit

Range       31/23/15/7  30/22/14/6       29/21/13/5        28/20/12/4  27/19/11/3  26/18/10/2     25/17/9/1     24/16/8/0

31:24           U-0     U-0                   R/W-y        R/W-y       R/W-y           R/W-0      R/W-0         R/W-1

                —       —                            PLLODIV<2:0>                                 FRCDIV<2:0>

23:16           U-0     R-0                   R-1          R/W-y       R/W-y           R/W-y      R/W-y         R/W-y

                —       SOSCRDY          PBDIVRDY          PBDIV<1:0>                             PLLMULT<2:0>

15:8            U-0     R-0                   R-0          R-0         U-0             R/W-y      R/W-y         R/W-y

                —                        COSC<2:0>                     —                          NOSC<2:0>

7:0             R/W-0   R-0                   R-0          R/W-0       R/W-0           R/W-0      R/W-y         R/W-0

            CLKLOCK     ULOCK(1)         SLOCK             SLPEN       CF          UFRCEN(1)      SOSCEN        OSWEN

Legend:                                  y = Value set from Configuration bits on POR

R = Readable bit                         W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                        ‘1’ = Bit is set              ‘0’ = Bit is cleared       x = Bit is unknown

bit 31-30   Unimplemented: Read as ‘0’

bit 29-27   PLLODIV<2:0>: Output Divider for PLL

            111 =    PLL output divided by 256

            110 =    PLL output divided by 64

            101 =    PLL output divided by 32

            100 =    PLL output divided by 16

            011 =    PLL output divided by 8

            010 =    PLL output divided by 4

            001 =    PLL output divided by 2

            000 =    PLL output divided by 1

bit 26-24   FRCDIV<2:0>: Internal Fast RC (FRC) Oscillator Clock Divider bits

            111 =    FRC divided by 256

            110 =    FRC divided by 64

            101 =    FRC divided by 32

            100 =    FRC divided by 16

            011 =    FRC divided by 8

            010 =    FRC divided by 4

            001 =    FRC divided by 2 (default setting)

            000 =    FRC divided by 1

bit 23      Unimplemented: Read as ‘0’

bit 22      SOSCRDY: Secondary Oscillator (SOSC) Ready Indicator bit

            1=  The Secondary Oscillator is running and is stable

            0=  The Secondary Oscillator is still warming up or is turned off

bit 21      PBDIVRDY: Peripheral Bus Clock (PBCLK) Divisor Ready bit

            1=  PBDIV<1:0> bits can be written

            0=  PBDIV<1:0> bits cannot be written

bit 20-19   PBDIV<1:0>: Peripheral Bus Clock (PBCLK) Divisor bits

            11 = PBCLK is SYSCLK divided by 8 (default)

            10 = PBCLK is SYSCLK divided by 4

            01 = PBCLK is SYSCLK divided by 2

            00 = PBCLK is SYSCLK divided by 1

Note    1:  This bit is only available on PIC32MX2XX devices.

Note:       Writes to this register require an unlock sequence. Refer to Section 6. “Oscillator” (DS60001112) in the

            “PIC32 Family Reference Manual” for details.

DS60001168J-page 76                                                                           2011-2016 Microchip Technology Inc.
                          PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-1:      OSCCON: OSCILLATOR CONTROL REGISTER

bit 18-16   PLLMULT<2:0>: Phase-Locked Loop (PLL) Multiplier bits

            111 =  Clock is multiplied by 24

            110 =  Clock is multiplied by 21

            101 =  Clock is multiplied by 20

            100 =  Clock is multiplied by 19

            011 =  Clock is multiplied by 18

            010 =  Clock is multiplied by 17

            001 =  Clock is multiplied by 16

            000 =  Clock is multiplied by 15

bit 15      Unimplemented: Read as ‘0’

bit 14-12   COSC<2:0>: Current Oscillator Selection bits

            111 =  Internal Fast RC (FRC) Oscillator divided by FRCDIV<2:0> bits (OSCCON<26:24>)

            110 =  Internal Fast RC (FRC) Oscillator divided by 16

            101 =  Internal Low-Power RC (LPRC) Oscillator

            100 =  Secondary Oscillator (SOSC)

            011 =  Primary Oscillator (POSC) with PLL module (XTPLL, HSPLL or ECPLL)

            010 =  Primary Oscillator (POSC) (XT, HS or EC)

            001 =  Internal Fast RC Oscillator with PLL module via Postscaler (FRCPLL)

            000 =  Internal Fast RC (FRC) Oscillator

bit 11      Unimplemented: Read as ‘0’

bit 10-8    NOSC<2:0>: New Oscillator Selection bits

            111 =  Internal Fast RC Oscillator (FRC) divided by OSCCON bits

            110 =  Internal Fast RC Oscillator (FRC) divided by 16

            101 =  Internal Low-Power RC (LPRC) Oscillator

            100 =  Secondary Oscillator (SOSC)

            011 =  Primary Oscillator with PLL module (XTPLL, HSPLL or ECPLL)

            010 =  Primary Oscillator (XT, HS or EC)

            001 =  Internal Fast Internal RC Oscillator with PLL module via Postscaler (FRCPLL)

            000 =  Internal Fast Internal RC Oscillator (FRC)

            On Reset, these bits are set to the value of the FNOSC Configuration bits (DEVCFG1<2:0>).

bit 7       CLKLOCK: Clock Selection Lock Enable bit

            If clock switching and monitoring is disabled (FCKSM<1:0> = 1x):

            1=  Clock and PLL selections are locked

            0=  Clock and PLL selections are not locked and may be modified

            If clock switching and monitoring is enabled (FCKSM<1:0> = 0x):

            Clock and PLL selections are never locked and may be modified.

bit 6       ULOCK: USB PLL Lock Status bit(1)

            1=  The USB PLL module is in lock or USB PLL module start-up timer is satisfied

            0 =The USB PLL module is out of lock or USB PLL module start-up timer is in progress or the   USB  PLL    is

                disabled

bit 5       SLOCK: PLL Lock Status bit

            1=  The PLL module is in lock or PLL module start-up timer is satisfied

            0=  The PLL module is out of lock, the PLL start-up timer is running, or the PLL is disabled

bit 4       SLPEN: Sleep Mode Enable bit

            1=  The device will enter Sleep mode when a WAIT instruction is executed

            0=  The device will enter Idle mode when a WAIT instruction is executed

Note    1:  This bit is only available on PIC32MX2XX devices.

Note:       Writes to this register require an unlock sequence. Refer to Section 6. “Oscillator” (DS60001112) in the

            “PIC32 Family Reference Manual” for details.

 2011-2016 Microchip Technology Inc.                                                            DS60001168J-page 77
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-1:        OSCCON: OSCILLATOR CONTROL REGISTER

bit 3      CF: Clock Fail Detect bit

           1=  FSCM has detected a clock failure

           0=  No clock failure has been detected

bit 2      UFRCEN: USB FRC Clock Enable bit(1)

           1=  Enable the FRC as the clock source for the USB clock source

           0=  Use the Primary Oscillator or USB PLL as the USB clock source

bit 1      SOSCEN: Secondary Oscillator (SOSC) Enable bit

           1=  Enable the Secondary Oscillator

           0=  Disable the Secondary Oscillator

bit 0      OSWEN: Oscillator Switch Enable bit

           1=  Initiate an oscillator switch to selection specified by NOSC<2:0> bits

           0=  Oscillator switch is complete

Note   1:  This bit is only available on PIC32MX2XX devices.

Note:      Writes to this register require an unlock sequence. Refer to Section 6. “Oscillator”  (DS60001112)  in  the

           “PIC32 Family Reference Manual” for details.

DS60001168J-page 78                                                                     2011-2016 Microchip Technology Inc.
                      PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-2:         OSCTUN: FRC TUNING                   REGISTER

Bit          Bit      Bit                Bit               Bit          Bit                  Bit    Bit                 Bit

Range     31/23/15/7  30/22/14/6         29/21/13/5        28/20/12/4   27/19/11/3      26/18/10/2  25/17/9/1  24/16/8/0

31:24        U-0      U-0                U-0               U-0          U-0                  U-0    U-0                 U-0

             —        —                  —                 —            —                    —      —                   —

23:16        U-0      R-0                U-0               U-0          U-0                  U-0    U-0                 U-0

             —        —                  —                 —            —                    —      —                   —

15:8         U-0      R-0                U-0               U-0          U-0                  U-0    U-0                 U-0

             —        —                  —                 —            —                    —      —                   —

7:0          U-0      U-0                R/W-0             R/W-0        R/W-0                R/W-0  R/W-0      R/W-0

             —        —                                                 TUN<5:0>(1)

Legend:

R = Readable bit                         W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                        ‘1’ = Bit is set              ‘0’ = Bit is cleared         x = Bit is unknown

bit 31-6  Unimplemented: Read as ‘0’

bit 5-0   TUN<5:0>: FRC Oscillator Tuning bits(1)

          100000 = Center frequency -12.5%

          100001 =

          •

          •

          •

          111111 =

          000000 = Center frequency. Oscillator runs       at  minimal  frequency   (8  MHz)

          000001 =

          •

          •

          •

          011110 =

          011111 = Center frequency +12.5%

Note 1:      OSCTUN functionality has been provided to help customers compensate for temperature effects on the

             FRC frequency over a wide range of temperatures. The tuning step size is an approximation, and is neither

             characterized, nor tested.

Note:        Writes to this register require an unlock sequence. Refer to Section 6. “Oscillator” (DS60001112) in the

             “PIC32 Family Reference Manual” for details.

 2011-2016 Microchip Technology Inc.                                                               DS60001168J-page 79
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-3:            REFOCON:    REFERENCE OSCILLATOR CONTROL REGISTER

Bit          Bit         Bit                    Bit         Bit           Bit             Bit      Bit                 Bit

Range        31/23/15/7  30/22/14/6  29/21/13/5         28/20/12/4  27/19/11/3       26/18/10/2    25/17/9/1   24/16/8/0

31:24        U-0         R/W-0               R/W-0        R/W-0           R/W-0      R/W-0         R/W-0       R/W-0

             —                                                   RODIV<14:8>(1,3)

23:16        R/W-0       R/W-0               R/W-0        R/W-0           R/W-0      R/W-0         R/W-0       R/W-0

                                                          RODIV<7:0>(1,3)

15:8         R/W-0       U-0                 R/W-0        R/W-0           R/W-0           U-0      R/W-0, HC   R-0, HS, HC

             ON          —                   SIDL           OE      RSLP(2)               —        DIVSWEN     ACTIVE

7:0          U-0         U-0                    U-0         U-0           R/W-0      R/W-0         R/W-0       R/W-0

             —           —                      —           —                             ROSEL<3:0>(1)

Legend:                              HC = Hardware Clearable        HS = Hardware Settable

R = Readable bit                     W = Writable bit               U = Unimplemented bit, read as ‘0’

-n = Value at POR                    ‘1’ = Bit is set               ‘0’ = Bit is cleared           x = Bit is unknown

bit 31       Unimplemented: Read as ‘0’

bit 30-16    RODIV<14:0> Reference Clock Divider bits(1,3)

             The value selects the reference clock divider bits. See Figure 8-1 for  information.

bit 15       ON: Output Enable bit

             1 = Reference Oscillator module is enabled

             0 = Reference Oscillator module is disabled

bit 14       Unimplemented: Read as ‘0’

bit 13       SIDL: Peripheral Stop in Idle Mode bit

             1 = Discontinue module operation when the device enters Idle mode

             0 = Continue module operation when the device enters Idle mode

bit 12       OE: Reference Clock Output Enable bit

             1 = Reference clock is driven out on REFCLKO pin

             0 = Reference clock is not driven out on REFCLKO pin

bit 11       RSLP: Reference Oscillator Module Run in Sleep bit(2)

             1 = Reference Oscillator module output continues to run in Sleep

             0 = Reference Oscillator module output is disabled in Sleep

bit 10       Unimplemented: Read as ‘0’

bit 9        DIVSWEN: Divider Switch Enable bit

             1 = Divider switch is in progress

             0 = Divider switch is complete

bit 8        ACTIVE: Reference Clock Request Status bit

             1 = Reference clock request is active

             0 = Reference clock request is not active

bit 7-4      Unimplemented: Read as ‘0’

Note     1:  The ROSEL and RODIV bits should not be written while the ACTIVE bit is ‘1’, as undefined          behavior may

             result.

         2:  This bit is ignored when the ROSEL<3:0> bits = 0000 or 0001.

         3:  While the ON bit is set to ‘1’, writes to these bits do not take effect until the DIVSWEN bit is  also set to ’1’.

DS60001168J-page 80                                                                        2011-2016 Microchip Technology Inc.
                            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-3:         REFOCON: REFERENCE OSCILLATOR             CONTROL    REGISTER

bit 3-0      ROSEL<3:0>: Reference Clock Source Select bits(1)

             1111 = Reserved; do not use

             •

             •

             •

             1001  =  Reserved; do not use

             1000  =  REFCLKI

             0111  =  System PLL output

             0110  =  USB PLL output

             0101  =  SOSC

             0100  =  LPRC

             0011  =  FRC

             0010  =  POSC

             0001  =  PBCLK

             0000  =  SYSCLK

Note     1:  The ROSEL and RODIV bits should not be written while the ACTIVE bit is ‘1’, as undefined          behavior may

             result.

         2:  This bit is ignored when the ROSEL<3:0> bits = 0000 or 0001.

         3:  While the ON bit is set to ‘1’, writes to these bits do not take effect until the DIVSWEN bit is  also set to ’1’.

 2011-2016 Microchip Technology Inc.                                                DS60001168J-page 81
PIC32MX1XX/2XX 28/36/44-PIN FAMILY

REGISTER 8-4:             REFOTRIM:         REFERENCE OSCILLATOR TRIM                   REGISTER

Bit           Bit               Bit         Bit               Bit         Bit                   Bit          Bit                 Bit

Range         31/23/15/7        30/22/14/6  29/21/13/5        28/20/12/4  27/19/11/3    26/18/10/2           25/17/9/1   24/16/8/0

31:24         R/W-0             R/W-0       R/W-0             R/W-0       R/W-0              R/W-0           R/W-0       R/W-0

                                                              ROTRIM<8:1>

23:16         R/W-0             R-0         U-0               U-0         U-0                   U-0          U-0                 U-0

           ROTRIM<0>            —           —                 —           —                     —                   —            —

15:8          U-0               R-0         U-0               U-0         U-0                   U-0          U-0                 U-0

              —                 —           —                 —           —                     —                   —            —

7:0           U-0               U-0         U-0               U-0         U-0                   U-0          U-0                 U-0

              —                 —           —                 —           —                     —                   —            —

Legend:

R = Readable bit                            W = Writable bit              U = Unimplemented bit, read as ‘0’

-n = Value at POR                           ‘1’ = Bit is set              ‘0’ = Bit is cleared               x = Bit is unknown

bit 31-23  ROTRIM<8:0>: Reference Oscillator Trim bits

           111111111 = 511/512 divisor added to RODIV value

           111111110 = 510/512 divisor added to RODIV value

           •

           •

           •

           100000000 = 256/512 divisor added to RODIV value

           •

           •

           •

           000000010 = 2/512 divisor added to RODIV value

           000000001 = 1/512 divisor added to RODIV value

           000000000 = 0/512 divisor added to RODIV value

bit 22-0   Unimplemented: Read as ‘0’

Note:         While the ON (REFOCON<15>) bit is ‘1’, writes to this       register  do  not  take    effect  until  the  DIVSWEN    bit  is

              also set to ‘1’.

DS60001168J-page 82                                                                           2011-2016 Microchip Technology Inc.
                            PIC32MX1XX/2XX 28/36/44-PIN FAMILY

9.0        DIRECT MEMORY ACCESS                                         •  Fixed priority channel arbitration

           (DMA) CONTROLLER                                             •  Flexible DMA channel operating modes:

                                                                           -  Manual (software) or automatic (interrupt)

   Note:         This data sheet summarizes the features                      DMA requests

                 of   the  PIC32MX1XX/2XX         28/36/44-pin             -  One-Shot or Auto-Repeat Block Transfer

                 Family of devices. It is not intended to be                  modes

                 a   comprehensive     reference  source.    To            -  Channel-to-channel chaining

                 complement the information in this data                •  Flexible DMA requests:

                 sheet, refer to Section 31. “Direct Mem-                  -  A DMA request can be selected from any of

                 ory       Access      (DMA)      Controller”                 the peripheral interrupt sources

                 (DS60001117), which is available from the                 -  Each channel can select any (appropriate)

                 Documentation      >  Reference  Manual                      observable interrupt as its DMA request

                 section of the Microchip PIC32 web site                      source

                 (www.microchip.com/pic32).                                -  A DMA transfer abort can be selected from

The PIC32 Direct Memory Access (DMA) controller is a                          any of the peripheral interrupt sources

bus master module useful for data transfers between                        -  Pattern (data) match transfer termination

different devices without CPU intervention. The source                  •  Multiple DMA channel status interrupts:

and destination of a DMA transfer can be any of the                        -  DMA channel block transfer complete

memory mapped modules existent in the PIC32, such                          -  Source empty or half empty

as Peripheral Bus devices: SPI, UART, PMP, etc., or                        -  Destination full or half full

memory itself. Figure 9-1 show a block diagram of the                      -  DMA transfer aborted due to an external

DMA Controller module.                                                        event

The   DMA  Controller      module      has  the   following  key           -  Invalid DMA address generated

features:                                                               •  DMA debug support features:

•  Four identical channels, each featuring:                                -  Most recent address accessed by a DMA

   -  Auto-increment source and destination                                   channel

      address registers                                                    -  Most recent DMA channel to transfer data

   -  Source and destination pointers                                   •  CRC Generation module:

   -  Memory to memory and memory to                                       -  CRC module can be assigned to any of the

      peripheral transfers                                                    available channels

•  Automatic word-size detection:                                          -  CRC module is highly configurable

   -  Transfer granularity, down to byte level

   -  Bytes need not be word-aligned at source

      and destination

FIGURE 9-1:                DMA BLOCK DIAGRAM

      Interrupt                     System IRQ

      Controller

      Peripheral Bus        Address                          Channel 0        I0SEL

                            Decoder                           Control

                                                             Channel 1        I1  Y       Bus                Device Bus and

                                                              Control                     Interface          Bus Arbitration

                                                                              I2

                           Global Control                    Channel n        In

                           (DMACON)                           Control             SEL

                                                                        Channel Priority
                                                                           Arbitration

 2011-2016 Microchip Technology Inc.                                                                          DS60001168J-page 83
DS60001168J-page 84  9.1                            DMA Control Registers                                                                                                                                                                                                                 PIC32MX1XX/2XX

                     TABLE 9-1:                                        DMA GLOBAL REGISTER MAP

                     Virtual Address                                                                                                                              Bits

                                      (BF88_#)      RegisterName(1)    Bit Range  31/15  30/14  29/13  28/12  27/11     26/10      25/9  24/8                           23/7            22/6           21/5  20/4              19/3           18/2  17/1           16/0       All Resets

                     3000                       DMACON                 31:16      —      —      —      —      —         —          —     —                              —               —              —     —                 —              —     —              —          0000

                                                                       15:0       ON     —      —      SUSPEND DMABUSY  —          —     —                              —               —              —     —                 —              —     —              —          0000

                     3010                       DMASTAT                31:16      —      —      —      —      —         —          —     —                              —               —              —     —                 —              —     —              —          0000

                                                                       15:0       —      —      —      —      —         —          —     —                              —               —              —     —                 RDWR                 DMACH<2:0>(2)             0000

                     3020                       DMAADDR                31:16                                                             DMAADDR<31:0>                                                                                                                        0000

                                                                       15:0                                                                                                                                                                                                   0000

                     Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                     Note                       1:            All registers in this table have corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4,  0x8 and  0xC,  respectively. See  Section 11.2  “CLR, SET and INV Registers”     for  more

                                                              information.                                                                                                                                                                                                                28/36/44-PIN

                     TABLE 9-2:                                        DMA CRC REGISTER MAP

                     Virtual Address                                                                                                                              Bits

                                      (BF88_#)      Register  Name(1)  Bit Range  31/15  30/14  29/13  28/12  27/11     26/10      25/9  24/8                           23/7            22/6           21/5  20/4              19/3           18/2  17/1           16/0       All Resets

                     3030                       DCRCCON                31:16      —      —      BYTO<1:0>     WBO       —          —     BITO                                        —  —              —     —                 —              —     —              —          0000

                                                                       15:0       —      —      —                       PLEN<4:0>                                       CRCEN           CRCAPP   CRCTYP      —                 —                    CRCCH<2:0>                0000

                     3040                       DCRCDATA               31:16                                                             DCRCDATA<31:0>                                                                                                                       0000        FAMILY

                                                                       15:0                                                                                                                                                                                                   0000

                     3050                       DCRCXOR                31:16                                                             DCRCXOR<31:0>                                                                                                                        0000

 2011-2016                                                            15:0                                                                                                                                                                                                   0000

                     Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

                     Note                       1:            All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of     0x4, 0x8 and 0xC, respectively.   See  Section  11.2  “CLR, SET and INV    Registers” for

                                                              more information.

Microchip

Technology

Inc.
 2011-2016 Microchip Technology Inc.  TABLE 9-3:                                      DMA CHANNELS 0-3 REGISTER MAP

                                       Virtual Address                                                                                                                                  Bits

                                                        (BF88_#)      RegisterName(1)  Bit Range  31/15   30/14  29/13  28/12  27/11  26/10                                 25/9  24/8          23/7       22/6    21/5    20/4    19/3                 18/2        17/1    16/0    All Resets

                                       3060                       DCH0CON              31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0       CHBUSY  —      —      —      —      —                                     —     CHCHNS        CHEN       CHAED   CHCHN   CHAEN   —                    CHEDET      CHPRI<1:0>      0000

                                       3070                       DCH0ECON             31:16       —      —      —      —      —      —                                     —     —                                        CHAIRQ<7:0>                                              00FF

                                                                                       15:0                             CHSIRQ<7:0>                                                             CFORCE     CABORT  PATEN   SIRQEN  AIRQEN               —           —       —       FF00        PIC32MX1XX/2XX

                                       3080                       DCH0INT              31:16       —      —      —      —      —      —                                     —     —             CHSDIE     CHSHIE  CHDDIE  CHDHIE  CHBCIE               CHCCIE      CHTAIE  CHERIE  0000

                                                                                       15:0        —      —      —      —      —      —                                     —     —             CHSDIF     CHSHIF  CHDDIF  CHDHIF  CHBCIF               CHCCIF      CHTAIF  CHERIF  0000

                                       3090                       DCH0SSA              31:16                                                                                      CHSSA<31:0>                                                                                       0000

                                                                                       15:0                                                                                                                                                                                         0000

                                       30A0                       DCH0DSA              31:16                                                                                      CHDSA<31:0>                                                                                       0000

                                                                                       15:0                                                                                                                                                                                         0000

                                       30B0                       DCH0SSIZ             31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0                                                                                       CHSSIZ<15:0>                                                                                      0000

                                       30C0                       DCH0DSIZ             31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0                                                                                       CHDSIZ<15:0>                                                                                      0000

                                       30D0                       DCH0SPTR             31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0                                                                                       CHSPTR<15:0>                                                                                      0000

                                       30E0                       DCH0DPTR             31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0                                                                                       CHDPTR<15:0>                                                                                      0000

                                       30F0                       DCH0CSIZ             31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0                                                                                       CHCSIZ<15:0>                                                                                      0000        28/36/44-PIN FAMILY

                                       3100                       DCH0CPTR             31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0                                                                                       CHCPTR<15:0>                                                                                      0000

                                       3110                       DCH0DAT              31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0        —      —      —      —      —      —                                     —     —                                        CHPDAT<7:0>                                              0000

                                       3120                       DCH1CON              31:16       —      —      —      —      —      —                                     —     —             —          —       —       —       —                    —           —       —       0000

                                                                                       15:0       CHBUSY  —      —      —      —      —                                     —     CHCHNS        CHEN       CHAED   CHCHN   CHAEN   —                    CHEDET      CHPRI<1:0>      0000

                                       3130                       DCH1ECON             31:16       —      —      —      —      —      —                                     —     —                                        CHAIRQ<7:0>                                              00FF

                                                                                       15:0                             CHSIRQ<7:0>                                                             CFORCE     CABORT  PATEN   SIRQEN  AIRQEN               —           —       —       FF00

                                       3140                       DCH1INT              31:16       —      —      —      —      —      —                                     —     —             CHSDIE     CHSHIE  CHDDIE  CHDHIE  CHBCIE               CHCCIE      CHTAIE  CHERIE  0000

                                                                                       15:0        —      —      —      —      —      —                                     —     —             CHSDIF     CHSHIF  CHDDIF  CHDHIF  CHBCIF               CHCCIF      CHTAIF  CHERIF  0000

DS60001168J-page 85                    3150                       DCH1SSA              31:16                                                                                      CHSSA<31:0>                                                                                       0000

                                                                                       15:0                                                                                                                                                                                         0000

                                       3160                       DCH1DSA              31:16                                                                                      CHDSA<31:0>                                                                                       0000

                                                                                       15:0                                                                                                                                                                                         0000

                                       Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown             in hexadecimal.

                                       Note                       1:            All registers in this table have corresponding CLR, SET and INV registers at their virtual     addresses, plus offsets of  0x4, 0x8 and 0xC, respectively. See Section  11.2 “CLR,  SET and INV Registers” for

                                                                                more information.
DS60001168J-page 86  TABLE 9-3:                                      DMA CHANNELS 0-3 REGISTER MAP (CONTINUED)                                                                                                                                                                       PIC32MX1XX/2XX

                     Virtual Address                                                                                                                                  Bits

                                      (BF88_#)      RegisterName(1)  Bit Range  31/15   30/14  29/13  28/12  27/11  26/10                                 25/9  24/8          23/7       22/6            21/5    20/4              19/3           18/2   17/1    16/0    All Resets

                     3170                       DCH1SSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHSSIZ<15:0>                                                                                             0000

                     3180                       DCH1DSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHDSIZ<15:0>                                                                                             0000

                     3190                       DCH1SPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHSPTR<15:0>                                                                                             0000

                     31A0                       DCH1DPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHDPTR<15:0>                                                                                             0000

                     31B0                       DCH1CSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHCSIZ<15:0>                                                                                             0000

                     31C0                       DCH1CPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000        28/36/44-PIN

                                                                     15:0                                                                                       CHCPTR<15:0>                                                                                             0000

                     31D0                       DCH1DAT              31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0        —      —      —      —      —      —                                     —     —                                                CHPDAT<7:0>                                             0000

                     31E0                       DCH2CON              31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0       CHBUSY  —      —      —      —      —                                     —     CHCHNS        CHEN       CHAED           CHCHN   CHAEN             —        CHEDET       CHPRI<1:0>      0000

                     31F0                       DCH2ECON             31:16       —      —      —      —      —      —                                     —     —                                                CHAIRQ<7:0>                                             00FF

                                                                     15:0                             CHSIRQ<7:0>                                                             CFORCE     CABORT          PATEN   SIRQEN            AIRQEN         —      —       —       FF00

                     3200                       DCH2INT              31:16       —      —      —      —      —      —                                     —     —             CHSDIE     CHSHIE          CHDDIE  CHDHIE            CHBCIE   CHCCIE       CHTAIE  CHERIE  0000

                                                                     15:0        —      —      —      —      —      —                                     —     —             CHSDIF     CHSHIF          CHDDIF  CHDHIF            CHBCIF   CHCCIF       CHTAIF  CHERIF  0000

                     3210                       DCH2SSA              31:16                                                                                      CHSSA<31:0>                                                                                              0000

                                                                     15:0                                                                                                                                                                                                0000        FAMILY

                     3220                       DCH2DSA              31:16                                                                                      CHDSA<31:0>                                                                                              0000

                                                                     15:0                                                                                                                                                                                                0000

 2011-2016          3230                       DCH2SSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHSSIZ<15:0>                                                                                             0000

                     3240                       DCH2DSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHDSIZ<15:0>                                                                                             0000

                     3250                       DCH2SPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

Microchip                                                            15:0                                                                                       CHSPTR<15:0>                                                                                             0000

                     3260                       DCH2DPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHDPTR<15:0>                                                                                             0000

Technology           3270                       DCH2CSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —                 —              —      —       —       0000

                                                                     15:0                                                                                       CHCSIZ<15:0>                                                                                             0000

                     Legend:                                  x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown             in hexadecimal.

                     Note                       1:            All registers in this table have corresponding CLR, SET and INV registers at their virtual     addresses, plus offsets of  0x4,  0x8  and  0xC,  respectively.  See  Section  11.2  “CLR,  SET and INV Registers” for

                                                              more information.

Inc.
 2011-2016 Microchip Technology Inc.  TABLE 9-3:                                      DMA CHANNELS 0-3 REGISTER MAP (CONTINUED)

                                       Virtual Address                                                                                                                                  Bits

                                                        (BF88_#)      RegisterName(1)  Bit Range  31/15   30/14  29/13  28/12  27/11  26/10                                 25/9  24/8          23/7       22/6            21/5    20/4    19/3                   18/2   17/1    16/0    All Resets

                                       3280                       DCH2CPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000

                                                                                       15:0                                                                                       CHCPTR<15:0>                                                                                           0000

                                       3290                       DCH2DAT              31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000        PIC32MX1XX/2XX

                                                                                       15:0        —      —      —      —      —      —                                     —     —                                                CHPDAT<7:0>                                           0000

                                       32A0                       DCH3CON              31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000

                                                                                       15:0       CHBUSY  —      —      —      —      —                                     —     CHCHNS        CHEN       CHAED           CHCHN   CHAEN   —                CHEDET       CHPRI<1:0>      0000

                                       32B0                       DCH3ECON             31:16       —      —      —      —      —      —                                     —     —                                                CHAIRQ<7:0>                                           00FF

                                                                                       15:0                             CHSIRQ<7:0>                                                             CFORCE     CABORT          PATEN   SIRQEN  AIRQEN                 —      —       —       FF00

                                       32C0                       DCH3INT              31:16       —      —      —      —      —      —                                     —     —             CHSDIE     CHSHIE          CHDDIE  CHDHIE  CHBCIE           CHCCIE       CHTAIE  CHERIE  0000

                                                                                       15:0        —      —      —      —      —      —                                     —     —             CHSDIF     CHSHIF          CHDDIF  CHDHIF  CHBCIF           CHCCIF       CHTAIF  CHERIF  0000

                                       32D0                       DCH3SSA              31:16                                                                                      CHSSA<31:0>                                                                                            0000

                                                                                       15:0                                                                                                                                                                                              0000

                                       32E0                       DCH3DSA              31:16                                                                                      CHDSA<31:0>                                                                                            0000

                                                                                       15:0                                                                                                                                                                                              0000

                                       32F0                       DCH3SSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000

                                                                                       15:0                                                                                       CHSSIZ<15:0>                                                                                           0000

                                       3300                       DCH3DSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000

                                                                                       15:0                                                                                       CHDSIZ<15:0>                                                                                           0000

                                       3310                       DCH3SPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000        28/36/44-PIN FAMILY

                                                                                       15:0                                                                                       CHSPTR<15:0>                                                                                           0000

                                       3320                       DCH3DPTR             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000

                                                                                       15:0                                                                                       CHDPTR<15:0>                                                                                           0000

                                       3330                       DCH3CSIZ             31:16       —      —      —      —      —      —                                     —     —             —                —         —       —       —                      —      —       —       0000

                                                                                       15:0                                                                                       CHCSIZ<15:0>                                                                              &nbs