电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PIC16LF18854-I/ML

器件型号:PIC16LF18854-I/ML
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Microchip
厂商官网:https://www.microchip.com
标准:
下载文档

器件描述

IC MCU 8BIT 7KB FLASH 28QFN

参数
产品属性属性值
核心处理器:PIC
核心尺寸:8-位
速度:32MHz
连接性:I²C,LINbus,SPI,UART/USART
外设:欠压检测/复位,POR,PWM,WDT
I/O 数:25
程序存储容量:7KB(4K x 14)
程序存储器类型:闪存
EEPROM 容量:256 x 8
RAM 容量:512 x 8
电压 - 电源(Vcc/Vdd):1.8 V ~ 3.6 V
数据转换器:A/D 24x10b,D/A 1x5b
振荡器类型:内部
工作温度:-40°C ~ 85°C(TA)
封装/外壳:28-VQFN 裸露焊盘
供应商器件封装:28-QFN(6x6)

PIC16LF18854-I/ML器件文档内容

                                                      PIC16(L)F18854

                     Full-Featured 28/40/44-Pin Microcontrollers

Description

PIC16(L)F18854 microcontrollers feature Analog, Core Independent Peripherals and Communication Peripherals,

combined with eXtreme Low-Power (XLP) technology for a wide range of general purpose and low-power applications.

The family will feature the CRC/SCAN, Hardware Limit Timer (HLT) and Windowed Watchdog Timer (WWDT) to support

customers looking to add safety to their application. Additionally, this family includes up to 7 KB of Flash memory, along
with a 10-bit ADC with Computation (ADC2) extensions for automated signal analysis to reduce the complexity of the

application.

Core Features                                      Power-Saving Functionality

•  C Compiler Optimized RISC Architecture          •  DOZE mode: Ability to run the CPU core slower

•  Only 49 Instructions                               than the system clock

•  Operating Speed:                                •  IDLE mode: Ability to halt CPU core while internal

   -  DC – 32 MHz clock input                         peripherals continue operating

   -  125 ns minimum instruction cycle             •  Sleep mode: Lowest Power Consumption

•  Interrupt Capability                            •  Peripheral Module Disable (PMD):

•  16-Level Deep Hardware Stack                       -  Ability to disable hardware module to

•  Three 8-Bit Timers (TMR2/4/6) with Hardware           minimize power consumption of unused

   Limit Timer (HLT) Extensions                          peripherals

•  Four 16-Bit Timers (TMR0/1/3/5)

•  Low-Current Power-on Reset (POR)                eXtreme Low-Power (XLP) Features

•  Configurable Power-up Timer (PWRTE)             •  Sleep mode: 50 nA @ 1.8V, typical

•  Brown-out Reset (BOR) with Fast Recovery        •  Watchdog Timer: 500 nA @ 1.8V, typical

•  Low-Power BOR (LPBOR) Option                    •  Secondary Oscillator: 500 nA @ 32 kHz

•  Windowed Watchdog Timer (WWDT):                 •  Operating Current:

   -  Variable prescaler selection                    -  8 A @ 32 kHz, 1.8V, typical

   -  Variable window size selection                  -  32 A/MHz @ 1.8V, typical

   -  All sources configurable in hardware or

      software                                     Digital Peripherals

•  Programmable Code Protection

Memory                                             •  Four Configurable Logic Cells (CLC):

                                                      -  Integrated combinational and sequential logic

•  Up to 7 KB Flash Program Memory                 •  Three Complementary Waveform Generators

•  Up to 512B Data SRAM                               (CWG):

•  256B of EEPROM                                     -  Rising and falling edge dead-band control

•  Direct, Indirect and Relative Addressing modes     -  Full-bridge, half-bridge, 1-channel drive

                                                      -  Multiple signal sources

Operating Characteristics                          •  Five Capture/Compare/PWM (CCP) module:

                                                      -  16-bit resolution for Capture/Compare modes

•  Operating Voltage Range:                           -  10-bit resolution for PWM mode

   -  1.8V to 3.6V (PIC16LF18854)                  •  10-bit PWM:

   -  2.3V to 5.5V (PIC16F18854)                      -  Two 10-bit PWMs

•  Temperature Range:                              •  Numerically Controlled Oscillator (NCO):

   -  Industrial: -40°C to 85°C                       -  Generates true linear frequency control and

   -  Extended: -40°C to 125°C                           increased frequency resolution

                                                      -  IRnepsuot lCutlioocnk::F0NHCOz/<22F0NCO < 32 MHz

                                                      -

                                                   •  Two Signal Measurement Timers (SMT):

                                                      -  24-bit Signal Measurement Timer

                                                      -  Up to 12 different Acquisition modes

 2016-2018 Microchip Technology Inc.                                                    DS40001826C-page 1
PIC16(L)F18854

Digital Peripherals (Cont.)                            Flexible Oscillator Structure

•  Cyclical Redundancy Check (CRC/SCAN):               •  High-Precision Internal Oscillator:

   -  16-bit CRC                                          -  Software selectable frequency range up to 32

   -  Scans memory for NVM integrity                         MHz, ±1% typical

•  Communication:                                      •  x2/x4 PLL with Internal and External Sources

      - EUSART, RS-232, RS-485, LIN compatible         •  Low-Power Internal 32 kHz Oscillator

      -  Two SPI                                          (LFINTOSC)
         Two I2C, SMBus, PMBus™ compatible
      -                                                •  External 32 kHz Crystal Oscillator (SOSC)

•  Up to 25 I/O Pins:                                  •  External Oscillator Block with:

   -  Individually programmable pull-ups                  -  Three crystal/resonator modes up to 20 MHz

   -  Slew rate control                                   -  Three external clock modes up to 20 MHz

   -  Interrupt-on-change with edge-select             •  Fail-Safe Clock Monitor:

   -  Input level selection control (ST or TTL)           -  Allows for safe shutdown if peripheral clock

   -  Digital open-drain enable                              stops

   -  Current mode enable                              •  Oscillator Start-up Timer (OST)

•  Peripheral Pin Select (PPS):                           -  Ensures stability of crystal oscillator

   -  Enables pin mapping of digital I/O                     resources

•  Data Signal Modulator (DSM)

   -  Modulates a carrier signal with digital data to

      create custom carrier synchronized output

      waveforms

Analog Peripherals

•  Analog-to-Digital Converter with Computation
   (ADC2):

   -  10-bit with up to 24 external channels

   -  Automated post-processing

   -  Automates math functions on input signals:

      averaging, filter calculations, oversampling

      and threshold comparison

   -  Operates in Sleep

•  Two Comparators (COMP):

   -  Fixed Voltage Reference at (non) inverting

      input(s)

   -  Comparator outputs externally accessible

•  5-Bit Digital-to-Analog Converter (DAC):

   -  5-bit resolution, rail-to-rail

   -  Positive Reference Selection

   -  Unbuffered I/O pin output

   -  Internal connections to ADCs and

      comparators

•  Voltage Reference:

   -  Fixed Voltage Reference with 1.024V, 2.048V

      and 4.096V output levels

 2016-2018 Microchip Technology Inc.                                                          DS40001826C-page  2
PIC16(L)F18854

PIC16(L)F188XX Family Types

      Device    Data Sheet Index  Program Flash  Memory (Words)  Program Flash  Memory (KB)  EEPROM  (bytes)  Data SRAM  (bytes)  I/O Pins(1)  10-Bit ADC2 (ch)  5-Bit DAC  Comparator  8-Bit (with HLT)/  16-Bit Timers  SMT  Windowed  Watchdog Timer  CRC and Memory Scan  CCP/10-Bit PWM  Zero-Cross Detect  CWG  NCO  CLC  DSM  EUSART/I2C/SPI  Peripheral Pin Select  Peripheral Module  Disable

PIC16(L)F18854  (1)               4096                           7                           256              512                 25           24                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

PIC16(L)F18855  (2)               8192                           14                          256              1024                25           24                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

PIC16(L)F18856  (3)               16384                          28                          256              2048                25           24                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

PIC16(L)F18857  (4)               32768                          56                          256              4096                25           24                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

PIC16(L)F18875  (2)               8192                           14                          256              1024                36           35                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

PIC16(L)F18876  (3)               16384                          28                          256              2048                36           35                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

PIC16(L)F18877  (4)               32768                          56                          256              4096                36           35                1          2           3/4                               2    Y                         Y                    5/2             Y                  3    1    4    1    1/2             Y                      Y

Note  1:      One pin is input-only.

Data Sheet Index: (Unshaded devices are described in this document)

      1:      DS40001826                                         PIC16(L)F18854 Data Sheet, 28-Pin, Full-Featured 8-bit Microcontrollers

      2:      DS40001802                                         PIC16(L)F18855/75 Data Sheet, 28/40-Pin, Full-Featured 8-bit Microcontrollers

      3:      DS40001824                                         PIC16(L)F18856/76 Data Sheet, 28/40-Pin, Full-Featured 8-bit Microcontrollers

      4:      DS40001825                                         PIC16(L)F18857/77 Data Sheet, 28/40-Pin, Full-Featured 8-bit Microcontrollers

Note:         For other small form-factor package availability and marking information, please visit

              http://www.microchip.com/packaging or contact your local sales office.

 2016-2018 Microchip Technology Inc.                                                                                                                                                                                                                                                                                      DS40001826C-page                                                    3
PIC16(L)F18854

TABLE 1:        PACKAGES

          Packages        (S)PDIP             SOIC   SSOP               QFN        UQFN           TQFP     QFN    UQFN

                                                                        (6x6)      (4x4)                   (8x8)  (5x5)

PIC16(L)F18854                                                                 

Note:     Pin details are subject to change.

PIN DIAGRAMS

28-pin SPDIP, SOIC, SSOP

                                       VPP/MCLR/RE3  1                         28  RB7

                                              RA0    2                         27  RB6

                                              RA1    3                         26  RB5

                                              RA2    4                         25  RB4

                                              RA3    5                         24  RB3

                                              RA4    6                         23  RB2

                                              RA5    7   PIC16(L)F18854        22  RB1

                                              VSS    8                         21  RB0

                                              RA7    9                         20  VDD

                                              RA6    10                        19  VSS

                                              RC0    11                        18  RC7

                                              RC1    12                        17  RC6

                                              RC2    13                        16  RC5

                                              RC3    14                        15  RC4

       Note  1:  See Table 2 for location of all peripheral functions.

             2:  All VDD and all VSS pins must be connected at the circuit board level. Allowing  one  or  more VSS or VDD pins

                 to float may result in degraded electrical performance or non-functionality.

 2016-2018 Microchip Technology Inc.                                                                      DS40001826C-page      4
PIC16(L)F18854

28-pin QFN (6x6), UQFN (4x4)

                                               RA1  RA0  RE3/MCLR/VPP  RB7  RB6  RB5  RB4

                                               28   27   26            25   24   23   22

                                       RA2  1                                              21  RB3

                                       RA3  2                                              20  RB2

                                       RA4  3       PIC16(L)F18854                         19  RB1

                                       RA5  4                                              18  RB0

                                       VSS  5                                              17  VDD

                                       RA7  6                                              16  VSS

                                       RA6  7                                              15  RC7

                                               8    9    10            11   12   13   14

                                               RC0  RC1  RC2           RC3  RC4  RC5  RC6

Note  1:  See Table 2 for location of all peripheral functions.

      2:  All VDD and all VSS pins must be connected at the circuit board level. Allowing one or more VSS or  VDD  pins  to

          float may result in degraded electrical performance or non-functionality.

      3:  The bottom pad of the QFN/UQFN package should be connected to VSS at the circuit board level.

 2016-2018 Microchip Technology Inc.                                                               DS40001826C-page         5
 2016-2018 Microchip Technology Inc.  PIN ALLOCATION TABLES                                                                                                                                                                                                                                            PIC16(L)F18854

                                       TABLE 2:                                     28-PIN ALLOCATION TABLE (PIC16(L)F18854)

                                       I/O   28-Pin SPDIP/SOIC/SSOP  28-Pin (U)QFN  ADC        Voltage Reference  DAC       Comparators  Zero-Cross Detect  MSSP (SPI/I2C)  EUSART  DSM        Timers/SMT  CCP and PWM  CWG        CLC        NCO  Clock Reference (CLKR)  Interrupt-on-Change  Basic

                                       RA0   2                       27             ANA0       —                  —         C1IN0-       —                  —               —       —          —           —            —          CLCIN0(1)  —    —                       IOCA0                —

                                                                                                                            C2IN0-

                                       RA1   3                       28             ANA1       —                  —         C1IN1-       —                  —               —       —          —           —            —          CLCIN1(1)  —    —                       IOCA1                —

                                                                                                                            C2IN1-

                                       RA2   4                       1              ANA2       VREF-              DAC1OUT1  C1IN0+       —                  —               —       —          —           —            —          —          —    —                       IOCA2                —

                                                                                                                            C2IN0+

                                       RA3   5                       2              ANA3       VREF+              —         C1IN1+       —                  —               —       MDCARL(1)  —           —            —          —          —    —                       IOCA3                —

                                       RA4   6                       3              ANA4       —                  —         —            —                  —               —       MDCARH(1)  T0CKI(1)    CCP5(1)      —          —          —    —                       IOCA4                —

                                       RA5   7                       4              ANA5       —                  —         —            —                  SS1(1)          —       MDSRC(1)   —           —            —          —          —    —                       IOCA5                —

                                       RA6   10                      7              ANA6       —                  —         —            —                  —               —       —          —           —            —          —          —    —                       IOCA6                OSC2

                                                                                                                                                                                                                                                                                                CLKOUT

                                       RA7   9                       6              ANA7       —                  —         —            —                  —               —       —          —           —            —          —          —    —                       IOCA7                OSC1

                                                                                                                                                                                                                                                                                                CLKIN

                                       RB0   21                      18             ANB0       —                  —         C2IN1+       ZCD                SS2(1)          —       —          —           CCP4(1)      CWG1IN(1)  —          —    —                       INT(1)               —

                                                                                                                                                                                                                                                                           IOCB0

                                       RB1   22                      19             ANB1       —                  —         C1IN3-       —                  SCL2(3,4)       —       —          —           —            CWG2IN(1)  —          —    —                       IOCB1                —
                                                                                                                                                            SCK2(1)
                                                                                                                            C2IN3-

                                       RB2   23                      20             ANB2       —                  —         —            —                  SDA2(3,4)       —       —          —           —            CWG3IN(1)  —          —    —                       IOCB2                —
                                                                                                                                                            SDI2(1)

                                       RB3   24                      21             ANB3       —                  —         C1IN2-       —                  —               —       —          —           —            —          —          —    —                       IOCB3                —

                                                                                                                            C2IN2-

                                       RB4   25                      22             ANB4       —                  —         —            —                  —               —       —          T5G(1)      —            —          —          —    —                       IOCB4                —
                                                                                    ADCACT(1)                                                                                                  SMTWIN2(1)
DS40001826C-page 6
                                       Note  1:                      This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTX pins. Refer to Table 13-1 for details on which port pins may be

                                                                     used for this signal.

                                             2:                      All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTX pin options as described in Table 13-3.

                                             3:                      This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and PPS output registers.

                                             4:                      These pins are configured for I2C logic levels.; The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS assignments to the other pins (e.g., RA5) will operate, but input
                                                                     logic levels will be standard TTL/ST, as selected by the INLVL register, instead of the I2C specific or SMbus input buffer thresholds.
 2016-2018 Microchip Technology Inc.  TABLE 2:                                     28-PIN ALLOCATION TABLE (PIC16(L)F18854) (CONTINUED)                                                                                                                                                          PIC16(L)F18854

                                       I/O   28-Pin SPDIP/SOIC/SSOP  28-Pin (U)QFN  ADC     Voltage Reference  DAC       Comparators  Zero-Cross Detect  MSSP (SPI/I2C)  EUSART  DSM  Timers/SMT  CCP and PWM  CWG  CLC                NCO  Clock Reference (CLKR)  Interrupt-on-Change  Basic

                                       RB5   26                      23             ANB5    —                  —         —            —                  —               —       —    T1G(1)      CCP3(1)      —    —                  —    —                       IOCB5                —
                                                                                                                                                                                      SMTSIG2(1)

                                       RB6   27                      24             ANB6    —                  —         —            —                  —               —       —    —           —            —    CLCIN2(1)          —    —                       IOCB6                ICSPCLK

                                       RB7   28                      25             ANB7    —                  DAC1OUT2  —            —                  —               —       —    T6IN(1)     —            —    CLCIN3(1)          —    —                       IOCB7                ICSPDAT

                                       RC0   11                      8              ANC0    —                  —         —            —                  —               —       —    T1CKI(1)    —            —    —                  —    —                       IOCC0                SOSCO
                                                                                                                                                                                      T3CKI(1)
                                                                                                                                                                                      T3G(1)
                                                                                                                                                                                      SMTWIN1(1)

                                       RC1   12                      9              ANC1    —                  —         —            —                  —               —       —    SMTSIG1(1)  CCP2(1)      —    —                  —    —                       IOCC1                SOSCI

                                       RC2   13                      10             ANC2    —                  —         —            —                  —               —       —    T5CKI(1)    CCP1(1)      —    —                  —    —                       IOCC2                —

                                       RC3   14                      11             ANC3    —                  —         —            —                  SCL1(3,4)       —       —    T2IN(1)     —            —    —                  —    —                       IOCC3                —
                                                                                                                                                         SCK1(1)

                                       RC4   15                      12             ANC4    —                  —         —            —                  SDA1(3,4)       —       —    —           —            —    —                  —    —                       IOCC4                —
                                                                                                                                                         SDI1(1)

                                       RC5   16                      13             ANC5    —                  —         —            —                  —               —       —    T4IN(1)     —            —    —                  —    —                       IOCC5                —

                                       RC6   17                      14             ANC6    —                  —         —            —                  —               CK(3)   —    —           —            —    —                  —    —                       IOCC6                —

                                       RC7   18                      15             ANC7    —                  —         —            —                  —               RX(1)   —    —           —            —    —                  —    —                       IOCC7                —
                                                                                                                                                                         DT(3)

                                       RE3   1                       26             —       —                  —         —            —                  —               —       —    —           —            —    —                  —    —                       IOCE3                MCLR

                                                                                                                                                                                                                                                                                         VPP

                                       VDD   20                      17             —       —                  —         —            —                  —               —       —    —           —            —    —                  —    —                       —                    —

                                       VSS   8,                      5,             —       —                  —         —            —                  —               —       —    —           —            —    —                  —    —                       —                    —

                                             19                      16

                                       Note  1:                      This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTX pins. Refer to Table 13-1 for details on which port pins may be

DS40001826C-page 7                                                   used for this signal.

                                             2:                      All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTX pin options as described in Table 13-3.

                                             3:                      This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and PPS output registers.

                                             4:                      These pins are configured for I2C logic levels.; The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS assignments to the other pins (e.g., RA5) will operate, but input
                                                                     logic levels will be standard TTL/ST, as selected by the INLVL register, instead of the I2C specific or SMbus input buffer thresholds.
 2016-2018 Microchip Technology Inc.  TABLE 2:                                       28-PIN ALLOCATION TABLE (PIC16(L)F18854) (CONTINUED)                                                                                                                                                        PIC16(L)F18854

                                       I/O     28-Pin SPDIP/SOIC/SSOP  28-Pin (U)QFN  ADC     Voltage Reference  DAC  Comparators  Zero-Cross Detect  MSSP (SPI/I2C)  EUSART  DSM  Timers/SMT  CCP and PWM     CWG    CLC                NCO  Clock Reference (CLKR)  Interrupt-on-Change  Basic

                                       OUT(2)  —                       —              ADGRDA  —                  —    C1OUT        —                  SDO1            TX/     DSM  TMR0        CCP1            CWG1A  CLC1OUT            NCO  CLKR                    —                    —
                                                                                                                                                                      CK(3)
                                                                                      ADGRDB                          C2OUT                           SCK1            DT(3)                    CCP2            CWG1B  CLC2OUT

                                                                                                                                                      SDO2                                     CCP3            CWG1C  CLC3OUT

                                                                                                                                                      SCK2                                     CCP4            CWG1D  CLC4OUT

                                                                                                                                                                                               CCP5            CWG2A

                                                                                                                                                                                               PWM6OUT         CWG2B

                                                                                                                                                                                               PWM7OUT         CWG2C

                                                                                                                                                                                                               CWG2D

                                                                                                                                                                                                               CWG3A

                                                                                                                                                                                                               CWG3B

                                                                                                                                                                                                               CWG3C

                                                                                                                                                                                                               CWG3D

                                       Note    1:                      This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTX pins. Refer to Table 13-1 for details on which port pins may be

                                                                       used for this signal.

                                               2:                      All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTX pin options as described in Table 13-3.

                                               3:                      This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and PPS output registers.

                                               4:                      These pins are configured for I2C logic levels.; The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS assignments to the other pins (e.g., RA5) will operate, but input
                                                                       logic levels will be standard TTL/ST, as selected by the INLVL register, instead of the I2C specific or SMbus input buffer thresholds.

DS40001826C-page 8
PIC16(L)F18854

Table of Contents

1.0   Device Overview ........................................................................................................................................................................ 11

2.0   Enhanced Mid-Range CPU ........................................................................................................................................................ 21

3.0   Memory Organization ................................................................................................................................................................. 23

4.0   Device Configuration .................................................................................................................................................................. 73

5.0   Resets ........................................................................................................................................................................................ 82

6.0   Oscillator Module (with Fail-Safe Clock Monitor) ....................................................................................................................... 91

7.0   Interrupts .................................................................................................................................................................................. 110

8.0   Power-Saving Operation Modes .............................................................................................................................................. 136

9.0   Windowed Watchdog Timer (WWDT) ...................................................................................................................................... 143

10.0  Nonvolatile Memory (NVM) Control.......................................................................................................................................... 151

11.0  Cyclic Redundancy Check (CRC) Module ............................................................................................................................... 169

12.0  I/O Ports ................................................................................................................................................................................... 181

13.0  Peripheral Pin Select (PPS) Module ........................................................................................................................................ 204

14.0  Peripheral Module Disable ....................................................................................................................................................... 214

15.0  Interrupt-On-Change ................................................................................................................................................................ 221

16.0  Fixed Voltage Reference (FVR) .............................................................................................................................................. 229

17.0  Temperature Indicator Module ................................................................................................................................................. 232

18.0  Comparator Module.................................................................................................................................................................. 234

19.0  Pulse-Width Modulation (PWM) ............................................................................................................................................... 244

20.0  Complementary Waveform Generator (CWG) Module ............................................................................................................ 251

21.0  Zero-Cross Detection (ZCD) Module........................................................................................................................................ 275

22.0  Configurable Logic Cell (CLC).................................................................................................................................................. 281

23.0  Analog-to-Digital Converter With Computation (ADC2) Module............................................................................................... 298

24.0  Numerically Controlled Oscillator (NCO) Module ..................................................................................................................... 336

25.0  5-Bit Digital-to-Analog Converter (DAC1) Module.................................................................................................................... 346

26.0  Data Signal Modulator (DSM) Module...................................................................................................................................... 351

27.0  Timer0 Module ......................................................................................................................................................................... 364

28.0  Timer1/3/5 Module with Gate Control....................................................................................................................................... 370

29.0  Timer2/4/6 Module ................................................................................................................................................................... 384

30.0  Capture/Compare/PWM Modules ............................................................................................................................................ 405

31.0  Master Synchronous Serial Port (MSSP) Modules .................................................................................................................. 418

32.0  Signal Measurement Timer (SMT) ........................................................................................................................................... 469

33.0  Enhanced Universal Synchronous Asynchronous Receiver Transmitter (EUSART) ............................................................... 514

34.0  Reference Clock Output Module .............................................................................................................................................. 542

35.0  In-Circuit Serial Programming™ (ICSP™) ............................................................................................................................... 546

36.0  Instruction Set Summary .......................................................................................................................................................... 548

37.0  Electrical Specifications............................................................................................................................................................ 562

38.0  DC and AC Characteristics Graphs and Charts ....................................................................................................................... 592

39.0  Development Support............................................................................................................................................................... 608

40.0  Packaging Information.............................................................................................................................................................. 612

Appendix A: Data Sheet Revision History ......................................................................................................................................... 626

 2016-2018 Microchip Technology Inc.  DS40001826C-page 9
PIC16(L)F18854

                                       TO OUR VALUED CUSTOMERS

It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip

products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and

enhanced as new volumes and updates are introduced.

If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via

E-mail at docerrors@microchip.com. We welcome your feedback.

Most Current Data Sheet

To obtain the most up-to-date version of this data sheet, please register at our Worldwide Website at:

   http://www.microchip.com

You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.

The last character of the literature number is the version number, (e.g., DS30000000A is version A of document DS30000000).

Errata

An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current

devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision

of silicon and revision of document to which it applies.

To determine if an errata sheet exists for a particular device, please check with one of the following:

•  Microchip’s Worldwide Website; http://www.microchip.com

•  Your local Microchip sales office (see last page)

When contacting a sales office, please specify which device, revision of silicon and data sheet (include literature number) you are

using.

Customer Notification System

Register on our website at www.microchip.com to receive the most current information on all of our products.

 2016-2018 Microchip Technology Inc.                                                                         DS40001826C-page 10
PIC16(L)F18854

1.0     DEVICE OVERVIEW                                                           TABLE 1-1:  DEVICE PERIPHERAL

The  PIC16(L)F18854         are    described    within  this  data                            SUMMARY (CONTINUED)

sheet.  The    PIC16(L)F18854          devices  are  available                in                                   PIC16(L)F18854

28-pin  SPDIP,  SSOP,           SOIC,     and  UQFN     packages.

Figure 1-1     shows        a      block       diagram  of      the               Peripheral

PIC16(L)F18854 devices. Table 1-2 shows the pinout

descriptions.

Reference Table 1-1 for peripherals available per device.                         Timers

                                                                                              Timer0               ●

TABLE 1-1:             DEVICE PERIPHERAL                                                      Timer1               ●

                       SUMMARY                                                                Timer2               ●

                                                              PIC16(L)F18854                  Timer3               ●

                                                                                              Timer4               ●

Peripheral                                                                                    Timer5               ●

                                                                                              Timer6               ●

Analog-to-Digital Converter with Computation (ADC2)           ●

Cyclic Redundancy Check (CRC)                                 ●

Digital-to-Analog Converter (DAC)                             ●

Fixed Voltage Reference (FVR)                                 ●

Enhanced Universal Synchronous/Asynchronous Receiver/         ●

Transmitter (EUSART1)

Digital Signal Modulator (DSM)                                ●

Numerically Controlled Oscillator (NCO1)                      ●

Temperature Indicator                                         ●

Zero-Cross Detect (ZCD)                                       ●

Capture/Compare/PWM (CCP/ECCP) Modules

                                                     CCP1     ●

                                                     CCP2     ●

                                                     CCP3     ●

                                                     CCP4     ●

                                                     CCP5     ●

Comparators

                                                        C1    ●

                                                        C2    ●

Configurable Logic Cell (CLC)

                                                     CLC1     ●

                                                     CLC2     ●

                                                     CLC3     ●

                                                     CLC4     ●

Complementary Waveform Generator (CWG)

                                                     CWG1     ●

                                                     CWG2     ●

                                                     CWG3     ●

Master Synchronous Serial Ports

                                                     MSSP1    ●

                                                     MSSP2    ●

Pulse-Width Modulator (PWM)

                                                     PWM6     ●

                                                     PWM7     ●

Signal Measure Timer (SMT)

                                                     SMT1     ●

                                                     SMT2     ●

 2016-2018 Microchip Technology Inc.                                                         DS40001826C-page                     11
PIC16(L)F18854

1.1          Register and Bit naming                                    1.1.2.3            Bit Fields

             conventions                                                Bit fields are two or more adjacent bits in the same

1.1.1            REGISTER NAMES                                         register. Bit fields adhere only to the short bit naming

                                                                        convention. For example, the three Least Significant

When      there    are     multiple   instances    of     the   same    bits  of  the    COG1CON0            register    contain       the   mode

peripheral in a device, the peripheral control registers                control bits. The short name for this field is MD. There

will be depicted as the concatenation of a peripheral                   is no long bit name variant. Bit field access is only

identifier,  peripheral    instance,      and    control  identifier.   possible     in      C  programs.         The    following      example

The    control     registers  section      will  show     just     one  demonstrates a C program instruction for setting the

instance of all the register names with an ‘x’ in the place             COG1 to the Push-Pull mode:

of   the     peripheral    instance       number.  This      naming     COG1CON0bits.MD                =     0x5;

convention may also be applied to peripherals when                      Individual bits in a bit field can also be accessed with

there  is    only  one     instance   of  that   peripheral    in  the  long and short bit names. Each bit is the field name

device to maintain compatibility with other devices in                  appended with the number of the bit position within the

the family that contain more than one.                                  field. For example, the Most Significant mode bit has

1.1.2            BIT NAMES                                              the   short  bit     name      MD2   and    the      long  bit  name   is

There are two variants for bit names:                                   G1MD2.       The     following       two   examples        demonstrate

                                                                        assembly program sequences for setting the COG1 to

•   Short name: Bit function abbreviation                               Push-Pull mode:

•   Long name: Peripheral abbreviation + short name                     Example 1:

1.1.2.1            Short Bit Names                                      MOVLW     ~(1<
                                                                        ANDWF     COG1CON0,F

Short bit names are an abbreviation for the bit function.               MOVLW     1<
For example, some peripherals are enabled with the                      IORWF     COG1CON0,F

EN bit. The bit names shown in the registers are the                    Example 2:

short name variant.                                                     BSF       COG1CON0,G1MD2

Short bit names are useful when accessing bits in C                     BCF       COG1CON0,G1MD1

programs. The general format for accessing bits by the                  BSF       COG1CON0,G1MD0

short     name     is    RegisterNamebits.ShortName.               For  1.1.3          REGISTER AND BIT NAMING

example, the enable bit, EN, in the COG1CON0 regis-                                    EXCEPTIONS

ter  can     be  set   in  C  programs     with    the    instruction

COG1CON0bits.EN            =  1.                                        1.1.3.1            Status, Interrupt, and Mirror Bits

Short     names    are     generally  not  useful  in     assembly      Status, interrupt enables, interrupt flags, and mirror bits

programs because the same name may be used by                           are contained in registers that span more than one

different peripherals in different bit positions. When this             peripheral.      In  these     cases,      the  bit  name       shown  is

occurs, during the include file generation, all instances               unique so there is no prefix or short name variant.

of that short bit name are appended with an underscore

plus the name of the register in which the bit resides to               1.1.3.2            Legacy Peripherals

avoid naming contentions.

1.1.2.2            Long Bit Names                                       There are some peripherals that do not strictly adhere

                                                                        to these naming conventions. Peripherals that have

Long bit names are constructed by adding a peripheral                   existed for many years and are present in almost every

abbreviation prefix to the short name. The prefix is                    device    are    the    exceptions.        These     exceptions      were

unique to the peripheral thereby making every long bit                  necessary      to    limit  the      adverse    impact     of   the   new

name unique. The long bit name for the COG1 enable                      conventions        on   legacy       code.      Peripherals     that   do

bit is the COG1 prefix, G1, appended with the enable                    adhere to the new convention will include a table in the

bit short name, EN, resulting in the unique bit name                    registers section indicating the long name prefix for

G1EN.                                                                   each peripheral instance. Peripherals that fall into the

Long bit names are useful in both C and assembly pro-                   exception      category        will  not   have   this     table.   These

grams. For example, in C the COG1CON0 enable bit                        peripherals include, but are not limited to, the following:

can be set with the G1EN      =       1 instruction. In assembly,       •  EUSART

this bit can be set with the BSF                 COG1CON0,G1EN          •  MSSP

instruction.

 2016-2018 Microchip Technology Inc.                                                                                   DS40001826C-page 12
 2016-2018 Microchip Technology Inc.  FIGURE  1-1:        PIC16(L)F18854      BLOCK   DIAGRAM                                                                                                                           PIC16(L)F18854

                                                                                                                                     Program                                                            Rev. 10-000039K

                                                                                                                                                                                                        11/20/2015

                                                                                                                                     Flash Memory

                                                                                                                                                                                          RAM

                                                                                                                                                                                                        PORTA

                                                                               CLKOUT

                                                                               /OSC2   Timing                                                                                                           PORTB

                                                                                       Generation

                                                                               CLKIN/                                                CPU

                                                                               OSC1    INTRC                                                                                                            PORTC

                                                                                       Oscillator                                    (Note 3)

                                                                                       MCLR

                                                                                                                                                                                                        PORTE

                                               TMR6      TMR5  TMR4      TMR3  TMR2    TMR1  TMR0                      CRC  Scanner  DSM           C2        C1        Temp  ADC     DAC  FVR

                                                                                                                                                                 Indicator   10-bit

                                       CWG1          CWG2  CWG3          SMT2  SMT1    NCO1        EUSART              MSSP2  MSSP1  CLC4              CLC3      CLC2  CLC1  ZCD1    PWM6/7    CCPs(5)

                                       Note          1:  See applicable chapters for more information on peripherals.

DS40001826C-page 13                                  2:  See Table 1-1 for peripherals available on specific devices.

                                                     3:  See Table 2-1.
PIC16(L)F18854

TABLE 1-2:         PIC16F18854 PINOUT DESCRIPTION

                Name                       Function        Input          Output Type                              Description

                                                           Type

RA0/ANA0/C1IN0-/C2IN0-/CLCIN0(1)/          RA0             TTL/ST  CMOS/OD             General purpose I/O.

IOCA0                                      ANA0            AN              —           ADC Channel A0 input.

                                           C1IN0-          AN              —           Comparator negative input.

                                           C2IN0-          AN              —           Comparator negative input.

                                           CLCIN0(1)       TTL/ST          —           Configurable Logic Cell source input.

                                           IOCA0           TTL/ST          —           Interrupt-on-change input.

RA1/ANA1/C1IN1-/C2IN1-/CLCIN1(1)/          RA1             TTL/ST  CMOS/OD             General purpose I/O.

IOCA1                                      ANA1            AN              —           ADC Channel A1 input.

                                           C1IN1-          AN              —           Comparator negative input.

                                           C2IN1-          AN              —           Comparator negative input.

                                           CLCIN1(1)       TTL/ST          —           Configurable Logic Cell source input.

                                           IOCA1           TTL/ST          —           Interrupt-on-change input.

RA2/ANA2/C1IN0+/C2IN0+/VREF-/              RA2             TTL/ST  CMOS/OD             General purpose I/O.

DAC1OUT1/IOCA2                             ANA2            AN              —           ADC Channel A2 input.

                                           C1IN0+          AN              —           Comparator positive input.

                                           C2IN0+          AN              —           Comparator positive input.

                                           VREF-           AN              —           External ADC and/or DAC negative reference input.

                                           DAC1OUT1        —               AN          Digital-to-Analog Converter output.

                                           IOCA2           TTL/ST          —           Interrupt-on-change input.

RA3/ANA3/C1IN1+/VREF+/MDCARL(1)/           RA3             TTL/ST  CMOS/OD             General purpose I/O.

IOCA3                                      ANA3            AN              —           ADC Channel A3 input.

                                           C1IN1+          AN              —           Comparator positive input.

                                           VREF+           AN              —           External ADC and/or DAC positive reference input.

                                           MDCARL(1)       TTL/ST          —           Modular Carrier input 1.

                                           IOCA3           TTL/ST          —           Interrupt-on-change input.

RA4/ANA4/MDCARH(1)/T0CKI(1)/               RA4             TTL/ST  CMOS/OD             General purpose I/O.
CCP5(1)/IOCA4
                                           ANA4            AN              —           ADC Channel A4 input.

                                           MDCARH(1)       TTL/ST          —           Modular Carrier input 2.

                                           T0CKI(1)        TTL/ST          —           Timer0 clock input.

                                           CCP5(1)         TTL/ST  CMOS/OD             Capture/compare/PWM5 (default        input  location  for  capture

                                                                                       function).

                                           IOCA4           TTL/ST          —           Interrupt-on-change input.

Legend:    AN   =  Analog input or output         CMOS  =  CMOS compatible input or output                   OD    =  Open-Drain
                                                                                                            I2C       Schmitt Trigger input with I2C
           TTL  =  TTL compatible input           ST    =  Schmitt Trigger input with CMOS levels                  =

           HV   =  High Voltage                 XTAL    =  Crystal levels

Note   1:  This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

           pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

       2:  All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

           as described in Table 13-3.

       3:  This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

           PPS output registers.

       4:  These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

           assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
           instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                         DS40001826C-page 14
PIC16(L)F18854

TABLE 1-2:        PIC16F18854 PINOUT DESCRIPTION (CONTINUED)

               Name                       Function         Input         Output Type                                 Description

                                                           Type

RA5/ANA5/SS1(1)/MDSRC(1)/IOCA5            RA5              TTL/ST          CMOS/OD    General purpose I/O.

                                          ANA5             AN              —          ADC Channel A5 input.

                                          SS1(1)           TTL/ST          —          MSSP1 SPI slave select input.

                                          MDSRC(1)         TTL/ST          —          Modulator Source input.

                                          IOCA5            TTL/ST          —          Interrupt-on-change input.

RA6/ANA6/OSC2/CLKOUT/IOCA6                RA6              TTL/ST          CMOS/OD    General purpose I/O.

                                          ANA6             AN              —          ADC Channel A6 input.

                                          OSC2             —               XTAL       External Crystal/Resonator (LP, XT, HS modes) driver output.

                                          CLKOUT           —               CMOS/OD    FOSC/4 digital output (in non-crystal/resonator modes).

                                          IOCA6            TTL/ST          —          Interrupt-on-change input.

RA7/ANA7/OSC1/CLKIN/IOCA7                 RA7              TTL/ST          CMOS/OD    General purpose I/O.

                                          ANA7             AN              —          ADC Channel A7 input.

                                          OSC1             XTAL            —          External Crystal/Resonator (LP, XT, HS modes) driver input.

                                          CLKIN            TTL/ST          —          External digital clock input.

                                          IOCA7            TTL/ST          —          Interrupt-on-change input.

RB0/ANB0/C2IN1+/ZCD/SS2(1)/               RB0              TTL/ST          CMOS/OD    General purpose I/O.
CCP4(1)/CWG1IN(1)/INT(1)/IOCB0
                                          ANB0             AN              —          ADC Channel B0 input.

                                          C2IN1+           AN              —          Comparator positive input.

                                          ZCD              AN              AN         Zero-cross detect input pin.

                                          SS2(1)           TTL/ST          —          MSSP2 SPI slave select input.

                                          CCP4(1)          TTL/ST          CMOS/OD    Capture/compare/PWM4 (default input location for capture

                                                                                      function).

                                          CWG1IN(1)        TTL/ST          —          Complementary Waveform Generator 1 input.

                                          INT(1)           TTL/ST          —          External interrupt request input.

                                          IOCB0            TTL/ST          —          Interrupt-on-change input.

RB1/ANB1/C1IN3-/C2IN3-/SCL2(3,4)/         RB1              TTL/ST          CMOS/OD    General purpose I/O.
SCK2(1)/CWG2IN(1)/IOCB1
                                          ANB1             AN              —          ADC Channel B1 input.

                                          C1IN3-           AN              —          Comparator negative input.

                                          C2IN3-           AN              —          Comparator negative input.

                                          SCL2(3,4)        I2C/            OD         MSSP2 I2C clock input/output.

                                                           SMBus

                                          SCK2(1)          TTL/ST          CMOS/OD    MSSP2 SPI serial clock (default input location, SCK2 is a PPS

                                                                                      remappable input and output).

                                          CWG2IN(1)        TTL/ST          —          Complementary Waveform Generator 2 input.

                                          IOCB1            TTL/ST          —          Interrupt-on-change input.

Legend:   AN   =  Analog input or output          CMOS  =  CMOS compatible input or output                  OD       =  Open-Drain
                                                                                                   I2C                  Schmitt Trigger input with I2C
          TTL  =  TTL compatible input            ST    =  Schmitt Trigger input with CMOS levels                    =

          HV   =  High Voltage                 XTAL     =  Crystal levels

Note  1:  This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

          pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

      2:  All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

          as described in Table 13-3.

      3:  This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

          PPS output registers.

      4:  These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

          assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
          instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                    DS40001826C-page 15
PIC16(L)F18854

TABLE 1-2:        PIC16F18854 PINOUT DESCRIPTION (CONTINUED)

               Name                       Function       Input           Output Type                              Description

                                                         Type

RB2/ANB2/SDA2(3,4)/SDI2(1)/               RB2            TTL/ST          CMOS/OD      General purpose I/O.
CWG3IN(1)/IOCB2
                                          ANB2           AN              —            ADC Channel B2 input.

                                          SDA2(3,4)      I2C/            OD           MSSP2 I2C serial data input/output.

                                                         SMBus

                                          SDI2(1)        TTL/ST          —            MSSP2 SPI serial data input.

                                          CWG3IN(1)      TTL/ST          —            Complementary Waveform Generator 3 input.

                                          IOCB2          TTL/ST          —            Interrupt-on-change input.

RB3/ANB3/C1IN2-/C2IN2-/IOCB3              RB3            TTL/ST  CMOS/OD              General purpose I/O.

                                          ANB3           AN              —            ADC Channel B3 input.

                                          C1IN2-         AN              —            Comparator negative input.

                                          C2IN2-         AN              —            Comparator negative input.

                                          IOCB3          TTL/ST          —            Interrupt-on-change input.

RB4/ANB4/ADCACT(1)/T5G(1)/                RB4            TTL/ST  CMOS/OD              General purpose I/O.
SMTWIN2(1)/IOCB4
                                          ANB4           AN              —            ADC Channel B4 input.

                                          ADCACT(1)      TTL/ST          —            ADC Auto-Conversion Trigger input.

                                          T5G(1)         TTL/ST          —            Timer5 gate input.

                                          SMTWIN2(1)     TTL/ST          —            Signal Measurement Timer 2 (SMT2) window input.

                                          IOCB4          TTL/ST          —            Interrupt-on-change input.

RB5/ANB5/T1G(1)/SMTSIG2(1)/               RB5            TTL/ST  CMOS/OD              General purpose I/O.
CCP3(1)/IOCB5
                                          ANB5           AN              —            ADC Channel B5 input.

                                          T1G(1)         TTL/ST          —            Timer1 gate input.

                                          SMTSIG2(1)     TTL/ST          —            Signal Measurement Timer 2 (SMT2) signal input.

                                          CCP3(1)        TTL/ST  CMOS/OD              Capture/compare/PWM3 (default input location for  capture

                                                                                      function).

                                          IOCB5          TTL/ST          —            Interrupt-on-change input.

RB6/ANB6/CLCIN2(1)/IOCB6/ICSPCLK          RB6            TTL/ST  CMOS/OD              General purpose I/O.

                                          ANB6           AN              —            ADC Channel B6 input.

                                          CLCIN2(1)      TTL/ST          —            Configurable Logic Cell source input.

                                          IOCB6          TTL/ST          —            Interrupt-on-change input.

                                          ICSPCLK        ST              —            In-Circuit Serial Programming™ and debugging clock input.

Legend:   AN   =  Analog input or output        CMOS  =  CMOS compatible input or output                    OD    =  Open-Drain
                                                                                                          I2C        Schmitt Trigger input with I2C
          TTL  =  TTL compatible input          ST    =  Schmitt Trigger input with CMOS levels                   =

          HV   =  High Voltage                 XTAL   =  Crystal levels

Note  1:  This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

          pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

      2:  All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

          as described in Table 13-3.

      3:  This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

          PPS output registers.

      4:  These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

          assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
          instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                        DS40001826C-page 16
PIC16(L)F18854

TABLE 1-2:         PIC16F18854 PINOUT DESCRIPTION (CONTINUED)

                Name                       Function       Input             Output Type                              Description

                                                          Type

RB7/ANB7/DAC1OUT2/T6IN(1)/                 RB7            TTL/ST            CMOS/OD      General purpose I/O.
CLCIN3(1)/IOCB7/ICSPDAT
                                           ANB7               AN            —            ADC Channel B7 input.

                                           DAC1OUT2           —             AN           Digital-to-Analog Converter output.

                                           T6IN(1)        TTL/ST            —            Timer6 external digital clock input.

                                           CLCIN3(1)      TTL/ST            —            Configurable Logic Cell source input.

                                           IOCB7          TTL/ST            —            Interrupt-on-change input.

                                           ICSPDAT            ST            CMOS         In-Circuit Serial Programming™ and     debugging   data  input/out-

                                                                                         put.

RC0/ANC0/T1CKI(1)/T3CKI(1)/T3G(1)/         RC0            TTL/ST    CMOS/OD              General purpose I/O.
SMTWIN1(1)/IOCC0/SOSCO
                                           ANC0           AN                —            ADC Channel C0 input.

                                           T1CKI(1)       TTL/ST            —            Timer1 external digital clock input.

                                           T3CKI(1)       TTL/ST            —            Timer3 external digital clock input.

                                           T3G(1)         TTL/ST            —            Timer3 gate input.

                                           SMTWIN1(1)     TTL/ST            —            Signal Measurement Timer1 (SMT1)       input.

                                           IOCC0          TTL/ST            —            Interrupt-on-change input.

                                           SOSCO              —     AN                   32.768 kHz secondary oscillator crystal driver output.

RC1/ANC1/SMTSIG1(1)/CCP2(1)/               RC1            TTL/ST    CMOS/OD              General purpose I/O.

IOCC1/SOSCI                                ANC1               AN            —            ADC Channel C1 input.

                                           SMTSIG1(1)     TTL/ST            —            Signal Measurement Timer1 (SMT1) signal input.

                                           CCP2(1)        TTL/ST    CMOS/OD              Capture/compare/PWM2 (default input location for capture

                                                                                         function).

                                           IOCC1          TTL/ST            —            Interrupt-on-change input.

                                           SOSCI              AN            —            32.768 kHz secondary oscillator crystal driver input.

RC2/ANC2/T5CKI(1)/CCP1(1)/IOCC2            RC2            TTL/ST            CMOS/OD      General purpose I/O.

                                           ANC2               AN            —            ADC Channel C2 input.

                                           T5CKI(1)       TTL/ST            —            Timer5 external digital clock input.

                                           CCP1(1)        TTL/ST            CMOS/OD      Capture/compare/PWM1 (default input      location  for  capture

                                                                                         function).

                                           IOCC2          TTL/ST            —            Interrupt-on-change input.

RC3/ANC3/SCL1(3,4)/SCK1(1)/T2IN(1)/        RC3            TTL/ST            CMOS/OD      General purpose I/O.

IOCC3                                      ANC3               AN            —            ADC Channel C3 input.

                                           SCL1(3,4)          I2C/          OD           MSSP1 I2C clock input/output.

                                                          SMBus

                                           SCK1(1)        TTL/ST            CMOS/OD      MSSP1 SPI clock input/output (default input location, SCK1       is  a

                                                                                         PPS remappable input and output).

                                           T2IN(1)        TTL/ST            —            Timer2 external input.

                                           IOCC3          TTL/ST            —            Interrupt-on-change input.

Legend:    AN   =  Analog input or output        CMOS  =  CMOS compatible input or output                      OD    =  Open-Drain
                                                                                                             I2C        Schmitt Trigger input with I2C
           TTL  =  TTL compatible input          ST    =  Schmitt Trigger input with CMOS levels                     =

           HV   =  High Voltage                 XTAL   =  Crystal levels

Note   1:    This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

             pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

       2:    All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

             as described in Table 13-3.

       3:    This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

             PPS output registers.

       4:    These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

             assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
             instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                           DS40001826C-page 17
PIC16(L)F18854

TABLE 1-2:          PIC16F18854 PINOUT DESCRIPTION (CONTINUED)

               Name                       Function        Input          Output Type                              Description

                                                          Type

RC4/ANC4/SDA1(3,4)/SDI1(1)/IOCC4          RC4             TTL/ST    CMOS/OD           General purpose I/O.

                                          ANC4            AN              —           ADC Channel C4 input.

                                          SDA1(3,4)           I2C/        OD          MSSP1 I2C serial data input/output.

                                                          SMBus

                                          SDI1(1)         TTL/ST          —           MSSP1 SPI serial data input.

                                          IOCC4           TTL/ST          —           Interrupt-on-change input.

RC5/ANC5/T4IN(1)/IOCC5                    RC5             TTL/ST    CMOS/OD           General purpose I/O.

                                          ANC5                AN          —           ADC Channel C5 input.

                                          T4IN(1)         TTL/ST          —           Timer4 external input.

                                          IOCC5           TTL/ST          —           Interrupt-on-change input.

RC6/ANC6/CK(3)/IOCC6                      RC6             TTL/ST    CMOS/OD           General purpose I/O.

                                          ANC6                AN          —           ADC Channel C6 input.

                                          CK(3)           TTL/ST    CMOS/OD           EUSART synchronous mode clock input/output.

                                          IOCC6           TTL/ST          —           Interrupt-on-change input.

RC7/ANC7/RX(1)/DT(3)/IOCC7                RC7             TTL/ST    CMOS/OD           General purpose I/O.

                                          ANC7                AN          —           ADC Channel C7 input.

                                          RX(1)           TTL/ST          —           EUSART Asynchronous mode receiver data input.

                                          DT(3)           TTL/ST    CMOS/OD           EUSART Synchronous mode data input/output.

                                          IOCC7           TTL/ST          —           Interrupt-on-change input.

RE3/IOCE3/MCLR/VPP                        RE3             TTL/ST          —           General purpose input only (when MCLR is disabled by the

                                                                                      Configuration bit).

                                          IOCE3           TTL/ST          —           Interrupt-on-change input.

                                          MCLR            ST              —           Master clear input with internal weak pull up resistor.

                                          VPP             HV              —           ICSP™ High-Voltage Programming mode entry input.

VDD                                       VDD             Power           —           Positive supply voltage input.

Legend:   AN   =  Analog input or output         CMOS  =  CMOS compatible input or output                   OD    =   Open-Drain
                                                                                                           I2C        Schmitt Trigger input with I2C
          TTL  =  TTL compatible input           ST    =  Schmitt Trigger input with CMOS levels                  =

          HV   =  High Voltage                   XTAL  =  Crystal levels

Note  1:  This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

          pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

      2:  All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

          as described in Table 13-3.

      3:  This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

          PPS output registers.

      4:  These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

          assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
          instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                      DS40001826C-page 18
PIC16(L)F18854

TABLE 1-2:          PIC16F18854 PINOUT DESCRIPTION (CONTINUED)

                 Name                       Function        Input          Output Type                            Description

                                                            Type

VSS                                         VSS             Power           —           Ground reference.

OUT(2)                                      ADGRDA          —      CMOS/OD              ADC Guard Ring A output.

                                            ADGRDB          —      CMOS/OD              ADC Guard Ring B output.

                                            C1OUT           —      CMOS/OD              Comparator 1 output.

                                            C2OUT           —      CMOS/OD              Comparator 2 output.

                                            SDO1            —      CMOS/OD              MSSP1 SPI serial data output.

                                            SCK1            —      CMOS/OD              MSSP1 SPI serial clock output.

                                            SDO2            —      CMOS/OD              MSSP2 SPI serial data output.

                                            SCK2            —      CMOS/OD              MSSP2 SPI serial clock output.

                                            TX              —      CMOS/OD              EUSART Asynchronous mode transmitter data output.

                                            CK(3)           —      CMOS/OD              EUSART Synchronous mode clock output.

                                            DT(3)           —      CMOS/OD              EUSART Synchronous mode data output.

                                            DSM             —      CMOS/OD              Data Signal Modulator output.

                                            TMR0            —      CMOS/OD              Timer0 output.

                                            CCP1            —      CMOS/OD              Capture/Compare/PWM1 output (compare/PWM functions).

                                            CCP2            —      CMOS/OD              Capture/Compare/PWM2 output (compare/PWM functions).

                                            CCP3            —      CMOS/OD              Capture/Compare/PWM3 output (compare/PWM functions).

                                            CCP4            —      CMOS/OD              Capture/Compare/PWM4 output (compare/PWM functions).

                                            CCP5            —      CMOS/OD              Capture/Compare/PWM5 output (compare/PWM functions).

                                            PWM6OUT         —      CMOS/OD              PWM6 output.

                                            PWM7OUT         —      CMOS/OD              PWM7 output.

                                            CWG1A           —      CMOS/OD              Complementary Waveform Generator 1 output A.

                                            CWG1B           —      CMOS/OD              Complementary Waveform Generator 1 output B.

                                            CWG1C           —      CMOS/OD              Complementary Waveform Generator 1 output C.

                                            CWG1D           —      CMOS/OD              Complementary Waveform Generator 1 output D.

                                            CWG2A           —      CMOS/OD              Complementary Waveform Generator 2 output A.

                                            CWG2B           —      CMOS/OD              Complementary Waveform Generator 2 output B.

                                            CWG2C           —      CMOS/OD              Complementary Waveform Generator 2 output C.

                                            CWG2D           —      CMOS/OD              Complementary Waveform Generator 2 output D.

                                            CWG3A           —      CMOS/OD              Complementary Waveform Generator 3 output A.

                                            CWG3B           —      CMOS/OD              Complementary Waveform Generator 3 output B.

Legend:     AN   =  Analog input or output         CMOS  =  CMOS compatible input or output                OD     =    Open-Drain
                                                                                                           I2C         Schmitt Trigger input with I2C
            TTL  =  TTL compatible input           ST    =  Schmitt Trigger input with CMOS levels                =

            HV   =  High Voltage                   XTAL  =  Crystal levels

Note    1:  This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

            pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

        2:  All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

            as described in Table 13-3.

        3:  This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

            PPS output registers.

        4:  These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

            assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
            instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                   DS40001826C-page 19
PIC16(L)F18854

TABLE 1-2:          PIC16F18854 PINOUT DESCRIPTION (CONTINUED)

                 Name                       Function       Input           Output Type                  Description

                                                           Type

OUT(2)                                      CWG3C          —      CMOS/OD               Complementary Waveform Generator 3 output C.

                                            CWG3D          —      CMOS/OD               Complementary Waveform Generator 3 output D.

                                            CLC1OUT        —      CMOS/OD               Configurable Logic Cell 1 output.

                                            CLC2OUT        —      CMOS/OD               Configurable Logic Cell 2 output.

                                            CLC3OUT        —      CMOS/OD               Configurable Logic Cell 3 output.

                                            CLC4OUT        —      CMOS/OD               Configurable Logic Cell 4 output.

                                            NCO1           —      CMOS/OD               Numerically Controller Oscillator output.

                                            CLKR           —      CMOS/OD               Clock Reference module output.

Legend:     AN   =  Analog input or output        CMOS  =  CMOS compatible input or output         OD   =  Open-Drain
                                                                                                   I2C     Schmitt Trigger input with I2C
            TTL  =  TTL compatible input          ST    =  Schmitt Trigger input with CMOS levels       =

            HV   =  High Voltage            XTAL        =  Crystal levels

Note    1:  This is a PPS remappable input signal. The input function may be moved from the default location shown to one of several other PORTx

            pins. Refer to Table 13-1 for details on which PORT pins may be used for this signal.

        2:  All output signals shown in this row are PPS remappable. These signals may be mapped to output onto one of several PORTx pin options

            as described in Table 13-3.

        3:  This is a bidirectional signal. For normal module operation, the firmware should map this signal to the same pin in both the PPS input and

            PPS output registers.

        4:  These pins are configured for I2C logic levels. The SCLx/SDAx signals may be assigned to any of the RB1/RB2/RC3/RC4 pins. PPS

            assignments to the other pins (e.g., RA5) will operate, but input logic levels will be standard TTL/ST, as selected by the INLVL register,
            instead of the I2C specific or SMBus input buffer thresholds.

 2016-2018 Microchip Technology Inc.                                                                                      DS40001826C-page 20
PIC16(L)F18854

2.0         ENHANCED MID-RANGE CPU                                            Relative          Addressing      modes      are    available.     Two  File

This family of devices contains an enhanced mid-range                         Select            Registers      (FSRs)    provide   the  ability  to   read

8-bit CPU core. The CPU has 49 instructions. Interrupt                        program and data memory.

capability  includes  automatic    context       saving.         The          •       Automatic Interrupt Context Saving

hardware stack is 16-levels deep and has Overflow and                         •       16-level Stack with Overflow and Underflow

Underflow   Reset     capability.  Direct,      Indirect,        and          •       File Select Registers

                                                                              •       Instruction Set

FIGURE 2-1:               CORE BLOCK DIAGRAM

            15                 Configuration

                                                                 15                                            Data Bus         8

                                                                     Program Counter

                MUX            Nonvolatile

                                   Memory                            186-LLeevveel lSStatacckk                  RAM

                                                                           (135-bit)

                   Program         14                                Program Memory                                    12  RAM Addr

                      Bus                                             Read (PMR)

                                                                                                               Addr MUX

                               IInnssttrruuccttiioonn Rreegg               7                                    Indirect

                                                              Direct Addr                                           Addr

                                                                                                5               12         12

                      15                                                                        BFSSRR Rreegg

                                                                                                                       FSR0reRgeg

                                                                                                FFSSRR1 rReegg

                           15                                                                                       SSTTAATTUUSSRreegg

                                                              8

                                                                      Power-up                     3                   MUX

                                                                      Timer

                                   Instruction                        Oscillator
                                                                     Start-up Timer
                               DDeeccooddeea&nd                                                                 ALU
                                   Control
                                                                      Power-on
            OSC1/CLKIN                                                Reset                     8

     OSC2/CLKOUT                   Timing                             Watchdog                                  W reg
                                   Generation
                                                                      Timer

                                                                      Brown-out

                                                                      Reset

                                   Internal
                                   Oscillator

                                   Block

                                                                     VDD      VSS

 2016-2018 Microchip Technology Inc.                                                                                          DS40001826C-page 21
PIC16(L)F18854

2.1         Automatic Interrupt Context

            Saving

During    interrupts,    certain   registers  are  automatically

saved in shadow registers and restored when returning

from the interrupt. This saves stack space and user

code. See Section 7.5 “Automatic Context Saving”

for more information.

2.2         16-Level Stack with Overflow and

            Underflow

These devices have a hardware stack memory 15 bits

wide    and   16    words      deep.  A  Stack     Overflow      or

Underflow    will   set   the  appropriate    bit  (STKOVF       or

STKUNF) in the PCON register, and if enabled, will

cause a software Reset. See Section 3.4 “Stack” for

more details.

2.3         File Select Registers

There are two 16-bit File Select Registers (FSR). FSRs

can   access   all  file  registers   and     program   memory,

which allows one Data Pointer for all memory. When an

FSR points to program memory, there is one additional

instruction cycle in instructions using INDF to allow the

data to be fetched. General purpose memory can now

also  be    addressed     linearly,   providing    the  ability  to

access contiguous data larger than 80 bytes. There are

also  new     instructions     to  support    the  FSRs.     See

Section 3.5 “Indirect Addressing” for more details.

2.4         Instruction Set

There are 49 instructions for the enhanced mid-range

CPU     to   support      the  features  of   the  CPU.      See

Section 36.0 “Instruction Set Summary” for more

details.

 2016-2018 Microchip Technology Inc.                                DS40001826C-page 22
PIC16(L)F18854

3.0       MEMORY ORGANIZATION                                3.1      Program Memory Organization

These devices contain the following types of memory:         The enhanced mid-range core has a 15-bit program

•  Program Memory                                            counter  capable    of  addressing        32K  x   14  program

   -  Configuration Words                                    memory   space.     Table 3-1     shows   the  memory      sizes

   -  Device ID                                              implemented.  Accessing           a  location      above  these

                                                             boundaries    will  cause      a     wrap-around   within  the

   -  User ID                                                implemented memory space. The Reset vector is at

   -  Program Flash Memory                                   0000h    and  the   interrupt     vector  is   at  0004h   (see

•  Data Memory                                               Figure 3-1).

   -  Core Registers

   -  Special Function Registers

   -  General Purpose RAM

   -  Common RAM

   -  Data EEPROM Memory

The following features are associated with access and

control of program memory and data memory:

•  PCL and PCLATH

•  Stack

•  Indirect Addressing

•  NVMREG access

TABLE 3-1:         DEVICE SIZES AND ADDRESSES

                 Device                Program Memory Size (Words)               Last Program Memory Address

   PIC16(L)F18854                                      4096                                       0FFFh

 2016-2018 Microchip Technology Inc.                                                             DS40001826C-page 23
PIC16(L)F18854

                                                             3.1.1         READING PROGRAM MEMORY AS

FIGURE 3-1:         PROGRAM MEMORY                      MAP                DATA

                    AND STACK FOR                            There  are    two  methods      of  accessing    constants      in

                    PIC16(L)F18854                           program memory. The first method is to use tables of

                                                             RETLW instructions. The second method is to set an

                                       Rev. 10-000040G       FSR to point to the program memory.

                                       1/12/2017

                    PC<14:0>                                 3.1.1.1          RETLW Instruction

CALL,        CALLW            15                             The RETLW instruction can be used to provide access

RETURN,      RETLW                                           to tables of constants. The recommended way to create

Interrupt, RETFIE                                            such a table is shown in Example 3-1.

                    Stack Level 0

                    Stack Level 1                            EXAMPLE          3-1:     RETLW INSTRUCTION

                                                             constants

                                                                    BRW                         ;Add   Index  in  W   to

                    Stack Level 15                                                              ;program     counter     to

                                                                                                ;select   data

                                                                    RETLW     DATA0             ;Index0   data

                    Reset Vector       0000h                        RETLW     DATA1             ;Index1   data

                                                                    RETLW     DATA2

                                                                    RETLW     DATA3

                   Interrupt Vector    0004h

                                       0005h                 my_function

On-chip                                                             ;…   LOTS   OF   CODE…

Program                                07FFh                        MOVLW            DATA_INDEX

Memory                                 0800h                        call   constants

                                                                    ;…   THE   CONSTANT     IS  IN  W

                                       0FFFh

                                       1000h                 The    BRW   instruction  makes     this  type   of  table   very

                                       17FFh                 simple to implement. If your code must remain portable

                                       1800h                 with previous generations of microcontrollers, the older

                                                             table  read   method      must  be  used  because    the     BRW

                                       1FFFh                 instruction is not available in some devices.

                                       2000h

                   Unimplemented

                                       3FFFh

                                       4000h

                                       7FFFh

 2016-2018 Microchip Technology Inc.                                                                 DS40001826C-page 24
PIC16(L)F18854

3.1.1.2           Indirect Read with FSR                                3.2.1           CORE REGISTERS

The program memory can be accessed as data by                           The core registers contain the registers that directly

setting bit 7 of the FSRxH register and reading the                     affect the basic operation. The core registers occupy

matching INDFx register. The MOVIW instruction will                     the  first  12   addresses  of  every  data   memory  bank

place the lower eight bits of the addressed word in the                 (addresses      x00h/x08h     through  x0Bh/x8Bh).    These

W register. Writes to the program memory cannot be                      registers   are  listed  below  in  Table 3-2.  For  detailed

performed     via  the   INDF      registers.    Instructions     that  information, see Table 3-10.

access the program memory via the FSR require one

extra    instruction     cycle  to  complete.         Example 3-2       TABLE 3-2:       CORE REGISTERS

demonstrates accessing the program memory via an

FSR.                                                                                     Addresses          BANKx

The HIGH directive will set bit 7 if a label points to a                                x00h or x80h           INDF0

location in the program memory.                                                         x01h or x81h           INDF1

EXAMPLE 3-2:                 ACCESSING PROGRAM                                          x02h or x82h           PCL

                             MEMORY VIA FSR                                             x03h or x83h        STATUS

   constants                                                                            x04h or x84h           FSR0L

       RETLW     DATA0              ;Index0      data                                   x05h or x85h           FSR0H

       RETLW     DATA1              ;Index1      data                                   x06h or x86h           FSR1L

       RETLW     DATA2                                                                  x07h or x87h           FSR1H

       RETLW     DATA3                                                                  x08h or x88h           BSR

   my_function                                                                          x09h or x89h           WREG

       ;…  LOTS    OF   CODE…                                                           x0Ah or x8Ah        PCLATH

       MOVLW      LOW    constants

       MOVWF      FSR1L                                                                 x0Bh or x8Bh        INTCON

       MOVLW      HIGH   constants

       MOVWF      FSR1H

       MOVIW      0[FSR1]

   ;THE  PROGRAM   MEMORY       IS  IN   W

3.2        Data Memory Organization

The data memory is partitioned into 32 memory banks

with 128 bytes in each bank. Each bank consists of

(Figure 3-2):

•  12 core registers

•  20 Special Function Registers (SFR)

•  Up to 80 bytes of General Purpose RAM (GPR)

•  16 bytes of common RAM

The active bank is selected by writing the bank number

into the Bank Select Register (BSR). Unimplemented

memory     will   read   as  ‘0’.   All  data    memory      can  be

accessed either directly (via instructions that use the

file  registers)   or   indirectly  via     the  two   File  Select

Registers        (FSR).      See    Section 3.5        “Indirect

Addressing”” for more information.

Data memory uses a 12-bit address. The upper five bits

of the address define the Bank address and the lower

seven bits select the registers/RAM in that bank.

 2016-2018 Microchip Technology Inc.                                                                          DS40001826C-page 25
PIC16(L)F18854

3.2.1.1              STATUS Register                                    For example, CLRF        STATUS will clear the upper three

The STATUS register, shown in Register 3-1, contains:                   bits and set the Z bit. This leaves the STATUS register

•  the arithmetic status of the ALU                                     as ‘000u       u1uu’ (where u = unchanged).

•  the Reset status                                                     It is recommended, therefore, that only BCF,             BSF,

                                                                        SWAPF and MOVWF instructions are used to alter the

The STATUS register can be the destination for any                      STATUS register, because these instructions do not

instruction,     like  any  other   register.  If  the  STATUS          affect     any  Status   bits.  For  other  instructions  not

register is the destination for an instruction that affects             affecting any Status bits (refer to Section 3.0 “Memory

the Z, DC or C bits, then the write to these three bits is              Organization”).

disabled. These bits are set or cleared according to the                Note 1:         The C and DC bits operate as Borrow

device logic. Furthermore, the TO and PD bits are not                                   and Digit Borrow out bits, respectively, in

writable. Therefore, the result of an instruction with the                              subtraction.

STATUS register as destination may be different than

intended.

REGISTER 3-1:               STATUS: STATUS REGISTER

           U-0              U-0               U-0         R-1/q         R-1/q             R/W-0/u       R/W-0/u      R/W-0/u

           —                —                  —          TO            PD                    Z              DC(1)      C(1)

   bit 7                                                                                                                          bit 0

   Legend:

   R = Readable bit                 W = Writable bit              U = Unimplemented bit, read as ‘0’

   u = Bit is unchanged             x = Bit is unknown            -n/n = Value at POR and BOR/Value at all other Resets

   ‘1’ = Bit is set                 ‘0’ = Bit is cleared          q = Value depends on condition

   bit  7-5            Unimplemented: Read as ‘0’

   bit  4              TO: Time-Out bit

                       1 = After power-up, CLRWDT instruction or SLEEP instruction

                       0 = A WDT time-out occurred

   bit  3              PD: Power-Down bit

                       1 = After power-up or by the CLRWDT instruction

                       0 = By execution of the SLEEP instruction

   bit  2              Z: Zero bit

                       1 = The result of an arithmetic or logic operation is zero

                       0 = The result of an arithmetic or logic operation is not zero

   bit  1              DC: Digit Carry/Digit Borrow bit (ADDWF, ADDLW, SUBLW, SUBWF instructions)(1)

                       1 = A carry-out from the 4th low-order bit of the result occurred

                       0 = No carry-out from the 4th low-order bit of the result

   bit  0              C: Carry/Borrow bit(1) (ADDWF, ADDLW, SUBLW, SUBWF          instructions)(1)

                       1 = A carry-out from the Most Significant bit of the result occurred

                       0 = No carry-out from the Most Significant bit of the result occurred

   Note      1:  For Borrow, the polarity is reversed. A subtraction is executed by adding the two’s complement of the

                 second operand. For rotate (RRF, RLF) instructions, this bit is loaded with either the high-order or low-order

                 bit of the source register.

 2016-2018 Microchip Technology Inc.                                                                        DS40001826C-page 26
PIC16(L)F18854

3.2.2          SPECIAL FUNCTION REGISTER                        FIGURE 3-2:          BANKED MEMORY

The Special Function Registers are registers used by                                 PARTITIONING

the  application  to  control  the  desired    operation    of

peripheral functions in the device. The Special Function        7-bit  Bank  Offset  Memory Region

Registers occupy the 20 bytes after the core registers of

every    data   memory   bank      (addresses  x0Ch/x8Ch                     00h

through x1Fh/x9Fh). The registers associated with the

operation  of   the   peripherals   are  described  in    the                        Core Registers

appropriate peripheral chapter of this data sheet.                           0Bh     (12 bytes)

3.2.3          GENERAL PURPOSE RAM                                           0Ch

There are up to 80 bytes of GPR in each data memory                                  Special Function Registers

bank. The Special Function Registers occupy the 20                                   (20 bytes maximum)

bytes after the core registers of every data memory                          1Fh

bank (addresses x0Ch/x8Ch through x1Fh/x9Fh).                                20h

3.2.3.1         Linear Access to GPR

The    general  purpose  RAM       can   be  accessed   in  a

non-banked method via the FSRs. This can simplify

access to large memory structures. See Section 3.5.2

“Linear Data Memory” for more information.                                           General Purpose RAM

3.2.4          COMMON RAM                                                            (80 bytes maximum)

There are 16 bytes of common RAM accessible from all

banks.

                                                                             6Fh

                                                                             70h

                                                                                     Common RAM

                                                                                     (16 bytes)

                                                                             7Fh

                                                                3.2.5        DEVICE MEMORY MAPS

                                                                The memory maps are as shown in Table  3-3       through

                                                                Table 3-11.

 2016-2018 Microchip Technology Inc.                                                DS40001826C-page 27
 2016-2018 Microchip Technology Inc.  TABLE 3-3:            PIC16(L)F18854 MEMORY MAP BANK 0-7                                                                                                                                     PIC16(L)F18854

                                                BANK 0                BANK 1                BANK 2                         BANK 3                BANK 4                BANK 5                BANK 6                 BANK 7

                                       000h                     080h                  100h                           180h                  200h                  280h                  300h                   380h

                                                Core Registers        Core Registers        Core Registers                 Core Registers        Core Registers        Core Registers        Core Registers         Core Registers

                                                (Table 3-2)           (Table 3-2)           (Table 3-2)                    (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)            (Table 3-2)

                                       00Bh                     08Bh                  10Bh                           18Bh                  20Bh                  28Bh                  30Bh                   38Bh

                                       00Ch     PORTA           08Ch  ADRESL          10Ch  ADCNT                    18Ch  SSP1BUF         20Ch  TMR1L           28Ch  T2TMR           30Ch  CCPR1L           38Ch  PWM6DCL

                                       00Dh     PORTB           08Dh  ADRESH          10Dh  ADRPT                    18Dh  SSP1ADD         20Dh  TMR1H           28Dh  T2PR            30Dh  CCPR1H           38Dh  PWM6DCH

                                       00Eh     PORTC           08Eh  ADPREVL         10Eh  ADLTHL                   18Eh  SSP1MSK         20Eh  T1CON           28Eh  T2CON           30Eh  CCP1CON          38Eh  PWM6CON

                                       00Fh     —               08Fh  ADPREVH         10Fh  ADLTHH                   18Fh  SSP1STAT        20Fh  T1GCON          28Fh  T2HLT           30Fh  CCP1CAP          38Fh  —

                                       010h     PORTE           090h  ADACCL          110h  ADUTHL                   190h  SSP1CON1        210h  T1GATE          290h  T2CLKCON        310h  CCPR2L           390h  PWM7DCL

                                       011h     TRISA           091h  ADACCH          111h  ADUTHH                   191h  SSP1CON2        211h  T1CLK           291h  T2RST           311h  CCPR2H           391h  PWM7DCH

                                       012h     TRISB           092h  —               112h  ADSTPTL                  192h  SSP1CON3        212h  TMR3L           292h  T4TMR           312h  CCP2CON          392h  PWM7CON

                                       013h     TRISC           093h  ADCON0          113h  ADSTPTH                  193h  —               213h  TMR3H           293h  T4PR            313h  CCP2CAP          393h  —

                                       014h     —               094h  ADCON1          114h  ADFLTRL                  194h  —               214h  T3CON           294h  T4CON           314h  CCPR3L           394h  —

                                       015h     —               095h  ADCON2          115h  ADFLTRH                  195h  —               215h  T3GCON          295h  T4HLT           315h  CCPR3H           395h  —

                                       016h     LATA            096h  ADCON3          116h  ADERRL                   196h  SSP2BUF         216h  T3GATE          296h  T4CLKCON        316h  CCP3CON          396h  —

                                       017h     LATB            097h  ADSTAT          117h  ADERRH                   197h  SSP2ADD         217h  T3CLK           297h  T4RST           317h  CCP3CAP          397h  —

                                       018h     LATC            098h  ADCLK           118h  —                        198h  SSP2MSK         218h  TMR5L           298h  T6TMR           318h  CCPR4L           398h  —

                                       019h     —               099h  ADACT           119h  RC1REG                   199h  SSP2STAT        219h  TMR5H           299h  T6PR            319h  CCPR4H           399h  —

                                       01Ah     —               09Ah  ADREF           11Ah  TX1REG                   19Ah  SSP2CON1        21Ah  T5CON           29Ah  T6CON           31Ah  CCP4CON          39Ah  —

                                       01Bh     —               09Bh  ADCAP           11Bh  SP1BRGL                  19Bh  SSP2CON2        21Bh  T5GCON          29Bh  T6HLT           31Bh  CCP4CAP          39Bh  —

                                       01Ch     TMR0L           09Ch  ADPRE           11Ch  SP1BRGH                  19Ch  SSP2CON3        21Ch  T5GATE          29Ch  T6CLKCON        31Ch  CCPR5L           39Ch  —

                                       01Dh     TMR0H           09Dh  ADACQ           11Dh  RC1STA                   19Dh  —               21Dh  T5CLK           29Dh  T6RST           31Dh  CCPR5H           39Dh  —

                                       01Eh     T0CON0          09Eh  ADPCH           11Eh  TX1STA                   19Eh  —               21Eh  CCPTMRS0        29Eh  —               31Eh  CCP5CON          39Eh  —

                                       01Fh     T0CON1          09Fh  —               11Fh  BAUD1CON                 19Fh  —               21Fh  CCPTMRS1        29Fh  —               31Fh  CCP5CAP          39Fh  —

                                       020h                     0A0h                  120h                           1A0h                  220h                  2A0h                  320h  General Purpose  3A0h

                                                                                                                                                                                             Register

                                                                      General               General                        General               General               General         32Fh  48 Bytes

                                                General               Purpose               Purpose                        Purpose               Purpose               Purpose         330h                         Unimplemented

                                                Purpose               Register              Register                       Register              Register              Register                                     Read as ‘0’

                                                Register              80 Bytes              80 Bytes                       80 Bytes              80 Bytes              80 Bytes              Unimplemented

                                                96 Bytes                                                                                                                                     Read as ‘0’

                                                                0EFh                  16Fh                           1EFh                  26Fh                  2EFh                  36Fh                   3EFh

                                                                0F0h  Common RAM      170h  Common RAM               1F0h  Common RAM      270h  Common RAM      2F0h  Common RAM      370h  Common RAM       3F0h  Common RAM

                                                                      (Accesses             (Accesses                      (Accesses             (Accesses             (Accesses             (Accesses              (Accesses

                                       07Fh                     0FFh  70h – 7Fh)      17Fh  70h – 7Fh)               1FFh  70h – 7Fh)      27Fh  70h – 7Fh)      2FFh  70h – 7Fh)      37Fh  70h – 7Fh)       3FFh  70h – 7Fh)

                                       Legend:                  = Unimplemented data memory locations, read as ‘0’.

DS40001826C-page 28
 2016-2018 Microchip Technology Inc.  TABLE 3-4:            PIC16F18854 MEMORY MAP BANK 8-15                                                                                                                             PIC16(L)F18854

                                                BANK 8                BANK 9                BANK 10               BANK 11               BANK 12               BANK 13               BANK 14               BANK 15

                                       400h                     480h                  500h                  580h                  600h                  680h                  700h                  780h

                                                Core Registers        Core Registers        Core Registers        Core Registers        Core Registers        Core Registers        Core Registers        Core Registers

                                                (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)

                                       40Bh                     48Bh                  50Bh                  58Bh                  60Bh                  68Bh                  70Bh                  78Bh

                                       40Ch     SCANLADRL       48Ch  SMT1TMRL        50Ch  SMT2TMRL        58Ch  NCO1ACCL        60Ch  CWG1CLKCON      68Ch  CWG3CLKCON      70Ch  PIR0            78Ch  —

                                       40Dh     SCANLADRH       48Dh  SMT1TMRH        50Dh  SMT2TMRH        58Dh  NCO1ACCH        60Dh  CWG1ISM         68Dh  CWG3ISM         70Dh  PIR1            78Dh  —

                                       40Eh     SCANHADRL       48Eh  SMT1TMRU        50Eh  SMT2TMRU        58Eh  NCO1ACCU        60Eh  CWG1DBR         68Eh  CWG3DBR         70Eh  PIR2            78Eh  —

                                       40Fh     SCANHADRH       48Fh  SMT1CPRL        50Fh  SMT2CPRL        58Fh  NCO1INCL        60Fh  CWG1DBF         68Fh  CWG3DBF         70Fh  PIR3            78Fh  —

                                       410h     SCANCON0        490h  SMT1CPRH        510h  SMT2CPRH        590h  NCO1INCH        610h  CWG1CON0        690h  CWG3CON0        710h  PIR4            790h  —

                                       411h     SCANTRIG        491h  SMT1CPRU        511h  SMT2CPRU        591h  NCO1INCU        611h  CWG1CON1        691h  CWG3CON1        711h  PIR5            791h  —

                                       412h     —               492h  SMT1CPWL        512h  SMT2CPWL        592h  NCO1CON         612h  CWG1AS0         692h  CWG3AS0         712h  PIR6            792h  —

                                       413h     —               493h  SMT1CPWH        513h  SMT2CPWH        593h  NCO1CLK         613h  CWG1AS1         693h  CWG3AS1         713h  PIR7            793h  —

                                       414h     —               494h  SMT1CPWU        514h  SMT2CPWU        594h  —               614h  CWG1STR         694h  CWG3STR         714h  PIR8            794h  —

                                       415h     —               495h  SMT1PRL         515h  SMT2PRL         595h  —               615h  —               695h  —               715h  —               795h  —

                                       416h     CRCDATL         496h  SMT1PRH         516h  SMT2PRH         596h  —               616h  CWG2CLKCON      696h  —               716h  PIE0            796h  PMD0

                                       417h     CRCDATH         497h  SMT1PRU         517h  SMT2PRU         597h  —               617h  CWG2ISM         697h  —               717h  PIE1            797h  PMD1

                                       418h     CRCACCL         498h  SMT1CON0        518h  SMT2CON0        598h  —               618h  CWG2DBR         698h  —               718h  PIE2            798h  PMD2

                                       419h     CRCACCH         499h  SMT1CON1        519h  SMT2CON1        599h  —               619h  CWG2DBF         699h  —               719h  PIE3            799h  PMD3

                                       41Ah     CRCSHIFTL       49Ah  SMT1STAT        51Ah  SMT2STAT        59Ah  —               61Ah  CWG2CON0        69Ah  —               71Ah  PIE4            79Ah  PMD4

                                       41Bh     CRCSHIFTH       49Bh  SMT1CLK         51Bh  SMT2CLK         59Bh  —               61Bh  CWG2CON1        69Bh  —               71Bh  PIE5            79Bh  PMD5

                                       41Ch     CRCXORL         49Ch  SMT1SIG         51Ch  SMT2SIG         59Ch  —               61Ch  CWG2AS0         69Ch  —               71Ch  PIE6            79Ch  —

                                       41Dh     CRCXORH         49Dh  SMT1WIN         51Dh  SMT2WIN         59Dh  —               61Dh  CWG2AS1         69Dh  —               71Dh  PIE7            79Dh  —

                                       41Eh     CRCCON0         49Eh  —               51Eh              —   59Eh  —               61Eh  CWG2STR         69Eh  —               71Eh  PIE8            79Eh  —

                                       41Fh     CRCCON1         49Fh  —               51Fh              —   59Fh  —               61Fh  —               69Fh  —               71Fh  —               79Fh  —

                                       420h                     4A0h                  520h                  5A0h                  620h                  6A0h                  720h                  7A0h

                                                Unimplemented         Unimplemented         Unimplemented         Unimplemented         Unimplemented         Unimplemented         Unimplemented         Unimplemented

                                                Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’

                                       46Fh                     4EFh                  56Fh                  5EFh                  66Fh                  6EFh                  76Fh                  7EFh

                                       470h     Common RAM      4F0h  Common RAM      570h  Common RAM      5F0h  Common RAM      670h  Common RAM      6F0h  Common RAM      770h  Common RAM      7F0h  Common RAM

                                                Accesses              Accesses              Accesses              Accesses              Accesses              Accesses              Accesses              Accesses

                                       47Fh     70h – 7Fh       4FFh  70h – 7Fh       57Fh  70h – 7Fh       5FFh  70h – 7Fh       67Fh  70h – 7Fh       6FFh  70h – 7Fh       77Fh  70h – 7Fh       7FFh  70h – 7Fh

                                       Legend:     = Unimplemented data memory locations, read as ‘0’.

DS40001826C-page 29
 2016-2018 Microchip Technology Inc.  TABLE 3-5:              PIC16F18854 MEMORY MAP BANK 16-23                                                                                                                          PIC16(L)F18854

                                                 BANK 16              BANK 17               BANK 18               BANK 19               BANK 20               BANK 21               BANK 22               BANK 23

                                       800h                     880h                  900h                  980h                  A00h                  A80h                  B00h                  B80h

                                                Core Registers        Core Registers        Core Registers        Core Registers        Core Registers        Core Registers        Core Registers        Core Registers

                                                 (Table 3-2 )         (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)

                                       80Bh                     88Bh                  90Bh                  98Bh                  A0Bh                  A8Bh                  B0Bh                  B8Bh

                                       80Ch      WDTCON0        88Ch  CPUDOZE         90Ch  FVRCON          98Ch  —               A0Ch                  A8Ch                  B0Ch                  B8Ch

                                       80Dh      WDTCON1        88Dh  OSCCON1         90Dh              —   98Dh  —

                                       80Eh      WDTPSL         88Eh  OSCCON2         90Eh  DAC1CON0        98Eh  —

                                       80Fh      WDTPSH         88Fh  OSCCON3         90Fh  DAC1CON1        98Fh  CMOUT

                                       810h      WDTTMR         890h  OSCSTAT         910h              —   990h  CM1CON0

                                       811h      BORCON         891h         OSCEN    911h              —   991h  CM1CON1

                                       812h     VREGCON(1)      892h  OSCTUNE         912h              —   992h  CM1NSEL

                                       813h      PCON0          893h  OSCFRQ          913h              —   993h  CM1PSEL

                                       814h      —(2)           894h         —        914h              —   994h  CM2CON0

                                       815h      —              895h  CLKRCON         915h              —   995h  CM2CON1

                                       816h      —              896h  CLKRCLK         916h              —   996h  CM2NSEL

                                       817h      —              897h  MDCON0          917h              —   997h  CM2PSEL               Unimplemented         Unimplemented         Unimplemented         Unimplemented

                                       818h      —              898h  MDCON1          918h              —   998h  —                     Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’

                                       819h      —              899h         MDSRC    919h              —   999h  —

                                       81Ah      NVMADRL        89Ah  MDCARL          91Ah              —   99Ah  —

                                       81Bh      NVMADRH        89Bh  MDCARH          91Bh              —   99Bh  —

                                       81Ch      NVMDATL        89Ch         —        91Ch              —   99Ch  —

                                       81Dh      NVMDATH        89Dh         —        91Dh              —   99Dh  —

                                       81Eh      NVMCON1        89Eh         —        91Eh              —   99Eh  —

                                       81Fh      NVMCON2        89Fh         —        91Fh  ZCDCON          99Fh  —

                                       820h                     8A0h                  920h                  9A0h

                                                Unimplemented         Unimplemented         Unimplemented         Unimplemented

                                                 Read as ‘0’          Read as ‘0’           Read as ‘0’           Read as ‘0’

                                       86Fh                     8EFh                  96Fh                  9EFh                  A6Fh                  AEFh                  B6Fh                  BEFh

                                       870h     Common RAM      8F0h  Common RAM      970h  Common RAM      9F0h  Common RAM      A70h  Common RAM      AF0h  Common RAM      B70h  Common RAM      BF0h  Common RAM

                                                 Accesses             Accesses              Accesses              Accesses              Accesses              Accesses              Accesses              Accesses

                                       87Fh      70h – 7Fh      8FFh  70h – 7Fh       97Fh  70h – 7Fh       9FFh  70h – 7Fh       A7Fh  70h – 7Fh       AFFh  70h – 7Fh       B7Fh  70h – 7Fh       BFFh  70h – 7Fh

                                       Legend:     = Unimplemented data memory locations, read as ‘0’.

                                       Note  1:  PIC16F18854 only.

                                             2:  Reserved, maintain as ‘0’.

DS40001826C-page 30
 2016-2018 Microchip Technology Inc.  TABLE 3-6:            PIC16(L)F18854 MEMORY MAP BANK 24-31                                                                                                                                PIC16(L)F18854

                                                BANK 24               BANK 25               BANK 26               BANK 27               BANK 28                  BANK 29                  BANK 30                BANK 31

                                       C00h                     C80h                  D00h                  D80h                  E00h                     E80h                     F00h                   F80h

                                                Core Registers        Core Registers        Core Registers        Core Registers        Core Registers           Core Registers           Core Registers         Core Registers

                                                (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)           (Table 3-2)              (Table 3-2)              (Table 3-2)            (Table 3-2)

                                       C0Bh                     C8Bh                  D0Bh                  D8Bh                  E0Bh                     E8Bh                     F0Bh                   F8Bh

                                       C0Ch                     C8Ch                  D0Ch                  D8Ch                  E0Ch                     E8Ch                     F0Ch                   F8Ch

                                                                                                                                                                                                                 Unimplemented

                                                                                                                                                                                                                 Read as ‘0’

                                                Unimplemented         Unimplemented         Unimplemented         Unimplemented         See Table 3-7 for        See Table 3-8 for        See Tables  3-9

                                                Read as ‘0’           Read as ‘0’           Read as ‘0’           Read as ‘0’           register mapping         register mapping         for register

                                                                                                                                        details                  details                  mapping details  FE3h

                                                                                                                                                                                                           FE4h  STATUS_SHAD

                                                                                                                                                                                                           FE5h  WREG_SHAD

                                                                                                                                                                                                           FE6h  BSR_SHAD

                                                                                                                                                                                                           FE7h  PCLATH_SHAD

                                                                                                                                                                                                           FE8h  FSR0L_SHAD

                                                                                                                                                                                                           FE9h  FSR0H_SHAD

                                                                                                                                                                                                           FEAh  FSR1L_SHAD

                                                                                                                                                                                                           FEBh  FSR1H_SHAD

                                                                                                                                                                                                           FECh  —

                                                                                                                                                                                                           FEDh  STKPTR

                                       C6Fh                     CEFh                  D6Fh                  DEFh                  E6Fh                     EEFh                     F6Fh                   FEEh  TOSL

                                                                                                                                                                                                           FEFh  TOSH

                                       C70h     Common RAM      CF0h  Common RAM      D70h  Common RAM      DF0h  Common RAM      E70h  Common RAM         EF0h  Common RAM         F70h  Common RAM       FF0h  Common RAM

                                                Accesses              Accesses              Accesses              Accesses              Accesses                 Accesses                 Accesses               Accesses

                                                70h – 7Fh       CFFh  70h – 7Fh       D7Fh  70h – 7Fh       DFFh  70h – 7Fh       E7Fh  70h – 7Fh          EFFh  70h – 7Fh          F7Fh  70h – 7Fh        FFFh  70h – 7Fh

                                       C7Fh

                                       Legend:     = Unimplemented data memory locations, read as ‘0’.

DS40001826C-page 31
PIC16(L)F18854

TABLE 3-7:  PIC16(L)F18854             MEMORY MAP,               BANK 28

                  Bank 28

            E0Ch  —                                              Bank 28

            E0Dh  —                    E2Eh                      CLC4CON

            E0Eh  —                    E2Fh                      CLC4POL

            E0Fh  CLCDATA              E30h                      CLC4SEL0

            E10h  CLC1CON              E31h                      CLC4SEL1

            E11h  CLC1POL              E32h                      CLC4SEL2

            E12h  CLC1SEL0             E33h                      CLC4SEL3

            E13h  CLC1SEL1             E34h                      CLC4GLS0

            E14h  CLC1SEL2             E35h                      CLC4GLS1

            E15h  CLC1SEL3             E36h                      CLC4GLS2

            E16h  CLC1GLS0             E37h                      CLC4GLS3

            E17h  CLC1GLS1             E38h

            E18h  CLC1GLS2                                       —

                                       E6Fh

            E19h  CLC1GLS3

            E1Ah  CLC2CON

            E1Bh  CLC2POL

            E1Ch  CLC2SEL0

            E1Dh  CLC2SEL1

            E1Eh  CLC2SEL2

            E1Fh  CLC2SEL3

            E20h  CLC2GLS0

            E21h  CLC2GLS1

            E22h  CLC2GLS2

            E23h  CLC2GLS3

            E24h  CLC3CON

            E25h  CLC3POL

            E26h  CLC3SEL0

            E27h  CLC3SEL1

            E28h  CLC3SEL2

            E29h  CLC3SEL3

            E2Ah  CLC3GLS0

            E2Bh  CLC3GLS1

            E2Ch  CLC3GLS2

            E2Dh  CLC3GLS3

Legend:     = Unimplemented data memory locations, read as ‘0’.

 2016-2018 Microchip Technology Inc.                                      DS40001826C-page 32
PIC16(L)F18854

TABLE 3-8:  PIC16(L)F18854             MEMORY  MAP, BANK 29

                  Bank 29                                        Bank 29

            E8Ch  —                            EB1h              CWG1PPS

            E8Dh  —                            EB2h              CWG2PPS

            E8Eh  —                            EB3h              CWG3PPS

            E8Fh  PPSLOCK                      EB4h              —

            E90h  INTPPS                       EB5h              —

            E91h  T0CKIPPS                     EB6h              —

            E92h  T1CKIPPS                     EB7h              —

            E93h  T1GPPS                       EB8h              MDCARLPPS

            E94h  T3CKIPPS                     EB9h              MDCARHPPS

            E95h  T3GPPS                       EBAh              MDSRCPPS

            E96h  T5CKIPPS                     EBBh              CLCIN0PPS

            E97h  T5GPPS                       EBCh              CLCIN1PPS

            E98h  —                            EBDh              CLCIN2PPS

            E99h  —                            EBEh              CLCIN3PPS

            E9Ah  —                            EBFh              —

            E9Bh  —                            EC0h              —

            E9Ch  T2AINPPS                     EC1h              —

            E9Dh  T4AINPPS                     EC2h              —

            E9Eh  T6AINPPS                     EC3h              ADCACTPPS

            E9Fh  —                            EC4h              —

            EA0h  —                            EC5h              SSP1CLKPPS

            EA1h  CCP1PPS                      EC6h              SSP1DATPPS

            EA2h  CCP2PPS                      EC7h              SSP1SSPPS

            EA3h  CCP3PPS                      EC8h              SSP2CLKPPS

            EA4h  CCP4PPS                      EC9h              SSP2DATPPS

            EA5h  CCP5PPS                      ECAh              SSP2SSPPS

            EA6h  —                            ECBh              RXPPS

            EA7h  —                            ECCh              TXPPS

            EA8h  —                            ECDh

            EA9h  SMT1WINPPS                                     —

            EAAh  SMT1SIGPPS                   EEFh

            EABh  SMT2WINPPS

            EACh  SMT2SIGPPS

            EADh  —

            EAEh  —

            EAFh  —

            EB0h  —

Legend:     = Unimplemented data memory locations, read as ‘0’.

 2016-2018 Microchip Technology Inc.                                        DS40001826C-page 33
PIC16(L)F18854

TABLE 3-9:  PIC16(L)F18854 MEMORY                   MAP,  BANK  30

                        Bank 30                                                    Bank 30

                  F0Ch                 —                                     F40h  —(1)

                  F0Dh                 —                                     F41h  —(1)

                  F0Eh                 —                                     F42h  —

                  F0Fh                 —                                     F43h  ANSELB

                  F10h  RA0PPS                                               F44h  WPUB

                  F11h  RA1PPS                                               F45h  ODCONB

                  F12h  RA2PPS                                               F46h  SLRCONB

                  F13h  RA3PPS                                               F47h  INLVLB

                  F14h  RA4PPS                                               F48h  IOCBP

                  F15h  RA5PPS                                               F49h  IOCBN

                  F16h  RA6PPS                                               F4Ah  IOCBF

                  F17h  RA7PPS                                               F4Bh  —(1)

                  F18h  RB0PPS                                               F4Ch  —(1)

                  F19h  RB1PPS                                               F4Dh  —

                  F1Ah  RB2PPS                                               F4Eh  ANSELC

                  F1Bh  RB3PPS                                               F4Fh  WPUC

                  F1Ch  RB4PPS                                               F50h  ODCONC

                  F1Dh  RB5PPS                                               F51h  SLRCONC

                  F1Eh  RB6PPS                                               F52h  INLVLC

                  F1Fh  RB7PPS                                               F53h  IOCCP

                  F20h  RC0PPS                                               F54h  IOCCN

                  F21h  RC1PPS                                               F55h  IOCCF

                  F22h  RC2PPS                                               F56h  —(1)

                  F23h  RC3PPS                                               F57h  —(1)

                  F24h  RC4PPS                                               F58h

                  F25h  RC5PPS                                                     —

                  F26h  RC6PPS                                               F64h

                  F27h  RC7PPS                                               F65h  WPUE

                  F28h                                                       F66h  —

                                       —                                     F67h  —

                  F37h                                                       F68h  INLVLE

                  F38h  ANSELA                                               F69h  IOCEP

                  F39h  WPUA                                                 F6Ah  IOCEN

                  F3Ah  ODCONA                                               F6Bh  IOCEF

                  F3Bh  SLRCONA                                              F6Ch  —

                  F3Ch  INLVLA                                               F6Dh  —

                  F3Dh  IOCAP                                                F6Eh  —

                  F3Eh  IOCAN                                                F6Fh  —

                  F3Fh  IOCAF

            Legend:     = Unimplemented data memory locations, read as ‘0’.

            Note  1:    Reserved, maintain as ‘0’.

 2016-2018 Microchip Technology Inc.                                                       DS40001826C-page 34
PIC16(L)F18854

TABLE 3-10:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (ALL BANKS)

                                                                                                                Value on:            Value on all

Address    Name    Bit 7  Bit 6              Bit 5        Bit 4  Bit 3  Bit 2          Bit 1            Bit 0   POR, BOR             other

                                                                                                                                     Resets

All Banks

000h       INDF0   Addressing this location uses contents of FSR0H/FSR0L to address data memory (not a          xxxx  xxxx           xxxx  xxxx

                   physical register)

001h       INDF1   Addressing this location uses contents of FSR1H/FSR1L to address data memory (not a          xxxx  xxxx           xxxx  xxxx

                   physical register)

002h       PCL     Program Counter (PC) Least Significant Byte                                                  0000  0000           0000  0000

003h       STATUS  —      —                  —            TO     PD                 Z  DC               C       ---1  1000           ---q  quuu

004h       FSR0L   Indirect Data Memory Address 0 Low Pointer                                                   0000  0000           uuuu  uuuu

005h       FSR0H   Indirect Data Memory Address 0 High Pointer                                                  0000  0000           0000  0000

006h       FSR1L   Indirect Data Memory Address 1 Low Pointer                                                   0000  0000           uuuu  uuuu

007h       FSR1H   Indirect Data Memory Address 1 High Pointer                                                  0000  0000           0000  0000

008h       BSR     —      —                  —            BSR4   BSR3   BSR2           BSR1             BSR0    ---0  0000           ---0  0000

009h       WREG    Working Register                                                                             0000  0000           uuuu  uuuu

00Ah       PCLATH  —      Write Buffer for the upper 7 bits of the Program Counter                              -000  0000           -000  0000

00Bh       INTCON  GIE    PEIE               —            —      —      —              —                INTEDG  00--  ---1           00--  ---1

Legend:         x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations

                unimplemented, read as ‘0’.

Note  1:   These Registers can be accessed from any bank

 2016-2018 Microchip Technology Inc.                                                                           DS40001826C-page 35
 2016-2018 Microchip Technology Inc.  TABLE     3-11:     SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31                                                                                                                        PIC16(L)F18854

                                       Address         Name  Bit 7            Bit 6             Bit 5   Bit 4                             Bit 3      Bit 2               Bit 1              Bit 0    Value on:   Value on all

                                                                                                                                                                                                     POR, BOR    other Resets

                                       Bank 0

                                                                                                        CPU CORE REGISTERS; see Table 3-2            for specifics

                                       00Ch      PORTA       RA7              RA6               RA5     RA4                               RA3        RA2                 RA1                RA0      xxxx  xxxx  xxxx  xxxx

                                       00Dh      PORTB       RB7              RB6               RB5     RB4                               RB3        RB2                 RB1                RB0      xxxx  xxxx  xxxx  xxxx

                                       00Eh      PORTC       RC7              RC6               RC5     RC4                               RC3        RC2                 RC1                RC0      xxxx  xxxx  xxxx  xxxx

                                       00Fh             —                                                        Unimplemented                                                                       —           —

                                       010h      PORTE       —                —                 —       —                                 RE3        —                   —                  —        ----  x---  ----  x---

                                       011h      TRISA       TRISA7           TRISA6            TRISA5  TRISA4                            TRISA3     TRISA2         TRISA1                  TRISA0   1111  1111  1111  1111

                                       012h      TRISB       TRISB7           TRISB6            TRISB5  TRISB4                            TRISB3     TRISB2         TRISB1                  TRISB0   1111  1111  1111  1111

                                       013h      TRISC       TRISC7           TRISC6            TRISC5  TRISC4                            TRISC3     TRISC2         TRISC1                  TRISC0   1111  1111  1111  1111

                                       014h             —                                                        Unimplemented                                                                       —           —

                                       015h             —                                                        Unimplemented                                                                       —           —

                                       016h      LATA        LATA7            LATA6             LATA5   LATA4                             LATA3      LATA2               LATA1              LATA0    xxxx  xxxx  uuuu  uuuu

                                       017h      LATB        LATB7            LATB6             LATB5   LATB4                             LATB3      LATB2               LATB1              LATB0    xxxx  xxxx  uuuu  uuuu

                                       018h      LATC        LATC7            LATC6             LATC5   LATC4                             LATC3      LATC2               LATC1              LATC0    xxxx  xxxx  uuuu  uuuu

                                       019h             —                                                        Unimplemented                                                                       —           —

                                       01Ah             —                                                        Unimplemented                                                                       —           —

                                       01Bh             —                                                        Unimplemented                                                                       —           —

                                       01Ch      TMR0L       Holding Register for the Least Significant Byte of the 16-bit TMR0 Register                                                             0000  0000  0000  0000

                                       01Dh      TMR0H       Holding Register for the Most Significant Byte of the 16-bit TMR0 Register                                                              1111  1111  1111  1111

                                       01Eh      T0CON0      T0EN             —                 T0OUT   T016BIT                                         T0OUTPS<3:0>                                 0-00  0000  0-00  0000

                                       01Fh      T0CON1                       T0CS<2:0>                 T0ASYNC                                             T0CKPS<3:0>                              0000  0000  0000  0000

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved.  Shaded locations unimplemented,  read  as ‘0’.

DS40001826C-page 36                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE       3-11:     SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                          PIC16(L)F18854

                                       Address     Name      Bit 7              Bit 6             Bit 5        Bit 4   Bit 3          Bit 2                             Bit 1           Bit 0        Value on:   Value on all

                                                                                                                                                                                                     POR, BOR    other Resets

                                       Bank 1

                                                                                                          CPU CORE REGISTERS; see Table 3-2 for specifics

                                       08Ch        ADRESL                                                              ADRESL<7:0>                                                                   0000  0000  0000  0000

                                       08Dh        ADRESH                                                              ADRESH<7:0>                                                                   0000  0000  0000  0000

                                       08Eh        ADPREVL                                                             ADPREVL<7:0>                                                                  0000  0000  0000  0000

                                       08Fh        ADPREVH                                                             ADPREVH<7:0>                                                                  0000  0000  0000  0000

                                       090h        ADACCL                                                              ADACCL<7:0>                                                                   xxxx  xxxx  uuuu  uuuu

                                       091h        ADACCH                                                              ADACCH<7:0>                                                                   xxxx  xxxx  uuuu  uuuu

                                       092h               —                                                            Unimplemented                                                                 —           —

                                       093h        ADCON0    ADON               ADCONT            —            ADCS    —              ADFRM0                            —            ADGO            00-0  -0-0  00-0  -0-0

                                       094h        ADCON1    ADPPOL             ADIPEN            ADGPOL       —       —                          —                     —            ADDSEN          000-  ---0  000-  ---0

                                       095h        ADCON2    ADPSIS                               ADCRS<2:0>           ADACLR                                           ADMD<2:0>                    0000  0000  0000  0000

                                       096h        ADCON3    —                                    ADCALC<2:0>          ADSOI                                            ADTMD<2:0>                   -000  0000  -000  0000

                                       097h        ADSTAT    ADAOV              ADUTHR            ADLTHR       ADMATH  —                                                ADSTAT<2:0>                  0000  -000  0000  -000

                                       098h        ADCLK     —                  —                                                     ADCCS<5:0>                                                     --00  0000  --00  0000

                                       099h        ADACT     —                  —                 —                                   ADACT<4:0>                                                     ---0  0000  ---0  0000

                                       09Ah        ADREF     —                  —                 —            ADNREF  —                          —                        ADPREF<1:0>               ---0  --00  ---0  --00

                                       09Bh        ADCAP     —                  —                 —                                   ADCAP<4:0>                                                     ---0  0000  ---0  0000

                                       09Ch        ADPRE                                                               ADPRE<7:0>                                                                    0000  0000  0000  0000

                                       09Dh        ADACQ                                                               ADACQ<7:0>                                                                    0000  0000  0000  0000

                                       09Eh        ADPCH     —                  —                                                     ADPCH<5:0>                                                     --00  0000  --00  0000

                                       09Fh               —                                                            Unimplemented                                                                 —           —

                                       Legend:     x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented, read as ‘0’.

DS40001826C-page 37                    Note    1:  Register present on PIC16F18854 devices only.

                                               2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE     3-11:     SPECIAL FUNCTION REGISTER                     SUMMARY BANKS 0-31 (CONTINUED)                                                                                            PIC16(L)F18854

                                       Address   Name      Bit 7              Bit 6             Bit 5       Bit 4           Bit 3                       Bit 2             Bit 1                 Bit 0    Value on:   Value on all

                                                                                                                                                                                                         POR, BOR    other Resets

                                       Bank 2

                                                                                                            CPU CORE REGISTERS; see Table 3-2 for specifics

                                       10Ch      ADCNT                                                                      ADCNT<7:0>                                                                   xxxx  xxxx  uuuu  uuuu

                                       10Dh      ADRPT                                                                      ADRPT<7:0>                                                                   0000  0000  0000  0000

                                       10Eh      ADLTHL                                                                     ADLTH<7:0>                                                                   0000  0000  0000  0000

                                       10Fh      ADLTHH                                                                     ADLTH<15:8>                                                                  0000  0000  0000  0000

                                       110h      ADUTHL                                                                     ADUTH<7:0>                                                                   0000  0000  0000  0000

                                       111h      ADUTHH                                                                     ADUTH<15:8>                                                                  0000  0000  0000  0000

                                       112h      ADSTPTL                                                                    ADSTPT<7:0>                                                                  0000  0000  0000  0000

                                       113h      ADSTPTH                                                                    ADSTPT<15:8>                                                                 0000  0000  0000  0000

                                       114h      ADFLTRL                                                                    ADFLTR<7:0>                                                                  xxxx  xxxx  uuuu  uuuu

                                       115h      ADFLTRH                                                                    ADFLTR<15:8>                                                                 xxxx  xxxx  uuuu  uuuu

                                       116h      ADERRL                                                                     ADERR<7:0>                                                                   0000  0000  0000  0000

                                       117h      ADERRH                                                                     ADERR<15:8>                                                                  0000  0000  0000  0000

                                       118h             —                                                                   Unimplemented                                                                —           —

                                       119h      RC1REG                                                                     RC1REG<7:0>                                                                  0000  0000  0000  0000

                                       11Ah      TX1REG                                                                     TX1REG<7:0>                                                                  0000  0000  0000  0000

                                       11Bh      SP1BRGL                                                                    SP1BRGL<7:0>                                                                 0000  0000  0000  0000

                                       11Ch      SP1BRGH                                                                    SP1BRGH<7:0>                                                                 0000  0000  0000  0000

                                       11Dh      RC1STA    SPEN               RX9               SREN        CREN            ADDEN                       FERR              OERR                  RX9D     0000  000x  0000  000x

                                       11Eh      TX1STA    CSRC               TX9               TXEN        SYNC            SENDB                       BRGH              TRMT                  TX9D     0000  0010  0000  0010

                                       11Fh      BAUD1CON  ABDOVF             RCIDL             —           SCKP            BRG16                       —                 WUE                   ABDEN    01-0  0-00  01-0  0-00

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, -  =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations  unimplemented,  read  as ‘0’.

DS40001826C-page 38                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE     3-11:     SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                PIC16(L)F18854

                                       Address   Name      Bit 7              Bit 6             Bit 5      Bit 4           Bit 3                       Bit 2             Bit 1                    Bit 0  Value on:   Value on all

                                                                                                                                                                                                         POR, BOR    other Resets

                                       Bank 3

                                                                                                           CPU CORE REGISTERS; see Table 3-2 for specifics

                                       18Ch      SSP1BUF                                                                   SSPBUF<7:0>                                                                   xxxx  xxxx  xxxx  xxxx

                                       18Dh      SSP1ADD                                                                   SSPADD<7:0>                                                                   0000  0000  0000  0000

                                       18Eh      SSP1MSK                                                                   SSPMSK<7:0>                                                                   1111  1111  1111  1111

                                       18Fh      SSP1STAT  SMP                CKE               D/A        P               S                           R/W               UA                       BF     0000  0000  0000  0000

                                       190h      SSP1CON1  WCOL               SSPOV             SSPEN      CKP                                                SSPM<3:0>                                  0000  0000  0000  0000

                                       191h      SSP1CON2  GCEN               ACKSTAT           ACKDT      ACKEN           RCEN                        PEN               RSEN                     SEN    0000  0000  0000  0000

                                       192h      SSP1CON3  ACKTIM             PCIE              SCIE       BOEN            SDAHT                       SBCDE             AHEN                     DHEN   0000  0000  0000  0000

                                       193h             —                                                                  Unimplemented                                                                 —           —

                                       194h             —                                                                  Unimplemented                                                                 —           —

                                       195h             —                                                                  Unimplemented                                                                 —           —

                                       196h      SSP2BUF                                                                   SSPBUF<7:0>                                                                   xxxx  xxxx  xxxx  xxxx

                                       197h      SSP2ADD                                                                   SSPADD<7:0>                                                                   0000  0000  0000  0000

                                       198h      SSP2MSK                                                                   SSPMSK<7:0>                                                                   1111  1111  1111  1111

                                       199h      SSP2STAT  SMP                CKE               D/A        P               S                           R/W               UA                       BF     0000  0000  0000  0000

                                       19Ah      SSP2CON1  WCOL               SSPOV             SSPEN      CKP                                                SSPM<3:0>                                  0000  0000  0000  0000

                                       19Bh      SSP2CON2  GCEN               ACKSTAT           ACKDT      ACKEN           RCEN                        PEN               RSEN                     SEN    0000  0000  0000  0000

                                       19Ch      SSP2CON3  ACKTIM             PCIE              SCIE       BOEN            SDAHT                       SBCDE             AHEN                     DHEN   0000  0000  0000  0000

                                       19Dh             —                                                                  Unimplemented                                                                 —           —

                                       19Eh             —                                                                  Unimplemented                                                                 —           —

                                       19Fh             —                                                                  Unimplemented                                                                 —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations unimplemented,  read  as  ‘0’.

DS40001826C-page 39                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:       SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                  PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6             Bit 5             Bit 4                 Bit 3               Bit 2           Bit 1                 Bit 0  Value on:   Value on all

                                                                                                                                                                                                         POR, BOR    other Resets

                                       Bank 4

                                                                                                       CPU CORE REGISTERS; see Table 3-2 for specifics

                                       20Ch      TMR1L     Holding Register for the Least Significant Byte of the 16-bit TMR1 Register                                                                   0000  0000  uuuu  uuuu

                                       20Dh      TMR1H     Holding Register for the Most Significant Byte of the 16-bit TMR1 Register                                                                    0000  0000  uuuu  uuuu

                                       20Eh      T1CON     —                  —                        CKPS<1:0>                        —        SYNC                       RD16                  ON     --00  -000  --uu  -uuu

                                       20Fh      T1GCON    GE                 GPOL              GTM    GSPM                            GGO/DONE  GVAL                       —                     —      0000  0x--  uuuu  ux--

                                       210h      T1GATE    —                  —                 —                                                GSS<4:0>                                                ---0  0000  ---u  uuuu

                                       211h      T1CLK     —                  —                 —                 —                                                CS<3:0>                               ----  0000  ----  uuuu

                                       212h      TMR3L     Holding Register for the Least Significant Byte of the 16-bit TMR3 Register                                                                   0000  0000  uuuu  uuuu

                                       213h      TMR3H     Holding Register for the Most Significant Byte of the 16-bit TMR3 Register                                                                    0000  0000  uuuu  uuuu

                                       214h      T3CON     —                  —                        CKPS<1:0>                        —        SYNC                       RD16                  ON     --00  -000  --uu  -uuu

                                       215h      T3GCON    GE                 GPOL              GTM    GSPM                            GGO/DONE  GVAL                       —                     —      0000  0x--  uuuu  ux--

                                       216h      T3GATE    —                  —                 —                                                GSS<4:0>                                                ---0  0000  ---u  uuuu

                                       217h      T3CLK     —                  —                 —                 —                                                CS<3:0>                               ----  0000  ----  uuuu

                                       218h      TMR5L     Holding Register for the Least Significant Byte of the 16-bit TMR5 Register                                                                   0000  0000  uuuu  uuuu

                                       219h      TMR5H     Holding Register for the Most Significant Byte of the 16-bit TMR5 Register                                                                    0000  0000  uuuu  uuuu

                                       21Ah      T5CON     —                  —                        CKPS<1:0>                        —        SYNC                       RD16                  ON     --00  -000  --uu  -uuu

                                       21Bh      T5GCON    GE                 GPOL              GTM    GSPM                            GGO/DONE  GVAL                       —                     —      0000  0x--  uuuu  ux--

                                       21Ch      T5GATE    —                  —                 —                                                GSS<4:0>                                                ---0  0000  ---u  uuuu

                                       21Dh      T5CLK     —                  —                 —                 —                                                CS<3:0>                               ----  0000  ----  uuuu

                                       21Eh      CCPTMRS0  C4TSEL<1:0>                             C3TSEL<1:0>                                 C2TSEL<1:0>                         C1TSEL<1:0>           0101  0101  0101  0101

                                       21Fh      CCPTMRS1  —                  —                    P7TSEL<1:0>                                 P6TSEL<1:0>                         C5TSEL<1:0>           --01  0101  --01  0101

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented, read as ‘0’.

DS40001826C-page 40                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE     3-11:     SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                 PIC16(L)F18854

                                       Address   Name      Bit 7              Bit 6             Bit 5      Bit 4          Bit 3                       Bit 2              Bit 1                   Bit   0  Value on:   Value on all

                                                                                                                                                                                                          POR, BOR    other Resets

                                       Bank 5

                                                                                                         CPU CORE REGISTERS; see Table 3-2 for specifics

                                       28Ch      T2TMR     Holding Register for the 8-bit TMR2 Register                                                                                                   0000  0000  0000  0000

                                       28Dh      T2PR      TMR2 Period Register                                                                                                                           1111  1111  1111  1111

                                       28Eh      T2CON     ON                                   CKPS<2:0>                                                    OUTPS<3:0>                                   0000  0000  0000  0000

                                       28Fh      T2HLT     PSYNC              CKPOL             CKSYNC     —                                                     MODE                                     000-  0000  000-  0000

                                       290h      T2CLKCON  —                     —              —          —              —                                            CS<2:0>                            ----  -000  ----  -000

                                       291h      T2RST     —                     —              —                                                     RSEL<4:0>                                           ---0  0000  ---0  0000

                                       292h      T4TMR     Holding Register for the 8-bit TMR4 Register                                                                                                   0000  0000  0000  0000

                                       293h      T4PR      TMR4 Period Register                                                                                                                           1111  1111  1111  1111

                                       294h      T4CON     ON                                   CKPS<2:0>                                                    OUTPS<3:0>                                   0000  0000  0000  0000

                                       295h      T4HLT     PSYNC              CKPOL             CKSYNC     —                                                 MODE<3:0>                                    000-  0000  000-  0000

                                       296h      T4CLKCON  —                     —              —          —              —                                            CS<2:0>                            ----  -000  ----  -000

                                       297h      T4RST     —                     —              —                                                     RSEL<4:0>                                           ---0  0000  ---0  0000

                                       298h      T6TMR     Holding Register for the 8-bit TMR6 Register                                                                                                   0000  0000  0000  0000

                                       299h      T6PR      TMR6 Period Register                                                                                                                           1111  1111  1111  1111

                                       29Ah      T6CON     ON                                   CKPS<2:0>                                                    OUTPS<3:0>                                   0000  0000  0000  0000

                                       29Bh      T6HLT     PSYNC              CKPOL             CKSYNC     —                                                 MODE<3:0>                                    000-  0000  000-  0000

                                       29Ch      T6CLKCON  —                     —              —          —              —                                            CS<2:0>                            ----  -000  ----  -000

                                       29Dh      T6RST     —                     —              —                                                     RSEL<4:0>                                           ---0  0000  ---0  0000

                                       29Eh             —                                                                 Unimplemented                                                                   —           —

                                       29Fh             —                                                                 Unimplemented                                                                   —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented,  read as ‘0’, r = reserved.  Shaded locations unimplemented,  read  as  ‘0’.

DS40001826C-page 41                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE     3-11:    SPECIAL FUNCTION REGISTER                      SUMMARY BANKS 0-31 (CONTINUED)                                                                                                   PIC16(L)F18854

                                       Address   Name     Bit 7               Bit 6             Bit 5       Bit 4                     Bit 3                Bit 2              Bit 1                    Bit   0  Value on:   Value on all

                                                                                                                                                                                                                POR, BOR    other Resets

                                       Bank 6

                                                                                                            CPU CORE REGISTERS; see Table 3-2 for specifics

                                       30Ch      CCPR1L   Capture/Compare/PWM Register 1 (LSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       30Dh      CCPR1H   Capture/Compare/PWM Register 1 (MSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       30Eh      CCP1CON  EN                  —                 OUT         FMT                                                    MODE<3:0>                                    0-00  0000  0-00  0000

                                       30Fh      CCP1CAP  —                   —                 —           —                               —                      CTS<2:0>                                     ----  0000  ----  0000

                                       310h      CCPR2L   Capture/Compare/PWM Register 2 (LSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       311h      CCPR2H   Capture/Compare/PWM Register 2 (MSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       312h      CCP2CON  EN                  —                 OUT         FMT                                                    MODE<3:0>                                    0-00  0000  0-00  0000

                                       313h      CCP2CAP  —                   —                 —           —                               —                      CTS<2:0>                                     ----  0000  ----  0000

                                       314h      CCPR3L   Capture/Compare/PWM Register 3 (LSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       315h      CCPR3H   Capture/Compare/PWM Register 3 (MSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       316h      CCP3CON  EN                  —                 OUT         FMT                                                    MODE<3:0>                                    0-00  0000  0-00  0000

                                       317h      CCP3CAP  —                   —                 —           —                                                      CTS<3:0>                                     ----  0000  ----  0000

                                       318h      CCPR4L   Capture/Compare/PWM Register 4 (LSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       319h      CCPR4H   Capture/Compare/PWM Register 4 (MSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       31Ah      CCP4CON  EN                  —                 OUT         FMT                                                    MODE<3:0>                                    0-00  0000  0-00  0000

                                       31Bh      CCP4CAP  —                   —                 —           —                                                      CTS<3:0>                                     ----  0000  ----  0000

                                       31Ch      CCPR5L   Capture/Compare/PWM Register 5 (LSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       31Dh      CCPR5H   Capture/Compare/PWM Register 5 (MSB)                                                                                                                  xxxx  xxxx  xxxx  xxxx

                                       31Eh      CCP5CON  EN                  —                 OUT         FMT                                                    MODE<3:0>                                    0-00  0000  0-00  0000

                                       31Fh      CCP5CAP  —                   —                 —           —                                                      CTS<3:0>                                     ----  0000  ----  0000

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, -  =  unimplemented,  read  as  ‘0’,  r=  reserved.  Shaded  locations unimplemented,  read  as  ‘0’.

DS40001826C-page 42                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE     3-11:     SPECIAL FUNCTION REGISTER                     SUMMARY BANKS 0-31 (CONTINUED)                                                                                              PIC16(L)F18854

                                       Address   Name      Bit 7              Bit 6             Bit 5       Bit 4           Bit 3                       Bit 2             Bit 1                     Bit 0  Value on:   Value on all

                                                                                                                                                                                                           POR, BOR    other Resets

                                       Bank 7

                                                                                                            CPU CORE REGISTERS; see Table 3-2 for specifics

                                       38Ch      PWM6DCL          DC<1:0>                       —           —               —                           —                 —                         —      xx--  ----  uu--  ----

                                       38Dh      PWM6DCH                                                                    DC<9:2>                                                                        xxxx  xxxx  uuuu  uuuu

                                       38Eh      PWM6CON   EN                 —                 OUT         POL             —                           —                 —                         —      0-00  ----  0-00  ----

                                       38Fh             —                                                                   Unimplemented                                                                  —           —

                                       390h      PWM7DCL          DC<1:0>                       —           —               —                           —                 —                         —      xx--  ----  uu--  ----

                                       391h      PWM7DCH                                                                    DC<9:2>                                                                        xxxx  xxxx  uuuu  uuuu

                                       392h      PWM7CON   EN                 —                 OUT         POL             —                           —                 —                         —      0-00  ----  0-00  ----

                                       393h             —                                                                   Unimplemented                                                                  —           —

                                       394h             —                                                                   Unimplemented                                                                  —           —

                                       395h             —                                                                   Unimplemented                                                                  —           —

                                       396h             —                                                                   Unimplemented                                                                  —           —

                                       397h             —                                                                   Unimplemented                                                                  —           —

                                       398h             —                                                                   Unimplemented                                                                  —           —

                                       399h             —                                                                   Unimplemented                                                                  —           —

                                       39Ah             —                                                                   Unimplemented                                                                  —           —

                                       39Bh             —                                                                   Unimplemented                                                                  —           —

                                       39Ch             —                                                                   Unimplemented                                                                  —           —

                                       39Dh             —                                                                   Unimplemented                                                                  —           —

                                       39Eh             —                                                                   Unimplemented                                                                  —           —

                                       39Fh             —                                                                   Unimplemented                                                                  —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, -  =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations  unimplemented,  read  as  ‘0’.

DS40001826C-page 43                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                    PIC16(L)F18854

                                       Address      Name    Bit 7             Bit 6             Bit 5       Bit 4      Bit 3                           Bit 2             Bit 1                       Bit 0  Value on:   Value on all

                                                                                                                                                                                                            POR, BOR    other Resets

                                       Bank 8

                                                                                                            CPU CORE REGISTERS; see Table 3-2 for specifics

                                       40Ch      SCANLADRL                                                             LADR<7:0>                                                                            0000  0000  0000  0000

                                       40Dh      SCANLADRH                                                           LADR<15:8>                                                                             0000  0000  0000  0000

                                       40Eh      SCANHADRL                                                             HADR<7:0>                                                                            1111  1111  1111  1111

                                       40Fh      SCANHADRH                                                           HADR<15:8>                                                                             1111  1111  1111  1111

                                       410h      SCANCON0   EN                SCANGO            BUSY        INVALID    INTM                            —                        MODE<1:0>                   0000  0-00  0000  0-00

                                       411h      SCANTRIG   —                 —                 —           —                                                 TSEL<3:0>                                     ----  0000  ----  0000

                                       412h         —                                                                Unimplemented                                                                          —           —

                                       413h         —                                                                Unimplemented                                                                          —           —

                                       414h         —                                                                Unimplemented                                                                          —           —

                                       415h         —                                                                Unimplemented                                                                          —           —

                                       416h      CRCDATL                                                               DATA<7:0>                                                                            xxxx  xxxx  xxxx  xxxx

                                       417h      CRCDATH                                                             DATA<15:8>                                                                             xxxx  xxxx  xxxx  xxxx

                                       418h      CRCACCL                                                               ACC<7:0>                                                                             0000  0000  0000  0000

                                       419h      CRCACCH                                                               ACC<15:8>                                                                            0000  0000  0000  0000

                                       41Ah      CRCSHIFTL                                                             SHIFT<7:0>                                                                           0000  0000  0000  0000

                                       41Bh      CRCSHIFTH                                                           SHIFT<15:8>                                                                            0000  0000  0000  0000

                                       41Ch      CRCXORL                                                       X<7:1>                                                                                —      xxxx  xxx-  xxxx  xxx-

                                       41Dh      CRCXORH                                                               X<15:8>                                                                              xxxx  xxxx  xxxx  xxxx

                                       41Eh      CRCCON0    EN                CRCGO             BUSY        ACCM       —                               —                 SHIFTM            FULL             0000  --00  0000  --00

                                       41Fh      CRCCON1                             DLEN<3:0>                                                                PLEN<3:0>                                     0000  0000  0000  0000

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, -  =  unimplemented, read as ‘0’, r = reserved.  Shaded locations unimplemented, read as ‘0’.

DS40001826C-page 44                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                        PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6              Bit 5         Bit 4           Bit 3                       Bit 2             Bit 1                       Bit 0  Value on:   Value on all

                                                                                                                                                                                                                POR, BOR    other Resets

                                       Bank 9

                                                                                                               CPU CORE REGISTERS; see Table 3-2 for specifics

                                       48Ch      SMT1TMRL                                                                      TMR<7:0>                                                                         0000  0000  0000  0000

                                       48Dh      SMT1TMRH                                                                      TMR<15:8>                                                                        0000  0000  0000  0000

                                       48Eh      SMT1TMRU                                                                      TMR<23:16>                                                                       0000  0000  0000  0000

                                       48Fh      SMT1CPRL                                                                      CPR<7:0>                                                                         xxxx  xxxx  uuuu  uuuu

                                       490h      SMT1CPRH                                                                      CPR<15:8>                                                                        xxxx  xxxx  uuuu  uuuu

                                       491h      SMT1CPRU                                                                      CPR<23:16>                                                                       xxxx  xxxx  uuuu  uuuu

                                       492h      SMT1CPWL                                                                      CPW<7:0>                                                                         xxxx  xxxx  uuuu  uuuu

                                       493h      SMT1CPWH                                                                      CPW<15:8>                                                                        xxxx  xxxx  uuuu  uuuu

                                       494h      SMT1CPWU                                                                      CPW<23:16>                                                                       xxxx  xxxx  uuuu  uuuu

                                       495h      SMT1PRL                                                                       PR<7:0>                                                                          1111  1111  1111  1111

                                       496h      SMT1PRH                                                                       PR<15:8>                                                                         1111  1111  1111  1111

                                       497h      SMT1PRU                                                                       PR<23:16>                                                                        1111  1111  1111  1111

                                       498h      SMT1CON0  EN                 —                  STP           WPOL            SPOL                        CPOL                  SMT1PS<1:0>                    0-00  0000  0-00  0000

                                       499h      SMT1CON1  SMT1GO             REPEAT             —             —                                                  MODE<3:0>                                     00--  0000  00--  0000

                                       49Ah      SMT1STAT  CPRUP              CPWUP              RST           —               —                           TS                WS                          AS     000-  -000  000-  -000

                                       49Bh      SMT1CLK   —                  —                  —             —               —                                      CSEL<2:0>                                 ----  -000  ----  -000

                                       49Ch      SMT1SIG   —                  —                  —                                                         SSEL<4:0>                                            ---0  0000  ---0  0000

                                       49Dh      SMT1WIN   —                  —                  —                                                         WSEL<4:0>                                            ---0  0000  ---0  0000

                                       49Eh         —                                                                          Unimplemented                                                                    —           —

                                       49Fh         —                                                                          Unimplemented                                                                    —           —

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition,  -  =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations unimplemented, read as ‘0’.

DS40001826C-page 45                    Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                        PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6              Bit 5         Bit 4           Bit 3                       Bit 2             Bit 1                       Bit 0  Value on:   Value on all

                                                                                                                                                                                                                POR, BOR    other Resets

                                       Bank 10

                                                                                                               CPU CORE REGISTERS; see Table 3-2 for specifics

                                       50Ch      SMT2TMRL                                                                      TMR<7:0>                                                                         0000  0000  0000  0000

                                       50Dh      SMT2TMRH                                                                      TMR<15:8>                                                                        0000  0000  0000  0000

                                       50Eh      SMT2TMRU                                                                      TMR<23:16>                                                                       0000  0000  0000  0000

                                       50Fh      SMT2CPRL                                                                      CPR<7:0>                                                                         xxxx  xxxx  uuuu  uuuu

                                       510h      SMT2CPRH                                                                      CPR<15:8>                                                                        xxxx  xxxx  uuuu  uuuu

                                       511h      SMT2CPRU                                                                      CPR<23:16>                                                                       xxxx  xxxx  uuuu  uuuu

                                       512h      SMT2CPWL                                                                      CPW<7:0>                                                                         xxxx  xxxx  uuuu  uuuu

                                       513h      SMT2CPWH                                                                      CPW<15:8>                                                                        xxxx  xxxx  uuuu  uuuu

                                       514h      SMT2CPWU                                                                      CPW<23:16>                                                                       xxxx  xxxx  uuuu  uuuu

                                       515h      SMT2PRL                                                                       PR<7:0>                                                                          1111  1111  1111  1111

                                       516h      SMT2PRH                                                                       PR<15:8>                                                                         1111  1111  1111  1111

                                       517h      SMT2PRU                                                                       PR<23:16>                                                                        1111  1111  1111  1111

                                       518h      SMT2CON0  EN                 —                  STP           WPOL            SPOL                        CPOL                  SMT2PS<1:0>                    0-00  0000  0-00  0000

                                       519h      SMT2CON1  SMT2GO             REPEAT             —             —                                                  MODE<3:0>                                     00--  0000  00--  0000

                                       51Ah      SMT2STAT  CPRUP              CPWUP              RST           —               —                           TS                WS                          AS     000-  -000  000-  -000

                                       51Bh      SMT2CLK   —                  —                  —             —               —                                      CSEL<2:0>                                 ----  -000  ----  -000

                                       51Ch      SMT2SIG   —                  —                  —                                                         SSEL<4:0>                                            ---0  0000  ---0  0000

                                       51Dh      SMT2WIN   —                  —                  —                                                         WSEL<4:0>                                            ---0  0000  ---0  0000

                                       51Eh         —                                                                          Unimplemented                                                                    —           —

                                       51Fh         —                                                                          Unimplemented                                                                    —           —

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition,  -  =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations unimplemented, read as ‘0’.

DS40001826C-page 46                    Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                               PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6             Bit 5      Bit 4           Bit 3                       Bit 2  Bit 1                           Bit 0    Value on:   Value on all

                                                                                                                                                                                                       POR, BOR    other Resets

                                       Bank 11

                                                                                                           CPU CORE REGISTERS; see Table 3-2 for specifics

                                       58Ch      NCO1ACCL                                                                  NCO1ACC<7:0>                                                                0000  0000  0000  0000

                                       58Dh      NCO1ACCH                                                                  NCO1ACC<15:8>                                                               0000  0000  0000  0000

                                       58Eh      NCO1ACCU  —                  —                 —          —                                           NCO1ACC<19:16>                                  ----  0000  ----  0000

                                       58Fh      NCO1INCL                                                                  NCO1INC<7:0>                                                                0000  0001  0000  0001

                                       590h      NCO1INCH                                                                  NCO1INC<15:8>                                                               0000  0000  0000  0000

                                       591h      NCO1INCU  —                  —                 —          —                                           NCO1INC<19:16>                                  ----  0000  ----  0000

                                       592h      NCO1CON   N1EN               —                 N1OUT      N1POL           —                           —               —                      N1PFM    0-00  ---0  0-00  ---0

                                       593h      NCO1CLK                      N1PWS<2:0>                   —               —                                  N1CKS<2:0>                               000-  -000  000-  -000

                                       594h         —                                                                      Unimplemented                                                               —           —

                                       595h         —                                                                      Unimplemented                                                               —           —

                                       596h         —                                                                      Unimplemented                                                               —           —

                                       597h         —                                                                      Unimplemented                                                               —           —

                                       598h         —                                                                      Unimplemented                                                               —           —

                                       599h         —                                                                      Unimplemented                                                               —           —

                                       59Ah         —                                                                      Unimplemented                                                               —           —

                                       59Bh         —                                                                      Unimplemented                                                               —           —

                                       59Ch         —                                                                      Unimplemented                                                               —           —

                                       59Dh         —                                                                      Unimplemented                                                               —           —

                                       59Eh         —                                                                      Unimplemented                                                               —           —

                                       59Fh         —                                                                      Unimplemented                                                               —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations unimplemented,  read  as ‘0’.

DS40001826C-page 47                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                              PIC16(L)F18854

                                       Address      Name     Bit 7            Bit 6             Bit 5             Bit 4  Bit 3                     Bit 2           Bit 1                       Bit 0  Value on:   Value on all

                                                                                                                                                                                                      POR, BOR    other Resets

                                       Banks 12

                                                                                                       CPU CORE REGISTERS; see Table 3-2 for specifics

                                       60Ch      CWG1CLKCON  —                —                 —                 —      —                         —               —                           CS     ----  ---0  ----  ---0

                                       60Dh      CWG1ISM     —                —                 —                 —                                       IS<3:0>                                     ----  0000  ----  0000

                                       60Eh      CWG1DBR     —                —                                                         DBR<5:0>                                                      --00  0000  --00  0000

                                       60Fh      CWG1DBF     —                —                                                         DBF<5:0>                                                      --00  0000  --00  0000

                                       610h      CWG1CON0    EN               LD                —                 —      —                                MODE<2:0>                                   00--  -000  00--  -000

                                       611h      CWG1CON1    —                —                 IN                —      POLD                      POLC            POLB                        POLA   --x-  0000  --u-  0000

                                       612h      CWG1AS0     SHUTDOWN         REN                      LSBD<1:0>                        LSAC<1:0>                  —                           —      0001  01--  0001  01--

                                       613h      CWG1AS1     —                AS6E              AS5E              AS4E   AS3E                      AS2E            AS1E                        AS0E   -000  0000  -000  0000

                                       614h      CWG1STR     OVRD             OVRC              OVRB   OVRA              STRD                      STRC            STRB                        STRA   0000  0000  0000  0000

                                       615h         —                                                                    Unimplemented                                                                —           —

                                       616h      CWG2CLKCON  —                —                 —                 —      —                         —               —                           CS     ----  ---0  ----  ---0

                                       617h      CWG2ISM     —                —                 —                 —                                       IS<3:0>                                     ----  0000  ----  0000

                                       618h      CWG2DBR     —                —                                                         DBR<5:0>                                                      --00  0000  --00  0000

                                       619h      CWG2DBF     —                —                                                         DBF<5:0>                                                      --00  0000  --00  0000

                                       61Ah      CWG2CON0    EN               LD                —                 —      —                                MODE<2:0>                                   00--  -000  00--  -000

                                       61Bh      CWG2CON1    —                —                 IN                —      POLD                      POLC            POLB                        POLA   --x-  0000  --u-  0000

                                       61Ch      CWG2AS0     SHUTDOWN         REN                      LSBD<1:0>                        LSAC<1:0>                  —                           —      0001  01--  0001  01--

                                       61Dh      CWG2AS1     —                AS6E              AS5E              AS4E   AS3E                      AS2E            AS1E                        AS0E   -000  0000  -000  0000

                                       61Eh      CWG2STR     OVRD             OVRC              OVRB   OVRA              STRD                      STRC            STRB                        STRA   0000  0000  0000  0000

                                       61Fh         —                                                                    Unimplemented                                                                —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented,  read  as  ‘0’.

DS40001826C-page 48                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                              PIC16(L)F18854

                                       Address      Name     Bit 7            Bit 6             Bit 5             Bit 4  Bit 3                     Bit 2           Bit 1                       Bit 0  Value on:   Value on all

                                                                                                                                                                                                      POR, BOR    other Resets

                                       Bank 13

                                                                                                       CPU CORE REGISTERS; see Table 3-2 for specifics

                                       68Ch      CWG3CLKCON  —                —                 —                 —      —                         —               —                           CS     ----  ---0  ----  ---0

                                       68Dh      CWG3ISM     —                —                 —                 —                                       IS<3:0>                                     ----  0000  ----  0000

                                       68Eh      CWG3DBR     —                —                                                         DBR<5:0>                                                      --00  0000  --00  0000

                                       68Fh      CWG3DBF     —                —                                                         DBF<5:0>                                                      --00  0000  --00  0000

                                       690h      CWG3CON0    EN               LD                —                 —      —                                MODE<2:0>                                   00--  -000  00--  -000

                                       691h      CWG3CON1    —                —                 IN                —      POLD                      POLC            POLB                        POLA   --x-  0000  --u-  0000

                                       692h      CWG3AS0     SHUTDOWN         REN                      LSBD<1:0>                        LSAC<1:0>                  —                           —      0001  01--  0001  01--

                                       693h      CWG3AS1     —                AS6E              AS5E              AS4E   AS3E                      AS2E            AS1E                        AS0E   -000  0000  -000  0000

                                       694h      CWG3STR     OVRD             OVRC              OVRB   OVRA              STRD                      STRC            STRB                        STRA   0000  0000  0000  0000

                                       695h         —                                                                    Unimplemented                                                                —           —

                                       696h         —                                                                    Unimplemented                                                                —           —

                                       697h         —                                                                    Unimplemented                                                                —           —

                                       698h         —                                                                    Unimplemented                                                                —           —

                                       699h         —                                                                    Unimplemented                                                                —           —

                                       69Ah         —                                                                    Unimplemented                                                                —           —

                                       69Bh         —                                                                    Unimplemented                                                                —           —

                                       69Ch         —                                                                    Unimplemented                                                                —           —

                                       69Dh         —                                                                    Unimplemented                                                                —           —

                                       69Eh         —                                                                    Unimplemented                                                                —           —

                                       69Fh         —                                                                    Unimplemented                                                                —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented,  read  as  ‘0’.

DS40001826C-page 49                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                PIC16(L)F18854

                                       Address         Name  Bit 7            Bit 6              Bit 5      Bit 4      Bit 3                           Bit 2             Bit 1                 Bit 0    Value on:   Value on all

                                                                                                                                                                                                        POR, BOR    other Resets

                                       Bank 14

                                                                                                            CPU CORE REGISTERS; see Table 3-2 for specifics

                                       70Ch      PIR0        —                —                  TMR0IF     IOCIF      —                               —                 —                     INTF     --00  ---0  --00  ---0

                                       70Dh      PIR1        OSFIF            CSWIF              —          —          —                               —                 ADTIF                 ADIF     00--  --00  00--  --00

                                       70Eh      PIR2        —                ZCDIF              —          —          —                               —                 C2IF                  C1IF     -0--  --00  -0--  --00

                                       70Fh      PIR3        —                —                  RCIF       TXIF       BCL2IF                          SSP2IF            BCL1IF                SSP1IF   --00  0000  --00  0000

                                       710h      PIR4        —                —                  TMR6IF     TMR5IF     TMR4IF                          TMR3IF            TMR2IF                TMR1IF   --00  0000  --00  0000

                                       711h      PIR5        CLC4IF           CLC3IF             CLC2IF     CLC1IF     —                               TMR5GIF           TMR3GIF               TMR1GIF  0000  -000  0000  -000

                                       712h      PIR6        —                —                  —          CCP5IF     CCP4IF                          CCP3IF            CCP2IF                CCP1IF   ---0  0000  ---0  0000

                                       713h      PIR7        SCANIF           CRCIF              NVMIF      NCO1IF     —                               CWG3IF            CWG2IF                CWG1IF   0000  -000  0000  -000

                                       714h      PIR8        —                —                  SMT2PWAIF  SMT2PRAIF  SMT2IF                          SMT1PWAIF         SMT1PRAIF             SMT1IF   --00  0000  --00  0000

                                       715h            —                                                               Unimplemented                                                                    —           —

                                       716h      PIE0        —                —                  TMR0IE     IOCIE      —                               —                 —                     INTE     --00  ---0  --00  ---0

                                       717h      PIE1        OSFIE            CSWIE              —          —          —                               —                 ADTIE                 ADIE     00--  --00  00--  --00

                                       718h      PIE2        —                ZCDIE              —          —          —                               —                 C2IE                  C1IE     -0--  --00  -0--  --00

                                       719h      PIE3        —                —                  RCIE       TXIE       BCL2IE                          SSP2IE            BCL1IE                SSP1IE   --00  0000  --00  0000

                                       71Ah      PIE4        —                —                  TMR6IE     TMR5IE     TMR4IE                          TMR3IE            TMR2IE                TMR1IE   --00  0000  --00  0000

                                       71Bh      PIE5        CLC4IE           CLC3IE             CLC2IE     CLC1IE     —                               TMR5GIE           TMR3GIE               TMR1GIE  0000  -000  0000  -000

                                       71Ch      PIE6        —                —                  —          CCP5IE     CCP4IE                          CCP3IE            CCP2IE                CCP1IE   ---0  0000  ---0  0000

                                       71Dh      PIE7        SCANIE           CRCIE              NVMIE      NCO1IE     —                               CWG3IE            CWG2IE                CWG1IE   0000  -000  0000  -000

                                       71Eh      PIE8        —                —           SMT2PWAIE         SMT2PRAIE  SMT2IE                          SMT1PWAIE         SMT1PRAIE             SMT1IE   --00  0000  --00  0000

                                       71Fh            —                                                               Unimplemented                                                                    —           —

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition, - = unimplemented, read as ‘0’, r = reserved.  Shaded locations  unimplemented,  read  as ‘0’.

DS40001826C-page 50                    Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                               PIC16(L)F18854

                                       Address      Name  Bit 7               Bit 6             Bit 5      Bit 4    Bit 3                             Bit 2             Bit 1                 Bit 0    Value on:   Value on all

                                                                                                                                                                                                       POR, BOR    other Resets

                                       Banks 15

                                                                                                           CPU CORE REGISTERS; see Table 3-2 for specifics

                                       78Ch            —                                                            Unimplemented                                                                      —           —

                                       78Dh            —                                                            Unimplemented                                                                      —           —

                                       78Eh            —                                                            Unimplemented                                                                      —           —

                                       78Fh            —                                                            Unimplemented                                                                      —           —

                                       790h            —                                                            Unimplemented                                                                      —           —

                                       791h            —                                                            Unimplemented                                                                      —           —

                                       792h            —                                                            Unimplemented                                                                      —           —

                                       793h            —                                                            Unimplemented                                                                      —           —

                                       794h            —                                                            Unimplemented                                                                      —           —

                                       795h            —                                                            Unimplemented                                                                      —           —

                                       796h      PMD0     SYSCMD              FVRMD             —          CRCMD    SCANMD                            NVMMD             CLKRMD                IOCMD    00-0  0000  00-0  0000

                                       797h      PMD1     NCOMD               TMR6MD            TMR5MD     TMR4MD   TMR3MD                            TMR2MD            TMR1MD                TMR0MD   0000  0000  0000  0000

                                       798h      PMD2     —                   DACMD             ADCMD      —        —                                 CMP2MD            CMP1MD                ZCDMD    -00-  -000  -00-  -000

                                       799h      PMD3     —                   PWM7MD            PWM6MD     CCP5MD   CCP4MD                            CCP3MD            CCP2MD                CCP1MD   -000  0000  -000  0000

                                       79Ah      PMD4     —                   UART1MD           MSSP2MD    MSSP1MD  —                                 CWG3MD            CWG2MD                CWG1MD   -000  -000  -000  -000

                                       79Bh      PMD5     SMT2MD              SMT1MD            —          CLC4MD   CLC3MD                            CLC2MD            CLC1MD                DSMMD    00-0  0000  00-0  0000

                                       79Ch            —                                                            Unimplemented                                                                      —           —

                                       79Dh            —                                                            Unimplemented                                                                      —           —

                                       79Eh            —                                                            Unimplemented                                                                      —           —

                                       79Fh            —                                                            Unimplemented                                                                      —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - =  unimplemented, read as ‘0’, r = reserved.  Shaded locations  unimplemented,  read  as ‘0’.

DS40001826C-page 51                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                           PIC16(L)F18854

                                       Address      Name     Bit 7            Bit 6             Bit 5       Bit 4   Bit 3                      Bit 2                  Bit 1        Bit 0           Value on:   Value on all

                                                                                                                                                                                                   POR, BOR    other Resets

                                       Banks 16

                                                                                                       CPU CORE REGISTERS; see Table 3-2 for specifics

                                       80Ch      WDTCON0     —                —                                     PS<4:0>                                                        SEN             --qq  qqq0  --qq  qqq0

                                       80Dh      WDTCON1     —                                  WDTCS<2:0>          —                                                 WINDOW<2:0>                  -qqq  -qqq  -qqq  -qqq

                                       80Eh      WDTPSL                                                             PSCNT<7:0>                                                                     0000  0000  0000  0000

                                       80Fh      WDTPSH                                                             PSCNT<7:0>                                                                     0000  0000  0000  0000

                                       810h      WDTTMR      —                                         WDTTMR<3:0>                             STATE                     PSCNT<17:16>              -000  0000  -000  0000

                                       811h      BORCON      SBOREN           —                 —           —       —                          —                      —            BORRDY          1---  ---q  u---  ---u

                                       812h      VREGCON(1)  —                —                 —           —       —                          —                      VREGPM       Reserved        ----  --01  ----  --01

                                       813h      PCON0       STKOVF           STKUNF            WDTWV       RWDT    RMCLR                      RI                     POR          BOR             0011  11qq  qqqq  qquu

                                       814h         —                                                               Reserved, maintain as ‘0’                                                      rrrr  rrrr  rrrr  rrrr

                                       815h         —                                                               Unimplemented                                                                  —           —

                                       816h         —                                                               Unimplemented                                                                  —           —

                                       817h         —                                                               Unimplemented                                                                  —           —

                                       818h         —                                                               Unimplemented                                                                  —           —

                                       819h         —                                                               Unimplemented                                                                  —           —

                                       81Ah      NVMADRL                                                            NVMADR<7:0>                                                                    0000  0000  0000  0000

                                       81Bh      NVMADRH     —(2)                                                   NVMADR<14:8>                                                                   1000  0000  1000  0000

                                       81Ch      NVMDATL                                                            NVMDAT<7:0>                                                                    0000  0000  0000  0000

                                       81Dh      NVMDATH     —                —                                                  NVMDAT<13:8>                                                      --00  0000  --00  0000

                                       81Eh      NVMCON1     —                NVMREGS           LWLO        FREE    WRERR                      WREN                   WR               RD          -000  x000  -000  q000

                                       81Fh      NVMCON2                                                            NVMCON2<7:0>                                                                   0000  0000  0000  0000

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented, read as ‘0’.

DS40001826C-page 52                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                             PIC16(L)F18854

                                       Address      Name  Bit 7               Bit 6             Bit 5      Bit 4     Bit 3          Bit 2                            Bit 1                 Bit 0     Value on:   Value on all

                                                                                                                                                                                                     POR, BOR    other Resets

                                       Banks 17

                                                                                                         CPU CORE REGISTERS; see Table 3-2 for specifics

                                       88Ch      CPUDOZE  IDLEN               DOZEN             ROI        DOE             —        DOZE2                            DOZE1                 DOZE0     0000  -000  0000  -000

                                       88Dh      OSCCON1  —                                     NOSC<2:0>                                                 NDIV<3:0>                                  -qqq  0000  -qqq  0000

                                       88Eh      OSCCON2  —                                     COSC<2:0>                                                 CDIV<3:0>                                  -qqq  qqqq  -qqq  qqqq

                                       88Fh      OSCCON3  CSWHOLD             SOSCPWR           —          ORDY      NOSCR                      —                    —                     —         00-0  0---  00-0  0---

                                       890h      OSCSTAT  EXTOR               HFOR              MFOR       LFOR      SOR            ADOR                             —                     PLLR      q0-0  qq-0  q0-0  qq-0

                                       891h      OSCEN    EXTOEN              HFOEN             MFOEN      LFOEN     SOSCEN         ADOEN                            —                     —         00-0  00--  00-0  00--

                                       892h      OSCTUNE  —                   —                                                     HFTUN<5:0>                                                       --10  0000  --10  0000

                                       893h      OSCFRQ   —                   —                 —          —               —                              HFFRQ<2:0>                                 ----  -qqq  ----  -qqq

                                       894h         —                                                                Unimplemented                                                                   —           —

                                       895h      CLKRCON  CLKREN              —                 —             CLKRDC<1:0>                                 CLKRDIV<2:0>                               0--1  0000  0--1  0000

                                       896h      CLKRCLK  —                   —                 —          —                                       CLKRCLK<3:0>                                      ----  0000  ----  0000

                                       897h      MDCON0   MDEN                —                 MDOUT      MDOPOL          —                    —                    —                     MDBIT     0-00  ---0  0-00  ---0

                                       898h      MDCON1   —                   —                 MDCHPOL    MDCHSYNC        —                    —         MDCLPOL                          MDCLSYNC  --00  --00  --00  --00

                                       899h      MDSRC    —                   —                 —                                   MDMS<4:0>                                                        ---0  0000  ---0  0000

                                       89Ah      MDCARL   —                   —                 —          —                                       MDCLS<3:0>                                        ----  0000  ----  0000

                                       89Bh      MDCARH   —                   —                 —          —                                       MDCHS<3:0>                                        ----  0000  ----  0000

                                       89Ch         —                                                                Unimplemented                                                                   —           —

                                       89Dh         —                                                                Unimplemented                                                                   —           —

                                       89Eh         —                                                                Unimplemented                                                                   —           —

                                       89Fh         —                                                                Unimplemented                                                                   —           —

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented,  read  as ‘0’.

DS40001826C-page 53                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:       SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                            PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6             Bit 5    Bit 4    Bit 3          Bit 2                                Bit 1              Bit 0     Value on:   Value on all

                                                                                                                                                                                                   POR, BOR    other Resets

                                       Bank 18

                                                                                                         CPU CORE REGISTERS; see Table 3-2 for specifics

                                       90Ch      FVRCON    FVREN              FVRRDY            TSEN     TSRNG           CDAFVR<1:0>                                         ADFVR<1:0>            0q00  0000  0q00  0000

                                       90Dh         —                                                             Unimplemented                                                                    —           —

                                       90Eh      DAC1CON0  DAC1EN             —                 DAC1OE1  DAC1OE2         DAC1PSS<1:0>                                 —      DAC1NSS               0-0-  00--  0-0-  00--

                                       90Fh      DAC1CON1  —                  —                 —                                DAC1R<4:0>                                                        ---0  0000  ---0  0000

                                       910h         —                                                             Unimplemented                                                                    —           —

                                       911h         —                                                             Unimplemented                                                                    —           —

                                       912h         —                                                             Unimplemented                                                                    —           —

                                       913h         —                                                             Unimplemented                                                                    —           —

                                       914h         —                                                             Unimplemented                                                                    —           —

                                       915h         —                                                             Unimplemented                                                                    —           —

                                       916h         —                                                             Unimplemented                                                                    —           —

                                       917h         —                                                             Unimplemented                                                                    —           —

                                       918h         —                                                             Unimplemented                                                                    —           —

                                       919h         —                                                             Unimplemented                                                                    —           —

                                       91Ah         —                                                             Unimplemented                                                                    —           —

                                       91Bh         —                                                             Unimplemented                                                                    —           —

                                       91Ch         —                                                             Unimplemented                                                                    —           —

                                       91Dh         —                                                             Unimplemented                                                                    —           —

                                       91Eh         —                                                             Unimplemented                                                                    —           —

                                       91Fh      ZCDCON    EN                 —                 OUT      POL      —                    —                              INTP               INTN      0-x0  --00  0-x0  --00

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented, read as ‘0’.

DS40001826C-page 54                    Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER                         SUMMARY BANKS 0-31 (CONTINUED)                                                                                            PIC16(L)F18854

                                       Address      Name  Bit 7               Bit 6              Bit 5         Bit 4           Bit 3                       Bit 2             Bit 1                 Bit 0    Value on:   Value on all

                                                                                                                                                                                                            POR, BOR    other Resets

                                       Bank 19

                                                                                                               CPU CORE REGISTERS; see Table 3-2 for specifics

                                       98Ch         —                                                                          Unimplemented                                                                —           —

                                       98Dh         —                                                                          Unimplemented                                                                —           —

                                       98Eh         —                                                                          Unimplemented                                                                —           —

                                       98Fh      CMOUT    —                   —                  —             —               —                           —                 MC2OUT                MC1OUT   ----  --xx  ----  --xx

                                       990h      CM1CON0  ON                  OUT                —             POL             —                           —                 HYS                   SYNC     0x-0  -100  0x-0  -100

                                       991h      CM1CON1  —                   —                  —             —               —                           —                 INTP                  INTN     ----  --00  ----  --00

                                       992h      CM1NSEL  —                   —                  —             —               —                                             NCH<2:0>                       ----  -000  ----  -000

                                       993h      CM1PSEL  —                   —                  —             —               —                                             PCH<2:0>                       ----  -000  ----  -000

                                       994h      CM2CON0  ON                  OUT                —             POL             —                           —                 HYS                   SYNC     0x-0  -100  0x-0  -100

                                       995h      CM2CON1  —                   —                  —             —               —                           —                 INTP                  INTN     ----  --00  ----  --00

                                       996h      CM2NSEL  —                   —                  —             —               —                                             NCH<2:0>                       ----  -000  ----  -000

                                       997h      CM2PSEL  —                   —                  —             —               —                                             PCH<2:0>                       ----  -000  ----  -000

                                       998h         —                                                                          Unimplemented                                                                —           —

                                       999h         —                                                                          Unimplemented                                                                —           —

                                       99Ah         —                                                                          Unimplemented                                                                —           —

                                       99Bh         —                                                                          Unimplemented                                                                —           —

                                       99Ch         —                                                                          Unimplemented                                                                —           —

                                       99Dh         —                                                                          Unimplemented                                                                —           —

                                       99Eh         —                                                                          Unimplemented                                                                —           —

                                       99Fh         —                                                                          Unimplemented                                                                —           —

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition,  -  =  unimplemented,  read as ‘0’, r = reserved.  Shaded locations  unimplemented,  read  as ‘0’.

DS40001826C-page 55                    Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:     SPECIAL FUNCTION REGISTER                           SUMMARY BANKS 0-31 (CONTINUED)                                                                                            PIC16(L)F18854

                                       Address      Name  Bit 7                 Bit 6             Bit 5    Bit 4  Bit 3          Bit 2                                   Bit 1                     Bit   0  Value on:  Value on all

                                                                                                                                                                                                            POR, BOR   other Resets

                                       Bank 20-27

                                                                                                           CPU CORE REGISTERS; see Table 3-2 for specifics

                                       x0Ch/        —                                                             Unimplemented                                                                             —          —

                                       x8Ch

                                       —

                                       x1Fh/

                                       x9Fh

                                       Legend:     x = unknown, u = unchanged, q =depends on condition, -  = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented,  read  as  ‘0’.

                                       Note   1:   Register present on PIC16F18854 devices only.

                                              2:   Unimplemented, read as ‘1’.

DS40001826C-page 56
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                              PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6             Bit 5     Bit 4     Bit 3          Bit 2                              Bit 1                 Bit 0     Value on:   Value on all

                                                                                                                                                                                                      POR, BOR    other Resets

                                       Bank 28

                                                                                                          CPU CORE REGISTERS; see Table 3-2 for specifics

                                       E0Ch         —                                                               Unimplemented                                                                     —           —

                                       E0Dh         —                                                               Unimplemented                                                                     —           —

                                       E0Eh         —                                                               Unimplemented                                                                     —           —

                                       E0Fh      CLCDATA   —                  —                 —         —         MLC4OUT        MLC3OUT                            MLC2OUT               MLC1OUT   ----  0000  ----  0000

                                       E10h      CLC1CON   LC1EN              —                 LC1OUT    LC1INTP   LC1INTN                                           LC1MODE<2:0>                    0-x0  0000  0-x0  0000

                                       E11h      CLC1POL   LC1POL             —                 —         —         LC1G4POL       LC1G3POL                           LC1G2POL              LC1G1POL  0---  xxxx  0---  uuuu

                                       E12h      CLC1SEL0  —                  —                                                    LC1D1S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E13h      CLC1SEL1  —                  —                                                    LC1D2S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E14h      CLC1SEL2  —                  —                                                    LC1D3S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E15h      CLC1SEL3  —                  —                                                    LC1D4S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E16h      CLC1GLS0  LC1G1D4T           LC1G1D4N          LC1G1D3T  LC1G1D3N  LC1G1D2T       LC1G1D2N                           LC1G1D1T              LC1G1D1N  xxxx  xxxx  uuuu  uuuu

                                       E17h      CLC1GLS1  LC1G2D4T           LC1G2D4N          LC1G2D3T  LC1G2D3N  LC1G2D2T       LC1G2D2N                           LC1G2D1T              LC1G2D1N  xxxx  xxxx  uuuu  uuuu

                                       E18h      CLC1GLS2  LC1G3D4T           LC1G3D4N          LC1G3D3T  LC1G3D3N  LC1G3D2T       LC1G3D2N                           LC1G3D1T              LC1G3D1N  xxxx  xxxx  uuuu  uuuu

                                       E19h      CLC1GLS3  LC1G4D4T           LC1G4D4N          LC1G4D3T  LC1G4D3N  LC1G4D2T       LC1G4D2N                           LC1G4D1T              LC1G4D1N  xxxx  xxxx  uuuu  uuuu

                                       E1Ah      CLC2CON   LC2EN              —                 LC2OUT    LC2INTP   LC2INTN                                           LC2MODE<2:0>                    0-x0  0000  0-x0  0000

                                       E1Bh      CLC2POL   LC2POL             —                 —         —         LC2G4POL       LC2G3POL                           LC2G2POL              LC2G1POL  0---  xxxx  0---  uuuu

                                       E1Ch      CLC2SEL0  —                  —                                                    LC2D1S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E1Dh      CLC2SEL1  —                  —                                                    LC2D2S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E1Eh      CLC2SEL2  —                  —                                                    LC2D3S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E1Fh      CLC2SEL3  —                  —                                                    LC2D4S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E20h      CLC2GLS0  LC2G1D4T           LC2G1D4N          LC2G1D3T  LC2G1D3N  LC2G1D2T       LC2G1D2N                           LC2G1D1T              LC2G1D1N  xxxx  xxxx  uuuu  uuuu

DS40001826C-page 57                    E21h      CLC2GLS1  LC2G2D4T           LC2G2D4N          LC2G2D3T  LC2G2D3N  LC2G2D2T       LC2G2D2N                           LC2G2D1T              LC2G2D1N  xxxx  xxxx  uuuu  uuuu

                                       E22h      CLC2GLS2  LC2G3D4T           LC2G3D4N          LC2G3D3T  LC2G3D3N  LC2G3D2T       LC2G3D2N                           LC2G3D1T              LC2G3D1N  xxxx  xxxx  uuuu  uuuu

                                       Legend:   x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented,  read  as ‘0’.

                                       Note  1:  Register present on PIC16F18854 devices only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:           SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                              PIC16(L)F18854

                                       Address      Name      Bit 7              Bit 6             Bit 5     Bit 4     Bit 3          Bit 2                              Bit 1                 Bit 0     Value on:   Value on all

                                                                                                                                                                                                         POR, BOR    other Resets

                                       Bank 28 (Continued)

                                       E23h         CLC2GLS3  LC2G4D4T           LC2G4D4N          LC2G4D3T  LC2G4D3N  LC2G4D2T       LC2G4D2N                           LC2G4D1T              LC2G4D1N  xxxx  xxxx  uuuu  uuuu

                                       E24h         CLC3CON   LC3EN              —                 LC3OUT    LC3INTP   LC3INTN                                           LC3MODE<2:0>                    0-x0  0000  0-x0  0000

                                       E25h         CLC3POL   LC3POL             —                 —         —         LC3G4POL       LC3G3POL                           LC3G2POL              LC3G1POL  0---  xxxx  0---  uuuu

                                       E26h         CLC3SEL0  —                  —                                                    LC3D1S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E27h         CLC3SEL1  —                  —                                                    LC3D2S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E28h         CLC3SEL2  —                  —                                                    LC3D3S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E29h         CLC3SEL3  —                  —                                                    LC3D4S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E2Ah         CLC3GLS0  LC3G1D4T           LC3G1D4N          LC3G1D3T  LC3G1D3N  LC3G1D2T       LC3G1D2N                           LC3G1D1T              LC3G1D1N  xxxx  xxxx  uuuu  uuuu

                                       E2Bh         CLC3GLS1  LC3G2D4T           LC3G2D4N          LC3G2D3T  LC3G2D3N  LC3G2D2T       LC3G2D2N                           LC3G2D1T              LC3G2D1N  xxxx  xxxx  uuuu  uuuu

                                       E2Ch         CLC3GLS2  LC3G3D4T           LC3G3D4N          LC3G3D3T  LC3G3D3N  LC3G3D2T       LC3G3D2N                           LC3G3D1T              LC3G3D1N  xxxx  xxxx  uuuu  uuuu

                                       E2Dh         CLC3GLS3  LC3G4D4T           LC3G4D4N          LC3G4D3T  LC3G4D3N  LC3G4D2T       LC3G4D2N                           LC3G4D1T              LC3G4D1N  xxxx  xxxx  uuuu  uuuu

                                       E2Eh         CLC4CON   LC4EN              —                 LC4OUT    LC4INTP   LC4INTN                                           LC4MODE<2:0>                    0-x0  0000  0-x0  0000

                                       E2Fh         CLC4POL   LC4POL             —                 —         —         LC4G4POL       LC4G3POL                           LC4G2POL              LC4G1POL  0---  xxxx  0---  uuuu

                                       E30h         CLC4SEL0  —                  —                                                    LC4D1S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E31h         CLC4SEL1  —                  —                                                    LC4D2S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E32h         CLC4SEL2  —                  —                                                    LC4D3S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E33h         CLC4SEL3  —                  —                                                    LC4D4S<5:0>                                                        --xx  xxxx  --uu  uuuu

                                       E34h         CLC4GLS0  LC4G1D4T           LC4G1D4N          LC4G1D3T  LC4G1D3N  LC4G1D2T       LC4G1D2N                           LC4G1D1T              LC4G1D1N  xxxx  xxxx  uuuu  uuuu

                                       E35h         CLC4GLS1  LC4G2D4T           LC4G2D4N          LC4G2D3T  LC4G2D3N  LC4G2D2T       LC4G2D2N                           LC4G2D1T              LC4G2D1N  xxxx  xxxx  uuuu  uuuu

                                       E36h         CLC4GLS2  LC4G3D4T           LC4G3D4N          LC4G3D3T  LC4G3D3N  LC4G3D2T       LC4G3D2N                           LC4G3D1T              LC4G3D1N  xxxx  xxxx  uuuu  uuuu

                                       E37h         CLC4GLS3  LC4G4D4T           LC4G4D4N          LC4G4D3T  LC4G4D3N  LC4G4D2T       LC4G4D2N                           LC4G4D1T              LC4G4D1N  xxxx  xxxx  uuuu  uuuu

                                       E38h to      —                                                                  Unimplemented                                                                     —           —

                                       E6Fh

                                       Legend:      x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented,  read  as ‘0’.

DS40001826C-page 58                    Note     1:  Register present on PIC16F18854 devices only.

                                                2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:         SPECIAL FUNCTION REGISTER                        SUMMARY BANKS 0-31 (CONTINUED)                                                                                       PIC16(L)F18854

                                       Address      Name   Bit 7              Bit 6              Bit 5      Bit 4  Bit 3          Bit 2                      Bit 1                       Bit 0         Value on:   Value on all

                                                                                                                                                                                                       POR, BOR    other Resets

                                       Bank 29

                                                                                                            CPU CORE REGISTERS; see Table 3-2 for specifics

                                       E8Ch         —                                                              Unimplemented                                                                       —           —

                                       E8Dh         —                                                              Unimplemented                                                                       —           —

                                       E8Eh         —                                                              Unimplemented                                                                       —           —

                                       E8Fh      PPSLOCK   —                  —                  —          —      —              —                          —                           PPSLOCKED     ----  ---0  ----  ---0

                                       E90h      INTPPS    —                  —                  —          —                            INTPPS<3:0>                                                   ----  1000  ----  uuuu

                                       E91h      T0CKIPPS  —                  —                  —          —                        T0CKIPPS<3:0>                                                     ----  0100  ----  uuuu

                                       E92h      T1CKIPPS  —                  —                  —                                T1CKIPPS<4:0>                                                        ---1  0000  ---u  uuuu

                                       E93h      T1GPPS    —                  —                  —                                T1GPPS<4:0>                                                          ---0  1101  ---u  uuuu

                                       E94h      T3CKIPPS  —                  —                  —                                T3CKIPPS<4:0>                                                        ---1  0000  ---u  uuuu

                                       E95h      T3GPPS    —                  —                  —                                T3GPPS<4:0>                                                          ---1  0000  ---u  uuuu

                                       E96h      T5CKIPPS  —                  —                  —                                T5CKIPPS<4:0>                                                        ---1  0000  ---u  uuuu

                                       E97h      T5GPPS    —                  —                  —                                T5GPPS<4:0>                                                          ---0  1100  ---u  uuuu

                                       E98h         —                                                              Unimplemented                                                                       —           —

                                       E99h         —                                                              Unimplemented                                                                       —           —

                                       E9Ah         —                                                              Unimplemented                                                                       —           —

                                       E9Bh         —                                                              Unimplemented                                                                       —           —

                                       E9Ch      T2AINPPS  —                  —                  —                                T2AINPPS<4:0>                                                        ---1  0011  ---u  uuuu

                                       E9Dh      T4AINPPS  —                  —                  —                                T4AINPPS<4:0>                                                        ---1  0101  ---u  uuuu

                                       E9Eh      T6AINPPS  —                  —                  —                                T6AINPPS<4:0>                                                        ---0  1111  ---u  uuuu

                                       E9Fh         —                                                              Unimplemented                                                                       —           —

                                       EA0h         —                                                              Unimplemented                                                                       —           —

DS40001826C-page 59                    EA1h      CCP1PPS   —                  —                  —                                CCP1PPS<4:0>                                                         ---1  0010  ---u  uuuu

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition,  -  = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented,  read as ‘0’.

                                       Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:        SPECIAL FUNCTION REGISTER                         SUMMARY BANKS 0-31 (CONTINUED)                                                                                            PIC16(L)F18854

                                       Address      Name      Bit 7           Bit 6              Bit 5      Bit 4  Bit 3          Bit 2            Bit 1                                           Bit   0  Value on:   Value on all

                                                                                                                                                                                                            POR, BOR    other Resets

                                       Bank 29   (Continued)

                                       EA2h      CCP2PPS      —               —                  —                                CCP2PPS<4:0>                                                              ---1  0001  ---u  uuuu

                                       EA3h      CCP3PPS      —               —                  —                                CCP3PPS<4:0>                                                              ---0  1101  ---u  uuuu

                                       EA4h      CCP4PPS      —               —                  —                                CCP4PPS<4:0>                                                              ---0  1000  ---u  uuuu

                                       EA5h      CCP5PPS      —               —                                           CCP5PPS<5:0>                                                                      --00  0100  --uu  uuuu

                                       EA6h         —                                                              Unimplemented                                                                            —           —

                                       EA7h         —                                                              Unimplemented                                                                            —           —

                                       EA8h         —                                                              Unimplemented                                                                            —           —

                                       EA9h      SMT1WINPPS   —               —                  —                                SMT1WINPPS<4:0>                                                           ---1  0000  ---u  uuuu

                                       EAAh      SMT1SIGPPS   —               —                  —                                SMT1SIGPPS<4:0>                                                           ---1  0001  ---u  uuuu

                                       EABh      SMT2WINPPS   —               —                  —                                SMT2WINPPS<4:0>                                                           ---1  0000  ---u  uuuu

                                       EACh      SMT2SIGPPS   —               —                  —                                SMT2SIGPPS<4:0>                                                           ---1  0001  ---u  uuuu

                                       EADh         —                                                              Unimplemented                                                                            —           —

                                       EAEh         —                                                              Unimplemented                                                                            —           —

                                       EAFh         —                                                              Unimplemented                                                                            —           —

                                       EB0h         —                                                              Unimplemented                                                                            —           —

                                       EB1h      CWG1PPS      —               —                  —                                CWG1PPS<4:0>                                                              ---0  1000  ---u  uuuu

                                       EB2h      CWG2PPS      —               —                  —                                CWG2PPS<4:0>                                                              ---0  1001  ---u  uuuu

                                       EB3h      CWG3PPS      —               —                  —                                CWG3PPS<4:0>                                                              ---0  1010  ---u  uuuu

                                       EB4h         —                                                              Unimplemented                                                                            —           —

                                       EB5h         —                                                              Unimplemented                                                                            —           —

                                       EB6h         —                                                              Unimplemented                                                                            —           —

                                       EB7h         —                                                              Unimplemented                                                                            —           —

                                       EB8h      MDCARLPPS    —               —                  —                                MDCARLPPS<4:0>                                                            ---0  0011  ---u  uuuu

DS40001826C-page 60                    EB9h      MDCARHPPS    —               —                  —                                MDCARHPPS<4:0>                                                            ---0  0100  ---u  uuuu

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition,  -  = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented,  read  as  ‘0’.

                                       Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:            SPECIAL FUNCTION REGISTER                        SUMMARY BANKS 0-31 (CONTINUED)                                                                                            PIC16(L)F18854

                                       Address      Name         Bit 7           Bit 6              Bit 5      Bit 4  Bit 3          Bit 2            Bit 1                                           Bit   0  Value on:   Value on all

                                                                                                                                                                                                               POR, BOR    other Resets

                                       Bank 29      (Continued)

                                       EBAh         MDSRCPPS     —               —                  —                                MDSRCPPS<4:0>                                                             ---0  0101  ---u  uuuu

                                       EBBh         CLCIN0PPS    —               —                  —                                CLCIN0PPS<4:0>                                                            ---0  0000  ---u  uuuu

                                       EBCh         CLCIN1PPS    —               —                  —                                CLCIN1PPS<4:0>                                                            ---0  0001  ---u  uuuu

                                       EBDh         CLCIN2PPS    —               —                  —                                CLCIN2PPS<4:0>                                                            ---0  1110  ---u  uuuu

                                       EBEh         CLCIN3PPS    —               —                  —                                CLCIN3PPS<4:0>                                                            ---0  1111  ---u  uuuu

                                       EBFh                —                                                          Unimplemented                                                                            —           —

                                       EC0h                —                                                          Unimplemented                                                                            —           —

                                       EC1h                —                                                          Unimplemented                                                                            —           —

                                       EC2h                —                                                          Unimplemented                                                                            —           —

                                       EC3h         ADCACTPPS    —               —                  —                                ADCACTPPS<4:0>                                                            ---0  1100  ---u  uuuu

                                       EC4h                —                                                          Unimplemented                                                                            —           —

                                       EC5h         SSP1CLKPPS   —               —                  —                                SSP1CLKPPS<4:0>                                                           ---1  0011  ---u  uuuu

                                       EC6h         SSP1DATPPS   —               —                  —                                SSP1DATPPS<4:0>                                                           ---1  0100  ---u  uuuu

                                       EC7h         SSP1SSPPS    —               —                  —                                SSP1SSPPS<4:0>                                                            ---0  0101  ---u  uuuu

                                       EC8h         SSP2CLKPPS   —               —                  —                                SSP2CLKPPS<4:0>                                                           ---0  1001  ---u  uuuu

                                       EC9h         SSP2DATPPS   —               —                  —                                SSP2DATPPS<4:0>                                                           ---0  0010  ---u  uuuu

                                       ECAh         SSP2SSPPS    —               —                  —                                SSP2SSPPS<4:0>                                                            ---0  1000  ---u  uuuu

                                       ECBh         RXPPS        —               —                  —                                RXPPS<4:0>                                                                ---1  0111  ---u  uuuu

                                       ECCh         TXPPS        —               —                  —                                TXPPS<4:0>                                                                ---1  0110  ---u  uuuu

                                       ECDh to             —                                                          Unimplemented                                                                            —           —

                                       EEFh

                                       Legend:      x = unknown, u = unchanged, q =depends   on condition,  -  = unimplemented, read as ‘0’, r = reserved. Shaded locations unimplemented,  read  as  ‘0’.

                                       Note     1:  Register present on PIC16F18854 devices  only.

                                                2:  Unimplemented, read as ‘1’.

DS40001826C-page 61
 2016-2018 Microchip Technology Inc.  TABLE 3-11:       SPECIAL FUNCTION REGISTER                          SUMMARY BANKS 0-31 (CONTINUED)                                                                                                PIC16(L)F18854

                                       Address      Name  Bit 7               Bit 6              Bit 5         Bit 4           Bit 3          Bit 2                          Bit 1                     Bit   0  Value on:   Value on all

                                                                                                                                                                                                                POR, BOR    other Resets

                                       Bank 30

                                                                                                               CPU CORE REGISTERS; see Table 3-2 for specifics

                                       F0Ch         —                                                                          Unimplemented                                                                    —           —

                                       F0Dh         —                                                                          Unimplemented                                                                    —           —

                                       F0Eh         —                                                                          Unimplemented                                                                    —           —

                                       F0Fh         —                                                                          Unimplemented                                                                    —           —

                                       F10h      RA0PPS   —                   —                                                               RA0PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F11h      RA1PPS   —                   —                                                               RA1PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F12h      RA2PPS   —                   —                                                               RA2PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F13h      RA3PPS   —                   —                                                               RA3PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F14h      RA4PPS   —                   —                                                               RA4PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F15h      RA5PPS   —                   —                                                               RA5PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F16h      RA6PPS   —                   —                                                               RA6PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F17h      RA7PPS   —                   —                                                               RA7PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F18h      RB0PPS   —                   —                                                               RB0PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F19h      RB1PPS   —                   —                                                               RB1PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F1Ah      RB2PPS   —                   —                                                               RB2PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F1Bh      RB3PPS   —                   —                                                               RB3PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F1Ch      RB4PPS   —                   —                                                               RB4PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F1Dh      RB5PPS   —                   —                                                               RB5PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F1Eh      RB6PPS   —                   —                                                               RB6PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F1Fh      RB7PPS   —                   —                                                               RB7PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F20h      RC0PPS   —                   —                                                               RC0PPS<5:0>                                                       --00  0000  --uu  uuuu

DS40001826C-page 62                    F21h      RC1PPS   —                   —                                                               RC1PPS<5:0>                                                       --00  0000  --uu  uuuu

                                       F22h      RC2PPS   —                   —                                                               RC2PPS<5:0>                                                       --00 0000   --uu uuuu

                                       F23h      RC3PPS   —                   —                                                               RC3PPS<5:0>                                                       --00 0000   --uu uuuu

                                       Legend:   x = unknown, u = unchanged, q =depends   on condition,  -  =  unimplemented,  read as ‘0’, r = reserved. Shaded  locations  unimplemented,  read  as  ‘0’.

                                       Note  1:  Register present on PIC16F18854 devices  only.

                                             2:  Unimplemented, read as ‘1’.
 2016-2018 Microchip Technology Inc.  TABLE 3-11:             SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                           PIC16(L)F18854

                                       Address      Name       Bit 7             Bit 6             Bit 5    Bit 4    Bit 3                    Bit 2                      Bit 1                 Bit 0    Value on:   Value on all

                                                                                                                                                                                                        POR, BOR    other Resets

                                       Bank 30 (Continued)

                                       F24h         RC4PPS     —                 —                                                  RC4PPS<5:0>                                                         --00  0000  --uu  uuuu

                                       F25h         RC5PPS     —                 —                                                  RC5PPS<5:0>                                                         --00  0000  --uu  uuuu

                                       F26h         RC6PPS     —                 —                                                  RC6PPS<5:0>                                                         --00  0000  --uu  uuuu

                                       F27h         RC7PPS     —                 —                                                  RC7PPS<5:0>                                                         --00  0000  --uu  uuuu

                                       F28h to              —                                                        Unimplemented                                                                      —           —

                                       F37h

                                       F38h         ANSELA     ANSA7             ANSA6             ANSA5    ANSA4    ANSA3                    ANSA2                      ANSA1                 ANSA0    1111  1111  1111  1111

                                       F39h         WPUA       WPUA7             WPUA6             WPUA5    WPUA4    WPUA3                    WPUA2                      WPUA1                 WPUA0    0000  0000  0000  0000

                                       F3Ah         ODCONA     ODCA7             ODCA6             ODCA5    ODCA4    ODCA3                    ODCA2                      ODCA1                 ODCA0    0000  0000  0000  0000

                                       F3Bh         SLRCONA    SLRA7             SLRA6             SLRA5    SLRA4    SLRA3                    SLRA2                      SLRA1                 SLRA0    1111  1111  1111  1111

                                       F3Ch         INLVLA     INLVLA7           INLVLA6           INLVLA5  INLVLA4  INLVLA3                  INLVLA2                    INLVLA1               INLVLA0  1111  1111  1111  1111

                                       F3Dh         IOCAP      IOCAP7            IOCAP6            IOCAP5   IOCAP4   IOCAP3                   IOCAP2                     IOCAP1                IOCAP0   0000  0000  0000  0000

                                       F3Eh         IOCAN      IOCAN7            IOCAN6            IOCAN5   IOCAN4   IOCAN3                   IOCAN2                     IOCAN1                IOCAN0   0000  0000  0000  0000

                                       F3Fh         IOCAF      IOCAF7            IOCAF6            IOCAF5   IOCAF4   IOCAF3                   IOCAF2                     IOCAF1                IOCAF0   0000  0000  0000  0000

                                       F40h                 —                                                      Reserved, maintain as ‘0’                                                            rrrr  rrrr  rrrr  rrrr

                                       F41h                 —                                                      Reserved, maintain as ‘0’                                                            rrrr  rrrr  rrrr  rrrr

                                       F42h                 —                                                        Unimplemented                                                                      —           —

                                       F43h         ANSELB     ANSB7             ANSB6             ANSB5    ANSB4    ANSB3                    ANSB2                      ANSB1                 ANSB0    1111  1111  1111  1111

                                       F44h         WPUB       WPUB7             WPUB6             WPUB5    WPUB4    WPUB3                    WPUB2                      WPUB1                 WPUB0    0000  0000  0000  0000

                                       F45h         ODCONB     ODCB7             ODCB6             ODCB5    ODCB4    ODCB3                    ODCB2                      ODCB1                 ODCB0    0000  0000  0000  0000

                                       F46h         SLRCONB    SLRB7             SLRB6             SLRB5    SLRB4    SLRB3                    SLRB2                      SLRB1                 SLRB0    1111  1111  1111  1111

                                       Legend:      x = unknown, u = unchanged, q =depends on condition, - = unimplemented, read as ‘0’, r = reserved. Shaded locations  unimplemented,  read  as ‘0’.

                                       Note     1:  Register present on PIC16F18854 devices only.

                                                2:  Unimplemented, read as ‘1’.

DS40001826C-page 63
 2016-2018 Microchip Technology Inc.  TABLE 3-11:             SPECIAL FUNCTION REGISTER SUMMARY BANKS 0-31 (CONTINUED)                                                                                                                   PIC16(L)F18854

                                       Address      Name         Bit 7           Bit 6              Bit 5         Bit 4    Bit 3                             Bit 2             Bit 1                     Bit 0  Value on:   Value on all

                                                                                                                                                                                                                POR, BOR    other Resets

                          &