datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

PIC16C57T-HSI/SS

器件型号:PIC16C57T-HSI/SS
器件类别:半导体    集成电路 - IC   
文件大小:14082.39KB,共10页
厂商名称:Microchip
厂商官网:https://www.microchip.com
标准:  
下载文档

器件描述

8-bit microcontrollers - mcu 3kb 72 ram 20 I/O

参数

Manufacturer: Microchip
Product Category: 8-bit Microcontrollers - MCU
RoHS: Yes
Brand: Microchip Technology
Core: PIC
Data Bus Width: 8 bit
Maximum Clock Frequency: 40 MHz
Program Memory Size: 2 kB
Data RAM Size: 72 B
On-Chip ADC: No
Operating Supply Voltage: 2 V to 6.25 V
Maximum Operating Temperature: + 85 C
Package / Case: SSOP-28
Mounting Style: SMD/SMT
Data ROM Size: 2 k
Data ROM Type: EPROM
Minimum Operating Temperature: - 40 C
Number of Programmable I/Os: 20
Number of Timers: 8
Packaging: Reel
Processor Series: PIC16
Program Memory Type: EPROM
Series: PIC16
Factory Pack Quantity: 2100
Supply Voltage - Max: 5.5 V
Supply Voltage - Min: 4.5 V

PIC16C57T-HSI/SS器件文档内容

                                                     PIC16C5X
                                                     Data Sheet

                                  EPROM/ROM-Based 8-bit CMOS
                                                 Microcontroller Series

2002 Microchip Technology Inc.  Preliminary  DS30453D
Note the following details of the code protection feature on PICmicro MCUs.

The PICmicro family meets the specifications contained in the Microchip Data Sheet.
Microchip believes that its family of PICmicro microcontrollers is one of the most secure products of its kind on the market today,

      when used in the intended manner and under normal conditions.
There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our knowl-

      edge, require using the PICmicro microcontroller in a manner outside the operating specifications contained in the data sheet.
      The person doing so may be engaged in theft of intellectual property.
Microchip is willing to work with the customer who is concerned about the integrity of their code.
Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not
      mean that we are guaranteeing the product as "unbreakable".
Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of
      our product.

If you have any further questions about this matter, please contact the local sales office nearest to you.

Information contained in this publication regarding device       Trademarks
applications and the like is intended through suggestion only
and may be superseded by updates. It is your responsibility to   The Microchip name and logo, the Microchip logo, FilterLab,
ensure that your application meets with your specifications.     KEELOQ, microID, MPLAB, PIC, PICmicro, PICMASTER,
No representation or warranty is given and no liability is       PICSTART, PRO MATE, SEEVAL and The Embedded Control
assumed by Microchip Technology Incorporated with respect        Solutions Company are registered trademarks of Microchip Tech-
to the accuracy or use of such information, or infringement of   nology Incorporated in the U.S.A. and other countries.
patents or other intellectual property rights arising from such
use or otherwise. Use of Microchip's products as critical com-   dsPIC, ECONOMONITOR, FanSense, FlexROM, fuzzyLAB,
ponents in life support systems is not authorized except with    In-Circuit Serial Programming, ICSP, ICEPIC, microPort,
express written approval by Microchip. No licenses are con-      Migratable Memory, MPASM, MPLIB, MPLINK, MPSIM,
veyed, implicitly or otherwise, under any intellectual property  MXDEV, PICC, PICDEM, PICDEM.net, rfPIC, Select Mode
rights.                                                          and Total Endurance are trademarks of Microchip Technology
                                                                 Incorporated in the U.S.A.

                                                                 Serialized Quick Turn Programming (SQTP) is a service mark
                                                                 of Microchip Technology Incorporated in the U.S.A.

                                                                 All other trademarks mentioned herein are property of their
                                                                 respective companies.

                                                                  2002, Microchip Technology Incorporated, Printed in the
                                                                 U.S.A., All Rights Reserved.

                                                                       Printed on recycled paper.

                                                                 Microchip received QS-9000 quality system
                                                                 certification for its worldwide headquarters,
                                                                 design and wafer fabrication facilities in
                                                                 Chandler and Tempe, Arizona in July 1999. The
                                                                 Company's quality system processes and
                                                                 procedures are QS-9000 compliant for its
                                                                 PICmicro 8-bit MCUs, KEELOQ code hopping
                                                                 devices, Serial EEPROMs and microperipheral
                                                                 products. In addition, Microchip's quality
                                                                 system for the design and manufacture of
                                                                 development systems is ISO 9001 certified.

DS30453D - page ii  Preliminary                                  2002 Microchip Technology Inc.
                        PIC16C5X

EPROM/ROM-Based 8-bit CMOS Microcontroller Series

Devices Included in this Data Sheet:                           12-bit wide instructions
                                                               8-bit wide data path
PIC16C54                                                    Seven or eight special function hardware registers
PIC16CR54                                                    Two-level deep hardware stack
PIC16C55                                                    Direct, indirect and relative addressing modes for
PIC16C56
PIC16CR56                                                      data and instructions
PIC16C57
PIC16CR57                                                   Peripheral Features:
PIC16C58
PIC16CR58                                                    8-bit real time clock/counter (TMR0) with 8-bit
                                                                 programmable prescaler

                                                               Power-on Reset (POR)

Note:  PIC16C5X refers to all revisions of the part            Device Reset Timer (DRT)
       (i.e., PIC16C54 refers to PIC16C54,
       PIC16C54A, and PIC16C54C), unless                      Watchdog Timer (WDT) with its own on-chip
       specifically called out otherwise.                        RC oscillator for reliable operation

                                                               Programmable Code Protection

High-Performance RISC CPU:                                     Power saving SLEEP mode

Only 33 single word instructions to learn                   Selectable oscillator options:

All instructions are single cycle except for pro-           - RC: Low cost RC oscillator
   gram branches which are two-cycle
                                                              - XT:    Standard crystal/resonator
Operating speed: DC - 40 MHz clock input
                           DC - 100 ns instruction cycle      - HS: High speed crystal/resonator

                                                              - LP: Power saving, low frequency crystal

        Device  Pins              I/O  EPROM/  RAM            CMOS Technology:
                                         ROM
PIC16C54                                                       Low power, high speed CMOS EPROM/ROM tech-
PIC16C54A       18 12                  512                25     nology
PIC16C54C
PIC16CR54A      18 12                  512                25   Fully static design
PIC16CR54C                                                    Wide operating voltage and temperature range:
PIC16C55        18 12                  512                25
PIC16C55A                                                        - EPROM Commercial/Industrial 2.0V to 6.25V
PIC16C56        18 12                  512                25     - ROM Commercial/Industrial 2.0V to 6.25V
PIC16C56A                                                        - EPROM Extended 2.5V to 6.0V
PIC16CR56A      18 12                  512                25     - ROM Extended 2.5V to 6.0V
PIC16C57                                                       Low power consumption
PIC16C57C       28 20                  512                24     - < 2 mA typical @ 5V, 4 MHz
PIC16CR57C                                                       - 15 A typical @ 3V, 32 kHz
PIC16C58B       28 20                  512                24     - < 0.6 A typical standby current
PIC16CR58B
                18 12                  1K                 25        (with WDT disabled) @ 3V, 0C to 70C

                18 12                  1K                 25

                18 12                  1K                 25

                28 20                  2K                 72

                28 20                  2K                 72

                28 20                  2K                 72

                18 12                  2K                 73  Note:    In this document, figure and table titles
                                                                       refer to all varieties of the part number indi-
                18 12                  2K                 73           cated, (i.e., The title "Figure 15-1: Load
                                                                       Conditions For Device Timing Specifica-
                                                                       tions - PIC16C54A", also refers to
                                                                       PIC16LC54A and PIC16LV54A parts),
                                                                       unless specifically called out otherwise.

2002 Microchip Technology Inc.                          Preliminary                           DS30453D-page 1
PIC16C5X

Pin Diagrams

PDIP, SOIC, Windowed CERDIP                                               PDIP, SOIC, Windowed CERDIP

RA2              1                             18  RA1                   T0CKI          1                  28      MCLR/VPP
                                                    RA0                                                              OSC1/CLKIN
RA3              2                    PIC16C54  17  OSC1/CLKIN            VDD            2                   27      OSC2/CLKOUT
                                   PIC16CR54        OSC2/CLKOUT                                                      RC7
T0CKI            3             PIC16C56         16  VDD                   N/C            3                   26      RC6
                            PIC16CR56                                                                                RC5
MCLR/VPP         4      PIC16C58                15  RB7                   VSS            4                   25      RC4
                     PIC16CR58                      RB6                                                              RC3
VSS              5                              14  RB5                   N/C
                                                    RB4                                                              RC2
RB0              6                              13                                       5         PIC16C55  24      RC1
                                                                                                PIC16C57             RC0
RB1              7                              12                        RA0            6   PIC16CR57       23      RB7
                                                                                                                     RB6
RB2              8                              11                        RA1            7                   22      RB5

RB3              9                              10                        RA2            8                   21

                                                                          RA3            9                   20

                                                                          RB0            10                  19

                                                                          RB1            11                  18

                                                                          RB2            12                  17

                                                                          RB3            13                  16

                                                                          RB4            14                  15

SSOP                                                                      SSOP

RA2         1                                  20  RA1                   VSS         1                         28  MCLR/VPP

RA3         2                                   19  RA0                   T0CKI       2                          27  OSC1/CLKIN

T0CKI       3                                   18  OSC1/CLKIN            VDD         3                          26  OSC2/CLKOUT

MCLR/VPP    4                        PIC16C54   17  OSC2/CLKOUT           VDD         4              PIC16C55    25  RC7
                                                                                                 PIC16C57
                                 PIC16CR54                                RA0         5      PIC16CR57           24  RC6
                              PIC16C56
VSS         5                                   16  VDD                   RA1         6                          23  RC5
                           PIC16CR56
VSS         6           PIC16C58                15  VDD                   RA2         7                          22  RC4
                     PIC16CR58
RB0         7                                   14  RB7                   RA3         8                          21  RC3

RB1         8                                   13  RB6                   RB0         9                          20  RC2

                                                                          RB1         10                         19  RC1

RB2         9                                   12  RB5                   RB2         11                         18  RC0

RB3         10                                  11  RB4                   RB3         12                         17  RB7

                                                                          RB4         13                         16  RB6

                                                                          VSS         14                         15  RB5

Device Differences

Device               Voltage                    Oscillator   Oscillator     Process              ROM                 MCLR
                      Range                     Selection                 Technology         Equivalent              Filter
                                                (Program)
                                                                           (Microns)

PIC16C54             2.5-6.25                       Factory  See Note 1   1.2                PIC16CR54A                   No
PIC16C54A            2.0-6.25                        User    See Note 1
PIC16C54C            2.5-5.5                         User    See Note 1   0.9                --                           No
PIC16C55             2.5-6.25                                See Note 1
PIC16C55A            2.5-5.5                        Factory  See Note 1   0.7                PIC16CR54C                   Yes
PIC16C56             2.5-6.25                        User    See Note 1
PIC16C56A            2.5-5.5                                 See Note 1   1.7                --                           No
PIC16C57             2.5-6.25                       Factory  See Note 1
PIC16C57C            2.5-5.5                         User    See Note 1   0.7                --                           Yes
PIC16C58B            2.5-5.5                                 See Note 1
PIC16CR54A           2.5-6.25                       Factory  See Note 1   1.7                --                           No
PIC16CR54C           2.5-5.5                         User    See Note 1
PIC16CR56A           2.5-5.5                         User    See Note 1   0.7                PIC16CR56A                   Yes
PIC16CR57C           2.5-5.5                                 See Note 1
PIC16CR58B           2.5-5.5                        Factory  See Note 1   1.2                --                           No
                                                    Factory
                                                    Factory               0.7                PIC16CR57C                   Yes
                                                    Factory
                                                    Factory               0.7                PIC16CR58B                   Yes

                                                                          1.2                N/A                          Yes

                                                                          0.7                N/A                          Yes

                                                                          0.7                N/A                          Yes

                                                                          0.7                N/A                          Yes

                                                                          0.7                N/A                          Yes

Note 1: If you change from this device to another device, please verify oscillator characteristics in your application.

Note: The table shown above shows the generic names of the PIC16C5X devices. For device varieties, please
            refer to Section 2.0.

DS30453D-page 2                                              Preliminary                      2002 Microchip Technology Inc.
                                                  PIC16C5X

Table of Contents

1.0 General Description...................................................................................................................................................................... 5
2.0 PIC16C5X Device Varieties ......................................................................................................................................................... 7
3.0 Architectural Overview ................................................................................................................................................................ 9
4.0 Oscillator Configurations ............................................................................................................................................................ 15
5.0 Reset .......................................................................................................................................................................................... 19
6.0 Memory Organization ................................................................................................................................................................. 25
7.0 I/O Ports ..................................................................................................................................................................................... 35
8.0 Timer0 Module and TMR0 Register ........................................................................................................................................... 37
9.0 Special Features of the CPU...................................................................................................................................................... 43
10.0 Instruction Set Summary ............................................................................................................................................................ 49
11.0 Development Support................................................................................................................................................................. 61
12.0 Electrical Characteristics - PIC16C54/55/56/57 ......................................................................................................................... 67
13.0 Electrical Characteristics - PIC16CR54A ................................................................................................................................... 79
14.0 Device Characterization - PIC16C54/55/56/57/CR54A.............................................................................................................. 91
15.0 Electrical Characteristics - PIC16C54A.................................................................................................................................... 103
16.0 Device Characterization - PIC16C54A ..................................................................................................................................... 117
17.0 Electrical Characteristics - PIC16C54C/CR54C/C55A/C56A/CR56A/C57C/CR57C/C58B/CR58B ........................................ 131
18.0 Device Characterization - PIC16C54C/CR54C/C55A/C56A/CR56A/C57C/CR57C/C58B/CR58B .......................................... 145
19.0 Electrical Characteristics - PIC16C54C/C55A/C56A/C57C/C58B 40MHz ............................................................................... 155
20.0 Device Characterization - PIC16C54C/C55A/C56A/C57C/C58B 40MHz ................................................................................ 165
21.0 Packaging Information.............................................................................................................................................................. 171
Appendix A: Compatibility ............................................................................................................................................................. 183
On-Line Support................................................................................................................................................................................. 189
Reader Response .............................................................................................................................................................................. 190
Product Identification System ............................................................................................................................................................ 191

                                    TO OUR VALUED CUSTOMERS

  It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip
  products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and
  enhanced as new volumes and updates are introduced.
  If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via
  E-mail at docerrors@mail.microchip.com or fax the Reader Response Form in the back of this data sheet to (480) 792-4150.
  We welcome your feedback.

Most Current Data Sheet

  To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:
         http://www.microchip.com

  You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.
  The last character of the literature number is the version number, (e.g., DS30000A is version A of document DS30000).

Errata

  An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current
  devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision
  of silicon and revision of document to which it applies.
  To determine if an errata sheet exists for a particular device, please check with one of the following:
   Microchip's Worldwide Web site; http://www.microchip.com
   Your local Microchip sales office (see last page)
   The Microchip Corporate Literature Center; U.S. FAX: (480) 792-7277
  When contacting a sales office or the literature center, please specify which device, revision of silicon and data sheet (include liter-
  ature number) you are using.

Customer Notification System

  Register on our web site at www.microchip.com/cn to receive the most current information on all of our products.

2002 Microchip Technology Inc.  Preliminary  DS30453D-page 3
PIC16C5X

NOTES:

DS30453D-page 4  Preliminary   2002 Microchip Technology Inc.
                      PIC16C5X

8-Bit EPROM/ROM-Based CMOS Microcontrollers

1.0 GENERAL DESCRIPTION                                   1.1 Applications

The PIC16C5X from Microchip Technology is a family        The PIC16C5X series fits perfectly in applications rang-
of low cost, high performance, 8-bit fully static,        ing from high speed automotive and appliance motor
EPROM/ROM-based CMOS microcontrollers. It                 control to low power remote transmitters/receivers,
employs a RISC architecture with only 33 single word/     pointing devices and telecom processors. The EPROM
single cycle instructions. All instructions are single    technology makes customizing application programs
cycle except for program branches which take two          (transmitter codes, motor speeds, receiver frequen-
cycles. The PIC16C5X delivers performance in an           cies, etc.) extremely fast and convenient. The small
order of magnitude higher than its competitors in the     footprint packages, for through hole or surface mount-
same price category. The 12-bit wide instructions are     ing, make this microcontroller series perfect for applica-
highly symmetrical resulting in 2:1 code compression      tions with space limitations. Low cost, low power, high
over other 8-bit microcontrollers in its class. The easy  performance ease of use and I/O flexibility make the
to use and easy to remember instruction set reduces       PIC16C5X series very versatile even in areas where no
development time significantly.                           microcontroller use has been considered before (e.g.,
                                                          timer functions, replacement of "glue" logic in larger
The PIC16C5X products are equipped with special fea-      systems, co-processor applications).
tures that reduce system cost and power requirements.
The Power-on Reset (POR) and Device Reset Timer
(DRT) eliminate the need for external RESET circuitry.
There are four oscillator configurations to choose from,
including the power saving LP (Low Power) oscillator
and cost saving RC oscillator. Power saving SLEEP
mode, Watchdog Timer and Code Protection features
improve system cost, power and reliability.

The UV erasable CERDIP packaged versions are ideal
for code development, while the cost effective One
Time Programmable (OTP) versions are suitable for
production in any volume. The customer can take full
advantage of Microchip's price leadership in OTP
microcontrollers, while benefiting from the OTP's
flexibility.

The PIC16C5X products are supported by a full fea-
tured macro assembler, a software simulator, an in-cir-
cuit emulator, a low cost development programmer and
a full featured programmer. All the tools are supported
on IBM PC and compatible machines.

2002 Microchip Technology Inc.  Preliminary             DS30453D-page 5
PIC16C5X

TABLE 1-1: PIC16C5X FAMILY OF DEVICES

          Features                PIC16C54 PIC16CR54 PIC16C55 PIC16C56 PIC16CR56

Maximum Operation Frequency       40 MHz       20 MHz       40 MHz      40 MHz  20 MHz

EPROM Program Memory (x12 words)  512          --           512             1K  --

ROM Program Memory (x12 words)    --           512          --              --  1K

RAM Data Memory (bytes)           25           25           24              25  25

Timer Module(s)                   TMR0         TMR0         TMR0        TMR0    TMR0

I/O Pins                          12           12           20              12  12

Number of Instructions            33           33           33              33  33

Packages                          18-pin DIP, 18-pin DIP, 28-pin DIP, 18-pin DIP, 18-pin DIP,

                                  SOIC;        SOIC;        SOIC;       SOIC;   SOIC;

                                  20-pin SSOP 20-pin SSOP 28-pin SSOP 20-pin SSOP 20-pin SSOP

All PICmicro Family devices have Power-on Reset, selectable Watchdog Timer, selectable Code Protect and high

I/O current capability.

          Features                PIC16C57     PIC16CR57            PIC16C58    PIC16CR58

Maximum Operation Frequency       40 MHz            20 MHz          40 MHz      20 MHz

EPROM Program Memory (x12 words)  2K                   --           2K          --

ROM Program Memory (x12 words)    --                   2K           --          2K

RAM Data Memory (bytes)           72                   72           73          73

Timer Module(s)                   TMR0              TMR0            TMR0        TMR0

I/O Pins                          20                   20           12          12

Number of Instructions            33                   33           33          33

Packages                          28-pin DIP, SOIC; 28-pin DIP, SOIC; 18-pin DIP, SOIC; 18-pin DIP, SOIC;

                                  28-pin SSOP  28-pin SSOP         20-pin SSOP  20-pin SSOP

All PICmicro Family devices have Power-on Reset, selectable Watchdog Timer, selectable Code Protect and high
I/O current capability.

DS30453D-page 6                        Preliminary                   2002 Microchip Technology Inc.
2.0 PIC16C5X DEVICE VARIETIES                                             PIC16C5X

A variety of frequency ranges and packaging options        2.3 Quick-Turnaround-Production
are available. Depending on application and production              (QTP) Devices
requirements, the proper device option can be selected
using the information in this section. When placing        Microchip offers a QTP Programming Service for fac-
orders, please use the PIC16C5X Product Identifica-        tory production orders. This service is made available
tion System at the back of this data sheet to specify the  for users who choose not to program a medium to high
correct part number.                                       quantity of units and whose code patterns have stabi-
                                                           lized. The devices are identical to the OTP devices but
For the PIC16C5X family of devices, there are four         with all EPROM locations and configuration bit options
device types, as indicated in the device number:           already programmed by the factory. Certain code and
                                                           prototype verification procedures apply before produc-
1. C, as in PIC16C54C. These devices have                  tion shipments are available. Please contact your
      EPROM program memory and operate over the            Microchip Technology sales office for more details.
      standard voltage range.
                                                           2.4 Serialized Quick-Turnaround-
2. LC, as in PIC16LC54A. These devices have                         Production (SQTPSM) Devices
      EPROM program memory and operate over an
      extended voltage range.                              Microchip offers the unique programming service
                                                           where a few user defined locations in each device are
3. CR, as in PIC16CR54A. These devices have                programmed with different serial numbers. The serial
      ROM program memory and operate over the              numbers may be random, pseudo-random or sequen-
      standard voltage range.                              tial. The devices are identical to the OTP devices but
                                                           with all EPROM locations and configuration bit options
4. LCR, as in PIC16LCR54A. These devices have              already programmed by the factory.
      ROM program memory and operate over an
      extended voltage range.                              Serial programming allows each device to have a
                                                           unique number which can serve as an entry code,
2.1 UV Erasable Devices (EPROM)                            password or ID number.

The UV erasable versions offered in CERDIP pack-           2.5 Read Only Memory (ROM) Devices
ages, are optimal for prototype development and pilot
programs.                                                  Microchip offers masked ROM versions of several of
                                                           the highest volume parts, giving the customer a low
UV erasable devices can be programmed for any of the       cost option for high volume, mature products.
four oscillator configurations. Microchip's
PICSTART Plus(1) and PRO MATE programmers
both support programming of the PIC16C5X. Third
party programmers also are available. Refer to the
Third Party Guide (DS00104) for a list of sources.

2.2 One-Time-Programmable (OTP)
         Devices

The availability of OTP devices is especially useful for
customers expecting frequent code changes and
updates, or small volume applications.

The OTP devices, packaged in plastic packages, per-
mit the user to program them once. In addition to the
program memory, the configuration bits must be pro-
grammed.

    Note 1: PIC16C55A and PIC16C57C devices
                require OSC2 not to be connected while
                programming with PICSTART Plus
                programmer.

2002 Microchip Technology Inc.  Preliminary              DS30453D-page 7
PIC16C5X

NOTES:

DS30453D-page 8  Preliminary   2002 Microchip Technology Inc.
3.0 ARCHITECTURAL OVERVIEW                                                 PIC16C5X

The high performance of the PIC16C5X family can be          The PIC16C5X device contains an 8-bit ALU and work-
attributed to a number of architectural features com-       ing register. The ALU is a general purpose arithmetic
monly found in RISC microprocessors. To begin with,         unit. It performs arithmetic and Boolean functions
the PIC16C5X uses a Harvard architecture in which           between data in the working register and any register
program and data are accessed on separate buses.            file.
This improves bandwidth over traditional von Neumann
architecture where program and data are fetched on          The ALU is 8 bits wide and capable of addition, subtrac-
the same bus. Separating program and data memory            tion, shift and logical operations. Unless otherwise
further allows instructions to be sized differently than    mentioned, arithmetic operations are two's comple-
the 8-bit wide data word. Instruction opcodes are 12        ment in nature. In two-operand instructions, typically
bits wide making it possible to have all single word        one operand is the W (working) register. The other
instructions. A 12-bit wide program memory access           operand is either a file register or an immediate con-
bus fetches a 12-bit instruction in a single cycle. A two-  stant. In single operand instructions, the operand is
stage pipeline overlaps fetch and execution of instruc-     either the W register or a file register.
tions. Consequently, all instructions (33) execute in a
single cycle except for program branches.                   The W register is an 8-bit working register used for ALU
                                                            operations. It is not an addressable register.
The PIC16C54/CR54 and PIC16C55 address 512 x 12
of program memory, the PIC16C56/CR56 address                Depending on the instruction executed, the ALU may
1K x 12 of program memory, and the PIC16C57/CR57            affect the values of the Carry (C), Digit Carry (DC), and
and PIC16C58/CR58 address 2K x 12 of program                Zero (Z) bits in the STATUS register. The C and DC bits
memory. All program memory is internal.                     operate as a borrow and digit borrow out bit, respec-
                                                            tively, in subtraction. See the SUBWF and ADDWF
The PIC16C5X can directly or indirectly address its         instructions for examples.
register files and data memory. All special function reg-
isters including the program counter are mapped in the      A simplified block diagram is shown in Figure 3-1, with
data memory. The PIC16C5X has a highly orthogonal           the corresponding device pins described in Table 3-1
(symmetrical) instruction set that makes it possible to     (for PIC16C54/56/58) and Table 3-2 (for PIC16C55/
carry out any operation on any register using any           57).
addressing mode. This symmetrical nature and lack of
`special optimal situations' make programming with the
PIC16C5X simple yet efficient. In addition, the learning
curve is reduced significantly.

2002 Microchip Technology Inc.  Preliminary               DS30453D-page 9
PIC16C5X

FIGURE 3-1:            PIC16C5X SERIES BLOCK DIAGRAM

                                              9-11                  T0CKI     CONFIGURATION WORD OSC1 OSC2 MCLR
                                                                     PIN
          EPROM/ROM    9-11                         STACK 1
          512 X 12 TO            PC                 STACK 2                   "DISABLE"                "OSC
                                                                                                     SELECT"
            2048 X 12

              12                                                       WATCHDOG                          2
                                                                           TIMER         "CODE
INSTRUCTION
  REGISTER                                                                            PROTECT"                 OSCILLATOR/

              12                                                                                               TIMING &

                                                                                                               CONTROL

                                     9              WDT TIME        WDT/TMR0          CLKOUT

                                                    OUT             PRESCALER

        INSTRUCTION                                 8                                   6            "OPTION"        "SLEEP"
          DECODER                                                          OPTION REG.                   5-7
                            DIRECT ADDRESS              DIRECT RAM                                              GENERAL
                                                          ADDRESS                      FROM W                   PURPOSE
             8                                                                                    5            REGISTER
                                      STATUS
LITERALS                                                                                                            FILE
                                                                                                                  (SRAM)
                                                                                                               24, 25, 72 or
                                                                                                                 73 Bytes

                                                         TMR0                                        FSR

          W                                                         DATA BUS                                                          8

                       ALU                                          8                                          FROM W
                                                                                                                                      8
                                              FROM W                          FROM W
                                                                                                                        8
                                                                4                         8
                                                    4                          8

                       "TRIS 5"                                     "TRIS 6"                         "TRIS 7"

                                                    TRISA PORTA               TRISB PORTB                      TRISC PORTC

                                                              4                               8                            8
                                                      RA<3:0>                         RB<7:0>
                                                                                                                  RC<7:0>
                                                                                                                   (28-Pin
                                                                                                               Devices Only)

DS30453D-page 10                                         Preliminary                                  2002 Microchip Technology Inc.
                                                                     PIC16C5X

TABLE 3-1: PINOUT DESCRIPTION - PIC16C54, PIC16CR54, PIC16C56, PIC16CR56, PIC16C58,
                     PIC16CR58

Pin Name     Pin Number              Pin Buffer                      Description

          DIP SOIC SSOP Type Type

RA0       17 17 19 I/O TTL Bi-directional I/O port

RA1       18 18 20 I/O TTL

RA2       1  1                    1 I/O TTL

RA3       2  2                    2 I/O TTL

RB0      6  6                    7 I/O TTL Bi-directional I/O port
RB1
RB2      7  7                    8 I/O TTL
RB3
RB4      8  8                    9 I/O TTL
RB5
RB6      9  9                    10 I/O TTL
RB7
          10 10 11 I/O TTL
T0CKI
          11 11 12 I/O TTL

          12 12 13 I/O TTL

          13 13 14 I/O TTL

          3  3                    3  I   ST Clock input to Timer0. Must be tied to VSS or VDD, if not in

                                                 use, to reduce current consumption.

MCLR/VPP  4  4                    4  I   ST Master clear (RESET) input/programming voltage input.

                                                 This pin is an active low RESET to the device. Voltage on
                                                 the MCLR/VPP pin must not exceed VDD to avoid unin-
                                                 tended entering of Programming mode.

OSC1/CLKIN 16 16 18                  I   ST Oscillator crystal input/external clock source input.

OSC2/CLKOUT 15 15 17 O                   -- Oscillator crystal output. Connects to crystal or resonator
                                                 in crystal Oscillator mode. In RC mode, OSC2 pin outputs
                                                 CLKOUT, which has 1/4 the frequency of OSC1 and
                                                 denotes the instruction cycle rate.

VDD       14 14 15,16 P                  -- Positive supply for logic and I/O pins.

VSS       5  5                    5,6 P  -- Ground reference for logic and I/O pins.

Legend: I = input, O = output, I/O = input/output, P = power, -- = Not Used, TTL = TTL input, ST = Schmitt Trigger

input

2002 Microchip Technology Inc.         Preliminary                                  DS30453D-page 11
PIC16C5X

TABLE 3-2: PINOUT DESCRIPTION - PIC16C55, PIC16C57, PIC16CR57

                      Pin Number      Pin Buffer

Pin Name          DIP SOIC SSOP Type Type                               Description

RA0              6   6           5 I/O TTL Bi-directional I/O port
RA1
RA2              7   7           6 I/O TTL
RA3
                  8   8           7 I/O TTL
RB0
RB1              9   9           8 I/O TTL
RB2
RB3              10  10          9 I/O TTL Bi-directional I/O port
RB4
RB5              11  11          10 I/O TTL
RB6
RB7              12  12          11 I/O TTL

RC0              13  13          12 I/O TTL
RC1
RC2              14  14          13 I/O TTL
RC3
RC4              15  15          15 I/O TTL
RC5
RC6              16  16          16 I/O TTL
RC7
                  17  17          17 I/O TTL
T0CKI
                  18  18          18 I/O TTL Bi-directional I/O port

                  19  19          19 I/O TTL

                  20  20          20 I/O TTL

                  21  21          21 I/O TTL

                  22  22          22 I/O TTL

                  23  23          23 I/O TTL

                  24  24          24 I/O TTL

                  25  25          25 I/O TTL

                  1   1           2   I  ST Clock input to Timer0. Must be tied to VSS or VDD, if not in

                                                  use, to reduce current consumption.

MCLR              28  28          28  I  ST Master clear (RESET) input. This pin is an active low

                                                  RESET to the device.

OSC1/CLKIN 27         27          27  I  ST Oscillator crystal input/external clock source input.

OSC2/CLKOUT 26        26          26 O   -- Oscillator crystal output. Connects to crystal or resonator

                                                  in crystal Oscillator mode. In RC mode, OSC2 pin outputs
                                                  CLKOUT which has 1/4 the frequency of OSC1, and
                                                  denotes the instruction cycle rate.

VDD               2   2           3,4 P  -- Positive supply for logic and I/O pins.

VSS               4   4 1,14 P           -- Ground reference for logic and I/O pins.

N/C               3,5 3,5 -- -- -- Unused, do not connect.

Legend: I = input, O = output, I/O = input/output, P = power, -- = Not Used, TTL = TTL input, ST = Schmitt Trigger
            input

DS30453D-page 12                         Preliminary                     2002 Microchip Technology Inc.
                                                                              PIC16C5X

3.1 Clocking Scheme/Instruction                         3.2 Instruction Flow/Pipelining
         Cycle
                                                        An Instruction Cycle consists of four Q cycles (Q1, Q2,
The clock input (OSC1/CLKIN pin) is internally divided  Q3 and Q4). The instruction fetch and execute are
by four to generate four non-overlapping quadrature     pipelined such that fetch takes one instruction cycle,
clocks, namely Q1, Q2, Q3 and Q4. Internally, the pro-  while decode and execute takes another instruction
gram counter is incremented every Q1 and the instruc-   cycle. However, due to the pipelining, each instruction
tion is fetched from program memory and latched into    effectively executes in one cycle. If an instruction
the instruction register in Q4. It is decoded and exe-  causes the program counter to change (e.g., GOTO),
cuted during the following Q1 through Q4. The clocks    then two cycles are required to complete the instruction
and instruction execution flow are shown in Figure 3-2  (Example 3-1).
and Example 3-1.
                                                        A fetch cycle begins with the program counter (PC)
                                                        incrementing in Q1.

                                                        In the execution cycle, the fetched instruction is latched
                                                        into the Instruction Register in cycle Q1. This instruc-
                                                        tion is then decoded and executed during the Q2, Q3
                                                        and Q4 cycles. Data memory is read during Q2 (oper-
                                                        and read) and written during Q4 (destination write).

FIGURE 3-2:        CLOCK/INSTRUCTION CYCLE

                   Q1 Q2 Q3 Q4             Q1 Q2 Q3 Q4                   Q1 Q2 Q3 Q4

             OSC1                                            PC+1                           PC+2
                                                      Fetch INST (PC+1)           Fetch INST (PC+2)
             Q1                                     Execute INST (PC)            Execute INST (PC+1)

             Q2                                                                                       Internal
                                                                                                      phase
             Q3
                                                                                                      clock

             Q4

             PC                   PC

OSC2/CLKOUT             Fetch INST (PC)
      (RC mode)     Execute INST (PC-1)

EXAMPLE 3-1: INSTRUCTION PIPELINE FLOW

1. MOVLW H'55'                    Fetch 1  Execute 1
2. MOVWF PORTB                              Fetch 2
3. CALL SUB_1                                           Execute 2
4. BSF PORTA, BIT3                                       Fetch 3   Execute 3

                                                                   Fetch 4    Flush

                                                                              Fetch SUB_1 Execute SUB_1

All instructions are single cycle, except for any program branches. These take two cycles since the fetch instruction
is "flushed" from the pipeline, while the new instruction is being fetched and then executed.

2002 Microchip Technology Inc.           Preliminary                               DS30453D-page 13
PIC16C5X

NOTES:

DS30453D-page 14  Preliminary   2002 Microchip Technology Inc.
                                                                                 PIC16C5X

4.0 OSCILLATOR                                                FIGURE 4-2:        EXTERNAL CLOCK INPUT
         CONFIGURATIONS                                                          OPERATION (HS, XT OR
                                                                 Clock from      LP OSC
4.1 Oscillator Types                                             ext. system     CONFIGURATION)

PIC16C5Xs can be operated in four different oscillator                   Open            OSC1
modes. The user can program two configuration bits                                               PIC16C5X
(FOSC1:FOSC0) to select one of these four modes:
                                                                                        OSC2
1. LP:             Low Power Crystal
2. XT:             Crystal/Resonator                          TABLE 4-1:       CAPACITOR SELECTION FOR
3. HS:             High Speed Crystal/Resonator                                CERAMIC RESONATORS -
4. RC:             Resistor/Capacitor                                          PIC16C5X, PIC16CR5X

   Note: Not all oscillator selections available for all      Osc Resonator Cap. Range Cap. Range
               parts. See Section 9.1.
                                                              Type        Freq   C1        C2
4.2 Crystal Oscillator/Ceramic
         Resonators                                           XT     455 kHz 68-100 pF 68-100 pF

In XT, LP or HS modes, a crystal or ceramic resonator                2.0 MHz 15-33 pF      15-33 pF
is connected to the OSC1/CLKIN and OSC2/CLKOUT
pins to establish oscillation (Figure 4-1). The                      4.0 MHz 10-22 pF      10-22 pF
PIC16C5X oscillator design requires the use of a paral-
lel cut crystal. Use of a series cut crystal may give a fre-  HS     8.0 MHz     10-22 pF  10-22 pF
quency out of the crystal manufacturers specifications.                                      10 pF
When in XT, LP or HS modes, the device can have an                   16.0 MHz    10 pF
external clock source drive the OSC1/CLKIN pin
(Figure 4-2).                                                 These values are for design guidance only. Since
                                                              each resonator has its own characteristics, the user
                                                              should consult the resonator manufacturer for
                                                              appropriate values of external components.

                                                              TABLE 4-2:       CAPACITOR SELECTION FOR
                                                                               CRYSTAL OSCILLATOR -
FIGURE 4-1:        CRYSTAL/CERAMIC                                             PIC16C5X, PIC16CR5X
                   RESONATOR OPERATION
            C1(1)  (HS, XT OR LP OSC                          Osc    Crystal     Cap.Range Cap. Range
                   CONFIGURATION)                             Type    Freq
                                                                                 C1        C2

                                                              LP     32 kHz(1)   15 pF     15 pF

                   OSC1                  PIC16C5X             XT     100 kHz 15-30 pF 200-300 pF

                                                                     200 kHz 15-30 pF 100-200 pF

                                         SLEEP                       455 kHz 15-30 pF 15-100 pF
                                         To internal
          XTAL                    RF(3)                                   1 MHz  15-30 pF  15-30 pF
                                             logic
                 OSC2                                                     2 MHz  15 pF     15 pF
         RS(2)
C2(1)                                                                     4 MHz  15 pF     15 pF

                                                              HS          4 MHz  15 pF     15 pF
                                                                                 15 pF     15 pF
                                                                          8 MHz  15 pF     15 pF

Note 1: See Capacitor Selection tables for                           20 MHz
             recommended values of C1 and C2.
                                                              Note 1: For VDD > 4.5V, C1 = C2  30 pF is
        2: A series resistor (RS) may be required                          recommended.
             for AT strip cut crystals.
                                                              These values are for design guidance only. Rs may
        3: RF varies with the Oscillator mode cho-            be required in HS mode as well as XT mode to avoid
             sen (approx. value = 10 M).                      overdriving crystals with low drive level specification.
                                                              Since each crystal has its own characteristics, the
                                                              user should consult the crystal manufacturer for
                                                              appropriate values of external components.

                                                              Note:  If you change from this device to another
                                                                     device, please verify oscillator characteris-
                                                                     tics in your application.

2002 Microchip Technology Inc.                 Preliminary                               DS30453D-page 15
PIC16C5X

4.3 External Crystal Oscillator Circuit                     Figure 4-4 shows a series resonant oscillator circuit.
                                                            This circuit is also designed to use the fundamental fre-
Either a prepackaged oscillator or a simple oscillator      quency of the crystal. The inverter performs a 180-
circuit with TTL gates can be used as an external crys-     degree phase shift in a series resonant oscillator cir-
tal oscillator circuit. Prepackaged oscillators provide a   cuit. The 330 k resistors provide the negative feed-
wide operating range and better stability. A well-          back to bias the inverters in their linear region.
designed crystal oscillator will provide good perfor-
mance with TTL gates. Two types of crystal oscillator       FIGURE 4-4:     EXAMPLE OF EXTERNAL
circuits can be used: one with parallel resonance, or                       SERIES RESONANT
one with series resonance.                                                  CRYSTAL OSCILLATOR
                                                                            CIRCUIT (USING XT, HS
Figure 4-3 shows an implementation example of a par-                        OR LP OSCILLATOR
allel resonant oscillator circuit. The circuit is designed                  MODE)
to use the fundamental frequency of the crystal. The
74AS04 inverter performs the 180-degree phase shift          330K            330K           To Other
that a parallel oscillator requires. The 4.7 k resistor     74AS04          74AS04          Devices
provides the negative feedback for stability. The 10 k
potentiometers bias the 74AS04 in the linear region.                                74AS04            PIC16C5X
This circuit could be used for external oscillator
designs.                                                                                              CLKIN

                                                                    0.1 F          Open              OSC2
                                                                    XTAL
FIGURE 4-3:        EXAMPLE OF EXTERNAL
                   PARALLEL RESONANT
                   CRYSTAL OSCILLATOR
                   CIRCUIT (USING XT, HS
                   OR LP OSCILLATOR
                   MODE)

     +5V                      To Other
                              Devices
         10K
                4.7K  74AS04          PIC16C5X
                                      CLKIN
              74AS04

                                Open    OSC2
                      10K

             XTAL

10K

     20 pF 20 pF

DS30453D-page 16                              Preliminary                   2002 Microchip Technology Inc.
                                                                           PIC16C5X

4.4 RC Oscillator                                            FIGURE 4-5:   RC OSCILLATOR MODE

For timing insensitive applications, the RC device                    VDD        Internal
option offers additional cost savings. The RC oscillator         REXT            clock
frequency is a function of the supply voltage, the resis-
tor (REXT) and capacitor (CEXT) values, and the operat-                    OSC1
ing temperature. In addition to this, the oscillator
frequency will vary from unit to unit due to normal pro-     CEXT                            N
cess parameter variation. Furthermore, the difference        VSS                                                   PIC16C5X
in lead frame capacitance between package types will
also affect the oscillation frequency, especially for low                                 OSC2/CLKOUT
CEXT values. The user also needs to take into account                      Fosc/4
variation due to tolerance of external R and C compo-
nents used.                                                  Note:  If you change from this device to another
                                                                    device, please verify oscillator characteris-
Figure 4-5 shows how the R/C combination is con-                    tics in your application.
nected to the PIC16C5X. For REXT values below
2.2 k, the oscillator operation may become unstable,
or stop completely. For very high REXT values
(e.g., 1 M) the oscillator becomes sensitive to noise,
humidity and leakage. Thus, we recommend keeping
REXT between 3 k and 100 k.

Although the oscillator will operate with no external
capacitor (CEXT = 0 pF), we recommend using values
above 20 pF for noise and stability reasons. With no or
small external capacitance, the oscillation frequency
can vary dramatically due to changes in external
capacitances, such as PCB trace capacitance or pack-
age lead frame capacitance.

The Electrical Specifications sections show RC fre-
quency variation from part to part due to normal pro-
cess variation. The variation is larger for larger R (since
leakage current variation will affect RC frequency more
for large R) and for smaller C (since variation of input
capacitance will affect RC frequency more).

Also, see the Electrical Specifications sections for vari-
ation of oscillator frequency due to VDD for given REXT/
CEXT values as well as frequency variation due to oper-
ating temperature for given R, C, and VDD values.

The oscillator frequency, divided by 4, is available on
the OSC2/CLKOUT pin, and can be used for test pur-
poses or to synchronize other logic.

2002 Microchip Technology Inc.  Preliminary                                    DS30453D-page 17
PIC16C5X

NOTES:

DS30453D-page 18  Preliminary   2002 Microchip Technology Inc.
                                                                               PIC16C5X

5.0 RESET                                                    The TO and PD bits (STATUS <4:3>) are set or cleared
                                                             depending on the different RESET conditions (Table 5-
PIC16C5X devices may be RESET in one of the follow-          1). These bits may be used to determine the nature of
ing ways:                                                    the RESET.

Power-On Reset (POR)                                       Table 5-3 lists a full description of RESET states of all
MCLR Reset (normal operation)                              registers. Figure 5-1 shows a simplified block diagram
MCLR Wake-up Reset (from SLEEP)                            of the On-chip Reset circuit.
WDT Reset (normal operation)
WDT Wake-up Reset (from SLEEP)

Table 5-1 shows these RESET conditions for the PCL
and STATUS registers.

Some registers are not affected in any RESET condi-
tion. Their status is unknown on POR and unchanged
in any other RESET. Most other registers are reset to a
"RESET state" on Power-On Reset (POR), MCLR or
WDT Reset. A MCLR or WDT wake-up from SLEEP
also results in a device RESET, and not a continuation
of operation before SLEEP.

TABLE 5-1: STATUS BITS AND THEIR SIGNIFICANCE

                Condition                                            TO                  PD

Power-On Reset                                                       1                   1

MCLR Reset (normal operation)                                        u                   u

MCLR Wake-up (from SLEEP)                                            1                   0

WDT Reset (normal operation)                                         0                   1

WDT Wake-up (from SLEEP)                                             0                   0

Legend: u = unchanged, x = unknown, -- = unimplemented read as '0'.

TABLE 5-2: SUMMARY OF REGISTERS ASSOCIATED WITH RESET                          Value on       Value on
                                                                                 POR         MCLR and
Address Name Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0                                WDT Reset

03h STATUS PA2                    PA1  PA0  TO           PD  Z       DC     C  0001 1xxx 000q quuu

Legend: u = unchanged, x = unknown, q = see Table 5-1 for possible values.

2002 Microchip Technology Inc.            Preliminary                        DS30453D-page 19
PIC16C5X

TABLE 5-3: RESET CONDITIONS FOR ALL REGISTERS

                  Register            Address                Power-On Reset            MCLR or WDT Reset

W                                              N/A           xxxx xxxx                 uuuu uuuu
                                                                                       1111 1111
TRIS                                           N/A           1111 1111                 --11 1111
                                                                                       uuuu uuuu
OPTION                                         N/A           --11 1111                 uuuu uuuu
                                                                                       1111 1111
INDF                                           00h           xxxx xxxx                 000q quuu
                                                                                       1uuu uuuu
TMR0                                           01h           xxxx xxxx                 ---- uuuu
                                                                                       uuuu uuuu
PCL                                            02h           1111 1111                 uuuu uuuu
                                                                                       uuuu uuuu
STATUS                                         03h           0001 1xxx
FSR(1)
                                               04h           1xxx xxxx

PORTA                                          05h           ---- xxxx

PORTB                                          06h           xxxx xxxx
PORTC(2)
                                               07h           xxxx xxxx

General Purpose Register Files        07-7Fh                 xxxx xxxx

Legend: x = unknown             u = unchanged       - = unimplemented, read as '0'

           q = see tables in Table 5-1 for possible values.

Note 1: These values are valid for PIC16C57/CR57/C58/CR58. For the PIC16C54/CR54/C55/C56/CR56, the
             value on RESET is 111x xxxx and for MCLR and WDT Reset, the value is 111u uuuu.

        2: General purpose register file on PIC16C54/CR54/C56/CR56/C58/CR58.

FIGURE 5-1:       SIMPLIFIED BLOCK DIAGRAM OF ON-CHIP RESET CIRCUIT

                            Power-Up

                            Detect

      VDD                             POR (Power-On Reset)

   MCLR/VPP pin                                WDT Time-out

                                                                     RESET          S  Q

                    WDT                                   8-bit Asynch              R  Q
                  On-Chip                               Ripple Counter
                  RC OSC                                 (Device Reset

                                                              Timer)

                                                                                          CHIP RESET

DS30453D-page 20                               Preliminary                   2002 Microchip Technology Inc.
                                                                                  PIC16C5X

5.1 Power-On Reset (POR)                                     FIGURE 5-2:       EXTERNAL POWER-ON
                                                                               RESET CIRCUIT (FOR
The PIC16C5X family incorporates on-chip Power-On                              SLOW VDD POWER-UP)
Reset (POR) circuitry which provides an internal chip
RESET for most power-up situations. To use this fea-         VDD          VDD
ture, the user merely ties the MCLR/VPP pin to VDD. A
simplified block diagram of the on-chip Power-On                  D       R
Reset circuit is shown in Figure 5-1.
                                                                                  R1
The Power-On Reset circuit and the Device Reset                                                MCLR
Timer (Section 5.2) circuit are closely related. On
power-up, the RESET latch is set and the DRT is                                C  PIC16C5X
RESET. The DRT timer begins counting once it detects
MCLR to be high. After the time-out period, which is          External Power-On Reset circuit is required
typically 18 ms, it will RESET the reset latch and thus         only if VDD power-up is too slow. The diode D
end the on-chip RESET signal.                                   helps discharge the capacitor quickly when
                                                                VDD powers down.
A power-up example where MCLR is not tied to VDD is
shown in Figure 5-3. VDD is allowed to rise and stabilize    R < 40 k is recommended to make sure that
before bringing MCLR high. The chip will actually come          voltage drop across R does not violate the
out of reset TDRT msec after MCLR goes high.                    device electrical specification.

In Figure 5-4, the on-chip Power-On Reset feature is          R1 = 100 to 1 k will limit any current flow-
being used (MCLR and VDD are tied together). The VDD            ing into MCLR from external capacitor C in the
is stable before the start-up timer times out and there is      event of MCLR pin breakdown due to Electro-
no problem in getting a proper RESET. However,                  static Discharge (ESD) or Electrical Over-
Figure 5-5 depicts a problem situation where VDD rises          stress (EOS).
too slowly. The time between when the DRT senses a
high on the MCLR/VPP pin, and when the MCLR/VPP
pin (and VDD) actually reach their full value, is too long.
In this situation, when the start-up timer times out, VDD
has not reached the VDD (min) value and the chip is,
therefore, not guaranteed to function correctly. For
such situations, we recommend that external RC cir-
cuits be used to achieve longer POR delay times
(Figure 5-2).

Note:  When the device starts normal operation
       (exits the RESET condition), device oper-
       ating parameters (voltage, frequency, tem-
       perature, etc.) must be met to ensure
       operation. If these conditions are not met,
       the device must be held in RESET until the
       operating conditions are met.

For more information on PIC16C5X POR, see Power-
Up Considerations - AN522 in the Embedded Control
Handbook.

The POR circuit does not produce an internal RESET
when VDD declines.

2002 Microchip Technology Inc.  Preliminary                                     DS30453D-page 21
PIC16C5X

FIGURE 5-3:           TIME-OUT SEQUENCE ON POWER-UP (MCLR NOT TIED TO VDD)

                 VDD
             MCLR
INTERNAL POR

                                                                          TDRT

    DRT TIME-OUT
INTERNAL RESET

FIGURE 5-4:           TIME-OUT SEQUENCE ON POWER-UP (MCLR TIED TO VDD): FAST VDD RISE
                      TIME

                 VDD                                   TDRT
             MCLR
INTERNAL POR

DRT TIME-OUT

INTERNAL RESET

FIGURE 5-5:           TIME-OUT SEQUENCE ON POWER-UP (MCLR TIED TO VDD): SLOW VDD RISE
                      TIME

                                                   V1
             VDD

             MCLR
INTERNAL POR

                      TDRT

DRT TIME-OUT

INTERNAL RESET

                    When VDD rises slowly, the TDRT time-out expires long before VDD has reached its final value. In
                    this example, the chip will RESET properly if, and only if, V1  VDD min

DS30453D-page 22                                             Preliminary   2002 Microchip Technology Inc.
                                                                                               PIC16C5X

5.2 Device Reset Timer (DRT)                               FIGURE 5-7:              EXTERNAL BROWN-OUT
                                                                                    PROTECTION CIRCUIT 2
The Device Reset Timer (DRT) provides an 18 ms                                 VDD
nominal time-out on RESET regardless of Oscillator                          R1                         VDD
mode used. The DRT operates on an internal RC oscil-                        R2
lator. The processor is kept in RESET as long as the                                        Q1
DRT is active. The DRT delay allows VDD to rise above                                                  MCLR
VDD min., and for the oscillator to stabilize.
                                                                                             40K PIC16C5X
Oscillator circuits based on crystals or ceramic resona-
tors require a certain time after power-up to establish a  This brown-out circuit is less expensive, although
stable oscillation. The on-chip DRT keeps the device in    less accurate. Transistor Q1 turns off when VDD
a RESET condition for approximately 18 ms after the        is below a certain level such that:
voltage on the MCLR/VPP pin has reached a logic high
(VIH) level. Thus, external RC networks connected to                    VDD           R1 = 0.7V
the MCLR input are not required in most cases, allow-                               R1 + R2
ing for savings in cost-sensitive and/or space restricted
applications.                                              FIGURE 5-8:              EXTERNAL BROWN-OUT
                                                                                    PROTECTION CIRCUIT 3
The Device Reset time delay will vary from chip to chip
due to VDD, temperature, and process variation. See        VDD
AC parameters for details.
                                                                  VDD                bypass    VDD
The DRT will also be triggered upon a Watchdog Timer       MCP809                   capacitor
time-out. This is particularly important for applications
using the WDT to wake the PIC16C5X from SLEEP                           RST                     MCLR
mode automatically.                                        Vss                                 PIC16C5X

5.3 Reset on Brown-Out

A brown-out is a condition where device power (VDD)
dips below its minimum value, but not to zero, and then
recovers. The device should be RESET in the event of
a brown-out.

To RESET PIC16C5X devices when a brown-out
occurs, external brown-out protection circuits may be
built, as shown in Figure 5-6, Figure 5-7 and Figure 5-
8.

FIGURE 5-6:        EXTERNAL BROWN-OUT                      This brown-out protection circuit employs Micro-
                   PROTECTION CIRCUIT 1                    chip Technology's MCP809 microcontroller
                                                           supervisor. The MCP8XX and MCP1XX families
    VDD                      VDD                           of supervisors provide push-pull and open collec-
33K                                                        tor outputs with both "active high and active low"
                   Q1                                      RESET pins. There are 7 different trip point selec-
              10K           MCLR                           tions to accommodate 5V and 3V systems.

                   40K PIC16C5X

This circuit will activate RESET when VDD goes below Vz
+ 0.7V (where Vz = Zener voltage).

2002 Microchip Technology Inc.  Preliminary                                                  DS30453D-page 23
PIC16C5X

NOTES:

DS30453D-page 24  Preliminary   2002 Microchip Technology Inc.
                                                                                                             PIC16C5X

6.0 MEMORY ORGANIZATION                                  FIGURE 6-2:                                         PIC16C56/CR56
                                                                                                             PROGRAM MEMORY MAP
PIC16C5X memory is organized into program memory                                                             AND STACK
and data memory. For devices with more than 512
bytes of program memory, a paging scheme is used.        CALL, RETLW                                         PC<9:0>
Program memory pages are accessed using one or two                                                                            10
STATUS Register bits. For devices with a data memory
register file of more than 32 registers, a banking                                                           Stack Level 1
scheme is used. Data memory banks are accessed                                                               Stack Level 2
using the File Selection Register (FSR).
                                                         User Memory                                         On-chip Program      000h
6.1 Program Memory Organization                             Space                                            Memory (Page 0)
                                                                                                                                  0FFh
The PIC16C54, PIC16CR54 and PIC16C55 have a 9-                                                               On-chip Program      100h
bit Program Counter (PC) capable of addressing a 512                                                         Memory (Page 1)
x 12 program memory space (Figure 6-1). The                                                                                       1FFh
PIC16C56 and PIC16CR56 have a 10-bit Program                                                                                      200h
Counter (PC) capable of addressing a 1K x 12 program
memory space (Figure 6-2). The PIC16CR57,                                                                                         2FFh
PIC16C58 and PIC16CR58 have an 11-bit Program                                                                                     300h
Counter capable of addressing a 2K x 12 program
memory space (Figure 6-3). Accessing a location                                                              RESET Vector         3FFh
above the physically implemented address will cause a
wraparound.                                              FIGURE 6-3:                                         PIC16C57/CR57/C58/
                                                                                                             CR58 PROGRAM
A NOP at the RESET vector location will cause a restart                                                      MEMORY MAP AND
at location 000h. The RESET vector for the PIC16C54,                                                         STACK
PIC16CR54 and PIC16C55 is at 1FFh. The RESET
vector for the PIC16C56 and PIC16CR56 is at 3FFh.                                 PC<10:0>
The RESET vector for the PIC16C57, PIC16CR57,                                                       11
PIC16C58, and PIC16CR58 is at 7FFh. See
Section 6.5 for additional information using CALL and    CALL, RETLW
GOTO instructions.
                                                                               Stack Level 1
                                                                               Stack Level 2

FIGURE 6-1:  PIC16C54/CR54/C55                                                                               On-chip Program      000h
             PROGRAM MEMORY MAP                                                                              Memory (Page 0)
             AND STACK                                                                                                            0FFh
                                                                                                             On-chip Program      100h
             PC<8:0>                                                                                         Memory (Page 1)
                                                                                                                                  1FFh
User MemoryCALL, RETLW            9                                                                          On-chip Program      200h
   Space                                                                                                     Memory (Page 2)
                                                                                                User MemoryStack Level 1          2FFh
                                                                                                   SpaceStack Level 2On-chip Program300h
                                                                                                             Memory (Page 3)
                                     000h                                                                                         3FFh
                                                                                                              RESET Vector        400h
             On-chip                 0FFh
             Program                 100h                                                                                         4FFh
             Memory                                                                                                               500h

             RESET Vector            1FFh                                                                                         5FFh
                                                                                                                                  600h

                                                                                                                                  6FFh
                                                                                                                                  700h

                                                                                                                                  7FFh

2002 Microchip Technology Inc.           Preliminary                                                                        DS30453D-page 25
PIC16C5X

6.2 Data Memory Organization                                 FIGURE 6-4:     PIC16C54, PIC16CR54,
                                                                             PIC16C55, PIC16C56,
Data memory is composed of registers, or bytes of                            PIC16CR56 REGISTER
RAM. Therefore, data memory for a device is specified                        FILE MAP
by its register file. The register file is divided into two
functional groups: Special Function Registers and            File Address     INDF(1)
General Purpose Registers.                                              00h    TMR0
                                                                        01h     PCL
The Special Function Registers include the TMR0 reg-                    02h  STATUS
ister, the Program Counter (PC), the Status Register,                   03h     FSR
the I/O registers (ports) and the File Select Register                  04h   PORTA
(FSR). In addition, Special Purpose Registers are used                  05h   PORTB
to control the I/O port configuration and prescaler                     06h  PORTC(2)
options.                                                                07h
                                                                        08h
The General Purpose Registers are used for data and
control information under command of the instructions.                        General
                                                                             Purpose
For the PIC16C54, PIC16CR54, PIC16C56 and                                    Registers
PIC16CR56, the register file is composed of 7 Special
Function Registers and 25 General Purpose Registers                              1Fh
(Figure 6-4).
                                                             Note 1: Not a physical register. See
For the PIC16C55, the register file is composed of 8                      Section 6.7.
Special Function Registers and 24 General Purpose
Registers.                                                           2: PIC16C55 only, in all other devices this
                                                                          is implemented as a a general purpose
For the PIC16C57 and PIC16CR57, the register file is                      register.
composed of 8 Special Function Registers, 24 General
Purpose Registers and up to 48 additional General
Purpose Registers that may be addressed using a
banking scheme (Figure 6-5).

For the PIC16C58 and PIC16CR58, the register file is
composed of 7 Special Function Registers, 25 General
Purpose Registers and up to 48 additional General
Purpose Registers that may be addressed using a
banking scheme (Figure 6-6).

6.2.1  GENERAL PURPOSE REGISTER
       FILE

The register file is accessed either directly or indirectly
through the File Select Register (FSR). The FSR Reg-
ister is described in Section 6.7.

DS30453D-page 26                 Preliminary                                  2002 Microchip Technology Inc.
                                                                                              PIC16C5X

FIGURE 6-5:  PIC16C57/CR57 REGISTER FILE MAP

FSR<6:5>                         00            01               10                11
File Address
                 INDF(1)                   20h              40h              60h
           00h    TMR0
           01h     PCL                                      Addresses map back to
           02h  STATUS                                      addresses in Bank 0.
           03h     FSR
           04h   PORTA                     2Fh              4Fh              6Fh
           05h   PORTB                     30h              50h              70h
           06h   PORTC
           07h  General                         General           General          General
           08h  Purpose                         Purpose           Purpose          Purpose
                Registers                       Registers         Registers        Registers
           0Fh
           10h  General                    3Fh              5Fh              7Fh
                Purpose
           1Fh  Registers                          Bank 1            Bank 2         Bank 3

                  Bank 0

Note 1: Not a physical register. See Section 6.7.

FIGURE 6-6:  PIC16C58/CR58 REGISTER FILE MAP

FSR<6:5>                         00            01               10                11
File Address
                                  INDF(1)  20h              40h              60h
           00h
           01h                    TMR0
           02h
           03h                    PCL
           04h
           05h  STATUS
           06h
           07h                    FSR                       Addresses map back to
                                                            addresses in Bank 0.
           0Fh  PORTA
           10h
                PORTB
           1Fh
                General                    2Fh               4Fh              6Fh
                Purpose                    30h              50h              70h
                Registers
                                                General           General          General
                General                         Purpose           Purpose          Purpose
                Purpose                         Registers         Registers        Registers
                Registers
                                           3Fh              5Fh              7Fh
                  Bank 0
                                                    Bank 1           Bank 2          Bank 3

Note 1: Not a physical register. See Section 6.7.

2002 Microchip Technology Inc.                Preliminary                                   DS30453D-page 27
PIC16C5X

6.2.2 SPECIAL FUNCTION REGISTERS

The Special Function Registers are registers used by
the CPU and peripheral functions to control the opera-
tion of the device (Table 6-1).

The Special Registers can be classified into two sets.
The Special Function Registers associated with the
"core" functions are described in this section. Those
related to the operation of the peripheral features are
described in the section for each peripheral feature.

TABLE 6-1: SPECIAL FUNCTION REGISTER SUMMARY

Address Name Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0                             Value on      Details
                                                                                         Power-on      on Page

                                                                                           Reset

N/A     TRIS      I/O Control Registers (TRISA, TRISB, TRISC)                            1111 1111     35

N/A     OPTION Contains control bits to configure Timer0 and Timer0/WDT prescaler        --11 1111     30

00h     INDF      Uses contents of FSR to address data memory (not a physical register)  xxxx xxxx     32

01h     TMR0      Timer0 Module Register                                                 xxxx xxxx     38
02h(1)  PCL       Low order 8 bits of PC
                                                                                         1111 1111     31

03h     STATUS PA2 PA1 PA0 TO                            PD    Z  DC  C                  0001 1xxx     29

04h     FSR       Indirect data memory address pointer                                   1xxx xxxx(3)  32

05h     PORTA     --  --  --              -- RA3 RA2 RA1 RA0                             ---- xxxx     35

06h     PORTB     RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0                                        xxxx xxxx     35

07h(2)  PORTC     RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0                                        xxxx xxxx     35

Legend: x = unknown, u = unchanged, = unimplemented, read as '0' (if applicable). Shaded cells = unimplemented or unused
Note 1: The upper byte of the Program Counter is not directly accessible. See Section 6.5 for an explanation of how to access

               these bits.
         2: File address 07h is a General Purpose Register on the PIC16C54, PIC16CR54, PIC16C56, PIC16CR56, PIC16C58 and

               PIC16CR58.
         3: These values are valid for PIC16C57/CR57/C58/CR58. For the PIC16C54/CR54/C55/C56/CR56, the value on RESET is

               111x xxxx and for MCLR and WDT Reset, the value is 111u uuuu.

DS30453D-page 28                          Preliminary                                     2002 Microchip Technology Inc.
                                                                                             PIC16C5X

6.3 STATUS Register                                               writable. Therefore, the result of an instruction with the
                                                                  STATUS Register as destination may be different than
This register contains the arithmetic status of the ALU,          intended.
the RESET status and the page preselect bits for pro-
gram memories larger than 512 words.                              For example, CLRF STATUS will clear the upper three
                                                                  bits and set the Z bit. This leaves the STATUS Register
The STATUS Register can be the destination for any                as 000u u1uu (where u = unchanged).
instruction, as with any other register. If the STATUS
Register is the destination for an instruction that affects       It is recommended, therefore, that only BCF, BSF and
the Z, DC or C bits, then the write to these three bits is        MOVWF instructions be used to alter the STATUS Reg-
disabled. These bits are set or cleared according to the          ister because these instructions do not affect the Z, DC
device logic. Furthermore, the TO and PD bits are not             or C bits from the STATUS Register. For other instruc-
                                                                  tions which do affect STATUS Bits, see Section 10.0,
                                                                  Instruction Set Summary.

REGISTER 6-1: STATUS REGISTER (ADDRESS: 03h)

          R/W-0        R/W-0         R/W-0                   R-1  R-1                 R/W-x  R/W-x    R/W-x
                                                                                         Z    DC         C
          PA2               PA1      PA0                     TO   PD
                                                                                                       bit 0
          bit 7

bit 7:    PA2: This bit unused at this time.
bit 6-5:
          Use of the PA2 bit as a general purpose read/write bit is not recommended, since this may affect upward
bit 4:    compatibility with future products.
bit 3:
bit 2:    PA<1:0>: Program page preselect bits (PIC16C56/CR56)(PIC16C57/CR57)(PIC16C58/CR58)
bit 1:
          00 = Page 0 (000h - 1FFh) - PIC16C56/CR56, PIC16C57/CR57, PIC16C58/CR58
bit 0:    01 = Page 1 (200h - 3FFh) - PIC16C56/CR56, PIC16C57/CR57, PIC16C58/CR58
          10 = Page 2 (400h - 5FFh) - PIC16C57/CR57, PIC16C58/CR58
          11 = Page 3 (600h - 7FFh) - PIC16C57/CR57, PIC16C58/CR58
          Each page is 512 words.
          Using the PA<1:0> bits as general purpose read/write bits in devices which do not use them for program
          page preselect is not recommended since this may affect upward compatibility with future products.

          TO: Time-out bit

          1 = After power-up, CLRWDT instruction, or SLEEP instruction
          0 = A WDT time-out occurred

          PD: Power-down bit

          1 = After power-up or by the CLRWDT instruction
          0 = By execution of the SLEEP instruction

          Z: Zero bit

          1 = The result of an arithmetic or logic operation is zero
          0 = The result of an arithmetic or logic operation is not zero

          DC: Digit carry/borrow bit (for ADDWF and SUBWF instructions)

          ADDWF
          1 = A carry from the 4th low order bit of the result occurred
          0 = A carry from the 4th low order bit of the result did not occur
          SUBWF
          1 = A borrow from the 4th low order bit of the result did not occur
          0 = A borrow from the 4th low order bit of the result occurred

          C: Carry/borrow bit (for ADDWF, SUBWF and RRF, RLF instructions)

          ADDWF                      SUBWF                                     RRF or RLF
          1 = A carry occurred       1 = A borrow did not occur                Loaded with LSb or MSb, respectively
          0 = A carry did not occur  0 = A borrow occurred

Legend:                           W = Writable bit                U = Unimplemented bit, read as `0'
R = Readable bit                  1 = bit is set
-n = Value at POR                                                 0 = bit is cleared         x = bit is unknown

2002 Microchip Technology Inc.              Preliminary                                             DS30453D-page 29
PIC16C5X

6.4 OPTION Register

The OPTION Register is a 6-bit wide, write-only regis-
ter which contains various control bits to configure the
Timer0/WDT prescaler and Timer0.

By executing the OPTION instruction, the contents of
the W Register will be transferred to the OPTION Reg-
ister. A RESET sets the OPTION<5:0> bits.

REGISTER 6-2: OPTION REGISTER

          U-0             U-0          W-1                W-1   W-1                 W-1  W-1                 W-1

                 --       --           T0CS               TOSE  PSA                 PS2  PS1                 PS0

          bit 7                                                                                              bit 0

bit 7-6:  Unimplemented: Read as `0'
bit 5:
bit 4:    T0CS: Timer0 clock source select bit
          1 = Transition on T0CKI pin
bit 3:    0 = Internal instruction cycle clock (CLKOUT)
          T0SE: Timer0 source edge select bit
bit 2-0:  1 = Increment on high-to-low transition on T0CKI pin
          0 = Increment on low-to-high transition on T0CKI pin

          PSA: Prescaler assignment bit
          1 = Prescaler assigned to the WDT
          0 = Prescaler assigned to Timer0

          PS<2:0>: Prescaler rate select bits

                     Bit Value Timer0 Rate WDT Rate

                     000       1:2           1:1

                     001       1:4           1:2

                     010       1:8           1:4

                     011       1 : 16        1:8

                     100       1 : 32        1 : 16

                     101       1 : 64        1 : 32

                     110       1 : 128       1 : 64

                     111       1 : 256       1 : 128

Legend:                        W = Writable bit                 U = Unimplemented bit, read as `0'
R = Readable bit               1 = bit is set
-n = Value at POR                                               0 = bit is cleared       x = bit is unknown

DS30453D-page 30                             Preliminary                                  2002 Microchip Technology Inc.
                                                                                PIC16C5X

6.5 Program Counter                                        FIGURE 6-8:       LOADING OF PC
                                                                             BRANCH INSTRUCTIONS
As a program instruction is executed, the Program                            - PIC16C56/PIC16CR56
Counter (PC) will contain the address of the next pro-
gram instruction to be executed. The PC value is           GOTO Instruction
increased by one, every instruction cycle, unless an
instruction changes the PC.                                       10 9 8 7                        0

For a GOTO instruction, bits 8:0 of the PC are provided    PC 0                       PCL
by the GOTO instruction word. The PC Latch (PCL) is
mapped to PC<7:0> (Figure 6-7, Figure 6-8 and                                Instruction Word
Figure 6-9).
                                                                  2 PA<1:0>
For the PIC16C56, PIC16CR56, PIC16C57,
PIC16CR57, PIC16C58 and PIC16CR58, a page num-                 7                      0
ber must be supplied as well. Bit5 and bit6 of the STA-
TUS Register provide page information to bit9 and                 0
bit10 of the PC (Figure 6-8 and Figure 6-9).
                                                                        STATUS
For a CALL instruction, or any instruction where the
PCL is the destination, bits 7:0 of the PC again are pro-  CALL or Modify PCL Instruction
vided by the instruction word. However, PC<8> does
not come from the instruction word, but is always                 10 9 8 7                        0
cleared (Figure 6-7 and Figure 6-8).
                                                           PC 0                       PCL
Instructions where the PCL is the destination, or modify
PCL instructions, include MOVWF PCL, ADDWF PCL,                                 Instruction Word
and BSF PCL,5.
                                                                        Reset to `0'
For the PIC16C56, PIC16CR56, PIC16C57,
PIC16CR57, PIC16C58 and PIC16CR58, a page num-                    2 PA<1:0>
ber again must be supplied. Bit5 and bit6 of the STA-
TUS Register provide page information to bit9 and              7                      0
bit10 of the PC (Figure 6-8 and Figure 6-9).
                                                                  0

                                                                        STATUS

                                                           FIGURE 6-9:       LOADING OF PC
                                                                             BRANCH INSTRUCTIONS
Note:  Because PC<8> is cleared in the CALL                                  - PIC16C57/PIC16CR57,
       instruction, or any modify PCL instruction,                           AND PIC16C58/
       all subroutine calls or computed jumps are                            PIC16CR58
       limited to the first 256 locations of any pro-
       gram memory page (512 words long).                  GOTO Instruction

FIGURE 6-7:       LOADING OF PC                                   10 9 8 7                        0
                  BRANCH INSTRUCTIONS
                  - PIC16C54, PIC16CR54,                   PC                         PCL
                  PIC16C55
                                                                             Instruction Word

GOTO Instruction                                                  2 PA<1:0>

                                                               7                      0

             87                       0

       PC         PCL                                                   STATUS

                 Instruction Word                          CALL or Modify PCL Instruction

                                                                  10 9 8 7                        0

CALL or Modify PCL Instruction                             PC                         PCL

             87                       0

       PC         PCL                                                           Instruction Word

       Reset to '0' Instruction Word                                    Reset to `0'

                                                                  2 PA<1:0>

                                                               7                      0

                                                                        STATUS

2002 Microchip Technology Inc.         Preliminary                                       DS30453D-page 31
PIC16C5X

6.5.1  PAGING CONSIDERATIONS
       PIC16C56/CR56, PIC16C57/CR57
       AND PIC16C58/CR58

If the Program Counter is pointing to the last address of
a selected memory page, when it increments it will
cause the program to continue in the next higher page.
However, the page preselect bits in the STATUS Reg-
ister will not be updated. Therefore, the next GOTO,
CALL or modify PCL instruction will send the program
to the page specified by the page preselect bits (PA0 or
PA<1:0>).

For example, a NOP at location 1FFh (page 0) incre-
ments the PC to 200h (page 1). A GOTO xxx at 200h
will return the program to address xxh on page 0
(assuming that PA<1:0> are clear).

To prevent this, the page preselect bits must be
updated under program control.

6.5.2 EFFECTS OF RESET

The Program Counter is set upon a RESET, which
means that the PC addresses the last location in the
last page (i.e., the RESET vector).

The STATUS Register page preselect bits are cleared
upon a RESET, which means that page 0 is pre-
selected.

Therefore, upon a RESET, a GOTO instruction at the
RESET vector location will automatically cause the pro-
gram to jump to page 0.

6.6 Stack

PIC16C5X devices have a 10-bit or 11-bit wide, two-
level hardware push/pop stack.

A CALL instruction will push the current value of stack
1 into stack 2 and then push the current program
counter value, incremented by one, into stack level 1. If
more than two sequential CALL's are executed, only
the most recent two return addresses are stored.

A RETLW instruction will pop the contents of stack level
1 into the program counter and then copy stack level 2
contents into level 1. If more than two sequential
RETLW's are executed, the stack will be filled with the
address previously stored in level 2. Note that the
W Register will be loaded with the literal value specified
in the instruction. This is particularly useful for the
implementation of data look-up tables within the pro-
gram memory.

For the RETLW instruction, the PC is loaded with the
Top of Stack (TOS) contents. All of the devices covered
in this data sheet have a two-level stack. The stack has
the same bit width as the device PC, therefore, paging
is not an issue when returning from a subroutine.

DS30453D-page 32  Preliminary                               2002 Microchip Technology Inc.
                                                                                               PIC16C5X

6.7 Indirect Data Addressing; INDF                                    EXAMPLE 6-2:             HOW TO CLEAR RAM
         and FSR Registers                                                                     USING INDIRECT
                                                                                               ADDRESSING
The INDF Register is not a physical register.
Addressing INDF actually addresses the register                       NEXT              MOVLW  H'10'  ;initialize pointer
whose address is contained in the FSR Register (FSR                   CONTINUE          MOVWF  FSR    ; to RAM
is a pointer). This is indirect addressing.                                             CLRF   INDF   ;clear INDF Register
                                                                                        INCF   FSR,F  ;inc pointer
EXAMPLE 6-1: INDIRECT ADDRESSING                                                        BTFSC  FSR,4  ;all done?
                                                                                        GOTO   NEXT   ;NO, clear next
Register file 08 contains the value 10h
Register file 09 contains the value 0Ah                                               :             ;YES, continue
Load the value 08 into the FSR Register
A read of the INDF Register will return the value                   The FSR is either a 5-bit (PIC16C54, PIC16CR54,
                                                                      PIC16C55, PIC16C56, PIC16CR56) or 7-bit
   of 10h                                                             (PIC16C57, PIC16CR57, PIC16C58, PIC16CR58)
Increment the value of the FSR Register by one                      wide register. It is used in conjunction with the INDF
                                                                      Register to indirectly address the data memory area.
   (FSR = 09h)
A read of the INDF register now will return the                     The FSR<4:0> bits are used to select data memory
                                                                      addresses 00h to 1Fh.
   value of 0Ah.
                                                                      PIC16C54, PIC16CR54, PIC16C55, PIC16C56,
Reading INDF itself indirectly (FSR = 0) will produce                 PIC16CR56: These do not use banking. FSR<6:5> bits
00h. Writing to the INDF Register indirectly results in a             are unimplemented and read as '1's.
no-operation (although STATUS bits may be affected).
                                                                      PIC16C57, PIC16CR57, PIC16C58, PIC16CR58:
A simple program to clear RAM locations 10h-1Fh                       FSR<6:5> are the bank select bits and are used to
using indirect addressing is shown in Example 6-2.                    select the bank to be addressed (00 = bank 0,
                                                                      01 = bank 1, 10 = bank 2, 11 = bank 3).

FIGURE 6-10:  DIRECT/INDIRECT ADDRESSING

       Direct Addressing                                                                          Indirect Addressing
                                                                                                               (FSR)
(FSR)               (opcode)
                                                                                               6 543 2 1 0
65            43 2 10

bank select location select                                                                    bank location select
                                                        00
                                                            01   10           11
                                            00h

                                                                 Addresses map back to
                                                                 addresses in Bank 0.

              Data                0Fh

              Memory(1) 10h

                                  1Fh                       3Fh  5Fh  7Fh

                                       Bank 0 Bank 1 Bank 2 Bank 3

Note 1: For register map detail see Section 6.2.

2002 Microchip Technology Inc.                                 Preliminary                          DS30453D-page 33
PIC16C5X

NOTES:

DS30453D-page 34  Preliminary   2002 Microchip Technology Inc.
                                                                                            PIC16C5X

7.0 I/O PORTS                                             7.5 I/O Interfacing

As with any other register, the I/O Registers can be      The equivalent circuit for an I/O port pin is shown in
written and read under program control. However, read     Figure 7-1. All ports may be used for both input and
instructions (e.g., MOVF PORTB,W) always read the I/O     output operation. For input operations these ports are
pins independent of the pin's input/output modes. On      non-latching. Any input must be present until read by
RESET, all I/O ports are defined as input (inputs are at  an input instruction (e.g., MOVF PORTB, W). The out-
hi-impedance) since the I/O control registers (TRISA,     puts are latched and remain unchanged until the output
TRISB, TRISC) are all set.                                latch is rewritten. To use a port pin as output, the corre-
                                                          sponding direction control bit (in TRISA, TRISB,
7.1 PORTA                                                 TRISC) must be cleared (= 0). For use as an input, the
                                                          corresponding TRIS bit must be set. Any I/O pin can be
PORTA is a 4-bit I/O Register. Only the low order 4 bits  programmed individually as input or output.
are used (RA<3:0>). Bits 7-4 are unimplemented and
read as '0's.

7.2 PORTB                                                 FIGURE 7-1:                EQUIVALENT CIRCUIT
                                                                                     FOR A SINGLE I/O PIN
PORTB is an 8-bit I/O Register (PORTB<7:0>).

                                                                 Data

7.3 PORTC                                                        Bus

PORTC is an 8-bit I/O Register for PIC16C55,                               D         Q
PIC16C57 and PIC16CR57.
                                                                              Data                    VDD
PORTC is a General Purpose Register for PIC16C54,
PIC16CR54, PIC16C56, PIC16CR56, PIC16C58 and                     WR           Latch
PIC16CR58.
                                                                 Port      CK Q

                                                                                                      P

                                                                 W                                    N         I/O
                                                                 Reg
7.4 TRIS Registers                                                         D         Q                          pin(1)
                                                                 TRIS `f'
The Output Driver Control Registers are loaded with                           TRIS                    VSS
the contents of the W Register by executing the
TRIS f instruction. A '1' from a TRIS Register bit puts                       Latch
the corresponding output driver in a hi-impedance
(input) mode. A '0' puts the contents of the output data                   CK Q
latch on the selected pins, enabling the output buffer.
                                                                           RESET

Note:    A read of the ports reads the pins, not the
         output data latches. That is, if an output
         driver on a pin is enabled and driven high,                                                 RD Port
         but the external system is holding it low, a            Note 1: I/O pins have protection diodes to VDD and VSS.
         read of the port will indicate that the pin is
         low.

The TRIS Registers are "write-only" and are set (output
drivers disabled) upon RESET.

TABLE 7-1: SUMMARY OF PORT REGISTERS

Address  Name   Bit 7             Bit 6  Bit 5  Bit 4     Bit 3  Bit 2     Bit 1     Bit 0  Value on             Value on
                                                                                            Power-On            MCLR and
                                                                                                                WDT Reset
                                                                                               Reset

N/A      TRIS                     I/O Control Registers (TRISA, TRISB, TRISC)               1111 1111 1111 1111

05h      PORTA  --                --     --     --        RA3 RA2 RA1 RA0 ---- xxxx ---- uuuu

06h      PORTB RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 xxxx xxxx uuuu uuuu

07h      PORTC RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0 xxxx xxxx uuuu uuuu

Legend: x = unknown, u = unchanged, -- = unimplemented, read as '0', Shaded cells = unimplemented, read as `0'

2002 Microchip Technology Inc.                Preliminary                                 DS30453D-page 35
PIC16C5X

7.6 I/O Programming Considerations                                   EXAMPLE 7-1:    READ-MODIFY-WRITE
                                                                                     INSTRUCTIONS ON AN I/O
7.6.1 BI-DIRECTIONAL I/O PORTS                                                       PORT

Some instructions operate internally as read followed                ;Initial PORT Settings
by write operations. The BCF and BSF instructions, for
example, read the entire port into the CPU, execute the              ; PORTB<7:4> Inputs
bit operation and re-write the result. Caution must be
used when these instructions are applied to a port                   ; PORTB<3:0> Outputs
where one or more pins are used as input/outputs. For
example, a BSF operation on bit5 of PORTB will cause                 ;PORTB<7:6> have external pull-ups and are
all eight bits of PORTB to be read into the CPU, bit5 to
be set and the PORTB value to be written to the output               ;not connected to other circuitry
latches. If another bit of PORTB is used as a bi-direc-
tional I/O pin (say bit0) and it is defined as an input at           ;
this time, the input signal present on the pin itself would
be read into the CPU and rewritten to the data latch of              ;                     PORT latch PORT pins
this particular pin, overwriting the previous content. As
long as the pin stays in the Input mode, no problem                  ;                     ---------- ----------
occurs. However, if bit0 is switched into Output mode
later on, the content of the data latch may now be                      BCF PORTB, 7 ;01pp pppp 11pp pppp
unknown.
                                                                        BCF PORTB, 6 ;10pp pppp 11pp pppp
Example 7-1 shows the effect of two sequential read-
modify-write instructions (e.g., BCF, BSF, etc.) on an                  MOVLW H'3F'        ;
I/O port.
                                                                        TRIS PORTB        ;10pp pppp 10pp pppp
A pin actively outputting a high or a low should not be
driven from external devices at the same time in order               ;
to change the level on this pin ("wired-or", "wired-and").
The resulting high output currents may damage the                    ;Note that the user may have expected the pin
chip.
                                                                     ;values to be 00pp pppp. The 2nd BCF caused

                                                                     ;RB7 to be latched as the pin value (High).

                                                                     7.6.2       SUCCESSIVE OPERATIONS ON I/O
                                                                                 PORTS

                                                                     The actual write to an I/O port happens at the end of an
                                                                     instruction cycle, whereas for reading, the data must be
                                                                     valid at the beginning of the instruction cycle (Figure 7-
                                                                     2). Therefore, care must be exercised if a write followed
                                                                     by a read operation is carried out on the same I/O port.
                                                                     The sequence of instructions should allow the pin volt-
                                                                     age to stabilize (load dependent) before the next
                                                                     instruction, which causes that file to be read into the
                                                                     CPU, is executed. Otherwise, the previous state of that
                                                                     pin may be read into the CPU rather than the new state.
                                                                     When in doubt, it is better to separate these instruc-
                                                                     tions with a NOP or another instruction not accessing
                                                                     this I/O port.

FIGURE 7-2:       SUCCESSIVE I/O OPERATION

                  Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4

Instruction              PC           PC + 1                 PC + 2         PC + 3
   fetched        MOVWF PORTB  MOVF PORTB,W                  NOP            NOP

RB<7:0>                                                                              This example shows a write
                                                                                     to PORTB followed by a read
                                  Port pin       Port pin                            from PORTB.
                               written here   sampled here

Instruction                    MOVWF PORTB MOVF PORTB,W                     NOP
executed
                               (Write to      (Read

                               PORTB)         PORTB)

DS30453D-page 36                              Preliminary                                  2002 Microchip Technology Inc.
                                                                                             PIC16C5X

8.0 TIMER0 MODULE AND TMR0                                    Counter mode is selected by setting the T0CS bit
         REGISTER                                             (OPTION<5>). In this mode, Timer0 will increment
                                                              either on every rising or falling edge of pin T0CKI. The
The Timer0 module has the following features:                 incrementing edge is determined by the source edge
                                                              select bit T0SE (OPTION<4>). Clearing the T0SE bit
8-bit timer/counter register, TMR0                          selects the rising edge. Restrictions on the external
   - Readable and writable                                    clock input are discussed in detail in Section 8.1.

8-bit software programmable prescaler                            Note:   The prescaler may be used by either the
Internal or external clock select                                        Timer0 module or the Watchdog Timer, but
                                                                           not both.
   - Edge select for external clock
                                                              The prescaler assignment is controlled in software by
Figure 8-1 is a simplified block diagram of the Timer0        the control bit PSA (OPTION<3>). Clearing the PSA bit
module, while Figure 8-2 shows the electrical structure       will assign the prescaler to Timer0. The prescaler is not
of the Timer0 input.                                          readable or writable. When the prescaler is assigned to
                                                              the Timer0 module, prescale values of 1:2, 1:4,...,
Timer mode is selected by clearing the T0CS bit               1:256 are selectable. Section 8.2 details the operation
(OPTION<5>). In Timer mode, the Timer0 module will            of the prescaler.
increment every instruction cycle (without prescaler). If
TMR0 register is written, the increment is inhibited for      A summary of registers associated with the Timer0
the following two cycles (Figure 8-3 and Figure 8-4).         module is found in Table 8-1.
The user can work around this by writing an adjusted
value to the TMR0 register.

FIGURE 8-1:  TIMER0 BLOCK DIAGRAM

                                                                                                       Data Bus

                   FOSC/4         0                                   PSout                            8

T0CKI                                                              1
  pin                                                                             Sync with
            T0SE(1)
                                  1                                          Internal                  TMR0 reg

                                              Programmable         0             Clocks
                                               Prescaler(2)                                     PSout

                                                                             (2 cycle delay) Sync

                                  T0CS(1)               3          PSA(1)
                                           PS2, PS1, PS0(1)

Note 1: Bits T0CS, T0SE, PSA, PS2, PS1 and PS0 are located in the OPTION register
             (Section 6.4).

        2: The prescaler is shared with the Watchdog Timer (Figure 8-6).

FIGURE 8-2:  ELECTRICAL STRUCTURE OF T0CKI PIN

                                                              RIN

                                  T0CKI                       (1)          Schmitt Trigger
                                                                           Input Buffer
                                  pin         (1)          N

                                         VSS       VSS

                                  Note 1: ESD protection circuits.

2002 Microchip Technology Inc.                   Preliminary                                         DS30453D-page 37
PIC16C5X

FIGURE 8-3:          TIMER0 TIMING: INTERNAL CLOCK/NO PRESCALER

PC           Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
(Program
Counter)          PC-1      PC          PC+1        PC+2         PC+3     PC+4           PC+5       PC+6

Instruction             MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W
Fetch

Timer0       T0             T0+1        T0+2        NT0        NT0        NT0            NT0+1      NT0+2

Instruction                             Write TMR0  Read TMR0  Read TMR0  Read TMR0      Read TMR0  Read TMR0
Executed                                executed    reads NT0  reads NT0  reads NT0

                                                                                         reads NT0 + 1 reads NT0 + 2

FIGURE 8-4:          TIMER0 TIMING: INTERNAL CLOCK/PRESCALER 1:2

PC           Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
(Program
Counter)          PC-1      PC          PC+1        PC+2         PC+3     PC+4           PC+5       PC+6

Instruction             MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W
Fetch

Timer0       T0                   T0+1                              NT0                             NT0+1             T0

Instruction                             Write TMR0  Read TMR0  Read TMR0  Read TMR0      Read TMR0  Read TMR0
Execute                                 executed    reads NT0  reads NT0  reads NT0      reads NT0  reads NT0 + 1

TABLE 8-1: REGISTERS ASSOCIATED WITH TIMER0

Address      Name       Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0                   Value on   Value on
                                                                                          Power-on  MCLR and
01h          TMR0 Timer0 - 8-bit real-time clock/counter                                            WDT Reset
                                                                                             Reset
N/A          OPTION     --        -- T0CS T0SE PSA PS2 PS1 PS0                                      uuuu uuuu
                                                                                         xxxx xxxx
                                                                                                    --11 1111
                                                                                         --11 1111

Legend: x = unknown, u = unchanged, - = unimplemented. Shaded cells not used by Timer0.

DS30453D-page 38                                    Preliminary                           2002 Microchip Technology Inc.
                                                                        PIC16C5X

8.1 Using Timer0 with an External                               When a prescaler is used, the external clock input is
         Clock                                                  divided by the asynchronous ripple counter-type pres-
                                                                caler so that the prescaler output is symmetrical. For
When an external clock input is used for Timer0, it must        the external clock to meet the sampling requirement,
meet certain requirements. The external clock require-          the ripple counter must be taken into account. There-
ment is due to internal phase clock (TOSC) synchroniza-         fore, it is necessary for T0CKI to have a period of at
tion. Also, there is a delay in the actual incrementing of      least 4TOSC (and a small RC delay of 40 ns) divided by
Timer0 after synchronization.                                   the prescaler value. The only requirement on T0CKI
                                                                high and low time is that they do not violate the mini-
8.1.1  EXTERNAL CLOCK                                           mum pulse width requirement of 10 ns. Refer to param-
       SYNCHRONIZATION                                          eters 40, 41 and 42 in the electrical specification of the
                                                                desired device.
When no prescaler is used, the external clock input is
the same as the prescaler output. The synchronization           8.1.2 TIMER0 INCREMENT DELAY
of T0CKI with the internal phase clocks is accom-
plished by sampling the prescaler output on the Q2 and          Since the prescaler output is synchronized with the
Q4 cycles of the internal phase clocks (Figure 8-5).            internal clocks, there is a small delay from the time the
Therefore, it is necessary for T0CKI to be high for at          external clock edge occurs to the time the Timer0 mod-
least 2TOSC (and a small RC delay of 20 ns) and low for         ule is actually incremented. Figure 8-5 shows the delay
at least 2TOSC (and a small RC delay of 20 ns). Refer           from the external clock edge to the timer incrementing.
to the electrical specification of the desired device.

FIGURE 8-5:  TIMER0 TIMING WITH EXTERNAL CLOCK

           External Clock Input or       Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4
           Prescaler Output (1)                                                                                                      Small pulse
                                                                                                                                     misses sampling
       External Clock/Prescaler
       Output After Sampling                            (3)
                                         (2)

       Increment Timer0 (Q4)                                T0  T0 + 1  T0 + 2
                                 Timer0

Note 1: External clock if no prescaler selected, prescaler output otherwise.
        2: The arrows indicate the points in time where sampling occurs.
        3: Delay from clock input change to Timer0 increment is 3Tosc to 7Tosc (duration of Q = Tosc). Therefore,
             the error in measuring the interval between two edges on Timer0 input = 4Tosc max.

2002 Microchip Technology Inc.         Preliminary                    DS30453D-page 39
PIC16C5X

8.2 Prescaler                                              EXAMPLE 8-1:       CHANGING PRESCALER
                                                                              (TIMER0WDT)
An 8-bit counter is available as a prescaler for the
Timer0 module, or as a postscaler for the Watchdog         CLRWDT             ;Clear WDT
Timer (WDT), respectively (Section 9.2.1). For simplic-    CLRF TMR0          ;Clear TMR0 & Prescaler
ity, this counter is being referred to as "prescaler"      MOVLW B'00xx1111'  ;Last 3 instructions in
throughout this data sheet. Note that the prescaler may
be used by either the Timer0 module or the WDT, but        OPTION               this example
not both. Thus, a prescaler assignment for the Timer0                         ;are required only if
module means that there is no prescaler for the WDT,       CLRWDT             ;desired
and vice-versa.                                                               ;PS<2:0> are 000 or
                                                           MOVLW B'00xx1xxx'  ;001
The PSA and PS<2:0> bits (OPTION<3:0>) determine           OPTION             ;Set Prescaler to
prescaler assignment and prescale ratio.                                      ;desired WDT rate

When assigned to the Timer0 module, all instructions       To change prescaler from the WDT to the Timer0 mod-
writing to the TMR0 register (e.g., CLRF 1,                ule, use the sequence shown in Example 8-2. This
MOVWF 1, BSF 1,x, etc.) will clear the prescaler.          sequence must be used even if the WDT is disabled. A
When assigned to WDT, a CLRWDT instruction will clear      CLRWDT instruction should be executed before switch-
the prescaler along with the WDT. The prescaler is nei-    ing the prescaler.
ther readable nor writable. On a RESET, the prescaler
contains all '0's.                                         EXAMPLE 8-2:       CHANGING PRESCALER
                                                                              (WDTTIMER0)

8.2.1  SWITCHING PRESCALER                                 CLRWDT             ;Clear WDT and
       ASSIGNMENT                                          MOVLW B'xxxx0xxx'  ;prescaler
                                                                              ;Select TMR0, new
The prescaler assignment is fully under software con-      OPTION             ;prescale value and
trol (i.e., it can be changed "on the fly" during program                     ;clock source
execution). To avoid an unintended device RESET, the
following instruction sequence (Example 8-1) must be
executed when changing the prescaler assignment
from Timer0 to the WDT.

DS30453D-page 40            Preliminary                                        2002 Microchip Technology Inc.
                                                                                          PIC16C5X

FIGURE 8-6:  BLOCK DIAGRAM OF THE TIMER0/WDT PRESCALER

TCY ( = FOSC/4)

T0CKI                                     0                1                      Sync    Data Bus
  pin                                           M                M                  2               8
                                                U                U
                                                                                 Cycles   TMR0 reg
                                          1X               0X
                T0SE
                                            T0CS               PSA

  Watchdog                        0                8-bit Prescaler               PS<2:0>
     Timer                             M               8
                                       U
WDT Enable bit                                     8 - to - 1MUX
                                  1X

                                     PSA

                                                   0       1

                                                      MUX                   PSA

                                                                     WDT
                                                                  Time-Out

Note: T0CS, T0SE, PSA, PS<2:0> are bits in the OPTION register.

2002 Microchip Technology Inc.                   Preliminary                            DS30453D-page 41
PIC16C5X

NOTES:

DS30453D-page 42  Preliminary   2002 Microchip Technology Inc.
                                                             PIC16C5X

9.0 SPECIAL FEATURES OF THE
         CPU

What sets a microcontroller apart from other proces-
sors are special circuits that deal with the needs of real-
time applications. The PIC16C5X family of microcon-
trollers have a host of such features intended to maxi-
mize system reliability, minimize cost through
elimination of external components, provide power sav-
ing operating modes and offer code protection. These
features are:

Oscillator Selection (Section 4.0)

RESET (Section 5.0)

Power-On Reset (Section 5.1)

Device Reset Timer (Section 5.2)

Watchdog Timer (WDT) (Section 9.2)

SLEEP (Section 9.3)

Code protection (Section 9.4)

ID locations (Section 9.5)

The PIC16C5X Family has a Watchdog Timer which
can be shut off only through configuration bit WDTE. It
runs off of its own RC oscillator for added reliability.
There is an 18 ms delay provided by the Device Reset
Timer (DRT), intended to keep the chip in RESET until
the crystal oscillator is stable. With this timer on-chip,
most applications need no external RESET circuitry.

The SLEEP mode is designed to offer a very low cur-
rent Power-down mode. The user can wake up from
SLEEP through external RESET or through a Watch-
dog Timer time-out. Several oscillator options are also
made available to allow the part to fit the application.
The RC oscillator option saves system cost while the
LP crystal option saves power. A set of configuration
bits are used to select various options.

2002 Microchip Technology Inc.  Preliminary                DS30453D-page 43
PIC16C5X

9.1 Configuration Bits                                    PIC16C58B, and PIC16CR58B devices (Register 9-1).
                                                          One bit is for code protection for the PIC16C54,
Configuration bits can be programmed to select various    PIC16C55, PIC16C56 and PIC16C57 devices
                                                          (Register 9-2).
device configurations. Two bits are for the selection of
                                                          QTP or ROM devices have the oscillator configuration
the oscillator type and one bit is the Watchdog Timer     programmed at the factory and these parts are tested
                                                          accordingly (see "Product Identification System" dia-
enable bit. Nine bits are code protection bits for the    grams in the back of this data sheet).

PIC16C54A,         PIC16CR54A,  PIC16C54C,

PIC16CR54C,        PIC16C55A,   PIC16C56A,

PIC16CR56A,        PIC16C57C,   PIC16CR57C,

REGISTER 9-1: CONFIGURATION WORD FOR PIC16C54A/CR54A/C54C/CR54C/C55A/C56A/
                          CR56A/C57C/CR57C/C58B/CR58B

CP          CP     CP  CP       CP                CP      CP  CP              CP  WDTE FOSC1 FOSC0

bit 11                                                                                                bit 0

bit 11-3:  CP: Code Protection Bit
bit 2:     1 = Code protection off
bit 1-0:   0 = Code protection on

           WDTE: Watchdog timer enable bit
           1 = WDT enabled
           0 = WDT disabled

           FOSC1:FOSC0: Oscillator Selection Bit
           00 = LP oscillator
           01 = XT oscillator
           10 = HS oscillator
           11 = RC oscillator

Note 1: Refer to the PIC16C5X Programming Specification (Literature Number DS30190) to determine how to
             access the configuration word.

Legend:                         W = Writable bit          U = Unimplemented bit, read as `0'
R = Readable bit                1 = bit is set
-n = Value at POR                                         0 = bit is cleared      x = bit is unknown

DS30453D-page 44                    Preliminary                                    2002 Microchip Technology Inc.
                                                                                    PIC16C5X

REGISTER 9-2: CONFIGURATION WORD FOR PIC16C54/C55/C56/C57

--         --      --             --  --                --  --  --              CP  WDTE FOSC1 FOSC0

bit 11                                                                                                  bit 0

bit 11-4:  Unimplemented: Read as `0'
bit 3:
           CP: Code protection bit.
bit 2:     1 = Code protection off
           0 = Code protection on
bit 1-0:
           WDTE: Watchdog timer enable bit

           1 = WDT enabled
           0 = WDT disabled
           FOSC1:FOSC0: Oscillator selection bits(2)

           00 = LP oscillator
           01 = XT oscillator
           10 = HS oscillator
           11 = RC oscillator

Note 1: Refer to the PIC16C5X Programming Specifications (Literature Number DS30190) to determine how to
             access the configuration word.

        2: PIC16LV54A supports XT, RC and LP oscillator only.

Legend:                               W = Writable bit      U = Unimplemented bit, read as `0'
R = Readable bit                      1 = bit is set
-n = Value at POR                                           0 = bit is cleared      x = bit is unknown

2002 Microchip Technology Inc.          Preliminary                                           DS30453D-page 45
PIC16C5X

9.2 Watchdog Timer (WDT)                                      both. Thus, a prescaler assignment for the Timer0
                                                              module means that there is no prescaler for the WDT,
The Watchdog Timer (WDT) is a free running on-chip            and vice-versa.
RC oscillator which does not require any external com-
ponents. This RC oscillator is separate from the RC           The PSA and PS<2:0> bits (OPTION<3:0>) determine
oscillator of the OSC1/CLKIN pin. That means that the         prescaler assignment and prescale ratio (Section 6.4).
WDT will run even if the clock on the OSC1/CLKIN and
OSC2/CLKOUT pins have been stopped, for example,              The WDT has a nominal time-out period of 18 ms (with
by execution of a SLEEP instruction. During normal            no prescaler). If a longer time-out period is desired, a
operation or SLEEP, a WDT Reset or Wake-up Reset              prescaler with a division ratio of up to 1:128 can be
generates a device RESET.                                     assigned to the WDT (under software control) by writ-
                                                              ing to the OPTION register. Thus, time-out a period of
The TO bit (STATUS<4>) will be cleared upon a Watch-          a nominal 2.3 seconds can be realized. These periods
dog Timer Reset (Section 6.3).                                vary with temperature, VDD and part-to-part process
                                                              variations (see Device Characterization).
The WDT can be permanently disabled by program-
ming the configuration bit WDTE as a '0' (Section 9.1).       Under worst case conditions (VDD = Min., Temperature
Refer to the PIC16C5X Programming Specifications              = Max., WDT prescaler = 1:128), it may take several
(Literature Number DS30190) to determine how to               seconds before a WDT time-out occurs.
access the configuration word.
                                                              9.2.2         WDT PROGRAMMING
9.2.1 WDT PERIOD                                                            CONSIDERATIONS

An 8-bit counter is available as a prescaler for the          The CLRWDT instruction clears the WDT and the pres-
Timer0 module (Section 8.2), or as a postscaler for the       caler, if assigned to the WDT, and prevents it from tim-
Watchdog Timer (WDT), respectively. For simplicity,           ing out and generating a device RESET.
this counter is being referred to as "prescaler" through-
out this data sheet. Note that the prescaler may be           The SLEEP instruction RESETS the WDT and the pres-
used by either the Timer0 module or the WDT, but not          caler, if assigned to the WDT. This gives the maximum
                                                              SLEEP time before a WDT Wake-up Reset.

FIGURE 9-1:        WATCHDOG TIMER BLOCK DIAGRAM

                            From TMR0 Clock Source

                    Watchdog         0                            Prescaler
                       Timer               M
                                                              8 - to - 1 MUX         PS2:PS0
                  WDT Enable         1
                  EPROM Bit                U
                                           X

                                         PSA

                                                           0            1      To TMR0
                                                                              PSA
                                                              MUX

Note:    T0CS, T0SE, PSA, PS2:PS0 are bits in the               WDT
         OPTION register.                                     Time-out

TABLE 9-1: SUMMARY OF REGISTERS ASSOCIATED WITH THE WATCHDOG TIMER

Address      Name    Bit 7    Bit 6  Bit 5    Bit 4        Bit 3     Bit 2    Bit 1  Bit 0    Value on Value on
                                                                                              Power-On MCLR and

                                                                                                 Reset WDT Reset

N/A          OPTION  --       -- Tosc Tose PSA PS2 PS1 PS0 --11 1111 --11 1111

Legend: u = unchanged, - = unimplemented, read as '0'. Shaded cells not used by Watchdog Timer.

DS30453D-page 46                              Preliminary                            2002 Microchip Technology Inc.
                                                                           PIC16C5X

9.3 Power-Down Mode (SLEEP)                              9.4 Program Verification/Code
                                                                  Protection
A device may be powered down (SLEEP) and later
powered up (Wake-up from SLEEP).                         If the code protection bit(s) have not been pro-
                                                         grammed, the on-chip program memory can be read
9.3.1 SLEEP                                              out for verification purposes.

The Power-down mode is entered by executing a               Note: Microchip does not recommend code pro-
SLEEP instruction.                                                      tecting windowed devices.

If enabled, the Watchdog Timer will be cleared but       9.5 ID Locations
keeps running, the TO bit (STATUS<4>) is set, the PD
bit (STATUS<3>) is cleared and the oscillator driver is  Four memory locations are designated as ID locations
turned off. The I/O ports maintain the status they had   where the user can store checksum or other code-iden-
before the SLEEP instruction was executed (driving       tification numbers. These locations are not accessible
high, driving low, or hi-impedance).                     during normal execution but are readable and writable
                                                         during program/verify.
It should be noted that a RESET generated by a WDT
time-out does not drive the MCLR/VPP pin low.            Use only the lower 4 bits of the ID locations and always
                                                         program the upper 8 bits as '1's.
For lowest current consumption while powered down,
the T0CKI input should be at VDD or VSS and the          Note:  Microchip will assign a unique pattern
MCLR/VPP pin must be at a logic high level                      number for QTP and SQTP requests and
(MCLR = VIH).                                                   for ROM devices. This pattern number will
                                                                be unique and traceable to the submitted
9.3.2 WAKE-UP FROM SLEEP                                        code.

The device can wake up from SLEEP through one of
the following events:

1. An external RESET input on MCLR/VPP pin.
2. A Watchdog Timer Time-out Reset (if WDT was

      enabled).

Both of these events cause a device RESET. The TO
and PD bits can be used to determine the cause of
device RESET. The TO bit is cleared if a WDT time-
out occurred (and caused wake-up). The PD bit, which
is set on power-up, is cleared when SLEEP is invoked.

The WDT is cleared when the device wakes from
SLEEP, regardless of the wake-up source.

2002 Microchip Technology Inc.  Preliminary                              DS30453D-page 47
PIC16C5X

NOTES:

DS30453D-page 48  Preliminary   2002 Microchip Technology Inc.
                                                                                     PIC16C5X

10.0 INSTRUCTION SET SUMMARY                                   All instructions are executed within one single instruc-
                                                               tion cycle, unless a conditional test is true or the pro-
Each PIC16C5X instruction is a 12-bit word divided into        gram counter is changed as a result of an instruction.
an OPCODE, which specifies the instruction type and            In this case, the execution takes two instruction cycles.
one or more operands which further specify the opera-          One instruction cycle consists of four oscillator periods.
tion of the instruction. The PIC16C5X instruction set          Thus, for an oscillator frequency of 4 MHz, the normal
summary in Table 10-2 groups the instructions into             instruction execution time would be 1 s. If a condi-
byte-oriented, bit-oriented, and literal and control oper-     tional test is true or the program counter is changed as
ations. Table 10-1 shows the opcode field descriptions.        a result of an instruction, the instruction execution time
                                                               would be 2 s.
For byte-oriented instructions, 'f' represents a file reg-
ister designator and 'd' represents a destination desig-       Figure 10-1 shows the three general formats that the
nator. The file register designator is used to specify         instructions can have. All examples in the figure use
which one of the 32 file registers in that bank is to be       the following format to represent a hexadecimal num-
used by the instruction.                                       ber:

The destination designator specifies where the result of             0xhhh
the operation is to be placed. If 'd' is '0', the result is
placed in the W register. If 'd' is '1', the result is placed  where 'h' signifies a hexadecimal digit.
in the file register specified in the instruction.
                                                               FIGURE 10-1:       GENERAL FORMAT FOR
For bit-oriented instructions, 'b' represents a bit field                         INSTRUCTIONS
designator which selects the number of the bit affected
by the operation, while 'f' represents the number of the       Byte-oriented file register operations
file in which the bit is located.
                                                                   11             654                               0
For literal and control operations, 'k' represents an
8 or 9-bit constant or literal value.                                  OPCODE     d                     f (FILE #)

TABLE 10-1: OPCODE FIELD                                               d = 0 for destination W
                     DESCRIPTIONS                                      d = 1 for destination f
                                                                       f = 5-bit file register address

                                                               Bit-oriented file register operations

Field                    Description                               11             87 5 4                                   0

f      Register file address (0x00 to 0x1F)                            OPCODE     b (BIT #) f (FILE #)

W      Working register (accumulator)                                  b = 3-bit bit address
                                                                       f = 5-bit file register address
b      Bit address within an 8-bit file register

k      Literal field, constant data or label

x      Don't care location (= 0 or 1)                          Literal and control operations (except GOTO)

       The assembler will generate code with x = 0.                11             87                                     0
                                                                          OPCODE                        k (literal)
       It is the recommended form of use for com-

       patibility with all Microchip software tools.

d      Destination select;                                             k = 8-bit immediate value

       d = 0 (store result in W)                               Literal and control operations - GOTO instruction

       d = 1 (store result in file register 'f')                   11             98                                    0
                                                                          OPCODE                        k (literal)
       Default is d = 1

label Label name

TOS Top of Stack                                                       k = 9-bit immediate value

PC Program Counter

WDT Watchdog Timer Counter

TO Time-out bit

PD Power-down bit

dest Destination, either the W register or the

       specified register file location

[ ] Options

( ) Contents

Assigned to

< > Register bit field

       In the set of

italics User defined term (font is courier)

2002 Microchip Technology Inc.                      Preliminary                                       DS30453D-page 49
PIC16C5X

TABLE 10-2: INSTRUCTION SET SUMMARY

Mnemonic,                                                           12-Bit Opcode   Status
Operands                                                                           Affected
                                Description                 Cycles                           Notes

                                                                    MSb  LSb

ADDWF f,d Add W and f                                       1 0001 11df ffff C,DC,Z 1,2,4

ANDWF f,d AND W with f                                      1 0001 01df ffff       Z         2,4

CLRF   f          Clear f                                   1 0000 011f ffff       Z         4

CLRW             Clear W                                   1 0000 0100 0000       Z

COMF   f, d Complement f                                    1 0010 01df ffff       Z

DECF   f, d Decrement f                                     1 0000 11df ffff       Z         2,4

DECFSZ f, d Decrement f, Skip if 0                          1(2) 0010 11df ffff None 2,4

INCF   f, d Increment f                                     1 0010 10df ffff       Z         2,4

INCFSZ f, d Increment f, Skip if 0                          1(2) 0011 11df ffff None 2,4

IORWF  f, d Inclusive OR W with f                           1 0001 00df ffff       Z         2,4

MOVF   f, d Move f                                          1 0010 00df ffff       Z         2,4

MOVWF f           Move W to f                               1 0000 001f ffff None 1,4

NOP              No Operation                              1 0000 0000 0000 None

RLF    f, d Rotate left f through Carry                     1 0011 01df ffff C               2,4
RRF    f, d Rotate right f through Carry
SUBWF  f, d Subtract W from f                               1 0011 00df ffff C               2,4
SWAPF  f, d Swap f
XORWF  f, d Exclusive OR W with f                           1 0000 10df ffff C,DC,Z 1,2,4

                                                            1 0011 10df ffff None 2,4

                                                            1 0001 10df ffff       Z         2,4

BIT-ORIENTED FILE REGISTER OPERATIONS

BCF    f, b Bit Clear f                                      1 0100 bbbf ffff None 2,4
BSF    f, b Bit Set f
BTFSC  f, b Bit Test f, Skip if Clear                        1 0101 bbbf ffff None 2,4
BTFSS  f, b Bit Test f, Skip if Set                         1 (2) 0110 bbbf ffff None
                                                            1 (2) 0111 bbbf ffff None

LITERAL AND CONTROL OPERATIONS

ANDLW k           AND literal with W                        1 1110 kkkk kkkk       Z
                  Call subroutine
CALL   k          Clear Watchdog Timer                      2 1001 kkkk kkkk None            1
                  Unconditional branch
CLRWDT k          Inclusive OR Literal with W               1 0000 0000 0100 TO, PD
                  Move Literal to W
GOTO   k          Load OPTION register                      2 101k kkkk kkkk None
                  Return, place Literal in W
IORLW  k          Go into standby mode                      1 1101 kkkk kkkk       Z
                  Load TRIS register
MOVLW k           Exclusive OR Literal to W                 1 1100 kkkk kkkk None

OPTION k                                                    1 0000 0000 0010 None

RETLW k                                                     2 1000 kkkk kkkk None

SLEEP                                                      1 0000 0000 0011 TO, PD

TRIS   f                                                    1 0000 0000 0fff None            3

XORLW k                                                     1 1111 kkkk kkkk       Z

Note 1: The 9th bit of the program counter will be forced to a '0' by any instruction that writes to the PC except for
             GOTO (see Section 6.5 for more on program counter).

        2: When an I/O register is modified as a function of itself (e.g. MOVF PORTB, 1), the value used will be that

       value present on the pins themselves. For example, if the data latch is '1' for a pin configured as input and
       is driven low by an external device, the data will be written back with a '0'.

      3: The instruction TRIS f, where f = 5, 6 or 7 causes the contents of the W register to be written to the tristate
          latches of PORTA, B or C respectively. A '1' forces the pin to a hi-impedance state and disables the output
          buffers.

      4: If this instruction is executed on the TMR0 register (and, where applicable, d = 1), the prescaler will be
          cleared (if assigned to TMR0).

DS30453D-page 50                               Preliminary                2002 Microchip Technology Inc.
                                                                                PIC16C5X

ADDWF         Add W and f                               ANDWF         AND W with f

Syntax:       [ label ] ADDWF f,d                       Syntax:       [ label ] ANDWF f,d

Operands:     0  f  31                                  Operands:     0  f  31
              d  [0,1]                                                d  [0,1]

Operation:    (W) + (f)  (dest)                         Operation:    (W) .AND. (f)  (dest)

Status Affected: C, DC, Z                               Status Affected: Z

Encoding: 0001 11df ffff                                Encoding:     0001 01df ffff

Description:  Add the contents of the W register        Description:  The contents of the W register are
              and register 'f'. If 'd' is 0 the result                AND'ed with register 'f'. If 'd' is 0
              is stored in the W register. If 'd' is                  the result is stored in the W regis-
              '1' the result is stored back in                        ter. If 'd' is '1' the result is stored
              register 'f'.                                           back in register 'f'.

Words:        1                                         Words:        1

Cycles:       1                                         Cycles:       1

Example:      ADDWF TEMP_REG, 0                         Example:      ANDWF TEMP_REG, 1

Before Instruction                                      Before Instruction

         W          =      0x17                                  W          =  0x17
                           0xC2                                                0xC2
         TEMP_REG =                                              TEMP_REG =
                           0xD9                                                0x17
After Instruction          0xC2                         After Instruction      0x02

         W          =                                            W          =

         TEMP_REG =                                              TEMP_REG =

ANDLW         AND literal with W                        BCF           Bit Clear f

Syntax:       [ label ] ANDLW k                         Syntax:       [ label ] BCF f,b
Operands:     0  k  255
Operation:    (W).AND. (k)  (W)                         Operands:     0  f  31
                                                                      0b7

Status Affected: Z                                      Operation:    0  (f)

Encoding:     1110 kkkk kkkk                            Status Affected: None

Description:  The contents of the W register are        Encoding:     0100 bbbf ffff
              AND'ed with the eight-bit literal 'k'.
              The result is placed in the W regis-      Description:  Bit 'b' in register 'f' is cleared.
              ter.
                                                        Words:        1

Words:        1                                         Cycles:       1

Cycles:       1                                         Example:      BCF FLAG_REG, 7

Example:      ANDLW H'5F'                               Before Instruction     0xC7
                                                             FLAG_REG =        0x47
Before Instruction
     W = 0xA3                                           After Instruction
                                                             FLAG_REG =
After Instruction
     W = 0x03

2002 Microchip Technology Inc.   Preliminary                                       DS30453D-page 51
PIC16C5X

BSF               Bit Set f                                 BTFSS         Bit Test f, Skip if Set

Syntax:           [ label ] BSF f,b                         Syntax:       [ label ] BTFSS f,b
                                                            Operands:
Operands:         0  f  31                                                0  f  31
                  0b7                                       Operation:    0b<7

Operation:        1  (f)                                               skip if (f) = 1

Status Affected: None                                       Status Affected: None

Encoding:         0101 bbbf ffff                            Encoding:     0111 bbbf ffff

Description:      Bit 'b' in register 'f' is set.           Description:  If bit 'b' in register 'f' is '1' then the
                                                                          next instruction is skipped.
Words:            1                                                       If bit 'b' is '1', then the next instruc-
Cycles:           1                                                       tion fetched during the current
Example:          BSF FLAG_REG, 7                                         instruction execution, is discarded
                                                                          and a NOP is executed instead,
     Before Instruction  0x0A                                             making this a 2-cycle instruction.
          FLAG_REG =     0x8A
                                                            Words:        1
     After Instruction
          FLAG_REG =                                        Cycles:       1(2)

                                                            Example:      HERE         BTFSS  FLAG,1
                                                                          FALSE               PROCESS_CODE
                                                                          TRUE         GOTO
BTFSC             Bit Test f, Skip if Clear                                            
                                                                                       
Syntax:           [ label ] BTFSC f,b                                                  

Operands:         0  f  31                                      Before Instruction
                  0b7
                                                                     PC             =  address (HERE)
Operation:        skip if (f) = 0
                                                                After Instruction      0,
                                                                                       address (FALSE);
Status Affected: None                                                If FLAG<1> =      1,
                                                                                       address (TRUE)
Encoding:          0110 bbbf ffff                                    PC             =
Description:
                  If bit 'b' in register 'f' is 0 then the           if FLAG<1> =
Words:            next instruction is skipped.
Cycles:           If bit 'b' is 0 then the next instruc-             PC             =
                  tion fetched during the current
                  instruction execution is discarded,
                  and a NOP is executed instead,
                  making this a 2-cycle instruction.

                  1

                  1(2)

Example:          HERE       BTFSC    FLAG,1
                  FALSE      GOTO     PROCESS_CODE
                  TRUE      
                             
                             

Before Instruction

         PC         =    address (HERE)

After Instruction        0,
                         address (TRUE);
         if FLAG<1> =    1,
                         address(FALSE)
         PC         =

         if FLAG<1> =

         PC         =

DS30453D-page 52                                   Preliminary                      2002 Microchip Technology Inc.
                                                                                    PIC16C5X

CALL          Subroutine Call                    CLRW            Clear W

Syntax:       [ label ] CALL k                   Syntax:         [ label ] CLRW

Operands:     0  k  255                          Operands:       None

Operation:    (PC) + 1 TOS;                      Operation:      00h  (W);
              k  PC<7:0>;                                        1Z
              (STATUS<6:5>)  PC<10:9>;
              0  PC<8>                           Status Affected: Z

Status Affected: None                            Encoding:       0000 0100 0000

Encoding:     1001 kkkk kkkk                     Description:    The W register is cleared. Zero bit
                                                                 (Z) is set.

Description:  Subroutine call. First, return     Words:          1
              address (PC+1) is pushed onto the
              stack. The eight bit immediate     Cycles:         1
              address is loaded into PC bits
              <7:0>. The upper bits PC<10:9>     Example:        CLRW
              are loaded from STATUS<6:5>,
              PC<8> is cleared. CALL is a two-               Before Instruction
              cycle instruction.                                   W = 0x5A

Words:        1                                              After Instruction
Cycles:       2                                                    W = 0x00
Example:      HERE                                                 Z =1

                       CALL       THERE

Before Instruction                               CLRWDT          Clear Watchdog Timer
     PC = address (HERE)
                                                 Syntax:         [ label ] CLRWDT
After Instruction
     PC = address (THERE)                        Operands:       None
     TOS = address (HERE + 1)
                                                 Operation:      00h  WDT;
                                                                 0  WDT prescaler (if assigned);
CLRF          Clear f                                            1  TO;
                                                                 1  PD

                                                 Status Affected: TO, PD

Syntax:       [ label ] CLRF f                   Encoding:        0000 0000 0100
                                                 Description:
Operands:     0  f  31                                           The CLRWDT instruction resets the
                                                 Words:          WDT. It also resets the prescaler, if
Operation:    00h  (f);                          Cycles:         the prescaler is assigned to the
              1Z                                                 WDT and not Timer0. Status bits
                                                                 TO and PD are set.
Status Affected: Z
                                                                 1
Encoding:     0000 011f ffff
                                                                 1
Description:  The contents of register 'f' are
              cleared and the Z bit is set.

Words:        1                                  Example:        CLRWDT

Cycles:       1                                              Before Instruction

Example:      CLRF FLAG_REG                                  WDT counter =          ?

                                                             After Instruction      0x00
                                                                                    0
Before Instruction                                           WDT counter =          1
                                                                                    1
         FLAG_REG =    0x5A                                  WDT prescaler =

After Instruction      0x00                                  TO                  =
                       1
         FLAG_REG =                                          PD                  =

         Z          =

2002 Microchip Technology Inc.                Preliminary                               DS30453D-page 53
PIC16C5X

COMF              Complement f                              DECFSZ        Decrement f, Skip if 0

Syntax:           [ label ] COMF f,d                        Syntax:       [ label ] DECFSZ f,d

Operands:         0  f  31                                  Operands:     0  f  31
                  d  [0,1]                                                d  [0,1]

Operation:        (f)  (dest)                               Operation:    (f) 1  d; skip if result = 0

Status Affected: Z                                          Status Affected: None

Encoding:         0010 01df ffff                            Encoding:     0010 11df ffff

Description:      The contents of register 'f' are          Description:  The contents of register 'f' are dec-
                  complemented. If 'd' is 0 the result                    remented. If 'd' is 0 the result is
                  is stored in the W register. If 'd' is 1                placed in the W register. If 'd' is 1
                  the result is stored back in                            the result is placed back in
                  register 'f'.                                           register 'f'.
                                                                          If the result is 0, the next instruc-
Words:            1                                                       tion, which is already fetched, is
                                                                          discarded and a NOP is executed
Cycles:           1                                                       instead making it a two-cycle
                                                                          instruction.
Example:          COMF REG1,0

Before Instruction

         REG1 =         0x13                                Words:        1

After Instruction       0x13                                Cycles:       1(2)
                        0xEC
         REG1 =                                             Example:      HERE      DECFSZ        CNT, 1
                                                                                                  LOOP
         W           =                                                              GOTO

                                                                          CONTINUE

                                                                                    

DECF              Decrement f                                                      

Syntax:           [ label ] DECF f,d                        Before Instruction

Operands:         0  f  31                                           PC        =   address(HERE)
                  d  [0,1]
                                                            After Instruction      CNT - 1;
                                                                                   0,
Operation:        (f) 1  (dest)                                    CNT       =   address (CONTINUE);
                                                                                   0,
                                                                     if CNT =      address (HERE+1)

Status Affected: Z                                                   PC        =

Encoding:         0000 11df ffff                                     if CNT

Description:      Decrement register 'f'. If 'd' is 0 the            PC        =
                  result is stored in the W register. If
                  'd' is 1 the result is stored back in
                  register 'f'.

Words:            1

Cycles:           1

Example:          DECF CNT, 1

Before Instruction

         CNT         =  0x01
                        0
         Z           =
                        0x00
After Instruction       1

         CNT         =

         Z           =

DS30453D-page 54                      Preliminary                                  2002 Microchip Technology Inc.
                                                                              PIC16C5X

GOTO          Unconditional Branch                    INCFSZ        Increment f, Skip if 0

Syntax:       [ label ] GOTO k                        Syntax:       [ label ] INCFSZ f,d

Operands:     0  k  511                               Operands:     0  f  31
                                                                    d  [0,1]
Operation:    k  PC<8:0>;
              STATUS<6:5>  PC<10:9>
                                                      Operation:    (f) + 1  (dest), skip if result = 0

Status Affected: None                                 Status Affected: None

Encoding:     101k kkkk kkkk                          Encoding:     0011 11df ffff

Description:  GOTO is an unconditional branch.        Description:  The contents of register 'f' are
              The 9-bit immediate value is                          incremented. If 'd' is 0 the result is
              loaded into PC bits <8:0>. The                        placed in the W register. If 'd' is 1
              upper bits of PC are loaded from                      the result is placed back in
              STATUS<6:5>. GOTO is a two-                           register 'f'.
              cycle instruction.                                    If the result is 0, then the next
                                                                    instruction, which is already
Words:        1                                                     fetched, is discarded and a NOP is
                                                                    executed instead making it a two-
Cycles:       2                                                     cycle instruction.

Example:      GOTO THERE

After Instruction                                     Words:        1
      PC = address (THERE)
                                                      Cycles:       1(2)

                                                      Example:      HERE      INCFSZ         CNT, 1
                                                                                            LOOP
                                                                              GOTO

INCF          Increment f                                           CONTINUE

Syntax:       [ label ] INCF f,d                                             

Operands:     0  f  31                                                        
Operation:    d  [0,1]
                                                      Before Instruction
              (f) + 1  (dest)
                                                               PC        =   address (HERE)

                                                      After Instruction      CNT + 1;
                                                                             0,
Status Affected: Z                                             CNT       =   address (CONTINUE);
                                                                             0,
Encoding:     0010 10df ffff                                   if CNT =      address (HERE +1)

Description:  The contents of register 'f' are                 PC        =
              incremented. If 'd' is 0 the result is
              placed in the W register. If 'd' is 1            if CNT
              the result is placed back in
              register 'f'.                                    PC        =

Words:        1

Cycles:       1

Example:      INCF CNT, 1

Before Instruction

         CNT = 0xFF

         Z    =0

After Instruction

         CNT = 0x00

         Z    =1

2002 Microchip Technology Inc.     Preliminary                                    DS30453D-page 55
PIC16C5X

IORLW             Inclusive OR literal with W              MOVF          Move f

Syntax:           [ label ] IORLW k                        Syntax:       [ label ] MOVF f,d

Operands:         0  k  255                                Operands:     0  f  31
                                                                         d  [0,1]
Operation:        (W) .OR. (k)  (W)

Status Affected: Z                                         Operation:    (f)  (dest)

Encoding:          1101 kkkk kkkk                          Status Affected: Z
Description:
                  The contents of the W register are       Encoding:     0010 00df ffff
                  OR'ed with the eight bit literal 'k'.
                  The result is placed in the W regis-     Description:  The contents of register 'f' is
                  ter.                                                   moved to destination 'd'. If 'd' is 0,
                                                                         destination is the W register. If 'd'
Words:            1                                                      is 1, the destination is file
Cycles:           1                                                      register 'f'. 'd' is 1 is useful to test a
Example:          IORLW 0x35                                             file register since status flag Z is
                                                                         affected.

Before Instruction                                         Words:        1
     W = 0x9A
                                                           Cycles:       1
After Instruction
     W = 0xBF                                              Example:      MOVF FSR, 0
     Z =0
                                                            After Instruction
                                                                  W = value in FSR register

IORWF             Inclusive OR W with f

Syntax:           [ label ] IORWF f,d                      MOVLW         Move Literal to W

Operands:         0  f  31                                 Syntax:       [ label ] MOVLW k
Operation:        d  [0,1]
                                                           Operands:     0  k  255
                  (W).OR. (f)  (dest)

Status Affected: Z                                         Operation:    k  (W)

Encoding:         0001 00df ffff                           Status Affected: None

Description:      Inclusive OR the W register with         Encoding:      1100 kkkk kkkk
                  register 'f'. If 'd' is 0 the result is  Description:
                  placed in the W register. If 'd' is 1                  The eight bit literal 'k' is loaded into
                  the result is placed back in                           the W register.
                  register 'f'.
                                                           Words:        1
Words:            1                                        Cycles:       1
                                                           Example:      MOVLW 0x5A
Cycles:           1
                                                            After Instruction
Example:          IORWF       RESULT, 0                           W = 0x5A

Before Instruction

         RESULT =       0x13
                        0x91
         W           =
                        0x13
After Instruction       0x93
                        0
         RESULT =

         W           =

         Z           =

DS30453D-page 56                               Preliminary                         2002 Microchip Technology Inc.
                                                                           PIC16C5X

MOVWF         Move W to f                       OPTION            Load OPTION Register

Syntax:       [ label ] MOVWF f                 Syntax:           [ label ] OPTION
                                                Operands:         None
Operands:     0  f  31                          Operation:        (W)  OPTION
                                                Status Affected:  None
Operation:    (W)  (f)                          Encoding:          0000 0000 0010

Status Affected: None

Encoding:      0000 001f ffff                   Description:      The content of the W register is
Description:                                                      loaded into the OPTION register.
              Move data from the W register to
              register 'f'.                     Words:            1

Words:        1                                 Cycles:           1
Cycles:       1
Example:      MOVWF TEMP_REG                    Example           OPTION

                                                     Before Instruction

Before Instruction                                       W              =  0x07
                                                                           0x07
         TEMP_REG =    0xFF                          After Instruction
                       0x4F
         W          =                                    OPTION =
                       0x4F
After Instruction      0x4F

         TEMP_REG =

         W          =                           RETLW             Return with Literal in W

NOP           No Operation                      Syntax:           [ label ] RETLW k
                                                Operands:
Syntax:       [ label ] NOP                     Operation:        0  k  255
Operands:     None                                                k  (W);
                                                Status Affected:  TOS  PC
Operation:    No operation                                        None

Status Affected: None                           Encoding:         1000 kkkk kkkk

Encoding:     0000 0000           0000          Description:      The W register is loaded with the
                                                                  eight bit literal 'k'. The program
Description:  No operation.                                       counter is loaded from the top of
Words:        1                                                   the stack (the return address). This
Cycles:       1                                                   is a two-cycle instruction.

Example:                                        Words:            1

              NOP                               Cycles:           2

                                                Example:          CALL TABLE ;W contains
                                                TABLE
                                                                                 ;table offset

                                                                                 ;value.

                                                                                ;W now has table

                                                                                ;value.

                                                                  

                                                                  ADDWF PC ;W = offset

                                                                  RETLW k1 ;Begin table

                                                                  RETLW k2 ;

                                                                  

                                                                  

                                                                  

                                                                  RETLW kn ; End of table

                                                     Before Instruction

                                                         W              =  0x07
                                                                           value of k8
                                                     After Instruction

                                                         W              =

2002 Microchip Technology Inc.        Preliminary                                     DS30453D-page 57
PIC16C5X

RLF               Rotate Left f through Carry          RRF           Rotate Right f through Carry

Syntax:           [ label ] RLF f,d                    Syntax:       [ label ] RRF f,d

Operands:         0  f  31                             Operands:     0  f  31
                  d  [0,1]                                           d  [0,1]

Operation:        See description below                Operation:    See description below

Status Affected: C                                     Status Affected: C

Encoding:         0011 01df ffff                       Encoding:     0011 00df ffff

Description:      The contents of register 'f' are     Description:  The contents of register 'f' are
                  rotated one bit to the left through                rotated one bit to the right through
                  the Carry Flag (STATUS<0>). If 'd'                 the Carry Flag (STATUS<0>). If 'd'
                  is 0 the result is placed in the W                 is 0 the result is placed in the W
                  register. If 'd' is 1 the result is                register. If 'd' is 1 the result is
                  stored back in                                     placed back in
                  register 'f'.                                      register 'f'.

                           C  register 'f'                                        C  register 'f'

Words:            1                                    Words:        1

Cycles:           1                                    Cycles:       1

Example:          RLF         REG1,0                   Example:      RRF REG1,0

     Before Instruction    1110 0110                        Before Instruction
                           0
         REG1 =                                                  REG1 =           1110 0110
                           1110 0110                                              0
         C              =  1100 1100                             C             =
                           1                                                      1110 0110
     After Instruction                                      After Instruction     0111 0011
                                                                                  0
         REG1 =                                                  REG1 =

         W              =                                        W             =

         C              =                                        C             =

                                                       SLEEP         Enter SLEEP Mode

                                                       Syntax:       [label] SLEEP

                                                       Operands:     None

                                                       Operation:    00h  WDT;
                                                                     0  WDT prescaler; if assigned
                                                                     1  TO;
                                                                     0  PD

                                                       Status Affected: TO, PD

                                                       Encoding:     0000 0000 0011

                                                       Description:  Time-out status bit (TO) is set. The
                                                                     power-down status bit (PD) is
                                                                     cleared. The WDT and its pres-
                                                                     caler are cleared.
                                                                     The processor is put into SLEEP
                                                                     mode with the oscillator stopped.
                                                                     See section on SLEEP for more
                                                                     details.

                                                       Words:        1

                                                       Cycles:       1

                                                       Example:      SLEEP

DS30453D-page 58                               Preliminary                         2002 Microchip Technology Inc.
                                                                                    PIC16C5X

SUBWF         Subtract W from f                         SWAPF             Swap Nibbles in f

Syntax:       [label] SUBWF f,d                         Syntax:           [ label ] SWAPF f,d

Operands:     0  f  31                                  Operands:         0  f  31
              d  [0,1]                                                    d  [0,1]

Operation:    (f) (W)  (dest)                         Operation:        (f<3:0>)  (dest<7:4>);
                                                                          (f<7:4>)  (dest<3:0>)
Status Affected: C, DC, Z

Encoding:     0000 10df ffff                            Status Affected: None

Description:  Subtract (2's complement method)          Encoding:         0011 10df ffff
              the W register from register 'f'. If 'd'
              is 0 the result is stored in the W        Description:      The upper and lower nibbles of
              register. If 'd' is 1 the result is                         register 'f' are exchanged. If 'd' is 0
              stored back in register 'f'.              Words:            the result is placed in W register. If
                                                        Cycles:           'd' is 1 the result is placed in
Words:        1                                                           register 'f'.

Cycles:       1                                                           1

Example 1:    SUBWF REG1, 1                                               1

Before Instruction                                      Example           SWAPF REG1, 0

REG1             =3                                     Before Instruction

W                =2                                              REG1 =         0xA5

C                =?                                     After Instruction       0xA5
                                                                                0x5A
After Instruction                                                REG1 =

REG1             =1                                              W           =

W                =2

C                = 1 ; result is positive

Example 2:                                              TRIS              Load TRIS Register

Before Instruction

REG1             =2                                     Syntax:           [ label ] TRIS f

W                =2                                     Operands:         f = 5, 6 or 7
                                                        Operation:        (W)  TRIS register f
C                =?                                     Status Affected:  None

After Instruction

REG1             =0

W                =2                                     Encoding:         0000 0000 0fff

C                = 1 ; result is zero                   Description:      TRIS register 'f' (f = 5, 6, or 7) is
                                                                          loaded with the contents of the W
Example 3:                                                                register.

Before Instruction

REG1             =1                                     Words:            1

W                =2                                     Cycles:           1

C                =?

After Instruction                                       Example           TRIS PORTB

REG1             = 0xFF                                 Before Instruction

W                =2                                              W        = 0xA5

C                = 0 ; result is negative               After Instruction

                                                                 TRISB = 0xA5

2002 Microchip Technology Inc.           Preliminary                                DS30453D-page 59
PIC16C5X

XORLW             Exclusive OR literal with W

Syntax:           [label] XORLW k

Operands:         0  k  255

Operation:        (W) .XOR. k  (W)

Status Affected: Z

Encoding:          1111 kkkk kkkk
Description:
                  The contents of the W register are
                  XOR'ed with the eight bit literal 'k'.
                  The result is placed in the W regis-
                  ter.

Words:            1
Cycles:           1
Example:          XORLW 0xAF

Before Instruction
     W = 0xB5

After Instruction
     W = 0x1A

XORWF             Exclusive OR W with f

Syntax:           [ label ] XORWF f,d

Operands:         0  f  31
                  d  [0,1]

Operation:        (W) .XOR. (f)  (dest)

Status Affected: Z

Encoding:          0001 10df ffff
Description:
                  Exclusive OR the contents of the
Words:            W register with register 'f'. If 'd' is 0
Cycles:           the result is stored in the W regis-
                  ter. If 'd' is 1 the result is stored
                  back in register 'f'.

                  1

                  1

Example           XORWF REG,1

Before Instruction

         REG        =  0xAF
                       0xB5
         W          =
                       0x1A
After Instruction      0xB5

         REG        =

         W          =

DS30453D-page 60                               Preliminary    2002 Microchip Technology Inc.
11.0 DEVELOPMENT SUPPORT                                               PIC16C5X

The PICmicro microcontrollers are supported with a     The MPLAB IDE allows you to:
full range of hardware and software development tools:
                                                         Edit your source files (either assembly or `C')
Integrated Development Environment                     One touch assemble (or compile) and download
   - MPLAB IDE Software
                                                           to PICmicro emulator and simulator tools (auto-
Assemblers/Compilers/Linkers                             matically updates all project information)
   - MPASMTM Assembler                                  Debug using:
   - MPLAB C17 and MPLAB C18 C Compilers                   - source files
   - MPLINKTM Object Linker/                               - absolute listing file
      MPLIBTM Object Librarian                             - machine code

Simulators                                            The ability to use MPLAB IDE with multiple debugging
   - MPLAB SIM Software Simulator                       tools allows users to easily switch from the cost-
                                                        effective simulator to a full-featured emulator with
Emulators                                             minimal retraining.
   - MPLAB ICE 2000 In-Circuit Emulator
   - ICEPICTM In-Circuit Emulator                       11.2 MPASM Assembler

In-Circuit Debugger                                   The MPASM assembler is a full-featured universal
   - MPLAB ICD                                          macro assembler for all PICmicro MCU's.

Device Programmers                                    The MPASM assembler has a command line interface
   - PRO MATE II Universal Device Programmer           and a Windows shell. It can be used as a stand-alone
   - PICSTART Plus Entry-Level Development             application on a Windows 3.x or greater system, or it
      Programmer                                        can be used through MPLAB IDE. The MPASM assem-
                                                        bler generates relocatable object files for the MPLINK
Low Cost Demonstration Boards                         object linker, Intel standard HEX files, MAP files to
   - PICDEMTM 1 Demonstration Board                     detail memory usage and symbol reference, an abso-
   - PICDEM 2 Demonstration Board                       lute LST file that contains source lines and generated
   - PICDEM 3 Demonstration Board                       machine code, and a COD file for debugging.
   - PICDEM 17 Demonstration Board
   - KEELOQ Demonstration Board                        The MPASM assembler features include:

11.1 MPLAB Integrated Development                        Integration into MPLAB IDE projects.
         Environment Software                            User-defined macros to streamline assembly

The MPLAB IDE software brings an ease of software          code.
development previously unseen in the 8-bit microcon-    Conditional assembly for multi-purpose source
troller market. The MPLAB IDE is a Windows-based
application that contains:                                 files.
                                                         Directives that allow complete control over the
An interface to debugging tools
   - simulator                                             assembly process.
   - programmer (sold separately)
   - emulator (sold separately)                         11.3 MPLAB C17 and MPLAB C18
   - in-circuit debugger (sold separately)                       C Compilers

A full-featured editor                                The MPLAB C17 and MPLAB C18 Code Development
A project manager                                     Systems are complete ANSI `C' compilers for
Customizable toolbar and key mapping                  Microchip's PIC17CXXX and PIC18CXXX family of
A status bar                                          microcontrollers, respectively. These compilers provide
On-line help                                          powerful integration capabilities and ease of use not
                                                        found with other compilers.

                                                        For easier source level debugging, the compilers pro-
                                                        vide symbol information that is compatible with the
                                                        MPLAB IDE memory display.

2002 Microchip Technology Inc.  Preliminary           DS30453D-page 61
PIC16C5X                                                     11.6 MPLAB ICE High Performance
                                                                      Universal In-Circuit Emulator with
11.4 MPLINK Object Linker/                                            MPLAB IDE
         MPLIB Object Librarian
                                                             The MPLAB ICE universal in-circuit emulator is intended
The MPLINK object linker combines relocatable                to provide the product development engineer with a
objects created by the MPASM assembler and the               complete microcontroller design tool set for PICmicro
MPLAB C17 and MPLAB C18 C compilers. It can also             microcontrollers (MCUs). Software control of the
link relocatable objects from pre-compiled libraries,        MPLAB ICE in-circuit emulator is provided by the
using directives from a linker script.                       MPLAB Integrated Development Environment (IDE),
                                                             which allows editing, building, downloading and source
The MPLIB object librarian is a librarian for pre-           debugging from a single environment.
compiled code to be used with the MPLINK object
linker. When a routine from a library is called from         The MPLAB ICE 2000 is a full-featured emulator sys-
another source file, only the modules that contain that      tem with enhanced trace, trigger and data monitoring
routine will be linked in with the application. This allows  features. Interchangeable processor modules allow the
large libraries to be used efficiently in many different     system to be easily reconfigured for emulation of differ-
applications. The MPLIB object librarian manages the         ent processors. The universal architecture of the
creation and modification of library files.                  MPLAB ICE in-circuit emulator allows expansion to
                                                             support new PICmicro microcontrollers.
The MPLINK object linker features include:
                                                             The MPLAB ICE in-circuit emulator system has been
Integration with MPASM assembler and MPLAB                 designed as a real-time emulation system, with
   C17 and MPLAB C18 C compilers.                            advanced features that are generally found on more
                                                             expensive development tools. The PC platform and
Allows all memory areas to be defined as sections          Microsoft Windows environment were chosen to best
   to provide link-time flexibility.                         make these features available to you, the end user.

The MPLIB object librarian features include:                 11.7 ICEPIC In-Circuit Emulator

Easier linking because single libraries can be             The ICEPIC low cost, in-circuit emulator is a solution
   included instead of many smaller files.                   for the Microchip Technology PIC16C5X, PIC16C6X,
                                                             PIC16C7X and PIC16CXXX families of 8-bit One-
Helps keep code maintainable by grouping                   Time-Programmable (OTP) microcontrollers. The mod-
   related modules together.                                 ular system can support different subsets of PIC16C5X
                                                             or PIC16CXXX products through the use of inter-
Allows libraries to be created and modules to be           changeable personality modules, or daughter boards.
   added, listed, replaced, deleted or extracted.            The emulator is capable of emulating without target
                                                             application circuitry being present.
11.5 MPLAB SIM Software Simulator

The MPLAB SIM software simulator allows code devel-
opment in a PC-hosted environment by simulating the
PICmicro series microcontrollers on an instruction
level. On any given instruction, the data areas can be
examined or modified and stimuli can be applied from
a file, or user-defined key press, to any of the pins. The
execution can be performed in single step, execute
until break, or trace mode.

The MPLAB SIM simulator fully supports symbolic debug-
ging using the MPLAB C17 and the MPLAB C18 C com-
pilers and the MPASM assembler. The software simulator
offers the flexibility to develop and debug code outside of
the laboratory environment, making it an excellent multi-
project software development tool.

DS30453D-page 62  Preliminary                                 2002 Microchip Technology Inc.
11.8 MPLAB ICD In-Circuit Debugger                                        PIC16C5X

Microchip's In-Circuit Debugger, MPLAB ICD, is a pow-      11.11 PICDEM 1 Low Cost PICmicro
erful, low cost, run-time development tool. This tool is            Demonstration Board
based on the FLASH PICmicro MCUs and can be used
to develop for this and other PICmicro microcontrollers.   The PICDEM 1 demonstration board is a simple board
The MPLAB ICD utilizes the in-circuit debugging capa-      which demonstrates the capabilities of several of
bility built into the FLASH devices. This feature, along   Microchip's microcontrollers. The microcontrollers sup-
with Microchip's In-Circuit Serial ProgrammingTM proto-    ported are: PIC16C5X (PIC16C54 to PIC16C58A),
col, offers cost-effective in-circuit FLASH debugging      PIC16C61, PIC16C62X, PIC16C71, PIC16C8X,
from the graphical user interface of the MPLAB             PIC17C42, PIC17C43 and PIC17C44. All necessary
Integrated Development Environment. This enables a         hardware and software is included to run basic demo
designer to develop and debug source code by watch-        programs. The user can program the sample microcon-
ing variables, single-stepping and setting break points.   trollers provided with the PICDEM 1 demonstration
Running at full speed enables testing hardware in real-    board on a PRO MATE II device programmer, or a
time.                                                      PICSTART Plus development programmer, and easily
                                                           test firmware. The user can also connect the
11.9 PRO MATE II Universal Device                          PICDEM 1 demonstration board to the MPLAB ICE in-
         Programmer                                        circuit emulator and download the firmware to the emu-
                                                           lator for testing. A prototype area is available for the
The PRO MATE II universal device programmer is a           user to build some additional hardware and connect it
full-featured programmer, capable of operating in          to the microcontroller socket(s). Some of the features
Stand-alone mode, as well as PC-hosted mode. The           include an RS-232 interface, a potentiometer for simu-
PRO MATE II device programmer is CE compliant.             lated analog input, push button switches and eight
                                                           LEDs connected to PORTB.
The PRO MATE II device programmer has program-
mable VDD and VPP supplies, which allow it to verify       11.12 PICDEM 2 Low Cost PIC16CXX
programmed memory at VDD min and VDD max for max-                   Demonstration Board
imum reliability. It has an LCD display for instructions
and error messages, keys to enter commands and a           The PICDEM 2 demonstration board is a simple dem-
modular detachable socket assembly to support various      onstration board that supports the PIC16C62,
package types. In Stand-alone mode, the PRO MATE II        PIC16C64, PIC16C65, PIC16C73 and PIC16C74
device programmer can read, verify, or program             microcontrollers. All the necessary hardware and soft-
PICmicro devices. It can also set code protection in this  ware is included to run the basic demonstration pro-
mode.                                                      grams. The user can program the sample
                                                           microcontrollers provided with the PICDEM 2 demon-
11.10 PICSTART Plus Entry Level                            stration board on a PRO MATE II device programmer,
         Development Programmer                            or a PICSTART Plus development programmer, and
                                                           easily test firmware. The MPLAB ICE in-circuit emula-
The PICSTART Plus development programmer is an             tor may also be used with the PICDEM 2 demonstration
easy-to-use, low cost, prototype programmer. It con-       board to test firmware. A prototype area has been pro-
nects to the PC via a COM (RS-232) port. MPLAB             vided to the user for adding additional hardware and
Integrated Development Environment software makes          connecting it to the microcontroller socket(s). Some of
using the programmer simple and efficient.                 the features include a RS-232 interface, push button
                                                           switches, a potentiometer for simulated analog input, a
The PICSTART Plus development programmer sup-              serial EEPROM to demonstrate usage of the I2CTM bus
ports all PICmicro devices with up to 40 pins. Larger pin  and separate headers for connection to an LCD
count devices, such as the PIC16C92X and                   module and a keypad.
PIC17C76X, may be supported with an adapter socket.
The PICSTART Plus development programmer is CE
compliant.

2002 Microchip Technology Inc.  Preliminary              DS30453D-page 63
PIC16C5X                                                 11.14 PICDEM 17 Demonstration Board

11.13 PICDEM 3 Low Cost PIC16CXXX                        The PICDEM 17 demonstration board is an evaluation
         Demonstration Board                             board that demonstrates the capabilities of several
                                                         Microchip microcontrollers, including PIC17C752,
The PICDEM 3 demonstration board is a simple dem-        PIC17C756A, PIC17C762 and PIC17C766. All neces-
onstration board that supports the PIC16C923 and         sary hardware is included to run basic demo programs,
PIC16C924 in the PLCC package. It will also support      which are supplied on a 3.5-inch disk. A programmed
future 44-pin PLCC microcontrollers with an LCD Mod-     sample is included and the user may erase it and
ule. All the necessary hardware and software is          program it with the other sample programs using the
included to run the basic demonstration programs. The    PRO MATE II device programmer, or the PICSTART
user can program the sample microcontrollers pro-        Plus development programmer, and easily debug and
vided with the PICDEM 3 demonstration board on a         test the sample code. In addition, the PICDEM 17 dem-
PRO MATE II device programmer, or a PICSTART Plus        onstration board supports downloading of programs to
development programmer with an adapter socket, and       and executing out of external FLASH memory on board.
easily test firmware. The MPLAB ICE in-circuit emula-    The PICDEM 17 demonstration board is also usable
tor may also be used with the PICDEM 3 demonstration     with the MPLAB ICE in-circuit emulator, or the
board to test firmware. A prototype area has been pro-   PICMASTER emulator and all of the sample programs
vided to the user for adding hardware and connecting it  can be run and modified using either emulator. Addition-
to the microcontroller socket(s). Some of the features   ally, a generous prototype area is available for user
include a RS-232 interface, push button switches, a      hardware.
potentiometer for simulated analog input, a thermistor
and separate headers for connection to an external       11.15 KEELOQ Evaluation and
LCD module and a keypad. Also provided on the                     Programming Tools
PICDEM 3 demonstration board is a LCD panel, with 4
commons and 12 segments, that is capable of display-     KEELOQ evaluation and programming tools support
ing time, temperature and day of the week. The           Microchip's HCS Secure Data Products. The HCS eval-
PICDEM 3 demonstration board provides an additional      uation kit includes a LCD display to show changing
RS-232 interface and Windows software for showing        codes, a decoder to decode transmissions and a pro-
the demultiplexed LCD signals on a PC. A simple serial   gramming interface to program test transmitters.
interface allows the user to construct a hardware
demultiplexer for the LCD signals.

DS30453D-page 64  Preliminary                            2002 Microchip Technology Inc.
2002 Microchip Technology Inc.                                                                                  PIC12CXXX                                                                                                                                                                                                             TABLE 11-1: DEVELOPMENT TOOLS FROM MICROCHIP
                                                                                                                            PIC14000
                                                                                                                                      PIC16C5X
                                                                                                                                                PIC16C6X

                                                                                                                                                            PIC16CXXX
                                                                                                                                                                        PIC16F62X
                                                                                                                                                                                   PIC16C7X
                                                                                                                                                                                               PIC16C7XX
                                                                                                                                                                                                           PIC16C8X
                                                                                                                                                                                                                      PIC16F8XX
                                                                                                                                                                                                                                 PIC16C9XX
                                                                                                                                                                                                                                           PIC17C4X
                                                                                                                                                                                                                                                      PIC17C7XX
                                                                                                                                                                                                                                                                 PIC18CXX2
                                                                                                                                                                                                                                                                             PIC18FXXX

                                                                                                                                                                                                                                                                                      24CXX/
                                                                                                                                                                                                                                                                                          25CXX/
                                                                                                                                                                                                                                                                                             93CXX
                                                                                                                                                                                                                                                                                                      HCSXXX
                                                                                                                                                                                                                                                                                                                  MCRFXXX
                                                                                                                                                                                                                                                                                                                               MCP2510

                                  Programmers Debugger Emulators Software Tools  MPLAB Integrated                9     9   9     9     9     9     9         9     9     9     9     99 99  99 99  9 999  9 999
                                                                                 Development Environment

                                                                                 MPLAB C17 C Compiler

                                                                                 MPLAB C18 C Compiler

                                                                                 MPASMTM Assembler/               99 9  99  99 9  99 9  99 9  99    99 9      99 9  99 9  99    99 9                              9  9
                                                                                 MPLINKTM Object Linker

                                                                                 MPLAB ICE In-Circuit Emulator                                 **

                                                                                 ICEPICTM In-Circuit Emulator

                                                                                 MPLAB ICD In-Circuit                            *                 *
                                                                                 Debugger                                         9 99              9 9 9 99              9 99                             9 99

Preliminary                                                                      PICSTART Plus Entry Level       99    99  999                 **
                                                                                 Development Programmer                                       99              99    999         99    999    99     99
                                                                                                                                        999
                                                                                 PRO MATE II                                                   **                                                                9  9
                                                                                 Universal Device Programmer

                                                                                 PICDEMTM 1 Demonstration                                                   

                                                                                 Board

                                                                                 PICDEMTM 2 Demonstration                                                   
                                                                                 Board
                                                                                                                                  9                                                                 9      9

                                                                                 PICDEMTM 3 Demonstration                                                                       9
                                                                                 Board

                                  Demo Boards and Eval Kits                      PICDEMTM 14A Demonstration             9
                                                                                 Board

                                                                                 PICDEMTM 17 Demonstration                                                                                   9
                                                                                 Board
                                                                                 KEELOQ Evaluation Kit                                                                                                              99
                                                                                 KEELOQ Transponder Kit

                                                                                 microIDTM Programmer's Kit                                                                                                              99 9 9                                                                                                                                                       PIC16C5X

                                                                                 125 kHz microIDTM
                                                                                 Developer's Kit

DS30453D-page 65                                                                 125 kHz Anticollision microIDTM
                                                                                 Developer's Kit

                                                                                 13.56 MHz Anticollision
                                                                                 microIDTM Developer's Kit

                                                                                 MCP2510 CAN Developer's Kit                                                                                                                     9

                                   * Contact the Microchip Technology Inc. web site at www.microchip.com for information on how to use the MPLAB ICD In-Circuit Debugger (DV164001) with PIC16C62, 63, 64, 65, 72, 73, 74, 76, 77.
                                  ** Contact Microchip Technology Inc. for availability date.
                                   Development tool is available on select devices.
PIC16C5X

NOTES:

DS30453D-page 66  Preliminary   2002 Microchip Technology Inc.
                                                  PIC16C5X

12.0 ELECTRICAL CHARACTERISTICS - PIC16C54/55/56/57

Absolute Maximum Ratings()
Ambient Temperature under bias ..................................................................................................... 55C to +125C
Storage Temperature ....................................................................................................................... 65C to +150C
Voltage on VDD with respect to VSS ..........................................................................................................0V to +7.5V
Voltage on MCLR with respect to VSS(1) ....................................................................................................0V to +14V
Voltage on all other pins with respect to VSS ............................................................................0.6V to (VDD + 0.6V)
Total power dissipation(2) ............................................................................................................................... 800 mW
Max. current out of VSS pin ............................................................................................................................. 150 mA
Max. current into VDD pin ................................................................................................................................ 100 mA
Max. current into an input pin (T0CKI only).................................................................................................... 500 A
Input clamp current, IIK (VI < 0 or VI > VDD) .................................................................................................... 20 mA
Output clamp current, IOK (VO < 0 or VO > VDD) ............................................................................................. 20 mA
Max. output current sunk by any I/O pin ........................................................................................................... 25 mA
Max. output current sourced by any I/O pin ...................................................................................................... 20 mA
Max. output current sourced by a single I/O port (PORTA, B or C) .................................................................. 40 mA
Max. output current sunk by a single I/O port (PORTA, B or C)........................................................................ 50 mA

   Note 1: Voltage spikes below VSS at the MCLR pin, inducing currents greater than 80 mA, may cause latch-up.
               Thus, a series resistor of 50 to 100  should be used when applying a "low" level to the MCLR pin rather
               than pulling this pin directly to VSS.

           2: Power Dissipation is calculated as follows: Pdis = VDD x {IDD   IOH} +  {(VDD VOH) x IOH} + (VOL x IOL)
NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device. This
is a stress rating only and functional operation of the device at those or any other conditions above those indicated in
the operation listings of this specification is not implied. Exposure to maximum rating conditions for extended periods
may affect device reliability.

2002 Microchip Technology Inc.  Preliminary  DS30453D-page 67
PIC16C5X

12.1 DC Characteristics: PIC16C54/55/56/57-RC, XT, 10, HS, LP (Commercial)

PIC16C54/55/56/57-RC, XT, 10, HS, LP       Standard Operating Conditions (unless otherwise specified)
(Commercial)                              Operating Temperature 0C  TA  +70C for commercial

Param  Symbol     Characteristic/Device    Min Typ Max Units              Conditions
  No.

D001 VDD Supply Voltage

                  PIC16C5X-RC              3.0              --    6.25 V
                  PIC16C5X-XT
                                           3.0              --    6.25 V

                  PIC16C5X-10              4.5              --    5.5  V
                  PIC16C5X-HS
                                           4.5              --    5.5  V

                  PIC16C5X-LP              2.5              --    6.25 V

D002 VDR RAM Data Retention Voltage(1)                      1.5*  --   V Device in SLEEP Mode

D003   VPOR VDD Start Voltage to ensure                     VSS   --   V See Section 5.1 for details on
                  Power-on Reset
                                                                          Power-on Reset

D004   SVDD       VDD Rise Rate to ensure  0.05* --               -- V/ms See Section 5.1 for details on
D010    IDD       Power-on Reset                                                     Power-on Reset

D020              Supply Current(2)        --               1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
                  PIC16C5X-RC(3)
                  PIC16C5X-XT              --               1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
                  PIC16C5X-10
                  PIC16C5X-HS              --               4.8   10 mA FOSC = 10 MHz, VDD = 5.5V
                  PIC16C5X-HS
                  PIC16C5X-LP              --               4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                           --               9.0   20 mA FOSC = 20 MHz, VDD = 5.5V

                                           --               15    32   A FOSC = 32 kHz, VDD = 3.0V,

                                                                          WDT disabled

       IPD Power-down Current(2)           --               4.0   12   A VDD = 3.0V, WDT enabled

                                           --               0.6   9    A VDD = 3.0V, WDT disabled

      * These parameters are characterized but not tested.

       Data in "Typ" column is based on characterization results at 25C. This data is for design guidance only and is
          not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.
              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                   wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT
                   enabled/disabled as specified.
              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                  mode. The power-down current in SLEEP mode does not depend on the oscillator type.
        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

DS30453D-page 68                           Preliminary                     2002 Microchip Technology Inc.
                                                                          PIC16C5X

12.2 DC Characteristics: PIC16C54/55/56/57-RCI, XTI, 10I, HSI, LPI (Industrial)

PIC16C54/55/56/57-RCI, XTI, 10I, HSI, LPI  Standard Operating Conditions (unless otherwise specified)
(Industrial)                              Operating Temperature 40C  TA  +85C for industrial

Param  Symbol  Characteristic/Device       Min Typ Max Units              Conditions
  No.

D001 VDD Supply Voltage

               PIC16C5X-RCI                3.0              --    6.25 V
               PIC16C5X-XTI
                                           3.0              --    6.25 V

               PIC16C5X-10I                4.5              --    5.5  V
               PIC16C5X-HSI
                                           4.5              --    5.5  V

               PIC16C5X-LPI                2.5              --    6.25 V

D002 VDR RAM Data Retention Voltage(1) --                   1.5*  --   V Device in SLEEP mode

D003   VPOR VDD Start Voltage to ensure    --               VSS   --   V See Section 5.1 for details on
                  Power-on Reset
                                                                          Power-on Reset

D004   SVDD    VDD Rise Rate to ensure     0.05* --               -- V/ms See Section 5.1 for details on
D010    IDD    Power-on Reset                                                        Power-on Reset

D020           Supply Current(2)           --               1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
               PIC16C5X-RCI(3)
               PIC16C5X-XTI                --               1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
               PIC16C5X-10I
               PIC16C5X-HSI                --               4.8   10 mA FOSC = 10 MHz, VDD = 5.5V
               PIC16C5X-HSI
               PIC16C5X-LPI                --               4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                           --               9.0   20 mA FOSC = 20 MHz, VDD = 5.5V

                                           --               15    40   A FOSC = 32 kHz, VDD = 3.0V,

                                                                          WDT disabled

       IPD Power-down Current(2)           --               4.0   14   A VDD = 3.0V, WDT enabled

                                           --               0.6   12   A VDD = 3.0V, WDT disabled

      * These parameters are characterized but not tested.

       Data in "Typ" column is based on characterization results at 25C. This data is for design guidance only and is
          not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.
              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                   wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT
                   enabled/disabled as specified.
              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                  mode. The power-down current in SLEEP mode does not depend on the oscillator type.
        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

2002 Microchip Technology Inc.           Preliminary                    DS30453D-page 69
PIC16C5X

12.3 DC Characteristics: PIC16C54/55/56/57-RCE, XTE, 10E, HSE, LPE (Extended)

PIC16C54/55/56/57-RCE, XTE, 10E, HSE, LPE  Standard Operating Conditions (unless otherwise specified)
(Extended)                                Operating Temperature 40C  TA  +125C for extended

Param  Symbol     Characteristic/Device    Min Typ Max Units              Conditions
  No.

D001 VDD Supply Voltage

                  PIC16C5X-RCE             3.25 --                6.0  V
                  PIC16C5X-XTE             3.25 --
                                                                  6.0  V

                  PIC16C5X-10E             4.5              --    5.5  V
                  PIC16C5X-HSE
                                           4.5              --    5.5  V

                  PIC16C5X-LPE             2.5              --    6.0  V

D002 VDR RAM Data Retention Voltage(1) --                   1.5*  --   V Device in SLEEP mode

D003   VPOR VDD Start Voltage to ensure    --               VSS   --   V See Section 5.1 for details on
                 Power-on Reset
                                                                          Power-on Reset

D004   SVDD       VDD Rise Rate to ensure  0.05* --               -- V/ms See Section 5.1 for details on
D010    IDD       Power-on Reset                                                     Power-on Reset

                  Supply Current(2)        --               1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
                  PIC16C5X-RCE(3)
                  PIC16C5X-XTE             --               1.8   3.3 mA FOSC = 4 MHz, VDD = 5.5V
                  PIC16C5X-10E
                  PIC16C5X-HSE             --               4.8   10 mA FOSC = 10 MHz, VDD = 5.5V
                  PIC16C5X-HSE
                  PIC16C5X-LPE             --               4.8   10 mA FOSC = 10 MHz, VDD = 5.5V

                                           --               9.0   20 mA FOSC = 16 MHz, VDD = 5.5V

                                           --               19    55   A FOSC = 32 kHz, VDD = 3.25V,

                                                                          WDT disabled

D020   IPD Power-down Current(2)           --               5.0   22   A VDD = 3.25V, WDT enabled

                                           --               0.8   18   A VDD = 3.25V, WDT disabled

      * These parameters are characterized but not tested.

       Data in "Typ" column is based on characterization results at 25C. This data is for design guidance only and is
          not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.
              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                   wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT
                   enabled/disabled as specified.
              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                  mode. The power-down current in SLEEP mode does not depend on the oscillator type.
        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

DS30453D-page 70                           Preliminary                     2002 Microchip Technology Inc.
                                                                           PIC16C5X

12.4 DC Characteristics: PIC16C54/55/56/57-RC, XT, 10, HS, LP (Commercial)
                                      PIC16C54/55/56/57-RCI, XTI, 10I, HSI, LPI (Industrial)

DC CHARACTERISTICS                       Standard Operating Conditions (unless otherwise specified)
                                         Operating Temperature 0C  TA  +70C for commercial

                                                                           40C  TA  +85C for industrial

Param  Symbol  Characteristic/Device     Min      Typ Max Units            Conditions
  No.

D030   VIL Input Low Voltage
                I/O ports
                MCLR (Schmitt Trigger)   VSS                -- 0.2 VDD V Pin at hi-impedance
                T0CKI (Schmitt Trigger)
                OSC1 (Schmitt Trigger)   VSS                -- 0.15 VDD V
                OSC1 (Schmitt Trigger)
                                         VSS                -- 0.15 VDD V

                                         VSS                -- 0.15 VDD V PIC16C5X-RC only(3)

                                         VSS                -- 0.3 VDD V PIC16C5X-XT, 10, HS, LP

D040   VIH Input High Voltage
                I/O ports
                I/O ports                0.45 VDD --             VDD  V For all VDD(4)
                                                                 VDD  V 4.0V < VDD  5.5V(4)
                                         2.0                --

               I/O ports                 0.36 VDD --             VDD  V VDD > 5.5V

               MCLR (Schmitt Trigger)    0.85 VDD --             VDD  V

               T0CKI (Schmitt Trigger)   0.85 VDD --             VDD  V

               OSC1 (Schmitt Trigger)    0.85 VDD --             VDD  V PIC16C5X-RC only(3)

               OSC1 (Schmitt Trigger)    0.7 VDD            --   VDD  V PIC16C5X-XT, 10, HS, LP

D050 VHYS Hysteresis of Schmitt          0.15 VDD* --            --   V

               Trigger inputs

D060   IIL Input Leakage Current(1,2)                                      For VDD  5.5V:

               I/O ports                 1                 0.5  +1   A VSS  VPIN  VDD,

                                                                           pin at hi-impedance

               MCLR                      5                 --   --   A VPIN = VSS + 0.25V

               MCLR                      --                 0.5  +5   A VPIN = VDD

               T0CKI                     3                 0.5  +3   A VSS  VPIN  VDD

               OSC1                      3                 0.5  +3   A VSS  VPIN  VDD,

                                                                           PIC16C5X-XT, 10, HS, LP

D080   VOL Output Low Voltage
                I/O ports
                OSC2/CLKOUT              --                 --   0.6  V IOL = 8.7 mA, VDD = 4.5V

                                         --                 --   0.6  V IOL = 1.6 mA, VDD = 4.5V,

                                                                           PIC16C5X-RC

D090 VOH Output High Voltage(2)

               I/O ports                 VDD 0.7 --            --   V IOH = 5.4 mA, VDD = 4.5V

               OSC2/CLKOUT               VDD 0.7 --            --   V IOH = 1.0 mA, VDD = 4.5V,

                                                                           PIC16C5X-RC

      * These parameters are characterized but not tested.

       Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
         only and is not tested.

Note 1: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified
             levels represent normal operating conditions. Higher leakage current may be measured at different input
             voltage.

        2: Negative current is defined as coming out of the pin.
        3: For PIC16C5X-RC devices, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the

             PIC16C5X be driven with external clock in RC mode.
        4: The user may use the better of the two specifications.

2002 Microchip Technology Inc.         Preliminary                       DS30453D-page 71
PIC16C5X

12.5 DC Characteristics: PIC16C54/55/56/57-RCE, XTE, 10E, HSE, LPE (Extended)

DC CHARACTERISTICS                         Standard Operating Conditions (unless otherwise specified)
                                           Operating Temperature 40C  TA  +125C for extended

Param  Symbol            Characteristic    Min              Typ  Max Units  Conditions
  No.

D030   VIL Input Low Voltage
                I/O ports
                MCLR (Schmitt Trigger)     Vss              -- 0.15 VDD V Pin at hi-impedance
                T0CKI (Schmitt Trigger)
                OSC1 (Schmitt Trigger)     Vss              -- 0.15 VDD V
                OSC1 (Schmitt Trigger)
                                           Vss              -- 0.15 VDD V

                                           Vss              -- 0.15 VDD V PIC16C5X-RC only(3)

                                           Vss              -- 0.3 VDD V PIC16C5X-XT, 10, HS, LP

D040   VIH Input High Voltage
                I/O ports
                I/O ports                  0.45 VDD         --   VDD  V For all VDD(4)
                                                                 VDD  V 4.0V < VDD  5.5V(4)
                                           2.0              --

                  I/O ports                0.36 VDD         --   VDD  V VDD > 5.5 V

                  MCLR (Schmitt Trigger)   0.85 VDD         --   VDD  V

                  T0CKI (Schmitt Trigger)  0.85 VDD         --   VDD  V

                  OSC1 (Schmitt Trigger)   0.85 VDD         --   VDD  V PIC16C5X-RC only(3)

                  OSC1 (Schmitt Trigger)   0.7 VDD          --   VDD  V PIC16C5X-XT, 10, HS, LP

D050 VHYS Hysteresis of Schmitt            0.15 VDD* --          --   V

                  Trigger inputs

D060   IIL Input Leakage Current (1,2)                                      For VDD  5.5 V:

                  I/O ports                1               0.5  +1   A VSS  VPIN  VDD,

                                                                            pin at hi-impedance

                  MCLR                     5               --   --   A VPIN = VSS + 0.25V

                  MCLR                     --               0.5  +5   A VPIN = VDD

                  T0CKI                    3               0.5  +3   A VSS  VPIN  VDD

                  OSC1                     3               0.5  +3   A VSS  VPIN  VDD,

                                                                            PIC16C5X-XT, 10, HS, LP

D080   VOL Output Low Voltage
                I/O ports
                OSC2/CLKOUT                --               --   0.6  V IOL = 8.7 mA, VDD = 4.5V

                                           --               --   0.6  V IOL = 1.6 mA, VDD = 4.5V,

                                                                            PIC16C5X-RC

D090 VOH Output High Voltage(2)

                  I/O ports                VDD 0.7 --          --   V IOH = 5.4 mA, VDD = 4.5V
                  OSC2/CLKOUT
                                           VDD 0.7 --          --   V IOH = 1.0 mA, VDD = 4.5V,

                                                                            PIC16C5X-RC

      * These parameters are characterized but not tested.

       Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance
         only and is not tested.

Note 1: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified
             levels represent normal operating conditions. Higher leakage current may be measured at different input
             voltage.

        2: Negative current is defined as coming out of the pin.
        3: For PIC16C5X-RC devices, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the

             PIC16C5X be driven with external clock in RC mode.
        4: The user may use the better of the two specifications.

DS30453D-page 72                           Preliminary                      2002 Microchip Technology Inc.
                                                                                   PIC16C5X

12.6 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created with one of the following formats:

1. TppS2ppS                                 T Time
2. TppS
T                                           mc MCLR
                                            osc oscillator
  F Frequency                               os OSC1
Lowercase letters (pp) and their meanings:  t0 T0CKI
pp                                          wdt watchdog timer

  2 to                                      P Period
  ck CLKOUT                                 R Rise
  cy cycle time                             V Valid
  drt device reset timer                    Z Hi-impedance
  io I/O port
Uppercase letters and their meanings:
S
  F Fall
  H High
  I Invalid (Hi-impedance)
  L Low

FIGURE 12-1:  LOAD CONDITIONS FOR DEVICE TIMING SPECIFICATIONS - PIC16C54/55/56/57

              Pin                           CL = 50 pF for all pins and OSC2 for RC mode

                                  CL        0 - 15 pF for OSC2 in XT, HS or LP modes when

                                                         external clock is used to drive OSC1

                                  VSS

2002 Microchip Technology Inc.            Preliminary                            DS30453D-page 73
PIC16C5X

12.7 Timing Diagrams and Specifications

FIGURE 12-2:      EXTERNAL CLOCK TIMING - PIC16C54/55/56/57

                         Q4  Q1                       Q2                      Q3     Q4            Q1
OSC1
                             1                               3                    3  4          4
CLKOUT
                                                          2

TABLE 12-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54/55/56/57

                             Standard Operating Conditions (unless otherwise specified)

AC Characteristics           Operating Temperature    0C  TA  +70C for commercial

                                                      40C  TA  +85C for industrial

                                                      40C  TA  +125C for extended

   Param   Symbol            Characteristic               Min Typ                    Max Units     Conditions
      No.
           FOSC              External CLKIN Frequency(1) DC --                       4.0 MHz XT OSC mode
1A                                                                     DC --         10 MHz 10 MHz mode

                                                          DC --                      20 MHz HS OSC mode (Comm/Ind)
                                                          DC --                      16 MHz HS OSC mode (Ext)

                             Oscillator Frequency(1)      DC --                      40 kHz LP OSC mode
                                                          DC --                      4.0 MHz RC OSC mode

                                                          0.1 --                     4.0 MHz XT OSC mode

                                                          4.0 --                     10 MHz 10 MHz mode

                                                                     4.0 --          20 MHz HS OSC mode (Comm/Ind)
                                                                     4.0 --          16 MHz HS OSC mode (Ext)
                                                                     DC --           40 kHz LP OSC mode
* These parameters are characterized but not tested.

Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
    guidance only and are not tested.

Note 1: All specified values are based on characterization data for that particular oscillator type under standard
             operating conditions with the device executing code. Exceeding these specified limits may result in an
             unstable oscillator operation and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.

        2: Instruction cycle period (TCY) equals four times the input oscillator time base period.

DS30453D-page 74                                      Preliminary                         2002 Microchip Technology Inc.
                                                                                   PIC16C5X

TABLE 12-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54/55/56/57

                       Standard Operating Conditions (unless otherwise specified)

   AC Characteristics  Operating Temperature      0C  TA  +70C for commercial

                                                  40C  TA  +85C for industrial

                                                  40C  TA  +125C for extended

   Param  Symbol                  Characteristic  Min Typ Max Units                Conditions
     No.

1         TOSC         External CLKIN Period(1)   250 --       --  ns XT OSC mode

                                                  100 --       --  ns 10 MHz mode

                                                  50 --        --  ns HS OSC mode (Comm/Ind)

                                                  62.5 --      --  ns HS OSC mode (Ext)

                                                  25 --        --  s LP OSC mode
                                                  250 --
                       Oscillator Period(1)                    --  ns RC OSC mode

                                                  250 -- 10,000 ns XT OSC mode

                                                  100 --       250 ns 10 MHz mode

                                                  50 --        250 ns HS OSC mode (Comm/Ind)

                                                  62.5 --      250 ns HS OSC mode (Ext)

                                                  25 --        --  s LP OSC mode

2         Tcy          Instruction Cycle Time(2)  -- 4/FOSC --     --

3         TosL,        Clock in (OSC1) Low or High 85* --      --  ns XT oscillator

          TosH         Time                       20* --       --  ns HS oscillator

                                                  2.0* --      --  s LP oscillator

4         TosR,        Clock in (OSC1) Rise or Fall -- --      25* ns XT oscillator

          TosF         Time                       ----         25* ns HS oscillator

                                                  ----         50* ns LP oscillator

   * These parameters are characterized but not tested.

    Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
      guidance only and are not tested.

Note 1: All specified values are based on characterization data for that particular oscillator type under standard
             operating conditions with the device executing code. Exceeding these specified limits may result in an
             unstable oscillator operation and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.

        2: Instruction cycle period (TCY) equals four times the input oscillator time base period.

2002 Microchip Technology Inc.                  Preliminary                      DS30453D-page 75
PIC16C5X

FIGURE 12-3:      CLKOUT AND I/O TIMING - PIC16C54/55/56/57

                      Q4                        Q1                     Q2                                      Q3

OSC1

                             10                                                                        11

CLKOUT

I/O Pin                     13                                        19 18                           12
(input)                          14                                                          15               16

I/O Pin                        17                                                                             New Value
(output)
                  Old Value

                                                               20, 21
    Note: Please refer to Figure 12-1 for load conditions.

TABLE 12-2: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16C54/55/56/57

                      Standard Operating Conditions (unless otherwise specified)

AC Characteristics    Operating Temperature                            0C  TA  +70C for commercial

                                                    40C  TA  +85C for industrial

                                                    40C  TA  +125C for extended

Param         Symbol         Characteristic                            Min                        Typ      Max           Units
  No.
                                                                                                           30**            ns
10        TosH2ckL OSC1 to CLKOUT(1)                                   --                         15       30**            ns
                                                                                                           15**            ns
11        TosH2ckH OSC1 to CLKOUT(1)                                   --                         15       15**            ns
                                                                                                           40**            ns
12        TckR        CLKOUT rise time(1)                              --                         5.0       --             ns
                                                                                                            --             ns
13        TckF        CLKOUT fall time(1)                              --                         5.0      100*            ns

14        TckL2ioV CLKOUT to Port out valid(1)                         --                         --

15        TioV2ckH Port in valid before CLKOUT(1)                      0.25 TCY+30* --

16        TckH2ioI Port in hold after CLKOUT(1)                        0*                         --

17        TosH2ioV OSC1 (Q1 cycle) to Port out valid(2)                --                         --

18        TosH2ioI OSC1 (Q2 cycle) to Port input invalid               TBD                        --       --            ns

                      (I/O in hold time)

19        TioV2osH Port input valid to OSC1                            TBD                        --       --            ns

                      (I/O in setup time)

20        TioR        Port output rise time(2)                         --                         10       25**          ns

21        TioF        Port output fall time(2)                         --                         10       25**          ns

* These parameters are characterized but not tested.
** These parameters are design targets and are not tested. No characterization data available at this time.

Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
    guidance only and are not tested.

Note 1: Measurements are taken in RC Mode where CLKOUT output is 4 x Tosc.
        2: Please refer to Figure 12-1 for load conditions.

DS30453D-page 76                                Preliminary                                        2002 Microchip Technology Inc.
                                                                                                    PIC16C5X

FIGURE 12-4:        RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER TIMING -
                    PIC16C54/55/56/57

        VDD                                                                      32                 32

    MCLR                                                                             31
                                                                             30                 34

   Internal
      POR
                                 32
       DRT

  Time-out

   Internal
   RESET

Watchdog
     Timer
     Reset

                                                                        34

   I/O pin
   (Note 1)

  Note 1: Please refer to Figure 12-1 for load conditions.

TABLE 12-3: RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER - PIC16C54/55/56/57

                    Standard Operating Conditions (unless otherwise specified)

AC Characteristics  Operating Temperature         0C  TA  +70C for commercial

                                                  40C  TA  +85C for industrial

                                                  40C  TA  +125C for extended

Param  Symbol                     Characteristic                                 Min Typ Max Units      Conditions
  No.

30 TmcL             MCLR Pulse Width (low)                                       100* -- -- ns VDD = 5.0V
31 Twdt
                    Watchdog Timer Time-out Period 9.0* 18* 30* ms VDD = 5.0V (Comm)
                    (No Prescaler)

32     TDRT         Device Reset Timer Period                                    9.0* 18* 30* ms VDD = 5.0V (Comm)

34 TioZ             I/O Hi-impedance from MCLR Low -- -- 100* ns

* These parameters are characterized but not tested.

Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
    guidance only and are not tested.

2002 Microchip Technology Inc.                  Preliminary                                           DS30453D-page 77
PIC16C5X

FIGURE 12-5:      TIMER0 CLOCK TIMINGS - PIC16C54/55/56/57

              T0CKI

                                       40                                               41

                                                                                    42
              Note: Please refer to Figure 12-1 for load conditions.

TABLE 12-4: TIMER0 CLOCK REQUIREMENTS - PIC16C54/55/56/57

                     Standard Operating Conditions (unless otherwise specified)

AC Characteristics   Operating Temperature  0C  TA  +70C for commercial

                                            40C  TA  +85C for industrial

                                            40C  TA  +125C for extended

Param  Symbol        Characteristic         Min                                         Typ Max Units  Conditions
  No.

40 Tt0H T0CKI High Pulse Width
                                        - No Prescaler 0.5 TCY + 20* -- -- ns

                     - With Prescaler       10*                                         -- -- ns

41 Tt0L T0CKI Low Pulse Width
                                        - No Prescaler 0.5 TCY + 20* -- -- ns

                     - With Prescaler       10*                                         -- -- ns

42 Tt0P T0CKI Period                        20 or TCY + 40* -- -- ns Whichever is greater.

                                                      N                                                N = Prescale Value

                                                                                                       (1, 2, 4,..., 256)

* These parameters are characterized but not tested.

Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
    guidance only and are not tested.

DS30453D-page 78                     Preliminary                                             2002 Microchip Technology Inc.
                                                  PIC16C5X

13.0 ELECTRICAL CHARACTERISTICS - PIC16CR54A

Absolute Maximum Ratings()
Ambient Temperature under bias ..................................................................................................... 55C to +125C
Storage Temperature ....................................................................................................................... 65C to +150C
Voltage on VDD with respect to VSS ............................................................................................................ 0 to +7.5V
Voltage on MCLR with respect to VSS(1) ...................................................................................................... 0 to +14V
Voltage on all other pins with respect to VSS ............................................................................0.6V to (VDD + 0.6V)
Total power dissipation(2) ............................................................................................................................... 800 mW
Max. current out of VSS pin ............................................................................................................................. 150 mA
Max. current into VDD pin .................................................................................................................................. 50 mA
Max. current into an input pin (T0CKI only) .............................................................................................................. 500 A
Input clamp current, IIK (VI < 0 or VI > VDD) ...............................................................................................................20 mA
Output clamp current, IOK (V0 < 0 or V0 > VDD) ........................................................................................................20 mA
Max. output current sunk by any I/O pin ........................................................................................................... 25 mA
Max. output current sourced by any I/O pin ...................................................................................................... 20 mA
Max. output current sourced by a single I/O port (PORTA or B) ....................................................................... 40 mA
Max. output current sunk by a single I/O port (PORTA or B) ............................................................................ 50 mA

   Note 1: Voltage spikes below Vss at the MCLR pin, inducing currents greater than 80 mA may cause latch-up. Thus,
               a series resistor of 50 to 100  should be used when applying a low level to the MCLR pin rather than pulling
               this pin directly to Vss.

           2: Power Dissipation is calculated as follows: PDIS = VDD x {IDD -  IOH} +  {(VDD-VOH) x IOH} + (VOL x IOL)

    NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device.
   This is a stress rating only and functional operation of the device at those or any other conditions above those indi-
   cated in the operation listings of this specification is not implied. Exposure to maximum rating conditions for
   extended periods may affect device reliability.

2002 Microchip Technology Inc.  Preliminary  DS30453D-page 79
PIC16C5X

13.1 DC Characteristics: PIC16CR54A-04, 10, 20, PIC16LCR54A-04 (Commercial)
                                      PIC16CR54A-04I, 10I, 20I, PIC16LCR54A-04I (Industrial)

PIC16LCR54A-04                             Standard Operating Conditions (unless otherwise specified)
PIC16LCR54A-04I
                                           Operating Temperature     0C  TA  +70C for commercial
  (Commercial, Industrial)
                                                                     40C  TA  +85C for industrial
PIC16CR54A-04, 10, 20
PIC16CR54A-04I, 10I, 20I                   Standard Operating Conditions (unless otherwise specified)

  (Commercial, Industrial)                 Operating Temperature     0C  TA  +70C for commercial

                                                                     40C  TA  +85C for industrial

Param  Symbol     Characteristic/Device    Min Typ Max Units                              Conditions
  No.

       VDD Supply Voltage

D001                        PIC16LCR54A 2.0 -- 6.25 V

D001                        PIC16CR54A 2.5                  -- 6.25  V RC and XT modes
D001A                                            4.5        -- 5.5   V HS mode

D002   VDR RAM Data Retention              -- 1.5* --                V Device in SLEEP mode
                   Voltage(1)

D003   VPOR VDD Start Voltage to ensure -- VSS --                    V See Section 5.1 for details on
                   Power-on Reset                                            Power-on Reset

D004   SVDD       VDD Rise Rate to ensure  0.05* --             -- V/ms See Section 5.1 for details on
        IDD       Power-on Reset                                                    Power-on Reset
                  Supply Current(2)

D005                         PICLCR54A --                   10  20   A Fosc = 32 kHz, VDD = 2.0V
D005A                                             --
                                                            --  70   A Fosc = 32 kHz, VDD = 6.0V
                            PIC16CR54A --
                                                  --                 RC(3) and XT modes:
                                                  --
                                                            2.0 3.6 mA FOSC = 4.0 MHz, VDD = 6.0V
                                                  --
                                                  --        0.8 1.8 mA FOSC = 4.0 MHz, VDD = 3.0V

                                                            90 350 A FOSC = 200 kHz, VDD = 2.5V

                                                                     HS mode:

                                                            4.8 10 mA FOSC = 10 MHz, VDD = 5.5V

                                                            9.0 20 mA FOSC = 20 MHz, VDD = 5.5V

Legend: Rows with standard voltage device data only are shaded for improved readability.

      * These parameters are characterized but not tested.

       Data in "Typ" column is at 5V, 25C, unless otherwise stated. These parameters are for design guidance only,
           and are not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

             a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                  wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                  disabled as specified.

             b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                  mode. The power-down current in SLEEP mode does not depend on the oscillator type.

        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

DS30453D-page 80                           Preliminary                2002 Microchip Technology Inc.
                                                                      PIC16C5X

13.1 DC Characteristics: PIC16CR54A-04, 10, 20, PIC16LCR54A-04 (Commercial)
                                      PIC16CR54A-04I, 10I, 20I, PIC16LCR54A-04I (Industrial)

PIC16LCR54A-04                        Standard Operating Conditions (unless otherwise specified)
PIC16LCR54A-04I
                                      Operating Temperature           0C  TA  +70C for commercial
  (Commercial, Industrial)
                                                                      40C  TA  +85C for industrial
PIC16CR54A-04, 10, 20
PIC16CR54A-04I, 10I, 20I              Standard Operating Conditions (unless otherwise specified)

  (Commercial, Industrial)            Operating Temperature           0C  TA  +70C for commercial

                                                                      40C  TA  +85C for industrial

Param  Symbol  Characteristic/Device  Min Typ Max Units                                   Conditions
  No.

       IPD Power-down Current(2)

D006           PIC16LCR54A-Commercial --                    1.0 6.0   A VDD = 2.5V, WDT disabled
D006A                                                   --  2.0 8.0*  A VDD = 4.0V, WDT disabled
D007                                                    --  3.0 15    A VDD = 6.0V, WDT disabled
D007A                                                   --  5.0 25    A VDD = 6.0V, WDT enabled

                PIC16CR54A-Commercial --                    1.0 6.0   A VDD = 2.5V, WDT disabled
                                                        --  2.0 8.0*  A VDD = 4.0V, WDT disabled
                                                        --  3.0 15    A VDD = 6.0V, WDT disabled
                                                        --  5.0 25    A VDD = 6.0V, WDT enabled

                  PIC16LCR54A-Industrial --                 1.0 8.0   A VDD = 2.5V, WDT disabled
                                                        --  2.0 10*   A VDD = 4.0V, WDT disabled
                                                        --  3.0 20*   A VDD = 4.0V, WDT enabled
                                                        --  3.0 18    A VDD = 6.0V, WDT disabled
                                                        --  5.0 45    A VDD = 6.0V, WDT enabled

                    PIC16CR54A-Industrial --                1.0 8.0   A VDD = 2.5V, WDT disabled
                                                        --  2.0 10*   A VDD = 4.0V, WDT disabled
                                                        --  3.0 20*   A VDD = 4.0V, WDT enabled
                                                        --  3.0 18    A VDD = 6.0V, WDT disabled
                                                        --  5.0 45    A VDD = 6.0V, WDT enabled

Legend: Rows with standard voltage device data only are shaded for improved readability.

* These parameters are characterized but not tested.

Data in "Typ" column is at 5V, 25C, unless otherwise stated. These parameters are for design guidance only,
     and are not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

             a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                  wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                  disabled as specified.

             b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                  mode. The power-down current in SLEEP mode does not depend on the oscillator type.

        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

2002 Microchip Technology Inc.      Preliminary                                         DS30453D-page 81
PIC16C5X

13.2 DC Characteristics:PIC16CR54A-04E, 10E, 20E (Extended)

PIC16CR54A-04E, 10E, 20E                 Standard Operating Conditions (unless otherwise specified)
  (Extended)                             Operating Temperature 40C  TA  +125C for extended

Param  Symbol     Characteristic         Min Typ             Max  Units  Conditions
  No.
                                                             6.0
D001   VDD Supply Voltage                                    5.5
D002                                                          --
                  RC, XT and LP modes    3.25 --              --    V
                  HS mode                4.5 --                     V
                                                              --    V
       VDR RAM Data Retention Voltage(1) -- 1.5*                    V    Device in SLEEP mode
                                                             3.3
D003   VPOR VDD Start Voltage to ensure  -- VSS               10  V/ms   See Section 5.1 for details on
                  Power-on Reset                              20         Power-on Reset
                                                              22
D004   SVDD VDD Rise Rate to ensure Power- 0.05* --           18         See Section 5.1 for details on
D010              on Reset                                               Power-on Reset

D020   IDD Supply Current(2)             -- 1.8                   mA FOSC = 4.0 MHz, VDD = 5.5V
                RC(3) and XT modes                                mA FOSC = 10 MHz, VDD = 5.5V
                                                                  mA FOSC = 16 MHz, VDD = 5.5V
                  HS mode                -- 4.8
                                                                  A VDD = 3.25V, WDT enabled
                  HS mode                -- 9.0                   A VDD = 3.25V, WDT disabled

       IPD Power-down Current(2)         -- 5.0
                                         -- 0.8

       * These parameters are characterized but not tested.

          Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design
             guidance only and is not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                    wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                    disabled as specified.

              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                    mode.The power-down current in SLEEP mode does not depend on the oscillator type.

        3: Does not include current through REXT. The current through the resistor can be estimated by the
             formula: IR = VDD/2REXT (mA) with REXT in k.

DS30453D-page 82                         Preliminary                      2002 Microchip Technology Inc.
                                                                            PIC16C5X

13.3 DC Characteristics: PIC16CR54A-04, 10, 20, PIC16LCR54A-04 (Commercial)
                                      PIC16CR54A-04I, 10I, 20I, PIC16LCR54A-04I (Industrial)

                                         Standard Operating Conditions (unless otherwise specified)

DC CHARACTERISTICS                       Operating Temperature        0C  TA  +70C for commercial

                                                                 40C  TA  +85C for industrial

Param  Symbol         Characteristic     Min   Typ               Max     Units Conditions
  No.

D030   VIL Input Low Voltage
                I/O ports
                MCLR (Schmitt Trigger)   VSS                -- 0.2 VDD   V Pin at hi-impedance
                T0CKI (Schmitt Trigger)
                OSC1 (Schmitt Trigger)   VSS                -- 0.15 VDD  V
                OSC1
                                         VSS                -- 0.15 VDD  V

                                         VSS                -- 0.15 VDD  V RC mode only(3)

                                         VSS                -- 0.15 VDD V XT, HS and LP modes

D040 VIH Input High Voltage

               I/O ports                 2.0                --   VDD     V VDD = 3.0V to 5.5V(4)
                                                                         V Full VDD range(4)
               I/O ports                 0.6 VDD --              VDD
                                                                         V
               MCLR (Schmitt Trigger)    0.85 VDD --             VDD
                                                                         V
               T0CKI (Schmitt Trigger)   0.85 VDD --             VDD     V RC mode only(3)

               OSC1 (Schmitt Trigger)    0.85 VDD --             VDD     V XT, HS and LP modes

               OSC1                      0.85 VDD --             VDD

D050   VHYS Hysteresis of Schmitt        0.15 VDD* --             --     V
D060
               Trigger inputs                                    +1.0            For VDD  5.5V:
                                                                         A VSS  VPIN  VDD,
       IIL Input Leakage Current(1,2)                             --
                                                                 +5.0            pin at hi-impedance
               I/O ports                 1.0               --   +3.0    A VPIN = VSS + 0.25V
                                                                 +3.0    A VPIN = VDD
               MCLR                      5.0               --           A VSS  VPIN  VDD
               MCLR                                                      A VSS  VPIN  VDD,
               T0CKI                     --                 0.5
               OSC1                                                              XT, HS and LP modes
                                         3.0               0.5

                                         3.0               0.5

D080   VOL Output Low Voltage
                I/O ports
                OSC2/CLKOUT              --                 --   0.5     V IOL = 10 mA, VDD = 6.0V
                                                                         V IOL = 1.9 mA, VDD = 6.0V,
                                         --                 --   0.5
                                                                                RC mode only
D090 VOH Output High Voltage(2)
                                                                         V IOH = 4.0 mA, VDD = 6.0V
               I/O ports                 VDD 0.5 --            --      V IOH = 0.8 mA, VDD = 6.0V,

               OSC2/CLKOUT               VDD 0.5 --            --             RC mode only

      * These parameters are characterized but not tested.

       Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
           ance only and is not tested.

Note 1: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified
             levels represent normal operating conditions. Higher leakage current may be measured at different input
             voltage.

        2: Negative current is defined as coming out of the pin.
        3: For the RC mode, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C5X

             be driven with external clock in RC mode.
        4: The user may use the better of the two specifications.

2002 Microchip Technology Inc.         Preliminary                        DS30453D-page 83
PIC16C5X

13.4 DC Characteristics: PIC16CR54A-04E, 10E, 20E (Extended)

DC CHARACTERISTICS                         Standard Operating Conditions (unless otherwise specified)
                                           Operating Temperature 40C  TA  +125C for extended

Param  Symbol            Characteristic    Min      Typ Max              Units  Conditions
  No.

D030   VIL Input Low Voltage
                I/O ports
                MCLR (Schmitt Trigger)     Vss              -- 0.15 VDD V Pin at hi-impedance
                T0CKI (Schmitt Trigger)
                OSC1 (Schmitt Trigger)     Vss              -- 0.15 VDD V
                OSC1
                                           Vss              -- 0.15 VDD V

                                           Vss              -- 0.15 VDD  V RC mode only(3)

                                           Vss              -- 0.3 VDD   V XT, HS and LP modes

D040 VIH Input High Voltage

                  I/O ports                0.45 VDD --           VDD     V For all VDD(4)
                                                                         V 4.0V < VDD  5.5V(4)
                  I/O ports                2.0              --   VDD     V VDD > 5.5V

                  I/O ports                0.36 VDD --           VDD     V

                  MCLR (Schmitt Trigger)   0.85 VDD --           VDD     V
                                                                         V RC mode only(3)
                  T0CKI (Schmitt Trigger)  0.85 VDD --           VDD
                                                                         V XT, HS and LP modes
                  OSC1 (Schmitt Trigger)   0.85 VDD --           VDD

                  OSC1                     0.7 VDD          --   VDD

D050   VHYS Hysteresis of Schmitt          0.15 VDD* --           --     V
D060             Trigger inputs
                                                                 +1.0            For VDD  5.5V:
       IIL Input Leakage Current(1,2)                                    A VSS  VPIN  VDD,
                                                                  --
                  I/O ports                1.0             0.5  +5.0            pin at hi-impedance
                                                                 +3.0    A VPIN = VSS + 0.25V
                  MCLR                     5.0             --   +3.0    A VPIN = VDD
                  MCLR                                                   A VSS  VPIN  VDD
                  T0CKI                    --               0.5          A VSS  VPIN  VDD,
                  OSC1
                                           3.0             0.5                  XT, HS and LP modes

                                           3.0             0.5

D080   VOL Output Low Voltage
                I/O ports
                OSC2/CLKOUT                --               --   0.6     V IOL = 8.7 mA, VDD = 4.5V
                                                                         V IOL = 1.6 mA, VDD = 4.5V,
                                           --               --   0.6
                                                                                RC mode only
D090 VOH Output High Voltage(2)
                                                                         V IOH = 5.4 mA, VDD = 4.5V
                  I/O ports                VDD 0.7 --          --      V IOH = 1.0 mA, VDD = 4.5V,

                  OSC2/CLKOUT              VDD 0.7 --          --             RC mode only

      * These parameters are characterized but not tested.

       Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
           ance only and is not tested.

Note 1: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified
             levels represent normal operating conditions. Higher leakage current may be measured at different input
             voltage.

        2: Negative current is defined as coming out of the pin.
        3: For the RC mode, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C5X

             be driven with external clock in RC mode.
        4: The user may use the better of the two specifications.

DS30453D-page 84                           Preliminary                      2002 Microchip Technology Inc.
                                                                                   PIC16C5X

13.5 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created with one of the following formats:

1. TppS2ppS                                 T Time
2. TppS
T                                           mc MCLR
                                            osc oscillator
  F Frequency                               os OSC1
Lowercase letters (pp) and their meanings:  t0 T0CKI
pp                                          wdt watchdog timer

  2 to                                      P Period
  ck CLKOUT                                 R Rise
  cy cycle time                             V Valid
  drt device reset timer                    Z Hi-impedance
io I/O port
Uppercase letters and their meanings:
S
  F Fall
  H High
  I Invalid (Hi-impedance)
L Low

FIGURE 13-1:  LOAD CONDITIONS FOR DEVICE TIMING SPECIFICATIONS - PIC16CR54A

              Pin                           CL = 50 pF for all pins and OSC2 for RC modes

                                  CL        0 -15 pF for OSC2 in XT, HS or LP modes when

                                                         external clock is used to drive OSC1

                                  VSS

2002 Microchip Technology Inc.            Preliminary                            DS30453D-page 85
PIC16C5X

13.6 Timing Diagrams and Specifications

FIGURE 13-2:      EXTERNAL CLOCK TIMING - PIC16CR54A

                         Q4  Q1                       Q2           Q3     Q4                Q1
OSC1
                             1                               3         3  4              4
CLKOUT
                                                          2

TABLE 13-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16CR54A

                             Standard Operating Conditions (unless otherwise specified)

AC Characteristics           Operating Temperature        0C  TA  +70C for commercial

                                                      40C  TA  +85C for industrial

                                                      40C  TA  +125C for extended

Param  Symbol                Characteristic               Min Typ Max Units                 Conditions
  No.

              FOSC External CLKIN Frequency(1) DC                  --     4.0 MHz XT OSC mode

                                                          DC --           4.0 MHz HS OSC mode (04)

                                                          DC --           10 MHz HS OSC mode (10)

                                                          DC --           20 MHz HS OSC mode (20)

                             Oscillator Frequency(1)      DC --           200 kHz LP OSC mode
                                                          DC --           4.0 MHz RC OSC mode

                                                          0.1 --          4.0 MHz XT OSC mode

                                                          4.0 --          4.0 MHz HS OSC mode (04)

                                                          4.0 --          10 MHz HS OSC mode (10)

                                                          4.0 --          20 MHz HS OSC mode (20)

                                                          5.0 --          200 kHz LP OSC mode

* These parameters are characterized but not tested.

Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
     ance only and is not tested.

Note 1: All specified values are based on characterization data for that particular oscillator type under standard
             operating conditions with the device executing code. Exceeding these specified limits may result in an
             unstable oscillator operation and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.

        2: Instruction cycle period (TCY) equals four times the input oscillator time base period.

DS30453D-page 86                                      Preliminary             2002 Microchip Technology Inc.
                                                                                   PIC16C5X

TABLE 13-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16CR54A

                    Standard Operating Conditions (unless otherwise specified)

AC Characteristics  Operating Temperature         0C  TA  +70C for commercial

                                                  40C  TA  +85C for industrial

                                                  40C  TA  +125C for extended

Param  Symbol                     Characteristic  Min Typ Max Units                Conditions
  No.
       TOSC External CLKIN Period(1)              250 --           -- ns XT OSC mode
   1                                              250 --           -- ns HS OSC mode (04)

                                                  100 --           -- ns HS OSC mode (10)

                                                  50 --            -- ns HS OSC mode (20)

                                                  5.0 --           -- s LP OSC mode

                    Oscillator Period(1)          250 --           -- ns RC OSC mode

                                                  250 -- 10,000 ns XT OSC mode

                                                  250 --           250 ns HS OSC mode (04)

                                                  100 --           250 ns HS OSC mode (10)

                                                  50           --  250 ns HS OSC mode (20)

                                                  5.0 --           200 s LP OSC mode

2      Tcy Instruction Cycle Time(2)              -- 4/FOSC -- --

3      TosL, TosH Clock in (OSC1) Low or High 50* --               -- ns XT oscillator

                    Time                          20* --           -- ns HS oscillator

                                                  2.0* --          -- s LP oscillator

4      TosR, TosF Clock in (OSC1) Rise or Fall --              --  25* ns XT oscillator

                    Time                          --           --  25* ns HS oscillator

                                                  --           --  50* ns LP oscillator

* These parameters are characterized but not tested.

Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
     ance only and is not tested.

Note 1: All specified values are based on characterization data for that particular oscillator type under standard
             operating conditions with the device executing code. Exceeding these specified limits may result in an
             unstable oscillator operation and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.

        2: Instruction cycle period (TCY) equals four times the input oscillator time base period.

2002 Microchip Technology Inc.                  Preliminary                      DS30453D-page 87
PIC16C5X

FIGURE 13-3:        CLKOUT AND I/O TIMING - PIC16CR54A
        OSC1
                    Q4                Q1                             Q2                                   Q3

                             10                                                                11

CLKOUT                                                                                          12
                                                                                                         16
I/O Pin                      13                                      19 18
(input)                           14                                                       15           New Value

                               17

I/O Pin          Old Value
(output)

                                                             20, 21

Note: Please refer to Figure 13.1 for load conditions.

TABLE 13-2: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16CR54A

                             Standard Operating Conditions (unless otherwise specified)

AC Characteristics           Operating Temperature                   0C  TA  +70C for commercial

                                                                     40C  TA  +85C for industrial

                                                                     40C  TA  +125C for extended

Param             Symbol     Characteristic                          Min                       Typ    Max          Units
  No.
  10          TosH2ckL       OSC1 to CLKOUT(1)                           --                    15     30**           ns
   11         TosH2ckH       OSC1 to CLKOUT(1)                                                        30**           ns
  12          TckR           CLKOUT rise time(1)                         --                    15     15**           ns
  13          TckF           CLKOUT fall time(1)                                                      15**           ns
  14          TckL2ioV       CLKOUT to Port out valid(1)                 --                    5.0    40**           ns
  15          TioV2ckH       Port in valid before CLKOUT(1)                                            --            ns
  16          TckH2ioI       Port in hold after CLKOUT(1)                --                    5.0     --            ns
  17          TosH2ioV       OSC1 (Q1 cycle) to Port out valid(2)                                     100*           ns
  18          TosH2ioI                                                   --                    --      --            ns
                             OSC1 (Q2 cycle) to Port input invalid
  19          TioV2osH       (I/O in hold time)                      0.25 TCY+30* --                   --            ns

                             Port input valid to OSC1                    0*                    --
                             (I/O in setup time)
                                                                         --                    --

                                                                     TBD                       --

                                                                     TBD                       --

20            TioR           Port output rise time(2)                    --                    10     25**         ns

21            TioF           Port output fall time(2)                    --                    10     25**         ns

        * These parameters are characterized but not tested.
      ** These parameters are design targets and are not tested. No characterization data available at this time.

        Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
             ance only and is not tested.

Note 1: Measurements are taken in RC Mode where CLKOUT output is 4 x TOSC.
        2: Please refer to Figure 13.1 for load conditions.

DS30453D-page 88                      Preliminary                                              2002 Microchip Technology Inc.
                                                                                            PIC16C5X

FIGURE 13-4:        RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER TIMING - PIC16CR54A

    VDD

    MCLR                                             30                                          32
                                                                          32
   Internal                                                                   31
      POR                                                                                34
                                 32

       DRT
  Time-out

   Internal
   RESET

Watchdog
     Timer

   RESET

                                                                     34

I/O pin
(Note 1)

  Note 1: Please refer to Figure 13.1 for load conditions.

TABLE 13-3: RESET, WATCHDOG TIMER, AND DEVICE RESET TIMER - PIC16CR54A

                    Standard Operating Conditions (unless otherwise specified)

AC Characteristics  Operating Temperature            0C  TA  +70C for commercial

                                                     40C  TA  +85C for industrial

                                                     40C  TA  +125C for extended

Param                                Characteristic                      Min Typ Max Units           Conditions
  No. Symbol

30       TmcL MCLR Pulse Width (low)                                     1.0* -- -- s VDD = 5.0V

31       Twdt Watchdog Timer Time-out Period 7.0* 18* 40* ms VDD = 5.0V (Comm)

                    (No Prescaler)

32       TDRT Device Reset Timer Period                                  7.0* 18* 30* ms VDD = 5.0V (Comm)

34       TioZ I/O Hi-impedance from MCLR Low -- -- 1.0* s

    * These parameters are characterized but not tested.

     Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
        guidance only and are not tested.

2002 Microchip Technology Inc.                     Preliminary                                     DS30453D-page 89
PIC16C5X

FIGURE 13-5:      TIMER0 CLOCK TIMINGS - PIC16CR54A

              T0CKI

                                           40                                          41

                                                                                42
       Note: Please refer to Figure 13.1 for load conditions.

TABLE 13-4: TIMER0 CLOCK REQUIREMENTS - PIC16CR54A

                           Standard Operating Conditions (unless otherwise specified)

       AC Characteristics  Operating Temperature                                       0C  TA  +70C for commercial
                                                                                    40C  TA  +85C for industrial

                                                                                    40C  TA  +125C for extended

Param  Symbol              Characteristic                    Min                       Typ Max Units                Conditions
  No.

40 Tt0H T0CKI High Pulse Width
                                                 - No Prescaler 0.5 TCY + 20* -- -- ns

                           - With Prescaler                  10*                           -- -- ns

41     Tt0L T0CKI Low Pulse Width

                           - No Prescaler 0.5 TCY + 20* -- -- ns

                           - With Prescaler                  10*                           -- -- ns

42 Tt0P T0CKI Period                           20 or TCY + 40* -- -- ns Whichever is greater.

                                                                                    N                 N = Prescale Value

                                                                                                                    (1, 2, 4,..., 256)

       * These parameters are characterized but not tested.

        Data in the Typical ("Typ") column is at 5.0V, 25C unless otherwise stated. These parameters are for design
           guidance only and are not tested.

DS30453D-page 90                           Preliminary                                     2002 Microchip Technology Inc.
                                                                         PIC16C5X

14.0 DEVICE CHARACTERIZATION - PIC16C54/55/56/57/CR54A

The graphs and tables provided following this note are a statistical summary based on a limited number of samples and
are provided for informational purposes only. The performance characteristics listed herein are not tested or guaran-
teed. In some graphs or tables, the data presented may be outside the specified operating range (e.g., outside specified
power supply range) and therefore outside the warranted range.

"Typical" represents the mean of the distribution at 25C. "Maximum" or "minimum" represents (mean + 3) or (mean
3) respectively, where  is a standard deviation, over the whole temperature range.

FIGURE 14-1:                   TYPICAL RC OSCILLATOR FREQUENCY vs. TEMPERATURE

             FOSC                                                      Frequency normalized to +25C
        FOSC (25C)
                                                                                               REXT  10 k
                      1.10                                                                     CEXT = 100 pF

                      1.08
                      1.06
                      1.04
                      1.02
                      1.00

0.98                                                                     VDD = 5.5V
0.96
0.94

                                                         VDD = 3.5V

0.92

0.90

0.88

                            0     10           20 25 30     40       50                                       60         70

                                               T(C)

TABLE 14-1: RC OSCILLATOR FREQUENCIES

CEXT                                  REXT                                 Average
                                                                     FOSC @ 5 V, 25C

20 pF                                 3.3K                   5 MHz                                                 27%
100 pF                                 5K                   3.8 MHz                                                21%
300 pF                                10K                   2.2 MHz                                                21%
                                      100K                  262 kHz                                                31%
                                      3.3K                  1.6 MHz                                                13%
                                       5K                   1.2 MHz                                                13%
                                      10K                   684 kHz                                                18%
                                      100K                  71 kHz                                                 25%
                                      3.3K                  660 kHz                                                10%
                                      5.0K                  484 kHz                                                14%
                                      10K                   267 kHz                                                15%
                                      100K                  29 kHz                                                 19%

The frequencies are measured on DIP packages.

The percentage variation indicated here is part-to-part variation due to normal process distribution. The variation
indicated is 3 standard deviations from the average value for VDD = 5V.

2002 Microchip Technology Inc.               Preliminary                                                        DS30453D-page 91
PIC16C5X

FIGURE 14-2:      TYPICAL RC OSC                                          FIGURE 14-3:                             TYPICAL RC OSC
                  FREQUENCY vs. VDD,                                                                               FREQUENCY vs. VDD,
                  CEXT = 20 PF                                                                                     CEXT = 100 PF

              Typical: statistical mean @ 25C                                                                             Typical: statistical mean @ 25C
              Maximum: mean + 3s (-40C to 125C)                                                                          Maximum: mean + 3s (-40C to 125C)
              Minimum: mean 3s (-40C to 125C)                                                                          Minimum: mean 3s (-40C to 125C)

5.5                                                                                                           1.8

                                                    R = 3.3K                                                                                                     R = 3.3K
5.0                                                                                                           1.6

4.5                                                                                                           1.4

4.0               R = 5K                                                                                           R = 5K

                                                                                                              1.2

Fosc (MHz)3.5                                                                                                 1.0
                                                                                                  Fosc (MHz)
3.0                                                                                                           0.8
                                                    R = 10K                                                                                                       R = 10K

2.5                                                                                                           0.6

2.0                                                                                                                     Measured on DIP Packages, T = 25C
       Measured on DIP Packages, T = 25C                                                                     0.4

1.5                                                                                                           0.2
                                                                                                                                                                 R = 100K
1.0
                                                   R = 100K                                                   0.0
                                                                                                                3.0 3.5 4.0 4.5 5.0 5.5 6.0
0.5                                                                                                                                       VDD (Volts)

0.0
  3.0 3.5 4.0 4.5 5.0 5.5 6.0
                        VDD (Volts)

DS30453D-page 92                                             Preliminary                                           2002 Microchip Technology Inc.
                                                                                                                   PIC16C5X

FIGURE 14-4:  TYPICAL RC OSC                                 FIGURE 14-5:                                          TYPICAL IPD vs. VDD,
              FREQUENCY vs. VDD,                                                                                   WATCHDOG DISABLED
              CEXT = 300 PF

                 Typical: statistical mean @ 25C                                                                 Typical: statistical mean @ 25C
                 Maximum: mean + 3s (-40C to 125C)                                                              Maximum: mean + 3s (-40C to 125C)
                 Minimum: mean 3s (-40C to 125C)                                                              Minimum: mean 3s (-40C to 125C)

800                                                                                                           2.5

700                               R = 3.3K                                                                    2.0

600                                                                                                                                 T = 25C
                                                                                                              1.5

500                               R = 5K
Fosc (kHz)
                                                                                                    IPD (A)  1.0

400

300                               R = 10K                                                                     0.5

200                                                                                                           0.0
          Measured on DIP Packages, T = 25C                                                                      2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0

100                                                                                                                                   VDD (Volts)
                                                   R = 100K

   0
   3.0 3.5 4.0 4.5 5.0 5.5 6.0

                           VDD (Volts)

2002 Microchip Technology Inc.                      Preliminary                                                                             DS30453D-page 93
PIC16C5X

FIGURE 14-6:      MAXIMUM IPD vs. VDD,               FIGURE 14-8:                                             MAXIMUM IPD vs. VDD,
                  WATCHDOG DISABLED                                                                           WATCHDOG ENABLED

                Typical: statistical mean @ 25C                                                              Typical: statistical mean @ 25C
                Maximum: mean + 3s (-40C to 125C)                                                           Maximum: mean + 3s (-40C to 125C)
                Minimum: mean 3s (-40C to 125C)                                                           Minimum: mean 3s (-40C to 125C)

100                                                                                                       60

                                                                                                          50

                +125C                                                                                    40
          +85C                                                                                                                                           55C
10
                                                                                                                                                                      +85C
                    +70C                                                                                 30
             0C

          40C
           55C
1
Ipd (A)                                                                                                                       +125C                            +70C
                                                                                                IPD (A)                                      40C

                                                                                                          20

                                                                                                                                                        0C
                                                                                                          10

0                                                          0
2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0                    2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0

                             VDD (Volts)                                           VDD (Volts)

FIGURE 14-7:      TYPICAL IPD vs. VDD,               IPD, with WDT enabled, has two components:
                  WATCHDOG ENABLED                   The leakage current, which increases with higher temper-
                                                     ature, and the operating current of the WDT logic, which
              Typical: statistical mean @ 25C       increases with lower temperature. At 40C, the latter
              Maximum: mean + 3s (-40C to 125C)    dominates explaining the apparently anomalous behav-
              Minimum: mean 3s (-40C to 125C)    ior.

          20

          18

          16

          14
                                      T = 25C

          12

IPD (A)  10
           8

          6
          4

          2

          0
          2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0

                               VDD (Volts)

DS30453D-page 94                                     Preliminary                                              2002 Microchip Technology Inc.
                                                                                                                                                 PIC16C5X

FIGURE 14-9:                                   VTH (INPUT THRESHOLD VOLTAGE) OF I/O PINS vs. VDD

                  VTH (Volts)       2.00                                                         Typical: statistical mean @ 25C
                                    1.80                                                         Maximum: mean + 3s (-40C to 125C)
                                    1.60                                                         Minimum: mean 3s (-40C to 125C)
                                    1.40
                                    1.20                                     Max (40C to +85C)
                                    1.00                                              Typ (+25C)
                                    0.80
                                                                               Min (40C to +85C)

                                    0.60  2.5       3.0       3.5       4.0                4.5       5.0                                         5.5       6.0

                                                                             VDD (Volts)

FIGURE 14-10: VIH, VIL OF MCLR, T0CKI AND OSC1 (RC MODE) vs. VDD

                                                                                           Typical: statistical mean @ 25C
                                                                                           Maximum: mean + 3s (-40C to 125C)
                                                                                           Minimum: mean 3s (-40C to 125C)

                               4.5

VIH, VIL (Volts)               4.0                                                         VIVHIHmVmaIxHin(t(y4p40+0C2C5totCo++8855CC) )
                               3.5
                               3.0
                               2.5

                               2.0

                               1.5                                                              VIL max (40C to +85C)
                                                                                                      VIH typ +25C
                               1.0
                               0.5                                                              VIL min (40C to +85C)

                               0.0

                                    2.5        3.0       3.5       4.0       4.5                5.0       5.5                                         6.0

                                                                        VDD (Volts)

                               Note: These input pins have Schmitt Trigger input buffers.

2002 Microchip Technology Inc.                                   Preliminary                                                                        DS30453D-page 95
PIC16C5X

FIGURE 14-11:                      VTH (INPUT THRESHOLD VOLTAGE) OF OSC1 INPUT
                                   (XT, HS, AND LP MODES) vs. VDD

                                                                Typical: statistical mean @ 25C
                                                                Maximum: mean + 3s (-40C to 125C)
                                                                Minimum: mean 3s (-40C to 125C)

             3.4

             3.2

             3.0

             2.8                                   Max  (40C to +85C)
             2.6                                         Typ (+25C)
VTH (Volts)  2.4

             2.2                                                Min (40C to +85C)

             2.0
             1.8

             1.6

             1.4
             1.4
             1.2

             1.0

                  2.5              3.0  3.5   4.0       4.5                  5.0       5.5           6.0

                                                   VDD (Volts)

FIGURE 14-12:                      TYPICAL IDD VS. FREQUENCY (EXTERNAL CLOCK, 25C)

                10                                                                                                           Typical: statistical mean @ 25C
                                                                                                                             Maximum: mean + 3s (-40C to 125C)
                                                                                                                             Minimum: mean 3s (-40C to 125C)

             1.0

IDD (mA)

             0.1    7.0

                    6.5
                    6.0
                    5.5
                    5.0

                    4.5

                    4.0

                    3.5

                    3.0

                              2.5

             0.01

             10K                        100K       1M                             10M                                                                             100M

                                              External Clock Frequency (Hz)

DS30453D-page 96                              Preliminary                              2002 Microchip Technology Inc.
                                                                              PIC16C5X

FIGURE 14-13:                       MAXIMUM IDD VS. FREQUENCY (EXTERNAL CLOCK, 40C TO +85C)

                    10                                                                                                            Typical: statistical mean @ 25C
                                                                                                                                  Maximum: mean + 3s (-40C to 125C)
                                                                                                                                  Minimum: mean 3s (-40C to 125C)

                    1.0

          IDD (mA)             7.0

                               6.5

                    0.1        6.0
                               5.5
                               5.0

                               4.5

                               4.0

                               3.5

                               3.0
                               2.5

                    0.01            100K  1M                             10M                                                                                           100M
                          10K

                                          External Clock Frequency (Hz)

FIGURE 14-14:                       MAXIMUM IDD vs. FREQUENCY (EXTERNAL CLOCK 55C TO +125C)

                  10                                                                                                            Typical: statistical mean @ 25C
                                                                                                                                Maximum: mean + 3s (-40C to 125C)
                                                                                                                                Minimum: mean 3s (-40C to 125C)

                    1.0

IDD (mA)                       7.0

                               6.5

                               6.0

                               5.5
                               5.0
                    0.1        4.5

                               4.0

                               3.5

                               3.0

                               2.5

                    0.01            100K  1M                             10M                 100M
                          10K                                                 DS30453D-page 97

                                          External Clock Frequency (Hz)

2002 Microchip Technology Inc.          Preliminary
PIC16C5X

FIGURE 14-15:     WDT TIMER TIME-OUT                                     FIGURE 14-16:                        TRANSCONDUCTANCE
                  PERIOD vs. VDD(1)                                                                           (gm) OF HS OSCILLATOR
                                                                                                              vs. VDD

        Typical: statistical mean @ 25C                                                                             Typical: statistical mean @ 25C
        Maximum: mean + 3s (-40C to 125C)                                                                          Maximum: mean + 3s (-40C to 125C)
        Minimum: mean 3s (-40C to 125C)                                                                          Minimum: mean 3s (-40C to 125C)

50                                                                                                      9000

45

40                                                                                                      8000  Max 40C
                                                                                                        7000

        35WDT period (ms)                                                                               6000  Typ +25C
                                                                                             gm (A/V)  5000
        30                                                                                              4000

                                                             Max +85C                                  3000  Min +85C
                                                                                                        2000
        25
                                                                                                        100
                                                             Max +70C
                                                                                                        0
        20                                                                                               2.0 3.0 4.0 5.0 6.0 7.0

                                                              Typ +25C                                                          VDD (Volts)

        15

                                                               MIn 0C

        10

                                                              MIn 40C

         5
           2.0 3.0 4.0 5.0 6.0 7.0

                                   VDD (Volts)
Note 1: Prescaler set to 1:1.

DS30453D-page 98                             Preliminary                                                       2002 Microchip Technology Inc.
                                                                                                                 PIC16C5X

FIGURE 14-17:  TRANSCONDUCTANCE              FIGURE 14-18:                                                       TRANSCONDUCTANCE
               (gm) OF LP OSCILLATOR                                                                             (gm) OF XT OSCILLATOR
               vs. VDD                                                                                           vs. VDD

        Typical: statistical mean @ 25C                                                                               Typical: statistical mean @ 25C
        Maximum: mean + 3s (-40C to 125C)                                                                            Maximum: mean + 3s (-40C to 125C)
        Minimum: mean 3s (-40C to 125C)                                                                            Minimum: mean 3s (-40C to 125C)

45                                                                                                         2500

40                                                                                                               Max 40C

                           Max 40C                                                                       2000

35

30                                                                                                         1500
                                                                                                           1000
25
                                                                                                            500
                              Typ +25C

20
gm (A/V)                                                                                                        Typ +25C
                                                                                                gm (A/V)        Min +85C

15

10

                             Min +85C

5

0                                                                                                          0
2.0 3.0 4.0 5.0 6.0 7.0                                                                                    2.0 3.0 4.0 5.0 6.0 7.0
                                                                                                                                   VDD (Volts)
                         VDD (Volts)

2002 Microchip Technology Inc.             Preliminary                                                         DS30453D-page 99
PIC16C5X

FIGURE 14-19:      PORTA, B AND C IOH vs.            FIGURE 14-20:                                              PORTA, B AND C IOH vs.
                   VOH, VDD = 3 V                                                                               VOH, VDD = 5 V

       Typical: statistical mean @ 25C                                                                         Typical: statistical mean @ 25C
       Maximum: mean + 3s (-40C to 125C)                                                                      Maximum: mean + 3s (-40C to 125C)
       Minimum: mean 3s (-40C to 125C)                                                                      Minimum: mean 3s (-40C to 125C)

0                                                                                                            0

5                                                                                                                            Min +85C
            Min +85C                                                                                        10

10
                     Typ +25C

15
                                          Max 40C

20
IOH (mA)                                                                                                     20
                                                                                                   IOH (mA)             Typ +25C

25     0.5 1.0 1.5 2.0 2.5 3.0                                                                              30
     0              VOH (Volts)                                                                                                          Max 40C

                                                                                                             40
                                                                                                                  1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
                                                                                                                                        VOH (Volts)

DS30453D-page 100                                    Preliminary                                                 2002 Microchip Technology Inc.
                                                                                                            PIC16C5X

FIGURE 14-21:  PORTA, B AND C IOL vs.                            FIGURE 14-22:                              PORTA, B AND C IOL vs.
               VOL, VDD = 3 V                                                                               VOL, VDD = 5 V

    Typical: statistical mean @ 25C                                                                            Typical: statistical mean @ 25C
    Maximum: mean + 3s (-40C to 125C)                                                                         Maximum: mean + 3s (-40C to 125C)
    Minimum: mean 3s (-40C to 125C)                                                                         Minimum: mean 3s (-40C to 125C)

45                                                                                                      90

40                                Max 40C                                                             80  Max 40C

35                                                                                                      70

30                                                                                                      60

25                                                                                                                                                            Typ +25C
                                                     Typ +25C                                          50

20
IOL (mA)                                                                                                40
                                                                                              IOL (mA)                                                        Min +85C

15                                                                                                      30

                                                      Min +85C                                         20
10

5                                                                                                       10

0                                                                                                        0
0.0 0.5 1.0 1.5 2.0 2.5 3.0                                                                               0.0 0.5 1.0 1.5 2.0 2.5 3.0
                                                                                                                                   VOL (Volts)
                        VOL (Volts)

2002 Microchip Technology Inc.                                 Preliminary                                DS30453D-page 101
PIC16C5X

TABLE 14-2: INPUT CAPACITANCE FOR
                     PIC16C54/56

                      Typical Capacitance (pF)

Pin

                      18L PDIP   18L SOIC

RA port               5.0        4.3

RB port               5.0        4.3

MCLR                  17.0       17.0

OSC1                  4.0        3.5

OSC2/CLKOUT           4.3        3.5

T0CKI                 3.2        2.8

All capacitance values are typical at 25C. A part-to-part
variation of 25% (three standard deviations) should be
taken into account.

TABLE 14-3:           INPUT CAPACITANCE FOR
                      PIC16C55/57
                 Pin
                                     Typical Capacitance (pF)

                      28L PDIP   28L SOIC
                      (600 mil)

RA port               5.2        4.8

RB port               5.6        4.7

RC port               5.0        4.1

MCLR                  17.0       17.0

OSC1                  6.6        3.5

OSC2/CLKOUT           4.6        3.5

T0CKI                 4.5        3.5

All capacitance values are typical at 25C. A part-to-part
variation of 25% (three standard deviations) should be
taken into account.

DS30453D-page 102                      Preliminary             2002 Microchip Technology Inc.
                                                  PIC16C5X

15.0 ELECTRICAL CHARACTERISTICS - PIC16C54A

Absolute Maximum Ratings()
Ambient temperature under bias...................................................................................................... 55C to +125C
Storage temperature ....................................................................................................................... 65C to +150C
Voltage on VDD with respect to VSS ............................................................................................................ 0 to +7.5V
Voltage on MCLR with respect to VSS.......................................................................................................... 0 to +14V
Voltage on all other pins with respect to VSS ............................................................................0.6V to (VDD + 0.6V)
Total power dissipation(1) ............................................................................................................................... 800 mW
Max. current out of VSS pin ............................................................................................................................. 150 mA
Max. current into VDD pin ................................................................................................................................ 100 mA
Max. current into an input pin (T0CKI only) .............................................................................................................. 500 A
Input clamp current, IIK (VI < 0 or VI > VDD)..............................................................................................................20 mA
Output clamp current, IOK (VO < 0 or VO > VDD) ........................................................................................................20 mA
Max. output current sunk by any I/O pin ........................................................................................................... 25 mA
Max. output current sourced by any I/O pin ...................................................................................................... 20 mA
Max. output current sourced by a single I/O port (PORTA or B) ....................................................................... 50 mA
Max. output current sunk by a single I/O port (PORTA or B) ............................................................................ 50 mA

   Note 1: Power dissipation is calculated as follows: Pdis = VDD x {IDD -  IOH} +  {(VDD-VOH) x IOH} + (VOL x IOL)
   NOTICE: Stresses above those listed under "Maximum Ratings" may cause permanent damage to the device.
  This is a stress rating only and functional operation of the device at those or any other conditions above those indi-
  cated in the operation listings of this specification is not implied. Exposure to maximum rating conditions for
  extended periods may affect device reliability.

2002 Microchip Technology Inc.  Preliminary  DS30453D-page 103
PIC16C5X

15.1 DC Characteristics: PIC16C54A-04, 10, 20 (Commercial)
                                      PIC16C54A-04I, 10I, 20I (Industrial)
                                      PIC16LC54A-04 (Commercial)
                                      PIC16LC54A-04I (Industrial)

PIC16LC54A-04                             Standard Operating Conditions (unless otherwise specified)
PIC16LC54A-04I                            Operating Temperature 0C  TA  +70C for commercial

(Commercial, Industrial)                                                   40C  TA  +85C for industrial

PIC16C54A-04, 10, 20                      Standard Operating Conditions (unless otherwise specified)
PIC16C54A-04I, 10I, 20I                   Operating Temperature 0C  TA  +70C for commercial

(Commercial, Industrial)                                                   40C  TA  +85C for industrial

Param  Symbol      Characteristic/Device  Min Typ Max Units                 Conditions
  No.

       VDD Supply Voltage

D001                       PIC16LC54A 3.0            -- 6.25 V XT and RC modes
                                                2.5  -- 6.25 V LP mode

D001A                      PIC16C54A 3.0             -- 6.25 V RC, XT and LP modes
                                              4.5    -- 5.5 V HS mode

D002   VDR RAM Data Retention             -- 1.5* -- V Device in SLEEP mode
                 Voltage(1)

D003   VPOR VDD Start Voltage to          -- Vss -- V See Section 5.1 for details on
                  ensure Power-on Reset                                       Power-on Reset

D004   SVDD VDD Rise Rate to ensure       0.05* --          -- V/ms See Section 5.1 for details on
                  Power-on Reset                                            Power-on Reset

       IDD Supply Current(2)

D005                       PIC16LC5X --              0.5 2.5 mA FOSC = 4.0 MHz, VDD = 5.5V,
                                               --                              RC(3) and XT modes
                                               --
                                                     11 27 A FOSC = 32 kHz, VDD = 2.5V,
                                                                               WDT disabled, LP mode, Commercial

                                                     11 35 A FOSC = 32 kHz, VDD = 2.5V,
                                                                               WDT disabled, LP mode, Industrial

D005A                      PIC16C5X --               1.8 2.4 mA FOSC = 4.0 MHz, VDD = 5.5V,
                                                                               RC(3) and XT modes
                                             --
                                             --      2.4 8.0 mA FOSC = 10 MHz, VDD = 5.5V, HS mode
                                             --
                                                     4.5 16 mA FOSC = 20 MHz, VDD = 5.5V, HS mode
                                             --      14 29 A FOSC = 32 kHz, VDD = 3.0V,

                                                                               WDT disabled, LP mode, Commercial
                                                     17 37 A FOSC = 32 kHz, VDD = 3.0V,

                                                                               WDT disabled, LP mode, Industrial

Legend: Rows with standard voltage device data only are shaded for improved readability.

      * These parameters are characterized but not tested.

       Data in "Typ" column is based on characterization results at 25C. This data is for design guidance only and
            is not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.
              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                    wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                    disabled as specified.
              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                    mode. The power-down current in SLEEP mode does not depend on the oscillator type.
        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

DS30453D-page 104                         Preliminary                        2002 Microchip Technology Inc.
                                                                            PIC16C5X

15.1 DC Characteristics: PIC16C54A-04, 10, 20 (Commercial)
                                      PIC16C54A-04I, 10I, 20I (Industrial)
                                      PIC16LC54A-04 (Commercial)
                                      PIC16LC54A-04I (Industrial)

PIC16LC54A-04                         Standard Operating Conditions (unless otherwise specified)
PIC16LC54A-04I                        Operating Temperature 0C  TA  +70C for commercial

(Commercial, Industrial)                                               40C  TA  +85C for industrial

PIC16C54A-04, 10, 20                  Standard Operating Conditions (unless otherwise specified)
PIC16C54A-04I, 10I, 20I               Operating Temperature 0C  TA  +70C for commercial

(Commercial, Industrial)                                               40C  TA  +85C for industrial

Param  Symbol  Characteristic/Device  Min Typ Max Units                     Conditions
  No.

       IPD Power-down Current(2)

D006                              PIC16LC5X --            2.5 12    A VDD = 2.5V, WDT enabled, Commercial
                                                      --  0.25 4.0  A VDD = 2.5V, WDT disabled, Commercial
                                                      --  2.5 14    A VDD = 2.5V, WDT enabled, Industrial
                                                      --  0.25 5.0  A VDD = 2.5V, WDT disabled, Industrial

D006A                             PIC16C5X --             4.0 12    A VDD = 3.0V, WDT enabled, Commercial
                                                    --    0.25 4.0  A VDD = 3.0V, WDT disabled, Commercial
                                                    --    5.0 14    A VDD = 3.0V, WDT enabled, Industrial
                                                    --    0.3 5.0   A VDD = 3.0V, WDT disabled, Industrial

Legend: Rows with standard voltage device data only are shaded for improved readability.

      * These parameters are characterized but not tested.

       Data in "Typ" column is based on characterization results at 25C. This data is for design guidance only and
            is not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

       a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
            wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
            disabled as specified.

       b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
            mode. The power-down current in SLEEP mode does not depend on the oscillator type.

      3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
          IR = VDD/2REXT (mA) with REXT in k.

2002 Microchip Technology Inc.      Preliminary                                         DS30453D-page 105
PIC16C5X

15.2 DC Characteristics: PIC16C54A-04E, 10E, 20E (Extended)
                                            PIC16LC54A-04E (Extended)

PIC16LC54A-04E                              Standard Operating Conditions (unless otherwise specified)
(Extended)                                 Operating Temperature 40C  TA  +125C for extended

PIC16C54A-04E, 10E, 20E                     Standard Operating Conditions (unless otherwise specified)
(Extended)                                 Operating Temperature 40C  TA  +125C for extended

Param  Symbol            Characteristic     Min Typ Max Units                             Conditions
  No.

       VDD Supply Voltage

D001                       PIC16LC54A 3.0                             -- 6.25 V XT and RC modes
                                                2.5                   -- 6.25 V LP mode

D001A                                        PIC16C54A 3.5             -- 5.5  V RC and XT modes
D002                                                             4.5   -- 5.5  V HS mode

       VDR RAM Data Retention Voltage(1) --                           1.5* --  V Device in SLEEP mode

D003   VPOR VDD Start Voltage to ensure     -- Vss -- V See Section 5.1 for details on
                  Power-on Reset                                                Power-on Reset

D004   SVDD        VDD Rise Rate to ensure  0.05* --                  -- V/ms See Section 5.1 for details on
        IDD        Power-on Reset                                                     Power-on Reset
                   Supply Current(2)

D010                       PIC16LC54A --                              0.5 25 mA FOSC = 4.0 MHz, VDD = 5.5V,
                                                 --                                             RC(3) and XT modes
                                                 --
                                                 --                   11 27 A FOSC = 32 kHz, VDD = 2.5V,
                                                                                                LP mode, Commercial

                                                                      11 35 A FOSC = 32 kHz, VDD = 2.5V,
                                                                                                LP mode, Industrial

                                                                      11 37 A FOSC = 32 kHz, VDD = 2.5V,
                                                                                                LP mode, Extended

D010A                      PIC16C54A --                               1.8 3.3 mA FOSC = 4.0 MHz, VDD = 5.5V,
                                               --                                               RC(3) and XT modes
                                               --
                                                                      4.8 10 mA FOSC = 10 MHz, VDD = 5.5V,
                                                                                                HS mode

                                                                      9.0 20 mA FOSC = 20 MHz, VDD = 5.5V,
                                                                                                HS mode

Legend: Rows with standard voltage device data only are shaded for improved readability.

       * These parameters are characterized but not tested.

        Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
           ance only and is not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                    wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                    disabled as specified.

              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                    mode. The power-down current in SLEEP mode does not depend on the oscillator type.

        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

DS30453D-page 106                           Preliminary                         2002 Microchip Technology Inc.
                                                                       PIC16C5X

15.2 DC Characteristics: PIC16C54A-04E, 10E, 20E (Extended)
                                            PIC16LC54A-04E (Extended)

PIC16LC54A-04E                           Standard Operating Conditions (unless otherwise specified)
(Extended)                              Operating Temperature 40C  TA  +125C for extended

PIC16C54A-04E, 10E, 20E                  Standard Operating Conditions (unless otherwise specified)
(Extended)                              Operating Temperature 40C  TA  +125C for extended

Param  Symbol            Characteristic  Min Typ Max Units                                Conditions
  No.

       IPD Power-down Current(2)

D020                              PIC16LC54A --             2.5 15    A VDD = 2.5V, WDT enabled,
                                                        --  0.25 7.0         Extended

                                                                      A VDD = 2.5V, WDT disabled,
                                                                             Extended

D020A                             PIC16C54A --              5.0 22 A VDD = 3.5V, WDT enabled
                                                      --    0.8 18* A VDD = 3.5V, WDT disabled

Legend: Rows with standard voltage device data only are shaded for improved readability.

       * These parameters are characterized but not tested.

        Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
           ance only and is not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                    wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                    disabled as specified.

              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                    mode. The power-down current in SLEEP mode does not depend on the oscillator type.

        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

2002 Microchip Technology Inc.         Preliminary                                      DS30453D-page 107
PIC16C5X

15.3 DC Characteristics: PIC16LV54A-02 (Commercial)
                                      PIC16LV54A-02I (Industrial)

PIC16LV54A-02                               Standard Operating Conditions (unless otherwise specified)
PIC16LV54A-02I                              Operating Temperature 0C  TA  +70C for commercial

  (Commercial, Industrial)                                                     20C  TA  +85C for industrial

Param      Symbol  Characteristic           Min Typ Max Units      Conditions
  No.

D001                Supply Voltage          2.0 -- 3.8           V
D002       VDD RC and XT modes                                   V Device in SLEEP mode
D003
D004       VDR RAM Data Retention           -- 1.5* --           V See Section 5.1 for details on
D010                Voltage(1)                                         Power-on Reset

D020       VPOR VDD Start Voltage to ensure --  Vss --         V/ms See Section 5.1 for details on
                     Power-on Reset                                    Power-on Reset
        *
           SVDD    VDD Rise Rate to ensure  0.05* -- --         mA FOSC = 2.0 MHz, VDD = 3.0V
            IDD    Power-on Reset                               A FOSC = 32 kHz, VDD = 2.5V WDT disabled
                                              -- 0.5 --         A FOSC = 32 kHz, VDD = 2.5V WDT disabled
            IPD    Supply Current(2)          -- 11 27
                   RC(3) and XT modes         -- 14 35          A VDD = 2.5V, WDT enabled
                   LP mode, Commercial                          A VDD = 2.5V, WDT disabled
                   LP mode, Industrial        -- 2.5 12         A VDD = 2.5V, WDT enabled
                                              -- 0.25 4.0       A VDD = 2.5V, WDT disabled
                   Power-down Current(2,4)    -- 3.5 14
                   Commercial                 -- 0.3 5.0
                   Commercial
                   Industrial
                   Industrial

           These parameters are characterized but not tested.

         Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
              ance only and is not tested.

Note 1: This is the limit to which VDD can be lowered in SLEEP mode without losing RAM data.
        2: The supply current is mainly a function of the operating voltage and frequency. Other factors such as bus
             loading, oscillator type, bus rate, internal code execution pattern and temperature also have an impact on
             the current consumption.

              a) The test conditions for all IDD measurements in active Operation mode are: OSC1 = external square
                    wave, from rail-to-rail; all I/O pins tristated, pulled to VSS, T0CKI = VDD, MCLR = VDD; WDT enabled/
                    disabled as specified.

              b) For standby current measurements, the conditions are the same, except that the device is in SLEEP
                    mode. The power-down current in SLEEP mode does not depend on the oscillator type.

        3: Does not include current through REXT. The current through the resistor can be estimated by the formula:
             IR = VDD/2REXT (mA) with REXT in k.

        4: The oscillator start-up time can be as much as 8 seconds for XT and LP oscillator selection on wake-up from
             SLEEP mode or during initial power-up.

DS30453D-page 108                           Preliminary             2002 Microchip Technology Inc.
                                                                              PIC16C5X

15.4   DC Characteristics: PIC16C54A-04, 10, 20, PIC16LC54A-04, PIC16LV54A-02 (Commercial)
                                      PIC16C54A-04I, 10I, 20I, PIC16LC54A-04I, PIC16LV54A-02I (Industrial)
                                      PIC16C54A-04E, 10E, 20E, PIC16LC54A-04E (Extended)

DC CHARACTERISTICS                       Standard Operating Conditions (unless otherwise specified)

                                         Operating Temperature 0C  TA  +70C for commercial
                                                                        40C  TA  +85C for industrial
                                                                        20C  TA  +85C for industrial-PIC16LV54A-02I
                                                                        40C  TA  +125C for extended

Param  Symbol         Characteristic     Min                 Typ  Max Units Conditions
  No.

D030   VIL Input Low Voltage
                I/O ports
                MCLR (Schmitt Trigger)   VSS                 --   0.2 VDD  V Pin at hi-impedance
                T0CKI (Schmitt Trigger)
                OSC1 (Schmitt Trigger)   VSS                 --   0.15 VDD V
                OSC1
                                         VSS                 --   0.15 VDD V

                                         VSS                 --   0.15 VDD V RC mode only(3)

                                         VSS                 --   0.3 VDD     XT, HS and LP modes

D040   VIH Input High Voltage
                I/O ports
                I/O ports                0.2 VDD + 1 --           VDD      V For all VDD(4)
                MCLR (Schmitt Trigger)
                T0CKI (Schmitt Trigger)  2.0                 --   VDD      V 4.0V < VDD  5.5V(4)
                OSC1 (Schmitt Trigger)
                OSC1                     0.85 VDD            --   VDD      V

                                         0.85 VDD            --   VDD      V

                                         0.85 VDD            --   VDD      V RC mode only(3)

                                         0.7 VDD             --   VDD      V XT, HS and LP modes

D050   VHYS Hysteresis of Schmitt        0.15 VDD*           --    --      V
                 Trigger inputs
                                                                  +1.0             For VDD  5.5V:
D060   IIL Input Leakage Current(1,2)                                      A VSS  VPIN  VDD,
                                                                  +5.0
               I/O ports                 -1.0                0.5  +3.0             pin at hi-impedance
                                                                  +3.0     A VPIN = VSS +0.25V
               MCLR                      -5.0                --            A VPIN = VDD
               MCLR                                                --      A VSS  VPIN  VDD
               T0CKI                     --                  0.5           A VSS  VPIN  VDD,
               OSC1
                                         -3.0                0.5                   XT, HS and LP modes

                                         -3.0                0.5

D080   VOL     Output Low Voltage
               I/O ports
               OSC2/CLKOUT               --                  --   0.6      V IOL = 8.7 mA, VDD = 4.5V

                                         --                  --   0.6      V IOL = 1.6 mA, VDD = 4.5V,

                                                                              RC mode only

       VOH     Output High Voltage(2)
               I/O ports
               OSC2/CLKOUT               VDD - 0.7           --   --       V IOH = -5.4 mA, VDD = 4.5V

                                         VDD - 0.7           --   --       V IOH = -1.0 mA, VDD = 4.5V,

                                                                              RC mode only

       * These parameters are characterized but not tested.

        Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guidance only
            and is not tested.

Note 1: The leakage current on the MCLR/VPP pin is strongly dependent on the applied voltage level. The specified levels
              represent normal operating conditions. Higher leakage current may be measured at different input voltage.

         2: Negative current is defined as coming out of the pin.
         3: For the RC mode, the OSC1/CLKIN pin is a Schmitt Trigger input. It is not recommended that the PIC16C5X be

              driven with external clock in RC mode.

2002 Microchip Technology Inc.         Preliminary                          DS30453D-page 109
PIC16C5X

15.5 Timing Parameter Symbology and Load Conditions

The timing parameter symbols have been created with one of the following formats:

1. TppS2ppS                                     T Time
2. TppS
T                                               mc MCLR
                                                osc oscillator
F Frequency                                    os OSC1
Lowercase letters (pp) and their meanings:      t0 T0CKI
pp                                              wdt watchdog timer

  2 to                                          P Period
ck CLKOUT                                      R Rise
cy cycle time                                  V Valid
drt device reset timer                         Z Hi-impedance
io I/O port
Uppercase letters and their meanings:
S
F Fall
H High
I Invalid (Hi-impedance)
L Low

FIGURE 15-1:       LOAD CONDITIONS FOR DEVICE TIMING SPECIFICATIONS - PIC16C54A

                   Pin                          CL = 50 pF for all pins and OSC2 for RC modes
                                            CL
                                                       0 -15 pF for OSC2 in XT, HS or LP modes when
                                      VSS                             external clock is used to drive OSC1

DS30453D-page 110                               Preliminary                         2002 Microchip Technology Inc.
                                                                                         PIC16C5X

15.6 Timing Diagrams and Specifications
FIGURE 15-2: EXTERNAL CLOCK TIMING - PIC16C54A

                         Q4       Q1                Q2           Q3     Q4                  Q1
OSC1
                                  1                         3        3  4                4
CLKOUT
                                                         2

TABLE 15-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54A

                             Standard Operating Conditions (unless otherwise specified)

                             Operating Temperature      0C  TA  +70C for commercial

AC Characteristics                                  40C  TA  +85C for industrial

                                                    20C  TA  +85C for industrial - PIC16LV54A-02I

                                                    40C  TA  +125C for extended

Param  Symbol                     Characteristic    Min Typ Max Units                       Conditions
  No.

       FOSC                  External CLKIN Fre-    DC      --       4.0 MHz XT OSC mode
                             quency(1)                               2.0 MHz XT OSC mode (PIC16LV54A)
                                                    DC      --

                                                    DC      --       4.0 MHz HS OSC mode (04)

                                                    DC      --       10 MHz HS OSC mode (10)

                                                    DC      --       20 MHz HS OSC mode (20)

                                                    DC      --       200 kHz LP OSC mode
                                                                     4.0 MHz RC OSC mode
                             Oscillator Frequency(1) DC     --

                                                    DC      --       2.0 MHz RC OSC mode (PIC16LV54A)

                                                    0.1     --       4.0 MHz XT OSC mode

                                                    0.1     --       2.0 MHz XT OSC mode (PIC16LV54A)

                                                    4.0     --       4.0 MHz HS OSC mode (04)

                                                    4.0     --       10 MHz HS OSC mode (10)

                                                    4.0     --       20 MHz HS OSC mode (20)

                                                    5.0     --       200 kHz LP OSC mode

* These parameters are characterized but not tested.

Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
    ance only and is not tested.

Note 1: All specified values are based on characterization data for that particular oscillator type under standard
             operating conditions with the device executing code. Exceeding these specified limits may result in an
             unstable oscillator operation and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.

        2: Instruction cycle period (TCY) equals four times the input oscillator time base period.

2002 Microchip Technology Inc.                    Preliminary                             DS30453D-page 111
PIC16C5X

TABLE 15-1: EXTERNAL CLOCK TIMING REQUIREMENTS - PIC16C54A

                    Standard Operating Conditions (unless otherwise specified)

                    Operating Temperature  0C  TA  +70C for commercial

AC Characteristics                         40C  TA  +85C for industrial

                                           20C  TA  +85C for industrial - PIC16LV54A-02I

                                           40C  TA  +125C for extended

Param  Symbol       Characteristic         Min               Typ  Max Units     Conditions
  No.
       TOSC         External CLKIN Period(1) 250              --  --  ns XT OSC mode
   1                                                    500   --
                                                        250   --
                                                                  -- ns XT OSC mode (PIC16LV54A)

                                                                  -- ns HS OSC mode (04)

                                           100 --                 -- ns HS OSC mode (10)

                                           50                --   -- ns HS OSC mode (20)

                                           5.0               --   --  s LP OSC mode

                    Oscillator Period(1)   250 --                 --  ns RC OSC mode

                                           500 --                 -- ns RC OSC mode (PIC16LV54A)

                                           250               -- 10,000 ns XT OSC mode

                                           500 --                  -- ns XT OSC mode (PIC16LV54A)
                                           250 --                 250 ns HS OSC mode (04)
                                           100 --                 250 ns HS OSC mode (10)

                                           50                --   250 ns HS OSC mode (20)

                                           5.0               --   200 s LP OSC mode

2      Tcy          Instruction Cycle Time(2) -- 4/FOSC --            --

3      TosL, TosH Clock in (OSC1) Low or 85*                 --   -- ns XT oscillator
                                                                  -- ns HS oscillator
                    High Time              20*               --

                                           2.0* --                -- s LP oscillator

4      TosR, TosF Clock in (OSC1) Rise or --                 --   25* ns XT oscillator

                    Fall Time              --                --   25* ns HS oscillator

                                           --                --   50* ns LP oscillator

   * These parameters are characterized but not tested.

    Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
       ance only and is not tested.

Note 1: All specified values are based on characterization data for that particular oscillator type under standard
             operating conditions with the device executing code. Exceeding these specified limits may result in an
             unstable oscillator operation and/or higher than expected current consumption.
             When an external clock input is used, the "max" cycle time limit is "DC" (no clock) for all devices.

        2: Instruction cycle period (TCY) equals four times the input oscillator time base period.

DS30453D-page 112                          Preliminary                        2002 Microchip Technology Inc.
                                                                                                     PIC16C5X

FIGURE 15-3:  CLKOUT AND I/O TIMING - PIC16C54A

                      Q4                       Q1                   Q2                                            Q3
                                                                                                     11
OSC1
                                                                                                      12
                                  10                                                                           16

CLKOUT                                                                                                        New Value

I/O Pin                          13                                19 18
(input)                               14                                                  15

I/O Pin                             17
(output)
              Old Value

                                                            20, 21
Note: Please refer to Figure 15-1 for load conditions.

TABLE 15-2: CLKOUT AND I/O TIMING REQUIREMENTS - PIC16C54A

                          Standard Operating Conditions (unless otherwise specified)

                          Operating Temperature                     0C  TA  +70C for commercial

AC Characteristics                                                  40C  TA  +85C for industrial

                                                                    20C  TA  +85C for industrial - PIC16LV54A-02I

                                                                    40C  TA  +125C for extended

Param         Symbol              Characteristic                    Min                        Typ   Max                 Units
  No.

10            TosH2ckL OSC1 to CLKOUT(1)                            --                         15    30**                ns

11            TosH2ckH OSC1 to CLKOUT(1)                            --                         15    30**                ns

12            TckR CLKOUT rise time(1)                              --                         5.0   15**                ns

13            TckF CLKOUT fall time(1)                              --                         5.0   15**                ns

14            TckL2ioV CLKOUT to Port out valid(1)                  --                         --    40**                ns

15            TioV2ckH Port in valid before CLKOUT(1)               0.25 TCY+30* --                  --                  ns

16            TckH2ioI Port in hold after CLKOUT(1)                 0*                         --    --                  ns

17            TosH2ioV OSC1 (Q1 cycle) to Port out valid(2)         --                         --    100*                ns

18            TosH2ioI OSC1 (Q2 cycle) to Port input invalid        TBD                        --    --                  ns

                          (I/O in hold time)

19            TioV2osH Port input valid to OSC1                     TBD                        --    --                  ns

                          (I/O in setup time)

20            TioR Port output rise time(2)                         --                         10    25**                ns

21            TioF Port output fall time(2)                         --                         10    25**                ns

* These parameters are characterized but not tested.
** These parameters are design targets and are not tested. No characterization data available at this time.

Data in the Typical ("Typ") column is based on characterization results at 25C. This data is for design guid-
    ance only and is not tested.

Note 1: Measurements are taken in RC Mode where CLKOUT output is 4 x TOSC.
        2: Please refer to Figure 15-1 for load conditions.

2002 Microchip Technology Inc.               Preliminary