电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PI90SD1636CFDE

器件型号:PI90SD1636CFDE
器件类别:无线/射频/通信    电信电路   
厂商名称:Pericom Semiconductor Corporation (Diodes Incorporated)
厂商官网:https://www.diodes.com/
标准:
下载文档

器件描述

SERDES Gigabit Ethernet Transceiver

参数
是否无铅不含铅
是否Rohs认证符合
厂商名称Pericom Semiconductor Corporation (Diodes Incorporated)
零件包装代码QFP
包装说明LQFP, QFP64,.6SQ,32
针数64
Reach Compliance Codecompli
ECCN代码EAR99
数据速率1250000 Mbps
JESD-30 代码S-PQFP-G64
JESD-609代码e3
长度14 mm
湿度敏感等级3
功能数量1
端子数量64
收发器数量1
最高工作温度70 °C
最低工作温度
封装主体材料PLASTIC/EPOXY
封装代码LQFP
封装等效代码QFP64,.6SQ,32
封装形状SQUARE
封装形式FLATPACK, LOW PROFILE
峰值回流温度(摄氏度)260
电源3.3 V
认证状态Not Qualified
座面最大高度1.6 mm
标称供电电压3.3 V
表面贴装YES
技术CMOS
电信集成电路类型ETHERNET TRANSCEIVER
温度等级COMMERCIAL
端子面层MATTE TIN
端子形式GULL WING
端子节距0.8 mm
端子位置QUAD
处于峰值回流温度下的最长时间40
宽度14 mm

PI90SD1636CFDE器件文档内容

                                                                                      PI90SD1636C

                                                             SERDES Gigabit Ethernet Transceiver

Features                                                     Description

IEEE 802.3z Gigabit Ethernet Compliant                     The PI90SD1636C is a single chip, Gigabit Ethernet transceiver.
Supports 1.25 Gbps Using NRZ Coding over uncompensated     It performs all the functions of the Physical Medium Attachment
                                                             (PMA) portion of the Physical layer, as specified by the IEEE
  twin coax cable                                            802.3z Gigabit Ethernet standard. These functions include parallel-
Fully integrated CMOS IC                                   to-serial and serial-to-parallel conversion, clock generation, clock
Low Power Consumption                                      data recovery, and word synchronization. In addition, an internal
ESD rating >2000V (Human Body Model) or > 200V (Ma-        loopback function is provided for system debugging.

  chine Model)                                               The PI90SD1636C is ideal for Gigabit Ethernet, serial backplane
5-Volt Input Tolerance                                     and proprietary point-to-point applications. The device sup-
Pin-Compatible with Agilent HDMP1636A/HDMP- 1646A          ports 1000BASE-LX and 1000BASE-SX fiber-optic media, and
                                                             1000BASE-CX copper media.
  and Vitesse VSC7123 transceivers (see Appendix A)
Packaging (Pb-free & Green available):                     The transmitter section of the PI90SD1636C accepts 10-bit wide
                                                             parallel TTL data and converts it to a high speed serial data stream.
  - 64-pin LQFP (FC)                                         The parallel data is encoded in 8b/10b format. This incoming
  - 64-pin LQFP (FD)                                         parallel data is latched into an input register, and synchronized
                                                             on the rising edge of the 125 MHz reference clock supplied by
Applications                                                 the user. A phase locked loop (PLL) locks to the 125 MHz clock.
                                                             The clock is then multiplied by 10 to produce a 1.25 GHz serial
Gigabit Ethernet                                           clock that is used to provide the high speed serial data output. The
Serial Backplane                                           output is sent through a Pseudo Emitter Coupled Logic (PECL)
Proprietary point-to-point applicaitons                    driver. This output connects directly to a copper cable in the case
Passive Optical Networks                                   of 1000BASE-CX medium, or to a fiber optic module in the case
                                                             of 1000BASE-LX or 1000BASE SX fiber optic medium.

                                                             The receiver section of the PI90SD1636C accepts a serial PECL-
                                                             compatible data stream at a 1.25 Gbps rate, recovers the original
                                                             10-bit wide parallel data format, and retimes the data. A PLL locks
                                                             onto the incoming serial data stream, and recovers the 1.25 GHz
                                                             high speed serial clock and data. This is accomplished by con-
                                                             tinually frequency locking onto the 125 MHz reference clock, and
                                                             by phase locking onto the incoming data stream. The serial data
                                                             is converted back to parallel data format. The `comma' character
                                                             is used to establish byte alignment. Two 62.5 MHz clocks, 180
                                                             degrees out of phase, are recovered. These clocks are alternately
                                                             used to clock out the parallel data on the rising edge. This parallel
                                                             data is sent to the user in TTL-compatible form.

07-0253                                                   1  PS8922A  11/08/07
                                                                                                              PI90SD1636C
                                                                              SERDES Gigabit Ethernet Transceiver

Functional Block Diagram

                              EWRAP

         TX                         10                           10                                       DOUT+
                                                   Input Data                    Shift Registers               DOUT-
                                                   Latch

         TX_CLK                                                               TX PLL Clock
                                                                                Generator

         RX_CLK                       62.5 MHz
         RX_CLK                                             2

                                         62.5 MHz

                                                                   125 MHz

                                     10                                       RX PLL Clock
                                                                               Recovery
         RX                         Output Latch

         EN_CDET                         10                    10     Shift                       INPUT
         COM_DET                                                                                     SELECTOR
                                         FRAME                     Registers                                   DIN+
                                         ENABLE                                                                DIN-

07-0253                                                            2                                           PS8922A  11/08/07
                                                                              PI90SD1636C
                                              SERDES Gigabit Ethernet Transceiver

Pin Configuration

                               GND_TX_HS
                                    VCC_TX_HS
                                          DOUT+
                                               DOUT-
                                                     VCC_TX_ECL
                                                          VCC_RXA
                                                               GND_RXA
                                                                     VCC_RXA
                                                                          GND_RX_ESD
                                                                                VCC_RX_ESD
                                                                                     DIN+
                                                                                           VCC_RX_ESD
                                                                                                DIN-
                                                                                                      GND_RXF
                                                                                                           VCC_RXF
                                                                                                                NC

                               64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

         GND_ESD       1                                                                                                 48  NC
              TX                                                                                                          COM_DET
              TX    2                                                                                                 47  GND_RXT
              TX                                                                                                          RX
                       3                                                                                                 46  RX
         VCC_ESD                                                                                                             RX
              TX    4                                                                                                 45  VCC_RXT
              TX                                                                                                          RX
              TX    5                                                                                                 44  RX
              TX                                                                                                          RX
                       6                                                                                                 43  RX
         VCC_ESD                                                                                                             VCC_RXT
              TX    7                                                                                                 42  RX
              TX                                                                                                          RX
              TX    8                                                                                                 41  RX
                                                                                                                             GND_RXT
         GND_ESD       9                                                                                                 40
         GND_TXA
                       10                                                                                                39
                   NC
                       11                                                                                                38

                       12                                                                                                37

                       13                                                                                                36

                       14                                                                                                35

                       15                                                                                                34

                       16                                                                                                33

                               17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                               NC
                                    VCC_TXA

                                          EWRAP
                                               VCC_TXD
                                                     GND_TXD

                                                          TX_CLK
                                                                VCC_RXD
                                                                     EN_CDET
                                                                           GND_RXD
                                                                                SIG_DET

                                                                                     NC
                                                                                           VCC_RXD

                                                                                                VCC_RX
                                                                                                      RX_CLK
                                                                                                           RX_CLK

                                                                                                                 GND_RX

Table 1. I/O Type Definitions

         Type                  Definition

TTL_IN                 TTL Input

TTL_OUT                TTL Output

HS_IN                  Hight-Speed Input

HS_OUT                 High-Speed Output

P                      Power Ground

07-0253                                    3                                                                                 PS8922A  11/08/07
                                                                                 PI90SD1636C
                                                 SERDES Gigabit Ethernet Transceiver

Table 2. Pin Description

Name     Pin #            Type Description

GND_ESD  1, 14            P       Power and ground pairs for pad ESD structure.
VCC_ESD  5, 10
                          TTL_IN  0-bit parallel data input pins. This data should be 10b/8b encoded. The least
TX    2                        significant bit is TX and is transmitted first.
TX    3
TX    4                P       Power and ground pair for TX PLL analog circuits.
TX    6
TX    7                NC      No Connect
TX    8
TX    9
TX    11
TX    12
TX    13

GND_TXA  15
VCC_TXA  18

NC       16, 17,27,
         48, 49

EWRAP    19               TTL_IN  Wrap Enable. This pin is active HIGH. When asserted, the high-speed serial data
                                  are internally wrapped from the transmitter serial data output back to the receiver
                                  data input. Also, when asserted, DOUT are held static at logic 1. When deasserted,
                                  DOUT and .DIN are active.

VCC_TXD 20                P       Power and ground pair for TX digital circuits.
GND_TXD 21

TX_CLK   22               TTL_IN  Reference clock and transmit byte clock. This is a 125 MHz system clock supplied
                                  by the host system. On the positive edge of the clock, the input data, TX, are
                                  latched into the register. This clock is multiplied by 10 internally, to generate the
                                  transmit serial bit clock.

VCC_RXD 23 28,            P       Power and ground pair for digital circuits in the receiver portion.
GND_RXD 25

EN_CDET 24                TTL_IN  Comma Detect Enable. This pin is active HIGH. When asserted, the internal byte
                                  alignment function is turned on, to allow the clock to synchronize with the comma
SIG_DET  26               TTL_    character (0011111XXX). When de-asserted, the function is disabled and will not align
                          OUT     the clock and data. In this mode COM_DET is set to LOW.

                                  Signal Detect. This pin is active HIGH. It indicates the loss of input signal on the
                                  high-speed serial inputs, DIN. SIG_DET is set to LOW when differential inputs are
                                  less than 50 mV.

VCC_RX   29               P       Power and ground pair for the clock signal of the receiver portion.

GND_RX   32

RX_CLK 30              TTL_    Receiver Byte Clocks. Two 180 degrees out-of-phase 62.5 MHz clock signals that are
RX_CLK 31              OUT     recovered by the receiver section. The received bytes are alternately clocked by the
                                  rising edges of these signals. The rising edge of RX_CLK aligns with a comma
                                  character when detected.

07-0253                                       4                                                        PS8922A   11/08/07
                                                                                                   PI90SD1636C
                                                                   SERDES Gigabit Ethernet Transceiver

Table 2. Pin Description (Continued.)

         Name      Pin#                  Type                      Description

GND_RXT        33 46,                          Power and ground pairs for ESD structure.
VCC_RXT                      P

               37, 42

RX          34
RX          35
RX          36
RX
RX          37
RX
RX          38                              Received Parallel Data Output. RX is the least significant bit and is
RX
RX          39        TTL_OUT received first. When DIN lose input data, all RX pins will be held HIGH.
RX
               40

               41

               43

               44

               45

COM_DET        47        TTL_OUT               Comma detect. This pin is active HIGH. When asserted, it indicates the
                                               detection of comma character (0011111XXX). It is active only when EN_CEDT
                                               is enabled.

VCC_RXF        50        P                     Power and ground pair for the front-end of the receiver section.

GND_RXF        51

DIN-           52        HS_IN                 High-speed serial data input. Serial data input is received when

DIN+           54                              EWRAP is disabled.

VCC_RXESD 53,55          P                     Power and ground pair for ESD structure.
GND_RXESD 56

VCC_RXA        57, 59                          Power and ground pair for analog circuits of the receiver section.
GND_RXA                      P

               58

VCC_TX_ECL 60            P                     Power supply to line driver circuits. Ground supply is from pin 64.

DOUT-          61        HS_OUT                High-speed serial data output. These pins are active when EWRAP is disabled
DOUT+          62                              and are held static at logic 1 when EWRAP is enable.

VCC_TX_HS 63                                   Power and ground pair for high-speed transmit logic in the parallel-to-serial
                                      P        section.

GND_TX_HS 64

07-0253                                        5                                                                   PS8922A    11/08/07
                                                                                                                    PI90SD1636C
                                                                                    SERDES Gigabit Ethernet Transceiver

Functional Block Description
Input Data Latch

The input data latch block latches the 10-bit TTL input parallel byte, TX, on the rising edge of the 125 MHz user-provided
TX_CLK into the holding registers.
Parallel-to-Serial Converter
The received 10-bit TTL parallel input byte is converted to serial PECL level data stream by the parallel-to-serial block, and is trans-
mitted differentially to the line driver block at 1.25 Gbps. The 8b/10b encoded data is transmitted sequentially with bit 0 being sent
first.
Clock Generator
The 125 MHz signal used for clocking the serial outputs is generated by the TX PLL block based on the user-provided TX_CLK.
This clock should have a 100 ppm tolerance.
Internal Loopback
When EWRAP is set to a logic HIGH, the serial data stream generated by the transmitter is looped back to the receiver path, instead
of going out to the DOUT pins. When in loopback mode, a static logic 1 is transmitted at the line driver (DOUT+ is HIGH and
DOUT- is LOW).
Signal Detect
Signal detect block is used to sense the serial input data stream at pins DIN. If the serial input is lower than 50mV differentially, this
block deasserts SIG_DET and sets the output, RX, to all logic ones. When the serial input at pins DIN is greater than 50mV,
the signal is directed to the receive path.
Equalizer and Slicer
The signal received from the line (DIN pins) is distorted by the cable bandwidth. In order to maintain a low bit-error rate, an equalizer
is used to compensate for the signal loss. The slicer recovers the differential low-level signal to a CMOS-level single-ended signal,
for clock recovery and data re-timing.
Clock Recovery
The serial input data stream contains both data and clock. The clock recovery block is used to extract both data and clocks from this
input. In addition to data, two clocks of 62.5 MHz are recovered.

07-0253  6  PS8922A  11/08/07
                                                                                                            PI90SD1636C
                                                                            SERDES Gigabit Ethernet Transceiver

Table 3. Absolute Maximun Ratings

    Symbol         Parameter                  Min.                Max.      Units  Stresses above those listed underAbsolute
                                              -0.5                  5.0       V    Maximum Ratings may cause permanent
VCC         Supply voltage                    -0.7              VCC + 2.8    mA    damage to the device. These ratings are
                                               2.0                 VCC       C    stress specifications only and correct
VIN,TTL     TTL Input Voltage                                       13             functional operation of the device at
                                               -65                 +150            these or any other conditions above those
VIN,HS_IN High-Speed Input Voltage              0                  +150            listed in the operational sections of the
                                                                                   specifications is not implied. Exposure
IOUT,TTL TTL Output Source Current                                                 to absolute maximum rating conditions
                                                                                   for extended periods may affect product
Tstg        Storage Temperature                                                    reliability.

Tj          Junction Operating Temperature

Table 4. Guaranteed Operating Rates TA = 0oC to +70oC, VCC = 3.15V to 3.45V

            Parallel Clock Rate (MHz)                                             SerialBaud Rate (Mbaud)

            Min.                    Max.                                    Min.                           Max.

            124.0                   126.0                                   1240                           1260

Table 5. AC Electrical Characteristics TA = 0C to +70C, VCC = 3.15V to 3.45V

Symbol                           Parameter                                  Min.   Typ.  Max.                       Unit

tr,REFCLK REFCLK Rise Time, 0.8 to 2.0 Volts                                             2.4

tf,REFCLK REFCLK Fall Time, 2.0 to 0.8 Volts                                             2.4

tr,TTL_IN   Input TTL Rise Time, 0.8 to 2.0 Volts                                  2
tf,TTL_IN   Input TTL Fall Time, 2.0 to 0.8 Volts                                                                  ns
tr,TTL_OUT  Output TTL Rise Time, 0.8 to 2.0 Volts, 10 pF Load
tf,TTL_OUT  Output TTL Fall Time, 2.0 to 0.8 Volts, 10 pF Load                     2
trs,HS_OUT  HS_OUT Single-Ended (DOUT+) Rise Time
tfs,HS_OUT  HS_OUT Single-Ended (DOUT+) Fall Time                                  1.5   2.4

                                                                                   1.1   2.4

                                                                            85     225   327                        ps

                                                                            85     200   327

VIP,HS_IN   HS_IN Input Peak-to-Peak Differential Voltage                   200    1200  2000
VOP,HS_     HS_OUT Output Peak-to-Peak Differential Voltage
                                                                            1200   1600  2000                       mV
      (1)
OUT

Note:
1. Output Peak-to-Peak Differential Voltage specified as DOUT+ minus DOUT-

07-0253                                             7                                                      PS8922A      11/08/07
                                                                                                         PI90SD1636C
                                                                         SERDES Gigabit Ethernet Transceiver

Table 6. DC Electrical Characteristics TA = 0C to +70C, VCC = 3.15V to 3.45V

Symbol        Parameter                                                                  Min. Typ. Max. Unit

VIH,TTL       TTL Input High Voltage Level, Guaranteed High Signal for All Inputs        2                 5.5

VIL,TTL       TTL Input Low Voltage Level, Guaranteed Low Signal for All Inputs          0             0.8
                                                                                                                     V
VOH,TTL       TTL Output High Voltage Level, IOH = -12 mA                                2.2
                                                                                                       VCC
VOL,TTL       TTL Output Low Voltage Level, IOL = 12 mA                                  0             0.6

IIH,TTL       Input High Current, VIN = VCC, VCC = 3.45 V                                                   5
              Input Low Current, VIN = 0V, VCC = 3.45 V                                                                 A
IIL,TTL       Transceiver VCC Supply Current, TA = 25C
ICC,TRX[1,2]                                                                                                5

                                                                                                 220                 mA

Notes:
1. Measurement Conditions: Tested sending 1250 MBd PRBS 27-1 sequence from a serial Bit Error Rate Tester (BERT) with DOUT outputs

     terminated with 150 resistors to GND.

2. Typical values are at VCC = 3.3 volts.

Table 7. Transceiver Reference Clock Requirements TA = 0C to +70C, VCC = 3.15V to 3.45V

Symbol        Parameter                                                  Min.            Typ.         Max.           Unit

f             Nominal Frequency (for gigabit Ethernet Compliance)                           125                      MHz

Ftol          Frequency Tolerance                                        -100                         +100           ppm

Symm          Symmetry (Duty Cycle)                                      40                            60            %

Table 8. Transmitter Timing Characteristics TA = 0C to +70C, VCC = 3.15V to 3.45V

   Symbol                Parameter                                 Min.            Typ.          Max.                Unit

tsetup        Setup Time to Rising Edge of TX_CLK                  1.5

thold         Hold Time to Rising Edge of TX_CLK                   1.0                                               ns

t_txlat[1]    Transmitter Latency                                                  3.5

                                                                                   4.4                               bits

Note:
1. The transmitter latency, as shown in Figure 4, is defined as the time between the latching in of the parallel data word (as triggered by the rising

      edge of the transmit by clock, REFCLK) and the transmission of the first serial bit of that parallel word (defined by the rising edge of the first bit
      transmitted).

07-0253                                                    8                                                PS8922A        11/08/07
                                                                                                            PI90SD1636C
                                                                            SERDES Gigabit Ethernet Transceiver

                                                                                                      1.4V

          TX_CLK           DATA              DATA             DATA          DATA         DATA         2.0V
         TX                   tSETUP                                                             0.8V

                                                   tHOLD

                                             Figure 3. Transmitter Section Timing

                                             DATA BYTE A                           DATA BYTE B

                  DOUT T5 T6 T7 T8 T9 T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 T0 T1 T2 T3 T4 T5

                  TX                                     t_TXLAT              DATA BYTE C
                                             DATA BYTE B

                  TX_CLK                                                                        1.4V

                                             Figure 4. Transmitter Latency

Table 9. Receiver Timing Characteristics TA = 0C to +70C, VCC = 3.15V to 3.45V

Symbol            Parameter                                   Min.                 Typ.         Max.        Unit

b_sync[1]         Bit Sync Time                                                                 2500           bits

f_lock            Frequency Lock at Powerup                                                     500            s

tSETUP            Data Setup Before Rising Edge of RX_CLK     2.5                                              ns

tHOLD             Data Hold After Rising Edge of RX_CLK       1.5

tDUTY             RX_CLK Duty Cycle                           40                                60             %

tA-B              RX_CLK Skew                                 7.5                               8.5            ns

T_rxlat[2]        Receiver Latency                                                 22.4                        ns

                                                                                   28.0                        bits

Notes:
1. This is the recovery for input phase jumps.
2. The receiver latency as shown in Figure 6, is defined as the time between receiving the first serial bit of a parallel data word (defined as the

      first edge of the first serial bit) and the clocking out of that parallel word (defined by the rising edge of the receive byte clock, either RBC1 or
      RBC0).

07-0253                                                    9                                          PS8922A        11/08/07
                                                                                                       PI90SD1636C
                                                                       SERDES Gigabit Ethernet Transceiver

               tSETUP               tHOLD

RX_CLK              K28.5        DATA   DATA                        DATA                     DATA           1.4V
      RX
                                                                                                               2.0V
  COM_DET                                                                                                      0.8V
RX_CLK                                                                                                      2.0V
                                                                                                               0.8V

                                                                                                               1.4V

                                                                                          tA-B
                                    Figure 5. Receiver Section Timing

                       DATA BYTE C         DATA BYTE D

         DIN     R5 R6 R7 R8 R9 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9                                  R2 R3 R4 R5
                                                                                                DATA BYTE D
                                                        t _rxlat

         RX                           DATA BYTE A

RX_CLK/                                                                                                  1.4V

                                           Figure 6. Receiver Latency

07-0253                                    10                                                         PS8922A  11/08/07
                                                                                                              PI90SD1636C
                                                                              SERDES Gigabit Ethernet Transceiver

Packaging Mechanical: 64-pin LQFP (FC)

                                        .472 12.00 BSC
                                              Square

                                                        .394                  .004
                                                        10.00 BSC             .008
                                                        Square
                                                                              0.09
                                                                              0.20

                                                                                                                                 GAUGE PLANE

                                                                                             0.25 mm  .018 0.45
                                                                                                      .030 0.75

                                                                              .039 1.00 REF

                                                        .063 1.60 Max.

            .004                                                        .053
            0.10

         Seating Plane

                        .007 0.17 .019                  .002            .057

                        .010 0.27 0.50 BSC              .006            1.35

                                                                        1.45

                                                        0.05

                                                        0.15

         X.XX DENOTES DIMENSIONS
         X.XX IN MILLIMETERS

07-0253                                                       11                                      PS8922A                                 11/08/07
                                                                                                                         PI90SD1636C
                                                                                         SERDES Gigabit Ethernet Transceiver

Packaging Mechanical: 64-pin LQFP (FD)

                                      .630 16.00 BSC
                                           Square

                                                      .551                               .004
                                                      14.00 BSC                          .008
                                                      Square
                                                                                         0.09
                                                                                         0.20

                                                                                                                                           GAUGE PLANE

                                                                                                              0.25 mm  .018 0.45
                                                                                                                       .030 0.75

                                                                                               .039 1.00 REF

                                                      .063 1.60 Max.

         .004

            0.10                                                                   .053

         Seating Plane

                            .007 0.17 .031            .002                         .057

                            .010 0.27 0.80 BSC        .006                         1.35

                                                                                   1.45

                                                      0.05

                                                                             0.15

         X.XX DENOTES DIMENSIONS
         X.XX IN MILLIMETERS

Ordering Information        Package Code                                                                   Package Description
                                   FC                                              64-pin 10mm x10mm LQFP
             Ordering Code         FC                                              Pb-free & Green, 64-pin 10mm x10mm LQFP
  PI90SD1636CFC                    FD                                              64-pin 14mm x14mm LQFP
  PI90SD1636CFCE                   FD                                              Pb-free & Green, 64-pin 14mm x14mm LQFP
  PI90SD1636CFD
  PI90SD1636CFDE

Notes:
1. Thermal characteristics can be found on the company web site at www.pericom.com/packaging/

07-0253                 Pericom Semiconductor Corporation 1-800-435-2336 www.pericom.com                                    PS8922A                 11/08/07
                                                                           12
                                                                                                                    PI90SD1636C
                                                                                    SERDES Gigabit Ethernet Transceiver

                                                           Appendix A
                                                Gigabit Ethernet Transceiver

                                                                Pin Cross Reference Guide
                                                 PI90SD1636C, VSC7123 and HDMP1636A/1646A

                                                            Summary:

Pericom Semiconductor's PI90SD1636C is functionally pin compatible with Vitesse's VSC7123 and Agilent's HDMP-1636A/46A.
Minor differences exist amongst the parts regarding the use of certain pins that are used by the manufacturer for internal tests, as is
further clarified below. These differences will not affect plug compatibility during normal operations.

07-0253  13  PS8922A  11/08/07
                                                                               PI90SD1636C
                                               SERDES Gigabit Ethernet Transceiver

Pin #       Pericom    Vitesse        Agilent                       Comments
  1      PI90SD1636C  VSC7123   HDMP1636A/46A  Connect to the ground plane.
  2                                            10-bit parallel data input pins.
  3        GND_ESD      VSSD            GND
  4          TX        T0           TX[0]   Connect to 3.3V
  6          TX        T1           TX[1]   Connect to 3.3V
  7          TX        T2           TX[2]   Connect to the ground plane.
  8          TX        T3           TX[3]   Connect to the ground plane.
  9          TX        T4           TX[4]   Pericom requires no external caps.
11          TX        T5           TX[5]   External capacitor will not affect performance
12          TX        T6           TX[6]   Pericom requires no external caps.
13          TX        T7           TX[7]   External capacitor will not affect performance
  5          TX        T8           TX[8]   Connect to 3.3V
10          TX        T9           TX[9]   Loop-back Enable when HIGH. Set LOW for
14                                     VCC    normal operation
15        VDD_ESD     VDDD             VCC    Connect to 3.3V
16        VDD_ESD     VDDD             GND    Connect to the ground plane
           GND_ESD      VSSD        GND_TXA    125MHz reference clock.
17       GND_TXA       VSSA         TXCAP1    Connect to 3.3V
                        CAP0                   Comma Detect Enable (Active HIGH)
18            NC                    TX_CAP0   Connect to the ground plane.
19                     CAP1                   Signal Detect (Active HIGH)
               NC                   VCC_TXA    NCTD0, No connect for normal operation.
20                    VDDA          LOOPEN    Connect to 3.3V
21       VDD_TXA     EWRAP                    Connect to 3.3V
22         EWRAP                       VCC    Receiver Byte Clock
23                    VDDD             GND    Receiver Byte Clock
24       VDD_TXD       VSSD         REFCLK    Connect to the ground plane
25       GND_TXD     REFCLK            VCC    Connect to the ground plane
26         TX_CLK     VDDD       ENBYTSYNC
27       VDD_RXD     ENCDET            GND
28        EN_CDET      VSSD         SIG_DET
29       GND_RXD     SIGDET             NC
30        SIG_DET    (Note 1)          VCC
31                    VDDD       VCC_RXTTL
32            NC      VDDT            RBC1
33       VDD_RXD     RCLKN            RBC0
           VDD_RX       RCLK      GND_RXTTL
         RX_CLK      VSST      GND_RXTTL
         RX_CLK      VSST
           GND_RX
           GND_RXT

07-0253                         14             PS8922A  11/08/07
                                                                                                          PI90SD1636C
                                                                          SERDES Gigabit Ethernet Transceiver

Pin #       Pericom    Vitesse      Agilent                                                       Comments
                                HDMP1636A/                                Received Parallel Data Output
34      PI90SD1636C  VSC7123
35                                   46A                                 Connect to 3.3V
36          RX        R9         RX[9]                                Connect to 3.3V
38          RX        R8         RX[8]                                Connect to the ground plane
39          RX        R7         RX[7]                                Comma Detect ( Byte Sync)
40          RX        R6         RX[6]                                Pericom requires no external caps. External capaci-
41          RX        R5         RX[5]                                tor will not affect performance
43          RX        R4         RX[4]                                Pericom requires no external caps. External capaci-
44          RX        R3         RX[3]                                tor will not affect performance
45          RX        R2         RX[2]                                Connect to 3.3V
37          RX        R1         RX[1]                                Connect to the ground plane
42          RX        R0         RX[0]                                High-speed serial data input
46        VDD_RXT      VDDT    VCC_RXTTL
47        VDD_RXT      VDDT    VCC_RXTTL                                 Connect to 3.3V
           GND_RXT      VSST    GND_RXTTL                                 High-speed serial data input
48       COM_DET     COMDET      BYTSYNC                                 Connect to 3.3V
                                                                          Connect to the ground plane
               NC        TDI       RXCAP0                                 Connect to 3.3V
                                                                          Connect to the ground plane
49       NC           TCK       RXCAP1                                    Connect to 3.3V
                                                                          Connect to 3.3V
50       VDD_RXF      VDDD      VCC_RXA                                   High-speed serial data output
                                                                          High-speed serial data output
51       GND_RXF      VSSD      GND_RXA                                   Connect to 3.3V
                                                                          Connect to the ground plane
52       DIN-         RX-       -DIN

53       VDD_RXESD    N/C       VCC

                      (Note 2)

54       DIN+         RX+       +DIN

55       VDD_RXESD    TMS       VCC

56       GND_RXESD    TRSTN     GND

57       VDD_RXA      VDDD      VCC

58       GND_RXA      VSSD      GND

59       VDD_RXA      VDDD      VCC

60       VDD_TX_ECL   VDDP      VCC_TXECL

61       DOUT-        TX-       -DOUT

62       DOUT+        TX+       +DOUT

63       VDD_TX_HS    VDDP      VCC_TXHS

64       GND_TX_HS    VSSD      GND_TXHS

Notes:
1. For VSC7123, this pin is in high-impedance state in normal operation.
2. For VSC7123, this pin has no internal connection.

07-0253                         15                                        PS8922A  11/08/07
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved