电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PEX8632-AARDK

器件型号:PEX8632-AARDK
厂商名称:PLX Technology, Inc. (Broadcom )
下载文档

器件描述

PCIe Gen2, 5.0GT/s 32-lane, 12-port Switch

文档预览

PEX8632-AARDK器件文档内容

Version 0.8 2007

Features                                               PEX 8632

PEX 8632 General Features                         PCIe Gen2, 5.0GT/s 32-lane, 12-port Switch

   o 32-lane, 12-port PCIe Gen2 switch

      - Integrated 5.0 GT/s SerDes
   o 27 x 27mm2, 676-pin FCBGA package

   o Typical Power: < 5.5 Watts

PEX 8632 Key Features                             The ExpressLaneTM PEX 8632 device offers PCI Express switching
                                                   capability enabling users to add scalable high bandwidth, non-blocking
   o Standards Compliant                           interconnection to a wide variety of applications including servers,
      - PCI Express Base Specification, r2.0       storage systems, and communications platforms. The PEX 8632 is
         (backwards compatible w/ PCIe r1.0a/1.1)  well suited for fan-out, aggregation, and peer-to-peer applications.
      - PCI Power Management Spec, r1.2
      - Microsoft Vista Compliant                  High Performance & Low Packet Latency
      - Supports Access Control Services           The PEX 8632 architecture supports packet cut-thru with a maximum
      - Dynamic link-width control                 latency of 145ns (x8 to x8). This, combined with large packet memory and
      - Dynamic SerDes speed control               non-blocking internal switch architecture, provides full line rate on all ports
                                                   for performance-hungry applications such as servers and switch fabrics.
   o High Performance                              The low latency enables applications to achieve high throughput and
      - Non-blocking switch fabric                 performance. In addition to low latency, the device supports a max payload
      - Full line rate on all ports                size of 2048 bytes, enabling the user to achieve even higher throughput.
      - Packet Cut-Thru with 145ns max packet
         latency (x8 to x8)                        Data Integrity
      - 2KB Max Payload Size                       The PEX 8632 provides end-to-end CRC (ECRC) protection and Poison bit
      - Read Pacing (bandwidth throttling)         support to enable designs that require end-to-end data integrity. PLX also
      - Dual-Cast                                  supports data path parity and memory (RAM) error correction as packets
                                                   pass through the switch.
   o Flexible Configuration
      - Ports configurable as x1, x2, x4, x8, x16  Flexible Register & Port Configuration
      - Registers configurable with strapping
         pins, EEPROM, I2C, or host software       The PEX 8632's 12 ports can be configured to lane widths of x1, x2, x4, x8,
      - Lane and polarity reversal
      - Compatible with PCIe 1.0a PM               or x16. Flexible buffer allocation, along with the device's flexible packet

   o Dual-Host & Fail-Over Support                 flow control, maximizes throughput for applications where more traffic
      - Configurable Non-Transparent port
      - Moveable upstream port                     flows in the downstream, rather than upstream, direction. Any port can be
      - Crosslink port capability
                                                   designated as the upstream port, which can be changed dynamically. The
   o Quality of Service (QoS)
      - Eight traffic classes per port             PEX 8632 also provides
      - Weighted round-robin source
         port arbitration                          several ways to configure       x4      x8

   o Reliability, Availability, Serviceability     its registers. The device
      - 3 Hot Plug Ports with native HP Signals
      - All ports hot plug capable thru I2C        can be configured
         (Hot Plug Controller on every port)
      - ECRC and Poison bit support                through strapping pins,    PEX 8632     PEX 8632
      - Data Path parity                           I2C interface, host
      - Memory (RAM) Error Correction
      - INTA# and FATAL_ERR# signals               software, or an optional
      - Advanced Error Reporting
      - Port Status bits and GPIO available        serial EEPROM. This        3 x4 8 x2    2 x8 2 x4
      - Per port error diagnostics                 allows for easy debug
      - Performance Monitoring
          Per port payload & header counters      during the development
      - JTAG AC/DC boundary scan                   phase, performance

                                                                                   x8      x16

                                                   monitoring during the

                                                   operation phase, and       PEX 8632     PEX 8632
                                                   driver or software

                                                   upgrade. Figure 1 shows

                                                   some of the PEX 8632's

                                                   common port                     10 x2   x8 x8

                                                   configurations.            Figure 1. Common Port Configurations

                                                   Preliminary - PLX Confidential
Dual-Host & Failover Support                                               equipped with a hot-plug control/status register to
                                                                           support hot-plug capability through external logic via the
The PEX 8632 product supports a Non-Transparent                            I2C interface.

(NT) Port, which enables the implementation of multi-                      SerDes Power and Signal Management
                                                                           The PEX 8632 supports software control of the SerDes
host systems in communications, storage, and blade                         outputs to allow optimization of power and signal
                                                                           strength in a system. The PLX SerDes implementation
server applications. The NT port allows systems to                         supports four levels of power off, low, typical, and
                                                                           high. The SerDes block also supports loop-back modes
isolate host memory domains by presenting the                              and advanced reporting of error conditions, which
                                                                           enables efficient management of the entire system.
processor subsystem as an endpoint rather than another
                                                                           Interoperability
memory system. Base                                                        The PEX 8632 is designed to be fully compliant with the
                                                                           PCI Express Base Specification r2.0, and is backwards
address registers are used to      PPrriimmaarryy      SSeeccoonnddaarryy  compatible to PCI Express Base Specification r1.1 and
translate addresses; doorbell        HHoosstt              HHoosstt        r1.0a. Additionally, it supports auto-negotiation, lane
registers are used to send                                                 reversal, and polarity reversal. Furthermore, the PEX
interrupts                        CPU                   CPU                8632 is designed for Microsoft Vista compliance. All
                                  Blade                Blade               PLX switches undergo thorough interoperability testing
                                                                           in PLX's Interoperability Lab and compliance testing
between the      Non-Transparent                                           at the PCI-SIG plug-fest.
address                   Port
                                                                           Applications & Usage Models
domains; and     I/O
                                                                           Suitable for host-centric as well as peer-to-peer traffic
scratchpad                                                                 patterns, the PEX 8632 can be configured for a broad
                                                                           range of form factors and applications.
registers        I/O                               NT
(accessible
                                  PEX 8632

from both        I/O
CPUs) allow      Figure 2. Non-Transparent Port
inter-processor

communication (see Figure 2).

Dual Cast
The PEX 8632 supports Dual Cast, a feature which
allows for the copying of data (e.g. packets) from one
ingress port to two egress ports allowing for higher
performance in dual-graphics, storage, security, and
redundant applications.

Read Pacing                                                                Host Centric Fan-out
The Read Pacing feature allows users to throttle the                       The PEX 8632, with its symmetric or asymmetric lane
amount of read requests being made by downstream                           configuration capability, allows user-specific tuning to a
devices. When a downstream device requests several                         variety of host-centric applications. Figure 3 shows a
long reads back-to-back, the Root Complex gets tied up                     typical server-based design where the root complex
in serving this downstream port. If this port has a narrow                 provides a PCI Express link that needs to be expanded to
link and is therefore slow in receiving these read packets                 a larger number of smaller ports for a variety of I/O
from the Root Complex, then other downstream ports                         functions. In this example, the PEX 8632 has an 8-lane
may become starved thus, impacting performance. The                      upstream port, and four downstream ports using a
Read Pacing feature enhances performances by allowing                      combination of x4 and x8 links.
for the adequate servicing of all downstream devices.
                                                                                                                                      CPU CPU

                                                                                           CPU CPU

Hot Plug for High Availability                                                             Chipset          Memory
Hot plug capability allows users to replace hardware
modules and perform maintenance without powering                           Endpoint    x4           x8
down the system. The PEX 8632 hot plug capability
feature makes it suitable for High Availability (HA)                                   x8
applications. Three downstream ports include a
Standard Hot Plug Controller. If the PEX 8632 is used in                                       PEX 8632
an application where one or more of its downstream
ports connect to PCI Express slots, each port's Hot Plug                   Endpoint        x8            x4
Controller can be used to manage the hot-plug event of
its associated slot. Every port on the PEX 8632 is                                         x8           x4

                                                                           Figure 3. Fan-in/out Usage

                                                       Preliminary - PLX Confidential
Backwards Compatibility with PCIe Gen1                      20 AMC Blades Fabric
The PEX 8632 enables a PCIe Gen2 native chipset to
create PCIe Gen1 (2.5 Gbps) slots and/or communicate                                                        To
with PCIe Gen1 endpoints. The PEX 8632 is backwards                                                    Backplane
compatible with PCIe Gen1 devices and will
automatically negotiate down to Gen1 bit-rates (2.5                                                                                                            CPU
Gpbs) when connected to a Gen1 endpoint. In Figure 3,
the PCIe slots connected to the PEX 8632's downstream                                                                   PEX 8632
ports can be populated with either PCIe Gen1 or PCIe
Gen 2 devices. Conversely, the PEX 8632 can be used to                                                              NT
create Gen 2 slots on a Gen 1 native Chip Set in the
same fashion.                                                                                                          To other
                                                                                                       PEX 8632 Fabric

               CPU         CPU                              Figure 5. ATCA/MicroTCA Backplane Usage
               CPU         CPU

                Gen2                 Memory                 Failover Storage Systems with Dual Cast
               Chipset                                      The PEX 8632's Dual Cast feature proves to be very
                                                            useful in storage systems. In the example shown in
x16                             x8                          Figure 6, the Dual Cast feature enables the PEX 8632 to
                                                            copy data coming from the host to two downstream ports
Graphics Slot                                               (see yellow traffic patterns) in one transaction as
                                                            opposed to having to execute two separate transactions
                           PEX 8632                         to send data to the redundant chassis. By offloading the
                                                            task of backing up data onto the secondary system,
                     x4             Four x4 Gen1 slots      processor and system performance is enhanced. The
                                                            PEX 8632's NT port is used to isolate the backup system
Endpoint                                                    from the primary system.

                       x4                                   CPU      CPU                      CPU      CPU      Backup
                                                            CPU      CPU                      CPU      CPU      System
Endpoint

         Figure 4. Creating PCIe Gen1 Slots                 Chipset         Memory            Chipset           Memory
                                                                                  x8
Backplane Communication                                         x8                               x8
The PEX 8632 is also well suited for backplane                            x8
applications demanding a large number of ports. Figure      PEX 8632                          NT
5 represents an ATCA or MicroTCA backplane
application with two switch fabric blades and multiple      x8                                 PEX 8632
AMC blades. In this example, two PEX 8632s provide
peer-to-peer data exchange for up to 20 AMC blades                                        x8                x8
connecting to the switch fabric. The PEX 8632 utilizes
its NT port to isolate the hosts on the switch fabrics and                NT                  NT
the remaining 10 downstream ports on each switch are
used to fan-out to the 20 AMC blades (or 10 AMC                  PEX 8616             PEX 8616
Carrier Modules).
                                                                 x4       x4          x4      x4

                                                                 FC       FC          FC      FC

                                                            Control Control           Control Control

                                                                 8 Disk Chassis       8 Disk Chassis

                                                            Figure 6. Dual Cast in Storage Systems

                                     Preliminary - PLX Confidential
Software Usage Model                                         Development Tools

From a system model viewpoint, each PCI Express port         PLX offers hardware and software tools to enable rapid
is a virtual PCI to PCI bridge device and has its own set    customer design activity. These tools consist of a
of PCI Express configuration registers. It is through the    hardware module (PEX 8632 RDK), hardware
upstream port that the BIOS or host can configure the        documentation (available at www.plxtech.com), and a
other ports using standard PCI enumeration. The virtual      Software Development Kit (also available at
PCI to PCI bridges within the PEX 8632 are compliant         www.plxtech.com).
to the PCI and PCI Express system models. The
Configuration Space Registers (CSRs) in a virtual            ExpressLane PEX 8632 RDK
primary/secondary PCI to PCI bridge are accessible by        The PEX 8632 RDK is a hardware module containing
type 0 configuration cycles through the virtual primary      the PEX 8632 which plugs right into your system. The
bus interface (matching bus number, device number, and       PEX 8632 RDK can be used to test and validate
function number).                                            customer software, or used as an evaluation vehicle for
                                                             PEX 8632 features and benefits. The PEX 8632 RDK
Interrupt Sources/Events                                     provides everything that a user needs to get their
The PEX 8632 switch supports the INTx interrupt              hardware and software development started. For more
message type (compatible with PCI 2.3 Interrupt signals)     information, please refer to the PEX 8632 RDK Product
or Message Signaled Interrupts (MSI) when enabled.           Brief.
Interrupts/messages are generated by PEX 8632 for hot
plug events, doorbell interrupts, baseline error reporting,  Software Development Kit (SDK)
and advanced error reporting.                                PLX's Software Development Kit is available for
                                                             download at www.plxtech.com/sdk. The software
                                                             development kit includes drivers, source code, and GUI
                                                             interfaces to aid in configuring and debugging the PEX
                                                             8632. For more information, please refer to the PEX
                                                             8632 RDK Product Brief.

                           Product Ordering Information

PLX Technology, Inc.       Part Number                       Description
870 Maude Ave.             PEX8632-AA50BC G                  32-Lane, 12-Port PCI Express Switch, Pb-Free (27x27mm2)
Sunnyvale, CA 94085 USA    PEX8632-AA RDK
Tel: 1-800-759-3735                                          PEX 8632 Rapid Development Kit
Tel: 1-408-774-9060
Fax: 1-408-774-2169        Please visit the PLX Web site at http://www.plxtech.com or contact PLX sales at 408-774-9060 for sampling.
Email: info@plxtech.com
Web Site: www.plxtech.com

2007 PLX Technology, Inc. All rights reserved. PLX and the PLX logo are registered trademarks of PLX Technology, Inc. ExpressLane is a trademark of PLX Technology,
Inc., which may be registered in some jurisdiction. All other product names that appear in this material are for identification purposes only and are acknowledged to be
trademarks or registered trademarks of their respective companies. Information supplied by PLX is believed to be accurate and reliable, but PLX Technology, Inc. assumes no
responsibility for any errors that may appear in this material. PLX Technology, Inc. reserves the right, without notice, to make changes in product design or specification.

PEX8632-SIL-PB-P1-0.8                                                                                                                  09/07

                           Preliminary - PLX Confidential
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved