电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PEX8617-BA50BCG

器件型号:PEX8617-BA50BCG
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:PLX Technology, Inc. (Broadcom )
下载文档

器件描述

PCI BUS CONTROLLER, PBGA324

PCI总线控制器, PBGA324

参数
PEX8617-BA50BCG功能数量 1
PEX8617-BA50BCG端子数量 324
PEX8617-BA50BCG加工封装描述 19 × 19 MM, 铅 FREE, 塑料, BGA-324
PEX8617-BA50BCG无铅 Yes
PEX8617-BA50BCG欧盟RoHS规范 Yes
PEX8617-BA50BCG状态 ACTIVE
PEX8617-BA50BCG工艺 CMOS
PEX8617-BA50BCG包装形状 SQUARE
PEX8617-BA50BCG包装尺寸 GRID 阵列
PEX8617-BA50BCG表面贴装 Yes
PEX8617-BA50BCG端子形式 BALL
PEX8617-BA50BCG端子涂层 NOT SPECIFIED
PEX8617-BA50BCG端子位置 BOTTOM
PEX8617-BA50BCG包装材料 塑料/环氧树脂
PEX8617-BA50BCG总线兼容 PCI; I2C
PEX8617-BA50BCG微处理器类型 PCI总线控制器

文档预览

PEX8617-BA50BCG器件文档内容

Version 1.1 2009

Features                                           PEX 8617

PEX 8617 General Features                          PCIe Gen 2, 5.0GT/s 16-lane, 4-port Switch

   o 16-lane, 4-port PCIe Gen 2 switch             The ExpressLaneTM PEX 8617 device offers PCI Express switching
      - Integrated 5.0 GT/s SerDes                 capability enabling users to add scalable high bandwidth, non-blocking
                                                   interconnection to a wide variety of applications including
   o 19 x 19mm2, 324-pin PBGA package              workstations, storage systems, communications platforms,
   o Typical Power: 1.93 Watts                     embedded systems, and intelligent I/O modules. The PEX 8617 is
                                                   well suited for fan-out, aggregation, and peer-to-peer applications.
PEX 8617 Key Features
                                                   High Performance & Low Packet Latency
   o Standards Compliant                           The PEX 8617 architecture supports packet cut-thru with a maximum
      - PCI Express Base Specification, r2.0       latency of 140ns (x4 to x4). This, combined with large packet memory and
         (backwards compatible w/ PCIe r1.0a/1.1)  non-blocking internal switch architecture, provides full line rate on all ports
      - PCI Power Management Spec, r1.2            for performance-hungry applications such as servers and switch fabrics.
      - Microsoft Vista Compliant                  The low latency enables applications to achieve high throughput and
      - Supports Access Control Services           performance. In addition to low latency, the device supports a max payload
      - Dynamic link-width control                 size of 2048 bytes, enabling the user to achieve even higher throughput.
      - Dynamic SerDes speed control
                                                   Data Integrity
   o High Performance                              The PEX 8617 provides end-to-end CRC (ECRC) protection and Poison bit
      - Non-blocking switch fabric                 support to enable designs that require end-to-end data integrity. PLX also
      - Full line rate on all ports                supports data path parity and memory (RAM) error correction as packets
      - Packet Cut-Thru with 140ns max packet      pass through the switch.
         latency (x4 to x4)
      - 2KB Max Payload Size                       Flexible Register & Port Configuration
      - Read Pacing (bandwidth throttling)
      - Dual Cast                                  The PEX 8617's 4 ports can be configured to lane widths of x1, x2, x4, or

   o Flexible Configuration                        x8. Flexible buffer allocation, along with the device's flexible packet flow
      - Ports configurable as x1, x2, x4, x8
      - Registers configurable with strapping      control, maximizes throughput for applications where more traffic flows in
         pins, EEPROM, I2C, or host software
      - Lane and polarity reversal                 the downstream, rather than upstream, direction. Any port can be designated
      - Compatible with PCIe 1.0a PM
                                                   as the upstream port, which can be changed dynamically. The PEX 8617 also
   o Dual-Host & Fail-Over Support
      - Configurable Non-Transparent port          provides several ways to
      - Moveable upstream port
      - Crosslink port capability                  configure its registers.   x4               x8
      - SSC Isolation
                                                   The device can be
   o Quality of Service (QoS)
      - Two Virtual Channels                       configured through         PEX 8617     PEX 8617
      - Eight traffic classes per port             strapping pins, I2C
      - Weighted round-robin source
         port arbitration                          interface, host software,

   o Reliability, Availability, Serviceability     or an optional serial
      - 2 Hot-Plug Ports with native HP Signals
      - All ports Hot-Plug capable thru I2C        EEPROM. This allows        x4 x4 x4     x4 x4
         (Hot-Plug Controller on every port)       for easy debug during
      - ECRC and Poison bit support
      - Data Path parity                           the development phase,     x4               x8
      - Memory (RAM) Error Correction              performance monitoring
      - INTA# and FATAL_ERR# signals
      - Advanced Error Reporting
      - Port Status bits and GPIO available
      - Per port error diagnostics
      - Performance Monitoring
          Per port payload & header counters
      - JTAG AC/DC boundary scan

                                                   during the operation                    NT

                                                   phase, and driver or       PEX 8617     PEX 8617
                                                   software upgrade.

                                                   Figure 1 shows some of

                                                   the PEX 8617's             x4 x2 x2     x8
                                                   common port
                                                   configurations.            Figure 1. Common Port Configurations
Dual-Host & Failover Support                                its associated slot. Every port on the PEX 8617 is
                                                            equipped with a hot-plug control/status register to
The PEX 8617 product supports a Non-Transparent             support hot-plug capability through external logic via the
                                                            I2C interface.
(NT) Port, which enables the implementation of multi-
                                                            SerDes Power and Signal Management
host systems and intelligent I/O modules in storage,        The PEX 8617 supports software control of the SerDes
                                                            outputs to allow optimization of power and signal
communications, and blade server applications. The NT       strength in a system. The PLX SerDes implementation
                                                            supports four levels of power off, low, typical, and
port allows systems to isolate host memory domains by       high. The SerDes block also supports loop-back modes
                                                            and advanced reporting of error conditions, which
presenting the processor subsystem as an endpoint rather    enables efficient management of the entire system.

than another memory        Primary Host  Secondary Host     Interoperability
system. Base address                                        The PEX 8617 is designed to be fully compliant with the
registers are used to        CPU             CPU            PCI Express Base Specification r2.0, and is backwards
                                                            compatible to PCI Express Base Specification r1.1 and
translate addresses;                                        r1.0a. Additionally, it supports auto-negotiation, lane
                                                            reversal, and polarity reversal. Furthermore, the
doorbell registers are        Root                          PEX 8617 is designed for Microsoft Vista compliance.
used to send               Complex                          All PLX switches undergo thorough interoperability
                                                            testing in PLX's Interoperability Lab and compliance
interrupts between                                          testing at the PCI-SIG plug-fest.

the address domains;              NT                        Applications & Usage Models

and scratchpad             PEX 8617      Non-Transparent    Suitable for host-centric as well as peer-to-peer traffic
registers (accessible                            Port       patterns, the PEX 8617 can be configured for a broad
                                                            range of form factors and applications.
by both CPUs) allow        End    End
inter-processor            Point  Point                     Host Centric Fan-out
communication                                               The PEX 8617, with its symmetric or asymmetric lane
(see Figure 2).         Figure 2. Non-Transparent Port      configuration capability, allows user-specific tuning to a
                                                            variety of host-centric applications. Figure 3 shows a
In a two-port configuration (as in Figure 1), the           typical workstation design where the root complex
                                                            provides a PCI Express link that needs to be expanded to
PEX 8617 can serve as an NT buffer, isolating two host      a larger number of smaller ports for a variety of I/O
                                                            functions. In this example, the PEX 8617 has a 4-lane
domains via two x8 links.                                   upstream port and three downstream ports using x4
                                                            links.
Dual CastTM
The PEX 8617 supports Dual Cast, a feature which            The PEX 8617 can also be used to create PCIe Gen 1
allows for the copying of data (e.g. packets) from one      (2.5 Gbps) ports. The PEX 8617 is backwards
ingress port to two egress ports allowing for higher        compatible with PCIe Gen 1 devices. Therefore, the
performance in dual-graphics, storage, security, and        PEX 8617 enables a Gen 2 native Chip Set to fan-out to
redundant applications.                                     Gen 1 endpoints. In Figure 3, the PCIe slots connected to
                                                            the PEX 8617's downstream ports can be populated with
Read PacingTM                                               either PCIe Gen 1 or PCIe Gen 2 devices. Conversely,
The Read Pacing feature allows users to throttle the        the PEX 8617 can also be used to create Gen 2 ports on
amount of read requests being made by downstream            a Gen 1 native Chip Set in the same fashion.
devices. When a downstream device requests several
long reads back-to-back, the Root Complex gets tied up
in serving this downstream port. If this port has a narrow
link and is therefore slow in receiving these read packets
from the Root Complex, then other downstream ports
may become starved thus, impacting performance. The
Read Pacing feature enhances performances by allowing
for the adequate servicing of all downstream devices.

Hot-Plug for High Availability
Hot-Plug capability allows users to replace hardware
modules and perform maintenance without powering
down the system. The PEX 8617 Hot-Plug capability
feature makes it suitable for High Availability (HA)
applications. Two downstream ports include a Standard
Hot-Plug Controller. If the PEX 8617 is used in an
application where one or more of its downstream ports
connect to PCI Express slots, each port's Hot-Plug
Controller can be used to manage the hot-plug event of
               CPU                  CPU                      FC                   x4                   Quad-Port FC HBA
               CPU                  CPU
                                                                      FC Cont.                           PEX 8617
                                                                                                                 x8
                                                             FC

               Chipset                           Memory      FC

          x16                            x4                           FC Cont. x4

Endpoint                                                     FC

          x16

                                    PEX 8617                     Figure 5. Quad-Port Fibre-Channel HBA

                x4                                           Failover Storage Systems
Endpoint                                                     The PEX 8617's Dual Cast feature proves to be very
                                                             useful in storage systems. In the example shown in
               x4                            x4              Figure 6, the Dual Cast feature enables the PEX 8617 to
                                                             copy data going to its two downstream ports to the
                 PCIe Gen1 or PCIe Gen2 slots                backup system and vice versa (see yellow traffic
                                                             patterns) in one transaction as opposed to having to
          Figure 3. Fan-in/out Usage                         execute two separate transactions to send data to the
                                                             redundant chassis. By offloading the task of backing up
Network Interface Cards                                      data onto the secondary system, processor and system
The PEX 8617 can also be utilized in communications          performance is enhanced. Non-Transparent (NT) ports
applications such as Network Interface Cards (NICs).         are used to isolate the host domains of the backup
NICs, like the one shown in Figure 4, can utilize the        system from the primary system.
PEX 8617 for its fan-out capabilities. In the example
below, the PEX 8617 is being used on a Dual-port 10-         CPU  CPU                             CPU  CPU      Backup
Gigabit Ethernet (GE) NIC card. The PEX 8617 utilizes        CPU  CPU                             CPU  CPU      System
a x8 link to connect to the host and two x4 downstream
links to fan-out to the 10GE ports. The peer-to-peer
communication feature of the PEX 8617 allows the
endpoints to communicate with each other without any
intervention or management by the host.

                                                             Chipset     Memory                   Chipset       Memory
                                                                               x4
                                              Dual-Port NIC      x4                               x4
                                                                       x4
                                x4                           PEX 8617                                  PEX
10 GE MAC/PHY
                                                             x4
                                                                                              NT       8617

                                             PEX 8617                                     x4                x4
                                                     x8
                                x4
10 GE MAC/PHY

                                                                       NT                         NT

                                                                  PEX 8617            PEX 8617

                                                                  x4   x4             x4          x4

              Figure 4. 10GE NIC Fan-Out                          FC   FC             FC          FC

Host Bus Adapters                                                Control Control   Control Control
The PEX 8617 is well suited for Host Bus Adapter cards
(HBAs) as well. Figure 5 shows a Quad-Port Fibre                  8 Disk Chassis   8 Disk Chassis
Channel HBAs utilizing the PEX 8617 to allow
connectivity to two Fibre Channel (FC) controllers. The          Figure 6. Dual Cast in Storage Systems
PEX 8617 uses a x8 link on the upstream port and two
x4 downstream links to fan-out to the FC Controllers
Each FC controller supports two FC ports.
Software Usage Model                                         Development Tools

From a system model viewpoint, each PCI Express port         PLX offers hardware and software tools to enable rapid
is a virtual PCI to PCI bridge device and has its own set    customer design activity. These tools consist of a
of PCI Express configuration registers. It is through the    hardware module (PEX 8617RDK), hardware
upstream port that the BIOS or host can configure the        documentation (available at www.plxtech.com), and a
other ports using standard PCI enumeration. The virtual      Software Development Kit (also available at
PCI to PCI bridges within the PEX 8617 are compliant         www.plxtech.com).
to the PCI and PCI Express system models. The
Configuration Space Registers (CSRs) in a virtual            ExpressLane PEX 8617RDK
primary/secondary PCI to PCI bridge are accessible by        The PEX 8617RDK is a hardware module containing the
type 0 configuration cycles through the virtual primary      PEX 8617 which plugs right into your system. The
bus interface (matching bus number, device number, and       PEX 8617RDK can be used to test and validate customer
function number).                                            software, or used as an evaluation vehicle for PEX 8617
                                                             features and benefits. The PEX 8617RDK provides
Interrupt Sources/Events                                     everything that a user needs to get their hardware and
The PEX 8617 switch supports the INTx interrupt              software development started. For more information,
message type (compatible with PCI 2.3 Interrupt signals)     please refer to the PEX 8617RDK Product Brief.
or Message Signaled Interrupts (MSI) when enabled.
Interrupts/messages are generated by PEX 8617 for Hot-       Software Development Kit (SDK)
Plug events, doorbell interrupts, baseline error reporting,  PLX's Software Development Kit is available for
and advanced error reporting.                                download at www.plxtech.com/sdk. The software
                                                             development kit includes drivers, source code, and GUI
                                                             interfaces to aid in configuring and debugging the
                                                             PEX 8617. For more information, please refer to the
                                                             PEX 8617RDK Product Brief.

                         Product Ordering Information

PLX Technology, Inc.     Part Number                         Description
870 Maude Ave.           PEX8617-BA50BC                      16-Lane, 4-Port PCI Express Switch (19x19mm2)
Sunnyvale, CA 94085 USA  PEX8617-BA50BC G                    16-Lane, 4-Port PCI Express Switch, Pb-Free (19x19mm2)
info@plxtech.com         PEX8617BA-AIC4U4D RDK
www.plxtech.com                                              PEX 8617 Rapid Development Kit

                         Please visit the PLX Web site at http://www.plxtech.com for sampling.

2008 PLX Technology, Inc. All rights reserved. PLX and the PLX logo are registered trademarks of PLX Technology, Inc. ExpressLane is a trademark of PLX Technology,
Inc., which may be registered in some jurisdiction. All other product names that appear in this material are for identification purposes only and are acknowledged to be
trademarks or registered trademarks of their respective companies. Information supplied by PLX is believed to be accurate and reliable, but PLX Technology, Inc. assumes no
responsibility for any errors that may appear in this material. PLX Technology, Inc. reserves the right, without notice, to make changes in product design or specification.

PEX8617-SIL-PB-1.1                                                                                                   5/09
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved