电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PEX 8605-AB50TQI G

器件型号:PEX 8605-AB50TQI G
器件类别:半导体    其他集成电路(IC)   
文件大小:2791.85KB,共4页
厂商名称:PLX Technology, Inc. (Broadcom )
标准:
下载文档

器件描述

pci interface IC 4 lane/4 port pcie gen 2.0 switch

参数
Manufacturer: PLX Technology
Product Category: PCI Interface IC
RoHS: Yes
Type: Switch - PCIe
Number of Lanes: 4 Lane
Number of Ports: 4 Port
Maximum Operating Temperature: + 85 C
Mounting Style: SMD/SMT
Package / Case: TQFN-128
Brand: PLX Technology
Minimum Operating Temperature: - 40 C
Packaging: Tray
Series: PEX 8605
Factory Pack Quantity: 90
Version: Gen2

PEX 8605-AB50TQI G器件文档内容

                                                   PEX8605, PCI Express Gen 2 Switch, 4 Lanes, 4 Ports

Highlights                                         The ExpressLaneTM PEX8605 device offers PCI Express switching capability
                                                   enabling users to add scalable high bandwidth non-blocking interconnection
PEX8605 General Features                          to a wide variety of applications including control plane applications,
                                                   consumer applications and embedded systems. The PEX8605 is well suited
     o 4-lane, 4-port PCIe Gen2 switch             for fan-out and peer-to-peer applications.
         Integrate 5.0 GT/s SerDes
                                                   Low Packet Latency & High Performance
     o 10 x 10mm2, 136-pin aQFN                    The PEX8605 architecture supports packet cut-thru with a maximum latency of
        package                                    250ns in x1 to x1 configuration. This, combined with low power consumption
                                                   and non-blocking internal switch architecture, provides full line rate on all ports
     o Typical Power: 0.8 Watts                    for low-power applications such as consumer and embedded. The low latency
                                                   enables applications to achieve high throughput and performance. In addition to
PEX8605 Key Features                              low latency, the device supports a max payload size of 256 bytes.

     o Standards Compliant                         Data Integrity
                                                   The PEX8605 provides end-to-end CRC protection (ECRC) and Poison bit
           PCI Express Base Specification, r2.1    support to enable designs that require guaranteed error-free packets. PLX also
             (backwards compatible w/ PCIe         supports data path parity and memory (RAM) error correction as packets pass
             1.0a/1.1)                             through the switch.

           PCI Power Management Spec, r1.2         Power Management and Clock Buffering
           Microsoft Windows 7 Compliant           The PEX8605 supports the following power management states: L0, L0s, L1,
           Dynamic SerDes speed control            L2/L3 Ready, L2 and L3. Moreover, the PEX8605 supports Vaux along with the
                                                   external signal WAKE# and the in-band Beacon for the PCIe endpoints to use to
     o High Performance                            inform the system host to exit the low power savings mode.

           Non-blocking switch fabric              The PEX 8605 supports three pairs of PCI Express-compliant, 100MHz, buffered
           Full line rate on all ports             HCSL output clocks, one pair for each downstream port of the switch. Each
           Packet Cut-Thru with 250ns max          clock output pair can be disabled by software or serial EEPROM when not in
                                                   use, for additional power savings. This feature greatly reduces system BOM cost
             packet latency (x1 to x1)             by eliminating the need for extra clock buffers on the PCB.
           256B Max Payload Size
                                                   Interoperability
     o Flexible Configuration                      The PEX8605 is designed to be fully compliant with the PCI Express Base
                                                   Specification r2.1 and is backwards compatible to PCI Express Base
           Ports configurable as x1, x2            Specification r1.1 and r1.0a. Additionally each port supports auto-negotiation and
           Registers configurable with strapping   polarity reversal. Furthermore, the PEX8605 is designed for Microsoft Windows
                                                   7 compliance. All PLX switches undergo thorough interoperability testing in
             pins, EEPROM, I2C, or host software   PLX's Interoperability Lab and compliance testing at the PCI-SIG plug-fest to
           Reference Clock Buffered Output         ensure compatibility with PCI Express devices in the market.

             signals for downstream ports          Device Operation Configuration Flexibility
           Lane and polarity reversal              The PEX8605 provides several ways to configure its operations. The device can
           Compatible with PCIe 1.0a PM            be configured through strapping pins, I2C interface, CPU configuration cycles
                                                   and/or an optional serial EEPROM. This allows for easy debug during the
     o Quality of Service (QoS)                    development phase and functional monitoring during the operation phase.

           Eight traffic classes per port
           Round-robin source port arbitration
           Relaxed PCI Ordering

     o Reliability, Availability,
        Serviceability

           visionPAKTM
             Per Port Performance Monitoring
             Per port payload & header counters
             SerDes Eye Capture
             Error Injection and Loopback

           All ports hot plug capable thru I2C
             (Hot-Plug Controller on every port)

           Data Path parity
           Memory (RAM) Error Correction

             signals
           INTA# and FATAL_ERR#
           Advanced Error Reporting
           Port Status bits and GPIO available
           Per port error diagnostics
           JTAG AC/DC boundary scan

     o Power Management

           WAKE#, Beacon, Vaux support

PLX Technology, www.plxtech.com                  Page 1 of 3  8/17/2011, Version 1.1
                                             PEX8605, PCI Express Gen 2 Switch, 4 Lanes, 4 Ports

Flexible Port Configurations                                        Figure 2 shows a typical fan-out design, where the processor
The PEX8605 flexible architecture supports a number of port         provides a PCI Express link that needs to be fanned into a larger
configurations as required by the target applications as shown in   number of smaller ports for a variety of I/O functions, each with
figure 1 below.                                                     different bandwidth requirements.

      x2                           x1                               Multi-Function Printer
                                                                    With its small footprint, the PEX8605 is ideal for consumer
      PEX 8605                     PEX 8605                         applications. Figure 3 shows a multi-function printer block
                                                                    diagram. The four ports in the PEX8605 provide connectivity
      x1 x1                        x1 x1 x1                         between the processor to up to three peripherals each via an x1
                                                                    connection. In this usage model, the PEX8605 provides
Figure 1. Port Configurations                                       connectivity to the processor as well as to the various ASICs.

                                                                                                                                               Scanner

                                                                                                                                                          ASIC

SerDes Power and Signal Management                                  Processor x1 PEX 8605                      x1
The PEX8605 provides low power capability that is fully                                                        x1
compliant with the PCI Express power management                                                            x1
specification. In addition, the SerDes physical links can be                                           Eth          ASIC
turned off when unused for even lower power. The PEX8605
supports software control of the SerDes outputs to allow                                                           Marking
optimization of power and signal strength in a system. The PLX                                                     Engine
SerDes implementation supports four levels of power off, low,
typical, and high. The SerDes block also supports loop-back         Figure 3. Printer Block Diagram
modes and advanced reporting of error conditions, which
enables efficient debug and management of the entire system.        Digital TV Tuner
                                                                    An example of a digital TV tuner is shown in Figure 4. In this
Port Arbitration and QoS                                            example, the integrated SoC has a single PCIe connection. The
The PEX8605 switch supports hardware fixed Round-Robin              PEX8605 is used to provide connection to the USB 3.0 endpoint,
Ingress Port Arbitration. The PEX8605 also supports Eight           a gigabit Ethernet controller and a 3D graphics engine which are
Traffic Classes (TCs) as defined in the PCIe specification.         used to connect to other consumer peripherals, to a high speed
                                                                    home network and provide advanced graphics respectively.
Applications
Suitable for fan-out, consumer, control plane applications, and                 SoC
embedded systems, PEX8605 is suited for a wide variety of form                       x1
factors and applications.
                                                                            x1  PEX 8605                       x1
Fan-Out
The PEX8605 switch, with its flexible configurations, allows                    x1
user specific tuning to a variety of host-centric as well as peer-
to-peer applications.

                                                                    3D          USB3.0                             Gbe

2.5 &5 GT/s     CPU                                                 Engine
  System
                     x1
                                                                              Figure 4. Digital TV Tuner Fan-in/out Usage
PCIe  x1 PEX 8605 x1 PCIe
                                                                    Bandwidth Bridge
                   x1                                               There are four PCIe lanes available in the PEX8605. Each one
                                                                    can represent an individual port or alternatively two can be
             PCIe                                                   joined to form a x2 port. A x2 port can provide double the
                                                                    bandwidth of a x1 port when all lanes are operating at the same
      Figure 2. Fan-in/out Usage                                    data rates (all at 2.5GT/s or 5.0GT/s). In some instances, the
                                                                    need to match the bandwidth between devices running at

PLX Technology, www.plxtech.com            Page 2 of 3                                                           8/17/2011, Version 1.1
                                   PEX8605, PCI Express Gen 2 Switch, 4 Lanes, 4 Ports

different data rates (2.5GT/s vs 5.0GT/s) is required to sustain                                                           PORT 1 X1
the performance of the faster device. Figure 5 provides an
example where the PEX8605 is configured as x2, x1, x1. In this                                                                                         Lane Status
example, the x2 link is running at the lower data rate (2.5GT/s)                                                                                            LEDs
while a single x1 port is running at the higher data rate (5.0
GT/s). In this usage model, the PEX8605 acts as a bridge               Manual                                                             PORT 2 X1               HD Power
between Gen 1 and Gen 2 devices allowing the faster device to           Reset                                                           PORT 3 X1                 Connector
operate at its full bandwidth capabilities.
                                                                                           JTAG                                         DIP switch
                                                                                          Header                                           for cfg.

                                                                       12V-to-1V                                             PEX               I2C
                                                                          Non-Iso                                                                EEPROM
                                                                               Converter                                    PEX8518

                                                                                                                           PE8X5816805

                                                                                          RefClk

Bandwidth                                                                                 PERST#  Reset
  Bridge                                                                                           Ckt.
                                                                                                   (Upstream Port)

                                                                                                                       x1

   Gen 1  x2 PEX 8605 x1 Gen 2                                               Figure 6. PEX8605 Rapid Development Kit
2.5 GT/s                              5.0 GT/s
                                                                  Software Development Kit (SDK)
Figure 5. Gen 1 to Gen 2 Bandwidth Bridge                         PLX's Software Development Kit is available for download at
                                                                  www.plxtech.com/sdk. The software development kit includes
Software Usage Model                                              drivers, source code, and interfaces to aid in configuring and
                                                                  debugging the PEX8605.
From a system model viewpoint, each PCI Express port is a
virtual PCI to PCI bridge device and has its own set of PCI       Both performancePAK and visionPAK are supported by PLX's
Express configuration registers. It is through the upstream port  RDK and SDK, the industry's most advanced hardware- and
that the BIOS or host can configure the other ports using         software-development kits.
standard PCI enumeration. The virtual PCI-to-PCI bridges
within the PEX8605 are compliant to the PCI and PCI Express       Product Ordering Information
system models. The Configuration Space Registers (CSRs) in a
virtual primary/secondary PCI-to-PCI bridge are accessible by     Part Number                     Description
type 0 configuration cycles through the virtual primary bus
interface (matching bus number, device number, and function       PEX8605-AA50NI G 4 Lane, 4 Port PCI Express Gen
number).                                                                                        2.0 Switch, Pb-Free (10x10mm2

Interrupt Sources/Events                                                                          aQFN)
The PEX8605 supports the INTx interrupt message type
(compatible with PCI 2.3 Interrupt signals) or Message Signaled   PEX8605-AA RDK PEX 8605 Rapid Development Kit
Interrupts (MSI) when enabled. Interrupts/messages are
generated by PEX8605 for Hot-Plug events, doorbell interrupts,                                    + CM108 (one x1 upstream port,
baseline error reporting, and advanced error reporting.
                                                                                                  three x1 downstream ports)

                                                                  PEX 8605-AA-2U1D PEX 8605 Rapid Development Kit

                                                                  RDK                             + CM107 (one x2 upstream port,

Development Tools                                                                                 two x1 downstream ports)
PLX offers hardware and software tools to enable rapid
customer design activity. These tools consist of a hardware       PLX Technology, Inc. All rights reserved. PLX, the PLX logo, ExpressLane,
module (PEX8605 RDK), hardware documentation (available at        Read Pacing, Dual Cast, performancePAK and visionPAK are trademarks of
www.plxtech.com), and a Software Development Kit (also            PLX Technology, Inc. All other product names that appear in this material are
available at www.plxtech.com).                                    for identification purposes only and are acknowledged to be trademarks or
                                                                  registered trademarks of their respective companies. Information supplied by
ExpressLane PEX8605 RDK                                           PLX is believed to be accurate and reliable, but PLX assumes no responsibility
The PEX8605 RDK is a hardware module containing the               for any errors that may appear in this material. PLX reserves the right, without
PEX8605 which plugs right into your system. The PEX8605           notice, to make changes in product design or specification.
RDK can be used to test and validate customer software, or used
as an evaluation vehicle for PEX8605 features and benefits. The   Visit www.plxtech.com for more information.
PEX RDK provides everything that a user needs to get their
hardware and software development started.

PLX Technology, www.plxtech.com               Page 3 of 3                                                                             8/17/2011, Version 1.1
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

PLX Technology:

  PEX 8605-AB-2U1D RDK PEX 8605-AB50TQI G PEX 8605-AB RDK PEX 8605-AB-T RDK PEX 8605-AA50NI G
PEX 8605-AB50NI G
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved