电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

PCI9054

器件型号:PCI9054
器件类别:微处理器
文件大小:387.12KB,共0页
厂商名称:PLX [PLX Technology]
厂商官网:http://www.plxtech.com/
下载文档

器件描述

PCI BUS CONTROLLER,

PCI总线控制器,

参数

PCI9054功能数量 1
PCI9054端子数量 225
PCI9054最大工作温度 85 Cel
PCI9054最小工作温度 -40 Cel
PCI9054最大供电/工作电压 3.6 V
PCI9054最小供电/工作电压 3 V
PCI9054额定供电电压 3.3 V
PCI9054外部数据总线宽度 32
PCI9054加工封装描述 ROHS COMPLIANT, 塑料, BGA-225
PCI9054无铅 Yes
PCI9054欧盟RoHS规范 Yes
PCI9054状态 ACTIVE
PCI9054工艺 CMOS
PCI9054包装形状 SQUARE
PCI9054包装尺寸 GRID 阵列
PCI9054表面贴装 Yes
PCI9054端子形式 BALL
PCI9054端子间距 1.5 mm
PCI9054端子涂层 NOT SPECIFIED
PCI9054端子位置 BOTTOM
PCI9054包装材料 塑料/环氧树脂
PCI9054温度等级 INDUSTRIAL
PCI9054地址总线宽度 32
PCI9054总线兼容 PCI; I2C
PCI9054最大FCLK时钟频率 33 MHz
PCI9054微处理器类型 PCI总线控制器

文档预览

PCI9054器件文档内容

Highlights                            PCI 9054
s PCI v2.2 compliant 32-bit 33MHz
                                    PCI Bus Master I/O Accelerator Chip
Bus Master Interface Controller
enables PCI Burst Transfers up to         Continuing our tradition of providing the world's most advanced and highest
132Mbytes/second                          performance PCI-to-Local bus devices, PLX is offering the PCI 9054 Bus Master
                                           I/O Accelerator. The PCI 9054 is an ideal solution for high performance
s General Purpose Bus Master               Motorola MPC 850/860 PowerQUICC designs, CompactPCI Hot Swap adapters,
Interface featuring an advanced           PCI bus master adapters, and embedded host designs. The PCI 9054 offers a
Data Pipe ArchitectureTM which            variety of technological advances and features designed to simplify complex
includes two DMA engines, pro-            telecom, networking and I/O adapter embedded designs.
grammable Target and Initiator            Motorola MPC 850/860 PowerQUICC Designs
data transfer modes and PCI               The 3.3V PCI 9054 is a perfect match for high performance MPC 850/860 adapter
messaging functions                       designs. The PCI 9054 provides an advanced Data Pipe ArchitectureTM with two
                                           DMA engines, an enhanced direct-connect interface to the MPC 850/860, a
s PCI v2.2 Power Management                50MHz Local bus, and an industrial temperature range 225-ball PBGA.
Spec compatible                           CompactPCI Hot Swap Adapter Designs
                                           To address the expanding CompactPCI Hot Swap market, the PCI 9054 offers a
s PCI v2.2 Vital Product Data              configurable Local Bus, unlimited bursting, and Hot Swap Friendly features like
(VPD) configuration support               the Hot Swap Configuration Register, and resources for software connection
                                           control of the ENUM# signal, ejector switch, and the status LED.
s PCI Dual Address Cycle                   Additional PCI Bus Master Features
(DAC) support                             For advanced high performance adapter designs, the PCI 9054 also offers Hot
                                           Plug compatibility, power management and incorporates PLX's proven industry
s Programmable Interrupt Generator         standard I2O v1.5 Ready messaging unit.

s Programmable Burst                             The flexible PCI 9054 local bus allows easy connection to a wide variety of
Management                                memory, I/O peripherals and CPUs including direct connections to the Motorola
                                           MPC 850/860, Intel i960, IBM PPC 401 processors and many others. Take advan-
s Supports Type 0 and Type 1               tage of what industry leaders already know: PLX PCI Accelerators are the solution
Configuration Cycles                      for leading telecom, networking, and I/O adapter designs.

s Supports Local Bus Direct-
Connect to MPC 850/860
PowerQUICC, Intel i960, and
IBM PPC 401 CPUs and similar
bus protocol devices

s 3.3V, 5V Tolerant PCI signaling
supports Universal PCI Adapter
designs

s Flexible 3.3V, 5V Tolerant Local
Bus operation up to 50MHz

s 32-Bit Multiplexed, or Non-
Multiplexed Local Bus Supports
8-, 16-, and 32-Bit Peripheral
and Memory devices

s CompactPCI Hot Swap Friendly

s I2O v1.5 Ready Messaging Unit
s Industrial Temp Range Operation

s 3.3V CMOS in 176-pin PQFP
or 225-ball PBGA packages
PCI 9054 I/O Accelerator                        PCI Initiator                              850/860 processor. The PCI 9054's flexi-
The PCI 9054, a 32-bit 33MHz Bus                s Type 0 and Type 1 configuration cycles   ble, 3.3V, 5V tolerant I/O buffers com-
Master I/O Accelerator, is the most             s All PCI Memory and I/O cycles supported  bined with a local bus operation up to
advanced general purpose bus master             s Initiator READ prefetching               50MHz is ideally suited for current and
device available. It offers a robust PCI v2.2   s Burst length control--programmable       future PowerQUICC processors. The
specification implementation enabling                                                      PCI 9054 also provides support for the
burst transfers up to 132Mbytes/second.          threshold pointer                         MPC860 IDMA channel for movement of
The PCI 9054 incorporates PLX's industry        s Unaligned transfer control               data between internal MPC860 I/O and
leading Data Pipe ArchitectureTM including      s Endian swapping                          the PCI bus. In addition, the PCI 9054
DMA engines, programmable PCI                                                              also makes use of the advanced Data
Initiator and Target data transfer modes        PCI Target                                 Pipe Architecture including unlimited
and PCI messaging functions.                    s Multiple independent address spaces      burst capability as shown in figure 1.
                                                s Dynamic local bus width control
Data Pipe ArchitectureTM                        s Target READ prefetching                     1 For PowerQUICC IDMA operation,
                                                s Endian swapping                            the PCI 9054 transfers data to PCI
Dual DMA Channels                               s Local bus priority control                 under the control of the IDMA hand-
s Dual independent channels--provides           s Latency timer                              shake protocol.
                                                                                              2 At the same time, the PCI 9054 Data
flexible prioritization scheme                 PCI Messaging                                Pipe ArchitectureTM DMA can be oper-
s Direct H/W control of DMA                     s Complete messaging unit with mailbox       ated bi-directionally, with the PCI 9054
                                                                                             as the master for both buses, to manage
-Demand mode DMA operation                      registers, doorbell registers               transfers of data from the local bus
                                                s Queue management pointers which can        to the PCI bus or from the PCI bus to
-Block Mode or Scatter/Gather operation                                                     the local bus. This is a prime example
                                                 be used for message passing under the       of how the PCI 9054 provides superior
-End of Transfer (EOT) signal                   I2O protocol or a custom protocol.          general purpose bus master perfor-
                                                PCI 9054 PCI Applications                    mance and gives the designer using the
s Programmable burst length including                                                        PowerQUICC processor greater flexibility
unlimited burst                                High performance Motorola MPC                in implementing multiple simultaneous
                                                850/860 PowerQUICC Designs                   I/O transfers. The PCI 9054 has unlimit-
s Shuttle mode DMA channel support              A key application for the PCI 9054 is        ed bursting capability which enhances
--Automatic invalidation of used               Motorola MPC 850/860 based adapters          any MPC860 PowerQUICC design.
DMA descriptors                                for telecom and networking applications.
                                                                                           High Performance CompactPCI
s Unaligned transfer support                                                               Adapter Designs
                                                                                           Another key application for the PCI 9054
                                             2                                             is CompactPCI adapters for telecom and
                                                                                           networking applications. These applica-
                 1 PowerQUICC                       MEM                                    tions include high performance commu-
                                                                                           nications like WAN/LAN controller cards,
                           MPC860                                                          high speed modem cards, frame relay
                                                                                           cards, and telephony cards for telecom
   PCI 9054      IDMA                            2       Local Bus                         switches and remote access systems.
I/O Accelerator          DMA 0
                                                                                                The PCI 9054 has intergrated key
                                          DMA 1     ROM                                    features to enable live-insertion of Hot
                                                                                           Swap CompactPCI adapters. The PCI
PCI Bus                                         Figure 1.                                  9054 PICMG 2.1 compatible Hot Swap
                                                High Performance MPC860                    Friendly PCI interface includes both Hot
                                                PowerQUICC Adapter Design                  Swap Capable and Friendly features:

s Supports PCI bus mastering from local         These applications include high perfor-    Hot Swap Capable
slave-only devices                             mance communications like WAN/LAN
                                                controller cards, high speed modem cards,  s PCI specification v2.1 or better
s Scatter/Gather list management                frame relay cards, and networking cards
-Descriptors can be in the PCI or local        for routers and switches to name a few.    s Tolerant of Vcc from early power
bus memory                                     The PCI 9054 simplifies designs by pro-    s Tolerant of asynchronous reset
                                                viding an industry leading enhanced
-Allows independent scatter/gather             direct-connect interface to the MPC        s Tolerant of precharge voltage
ring management
s Has limited I/O pin leakage at             s Programmable Prefetch Counter-The PCI                  s Posted Memory Writes-Supports Posted
precharge voltage                            9054 can be programmed to prefetch                       Memory Writes (PMW) for maximum
                                              data during PCI Initiator and PCI Target                 performance and to avoid potential
Hot Swap Friendly                             operations. The prefetch size can be                     deadlock situations
s Incorporates the Hot Swap                   programmed to match the master burst
                                              length or can be used as Read Ahead                     PCI Bus Operation
Control/Status register (HS_CSR)                                                                     s PCI Dual-Address Cycle (DAC)-Support

I/O Chips (Datacom, Telecom, Storage, etc.)                                                            (64-bit Address Space) enables 64-bit
                                                                                                       addressing in 64-bit PCI host systems
I/O             CPU
                                                                                                      s PCI Power Management-Supports four
     Local Bus                                                        PCI Bus                          power states for PCI functions D0, D1,
                                                                                                       D2, and D3hot and the Power
                                                PCI 9054                                               Management Event interrupt (PME#)
                                             I/O Accelerator
                                                                                                      s New Capabilities Structure-Supports
RAM             ROM                                                                                    New Capabilities registers to define
                                                                                                       additional capabilities of PCI functions

                                                                                                      Local Bus Operation

                                                                                                      s Programmable Local Bus-Runs up

Figure 2. High Performance CompactPCI Adapter                                                         to 50MHz and supports non-multi-

                                                                                                      plexed 32-bit address/data, multiplexed

s Incorporates an Extended Capability         mode data. The PCI 9054 reads single                     32-bit, and slave accesses of 8-, 16-, or
Pointer (ECP) mechanism                      data (8-, 16-, or 32-bit) if the master                  32-bit Local Bus devices. Allows Local
                                              initiates a single cycle; otherwise, the PCI             Bus bursting up to 200Mbytes/second.
s Incorporates added resources for soft-      9054 prefetches the programmed size.                    s Three PCI-to-Local Address Spaces-The
ware control of ENUM#, the ejector                                                                    PCI 9054 supports three PCI-to-Local
switch, and the status LED, which indi-     s Six Programmable FIFOs for concurrent                   Address spaces when the PCI 9054 is
cates to the user insertion/removal          burst transactions                                       in PCI Target mode. These spaces (Space
                                                                                                       0, Space 1, and Expansion ROM spaces)
PCI Bus Embedded Host Design                 s Zero wait state burst operation                         allow any PCI Bus Master to access
Another application for the PCI 9054 is                                                                the local memory spaces with program-
PCI host embedded system designs such        s Serial EEPROM Interface-Contains an                     mable wait states, bus width, and burst
as network switches and routers, printer      interface for an optional serial EEPROM                  capabilities.
engines, set-top boxes and industrial         that can be used to load configuration
equipment. In this configuration, the PCI     information. The PCI 9054 can also be                   Figure 3.
9054 Data Pipe Architecture allows high       configured by a local CPU.                              PCI Bus Embedded
performance transfer modes. In addition,
                                             s Clock-The Local Bus interface runs from
                                              a local TTL clock and asserts the neces-
                                              sary internal clocks. This clock runs

the PCI 9054 supports both Type 0 and        asynchronously to the PCI clock.                         Host Design

Type 1 PCI configuration cycles which        s Big/Little Endian Conversion-Supports

allows the PCI 9054 to configure other       dynamic switching between Big

PCI devices or cards in the system.          Endian and Little                              I/O Chips (Datacom, Telecom, Storage, etc.)
                                             Endian data for PCI

Additional Features                           Initiator, PCI Target,                                  CPU                  I/O           I/O
                                              DMA, and internal
General Purpose Bus Master Operation          register accesses on             I/OPACcIc9e0le5r4ator           MEM                 Local Bus
s Advanced Data Pipe Architecture             the Local Bus                                                                     I/O

includes DMA engines, PCI Initiator, PCI    s Fully supports the              PCI Bus                PCI I/O
Target, and PCI messaging functions.         Vital Product
                                              Data (VPD) PCI
s Dual independently programmable             extension-Provides
Data Pipe Architecture DMA engines           an alternate access
with programmable FIFOs. Each channel        method other than
supports block and scatter/gather            Expansion ROM for
DMA modes.                                   Vital Product Data

s 5V Tolerant Operation-The PCI 9054

requires 3.3 Vcc. It provides 3.3V signal-   s Interrupt Generator-                                   PCI Slots
ing with 5V I/O tolerance on both the         Can assert PCI and local
PCI and Local Buses.                          interrupts from external

                                             and internal sources
                    PCI Bus                  PCI Bus          Internal                                                               Serial
                                                                                                                                                                             Local BusStateRegistersEEPROM
                           PCI Bus          Machines         PCI Con g                                                           Initialization      Local Bus
                           Interface                        Local Con g                                                                              Interface:
                                           PCI Initiator      Run-Time                                                             Local Bus
                                            (For Direct                                                                               State          Dynamic Bus
                                           Master Xfers)        DMA                                                                                   Width 8,16
                                                           I2O Messaging                                                           Machines           or 32-bit
                                           PCI Initiator
                                            (for Ch 0/1        FIFOs                                                               Local Slave       Endian
                                            DMA Xfers)    Dir. Master Write                                                         (for Direct       Conversion
                                                                                                                                  Master Xfers)
                                            PCI Target    Dir. Master Read                                                                            Muxed or
                                            (For Direct                                                                           Local Master        non-Muxe
                                           Slave Xfers)   DMA 0 PCI-Loc                                                            (for Ch 0/1        Addr/Data
                                                                                                                                   DMA Xfers)
                                                          DMA 1 PCI-Loc
                                                                                                                                  Local Master
                                                          Dir. Slave WReraitde                                                      (for Direct
                                                                                                                                   Slave Xfers)
                                                           Dir. Slave Read

                           Control         I20 Messaging  DMA                                                                    DMA Scatter/Gather  Unaligned Xfer
                            Logic

                    PCI 9054 Internal Block Diagram

Development Tool Support                   enable designers to quickly bring new                                                                     through standard APIs, I 2O messaging
                                                                                                                                                     protocols, PCI debug tools, and example
PLX recognizes that software often repre-  designs to production without worrying                                                                    drivers.
sents the largest investment in develop-
ment. The PCI 9054 is supported by a       about the complexities of implementing                                                                         PCI 9054 design support is provided
variety of development tools designed                                                                                                                through RDKs which provide a exible
to assist the designer in the form of      PCI and I 2O.                                                                                             PCI development board, complete with
Reference Design Kits (RDK), and                The PCI 9054 is fully compatible                                                                     Orcad schematics, documentation,
Software Design Kits (SDK). These Kits                                                                                                               and software.
                                           with PLX's PCI SDK and I 2O SDK
                                           software development kits which allow

                                           quick and easy development of high per-

                                           formance local and host PCI software

                                      Product Ordering Information

PLX Technology, Inc.                  PCI 9054-AC50BI          PCI to Local Bus Master I/O Accelerator Chip PBGA Package
870 Maude Ave.                        PCI 9054-AC50BI F        PCI to Local Bus Master I/O Accelerator Chip PBGA Package (Lead-Free)
Sunnyvale, CA 94085 USA               PCI 9054-AC50PI          PCI to Local Bus Master I/O Accelerator Chip PQFP Package
Tel: 1-800-759-3735                   PCI 9054-AC50PI F        PCI to Local Bus Master I/O Accelerator Chip PQFP Package (Lead-Free)
Tel: 1-408-774-9060                   CompactPCI 9054RDK-86     PCI 9054 Reference Design Kit with Motorola MPC860 PowerQUICC CPU
Fax: 1-408-774-2169                   PCI SDK                  PCI Software Development Kit for Motorola MPC860 PowerQUICC CPU
Email: info@plxtech.com               I2O SDK                  I2O Software Development Kit for Motorola MPC860 PowerQUICC CPU
Web Site: www.plxtech.com

2001 PLX Technology, Inc. All rights reserved. PLX and PLXMon are trademarks of PLX Technology, Inc. All other product names         that appear in this material are for identi cation purposes only and are acknowledged to be
trademarks or registered trademarks of their respective companies. Information supplied by PLX is believed to be accurate and r  eliable, but PLX Technology, Inc. assumes no responsibility for any errors that may appear in this
material. PLX Technology reserves the right, without notice, to make changes in product design or speci cation. .

9054-SIL-PB-P2-2.0                                                                                                                                                                      6/00 4K
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

PCI9054器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved