电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

PCA9535D/G,118

器件型号:PCA9535D/G,118
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:NXP
厂商官网:https://www.nxp.com
下载文档

器件描述

16 I/O, PIA-GENERAL PURPOSE, PDSO24

16 输入/输出, 通用PIA, PDSO24

参数

PCA9535D/G,118功能数量 1
PCA9535D/G,118端子数量 24
PCA9535D/G,118最大工作温度 85 Cel
PCA9535D/G,118最小工作温度 -40 Cel
PCA9535D/G,118最大供电/工作电压 5.5 V
PCA9535D/G,118最小供电/工作电压 2.3 V
PCA9535D/G,118额定供电电压 3 V
PCA9535D/G,118输入输出总线数量 16
PCA9535D/G,118加工封装描述 4.40 MM, PLASTIC, MO-153, SOT-355-1, TSSOP-24
PCA9535D/G,118无铅 Yes
PCA9535D/G,118欧盟RoHS规范 Yes
PCA9535D/G,118中国RoHS规范 Yes
PCA9535D/G,118状态 ACTIVE
PCA9535D/G,118工艺 CMOS
PCA9535D/G,118包装形状 RECTANGULAR
PCA9535D/G,118包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
PCA9535D/G,118表面贴装 Yes
PCA9535D/G,118端子形式 GULL WING
PCA9535D/G,118端子间距 0.6500 mm
PCA9535D/G,118端子涂层 NICKEL PALLADIUM GOLD
PCA9535D/G,118端子位置 DUAL
PCA9535D/G,118包装材料 PLASTIC/EPOXY
PCA9535D/G,118温度等级 INDUSTRIAL
PCA9535D/G,118微处理器类型 PIA-GENERAL PURPOSE
PCA9535D/G,118端口数 2

文档预览

PCA9535D/G,118器件文档内容

PCA9535; PCA9535C

16-bit I2C-bus and SMBus, low power I/O port with interrupt

Rev. 05 -- 15 September 2008  Product data sheet

1. General description

                              The PCA9535 and PCA9535C are 24-pin CMOS devices that provide 16 bits of General
                              Purpose parallel Input/Output (GPIO) expansion for I2C-bus/SMBus applications and was
                              developed to enhance the NXP Semiconductors family of I2C-bus I/O expanders. The
                              improvements include higher drive capability, 5 V I/O tolerance, lower supply current,
                              individual I/O configuration, and smaller packaging. I/O expanders provide a simple
                              solution when additional I/O is needed for ACPI power switches, sensors, push buttons,
                              LEDs, fans, etc.

                              The PCA9535 and PCA9535C consist of two 8-bit Configuration (Input or Output
                              selection), Input, Output and Polarity Inversion (active HIGH or active LOW operation)
                              registers. The system master can enable the I/Os as either inputs or outputs by writing to
                              the I/O configuration bits. The data for each input or output is kept in the corresponding
                              Input or Output register. The polarity of the read register can be inverted with the Polarity
                              Inversion register. All registers can be read by the system master. Although pin-to-pin and
                              I2C-bus address compatible with the PCF8575, software changes are required due to the
                             enhancements and are discussed in Application Note AN469.

                              The PCA9535 is identical to the PCA9555 except for the removal of the internal I/O pull-up
                              resistor which greatly reduces power consumption when the I/Os are held LOW.

                              The PCA9535C is identical to the PCA9535 except that all the I/O pins are
                              high-impedance open-drain outputs.

                              The PCA9535 and PCA9535C open-drain interrupt output is activated when any input
                              state differs from its corresponding Input Port register state and is used to indicate to the
                              system master that an input state has changed. The power-on reset sets the registers to
                              their default values and initializes the device state machine.

                              Three hardware pins (A0, A1, A2) vary the fixed I2C-bus address and allow up to eight
                              devices to share the same I2C-bus/SMBus. The fixed I2C-bus address of the PCA9535
                              and PCA9535C are the same as the PCA9555 allowing up to eight of these devices in any
                              combination to share the same I2C-bus/SMBus.

2. Features

                              I Operating power supply voltage range of 2.3 V to 5.5 V
                              I 5 V tolerant I/Os
                              I Polarity Inversion register
                              I Active LOW interrupt output
                              I Low standby current
                              I Noise filter on SCL/SDA inputs
NXP Semiconductors                                    PCA9535; PCA9535C

                                          16-bit I2C-bus and SMBus, low power I/O port with interrupt

                    I No glitch on power-up
                    I Internal power-on reset
                    I 16 I/O pins which default to 16 inputs
                    I 0 Hz to 400 kHz clock frequency
                    I ESD protection exceeds 2000 V HBM per JESD22-A114, 200 V MM per

                        JESD22-A115, and 1000 V CDM per JESD22-C101
                    I Latch-up testing is done to JEDEC Standard JESD78 which exceeds 100 mA
                    I Offered in four different packages: SO24, TSSOP24, HVQFN24 and HWQFN24

3. Ordering information

                    Table 1. Ordering information

                    Type number Package

                               Name       Description                                            Version

                    PCA9535D SO24         plastic small outline package; 24 leads;               SOT137-1
                                          body width 7.5 mm

                    PCA9535PW TSSOP24 plastic thin shrink small outline package; 24 leads; body SOT355-1
                                                           width 4.4 mm

                    PCA9535BS HVQFN24 plastic thermal enhanced very thin quad flat package; SOT616-1
                                                           no leads; 24 terminals; body 4 4 0.85 mm

                    PCA9535HF HWQFN24 plastic thermal enhanced very very thin quad flat          SOT994-1

                                          package; no leads; 24 terminals; body 4 4 0.75 mm

                    PCA9535CD SO24        plastic small outline package; 24 leads;               SOT137-1
                                          body width 7.5 mm

                    PCA9535CPW TSSOP24 plastic thin shrink small outline package; 24 leads; body SOT355-1
                                                           width 4.4 mm

                    PCA9535CHF HWQFN24 plastic thermal enhanced very very thin quad flat         SOT994-1

                                          package; no leads; 24 terminals; body 4 4 0.75 mm

                    3.1 Ordering options

                    Table 2. Ordering options

                    Type number Topside mark       Temperature range
                                                   Tamb = -40 C to +85 C
                    PCA9535D   PCA9535D            Tamb = -40 C to +85 C
                                                   Tamb = -40 C to +85 C
                    PCA9535PW PCA9535PW            Tamb = -40 C to +85 C
                                                   Tamb = -40 C to +85 C
                    PCA9535BS  9535                Tamb = -40 C to +85 C
                                                   Tamb = -40 C to +85 C
                    PCA9535HF  P35H

                    PCA9535CD  PCA9535CD

                    PCA9535CPW PCA9535C

                    PCA9535CHF P35C

PCA9535_PCA9535C_5             Rev. 05 -- 15 September 2008                         NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                       2 of 31
NXP Semiconductors                                     PCA9535; PCA9535C

4. Block diagram                           16-bit I2C-bus and SMBus, low power I/O port with interrupt

                                 PCA9535                                       8-bit                          IO1_0
                                 PCA9535C                                                                     IO1_1
                                                                               write pulse   INPUT/           IO1_2
                    A0                                                                      OUTPUT            IO1_3
                    A1                                                                       PORTS            IO1_4
                    A2                                                                                        IO1_5
                                                                                                              IO1_6
                                                                               read pulse                     IO1_7

                                           I2C-BUS/SMBus                                                      IO0_0
                                               CONTROL                                                        IO0_1
                                                                                                              IO0_2
                    SCL  INPUT                                                                                IO0_3
                    SDA  FILTER                                                                               IO0_4
                                                                                                              IO0_5
                                                                                   8-bit     INPUT/           IO0_6
                                                                                            OUTPUT            IO0_7
                                                                               write pulse   PORTS
                                                                               read pulse            VDD
                    VDD
                    VSS  POWER-ON
                            RESET

                                                                                                                    INT
                                                                                            002aac217

                                 Remark: All I/Os are set to inputs at reset.
                    Fig 1. Block diagram of PCA9535; PCA9535C

PCA9535_PCA9535C_5       Rev. 05 -- 15 September 2008                                                 NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                        3 of 31
NXP Semiconductors                              PCA9535; PCA9535C

5. Pinning information              16-bit I2C-bus and SMBus, low power I/O port with interrupt

                  5.1 Pinning

                       INT 1         PCA9535D                          24 VDD        INT 1     PCA9535PW                         24 VDD
                        A1 2        PCA9535CD                          23 SDA         A1 2    PCA9535CPW                         23 SDA
                        A2 3                                           22 SCL         A2 3                                       22 SCL
                    IO0_0 4                                            21 A0      IO0_0 4                                        21 A0
                    IO0_1 5                                            20 IO1_7   IO0_1 5                                        20 IO1_7
                    IO0_2 6                                            19 IO1_6   IO0_2 6                                        19 IO1_6
                    IO0_3 7                                            18 IO1_5   IO0_3 7                                        18 IO1_5
                    IO0_4 8                                            17 IO1_4   IO0_4 8                                        17 IO1_4
                    IO0_5 9                                            16 IO1_3   IO0_5 9                                        16 IO1_3
                    IO0_6 10                                           15 IO1_2   IO0_6 10                                       15 IO1_2
                    IO0_7 11                                           14 IO1_1   IO0_7 11                                       14 IO1_1
                      VSS 12                                           13 IO1_0     VSS 12                                       13 IO1_0

                                    002aac214                                                 002aac215

                    Fig 2. Pin configuration for SO24                             Fig 3. Pin configuration for TSSOP24

                                    PCA9535BS                                                  PCA9535HF
                                                                                              PCA9535CHF
                                                               18 A0
                    terminal 1                                 17 IO1_724 A2      terminal 1  24 A2
                    index area                                 16 IO1_623 A1      index area       23 A1
                                                               15 IO1_522 INT                           22 INT
                           IO0_0 1                             14 IO1_421 VDD                                21 VDD
                           IO0_1 2                             13 IO1_320 SDA                                     20 SDA
                           IO0_2 3                           19 SCL                                                    19 SCL
                           IO0_3 4
                           IO0_4 5                                                IO0_0 1                                        18 A0
                           IO0_5 6                                                IO0_1 2                                        17 IO1_7
                                                                                  IO0_2 3                                        16 IO1_6
                                                                                  IO0_3 4                                        15 IO1_5
                                                                                  IO0_4 5                                        14 IO1_4
                                                                                  IO0_5 6                                        13 IO1_3

                                    IO0_6 7                                                   IO0_6 7
                                         IO0_7 8                                                   IO0_7 8

                                              VSS 9                                                     VSS 9
                                                   IO1_0 10                                                  IO1_0 10
                                                        IO1_1 11                                                  IO1_1 11
                                                             IO1_2 12                                                  IO1_2 12
                                                                       002aac216                                                                          002aac880
                                                                                                              Transparent top view
                                    Transparent top view
                                                                                  Fig 5. Pin configuration for HWQFN24
                    Fig 4. Pin configuration for HVQFN24

PCA9535_PCA9535C_5                  Rev. 05 -- 15 September 2008                               NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                 4 of 31
NXP Semiconductors                                   PCA9535; PCA9535C

                                         16-bit I2C-bus and SMBus, low power I/O port with interrupt

                    5.2 Pin description

                    Table 3.  Pin description            Description
                    Symbol     Pin
                               SO24, TSSOP24
                                               HVQFN24,
                                               HWQFN24

                    INT       1                22        interrupt output (open-drain)

                    A1        2                23        address input 1

                    A2        3                24        address input 2

                    IO0_0     4                1         port 0 input/output[2]

                    IO0_1     5                2

                    IO0_2     6                3

                    IO0_3     7                4

                    IO0_4     8                5

                    IO0_5     9                6

                    IO0_6     10               7

                    IO0_7     11               8

                    VSS       12               9[1]      supply ground

                    IO1_0     13               10        port 1 input/output[2]

                    IO1_1     14               11

                    IO1_2     15               12

                    IO1_3     16               13

                    IO1_4     17               14

                    IO1_5     18               15

                    IO1_6     19               16

                    IO1_7     20               17

                    A0        21               18        address input 0

                    SCL       22               19        serial clock line

                    SDA       23               20        serial data line

                    VDD       24               21        supply voltage

                    [1] HVQFN24 and HWQFN24 package die supply ground is connected to both the VSS pin and the exposed
                          center pad. The VSS pin must be connected to supply ground for proper device operation. For enhanced
                          thermal, electrical, and board-level performance, the exposed pad needs to be soldered to the board using
                          a corresponding thermal pad on the board, and for proper heat conduction through the board thermal vias
                          need to be incorporated in the PCB in the thermal pad region.

                    [2] PCA9535 I/Os are totem pole, whereas the I/Os on PCA9535C are open-drain.

PCA9535_PCA9535C_5                       Rev. 05 -- 15 September 2008                   NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                           5 of 31
NXP Semiconductors                                           PCA9535; PCA9535C

                                                 16-bit I2C-bus and SMBus, low power I/O port with interrupt

6. Functional description

                              Refer to Figure 1 "Block diagram of PCA9535; PCA9535C".

                  6.1 Device address

                                                              slave address

                                                  0 1 0 0 A2 A1 A0 R/W

                                                         fixed  programmable
                                                                                002aac219

                    Fig 6. PCA9535; PCA9535C device address

                    6.2 Registers

6.2.1 Command byte

          The command byte is the first byte to follow the address byte during a write transmission.
          It is used as a pointer to determine which of the following registers will be written or read.

                    Table 4. Command byte

                    Command Register

                    0              Input port 0

                    1              Input port 1

                    2              Output port 0

                    3              Output port 1

                    4              Polarity Inversion port 0

                    5              Polarity Inversion port 1

                    6              Configuration port 0

                    7              Configuration port 1

PCA9535_PCA9535C_5                 Rev. 05 -- 15 September 2008                            NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                              6 of 31
NXP Semiconductors                                  PCA9535; PCA9535C

                                        16-bit I2C-bus and SMBus, low power I/O port with interrupt

6.2.2 Registers 0 and 1: Input port registers

          This register is an input-only port. It reflects the incoming logic levels of the pins,
          regardless of whether the pin is defined as an input or an output by Register 3. Writes to
          this register have no effect.

                    The default value `X' is determined by the externally applied logic level.

                    Table 5. Input port 0 Register

                    Bit        7     6                 5           4     3     2                1     0

                    Symbol I0.7      I0.6              I0.5        I0.4  I0.3  I0.2             I0.1  I0.0

                    Default    X     X                 X           X     X     X                X     X

                    Table 6. Input port 1 register

                    Bit        7     6                 5           4     3     2                1     0

                    Symbol I1.7      I1.6              I1.5        I1.4  I1.3  I1.2             I1.1  I1.0

                    Default    X     X                 X           X     X     X                X     X

6.2.3 Registers 2 and 3: Output port registers

          This register is an output-only port. It reflects the outgoing logic levels of the pins defined
          as outputs by Registers 6 and 7. Bit values in this register have no effect on pins defined
          as inputs. In turn, reads from this register reflect the value that is in the flip-flop controlling
          the output selection, not the actual pin value.

                    Table 7.   Output port 0 register
                    Bit
                    Symbol     7     6                 5             4     3     2                1     0
                    Default                                        O0.4  O0.3  O0.2             O0.1  O0.0
                               O0.7  O0.6              O0.5
                                                                     1     1     1                1     1
                               1     1                 1

                    Table 8.   Output port 1 register
                    Bit
                    Symbol     7     6                 5             4     3     2                1     0
                    Default                                        O1.4  O1.3  O1.2             O1.1  O1.0
                               O1.7  O1.6              O1.5
                                                                     1     1     1                1     1
                               1     1                 1

6.2.4 Registers 4 and 5: Polarity Inversion registers

          This register allows the user to invert the polarity of the Input port register data. If a bit in
          this register is set (written with `1'), the Input port data polarity is inverted. If a bit in this
          register is cleared (written with a `0'), the Input port data polarity is retained.

                    Table 9.   Polarity Inversion port 0 register
                    Bit
                    Symbol     7     6                 5           4       3     2                1     0
                    Default                                              N0.3  N0.2             N0.1  N0.0
                               N0.7  N0.6              N0.5        N0.4
                                                                           0     0                0     0
                               0     0                 0           0

                    Table 10.  Polarity Inversion port 1 register
                    Bit
                    Symbol     7     6                 5           4       3     2                1     0
                    Default                                              N1.3  N1.2             N1.1  N1.0
                               N1.7  N1.6              N1.5        N1.4
                                                                           0     0                0     0
                               0     0                 0           0

PCA9535_PCA9535C_5                   Rev. 05 -- 15 September 2008                               NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                   7 of 31
NXP Semiconductors                                  PCA9535; PCA9535C

                                        16-bit I2C-bus and SMBus, low power I/O port with interrupt

6.2.5 Registers 6 and 7: Configuration registers

          This register configures the directions of the I/O pins. If a bit in this register is set (written
          with `1'), the corresponding port pin is enabled as an input with high-impedance output
          driver. If a bit in this register is cleared (written with `0'), the corresponding port pin is
          enabled as an output. At reset, the device's ports are inputs.

                    Table 11.  Configuration port 0 register
                    Bit
                    Symbol     7     6     5                    4     3     2     1     0
                    Default                                   C0.4  C0.3  C0.2  C0.1  C0.0
                               C0.7  C0.6  C0.5
                                                                1     1     1     1     1
                               1     1     1

                    Table 12.  Configuration port 1 register
                    Bit
                    Symbol     7     6     5                    4     3     2     1     0
                    Default                                   C1.4  C1.3  C1.2  C1.1  C1.0
                               C1.7  C1.6  C1.5
                                                                1     1     1     1     1
                               1     1     1

                    6.3 Power-on reset

                            When power is applied to VDD, an internal power-on reset holds the PCA9535/PCA9535C
                            in a reset condition until VDD has reached VPOR. At that point, the reset condition is
                            released and the PCA9535/PCA9535C registers and SMBus state machine will initialize
                            to their default states. Thereafter, VDD must be lowered below 0.2 V to reset the device.

                            For a power reset cycle, VDD must be lowered below 0.2 V and then restored to the
                            operating voltage.

                    6.4 I/O port

                            When an I/O is configured as an input on PCA9535, FETs Q1 and Q2 are off, creating a
                            high impedance input. The input voltage may be raised above VDD to a maximum of 5.5 V.
                            In the case of PCA9535C, FET Q1 has been removed and the open-drain FET Q2 will
                            function the same as PCA9535.

                            If the I/O is configured as an output, then on PCA9535 either Q1 or Q2 is on, depending
                            on the state of the Output Port register. Care should be exercised if an external voltage is
                            applied to an I/O configured as an output because of the low-impedance path that exists
                            between the pin and either VDD or VSS.

PCA9535_PCA9535C_5                   Rev. 05 -- 15 September 2008                NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                   8 of 31
NXP Semiconductors                                              PCA9535; PCA9535C

                                                    16-bit I2C-bus and SMBus, low power I/O port with interrupt

                        data from    configuration   DQ                                (1)                               output port
                    shift register   register            FF                                          Q1                  register data
                                                                                                                         VDD
                        data from     DQ             CK                                                              Q2
                    shift register        FF        output port  input port                                              I/O pin
                                                    register     register                                                VSS
                              write   CK Q                        DQ
                    configuration                                                                                        input port
                                                                      FF                                                 register data
                              pulse                               CK                                                     to INT
                                                                 polarity inversion
                    write pulse                                  register                                                polarity
                                                                  DQ                                                     inversion
                      read pulse                                                                                         register data
                                                                      FF
                        data from                                 CK                                                         002aac218
                    shift register
                    write polarity

                             pulse

                                 At power-on reset, all registers return to default values.
                           (1) PCA9535C I/Os are open-drain only. The portion of the PCA9535 schematic marked inside the

                                 dotted line box is not in PCA9535C.

                    Fig 7. Simplified schematic of I/Os

6.5 Bus transactions

6.5.1 Writing to the port registers

          Data is transmitted to the PCA9535/PCA9535C by sending the device address and
          setting the least significant bit to a logic 0 (see Figure 6 "PCA9535; PCA9535C device
          address"). The command byte is sent after the address and determines which register will
          receive the data following the command byte.

          The eight registers within the PCA9535/PCA9535C are configured to operate as four
          register pairs. The four pairs are Input Ports, Output Ports, Polarity Inversion Ports, and
          Configuration Ports. After sending data to one register, the next data byte will be sent to
          the other register in the pair (see Figure 8 and Figure 9). For example, if the first byte is
          sent to Output Port 1 (register 3), then the next byte will be stored in Output Port 0
          (register 2). There is no limitation on the number of data bytes sent in one write
          transmission. In this way, each 8-bit register may be updated independently of the other
          registers.

PCA9535_PCA9535C_5                   Rev. 05 -- 15 September 2008                                                         NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                            9 of 31
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx
                                               xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
                                               xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx

        PCA9535_PCA9535C_5                     SCL 1 2 3 4 5 6 7 8 9                                                                                                                                   NXP Semiconductors

Product data sheet

                                                              slave address                                  command byte               data to port 0                      data to port 1
                                                                                                                                           DATA 0                              DATA 1
                                               SDA S 0 1 0 0 A2 A1 A0 0 A 0 0 0 0 0 0 1 0 A 0.7                                                         0.0 A 1.7                           1.0 A P

                                                              START condition           R/W acknowledge                    acknowledge                         acknowledge                   STOP
                                                                                                 from slave                from slave                          from slave                   condition

                                               write to port                                                                                            tv(Q)

Rev. 05 -- 15 September 2008                       data out                                                                                                                          tv(Q)
                                                from port 0                                                                                                                 DATA VALID

                                                   data out                                                                                                                                              PCA9535; PCA9535C
                                                from port 1
                                                                                                                                                                                                       16-bit I2C-bus and SMBus, low power I/O port with interrupt
                                                                                                                                                                                            002aac220

                                               Fig 8. Write to Output Port registers

                                               SCL 1 2 3 4 5 6 7 8 9

                                                              slave address             command byte                       MSB  data to register        LSB MSB    data to register         LSB
                                                                                                                                    DATA 0                     A       DATA 1                      AP
                                               SDA S 0 1 0 0 A2 A1 A0 0 A 0 0 0 0 0 1 1 0 A

         NXP B.V. 2008. All rights reserved.  START condition                          R/W acknowledge                    acknowledge                         acknowledge                    STOP
                                                                                                 from slave                from slave                          from slave                   condition
10 of 31
                                                                                                                                                                                            002aac221

                                               Fig 9. Write to Configuration registers
NXP Semiconductors                                                 PCA9535; PCA9535C

                                                       16-bit I2C-bus and SMBus, low power I/O port with interrupt

6.5.2 Reading the port registers

          In order to read data from the PCA9535/PCA9535C, the bus master must first send the
          PCA9535/PCA9535C address with the least significant bit set to a logic 0 (see Figure 6
          "PCA9535; PCA9535C device address"). The command byte is sent after the address and
          determines which register will be accessed. After a restart, the device address is sent
          again, but this time the least significant bit is set to a logic 1. Data from the register
          defined by the command byte will then be sent by the PCA9535/PCA9535C (see
          Figure 10, Figure 11 and Figure 12). Data is clocked into the register on the falling edge of
          the acknowledge clock pulse. After the first byte is read, additional bytes may be read but
          the data will now reflect the information in the other register in the pair. For example, if you
          read Input Port 1, then the next byte read would be Input Port 0. There is no limitation on
          the number of data bytes received in one read transmission but the final byte received, the
          bus master must not acknowledge the data.

                       slave address              COMMAND BYTE                 A (cont.)
SDA S 0 1 0 0 A2 A1 A0 0 A

START condition           R/W                          acknowledge
                                                          from slave
                    acknowledge
                       from slave                       data from lower or                        data from upper or
                                                       upper byte of register                    lower byte of register

                    slave address                 MSB                          LSB        MSB                            LSB

(cont.) S 0 1 0 0 A2 A1 A0 1 A                         DATA (first byte)            A            DATA (last byte)             NA P

(repeated)                               R/W                                        acknowledge  no acknowledge STOP
START condition                                                                     from master       from master condition
                                   acknowledge
                                      from slave       at this moment master-transmitter becomes master-receiver
                                                       and slave-receiver becomes slave-transmitter
                                                                                                                              002aac222

             Remark: Transfer can be stopped at any time by a STOP condition.
Fig 10. Read from register

PCA9535_PCA9535C_5                                Rev. 05 -- 15 September 2008                                           NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                          11 of 31
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx
                                               xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
                                               xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx

        PCA9535_PCA9535C_5                                                                                                                                                                                                        NXP Semiconductors

Product data sheet

                                               data into port 0

                                               data into port 1

Rev. 05 -- 15 September 2008                   INT                                            trst(INT_N)
                                                                    tv(INT_N)

                                               SCL 1 2 3 4 5 6 7 8 9                                                                                                                                                                PCA9535; PCA9535C

                                                                 slave address  R/W                        I0.x                I1.x                I0.x                I1.x  STOP condition                                       16-bit I2C-bus and SMBus, low power I/O port with interrupt

                                               SDA S 0 1 0 0 A2 A1 A0 1 A 7 6 5 4 3 2 1 0 A 7 6 5 4 3 2 1 0 A 7 6 5 4 3 2 1 0 A 7 6 5 4 3 2 1 0 1 P

                                                        START condition        acknowledge                       acknowledge         acknowledge         acknowledge   non acknowledge
                                               read from port 0                   from slave                      from master         from master         from master         from master

                                               read from port 1

                                                                                                                                                                             002aac223

         NXP B.V. 2008. All rights reserved.               Remark: Transfer of data can be stopped at any moment by a STOP condition. When this occurs, data present at the latest acknowledge phase is valid (output mode). It
                                                            is assumed that the command byte has previously been set to `00' (read Input Port register).
12 of 31
                                               Fig 11. Read Input Port register, scenario 1
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx
                                               xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x
                                               xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
                                               xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx

        PCA9535_PCA9535C_5                                                                                                                                                                                                        NXP Semiconductors

Product data sheet

                                               data into port 0                 DATA 00                    DATA 01                   DATA 02                        DATA 03
                                               data into port 1                                                                                  tsu(D)                       tsu(D)
                                                                                              th(D)
                                                                                                                                                           DATA 11
                                                                                              DATA 10                         th(D)                                                        DATA 12

Rev. 05 -- 15 September 2008                   INT                                            trst(INT_N)
                                                                    tv(INT_N)

                                               SCL 1 2 3 4 5 6 7 8 9                                                                                                                                                                PCA9535; PCA9535C

                                                                 slave address  R/W                    I0.x                   I1.x                                  I0.x                               STOP condition             16-bit I2C-bus and SMBus, low power I/O port with interrupt
                                                                                                                                                                                           I1.x

                                               SDA S 0 1 0 0 A2 A1 A0 1 A                              DATA 00      A         DATA 10  A                            DATA 03           A    DATA 12  1P

                                                        START condition        acknowledge                      acknowledge            acknowledge                           acknowledge   non acknowledge
                                               read from port 0                   from slave                     from master            from master                           from master         from master

                                               read from port 1

                                                                                                                                                                                                    002aac224

         NXP B.V. 2008. All rights reserved.               Remark: Transfer of data can be stopped at any moment by a STOP condition. When this occurs, data present at the latest acknowledge phase is valid (output mode). It
                                                            is assumed that the command byte has previously been set to `00' (read Input Port register).
13 of 31
                                               Fig 12. Read Input Port register, scenario 2
NXP Semiconductors                                    PCA9535; PCA9535C

                                          16-bit I2C-bus and SMBus, low power I/O port with interrupt

                  6.5.3 Interrupt output
                              The open-drain interrupt output is activated when one of the port pins change state and
                              the pin is configured as an input. The interrupt is deactivated when the input returns to its
                              previous state or the Input Port register is read (see Figure 11). A pin configured as an
                              output cannot cause an interrupt. Since each 8-bit port is read independently, the interrupt
                              caused by Port 0 will not be cleared by a read of Port 1 or the other way around.

                              Remark: Changing an I/O from an output to an input may cause a false interrupt to occur
                              if the state of the pin does not match the contents of the Input Port register.

7. Characteristics of the I2C-bus

                              The I2C-bus is for 2-way, 2-line communication between different ICs or modules. The two
                              lines are a serial data line (SDA) and a serial clock line (SCL). Both lines must be
                              connected to a positive supply via a pull-up resistor when connected to the output stages
                              of a device. Data transfer may be initiated only when the bus is not busy.

                  7.1 Bit transfer

                              One data bit is transferred during each clock pulse. The data on the SDA line must remain
                              stable during the HIGH period of the clock pulse as changes in the data line at this time
                              will be interpreted as control signals (see Figure 13).

                    SDA

                    SCL

                                          data line   change                      mba607
                                            stable;   of data
                                          data valid  allowed

                    Fig 13. Bit transfer

7.1.1 START and STOP conditions

          Both data and clock lines remain HIGH when the bus is not busy. A HIGH-to-LOW
          transition of the data line while the clock is HIGH is defined as the START condition (S). A
          LOW-to-HIGH transition of the data line while the clock is HIGH is defined as the STOP
          condition (P) (see Figure 14).

                             SDA                                                                  SDA

                             SCL                                                           P         SCL
                                                       S                          STOP condition  mba608

PCA9535_PCA9535C_5                          START condition                        NXP B.V. 2008. All rights reserved.

Product data sheet  Fig 14. Definition of START and STOP conditions                                  14 of 31

                                                    Rev. 05 -- 15 September 2008
NXP Semiconductors                                         PCA9535; PCA9535C

                                               16-bit I2C-bus and SMBus, low power I/O port with interrupt

                    7.2 System configuration

                            A device generating a message is a `transmitter'; a device receiving is the `receiver'. The
                            device that controls the message is the `master' and the devices which are controlled by
                            the master are the `slaves' (see Figure 15).

SDA                             SLAVE         SLAVE           MASTER         MASTER                I2C-BUS
SCL                           RECEIVER  TRANSMITTER/      TRANSMITTER    TRANSMITTER/          MULTIPLEXER

                 MASTER                    RECEIVER                         RECEIVER
             TRANSMITTER/

                RECEIVER

                                                                         SLAVE

                                                                                                  002aaa966

Fig 15. System configuration

                    7.3 Acknowledge

                            The number of data bytes transferred between the START and the STOP conditions from
                            transmitter to receiver is not limited. Each byte of eight bits is followed by one
                            acknowledge bit. The acknowledge bit is a HIGH level put on the bus by the transmitter,
                            whereas the master generates an extra acknowledge related clock pulse.

                            A slave receiver which is addressed must generate an acknowledge after the reception of
                            each byte. Also a master must generate an acknowledge after the reception of each byte
                            that has been clocked out of the slave transmitter. The device that acknowledges has to
                            pull down the SDA line during the acknowledge clock pulse, so that the SDA line is stable
                            LOW during the HIGH period of the acknowledge related clock pulse; set-up time and hold
                            time must be taken into account.

                            A master receiver must signal an end of data to the transmitter by not generating an
                            acknowledge on the last byte that has been clocked out of the slave. In this event, the
                            transmitter must leave the data line HIGH to enable the master to generate a STOP
                            condition.

                                 data output
                              by transmitter

                                                                         not acknowledge

                              data output
                              by receiver

                                                                         acknowledge

                              SCL from master             1           2  8                     9

                                               S                              clock pulse for
                                                                         acknowledgement
                                                START
                                               condition                                       002aaa987

                    Fig 16. Acknowledgement on the I2C-bus

PCA9535_PCA9535C_5                      Rev. 05 -- 15 September 2008                            NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                15 of 31
NXP Semiconductors                                                PCA9535; PCA9535C

                                                      16-bit I2C-bus and SMBus, low power I/O port with interrupt

8. Application design-in information

VDD                            10 k  10 k  10 k                           2 k       100 k    SUB-SYSTEM 1
(5 V)                                                                               (3)   (e.g., temp sensor)
                                                         VDD
                VDD                                  PCA9535                               INT
             MASTER
         CONTROLLER                              SCL       IO0_0                             SUB-SYSTEM 2
                                                 SDA       IO0_1                              (e.g., counter)
                         SCL
                         SDA                                       IO0_2                   RESET
                                                 INT
                          INT                                                                               A
                                                                   IO0_3                   ENABLE
                GND
                                                           IO0_4                                            B  controlled
                                                                                                               switch
                                                           IO0_5                                               (e.g., CBT device)

                                                           IO0_6

                                                           IO0_7                             SUB-SYSTEM 3
                                                                                           (e.g., alarm system)
                                                           IO1_0
                                                                                           ALARM
                                                           IO1_1          10 DIGIT
                                                                          NUMERIC
                                                           IO1_2          KEYPAD

                                                           IO1_3

                                                 A2        IO1_4                                               VDD

                                                           IO1_5

                                                 A1        IO1_6

                                                 A0        IO1_7

                                                      VSS

                                                                                           002aac225

             Device address configured as 1110 100Xb for this example.
             IO0_0, IO0_2, IO0_3 configured as outputs.
             IO0_1, IO0_4, IO0_5 configured as inputs.
             IO0_6, IO0_7, and IO1_0 to IO1_7 configured as inputs.
Fig 17. Typical application

PCA9535_PCA9535C_5                               Rev. 05 -- 15 September 2008                                  NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                16 of 31
NXP Semiconductors                                    PCA9535; PCA9535C

                                          16-bit I2C-bus and SMBus, low power I/O port with interrupt

                    8.1 Minimizing IDD when the I/Os are used to control LEDs

                            When the PCA9535 I/Os are used to control LEDs, they are normally connected to VDD
                            through a resistor as shown in Figure 17. Since the LED acts as a diode, when the LED is
                            off the I/O VI is about 1.2 V less than VDD. The supply current, IDD, increases as VI
                            becomes lower than VDD.

                            Designs needing to minimize current consumption, such as battery power applications,
                            should consider maintaining the I/O pins greater than or equal to VDD when the LED is off.
                            Figure 18 shows a high value resistor in parallel with the LED. Figure 19 shows VDD less
                            than the LED supply voltage by at least 1.2 V. Both of these methods maintain the I/O VI at
                            or above VDD and prevents additional supply current consumption when the LED is off.

                            This concern does not occur in the case of PCA9535C because the I/O pins are
                            open-drain.

                                                   VDD                      3.3 V       5V

                          VDD            LED   100 k                        VDD               LED
                             LEDn
                                                                              LEDn

                                              002aac189                                 002aac190

                    Fig 18. High value resistor in parallel with Fig 19. Device supplied by a lower voltage
                                the LED

9. Limiting values

                    Table 13. Limiting values
                    In accordance with the Absolute Maximum Rating System (IEC 60134).

                    Symbol Parameter                      Conditions     Min            Max        Unit

                    VDD   supply voltage                                 -0.5           +6.0       V

                    VI/O  voltage on an input/output pin                 VSS - 0.5 6               V

                    IO    output current                  on an I/O pin  -              50        mA

                    II    input current                                  -              20        mA

                    IDD   supply current                                 -              160        mA

                    ISS   ground supply current                          -              200        mA

                    Ptot  total power dissipation                        -              200        mW

                    Tstg  storage temperature                            -65            +150       C

                    Tamb  ambient temperature             operating      -40            +85        C

PCA9535_PCA9535C_5                 Rev. 05 -- 15 September 2008                         NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                         17 of 31
NXP Semiconductors                               PCA9535; PCA9535C

                                     16-bit I2C-bus and SMBus, low power I/O port with interrupt

10. Static characteristics

Table 14. Static characteristics
VDD = 2.3 V to 5.5 V; VSS = 0 V; Tamb = -40 C to +85 C; unless otherwise specified.

Symbol Parameter                     Conditions                                        Min     Typ   Max Unit

Supplies                                                                                       -
                                                                                               135
VDD       supply voltage                                                               2.3           5.5  V
                                                                                               0.25
IDD       supply current             Operating mode; VDD = 5.5 V;                      -             200  A
                                                                                               0.25
                                     no load; fSCL = 100 kHz; I/O = inputs
                                                                                               1.5
Istb      standby current            Standby mode; VDD = 5.5 V; no load;               -             1    A
                                                                                               -
                                     VI = VSS; fSCL = 0 kHz; I/O = inputs                      -
                                                                                               -
                                     Standby mode; VDD = 5.5 V; no load;               -       -     1    A
                                                                                               6
                                     VI = VDD; fSCL = 0 kHz; I/O = inputs
                                                                                               -
VPOR power-on reset voltage[1]       no load; VI = VDD or VSS                          -       -     1.65 V
Input SCL; input/output SDA                                                                    10
                                                                                               14
VIL       LOW-level input voltage                                                      -0.5          +0.3VDD V
                                                                                       0.7VDD  -
VIH       HIGH-level input voltage                                                     3       -     5.5  V
                                                                                       -1      -
IOL       LOW-level output current   VOL = 0.4 V                                       -       -     -    mA
                                     VI = VDD = VSS                                            -
IL        leakage current            VI = VSS                                                  -     +1   A
                                                                                               -
Ci        input capacitance                                                                    -     10   pF
                                                                                               3.7
I/Os                                                                                           3.7

VIL       LOW-level input voltage                                               -0.5           -     +0.3VDD V
                                                                                0.7VDD
VIH       HIGH-level input voltage                                          [2] 8              -     5.5  V
                                                                            [2] 10             -
IOL       LOW-level output current   VDD = 2.3 V to 5.5 V; VOL = 0.5 V                         -     -    mA
                                                                            [3] 1.8
                                     VDD = 2.3 V to 5.5 V; VOL = 0.7 V      [3] 1.7                  -    mA
                                                                            [3] 2.6
VOH       HIGH-level output voltage  PCA9535 only                           [3] 2.5
                                                                            [3] 4.1
                                     IOH = -8 mA; VDD = 2.3 V               [3] 4.0                  -    V

                                     IOH = -10 mA; VDD = 2.3 V                  -                    -    V
                                                                                -
                                     IOH = -8 mA; VDD = 3.0 V                   -                    -    V
                                                                                -
                                     IOH = -10 mA; VDD = 3.0 V                                       -    V

                                     IOH = -8 mA; VDD = 4.75 V                                       -    V

                                     IOH = -10 mA; VDD = 4.75 V                                      -    V

ILIH      HIGH-level input leakage current VDD = 5.5 V; VI = VDD                                     1    A

ILIL      LOW-level input leakage current VDD = 5.5 V; VI = VSS                                      -1   A

Ci        input capacitance                                                                          5    pF

Co        output capacitance                                                                         5    pF

Interrupt INT

IOL       LOW-level output current   VOL = 0.4 V                                       3             -    mA

Select inputs A0, A1, A2

VIL       LOW-level input voltage                                                      -0.5          +0.3VDD V
                                                                                       0.7VDD
VIH       HIGH-level input voltage                                                     -1            5.5  V

ILI       input leakage current                                                                      +1   A

[1] VDD must be lowered to 0.2 V for at least 5 s in order to reset part.

PCA9535_PCA9535C_5                   Rev. 05 -- 15 September 2008                                     NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                      18 of 31
NXP Semiconductors                                          PCA9535; PCA9535C

                                                16-bit I2C-bus and SMBus, low power I/O port with interrupt

[2] Each I/O must be externally limited to a maximum of 25 mA and each octal (IO0_0 to IO0_7 and IO1_0 to IO1_7) must be limited to a
      maximum current of 100 mA for a device total of 200 mA.

[3] The total current sourced by all I/Os must be limited to 160 mA. PCA9535C does not source current and does not have the VOH
      specification.

11. Dynamic characteristics

Table 15. Dynamic characteristics               Conditions       Standard-mode  Fast-mode I2C-bus  Unit
Symbol Parameter                                                      I2C-bus
                                                                                                   kHz
                                                                 Min     Max    Min  Max           s

fSCL     SCL clock frequency                                     0       100    0    400           s
                                                                                                   s
tBUF     bus free time between a STOP and                        4.7     -      1.3  -
                                                                                                   s
         START condition                                                                           s
                                                                                                   ns
tHD;STA  hold time (repeated) START condition                    4.0     -      0.6  -             ns
tSU;STA                                                                                            ns
         set-up time for a repeated START                        4.7     -      0.6  -             s
         condition                                                                                 s
                                                                                                   ns
tSU;STO  set-up time for STOP condition                             4.0  -      0.6  -             ns
tVD;ACK  data valid acknowledge time                        [1] 0.3                                ns
tHD;DAT  data hold time                                                  3.45   0.1  0.9
tVD;DAT  data valid time                                             0                             ns
tSU;DAT  data set-up time                                   [2] 300      -      0    -             ns
tLOW     LOW period of the SCL clock                                                               s
tHIGH    HIGH period of the SCL clock                              250   -      50   -
tf       fall time of both SDA and SCL signals                      4.7                            s
tr       rise time of both SDA and SCL signals                      4.0  -      100  -             s
tSP      pulse width of spikes that must be
         suppressed by the input filter                              -   -      1.3  -
                                                                     -
                                                                     -   -      0.6  -

                                                                         300 20 + 0.1Cb[3] 300

                                                                         1000 20 + 0.1Cb[3] 300

                                                                         50     -    50

Port timing

tv(Q)    data output valid time                             [4]  -       200    -    200

tsu(D)   data input set-up time                                  150     -      150  -

th(D)    data input hold time                                    1       -      1    -

Interrupt timing

tv(INT_N) valid time on pin INT                                  -       4      -    4
trst(INT_N) reset time on pin INT
                                                                 -       4      -    4

[1] tVD;ACK = time for acknowledgement signal from SCL LOW to SDA (out) LOW.
[2] tVD;DAT = minimum time for SDA data out to be valid following SCL LOW.
[3] Cb = total capacitance of one bus line in pF.
[4] tv(Q) measured from 0.7VDD on SCL to 50 % I/O output (PCA9535). For PCA9535C, use load circuit shown in Figure 24 and measure

      from 0.7VDD on SCL to 30 % I/O output.

PCA9535_PCA9535C_5                         Rev. 05 -- 15 September 2008               NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                      19 of 31
NXP Semiconductors                                                         PCA9535; PCA9535C

                                                               16-bit I2C-bus and SMBus, low power I/O port with interrupt

SDA

        tBUF                                tr                             tf                         tHD;STA               tSP
                            tLOW

SCL

                            tHD;STA                                                                     tSU;STA             tSU;STO
                                                                                               Sr                                               P
     P                   S             tHD;DAT                 tHIGH           tSU;DAT
                                                                                                                                            002aaa986

Fig 20. Definition of timing on the I2C-bus

        protocol             START              bit 7              bit 6                bit 0 acknowledge         STOP
                            condition           MSB                (A6)                                          condition
                                                (A7)                                    (R/W)    (A)
                                (S)                                                                                  (P)

                            tSU;STA    tLOW tHIGH                  1/fSCL
                             tBUF
                    SCL                tr                      tf
                    SDA

                                                      tHD;STA  tSU;DAT tHD;DAT          tVD;DAT       tVD;ACK    tSU;STO
                                                                                                                      002aab175
             Rise and fall times refer to VIL and VIH.
Fig 21. I2C-bus timing diagram

                            SCL                                    tv(Q)                       SCL                               tv(Q)
                             IOn                                                                IOn                                             002aad327

                            Fig 22. tv(Q) timing

PCA9535_PCA9535C_5                                             Rev. 05 -- 15 September 2008                                       NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                  20 of 31
NXP Semiconductors                                    PCA9535; PCA9535C

12. Test information                      16-bit I2C-bus and SMBus, low power I/O port with interrupt

                                                                VDD            RL    VDD
                                                                               500   open
                                                                                     GND

                                              PULSE  VI              VO
                                          GENERATOR
                                                                DUT

                                                         RT                    CL
                                                                               50 pF

                                                                                        002aab284

                                 RL = load resistor.
                                 CL = load capacitance includes jig and probe capacitance.
                                 RT = termination resistance should be equal to the output impedance of Zo of the pulse generators.
                    Fig 23. Test circuitry for switching times

                                                                         RL    S1    2VDD
                                                                                     open
                      from output under test
                                                                                     GND
                                                                         500
                                                            CL
                                                         50 pF       RL
                                                                     500

                                                                                   002aac226

                    Fig 24. Load circuit

PCA9535_PCA9535C_5    Rev. 05 -- 15 September 2008                                                 NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                    21 of 31
NXP Semiconductors                                                                 PCA9535; PCA9535C

13. Package outline                                                    16-bit I2C-bus and SMBus, low power I/O port with interrupt

SO24: plastic small outline package; 24 leads; body width 7.5 mm                                                                                         SOT137-1

                                                 D                                                            E                      A

             y                                                                                                                                      X
          Z
        24                                                                                   c                HE                                       vM A
                                                                              13

                                                                                                                           Q

                                                                                                A2                            (A 3)              A
                                                                                                     A1

                 pin 1 index                                                     12                                                            
                                                                                   wM                                        Lp
        1                                                              bp                                                  L
                                          e
                                                                                                                   detail X

                                                              0               5                        10 mm

                                                                              scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT      A   A1   A2      A3                       bp  c        D (1) E (1)  e        HE       L        Lp   Q      v        w      y              Z (1)   
        max.

mm      2.65  0.3  2.45    0.25              0.49       0.32     15.6  7.6    1.27     10.65    1.4      1.1  1.1    0.25 0.25       0.1            0.9      8o
              0.1  2.25                      0.36       0.23     15.2  7.4             10.00             0.4  1.0                                   0.4

inches  0.1   0.012 0.096                    0.019 0.013         0.61  0.30            0.419           0.043  0.043  0.01     0.01   0.004          0.035    0o
              0.004 0.089                    0.014 0.009         0.60  0.29            0.394           0.016  0.039                                 0.016
                           0.01                                               0.05              0.055

Note
1. Plastic or metal protrusions of 0.15 mm (0.006 inch) maximum per side are not included.

OUTLINE                                                          REFERENCES                                           EUROPEAN                   ISSUE DATE
VERSION                                                                                                              PROJECTION
                     IEC                                JEDEC                 JEITA                                                                99-12-27
SOT137-1           075E05                                                                                                                          03-02-19
                                                        MS-013

Fig 25. Package outline SOT137-1 (SO24)                          Rev. 05 -- 15 September 2008                                        NXP B.V. 2008. All rights reserved.

PCA9535_PCA9535C_5                                                                                                                                      22 of 31

Product data sheet
NXP Semiconductors                                                       PCA9535; PCA9535C

                                                             16-bit I2C-bus and SMBus, low power I/O port with interrupt

TSSOP24: plastic thin shrink small outline package; 24 leads; body width 4.4 mm                                                                             SOT355-1

                                             D                                                    E                        A      X

                 y                                                              c                                                    vM A
               Z                                                                                              HE
            24
                                                                13                                                      Q
                        pin 1 index
                                                                12                   A2                                    (A 3)                    A
             1                                                      wM                    A1
                                        e
                                                        bp                                                                                       
                                                                                                                             Lp
                                                                                                                          L

                                                                                                                  detail X

                                                        0               2.5          5 mm

                                                                        scale

DIMENSIONS (mm are the original dimensions)

UNIT    A           A1    A2       A3  bp       c      D(1) E(2)        e       HE   L        Lp                  Q  v     w      y                    Z (1)
      max.

mm    1.1           0.15  0.95  0.25   0.30     0.2     7.9  4.5        0.65    6.6  1        0.75 0.4               0.2 0.13 0.1                      0.5  8o
                    0.05  0.80         0.19     0.1     7.7  4.3                6.2           0.50 0.3                                                 0.2  0o

Notes
1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.
2. Plastic interlead protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                              REFERENCES                                                       EUROPEAN                      ISSUE DATE
                                                                                                                     PROJECTION
VERSION                       IEC               JEDEC                   JEITA                                                                         99-12-27
                                                                                                                                                      03-02-19
SOT355-1                                        MO-153

Fig 26. Package outline SOT355-1 (TSSOP24)

PCA9535_PCA9535C_5                                   Rev. 05 -- 15 September 2008                                                 NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                   23 of 31
NXP Semiconductors                                                             PCA9535; PCA9535C

                                                                   16-bit I2C-bus and SMBus, low power I/O port with interrupt

HVQFN24: plastic thermal enhanced very thin quad flat package; no leads;                                                                                        SOT616-1
24 terminals; body 4 x 4 x 0.85 mm
                                                                                                                                                                c
                                                  D                         BA

               terminal 1
               index area

                                                                                                                            A
                                                                                                                                 A1

                                                                                               E

                                                                                                                                                detail X

                                                  e1                                                                                                      C

                                                        1/2 e                                                   y1 C                                         y

                                          e             b                                      vMC A B

                                 7                                 12                          wM C

                     L

                                                                                        13
                           6

                                                                                            e

                     Eh                                                                            e2

                                                                                            1/2 e

                           1
                                                                                        18

               terminal 1             24

               index area                                      19

                                                  Dh                                                                                                      X

                                                  0                         2.5                              5 mm

                                                                           scale

DIMENSIONS (mm are the original dimensions)

UNIT A(1)      A1          b     c           D(1) Dh E(1) Eh           e                       e1 e2    L    v        w  y  y1
         max.

mm  1          0.05        0.30  0.2         4.1  2.25  4.1    2.25    0.5                     2.5 2.5  0.5  0.1 0.05 0.05 0.1
               0.00        0.18              3.9  1.95  3.9    1.95                                     0.3

Note
1. Plastic or metal protrusions of 0.075 mm maximum per side are not included.

    OUTLINE                                                    REFERENCES                                                 EUROPEAN                              ISSUE DATE
                                                                                                                         PROJECTION
VERSION                          IEC                 JEDEC                JEITA                                                                                    01-08-08
                                                                                                                                                                   02-10-22
    SOT616-1                     ---                 MO-220                 ---

Fig 27. Package outline SOT616-1 (HVQFN24)

PCA9535_PCA9535C_5                                      Rev. 05 -- 15 September 2008                                                                         NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                                              24 of 31
NXP Semiconductors                                                                  PCA9535; PCA9535C

                                                                        16-bit I2C-bus and SMBus, low power I/O port with interrupt

HWQFN24: plastic thermal enhanced very very thin quad flat package; no leads;                                                                      SOT994-1
24 terminals; body 4 x 4 x 0.75 mm

                                              D                                          BA

            terminal 1
            index area

                                                                                              E         A

                                                                                                             A1                                 c

                                                                                                                            detail X

                                      e       e1                        v M C A B                                     y1 C               C
                                  7                 1/2 e               w M C                                                                y
                                                       b
                                                                    12

                    L                                                   13
                          6                                                 e

                    Eh                                                                             e2

                                                                                            1/2 e

                        1
                                                                                     18

            terminal 1

            index area            24                     19

                                              Dh                                                                                         X

                                                    0                                         2.5                     5 mm

                                                                                            scale

DIMENSIONS (mm are the original dimensions)

UNIT  A(1)  A1          b         c      D(1) Dh E(1) Eh                                 e         e1 e2         L    v     w         y  y1
      max

mm    0.8   0.05 0.30        0.2         4.1  2.25     4.1   2.25                        0.5       2.5  2.5      0.5  0.1 0.05 0.05 0.1
            0.00 0.18                    3.9  1.95     3.9   1.95                                                0.3

Note
1. Plastic or metal protrusions of 0.075 mm maximum per side are not included.

OUTLINE                                                REFERENCES                                                            EUROPEAN           ISSUE DATE
                                                                                                                            PROJECTION
VERSION                      IEC                  JEDEC                                  JEITA                                                     07-02-07
                                                                                                                                                   07-03-03
SOT994-1                     ---                 MO-220                                  ---

Fig 28. Package outline SOT994-1 (HWQFN24)

PCA9535_PCA9535C_5                                       Rev. 05 -- 15 September 2008                                                            NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                                 25 of 31
NXP Semiconductors                         PCA9535; PCA9535C

                               16-bit I2C-bus and SMBus, low power I/O port with interrupt

14. Handling information

                    Inputs and outputs are protected against electrostatic discharge in normal handling.
                    However, to be completely safe you must take normal precautions appropriate to handling
                    integrated circuits.

15. Soldering of SMD packages

                    This text provides a very brief insight into a complex technology. A more in-depth account
                    of soldering ICs can be found in Application Note AN10365 "Surface mount reflow
                    soldering description".

15.1 Introduction to soldering

          Soldering is one of the most common methods through which packages are attached to
          Printed Circuit Boards (PCBs), to form electrical circuits. The soldered joint provides both
          the mechanical and the electrical connection. There is no single soldering method that is
          ideal for all IC packages. Wave soldering is often preferred when through-hole and
          Surface Mount Devices (SMDs) are mixed on one printed wiring board; however, it is not
          suitable for fine pitch SMDs. Reflow soldering is ideal for the small pitches and high
          densities that come with increased miniaturization.

15.2 Wave and reflow soldering

          Wave soldering is a joining technology in which the joints are made by solder coming from
          a standing wave of liquid solder. The wave soldering process is suitable for the following:

          Through-hole components
          Leaded or leadless SMDs, which are glued to the surface of the printed circuit board

          Not all SMDs can be wave soldered. Packages with solder balls, and some leadless
          packages which have solder lands underneath the body, cannot be wave soldered. Also,
          leaded SMDs with leads having a pitch smaller than ~0.6 mm cannot be wave soldered,
          due to an increased probability of bridging.

          The reflow soldering process involves applying solder paste to a board, followed by
          component placement and exposure to a temperature profile. Leaded packages,
          packages with solder balls, and leadless packages are all reflow solderable.

          Key characteristics in both wave and reflow soldering are:

          Board specifications, including the board finish, solder masks and vias
          Package footprints, including solder thieves and orientation
          The moisture sensitivity level of the packages
          Package placement
          Inspection and repair
          Lead-free soldering versus SnPb soldering

15.3 Wave soldering

          Key characteristics in wave soldering are:

PCA9535_PCA9535C_5        Rev. 05 -- 15 September 2008   NXP B.V. 2008. All rights reserved.

Product data sheet                                                         26 of 31
NXP Semiconductors                          PCA9535; PCA9535C

                                16-bit I2C-bus and SMBus, low power I/O port with interrupt

                     Process issues, such as application of adhesive and flux, clinching of leads, board

                       transport, the solder wave parameters, and the time during which components are
                       exposed to the wave

                     Solder bath specifications, including temperature and impurities

15.4 Reflow soldering

          Key characteristics in reflow soldering are:

                     Lead-free versus SnPb soldering; note that a lead-free reflow process usually leads to

                       higher minimum peak temperatures (see Figure 29) than a SnPb process, thus
                       reducing the process window

                     Solder paste printing issues including smearing, release, and adjusting the process

                       window for a mix of large and small components on one board

                     Reflow temperature profile; this profile includes preheat, reflow (in which the board is

                       heated to the peak temperature) and cooling down. It is imperative that the peak
                       temperature is high enough for the solder to make reliable solder joints (a solder paste
                       characteristic). In addition, the peak temperature must be low enough that the
                       packages and/or boards are not damaged. The peak temperature of the package
                       depends on package thickness and volume and is classified in accordance with
                       Table 16 and 17

                    Table 16. SnPb eutectic process (from J-STD-020C)

                    Package thickness (mm) Package reflow temperature (C)

                                Volume (mm3)

                                < 350                                        350

                    < 2.5       235                                         220

                     2.5        220                                         220

                    Table 17. Lead-free process (from J-STD-020C)

                    Package thickness (mm) Package reflow temperature (C)

                                Volume (mm3)

                                < 350                              350 to 2000    > 2000
                                                                                  260
                    < 1.6       260                                260            245
                                                                                  245
                    1.6 to 2.5  260                                250

                    > 2.5       250                                245

                    Moisture sensitivity precautions, as indicated on the packing, must be respected at all
                    times.

                    Studies have shown that small packages reach higher temperatures during reflow
                    soldering, see Figure 29.

PCA9535_PCA9535C_5              Rev. 05 -- 15 September 2008                      NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                   27 of 31
NXP Semiconductors                                       PCA9535; PCA9535C

                                             16-bit I2C-bus and SMBus, low power I/O port with interrupt

                             temperature                maximum peak temperature
                                                          = MSL limit, damage level

                                                     minimum peak temperature
                                             = minimum soldering temperature

                                                                                          peak
                                                                                      temperature

                                                                                                                                                                        time
                                                                                                                                                                                    001aac844

                                   MSL: Moisture Sensitivity Level
                      Fig 29. Temperature profiles for large and small components

                    For further information on temperature profiles, refer to Application Note AN10365
                    "Surface mount reflow soldering description".

16. Abbreviations

                    Table 18. Abbreviations

                    Acronym               Description

                    ACPI                  Advanced Configuration and Power Interface

                    CBT                   Cross Bar Technology

                    CDM                   Charged-Device Model

                    CMOS                  Complementary Metal-Oxide Semiconductor

                    DUT                   Device Under Test

                    ESD                   ElectroStatic Discharge

                    FET                   Field-Effect Transistor

                    GPIO                  General Purpose Input/Output

                    HBM                   Human Body Model

                    I/O                   Input/Output

                    I2C-bus               Inter-Integrated Circuit bus

                    IC                    Integrated Circuit

                    LED                   Light Emitting Diode

                    MM                    Machine Model

                    PCB                   Printed-Circuit Board

                    SMBus                 System Management Bus

PCA9535_PCA9535C_5                        Rev. 05 -- 15 September 2008                NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                       28 of 31
NXP Semiconductors                        PCA9535; PCA9535C

                              16-bit I2C-bus and SMBus, low power I/O port with interrupt

17. Revision history

Table 19. Revision history

Document ID         Release date Data sheet status          Change notice Supersedes

PCA9535_PCA9535C_5 20080915   Product data sheet            -  PCA9535_PCA9535C_4

Modifications:               Table 3 "Pin description": Table note [2] re-written; added its reference at port 1 input/output

PCA9535_PCA9535C_4 20080731   Product data sheet            -  PCA9535_PCA9535C_3

PCA9535_PCA9535C_3 20071004   Product data sheet            -  PCA9535_2

PCA9535_2           20040930  Product data sheet            -  PCA9535_1

(9397 750 12896)

PCA9535_1           20030627  Product data                  853-2430 30019 of -
(9397 750 11681)                                            11 June 2003

PCA9535_PCA9535C_5            Rev. 05 -- 15 September 2008                        NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                  29 of 31
NXP Semiconductors                                         PCA9535; PCA9535C

                                               16-bit I2C-bus and SMBus, low power I/O port with interrupt

18. Legal information

18.1 Data sheet status

Document status[1][2]       Product status[3]  Definition
                                               This document contains data from the objective specification for product development.
Objective [short] data sheet Development       This document contains data from the preliminary specification.
                                               This document contains the product specification.
Preliminary [short] data sheet Qualification

Product [short] data sheet  Production

[1] Please consult the most recently issued document before initiating or completing a design.

[2] The term `short data sheet' is explained in section "Definitions".

[3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status
        information is available on the Internet at URL http://www.nxp.com.

18.2 Definitions                                                                 to result in personal injury, death or severe property or environmental
                                                                                 damage. NXP Semiconductors accepts no liability for inclusion and/or use of
Draft -- The document is a draft version only. The content is still under        NXP Semiconductors products in such equipment or applications and
internal review and subject to formal approval, which may result in              therefore such inclusion and/or use is at the customer's own risk.
modifications or additions. NXP Semiconductors does not give any
representations or warranties as to the accuracy or completeness of              Applications -- Applications that are described herein for any of these
information included herein and shall have no liability for the consequences of  products are for illustrative purposes only. NXP Semiconductors makes no
use of such information.                                                         representation or warranty that such applications will be suitable for the
                                                                                 specified use without further testing or modification.
Short data sheet -- A short data sheet is an extract from a full data sheet
with the same product type number(s) and title. A short data sheet is intended   Limiting values -- Stress above one or more limiting values (as defined in
for quick reference only and should not be relied upon to contain detailed and   the Absolute Maximum Ratings System of IEC 60134) may cause permanent
full information. For detailed and full information see the relevant full data   damage to the device. Limiting values are stress ratings only and operation of
sheet, which is available on request via the local NXP Semiconductors sales      the device at these or any other conditions above those given in the
office. In case of any inconsistency or conflict with the short data sheet, the  Characteristics sections of this document is not implied. Exposure to limiting
full data sheet shall prevail.                                                   values for extended periods may affect device reliability.

18.3 Disclaimers                                                                 Terms and conditions of sale -- NXP Semiconductors products are sold
                                                                                 subject to the general terms and conditions of commercial sale, as published
General -- Information in this document is believed to be accurate and           at http://www.nxp.com/profile/terms, including those pertaining to warranty,
reliable. However, NXP Semiconductors does not give any representations or       intellectual property rights infringement and limitation of liability, unless
warranties, expressed or implied, as to the accuracy or completeness of such     explicitly otherwise agreed to in writing by NXP Semiconductors. In case of
information and shall have no liability for the consequences of use of such      any inconsistency or conflict between information in this document and such
information.                                                                     terms and conditions, the latter will prevail.

Right to make changes -- NXP Semiconductors reserves the right to make           No offer to sell or license -- Nothing in this document may be interpreted
changes to information published in this document, including without             or construed as an offer to sell products that is open for acceptance or the
limitation specifications and product descriptions, at any time and without      grant, conveyance or implication of any license under any copyrights, patents
notice. This document supersedes and replaces all information supplied prior     or other industrial or intellectual property rights.
to the publication hereof.
                                                                                 18.4 Trademarks
Suitability for use -- NXP Semiconductors products are not designed,
authorized or warranted to be suitable for use in medical, military, aircraft,   Notice: All referenced brands, product names, service names and trademarks
space or life support equipment, nor in applications where failure or            are the property of their respective owners.
malfunction of an NXP Semiconductors product can reasonably be expected          I2C-bus -- logo is a trademark of NXP B.V.

19. Contact information

For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com

PCA9535_PCA9535C_5                             Rev. 05 -- 15 September 2008       NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                  30 of 31
NXP Semiconductors              PCA9535; PCA9535C

                    16-bit I2C-bus and SMBus, low power I/O port with interrupt

20. Contents

1      General description . . . . . . . . . . . . . . . . . . . . . . 1           18.1  Data sheet status . . . . . . . . . . . . . . . . . . . . . . 30
2
3      Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1    18.2  Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.1
4      Ordering information . . . . . . . . . . . . . . . . . . . . . 2            18.3  Disclaimers. . . . . . . . . . . . . . . . . . . . . . . . . . . 30
5        Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 2
5.1                                                                                18.4  Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 30
5.2    Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3
6                                                                                  19    Contact information . . . . . . . . . . . . . . . . . . . . 30
6.1    Pinning information . . . . . . . . . . . . . . . . . . . . . . 4
6.2      Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4   20    Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.2.1    Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
6.2.2
6.2.3  Functional description . . . . . . . . . . . . . . . . . . . 6
6.2.4    Device address . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.2.5    Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.3      Command byte . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.4      Registers 0 and 1: Input port registers . . . . . . . 7
6.5      Registers 2 and 3: Output port registers. . . . . . 7
6.5.1    Registers 4 and 5: Polarity Inversion registers . 7
6.5.2    Registers 6 and 7: Configuration registers . . . . 8
6.5.3    Power-on reset . . . . . . . . . . . . . . . . . . . . . . . . . 8
7        I/O port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
7.1      Bus transactions . . . . . . . . . . . . . . . . . . . . . . . . 9
7.1.1    Writing to the port registers . . . . . . . . . . . . . . . 9
7.2      Reading the port registers . . . . . . . . . . . . . . . 11
7.3      Interrupt output . . . . . . . . . . . . . . . . . . . . . . . . 14
8
8.1    Characteristics of the I2C-bus. . . . . . . . . . . . . 14
         Bit transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
9        START and STOP conditions . . . . . . . . . . . . . 14
10       System configuration . . . . . . . . . . . . . . . . . . . 15
11       Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . 15
12
13     Application design-in information . . . . . . . . . 16
14       Minimizing IDD when the I/Os are used to
15       control LEDs . . . . . . . . . . . . . . . . . . . . . . . . . . 17
15.1
15.2   Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . 17
15.3
15.4   Static characteristics. . . . . . . . . . . . . . . . . . . . 18
16
17     Dynamic characteristics . . . . . . . . . . . . . . . . . 19
18
       Test information . . . . . . . . . . . . . . . . . . . . . . . . 21

       Package outline . . . . . . . . . . . . . . . . . . . . . . . . 22

       Handling information. . . . . . . . . . . . . . . . . . . . 26

       Soldering of SMD packages . . . . . . . . . . . . . . 26
         Introduction to soldering . . . . . . . . . . . . . . . . . 26
         Wave and reflow soldering . . . . . . . . . . . . . . . 26
         Wave soldering . . . . . . . . . . . . . . . . . . . . . . . . 26
         Reflow soldering . . . . . . . . . . . . . . . . . . . . . . . 27

       Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . 28

       Revision history . . . . . . . . . . . . . . . . . . . . . . . . 29

       Legal information. . . . . . . . . . . . . . . . . . . . . . . 30

                                                                                   Please be aware that important notices concerning this document and the product(s)
                                                                                   described herein, have been included in section `Legal information'.

                                                                                    NXP B.V. 2008.  All rights reserved.

                                                                                   For more information, please visit: http://www.nxp.com
                                                                                   For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                        Date of release: 15 September 2008
                                                                                                                                           Document identifier: PCA9535_PCA9535C_5

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved