电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

PALCE16V8Q-7SI

器件型号:PALCE16V8Q-7SI
器件类别:半导体    可编程逻辑器件   
厂商名称:AMD
厂商官网:http://www.amd.com
下载文档

器件描述

EE PLD, 25 ns, PQCC20

参数
PALCE16V8Q-7SI功能数量 1
PALCE16V8Q-7SI端子数量 20
PALCE16V8Q-7SI最大工作温度 75 Cel
PALCE16V8Q-7SI最小工作温度 0.0 Cel
PALCE16V8Q-7SI最大供电/工作电压 5.25 V
PALCE16V8Q-7SI最小供电/工作电压 4.75 V
PALCE16V8Q-7SI额定供电电压 5 V
PALCE16V8Q-7SI输入输出总线数量 8
PALCE16V8Q-7SI加工封装描述 塑料, LCC-20
PALCE16V8Q-7SI状态 DISCONTINUED
PALCE16V8Q-7SI工艺 CMOS
PALCE16V8Q-7SI包装形状 SQUARE
PALCE16V8Q-7SI包装尺寸 芯片 CARRIER
PALCE16V8Q-7SI表面贴装 Yes
PALCE16V8Q-7SI端子形式 J BEND
PALCE16V8Q-7SI端子间距 1.27 mm
PALCE16V8Q-7SI端子涂层 NOT SPECIFIED
PALCE16V8Q-7SI端子位置
PALCE16V8Q-7SI包装材料 塑料/环氧树脂
PALCE16V8Q-7SI温度等级 COMMERCIAL EXTENDED
PALCE16V8Q-7SI组织 8 DEDICATED INPUTS, 8 I/O
PALCE16V8Q-7SI最大FCLK时钟频率 37 MHz
PALCE16V8Q-7SI输出功能 MACROCELL
PALCE16V8Q-7SI可编程逻辑类型 电子可编程逻辑器件
PALCE16V8Q-7SI传播延迟TPD 25 ns
PALCE16V8Q-7SI专用输入数量 8

文档预览

PALCE16V8Q-7SI器件文档内容

      FINAL  COM'L: H-5/7/10/15/25, Q-10/15/25
             IND: H-10/15/25, Q-20/25

PALCE16V8 Family

EE CMOS 20-Pin Universal Programmable Array Logic

DISTINCTIVE CHARACTERISTICS                                s Programmable output polarity
                                                           s Programmable enable/disable control
s Pin and function compatible with all 20-pin              s Preloadable output registers for testability
    GAL devices                                            s Automatic register reset on power up
                                                           s Cost-effective 20-pin plastic DIP, PLCC, and
s Electrically erasable CMOS technology
    provides reconfigurable logic and full                     SOIC packages
    testability                                            s Extensive third-party software and programmer

s High-speed CMOS technology                                   support through FusionPLD partners
                                                           s Fully tested for 100% programming and
    -- 5-ns propagation delay for "-5" version
                                                               functional yields and high reliability
    -- 7.5-ns propagation delay for "-7" version           s 5 ns version utilizes a split leadframe for
s Direct plug-in replacement for the PAL16R8
                                                               improved performance
    series and most of the PAL10H8 series

s Outputs programmable as registered or
    combinatorial in any combination

s Peripheral Component Interconnect (PCI)
    compliant

GENERAL DESCRIPTION                                        The fixed OR array allows up to eight data product terms
                                                           per output for logic functions. The sum of these products
The PALCE16V8 is an advanced PAL device built with         feeds the output macrocell. Each macrocell can be pro-
low-power, high-speed, electrically-erasable CMOS          grammed as registered or combinatorial with an active-
technology. It is functionally compatible with all 20-pin  high or active-low output. The output configuration is
GAL devices. The macrocells provide a universal device     determined by two global bits and one local bit
architecture. The PALCE16V8 will directly replace the      controlling four multiplexers in each macrocell.
PAL16R8 and PAL10H8 series devices, with the excep-
tion of the PAL16C1.                                       AMD's FusionPLD program allows PALCE16V8 de-
                                                           signs to be implemented using a wide variety of popular
The PALCE16V8 utilizes the familiar sum-of-products        industry-standard design tools. By working closely with
(AND/OR) architecture that allows users to implement       the FusionPLD partners, AMD certifies that the tools
complex logic functions easily and efficiently. Multiple   provide accurate, quality support. By ensuring that third-
levels of combinatorial logic can always be reduced to     party tools are available, costs are lowered because a
sum-of-products form, taking advantage of the very         designer does not have to buy a complete set of new
wide input gates available in PAL devices. The equa-       tools for each device. The FusionPLD program also
tions are programmed into the device through floating-     greatly reduces design time since a designer can use a
gate cells in the AND logic array that can be erased       tool that is already installed and familiar.
electrically.

2-36                                                       Publication# 16493 Rev. D Amendment /0
                                                           Issue Date: February 1996
BLOCK DIAGRAM                                                                                                             AMD

                                                                           I1 I8                                       CLK/I0
                                                                           8

                                                           Programmable AND Array
                                                                       32 x 64

          MACRO    MACRO                            MACRO  MACRO  MACRO             MACRO  MACRO  MACRO
          MC0      MC1                              MC2    MC3    MC4               MC5    MC6    MC7

   OE/I9  I/O0     I/O1                             I/O2   I/O3   I/O4              I/O5   I/O6   I/O7

                                                                                                                         16493D-1

CONNECTION DIAGRAMS                                                                        PLCC/LCC
Top View

                DIP/SOIC

   CLK/I0 1        20 VCC                                                                  I2
         I1 2      19 I/O7                                                                      I1
         I2 3      18 I/O6                                                                             CLK/I0
         I3 4      17 I/O5                                                                                   VCC
         I4 5      16 I/O4                                                                                         I/O7
         I5 6      15 I/O3
         I6 7      14 I/O2                                                                 3 2 1 20 19
         I7 8      13 I/O1
         I8 9      12 I/O0                                                          I3 4                                 18 I/O6
                   11 OE/I9                                                         I4 5                                 17 I/O5
     GND 10                                                                         I5 6                                 16 I/O4
                                                                                    I6 7                                 15 I/O3
                                                                                    I7 8                                 14 I/O2

                                          16493D-2                                         9 10 11 12 13

Note: Pin 1 is marked for orientation.                                                     I8
                                                                                                GND
PIN DESIGNATIONS                                                                                      OE/I9
                                                                                                             I/O0
                                                                                                                   I/O1

                                                                                                                         16493D-3

CLK = Clock

GND = Ground

I         = Input

I/O = Input/Output
OE = Output Enable

VCC = Supply Voltage

                                                           PALCE16V8 Family                                                      2-37
      AMD

ORDERING INFORMATION
Commercial and Industrial Products

AMD programmable logic products for commercial and industrial applications are available with several ordering options. The
order number (Valid Combination) is formed by a combination of:

                                  PAL CE 16 V 8 H -5 P C /5

FAMILY TYPE                                                  OPTIONAL PROCESSING
PAL = Programmable Array Logic                               Blank = Standard Processing

TECHNOLOGY                                                   PROGRAMMING DESIGNATOR
CE = CMOS Electrically Erasable                              Blank = Initial Algorithm

NUMBER OF                                                        /4 = First Revision
ARRAY INPUTS                                                     /5 = Second Revision

OUTPUT TYPE                                                               (Same Algorithm as /4)
V = Versatile
                                                             OPERATING CONDITIONS
NUMBER OF OUTPUTS                                            C = Commercial (0C to +75C)
                                                             I = Industrial (40C to +85C)
POWER
H = Half Power (90 125 mA ICC)                             PACKAGE TYPE
Q = Quarter Power (55 mA ICC)                                P = 20-Pin Plastic DIP (PD 020)
                                                             J = 20-Pin Plastic Leaded Chip
SPEED
-5 = 5 ns tPD                                                      Carrier (PL 020)
-7 = 7.5 ns tPD                                             S = 20-Pin Plastic Gull-Wing

-10 = 10 ns tPD                                                     Small Outline Package (SO 020)
-15 = 15 ns tPD
-20 = 20 ns tPD
-25 = 25 ns tPD

      Valid Combinations                                                       Valid Combinations

PALCE16V8H-5   JC                   /5                       Valid Combinations lists configurations planned
                                    /4                       to be supported in volume for this device. Consult
PALCE16V8H-7   PC, JC               /5                       the local AMD sales office to confirm availability of
                                                             specific valid combinations and to check on newly
PALCE16V8H-10 PC, JC, SC, PI, JI  Blank,                     released combinations.
                                    /4
PALCE16V8Q-10  PC, JC, SC

PALCE16V8H-15 PC, JC, SC, PI, JI

PALCE16V8Q-15  PC, JC

PALCE16V8Q-20  PI, JI

PALCE16V8H-25 PC, JC, SC, PI, JI

PALCE16V8Q-25  PC, JC, PI, JI

2-38               PALCE16V8H-5/7/10/15/25, Q-10/15/25 (Com'l)
                                  H-10/15/25, Q-20/25 (Ind)
FUNCTIONAL DESCRIPTION                                                                                                     AMD

The PALCE16V8 is a universal PAL device. It has eight           specification. The design specification is processed by
independently configurable macrocells (MC0MC7).                development software to verify the design and create a
Each macrocell can be configured as registered output,          programming file (JEDEC). This file, once downloaded
combinatorial output, combinatorial I/O or dedicated in-        to a programmer, configures the device according to the
put. The programming matrix implements a program-               user's desired function.
mable AND logic array, which drives a fixed OR logic
array. Buffers for device inputs have complementary             The user is given two design options with the
outputs to provide user-programmable input signal po-           PALCE16V8. First, it can be programmed as a standard
larity. Pins 1 and 11 serve either as array inputs or as        PAL device from the PAL16R8 and PAL10H8 series.
clock (CLK) and output enable (OE), respectively, for all       The PAL programmer manufacturer will supply device
flip-flops.                                                     codes for the standard PAL device architectures to be
                                                                used with the PALCE16V8. The programmer will pro-
Unused input pins should be tied directly to VCC or GND.        gram the PALCE16V8 in the corresponding architec-
Product terms with all bits unprogrammed (discon-               ture. This allows the user to use existing standard PAL
nected) assume the logical HIGH state and product               device JEDEC files without making any changes to
terms with both true and complement of any input signal         them. Alternatively, the device can be programmed as
connected assume a logical LOW state.                           a PALCE16V8. Here the user must use the PALCE16V8
                                                                device code. This option allows full utilization of the
The programmable functions on the PALCE16V8 are                 macrocell.
automatically configured from the user's design
                                                                                 11            To
                     11                                                                    Adjacent
                                                                                           Macrocell
                     0X
                     10                                             OE           10

                                                                    VCC          00
                                                                                 01

     SL0 X

SG1                                                                              11
                                                                                 0X

                                                                DQ               10                  I/OX

     SL1X                                                  CLK  Q                             From
                                                                                              Adjacent
                                                                                 10           Pin
                                                                                 11        16493D-4
                                                                                 0X

                                                                    * SG1            SL0X

*In macrocells MC0 and MC7, SG1 is replaced by SG0 on the feedback multiplexer.

                                                            PALCE16V8 Macrocell

           PALCE16V8 Family                                                                           2-39
      AMD

Configuration Options                                       use the feedback path of MC7 and pin 11 will use the
                                                            feedback path of MC0.
Each macrocell can be configured as one of the follow-
ing: registered output, combinatorial output, combinato-    Combinatorial I/O in a Non-Registered
rial I/O, or dedicated input. In the registered output      Device
configuration, the output buffer is enabled by the OE pin.
In the combinatorial configuration, the buffer is either    The control bit settings are SG0 = 1, SG1 = 1, and SL0x =
controlled by a product term or always enabled. In the      1. Only seven product terms are available to the OR
dedicated input configuration, it is always disabled. With  gate. The eighth product term is used to enable the out-
the exception of MC0 and MC7, a macrocell configured        put buffer. The signal at the I/O pin is fed back to the
as a dedicated input derives the input signal from an ad-   AND array via the feedback multiplexer. This allows the
jacent I/O. MC0 derives its input from pin 11 (OE) and      pin to be used as an input.
MC7 from pin 1 (CLK).
                                                            Because CLK and OE are not used in a non-registered
The macrocell configurations are controlled by the con-     device, pins 1 and 11 are available as inputs. Pin 1 will
figuration control word. It contains 2 global bits (SG0     use the feedback path of MC7 and pin 11 will use the
and SG1) and 16 local bits (SL00 through SL07 and SL10      feedback path of MC0.
through SL17). SG0 determines whether registers will
be allowed. SG1 determines whether the PALCE16V8            Combinatorial I/O in a Registered Device
will emulate a PAL16R8 family or a PAL10H8 family de-
vice. Within each macrocell, SL0x, in conjunction with      The control bit settings are SG0 = 0, SG1 = 1 and SL0x =
SG1, selects the configuration of the macrocell, and        1. Only seven product terms are available to the OR
SL1x sets the output as either active low or active high    gate. The eighth product term is used as the output
for the individual macrocell.                               enable. The feedback signal is the corresponding I/O
                                                            signal.
The configuration bits work by acting as control inputs
for the multiplexers in the macrocell. There are four mul-  Dedicated Input Configuration
tiplexers: a product term input, an enable select, an out-
put select, and a feedback select multiplexer. SG1 and      The control bit settings are SG0 = 1, SG1 = 0 and SL0x =
SL0x are the control signals for all four multiplexers. In  1. The output buffer is disabled. Except for MC0 and MC7
MC0 and MC7, SG0 replaces SG1 on the feedback mul-          the feedback signal is an adjacent I/O. For MC0 and MC7
tiplexer. This accommodates CLK being the adjacent          the feedback signals are pins 1 and 11. These configu-
pin for MC7 and OE the adjacent pin for MC0.                rations are summarized in Table 1 and illustrated in
                                                            Figure 2.
Registered Output Configuration
                                                            Table 1. Macrocell Configuration
The control bit settings are SG0 = 0, SG1 = 1 and SL0x =
0. There is only one registered configuration. All eight    SG0 SG1 SL0X Cell Configuration Devices Emulated
product terms are available as inputs to the OR gate.
Data polarity is determined by SL1x. The flip-flop is       Device Uses Registers
loaded on the LOW-to-HIGH transition of CLK. The
feedback path is from Q on the register. The output         0 1 0 Registered Output PAL16R8, 16R6,
buffer is enabled by OE.                                                                                      16R4

Combinatorial Configurations                                0 1 1 Combinatorial I/O PAL16R6, 16R4

The PALCE16V8 has three combinatorial output con-           Device Uses No Registers
figurations: dedicated output in a non-registered device,
I/O in a non-registered device and I/O in a registered      1 0 0 Combinatorial  PAL10H8, 12H6,
device.
                                                            Output               14H4, 16H2, 10L8,
Dedicated Output in a Non-Registered
Device                                                                           12L6, 14L4, 16L2

The control bit settings are SG0 = 1, SG1 = 0 and SL0x =    1 0 1 Input          PAL12H6, 14H4,
0. All eight product terms are available to the OR gate.
Although the macrocell is a dedicated output, the feed-                          16H2, 12L6, 14L4,
back is used, with the exception of pins 15 and 16. Pins
15 and 16 do not use feedback in this mode. Because                              16L2
CLK and OE are not used in a non-registered device,
pins 1 and 11 are available as input signals. Pin 1 will    1 1 1 Combinatorial I/O PAL16L8

                                                            Programmable Output Polarity

                                                            The polarity of each macrocell can be active-high or ac-
                                                            tive-low, either to match output signal needs or to
                                                            reduce product terms. Programmable polarity allows
                                                            Boolean expressions to be written in their most compact
                                                            form (true or inverted), and the output can still be of the
                                                            desired polarity. It can also save "DeMorganizing"
                                                            efforts.

                                                            Selection is through a programmable bit SL1x which
                                                            controls an exclusive-OR gate at the output of the AND/
                                                            OR logic. The output is active high if SL1x is 1 and active
                                                            low if SL1x is 0.

2-40       PALCE16V8 Family
OE                                                                                                        AMD
                                                           OE

         DQ                                                     DQ

    CLK  Q                                                 CLK  Q

    Registered Active Low                                  Registered Active High

Combinatorial I/O Active Low                               Combinatorial I/O Active High
                                    VCC                                                  VCC

                                                  Note 1                                                    Note 1
Combinatorial Output Active Low                            Combinatorial Output Active High

Notes:                                                                                             Adjacent I/O pin
1. Feedback is not available on pins 15                                                            Note 2

    and 16 in the combinatorial output mode.

2. This configuration is not available on pins 15 and 16.

                                                                                  Dedicated Input  16493D-5
                           Figure 2. Macrocell Configurations

                                         PALCE16V8 Family                                                           2-41
      AMD                                                     Programming and Erasing

Power-Up Reset                                                The PALCE16V8 can be programmed on standard logic
                                                              programmers. It also may be erased to reset a previ-
All flip-flops power up to a logic LOW for predictable sys-   ously configured device back to its virgin state. Erasure
tem initialization. Outputs of the PALCE16V8 will de-         is automatically performed by the programming hard-
pend on whether they are selected as registered or            ware. No special erase operation is required.
combinatorial. If registered is selected, the output will be
HIGH. If combinatorial is selected, the output will be a      Quality and Testability
function of the logic.
                                                              The PALCE16V8 offers a very high level of built-in qual-
Register Preload                                              ity. The erasability of the device provides a direct means
                                                              of verifying performance of all AC and DC parameters.
The register on the PALCE16V8 can be preloaded from           In addition, this verifies complete programmability and
the output pins to facilitate functional testing of complex   functionality of the device to provide the highest pro-
state machine designs. This feature allows direct load-       gramming yields and post-programming functional
ing of arbitrary states, making it unnecessary to cycle       yields in the industry.
through long test vector sequences to reach a desired
state. In addition, transitions from illegal states can be    Technology
verified by loading illegal states and observing proper
recovery.                                                     The high-speed PALCE16V8 is fabricated with AMD's
                                                              advanced electrically erasable (EE) CMOS process.
Security Bit                                                  The array connections are formed with proven EE cells.
                                                              Inputs and outputs are designed to be compatible with
A security bit is provided on the PALCE16V8 as a deter-       TTL devices. This technology provides strong input
rent to unauthorized copying of the array configuration       clamp diodes, output slew-rate control, and a grounded
patterns. Once programmed, this bit defeats readback          substrate for clean switching.
and verification of the programmed pattern by a device
programmer, securing proprietary designs from com-            PCI Compliance
petitors. The bit can only be erased in conjunction with
the array during an erase cycle.                              The PALCE22V10H-7/10 is fully compliant with the PCI
                                                              Local Bus Specification published by the PCI Special In-
Electronic Signature Word                                     terest Group. The PALCE22V10H-7/10's predictable
                                                              timing ensures compliance with the PCI AC specifica-
An electronic signature word is provided in the               tions independent of the design.
PALCE16V8 device. It consists of 64 bits of programm-
able memory that can contain user-defined data. The
signature data is always available to the user independ-
ent of the security bit.

2-42  PALCE16V8 Family
                                                                                                           AMD

LOGIC DIAGRAM

              0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31

CLK/I0 1

                                                          11                                    11         20 VCC
                                                                                                10

                                                          0X                          VCC       00
                                                                                                01

                                                          10

           0                                                        SL07
           7
I1 2                                                          SG1                               11
                                                                                                0X
           8                                                                DQ                             19 I/O7
         15                                                                        Q            10
I2 3
                                                              SL17
         16
         23                                                                                     10
I3 4                                                                                            11
                                                                                                0X
         24
         31                                                                                SG0      SL0 7
I4 5
                                                                                                11

                                                          11                                    10

                                                          0X                          VCC       00
                                                                                                01

                                                          10

                                                                    SL06

                                                              SG1                               11
                                                                                                0X
                                                                            DQ                             18 I/O6
                                                                                   Q            10

                                                              SL16

                                                                                                10
                                                                                                11
                                                                                                0X

                                                                                      SG1           SL0 6

                                                                                                11

                                                          11                                    10

                                                          0X                          VCC       00
                                                                                                01

                                                          10

                                                                    SL05

                                                              SG1                               11
                                                                                                0X
                                                                            DQ                             17 I/O5
                                                                                   Q            10

                                                              SL15

                                                                                                10

                                                                                                11
                                                                                                0X

                                                                                      SG1           SL0 5

                                                                                                11

                                                          11                                    10

                                                          0X                          VCC       00
                                                                                                01

                                                          10

                                                                    SL04

                                                              SG1                               11
                                                                                                0X
                                                                            DQ                             16 I/O4
                                                                                   Q            10

                                                              SL14

                                                                                                10

                                                                                                11
                                                                                                0X

                                                                                      SG1           SL0 4

              0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31            CLK OE

                                                                                                           16493D-6

               PALCE16V8 Family                                                                                 2-43
      AMD                                                                                                                                                                                     CLK OE

LOGIC DIAGRAM (continued)                                                                                                                                                                                            11

                                0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31                                                                                                                                           10

                                                                                                                                                                                    11                          VCC  00
                                                                                                                                                                                   0X                                01
                                                                                                                                                                                    10
                                                                                                                                                                                              SL03
                   32
                                                                                                                                                                                        SG1                          11
                   39                                                                                                                                                                                                0X
      I5 6                                                                                                                                                                                            DQ                        15 I/O 3
                                                                                                                                                                                                             Q       10         14 I/O2
                                                                                                                                                                                    11                                          13 I/O1
                                                                                                                                                                                   0X   SL13                                     12 I/O 0
                                                                                                                                                                                    10
                                                                                                                                                                                                                     10
                   40                                                                                                                                                                                                11
                                                                                                                                                                                                                     0X
                   47
      I6 7                                                                                                                                                                                                      SG1      SL0 3

                                                                                                                                                                                    11                               11
                                                                                                                                                                                   0X
                                                                                                                                                                                    10                               10

                   48                                                                                                                                                                                           VCC  00
                                                                                                                                                                                                                     01
                   55
      I7 8                                                                                                                                                                                    SL02

                                                                                                                                                                                    11  SG1                          11
                                                                                                                                                                                   0X                                0X
                                                                                                                                                                                    10                DQ
                                                                                                                                                                                                             Q       10
                   56
                                                                                                                                                                                        SL12
                   63
      I8 9                                                                                                                                                                                                           10
                                                                                                                                                                                                                     11
                                                                                                                                                                                                                     0X

                                                                                                                                                                                                                SG1      SL02

                                                                                                                                                                                                                     11

                                                                                                                                                                                                                     10

                                                                                                                                                                                                                VCC  00
                                                                                                                                                                                                                     01

                                                                                                                                                                                              SL01

                                                                                                                                                                                        SG1                          11
                                                                                                                                                                                                                     0X
                                                                                                                                                                                                      DQ
                                                                                                                                                                                                             Q       10

                                                                                                                                                                                        SL11

                                                                                                                                                                                                                     10
                                                                                                                                                                                                                     11
                                                                                                                                                                                                                     0X

                                                                                                                                                                                                                SG1      SL0 1

                                                                                                                                                                                                                     11

                                                                                                                                                                                                                     10

                                                                                                                                                                                                                VCC  00
                                                                                                                                                                                                                     01

                                                                                                                                                                                              SL00

                                                                                                                                                                                        SG1                          11
                                                                                                                                                                                                                     0X
                                                                                                                                                                                                      DQ
                                                                                                                                                                                                             Q       10

                                                                                                                                                                                        SL10

                                                                                                                                                                                                                     10

                                                                                                                                                                                                                     11
                                                                                                                                                                                                                     0X

                                                                                                                                                                                                                SG0      SL00

        0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31                                                                                                                                                                                   11 OE/I 9

GND 10                                                                                                                                                                                                                            16493D-6
                                                                                                                                                                                                                                (concluded)

2-44    PALCE16V8 Family
ABSOLUTE MAXIMUM RATINGS                                                                                                        AMD

Storage Temperature . . . . . . . . . . . 65C to +150C            OPERATING RANGES
Ambient Temperature
with Power Applied . . . . . . . . . . . . . 55C to +125C         Commercial (C) Devices
Supply Voltage with                                                  Temperature (TA) Operating
Respect to Ground . . . . . . . . . . . . . 0.5 V to +7.0 V         in Free Air . . . . . . . . . . . . . . . . . . . . . . . 0C to +75C
                                                                     Supply Voltage (VCC) with
DC Input Voltage . . . . . . . . . . . 0.5 V to VCC + 0.5 V         Respect to Ground . . . . . . . . . . . . +4.75 V to +5.25 V

DC Output or I/O                                                     Operating ranges define those limits between which the func-
Pin Voltage . . . . . . . . . . . . . . . 0.5 V to VCC + 0.5 V      tionality of the device is guaranteed.

Static Discharge Voltage . . . . . . . . . . . . . . . . . 2001 V

Latchup Current
(TA = 0C to 75C) . . . . . . . . . . . . . . . . . . . . . 100 mA

Stresses above those listed under Absolute Maximum Rat-
ings may cause permanent device failure. Functionality at or
above these limits is not implied. Exposure to Absolute Maxi-
mum Ratings for extended periods may affect device reliabil-
ity. Programming conditions may differ.

DC CHARACTERISTICS over COMMERCIAL operating ranges unless otherwise
specified

Parameter

Symbol     Parameter Description         Test Conditions                               Min Max Unit

VOH        Output HIGH Voltage           IOH = 3.2 mA               VIN = VIH or VIL  2.4                               V
                                         VCC = Min

VOL        Output LOW Voltage            IOL = 24 mA                 VIN = VIH or VIL       0.5 V
                                         VCC = Min

VIH        Input HIGH Voltage            Guaranteed Input Logical HIGH                 2.0                               V
                                         Voltage for all Inputs (Note 1)

  VIL      Input LOW Voltage             Guaranteed Input Logical LOW                              0.8 V
                                         Voltage for all Inputs (Note 1)
   IIH     Input HIGH Leakage Current    VIN = 5.25 V, VCC = Max (Note 2)                           10 A
   IIL     Input LOW Leakage Current                                                              100 A
IOZH      Off-State Output Leakage      VIN = 0 V, VCC = Max (Note 2)
           Current HIGH                                                                             10 A
  IOZL     Off-State Output Leakage      VOUT = 5.25 V, VCC = Max
           Current LOW                   VIN = VIH or VIL (Note 2)                                100 A
  ISC      Output Short-Circuit Current
  ICC      Supply Current                VOUT = 0 V, VCC = Max                         30 150 mA
(Static)                                 VIN = VIH or VIL (Note 2)                                 125 mA

                                         VOUT = 0.5 V, VCC = Max (Note 3)

                                         Outputs Open (IOUT = 0 mA), VIN = 0 V
                                         VCC = Max

Notes:
1. These are absolute values with respect to device ground and all overshoots due to system or tester noise are included.

2. I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).
3. Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

    VOUT = 0.5 V has been chosen to avoid test problems caused by tester ground degradation.

                                         PALCE16V8H-5 (Com'l)                                                            2-45
      AMD

CAPACITANCE (Note 1)

Parameter  Parameter Descriptions       Test Conditions                                        Typ Unit
Symbol

      CIN  Input Capacitance            VIN = 2.0 V            VCC = 5.0 V, TA = 25C,         5  pF

COUT       Output Capacitance           VOUT = 2.0 V           f = 1 MHz                       8  pF

Note:

1. These parameters are not 100% tested, but are evaluated at initial characterization and at any time the design is modified
    where capacitance may be affected.

SWITCHING CHARACTERISTICS over COMMERCIAL operating ranges (Note 2)

Parameter  Parameter Description                                                       Min        Unit
Symbol                                                                             (Note 5) Max   ns
     tPD                                                                                           ns
      tS   Input or Feedback to Combinatorial Output                                    1      5   ns
      tH                                                                                           ns
     tCO   Setup Time from Input or Feedback to Clock                                   3          ns
   tSKEWR                                                                                          ns
     tWL   Hold Time                                                                    0          ns
     tWH                                                                                          MHz
           Clock to Output                                                              1      4  MHz
    fMAX   Skew Between Registered Outputs (Note 4)                                               MHz
                                                                                               1   ns
    tPZX                                                                                           ns
    tPXZ                          LOW                                                   3          ns
     tEA                          HIGH                                                             ns
     tER   Clock Width                                                                  3

           Maximum                External Feedback            1/(tS+tCO)               142.8
           Frequency              Internal Feedback (fCNT),    1/(tS+tCF) (Note 6)
           (Note 3)               No Feedback                  1/(tWH+tWL)              166

                                                                                        166

           OE to Output Enable                                                          1      6

           OE to Output Disable                                                         1      5

           Input to Output Enable Using Product Term Control                            2      6

           Input to Output Disable Using Product Term Control                           2      5

Notes:
2. See Switching Test Circuit for test conditions.

3. These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified
    where frequency may be affected.

4. Skew testing takes into account pattern and switching direction differences between outputs that have equal loading.

5. Output delay minimums for tPD, tCO, tPZX, tPXZ, tEA, and tER are defined under best case conditions. Future process improve-
    ments may alter these values therefore, minimum values are recommended for simulation purposes only.

6. tCF is a calculated value and is not guaranteed. tCF can be found using the following equation:
    tCF = 1/fMAX (internal feedback) tS.

2-46                                    PALCE16V8H-5 (Com'l)
ABSOLUTE MAXIMUM RATINGS                                                                                                        AMD

Storage Temperature . . . . . . . . . . 65C to +150C              OPERATING RANGES
Ambient Temperature with
Power Applied . . . . . . . . . . . . . . . . 55C to +125C        Commercial (C) Devices
Supply Voltage with Respect                                          Temperature (TA)
to Ground . . . . . . . . . . . . . . . . . . . . 0.5 V to + 7.0 V  Operating in Free Air . . . . . . . . . . . . . . 0C to +75C
                                                                     Supply Voltage (VCC)
DC Input Voltage . . . . . . . . . . . 0.5 V to VCC + 1.0 V         with Respect to Ground . . . . . . . . +4.75 V to +5.25 V

DC Output or I/O                                                     Operating Ranges define those limits between which the func-
Pin Voltage . . . . . . . . . . . . . . . 0.5 V to VCC + 1.0 V      tionality of the device is guaranteed.

Static Discharge Voltage . . . . . . . . . . . . . . . . . 2001 V

Latchup Current
(TA = 0C to +75C) . . . . . . . . . . . . . . . . . . . . 100 mA

Stresses above those listed under Absolute Maximum Rat-
ings may cause permanent device failure. Functionality at or
above these limits is not implied. Exposure to Absolute Maxi-
mum Ratings for extended periods may affect device reliabil-
ity. Programming conditions may differ.

DC CHARACTERISTICS over COMMERCIAL operating ranges unless otherwise
specified

Parameter  Parameter Description         Test Conditions                                   Min Max Unit
Symbol

VOH        Output HIGH Voltage           IOH = 3.2 mA VIN = VIH or VIL                    2.4        V

                                         VCC = Min

VOL        Output LOW Voltage            IOL = 24 mA                     VIN = VIH or VIL       0.5   V
                                         VCC = Min

VIH        Input HIGH Voltage            Guaranteed Input Logical HIGH                     2.0        V

                                         Voltage for all Inputs (Note 1)

VIL        Input LOW Voltage             Guaranteed Input Logical LOW                           0.8   V
                                         Voltage for all Inputs (Note 1)

IIH        Input HIGH Leakage Current VIN = 5.5 V, VCC = Max (Note 2)                           10    A

IIL        Input LOW Leakage Current     VIN = 0 V, VCC = Max (Note 2)                          100  A

IOZH       Off-State Output Leakage      VOUT = 5.5 V, VCC = Max,                               10    A
           Current HIGH                  VIN = VIL or VIH (Note 2)

IOZL       Off-State Output Leakage      VOUT = 0 V, VCC = Max                                  100  A

           Current LOW                   VIN = VIL or VIH (Note 2)

ISC        Output Short-Circuit Current  VOUT = 0.5 V, VCC = Max (Note 3)                  30 150 mA

ICC        Supply Current                Outputs Open, (IOUT = 0 mA),                           115   mA

(Dynamic)                                VCC = Max, f = 25 MHz

Notes:

1. These are absolute values with respect to the device ground and all overshoots due to system and tester noise are included.

2. I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).

3. Not more than one output should be tested at a time. Duration of the short-circuit test should not exceed one second.
    VOUT = 0.5 V has been chosen to avoid test problems caused by tester ground degradation.

                                         PALCE16V8H-7 (Com'l)                                                             2-47
      AMD

CAPACITANCE (Note 1)

Parameter  Parameter Descriptions             Test Conditions                                Typ Unit
Symbol

      CIN  Input Capacitance                  VIN = 2.0 V      VCC = 5.0 V, TA = 25C,       5    pF

COUT       Output Capacitance                 VOUT = 2.0 V     f = 1 MHz                     8    pF

Note:

1. These parameters are not 100% tested, but are evaluated at initial characterization and at any time the design is modified
    where capacitance may be affected.

SWITCHING CHARACTERISTICS over COMMERCIAL operating ranges (Note 2)

Parameter  Parameter Description                                                Min               Unit
Symbol                                                                      (Note 5) Max          ns
     tPD                                                                                           ns
           Input or Feedback to Combinatorial Output 8 Outputs Switching                3    7.5   ns
      tS                                                                                           ns
      tH                                              1 Output Switching                3    7     ns
     tCO                                                                                           ns
  tSKEWR   Setup Time from Input or Feedback                                            5          ns
     tWL                                                                                           ns
     tWH   Hold Time                                                                    0         MHz
                                                                                                  MHz
    fMAX   Clock to Output                                                              1    5    MHz
                                                                                                   ns
    tPZX   Skew Between Registered Outputs (Note 4)                                          1     ns
    tPXA                                                                                           ns
     tEA   Clock Width      LOW                                                         4          ns
     tER                    HIGH
                                                                                        4

           Maximum          External Feedback         1/(tS + tCO)                      100
           Frequency        Internal Feedback (fCNT)  1/(tS + tCF) (Note 6)
           (Note 3)         No Feedback               1/(tWH + tWL)                     125

                                                                                        125

           OE to Output Enable                                                          1    6

           OE to Output Disable                                                         1    6

           Input to Output Enable Using Product Term Control                            3    9

           Input to Output Disable Using Product Term Control                           3    9

Notes:
2. See Switching Test Circuit for test conditions.

3. These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified
    where frequency may be affected.

4. Skew testing takes into account pattern and switching direction differences between outputs that have equal loading.

5. Output delay minimums for tPD, tCO, tPZX, tPXZ, tEA, and tER are defined under best case conditions. Future process improvements
    may alter these values therefore, minimum values are recommended for simulation purposes only.

6. tCF is a calculated value and is not guaranteed. tCF can be found using the following equation:
    tCF = 1/fMAX (internal feedback) tS.

2-48                               PALCE16V8H-7 (Com'l)
ABSOLUTE MAXIMUM RATINGS                                                                                                      AMD

Storage Temperature . . . . . . . . . . . 65C to +150C          OPERATING RANGES
Ambient Temperature
with Power Applied . . . . . . . . . . . . . 55C to +125C       Commercial (C) Devices
Supply Voltage with                                                Temperature (TA) Operating
Respect to Ground . . . . . . . . . . . . 0.5 V to + 7.0 V        in Free Air . . . . . . . . . . . . . . . . . . . . . . . 0C to +75C
                                                                   Supply Voltage (VCC) with
DC Input Voltage . . . . . . . . . . . 0.5 V to VCC + 0.5 V       Respect to Ground . . . . . . . . . . . . +4.75 V to +5.25 V
                                                                   Industrial (I) Devices
DC Output or I/O                                                   Temperature (TA) Operating
Pin Voltage . . . . . . . . . . . . . . . 0.5 V to VCC + 0.5 V    in Free Air . . . . . . . . . . . . . . . . . . . . . 40C to +85C
                                                                   Supply Voltage (VCC) with
Static Discharge Voltage . . . . . . . . . . . . . . . . . 2001 V  Respect to Ground . . . . . . . . . . . . . . +4.5 V to +5.5 V

Latchup Current                                                    Operating ranges define those limits between which the func-
(TA = 40C to +85C) . . . . . . . . . . . . . . . . . . 100 mA   tionality of the device is guaranteed.

Stresses above those listed under Absolute Maximum Rat-
ings may cause permanent device failure. Functionality at or
above these limits is not implied. Exposure to Absolute Maxi-
mum Ratings for extended periods may affect device reliabil-
ity. Programming conditions may differ.

DC CHARACTERISTICS over COMMERCIAL and INDUSTRIAL operating ranges

Parameter  Parameter Description         Test Conditions                             Min Max Unit
Symbol

VOH        Output HIGH Voltage           IOH = 3.2 mA             VIN = VIH or VIL  2.4                                 V
                                         VCC = Min

VOL        Output LOW Voltage            IOL = 24 mA               VIN = VIH or VIL       0.5 V
                                         VCC = Min

VIH        Input HIGH Voltage            Guaranteed Input Logical HIGH               2.0                                 V
                                         Voltage for all Inputs (Note 1)

VIL        Input LOW Voltage             Guaranteed Input Logical LOW                     0.8 V
                                         Voltage for all Inputs (Note 1)

IIH        Input HIGH Leakage Current    VIN = 5.25 V, VCC = Max (Note 2)                 10 A

IIL        Input LOW Leakage Current     VIN = 0 V, VCC = Max (Note 2)                    100 A

IOZH       Off-State Output Leakage      VOUT = 5.25 V, VCC = Max                         10 A
                                         VIN = VIH or VIL (Note 2)
           Current HIGH

IOZL       Off-State Output Leakage      VOUT = 0 V, VCC = Max                            100 A
                                         VIN = VIH or VIL (Note 2)
           Current LOW

ISC        Output Short-Circuit Current  VOUT = 0.5 V VCC = Max (Note 3)             30 150 mA

    ICC    Commercial Supply Current     Outputs Open (IOUT = 0 mA)                       115 mA
(Dynamic)                                VCC = Max, f = 15 MHz

           Industrial Supply Current                                                      130 mA

Notes:
1. These are absolute values with respect to device ground and all overshoots due to system or tester noise are included.

2. I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).
3. Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

    VOUT = 0.5 V has been chosen to avoid test problems caused by tester ground degradation.

                                      PALCE16V8H-10 (Com'l, Ind)                                                         2-49
      AMD

CAPACITANCE (Note 1)

Parameter  Parameter Descriptions       Test Conditions                                      Typ Unit
Symbol

      CIN  Input Capacitance            VIN = 2.0 V            VCC = 5.0 V, TA = 25C,       5      pF

COUT       Output Capacitance           VOUT = 2.0 V           f = 1 MHz                     8      pF

Note:

1. These parameters are not 100% tested, but are evaluated at initial characterization and at any time the design is modified
    where capacitance may be affected.

SWITCHING CHARACTERISTICS over COMMERCIAL and INDUSTRIAL operating ranges
(Note 2)

Parameter  Parameter Description                                                         Min        Unit
Symbol                                                                               (Note 4) Max   ns
     tPD                                                                                             ns
      tS   Input or Feedback to Combinatorial Output                                    3    10      ns
      tH                                                                                             ns
     tCO   Setup Time from Input or Feedback to Clock                                   7.5          ns
     tWL                                                                                             ns
     tWH   Hold Time                                                                    0           MHz
                                                                                                    MHz
    fMAX   Clock to Output                                                              3    7.5    MHz
                                                                                                     ns
    tPZX                          LOW                                                   6            ns
    tPXZ                          HIGH                                                               ns
     tEA   Clock Width                                                                  6            ns
     tER
                                  External Feedback            1/(tS + tCO)           66.7
                                  Internal Feedback (fCNT)     1/(tS + tCF) (Note 5)
           Maximum                No Feedback                  1/(tWH + tWL)          71.4
           Frequency
           (Note 3)                                                                   83.3

           OE to Output Enable                                                          2    10

           OE to Output Disable                                                         2    10

           Input to Output Enable Using Product Term Control                            3    10

           Input to Output Disable Using Product Term Control                           3    10

Notes:
2. See Switching Test Circuit for test conditions.

3. These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified
    where frequency may be affected.

4. Output delay minimums for tPD, tCO, tPZX, tPXZ, tEA, and tER are defined under best case conditions. Future process improve-
    ments may alter these values therefore, minimum values are recommended for simulation purposes only.

5. tCF is a calculated value and is not guaranteed. tCF can be found using the following equation:
    tCF = 1/fMAX (internal feedback) tS.

2-50                               PALCE16V8H-10 (Com'l, Ind)
ABSOLUTE MAXIMUM RATINGS                                                                                                        AMD

Storage Temperature . . . . . . . . . . . 65C to +150C            OPERATING RANGES
Ambient Temperature
with Power Applied . . . . . . . . . . . . . 55C to +125C         Commercial (C) Devices
Supply Voltage with                                                  Temperature (TA) Operating
Respect to Ground . . . . . . . . . . . . . 0.5 V to +7.0 V         in Free Air . . . . . . . . . . . . . . . . . . . . . . . 0C to +75C
                                                                     Supply Voltage (VCC) with
DC Input Voltage . . . . . . . . . . . 0.5 V to VCC + 0.5 V         Respect to Ground . . . . . . . . . . . . +4.75 V to +5.25 V

DC Output or I/O                                                     Operating ranges define those limits between which the func-
Pin Voltage . . . . . . . . . . . . . . . 0.5 V to VCC + 0.5 V      tionality of the device is guaranteed.

Static Discharge Voltage . . . . . . . . . . . . . . . . . 2001 V

Latchup Current
(TA = 0C to 75C) . . . . . . . . . . . . . . . . . . . . . 100 mA

Stresses above those listed under Absolute Maximum Rat-
ings may cause permanent device failure. Functionality at or
above these limits is not implied. Exposure to Absolute Maxi-
mum Ratings for extended periods may affect device reliabil-
ity. Programming conditions may differ.

DC CHARACTERISTICS over COMMERCIAL operating ranges unless otherwise
specified

Parameter

Symbol     Parameter Description         Test Conditions                               Min Max Unit

VOH        Output HIGH Voltage           IOH = 3.2 mA               VIN = VIH or VIL  2.4                               V
                                         VCC = Min

VOL        Output LOW Voltage            IOL = 24 mA                 VIN = VIH or VIL       0.5 V
                                         VCC = Min

VIH        Input HIGH Voltage            Guaranteed Input Logical HIGH                 2.0                               V
                                         Voltage for all Inputs (Note 1)

VIL        Input LOW Voltage             Guaranteed Input Logical LOW                              0.8 V
                                         Voltage for all Inputs (Note 1)
                                                                                                    10 A
IIH        Input HIGH Leakage Current    VIN = 5.25 V, VCC = Max (Note 2)                         100 A

IIL        Input LOW Leakage Current     VIN = 0 V, VCC = Max (Note 2)                              10 A

IOZH       Off-State Output Leakage      VOUT = 5.25 V, VCC = Max                                 100 A
                                         VIN = VIH or VIL (Note 2)
           Current HIGH                                                                30 150 mA
                                                                                                   55 mA
IOZL       Off-State Output Leakage      VOUT = 0 V, VCC = Max
                                         VIN = VIH or VIL (Note 2)
           Current LOW

ISC        Output Short-Circuit Current  VOUT = 0.5 V, VCC = Max (Note 3)

ICC        Supply Current (Dynamic)      Outputs Open (IOUT = 0 mA)
                                         VCC = Max, f = 15 MHz

Notes:
1. These are absolute values with respect to device ground and all overshoots due to system or tester noise are included.

2. I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).
3. Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

    VOUT = 0.5 V has been chosen to avoid test problems caused by tester ground degradation.

                                         PALCE16V8Q-10 (Com'l)                                                           2-51
      AMD

CAPACITANCE (Note 1)

Parameter  Parameter Descriptions       Test Conditions                                         Typ Unit
Symbol

      CIN  Input Capacitance            VIN = 2.0 V            VCC = 5.0 V, TA = 25C,          5    pF

COUT       Output Capacitance           VOUT = 2.0 V           f = 1 MHz                        8    pF

Note:

1. These parameters are not 100% tested, but are evaluated at initial characterization and at any time the design is modified
    where capacitance may be affected.

SWITCHING CHARACTERISTICS over COMMERCIAL operating ranges (Note 2)

Parameter  Parameter Description                                                         Min    Max  Unit
Symbol                                                                               (Note 4)   10   ns
     tPD   Input or Feedback to Combinatorial Output                                                  ns
      tS                                                                                  3     7.5   ns
      tH   Setup Time from Input or Feedback to Clock                                    7.5          ns
     tCO                                                                                  0      10   ns
     tWL   Hold Time                                                                      3      10   ns
     tWH                                                                                  6      10  MHz
           Clock to Output                                                                6      10  MHz
    fMAX                                                                                66.7         MHz
           Clock Width            LOW                                                   71.4          ns
    tPZX                          HIGH                                                  83.3          ns
    tPXZ                                                                                  2           ns
     tEA   Maximum                External Feedback            1/(tS + tCO)               2           ns
     tER   Frequency              Internal Feedback (fCNT)     1/(tS + tCF) (Note 5)      3
           (Note 3)               No Feedback                  1/(tWH + tWL)              3

           OE to Output Enable

           OE to Output Disable

           Input to Output Enable Using Product Term Control

           Input to Output Disable Using Product Term Control

Notes:
2. See Switching Test Circuit for test conditions.

3. These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified
    where frequency may be affected.

4. Output delay minimums for tPD, tCO, tPZX, tPXZ, tEA, and tER are defined under best case conditions. Future process improve-
    ments may alter these values therefore, minimum values are recommended for simulation purposes only.

5. tCF is a calculated value and is not guaranteed. tCF can be found using the following equation:
    tCF = 1/fMAX (internal feedback) tS.

2-52                                    PALCE16V8Q-10 (Com'l)
ABSOLUTE MAXIMUM RATINGS                                                                                                      AMD

Storage Temperature . . . . . . . . . . . 65C to +150C          OPERATING RANGES
Ambient Temperature
with Power Applied . . . . . . . . . . . . . 55C to +125C       Commercial (C) Devices
Supply Voltage with                                                Temperature (TA) Operating
Respect to Ground . . . . . . . . . . . . 0.5 V to + 7.0 V        in Free Air . . . . . . . . . . . . . . . . . . . . . . . 0C to +75C
                                                                   Supply Voltage (VCC) with
DC Input Voltage . . . . . . . . . . . 0.5 V to VCC + 0.5 V       Respect to Ground . . . . . . . . . . . . +4.75 V to +5.25 V
                                                                   Industrial (I) Devices
DC Output or I/O                                                   Temperature (TA) Operating
Pin Voltage . . . . . . . . . . . . . . . 0.5 V to VCC + 0.5 V    in Free Air . . . . . . . . . . . . . . . . . . . . . 40C to +85C
                                                                   Supply Voltage (VCC) with
Static Discharge Voltage . . . . . . . . . . . . . . . . . 2001 V  Respect to Ground . . . . . . . . . . . . . . +4.5 V to +5.5 V

Latchup Current                                                    Operating ranges define those limits between which the func-
(TA = 40C to +85C) . . . . . . . . . . . . . . . . . . 100 mA   tionality of the device is guaranteed.

Stresses above those listed under Absolute Maximum Rat-
ings may cause permanent device failure. Functionality at or
above these limits is not implied. Exposure to Absolute Maxi-
mum Ratings for extended periods may affect device reliabil-
ity. Programming conditions may differ.

DC CHARACTERISTICS over COMMERCIAL and INDUSTRIAL operating ranges

Parameter  Parameter Description         Test Conditions                                Min Max Unit
Symbol

VOH        Output HIGH Voltage           IOH = 3.2 mA             VIN = VIH or VIL     2.4                              V
                                         VCC = Min

VOL        Output LOW Voltage            IOL = 24 mA               VIN = VIH or VIL          0.5 V
                                         VCC = Min

VIH        Input HIGH Voltage            Guaranteed Input Logical HIGH                  2.0                              V
                                         Voltage for all Inputs (Note 1)

    VIL    Input LOW Voltage             Guaranteed Input Logical LOW                         0.8 V
                                         Voltage for all Inputs (Note 1)
     IIH   Input HIGH Leakage Current                                                         10 A
     IIL   Input LOW Leakage Current     VIN = 5.25 V, VCC = Max (Note 2)                    100 A
    IOZH   Off-State Output Leakage
           Current HIGH                  VIN = 0 V, VCC = Max (Note 2)                        10 A
    IOZL   Off-State Output Leakage
           Current LOW                   VOUT = 5.25 V, VCC = Max                            100 A
    ISC    Output Short-Circuit Current  VIN = VIH or VIL (Note 2)
    ICC    Commercial Supply Current                                                    30 150 mA
(Dynamic)                                VOUT = 0 V, VCC = Max
    ICC    Industrial Supply Current     VIN = VIH or VIL (Note 2)                   H       90
(Dynamic)                                                                                    55 mA
                                         VOUT = 0.5 V, VCC = Max (Note 3)            Q

                                         Outputs Open (IOUT = 0 mA)                  H       130
                                         VCC = Max, f = 15 MHz                               65 mA
                                                                                     Q
                                         Outputs Open (IOUT = 0 mA)
                                         VCC = Max, f = 15 MHz

Notes:
1. These are absolute values with respect to device ground and all overshoots due to system or tester noise are included.

2. I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).
3. Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

    VOUT = 0.5 V has been chosen to avoid test problems caused by tester ground degradation.

           PALCE16V8H-15/25, Q-15/25 (Com'l, Ind), Q-20 (Ind)                                                            2-53
      AMD

CAPACITANCE (Note 1)

Parameter   Parameter Descriptions                  Test Conditions                                     Typ Unit
Symbol     Input Capacitance                       VIN = 2.0 V
            Output Capacitance                      VOUT = 2.0 V      VCC = 5.0 V, TA = 25C,              5  pF
     CIN                                                              f = 1 MHz
                                                                                                           8  pF
   COUT

Note:

1. These parameters are not 100% tested, but are evaluated at initial characterization and at any time the design is modified
    where capacitance may be affected.

SWITCHING CHARACTERISTICS over COMMERCIAL and INDUSTRIAL operating ranges
(Note 2)

Parameter                                                                 -15            -20                -25
Symbol Parameter Description                                                                           Min Max Unit
                                                                      Min Max Min Max

      tPD   Input or Feedback to Combinatorial Output                          15                   20        25 ns

      tS    Setup Time from Input or Feedback to Clock                12           13                   15    ns

      tH    Hold Time                                                 0               0                 0     ns

      tCO   Clock to Output                                                    10                   11        12 ns

      tWL                         LOW                                 8            10                   12    ns
                     Clock Width  HIGH
                                                                      8            10                   12    ns
      tWH

            Maximum               External Feedback    1/(tS + tCO)   45.5         41.6                 37    MHz
            Frequency                                                  50          45.4
fMAX        (Note 3)              Internal Feedback    1/(tS + tCO)                                     40    MHz
                                  (fCNT)               (Note 4)

                                  No Feedback          1/(tWH + tWL)  62.5         50.0                 41.6  MHz

      tPZX  OE to Output Enable                                                15                   18        20 ns

      tPXZ  OE to Output Disable                                               15                   18        20 ns

      tEA   Input to Output Enable Using Product Term Control                  15                   18        20 ns

      tER   Input to Output Disable Using Product Term Control                 15                   18        20 ns

Notes:
2. See Switching Test Circuit for test conditions.

3. These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified
    where frequency may be affected.

4. tCF is a calculated value and is not guaranteed. tCF can be found using the following equation:
    tCF = 1/fMAX (internal feedback) tS.

2-54                              PALCE16V8H-15/25, Q-15/25 (Com'l, Ind), Q-20 (Ind)
                                                                                                                     AMD

SWITCHING WAVEFORMS

        Input or                                           Input or                                                  VT
     Feedback                                           Feedback
                  VT
Combinatorial          tPD                                                                           tS              tH
         Output
                                           VT                 Clock                                      VT
                                              16493D-7                                                     tCO
                                                        Registered
                                                             Output                                                        VT
                                                                                                                         16493D-8

                  Combinatorial Output                                                         Registered Output

                                                          Input                                                      VT
                                                        Output
                  tWH                                                                     tER                            tEA
                                      tWL
Clock                                      VT                                                            VOH - 0.5V      VT
                  Clock Width              16493D-9
                                                                                                     VOL + 0.5V

                                                                                                                                     16493D-10

                                                                                    Input to Output Disable/Enable

                                                                                VT

                      OE                   tPXZ                                     tPZX
                  Output
                                                        VOH - 0.5V

                                                                                 VT

                                                        VOL + 0.5V

                                                                                          16493D-11

                                           OE to Output Disable/Enable

Notes:                                                                                                                    2-55
1. VT = 1.5 V
2. Input pulse amplitude 0 V to 3.0 V.
3. Input rise and fall times 2 ns 5 ns typical.

                                                              PALCE16V8 Family
      AMD

KEY TO SWITCHING WAVEFORMS

                                                    WAVEFORM      INPUTS           OUTPUTS

SWITCHING TEST CIRCUIT                                            Must be          Will be
                                                                  Steady           Steady

                                                                  May              Will be
                                                                  Change           Changing
                                                                  from H to L      from H to L

                                                                  May              Will be
                                                                  Change           Changing
                                                                  from L to H      from L to H

                                                                  Don't Care,      Changing,
                                                                  Any Change       State
                                                                  Permitted        Unknown

                                                                  Does Not         Center
                                                                  Apply            Line is High-
                                                                                   Impedance
                                                                                   "Off" State

                                                                                        KS000010-PAL

                                                              5V

                                                                  S1

                                                        R1                         Test Point
                                 Output

                                                                  R2           CL

                                                                                      16493D-12

                                                                          Commercial                       Measured
                                                                                                         Output Value
    Specification  S1            CL                                   R1              R2
        tPD, tCO                                                                                               1.5 V
           tEA     Closed        50 pF                            200                 390                      1.5 V
           tER                   5 pF
                   Z  H: Open                                                          H-5:           H  Z: VOH 0.5 V
2-56               Z  L: Closed                                                       200             L  Z: VOL + 0.5 V
                   H  Z: Open
                   L  Z: Closed

                                        PALCE16V8 Family
                                                        AMD

TYPICAL ICC CHARACTERISTICS
VCC = 5 V, TA = 25C

150

125                                                     16V8H-5

              100                                       16V8H-7
ICC (mA) 75                                             16V8H-10
                                                        16V8H-15/25
                50
                25                                      16V8Q-10/15/25

0                   10       20  30             40  50
    0

                             Frequency (MHz)            16493D-13

                             ICC vs. Frequency

The selected "typical" pattern utilized 50% of the device resources. Half of the macrocells were programmed as registered, and
the other half were programmed as combinatorial. Half of the available product terms were used for each macrocell. On any
vector, half of the outputs were switching.

By utilizing 50% of the device, a midpoint is defined for ICC. From this midpoint, a designer may scale the ICC graphs up or down to
estimate the ICC requirements for a particular design.

                             PALCE16V8 Family                    2-57
      AMD                                                 parts. As a result, the device can be erased and
                                                          reprogrammed--a feature which allows 100% testing at
ENDURANCE CHARACTERISTICS                                 the factory.

The PALCE16V8 is manufactured using AMD's ad-
vanced Electrically Erasable process. This technology
uses an EE cell to replace the fuse link used in bipolar

Symbol Parameter                        Test Conditions                Min  Unit
   tDR Min Pattern Data Retention Time  Max Storage Temperature
                                        Max Operating Temperature      10   Years
                                        Normal Programming Conditions
                                                                       20   Years

N     Min Reprogramming Cycles                                         100  Cycles

2-58                                    PALCE16V8 Family
ROBUSTNESS FEATURES                                                                                                                 AMD

PALCE16V8X-X/5 devices have some unique features                         clocking caused by subsequent ringing. A special noise
that make them extremely robust, especially when oper-                   filter makes the programming circuitry completely insen-
ating in high-speed design environments. Pull-up resis-                  sitive to any positive overshoot that has a pulse width of
tors on inputs and I/O pins cause unconnected pins to                    less than about 100 ns for the /5 versions. Selected /4
default to a known state. Input clamping circuitry limits                devices are also being retrofitted with these robustness
negative overshoot, eliminating the possibility of false                 features. See chart below for device listings.

INPUT/OUTPUT EQUIVALENT SCHEMATICS FOR /5 VERSIONS AND SELECTED /4
VERSIONS*

                             VCC                                 VCC

                             > 50 k

           ESD                       Programming                         Programming        Positive    Programming
        Protection                   Pins only                              Voltage        Overshoot       Circuitry
                                                                           Detection
            and                                                                               Filter
        Clamping

                                                                 Typical Input

                                                            VCC                       VCC

                                                                                      > 50 k

                                                         Provides ESD
                                                         Protection and
                                                         Clamping

                                                                                      Preload Feedback
                                                                                      Circuitry Input

                                                                 Typical Output                       16493D-14

*                                                                Topside Marking:
                                                                 AMD CMOS PLD's are marked on the top of the package in the
                                          Rev Letter             following manner:

Device         Filter Only Filter and Pullups                        PALCEXXXX
                                                                     Date Code (3 numbers) Lot ID (4 characters) (Rev. Letter)
PALCE16V8H-10       E, F, K                           L

PALCE16V8H-15 D, E, F, G, I, J, K                     L, M

PALCE16V8Q-15       D, G, J                           M

PALCE16V8H-25       D, G, J                           M          The Lot ID and Rev Letter are separated by two spaces.

PALCE16V8Q-25       D, G, J                           M

                                                            PALCE16V8 Family                                             2-59
      AMD                                                      and the wide range of ways VCC can rise to its steady
                                                               state, two conditions are required to insure a valid
POWER-UP RESET                                                 power-up reset. These conditions are:

The PALCE16V8 has been designed with the capability                The VCC rise must be monotonic.
to reset during system power-up. Following power-up,
all flip-flops will be reset to LOW. The output state will be      Following reset, the clock input must not be driven
HIGH independent of the logic polarity. This feature pro-          from LOW to HIGH until all applicable input and
vides extra flexibility to the designer and is especially          feedback setup times are met.
valuable in simplifying state machine initialization. A
timing diagram and parameter table are shown below.
Due to the synchronous operation of the power-up reset

Parameter          Parameter Descriptions                        Min  Max           Unit
Symbol            Power-Up Reset Time
     tPR           Input or Feedback Setup Time                       1000          ns
      tS           Clock Width LOW
     tWL                                                         See Switching Characteristics

            Power  4V                                                          VCC
                                      tPR
      Registered                                             tS       16493D-15
           Output
                                                          tWL
            Clock       Power-Up Reset Waveform

2-60               PALCE16V8 Family
                                                                                                   AMD

TYPICAL THERMAL CHARACTERISTICS
/4 Devices (PALCE16V8H-10/4)

Measured at 25C ambient. These parameters are not tested.

Parameter  Parameter Description                                 200 Ifpm air           Typ  PLCC  Unit
Symbol    Thermal Impedance, Junction to Case                   400 Ifpm air  PDIP            22  C/W
           Thermal Impedance, Junction to Ambient                600 Ifpm air                  64  C/W
     jc    Thermal Impedance, Junction to Ambient with Air Flow  800 Ifpm air   25             55  C/W
     ja                                                                         71             51  C/W
    jma                                                                         61             47  C/W
                                                                                55             45  C/W
                                                                                51
                                                                                47

/5 Devices (PALCE16V8H-7/5)

Measured at 25C ambient. These parameters are not tested.

Parameter                                                                            Typ
Symbol Parameter Description
                                                                               PDIP          PLCC  Unit

jc         Thermal Impedance, Junction to Case                                 29            23    C/W

ja         Thermal Impedance, Junction to Ambient                              70            61    C/W

jma        Thermal Impedance, Junction to Ambient with Air Flow 200 Ifpm air   64            53    C/W

                                                                 400 Ifpm air  58            47    C/W

                                                                 600 Ifpm air  53            44    C/W

                                                                 800 Ifpm air  X             X     C/W

Plastic jc Considerations

The data listed for plastic jc are for reference only and are not recommended for use in calculating junction temperatures. The
heat-flow paths in plastic-encapsulated devices are complex, making the jc measurement relative to a specific location on the
package surface. Tests indicate this measurement reference point is directly below the die-attach area on the bottom center of the
package. Furthermore, jc tests on packages are performed in a constant-temperature bath, keeping the package surface at a
constant temperature. Therefore, the measurements can only be used in a similar environment.

                               PALCE16V8 Family                                                         2-61
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved