电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

NX3DV42GU115

器件型号:NX3DV42GU115
器件类别:半导体    模拟混合信号IC   
厂商名称:NXP
厂商官网:https://www.nxp.com
下载文档

器件描述

USB Switch ICs Dual high-speed USB 2.0 double-pole double-throw analog switch

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
NXP
产品种类:
Product Category:
USB Switch ICs
RoHS:YES
产品:
Product:
USB 2.0 Switches
Configuration:1 x DPDT
On Resistance - Max:10 Ohms
On Time - Max:40 ns
Off Time - Max:30 ns
工作电源电压:
Operating Supply Voltage:
3 V to 4.3 V
最大工作温度:
Maximum Operating Temperature:
+ 125 C
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
XQFN-10
封装:
Packaging:
Cut Tape
封装:
Packaging:
MouseReel
封装:
Packaging:
Reel
Bandwidth:950 MHz
系列:
Series:
NX3DV42
商标:
Brand:
NXP Semiconductors
最小工作温度:
Minimum Operating Temperature:
- 40 C
Number of Switches:2 Switch
工作电源电流:
Operating Supply Current:
10 uA
Pd-功率耗散:
Pd - Power Dissipation:
250 mW
工厂包装数量:
Factory Pack Quantity:
4000
电源电压-最大:
Supply Voltage - Max:
4.3 V
电源电压-最小:
Supply Voltage - Min:
3 V
Switch Continuous Current:100 mA
单位重量:
Unit Weight:
0.000136 oz

NX3DV42GU115器件文档内容

                   NX3DV42

                   Dual high-speed USB 2.0 double-pole double-throw analog

                   switch

                   Rev. 3.1 — 20 October 2016                                      Product data sheet

1.  General description

              The NX3DV42 is a double-pole double-throw analog switch suitable for use as an analog

              or digital multiplexer/demultiplexer. Its wide bandwidth and low bit-to-bit skew allows the

              NX3DV42 to pass high-speed differential signals with good signal integrity. Its high

              channel to channel crosstalk rejection results in minimal noise interference. The

              bandwidth is wide enough to pass high-speed USB 2.0 differential signals (480 Mb/s). It

              consist of two switches, each with two independent input/outputs (HSDn+ and HSDn)

              and a common input/output (D+ or D). One digital input (S) is used to select the switch

              position. When pin OE is HIGH, the switches are turned off. Schmitt trigger action at the

              select input (S) and output enable input (OE) makes the circuit tolerant to slower input rise

              and fall times across the entire VCC range from 3.0 V to 4.3 V.

2.  Features  and  benefits

                  Supply voltage range from 3.0 V to 4.3 V

                  4  typical ON resistance

                  7.3 pF typical ON capacitance

                  950 MHz typical bandwidth or data frequency

                  Low crosstalk of 30 dB at 240 MHz

                  Break-before-make switching

                  ESD protection:

                    HBM JESD22-A114F Class 3A exceeds 4000 V

                    CDM AEC-Q100-011 revision B exceeds 1000 V

                    HBM exceeds 12000 V for power to GND protection

                  Latch-up performance exceeds 100 mA per JESD 78 Class       II  Level  A

                  Specified from 40 C to +125 C

3.  Applications

                  Cell phone, PDA, digital camera and notebook

                  LCD monitor, TV and set-top box
NXP Semiconductors                                                                                                 NX3DV42

                                       Dual high-speed USB 2.0 double-pole double-throw analog switch

4.       Ordering information

Table 1.  Ordering information

Type number         Package

                    Temperature range  Name     Description                                                        Version

NX3DV42GU           40 C to +125 C  XQFN10   plastic, extremely thin quad flat package; no leads;               SOT1160-1

                                                10 terminals; body 1.40 x 1.80 x 0.50 mm

NX3DV42GU10         40 C to +125 C  XQFN10   plastic extremely thin small outline package; no leads;            SOT1337-1

                                                10 terminals; body 1.3 x 1.6 x 0.5 mm

NX3DV42GU33         40 C to +125 C  X2QFN10  plastic extremely thin small outline package; no leads;            SOT1430-1

                                                10 terminals; body 1.3 x 1.6 x 0.33 mm

5.       Marking

Table 2.  Marking

Type number                                            Marking code

NX3DV42GU                                              x4

NX3DV42GU10                                            x4

NX3DV42GU33                                            x4

6.       Functional     diagram

                                                HSD1-

                                                           D-

                                                HSD2-

                                                HSD1+

                                                           D+

                                                HSD2+

                                                             S

                                                       OE

                                                           aaa-001356

Fig 1.    Logic symbol

NX3DV42                                All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                     Rev. 3 — 20 October 2016                                                    2 of 20
NXP Semiconductors                                                                                                                     NX3DV42

                                          Dual   high-speed USB                  2.0 double-pole double-throw analog switch

7.       Pinning information

                    7.1  Pinning

                                                                            NX3DV42

                                                 terminal 1                 S    VCC                             OE

                                                 index area                 10   9                               8

                                                                     D+  1                                              7  HSD2+

                                                                     D-  2                                              6  HSD2-

                                                                            3    4                               5

                                                                            GND  HSD1-                           HSD1+     aaa-001357

                                                                         Transparent top view

                            Fig 2.  Pin configuration SOT1160-1(XQFN10), SOT1337-1 (XQFN10) and

                                    SOT1430-1(X2QFN10)

                    7.2  Pin description

Table 3.  Pin description

Symbol                   SOT1160-1,  SOT1337-1,  Description

                         SOT1430-1

HSD1,    HSD2          4, 6                    independent input or output

HSD1+,    HSD2+          5, 7                    independent input or output

D+, D                   1, 2                    common output or input

GND                      3                       ground (0 V)

OE                       8                       output enable input (active LOW)

S                        10                      select input

VCC                      9                       supply voltage

8.       Functional description

Table 4.  Function table[1]

Input                                                                                                                   Channel on

S                                    OE

L                                    L                                                                                  HSD1+ and HSD1

H                                    L                                                                                  HSD2+ and HSD2

X                                    H                                                                                  switch off

[1]  H = HIGH voltage level; L = LOW voltage level; X = don’t care.

NX3DV42                              All information provided in this document is subject to legal disclaimers.                        © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                               Rev. 3 — 20 October 2016                                                                3 of 20
NXP Semiconductors                                                                                                                    NX3DV42

                                   Dual high-speed USB 2.0 double-pole double-throw analog switch

9.       Limiting values

Table 5.  Limiting values

In accordance with the Absolute Maximum Rating System  (IEC          60134).  Voltages                         are  referenced  to GND  (ground  =  0  V).

Symbol    Parameter                Conditions                                                                                   Min        Max         Unit

VCC       supply voltage                                                                                                        0.5       +5.5        V

VI        input voltage            pins S and OE                                                                         [1]    0.5       +5.5        V

VSW       switch voltage                                                                                                        0.5       +5.5        V

IIK       input clamping current   VI < 0.5 V                                                                                  50        -           mA

ISK       switch clamping current  VI < 0.5 V                                                                                  50        -           mA

ISW       switch current                                                                                                        -          100        mA

ICC       supply current                                                                                                        -          +50         mA

Tstg      storage temperature                                                                                                   65        +150        C

Ptot      total power dissipation  Tamb = 40 C to    +125          C                                                  [2]    -          250         mW

[1]   The minimum input voltage rating may be exceeded if the input current rating is observed.

[2]   For XQFN10 package: above 100 C derate linearly with 4 mW/K.

10. Recommended operating conditions

Table 6.  Recommended operating conditions

Symbol    Parameter                Conditions                                                                            Min          Max        Unit

VCC       supply voltage                                                                                                 3.0          4.3        V

VI        input voltage            pins S and OE                                                                         0            4.5        V

VSW       switch voltage                                                                                            [1]  0            VCC        V

Tamb      ambient temperature                                                                                            40          +125       C

[1]   To avoid sinking GND current from terminals D+ and D when switch current flows in terminals HSDn+ and HSDn, the voltage drop

      across the bidirectional switch must not exceed 0.4 V. If the switch current flows into terminals D+ and D, no GND current will flow from

      terminals HSDn+ and HSDn. In this case, there is no limit for the voltage drop across the switch.

NX3DV42                            All information provided in this document is subject to legal disclaimers.               © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                          Rev. 3 — 20 October 2016                                                                                   4 of 20
NXP Semiconductors                                                                                                                           NX3DV42

                                                Dual high-speed USB 2.0 double-pole double-throw analog switch

11. Static characteristics

Table 7.  Static characteristics

At recommended operating conditions; voltages are referenced to GND (ground                                              0 V).

Symbol    Parameter       Conditions                                Tamb = 40 C to                                     +85 C  Tamb = 40  C  to  +125  C  Unit

                                                                    Min  Typ[1]                                          Max     Min                 Max

VIH       HIGH-level      VCC = 3.0 V to 3.6 V                      1.3       -                                          -       1.3                 -         V

          input voltage   VCC = 4.3 V                               1.7       -                                          -       1.7                 -         V

VIL       LOW-level       VCC = 3.0 V to 3.6 V                      -         -                                          0.5     -                   0.5       V

          input voltage   VCC = 4.3 V                               -         -                                          0.7     -                   0.7       V

VIK       input clamping  VCC = 3.0 V; II = 18 mA                  -         -                                          1.2    -                   1.2      V

          voltage

II        input leakage   pins S and OE;                            -         -                                          1      -                   10       A

          current         VI = GND to 4.3 V; VCC = 4.3 V;

                          see Figure 4

IS(OFF)   OFF-state       VCC = 4.3 V; see Figure 3 and             -         -                                          1      -                   2        A

          leakage         Figure 6

          current

IOFF      power-off       VI or VO = 0 V to 4.3 V;                  -         -                                          1      -                   10       A

          leakage         VCC = 0 V; see Figure 7

          current

ICC       supply current  VI = VCC or GND; VCC = 4.3 V;             -         -                                          1       -                   10        A

                          VSW = GND or VCC; see

                          Figure 5

ICC      additional      VI = 2.6 V; VCC = 4.3 V;                  -         -                                          10      -                   10        A

          supply current  VSW = GND or VCC

                          VI = 1.8 V; VCC = 4.3 V;                  -         -                                          15      -                   15        A

                          VSW = GND or VCC

CI        input           pins S and OE                             -         1.0                                        -       -                   -         pF

          capacitance

CS(OFF)   OFF-state       pins HSDn+ and HSDn                    -         2.8                                        -       -                   -         pF

          capacitance     VCC = 3.3 V; VI = 0 V to 3.3 V

CS(ON)    ON-state        pins D+ and DVCC = 3.3 V;              -         7.3                                        -       -                   -         pF

          capacitance     VI = 0 V to 3.3 V

[1]   Typical values are measured at Tamb = 25 C and VCC = 3.3 V.

NX3DV42                                      All information provided in this document is subject to legal disclaimers.          © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                  Rev. 3 — 20 October 2016                                                                                   5 of 20
NXP Semiconductors                                                                                                                                   NX3DV42

                                                        Dual high-speed USB             2.0  double-pole double-throw analog switch

                    11.1        Test  circuit     and       graphs

                                                            VCC                                                               switch  S

                                                  S                                                                               1   VIL

                                      VIL or VIH                 HSD1-  1                                                         2   VIH

                                                  D-                       switch       IS

                                                                 HSD2-  2

                                                        OE

                                          VIH                 GND

                                      VI                                                                                      VO

                                                                                                                                     aaa-001365

                  VI = VCC or GND and VO = GND or VCC.

                  Test circuit also applies for D+, HSD1+ and HSD2+.

Fig 3.            Test circuit for measuring OFF-state leakage current

                                               DDD                                                                                      DDD

         ,O                                                                ,&&

          Q$                                                                —$

         

                                                                                   

         

                                                                                   

         

                                                                                   

             

                                                                                  

                                                                                                                                 

                                                  7DPE ƒ&                                                                                           7DPE ƒ&

                  VCC = 4.3 V.                                                          VCC = 4.3 V.

Fig 4.            Waveform showing the typical input leakage               Fig 5.       Waveform showing the typical supply current

                  current versus temperature                                            versus temperature

NX3DV42                                           All information provided in this document is subject to legal disclaimers.                     © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                          Rev. 3 — 20 October 2016                                                                             6 of 20
NXP Semiconductors                                                                                                         NX3DV42

                                         Dual high-speed USB 2.0 double-pole double-throw analog switch

                                 DDD                                                                          DDD

,6 2))                                                 ,2))

Q$                                                     Q$

                                                          

                                                          

                                                           

                                                           

                                                             

                                                              

                                                                                                       

                                    7DPE ƒ&                                                                               7DPE ƒ&

              VCC = 4.3 V.                                         VCC = 4.3 V.

Fig 6.        Waveform showing the typical OFF-state   Fig 7.      Waveform showing the typical power-off

              leakage current versus temperature                   leakage current versus temperature

NX3DV42                             All information provided in this document is subject to legal disclaimers.         © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                Rev. 3 — 20 October 2016                                                             7 of 20
NXP Semiconductors                                                                                                                       NX3DV42

                                                   Dual high-speed USB 2.0 double-pole double-throw analog switch

          11.2              ON resistance

Table 8.  ON resistance

At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

Symbol    Parameter         Conditions                                 Tamb = 40 C to +85 C                              Tamb = 40 C to +125 C  Unit

                                                                       Min        Typ[1]  Max                                    Min         Max

RON       ON resistance     VI = 0.4 V; ISW = 8 mA;

                            see Figure 8

                            VCC = 3.0 V                                   -       3.9     6.5                                         -  10           

RON      ON resistance     VI = 0.4 V; ISW = 8 mA              [2]

          mismatch between  VCC = 3.0 V                                   -       0.65                              -                 -      -        

          channels

[1]  Typical values are measured at Tamb = 25 C.

[2]  Measured at identical VCC, temperature and input voltage.

          11.3              ON resistance test circuit

                                                          VCC                V                                      switch  S

                                                                             VSW                                       1    VIL

                            VIL or VIH             S            HSD1-  1                                               2    VIH

                                                   D-                             switch

                                                                HSD2-  2

                                                      OE

                                        VIL                     GND

                            VI                                                            ISW

                                                                                                                          aaa-001366

          RON = VSW / ISW.

          Test circuit also applies for D+, HSD1+ and HSD2+.

Fig 8.    Test circuit for measuring ON resistance

NX3DV42                                 All information provided in this document is subject to legal disclaimers.                       © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                     Rev. 3 — 20 October 2016                                                                       8 of 20
NXP Semiconductors                                                                                                                 NX3DV42

                                                      Dual high-speed USB 2.0 double-pole double-throw analog switch

12. Dynamic characteristics

Table 9.  Dynamic characteristics

At recommended operating conditions; voltages are referenced to GND (ground = 0 V); for                                       test circuit see Figure 12.

Symbol    Parameter              Conditions                            Tamb = 40 C to +85 C                                Tamb = 40 C to +125 C     Unit

                                                                               Min  Typ[1]                               Max  Min      Max

tpd       propagation delay      HSDn+ to D+ or                [2][3]

                                 HSDn to Dor

                                 D+ to HSDn+ or

                                 D to HSDn;

                                 see Figure 9

                                         VCC = 3.3 V                           -    0.25                                 -    -        -                   ns

ten       enable time            S or OE to D+ or D;          [4]

                                 see Figure 10

                                         VCC = 3.0 V to 3.6 V                  -    11.2                                 30   -    40                      ns

tdis      disable time           S or OE to D+ or D;          [5]

                                 see Figure 10

                                         VCC = 3.0 V to 3.6 V                  -    3.9                                  25   -    30                      ns

tb-m      break-before-make      see Figure 11                 [3]

          time                           VCC = 3.0 V to 3.6 V                  2.0  5.9                                  -    2.0      -                   ns

tsk(p)    pulse skew time        see Figure 9

                                         VCC = 3.0 V to 3.6 V  [3]             -    20                                   -    -        -                   ps

tjit      jitter time            RL = 50 ; CL = 5 pF; tr, tf  [3]             -    200                                  -    -        -                   ps

                                 = 500 ps (10 % to 90 %) at

                                 480 Mbs (PRBS = 215  1)

[1]   Typical values are measured at Tamb = 25 C, CL = 5 pF and VCC = 3.3 V.

[2]   tpd is the same as tPLH and tPHL.

[3]   Guaranteed by design.

[4]   ten is the same as tPZH.

[5]   tdis is the same as tPHZ.

NX3DV42                                      All information provided in this document is subject to legal disclaimers.       © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                    Rev. 3 — 20 October 2016                                                                             9 of 20
NXP Semiconductors                                                                                                                                     NX3DV42

                                                              Dual high-speed USB 2.0 double-pole                                          double-throw analog switch

                12.1  Waveforms and test circuits

                                                 400 mV

                                                 input        50%

                                                    GND

                                                                          tPLH                     tPHL

                                                         VOH

                                                 output                50%

                                                         VOL                                       aaa-001359

           Logic levels: VOL and VOH are typical output voltage levels that occur with the output load.

           tsk(p) = |tPHL  tPLH|.

Fig 9.     The data input to output propagation delay times and pulse skew time

                                                    VI

                                    S, OE input               VM

                                                 GND

                                                              tPHZ                                                                   tPZH

                                                 VOH                        VX                                                       VX

                                    output

                                    HIGH to OFF

                                    OFF to HIGH

                                                 GND

                                                              switch                   switch                                              switch

                                                              enabled                  disabled                                            enabled

                                                                                                                                           aaa-001361

           Measurement points are given in Table 10.

           Logic level: VOH is the typical output voltage     level that  occurs with  the output  load.

Fig 10.    Enable and disable times

Table 10.  Measurement points

Supply voltage                              Input                                                                                          Output

VCC                                         VM                                  VI                                                         VX

3.0 V to 3.6 V                              0.5VCC                              VCC                                                        0.9VOH

NX3DV42                                                  All information provided in this document is subject to legal disclaimers.        © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 3 — 20 October 2016                                                                 10 of 20
NXP Semiconductors                                                                                                                                  NX3DV42

                                                              Dual high-speed USB 2.0 double-pole double-throw analog switch

                                                                                          VCC

                                                                                   S           HSD1-

                                                                                   D-

                                                                                               HSD2-

                                                                                      OE

                                         VIL

                                              VI   G          V  VO  RL        CL                                                     VEXT = 0.8 V

                                                       GND

                                                                                                                                      aaa-001364

         a.   Test circuit.

                                                          VI     0.5VI

                                                                     0.9VO                            0.9VO

                                                       VO

                                                                                       tb-m

                                                                                                      001aag572

         b.   Input and output measurement points.

              Test circuit also applies for D+, HSD1+ and HSD2+.

Fig      11.  Test circuit for measuring break-before-make                      timing

                                                                                       VCC

                                                                            S                HSD1-

                                                                            D-

                                                                                             HSD2-

                                                                               OE

                                              VIL

                                                   VI  G         CL     RL                                                            VEXT = 0.8 V

                                                       GND

                                                                                                                                      aaa-001363

              Test circuit also applies for D+, HSD1+ and HSD2+.

              Test data is given in Table 11.

              Definitions test circuit:

              RL = Load resistance.

              CL = Load capacitance including jig and probe capacitance.

              VEXT = External voltage for measuring switching times.

              VI may be connected to S or OE.

Fig      12.  Test circuit for measuring switching times

NX3DV42                                                   All information provided in this document is subject to legal disclaimers.                © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                               Rev. 3 — 20 October 2016                                                           11 of 20
NXP Semiconductors                                                                                                                                   NX3DV42

                                                  Dual high-speed USB 2.0 double-pole double-throw analog switch

Table 11.  Test data

Supply voltage                                Input                                                                             Load

VCC                                           VI                        tr, tf                                                  CL                   RL

3.0 V to 3.6 V                                VCC                        2.5 ns                                                5 pF                 50 

                12.2           Additional dynamic characteristics

Table 12.  Additional dynamic characteristics

At recommended operating conditions; voltages are referenced to GND (ground                                               =  0  V); VI  = GND or VCC (unless otherwise

specified); tr = tf < 2.5 ns.

Symbol     Parameter                  Conditions                                                                                                   Tamb = 25 C     Unit

                                                                                                                                                Min  Typ[2]  Max

f(3dB)    3 dB frequency            RL = 50 ; see Figure 13                                                                             [1]

           response                   CL = 0 pF; VCC = 3.0 V to 3.6 V                                                                           -    950         -  MHz

                                      CL = 5 pF; VCC = 3.0 V to 3.6 V                                                                           -    450         -  MHz

iso       isolation (OFF-state)      fi = 240 MHz; RL = 50 ; see Figure           14                                                     [1]

                                      VCC = 3.0 V to 3.6 V                                                                                      -    30         -  dB

Xtalk      crosstalk                  between switches;                                                                                    [1]

                                      fi = 240 MHz; RL = 50 ; see Figure           15

                                      VCC = 3.0 V to 3.6 V                                                                                      -    30         -  dB

[1]   fi is biased at 0.5VCC.

[2]   Typical values are measured at  Tamb = 25 C and VCC = 3.3 V.

                12.3           Test circuits

                                                      VCC                           0.5VCC

                                                                                                                             switch     S

                                              S                                         RL                                      1     VIL

                                  VIL or VIH               HSD1-     1  switch                                                  2     VIH

                                              D-

                                                           HSD2-     2

                                                  OE

                                      VIL

                                              fi                                CL  dB

                                                               GND

                                                                                                                                   aaa-001360

           Adjust fi voltage to obtain 0 dBm level at output. Increase fi frequency until dB meter reads 3 dB.

           Test circuit also applies for D+, HSD1+ and HSD2+.

Fig 13.    Test circuit for measuring the frequency response when channel is in ON-state

NX3DV42                                       All information provided in this document is subject to legal disclaimers.                        © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                    Rev. 3 — 20 October 2016                                                                                      12 of 20
NXP Semiconductors                                                                                                                    NX3DV42

                                                         Dual high-speed USB 2.0 double-pole double-throw analog switch

                                  0.5VCC                                             0.5VCC

                                       RL                           VCC                          RL                switch  S

                                                                                                                       1   VIH

                    VIL  or  VIH                         S               HSD1-  1                                      2   VIL

                                                         D-                          switch

                                                                         HSD2-  2

                                                            OE

                                  VIH                               GND

                             fi                                                              dB

                                                                                                                          aaa-001367

              Adjust fi voltage to obtain 0 dBm level at input.

              Test circuit also applies for D+, HSD1+ and HSD2+.

Fig      14.  Test circuit for measuring isolation (OFF-state)

                                                                                                 0.5VCC

                                                                            CHANNEL  HSD1+ or                      RL

                                                                    D+          ON   HSD2+

                                       fi                     50 Ω                                   V             VO1

                                                         VIL             S

                                                                                                 0.5VCC

                                                                                     HSD1 or                       RL

                                                                         D           HSD2

                                       Ri                                   CHANNEL

                                       50 Ω                                     OFF                  V             VO2

                                                                                                 aaa-001362

              20 log10 (VO2/VO1) or 20 log10 (VO1/VO2).

Fig      15.  Test circuit for measuring crosstalk between switches

NX3DV42                                All information provided in this document is subject to legal disclaimers.                     © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                               Rev. 3 — 20 October 2016                                             13 of 20
NXP Semiconductors                                                                                                                                              NX3DV42

                                                                Dual high-speed USB 2.0 double-pole double-throw analog switch

13. Package outline

XQFN10: plastic, extremely thin quad flat package; no leads;

10 terminals; body 1.40 x 1.80 x 0.50 mm                                                                                                                                    SOT1160-1

                                       X

                                                        D                      B    A

                                terminal 1

                                index area                                          E              A

                                                                                                      A1

                                                                                                                                                            A3

                                                                                                                                    detail X

                                                        e1

                                                     e                                                                                          C

                                                           b                   v    C       A  B

                                                                               w    C                      y1 C                                    y

                                                3                  5

                                       L

                                            2                               6

                                                                               e2

                                            1                               7

                              terminal 1

                              index area        10                 8

                                                L1

                                                                     0                   1                 2 mm

     Dimensions                                                                     scale

         Unit(1)    A     A1    A3          b   D       E       e       e1     e2        L     L1     v    w                        y     y1

           max      0.5   0.05            0.25  1.5  1.9                            0.45       0.55

     mm    nom                  0.127     0.20  1.4  1.8        0.4     0.8    0.4  0.40       0.50   0.1  0.05                     0.05  0.05

           min            0.00            0.15  1.3  1.7                            0.35       0.45

     Note

     1. Plastic or metal  protrusions of 0.075  mm maximum per side are not included.                                                                                       sot1160-1_po

           Outline                                                 References                                                                   European                    Issue date

           version              IEC                     JEDEC                      JEITA                                                        projection

         SOT1160-1              ---                        ---                      ---                                                                                     09-12-28

                                                                                                                                                                            09-12-29

Fig  16.   Package outline SOT1160-1 (XQFN10)

NX3DV42                                                 All information provided in this document is subject to legal disclaimers.                 © NXP    Semiconductors  N.V. 2016. All rights reserved.

Product data sheet                                                      Rev. 3 — 20 October 2016                                                                                        14 of 20
NXP Semiconductors                                                                                                                                                  NX3DV42

                                                               Dual high-speed USB 2.0 double-pole double-throw analog switch

;4)1SODVWLFH[WUHPHO\WKLQVPDOORXWOLQHSDFNDJHQROHDGVWHUPLQDOVERG\[[PP                                                                               627

                                                        '                  %     $

                                                                                                               $                           $

                         WHUPLQDO                                              (                                                                                     $

                         LQGH[DUHD

                                                                                                                                                       GHWDLO;

                                                        H                                                                                                          &

                                                            E                 Y       &  $      %                                                \ &                  \

                                                                         Z          &

                               /

                                                                     

                                                                           H

                                                                     

                                                                                 N

                         WHUPLQDO

                         LQGH[DUHD                          

                                               /                                                                                                                   ;

                                               /

                                                                                                             PP

     'LPHQVLRQV PPDUHWKHRULJLQDOGLPHQVLRQV                                          VFDOH

         8QLW      $    $    $        E         '        (  H      H         N           /     /    /    Y                           Z     \     \

           PD[                                                           

     PP    QRP                                                                                                

           PLQ                                                           

     1RWH

     3ODVWLFRUPHWDOSURWUXVLRQVRIPPPD[LPXPSHUVLGHDUHQRWLQFOXGHG                                                                                                 VRWBSR

           2XWOLQH                                                 5HIHUHQFHV                                                                          (XURSHDQ                     ,VVXHGDWH

           YHUVLRQ             ,(&                          -('(&                   -(,7$                                                              SURMHFWLRQ

         627                                    02                                                                                                              

                                                                                                                                                                                    

Fig  17.   Package outline SOT1337-1 (XQFN10)

NX3DV42                                                        All information provided in this document is subject to legal disclaimers.                    © NXP  Semiconductors  N.V. 2016. All rights reserved.

Product data sheet                                                    Rev. 3 — 20 October 2016                                                                                                  15 of 20
NXP Semiconductors                                                                                                                                           NX3DV42

                                                               Dual high-speed USB 2.0 double-pole double-throw analog switch

;4)1SODVWLFH[WUHPHO\WKLQVPDOORXWOLQHSDFNDJHQROHDGVWHUPLQDOVERG\[[PP                                                                          627

                                                     '                       %     $

                    EDOO$

                    LQGH[DUHD                                                                  $

                                                                                   (                  $

                                                                                                                                                                             $

                                                                                                                                                 GHWDLO;

                                                     H                                                                                                      &

                                                            E                      ‘Y   &  $   %                                    \ &                       \

                                                                                ‘Z   &

                             /

                                                                         

                                                                                H

                                                                         

                    EDOO$                                                        N

                    LQGH[DUHD

                                                               

                                        /                                                                                                                      ;

                                           /                                                                                             PP

                                                                                         VFDOH

     'LPHQVLRQV PPDUHWKHRULJLQDOGLPHQVLRQV

         8QLW      $     $       $      E   '         (     H     H       N       /  /     /        Y                          Z     \     \

           PD[                                                      

     PP    QRP                                                                                    

           PLQ                                                      

     1RWH

     3ODVWLFRUPHWDOSURWUXVLRQVRIPPPD[LPXPSHUVLGHDUHQRWLQFOXGHG                                                                                          VRWBSR

           2XWOLQH                                                5HIHUHQFHV                                                                     (XURSHDQ                    ,VVXHGDWH

           YHUVLRQ                 ,(&                   -('(&                   -(,7$                                                           SURMHFWLRQ

         627                                       02                                                                                                              

                                                                                                                                                                             

Fig  18.   Package outline X2QFN10

NX3DV42                                                  All information provided in this document is subject to legal disclaimers.                  © NXP   Semiconductors  N.V. 2016. All rights reserved.

Product data sheet                                                   Rev. 3 — 20 October 2016                                                                                            16 of 20
NXP Semiconductors                                                                                                     NX3DV42

                                             Dual high-speed USB 2.0 double-pole double-throw analog switch

14. Abbreviations

Table 13.  Abbreviations

Acronym              Description

CDM                  Charged Device Model

CMOS                 Complementary Metal-Oxide Semiconductor

ESD                  ElectroStatic Discharge

HBM                  Human Body Model

LCD                  Liquid Crystal Display

MM                   Machine Model

TTL                  Transistor-Transistor Logic

15. Revision history

Table 14.  Revision  history

Document ID                   Release date    Data sheet status             Change notice                           Supersedes

NX3DV42 v.3.1                 20161020        Product data sheet            -                                       NX3DV42 v.3

Modifications:                •  Added NX3DV42GU33

                              •  Removed NX3DV42GM

NX3DV42 v.3                   20130213        Product data sheet            -                                       NX3DV42 v.2

Modifications:                •  Values added for Tamb = +125 C throughout the data sheet.

                              •  Type number NX3DV42GU10 added (Table 1).

                              •  Marking code for type number NX3DV42GU10 added (Table 2).

                              •  Package outline drawing SOT1337-1 added (Figure 17).

NX3DV42 v.2                   20120618        Product data sheet            -                                       NX3DV42 v.1

Modifications:                •  Package outline drawing SOT1049-2 changed to SOT1049-3 (Figure 17).

NX3DV42 v.1                   20120103        Product data sheet            -                                       -

NX3DV42                                 All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                Rev. 3 — 20 October 2016                                                       17 of 20
NXP Semiconductors                                                                                                                                  NX3DV42

                                                                         Dual high-speed USB 2.0 double-pole double-throw analog switch

16. Legal information

16.1     Data sheet status

Document status[1][2]                Product status[3]                    Definition

Objective [short] data sheet         Development                          This document contains data from the objective specification for product development.

Preliminary [short] data sheet       Qualification                        This document contains data from the preliminary specification.

Product [short] data sheet           Production                           This document contains the product specification.

[1]  Please consult the most recently issued document before initiating or completing a design.

[2]  The term ‘short data sheet’ is explained in section “Definitions”.

[3]  The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status

     information is available on the Internet at URL http://www.nxp.com.

16.2     Definitions                                                                             Suitability for use — NXP Semiconductors products are not designed,

                                                                                                 authorized or warranted to be suitable for use in life support, life-critical or

Draft — The document is a draft version only. The content is still under                         safety-critical systems or equipment, nor in applications where failure or

internal review and subject to formal approval, which may result in                              malfunction of an NXP Semiconductors product can reasonably be expected

modifications or additions. NXP Semiconductors does not give any                                 to result in personal injury, death or severe property or environmental

representations or warranties as to the accuracy or completeness of                              damage. NXP Semiconductors and its suppliers accept no liability for

information included herein and shall have no liability for the consequences of                  inclusion and/or use of NXP Semiconductors products in such equipment or

use of such information.                                                                         applications and therefore such inclusion and/or use is at the customer’s own

                                                                                                 risk.

Short data sheet — A short data sheet is an extract from a full data sheet                       Applications — Applications that are described herein for any of these

with the same product type number(s) and title. A short data sheet is intended                   products are for illustrative purposes only. NXP Semiconductors makes no

for quick reference only and should not be relied upon to contain detailed and                   representation or warranty that such applications will be suitable for the

full information. For detailed and full information see the relevant full data                   specified use without further testing or modification.

sheet, which is available on request via the local NXP Semiconductors sales

office. In case of any inconsistency or conflict with the short data sheet, the                  Customers are responsible for the design and operation of their applications

full data sheet shall prevail.                                                                   and products using NXP Semiconductors products, and NXP Semiconductors

Product specification — The information and data provided in a Product                           accepts no liability for any assistance with applications or customer product

data sheet shall define the specification of the product as agreed between                       design. It is customer’s sole responsibility to determine whether the NXP

NXP Semiconductors and its customer, unless NXP Semiconductors and                               Semiconductors product is suitable and fit for the customer’s applications and

customer have explicitly agreed otherwise in writing. In no event however,                       products planned, as well as for the planned application and use of

shall an agreement be valid in which the NXP Semiconductors product is                           customer’s third party customer(s). Customers should provide appropriate

deemed to offer functions and qualities beyond those described in the                            design and operating safeguards to minimize the risks associated with their

Product data sheet.                                                                              applications and products.

                                                                                                 NXP Semiconductors does not accept any liability related to any default,

                                                                                                 damage, costs or problem which is based on any weakness or default in the

16.3     Disclaimers                                                                             customer’s applications or products, or the application or use by customer’s

                                                                                                 third party customer(s). Customer is responsible for doing all necessary

Limited warranty and liability — Information in this document is believed to                     testing for the customer’s applications and products using NXP

be accurate and reliable. However, NXP Semiconductors does not give any                          Semiconductors products in order to avoid a default of the applications and

representations or warranties, expressed or implied, as to the accuracy or                       the products or of the application or use by customer’s third party

completeness of such information and shall have no liability for the                             customer(s). NXP does not accept any liability in this respect.

consequences of use of such information. NXP Semiconductors takes no                             Limiting values — Stress above one or more limiting values (as defined in

responsibility for the content in this document if provided by an information                    the Absolute Maximum Ratings System of IEC 60134) will cause permanent

source outside of NXP Semiconductors.                                                            damage to the device. Limiting values are stress ratings only and (proper)

In no event shall NXP Semiconductors be liable for any indirect, incidental,                     operation of the device at these or any other conditions above those given in

punitive, special or consequential damages (including - without limitation - lost                the Recommended operating conditions section (if present) or the

profits, lost savings, business interruption, costs related to the removal or                    Characteristics sections of this document is not warranted. Constant or

replacement of any products or rework charges) whether or not such                               repeated exposure to limiting values will permanently and irreversibly affect

damages are based on tort (including negligence), warranty, breach of                            the quality and reliability of the device.

contract or any other legal theory.                                                              Terms and conditions of commercial sale — NXP Semiconductors

Notwithstanding any damages that customer might incur for any reason                             products are sold subject to the general terms and conditions of commercial

whatsoever, NXP Semiconductors’ aggregate and cumulative liability towards                       sale, as published at http://www.nxp.com/profile/terms, unless otherwise

customer for the products described herein shall be limited in accordance                        agreed in a valid written individual agreement. In case an individual

with the Terms and conditions of commercial sale of NXP Semiconductors.                          agreement is concluded only the terms and conditions of the respective

                                                                                                 agreement shall apply. NXP Semiconductors hereby expressly objects to

Right to make changes — NXP Semiconductors reserves the right to make                            applying the customer’s general terms and conditions with regard to the

changes to information published in this document, including without                             purchase of NXP Semiconductors products by customer.

limitation specifications and product descriptions, at any time and without                      No offer to sell or license — Nothing in this document may be interpreted or

notice. This document supersedes and replaces all information supplied prior                     construed as an offer to sell products that is open for acceptance or the grant,

to the publication hereof.                                                                       conveyance or implication of any license under any copyrights, patents or

                                                                                                 other industrial or intellectual property rights.

NX3DV42                                                 All information provided in this document is subject to legal disclaimers.           © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                                        Rev. 3 — 20 October 2016                                                                           18 of 20
NXP Semiconductors                                                                                                                NX3DV42

                                                                 Dual high-speed USB 2.0 double-pole double-throw analog switch

Export control — This document as well as the item(s) described herein              NXP Semiconductors’ specifications such use shall be solely at customer’s

may be subject to export control regulations. Export might require a prior          own risk, and (c) customer fully indemnifies NXP Semiconductors for any

authorization from competent authorities.                                           liability, damages or failed product claims resulting from customer design and

Non-automotive qualified products — Unless this data sheet expressly                use of the product for automotive applications beyond NXP Semiconductors’

states that this specific NXP Semiconductors product is automotive qualified,       standard warranty and NXP Semiconductors’ product specifications.

the product is not suitable for automotive use. It is neither qualified nor tested  Translations — A non-English (translated) version of a document is for

in accordance with automotive testing or application requirements. NXP              reference only. The English version shall prevail in case of any discrepancy

Semiconductors accepts no liability for inclusion and/or use of                     between the translated and English versions.

non-automotive qualified products in automotive equipment or applications.

In the event that customer uses the product for design-in and use in                16.4        Trademarks

automotive applications to automotive specifications and standards, customer

(a) shall use the product without NXP Semiconductors’ warranty of the               Notice: All referenced brands, product names, service names and trademarks

product for such automotive applications, use and specifications, and (b)           are the property of their respective owners.

whenever customer uses the product for automotive applications beyond

17. Contact information

For more information, please visit: http://www.nxp.com

For sales office addresses, please send an email to: salesaddresses@nxp.com

NX3DV42                                    All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                                    Rev. 3 — 20 October 2016                                                         19 of 20
NXP Semiconductors                                                                                                                              NX3DV42

                    Dual                                             high-speed         USB  2.0  double-pole      double-throw analog switch

18.   Contents

1     General description . . . . . . . . . . . . . . . . .          .  .  .  .  .  1

2     Features and benefits . . . . . . . . . . . . . . .            .  .  .  .  .  1

3     Applications . . . . . . . . . . . . . . . . . . . . . . .     .  .  .  .  .  1

4     Ordering information . . . . . . . . . . . . . . . .           .  .  .  .  .  2

5     Marking . . . . . . . . . . . . . . . . . . . . . . . . . . .  .  .  .  .  .  2

6     Functional diagram . . . . . . . . . . . . . . . . .           .  .  .  .  .  2

7     Pinning information . . . . . . . . . . . . . . . . .          .  .  .  .  .  3

7.1   Pinning . . . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .  .  3

7.2   Pin description . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  3

8     Functional description . . . . . . . . . . . . . .             .  .  .  .  .  3

9     Limiting values. . . . . . . . . . . . . . . . . . . . .       .  .  .  .  .  4

10    Recommended operating conditions. . .                          .  .  .  .  .  4

11    Static characteristics. . . . . . . . . . . . . . . .          .  .  .  .  .  5

11.1  Test circuit and graphs . . . . . . . . . . . . . .            .  .  .  .  .  6

11.2  ON resistance . . . . . . . . . . . . . . . . . . . . .        .  .  .  .  .  8

11.3  ON resistance test circuit . . . . . . . . . . . .             .  .  .  .  .  8

12    Dynamic characteristics . . . . . . . . . . . . .              .  .  .  .  .  9

12.1  Waveforms and test circuits . . . . . . . . . .                .  .  .  .     10

12.2  Additional dynamic characteristics . . . . .                   .  .  .  .     12

12.3  Test circuits . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .     12

13    Package outline . . . . . . . . . . . . . . . . . . . .        .  .  .  .     14

14    Abbreviations . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .     17

15    Revision history . . . . . . . . . . . . . . . . . . . .       .  .  .  .     17

16    Legal information. . . . . . . . . . . . . . . . . . .         .  .  .  .     18

16.1  Data sheet status . . . . . . . . . . . . . . . . . .          .  .  .  .     18

16.2  Definitions . . . . . . . . . . . . . . . . . . . . . . . .    .  .  .  .     18

16.3  Disclaimers . . . . . . . . . . . . . . . . . . . . . . .      .  .  .  .     18

16.4  Trademarks. . . . . . . . . . . . . . . . . . . . . . .        .  .  .  .     19

17    Contact information. . . . . . . . . . . . . . . . .           .  .  .  .     19

18    Contents . . . . . . . . . . . . . . . . . . . . . . . . . .   .  .  .  .     20

                                                                                        Please be aware that important notices concerning this document and the product(s)

                                                                                        described herein, have been included in section ‘Legal information’.

                                                                                        © NXP Semiconductors N.V.  2016.                                      All rights reserved.

                                                                                        For more information, please visit: http://www.nxp.com

                                                                                        For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                Date of release: 20 October 2016

                                                                                                                                                Document identifier: NX3DV42
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery  &  Lifecycle  Information:

NXP:

NX3DV42GU10X  NX3DV42GU,115  NX3DV42GU

小广播

NX3DV42GU115器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved