电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

NM93CS06M8

器件型号:NM93CS06M8
文件大小:107.55KB,共0页
厂商名称:FAIRCHILD [Fairchild Semiconductor]
厂商官网:http://www.fairchildsemi.com/
下载文档

文档预览

NM93CS06M8器件文档内容

                                                                                                                   February 2000             NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                          (MICROWIRETM Synchronous Bus)
NM93C06
256-Bit Serial CMOS EEPROM
(MICROWIRETM Synchronous Bus)

General Description                                                     Features

NM93C06 is a 256-bit CMOS non-volatile EEPROM organized as              I Wide VCC 2.7V - 5.5V
16 x 16-bit array. This device features MICROWIRE interface             I Typical active current of 200A
which is a 4-wire serial bus with chipselect (CS), clock (SK), data
input (DI) and data output (DO) signals. This interface is compat-         10A standby current typical
ible to many of standard Microcontrollers and Microprocessors.             1A standby current typical (L)
There are 7 instructions implemented on the NM93C06 for various            0.1A standby current typical (LZ)
Read, Write, Erase, and Write Enable/Disable operations. This           I No Erase instruction required before Write instruction
device is fabricated using Fairchild Semiconductor floating-gate        I Self timed write cycle
CMOS process for high reliability, high endurance and low power         I Device status during programming cycles
consumption.                                                            I 40 year data retention
                                                                        I Endurance: 1,000,000 data changes
"LZ" and "L" versions of NM93C06 offer very low standby current         I Packages available: 8-pin SO, 8-pin DIP, 8-pin TSSOP
making them suitable for low power applications. This device is
offered in both SO and TSSOP packages for small space consid-
erations.

Functional Diagram

                CS                              INSTRUCTION                                                   VCC
                SK                                 DECODER
                                                                        HIGH VOLTAGE
                DI  INSTRUCTION               CONTROL LOGIC              GENERATOR
                      REGISTER                   AND CLOCK                     AND
                                                                           PROGRAM
                                               GENERATORS                     TIMER

                    ADDRESS                                                                                   VSS
                    REGISTER

                    DECODER                   EEPROM ARRAY
                                                    16

                                              READ/WRITE AMPS
                                                     16

                                              DATA IN/OUT REGISTER
                                                          16 BITS

                DO                            DATA OUT BUFFER

2000 Fairchild Semiconductor International                         1                                             www.fairchildsemi.com

NM93C06 Rev. E
Connection Diagram                                                                                                                                                            NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                           (MICROWIRETM Synchronous Bus)
                               Dual-In-Line Package (N)
                      8Pin SO (M8) and 8Pin TSSOP (MT8)

                          CS 1               8      VCC
                          SK 2
                          DI 3               7 NC
                          DO 4
                                             6 NC

                                             5 GND

                                     Top View
                               Package Number
                           N08E, M08A and MTC08

Pin Names

                      CS        Chip Select

                      SK        Serial Data Clock

                      DI        Serial Data Input

                      DO        Serial Data Output

                      GND       Ground

                      NC        No Connect

                      VCC       Power Supply

NOTE: Pins designated as "NC" are typically unbonded pins. However some of them are bonded for special testing purposes. Hence if a signal is applied to these pins, care
should be taken that the voltage applied on these pins does not exceed the VCC applied to the device. This will ensure proper operation.

Ordering Information

NM 93 C XX LZ E XXX                                                 Letter Description

                                                  Package    N      8-pin DIP
                                            Temp. Range      M8     8-pin SO
                           Voltage Operating Range           MT8    8-pin TSSOP

                                                    Density  None   0 to 70C
                                                  Interface  V      -40 to +125C
                                                             E      -40 to +85C

                                                             Blank  4.5V to 5.5V
                                                             L      2.7V to 5.5V
                                                             LZ     2.7V to 5.5V and
                                                                    <1A Standby Current

                                                             06     256 bits

                                                             C      CMOS

                                                             CS     Data protect and sequential

                                                                    read

                                                             93     MICROWIRE

                                                             Fairchild Memory Prefix

                                2                                                     www.fairchildsemi.com

NM93C06 Rev. E
Absolute Maximum Ratings (Note 1)                           Operating Conditions                                             NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                          (MICROWIRETM Synchronous Bus)
Ambient Storage Temperature          -65C to +150C        Ambient Operating Temperature              0C to +70C
                                       +6.5V to -0.3V             NM93C06                           -40C to +85C
All Input or Output Voltages                                      NM93C06E                         -40C to +125C
      with Respect to Ground                    +300C            NM93C06V
                                                  2000V                                                 4.5V to 5.5V
Lead Temperature                                            Power Supply (VCC)
      (Soldering, 10 sec.)

ESD rating

DC and AC Electrical Characteristics VCC = 4.5V to 5.5V unless otherwise specified

Symbol                  Parameter            Conditions       Min                          Max     Units

    ICCA        Operating Current    CS = VIH, SK=1.0 MHz      -0.1                           1      mA
                                     CS = VIL                    2                           50      A
    ICCS        Standby Current      VIN = 0V to VCC           2.4                           -1     A
                                     (Note 2)
     IIL        Input Leakage                               VCC - 0.2                        0.8      V
     IOL        Output Leakage       IOL = 2.1 mA              250                         VCC +1
                                     IOH = -400 A             300                                    V
    VIL         Input Low Voltage    IOL = 10 A                                             0.4
    VIH         Input High Voltage   IOH = -10 A                                                     V
                                     (Note 3)                                                0.2
   VOL1         Output Low Voltage   0C to +70C                                                   MHz
   VOH1         Output High Voltage  -40C to +125C                                          1       ns

   VOL2         Output Low Voltage
   VOH2         Output High Voltage

     fSK        SK Clock Frequency

    tSKH        SK High Time

tSKL            SK Low Time                                 250                                    ns

tSKS            SK Setup Time                               50                                     ns

tCS             Minimum CS Low Time  (Note 4)               250                                    ns
                                     CS = VIL
tCSS            CS Setup Time                               100                                    ns

tDH             DO Hold Time                                70                                     ns

tDIS            DI Setup Time                               100                                    ns

tCSH            CS Hold Time                                0                                      ns

tDIH            DI Hold Time                                20                                     ns

tPD             Output Delay                                                               500     ns

tSV             CS to Status Valid                                                         500     ns

tDF             CS to DO in Hi-Z                                                           100     ns

tWP             Write Cycle Time                                                           10      ms

                                                         3                                         www.fairchildsemi.com

NM93C06 Rev. E
Absolute Maximum Ratings (Note 1)                                 Operating Conditions                                                                                         NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                            (MICROWIRETM Synchronous Bus)
Ambient Storage Temperature                -65C to +150C        Ambient Operating Temperature                                         0C to +70C
                                             +6.5V to -0.3V             NM93C06L/LZ                                                  -40C to +85C
All Input or Output Voltages                                            NM93C06LE/LZE                                               -40C to +125C
      with Respect to Ground                          +300C            NM93C06LV/LZV
                                                        2000V                                                                            2.7V to 5.5V
Lead Temperature                                                  Power Supply (VCC)
      (Soldering, 10 sec.)

ESD rating

DC and AC Electrical Characteristics VCC = 2.7V to 5.5V unless otherwise specified

Symbol                  Parameter                      Conditions                 Min                     Max                       Units

    ICCA        Operating Current              CS = VIH, SK=1.0 MHz                                       1                         mA
    ICCS                                       CS = VIL
                Standby Current
                L                                                                                         10                        A
                LZ (2.7V to 4.5V)
                                                                                                          1                         A

IIL             Input Leakage                  VIN = 0V to VCC                                            1                        A
                                               (Note 2)
IOL             Output Leakage                 IOL = 10A
                                               IOH = -10A
VIL             Input Low Voltage              (Note 3)                             -0.1                  0.15VCC                    V
                                                                                  0.8VCC                  VCC +1                     V
VIH             Input High Voltage             (Note 4)                                                   0.1VCC                    KHz
                                                                                  0.9VCC
VOL             Output Low Voltage             CS = VIL                              0                      250

VOH             Output High Voltage

fSK             SK Clock Frequency

tSKH            SK High Time                                                      1                                                 s

tSKL            SK Low Time                                                       1                                                 s

tSKS            SK Setup Time                                                     0.2                                               s

tCS             Minimum CS Low Time                                               1                                                 s

tCSS            CS Setup Time                                                     0.2                                               s

tDH             DO Hold Time                                                      70                                                ns

tDIS            DI Setup Time                                                     0.4                                               s

tCSH            CS Hold Time                                                      0                                                 ns

tDIH            DI Hold Time                                                      0.4                                               s

tPD             Output Delay                                                                              2                         s

tSV             CS to Status Valid                                                                        1                         s

tDF             CS to DO in Hi-Z                                                                          0.4                       s

tWP             Write Cycle Time                                                                          15                        ms

                                                               Note 1: Stress above those listed under "Absolute Maximum Ratings" may cause permanent damage

Capacitance T = 25C, f = 1 MHz (Note 5) to the device. This is a stress rating only and functional operation of the device at these or any otherA
                                                               conditions above those indicated in the operational sections of the specification is not implied. Exposure

                                                               to absolute maximum rating conditions for extended periods may affect device reliability.

Symbol          Test                 Typ Max Units Note 2: Typical leakage values are in the 20nA range.

COUT            Output Capacitance          5  pF              Note 3: The shortest allowable SK clock period = 1/fSK (as shown under the fSK parameter). Maximum
CIN             Input Capacitance                             SK clock speed (minimum SK period) is determined by the interaction of several AC parameters stated

                                            5  pF              in the datasheet. Within this SK period, both tSKH and tSKL limits must be observed. Therefore, it is not
                                                               allowable to set 1/fSK = tSKHminimum + tSKLminimum for shorter SK cycle time operation.

                                                               Note 4: CS (Chip Select) must be brought low (to VIL) for an interval of tCS in order to reset all internal
                                                               device registers (device reset) prior to beginning another opcode cycle. (This is shown in the opcode

                                                               diagram on the following page.)

AC Test Conditions                                             Note 5: This parameter is periodically sampled and not 100% tested.

      VCC Range                   VIL/VIH          VIL/VIH              VOL/VOH                                    IOL/IOH
                              Input Levels     Timing Level          Timing Level                                   10A
   2.7V  VCC  5.5V                                                                                             2.1mA/-0.4mA
(Extended Voltage Levels)        0.3V/1.8V            1.0V              0.8V/1.5V

   4.5V  VCC  5.5V              0.4V/2.4V          1.0V/2.0V                      0.4V/2.4V
         (TTL Levels)

                                           Output Load: 1 TTL Gate (CL = 100 pF)

                                                               4                                                                    www.fairchildsemi.com

NM93C06 Rev. E
Pin Description                                                                Microwire Interface                                                            NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                           (MICROWIRETM Synchronous Bus)
Chip Select (CS)                                                               A typical communication on the Microwire bus is made through the
                                                                               CS, SK, DI and DO signals. To facilitate various operations on the
This is an active high input pin to NM93C06 EEPROM (the device)                Memory array, a set of 7 instructions are implemented on NM93C06.
and is generated by a master that is controlling the device. A high            The format of each instruction is listed under Table 1.
level on this pin selects the device and a low level deselects the
device. All serial communications with the device is enabled only              Instruction
when this pin is held high. However this pin cannot be permanently
tied high, as a rising edge on this signal is required to reset the            Each of the 7 instructions is explained under individual instruction
internal state-machine to accept a new cycle and a falling edge to             descriptions.
initiate an internal programming after a write cycle. All activity on the
SK, DI and DO pins are ignored while CS is held low.                           Start bit

Serial Clock (SK)                                                              This is a 1-bit field and is the first bit that is clocked into the device
                                                                               when a Microwire cycle starts. This bit has to be "1" for a valid cycle
This is an input pin to the device and is generated by the master that         to begin. Any number of preceding "0" can be clocked into the
is controlling the device. This is a clock signal that synchronizes the        device before clocking a "1".
communication between a master and the device. All input informa-
tion (DI) to the device is latched on the rising edge of this clock input,     Opcode
while output data (DO) from the device is driven from the rising edge
of this clock input. This pin is gated by CS signal.                           This is a 2-bit field and should immediately follow the start bit.
                                                                               These two bits (along with 2 MSB of address field) select a
Serial Input (DI)                                                              particular instruction to be executed.

This is an input pin to the device and is generated by the master              Address Field
that is controlling the device. The master transfers Input informa-
tion (Start bit, Opcode bits, Array addresses and Data) serially via           This is a 6-bit field and should immediately follow the Opcode bits.
this pin into the device. This Input information is latched on the             In NM93C06, only the LSB bits are used for address decoding
rising edge of the SCK. This pin is gated by CS signal.                        during READ, WRITE and ERASE instructions. During these
                                                                               three instructions (READ, WRITE and ERASE) the MSB 2 bits are
Serial Output (DO)                                                             "don't care" (can be 0 or 1).During all other instructions, the MSB
                                                                               2 bits are used to decode instruction (along with Opcode bits).
This is an output pin from the device and is used to transfer Output
data via this pin to the controlling master. Output data is serially           Data Field
shifted out on this pin from the rising edge of the SCK. This pin is
active only when the device is selected.                                       This is a 16-bit field and should immediately follow the Address
                                                                               bits. Only the WRITE and WRALL instructions require this field.
                                                                               D15 (MSB) is clocked first and D0 (LSB) is clocked last (both
                                                                               during writes as well as reads).

                Table 1. Instruction set

                Instruction  Start Bit Opcode Field                            Address Field    Data Field

                    READ     1            10                                   0 0 A3 A2 A1 A0
                     WEN
                   WRITE     1            00                                   1 1XXXX
                   WRALL
                     WDS     1            01                                   0 0 A3 A2 A1 A0 D15-D0
                   ERASE
                    ERAL     1            00                                   0 1 X X X X D15-D0

                             1            00                                   0 0XXXX

                             1            11                                   0 0 A3 A2 A1 A0

                             1            00                                   1 0XXXX

                                                                            5                               www.fairchildsemi.com

NM93C06 Rev. E
Functional Description                                                      The status of the internal programming cycle can be polled at any          NM93C06 256-Bit Serial CMOS EEPROM
                                                                            time by bringing the CS signal high again, after tCS interval. When     (MICROWIRETM Synchronous Bus)
A typical Microwire cycle starts by first selecting the device              CS signal is high, the DO pin indicates the READY/BUSY status
(bringing the CS signal high). Once the device is selected, a valid         of the chip. DO = logical 0 indicates that the programming is still
Start bit ("1") should be issued to properly recognize the cycle.           in progress. DO = logical 1 indicates that the programming is
Following this, the 2-bit opcode of appropriate instruction should          finished and the device is ready for another instruction. It is not
be issued. After the opcode bits, the 6-bit address information             required to provide the SK clock during this status polling. While
should be issued. For certain instructions, some of these 6 bits are        the device is busy, it is recommended that no new instruction be
don't care values (can be "0" or "1"), but they should still be issued.     issued. Refer Write cycle diagram.
Following the address information, depending on the instruction
(WRITE and WRALL), 16-Bit data is issued. Otherwise, depend-                It is also recommended to follow this instruction (after the device
ing on the instruction (READ), the device starts to drive the output        becomes READY) with a Write Disable (WDS) instruction to
data on the DO line. Other instructions perform certain control             safeguard data against corruption due to spurious noise, inadvert-
functions and do not deal with data bits. The Microwire cycle ends          ent writes etc.
when the CS signal is brought low. However during certain
instructions, falling edge of the CS signal initiates an internal cycle     4) Write All (WRALL)
(Programming), and the device remains busy till the completion of
the internal cycle. Each of the 7 instructions is explained in detail       Write all (WRALL) instruction is similar to the Write instruction
in the following sections.                                                  except that WRALL instruction will simultaneously program all
                                                                            memory locations with the data pattern specified in the instruction.
1) Read (READ)                                                              This instruction is valid only when

READ instruction allows data to be read from a selected location            I Device is write-enabled (Refer WEN instruction)
in the memory array. Input information (Start bit, Opcode and
Address) for this instruction should be issued as listed under              Input information (Start bit, Opcode, Address and Data) for this
Table1. Upon receiving a valid input information, decoding of the           WRALL instruction should be issued as listed under Table1. After
opcode and the address is made, followed by data transfer from              inputting the last bit of data (D0 bit), CS signal must be brought low
the selected memory location into a 16-bit serial-out shift register.       before the next rising edge of the SK clock. This falling edge of the
This 16-bit data is then shifted out on the DO pin. D15 bit (MSB)           CS initiates the self-timed programming cycle. It takes tWP time
is shifted out first and D0 bit (LSB) is shifted out last. A dummy-bit      (Refer appropriate DC and AC Electrical Characteristics table) for
(logical 0) precedes this 16-bit data output string. Output data            the internal programming cycle to finish. During this time, the
changes are initiated on the rising edge of the SK clock. After             device remains busy and is not ready for another instruction.
reading the 16-bit data, the CS signal can be brought low to end            Status of the internal programming can be polled as described
the Read cycle. Refer Read cycle diagram.                                   under WRITE instruction description. While the device is busy, it
                                                                            is recommended that no new instruction be issued. Refer Write All
2) Write Enable (WEN)                                                       cycle diagram.

When VCC is applied to the part, it "powers up" in the Write Disable        5) Write Disable (WDS)
(WDS) state. Therefore, all programming operations must be
preceded by a Write Enable (WEN) instruction. Once a Write                  Write Disable (WDS) instruction disables all programming opera-
Enable instruction is executed, programming remains enabled                 tions and should follow all programming operations. Executing this
until a Write Disable (WDS) instruction is executed or VCC is               instruction after a valid write instruction would protect against
completely removed from the part. Input information (Start bit,             accidental data disturb due to spurious noise, glitches, inadvertent
Opcode and Address) for this WEN instruction should be issued               writes etc. Input information (Start bit, Opcode and Address) for this
as listed under Table1. The device becomes write-enabled at the             WDS instruction should be issued as listed under Table1. The
end of this cycle when the CS signal is brought low. Execution of           device becomes write-disabled at the end of this cycle when the CS
a READ instruction is independent of WEN instruction. Refer                 signal is brought low. Execution of a READ instruction is indepen-
Write Enable cycle diagram.                                                 dent of WDS instruction. Refer Write Disable cycle diagram.

3) Write (WRITE)                                                            6) Erase (ERASE)

WRITE instruction allows write operation to a specified location in         The ERASE instruction will program all bits in the specified
the memory with a specified data. This instruction is valid only when       location to a logical "1" state. Input information (Start bit, Opcode
                                                                            and Address) for this WDS instruction should be issued as listed
I Device is write-enabled (Refer WEN instruction)                           under Table1. After inputting the last bit of data (A0 bit), CS signal
                                                                            must be brought low before the next rising edge of the SK clock.
Input information (Start bit, Opcode, Address and Data) for this            This falling edge of the CS initiates the self-timed programming
WRITE instruction should be issued as listed under Table1. After            cycle. It takes tWP time (Refer appropriate DC and AC Electrical
inputting the last bit of data (D0 bit), CS signal must be brought low      Characteristics table) for the internal programming cycle to finish.
before the next rising edge of the SK clock. This falling edge of the       During this time, the device remains busy and is not ready for
CS initiates the self-timed programming cycle. It takes tWP time            another instruction. Status of the internal programming can be
(Refer appropriate DC and AC Electrical Characteristics table) for          polled as described under WRITE instruction description. While
the internal programming cycle to finish. During this time, the             the device is busy, it is recommended that no new instruction be
device remains busy and is not ready for another instruction.               issued. Refer Erase cycle diagram.

                                                                         6  www.fairchildsemi.com

NM93C06 Rev. E
7) Erase All (ERAL)                                                                  When programming is in progress, the Data-Out pin will display                NM93C06 256-Bit Serial CMOS EEPROM
                                                                                     the programming status as either BUSY (low) or READY (high)                (MICROWIRETM Synchronous Bus)
The Erase all instruction will program all locations to a logical "1"                when CS is brought high (DO output will be tri-stated when CS is
state. Input information (Start bit, Opcode and Address) for this                    low). To restate, during programming, the CS pin may be brought
WDS instruction should be issued as listed under Table1. After                       high and low any number of times to view the programming status
inputting the last bit of data (A0 bit), CS signal must be brought low               without affecting the programming operation. Once programming
before the next rising edge of the SK clock. This falling edge of the                is completed (Output in READY state), the output is `cleared'
CS initiates the self-timed programming cycle. It takes tWP time                     (returned to normal tri-state condition) by clocking in a Start Bit.
(Refer appropriate DC and AC Electrical Characteristics table) for                   After the Start Bit is clocked in, the output will return to a tri-stated
the internal programming cycle to finish. During this time, the                      condition. When clocked in, this Start Bit can be the first bit in a
device remains busy and is not ready for another instruction.                        command string, or CS can be brought low again to reset all
Status of the internal programming can be polled as described                        internal circuits. Refer Clearing Ready Status diagram.
under WRITE instruction description. While the device is busy, it
is recommended that no new instruction be issued. Refer Erase                        Related Document
All cycle diagram.
                                                                                     Application Note: AN758 - Using Fairchild's MICROWIRETM EE-
Note: The Fairchild CMOS EEPROMs do not require an "ERASE" or "ERASE ALL"            PROM.
instruction prior to the "WRITE" or "WRITE ALL" instruction, respectively. The
"ERASE" and "ERASE ALL" instructions are included to maintain compatibility with
earlier technology EEPROMs.Clearing of Ready/Busy status

                                                                                  7  www.fairchildsemi.com

NM93C06 Rev. E
Timing Diagrams                                                                                                                                                                         NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                                     (MICROWIRETM Synchronous Bus)
                ; SYNCHRONOUS DATA TIMING                                                                                                        ;
                        ;;                                                                                                                           ;
                CS      ;;; ;; ;; ; tSKS tCSStSKHtSKL                                                                                            ; ; tCSH

                SK ; ; ;; ;; ;                                                                                                                   ;;
                      ; ;;;;; ; ; tDIS tDIH                                                                                                      ;;
                    ;;;;;; ;;;;;;;; ; Valid              Valid     ;;;;;;;;;;;;;;;;;;;
                DI                          Input        Input

                    ;;;;;; ;;;t;PD;;;; ;tDH;;;tP;D ;;;;;;;;;;;;;;tDF;;
                ;;;;;;;;;;;;;; ;;;;;; ;;;;;;;; ; DO (Data Read)
                                                 Valid                                                       Valid
                                                Output                                                      Output

                        ; tSV;;;;;;; ;;;;;; ;;;;;;;; ;tDF
                ;;;;;;;;; DO (Status Read)                                                                                                                 ;
                                                                                       Valid Status

                NORMAL READ CYCLE (READ)

                                                                                                                                            tCS
                CS

                SK

                DI      1 1 0 A5 A4 A1 A0 ;;;;;;;;;;;;;;

                        Start Opcode            Address            ;;;;;;;;;;;;;;
                        Bit Bits(2)             Bits(6)

                DO                    High - Z                     0 D15                                    ;;; D1 D0

                                                                Dummy                                       ;;;
                                                                Bit

                93C06:

                Address bits pattern -> 0-0-A3-A2-A1-A0; (A3-A0 -> User defined)

                WRITE ENABLE CYCLE (WEN)

                                                                                                       tCS
                CS

                SK

                DI      1 0 0 A5 A4                      A1 A0

                        Start Opcode            Address

                        Bit Bits(2)             Bits(6)

                                                                                               High - Z
                DO

                93C06:
                Address bits pattern -> 1-1-x-x-x-x; (x -> Don't Care, can be 0 or 1)

                                                                8                                                                                             www.fairchildsemi.com

NM93C06 Rev. E
Timing Diagrams (Continued)                                                                                                                                                                          NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                                                  (MICROWIRETM Synchronous Bus)
                    WRITE DISABLE CYCLE (WDS)

                                                                                                                     tCS
                               CS

                SK

                DI  1 0 0 A5 A4            A1 A0

                    Start Opcode  Address

                    Bit Bits(2)   Bits(6)

                                                                                               High - Z
                DO

                93C06:
                Address bits pattern -> 0-0-x-x-x-x; (x -> Don't Care, can be 0 or 1)

                WRITE CYCLE (WRITE)

                                                                                                                                                 tCS
                CS

                SK

                DI  1 0 1 A5 A4            A1 A0 D15 D14                                                                            D1 D0

                    Start Opcode  Address                                                                                 Data                        tWP

                    Bit Bits(2)   Bits(6)                                                                                 Bits(16)                                  Ready
                                                                                                                                                         Busy
                                                                                                   High - Z
                DO

                93C06:
                Address bits pattern -> 0-0-A3-A2-A1-A0; (A3-A0 -> User defined)
                Data bits pattern -> User defined

                WRITE ALL CYCLE (WRALL)

                                                                                                                                                 tCS
                CS

                SK

                DI  1 0 0 A5 A4                     A1 A0 D15 D14                                                                         D1 D0

                    Start Opcode           Address                                                                              Data                  tWP

                    Bit Bits(2)            Bits(6)                                                                              Bits(16)                            Ready
                                                                                                                                                         Busy
                                                                                                   High - Z
                DO

                93C06:
                Address bits pattern -> 0-1-x-x-x-x; (x -> Don't Care, can be 0 or 1)
                Data bits pattern -> User defined

                                           9                                                                                                                               www.fairchildsemi.com

NM93C06 Rev. E
Timing Diagrams (Continued)                                                                                                                                               NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                       (MICROWIRETM Synchronous Bus)
                  ERASE CYCLE (ERASE)

                                                                                                                      tCS
                           CS

                SK

                DI                     1 1 1 A5 A4                    A1 A0

                                       Start Opcode  Address                                                               tWP

                                       Bit  Bits(2) High - Z Bits(6)                                                                     Ready
                                                                                                                              Busy
                DO

                93C06:
                Address bits pattern -> 0-0-A3-A2-A1-A0; (A3-A0 -> User defined)

                ERASE ALL CYCLE (ERAL)

                                                                                                           tCS
                CS

                SK

                DI                     1 1 1 A5 A4                    A1 A0

                                       Start Opcode  Address                                                               tWP

                                       Bit  Bits(2) High - Z Bits(6)                                                             Ready

                DO                                                                                                         Busy

                93C06:
                Address bits pattern -> 1-0-x-x-x-x; (x -> Don't Care, can be 0 or 1)

                CLEARING READY STATUS

                CS

                SK

                DI                                                    Start
                             High - Z                                 Bit

                DO                                   Ready                        High - Z

                                            Busy

                Note: This Start bit can also be part of a next instruction. Hence the cycle
                can be continued (instead of getting terminated, as shown) as if a new
                instruction is being issued.

                                                     10                                                                                         www.fairchildsemi.com

NM93C06 Rev. E
Physical Dimensions inches (millimeters) unless otherwise noted                                                                                                                                                        NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                                                                    (MICROWIRETM Synchronous Bus)
                                                                                                                                                         0.189 - 0.197
                                                                                                                                                        (4.800 - 5.004)

                                                                                                                                  87 65

                                                                                                                                     0.228 - 0.244
                                                                                                                                    (5.791 - 6.198)

                                                                                      12 34

                                                                           Lead #1
                                                                           IDENT

                0.010 - 0.020 x 45  0.150 - 0.157                     0.053 - 0.069
                (0.254 - 0.508)      (3.810 - 3.988)                   (1.346 - 1.753)

                                                      8 Max, Typ.                   0.014                                                                               0.004 - 0.010
                                                        All leads                   (0.356)                                                                              (0.102 - 0.254)

                0.0075 - 0.0098          0.04         0.016 - 0.050                             0.050                                                                               Seating
                (0.190 - 0.249)        (0.102)        (0.406 - 1.270)                          (1.270)                                                                               Plane
                Typ. All Leads       All lead tips    Typ. All Leads
                                                                                                 Typ                                                                     0.014 - 0.020 Typ.
                                                                                                                                                                         (0.356 - 0.508)

                Molded Package, Small Outline, 0.15 Wide, 8-Lead (M8)
                                      Package Number M08A

                                                                       11                                                                                                                    www.fairchildsemi.com

NM93C06 Rev. E
Physical Dimensions inches (millimeters) unless otherwise noted                                                                                                                     NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                                 (MICROWIRETM Synchronous Bus)
                                               0.114 - 0.122
                                               (2.90 - 3.10)

                               8                              5

                                                                                                                             (4.16) Typ (7.72) Typ

                0.246 - 0.256                                        0.169 - 0.177       (1.78) Typ
                 (6.25 - 6.5)                                         (4.30 - 4.50)
                                                                                         (0.42) Typ
                            0.123 - 0.128                     4
                             (3.13 - 3.30)                                                                                   (0.65) Typ

                                            1                                            Land pattern recommendation

                                               Pin #1 IDENT

                0.0433  Max
                 (1.1)

                                                                                         See detail A                                        0.0035 - 0.0079

                                                                 0.002 - 0.006
                                                                 (0.05 - 0.15)

                0.0256 (0.65)                                    0.0075 - 0.0098                                                      Gage
                     Typ.                                          (0.19 - 0.30)                                                      plane

                                                                                         0-8

                                                                                     DETAIL A                                Seating     0.0075 - 0.0098
                                                                                  Typ. Scale: 40X                             plane        (0.19 - 0.25)

                                                                                                              0.020 - 0.028
                                                                                                              (0.50 - 0.70)

                Notes: Unless otherwise specified
                1. Reference JEDEC registration MO153. Variation AA. Dated 7/93

                                           8-Pin Molded TSSOP, JEDEC (MT8)
                                                  Package Number MTC08

                                                                                     12                                                                   www.fairchildsemi.com

NM93C06 Rev. E
Physical Dimensions inches (millimeters) unless otherwise noted                                                                                                                                                                      NM93C06 256-Bit Serial CMOS EEPROM
                                                                                                                                                                                                                                  (MICROWIRETM Synchronous Bus)
                                                                   0.373 - 0.400
                                                                   (9.474 - 10.16)

                                              0.092 DIA                       0.090   0.250 - 0.005         0.032 0.005        87
                                              (2.337)                        (2.286)  (6.35 0.127)        (0.813 0.127)
                                         Pin #1 IDENT                                                                            1
                                                                   8765                 0.039                           RAD
                                                                                       (0.991)                                 Option 2
                                                                      +                                               Pin #1
                                                                                                                     IDENT

                                                         Option 1

                                                                   1234

                          0.280 MIN                           0.040 Typ.                                              0.145 - 0.200
                          (7.112)         0.030 MAX (1.016)                                                           (3.683 - 5.080)
                                          (0.762) 20 1
                          0.300 - 0.320
                          (7.62 - 8.128)

                                                                                               0.130 0.005
                                                                                               (3.302 0.127)

             95 5                     0.125          0.065                                 0.125 - 0.140          0.020
                                                         (1.651)                               (3.175 - 3.556)        (0.508)
0.009 - 0.015                             (3.175)
(0.229 - 0.381)                             DIA                                     90 4                            Min
                                           NOM                                        Typ

                                 +0.040                                                     0.018 0.003
                          0.325 -0.015                                                     (0.457 0.076)
                                                                                    0.100 0.010
                                 +1.016                                             (2.540 0.254)
                          8.255 -0.381

                                          0.045 0.015                               0.060
                                          (1.143 0.381)                             (1.524)

                                                                   0.050
                                                                   (1.270)

                                          Molded Dual-In-Line Package (N)
                                                 Package Number N08E

Life Support Policy

Fairchild's products are not authorized for use as critical components in life support devices or systems without the express written
approval of the President of Fairchild Semiconductor Corporation. As used herein:

1. Life support devices or systems are devices or systems which,                2. A critical component is any component of a life support device
   (a) are intended for surgical implant into the body, or (b) support             or system whose failure to perform can be reasonably ex-
   or sustain life, and whose failure to perform, when properly                    pected to cause the failure of the life support device or system,
   used in accordance with instructions for use provided in the                    or to affect its safety or effectiveness.
   labeling, can be reasonably expected to result in a significant
   injury to the user.

Fairchild Semiconductor   Fairchild Semiconductor                                     Fairchild Semiconductor                  Fairchild Semiconductor
Americas                  Europe                                                      Hong Kong                                Japan Ltd.
Customer Response Center                                                              8/F, Room 808, Empire Centre             4F, Natsume Bldg.
Tel. 1-888-522-5372                      Fax: +44 (0) 1793-856858                     68 Mody Road, Tsimshatsui East           2-18-6, Yushima, Bunkyo-ku
                          Deutsch Tel: +49 (0) 8141-6102-0                            Kowloon. Hong Kong                       Tokyo, 113-0034 Japan
                          English Tel: +44 (0) 1793-856856                            Tel; +852-2722-8338                      Tel: 81-3-3818-8840
                          Franais Tel: +33 (0) 1-6930-3696                           Fax: +852-2722-8383                      Fax: 81-3-3818-8841
                          Italiano Tel: +39 (0) 2-249111-1

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

                                                                            13                                                 www.fairchildsemi.com

NM93C06 Rev. E
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

NM93CS06M8器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved