电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MT9174AN

器件型号:MT9174AN
厂商名称:Mitel
厂商官网:https://www.mitel.com
下载文档

器件描述

ISO2-CMOS ST-BUS⑩ FAMILY Digital Network Interface Circuit with Receive Sync Marker Bit

文档预览

MT9174AN器件文档内容

                                                  ISO2-CMOS ST-BUSTM FAMILY MT9174

                                       

                                                                  Digital Network Interface Circuit
                                                                      with Receive Sync Marker Bit

Features                                                                                        ISSUE 1         May 1995

Receive sync output pulse                                                       Ordering Information
Full duplex transmission over a single twisted
                                                                   MT9174AE                 24 Pin Plastic DIP
     pair                                                          MT9174AN                 24 Pin SSOP
Selectable 80 or 160 kbit/s line rate                            MT9174AP                 28 Pin PLCC
Adaptive echo cancellation
Up to 4 km loop reach                                                           -40C to +85C
ISDN compatible (2B+D) data format
Transparent modem capability                                   Description
Frame synchronization and clock extraction
MITEL ST-BUS compatible                                        The MT9174 is identical to the MT9172 in all
Low power (typically 50 mW), single 5V supply                  respects except for the addition of one feature. The
                                                                 MT9174 includes a digital output pin indicating the
Applications                                                     temporal position of the "SYNC" bit of the biphase
                                                                 transmission. This feature is especially useful for
TDD Digital PCS (DECT, CT2, PHS) base                          systems such as PCS wireless base stations
     stations requiring cell synchronization                     applications requiring close synchronization between
                                                                 microcells.
Digital subscriber lines
High speed data transmission over twisted                      The MT9174 is fabricated in Mitel's ISO2-CMOS
                                                                 process.
     wires
Digital PABX line cards and telephone sets
80 or 160 kbit/s single chip modem

  DSTi/Di   Transmit   Prescrambler                   Scrambler       Differentially         Transmit            LOUT
            Interface                                              Encoded Biphase            Filter &           LOUT
   CDSTi/                                                                                   Line Driver          DIS
       CDi                                                             Transmitter                              Precan
                                                                                                                 LIN
  F0/CLD    Control    Transmit                                                             VBias                OSC2
C4/TCK     Register    Timing                                                                                   OSC1
F0o/RCK                                                         Address
                          Master Clock                      Echo Canceller                             MUX         9-155
      MS0                Phase Locked                 Error
      MS1                               DPLL          Signal Echo Estimate        Receive          -1
      MS2   Transmit/                                                               Filter         +2
    RegC    Clock                                                             --
            Receive
DSTo/Do     Timing &                                                         +
CDSTo/     Control Sync Detect                                       
      CDo
     RxSB   Status     Receive

            Receive                           De-     Descrambler     Differentially
            Interface                   Prescrambler               Encoded Biphase

                                                                        Receiver

                                                       VDD VSS VBias VRef

                                        Figure 1 - Functional Block Diagram
MT9174                                                                        Advance Information

               LOUT 1    24 VDD                                               4 VRef
               VBias 2   23 LIN                                                  3 VBias
                         22 TEST                                                     2 LOUT
                 VRef 3  21 LOUT DIS                                                    1 NC
                         20 Precan                                                          28 VDD
                 MS2 4   19 OSC1                                                               27 LIN
                 MS1 5   18 NC                                                                     26 TEST
                                                                              
                 MS0 6   17 OSC2                                       MS2 5                                25 NC

                RegC 7   16 C4/TCK                                     NC 6                                 24 LOUT DIS
                RxSB 8   15 F0o/RCK
                         14 DSTi/Di                                    MS1 7                                23 Precan
             F0/CLD 9    13 DSTo/Do
         CDSTi/CDi 10                                                  MS0 8                                22 OSC1
       CDSTo/CDo 11
                                            RegC 9                                                          21 OSC2
                 VSS 12
                                            F0/CLD                     10                                   20 NC
                                              RxSB                     11
                                                                              CDSTi/CDi 12                  19 C4/TCK
                                                                                 CDSTo/CDo 13

                                                                                    VSS 14
                                                                                        DSTo/Do 15

                                                                                            DSTi/Di 16
                                                                                               F0o/RCK 17

                                                                                                   NC 18

                 24 PIN PDIP/ SSOP                                            28 PIN PLCC

                                    Figure 2 - Pin Connections

Pin Description

   Pin #   Name                             Description
24 28

1      2   LOUT Line Out. Transmit Signal output (Analog). Referenced to VBias.

2      3   VBias Internal Bias Voltage output. Connect via 0.33 F decoupling capacitor to VDD.

3      4   VRef Internal Reference Voltage output. Connect via 0.33 F decoupling capacitor to VDD.

4,5, 5,7, MS2-MS0 Mode Select inputs (Digital). The logic levels present on these pins select the various

6      8                 operating modes for a particular application. See Table 1 for the operating modes.

7      9   RegC Regulator Control output (Digital). A 512 kHz clock used for switch mode power

                         supplies. Unused in MAS/MOD mode and should be left open circuit.

8      11  RxSB Receive Sync Bit output (Digital). This output is held high until receive

                         synchronization occurs (i.e., until the sync bit in Status Register =1). Once low,

                         indicating synchronized transmission, a high going pulse (6.24 s wide pulse @ 160

                         kb/s and 12.5 s wide @ 80 kb/s) indicates the temporal position of the receive

                         "SYNC" bit in the biphase line transmission.

9 10 F0/CLD Frame Pulse/C-Channel Load (Digital). In DN mode a 244 ns wide negative pulse
                                  input for the MASTER indicating the start of the active channel times of the device.
                                  Output for the SLAVE indicating the start of the active channel times of the device.
                                  Output in MOD mode providing a pulse indicating the start of the C-channel.

10 12 CDSTi/ Control/Data ST-BUS In/Control/Data In (Digital). A 2.048 Mbit/s serial control &
                       CDi signalling input in DN mode. In MOD mode this is a continuous bit stream at the bit
                                  rate selected.

11 13 CDSTo/ Control/Data ST-BUS Out/Control/Data Out (Digital). A 2.048 Mbit/s serial control &
                      CDo signalling output in DN mode. In MOD mode this is a continuous bit stream at the bit
                                  rate selected.

12 14      VSS Negative Power Supply (0V).

13 15 DSTo/Do Data ST-BUS Out/Data Out (Digital). A 2.048 Mbit/s serial PCM/data output in DN

                         mode. In MOD mode this is a continuous bit stream at the bit rate selected.

14 16 DSTi/Di Data ST-BUS In/Data In (Digital). A 2.048 Mbit/s serial PCM/data input in DN mode.
                                  In MOD mode this is a continuous bit stream at the bit rate selected.

9-156
Advance Information                                              MT9174

Pin Description (continued)

   Pin #      Name                                  Description
24 28

15 17 F0o/RCK Frame Pulse Out/Receive Bit Rate Clock output (Digital). In DN mode a 244 ns
                                  wide negative pulse indicating the end of the active channel times of the device to
                                  allow daisy chaining. In MOD mode provides the receive bit rate clock to the system.

16 19 C4/TCK Data Clock/Transmit Baud Rate Clock (Digital). A 4.096 MHz TTL compatible clock
                                  input for the MASTER and output for the SLAVE in DN mode. For MOD mode this pin
                                  provides the transmit bit rate clock to the system.

17 21         OSC2 Oscillator Output. CMOS Output.

19 22         OSC1 Oscillator Input. CMOS Input. D.C. couple signals to this pin. Refer to D.C. Electrical
                           Characteristics for OSC1 input requirements.

20 23 Precan Precanceller Disable. When held to Logic '1', the internal path from LOUT to the
                                  precanceller is forced to VBias thus bypassing the precanceller section. When logic '0',
                                  the LOUT to the precanceller path is enabled and functions normally. An internal
                                  pulldown (50 k) is provided on this pin.

18 1,6,       NC No Connection. Leave open circuit
         18,
         20,
          25

21 24 LOUT DIS LOUT Disable. When held to logic "1", LOUT is disabled (i.e., output = VBias). When
                                  logic "0", LOUT functions normally. An internal pulldown (50 k) is provided on this pin.

22 26         TEST Test Pin. Connect to VSS.

23 27         LIN Receive Signal input (Analog).

24 28         VDD Positive Power Supply (+5V) input.

                                                                 9-157
MT9174  Advance Information

NOTES:

9-158
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved