datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

MSP430G2001IPW14R

器件型号:MSP430G2001IPW14R
器件类别:半导体    微控制器 (MCU)    MSP430 超低功耗 MCU    其他 MSP430 MCU   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档

MSP430G2001IPW14R在线购买

供应商 器件名称 价格 最低购买 库存  
MSP430G2001IPW14R ¥6.47 1 点击查看 点击购买

器件描述

MSP430G2x01, MSP430G2x11 Mixed Signal Microcontroller 14-TSSOP -40 to 85

参数

产品属性属性值
Bootloader (BSL)None
Timers - 16-bit1
FeaturesN/A
RatingCatalog
UART0
Operating temperature range(C)-40 to 85
ADCN/A
GPIO pins(#)10
RAM(KB)0.125
Package GroupPDIP|14,QFN|16,TSSOP|14
Comparator channels (#)0
SPI0
Approx. price(US$)0.34 | 1ku
Special I/ON/A
Non-volatile memory (kB)0.5
I2C0
USBNo

文档预览

MSP430G2001IPW14R器件文档内容

                                                                MSP430G2x11
                                                                MSP430G2x01

www.ti.com                                                                          SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

            MIXED SIGNAL MICROCONTROLLER

FEATURES                                                         16-Bit Timer_A With Two Capture/Compare
                                                                    Registers
1
                                                                Brownout Detector
2 Low Supply-Voltage Range: 1.8 V to 3.6 V
Ultralow Power Consumption                                     On-Chip Comparator for Analog Signal
                                                                    Compare Function or Slope A/D (See Table 1)
    Active Mode: 220 A at 1 MHz, 2.2 V
    Standby Mode: 0.5 A                                       Serial Onboard Programming,
    Off Mode (RAM Retention): 0.1 A                              No External Programming Voltage Needed,
Five Power-Saving Modes                                           Programmable Code Protection by Security
Ultrafast Wake-Up From Standby Mode in Less                       Fuse
    Than 1 s
16-Bit RISC Architecture, 62.5-ns Instruction                  On-Chip Emulation Logic With Spy-Bi-Wire
    Cycle Time                                                      Interface
Basic Clock Module Configurations
    Internal Frequencies up to 16 MHz With                     For Family Members Details, See Table 1

         One Calibrated Frequency                               Available in a 14-Pin Plastic Small-Outline Thin
    Internal Very Low Power Low-Frequency                         Package (TSSOP) (PW), 14-Pin Plastic Dual
                                                                    Inline Package (PDIP) (N), and 16-Pin QFN
         (LF) Oscillator                                            (RSA)
    32-kHz Crystal
    External Digital Clock Source                              For Complete Module Descriptions, See the
                                                                    MSP430x2xx Family User's Guide (SLAU144)

DESCRIPTION

The Texas Instruments MSP430TM family of ultralow-power microcontrollers consists of several devices featuring
different sets of peripherals targeted for various applications. The architecture, combined with five low-power
modes, is optimized to achieve extended battery life in portable measurement applications. The device features a
powerful 16-bit RISC CPU, 16-bit registers, and constant generators that contribute to maximum code efficiency.
The digitally controlled oscillator (DCO) allows wake-up from low-power modes to active mode in less than 1 s.

The MSP430G2x01 and MSP430G2x11 series is an ultralow-power mixed signal microcontroller with a built-in
16-bit timer and ten I/O pins. The MSP430G2x11 family members have a versatile analog comparator. For
configuration details see Table 1.

Typical applications include low-cost sensor systems that capture analog signals, convert them to digital values,
and then process the data for display or for transmission to a host system.

1

           Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
           Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
MSP430 is a trademark of Texas Instruments.

2

PRODUCTION DATA information is current as of publication date.  Copyright 20102013, Texas Instruments Incorporated
Products conform to specifications per the terms of the Texas
Instruments standard warranty. Production processing does not
necessarily include testing of all parameters.
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                 www.ti.com

                                     Table 1. Available Options(1)

              Device  BSL EEM        Flash             RAM   Timer_A  Comp_A+   Clock  I/O        Package
                                     (KB)               (B)            Channel                     Type (2)
MSP430G2211IRSA16                                      128
MSP430G2211IPW14      -           1     2                    1x TA2   8         LF, DCO, VLO 10   16-QFN
MSP430G2211IN14                                        128                                       14-TSSOP
                      -           1               2          1x TA2   -         LF, DCO, VLO 10
MSP430G2201IRSA16                                      128                                        14-PDIP
MSP430G2201IPW14      -           1               1          1x TA2   8         LF, DCO, VLO 10
MSP430G2201IN14                                        128                                        16-QFN
                      -           1               1          1x TA2   -         LF, DCO, VLO 10  14-TSSOP
MSP430G2111IRSA16                                      128
MSP430G2111IPW14      -           1               0.5        1x TA2   -         LF, DCO, VLO 10   14-PDIP
MSP430G2111IN14
                                                                                                  16-QFN
MSP430G2101IRSA16                                                                                14-TSSOP
MSP430G2101IPW14
MSP430G2101IN14                                                                                   14-PDIP

MSP430G2001IRSA16                                                                                 16-QFN
MSP430G2001IPW14                                                                                 14-TSSOP
MSP430G2001IN14
                                                                                                  14-PDIP

                                                                                                  16-QFN
                                                                                                 14-TSSOP

                                                                                                  14-PDIP

(1) For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI
      web site at www.ti.com.

(2) Package drawings, thermal data, and symbolization are available at www.ti.com/packaging.

2  Submit Documentation Feedback                                      Copyright 20102013, Texas Instruments Incorporated
www.ti.com                                                                                                           MSP430G2x11
                                                                                                                     MSP430G2x01
Device Pinout, MSP430G2x01
                                                                                            SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

                                                       N or PW PACKAGE
                                                            (TOP VIEW)

                  DVCC 1                                                                    14 DVSS
P1.0/TA0CLK/ACLK 2                                                                          13 XIN/P2.6/TA0.1
                                                                                            12 XOUT/P2.7
            P1.1/TA0.0 3                                                                    11 TEST/SBWTCK
            P1.2/TA0.1 4                                                                    10 RST/NMI/SBWTDIO
                                                                                            9 P1.7/TDO/TDI
                     P1.3 5                                                                 8 P1.6/TA0.1/TDI/TCLK
  P1.4/SMCLK/TCK 6

     P1.5/TA0.0/TMS 7

NOTE: See port schematics in Application Information for detailed I/O information.

                                                       RSA PACKAGE
                                                         (TOP VIEW)

                                                          DVCC
                                                              NC
                                                                   DVSS
                                                                        NC

                                                          16 15 14 13

P1.0/TA0CLK/ACLK                                       1        12                          XIN/P2.6/TA0.1
            P1.1/TA0.0                                                                      XOUT/P2.7
            P1.2/TA0.1                                 2                                11  TEST/SBWTCK
                    P1.3                                                                    RST/NMI/SBWTDIO
                                                       3        10

                                                       4                                9

                                                          5678

                                                          P1.4/SMCLK/TCK
                                                              P1.5/TA0.0/TMS

                                                                   P1.6/TA0.1/TDI/TCLK
                                                                        P1.7/TDO/TDI

NOTE: See port schematics in Application Information for detailed I/O information.

Copyright 20102013, Texas Instruments Incorporated                                       Submit Documentation Feedback  3
MSP430G2x11                                                                                                            www.ti.com
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Device Pinout, MSP430G2x11

                                                  N or PW PACKAGE
                                                       (TOP VIEW)

                             DVCC 1                                                         14 DVSS
   P1.0/TA0CLK/ACLK/CA0 2                                                                   13 XIN/P2.6/TA0.1
                                                                                            12 XOUT/P2.7
                P1.1/TA0.0/CA1 3                                                            11 TEST/SBWTCK
                P1.2/TA0.1/CA2 4                                                            10 RST/NMI/SBWTDIO
            P1.3/CAOUT/CA3 5                                                                9 P1.7/CAOUT/CA7/TDO/TDI
     P1.4/SMCLK/CA4/TCK 6                                                                   8 P1.6/TA0.1/CA6/TDI/TCLK
        P1.5/TA0.0/CA5/TMS 7

   NOTE: See port schematics in Application Information for detailed I/O information.

                                                  RSA PACKAGE
                                                    (TOP VIEW)

                                                     DVCC
                                                         NC
                                                              DVSS
                                                                    NC

                                                     16 15 14 13

   P1.0/TA0CLK/ACLK/CA0                           1                                         12  XIN/P2.6/TA0.1
                P1.1/TA0.0/CA1                                                                  XOUT/P2.7
               P1.2/TA0.1/CA2                     2                                         11  TEST/SBWTCK
                                                                                                RST/NMI/SBWTDIO
             P1.3/CAOUT/CA3                       3                                         10

                                                  4                                         9

                                                     5678

                                                     P1.4/SMCLK/CA4/TCK
                                                         P1.5/TA0.0/CA5/TMS

                                                              P1.6/TA0.1/CA6/TDI/TCLK
                                                                    P1.7/CAOUT/CA7/TDO/TDI

   NOTE: See port schematics in Application Information for detailed I/O information.

4  Submit Documentation Feedback                                                                Copyright 20102013, Texas Instruments Incorporated
                                                                                                              MSP430G2x11
                                                                                                              MSP430G2x01

www.ti.com                                                                        SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

                        Functional Block Diagram, MSP430G2x11

            XIN XOUT                                   DVCC DVSS                  P1.x          P2.x
                                                                                     8               2

             Clock      ACLK                                                      Port P1       Port P2
            System      SMCLK
                                                       Flash  RAM                     8 I/O         2 I/O
            MCLK                                              128B                  Interrupt     Interrupt
                                                       2KB                         capability    capability
                                                       1KB                        pullup/down   pullup/down
                                                                                   resistors     resistors

             16MHz      MAB
               CPU      MDB

             incl. 16
            Registers

            Emulation          Brownout                       Comp_A+   Watchdog  Timer0_A2
                2BP            Protection                                 WDT+
               JTAG                                                8                 2 CC
                                                              Channels    15-Bit  Registers
             Interface
               Spy-Bi          RST/NMI
                Wire
                        Functional Block Diagram, MSP430G2x01
            XIN XOUT
                                                       DVCC DVSS                  P1.x          P2.x
                                                                                     8               2

             Clock     ACLK                                                       Port P1       Port P2
            System     SMCLK
                               Flash                          RAM                      8 I/O         2 I/O
            MCLK                                              128B                  Interrupt     Interrupt
                                2KB                                                 capability    capability
                                1KB                                               pull-up/down  pull-up/down
                               0.5KB                                                resistors     resistors

             16MHz      MAB
               CPU      MDB

             incl. 16
            Registers

            Emulation          Brownout                                 Watchdog  Timer0_A2
               2BP             Protection                                 WDT+
                                                                                     2 CC
              JTAG                                                        15-Bit   Registers
            Interface

              Spy-Bi
               Wire

                               RST/NMI

Copyright 20102013, Texas Instruments Incorporated                                      Submit Documentation Feedback  5
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                                                       www.ti.com

                                       Table 2. Terminal Functions

             TERMINAL

                       NO.       I/O              DESCRIPTION

       NAME  14             16

             N, PW RSA

P1.0/                                     General-purpose digital I/O pin
                                          Timer0_A, clock signal TACLK input
TA0CLK/      2              1    I/O
ACLK/                                     ACLK signal output
                                          Comparator_A+, CA0 input(1)
CA0                                       General-purpose digital I/O pin
                                 I/O Timer0_A, capture: CCI0A input, compare: Out0 output
P1.1/                                     Comparator_A+, CA1 input(1)
                                          General-purpose digital I/O pin
TA0.0/       3              2    I/O Timer0_A, capture: CCI1A input, compare: Out1 output
                                          Comparator_A+, CA2 input(1)
CA1                                       General-purpose digital I/O pin
                                 I/O Comparator_A+, CA3 input(1)
P1.2/                                     Comparator_A+, output(1)
                                          General-purpose digital I/O pin
TA0.1/       4              3             SMCLK signal output
                                 I/O
CA2                                       Comparator_A+, CA4 input(1)
                                          JTAG test clock, input terminal for device programming and test
P1.3/                                     General-purpose digital I/O pin
                                          Timer0_A, compare: Out0 output
CA3/         5              4    I/O
                                          Comparator_A+, CA5 input(1)
CAOUT                                     JTAG test mode select, input terminal for device programming and test
                                          General-purpose digital I/O pin
P1.4/                                     Timer0_A, compare: Out1 output
                                 I/O
SMCLK/       6              5             Comparator_A+, CA6 input(1)
CA4/                                      JTAG test data input or test clock input during programming and test
                                          General-purpose digital I/O pin
TCK                                       CA7 input(1)
                                 I/O
P1.5/                                     Comparator_A+, output(1)
                                          JTAG test data output terminal or test data input during programming and test
TA0.0/       7              6             Input terminal of crystal oscillator
CA5/                             I/O General-purpose digital I/O pin
                                          Timer0_A, compare: Out1 output
TMS                                       Output terminal of crystal oscillator(3)
                                 I/O
P1.6/                                     General-purpose digital I/O pin
                                          Reset
TA0.1/       8              7     I Nonmaskable interrupt input
CA6/                                      Spy-Bi-Wire test data input/output during programming and test
                                          Selects test mode for JTAG pins on Port 1. The device protection fuse is connected to TEST.
TDI/TCLK                          I
                                          Spy-Bi-Wire test clock input during programming and test
P1.7/                            NA Supply voltage
                                 NA Ground reference
CA7/         9              8    NA Not connected
CAOUT/                           NA QFN package pad connection to VSS is recommended.

TDO/TDI (2)

XIN/

P2.6/        13             12

TA0.1

XOUT/        12             11
P2.7

RST/

NMI/         10             9

SBWTDIO

TEST/        11             10
SBWTCK

DVCC         1              16

DVSS         14             14

NC           -         13, 15

QFN Pad      -              Pad

(1) MSP430G2x11 only
(2) TDO or TDI is selected via JTAG instruction.
(3) If XOUT/P2.7 is used as an input, excess current flows until P2SEL.7 is cleared. This is due to the oscillator output driver connection to

      this pad after reset.

6       Submit Documentation Feedback                               Copyright 20102013, Texas Instruments Incorporated
                                                                                                  MSP430G2x11
                                                                                                  MSP430G2x01

www.ti.com                                                                                         SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

                                       SHORT-FORM DESCRIPTION

CPU                                                                           Program Counter     PC/R0
                                                                                 Stack Pointer    SP/R1
The MSP430 CPU has a 16-bit RISC architecture                                                     SR/CG1/R2
that is highly transparent to the application. All                             Status Register    CG2/R3
operations, other than program-flow instructions, are                       Constant Generator    R4
performed as register operations in conjunction with                    General-Purpose Register  R5
seven addressing modes for source operand and four                      General-Purpose Register  R6
addressing modes for destination operand.                               General-Purpose Register  R7
                                                                        General-Purpose Register  R8
The CPU is integrated with 16 registers that provide                    General-Purpose Register  R9
reduced instruction execution time. The register-to-                    General-Purpose Register  R10
register operation execution time is one cycle of the                   General-Purpose Register  R11
CPU clock.                                                              General-Purpose Register  R12
                                                                        General-Purpose Register  R13
Four of the registers, R0 to R3, are dedicated as                       General-Purpose Register  R14
program counter, stack pointer, status register, and                    General-Purpose Register  R15
constant generator, respectively. The remaining                         General-Purpose Register
registers are general-purpose registers.

Peripherals are connected to the CPU using data,
address, and control buses, and can be handled with
all instructions.

The instruction set consists of the original 51
instructions with three formats and seven address
modes and additional instructions for the expanded
address range. Each instruction can operate on word
and byte data.

Instruction Set

The instruction set consists of 51 instructions with
three formats and seven address modes. Each
instruction can operate on word and byte data.
Table 3 shows examples of the three types of
instruction formats; Table 4 shows the address
modes.

             INSTRUCTION FORMAT        Table 3. Instruction Word Formats                        OPERATION
Dual operands, source-destination                                                              R4 + R5 --> R5
Single operands, destination only                             EXAMPLE                      PC ->(TOS), R8-> PC
Relative jump, un/conditional                                ADD R4,R5                     Jump-on-equal bit = 0

                                                               CALL R8
                                                                   JNE

                                       Table 4. Address Mode Descriptions(1)

ADDRESS MODE                     S  D                  SYNTAX                 EXAMPLE             OPERATION
                                                                            MOV R10,R11           R10 - -> R11
            Register                                   MOV Rs,Rd          MOV 2(R5),6(R6)   M(2+R5) - -> M(6+R6)
                                                                                            M(EDE) - -> M(TONI)
            Indexed                                    MOV X(Rn),Y(Rm)  MOV @R10,Tab(R6)   M(MEM) - -> M(TCDAT)
                                                                                           M(R10) - -> M(Tab+R6)
Symbolic (PC relative)                                 MOV EDE,TONI                             M(R10) - -> R11
                                                                                                R10 + 2- -> R10
            Absolute                   MOV &MEM,&TCDAT                                         #45 - -> M(TONI)

            Indirect                                   MOV @Rn,Y(Rm)

Indirect autoincrement                                 MOV @Rn+,Rm      MOV @R10+,R11

Immediate                                              MOV #X,TONI      MOV #45,TONI

(1) S = source, D = destination

Copyright 20102013, Texas Instruments Incorporated                         Submit Documentation Feedback       7
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013  www.ti.com

Operating Modes

The MSP430 has one active mode and five software selectable low-power modes of operation. An interrupt
event can wake up the device from any of the low-power modes, service the request, and restore back to the
low-power mode on return from the interrupt program.

The following six operating modes can be configured by software:
Active mode (AM)

    All clocks are active
Low-power mode 0 (LPM0)

    CPU is disabled
    ACLK and SMCLK remain active, MCLK is disabled
Low-power mode 1 (LPM1)
    CPU is disabled
    ACLK and SMCLK remain active, MCLK is disabled
    DCO's dc generator is disabled if DCO not used in active mode
Low-power mode 2 (LPM2)
    CPU is disabled
    MCLK and SMCLK are disabled
    DCO's dc generator remains enabled
    ACLK remains active
Low-power mode 3 (LPM3)
    CPU is disabled
    MCLK and SMCLK are disabled
    DCO's dc generator is disabled
    ACLK remains active
Low-power mode 4 (LPM4)
    CPU is disabled
    ACLK is disabled
    MCLK and SMCLK are disabled
    DCO's dc generator is disabled
    Crystal oscillator is stopped

8  Submit Documentation Feedback                  Copyright 20102013, Texas Instruments Incorporated
                                                                                          MSP430G2x11
                                                                                          MSP430G2x01

www.ti.com                                                  SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Interrupt Vector Addresses

The interrupt vectors and the power-up starting address are located in the address range 0FFFFh to 0FFC0h.
The vector contains the 16-bit address of the appropriate interrupt handler instruction sequence.

If the reset vector (located at address 0FFFEh) contains 0FFFFh (for example, flash is not programmed) the
CPU goes into LPM4 immediately after power-up.

                               Table 5. Interrupt Sources, Flags, and Vectors

     INTERRUPT SOURCE                INTERRUPT FLAG           SYSTEM             WORD     PRIORITY
              Power-Up                      PORIFG          INTERRUPT          ADDRESS
                                             RSTIFG
          External Reset                    WDTIFG          Reset              0FFFEh     31, highest
        Watchdog Timer+                      KEYV (2)
        Flash key violation                  NMIIFG         (non)-maskable      0FFFCh            30
        PC out-of-range(1)                   OFIFG          (non)-maskable
                                                            (non)-maskable      0FFFAh            29
                  NMI                   ACCVIFG (2) (3)                          0FFF8h           28
           Oscillator fault                                     maskable         0FFF6h           27
Flash memory access violation             CAIFG (4) (5)         maskable         0FFF4h           26
                                            WDTIFG              maskable         0FFF2h           25
          Comparator_A+                                                          0FFF0h           24
        Watchdog Timer+              TACCR0 CCIFG(4)            maskable        0FFEEh            23
                               TACCR1 CCIFG, TAIFG(2)(4)        maskable        0FFECh            22
              Timer_A2                                                          0FFEAh            21
              Timer_A2            P2IFG.6 to P2IFG.7(2)(4)                      0FFE8h            20
                                  P1IFG.0 to P1IFG.7(2)(4)                      0FFE6h            19
     I/O Port P2 (two flags)                                                    0FFE4h            18
    I/O Port P1 (eight flags)                                                   0FFE2h            17
                                                                                0FFE0h            16
                See (6)                                                        0FFDEh to
                                                                                0FFC0h    15 to 0, lowest

(1) A reset is generated if the CPU tries to fetch instructions from within the module register memory address range (0h to 01FFh) or from
      within unused address ranges.

(2) Multiple source flags
(3) (non)-maskable: the individual interrupt-enable bit can disable an interrupt event, but the general interrupt enable cannot.
(4) Interrupt flags are located in the module.
(5) Devices with Comparator_A+ only
(6) The interrupt vectors at addresses 0FFDEh to 0FFC0h are not used in this device and can be used for regular program code if

      necessary.

Copyright 20102013, Texas Instruments Incorporated                       Submit Documentation Feedback                                   9
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                       www.ti.com

Special Function Registers (SFRs)

Most interrupt and module enable bits are collected into the lowest address space. Special function register bits
not allocated to a functional purpose are not physically present in the device. Simple software access is provided
with this arrangement.

Legend      rw:        Bit can be read and written.
            rw-0,1:    Bit can be read and written. It is reset or set by PUC.
            rw-(0,1):  Bit can be read and written. It is reset or set by POR.

                       SFR bit is not present in device.

                                   Table 6. Interrupt Enable Register 1 and 2

   Address   7         6                          5     4                       3       2       1                          0
      00h
                                   ACCVIE               NMIIE                                   OFIE   WDTIE
WDTIE
                                                  rw-0  rw-0                                    rw-0                       rw-0
OFIE
NMIIE        Watchdog Timer interrupt enable. Inactive if watchdog mode is selected. Active if Watchdog Timer is configured in
ACCVIE       interval timer mode.
             Oscillator fault interrupt enable
   Address   (Non)maskable interrupt enable
      01h    Flash access violation interrupt enable

             7         6                          5     4                       3       2       1                          0

                                   Table 7. Interrupt Flag Register 1 and 2

   Address   7         6                          5     4                       3       2       1                          0
      02h
                                                        NMIIFG                  RSTIFG  PORIFG  OFIFG  WDTIFG
WDTIFG
                                                        rw-0                    rw-(0)  rw-(1)  rw-1                       rw-(0)
OFIFG
PORIFG       Set on watchdog timer overflow (in watchdog mode) or security key violation.
RSTIFG       Reset on VCC power-on or a reset condition at the RST/NMI pin in reset mode.
NMIIFG       Flag set on oscillator fault.

   Address   Power-on reset interrupt flag. Set on VCC power-up.
      03h    External reset interrupt flag. Set on a reset condition at RST/NMI pin in reset mode. Reset on VCC power-up.
             Set via RST/NMI pin

             7         6                          5     4                       3       2       1                          0

10  Submit Documentation Feedback                                                       Copyright 20102013, Texas Instruments Incorporated
                                                                                           MSP430G2x11
                                                                                           MSP430G2x01

www.ti.com                                                               SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Memory Organization

                                                       Table 8. Memory Organization

Memory                        Size                       MSP430G2001       MSP430G2101       MSP430G2201
Main: interrupt vector       Flash                       MSP430G2011       MSP430G2111       MSP430G2211
Main: code memory            Flash
Information memory            Size                              512B               1kB               2kB
                             Flash                     0xFFFF to 0xFFC0  0xFFFF to 0xFFC0  0xFFFF to 0xFFC0
RAM                           Size                     0xFFFF to 0xFE00  0xFFFF to 0xFC00  0xFFFF to 0xF800

Peripherals                  16-bit                          256 Byte          256 Byte          256 Byte
                              8-bit                    010FFh to 01000h  010FFh to 01000h  010FFh to 01000h

                        8-bit SFR                               128B              128B              128B
                                                         027Fh to 0200h    027Fh to 0200h    027Fh to 0200h
                                                         01FFh to 0100h    01FFh to 0100h    01FFh to 0100h

                                                          0FFh to 010h      0FFh to 010h      0FFh to 010h
                                                            0Fh to 00h        0Fh to 00h        0Fh to 00h

Flash Memory

The flash memory can be programmed via the Spy-Bi-Wire or JTAG port or in-system by the CPU. The CPU can
perform single-byte and single-word writes to the flash memory. Features of the flash memory include:

Flash memory has n segments of main memory and four segments of information memory (A to D) of
    64 bytes each. Each segment in main memory is 512 bytes in size.

Segments 0 to n may be erased in one step, or each segment may be individually erased.

Segments A to D can be erased individually or as a group with segments 0 to n. Segments A to D are also
    called information memory.

Segment A contains calibration data. After reset segment A is protected against programming and erasing. It
    can be unlocked but care should be taken not to erase this segment if the device-specific calibration data is
    required.

Copyright 20102013, Texas Instruments Incorporated                                Submit Documentation Feedback  11
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                             www.ti.com

Peripherals

Peripherals are connected to the CPU through data, address, and control buses and can be handled using all
instructions. For complete module descriptions, see the MSP430x2xx Family User's Guide (SLAU144).

Oscillator and System Clock

The clock system is supported by the basic clock module that includes support for a 32768-Hz watch crystal
oscillator, an internal very-low-power low-frequency oscillator and an internal digitally controlled oscillator (DCO).
The basic clock module is designed to meet the requirements of both low system cost and low power
consumption. The internal DCO provides a fast turn-on clock source and stabilizes in less than 1 s. The basic
clock module provides the following clock signals:
Auxiliary clock (ACLK), sourced either from a 32768-Hz watch crystal or the internal LF oscillator.
Main clock (MCLK), the system clock used by the CPU.
Sub-Main clock (SMCLK), the sub-system clock used by the peripheral modules.

                                      Table 9. DCO Calibration Data
             (Provided From Factory In Flash Information Memory Segment A)

             DCO FREQUENCY         CALIBRATION    SIZE  ADDRESS
                     1 MHz            REGISTER
                                                  byte    010FFh
                                   CALBC1_1MHZ    byte    010FEh

                                   CALDCO_1MHZ

Brownout

The brownout circuit is implemented to provide the proper internal reset signal to the device during power on and
power off.

Digital I/O

There is one 8-bit I/O port implemented--port P1--and two bits of I/O port P2:
All individual I/O bits are independently programmable.
Any combination of input, output, and interrupt condition is possible.
Edge-selectable interrupt input capability for all the eight bits of port P1 and the two bits of port P2.
Read/write access to port-control registers is supported by all instructions.
Each I/O has an individually programmable pullup/pulldown resistor.

Watchdog Timer (WDT+)

The primary function of the watchdog timer (WDT+) module is to perform a controlled system restart after a
software problem occurs. If the selected time interval expires, a system reset is generated. If the watchdog
function is not needed in an application, the module can be disabled or configured as an interval timer and can
generate interrupts at selected time intervals.

12  Submit Documentation Feedback                       Copyright 20102013, Texas Instruments Incorporated
                                                                                               MSP430G2x11
                                                                                               MSP430G2x01

www.ti.com                                                                  SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Timer_A2

Timer_A2 is a 16-bit timer/counter with two capture/compare registers. Timer_A2 can support multiple
capture/compares, PWM outputs, and interval timing. Timer_A2 also has extensive interrupt capabilities.
Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
registers.

            Table 10. Timer_A2 Signal Connections - Devices With No Analog

INPUT PIN NUMBER      DEVICE INPUT MODULE                          MODULE   MODULE  OUTPUT PIN NUMBER
                                                                    BLOCK   OUTPUT
PW, N       RSA       SIGNAL                           INPUT NAME    Timer  SIGNAL  PW, N      RSA

2 - P1.0    1 - P1.0       TACLK                       TACLK         CCR0       NA
                            ACLK                        ACLK
2 - P1.0    1 - P1.0       SMCLK                       SMCLK         CCR1      TA0  3 - P1.1   2 - P1.1
3 - P1.1    2 - P1.1       TACLK                       INCLK                        7 - P1.5   6 - P1.5
                             TA0                       CCI0A                   TA1
4 - P1.2    3 - P1.2  ACLK (internal)                  CCI0B                        4 - P1.2   3 - P1.2
                             VSS                        GND                         8 - P1.6   7 - P1.6
                             VCC                         VCC                        13 - P2.6  12 - P2.6
                             TA1                       CCI1A
                             TA1                       CCI1B
                             VSS                        GND
                             VCC                         VCC

            Table 11. Timer_A2 Signal Connections - Devices With Comparator_A+

INPUT PIN NUMBER      DEVICE INPUT MODULE                          MODULE   MODULE  OUTPUT PIN NUMBER
                                                                    BLOCK   OUTPUT
PW, N       RSA       SIGNAL                           INPUT NAME    Timer  SIGNAL  PW, N      RSA

2 - P1.0    1 - P1.0       TACLK                       TACLK         CCR0       NA
                            ACLK                        ACLK
2 - P1.0    1 - P1.0       SMCLK                       SMCLK         CCR1      TA0  3 - P1.1   2 - P1.1
3 - P1.1    2 - P1.1       TACLK                       INCLK                        7 - P1.5   6 - P1.5
                             TA0                       CCI0A                   TA1
4 - P1.2    3 - P1.2  ACLK (internal)                  CCI0B                        4 - P1.2   3 - P1.2
                             VSS                        GND                         8 - P1.6   7 - P1.6
                             VCC                         VCC                        13 - P2.6  12 - P2.6
                             TA1                       CCI1A
                           CAOUT
                          (internal)                   CCI1B
                             VSS
                             VCC                        GND
                                                         VCC

Comparator_A+ (MSP430G2x11 Only)

The primary function of the comparator_A+module is to support precision slope analog-to-digital conversions,
battery-voltage supervision, and monitoring of external analog signals.

Copyright 20102013, Texas Instruments Incorporated                       Submit Documentation Feedback  13
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                      www.ti.com

Peripheral File Map                                                                               OFFSET
                                                                                            0174h
                                   Table 12. Peripherals With Word Access                   0172h
                                                                                            0170h
         MODULE                                         REGISTER DESCRIPTION      REGISTER  0164h
                                                                                     NAME   0162h
Timer_A                            Capture/compare register                                 0160h
                                   Capture/compare register                   TACCR1        012Eh
Flash Memory                       Timer_A register                           TACCR0        012Ch
Watchdog Timer+                    Capture/compare control                    TAR           012Ah
                                   Capture/compare control                    TACCTL1       0128h
                                   Timer_A control                            TACCTL0       0120h
                                   Timer_A interrupt vector                   TACTL
                                   Flash control 3                            TAIV
                                   Flash control 2                            FCTL3
                                   Flash control 1                            FCTL2
                                   Watchdog/timer control                     FCTL1
                                                                              WDTCTL

                   MODULE            Table 13. Peripherals With Byte Access       REGISTER        OFFSET
Comparator_A+                                                                        NAME
(MSP430G2x11 only)                                      REGISTER DESCRIPTION                05Bh
Basic Clock System+                                                           CAPD          05Ah
Port P2                            Comparator_A+ port disable                 CACTL2        059h
                                   Comparator_A+ control 2                    CACTL1        053h
Port P1                            Comparator_A+ control 1                    BCSCTL3       058h
                                   Basic clock system control 3               BCSCTL2       057h
Special Function                   Basic clock system control 2               BCSCTL1       056h
                                   Basic clock system control 1               DCOCTL        02Fh
                                   DCO clock frequency control                P2REN         02Eh
                                   Port P2 resistor enable                    P2SEL         02Dh
                                   Port P2 selection                          P2IE          02Ch
                                   Port P2 interrupt enable                   P2IES         02Bh
                                   Port P2 interrupt edge select              P2IFG         02Ah
                                   Port P2 interrupt flag                     P2DIR         029h
                                   Port P2 direction                          P2OUT         028h
                                   Port P2 output                             P2IN          027h
                                   Port P2 input                              P1REN         026h
                                   Port P1 resistor enable                    P1SEL         025h
                                   Port P1 selection                          P1IE          024h
                                   Port P1 interrupt enable                   P1IES         023h
                                   Port P1 interrupt edge select              P1IFG         022h
                                   Port P1 interrupt flag                     P1DIR         021h
                                   Port P1 direction                          P1OUT         020h
                                   Port P1 output                             P1IN          003h
                                   Port P1 input                              IFG2          002h
                                   SFR interrupt flag 2                       IFG1          001h
                                   SFR interrupt flag 1                       IE2           000h
                                   SFR interrupt enable 2                     IE1
                                   SFR interrupt enable 1

14  Submit Documentation Feedback                                             Copyright 20102013, Texas Instruments Incorporated
                                                                                                    MSP430G2x11
                                                                                                    MSP430G2x01

www.ti.com                                                                   SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Absolute Maximum Ratings(1)                                     Unprogrammed device                -0.3 V to 4.1 V
                                                                Programmed device              -0.3 V to VCC + 0.3 V
Voltage applied at VCC to VSS
Voltage applied to any pin(2)                                                                          2 mA
Diode current at any device pin                                                                  -55C to 150C
                                                                                                  -55C to 150C
Storage temperature range, Tstg (3)

(1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings
      only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating
      conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) All voltages referenced to VSS. The JTAG fuse-blow voltage, VFB, is allowed to exceed the absolute maximum rating. The voltage is
      applied to the TEST pin when blowing the JTAG fuse.

(3) Higher temperature may be applied during board soldering according to the current JEDEC J-STD-020 specification with peak reflow
      temperatures not higher than classified on the device label on the shipping boxes or reels.

Recommended Operating Conditions

Typical values are specified at VCC = 3.3 V and TA = 25C (unless otherwise noted)

                                                                                               MIN NOM MAX UNIT

VCC         Supply voltage                                      During program execution       1.8     3.6                     V
                                                                During flash program or erase
                                                                                               2.2     3.6
                                                                VCC = 1.8 V,
VSS         Supply voltage                                      Duty cycle = 50% 10%              0                          V
                                                                VCC = 2.7 V,
TA          Operating free-air temperature                      Duty cycle = 50% 10%         -40                         85 C
                                                                VCC  3.3 V,
                                                                Duty cycle = 50% 10%         dc                          6

fSYSTEM Processor frequency (maximum MCLK frequency)(1)(2)                                     dc                          12 MHz

                                                                                               dc                          16

(1) The MSP430 CPU is clocked directly with MCLK. Both the high and low phase of MCLK must not exceed the pulse duration of the
      specified maximum frequency.

(2) Modules might have a different maximum input clock specification. See the specification of the respective module in this data sheet.

                                                                             Legend :

     System Frequency - MHz  16 MHz                                                            Supply voltage range,
                             12 MHz                                                            during flash memory
                                                                                               programming
                              6 MHz
                                                                                               Supply voltage range,
                                                                                               during program execution

                                     1.8 V  2.2 V      2.7 V    3.3 V 3.6 V

                                            Supply Voltage - V

    Note: Minimum processor frequency is defined by system clock. Flash program or erase operations require a minimum VCC
               of 2.2 V.

                                                       Figure 1. Safe Operating Area

Copyright 20102013, Texas Instruments Incorporated                                  Submit Documentation Feedback                      15
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                                                                                                    www.ti.com

Electrical Characteristics

Active Mode Supply Current Into VCC Excluding External Current

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)(1)(2)

          PARAMETER                                TEST CONDITIONS                                                                VCC    MIN TYP                                    MAX   UNIT
                                                                                                                                  2.2 V               220                            370   A
IAM,1MHz       Active mode (AM)   fDCO = fMCLK = fSMCLK = 1 MHz,
               current (1 MHz)    fACLK = 32768 Hz,                                                                                3V                 300
                                  Program executes in flash,
                                  BCSCTL1 = CALBC1_1MHZ,
                                  DCOCTL = CALDCO_1MHZ,
                                  CPUOFF = 0, SCG0 = 0, SCG1 = 0,
                                  OSCOFF = 0

(1) All inputs are tied to 0 V or to VCC. Outputs do not source or sink any current.
(2) The currents are characterized with a Micro Crystal CC4V-T1A SMD crystal with a load capacitance of 9 pF. The internal and external

      load capacitance is chosen to closely match the required 9 pF.

                       Typical Characteristics - Active Mode Supply Current (Into VCC)

    5.0                                                                                                                      4.0

    4.0                            fDCO = 16 MHz                                                                                                                                         TA = 85 C
                                                                                                                             3.0
    Active Mode Current - mA
                                                                                                   Active Mode Current - mA                                                               TA = 25 C

    3.0                                                                                                                      2.0         VCC = 3 V

                                   fDCO = 12 MHz                                                                                                                        TA = 85 C
    2.0
                                                                                                                                                                        TA = 25 C
                    fDCO = 8 MHz                                                                                             1.0
    1.0

                                                  fDCO = 1 MHz                                                                           VCC = 2.2 V

    0.0                                                                                                                      0.0

          1.5  2.0   2.5           3.0            3.5           4.0                                                          0.0  4.0               8.0    12.0                           16.0

                               VCC - Supply Voltage - V                                                                                             fDCO - DCO Frequency - MHz
          Figure 2. Active Mode Current vs VCC, TA = 25C                                                                         Figure 3. Active Mode Current vs DCO Frequency

16  Submit Documentation Feedback                                                                                                 Copyright 20102013, Texas Instruments Incorporated
                                                                                                                                                              MSP430G2x11
                                                                                                                                                              MSP430G2x01

www.ti.com                                                                                                                                     SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Low-Power Mode Supply Currents (Into VCC) Excluding External Current

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)(1) (2)

            PARAMETER                           TEST CONDITIONS                                                                            TA    VCC    MIN TYP    MAX UNIT
                                                                                                                                                                              A
ILPM0,1MHz   Low-power mode 0    fMCLK = 0 MHz,                                                                                            25C  2.2 V        65
             (LPM0) current(3)   fSMCLK = fDCO = 1 MHz,                                                                                                                       A
                                 fACLK = 32768 Hz,
                                 BCSCTL1 = CALBC1_1MHZ,                                                                                                              1.5 A
                                 DCOCTL = CALDCO_1MHZ,                                                                                                               0.7 A
                                 CPUOFF = 1, SCG0 = 0, SCG1 = 0,                                                                                                     0.5
                                 OSCOFF = 0
                                                                                                                                                                              A
ILPM2        Low-power mode 2    fMCLK = fSMCLK = 0 MHz,                                                                                   25C  2.2 V        22     1.5
             (LPM2) current(4)   fDCO = 1 MHz,
                                 fACLK = 32768 Hz,
                                 BCSCTL1 = CALBC1_1MHZ,

                                 DCOCTL = CALDCO_1MHZ,

                                 CPUOFF = 1, SCG0 = 0, SCG1 = 1,

                                 OSCOFF = 0

                                 fDCO = fMCLK = fSMCLK = 0 MHz,

ILPM3,LFXT1  Low-power mode 3    fACLK = 32768 Hz,                                                                                         25C  2.2 V        0.7
             (LPM3) current(4)   CPUOFF = 1, SCG0 = 1, SCG1 = 1,

                                 OSCOFF = 0

                                 fDCO = fMCLK = fSMCLK = 0 MHz,

ILPM3,VLO    Low-power mode 3    fACLK from internal LF oscillator (VLO),                                                                  25C  2.2 V        0.5
             current, (LPM3)(4)  CPUOFF = 1, SCG0 = 1, SCG1 = 1,

                                 OSCOFF = 0

                                 fDCO = fMCLK = fSMCLK = 0 MHz,                                                                            25C               0.1

ILPM4        Low-power mode 4 fACLK = 0 Hz,                                                                                                      2.2 V
             (LPM4) current(5)
                                 CPUOFF = 1, SCG0 = 1, SCG1 = 1,                                                                           85C               0.8

                                 OSCOFF = 1

(1) All inputs are tied to 0 V or to VCC. Outputs do not source or sink any current.
(2) The currents are characterized with a Micro Crystal CC4V-T1A SMD crystal with a load capacitance of 9 pF.
(3) Current for brownout and WDT clocked by SMCLK included.
(4) Current for brownout and WDT clocked by ACLK included.
(5) Current for brownout included.

                           Typical Characteristics Low-Power Mode Supply Currents

              over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

       3.00                                                                                                                          2.50

       2.75                                                                                                                          2.25

ILPM3 Low-Power Mode Current A2.50                                                                                              2.00
                                                                                                ILPM4 Low-Power Mode Current A
       2.25

       2.00                                                                                                                          1.75

       1.75                                                                                                                          1.50

       1.50            Vcc = 3.6 V                                                                                                   1.25        Vcc = 3.6 V

       1.25                                                                                                                          1.00        Vcc = 3 V

                                    Vcc = 3 V                                                                                        0.75
       1.00

       0.75            Vcc = 2.2 V                                                                                                               Vcc = 2.2 V

       0.50                                                                                                                          0.50

       0.25                                            Vcc = 1.8 V                                                                   0.25

       0.00                                                                                                                          0.00                          Vcc = 1.8 V

             -40 -20   0         20 40 60 80                                                                                         -40 -20     0      20 40 60 80

                              TA Temperature C                                                                                                         TA Temperature C
             Figure 4. LPM3 Current vs Temperature                                                                                         Figure 5. LPM4 Current vs Temperature

Copyright 20102013, Texas Instruments Incorporated                                                                                            Submit Documentation Feedback     17
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                             www.ti.com

Schmitt-Trigger Inputs - Ports Px

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                         PARAMETER                TEST CONDITIONS            VCC            MIN TYP         MAX                            UNIT
VIT+ Positive-going input threshold voltage                                                            0.75 VCC                              V
                                                                                       0.45 VCC
                                                                                                             2.25                            V
                                                                             3V             1.35       0.55 VCC                              V

VIT- Negative-going input threshold voltage                                            0.25 VCC              1.65
                                                                                                                 1
                                                                             3V             0.75

Vhys Input voltage hysteresis (VIT+ - VIT-)                                  3V             0.3

RPull Pullup/pulldown resistor                    For pullup: VIN = VSS      3V             20    35         50 k
                                                  For pulldown: VIN = VCC

CI          Input capacitance                     VIN = VSS or VCC                                5                                        pF

Leakage Current - Ports Px

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                             PARAMETER                   TEST CONDITIONS                    VCC        MIN MAX UNIT
            High-impedance leakage current
Ilkg(Px.y)                                        (1) (2)                                   3V               50 nA

(1) The leakage current is measured with VSS or VCC applied to the corresponding pin(s), unless otherwise noted.
(2) The leakage of the digital port pins is measured individually. The port pin is selected for input and the pullup/pulldown resistor is

      disabled.

Outputs - Ports Px

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                   PARAMETER                                TEST CONDITIONS       VCC       MIN        TYP MAX UNIT
VOH High-level output voltage                I(OHmax) = -6 mA (1)
VOL Low-level output voltage                 I(OLmax) = 6 mA (1)                  3V              VCC - 0.3                                V

                                                                                  3V              VSS + 0.3                                V

(1) The maximum total current, I(OHmax) and I(OLmax), for all outputs combined should not exceed 48 mA to hold the maximum voltage drop
      specified.

Output Frequency - Ports Px

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

            PARAMETER                                     TEST CONDITIONS              VCC        MIN TYP    MAX UNIT
                                     Px.y, CL = 20 pF, RL = 1 k(1) (2)                                                 MHz
fPx.y        Port output frequency   Px.y, CL = 20 pF(2)                               3V              12              MHz
fPort_CLK    (with load)
                                                                                       3V              16
             Clock output frequency

(1) A resistive divider with 2 0.5 k between VCC and VSS is used as load. The output is connected to the center tap of the divider.
(2) The output voltage reaches at least 10% and 90% VCC at the specified toggle frequency.

18          Submit Documentation Feedback                                    Copyright 20102013, Texas Instruments Incorporated
                                                                                                                                                                  MSP430G2x11
                                                                                                                                                                  MSP430G2x01

www.ti.com                                                                                                                                         SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

                                                                                     Typical Characteristics - Outputs

                                                   over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

IOL - Typical Low-Level Output Current - mA   30                            TA = 25C           IOL - Typical Low-Level Output Current - mA   50                  TA = 25C
                                                                                                                                                       VCC = 3 V
                                                       VCC = 2.2 V                                                                                     P1.7
                                                       P1.7
                                              25                                                                                              40

                                              20                            TA = 85C                                                                             TA = 85C

                                                                                                                                              30

                                              15

                                                                                                                                             20
                                              10

                                                                                                                                            10
                                              5

                                              0                                                                                                  0
                                                                                                                                                   0 0.5 1 1.5 2 2.5 3 3.5
                                                   0  0.5           1  1.5  2              2.5                                                                 VOL - Low-Level Output Voltage - V
                                                                                                                                                                                Figure 7.
                                                      VOL - Low-Level Output Voltage - V
                                                                      Figure 6.                                                                  0
                                                                                                                                                        VCC = 3 V
IOH - Typical High-Level Output Current - mA   0                                                IOH - Typical High-Level Output Current - mA            P1.7
                                                      VCC = 2.2 V
                                                      P1.7                                                                                    -10

                                              -5

                                              -10                                                                                             -20

                                              -15                                                                                             -30
                                                                                                                                                        TA = 85C
                                                         TA = 85C
                                              -20                                                                                             -40

                                              -25     TA = 25C                                                                                         TA = 25C
                                                                                                                                              -50
                                                   0  0.5           1  1.5  2              2.5
                                                                                                                                                    0 0.5 1 1.5 2 2.5 3 3.5
                                                      VOH - High-Level Output Voltage - V                                                                     VOH - High-Level Output Voltage - V
                                                                       Figure 8.                                                                                                Figure 9.

Copyright 20102013, Texas Instruments Incorporated                                                                                                             Submit Documentation Feedback    19
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                       www.ti.com

POR, BOR(1)(2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                PARAMETER                             TEST CONDITIONS      VCC     MIN     TYP         MAX UNIT
                                                                       2.2 V, 3 V                                  V
VCC(start)   See Figure 10                            dVCC/dt  3 V/s                      0.7                     V
                                                                                        V(B_IT-)                  mV
V(B_IT-)     See Figure 10 through Figure 12          dVCC/dt  3 V/s
Vhys(B_IT-)  See Figure 10                            dVCC/dt  3 V/s                       1.35        2000 s
td(BOR)      See Figure 10                                                                                         s
             Pulse duration needed at RST/NMI pin to                                        130
t(reset)     accepted reset internally
                                                                                   2

(1) The current consumption of the brownout module is already included in the ICC current consumption data. The voltage level V(B_IT-) +
      Vhys(B_IT-)is  1.8 V.

(2) During power up, the CPU begins code execution following a period of td(BOR) after VCC = V(B_IT-) + Vhys(B_IT-). The default DCO settings
      must not be changed until VCC  VCC(min), where VCC(min) is the minimum supply voltage for the desired operating frequency.

                VCC

                             Vhys(B_IT-)

                  V(B_IT-)
             VCC(s t ar t )

                1

                0
                                                               t d(BOR)

                                Figure 10. POR and BOR vs Supply Voltage

20  Submit Documentation Feedback                                      Copyright 20102013, Texas Instruments Incorporated
                                                                                                                                             MSP430G2x11
                                                                                                                                             MSP430G2x01

www.ti.com                                                                                                 SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

               2                             Typical Characteristics - POR and BOR
                      VCC = 3 V
                      Typical Conditions                     VCC                                                     t pw

            1.5                                              3V

VCC(drop) - V    1
                                                                                                VCC(drop)

               0.5

                0                   1                  1000
               0.001   tpw - Pulse Width - s

                                                                                                           1 ns                          1 ns
                                                                                                                     tpw - Pulse Width - s

                       Figure 11. VCC(drop) Level With a Square Voltage Drop to Generate a POR or BOR Signal

                                                             VCC                                                     t pw

                 2                                           3V
                       VCC = 3 V
VCC(drop) - V
               1.5 Typical Conditions

                 1                                           VCC(drop)
               0.5
                                                                                                                     tf = tr
                 0
                0.001                     1            1000                                                      tf           tr

                       tpw - Pulse Width - s                                                                    tpw - Pulse Width - s

                       Figure 12. VCC(drop) Level With a Triangle Voltage Drop to Generate a POR or BOR Signal

Copyright 20102013, Texas Instruments Incorporated                                                                Submit Documentation Feedback  21
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                             www.ti.com

Main DCO Characteristics

All ranges selected by RSELx overlap with RSELx + 1: RSELx = 0 overlaps RSELx = 1, ... RSELx = 14
    overlaps RSELx = 15.

DCO control bits DCOx have a step size as defined by parameter SDCO.

Modulation control bits MODx select how often fDCO(RSEL,DCO+1) is used within the period of 32 DCOCLK

     cycles. The frequency fDCO(RSEL,DCO) is used for the remaining cycles. The frequency is an average equal to:

     faverage  =             32 fDCO(RSEL,DCO) fDCO(RSEL,DCO+1)
                  MOD fDCO(RSEL,DCO) + (32 MOD) fDCO(RSEL,DCO+1)

DCO Frequency

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

            PARAMETER                                       TEST CONDITIONS     VCC  MIN TYP                 MAX    UNIT
                                       RSELx < 14                                                              3.6    V
                                                                                     1.8                       3.6    V
                                                                                                               3.6    V
VCC            Supply voltage          RSELx = 14                                    2.2
                                                                                                             0.14   MHz
                                       RSELx = 15                                    3                              MHz
                                                                                                               1.5  MHz
fDCO(0,0)      DCO frequency (0, 0)    RSELx = 0, DCOx = 0, MODx = 0            3V   0.06                           MHz
fDCO(0,3)      DCO frequency (0, 3)    RSELx = 0, DCOx = 3, MODx = 0                                           7.3  MHz
fDCO(1,3)      DCO frequency (1, 3)    RSELx = 1, DCOx = 3, MODx = 0            3V                     0.12  13.9   MHz
fDCO(2,3)      DCO frequency (2, 3)    RSELx = 2, DCOx = 3, MODx = 0                                                MHz
fDCO(3,3)      DCO frequency (3, 3)    RSELx = 3, DCOx = 3, MODx = 0            3V                     0.15         MHz
fDCO(4,3)      DCO frequency (4, 3)    RSELx = 4, DCOx = 3, MODx = 0                                                MHz
fDCO(5,3)      DCO frequency (5, 3)    RSELx = 5, DCOx = 3, MODx = 0            3V                     0.21         MHz
fDCO(6,3)      DCO frequency (6, 3)    RSELx = 6, DCOx = 3, MODx = 0                                                MHz
fDCO(7,3)      DCO frequency (7, 3)    RSELx = 7, DCOx = 3, MODx = 0            3V                     0.3          MHz
fDCO(8,3)      DCO frequency (8, 3)    RSELx = 8, DCOx = 3, MODx = 0                                                MHz
fDCO(9,3)      DCO frequency (9, 3)    RSELx = 9, DCOx = 3, MODx = 0            3V                     0.41         MHz
fDCO(10,3)     DCO frequency (10, 3)   RSELx = 10, DCOx = 3, MODx = 0                                               MHz
fDCO(11,3)     DCO frequency (11, 3)   RSELx = 11, DCOx = 3, MODx = 0           3V                     0.58         MHz
fDCO(12,3)     DCO frequency (12, 3)   RSELx = 12, DCOx = 3, MODx = 0                                               MHz
fDCO(13,3)     DCO frequency (13, 3)   RSELx = 13, DCOx = 3, MODx = 0           3V                     0.8          MHz
fDCO(14,3)     DCO frequency (14, 3)   RSELx = 14, DCOx = 3, MODx = 0
fDCO(15,3)     DCO frequency (15, 3)   RSELx = 15, DCOx = 3, MODx = 0           3V   0.8
fDCO(15,7)     DCO frequency (15, 7)   RSELx = 15, DCOx = 7, MODx = 0
               Frequency step between                                           3V                     1.6
SRSEL          range RSEL and          SRSEL = fDCO(RSEL+1,DCO)/fDCO(RSEL,DCO)
               RSEL+1                                                           3V                     2.3

                                                                                3V                     3.4

                                                                                3V                     4.25

                                                                                3V   4.3

                                                                                3V                     7.8

                                                                                3V   8.6

                                                                                3V         15.25

                                                                                3V                     21

                                                                                3V                     1.35         ratio

SDCO           Frequency step between  SDCO = fDCO(RSEL,DCO+1)/fDCO(RSEL,DCO)   3V                     1.08         ratio
               tap DCO and DCO+1                                                                                     %

               Duty cycle              Measured at SMCLK output                 3V                     50

22    Submit Documentation Feedback                                             Copyright 20102013, Texas Instruments Incorporated
                                                                                                                       MSP430G2x11
                                                                                                                       MSP430G2x01

www.ti.com                                                                                   SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Calibrated DCO Frequencies - Tolerance

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

             PARAMETER                        TEST CONDITIONS                 TA                    VCC       MIN TYP        MAX UNIT
                                                                                                                                +3 %
                          BCSCTL1= CALBC1_1MHz,                                                                                 +3 %
1-MHz tolerance over temperature(1) DCOCTL = CALDCO_1MHz,                                                                       +6 %
                                                                              0C to 85C           3V        -3 0.5

                          calibrated at 30C and 3 V

1-MHz tolerance over VCC  BCSCTL1= CALBC1_1MHz,                               30C           1.8 V to 3.6 V   -3       2
                          DCOCTL = CALDCO_1MHz,
                          calibrated at 30C and 3 V

1-MHz tolerance overall   BCSCTL1= CALBC1_1MHz,                               -40C to 85C  1.8 V to 3.6 V   -6       3
                          DCOCTL = CALDCO_1MHz,
                          calibrated at 30C and 3 V

(1) This is the frequency change from the measured frequency at 30C over temperature.

Wake-Up From Lower-Power Modes (LPM3 or LPM4) Electrical Characteristics

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                  PARAMETER                                   TEST CONDITIONS                VCC         MIN  TYP            MAX UNIT
             DCO clock wake-up time from LPM3                                                                                            s
tDCO,LPM3/4  or LPM4(1)                                BCSCTL1= CALBC1_1MHz,                 3V                   1.5
                                                       DCOCTL = CALDCO_1MHz

tCPU,LPM3/4  CPU wake-up time from LPM3 or                                                                     1/fMCLK +
             LPM4 (2)                                                                                         tClock,LPM3/4

(1) The DCO clock wake-up time is measured from the edge of an external wake-up signal (for example, port interrupt) to the first clock
      edge observable externally on a clock pin (MCLK or SMCLK).

(2) Parameter applicable only if DCOCLK is used for MCLK.

                 Typical Characteristics - DCO Clock Wake-Up Time From LPM3 or LPM4

                                              10.00

                          DCO Wake Time - s            RSELx = 0...11              RSELx = 12...15
                                              1.00

                                              0.10                      1.00                 10.00
                                                 0.10

                                                       DCO Frequency - MHz

                          Figure 13. DCO Wake-Up Time From LPM3 vs DCO Frequency

Copyright 20102013, Texas Instruments Incorporated                                               Submit Documentation Feedback        23
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                                       www.ti.com

Crystal Oscillator, XT1, Low-Frequency Mode(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                                  TEST CONDITIONS                 VCC       MIN TYP MAX UNIT
                                                XTS = 0, LFXT1Sx = 0 or 1             1.8 V to 3.6 V
fLFXT1,LF         LFXT1 oscillator crystal                                                                   32768            Hz
                  frequency, LF mode 0, 1

fLFXT1,LF,logic  LFXT1 oscillator logic level                                         1.8 V to 3.6 V 10000 32768 50000 Hz
                 square wave input frequency, XTS = 0, XCAPx = 0, LFXT1Sx = 3
                 LF mode

OALF             Oscillation allowance for      XTS = 0, LFXT1Sx = 0,                                        500
                 LF crystals                    fLFXT1,LF = 32768 Hz, CL,eff = 6 pF                                               k

                                                XTS = 0, LFXT1Sx = 0,                                        200
                                                fLFXT1,LF = 32768 Hz, CL,eff = 12 pF
                                                                                                                1
                                                XTS = 0, XCAPx = 0

CL,eff           Integrated effective load      XTS = 0, XCAPx = 1                                           5.5
                 capacitance, LF mode(2)        XTS = 0, XCAPx = 2                                                               pF

                                                                                                             8.5

                                                XTS = 0, XCAPx = 3                                           11

                 Duty cycle, LF mode            XTS = 0, Measured at ACLK,            2.2 V           30     50        70 %
                 Oscillator fault frequency,    fLFXT1,LF = 32768 Hz                  2.2 V
fFault,LF        LF mode(3)                                                                           10               10000 Hz
                                                XTS = 0, XCAPx = 0, LFXT1Sx = 3(4)

(1) To improve EMI on the XT1 oscillator, the following guidelines should be observed.
      (a) Keep the trace between the device and the crystal as short as possible.
      (b) Design a good ground plane around the oscillator pins.
      (c) Prevent crosstalk from other clock or data lines into oscillator pins XIN and XOUT.
      (d) Avoid running PCB traces underneath or adjacent to the XIN and XOUT pins.
      (e) Use assembly materials and praxis to avoid any parasitic load on the oscillator XIN and XOUT pins.
      (f) If conformal coating is used, ensure that it does not induce capacitive or resistive leakage between the oscillator pins.
      (g) Do not route the XOUT line to the JTAG header to support the serial programming adapter as shown in other documentation. This
          signal is no longer required for the serial programming adapter.

(2) Includes parasitic bond and package capacitance (approximately 2 pF per pin).

      Since the PCB adds additional capacitance, it is recommended to verify the correct load by measuring the ACLK frequency. For a
      correct setup, the effective load capacitance should always match the specification of the used crystal.
(3) Frequencies below the MIN specification set the fault flag. Frequencies above the MAX specification do not set the fault flag.
      Frequencies in between might set the flag.
(4) Measured with logic-level input frequency but also applies to operation with crystals.

Internal Very-Low-Power Low-Frequency Oscillator (VLO)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                                                 TA               VCC       MIN TYP          MAX    UNIT
                                                                    -40C to 85C            3V                           20  kHz
fVLO             VLO frequency                                      -40C to 85C            3V           4  12               %/C
                                                                                      1.8 V to 3.6 V                          %/V
dfVLO/dT VLO frequency temperature drift                                  25C                               0.5

dfVLO/dVCC VLO frequency supply voltage drift                                                                4

Timer_A

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                        TEST CONDITIONS                     VCC             MIN TYP          MAX UNIT
                                                                                                              fSYSTEM            MHz
                                                  Internal: SMCLK or ACLK,                                                         ns

fTA              Timer_A input clock frequency    External: TACLK or INCLK,

                                                  Duty cycle = 50% 10%

tTA,cap          Timer_A capture timing           TA0, TA1                            3V              20

24         Submit Documentation Feedback                                              Copyright 20102013, Texas Instruments Incorporated
                                                                                                       MSP430G2x11
                                                                                                       MSP430G2x01

www.ti.com                                                                                SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Comparator_A+ (MSP430G2x11 only)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                       PARAMETER                                      TEST CONDITIONS       VCC  MIN TYP MAX UNIT
                                                       CAON = 1, CARSEL = 0, CAREF = 0
I(DD)                                                                                       3V         45                  A

                                                       CAON = 1, CARSEL = 0, CAREF = 1, 2,

I(Refladder/RefDiode)                                  or 3,                                3V         45                  A

                                                       No load at CA0 and CA1

V(IC)        Common-mode input voltage                 CAON = 1                             3V   0           VCC-1 V

V(Ref025)    Voltage @ 0.25 VCC node                   PCA0 = 1, CARSEL = 1, CAREF = 1,     3V         0.24
                           VCC                         No load at CA0 and CA1

V(Ref050)    Voltage @ 0.5 VCC node                    PCA0 = 1, CARSEL = 1, CAREF = 2,     3V         0.48
                           VCC                         No load at CA0 and CA1

V(RefVT)     See Figure 14 and Figure 15               PCA0 = 1, CARSEL = 1, CAREF = 3,     3V         490                 mV
                                                       No load at CA0 and CA1, TA = 85C

V(offset)    Offset voltage(1)                                                              3V         10                 mV

Vhys         Input hysteresis                          CAON = 1                             3V         0.7                 mV

                                                       TA = 25C, Overdrive 10 mV,                     120                 ns

t(response)  Response time                             Without filter: CAF = 0              3V
             (low-high and high-low)                   TA = 25C, Overdrive 10 mV,
                                                                                                       1.5                 s
                                                       With filter: CAF = 1

(1) The input offset voltage can be cancelled by using the CAEX bit to invert the Comparator_A+ inputs on successive measurements. The
      two successive measurements are then summed together.

Copyright 20102013, Texas Instruments Incorporated                                       Submit Documentation Feedback      25
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                                                                                                www.ti.com
                                                                                                                                                                  VCC = 2.2 V
             Typical Characteristics - Comparator_A+                                                                                                Typical

    650                                                                                                                                650

                                          VCC = 3 V

    V(RefVT) Reference Voltage mV600                                                                                               600
                                                                                                    V(RefVT) Reference Voltage mV
             Typical

    550                                                                                                                                550

    500                                                                                                                                500

    450                                                                                                                                450

    400                                                                                                                                400
        -45 -25 -5 15 35 55 75 95 115
                        TA Free-Air Temperature C                                                                                     -45 -25 -5 15 35 55 75 95 115
             Figure 14. V(RefVT) vs Temperature, VCC = 3 V                                                                                                 TA Free-Air Temperature C

                                                   100                                                                                         Figure 15. V(RefVT) vs Temperature, VCC = 2.2 V

             Short Resistance kW                                  VCC = 1.8 V

                                                  VCC = 2.2 V

                                                    VCC = 3 V
                                    10

                                                                    VCC = 3.6 V

                                    1

                                       0          0.2          0.4                                                                     0.6  0.8  1

                                                  VIN/VCC Normalized Input Voltage V/V
                                                  Figure 16. Short Resistance vs VIN/VCC

26  Submit Documentation Feedback                                                                                                           Copyright 20102013, Texas Instruments Incorporated
                                                                                                                     MSP430G2x11
                                                                                                                     MSP430G2x01

www.ti.com                                                                           SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Flash Memory

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                      PARAMETER                               TEST CONDITIONS        VCC           MIN TYP           MAX     UNIT
                Program and erase supply voltage                                                    2.2                3.6      V
VCC(PGM/ERASE)  Flash timing generator frequency                                     2.2 V, 3.6 V  257                476
fFTG            Supply current from VCC during program                               2.2 V, 3.6 V                         5   kHz
IPGM            Supply current from VCC during erase                                 2.2 V, 3.6 V                 1       7   mA
IERASE          Cumulative program time(1)                                           2.2 V, 3.6 V                 1     10    mA
tCPT            Cumulative mass erase time                                                                                     ms
tCMErase        Program and erase endurance                                                        20                          ms
                                                                                                                             cycles
                                                                                                   104  105                  years
                                                                                                                              tFTG
tRetention      Data retention duration                       TJ = 25C                            100                        tFTG
tWord           Word or byte program time(2)                                                                    30
tBlock, 0                                                                                                       25            tFTG
                Block program time for first byte or word(2)
tBlock, 1-63                                                                                                    18            tFTG
                Block program time for each additional                                                                        tFTG
tBlock, End     byte or word(2)                                                                                  6            tFTG
tMass Erase     Block program end-sequence wait time(2)                                                    10593
tSeg Erase      Mass erase time(2)
                Segment erase time(2)                                                                       4819

(1) The cumulative program time must not be exceeded when writing to a 64-byte flash block. This parameter applies to all programming
      methods: individual word write, byte write, and block write modes.

(2) These values are hardwired into the flash controller's state machine (tFTG = 1/fFTG).

RAM

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                               PARAMETER                                 TEST CONDITIONS                MIN          MAX     UNIT
                RAM retention supply voltage(1)                                                                                V
V(RAMh)                                                                  CPU halted                     1.6

(1) This parameter defines the minimum supply voltage VCC when the data in RAM remains unchanged. No program execution should
      happen during this supply voltage condition.

Copyright 20102013, Texas Instruments Incorporated                                     Submit Documentation Feedback                27
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                               www.ti.com

JTAG and Spy-Bi-Wire Interface

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

fSBW                                     PARAMETER                             VCC       MIN           TYP MAX UNIT
tSBW,Low      Spy-Bi-Wire input frequency                                  2.2 V, 3 V       0                        20 MHz
              Spy-Bi-Wire low clock pulse duration                         2.2 V, 3 V                                15 s
tSBW,En       Spy-Bi-Wire enable time                                                  0.025
              (TEST high to acceptance of first clock edge(1))                                                        1 s
                                                                           2.2 V, 3 V

tSBW,Ret      Spy-Bi-Wire return to normal operation time                  2.2 V, 3 V  15                      100 s
fTCK          TCK input frequency(2)                                                                              5 MHz
                                                                           2.2 V       0
                                                                                                                10 MHz
                                                                           3V          0

RInternal     Internal pulldown resistance on TEST                         2.2 V, 3 V  25              60      90 k

(1) Tools accessing the Spy-Bi-Wire interface need to wait for the maximum tSBW,En time after pulling the TEST/SBWTCK pin high before
      applying the first SBWTCK clock edge.

(2) fTCK may be restricted to meet the timing requirements of the module selected.

JTAG Fuse(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

              PARAMETER                                         TEST CONDITIONS        MIN             MAX     UNIT
                                                                                                                 V
VCC(FB)    Supply voltage during fuse-blow condition            TA = 25C              2.5                  7    V
                                                                                                        100     mA
VFB        Voltage level on TEST for fuse blow                                                 6                ms
                                                                                                            1
IFB        Supply current into TEST during fuse blow

tFB        Time to blow fuse

(1) After the fuse is blown, no further access to the JTAG/Test, Spy-Bi-Wire, or emulation feature is possible, and JTAG is switched to
      bypass mode.

28         Submit Documentation Feedback                                   Copyright 20102013, Texas Instruments Incorporated
                                                                                         MSP430G2x11
                                                                                         MSP430G2x01

www.ti.com                                                                                           SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

                                        APPLICATION INFORMATION

Port P1 Pin Schematic: P1.0 to P1.3, Input/Output With Schmitt Trigger - MSP430G2x01

                                                       PxSEL.y

            PxDIR.y     1 Direction

                        0 0: Input
                                 1: Output

            PxREN.y

                        PxSEL.y                                  DVSS  0

                        0                                        DVCC  1  1
                        1
               PxOUT.y
            From Timer

                                                                             P1.0/TA0CLK/ACLK
                                                                             P1.1/TA0.0
                                                                             P1.2/TA0.1
                                                                             P1.3

            PxIN.y

            To Module    PxIE.y
               PxIRQ.y
                                             EN
              PxSEL.y                Q
               PxIES.y
                                         Set
                        PxIFG.y

                                     Interrupt
                                       Edge
                                      Select

                        Table 14. Port P1 (P1.0 to P1.3) Pin Functions - MSP430G2x01

   PIN NAME (P1.x)      x                              FUNCTION              CONTROL BITS/SIGNALS
P1.0/
TA0CLK/                     P1.x (I/O)                                                P1DIR.x     P1SEL.x
ACLK                    0 TA0CLK
P1.1/                                                                                 I: 0; O: 1  0
TA0.0                       ACLK
                            P1.x (I/O)                                                0           1
P1.2/                   1 TA0.CCI0A
TA0.1                       TA0.0                                                     1           1
                            P1.x (I/O)
P1.3                    2 TA0.CCI1A                                                   I: 0; O: 1  0
                            TA0.1
                        3 P1.x (I/O)                                                  0           1

                                                                                      1           1

                                                                                      I: 0; O: 1  0

                                                                                      0           1

                                                                                      1           1

                                                                                      I: 0; O: 1  0

Copyright 20102013, Texas Instruments Incorporated                        Submit Documentation Feedback  29
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                           www.ti.com

Port P1 Pin Schematic: P1.4 to P1.7, Input/Output With Schmitt Trigger - MSP430G2x01

                        PxSEL.y

    PxDIR.y                   1 Direction
                              0 0: Input

                                       1: Output

    PxREN.y

                              PxSEL.y                            DVSS  0

                              0                                  DVCC  1  1
                              1
          PxOUT.y
    From Module

                                                                                      P1.4/SMCLK/TCK
                                                                                      P1.5/TA0.0/TMS
                                                                                      P1.6/TA0.1/TDI/TCLK
                                                                                      P1.7/TDO/TDI

    PxIN.y

    To Module                  PxIE.y

       PxIRQ.y                                     EN
                                           Q
       PxSEL.y
        PxIES.y                                Set
       From JTAG              PxIFG.y

           To JTAG                         Interrupt
                                             Edge
                                             Select

                        Table 15. Port P1 (P1.4 to P1.7) Pin Functions - MSP430G2x01

    PIN NAME (P1.x)  x                                 FUNCTION              CONTROL BITS / SIGNALS(1)

P1.4/                                                                    P1DIR.x     P1SEL.x JTAG Mode
SMCLK/
TCK                    P1.x (I/O)                                        I: 0; O: 1  0                    0
P1.5/
TA0.0/              4 SMCLK                                                 1        1                    0
TMS
P1.6/                  TCK                                                  X        X                    1
TA0.1/
TDI/TCLK               P1.x (I/O)                                        I: 0; O: 1  0                    0
P1.7/
TDO/TDI             5 TA0.0                                                 1        1                    0

(1) X = Don't care      TMS                                                  X        X                    1

                        P1.x (I/O)                                        I: 0; O: 1  0                    0

                     6 TA0.1                                                 1        1                    0

                        TDI/TCLK                                             X        X                    1

                         P1.x (I/O)                                       I: 0; O: 1  0                    0
                     7
                                                                             X        X                    1
                         TDO/TDI

30  Submit Documentation Feedback                                         Copyright 20102013, Texas Instruments Incorporated
                                                                        MSP430G2x11
                                                                        MSP430G2x01

www.ti.com                                                      SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Port P1 Pin Schematic: P1.0 to P1.3, Input/Output With Schmitt Trigger - MSP430G2x11

    To Comparator
From Comparator

              CAPD.y

                        PxSEL.y

            PxDIR.y     1        Direction

                        0        0: Input

                                 1: Output

            PxREN.y

                           PxSEL.y                     DVSS  0

                           0                           DVCC  1       1
                           1
            PxOUT.y
                ACLK                                           Bus      P1.0/TA0CLK/ACLK/CA0
                                                             Keeper     P1.1/TA0.0/CA1
                                                                        P1.2/TA0.1/CA2
                                                                EN      P1.3/CAOUT/CA3

            PxIN.y

            To Module       PxIE.y
               PxIRQ.y
                                                EN
              PxSEL.y                   Q
               PxIES.y
                                            Set
                           PxIFG.y

                                        Interrupt
                                          Edge
                                          Select

Copyright 20102013, Texas Instruments Incorporated                   Submit Documentation Feedback  31
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                               www.ti.com

                        Table 16. Port P1 (P1.0 to P1.3) Pin Functions - MSP430G2x11

    PIN NAME (P1.x)  x                            FUNCTION  CONTROL BITS / SIGNALS(1)

P1.0/                                                      P1DIR.x                   P1SEL.x  CAPD.y
TA0CLK/
ACLK/                  P1.x (I/O)                          I: 0; O: 1                0        0
CA0
P1.1/                   TA0.TACLK                          0                         1        0
TA0.0/              0
                                                            1                         1        0
CA1                     ACLK
P1.2/
TA0.1/                 CA0                                 X                         X        1 (y = 0)

CA2                    P1.x (I/O)                          I: 0; O: 1                0        0
P1.3/
CAOUT/                  TA0.0                              1                         1        0
CA3                 1
(1) X = Don't care                                          0                         1        0
                         TA0.CCI0A

                        CA1                                 X                         X        1 (y = 1)

                        P1.x (I/O)                          I: 0; O: 1                0        0

                         TA0.1                              1                         1        0
                     2
                                                            0                         1        0
                         TA0.CCI1A

                        CA2                                 X                         X        1 (y = 2)

                        P1.x (I/O)                          I: 0; O: 1                0        0

                     3 CAOUT                                1                         1        0

                        CA3                                 X                         X        1 (y = 3)

32  Submit Documentation Feedback                           Copyright 20102013, Texas Instruments Incorporated
www.ti.com                                                                               MSP430G2x11
                                                                                         MSP430G2x01

                                                                SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Port P1 Pin Schematic: P1.4 to P1.7, Input/Output With Schmitt Trigger - MSP430G2x11

                     To Comparator

From Comparator
            CAPD.y

                           PxSEL.y

            PxDIR.y        1        Direction

                           0        0: Input

                                    1: Output

            PxREN.y

                              PxSEL.y                  DVSS  0

                              0                        DVCC  1  1
                              1
                  PxOUT.y
            From Module

                                                                   P1.4/SMCLK/CA4/TCK
                                                                   P1.5/TA0.0/CA5/TMS
                                                                   P1.6/TA0.1/CA6/TDI/TCLK
                                                                   P1.7/CAOUT/CA7/TDO/TDI

            PxIN.y

            To Module          PxIE.y

               PxIRQ.y                             EN
                                            Q
              PxSEL.y
               PxIES.y                         Set
            From JTAG         PxIFG.y
               To JTAG
                                           Interrupt
                                              Edge
                                             Select

Copyright 20102013, Texas Instruments Incorporated              Submit Documentation Feedback  33
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                         www.ti.com

                        Table 17. Port P1 (P1.4 to P1.7) Pin Functions - MSP430G2x11     CAPD.y
                                                                                             0
    PIN NAME (P1.x)  x              FUNCTION      P1DIR.x     CONTROL BITS / SIGNALS(1)      0
                                                                  P1SEL.x JTAG Mode
P1.4/                                                                                   1 (y = 4)
SMCLK/                 P1.x (I/O)                I: 0; O: 1  0                       0      0
CA4/                                                                                        0
TCK                     SMCLK                    1           1                       0      0
P1.5/               4
TA0.0/                                           X           X                       0  1 (y = 5)
CA5/                    CA4                                                                 0
TMS                                                                                         0
P1.6/                  TCK                       X           X                       1      0
TA0.1/
CA6/                   P1.x (I/O)                I: 0; O: 1  0                       0  1 (y = 6)
TDI/TCLK                                                                                    0
P1.7/                   TA0.0                    1           1                       0      0
CAOUT/              5                                                                       0
CA7/                                             X           X                       0
TDO/TDI                 CA5                                                             1 (y = 7)
                                                                                             0
(1) X = Don't care      TMS                       X           X                       1

                        P1.x (I/O)                I: 0; O: 1  0                       0

                         TA0.1                    1           1                       0
                     6
                                                  X           X                       0
                         CA6

                        TDI/TCLK                  X           X                       1

                        P1.x (I/O)                I: 0; O: 1  0                       0

                         CAOUT                    1           1                       0
                     7
                                                  X           X                       0
                         CA7

                        TDO/TDI                   X           X                       1

34  Submit Documentation Feedback                             Copyright 20102013, Texas Instruments Incorporated
www.ti.com                                                                                                MSP430G2x11
                                                                                                          MSP430G2x01

                                                                                 SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

Port P2 Pin Schematic: P2.6, Input/Output With Schmitt Trigger - MSP430G2x01 and
MSP430G2x11

                                                                                                     XOUT/P2.7

                       LF off
                    PxSEL.6
                    PxSEL.7

            BCSCTL3.LFXT1Sx = 11                       0
                              LFXT1CLK
                               PxDIR.y  PxSEL.6        1

                              PxREN.y   1        Direction

                                        0        0: Input

                                                 1: Output

                                        PxSEL.6                            DVSS  0

                                        0                                  DVCC  1       1
                                        1
                  PxOUT.y
            From Module                                                            Bus
                                                                                 Keeper
                                                                                                     XIN/P2.6/TA0.1
                                                                                    EN

                    PxIN.y

                    To Module            PxIE.y
                      PxIRQ.y
                                                             EN
                      PxSEL.y                        Q
                       PxIES.y
                                                         Set
                                        PxIFG.y

                                                     Interrupt
                                                       Edge
                                                      Select

                    Table 18. Port P2 (P2.6) Pin Functions - MSP430G2x01 and MSP430G2x11

PIN NAME (P2.x) x                                                FUNCTION                   CONTROL BITS / SIGNALS(1)
                                                                                         P2DIR.x P2SEL.6 P2SEL.7

XIN                            XIN                                                          0        1                  1

P2.6                6 P2.x (I/O)                                                         I: 0; O: 1  0                  X

TA0.1                          Timer0_A2.TA1                                                1        1                  X

(1) X = Don't care

Copyright 20102013, Texas Instruments Incorporated                                    Submit Documentation Feedback     35
MSP430G2x11
MSP430G2x01

SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013                                                                     www.ti.com

Port P2 Pin Schematic: P2.7, Input/Output With Schmitt Trigger - MSP430G2x01 and
MSP430G2x11

                                                                                                          XIN/P2 .6 /TA0. 1

                LF off
             PxSEL.6
             PxSEL.7

    BCSCTL3.LFXT1Sx = 11                     0
                      LFXT1CLK
                       PxDIR.y               1               from P2.6/XIN

                      PxREN.y   PxSEL.7

                                    1    Direction

                                    0    0: Input

                                         1: Output

                                    PxSEL.7                                 DVSS   0

                                    0                                       DV CC  1       1
                                    1
          PxOUT.y
    From Module                                                                      Bus
                                                                                   Keeper
                                                                                                          XOUT/P2.7
                                                                                      EN

                    PxIN.y

    To Module                        PxIE.y
      PxIRQ.y
                                                         EN
      PxSEL.y                                    Q
       PxIES.y
                                                     Set
                                    PxIFG.y

                                                 Interrupt
                                                   Edge
                                                  Select

                    Table 19. Port P2 (P2.7) Pin Functions - MSP430G2x01 and MSP430G2x11

   PIN NAME (P2.x)  x                                        FUNCTION                         CONTROL BITS / SIGNALS
                        XOUT
XOUT                                                                                          P2DIR.x P2SEL.6 P2SEL.7
P2.7                7
                        P2.x (I/O)                                                            1           1                  1

                                                                                              I: 0; O: 1  0                  0

36  Submit Documentation Feedback                                                     Copyright 20102013, Texas Instruments Incorporated
                                                                                                        MSP430G2x11
                                                                                                        MSP430G2x01

www.ti.com                                                                                               SLAS695I FEBRUARY 2010 REVISED FEBRUARY 2013

                                                       REVISION HISTORY

REVISION                                               DESCRIPTION
SLAS695
SLAS695A    Limited Product Preview release
SLAS695B    Updated Product Preview
SLAS695C    Changes throughout for sampling
SLAS695D    Updated Product Preview
            Production Data release
SLAS695E
            Table 14, Corrected P1DIR.x column for TA0.0 and TA0.1.
SLAS695F    Table 18, Corrected FUNCTION column for TA0.1.
SLAS695G    Port P1 Pin Schematic: P1.0 to P1.3, Input/Output With Schmitt Trigger MSP430G2x11, Corrected schematic.
SLAS695H
            Changed Storage temperature range limits in Absolute Maximum Ratings.
SLAS695I    Table 15, Removed CAPD.y column.
            Table 19, Corrected Control Bits/Signals.

            Changed Tstg, Programmed device, to -55C to 150C in Absolute Maximum Ratings.
            Changed fSYSTEM MAX at VCC = 1.8 V from 4.15 to 6 MHz in Recommended Operating Conditions.
            Changed port schematics (added buffer after PxOUT.y mux) in APPLICATION INFORMATION

            Table 2, Added pin 13 to NC list for RSA-16 package
            Recommended Operating Conditions, Added test conditions for typical values.
            POR, BOR, Added note (2).

            Removed all information related to operation at T temperature (-40C to 105C).

Copyright 20102013, Texas Instruments Incorporated                                        Submit Documentation Feedback  37
                                                                                                      PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                           3-Dec-2014

PACKAGING INFORMATION

    Orderable Device  Status Package Type Package Pins Package Eco Plan             Lead/Ball Finish     MSL Peak Temp Op Temp (C)          Device Marking       Samples
   MSP430G2001IN14
MSP430G2001IPW14     (1)           Drawing      Qty  (2)                                        (6)                    (3)                                (4/5)
MSP430G2001IPW14R
MSP430G2001IRSA16R    ACTIVE  PDIP  N        14  25   Pb-Free                          CU NIPDAU      Level-1-260C-UNLIM -40 to 85   MSP430G2001
MSP430G2001IRSA16T                                    (RoHS)                           CU NIPDAU      Level-1-260C-UNLIM -40 to 85
   MSP430G2101IN14                                                                     CU NIPDAU      Level-1-260C-UNLIM -40 to 85   G2001
MSP430G2101IPW14     ACTIVE TSSOP  PW       14  90 Green (RoHS                        CU NIPDAU      Level-2-260C-1 YEAR -40 to 85
MSP430G2101IPW14R                                                                      CU NIPDAU      Level-2-260C-1 YEAR -40 to 85  G2001
MSP430G2101IRSA16R                                    & no Sb/Br)                      CU NIPDAU      Level-1-260C-UNLIM -40 to 85
MSP430G2101IRSA16T                                                                     CU NIPDAU      Level-1-260C-UNLIM -40 to 85   M430G
   MSP430G2111IN14    ACTIVE TSSOP  PW 14 2000 Green (RoHS                             CU NIPDAU      Level-1-260C-UNLIM -40 to 85   2001
MSP430G2111IPW14                                                      & no Sb/Br)     CU NIPDAU      Level-2-260C-1 YEAR -40 to 85  M430G
MSP430G2111IPW14R                                                                      CU NIPDAU      Level-2-260C-1 YEAR -40 to 85  2001
MSP430G2111IRSA16R    ACTIVE  QFN   RSA      16 3000 Green (RoHS                       CU NIPDAU      Level-1-260C-UNLIM -40 to 85   MSP430G2101
MSP430G2111IRSA16T                                                 & no Sb/Br)         CU NIPDAU      Level-1-260C-UNLIM -40 to 85
   MSP430G2201IN14                                                                     CU NIPDAU      Level-1-260C-UNLIM -40 to 85   G2101
MSP430G2201IPW14     ACTIVE  QFN   RSA 16 250 Green (RoHS                             CU NIPDAU      Level-2-260C-1 YEAR -40 to 85
                                                                       & no Sb/Br)     CU NIPDAU      Level-2-260C-1 YEAR -40 to 85  G2101
                                                                                       CU NIPDAU      Level-1-260C-UNLIM -40 to 85
                      ACTIVE  PDIP  N        14  25   Pb-Free                          CU NIPDAU      Level-1-260C-UNLIM -40 to 85   M430G
                                                      (RoHS)                                                                         2101
                                                                                                                                     M430G
                      ACTIVE TSSOP  PW       14  90 Green (RoHS                                                                      2101
                                                                                                                                     MSP430G2111
                                                      & no Sb/Br)
                                                                                                                                     G2111
                      ACTIVE TSSOP  PW 14 2000 Green (RoHS
                                                                       & no Sb/Br)                                                   G2111

                      ACTIVE  QFN   RSA      16 3000 Green (RoHS                                                                     M430G
                                                                   & no Sb/Br)                                                       2111
                                                                                                                                     M430G
                      NRND    QFN   RSA 16 250 Green (RoHS                                                                           2111
                                                                       & no Sb/Br)                                                   MSP430G2201

                      ACTIVE  PDIP  N        14  25   Pb-Free                                                                        G2201
                                                      (RoHS)

                      ACTIVE TSSOP  PW       14  90 Green (RoHS

                                                      & no Sb/Br)

                      ACTIVE TSSOP  PW 14 2000 Green (RoHS
                                                                       & no Sb/Br)

                      ACTIVE  QFN   RSA      16 3000 Green (RoHS
                                                                   & no Sb/Br)

                      ACTIVE  QFN   RSA 16 250 Green (RoHS
                                                                       & no Sb/Br)

                      ACTIVE  PDIP  N        14  25   Pb-Free
                                                      (RoHS)

                      ACTIVE TSSOP  PW       14  90 Green (RoHS

                                                      & no Sb/Br)

                                                      Addendum-Page 1
                                                                                                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                           3-Dec-2014

    Orderable Device  Status Package Type Package Pins Package Eco Plan             Lead/Ball Finish    MSL Peak Temp Op Temp (C)                                           Device Marking            Samples
MSP430G2201IPW14R
MSP430G2201IRSA16    (1)           Drawing      Qty  (2)                                        (6)                   (3)                                                                 (4/5)
MSP430G2201IRSA16R
MSP430G2201IRSA16T    ACTIVE TSSOP  PW 14 2000 Green (RoHS                             CU NIPDAU      Level-1-260C-UNLIM -40 to 85                                   G2201
                                                                       & no Sb/Br)         Call TI
   MSP430G2211IN14                                                                                                                                                   M430G
MSP430G2211IPW14     OBSOLETE QFN  RSA 16            TBD                              CU NIPDAU                Call TI                                   -40 to 85  2201
MSP430G2211IPW14R                                                                      CU NIPDAU      Level-2-260C-1 YEAR                                 -40 to 85  M430G
MSP430G2211IRSA16R    ACTIVE  QFN   RSA      16 3000 Green (RoHS                       CU NIPDAU                                                                     2201
MSP430G2211IRSA16T                                                 & no Sb/Br)         CU NIPDAU                                                                     MSP430G2211
                                                                                       CU NIPDAU
                      ACTIVE  QFN   RSA 16 250 Green (RoHS                             CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                                  G2211
                                                                       & no Sb/Br)     CU NIPDAU
                                                                                                                                                                     G2211
                      ACTIVE  PDIP  N        14  25   Pb-Free                                         Level-1-260C-UNLIM -40 to 85
                                                      (RoHS)                                                                                                         M430G
                                                                                                                                                                     2211
                      ACTIVE TSSOP  PW       14  90 Green (RoHS                                       Level-1-260C-UNLIM -40 to 85                                   M430G
                                                                                                                                                                     2211
                                                      & no Sb/Br)

                      ACTIVE TSSOP  PW 14 2000 Green (RoHS                                            Level-1-260C-UNLIM -40 to 85
                                                                       & no Sb/Br)

                      ACTIVE  QFN   RSA      16 3000 Green (RoHS                                      Level-2-260C-1 YEAR -40 to 85
                                                                   & no Sb/Br)

                      ACTIVE  QFN   RSA 16 250 Green (RoHS                                            Level-2-260C-1 YEAR -40 to 85
                                                                       & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

                                                      Addendum-Page 2
                             PACKAGE OPTION ADDENDUM

www.ti.com                   3-Dec-2014

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead/Ball Finish - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish
value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSP430G2001, MSP430G2201, MSP430G2211 :

Automotive: MSP430G2001-Q1, MSP430G2201-Q1, MSP430G2211-Q1

NOTE: Qualified Version Definitions:

       Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

            Addendum-Page 3
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                               13-Jul-2013

*All dimensions are nominal

Device                       Package Package Pins  SPQ   Reel Reel A0 B0 K0 P1 W             Pin1
                               Type Drawing
                                                   2000  Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
                                                   3000
                                                   250   (mm) W1 (mm)
                                                   2000
MSP430G2001IPW14R TSSOP PW 14                      2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430G2001IRSA16R QFN RSA 16                      3000
MSP430G2001IRSA16T QFN RSA 16                      250   330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430G2101IPW14R TSSOP PW 14                      2000
MSP430G2101IPW14R TSSOP PW 14                      2000  180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430G2101IRSA16R QFN RSA 16                      3000
MSP430G2101IRSA16T QFN RSA 16                      250   330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430G2111IPW14R TSSOP PW 14                      2000
MSP430G2111IPW14R TSSOP PW 14                      2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430G2111IRSA16R QFN RSA 16                      3000
MSP430G2111IRSA16T QFN RSA 16                      250   330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430G2201IPW14R TSSOP PW 14                      2000
MSP430G2201IPW14R TSSOP PW 14                      3000  180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430G2201IRSA16R QFN RSA 16                      250
MSP430G2201IRSA16T QFN RSA 16                            330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430G2211IPW14R TSSOP PW 14
MSP430G2211IRSA16R QFN RSA 16                            330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430G2211IRSA16T QFN RSA 16
                                                         330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                   Pack Materials-Page 1
www.ti.com                                      PACKAGE MATERIALS INFORMATION

                                                                                                                                               13-Jul-2013

*All dimensions are nominal  Package Type  Package Drawing Pins  SPQ   Length (mm)  Width (mm)  Height (mm)
              Device
                                 TSSOP     PW   14               2000       367.0       367.0        35.0
  MSP430G2001IPW14R                QFN                           3000       367.0       367.0        35.0
  MSP430G2001IRSA16R               QFN     RSA  16               250        210.0       185.0        35.0
  MSP430G2001IRSA16T                                             2000       367.0       367.0        35.0
  MSP430G2101IPW14R              TSSOP     RSA  16               2000       367.0       367.0        35.0
  MSP430G2101IPW14R              TSSOP                           3000       367.0       367.0        35.0
  MSP430G2101IRSA16R                       PW   14               250        210.0       185.0        35.0
  MSP430G2101IRSA16T               QFN                           2000       367.0       367.0        35.0
  MSP430G2111IPW14R                QFN     PW   14               2000       367.0       367.0        35.0
  MSP430G2111IPW14R              TSSOP                           3000       367.0       367.0        35.0
  MSP430G2111IRSA16R             TSSOP     RSA  16               250        210.0       185.0        35.0
  MSP430G2111IRSA16T               QFN                           2000       367.0       367.0        35.0
  MSP430G2201IPW14R                QFN     RSA  16               2000       367.0       367.0        35.0
  MSP430G2201IPW14R              TSSOP                           3000       367.0       367.0        35.0
  MSP430G2201IRSA16R             TSSOP     PW   14               250        210.0       185.0        35.0
  MSP430G2201IRSA16T               QFN                           2000       367.0       367.0        35.0
  MSP430G2211IPW14R                QFN     PW   14               3000       367.0       367.0        35.0
  MSP430G2211IRSA16R             TSSOP                           250        210.0       185.0        35.0
  MSP430G2211IRSA16T               QFN     RSA  16
                                   QFN
                                           RSA  16

                                           PW   14

                                           PW   14

                                           RSA  16

                                           RSA  16

                                           PW   14

                                           RSA  16

                                           RSA  16

                                                Pack Materials-Page 2
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright 2015, Texas Instruments Incorporated

小广播

MSP430G2001IPW14R器件购买:

数量 单价(人民币) mouser购买
1 ¥6.47 购买
10 ¥5.51 购买
100 ¥4.24 购买
500 ¥3.74 购买
1000 ¥2.96 购买
2000 ¥2.62 购买
10000 ¥2.52 购买
24000 ¥2.45 购买
50000 ¥2.37 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved