电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

MSP430F2254IDAR

器件型号:MSP430F2254IDAR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

MSP430F2254IDAR在线购买

供应商 器件名称 价格 最低购买 库存  
MSP430F2254IDAR
  • 1 $4.14
  • 10 $3.73
  • 25 $3.48
  • 100 $3.12
  • 250 $2.91
  • 500 $2.54
  • 750 $2.2
  • 1000 $2.15
更多价格
1 7928 点击购买

器件描述

16-bit Ultra-Low-Power Microcontroller, 16KB Flash, 512B RAM 38-TSSOP -40 to 85

参数

产品属性属性值
SPI1
I2C1
RatingCatalog
UART1
Timers - 16-bit2
Bootloader (BSL)UART
GPIO pins(#)32
Non-volatile memory (kB)16
Package GroupTSSOP|38,VQFN|40
RAM(KB)0.5
ADC10-bit SAR
Operating temperature range(C)-40 to 105,-40 to 85
Comparator channels (#)0
Special I/ON/A
FeaturesOpAmp
USBNo
Approx. price(US$)2.15 | 1ku

文档预览

MSP430F2254IDAR器件文档内容

                                                          MSP430x22x2, MSP430x22x4
                                                MIXED SIGNAL MICROCONTROLLER

D Low Supply Voltage Range: 1.8 V to 3.6 V                                     SLAS504D -- JULY 2006 -- REVISED MARCH 2010

D Ultralow Power Consumption                    D Two Configurable Operational Amplifiers

     -- Active Mode: 270 A at 1 MHz, 2.2 V          (MSP430x22x4 Only)
     -- Standby Mode: 0.7 A
     -- Off Mode (RAM Retention): 0.1 A        D Brownout Detector

D Ultrafast Wake-Up From Standby Mode in        D Serial Onboard Programming,

     Less Than 1 s                                  No External Programming Voltage Needed
                                                     Programmable Code Protection by
D 16-Bit RISC Architecture, 62.5-ns                  Security Fuse

     Instruction Cycle Time                     D Bootstrap Loader

D Basic Clock Module Configurations:            D On Chip Emulation Module

     -- Internal Frequencies up to 16 MHz With  D Family Members Include:
         Four Calibrated Frequencies to 1%
                                                     MSP430F2232: 8KB + 256B Flash Memory
     -- Internal Very-Low-Power Low-Frequency                               512B RAM
         Oscillator
                                                     MSP430F2252: 16KB + 256B Flash Memory
     -- 32-kHz Crystal                                                      512B RAM
     -- High-Frequency Crystal up to 16 MHz
     -- Resonator                                    MSP430F2272: 32KB + 256B Flash Memory
     -- External Digital Clock Source                                       1KB RAM
     -- External Resistor
                                                     MSP430F2234: 8KB + 256B Flash Memory
D 16-Bit Timer_A With Three                                                 512B RAM

     Capture/Compare Registers                       MSP430F2254: 16KB + 256B Flash Memory
                                                                            512B RAM
D 16-Bit Timer_B With Three
                                                     MSP430F2274: 32KB + 256B Flash Memory
     Capture/Compare Registers                                              1KB RAM

D Universal Serial Communication Interface      D Available in a 38-Pin Thin Shrink

     -- Enhanced UART Supporting                     Small-Outline Package (TSSOP) (DA) and
         Auto-Baudrate Detection (LIN)               40-Pin QFN Package (RHA) (See Available
                                                     Options)
     -- IrDA Encoder and Decoder
     -- Synchronous SPI                         D For Complete Module Descriptions, See the
     -- I2C
                                                     MSP430x2xx Family User's Guide,
D 10-Bit 200-ksps Analog-to-Digital (A/D)            Literature Number SLAU144

     Converter With Internal Reference,
     Sample-and-Hold, Autoscan, and Data
     Transfer Controller

description

       The Texas Instruments MSP430 family of ultralow-power microcontrollers consist of several devices featuring
       different sets of peripherals targeted for various applications. The architecture, combined with five low-power
       modes is optimized to achieve extended battery life in portable measurement applications. The device features
       a powerful 16-bit RISC CPU, 16-bit registers, and constant generators that contribute to maximum code
       efficiency. The digitally controlled oscillator (DCO) allows wake-up from low-power modes to active mode in less
       than 1 s.

This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with
appropriate precautions. Failure to observe proper handling and installation procedures can cause damage. ESD damage can range
from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage
because very small parametric changes could cause the device not to meet its published specifications. These devices have limited
built-in ESD protection.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

All trademarks are the property of their respective owners.                                       Copyright  2010 Texas Instruments Incorporated
                                                                                                                                                           1
PRODUCTION DATA information is current as of publication date.
Products conform to specifications per the terms of Texas Instruments
standard warranty. Production processing does not necessarily include
testing of all parameters.

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

description (continued)

   The MSP430x22xx series is an ultralow-power mixed signal microcontroller with two built-in 16-bit timers, a
   universal serial communication interface, 10-bit A/D converter with integrated reference and data transfer
   controller (DTC), two general-purpose operational amplifiers in the MSP430x22x4 devices, and 32 I/O pins.

   Typical applications include sensor systems that capture analog signals, convert them to digital values, and then
   process the data for display or for transmission to a host system. Stand-alone radio-frequency (RF) sensor front
   ends are another area of application.

                                             AVAILABLE OPTIONS{
                                                          PACKAGED DEVICES}

                         TA                  PLASTIC 38-PIN TSSOP  PLASTIC 40-PIN QFN

                                             (DA)                                          (RHA)

   --40C to 85C                            MSP430F2232IDA        MSP430F2232IRHA
                                             MSP430F2252IDA        MSP430F2252IRHA
                                             MSP430F2272IDA        MSP430F2272IRHA
                                             MSP430F2234IDA        MSP430F2234IRHA
                                             MSP430F2254IDA        MSP430F2254IRHA
                                             MSP430F2274IDA        MSP430F2274IRHA

   --40C to 105C                           MSP430F2232TDAw       MSP430F2232TRHAw
                                             MSP430F2252TDAw       MSP430F2252TRHAw
                                             MSP430F2272TDAw       MSP430F2272TRHAw

                                             MSP430F2234TDA        MSP430F2234TRHA

                                             MSP430F2254TDA        MSP430F2254TRHA

                                             MSP430F2274TDA        MSP430F2274TRHA

    For the most current package and ordering information, see the Package Option

     Addendum at the end of this document, or see the TI web site at www.ti.com.
    Package drawings, thermal data, and symbolization are available at

     www.ti.com/packaging.
    Product Preview

DEVELOPMENT TOOL SUPPORT

       All MSP430 microcontrollers include an Embedded Emulation Module (EEM) allowing advanced debugging
       and programming through easy to use development tools. Recommended hardware options include the
       following:

      D Debugging and Programming Interface

            -- MSP-FET430UIF (USB)
            -- MSP-FET430PIF (Parallel Port)

      D Debugging and Programming Interface with Target Board

            -- MSP-FET430U38 (DA package)

      D Production Programmer

            -- MSP-GANG430

2                                             POST OFFICE BOX 655303 DALLAS, TEXAS 75265
MSP430x22x2 device pinout, DA package                MSP430x22x2, MSP430x22x4
                                           MIXED SIGNAL MICROCONTROLLER
TEST/SBWTCK        1
                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010
DVCC 2
                                       38 P1.7/TA 2/TDO /TDI
P2.5/Rosc 3                            37 P1.6/TA 1/TDI
                                       36 P1.5/TA 0/TMS
DVSS 4                                 35 P1.4/SMCLK /TCK
                                       34 P1.3/TA 2
XOUT/P2.7 5                            33 P1.2/TA 1
                                       32 P1.1/TA 0
XIN/P2.6 6                             31 P1.0/TACLK /ADC 10 CLK
                                       30 P2.4/TA 2/A4/VREF+/ VeREF +
RST /NMI /SBWTDIO  7                   29 P2.3/TA 1/A3/VREF--/VeREF --
                                       28 P3.7/A7
P2.0/ACLK /A0 8                        27 P3.6/A6
                                       26 P3.5/UCA 0RXD /UCA0SOMI
P2.1/TAINCLK /SMCLK /A1 9              25 P3.4/UCA 0TXD /UCA0SIMO
                                       24 P4.7/TBCLK
P2.2/TA 0/A2 10                        23 P4.6/TBOUTH /A15
                                       22 P4.5/TB 2/A14
P3.0/UCB 0STE /UCA 0CLK /A5 11         21 P4.4/TB 1/A13
                                       20 P4.3/TB 0/A12
P3.1/UCB 0SIMO /UCB 0SDA 12
                                       38 P1.7/TA 2/TDO /TDI
P3.2/UCB 0SOMI /UCB 0SCL 13            37 P1.6/TA 1/TDI
                                       36 P1.5/TA 0/TMS
P3.3/UCB 0CLK /UCA 0STE 14             35 P1.4/SMCLK /TCK
                                       34 P1.3/TA 2
AVSS 15                                33 P1.2/TA 1
                                       32 P1.1/TA 0
AVCC 16                                31 P1.0/TACLK /ADC 10 CLK
                                       30 P2.4/TA 2/A4/VREF +/VeREF +/OA 1I0
P4.0/TB 0 17                           29 P2.3/TA 1/A3/VREF --/VeREF --/OA 1I1/OA 1O
                                       28 P3.7/A7/OA 1I2
P4.1/TB 1 18                           27 P3.6/A6/OA 0I2
                                       26 P3.5/UCA 0RXD /UCA0SOMI
P4.2/TB 2 19                           25 P3.4/UCA 0TXD /UCA0SIMO
                                       24 P4.7/TBCLK
MSP430x22x4 device pinout, DA package  23 P4.6/TBOUTH/A15/OA1I3
                                       22 P4.5/TB 2/A14 /OA0I3
TEST /SBWTCK       1                   21 P4.4/TB 1/A13 /OA1O
                                       20 P4.3/TB 0/A12 /OA0O
DVCC 2

P2.5/Rosc 3

DVSS 4

XOUT /P2.7 5

XIN /P2.6 6

RST /NMI /SBWTDIO  7

P2.0/ACLK /A0/OA 0I0 8

P2.1/TAINCLK /SMCLK /A1/OA 0O 9

P2.2/TA 0/A2/OA 0I1 10

P3.0/UCB 0STE /UCA 0CLK /A5 11

P3.1/UCB 0SIMO/UCB 0SDA 12

P3.2/UCB 0SOMI/UCB 0SCL 13

P3.3/UCB 0CLK /UCA 0STE 14

AVSS 15

AVCC 16

P4.0/TB 0 17

P4.1/TB 1 18

P4.2/TB 2 19

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265  3
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

MSP430x22x2 device pinout, RHA package

                                                P2.5/Rosc
                                                     DVCC
                                                          DVCC
                                                               TE S T /S B W T C K
                                                                    P1.7/TA2/TDO/TDI
                                                                         P1.6/TA1/TDI/TCLK
                                                                              P1.5/TA0/TMS
                                                                                   P1.4/SMCLK/TCK
                                                                                        P1.3/TA2
                                                                                             P1.2/TA1

                                      DVSS   1   39 38 37 36 35 34 33 32  30                               P1.1/TA 0
                              XOUT /P2.7                                                                   P1.0/TACLK /ADC 10 CLK
                                             2                            29                               P2.4/TA 2/A4/VREF+/ VeREF+
                                  XIN /P2.6                                                                P2.3/TA 1/A3/VREF-- /VeREF--
                                      DVSS   3                            28                               P3.7/A7
                                                                                                           P3.6/A6
                 RST /NMI /SBWTDIO           4                            27                               P3.5/UCA 0RXD/UCA0SOMI
                          P2.0/ACLK /A0                                                                    P3.4/UCA 0TXD/UCA0SIMO
                                             5                            26                               P4.7/TBCLK
        P2.1/TAINCLK /SMCLK /A1                                                                            P4.6/TBOUTH/A15
                            P2.2/TA 0/A2     6                            25

   P3.0/UCB 0STE /UCA 0CLK /A5               7                            24
     P3.1/UCB 0SIMO /UCB 0SDA
                                             8                            23

                                             9                            22

                                             10                           21

                                                 12 13 14 15 16 17 18 19

                                                P3.2/UCB0SOMI/UCB0SCL
                                                     P3.3/UCB0CLK/UCA0STE
                                                          AVSS
                                                               AVCC
                                                                    P4.0/TB0
                                                                         P4.1/TB1
                                                                              P4.2/TB2
                                                                                   P4.3/TB0/A12
                                                                                        P4.4/TB1/A13
                                                                                             P4.5/TB2/A14

4   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                      MSP430x22x2, MSP430x22x4
                                                                            MIXED SIGNAL MICROCONTROLLER

                                                                                              SLAS504D -- JULY 2006 -- REVISED MARCH 2010

MSP430x22x4 device pinout, RHA package

                                                  P2.5/Rosc
                                                       DVCC
                                                            DVCC
                                                                 TE S T /S B W T C K
                                                                      P1.7/TA2/TDO/TDI
                                                                           P1.6/TA1/TDI/TCLK
                                                                                P1.5/TA0/TMS
                                                                                     P1.4/SMCLK/TCK
                                                                                          P1.3/TA2
                                                                                               P1.2/TA1

                                        DVSS   1   39 38 37 36 35 34 33 32  30                                     P1.1/TA 0
                                XOUT /P2.7                                                                         P1.0/TACLK /ADC 10 CLK
                                               2                            29                                     P2.4/TA 2/A4/VREF+/ VeREF+/ OA1I0
                                    XIN /P2.6                                                                      P2.3/TA 1/A3/VREF-- /VeREF-- /OA 1I1/OA1O
                                        DVSS   3                            28                                     P3.7/A7/OA 1I2
                                                                                                                   P3.6/A6/OA 0I2
                     RST/NMI/SBWTDIO           4                            27                                     P3.5/UCA 0RXD /UCA 0SOMI
                 P2.0/ACLK /A0/OA 0I0                                                                              P3.4/UCA 0TXD /UCA 0SIMO
P2.1/TAINCLK /SMCLK /A1/OA 0O                  5                            26                                     P4.7/TBCLK
                                                                                                                   P4.6/TBOUTH/A15 /OA 1I3
                    P2.2/TA 0/A2/OA 0I1        6                            25
     P3.0/UCB 0STE /UCA 0CLK /A5
                                               7                            24
        P3.1/UCB 0SIMO /UCB 0SDA
                                               8                            23

                                               9                            22

                                               10                           21

                                                   12 13 14 15 16 17 18 19

                                                  P3.2/UCB0SOMI/UCB0SCL
                                                       P3.3/UCB0CLK/UCA0STE
                                                            AVSS
                                                                 AVCC
                                                                      P4.0/TB0
                                                                           P4.1/TB1
                                                                                P4.2/TB2
                                                                                     P4.3/TB0/A12/OA0O
                                                                                          P4.4/TB1/A13/OA1O
                                                                                               P4.5/TB2/A14/OA0I3

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                               5
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

MSP430x22x2 functional block diagram

                                                  VCC    VSS                                                P1.x/P2.x      P3.x/P4.x
                                                                                                                     2x8            2x8

   XIN             XOUT

   Basic Clock           ACLK                     Flash  RAM    ADC10                                       Ports P1/P2    Ports P3/P4
    System+              SMCLK                                   10--Bit
                                                  32kB   1kB                                                   2x8 I/O        2x8 I/O
        MCLK                                      16kB   512B       12                                        Interrupt    pull--up/down
                                                   8kB   512B  Channels,                                     capability,
                                                               Autoscan,                                    pull--up/down    resistors
                                                                                                              resistors
                                                                  DTC

         16MHz                               MAB
           CPU                               MDB

         incl. 16
        Registers

    Emulation                                Brownout          Watchdog                          Timer_A3   Timer_B3       USCI_A0:
       (2BP)                                 Protection          WDT+                                                      UART/LIN,
                                                                                                    3 CC       3 CC        IrDA, SPI
       JTAG                                                    15/16--Bit                        Registers  Registers,
     Interface                                                                                               Shadow        USCI_B0:
                                                                                                                            SPI, I2C
   Spy--Bi Wire                                                                                                Reg

                                                                                        RST/NMI

             NOTE: See port schematics section for detailed I/O information.

MSP430x22x4 functional block diagram

                                                  VCC    VSS                                                P1.x/P2.x      P3.x/P4.x
                                                                                                                     2x8            2x8

   XIN             XOUT

   Basic Clock           ACLK                     Flash  RAM    ADC10                            OA0, OA1   Ports P1/P2    Ports P3/P4
    System+              SMCLK                                   10--Bit                         2 Op Amps
                                                  32kB   1kB                                                   2x8 I/O        2x8 I/O
        MCLK                                      16kB   512B       12                                        Interrupt    pull--up/down
                                                   8kB   512B  Channels,                                     capability,
                                                               Autoscan,                                    pull--up/down    resistors
                                                                                                              resistors
                                                                  DTC

         16MHz                               MAB
           CPU                               MDB

         incl. 16
        Registers

    Emulation                                Brownout          Watchdog                          Timer_A3   Timer_B3       USCI_A0:
       (2BP)                                 Protection          WDT+                                                      UART/LIN,
                                                                                                    3 CC       3 CC        IrDA, SPI
       JTAG                                                    15/16--Bit                        Registers  Registers,
     Interface                                                                                               Shadow        USCI_B0:
                                                                                                                            SPI, I2C
   Spy--Bi Wire                                                                                                Reg

                                                                         RST/NMI

   NOTE: See port schematics section for detailed I/O information.

6                                             POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                           MSP430x22x2, MSP430x22x4
                                                                 MIXED SIGNAL MICROCONTROLLER

                                                                                                                 SLAS504D -- JULY 2006 -- REVISED MARCH 2010

                                    Terminal Functions, MSP430x22x2

              NAME  TERMINAL        RHA                                                  DESCRIPTION
                                DA  NO.  I/O
P1.0/TACLK/                    NO.   29
ADC10CLK                        31       I/O General-purpose digital I/O pin
                                     30          Timer_A, clock signal TACLK input
P1.1/TA0               32            31          ADC10, conversion clock
                                     32
P1.2/TA1               33            33  I/O General-purpose digital I/O pin
                                     34          Timer_A, capture: CCI0A input, compare: OUT0 output/BSL transmit
P1.3/TA2               34            35
                                     36  I/O General-purpose digital I/O pin
P1.4/SMCLK/            35             6          Timer_A, capture: CCI1A input, compare: OUT1 output
                                      7
TCK                                      I/O General-purpose digital I/O pin
                                      8          Timer_A, capture: CCI2A input, compare: OUT2 output
P1.5/TA0/              36
                                     27  I/O General-purpose digital I/O pin / SMCLK signal output
TMS                                              Test Clock input for device programming and test
                                     28
P1.6/TA1/              37            40  I/O General-purpose digital I/O pin / Timer_A, compare: OUT0 output
                                      3          Test Mode Select input for device programming and test
TDI/TCLK                              2
                                      9  I/O General-purpose digital I/O pin / Timer_A, compare: OUT1 output
P1.7/TA2/              38                        Test Data Input or Test Clock Input for programming and test
                                     10
TDO/TDI                              11  I/O General-purpose digital I/O pin / Timer_A, compare: OUT2 output
                                     12          Test Data Output or Test Data Input for programming and test
P2.0/ACLK/A0           8             23
                                         I/O General-purpose digital I/O pin / ACLK output
P2.1/TAINCLK/SMCLK/A1  9                         ADC10, analog input A0

P2.2/TA0/A2            10                I/O General-purpose digital I/O pin
                                                 Timer_A, clock signal at INCLK, SMCLK signal output
P2.3/TA1/              29                        ADC10, analog input A1

A3/VREF--/VeREF--                        I/O General-purpose digital I/O pin
                                                 Timer_A, capture: CCI0B input/BSL receive, compare: OUT0 output
P2.4/TA2/              30                        ADC10, analog input A2

A4/VREF+/VeREF+                          I/O General-purpose digital I/O pin
                                                 Timer_A, capture CCI1B input, compare: OUT1 output
P2.5/                  3                         ADC10, analog input A3 / negative reference voltage output/input

ROSC                                     I/O General-purpose digital I/O pin / Timer_A, compare: OUT2 output
                                                 ADC10, analog input A4 / positive reference voltage output/input
XIN/P2.6               6
                                         I/O General-purpose digital I/O pin
XOUT/P2.7              5                         Input for external DCO resistor to define DCO frequency

P3.0/                  11                I/O Input terminal of crystal oscillator
                                                 General-purpose digital I/O pin
UCB0STE/UCA0CLK/
                                         I/O Output terminal of crystal oscillator
A5                                               General-purpose digital I/O pin

P3.1/                  12                I/O General-purpose digital I/O pin
                                                 USCI_B0 slave transmit enable / USCI_A0 clock input/output
UCB0SIMO/UCB0SDA                                 ADC10, analog input A5

P3.2/                  13                I/O General-purpose digital I/O pin
                                                 USCI_B0 slave in/master out in SPI mode, SDA I2C data in I2C mode
UCB0SOMI/UCB0SCL
                                         I/O General-purpose digital I/O pin
P3.3/                  14                        USCI_B0 slave out/master in in SPI mode, SCL I2C clock in I2C mode

UCB0CLK/UCA0STE                          I/O General-purpose digital I/O pin
                                                 USCI_B0 clock input/output / USCI_A0 slave transmit enable
P3.4/                  25
                                         I/O General-purpose digital I/O pin
UCA0TXD/UCA0SIMO                                 USCI_A0 transmit data output in UART mode, slave in/master out in SPI mode

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                             7
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

                  Terminal Functions, MSP430x22x2 (Continued)

           NAME   TERMINAL                     RHA                                           DESCRIPTION
                              DA                             I/O
                             NO.
                                               NO.

P3.5/             26                           24       I/O General-purpose digital I/O pin

UCA0RXD/UCA0SOMI                                                  USCI_A0 receive data input in UART mode, slave out/master in in SPI mode

P3.6/A6           27                           25       I/O General-purpose digital I/O pin

                                                                  ADC10 analog input A6

P3.7/A7           28                           26       I/O General-purpose digital I/O pin

                                                                  ADC10 analog input A7

P4.0/TB0          17                           15       I/O General-purpose digital I/O pin

                                                                  Timer_B, capture: CCI0A input, compare: OUT0 output

P4.1/TB1          18                           16       I/O General-purpose digital I/O pin

                                                                  Timer_B, capture: CCI1A input, compare: OUT1 output

P4.2/TB2          19                           17       I/O General-purpose digital I/O pin

                                                                  Timer_B, capture: CCI2A input, compare: OUT2 output

P4.3/TB0/         20                           18       I/O General-purpose digital I/O pin
A12
                                                                  Timer_B, capture: CCI0B input, compare: OUT0 output

                                                                  ADC10 analog input A12

P4.4/TB1          21                           19       I/O General-purpose digital I/O pin
A13
                                                                  Timer_B, capture: CCI1B input, compare: OUT1 output

                                                                  ADC10 analog input A13

P4.5/TB2          22                           20       I/O General-purpose digital I/O pin
A14
                                                                  Timer_B, compare: OUT2 output

                                                                  ADC10 analog input A14

P4.6/TBOUTH       23                           21       I/O General-purpose digital I/O pin
A15
                                                                  Timer_B, switch all TB0 to TB3 outputs to high impedance

                                                                  ADC10 analog input A15

P4.7/TBCLK        24                           22       I/O General-purpose digital I/O pin

                                                                  Timer_B, clock signal TBCLK input

RST/NMI/SBWTDIO   7                            5        I Reset or nonmaskable interrupt input

                                                                  Spy-Bi-Wire test data input/output during programming and test

TEST/SBWTCK       1                            37       I Selects test mode for JTAG pins on Port1. The device protection fuse is

                                                                  connected to TEST.

                                                                  Spy-Bi-Wire test clock input during programming and test

DVCC              2                            38, 39           Digital supply voltage
                                                                Analog supply voltage
AVCC              16                           14               Digital ground reference
                                                                Analog ground reference
DVSS              4                            1, 4     NA QFN package pad; connection to DVSS recommended.

AVSS              15                           13

QFN Pad           NA                           Package

                                               Pad

TDO or TDI is selected via JTAG instruction.

NOTE: If XOUT/P2.7/CA7 is used as an input, excess current will flow until P2SEL.7 is cleared. This is due to the oscillator output driver connection
           to this pad after reset.

8                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                            MSP430x22x2, MSP430x22x4
                                                                  MIXED SIGNAL MICROCONTROLLER

                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

                                     Terminal Functions, MSP430x22x4

              NAME   TERMINAL        RHA                                                  DESCRIPTION
                                 DA  NO.  I/O
P1.0/TACLK/                     NO.   29
ADC10CLK                         31       I/O General-purpose digital I/O pin
                                      30          Timer_A, clock signal TACLK input
P1.1/TA0             32               31          ADC10, conversion clock
                                      32
P1.2/TA1             33               33  I/O General-purpose digital I/O pin
                                      34          Timer_A, capture: CCI0A input, compare: OUT0 output/BSL transmit
P1.3/TA2             34               35
                                      36  I/O General-purpose digital I/O pin
P1.4/SMCLK/          35                6          Timer_A, capture: CCI1A input, compare: OUT1 output
                                       7
TCK                                       I/O General-purpose digital I/O pin
                                       8          Timer_A, capture: CCI2A input, compare: OUT2 output
P1.5/TA0/            36
                                      27  I/O General-purpose digital I/O pin / SMCLK signal output
TMS                                               Test Clock input for device programming and test
                                      28
P1.6/TA1/            37                   I/O General-purpose digital I/O pin / Timer_A, compare: OUT0 output
                                      40          Test Mode Select input for device programming and test
TDI/TCLK                               3
                                       2  I/O General-purpose digital I/O pin / Timer_A, compare: OUT1 output
P1.7/TA2/            38                9          Test Data Input or Test Clock Input for programming and test

TDO/TDI                               10  I/O General-purpose digital I/O pin / Timer_A, compare: OUT2 output
                                      11          Test Data Output or Test Data Input for programming and test
P2.0/ACLK/A0/OA0I0   8                12
                                      23  I/O General-purpose digital I/O pin / ACLK output
P2.1/TAINCLK/SMCLK/  9                            ADC10, analog input A0 / OA0, analog input I0

A1/OA0O                                   I/O General-purpose digital I/O pin / Timer_A, clock signal at INCLK
                                                  SMCLK signal output
P2.2/TA0/            10                           ADC10, analog input A1 / OA0, analog output

A2/OA0I1                                  I/O General-purpose digital I/O pin
                                                  Timer_A, capture: CCI0B input/BSL receive, compare: OUT0 output
P2.3/TA1/            29                           ADC10, analog input A2 / OA0, analog input I1

A3/VREF--/VeREF--                         I/O General-purpose digital I/O pin
/OA1I1/OA1O                                       Timer_A, capture CCI1B input, compare: OUT1 output
                                                  ADC10, analog input A3 / negative reference voltage output/input
P2.4/TA2/            30                           OA1, analog input I1 / OA1, analog output

A4/VREF+/VeREF+                           I/O General-purpose digital I/O pin / Timer_A, compare: OUT2 output
/OA1I0                                            ADC10, analog input A4 / positive reference voltage output/input
                                                  OA1, analog input I0
P2.5/                3
                                          I/O General-purpose digital I/O pin
ROSC                                              Input for external DCO resistor to define DCO frequency

XIN/P2.6             6                    I/O Input terminal of crystal oscillator
                                                  General-purpose digital I/O pin
XOUT/P2.7            5
                                          I/O Output terminal of crystal oscillator
P3.0/                11                           General-purpose digital I/O pin

UCB0STE/UCA0CLK/                          I/O General-purpose digital I/O pin
                                                  USCI_B0 slave transmit enable / USCI_A0 clock input/output
A5                                                ADC10, analog input A5

P3.1/                12                   I/O General-purpose digital I/O pin
                                                  USCI_B0 slave in/master out in SPI mode, SDA I2C data in I2C mode
UCB0SIMO/UCB0SDA
                                          I/O General-purpose digital I/O pin
P3.2/                13                           USCI_B0 slave out/master in in SPI mode, SCL I2C clock in I2C mode

UCB01SOMI/UCB0SCL                         I/O General-purpose digital I/O pin
                                                  USCI_B0 clock input/output / USCI_A0 slave transmit enable
P3.3/                14
                                          I/O General-purpose digital I/O pin
UCB0CLK/UCA0STE                                   USCI_A0 transmit data output in UART mode, slave in/master out in SPI mode

P3.4/                25

UCA0TXD/UCA0SIMO

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                             9
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

                  Terminal Functions, MSP430x22x4 (Continued)

          NAME    TERMINAL                     RHA                                           DESCRIPTION
                              DA                             I/O
                             NO.
                                               NO.

P3.5/             26                           24       I/O General-purpose digital I/O pin

UCA0RXD/UCA0SOMI                                                  USCI_A0 receive data input in UART mode, slave out/master in in SPI mode

P3.6/A6/OA0I2     27                           25       I/O General-purpose digital I/O pin

                                                                  ADC10 analog input A6 / OA0 analog input I2

P3.7/A7/OA1I2     28                           26       I/O General-purpose digital I/O pin

                                                                  ADC10 analog input A7 / OA1 analog input I2

P4.0/TB0          17                           15       I/O General-purpose digital I/O pin

                                                                  Timer_B, capture: CCI0A input, compare: OUT0 output

P4.1/TB1          18                           16       I/O General-purpose digital I/O pin

                                                                  Timer_B, capture: CCI1A input, compare: OUT1 output

P4.2/TB2          19                           17       I/O General-purpose digital I/O pin

                                                                  Timer_B, capture: CCI2A input, compare: OUT2 output

P4.3/TB0/         20                           18       I/O General-purpose digital I/O pin
A12/OA0O
                                                                  Timer_B, capture: CCI0B input, compare: OUT0 output

                                                                  ADC10 analog input A12 / OA0 analog output

P4.4/TB1          21                           19       I/O General-purpose digital I/O pin
A13/OA1O
                                                                  Timer_B, capture: CCI1B input, compare: OUT1 output

                                                                  ADC10 analog input A13 / OA1 analog output

P4.5/TB2          22                           20       I/O General-purpose digital I/O pin
A14/OA0I3
                                                                  Timer_B, compare: OUT2 output

                                                                  ADC10 analog input A14 / OA0 analog input I3

P4.6/TBOUTH       23                           21       I/O General-purpose digital I/O pin
A15/OA1I3
                                                                  Timer_B, switch all TB0 to TB3 outputs to high impedance

                                                                  ADC10 analog input A15 / OA1 analog input I3

P4.7/TBCLK        24                           22       I/O General-purpose digital I/O pin

                                                                  Timer_B, clock signal TBCLK input

RST/NMI/SBWTDIO   7                            5        I Reset or nonmaskable interrupt input

                                                                  Spy-Bi-Wire test data input/output during programming and test

TEST/SBWTCK       1                            37       I Selects test mode for JTAG pins on Port1. The device protection fuse is

                                                                  connected to TEST.

                                                                  Spy-Bi-Wire test clock input during programming and test

DVCC              2                            38, 39           Digital supply voltage
                                                                Analog supply voltage
AVCC              16                           14               Digital ground reference
                                                                Analog ground reference
DVSS              4                            1, 4     NA QFN package pad connection to DVSS recommended.

AVSS              15                           13

QFN Pad           NA                           Package

                                               Pad

TDO or TDI is selected via JTAG instruction.

NOTE: If XOUT/P2.7/CA7 is used as an input, excess current will flow until P2SEL.7 is cleared. This is due to the oscillator output driver connection
           to this pad after reset.

10                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                           MSP430x22x2, MSP430x22x4
                                                                 MIXED SIGNAL MICROCONTROLLER

                                                                                   SLAS504D -- JULY 2006 -- REVISED MARCH 2010

short-form description                                                           Program Counter             PC/R0

CPU                                                                              Stack Pointer               SP/R1

       The MSP430 CPU has a 16-bit RISC architecture                             Status Register             SR/CG1/R2
       that is highly transparent to the application. All
       operations, other than program-flow instructions,                         Constant Generator          CG2/R3
       are performed as register operations in
       conjunction with seven addressing modes for                               General-Purpose Register R4
       source operand and four addressing modes for
       destination operand.                                                      General-Purpose Register R5

       The CPU is integrated with 16 registers that                              General-Purpose Register R6
       provide reduced instruction execution time. The                           General-Purpose Register R7
       register-to-register operation execution time is
       one cycle of the CPU clock.                                               General-Purpose Register R8
                                                                                 General-Purpose Register R9
       Four of the registers, R0 to R3, are dedicated as
       program counter, stack pointer, status register,                          General-Purpose Register R10
       and constant generator respectively. The                                  General-Purpose Register R11
       remaining registers are general-purpose
       registers.                                                                General-Purpose Register R12
                                                                                 General-Purpose Register R13
       Peripherals are connected to the CPU using data,
       address, and control buses, and can be handled                            General-Purpose Register R14
       with all instructions.                                                    General-Purpose Register R15

instruction set

       The instruction set consists of 51 instructions with
       three formats and seven address modes. Each
       instruction can operate on word and byte data.
       Table 1 shows examples of the three types of
       instruction formats; the address modes are listed
       in Table 2.

                                   Table 1. Instruction Word Formats

Dual operands, source-destination               e.g., ADD R4,R5                  R4 + R5 ------> R5
Single operands, destination only               e.g., CALL R8                    PC ----> (TOS), R8----> PC
Relative jump, un/conditional                   e.g., JNE                        Jump-on-equal bit = 0

                                   Table 2. Address Mode Descriptions

ADDRESS MODE S D                   SYNTAX                          EXAMPLE              OPERATION
                                                                 MOV R10,R11           R10 ----> R11
Register       FF                  MOV Rs,Rd                   MOV 2(R5),6(R6)    M(2+R5)----> M(6+R6)
                                                                                  M(EDE) ----> M(TONI)
Indexed        F F MOV X(Rn),Y(Rm)                           MOV @R10,Tab(R6)    M(MEM) ----> M(TCDAT)
                                                              MOV @R10+,R11      M(R10) ----> M(Tab+R6)
Symbolic (PC relative) F F         MOV EDE,TONI                 MOV #45,TONI          M(R10) ----> R11
                                                                                      R10 + 2----> R10
Absolute       F F MOV &MEM,&TCDAT                                                  #45 ----> M(TONI)

Indirect       F                   MOV @Rn,Y(Rm)

    Indirect   F                   MOV @Rn+,Rm
autoincrement

Immediate      F                   MOV #X,TONI

NOTE: S = source D = destination

                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                         11
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

operating modes
       The MSP430 has one active mode and five software selectable low-power modes of operation. An interrupt
       event can wake up the device from any of the five low-power modes, service the request, and restore back to
       the low-power mode on return from the interrupt program.
       The following six operating modes can be configured by software:

      D Active mode (AM)

            -- All clocks are active

      D Low-power mode 0 (LPM0)

            -- CPU is disabled
            -- ACLK and SMCLK remain active
            -- MCLK is disabled

      D Low-power mode 1 (LPM1)

            -- CPU is disabled
            -- ACLK and SMCLK remain active
            -- MCLK is disabled
            -- DCO's dc-generator is disabled if DCO not used in active mode

      D Low-power mode 2 (LPM2)

            -- CPU is disabled
            -- MCLK and SMCLK are disabled
            -- DCO's dc generator remains enabled
            -- ACLK remains active

      D Low-power mode 3 (LPM3)

            -- CPU is disabled
            -- MCLK and SMCLK are disabled
            -- DCO's dc generator is disabled
            -- ACLK remains active

      D Low-power mode 4 (LPM4)

            -- CPU is disabled
            -- ACLK is disabled
            -- MCLK and SMCLK are disabled
            -- DCO's dc generator is disabled
            -- Crystal oscillator is stopped

12   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                    MSP430x22x2, MSP430x22x4
                                                          MIXED SIGNAL MICROCONTROLLER

                                                                             SLAS504D -- JULY 2006 -- REVISED MARCH 2010

interrupt vector addresses

The interrupt vectors and the power-up starting address are located in the address range of 0FFFFh to 0FFC0h.
The vector contains the 16-bit address of the appropriate interrupt handler instruction sequence.

If the reset vector (located at address 0FFFEh) contains 0FFFFh (e.g., flash is not programmed) the CPU goes
into LPM4 immediately after power up.

        INTERRUPT SOURCE       INTERRUPT FLAG             SYSTEM INTERRUPT WORD ADDRESS  PRIORITY

             Power-up            PORIFG                   Reset              0FFFEh      31, highest
          External reset         RSTIFG
                                 WDTIFG
            Watchdog               KEYV
       Flash key violation     (see Note 2)
PC out-of-range (see Note 1)

        NMI                    NMIIFG                     (non)-maskable,

           Oscillator fault      OFIFG                    (non)-maskable,    0FFFCh      30
Flash memory access violation  ACCVIFG                    (non)-maskable

                               (see Notes 2 & 4)

        Timer_B3               TBCCR0 CCIFG (see Note 3)  maskable           0FFFAh      29

                               TBCCR1 and TBCCR2

        Timer_B3               CCIFGs, TBIFG              maskable           0FFF8h      28

                               (see Notes 2 and 3)

                                                                             0FFF6h      27

        Watchdog Timer         WDTIFG                     maskable           0FFF4h      26

        Timer_A3               TACCR0 CCIFG (see Note 3)  maskable           0FFF2h      25

                               TACCR1 CCIFG.

        Timer_A3               TACCR2 CCIFG               maskable           0FFF0h      24

                               TAIFG (see Notes 2 and 3)

USCI_A0/USCI_B0 Receive        UCA0RXIFG, UCB0RXIFG       maskable           0FFEEh      23
                                        (see Notes 2)

USCI_A0/USCI_B0 Transmit       UCA0TXIFG, UCB0TXIFG       maskable           0FFECh      22
                                       (see Notes 2)

        ADC10                  ADC10IFG (see Note 3)      maskable           0FFEAh      21

                                                                             0FFE8h      20

        I/O Port P2            P2IFG.0 to P2IFG.7         maskable           0FFE6h      19
        (eight flags)          (see Notes 2 and 3)

        I/O Port P1            P1IFG.0 to P1IFG.7         maskable           0FFE4h      18
        (eight flags)          (see Notes 2 and 3)

                                                                             0FFE2h      17

                                                                             0FFE0h      16

        (see Note 5)                                                         0FFDEh      15

        (see Note 6)                                                         0FFDCh ... 0FFC0h 14 ... 0, lowest

NOTES:  1. A reset is generated if the CPU tries to fetch instructions from within the module register memory address range (0h to 01FFh) or
            from within unused address ranges.

        2. Multiple source flags
        3. Interrupt flags are located in the module.
        4. (non)-maskable: the individual interrupt-enable bit can disable an interrupt event, but the general interrupt enable cannot.

            Nonmaskable: neither the individual nor the general interrupt-enable bit will disable an interrupt event.
        5. This location is used as bootstrap loader security key (BSLSKEY).

            A 0AA55h at this location disables the BSL completely.
            A zero (0h) disables the erasure of the flash if an invalid password is supplied.
        6. The interrupt vectors at addresses 0FFDCh to 0FFC0h are not used in this device and can be used for regular program code if
            necessary.

                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                      13
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

special function registers

       Most interrupt and module enable bits are collected into the lowest address space. Special function register bits
       not allocated to a functional purpose are not physically present in the device. Simple software access is provided
       with this arrangement.

interrupt enable 1 and 2

    Address   7             6                5       4      3                              2      1      0

    00h                                      ACCVIE  NMIIE                                        OFIE   WDTIE

                                             rw--0   rw--0                                        rw--0  rw--0

    WDTIE        Watchdog Timer interrupt enable. Inactive if watchdog mode is selected. Active if Watchdog Timer is configured
                 in interval timer mode.
    OFIE
    NMIIE        Oscillator fault enable
    ACCVIE       (Non)-maskable interrupt enable
                 Flash access violation interrupt enable
    Address
    01h       7             6                5       4      3                              2      1      0

                                                            UCB0TXIE UCB0RXIE UCA0TXIE UCA0RXIE

                                                            rw--0                          rw--0  rw--0  rw--0

    UCA0RXIE     USCI_A0 receive-interrupt enable
    UCA0TXIE     USCI_A0 transmit-interrupt enable
    UCB0RXIE     USCI_B0 receive-interrupt enable
    UCB0TXIE     USCI_B0 transmit-interrupt enable

14                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       MSP430x22x2, MSP430x22x4
                                                             MIXED SIGNAL MICROCONTROLLER

                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

interrupt flag register 1 and 2

Address    7                     6  5                4       3                    2        1      0

02h                                                  NMIIFG  RSTIFG PORIFG                 OFIFG  WDTIFG

                                                     rw--0   rw--(0)              rw--(1)  rw--1  rw--(0)

WDTIFG              Set on Watchdog Timer overflow (in watchdog mode) or security key violation.
                    Reset on VCC power up or a reset condition at RST/NMI pin in reset mode.
OFIFG               Flag set on oscillator fault
RSTIFG
PORIFG              External reset interrupt flag. Set on a reset condition at RST/NMI pin in reset mode. Reset on VCC power up.
NMIIFG              Power-On interrupt flag. Set on VCC power up.
                    Set via RST/NMI-pin
Address
03h        7                     6  5                4       3                    2        1      0

                                                             UCB0                 UCB0     UCA0   UCA0
                                                             TXIFG                RXIFG    TXIFG  RXIFG

                                                             rw--1                rw--0    rw--1  rw--0

UCA0RXIFG           USCI_A0 receive-interrupt flag
UCA0TXIFG           USCI_A0 transmit-interrupt flag
UCB0RXIFG           USCI_B0 receive-interrupt flag
UCB0TXIFG           USCI_B0 transmit-interrupt flag

Legend   rw:        Bit can be read and written.
         rw-0,1:    Bit can be read and written. It is reset or set by PUC.
         rw-(0,1):  Bit can be read and written. It is reset or set by POR.

                    SFR bit is not present in device.

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                  15
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

memory organization

Memory                   Size             MSP430F223x       MSP430F225x                 MSP430F227x
Main: interrupt vector  Flash
Main: code memory       Flash                8KB Flash        16KB Flash                  32KB Flash
Information memory                       0FFFFh--0FFC0h    0FFFFh--0FFC0h              0FFFFh--0FFC0h
                         Size            0FFFFh--0E000h    0FFFFh--0C000h              0FFFFh--08000h
Boot memory             Flash
                                              256 Byte          256 Byte                    256 Byte
RAM                      Size            010FFh--01000h    010FFh--01000h              010FFh--01000h
                        ROM
                                                 1KB               1KB                         1KB
                         Size             0FFFh--0C00h      0FFFh--0C00h                0FFFh--0C00h

Peripherals                  16-bit           512 Byte          512 Byte                       1KB
                              8-bit        03FFh--0200h      03FFh--0200h                05FFh--0200h

                        8-bit SFR          01FFh--0100h      01FFh--0100h                01FFh--0100h
                                            0FFh--010h        0FFh--010h                  0FFh--010h
                                              0Fh--00h          0Fh--00h                    0Fh--00h

bootstrap loader (BSL)

       The MSP430 bootstrap loader (BSL) enables users to program the flash memory or RAM using a UART serial
       interface. Access to the MSP430 memory via the BSL is protected by user-defined password. For complete
       description of the features of the BSL and its implementation, see the MSP430 Memory Programming User's
       Guide, literature number SLAU265.

                        BSL FUNCTION     DA PACKAGE PINS   RHA PACKAGE PINS
                          Data transmit         32 - P1.1          30 - P1.1
                          Data receive          10 - P2.2           8 - P2.2

flash memory

       The flash memory can be programmed via the JTAG port, the bootstrap loader, or in-system by the CPU. The
       CPU can perform single-byte and single-word writes to the flash memory. Features of the flash memory include:

      D Flash memory has n segments of main memory and four segments of information memory (A to D) of

            64 bytes each. Each segment in main memory is 512 bytes in size.

      D Segments 0 to n may be erased in one step, or each segment may be individually erased.
      D Segments A to D can be erased individually, or as a group with segments 0 to n.

            Segments A to D are also called information memory.

      D Segment A contains calibration data. After reset, segment A is protected against programming or erasing.

            It can be unlocked, but care should be taken not to erase this segment if the calibration data is required.

16                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                          MSP430x22x2, MSP430x22x4
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

peripherals

       Peripherals are connected to the CPU through data, address, and control busses and can be handled using
       all instructions. For complete module descriptions, refer to the MSP430x2xx Family User's Guide.

oscillator and system clock

       The clock system is supported by the basic clock module that includes support for a 32768-Hz watch crystal
       oscillator, an internal very low power, low frequency oscillator, an internal digitally-controlled oscillator (DCO),
       and a high frequency crystal oscillator. The basic clock module is designed to meet the requirements of both
       low system cost and low power consumption. The internal DCO provides a fast turn-on clock source and
       stabilizes in less than 1 s. The basic clock module provides the following clock signals:

      D Auxiliary clock (ACLK), sourced from a 32768-Hz watch crystal, a high frequency crystal, or the internal very

            low power LF oscillator.

      D Main clock (MCLK), the system clock used by the CPU.
      D Sub-Main clock (SMCLK), the sub-system clock used by the peripheral modules.

          DCO Calibration Data (provided from factory in flash info memory segment A)

          DCO Frequency Calibration Register  Size              Address

          1 MHz   CALBC1_1MHZ                 byte              010FFh

                  CALDCO_1MHZ                 byte              010FEh

          8 MHz   CALBC1_8MHZ                 byte              010FDh

                  CALDCO_8MHZ                 byte              010FCh

          12 MHz  CALBC1_12MHZ                byte              010FBh

                  CALDCO_12MHZ                byte              010FAh

          16 MHz  CALBC1_16MHZ                byte              010F9h

                  CALDCO_16MHZ                byte              010F8h

brownout

The brownout circuit is implemented to provide the proper internal reset signal to the device during power on
and power off.

digital I/O

       There are four 8-bit I/O ports implemented--ports P1, P2, P3, and P4:

      D All individual I/O bits are independently programmable.
      D Any combination of input, output, and interrupt conditions is possible.
      D Edge-selectable interrupt input capability for all the eight bits of port P1 and P2.
      D Read/write access to port-control registers is supported by all instructions.
      D Each I/O has an individually programmable pullup/pulldown resistor.

watchdog timer (WDT+)

       The primary function of the WDT+ module is to perform a controlled system restart after a software problem
       occurs. If the selected time interval expires, a system reset is generated. If the watchdog function is not needed
       in an application, the module can be configured as an interval timer and can generate interrupts at selected time
       intervals.

                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                17
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

timer_A3

       Timer_A3 is a 16-bit timer/counter with three capture/compare registers. Timer_A3 can support multiple
       capture/compares, PWM outputs, and interval timing. Timer_A3 also has extensive interrupt capabilities.
       Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
       registers.

                                           Timer_A3 Signal Connections

            Input              Device        Module    Module               Module            Output
        Pin Number         Input Signal    Input Name   Block           Output Signal      Pin Number

    DA         RHA             TACLK                                           NA      DA         RHA
                                ACLK
    31 - P1.0  29 - P1.0       SMCLK       TACLK                               TA0
                              TAINCLK       ACLK
    9 - P2.1   7 - P2.1          TA0       SMCLK       Timer                   TA1     32 - P1.1  30 - P1.1
    32 - P1.1  30 - P1.1         TA0       INCLK       CCR0                            10 - P2.2  8 - P2.2
    10 - P2.2  8 - P2.2          VSS       CCI0A       CCR1                    TA2     36 - P1.5  34 - P1.5
                                 VCC       CCI0B       CCR2
    33 - P1.2  31 - P1.2         TA1        GND                                        33 - P1.2  31 - P1.2
    29 - P2.3  27 - P2.3         TA1         VCC                                       29 - P2.3  27 - P2.3
                                 VSS       CCI1A                                       37 - P1.6  35 - P1.6
    34 - P1.3  32 - P1.3         VCC       CCI1B
                                 TA2        GND                                        34 - P1.3  32 - P1.3
                          ACLK (internal)    VCC                                       30 - P2.4  28 - P2.4
                                 VSS       CCI2A                                       38 - P1.7  36 - P1.7
                                 VCC       CCI2B
                                            GND
                                             VCC

18                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                          MSP430x22x2, MSP430x22x4
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

timer_B3

       Timer_B3 is a 16-bit timer/counter with three capture/compare registers. Timer_B3 can support multiple
       capture/compares, PWM outputs, and interval timing. Timer_B3 also has extensive interrupt capabilities.
       Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
       registers.

                                       Timer_B3 Signal Connections

        Input              Device        Module    Module                                Module            Output
    Pin Number         Input Signal    Input Name   Block                            Output Signal      Pin Number

DA         RHA             TBCLK                                                            NA      DA         RHA
                            ACLK
24 - P4.7  22 - P4.7       SMCLK       TBCLK                                                TB0
                           TBCLK        ACLK
24 - P4.7  22 - P4.7         TB0       SMCLK       Timer                                    TB1     17 - P4.0  15 - P4.0
17 - P4.0  15 - P4.0         TB0       INCLK       CCR0                                             20 - P4.3  18 - P4.3
20 - P4.3  18 - P4.3         VSS       CCI0A       CCR1                                     TB2
                             VCC       CCI0B       CCR2
18 - P4.1  16 - P4.1         TB1        GND                                                         18 - P4.1  16 - P4.1
21 - P4.4  19 - P4.4         TB1         VCC                                                        21 - P4.4  19 - P4.4
                             VSS       CCI1A
19 - P4.2  17 - P4.2         VCC       CCI1B                                                        19 - P4.2  17 - P4.2
                             TB2        GND                                                         22 - P4.5  20 - P4.5
                      ACLK (internal)    VCC
                             VSS       CCI2A
                             VCC       CCI2B
                                        GND
                                         VCC

universal serial communications interface (USCI)

       The USCI module is used for serial data communication. The USCI module supports synchronous
       communication protocols like SPI (3 or 4 pin), I2C and asynchronous communication protocols such as UART,
       enhanced UART with automatic baudrate detection (LIN), and IrDA.

       USCI_A0 provides support for SPI (3 or 4 pin), UART, enhanced UART, and IrDA.
       USCI_B0 provides support for SPI (3 or 4 pin) and I2C.

                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                       19
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

ADC10
       The ADC10 module supports fast, 10-bit analog-to-digital conversions. The module implements a 10-bit SAR
       core, sample select control, reference generator and data transfer controller, or DTC, for automatic conversion
       result handling allowing ADC samples to be converted and stored without any CPU intervention.

operational amplifier OA (MSP430x22x4 only)

       The MSP430x22x4 has two configurable low-current general-purpose operational amplifiers. Each OA input
       and output terminal is software-selectable and offer a flexible choice of connections for various applications.
       The OA op amps primarily support front-end analog signal conditioning prior to analog-to-digital conversion.

    Analog Input                   OA0 Signal Connections             Module Input Name
    Pin Number
                        Device Input Signal                                    OAxI0
    DA        RHA                                                              OA0I1
                                 OA0I0                                         OAxI1
    8 - A0    6 - A0             OA0I1                                         OAxIA
                                 OA0I1                                         OAxIB
    10 - A2   8 - A2             OA0I2
                                 OA0I3
    10 - A2   8 - A2

    27 - A6   25 - A6

    22 - A14  20 - A14

    Analog Input                   OA1 Signal Connections             Module Input Name
    Pin Number
                        Device Input Signal                                    OAxI0
    DA        RHA                                                              OA0I1
                                 OA1I0                                         OAxI1
    30 - A4   28 - A4            OA0I1                                         OAxIA
                                 OA1I1                                         OAxIB
    10 - A2   8 - A2             OA1I2
                                 OA1I3
    29 - A3   27 - A3

    28 - A7   26 - A7

    23 - A15  21 - A15

20                      POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                 MSP430x22x2, MSP430x22x4
                                       MIXED SIGNAL MICROCONTROLLER

                                                         SLAS504D -- JULY 2006 -- REVISED MARCH 2010

peripheral file map                    PERIPHERALS WITH WORD ACCESS                  ADC10SA     1BCh
                                                                                     ADC10MEM    1B4h
               ADC10                   ADC data transfer start address               ADC10CTL1   1B2h
                                       ADC memory                                    ADC10CTL0   1B0h
               Timer_B                 ADC control register 1                        ADC10AE0    04Ah
                                       ADC control register 0                        ADC10AE1    04Bh
               Timer_A                 ADC analog enable 0                           ADC10DTC1   049h
                                       ADC analog enable 1                           ADC10DTC0   048h
               Flash Memory            ADC data transfer control register 1
               Watchdog Timer+         ADC data transfer control register 0          TBCCR2      0196h
               OA1 (MSP430x22x4 only)                                                TBCCR1      0194h
               OA0 (MSP430x22x4 only)  Capture/compare register                      TBCCR0      0192h
               USCI_B0                 Capture/compare register                      TBR         0190h
                                       Capture/compare register                      TBCCTL2     0186h
               USCI_A0                 Timer_B register                              TBCCTL1     0184h
                                       Capture/compare control                       TBCCTL0     0182h
                                       Capture/compare control                       TBCTL       0180h
                                       Capture/compare control                       TBIV        011Eh
                                       Timer_B control
                                       Timer_B interrupt vector                      TACCR2      0176h
                                                                                     TACCR1      0174h
                                       Capture/compare register                      TACCR0      0172h
                                       Capture/compare register                      TAR         0170h
                                       Capture/compare register                      TACCTL2     0166h
                                       Timer_A register                              TACCTL1     0164h
                                       Capture/compare control                       TACCTL0     0162h
                                       Capture/compare control                       TACTL       0160h
                                       Capture/compare control                       TAIV        012Eh
                                       Timer_A control
                                       Timer_A interrupt vector                      FCTL3       012Ch
                                                                                     FCTL2       012Ah
                                       Flash control 3                               FCTL1       0128h
                                       Flash control 2
                                       Flash control 1                               WDTCTL      0120h

                                       Watchdog/timer control                        OA1CTL1     0C3h
                                                                                     OA1CTL0     0C2h
                                        PERIPHERALS WITH BYTE ACCESS
                                                                                     OA0CTL1     0C1h
                                       Operational Amplifier 1 control register 1    OA0CTL0     0C0h
                                       Operational Amplifier 1 control register 1
                                                                                     UCB0TXBUF   06Fh
                                       Operational Amplifier 0 control register 1    UCB0RXBUF   06Eh
                                       Operational Amplifier 0 control register 1    UCB0STAT    06Dh
                                                                                     UCB0BR1     06Bh
                                       USCI_B0 transmit buffer                       UCB0BR0     06Ah
                                       USCI_B0 receive buffer                        UCB0CTL1    069h
                                       USCI_B0 status                                UCB0CTL0    068h
                                       USCI_B0 bit rate control 1                    UCB0SA      011Ah
                                       USCI_B0 bit rate control 0                    UCB0OA      0118h
                                       USCI_B0 control 1
                                       USCI_B0 control 0                             UCA0TXBUF   067h
                                       USCI_B0 I2C slave address                     UCA0RXBUF   066h
                                       USCI_B0 I2C own address                       UCA0STAT    065h
                                                                                     UCA0MCTL    064h
                                       USCI_A0 transmit buffer                       UCA0BR1     063h
                                       USCI_A0 receive buffer                        UCA0BR0     062h
                                       USCI_A0 status                                UCA0CTL1    061h
                                       USCI_A0 modulation control                    UCA0CTL0    060h
                                       USCI_A0 baud rate control 1                   UCA0IRRCTL  05Fh
                                       USCI_A0 baud rate control 0                   UCA0IRTCTL  05Eh
                                       USCI_A0 control 1                             UCA0ABCTL   05Dh
                                       USCI_A0 control 0
                                       USCI_A0 IrDA receive control
                                       USCI_A0 IrDA transmit control
                                       USCI_A0 auto baud rate control

                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265                     21
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

    Basic Clock System+  PERIPHERALS WITH BYTE ACCESS (continued)                          BCSCTL3  053h
    Port P4                                                                                BCSCTL2  058h
    Port P3                     Basic clock system control 3                               BCSCTL1  057h
    Port P2                     Basic clock system control 2                               DCOCTL   056h
                                Basic clock system control 1
    Port P1                     DCO clock frequency control                                P4REN    011h
                                                                                           P4SEL    01Fh
    Special Function            Port P4 resistor enable                                    P4DIR    01Eh
                                Port P4 selection                                          P4OUT    01Dh
                                Port P4 direction                                          P4IN     01Ch
                                Port P4 output
                                Port P4 input                                              P3REN    010h
                                                                                           P3SEL    01Bh
                                Port P3 resistor enable                                    P3DIR    01Ah
                                Port P3 selection                                          P3OUT    019h
                                Port P3 direction                                          P3IN     018h
                                Port P3 output
                                Port P3 input                                              P2REN    02Fh
                                                                                           P2SEL    02Eh
                                Port P2 resistor enable                                    P2IE     02Dh
                                Port P2 selection                                          P2IES    02Ch
                                Port P2 interrupt enable                                   P2IFG    02Bh
                                Port P2 interrupt edge select                              P2DIR    02Ah
                                Port P2 interrupt flag                                     P2OUT    029h
                                Port P2 direction                                          P2IN     028h
                                Port P2 output
                                Port P2 input                                              P1REN    027h
                                                                                           P1SEL    026h
                                Port P1 resistor enable                                    P1IE     025h
                                Port P1 selection                                          P1IES    024h
                                Port P1 interrupt enable                                   P1IFG    023h
                                Port P1 interrupt edge select                              P1DIR    022h
                                Port P1 interrupt flag                                     P1OUT    021h
                                Port P1 direction                                          P1IN     020h
                                Port P1 output
                                Port P1 input                                              IFG2     003h
                                                                                           IFG1     002h
                                SFR interrupt flag 2                                       IE2      001h
                                SFR interrupt flag 1                                       IE1      000h
                                SFR interrupt enable 2
                                SFR interrupt enable 1

22                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                     MSP430x22x2, MSP430x22x4
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                                     SLAS504D -- JULY 2006 -- REVISED MARCH 2010

absolute maximum ratings (see Note 1)

       Voltage applied at VCC to VSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . --0.3 V to 4.1 V
       Voltage applied to any pin (see Note 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . --0.3 V to VCC+0.3 V
       Diode current at any device terminal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 mA
       Storage temperature range, Tstg: Unprogrammed device (see Note 3) . . . . . . . . . . . . . . . . --55C to 150C

                                                      Programmed device (see Note 3) . . . . . . . . . . . . . . . . . . . --55C to 105C

NOTES:  1. Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress
            ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended
            operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device
            reliability.

        2. All voltages referenced to VSS. The JTAG fuse-blow voltage, VFB, is allowed to exceed the absolute maximum rating. The voltage
            is applied to the TEST pin when blowing the JTAG fuse.

        3. Higher temperature may be applied during board soldering process according to the current JEDEC J-STD-020 specification with
            peak reflow temperatures not higher than classified on the device label on the shipping boxes or reels.

recommended operating conditions

                                                                                                     MIN NOM MAX UNIT

Supply voltage during program execution, VCC                                                         1.8      3.6 V
Supply voltage during program/erase flash memory, VCC
Supply voltage, VSS                                                                                  2.2      3.6 V

Operating free-air temperature, TA                                                                         0                     V

                                                              I version                              --40     85                 C
                                                              T version
                                                                                                     --40     105

                                                              VCC = 1.8 V,                           dc       4.15
                                                              Duty cycle = 50% 10%

Processor frequency, fSYSTEM (maximum MCLK frequency)         VCC = 2.7 V,                           dc       12 MHz
(see Notes 1 and 2 and Figure 1)                              Duty cycle = 50% 10%

                                                              VCC  3.3 V,                            dc       16
                                                              Duty cycle = 50% 10%

NOTES: 1. The MSP430 CPU is clocked directly with MCLK.
                  Both the high and low phase of MCLK must not exceed the pulse width of the specified maximum frequency.

              2. Modules might have a different maximum input clock specification. Refer to the specification of the respective module in this data
                  sheet.

                                                                           Legend:

        System Frequency --MHz  16 MHz                                                               Supply voltage range,
                                12 MHz                                                               during flash memory
                                7.5 MHz                                                              programming

                                                                                                     Supply voltage range,
                                                                                                     during program execution

                                4.15 MHz

                                          1.8 V 2.2 V  2.7 V  3.3 V 3.6 V

                                                                Supply Voltage --V
NOTE: Minimum processor frequency is defined by system clock. Flash program or erase operations require a minimum VCC of 2.2 V.

                                                          Figure 1. Operating Area

                                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                  23
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted)

active mode supply current (into DVCC + AVCC) excluding external current (see Notes 1 and 2)

            PARAMETER                        TEST CONDITIONS          TA                   VCC    MIN TYP MAX                       UNIT
                                                                                                                                     A
IAM, 1MHz   Active mode (AM)   fDCO = fMCLK = fSMCLK = 1 MHz,                              2.2 V  270 390                            A
            current (1 MHz)    fACLK = 32,768 Hz,                                           3V    390 550                            A
                               Program executes in flash,                                                                            A
                               BCSCTL1 = CALBC1_1MHZ,
                               DCOCTL = CALDCO_1MHZ,
                               CPUOFF = 0, SCG0 = 0, SCG1 = 0,
                               OSCOFF = 0

                               fDCO = fMCLK = fSMCLK = 1 MHz,                              2.2 V  240
                               fACLK = 32,768 Hz,
IAM, 1MHz   Active mode (AM)   Program executes in RAM,
            current (1 MHz)    BCSCTL1 = CALBC1_1MHZ,
                               DCOCTL = CALDCO_1MHZ,
                               CPUOFF = 0, SCG0 = 0, SCG1 = 0,                             3V     340
                               OSCOFF = 0

                               fMCLK = fSMCLK =                       -40--85C            2.2 V                            5  9
                               fACLK = 32,768 Hz/8 = 4,096 Hz,
            Active mode (AM)   fDCO = 0 Hz,                             105C              2.2 V                               18
            current (4 kHz)    Program executes in flash,
IAM, 4kHz                      SELMx = 11, SELS = 1,                  -40--85C             3V                              6  10
IAM,100kHz  Active mode (AM)   DIVMx = DIVSx = DIVAx = 11,
            current (100 kHz)  CPUOFF = 0, SCG0 = 1, SCG1 = 0,          105C               3V                                 20
                               OSCOFF = 0                             -40--85C            2.2 V
                                                                                           2.2 V  60                           85
                               fMCLK = fSMCLK = fDCO(0, 0)  100 kHz,    105C               3V
                               fACLK = 0 Hz,                          -40--85C             3V                                 95
                               Program executes in flash,
                               RSELx = 0, DCOx = 0,                     105C                     72                           95
                               CPUOFF = 0, SCG0 = 0, SCG1 = 0,
                               OSCOFF = 1                                                                                      105

NOTES: 1. All inputs are tied to 0 V or VCC. Outputs do not source or sink any current.
              2. The currents are characterized with a Micro Crystal CC4V-T1A SMD crystal with a load capacitance of 9 pF.

                  The internal and external load capacitance is chosen to closely match the required 9 pF.

24                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                          MSP430x22x2, MSP430x22x4
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

typical characteristics -- active mode supply current (into DVCC + AVCC)

8.0                                                                                                                       5.0

7.0                 fDCO = 16 MHz                                                                                                                                                      TA = 85 C
                                                                                                                          4.0
Active Mode Current -- mA
                                                                                               Active Mode Current -- mA                                                               TA = 25 C
6.0
                                                                                                                          3.0
                                                       fDCO = 12 MHz
5.0                                                                                                                                         VCC = 3 V
                                                                                                                                                                     TA = 85 C
4.0                 fDCO = 8 MHz
                                                                                                                          2.0
3.0                                                                                                                                                                  TA = 25 C

2.0

1.0                 fDCO = 1 MHz                                                                                          1.0
                                                                                                                                                 VCC = 2.2 V

0.0                                                                                                                       0.0

1.5  2.0  2.5  3.0  3.5               4.0                                                                                 0.0  4.0                            8.0  12.0          16.0

          VCC -- Supply Voltage -- V                                                                                           fDCO -- DCO Frequency -- MHz

Figure 2. Active Mode Current vs VCC, TA = 25C                       Figure 3. Active Mode Current vs DCO Frequency

                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                                                                                   25
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

low power mode supply currents (into DVCC + AVCC) excluding external current (see Notes 1 and 2)

           PARAMETER                         TEST CONDITIONS                TA             VCC        MIN TYP MAX UNIT

                                  fMCLK = 0 MHz,                                           2.2 V      75                 90
                                  fSMCLK = fDCO = 1 MHz,                                    3V
ILPM0, 1MHz    Low-power mode     fACLK = 32,768 Hz,                                                                         A
               0 (LPM0) current,  BCSCTL1 = CALBC1_1MHZ,
               see Note 3
                                  DCOCTL = CALDCO_1MHZ,
                                                                                                      90 120
                                  CPUOFF = 1, SCG0 = 0, SCG1 = 0,

                                  OSCOFF = 0

               Low-power mode     fMCLK = 0 MHz,                                           2.2 V      37                 48
               0 (LPM0) current,  fSMCLK = fDCO(0, 0)  100 kHz,                             3V
ILPM0, 100kHz  see Note 3         fACLK = 0 Hz,                                                                              A
                                  RSELx = 0, DCOx = 0,
                                                                                                      41                 65
                                  CPUOFF = 1, SCG0 = 0, SCG1 = 0,

                                  OSCOFF = 1

                                  fMCLK = fSMCLK = 0 MHz,                   -40--85C                 22                 29
                                  fDCO = 1 MHz,                               105C
               Low-power mode     fACLK = 32,768 Hz,                                       2.2 V                         31
               2 (LPM2) current,  BCSCTL1 = CALBC1_1MHZ,                    -40--85C       3V
ILPM2          see Note 4                                                     105C                                          A
                                  DCOCTL = CALDCO_1MHZ,
                                                                                                      25                 32
                                  CPUOFF = 1, SCG0 = 0, SCG1 = 1,
                                                                                                                         34
                                  OSCOFF = 0

                                                                            -40C                     0.7 1.4

                                                                            25C           2.2 V      0.7 1.4
                                                                            85C            3V
               Low-power mode     fDCO = fMCLK = fSMCLK = 0 MHz,            105C                     2.4 3.3
               3 (LPM3) current,  fACLK = 32,768 Hz,                        -40C
ILPM3,LFXT1    see Note 4         CPUOFF = 1, SCG0 = 1, SCG1 = 1,           25C                                      5  10  A
                                                                            85C
                                  OSCOFF = 0                                                          0.9 1.5

                                                                                                      0.9 1.5

                                                                                                      2.6 3.8

                                                                            105C                                     6  12

                                                                            -40C                     0.4 1.0

                                                                            25C           2.2 V      0.5 1.0
                                                                            85C            3V
               Low-power mode     fDCO = fMCLK = fSMCLK = 0 MHz,            105C                     1.8 2.9
               3 current, (LPM3)  fACLK from internal LF oscillator (VLO),  -40C
ILPM3,VLO      see Note 4         CPUOFF = 1, SCG0 = 1, SCG1 = 1,           25C                      4.5                9   A
                                                                            85C
                                  OSCOFF = 0                                                          0.5 1.2

                                                                                                      0.6 1.2

                                                                                                      2.1 3.3

                                                                            105C                     5.5                11

                                  fDCO = fMCLK = fSMCLK = 0 MHz,            -40C                     0.1 0.5
                                  fACLK = 0 Hz,                             25C
               Low-power mode     CPUOFF = 1, SCG0 = 1, SCG1 = 1,           85C                      0.1 0.5
               4 (LPM4) current,                                            105C                                        3.0 A
ILPM4          see Note 5         OSCOFF = 1                                               2.2 V/3 V  1.5

                                                                                                      4.5                9

NOTES:  1. All inputs are tied to 0 V or VCC. Outputs do not source or sink any current.
        2. The currents are characterized with a Micro Crystal CC4V-T1A SMD crystal with a load capacitance of 9 pF.

            The internal and external load capacitance is chosen to closely match the required 9 pF.
        3. Current for brownout and WDT clocked by SMCLK included.
        4. Current for brownout and WDT clocked by ACLK included.
        5. Current for brownout included.

26                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                   MSP430x22x2, MSP430x22x4
                                                                         MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

Schmitt-trigger inputs -- Ports P1, P2, P3, P4, and RST/NMI

                       PARAMETER                      TEST CONDITIONS                VCC          MIN TYP        MAX     UNIT
                                                                                                   0.45           0.75   VCC
VIT+        Positive-going input threshold voltage                                   2.2 V         1.00           1.65
                                                                                      3V           1.35           2.25     V
VIT--       Negative-going input threshold voltage                                                 0.25           0.55   VCC
                                                                                     2.2 V         0.55           1.20
Vhys        Input voltage hysteresis (VIT+ -- VIT--)                                  3V           0.75           1.65     V
RPull       Pullup/pulldown resistor                                                 2.2 V                          1.0
CI          Input capacitance                                                         3V            0.2             1.0    V
                                                                                                    0.3

                                                      For pullup: VIN = VSS;                           20    35  50 k
                                                      For pulldown: VIN = VCC
                                                                                                             5           pF
                                                      VIN = VSS or VCC

inputs -- Ports P1 and P2

            PARAMETER                                              TEST CONDITIONS                   VCC     MIN MAX UNIT
                                                                                                  2.2 V/3 V
t(int)      External interrupt timing                 Port P1, P2: P1.x to P2.x, External trig-              20          ns
                                                      ger pulse width to set interrupt flag (see
                                                      Note 1)

NOTES: 1. An external signal sets the interrupt flag every time the minimum interrupt puls width t(int) is met. It may be set even with trigger signals
                  shorter than t(int).

leakage current -- Ports P1, P2, P3 and P4

            PARAMETER                                 TEST CONDITIONS                             VCC        MIN MAX UNIT

Ilkg(Px.x)  High-impedance leakage current            See Notes 1 and 2                           2.2 V/3 V      50 nA

NOTES: 1. The leakage current is measured with VSS or VCC applied to the corresponding pin(s), unless otherwise noted.
              2. The leakage of the digital port pins is measured individually. The port pin is selected for input and the pullup/pulldown resistor is

            disabled.

                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                          27
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

outputs -- Ports P1, P2, P3 and P4

           PARAMETER                         TEST CONDITIONS                          VCC    MIN        MAX UNIT

                                        I(OHmax) = --1.5 mA (see Note 1)              2.2 V  VCC--0.25  VCC

VOH        High-level output voltage    I(OHmax) = --6 mA (see Note 2)                2.2 V   VCC--0.6  VCC
                                                                                       3V    VCC--0.25             V
                                        I(OHmax) = --1.5 mA (see Note 1)
                                                                                                        VCC

                                        I(OHmax) = --6 mA (see Note 2)                3V     VCC--0.6   VCC

                                        I(OLmax) = 1.5 mA (see Note 1)                2.2 V  VSS VSS+0.25

VOL        Low-level output voltage     I(OLmax) = 6 mA (see Note 2)                  2.2 V  VSS VSS+0.6
                                                                                       3V                                V
                                        I(OLmax) = 1.5 mA (see Note 1)
                                                                                             VSS VSS+0.25

                                        I(OLmax) = 6 mA (see Note 2)                  3V     VSS VSS+0.6

NOTES:     1. The maximum total current, IOHmax and IOLmax, for all outputs combined, should not exceed 12 mA to hold the maximum
               voltage drop specified.

           2. The maximum total current, IOHmax and IOLmax, for all outputs combined, should not exceed 48 mA to hold the maximum
               voltage drop specified.

output frequency -- Ports P1, P2, P3 and P4

           PARAMETER                         TEST CONDITIONS                          VCC    MIN        MAX UNIT

fPx.y      Port output frequency (with  P1.4/SMCLK,                                   2.2 V             10
           load)                        CL = 20 pF, RL = 1 k against VCC/2             3V
                                        (see Notes 1 and 2)                                                    MHz
                                                                                                        12

fPort_CLK  Clock output frequency       P2.0/ACLK, P1.4/SMCLK, CL = 20 pF             2.2 V             12
                                        (see Note 2)                                   3V                      MHz

                                                                                                        16

NOTES: 1. Alternatively a resistive divider with 2 times 2 k between VCC and VSS is used as load. The output is connected to the center tap
                  of the divider.

              2. The output voltage reaches at least 10% and 90% VCC at the specified toggle frequency.

28                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                                                                                           MSP430x22x2, MSP430x22x4
                                                                                                                                                                 MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)
typical characteristics -- outputs

                                                         TYPICAL LOW-LEVEL OUTPUT CURRENT                                                                        TYPICAL LOW-LEVEL OUTPUT CURRENT
                                                                                     vs                                                                                                      vs

                                                                LOW-LEVEL OUTPUT VOLTAGE                                                                                LOW-LEVEL OUTPUT VOLTAGE

                                                 25.0                                                                                                    50.0

I OL -- Typical Low-Level Output Current -- mA           VCC = 2.2 V                    TA = 25C       I OL -- Typical Low-Level Output Current -- mA           VCC = 3 V
                                                         P4.5                                                                                                    P4.5
                                                                                                                                                                            TA = 25C

                                                 20.0                                   TA = 85C                                                        40.0

                                                                                                                                                                            TA = 85C

                                                 15.0                                                                                                    30.0

                                                 10.0                                                                                                    20.0

                                                 5.0                                                                                                     10.0

                                                 0.0                                                                                                        0.0
                                                                                                                                                                0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
                                                 0.0     0.5            1.0       1.5   2.0        2.5                                                                      VOL -- Low-Level Output Voltage -- V

                                                         VOL -- Low-Level Output Voltage -- V                                                                                    Figure 5

                                                                        Figure 4                                                                                  TYPICAL HIGH-LEVEL OUTPUT CURRENT
                                                                                                                                                                                               vs
I OH -- Typical High-Level Output Current -- mA          TYPICAL HIGH-LEVEL OUTPUT CURRENT              I OH -- Typical High-Level Output Current -- mA
                                                                                      vs                                                                                 HIGH-LEVEL OUTPUT VOLTAGE

                                                                HIGH-LEVEL OUTPUT VOLTAGE                                                                   0.0
                                                                                                                                                                      VCC = 3 V
                                                  0.0                                                                                                                 P4.5
                                                            VCC = 2.2 V
                                                            P4.5                                                                                         --10.0

                                                 --5.0

                                                 --10.0                                                                                                  --20.0

                                                 --15.0                                                                                                  --30.0

                                                 --20.0                                                                                                  --40.0  TA = 85C
                                                             TA = 85C

                                                 --25.0                      TA = 25C                                                                           TA = 25C

                                                 0.0     0.5            1.0       1.5   2.0        2.5                                                   --50.0

                                                                                                                                                         0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5

                                                         VOH -- High-Level Output Voltage -- V                                                                   VOH -- High-Level Output Voltage -- V

                                                                        Figure 6                                                                                          Figure 7

NOTE: One output loaded at a time

                                                                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                    29
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

POR/brownout reset (BOR) (see Notes 1 and 2)

VCC(start)        PARAMETER                                 TEST CONDITIONS                  VCC     MIN TYP MAX                 UNIT
V(B_IT--)     See Figure 8                        dVCC/dt  3 V/s                          2.2 V/3 V       0.7 V(B_IT--)          V
Vhys(B_IT--)  See Figure 8 through Figure 10      dVCC/dt  3 V/s                                                           1.71    V
td(BOR)       See Figure 8                        dVCC/dt  3 V/s                                                                  mV
              See Figure 8                                                                            70 130 210                  s
t(reset)      Pulse length needed at RST/NMI pin                                                                           2000
              to accepted reset internally
                                                                                                     2                           s

NOTES:  1. The current consumption of the brownout module is already included in the ICC current consumption data. The voltage level
            V(B_IT--) + Vhys(B_IT--) is  1.8V.

        2. During power up, the CPU begins code execution following a period of td(BOR) after VCC = V(B_IT--) + Vhys(B_IT--). The default
            DCO settings must not be changed until VCC  VCC(min), where VCC(min) is the minimum supply voltage for the desired

            operating frequency.

              VCC

                              Vhys(B_IT--)

                   V(B_IT--)
              VCC(start)

              1

              0
                                                             t d(BOR)

                       Figure 8. POR/Brownout Reset (BOR) vs Supply Voltage

30                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                                      MSP430x22x2, MSP430x22x4
                                                                                                            MIXED SIGNAL MICROCONTROLLER

                                                                                                            SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

typical characteristics -- POR/brownout reset (BOR)

                  2                                                                                   VCC               t pw

                         VCC = 3 V                                                                    3V
                          Typical Conditions
VCC(drop) -- V  1.5

                  1
                                                                                                 VCC(drop)

                0.5

                 0                  1            1000
                0.001  tpw -- Pulse Width -- s

                                                                                                            1 ns                      1 ns
                                                                                                                  tpw -- Pulse Width -- s

                Figure 9. VCC(drop) Level With a Square Voltage Drop to Generate a POR/Brownout Signal

                                                       VCC                                                        t pw

                  2                                    3V
                        VCC = 3 V
VCC(drop) -- V
                1.5 Typical Conditions

                  1

                                                                                           VCC(drop)
                0.5

                0                                                                                                 tf = tr

                0.001                         1  1000                                                       tf                tr

                       tpw -- Pulse Width -- s                                                             tpw -- Pulse Width -- s

                Figure 10. VCC(drop) Level With a Triangle Voltage Drop to Generate a POR/Brownout Signal

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                               31
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

main DCO characteristics

      D All ranges selected by RSELx overlap with RSELx + 1: RSELx = 0 overlaps RSELx = 1, ... RSELx = 14

            overlaps RSELx = 15.

      D DCO control bits DCOx have a step size as defined by parameter SDCO.
      D Modulation control bits MODx select how often fDCO(RSEL,DCO+1) is used within the period of 32 DCOCLK

            cycles. The frequency fDCO(RSEL,DCO) is used for the remaining cycles. The frequency is an average equal
            to:

               faverage             =        MOD     32 fDCO(RSEL,DCO) fDCO(RSEL,DCO+1)
                                                   fDCO(RSEL,DCO)+(32-MOD) fDCO(RSEL,DCO+1)

DCO frequency

Vcc         PARAMETER                                       TEST CONDITIONS                   VCC     MIN TYP  MAX     UNIT
                                             RSELx < 14                                                 1.8       3.6
fDCO(0,0)      Supply voltage range          RSELx = 14                                    2.2 V/3 V    2.2       3.6    V
fDCO(0,3)                                    RSELx = 15                                    2.2 V/3 V    3.0       3.6
fDCO(1,3)      DCO frequency (0, 0)          RSELx = 0, DCOx = 0, MODx = 0                 2.2 V/3 V                   MHz
fDCO(2,3)      DCO frequency (0, 3)          RSELx = 0, DCOx = 3, MODx = 0                 2.2 V/3 V   0.06     0.14   MHz
fDCO(3,3)      DCO frequency (1, 3)          RSELx = 1, DCOx = 3, MODx = 0                 2.2 V/3 V   0.07     0.17   MHz
fDCO(4,3)      DCO frequency (2, 3)          RSELx = 2, DCOx = 3, MODx = 0                 2.2 V/3 V   0.10     0.20   MHz
fDCO(5,3)      DCO frequency (3, 3)          RSELx = 3, DCOx = 3, MODx = 0                 2.2 V/3 V   0.14     0.28   MHz
fDCO(6,3)      DCO frequency (4, 3)          RSELx = 4, DCOx = 3, MODx = 0                 2.2 V/3 V   0.20     0.40   MHz
fDCO(7,3)      DCO frequency (5, 3)          RSELx = 5, DCOx = 3, MODx = 0                 2.2 V/3 V   0.28     0.54   MHz
fDCO(8,3)      DCO frequency (6, 3)          RSELx = 6, DCOx = 3, MODx = 0                 2.2 V/3 V   0.39     0.77   MHz
fDCO(9,3)      DCO frequency (7, 3)          RSELx = 7, DCOx = 3, MODx = 0                 2.2 V/3 V   0.54     1.06   MHz
fDCO(10,3)     DCO frequency (8, 3)          RSELx = 8, DCOx = 3, MODx = 0                 2.2 V/3 V   0.80     1.50   MHz
fDCO(11,3)     DCO frequency (9, 3)          RSELx = 9, DCOx = 3, MODx = 0                 2.2 V/3 V   1.10     2.10   MHz
fDCO(12,3)     DCO frequency (10, 3)         RSELx = 10, DCOx = 3, MODx = 0                2.2 V/3 V   1.60     3.00   MHz
fDCO(13,3)     DCO frequency (11, 3)         RSELx = 11, DCOx = 3, MODx = 0                2.2 V/3 V   2.50     4.30   MHz
fDCO(14,3)     DCO frequency (12, 3)         RSELx = 12, DCOx = 3, MODx = 0                2.2 V/3 V   3.00     5.50   MHz
fDCO(15,3)     DCO frequency (13, 3)         RSELx = 13, DCOx = 3, MODx = 0                            4.30     7.30   MHz
fDCO(15,7)     DCO frequency (14, 3)         RSELx = 14, DCOx = 3, MODx = 0                   3V       6.00     9.60   MHz
               DCO frequency (15, 3)         RSELx = 15, DCOx = 3, MODx = 0                   3V       8.60     13.9   MHz
SRSEL          DCO frequency (15, 7)         RSELx = 15, DCOx = 7, MODx = 0                2.2 V/3 V   12.0     18.5   MHz
               Frequency step between                                                                  16.0     26.0
               range RSEL and RSEL+1         SRSEL = fDCO(RSEL+1,DCO)/fDCO(RSEL,DCO)
                                                                                                               1.55 ratio

SDCO        Frequency step between           SDCO = fDCO(RSEL,DCO+1)/fDCO(RSEL,DCO)        2.2 V/3 V  1.05 1.08 1.12 ratio
            tap DCO and DCO+1

Duty Cycle                                   Measured at P1.4/SMCLK                        2.2 V/3 V  40  50   60 %

32                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                   MSP430x22x2, MSP430x22x4
                                                                         MIXED SIGNAL MICROCONTROLLER

                                                                                    SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

calibrated DCO frequencies -- tolerance at calibration

             PARAMETER                TEST CONDITIONS                     TA        VCC    MIN TYP MAX UNIT
                                                                         25C
Frequency tolerance at calibration                                       25C       3V     --1 0.2  +1 %

fCAL(1MHz)   1-MHz calibration value  BCSCTL1= CALBC1_1MHZ,              25C       3V     0.990   1 1.010 MHz
                                      DCOCTL = CALDCO_1MHZ,
                                      Gating time: 5 ms                  25C

fCAL(8MHz)   8-MHz calibration value  BCSCTL1= CALBC1_8MHZ,              25C       3V     7.920   8 8.080 MHz
                                      DCOCTL = CALDCO_8MHZ,
                                      Gating time: 5 ms

fCAL(12MHz)                                      BCSCTL1= CALBC1_12MHZ,             3V     11.88   12 12.12 MHz
             12-MHz calibration value DCOCTL = CALDCO_12MHZ,

                                                 Gating time: 5 ms

fCAL(16MHz)                                      BCSCTL1= CALBC1_16MHZ,             3V     15.84   16 16.16 MHz
             16-MHz calibration value DCOCTL = CALDCO_16MHZ,

                                                 Gating time: 2 ms

calibrated DCO frequencies -- tolerance over temperature 0C to +85C

                  PARAMETER           TEST CONDITIONS                       TA      VCC    MIN     TYP MAX UNIT
1-MHz tolerance over temperature                                         0--85C    3.0 V   --2.5  0.5 +2.5 %
8-MHz tolerance over temperature                                         0--85C    3.0 V   --2.5  1.0 +2.5 %
12-MHz tolerance over temperature                                        0--85C    3.0 V   --2.5  1.0 +2.5 %
16-MHz tolerance over temperature                                        0--85C    3.0 V   --3.0  2.0 +3.0 %
                                                                                    2.2 V  0.970
fCAL(1MHz) 1-MHz calibration value    BCSCTL1= CALBC1_1MHZ,              0--85C    3.0 V  0.975       1 1.030
                                      DCOCTL = CALDCO_1MHZ,                         3.6 V  0.970       1 1.025 MHz
                                      Gating time: 5 ms                             2.2 V  7.760       1 1.030
                                                                                    3.0 V  7.800       8 8.400
fCAL(8MHz) 8-MHz calibration value    BCSCTL1= CALBC1_8MHZ,              0--85C    3.6 V  7.600       8 8.200 MHz
                                      DCOCTL = CALDCO_8MHZ,                         2.2 V  11.70       8 8.240
                                      Gating time: 5 ms                             3.0 V  11.70     12 12.30
                                                                                    3.6 V  11.70     12 12.30 MHz
fCAL(12MHz) 12-MHz calibration value  BCSCTL1= CALBC1_12MHZ,             0--85C           15.52     12 12.30
fCAL(16MHz) 16-MHz calibration value  DCOCTL = CALDCO_12MHZ,             0--85C    3.0 V
                                      Gating time: 5 ms                                    15.00     16 16.48
                                                                                    3.6 V                               MHz
                                      BCSCTL1= CALBC1_16MHZ,
                                      DCOCTL = CALDCO_16MHZ,                                         16 16.48
                                      Gating time: 2 ms

                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265                         33
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

calibrated DCO frequencies -- tolerance over supply voltage VCC

    PARAMETER                                TEST CONDITIONS  TA                                VCC        MIN      TYP MAX UNIT
                                                                                           1.8 V -- 3.6 V     --3
1-MHz tolerance over VCC                                      25C                         1.8 V -- 3.6 V     --3   2  +3 %
                                                                                           2.2 V -- 3.6 V     --3
8-MHz tolerance over VCC                                      25C                         3.0 V -- 3.6 V     --6   2  +3 %

12-MHz tolerance over VCC                                     25C                                                  2  +3 %

16 -Hz tolerance over VCC                                     25C                                                  2  +3 %

fCAL(1MHz) 1-MHz calibration value    BCSCTL1= CALBC1_1MHZ,   25C                         1.8 V -- 3.6 V 0.970     1 1.030 MHz
                                      DCOCTL = CALDCO_1MHZ,
                                      Gating time: 5 ms

fCAL(8MHz) 8-MHz calibration value    BCSCTL1= CALBC1_8MHZ,   25C                         1.8 V -- 3.6 V 7.760     8 8.240 MHz
                                      DCOCTL = CALDCO_8MHZ,
                                      Gating time: 5 ms

fCAL(12MHz) 12-MHz calibration value  BCSCTL1= CALBC1_12MHZ,  25C                         2.2 V -- 3.6 V 11.64     12 12.36 MHz
                                      DCOCTL = CALDCO_12MHZ,
                                      Gating time: 5 ms

fCAL(16MHz) 16-MHz calibration value  BCSCTL1= CALBC1_16MHZ,  25C                         3.0 V -- 3.6 V 15.00     16 16.48 MHz
                                      DCOCTL = CALDCO_16MHZ,
                                      Gating time: 2 ms

calibrated DCO frequencies -- overall tolerance

    PARAMETER                                TEST CONDITIONS         TA                          VCC       MIN      TYP MAX UNIT
                                                                                           1.8 V to 3.6 V      --5
1-MHz tolerance overall                                        I: -40--85C                1.8 V to 3.6 V      --5  2  +5 %
                                                              T: -40--105C                2.2 V to 3.6 V      --5
8-MHz tolerance overall                                                                    3.0 V to 3.6 V      --6  2  +5 %
                                                               I: -40--85C
12-MHz tolerance overall                                      T: -40--105C                                0.950    2  +5 %

16-MHz tolerance overall                                       I: -40--85C                                7.600    3  +6 %
                                                              T: -40--105C
                                                                                                           11.40
                                                               I: -40--85C
                                                              T: -40--105C                                15.00

fCAL(1MHz) 1-MHz calibration value    BCSCTL1= CALBC1_1MHZ,    I: -40--85C                1.8 V to 3.6 V           1 1.050 MHz
fCAL(8MHz) 8-MHz calibration value    DCOCTL = CALDCO_1MHZ,   T: -40--105C
fCAL(12MHz) 12-MHz calibration value  Gating time: 5 ms
fCAL(16MHz) 16-MHz calibration value                           I: -40--85C                1.8 V to 3.6 V           8 8.400 MHz
                                      BCSCTL1= CALBC1_8MHZ,   T: -40--105C
                                      DCOCTL = CALDCO_8MHZ,
                                      Gating time: 5 ms        I: -40--85C                2.2 V to 3.6 V           12 12.60 MHz
                                                              T: -40--105C
                                      BCSCTL1= CALBC1_12MHZ,
                                      DCOCTL = CALDCO_12MHZ,   I: -40--85C                3.0 V to 3.6 V           16 17.00 MHz
                                      Gating time: 5 ms       T: -40--105C

                                      BCSCTL1= CALBC1_16MHZ,
                                      DCOCTL = CALDCO_16MHZ,
                                      Gating time: 2 ms

34                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                MSP430x22x2, MSP430x22x4
                                                                      MIXED SIGNAL MICROCONTROLLER

                                                                                        SLAS504D -- JULY 2006 -- REVISED MARCH 2010

typical characteristics -- calibrated 1-MHz DCO frequency

                                                           1.03

                  1.02

                        VCC = 1.8 V

                  1.01

Frequency -- MHz  1.00 VCC = 2.2 V                                    VCC = 3.0 V

                  0.99
                            VCC = 3.6 V

                  0.98

                  0.97                   0.0 25.0 50.0 75.0 100.0
                      --50.0 --25.0      TA -- Temperature -- C

Figure 11. Calibrated 1-MHz Frequency vs Temperature

                  1.03

                  1.02

Frequency -- MHz  1.01                                                TA = 105 C

                  1.00                                                TA = 85 C

                                                                      TA = 25 C

                  0.99

                                                                              TA = --40 C
                  0.98

                  0.97

                  1.5   2.0              2.5                     3.0  3.5                   4.0

                                          VCC -- Supply Voltage -- V

                  Figure 12. Calibrated 1-MHz Frequency vs VCC

                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265                             35
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

wake-up from lower power modes (LPM3/4)

             PARAMETER                                            TEST CONDITIONS                VCC     MIN TYP MAX UNIT
                                                                                              2.2 V/3 V                            2
                                                         BCSCTL1= CALBC1_1MHZ,
                                                         DCOCTL = CALDCO_1MHZ

tDCO,LPM3/4  DCO clock wake-up time from LPM3/4          BCSCTL1= CALBC1_8MHZ,                2.2 V/3 V                 1.5
             (see Note 1)                                DCOCTL = CALDCO_8MHZ                 2.2 V/3 V                          s

                                                         BCSCTL1= CALBC1_12MHZ,                                           1
                                                         DCOCTL = CALDCO_12MHZ

                                                         BCSCTL1= CALBC1_16MHZ,               3V                        1
                                                         DCOCTL = CALDCO_16MHZ

tCPU,LPM3/4  CPU wake-up time from LPM3/4                                                                 1/fMCLK +
             (see Note 2)                                                                                tClock,LPM3/4

NOTES: 1. The DCO clock wake-up time is measured from the edge of an external wake-up signal (e.g., port interrupt) to the first clock edge

             observable externally on a clock pin (MCLK or SMCLK).

    2. Parameter applicable only if DCOCLK is used for MCLK.

typical characteristics -- DCO clock wake-up time from LPM3/4

                                                10.00

                        DCO Wake-Up Time -- s            RSELx = 0...11        RSELx = 12...15
                                                1.00

                                                0.10                      1.00     10.00
                                                   0.10

                                                         DCO Frequency -- MHz

             Figure 13. Clock Wake-Up Time From LPM3 vs DCO Frequency

36                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                                      MSP430x22x2, MSP430x22x4
                                                                                                            MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

DCO with external resistor ROSC (see Note 1)

                             PARAMETER                             TEST CONDITIONS                               VCC            MIN TYP               MAX UNIT
                                                                                                                2.2 V                       1.8                 MHz
fDCO,ROSC                      DCO output frequency  DCOR = 1,                                                   3V                                             %/C
                               with ROSC             RSELx = 4, DCOx = 3, MODx = 0,                                                        1.95                  %/V
                                                     TA = 25C                                                2.2 V/3 V
Dt                             Temperature drift     DCOR = 1,                                                                             0.1
                                                     RSELx = 4, DCOx = 3, MODx = 0

DV                             Drift with VCC        DCOR = 1,                                                2.2 V/3 V              10
                                                     RSELx = 4, DCOx = 3, MODx = 0

NOTES: 1. ROSC = 100k. Metal film resistor, type 0257. 0.6 watt with 1% tolerance and TK = 50ppm/C.

typical characteristics -- DCO with external resistor ROSC

                      10.00                                                                          10.00

DCO Frequency -- MHz  1.00                                                     DCO Frequency -- MHz  1.00

                      0.10                                                                           0.10

                                                     RSELx = 4                                                                             RSELx = 4

                      0.01           100.00          1000.00         10000.00                        0.01           100.00           1000.00                10000.00
                        10.00                                                                          10.00

                                     ROSC -- External Resistor -- k                                                 ROSC -- External Resistor -- k

                             Figure  14. DCO Frequency vs     ROSC,                                         Figure  15. DCO Frequency vs             ROSC,
                                     VCC = 2.2 V, TA = 25C                                                         VCC = 3.0 V, TA = 25C

                      2.50                                                                           2.50

                      2.25                           ROSC = 100k               DCO Frequency -- MHz  2.25                            ROSC = 100k
                      2.00                                                                           2.00

                      1.75                                                                           1.75

DCO Frequency -- MHz  1.50                                                                           1.50

                      1.25                                                                           1.25

                      1.00                           ROSC = 270k                                     1.00                            ROSC = 270k
                      0.75                                                                           0.75

                      0.50                           ROSC = 1M                                       0.50                            ROSC = 1M
                      0.25                                                                           0.25

                       0.00                                                                          0.00
                          --50.0 --25.0 0.0 25.0 50.0 75.0 100.0
                                                                                                     2.0            2.5         3.0              3.5        4.0
                                                    TA -- Temperature -- C
                                                                                                                         VCC -- Supply Voltage -- V
                      Figure 16. DCO Frequency vs Temperature,
                                             VCC = 3.0 V                                                    Figure  17.  DCO    Frequency        vs   VCC,
                                                                                                                            TA  = 25C

                                                      POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                37
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

crystal oscillator, LFXT1, low frequency modes (see Note 4)

fLFXT1,LF        PARAMETER                                TEST CONDITIONS               VCC       MIN TYP                       MAX UNIT
                                                 XTS = 0, LFXT1Sx = 0 or 1        1.8 V to 3.6 V           32,768                           Hz
                 LFXT1 oscillator crystal
                 frequency, LF mode 0, 1

fLFXT1,LF,logic  LFXT1 oscillator logic level    XTS = 0, LFXT1Sx = 3             1.8 V to 3.6 V 10,000 32,768 50,000 Hz
                 square wave input frequency,
                 LF mode

OALF             Oscillation allowance for LF    XTS = 0, LFXT1Sx = 0;                                                     500
CL,eff           crystals                        fLFXT1,LF = 32,768 kHz,                                                                          k
                                                 CL,eff = 6 pF
                 Integrated effective load                                                                                 200
                 capacitance, LF mode            XTS = 0, LFXT1Sx = 0;
                 (see Note 1)                    fLFXT1,LF = 32,768 kHz,                                                      1
                                                 CL,eff = 12 pF                                                            5.5

                                                 XTS = 0, XCAPx = 0                                                                                pF
                                                                                                                           8.5
                                                 XTS = 0, XCAPx = 1                                                         11

                                                 XTS = 0, XCAPx = 2

                                                 XTS = 0, XCAPx = 3

Duty Cycle LF mode                               XTS = 0, Measured at P1.4/ACLK,  2.2 V/3 V       30                       50   70 %
                                                 fLFXT1,LF = 32,768 Hz

fFault,LF        Oscillator fault frequency, LF  XTS = 0, LFXT1Sx = 3             2.2 V/3 V       10                            10,000 Hz
                 mode (see Note 3)               (see Note 2)

NOTES: 1. Includes parasitic bond and package capacitance (approximately 2pF per pin).
                  Since the PCB adds additional capacitance it is recommended to verify the correct load by measuring the ACLK frequency. For a
                  correct setup the effective load capacitance should always match the specification of the used crystal.

              2. Measured with logic level input frequency but also applies to operation with crystals.
              3. Frequencies below the MIN specification set the fault flag, frequencies above the MAX specification do not set the fault flag.

                  Frequencies in between might set the flag.
              4. To improve EMI on the LFXT1 oscillator the following guidelines should be observed.

               -- Keep as short a trace as possible between the device and the crystal.
               -- Design a good ground plane around the oscillator pins.
               -- Prevent crosstalk from other clock or data lines into oscillator pins XIN and XOUT.
               -- Avoid running PCB traces underneath or adjacent to the XIN and XOUT pins.
               -- Use assembly materials and praxis to avoid any parasitic load on the oscillator XIN and XOUT pins.
               -- If conformal coating is used, ensure that it does not induce capacitive/resistive leakage between the oscillator pins.
               -- Do not route the XOUT line to the JTAG header to support the serial programming adapter as shown in other

                       documentation. This signal is no longer required for the serial programming adapter.

internal very low power, low frequency oscillator (VLO)

                 PARAMETER                    TEST CONDITIONS         TA             VCC          MIN TYP                       MAX    UNIT
                                           (see Note 1)          -40--85C        2.2 V/3 V                                        20  kHz
fVLO                VLO frequency                                                 2.2 V/3 V       4                        12      22
dfVLO/dT                                                           105C
                    VLO frequency                                                 2.2 V/3 V                                0.5         %/C
                    temperature drift                           I: -40--85C
                                                               T: -40--105C

dfVLO/dVCC       VLO frequency supply      (see Note 2)                   25C    1.8V to 3.6V                             4           %/V
                 voltage drift

NOTES: 1. Calculated using the box method:
                  I version: (MAX(--40...85_C) -- MIN(--40...85_C))/MIN(--40...85_C)/(85_C -- (--40_C))
                  T version: (MAX(--40...105_C) -- MIN(--40...105_C))/MIN(--40...105_C)/(105_C -- (--40_C))

              2. Calculated using the box method: (MAX(1.8...3.6 V) -- MIN(1.8...3.6 V))/MIN(1.8...3.6V)/(3.6 V -- 1.8 V)

38                                                POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                           MSP430x22x2, MSP430x22x4
                                                                                 MIXED SIGNAL MICROCONTROLLER

                                                                                              SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

crystal oscillator, LFXT1, high frequency modes (see Note 5)

                    PARAMETER                                   TEST CONDITIONS               VCC             MIN TYP MAX UNIT
                                                      XTS = 1, LFXT1Sx = 0
fLFXT1,HF0       LFXT1 oscillator crystal frequency,                                          1.8 V to 3.6 V 0.4        1 MHz
                 HF mode 0

fLFXT1,HF1       LFXT1 oscillator crystal frequency,  XTS = 1, LFXT1Sx = 1                    1.8 V to 3.6 V  1         4 MHz
                 HF mode 1

                                                                                              1.8 V to 3.6 V  2         10
                                                                                                                        12 MHz
fLFXT1,HF2       LFXT1 oscillator crystal frequency,  XTS = 1, LFXT1Sx = 2                    2.2 V to 3.6 V  2         16

                 HF mode 2

                                                                                              3.0 V to 3.6 V  2

fLFXT1,HF,logic  LFXT1 oscillator logic level         XTS = 1, LFXT1Sx = 3                    1.8 V to 3.6 V 0.4        10
                 square-wave input frequency,                                                 2.2 V to 3.6 V 0.4        12 MHz
                 HF mode                                                                      3.0 V to 3.6 V 0.4        16

                                                      XTS = 0, LFXT1Sx = 0,                                       2700
                                                      fLFXT1,HF = 1 MHz, CL,eff = 15 pF
OAHF             Oscillation allowance for HF         XTS = 0, LFXT1Sx = 1                                        800      
CL,eff           crystals                             fLFXT1,HF = 4 MHz, CL,eff = 15 pF
                 (see Figure 18 and Figure 19)        XTS = 0, LFXT1Sx = 2                                        300
                                                      fLFXT1,HF = 16 MHz, CL,eff = 15 pF
                 Integrated effective load                                                                        1         pF
                 capacitance, HF mode                 XTS = 1 (see Note 2)
                 (see Note 1)

                                                      XTS = 1, Measured at P1.4/ACLK,         2.2 V/3 V       40  50    60
                                                      fLFXT1,HF = 10 MHz                      2.2 V/3 V
Duty Cycle HF mode                                                                                                          %
                                                      XTS = 1, Measured at P1.4/ACLK,
                                                      fLFXT1,HF = 16 MHz                                      40  50    60

fFault,HF        Oscillator fault frequency, HF mode XTS = 1, LFXT1Sx = 3                     2.2 V/3 V       30        300 kHz

                 (see Note 4)                         (see Notes 3)

NOTES: 1. Includes parasitic bond and package capacitance (approximately 2 pF per pin).
                  Since the PCB adds additional capacitance it is recommended to verify the correct load by measuring the ACLK frequency. For a
                  correct setup the effective load capacitance should always match the specification of the used crystal.

              2. Requires external capacitors at both terminals. Values are specified by crystal manufacturers.
              3. Measured with logic level input frequency but also applies to operation with crystals.
              4. Frequencies below the MIN specification set the fault flag, frequencies above the MAX specification do not set the fault flag.

                  Frequencies in between might set the flag.
              5. To improve EMI on the LFXT1 oscillator the following guidelines should be observed.

               -- Keep the trace between the device and the crystal as short as possible.
               -- Design a good ground plane around the oscillator pins.
               -- Prevent crosstalk from other clock or data lines into oscillator pins XIN and XOUT.
               -- Avoid running PCB traces underneath or adjacent to the XIN and XOUT pins.
               -- Use assembly materials and praxis to avoid any parasitic load on the oscillator XIN and XOUT pins.
               -- If conformal coating is used, ensure that it does not induce capacitive/resistive leakage between the oscillator pins.
               -- Do not route the XOUT line to the JTAG header to support the serial programming adapter as shown in other

                       documentation. This signal is no longer required for the serial programming adapter.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     39
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)
typical characteristics -- LFXT1 oscillator in HF mode (XTS = 1)

                                                           100000.00

    Oscillation Allowance -- Ohms       10000.00

                                        1000.00                                       LFXT1Sx = 3
                                         100.00          LFXT1Sx = 1 LFXT1Sx = 2

                                        10.00            1.00         10.00                 100.00
                                             0.10

                                                    Crystal Frequency -- MHz

    Figure 18. Oscillation Allowance vs Crystal Frequency, CL,eff = 15 pF, TA = 25C

                                        800.0                               LFXT1Sx = 3
                                        700.0
    XT Oscillator Supply Current -- uA  600.0            LFXT1Sx = 2
                                        500.0
                                        400.0            LFXT1Sx = 1
                                        300.0
                                        200.0       4.0  8.0          12.0            16.0         20.0
                                        100.0

                                           0.0
                                               0.0

                                                         Crystal Frequency -- MHz

    Figure 19. XT Oscillator Supply Current vs Crystal Frequency, CL,eff = 15 pF, TA = 25C

40                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                          MSP430x22x2, MSP430x22x4
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

Timer_A          PARAMETER                      TEST CONDITIONS                     VCC     MIN MAX UNIT
          Timer_A clock frequency                                                  2.2 V
fTA      Timer_A, capture timing  Internal: SMCLK, ACLK,                           3V          10
tTA,cap                           External: TACLK, INCLK,                       2.2 V/3 V             MHz
                                   Duty cycle = 50% 10%
                                                                                                16
                                   TA0, TA1, TA2
                                                                                            20  ns

Timer_B          PARAMETER                      TEST CONDITIONS                     VCC     MIN MAX UNIT
          Timer_B clock frequency                                                  2.2 V
fTB      Timer_B, capture timing  Internal: SMCLK, ACLK,                           3V          10
tTB,cap                           External: TBCLK,                              2.2 V/3 V             MHz
                                   Duty cycle = 50% 10%
                                                                                                16
                                   TB0, TB1, TB2
                                                                                            20  ns

                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                     41
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

USCI (UART mode)

                      PARAMETER                              TEST CONDITIONS                            VCC                MIN TYP MAX UNIT
                  USCI input clock frequency
fUSCI                                              Internal: SMCLK, ACLK                                                                    fSYSTEM MHz
                                                   External: UCLK
                                                   Duty cycle = 50% 10%

fBITCLK           BITCLK clock frequency                                                                2.2V /3 V                           1 MHz
                  (equals baud rate in MBaud)

t                 UART receive deglitch time                                                            2.2 V              50 150 600 ns
                                                                                                         3V                50 100 600 ns
                  (see Note 1)

NOTES: 1. Pulses on the UART receive input (UCxRX) shorter than the UART receive deglitch time are suppressed. To ensure that pulses are
                  correctly recognized, their width should exceed the maximum specification of the deglitch time.

USCI (SPI master mode) (see Figure 20 and Figure 21)

                       PARAMETER                               TEST CONDITIONS                          VCC                MIN                  MAX UNIT
                  USCI input clock frequency                                                                                                fSYSTEM MHz
fUSCI                                              SMCLK, ACLK
                                                   Duty cycle = 50% 10%                                                                                   ns

tSU,MI            SOMI input data setup time                                                            2.2 V              110                              ns
                                                                                                                                                   30
                                                                                                        3V                     75
                                                                                                                                                            ns
tHD,MI            SOMI input data hold time                                                             2.2 V                  0                   20

                                                                                                        3V                     0

tVALID,MO         SIMO output data valid time      UCLK edge to SIMO valid,                             2.2 V
                                                   CL = 20 pF                                            3V

NOTE:    fUCxCLK  =     1    with  tLOHI    max(tVALID,MO(USCI)  +  tSU,SI(Slave),  tSU,MI(USCI)  +  t VALID,SO(Slave)) .
                     2tLOHI

         For the slave's parameters tSU,SI(Slave) and tVALID,SO(Slave), see the SPI parameters of the attached slave.

USCI (SPI slave mode) (see Figure 22 and Figure 23)

                      PARAMETER                                     TEST CONDITIONS                        VCC             MIN TYP          MAX UNIT
                                                                                                        2.2 V/3 V                       50              ns
tSTE,LEAD         STE lead time                                                                                                                         ns
                  STE low to clock                                                                                                                      ns
                                                                                                                                                        ns
tSTE,LAG          STE lag time                                                                          2.2 V/3 V          10                           ns
                  Last clock to STE high                                                                                                                ns

tSTE,ACC          STE access time                                                                       2.2 V/3 V                  50        110
                  STE low to SOMI data out                                                                                                              ns

tSTE,DIS          STE disable time                                                                      2.2 V/3 V                  50          75
                  STE high to SOMI high impedance

tSU,SI            SIMO input data setup time                                                            2.2 V              20

                                                                                                        3V                 15

tHD,SI            SIMO input data hold time                                                             2.2 V              10

                                                                                                        3V                 10

tVALID,SO         SOMI output data valid time      UCLK edge to SOMI valid,                             2.2 V                      75

                                                   CL = 20 pF                                           3V                         50

NOTE:    fUCxCLK  =     1    with  tLOHI    max(tVALID,MO(Master)  +  tSU,SI(USCI),  tSU,MI(Master)  +  tVALID,SO(USCI)).
                     2tLOHI

         For the master's parameters tSU,MI(Master) and tVALID,MO(Master), see the SPI parameters of the attached master.

42                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                          MSP430x22x2, MSP430x22x4
                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

                                                                          1/fUCxCLK

         CKPL=0
UCLK

         CKPL=1

                 tLO/HI tLO/HI  tSU,MI
                                      tHD,MI

SOMI

SIMO                                                         tVALID,MO

         CKPL=0  Figure 20. SPI Master Mode, CKPH = 0
UCLK
                               1/fUCxCLK
         CKPL=1
                 tLO/HI tLO/HI                                          tHD,MI
SOMI
                                tSU,MI

SIMO                                          tVALID,MO

                 Figure 21. SPI Master Mode, CKPH = 1

                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265                   43
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

                     tSTE,LEAD                                                             tSTE,LAG

    STE
                                                1/fUCxCLK

             CKPL=0
    UCLK

             CKPL=1

                                             tLO/HI tLO/HI  tSU,SI
                                                                  tHD,SI

    SIMO

          tSTE,ACC                                          tVALID,SO                                tSTE,DIS

    SOMI

                            Figure 22. SPI Slave Mode, CKPH = 0                            tSTE,LAG

                     tSTE,LEAD

    STE                                      1/fUCxCLK

             CKPL=0
    UCLK

             CKPL=1

                                             tLO/HI tLO/HI                                 tHD,SI

                                                            tSU,SI

    SIMO

                 tSTE,ACC                                            tVALID,SO                       tSTE,DIS
    SOMI
                                             Figure 23. SPI Slave Mode, CKPH = 1

44                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                     MSP430x22x2, MSP430x22x4
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

USCI (I2C mode) (see Figure 24)

              PARAMETER                            TEST CONDITIONS                         VCC     MIN TYP MAX UNIT

fUSCI         USCI input clock frequency           Internal: SMCLK, ACLK                2.2 V/3 V           fSYSTEM MHz
                                                   External: UCLK                       2.2 V/3 V
                                                   Duty cycle = 50% 10%               2.2 V/3 V
                                                                                        2.2 V/3 V
fSCL          SCL clock frequency                                                       2.2 V/3 V  0        400 kHz
tHD,STA       Hold time (repeated) START                                                2.2 V/3 V
                                                   fSCL  100 kHz                        2.2 V/3 V  4.0
tSU,STA       Setup time for a repeated START      fSCL > 100 kHz                       2.2 V/3 V                                  s
tHD,DAT       Data hold time                       fSCL  100 kHz
tSU,DAT       Data setup time                      fSCL > 100 kHz                         2.2 V    0.6
tSU,STO       Setup time for STOP                                                          3V
                                                                                                   4.7
                                                                                                                                   s

                                                                                                   0.6

                                                                                                   0        ns

                                                                                                   250      ns

                                                                                                   4.0      s

tSP           Pulse width of spikes suppressed by                                                  50 150 600
                                                                                                                                  ns
              input filter
                                                                                                   50 100 600

              tHD,STA                                              tSU,STA tHD,STA

         SDA

                            1/fSCL                                                      tSP

         SCL

                                                      tSU,DAT                                      tSU,STO

                            tHD,DAT            Figure 24. I2C Mode Timing

                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                 45
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

10-bit ADC, power supply and input range conditions (see Note 1)

         PARAMETER                           TEST CONDITIONS                TA             VCC        MIN TYP MAX UNIT

VCC      Analog supply voltage               VSS = 0 V                                                2.2  3.6 V
         range

VAx      Analog input voltage range          All Ax terminals.                                        0    VCC V
         (see Note 2)                        Analog inputs selected in
                                             ADC10AE register

IADC10   ADC10 supply current                fADC10CLK = 5.0 MHz            I: -40--85C     2.2 V         0.52 1.05
IREF+    (see Note 3)                        ADC10ON = 1, REFON = 0,        T: -40--105C     3V                                 mA
                                             ADC10SHT0 = 1,                                2.2 V/3 V
         Reference supply current,           ADC10SHT1 = 0,                                   3V            0.6 1.2
         reference buffer disabled           ADC10DIV = 0
         (see Note 4)                                                                                      0.25 0.4 mA
                                             fADC10CLK = 5.0 MHz,           I: -40--85C
                                             ADC10ON = 0, REF2_5V = 0,      T: -40--105C

                                             REFON = 1, REFOUT = 0

                                             fADC10CLK = 5.0 MHz,           I: -40--85C
                                             ADC10ON = 0, REF2_5V = 1,      T: -40--105C

                                             REFON = 1, REFOUT = 0

         Reference buffer supply             fADC10CLK = 5.0 MHz,           -40--85C 2.2 V/3 V            1.1 1.4
         current with ADC10SR = 0            ADC10ON = 0,                                                                      mA
IREFB,0  (see Note 4)                        REFON = 1, REF2_5V = 0,
                                             REFOUT = 1,                                                              1.8
                                             ADC10SR=0                      105C          2.2 V/3 V

IREFB,1  Reference buffer supply             fADC10CLK = 5.0 MHz,             -40--85C    2.2 V/3 V       0.5 0.7
CI       current with ADC10SR = 1            ADC10ON = 0,                                  2.2 V/3 V                           mA
         (see Note 4)                        REFON = 1,                         105C
                                             REF2_5V = 0,                   I: -40--85C                              0.8
         Input capacitance                   REFOUT = 1,                    T: -40--105C
                                             ADC10SR=1                                                                 27 pF

                                             Only one terminal Ax selected
                                             at a time

RI       Input MUX ON resistance 0V  VAx  VCC                               I: -40--85C   2.2 V/3 V       2000
                                                                            T: -40--105C

NOTES:   1. The leakage current is defined in the leakage current table with Px.x/Ax parameter.

         2. The analog input voltage range must be within the selected reference voltage range VR+ to VR-- for valid conversion results.
         3. The internal reference supply current is not included in current consumption parameter IADC10.
         4. The internal reference current is supplied via terminal VCC. Consumption is independent of the ADC10ON control bit, unless a

             conversion is active. The REFON bit enables the built-in reference to settle before starting an A/D conversion.

46                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                     MSP430x22x2, MSP430x22x4
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                      SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

10-bit ADC, built-in voltage reference

           PARAMETER                                   TEST CONDITIONS                   VCC     MIN TYP MAX UNIT
                                        IVREF+  1 mA, REF2_5V = 0
           Positive built-in reference  IVREF+  0.5 mA, REF2_5V = 1                   2.2 V/3 V  2.2
           analog supply voltage range  IVREF+  1 mA, REF2_5V = 1                        3V
VCC,REF+                                IVREF+  IVREF+max, REF2_5V = 0                  2.2 V    2.8  V
VREF+      Positive built-in reference  IVREF+  IVREF+max, REF2_5V = 1                   3V
ILD,VREF+  voltage                                                                               2.9
           Maximum VREF+ load           IVREF+ = 500 A 100 A,                     2.2 V/3 V
           current                      Analog input voltage VAx  0.75 V,                        1.41 1.5 1.59
                                        REF2_5V = 0                                      3V                                         V
           VREF+ load regulation        IVREF+ = 500 A 100 A,
                                        Analog input voltage VAx  1.25 V,                        2.35 2.5 2.65
                                        REF2_5V = 1
                                                                                                      0.5
                                                                                                        1 mA

                                                                                                      2
                                                                                                              LSB

                                                                                                      2

                                        IVREF+ = 100 A  900 A, ADC10SR=0                             400
           VREF+ load regulation        VAx  0.5 x VREF+,
           response time                Error of conversion result                    3V                           ns
                                                                                                      2000
                                        1 LSB                       ADC10SR=1

CVREF+     Max. capacitance at pin      IVREF+  1 mA,                                2.2 V/3 V       100 pF
                                        REFON = 1, REFOUT = 1
           VREF+
           (see Note 1)

TCREF+     Temperature coefficient      IVREF+ = const. with                          2.2 V/3 V       100 ppm/C
                                        0 mA  IVREF+  1 mA

tREFON     Settling time of internal    IVREF+ = 0.5 mA, REF2_5V = 0,                 3.6 V           30 s
           reference voltage            REFON = 0  1
           (see Note 2)

tREFBURST  Settling time of reference   IVREF+ = 0.5 mA,            ADC10SR=0         2.2 V             1
           buffer                       REF2_5V = 0,                ADC10SR=1          3V
           (see Note 2)                 REFON = 1,                  ADC10SR=0                         2.5
                                        REFBURST = 1                ADC10SR=1                                   s

                                        IVREF+ = 0.5 mA,                                                2
                                        REF2_5V = 1,
                                        REFON = 1,                                                    4.5
                                        REFBURST = 1

NOTES: 1. The capacitance applied to the internal buffer operational amplifier, if switched to terminal P2.4/TA2/A4/VREF+/VeREF+ (REFOUT=1),
                  must be limited; the reference buffer may become unstable otherwise.

              2. The condition is that the error in a conversion started after tREFON or tRefBuf is less than 0.5 LSB.

                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                   47
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

10-bit ADC, external reference (see Note 1)

                 PARAMETER                                        TEST CONDITIONS          VCC           MIN MAX UNIT

VeREF+    Positive external reference input voltage  VeREF+ > VeREF--,                                   1.4 VCC
          range (see Note 2)                         SREF1 = 1, SREF0 = 0                                                     V

                                                     VeREF--  VeREF+  VCC -- 0.15 V,                     1.4 3.0
                                                     SREF1 = 1, SREF0 = 1 (see Note 3)

VeREF--   Negative external reference input          VeREF+ > VeREF--                                    0 1.2 V
          voltage range (see Note 4)

VeREF     Differential external reference input      VeREF+ > VeREF-- (see Note 5)         2.2 V/3 V     1.4 VCC V
IVeREF+   voltage range
          VeREF = VeREF+ -- VeREF--                  0V  VeREF+  VCC,                                                1
                                                     SREF1 = 1, SREF0 = 0                                                    A
          Static input current into VeREF+           0V VeREF+  VCC -- 0.15 V  3 V,
                                                     SREF1 = 1, SREF0 = 1 (see Note 3)                                0

IVeREF--  Static input current into VeREF--          0V  VeREF--  VCC                      2.2 V/3 V     1 A

NOTES: 1. The external reference is used during conversion to charge and discharge the capacitance array. The input capacitance, CI, is also
                  the dynamic load for an external reference during conversion. The dynamic impedance of the reference supply should follow the

          recommendations on analog-source impedance to allow the charge to settle for 10-bit accuracy.

          2. The accuracy limits the minimum positive external reference voltage. Lower reference voltage levels may be applied with reduced

          accuracy requirements.

          3. Under this condition, the external reference is internally buffered. The reference buffer is active and requires the reference buffer

              supply current IREFB. The current consumption can be limited to the sample and conversion period with REBURST = 1.
          4. The accuracy limits the maximum negative external reference voltage. Higher reference voltage levels may be applied with reduced

          accuracy requirements.

          5. The accuracy limits the minimum external differential reference voltage. Lower differential reference voltage levels may be applied

          with reduced accuracy requirements.

48                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                              MSP430x22x2, MSP430x22x4
                                                                                    MIXED SIGNAL MICROCONTROLLER

                                                                                           SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

10-bit ADC, timing parameters

           PARAMETER                            TEST CONDITIONS                            VCC        MIN TYP MAX UNIT

                                                For specified            ADC10SR=0                    0.45         6.3
                                                performance of
fADC10CLK  ADC10 input clock frequency          ADC10 linearity                            2.2 V/3 V                       MHz
                                                parameters                                                         1.5
                                                                         ADC10SR=1                    0.45

fADC10OSC  ADC10 built-in oscillator frequency  ADC10DIVx = 0, ADC10SSELx = 0,             2.2 V/3 V  3.7          6.3 MHz
                                                fADC10CLK = fADC10OSC

                                                ADC10 built-in oscillator,                 2.2 V/3 V  2.06         3.51
                                                ADC10SSELx = 0,
tCONVERT   Conversion time                      fADC10CLK = fADC10OSC                                       13          s

                                                fADC10CLK from ACLK, MCLK or                          ADC10DIV
                                                SMCLK, ADC10SSELx  0
                                                                                                      1/fADC10CLK

tADC10ON   Turn on settling time of the ADC     (see Note 1)                                                       100 ns

NOTES: 1. The condition is that the error in a conversion started after tADC10ON is less than 0.5 LSB. The reference and input signal are already
                  settled.

10-bit ADC, linearity parameters

           PARAMETER                                      TEST CONDITIONS                  VCC        MIN TYP MAX UNIT
                                                Source impedance RS < 100 ,
EI         Integral linearity error                                                        2.2 V/3 V               1 LSB

ED         Differential linearity error                                                    2.2 V/3 V               1 LSB

EO         Offset error                                                                    2.2 V/3 V               1 LSB

                                                SREFx = 010, unbuffered external           2.2 V            1.1   2
                                                reference, VeREF+ = 1.5 V

                                                SREFx = 010, unbuffered external           3V               1.1   2
                                                reference, VeREF+ = 2.5 V

EG         Gain error                           SREFx = 011, buffered external             2.2 V            1.1   4 LSB
                                                reference (see Note 1),
                                                VeREF+ = 1.5 V

                                                SREFx = 011, buffered external

                                                reference (see Note 1),                    3V               1.1   3

                                                VeREF+ = 2.5 V

                                                SREFx = 010, unbuffered external           2.2 V            2     5
                                                reference, VeREF+ = 1.5 V

                                                SREFx = 010, unbuffered external           3V               2     5
                                                reference, VeREF+ = 2.5 V

ET         Total unadjusted error               SREFx = 011, buffered external             2.2 V            2     7    LSB
                                                reference (see Note 1),
                                                VeREF+ = 1.5 V

                                                SREFx = 011, buffered external

                                                reference (see Note 1),                    3V               2     6

                                                VeREF+ = 2.5 V

NOTES: 1. The reference buffer offset adds to the gain and total unadjusted error.

                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     49
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

10-bit ADC, temperature sensor and built-in VMID

                 PARAMETER                   TEST CONDITIONS                               VCC    MIN    TYP MAX UNIT
                                                                                           2.2 V
ISENSOR          Temperature sensor supply   REFON = 0, INCHx = 0Ah,                        3V           40    120  A
                 current (see Note 1)        TA = 25_C
                                                                                                         60    160

TCSENSOR                                     ADC10ON = 1, INCHx = 0Ah           2.2 V/3 V         3.44   3.55  3.66 mV/C
                                             (see Note 2)

VOffset,Sensor Sensor offset voltage         ADC10ON = 1, INCHx = 0Ah                             --100        100 mV
                                             (see Note 2)

                                             Temperature sensor voltage         2.2 V/3 V         1265 1365 1465
                                             at TA = 105C (T version only)     2.2 V/3 V
VSensor          Sensor output voltage                                          2.2 V/3 V         1195   1295  1395
                 (see Note 3)                Temperature sensor voltage         2.2 V/3 V          985   1085              mV
                                             at TA = 85C                       2.2 V/3 V
                                                                                                               1185
                                             Temperature sensor voltage
                                             at TA = 25C                                         895    995 1095

tSensor(sample)  Sample time required if     Temperature sensor voltage                           30                s
                 channel 10 is selected      at TA = 0C
                 (see Note 4)
                                             ADC10ON = 1, INCHx = 0Ah,
                                             Error of conversion result  1 LSB

IVMID            Current into divider at     ADC10ON = 1, INCHx = 0Bh                      2.2 V               NA
                 channel 11 (see Note 5)                                                    3V                           A

                                                                                                               NA

VMID             VCC divider at channel 11   ADC10ON = 1, INCHx = 0Bh,                     2.2 V  1.06   1.1 1.14   V
                                             VMID is 0.5 x VCC                              3V
                                                                                                  1.46   1.5 1.54

tVMID(sample)    Sample time required if     ADC10ON = 1, INCHx = 0Bh,                     2.2 V  1400              ns
                 channel 11 is selected      Error of conversion result  1 LSB              3V    1220
                 (see Note 6)

NOTES:   1. The sensor current ISENSOR is consumed if (ADC10ON = 1 and REFON = 1), or (ADC10ON = 1 and INCH = 0Ah and sample signal
             is high). When REFON = 1, ISENSOR is included in IREF+. When REFON = 0, ISENSOR applies during conversion of the temperature
             sensor input (INCH = 0Ah).

         2. The following formula can be used to calculate the temperature sensor output voltage:

             VSensor,typ = TCSensor ( 273 + T [C] ) + VOffset,sensor [mV] or
             VSensor,typ = TCSensor T [C] + VSensor(TA = 0C) [mV]
         3. Results based on characterization and/or production test, not TCSensor or VOffset,sensor.
         4. The typical equivalent impedance of the sensor is 51 k. The sample time required includes the sensor-on time tSENSOR(on).
         5. No additional current is needed. The VMID is used during sampling.
         6. The on time, tVMID(on), is included in the sampling time, tVMID(sample); no additional on time is needed.

50                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                               MSP430x22x2, MSP430x22x4
                                                                                     MIXED SIGNAL MICROCONTROLLER

                                                                                         SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

operational amplifier OA, supply specifications (MSP430x22x4 only)

           PARAMETER                       TEST CONDITIONS                               VCC    MIN TYP MAX UNIT

VCC        Supply voltage range                                                                 2.2               3.6 V

                                           Fast Mode                                                        180   290

ICC        Supply current (see Note 1)     Medium Mode                               2.2 V/3 V              110   190 A

                                           Slow Mode                                                        50    80

PSRR       Power supply rejection ratio    Non-inverting                             2.2 V/3 V              70              dB

NOTES: 1. Corresponding pins configured as OA inputs and outputs respectively.

operational amplifier OA, input/output specifications (MSP430x22x4 only)

           PARAMETER                       TEST CONDITIONS                               VCC         MIN    TYP MAX          UNIT
                                                                                                    --0.1                      V
VI/P       Input voltage range                                                                                    VCC--1.2     nA
                                                                                                       --5
                                           TA = --40 to +55_C                                        --20   0.5  5         nV/Hz
                                                                                                     --50
IIkg       Input leakage current           TA = +55 to +85_C                         2.2 V/3 V              5    20          mV
           (see Notes 1 and 2)                                                                  VCC--0.2                    V/C
                                                                                                VCC--0.1
                                           TA = +85 to +105_C                                                     50
                                                                                                     VSS
                                           Fast Mode                                                 VSS    50

                                           Medium Mode         fV(I/P) = 1 kHz                              80

Vn         Voltage noise density, I/P      Slow Mode                                                        140

                                           Fast Mode                                                        30

                                           Medium Mode         fV(I/P) = 10 kHz                             50
                                           Slow Mode
                                                                                                            65

VIO        Offset voltage, I/P                                                       2.2 V/3 V                    10
                                                                                     2.2 V/3 V
           Offset temperature drift, I/P   see Note 3                                2.2 V/3 V              10
                                                                                     2.2 V/3 V
           Offset voltage drift            0.3 V  VIN  VCC--1.0 V                    2.2 V/3 V                    1.5 mV/V
           with supply, I/P                VCC   10%, TA = 25C
                                                                                     2.2 V/3 V
VOH        High-level output voltage, O/P  Fast Mode, ISOURCE  --500 A                                           VCC
VOL        Low-level output voltage, O/P                                             2.2 V/3 V                                V
                                           Slow Mode, ISOURCE  --150 A
RO/P(OAx)  Output resistance                                                                                      VCC
           (see Figure 25 and Note 4)      Fast Mode, ISOURCE  +500 A                                             0.2

                                           Slow Mode, ISOURCE  +150 A                                                        V
                                                                                                                   0.1
                                           RLoad= 3 k, CLoad = 50pF,
                                           VO/P(OAx) < 0.2 V                                                150   250

                                           RLoad= 3 k, CLoad = 50pF,                                        150   250
                                           VO/P(OAx) > VCC -- 1.2 V

                                           RLoad= 3 k, CLoad = 50pF,                                        0.1   4
                                           0.2 V  VO/P(OAx)  VCC -- 0.2 V

CMRR       Common-mode rejection ratio Noninverting                                                         70              dB

NOTES: 1. ESD damage can degrade input current leakage.
              2. The input bias current is overridden by the input leakage current.
              3. Calculated using the box method
              4. Specification valid for voltage-follower OAx configuration

                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                          51
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

                                             RLoad                      RO/P(OAx)
                                                                                  Max

                              ILoad                             AV CC
                OAx                                               2

                O/P(OAx)                     CLoad                                                                  Min

                                                                                                                              0.2V            AVCC--0.2VAVCC VOUT

                                         Figure 25. OAx Output Resistance Tests

operational amplifier OA, dynamic specifications (MSP430x22x4 only)

            PARAMETER                                 TEST CONDITIONS                                                         VCC        MIN  TYP                MAX  UNIT
                                             Fast Mode                                                                                            1.2
                                                                                                                                                  0.8                 V/s
SR          Slew rate                        Medium Mode                                                                                          0.3
                                             Slow Mode                                                                                           100                   dB
                                                                                                                                                  60                   deg
            Open-loop voltage gain                                                                                                                20                   dB

m           Phase margin                     CL = 50 pF                                                                                       2.2
            Gain margin
GBW                                          CL = 50 pF                                                                       2.2 V/3 V       1.4                     MHz
ten(on)     Gain-bandwidth product
ten(off)    (see Figure 26 and Figure 27)    Noninverting, Fast Mode,                                                         2.2 V/3 V       0.5
                                             RL = 47 k, CL = 50 pF                                                            2.2 V/3 V
            Enable time on                                                                                                                    10                 20 s
            Enable time off                  Noninverting, Medium Mode,
                                             RL =300 k, CL = 50pF

                                             Non-inverting, Slow Mode,
                                             RL =300 k, CL = 50pF

                                             ton, Noninverting, Gain = 1

                                                                                                                                                                      1 s

         TYPICAL OPEN-LOOP GAIN vs FREQUENCY                                                                                   TYPICAL PHASE vs FREQUENCY

    140                                                                                                             0

    120

    100                                                                                                              --50
                                                                                                                    --100
          80                                                                                                        --150                             Fast Mode
                         Fast Mode                                                                                  --200
                                                                                                                              Medium Mode
          60                                                                                                                              Slow Mode
Gain -- dB
                                                                                                  Phase -- degrees
          40
                                                   Medium Mode

          20

       0

                           Slow Mode
    --20

    --40

    --60

    --80    10                      100  1000 10000             100000                                              --250     10         100  1000               10000 100000
         1                                                                                                                 1

                Input Frequency -- kHz                                                                                        Input Frequency -- kHz

                       Figure 26                                                                                                   Figure 27

52                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                         MSP430x22x2, MSP430x22x4
                                                                               MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

operational amplifier OA feedback network, resistor network (MSP430x22x4 only) (see Note 1)

            PARAMETER                            TEST CONDITIONS                               VCC  MIN        TYP MAX UNIT

Rtotal      Total resistance of resistor string                                                           76   96           128 k
Runit
            Unit resistor of resistor string                                                              4.8  6            8 k
            (see Note 2)

NOTES: 1. A single resistor string is composed of 4 Runit + 4 Runit + 2 Runit + 2 Runit + 1 Runit + 1 Runit + 1 Runit + 1 Runit = 16 Runit = Rtotal.
              2. For the matching (i.e. the relative accuracy) of the unit resistors on a device refer to the gain and level specifications of the respective

                  configurations.

operational amplifier OA feedback network, comparator mode (OAFCx = 3) (MSP430x22x4 only)

            PARAMETER                                     TEST CONDITIONS                      VCC  MIN        TYP MAX      UNIT
                                                 OAFBRx = 1, OARRIP = 0                                                     VCC
                                                                                                    0.245      1/4 0.255     s

                                                 OAFBRx = 2, OARRIP = 0                             0.495      1/2 0.505

                                                 OAFBRx = 3, OARRIP = 0                             0.619      5/8 0.631

                                                 OAFBRx = 4, OARRIP = 0                                   N/A (see Note 1)

                                                 OAFBRx = 5, OARRIP = 0                                   N/A (see Note 1)

                                                 OAFBRx = 6, OARRIP = 0                                   N/A (see Note 1)

VLevel      Comparator level                     OAFBRx = 7, OARRIP = 0         2.2 V/ 3 V              N/A (see Note 1)
                                                 OAFBRx = 1, OARRIP = 1                             0.061 1/16 0.065

                                                 OAFBRx = 2, OARRIP = 1                             0.122      1/8 0.128

                                                 OAFBRx = 3, OARRIP = 1                             0.184 3/16 0.192

                                                 OAFBRx = 4, OARRIP = 1                             0.245      1/4 0.255

                                                 OAFBRx = 5, OARRIP = 1                             0.367      3/8 0.383

                                                 OAFBRx = 6, OARRIP = 1                             0.495      1/2 0.505

                                                 OAFBRx = 7, OARRIP = 1                                   N/A (see Note 1)

                                                 Fast Mode, Overdrive 10 mV                                    40

                                                 Fast Mode, Overdrive 100 mV    2.2 V/ 3 V                     4

                                                 Fast Mode, Overdrive 500 mV                                   3

                                                 Medium Mode, Overdrive 10 mV                                  60

tPLH, tPHL  Propagation delay                    Medium Mode, Overdrive 100 mV                                 6
            (low--high and high--low)

                                                 Medium Mode, Overdrive 500 mV                                 5

                                                 Slow Mode, Overdrive 10 mV                                    160

                                                 Slow Mode, Overdrive 100 mV                                   20

                                                 Slow Mode, Overdrive 500 mV                                   15

NOTES: 1. The level is not available due to the analog input voltage range of the operational amplifier.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                      53
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

operational amplifier OA feedback network, noninverting amplifier mode (OAFCx = 4) (MSP430x22x4 only)

          PARAMETER                            TEST CONDITIONS                      VCC    MIN    TYP MAX UNIT
                                      OAFBRx = 0
                                                                                           0.998 1.00 1.002

                                      OAFBRx = 1                                           1.328 1.334 1.340

                                      OAFBRx = 2                                           1.985 2.001 2.017

G         Gain                        OAFBRx = 3                  2.2 V/ 3 V               2.638  2.667  2.696
                                      OAFBRx = 4                                            3.94   4.00   4.06

                                      OAFBRx = 5                                           5.22 5.33 5.44

                                      OAFBRx = 6                                           7.76 7.97 8.18

                                      OAFBRx = 7                                           15.0 15.8 16.6

THD       Total harmonic distortion/  All gains                                     2.2 V         --60
          nonlinearity                                                               3V                                    dB

                                                                                                  --70

tSettle   Settling time (see Note 1)  All power modes             2.2 V/3 V                       7      12 s

NOTES: 1. The settling time specifies the time until an ADC result is stable. This includes the minimum required sampling time of the ADC. The

          settling time of the amplifier itself might be faster.

operational amplifier OA feedback network, inverting amplifier mode (OAFCx = 6) (MSP430x22x4 only)
(see Note 1)

          PARAMETER                            TEST CONDITIONS                      VCC    MIN    TYP MAX UNIT
                                      OAFBRx = 1
                                                                                           --0.345 --0.335 --0.325

                                      OAFBRx = 2                                           --1.023 --1.002 --0.979

                                      OAFBRx = 3                                           --1.712 --1.668 --1.624

G         Gain                        OAFBRx = 4                  2.2 V/ 3 V --3.10 --3.00 --2.90

                                      OAFBRx = 5                                           --4.51 --4.33 --4.15

                                      OAFBRx = 6                                           --7.37 --6.97 --6.57

                                      OAFBRx = 7                                           --16.3 --14.8 --13.1

THD       Total harmonic distortion/  All gains                                     2.2 V         --60
          nonlinearity                                                               3V                                    dB

                                                                                                  --70

tSettle  Settling time (see Note 2)  All power modes             2.2 V/3 V                       7      12 s
NOTES:
          1. This includes the 2 OA configuration "inverting amplifier with input buffer". Both OA needs to be set to the same power mode OAPMx.
          2. The settling time specifies the time until an ADC result is stable. This includes the minimum required sampling time of the ADC. The

              settling time of the amplifier itself might be faster.

54                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                        MSP430x22x2, MSP430x22x4
                                                                              MIXED SIGNAL MICROCONTROLLER

                                                                                        SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

flash memory

              PARAMETER                                  TEST CONDITIONS                              VCC  MIN TYP MAX UNIT

VCC(PGM/      Program and erase supply voltage                                                             2.2         3.6 V

ERASE)

fFTG          Flash timing generator frequency                                                             257         476 kHz

IPGM          Supply current from VCC during program                                    2.2 V/3.6 V             1      5 mA

IERASE        Supply current from VCC during erase                                      2.2 V/3.6 V             1      7 mA

tCPT          Cumulative program time (see Note 1)                                      2.2 V/3.6 V                    10 ms

tCMErase      Cumulative mass erase time                                                2.2 V/3.6 V        20            ms
              Program/erase endurance                                                                                  cycles
                                                                                                           104  105

tRetention    Data retention duration                    TJ = 25C                                         100         years

tWord         Word or byte program time                  see Note 2                                             30

tBlock, 0     Block program time for first byte or word  see Note 2                                             25

tBlock, 1-63  Block program time for each additional byte or word see Note 2                                    18     tFTG
tBlock, End
              Block program end-sequence wait time       see Note 2                                             6

tMass Erase   Mass erase time                            see Note 2                                             10593

tSeg Erase    Segment erase time                         see Note 2                                             4819

NOTES: 1. The cumulative program time must not be exceeded when writing to a 64-byte flash block. This parameter applies to all programming

              methods: individual word/byte write and block write modes.

            2. These values are hardwired into the flash controller's state machine (tFTG = 1/fFTG).

RAM

              PARAMETER                                                   TEST CONDITIONS                  MIN TYP MAX UNIT

V(RAMh)       RAM retention supply voltage (see Note 1)  CPU halted                                        1.6         V

NOTE 1: This parameter defines the minimum supply voltage VCC when the data in RAM remains unchanged. No program execution should
              happen during this supply voltage condition.

                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                          55
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

JTAG and Spy-Bi-Wire interface

           PARAMETER                                           TEST                           VCC          MIN TYP MAX UNIT
                                                          CONDITIONS

fSBW       Spy-Bi-Wire input frequency                                                        2.2 V / 3 V  0         20 MHz
tSBW,Low   Spy-Bi-Wire low clock pulse length                                                                        15 s
                                                                                              2.2 V / 3 V 0.025

tSBW,En    Spy-Bi-Wire enable time                                                            2.2 V/ 3 V             1 s
           (TEST high to acceptance of first clock edge,
           see Note 1)

tSBW,Ret   Spy-Bi-Wire return to normal operation time                                        2.2 V/ 3 V   15        100 s

fTCK       TCK input frequency (see Note 2)                                                   2.2 V        0          5
                                                                                                                             MHz
                                                                                              3V           0
                                                                                                                     10

RInternal  Internal pull-down resistance on TEST                                              2.2 V/ 3 V   25    60  90 k

NOTES: 1. Tools accessing the Spy-Bi-Wire interface need to wait for the maximum tSBW,En time after pulling the TEST/SBWCLK pin high
                  before applying the first SBWCLK clock edge.

           2. fTCK may be restricted to meet the timing requirements of the module selected.

JTAG fuse (see Note 1)

           PARAMETER                                           TEST                           VCC          MIN TYP MAX UNIT
                                                          CONDITIONS

VCC(FB)    Supply voltage during fuse-blow condition      TA = 25C                                        2.5       V

VFB        Voltage level on TEST for fuse blow                                                             6         7V

IFB       Supply current into TEST during fuse blow                                                                 100 mA
tFB
NOTES:     Time to blow fuse                                                                                         1 ms

           1. Once the fuse is blown, no further access to the JTAG/Test and emulation feature is possible, and it is switched to bypass mode.

56                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                           MSP430x22x2, MSP430x22x4
                                                                 MIXED SIGNAL MICROCONTROLLER

                                                                                                               SLAS504D -- JULY 2006 -- REVISED MARCH 2010

                                        APPLICATION INFORMATION

Port P1 pin schematic: P1.0 to P1.3, input/output with Schmitt trigger

          P1REN.x                                                                                    Pad Logic

                                                                 DVSS 0

                                                                 DVCC 1                              1

          P1DIR.x  0                Direction
                                    0: Input
                   1                1: Output

       P1OUT.x     0                                                                                            P1.0/TACLK/ADC10CLK
Module X OUT       1                                                                                            P1.1/TA0
                                                                                                                P1.2/TA1
        P1SEL.x             EN                                                                                  P1.3/TA2
          P1IN.x             D

   Module X IN

          P1IRQ.x     P1IE.x        EN
                      P1IFG.x    Q

                                   Set

                   P1SEL.x          Interrupt
                   P1IES.x            Edge
                                     Select

Port P1 (P1.0 to P1.3) pin functions

PIN NAME (P1.X) X                                      FUNCTION                                                 CONTROL BITS / SIGNALS

                                                                                                                P1DIR.x     P1SEL.x

P1.0/              0 P1.0 (I/O)                                                                                 I: 0; O: 1           0
TACLK/ADC10CLk          Timer_A3.TACLK
                                                                                                                0                    1

                      ADC10CLK                                                                                  1                    1

P1.1/TA0           1 P1.1 (I/O)                                                                                 I: 0; O: 1           0

                      Timer_A3.CCI0A                                                                            0                    1

                      Timer_A3.TA0                                                                              1                    1

P1.2/TA1           2 P1.2 (I/O)                                                                                 I: 0; O: 1           0

                      Timer_A3.CCI0A                                                                            0                    1

                      Timer_A3.TA0                                                                              1                    1

P1.3/TA2           3 P1.3 (I/O)                                                                                 I: 0; O: 1           0

                      Timer_A3.CCI0A                                                                            0                    1

                                         Timer_A3.TA0                                                           1                    1

Default after reset (PUC/POR)
NOTES: 1. N/A: Not available or not applicable

              2. X: Don't care

                                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     57
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P1 pin schematic: P1.4 to P1.6, input/output with Schmitt trigger and in-system access features

                                                                                           Pad Logic

              P1REN.x

                                                                          DVSS 0

                                                                          DVCC 1              1

              P1DIR.x  0                     Direction
                                             0: Input
                       1                     1: Output

              P1OUT.x  0

    Module X OUT       1                                                                               P1.4/SMCLK/TCK
                                                                                                       P1.5/TA0/TMS
              P1SEL.x                                                       Bus                        P1.6/TA1/TDI
                                                                          Keeper
              P1IN.x
                                                                            EN

                              EN

    Module X IN               D

        P1IRQ.x             P1IE.x              EN
                            P1IFG.x          Q
       To JTAG
    From JTAG                                  Set

                       P1SEL.x               Interrupt
                       P1IES.x                 Edge
                                              Select

Port P1 (P1.4 to P1.6) pin functions

    PIN NAME (P1.X) X                                           FUNCTION                      CONTROL BITS / SIGNALS

                                                                                           P1DIR.x     P1SEL.x 4-Wire JTAG

P1.4/SMCLK/TCK         4 P1.4 (I/O)                                                        I: 0; O: 1  0               0

                       SMCLK                                                               1           1               0

                       TCK                                                                 X           X               1

P1.5/TA0/TMS           5 P1.5 (I/O)                                                        I: 0; O: 1  0               0

                       Timer_A3.TA0                                                        1           1               0

                       TMS                                                                 X           X               1

P1.6/TA1/TDI/TCLK 6 P1.6 (I/O)                                                             I: 0; O: 1  0               0

                       Timer_A3.TA1                                                        1           1               0

                                         TDI/TCLK (see Note 3)                             X           X               1

Default after reset (PUC/POR)
NOTES: 1. N/A: Not available or not applicable

              2. X: Don't care
              3. Function controlled by JTAG.

58                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                   MSP430x22x2, MSP430x22x4
                                                                         MIXED SIGNAL MICROCONTROLLER

                                                                                              SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P1 pin schematic: P1.7, input/output with Schmitt trigger and in-system access features

                                                                                              Pad Logic

P1REN.7

                                                                         DVSS 0

                                                                         DVCC 1                        1

P1DIR.7              0                          Direction
                                                0: Input
                     1                          1: Output

P1OUT.7              0

Module X OUT         1                                                                                    P1.7/TA2/TDO/TDI

P1SEL.7                                                                    Bus
                                                                         Keeper
                  P1IN.7
                                            EN                             EN

Module X IN                   D

            P1IRQ.7           P1IE.7               EN
                              P1IFG.7           Q
            To JTAG
        From JTAG                                 Set
         From JTAG
From JTAG (TDO)      P1SEL.7                    Interrupt
                     P1IES.7                      Edge
                                                 Select

Port P1 (P1.7) pin functions

PIN NAME (P1.X) X                                              FUNCTION                          CONTROL BITS / SIGNALS

                                                                                              P1DIR.x     P1SEL.x 4-Wire JTAG

P1.7/TA2/TDO/TDI  7 P1.7 (I/O)                                                                I: 0; O: 1  0                 0

                     Timer_A3.TA2                                                             1           1                 0

                                         TDO/TDI (see Note 3)                                 X           X                 1

Default after reset (PUC/POR)
NOTES: 1. N/A: Not available or not applicable

              2. X: Don't care
              3. Function controlled by JTAG.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                   59
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 pin schematic: P2.0, P2.2, input/output with Schmitt trigger

                                                                                       Pad Logic

    To ADC 10

    INCHx = y

    ADC10AE0.y

    P2REN.x

                                                              DVSS 0

                                                              DVCC 1                   1

    P2DIR.x           0                  Direction
                                         0: Input
                      1                  1: Output

           P2OUT.x    0                                         Bus                                P2.0/ACLK/A0/OA0I0
    Module X OUT      1                                       Keeper                               P2.2/TA0/A2/OA0I1

            P2SEL.x            EN                               EN
              P2IN.x            D

       Module X IN

    P2IRQ.x                     P2IE.x      EN
                                P2IFG.x  Q

                                           Set

                      P2SEL.x            Interrupt                   +
                      P2IES.x              Edge               OA0
                                          Select
                                                                     --

Port P2 (P2.0, P2.2) pin functions

    PIN NAME (P2.X) X Y                             FUNCTION                              CONTROL BITS / SIGNALS

                                                                                       P2DIR.x     P2SEL.x ADC10AE0.y

P2.0/ACLK/A0/OA0I0 0 0 P2.0 (I/O)                                                      I: 0; O: 1  0              0

                                ACLK                                                   1           1              0

                                A0/OA0I0 (see Note 3)                                  X           X              1

P2.2/TA0/A2/OA0I1     2 2 P2.2 (I/O)                                                   I: 0; O: 1  0              0

                                Timer_A3.CCI0B                                         0           1              0

                                Timer_A3.TA0                                           1           1              0

                                A2/OA0I1 (see Note 3)                                  X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

    2. X: Don't care

    3. Setting the ADC10AE0.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

    applying analog signals.

60                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                          MSP430x22x2, MSP430x22x4
                                                                MIXED SIGNAL MICROCONTROLLER

Port P2 pin schematic: P2.1, input/output with Schmitt trigger                      SLAS504D -- JULY 2006 -- REVISED MARCH 2010
                                                                               Pad Logic
              To ADC 10
              INCHx = 1
          ADC10AE0.1

P2REN.1

                                                   DVSS 0

                                                   DVCC 1                      1

P2DIR.1       0           Direction
                          0: Input
              1           1: Output

P2OUT.1       0

Module X OUT  1                                                                      P2.1/TAINCLK/SMCLK/
                                                                                     A1/OA0O
P2SEL.1                                              Bus
                                                   Keeper
P2IN.1
                                                     EN

                 EN

Module X IN      D

P2IRQ.1          P2IE.1      EN
                 P2IFG.1  Q
                                                   +
                            Set                       OA0

                                                                                  1

              P2SEL.1     Interrupt                --
              P2IES.1       Edge
                           Select

OAADCx           (OAADCx = 10 or OAFCx = 000) and OAPMx > 00
  OAFCx
OAPMx

                          To OA0 Feedback Network                                 1

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265                             61
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 pin schematic: P2.3, input/output with Schmitt trigger

                     SREF2

    To ADC 10 VR--       0         VSS                                                Pad Logic
        To ADC 10
                         1

    INCHx = 3

    ADC10AE0.3

    P2REN.3

                                                                 DVSS 0

                                                                 DVCC 1               1

    P2DIR.3           0            Direction
                                   0: Input
                      1            1: Output

           P2OUT.3    0                                            Bus                           P2.3/TA1/
    Module X OUT      1                                          Keeper                          A3/VREF--/VeREF--/
                                                                                                 OA1I1/OA1O
           P2SEL.3             EN                                  EN
              P2IN.3            D

       Module X IN

    P2IRQ.3              P2IE.3       EN
                         P2IFG.3   Q

                                     Set

                      P2SEL.3      Interrupt                     +                       1
                      P2IES.3        Edge                           OA1
                                    Select
                                                                 --

    OAADCx               (OAADCx = 10 or OAFCx = 000) and OAPMx > 00
      OAFCx
     OAPMx

                                        To OA1 Feedback Network                          1

62                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                     MSP430x22x2, MSP430x22x4
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                              SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 (P2.1) pin functions

PIN NAME (P2.X) X Y                             FUNCTION                                         CONTROL BITS / SIGNALS

                                                                                              P2DIR.x     P2SEL.x ADC10AE0.y

P2.1/TAINCLK/SMCLK 1 1 P2.1 (I/O)                                                             I: 0; O: 1  0              0

/A1/OA0O                        Timer_A3.INCLK                                                0           1              0

                                SMCLK                                                         1           1              0

                                A1/OA0O (see Note 3)                                          X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

2. X: Don't care

3. Setting the ADC10AE0.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

          applying analog signals.

Port P2 (P2.3) pin functions

PIN NAME (P2.X) X Y                             FUNCTION                                         CONTROL BITS / SIGNALS

                                                                                              P2DIR.x     P2SEL.x ADC10AE0.y

P2.3/TA1/           3 3 P2.3 (I/O)                                                            I: 0; O: 1  0              0
                                Timer_A3.CCI1B
A3/VREF--/VeREF--/              Timer_A3.TA1                                                  0           1              0
OA1I1/OA1O
                                                                                              1           1              0

                                A3/VREF--/VeREF--/OA1I1/OA1O (see Note 3)                     X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

2. X: Don't care

3. Setting the ADC10AE0.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

          applying analog signals.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                63
MSP430x22x2, MSP430x22x4                                                               Pad Logic
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 pin schematic: P2.4, input/output with Schmitt trigger

           To/from ADC10
        positive reference

                 To ADC10
                  INCHx = 4
              ADC10AE0.4

                   P2REN.4

                                                                    DVSS 0

                                                                    DVCC 1             1

           P2DIR.4    0                  Direction
                                         0: Input
                      1                  1: Output

           P2OUT.4    0                                               Bus                          P2.4/TA2/
    Module X OUT      1                                             Keeper                         A4/VREF+/VeREF+/
                                                                                                   OA1I0
           P2SEL.4             EN                                     EN
              P2IN.4            D

       Module X IN

           P2IRQ.4              P2IE.4      EN
                                P2IFG.4  Q

                                           Set

                      P2SEL.4            Interrupt                         +
                      P2IES.4              Edge                     OA1
                                          Select
                                                                           --

Port P2 (P2.4) pin functions

    PIN NAME (P2.X) X Y                             FUNCTION                              CONTROL BITS / SIGNALS

                                                                                       P2DIR.x     P2SEL.x ADC10AE0.y

P2.4/TA2/             4 4 P2.4 (I/O)                                                   I: 0; O: 1  0              0

A4/VREF+/VeREF+/                Timer_A3.TA2                                           1           1              0
OA1I0                           A4/VREF+/VeREF+/OA1I0 (see Note 3)
                                                                                       X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

    2. X: Don't care

    3. Setting the ADC10AE0.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

           applying analog signals.

64                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                     MSP430x22x2, MSP430x22x4
                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 pin schematic: P2.5, input/output with Schmitt trigger and external ROSC for DCO

                                                                                                 Pad Logic

           To DCO
             DCOR

           P2REN.x

                                                           DVSS 0

                                                           DVCC 1                                         1

           P2DIR.x              0               Direction
                                                0: Input
                                1               1: Output

                  P2OUT.x       0                                                                            P2.5/ROSC
           Module X OUT         1
                                                             Bus
                   P2SEL.x               EN                Keeper
                     P2IN.x               D
                                                             EN
              Module X IN

           P2IRQ.x                    P2IE.x       EN
                                      P2IFG.x   Q

                                                  Set

                                P2SEL.x         Interrupt
                                P2IES.x           Edge
                                                 Select

Port P2 (P2.5) pin functions

PIN NAME (P2.X) X                               FUNCTION                                         CONTROL BITS / SIGNALS

                                                                                              P2DIR.x        P2SEL.x    DCOR

P2.5/ROSC         5 P2.5 (I/O)                                                                I: 0; O: 1     0           0
                       N/A
                                                                                              0              1           0

                                DVSS                                                          1              1           0

                                ROSC                                                          X              X           1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

2. X: Don't care

3. Setting the ADC10AE0.y bit disables the output driver as well as the input Schmitt trigger to prevent parasitic cross currents when

           applying analog signals.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                  65
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 pin schematic: P2.6, input/output with Schmitt trigger and crystal oscillator input

                     BCSCTL3.LFXT1Sx = 11                  LFXT1 Oscillator
          LFXT1 off
                                                                                                  P2.7/XOUT

                                      0                                                Pad Logic
          LFXT1CLK

                                      1
            P2SEL.7
            P2REN.6

                                                                     DVSS 0

                                                                     DVCC 1            1

          P2DIR.6           0                   Direction
                                                0: Input
                            1                   1: Output

                 P2OUT.6    0                                                                     P2.6/XIN
          Module X OUT      1
                                                                       Bus
                 P2SEL.6             EN                              Keeper
                    P2IN.6            D
                                                                       EN
             Module X IN

          P2IRQ.6              P2IE.6              EN
                               P2IFG.6          Q

                                                  Set

                            P2SEL.6             Interrupt
                            P2IES.6               Edge
                                                 Select

Port P2 (P2.6) pin functions

    PIN NAME (P2.X) X                                      FUNCTION                               CONTROL BITS / SIGNALS

                                                                                                  P2DIR.x     P2SEL.x

P2.6/XIN           6 P2.6 (I/O)                                                                   I: 0; O: 1  0

                                           XIN                                                    X           1

Default after reset (PUC/POR)
NOTES: 1. N/A: Not available or not applicable

              2. X: Don't care

66                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                  MSP430x22x2, MSP430x22x4
                                                                        MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P2 pin schematic: P2.7, input/output with Schmitt trigger and crystal oscillator output

           BCSCTL3.LFXT1Sx = 11                                LFXT1 Oscillator

           LFXT1 off

                                       0        From P2.6/XIN                                            P2.6/XIN
           LFXT1CLK
                                                                                              Pad Logic
                                       1
             P2SEL.6
             P2REN.7

                                                                        DVSS 0

                                                                        DVCC 1                1

           P2DIR.7              0                  Direction
                                                   0: Input
                                1                  1: Output

       P2OUT.7                  0                                                                        P2.7/XOUT
Module X OUT                    1
                                                                          Bus
       P2SEL.7                           EN                             Keeper
          P2IN.7                          D
                                                                          EN
   Module X IN

           P2IRQ.7                   P2IE.7        EN
                                     P2IFG.7    Q

                                                  Set

                                P2SEL.7         Interrupt
                                P2IES.7           Edge
                                                 Select

Port P2 (P2.7) pin functions

PIN NAME (P2.X) X                                             FUNCTION                                   CONTROL BITS / SIGNALS

                                                                                                         P2DIR.x     P2SEL.x

XOUT/P2.7             6 P2.7 (I/O)                                                                       I: 0; O: 1  0

                                XOUT (see Note 3)                                                        X           1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

2. X: Don't care

3. If the pin XOUT/P2.7 is used as an input a current can flow until P2SEL.7 is cleared due to the oscillator output driver connection

           to this pin after reset.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     67
MSP430x22x2, MSP430x22x4                                                               Pad Logic
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P3 pin schematic: P3.0, input/output with Schmitt trigger

           To ADC 10
           INCHx = 5
       ADC10AE0.5

             P3REN.0

                                                               DVSS 0

                                                               DVCC 1                  1

            P3DIR.0    0            Direction
    USCI Direction     1            0: Input
                       0            1: Output
              Control  1
                                                                                                   P3.0/UCB0STE/UCA0CLK/A5
           P3OUT.0              EN
    Module X OUT                 D                               Bus
                                                               Keeper
           P3SEL.0
              P3IN.0                                             EN

       Module X IN

Port P3 (P3.0) pin functions

    PIN NAME (P3.X) X Y                         FUNCTION                                          CONTROL BITS / SIGNALS

                                                                                       P3DIR.x     P3SEL.x ADC10AE0.y

P3.0/                    0 5 P3.0 (I/O)                                                I: 0; O: 1  0                      0

UCB0STE/UCA0CLK/                    UCB0STE/UCA0CLK (see Notes 3, 4)                      X        1                      0
A5                                  A5 (see Note 5)
                                                                                          X        X                      1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

       2. X: Don't care

       3. The pin direction is controlled by the USCI module.

       4. UC0CLK function takes precedence over UC1STE function. If the pin is required as UC0CLK input or output USCI1 will be forced

       to 3-wire SPI mode if 4-wire SPI mode is selected.

       5. Setting the ADC10AE0.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

       applying analog signals.

68                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                       MSP430x22x2, MSP430x22x4
                                                                             MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P3 pin schematic: P3.1 to P3.5, input/output with Schmitt trigger

                                                               DVSS          Pad Logic

       P3REN.x

                                                                     DVSS 0

                                                                     DVCC 1                   1

        P3DIR.x    0            Direction
USCI Direction     1            0: Input
                   0            1: Output
          Control  1
                                                                       Bus                       P3.1/UCB0SIMO/UCB0SDA
       P3OUT.x              EN                                       Keeper                      P3.2/UCB0SOMI/UCB0SCL
Module X OUT                 D                                                                   P3.3/UCB0CLK/UCA0STE
                                                                       EN                        P3.4/UCA0TXD/UCA0SIMO
        P3SEL.x                                                                                  P3.5/UCA0RXD/UCA0SOMI
          P3IN.x

   Module X IN

Port P3 (P3.1 to P3.5) pin functions

PIN NAME (P3.X)          X                      FUNCTION                                         CONTROL BITS / SIGNALS

                                                                                                 P3DIR.x     P3SEL.x

P3.1/                    1 P3.1 (I/O)                                                            I: 0; O: 1  0

UCB0SIMO/UCB0SDA                UCB0SIMO/UCB0SDA (see Note 3)                                    X           1

P3.2/                    1 P3.2 (I/O)                                                            I: 0; O: 1  0
UCB0SOMI/UCB0SCL              UCB0SOMI/UCB0SCL (see Note 3)
                                                                                                 X           1

P3.3/                    1 P3.3 (I/O)                                                            I: 0; O: 1  0
UCB0CLK/UCA0STE               UCB0CLK/UCA0STE (see Notes 3, 4)
                                                                                                 X           1

P3.4/                    1 P3.4 (I/O)                                                            I: 0; O: 1  0

UCA0TXD/UCA0SIMO                UCA0TXD/UCA0SIMO (see Note 3)                                    X           1

P3.5/                    1 P3.5 (I/O)                                                            I: 0; O: 1  0

UCA0RXD/UCA0SOMI                UCA0RXD/UCA0SOMI (see Note 3)                                    X           1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

       2. X: Don't care

       3. The pin direction is controlled by the USCI module.

       4. UCB0CLK function takes precedence over UCA0STE function. If the pin is required as UCB0CLK input or output, USCI_A0 will be

       forced to 3-wire SPI mode even if 4-wire SPI mode is selected.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                             69
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P3 pin schematic: P3.6 to P3.7, input/output with Schmitt trigger

                                                                                      Pad Logic

    To ADC10

    INCHx = y

    ADC10AE0.y

    P3REN.x

                                                             DVSS 0

                                                             DVCC 1                      1

               P3DIR.x  0               Direction
                                        0: Input
               DVSS 1                   1: Output

           P3OUT.x      0                                      Bus                                P3.6/A6/OA0I2
    Module X OUT        1                                    Keeper                               P3.7/A7/OA1I2

            P3SEL.x              EN                            EN
              P3IN.x              D

       Module X IN

                                                                     +
                                                             OA0/1

                                                                      --

Port P3 (P3.6, P3.7) pin functions

    PIN NAME (P3.X) X Y                            FUNCTION                              CONTROL BITS / SIGNALS

                                                                                      P3DIR.x     P3SEL.x ADC10AE0.y

P3.6/A6/OA0I2           6 6 P3.6 (I/O)                                                I: 0; O: 1  0              0

                                A6/OA0I2 (see Note 5)                                 X           X              1

P3.7/A7/OA1I2           7 7 P3.7 (I/O)                                                I: 0; O: 1  0              0

                                A7/OA1I2 (see Note 5)                                 X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

    2. X: Don't care

    3. The pin direction is controlled by the USCI module.

    4. UC1CLK function takes precedence over UC0STE function. If the pin is required as UC1CLK input or output USCI0 will be forced

    to 3-wire SPI mode if 4-wire SPI mode is selected.

    5. Setting the ADC10AE0.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

    applying analog signals.

70                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                     MSP430x22x2, MSP430x22x4
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                  SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P4 pin schematic: P4.0 to P4.2, input/output with Schmitt trigger

                      Timer_B Output Tristate Logic

                                                                                                                  P4.6/TBOUTH/A15/OA1I3

     P4SEL.6                                                                                           Pad Logic
      P4DIR.6
ADC10AE1.7

          P4REN.x

                                                                   DVSS 0

                                                                   DVCC 1                              1

          P4DIR.x  0             Direction
                                 0: Input
                   1             1: Output

       P4OUT.x     0                                                 Bus                                          P4.0/TB0
Module X OUT       1                                               Keeper                                         P4.1/TB1
                                                                                                                  P4.2/TB2
        P4SEL.x             EN                                       EN
          P4IN.x             D

   Module X IN

Port P4 (P4.0 to P4.2) pin functions

PIN NAME (P4.X) X                                        FUNCTION                                                 CONTROL BITS / SIGNALS

                                                                                                                  P4DIR.x     P4SEL.x

P4.0/TB0           0 P4.0 (I/O)                                                                                   I: 0; O: 1  0

                      Timer_B3.CCI0A                                                                              0           1

                      Timer_B3.TB0                                                                                1           1

P4.1/TB1           1 P4.1 (I/O)                                                                                   I: 0; O: 1  0

                      Timer_B3.CCI1A                                                                              0           1

                      Timer_B3.TB1                                                                                1           1

P4.2/TB2           2 P4.2 (I/O)                                                                                   I: 0; O: 1  0

                      Timer_B3.CCI2A                                                                              0           1

                                           Timer_B3.TB2                                                           1           1

Default after reset (PUC/POR)
NOTES: 1. N/A: Not available or not applicable

              2. X: Don't care

                                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     71
MSP430x22x2, MSP430x22x4                                                                     P4.6/TBOUTH/A15/OA1I3
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P4 pin schematic: P4.3 to P4.4, input/output with Schmitt trigger

                                         Timer_B Output Tristate Logic

                 P4SEL.6
                 P4DIR.6
           ADC10AE1.7

       To ADC 10                                                                  Pad Logic
                     

    INCHx = 8+y

    ADC10AE1.y

    P4REN.x

                                                                DVSS 0

                                                                DVCC 1            1

    P4DIR.x            0            Direction
                                    0: Input
                       1            1: Output

           P4OUT.x     0                                          Bus                        P4.3/TB0/A12/OA0O
    Module X OUT       1                                        Keeper                       P4.4/TB1/A13/OA1O

            P4SEL.x             EN                                EN
              P4IN.x             D

       Module X IN

                                                                +                    1
                                                                 OA0/1

                                                                --

    OAADCx                          OAADCx = 01 and OAPMx > 00
     OAPMx

                                    To OA0/1 Feedback Network                        1

If OAADCx = 11 and not OAFCx = 000 the ADC input A12 or A13 is internally connected to the OA0 or OA1 output respectively and the connections
  from the ADC and the operational amplifiers to the pad are disabled.

72                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                    MSP430x22x2, MSP430x22x4
                                                          MIXED SIGNAL MICROCONTROLLER

                                                                                              SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P4 (P4.3 to P4.4) pin functions

PIN NAME (P4.X) X Y                             FUNCTION                                         CONTROL BITS / SIGNALS

                                                                                              P4DIR.x     P4SEL.x ADC10AE1.y

P4.3/TB0/A12/OA0O 3 4 P4.3 (I/O)                                                              I: 0; O: 1  0              0

                                Timer_B3.CCI0B                                                0           1              0

                                Timer_B3.TB0                                                  1           1              0

                                A12/OA0O (see Note 3)                                         X           X              1

P4.4/TB1/A13/OA1O 4 5 P4.4 (I/O)                                                              I: 0; O: 1  0              0

                                Timer_B3.CCI1B                                                0           1              0

                                Timer_B3.TB1                                                  1           1              0

                                A13/OA1O (see Note 3)                                         X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

2. X: Don't care

3. Setting the ADC10AE1.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

applying analog signals.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                73
MSP430x22x2, MSP430x22x4                                                                              P4.6/TBOUTH/A15/OA1I3
MIXED SIGNAL MICROCONTROLLER                                                     Pad Logic

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P4 pin schematic: P4.5, input/output with Schmitt trigger

                                         Timer_B Output Tristate Logic

                 P4SEL.6
                 P4DIR.6
           ADC10AE1.7

              To ADC 10
             INCHx = 14
           ADC10AE1.6

    P4REN.5

                                              DVSS 0

                                              DVCC 1                             1

    P4DIR.5           0            Direction
                                   0: Input
                      1            1: Output

           P4OUT.5    0                                                             P4.5/TB3/A14/OA0I3
    Module X OUT      1
                                                Bus
           P4SEL.5             EN             Keeper
              P4IN.5            D
                                                EN
       Module X IN

                                                     +
                                              OA0

                                                     --

74                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                    MSP430x22x2, MSP430x22x4
                                                          MIXED SIGNAL MICROCONTROLLER

                                                                                              SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P4 (P4.5) pin functions

PIN NAME (P4.X) X Y                             FUNCTION                                         CONTROL BITS / SIGNALS

                                                                                              P4DIR.x     P4SEL.x ADC10AE1.y

P4.5/TB3/A14/OA0I3 5 6 P4.5 (I/O)                                                             I: 0; O: 1  0              0

                                Timer_B3.TB2                                                  1           1              0

                                A14/OA0I3 (see Note 3)                                        X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable

2. X: Don't care

3. Setting the ADC10AE1.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when

applying analog signals.

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                75
MSP430x22x2, MSP430x22x4                                                                Pad Logic
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

Port P4 pin schematic: P4.6, input/output with Schmitt trigger

                    To ADC 10
                  INCHx = 15
                ADC10AE1.7

                     P4REN.6

                                                               DVSS 0

                                                               DVCC 1                      1

    P4DIR.6           0                   Direction
                                          0: Input
                      1                   1: Output

           P4OUT.6    0                                          Bus                                P4.6/TBOUTH/
    Module X OUT      1                                        Keeper                               A15/OA1I3

           P4SEL.6             EN                                EN
              P4IN.6            D

       Module X IN

                                                                      +
                                                               OA1

                                                                      --

Port P4 (P4.6) pin functions

    PIN NAME (P4.X) X Y                              FUNCTION                              CONTROL BITS / SIGNALS

                                                                                        P4DIR.x     P4SEL.x ADC10AE1.y

P4.6/TBOUTH/          6 7 P4.6 (I/O)                                                    I: 0; O: 1  0              0
A15/OA1I3                         TBOUTH
                                                                                        0           1              0

                                DVSS                                                    1           1              0

                                A15/OA1I3 (see Note 3)                                  X           X              1

Default after reset (PUC/POR)

NOTES: 1. N/A: Not available or not applicable
              2. X: Don't care
              3. Setting the ADC10AE1.y bit disables the output driver as well as the input schmitt trigger to prevent parasitic cross currents when
                  applying analog signals.

76                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                MSP430x22x2, MSP430x22x4
                                                                      MIXED SIGNAL MICROCONTROLLER

Port P4 pin schematic: P4.7, input/output with Schmitt trigger                                 SLAS504D -- JULY 2006 -- REVISED MARCH 2010
                                                                                                    Pad Logic
                                                            DVSS

            P4REN.x

                                                                      DVSS 0

                                                                      DVCC 1                   1

            P4DIR.x  0                           Direction
                                                 0: Input
                     1                           1: Output

       P4OUT.x       0                                                                            P4.7/TBCLK
Module X OUT         1
                                                                        Bus
        P4SEL.x               EN                                      Keeper
          P4IN.x               D
                                                                        EN
   Module X IN

Port P4 (P4.7) pin functions

PIN NAME (P4.X) X                                           FUNCTION                              CONTROL BITS / SIGNALS

                                                                                                  P4DIR.x     P4SEL.x

P4.7/TBCLK  7 P4.7 (I/O)                                                                          I: 0; O: 1  0

                     Timer_B3.TBCLK                                                               0           1

                                           DVSS                                                   1           1
Default after reset (PUC/POR)
NOTES: 1. N/A: Not available or not applicable

              2. X: Don't care

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                             77
MSP430x22x2, MSP430x22x4
MIXED SIGNAL MICROCONTROLLER

SLAS504D -- JULY 2006 -- REVISED MARCH 2010

JTAG fuse check mode

       MSP430 devices that have the fuse on the TEST terminal have a fuse check mode that tests the continuity of
       the fuse the first time the JTAG port is accessed after a power-on reset (POR). When activated, a fuse check
       current, ITF, of 1 mA at 3 V, 2.5 mA at 5 V can flow from the TEST pin to ground if the fuse is not burned. Care
       must be taken to avoid accidentally activating the fuse check mode and increasing overall system power
       consumption.

       When the TEST pin is again taken low after a test or programming session, the fuse check mode and sense
       currents are terminated.
       Activation of the fuse check mode occurs with the first negative edge on the TMS pin after power up or if TMS
       is being held low during power up. The second positive edge on the TMS pin deactivates the fuse check mode.
       After deactivation, the fuse check mode remains inactive until another POR occurs. After each POR the fuse
       check mode has the potential to be activated.
       The fuse check current only flows when the fuse check mode is active and the TMS pin is in a low state (see
       Figure 28). Therefore, the additional current flow can be prevented by holding the TMS pin high (default
       condition).

                   Time TMS Goes Low After POR

                                                 TMS

                                                         ITF
                                                ITEST

                                      Figure 28. Fuse Check Mode Current, MSP430F22xx

                                                                               NOTE:
                        The CODE and RAM data protection is ensured if the JTAG fuse is blown and the 256-bit bootloader
                        access key is used. Also, see the bootstrap loader section for more information.

78   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                      MSP430x22x2, MSP430x22x4
            MIXED SIGNAL MICROCONTROLLER

                                                          SLAS504D -- JULY 2006 -- REVISED MARCH 2010

            Data Sheet Revision History

Literature                                                                           Summary
Number
SLAS504    Preliminary data sheet release
SLAS504A
            Production data sheet release
SLAS504B    Updated specification and added characterization graphs
            Updated/corrected port pin schematics
SLAS504C
            Maximum low-power mode supply current limits decreased
SLAS504D    Added note concerning fUCxCLK to USCI SPI parameters
            Changed Tstg for programmed devices from "--40C to 105C" to "--55C to 105C" (page 23)
            Added Development Tool Support section (page 2)

            Corrected pin names in "Port P3 pin schematic: P3.0" and "Port P3 (P3.0) pin functions" (page 68)
            Corrected pin names in "Port P3 pin schematic: P3.1 to P3.5" and "Port P3 (P3.1 to P3.5) pin functions" (page 69)

NOTE: Page and figure numbers apply to the specific document revision and may differ in other revisions.

             POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                       79
                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                    29-Mar-2010

PACKAGING INFORMATION

  Orderable Device  Status (1)  Package  Package  Pins Package Eco Plan (2) Lead/Ball Finish MSL Peak Temp (3)
  MSP430F2232IDA    ACTIVE        Type   Drawing             Qty
MSP430F2232IDAR    ACTIVE
MSP430F2232IRHAR    ACTIVE       TSSOP       DA    38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
MSP430F2232IRHAT    ACTIVE                                                no Sb/Br)
  MSP430F2232TDA    ACTIVE      TSSOP    DA
MSP430F2232TDAR    ACTIVE                         38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
MSP430F2232TRHAR    ACTIVE      VQFN     RHA                              no Sb/Br)
MSP430F2232TRHAT    ACTIVE
  MSP430F2234IDA    ACTIVE      VQFN     RHA       40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F2234IDAR    ACTIVE                                                no Sb/Br)
MSP430F2234IRHAR    ACTIVE      TSSOP    DA
MSP430F2234IRHAT    ACTIVE                         40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
  MSP430F2234TDA    ACTIVE      TSSOP    DA                               no Sb/Br)
MSP430F2234TDAR    ACTIVE
MSP430F2234TRHAR    ACTIVE      VQFN     RHA       38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
MSP430F2234TRHAT    ACTIVE                                                no Sb/Br)
  MSP430F2252IDA    ACTIVE      VQFN     RHA
MSP430F2252IDAR    ACTIVE                         38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
MSP430F2252IRHAR    ACTIVE      TSSOP    DA                               no Sb/Br)
MSP430F2252IRHAT    ACTIVE
  MSP430F2252TDA    ACTIVE      TSSOP    DA        40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F2252TDAR    ACTIVE                                                no Sb/Br)
MSP430F2252TRHAR    ACTIVE      VQFN     RHA
MSP430F2252TRHAT    ACTIVE                         40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
  MSP430F2254IDA    ACTIVE      VQFN     RHA                              no Sb/Br)

                                TSSOP    DA        38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)
                                TSSOP    DA
                                                   38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                VQFN     RHA                              no Sb/Br)

                                VQFN     RHA       40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)
                                TSSOP    DA
                                                   40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                TSSOP    DA                               no Sb/Br)

                                VQFN     RHA       38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)
                                VQFN     RHA
                                                   38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                TSSOP    DA                               no Sb/Br)

                                TSSOP    DA        40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)
                                VQFN     RHA
                                                   40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                VQFN     RHA                              no Sb/Br)

                                TSSOP    DA        38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                             Addendum-Page 1
                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                    29-Mar-2010

  Orderable Device  Status (1)  Package  Package  Pins Package Eco Plan (2) Lead/Ball Finish MSL Peak Temp (3)
MSP430F2254IDAR    ACTIVE        Type   Drawing             Qty
MSP430F2254IRHAR    ACTIVE
MSP430F2254IRHAT    ACTIVE       TSSOP       DA    38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
  MSP430F2254TDA    ACTIVE                                                no Sb/Br)
MSP430F2254TDAR    ACTIVE      VQFN     RHA
MSP430F2254TRHAR    ACTIVE                         40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F2254TRHAT    ACTIVE      VQFN     RHA                              no Sb/Br)
  MSP430F2272IDA    ACTIVE
MSP430F2272IDAR    ACTIVE      TSSOP    DA        40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F2272IRHAR    ACTIVE                                                no Sb/Br)
MSP430F2272IRHAT    ACTIVE      TSSOP    DA
  MSP430F2272TDA    ACTIVE                         38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
MSP430F2272TDAR    ACTIVE      VQFN     RHA                              no Sb/Br)
MSP430F2272TRHAR    ACTIVE
MSP430F2272TRHAT    ACTIVE      VQFN     RHA       38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
  MSP430F2274IDA    ACTIVE                                                no Sb/Br)
MSP430F2274IDAR    ACTIVE      TSSOP    DA
MSP430F2274IRHAR    ACTIVE                         40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F2274IRHAT    ACTIVE      TSSOP    DA                               no Sb/Br)
  MSP430F2274TDA    ACTIVE
MSP430F2274TDAR    ACTIVE      VQFN     RHA       40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F2274TRHAR    ACTIVE                                                no Sb/Br)
MSP430F2274TRHAT    ACTIVE      VQFN     RHA
                                                   38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                TSSOP    DA                               no Sb/Br)

                                TSSOP    DA        38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)
                                VQFN     RHA
                                                   40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                VQFN     RHA                              no Sb/Br)

                                TSSOP    DA        40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)
                                TSSOP    DA
                                                   38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                VQFN     RHA                              no Sb/Br)

                                VQFN     RHA       38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)
                                TSSOP    DA
                                                   40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                TSSOP    DA                               no Sb/Br)

                                VQFN     RHA       40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)
                                VQFN     RHA
                                                   38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   38 40 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   38 2000 Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR
                                                                          no Sb/Br)

                                                   40 2500 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                                   40 250 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in
a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

                                             Addendum-Page 2
                             PACKAGE OPTION ADDENDUM

www.ti.com                   29-Mar-2010

OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check
http://www.ti.com/productcontent for the latest availability information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements
for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered
at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and
package, or 2) lead-based die adhesive used between the die and leadframe. The component is otherwise considered Pb-Free (RoHS
compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame
retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder
temperature.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is
provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the
accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take
reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on
incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited
information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI
to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSP430F2274 :

Enhanced Product: MSP430F2274-EP

NOTE: Qualified Version Definitions:

       Enhanced Product - Supports Defense, Aerospace and Medical Applications

            Addendum-Page 3
                                                                IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements,
and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should
obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are
sold subject to TI's terms and conditions of sale supplied at the time of order acknowledgment.

TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI's standard
warranty. Testing and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where
mandated by government requirements, testing of all parameters of each product is not necessarily performed.

TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and
applications using TI components. To minimize the risks associated with customer products and applications, customers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right,
or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information
published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a
warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual
property of the third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of TI information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied
by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive
business practice. TI is not responsible or liable for such altered documentation. Information of third parties may be subject to additional
restrictions.

Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all
express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not
responsible or liable for any such statements.

TI products are not authorized for use in safety-critical applications (such as life support) where a failure of the TI product would reasonably
be expected to cause severe personal injury or death, unless officers of the parties have executed an agreement specifically governing
such use. Buyers represent that they have all necessary expertise in the safety and regulatory ramifications of their applications, and
acknowledge and agree that they are solely responsible for all legal, regulatory and safety-related requirements concerning their products
and any use of TI products in such safety-critical applications, notwithstanding any applications-related information or support that may be
provided by TI. Further, Buyers must fully indemnify TI and its representatives against any damages arising out of the use of TI products in
such safety-critical applications.

TI products are neither designed nor intended for use in military/aerospace applications or environments unless the TI products are
specifically designated by TI as military-grade or "enhanced plastic." Only products designated by TI as military-grade meet military
specifications. Buyers acknowledge and agree that any such use of TI products which TI has not designated as military-grade is solely at
the Buyer's risk, and that they are solely responsible for compliance with all legal and regulatory requirements in connection with such use.

TI products are neither designed nor intended for use in automotive applications or environments unless the specific TI products are
designated by TI as compliant with ISO/TS 16949 requirements. Buyers acknowledge and agree that, if they use any non-designated
products in automotive applications, TI will not be responsible for any failure to meet such requirements.

Following are URLs where you can obtain information on other Texas Instruments products and application solutions:

Products           amplifier.ti.com          Applications          www.ti.com/audio
Amplifiers         dataconverter.ti.com      Audio                 www.ti.com/automotive
Data Converters    www.dlp.com               Automotive            www.ti.com/communications
DLP Products                                Communications and
                                             Telecom               www.ti.com/computers
DSP                dsp.ti.com                Computers and
                                             Peripherals           www.ti.com/consumer-apps
Clocks and Timers  www.ti.com/clocks         Consumer Electronics  www.ti.com/energy
Interface          interface.ti.com          Energy                www.ti.com/industrial
Logic              logic.ti.com              Industrial            www.ti.com/medical
Power Mgmt         power.ti.com              Medical               www.ti.com/security
Microcontrollers   microcontroller.ti.com    Security              www.ti.com/space-avionics-defense
RFID               www.ti-rfid.com           Space, Avionics &
                                             Defense               www.ti.com/video
RF/IF and ZigBee Solutions www.ti.com/lprf  Video and Imaging     www.ti.com/wireless-apps
                                             Wireless

                   Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                        Copyright 2010, Texas Instruments Incorporated
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

MSP430F2254IDAR器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved