电子工程世界电子工程世界电子工程世界

产品描述

搜索

MSP430F2011TPWR

器件型号:MSP430F2011TPWR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

MSP430F2011TPWR在线购买

供应商 器件名称 价格 最低购买 库存  
MSP430F2011TPWR ¥10.20 1 点击查看 点击购买

器件描述

16-bit Ultra-Low-Power Microcontroller, 2kB Flash, 128B RAM, Comparator 14-TSSOP -40 to 105

参数
产品属性属性值
ADCSlope
Timers - 16-bit1
FeaturesN/A
RatingCatalog
UART0
Comparator channels (#)6
Bootloader (BSL)UART
Approx. price(US$)0.55 | 1ku
Operating temperature range(C)-40 to 105,-40 to 85
Non-volatile memory (kB)2
GPIO pins(#)10
RAM(KB)0.125
Package GroupPDIP|14,QFN|16,TSSOP|14
SPI0
Special I/ON/A
I2C0
USBNo

文档预览

MSP430F2011TPWR器件文档内容

www.ti.com                                                               MSP430F20x3
                                                                         MSP430F20x2
                                                                         MSP430F20x1

                                                                                        SLAS491I AUGUST 2005 REVISED DECEMBER 2012

            MIXED SIGNAL MICROCONTROLLER

FEATURES                                                         Serial Onboard Programming, No External
                                                                    Programming Voltage Needed, Programmable
1                                                                   Code Protection by Security Fuse

Low Supply Voltage Range 1.8 V to 3.6 V                        On-Chip Emulation Logic With Spy-Bi-Wire
Ultra-Low Power Consumption                                       Interface

    Active Mode: 220 A at 1 MHz, 2.2 V                        Family Members:
    Standby Mode: 0.5 A                                           MSP430F2001
    Off Mode (RAM Retention): 0.1 A                                    1KB + 256B Flash Memory
Five Power-Saving Modes                                                 128B RAM
Ultra-Fast Wake-Up From Standby Mode in                            MSP430F2011
    Less Than 1 s                                                       2KB + 256B Flash Memory
16-Bit RISC Architecture, 62.5-ns Instruction                           128B RAM
    Cycle Time                                                       MSP430F2002
Basic Clock Module Configurations:                                     1KB + 256B Flash Memory
    Internal Frequencies up to 16 MHz With                              128B RAM
                                                                     MSP430F2012
         Four Calibrated Frequencies to 1%                               2KB + 256B Flash Memory
    Internal Very Low-Power Low-Frequency                               128B RAM
                                                                     MSP430F2003
         Oscillator                                                       1KB + 256B Flash Memory
    32-kHz Crystal                                                      128B RAM
    External Digital Clock Source                                  MSP430F2013
16-Bit Timer_A With Two Capture/Compare                                 2KB + 256B Flash Memory
    Registers                                                             128B RAM
On-Chip Comparator for Analog Signal
    Compare Function or Slope A/D                               Available in 14-Pin Plastic Small-Outline Thin
    (MSP430F20x1)                                                   Package (TSSOP), 14-Pin Plastic Dual Inline
10-Bit 200-ksps A/D Converter With Internal                       Package (PDIP), and 16-Pin QFN
    Reference, Sample-and-Hold, and Autoscan
    (MSP430F20x2)                                                For Complete Module Descriptions, See the
16-Bit Sigma-Delta A/D Converter With                             MSP430x2xx Family User's Guide (SLAU144)
    Differential PGA Inputs and Internal Reference
    (MSP430F20x3)
Universal Serial Interface (USI) Supporting SPI
    and I2C (MSP430F20x2 and MSP430F20x3)
Brownout Detector

DESCRIPTION

The Texas Instruments MSP430 family of ultra-low-power microcontrollers consist of several devices featuring
different sets of peripherals targeted for various applications. The architecture, combined with five low-power
modes is optimized to achieve extended battery life in portable measurement applications. The device features a
powerful 16-bit RISC CPU, 16-bit registers, and constant generators that contribute to maximum code efficiency.
The digitally controlled oscillator (DCO) allows wake-up from low-power modes to active mode in less than 1 s.

The MSP430F20xx series is an ultra-low-power mixed signal microcontroller with a built-in 16-bit timer and ten
I/O pins. In addition, the MSP430F20x1 has a versatile analog comparator. The MSP430F20x2 and
MSP430F20x3 have built-in communication capability using synchronous protocols (SPI or I2C) and a 10-bit A/D
converter (MSP430F20x2) or a 16-bit sigma-delta A/D converter (MSP430F20x3).

1

           Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
           Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.  Copyright 20052012, Texas Instruments Incorporated
Products conform to specifications per the terms of the Texas
Instruments standard warranty. Production processing does not
necessarily include testing of all parameters.
MSP430F20x3                                                                    www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Typical applications include sensor systems that capture analog signals, convert them to digital values, and then
process the data for display or for transmission to a host system. Stand alone RF sensor front end is another
area of application.

                                                Table 1. Available Options(1)

           TA                                   PACKAGED DEVICES(2)
   -40C to 85C
   -40C to 105C  PLASTIC 14-PIN TSSOP (PW)    PLASTIC 14-PIN DIP (N)         PLASTIC 16-PIN QFN (RSA)

                   MSP430F2001IPW               MSP430F2001IN                        MSP430F2001IRSA
                   MSP430F2011IPW               MSP430F2011IN                        MSP430F2011IRSA
                   MSP430F2002IPW               MSP430F2002IN                        MSP430F2002IRSA
                   MSP430F2012IPW               MSP430F2012IN                        MSP430F2012IRSA
                   MSP430F2003IPW               MSP430F2003IN                        MSP430F2003IRSA
                   MSP430F2013IPW               MSP430F2013IN                        MSP430F2013IRSA

                   MSP430F2001TPW               MSP430F2001TN                       MSP430F2001TRSA
                   MSP430F2011TPW               MSP430F2011TN                       MSP430F2011TRSA
                   MSP430F2002TPW               MSP430F2002TN                       MSP430F2002TRSA
                   MSP430F2012TPW               MSP430F2012TN                       MSP430F2012TRSA
                   MSP430F2003TPW               MSP430F2003TN                       MSP430F2003TRSA
                   MSP430F2013TPW               MSP430F2013TN                       MSP430F2013TRSA

(1) For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI
      web site at www.ti.com.

(2) Package drawings, thermal data, and symbolization are available at www.ti.com/packaging.

2  Submit Documentation Feedback                                               Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                                                                              MSP430F20x3
                                                                                                                                                                        MSP430F20x2
                                                                                                                                                                        MSP430F20x1

                                                                                                                                                 SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Device Pinout, MSP430F20x1
See port schematics section for detailed I/O information.

                                                       PW or N PACKAGE
                                                            (TOP VIEW)

                                      VCC 1                                                                         14                      VSS
            P1.0/TACLK/ACLK/CA0 2
                                                                                                                    13                      XIN/P2.6/TA1
                         P1.1/TA0/CA1 3
                         P1.2/TA1/CA2 4                                                                             12                      XOUT/P2.7
                   P1.3/CAOUT/CA3 5
             P1.4/SMCLK/CA4/TCK 6                                                                                   11                      TEST/SBWTCK
                  P1.5/TA0/CA5/TMS 7
                                                                                                                    10                      RST/NMI/SBWTDIO

                                                                                                                    9 P1.7/CAOUT/CA7/TDO/TDI

                                                                                                                    8 P1.6/TA1/CA6/TDI/TCLK

                                                       RSA PACKAGE
                                                         (TOP VIEW)

                                                       VCC                 NC                VSS                        NC

            P1.0/TACLK/ACLK/CA0 1                                          15 14 12 XIN/P2.6/TA1
                        P1.1/TA0/CA1 2                                                  11 XOUT/P2.7
                        P1.2/TA1/CA2 3                                                  10 TEST/SBWTCK
                                                                                          9 RST/NMI/SBWTDIO
                   P1.3/CAOUT/CA3 4
                                                                           67

                                                       P1.4/SMCLK/CA4/TCK  P1.5/TA0/CA5/TMS  P1.6/TA1/CA6/TDI/TCLK  P1.7/CAOUT/CA7/TDO/TDI

Copyright 20052012, Texas Instruments Incorporated                                                                                                     Submit Documentation Feedback  3
MSP430F20x3                                                                                                www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Device Pinout, MSP430F20x2

See port schematics section for detailed I/O information.

                                  PW or N PACKAGE
                                       (TOP VIEW)

                                                VCC 1      14                VSS
                        P1.0/TACLK/ACLK/A0 2
                                                           13                XIN/P2.6/TA1
                                     P1.1/TA0/A1 3
                                     P1.2/TA1/A2 4         12                XOUT/P2.7
    P1.3/ADC10CLK/A3/VREF-/VeREF- 5
   P1.4/SMCLK/A4/VREF+/VeREF+/TCK 6                        11                TEST/SBWTCK
                     P1.5/TA0/A5/SCLK/TMS 7
                                                           10                RST/NMI/SBWTDIO

                                                           9 P1.7/A7/SDI/SDA/TDO/TDI

                                                           8                 P1.6/TA1/A6/SDO/SCL/TDI/TCLK

                                  RSA PACKAGE
                                    (TOP VIEW)

                                                  DVCC
                                                       AVCC
                                                            DVSS
                                                                    AVSS

                      P1.0/TACLK/ACLK/A0 1             15 14 12 XIN/P2.6/TA1
                                   P1.1/TA0/A1 2                    11 XOUT/P2.7
                                   P1.2/TA1/A2 3                    10 TEST/SBWTCK
                                                                      9 RST/NMI/SBWTDIO
   P1.3/ADC10CLK/A3/VREF-/VeREF- 4
                                                       67

                                  P1.4/SMCLK/A4/VREF+/VeREF+/TCK
                                        P1.5/TA0/A5/SCLK/TMS

                                               P1.6/TA1/A6/SDO/SCL/TDI/TCLK
                                                    P1.7/A7/SDI/SDA/TDO/TDI

4  Submit Documentation Feedback                                                  Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                                           MSP430F20x3
                                                                                                                                     MSP430F20x2
Device Pinout, MSP430F20x3                                                                                                           MSP430F20x1
See port schematics section for detailed I/O information.
                                                                                                              SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                       PW or N PACKAGE
                                                            (TOP VIEW)

                            VCC 1                      14                                          VSS
  P1.0/TACLK/ACLK/A0+ 2
                                                       13                                          XIN/P2.6/TA1
         P1.1/TA0/A0-/A4+ 3
         P1.2/TA1/A1+/A4- 4                            12                                          XOUT/P2.7

             P1.3/VREF/A1- 5                           11                                          TEST/SBWTCK
   P1.4/SMCLK/A2+/TCK 6
P1.5/TA0/A2-/SCLK/TMS 7                                10                                          RST/NMI/SBWTDIO

                                                           9 P1.7/A3-/SDI/SDA/TDO/TDI

                                                           8 P1.6/TA1/A3+/SDO/SCL/TDI/TCLK

                                                       RSA PACKAGE
                                                         (TOP VIEW)

                                                       DVCC
                                                            AVCC
                                                                 DVSS
                                                                         AVSS

P1.0/TACLK/ACLK/A0+ 1                                  15 14 12 XIN/P2.6/TA1
      P1.1/TA0/A0-/A4+ 2                                            11 XOUT/P2.7
      P1.2/TA1/A1+/A4- 3                                            10 TEST/SBWTCK
          P1.3/VREF/A1- 4                                             9 RST/NMI/SBWTDIO

                                                       67

                                                       P1.4/SMCLK/A2+/TCK
                                                            P1.5/TA0/A2-/SCLK/TMS
                                                                  P1.6/TA1/A3+/SDO/SCL/TDI/TCLK
                                                                         P1.7/A3-/SDI/SDA/TDO/TDI

Copyright 20052012, Texas Instruments Incorporated                                                               Submit Documentation Feedback  5
MSP430F20x3                                                                                                                                      www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                  Functional Block Diagram, MSP430F20x1

                                                     VCC    VSS                                                     P1.x & JTAG      P2.x &
                                                                                                                                8  XIN/XOUT

                                                                                                                                             2

   XIN             XOUT

   Basic Clock                    ACLK               Flash  RAM                                         Comparator     Port P1        Port P2
    System+                       SMCLK                                                                      _A+
                                                      2kB   128B                                                         8 I/O          2 I/O
        MCLK                                          1kB   128B                                         8 channel     Interrupt     Interrupt
                                                                                                         input mux   capability,    capability,
                                                                                                                    pull-up/down   pull-up/down
                                                                                                                      resistors      resistors

         16MHz                                  MAB
           CPU                                  MDB

         incl. 16
        Registers

    Emulation                                   Brownout                                                Watchdog    Timer_A2
       (2BP)                                    Protection                                                WDT+
                                                                                                                       2 CC
       JTAG                                                                                             15/16-Bit   Registers
     Interface

   Spy-Bi Wire

                                                                                               RST/NMI

   NOTE: See port schematics section for detailed I/O information.

                                  Functional Block Diagram, MSP430F20x2

                                                     VCC    VSS                                                     P1.x & JTAG      P2.x &
                                                                                                                                8  XIN/XOUT

                                                                                                                                             2

   XIN             XOUT

                                  ACLK                                                                    ADC10     Port P1        Port P2
                                  SMCLK
   Basic Clock                                       Flash  RAM                                            10-bit        8 I/O          2 I/O
    System+                                                                                             8 Channels     Interrupt     Interrupt
                                                      2kB   128B                                         Autoscan    capability,    capability,
        MCLK                                          1kB   128B                                                    pull-up/down   pull-up/down
                                                                                                            DTC       resistors      resistors

         16MHz                                  MAB
           CPU                                  MDB

         incl. 16
        Registers

    Emulation                                   Brownout                                                Watchdog    Timer_A2          USI
       (2BP)                                    Protection                                                WDT+
                                                                                                                       2 CC        Universal
       JTAG                                                                                             15/16-Bit   Registers        Serial
     Interface
                                                                                                                                   Interface
   Spy-Bi Wire                                                                                                                     SPI, I2C

                                                                                               RST/NMI

   NOTE: See port schematics section for detailed I/O information.

6  Submit Documentation Feedback                                                                                    Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                                             MSP430F20x3
                                                                                                                                       MSP430F20x2
                                                                                                                                       MSP430F20x1

                                                                                                                SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                            Functional Block Diagram, MSP430F20x3

                                                            VCC    VSS                                          P1.x & JTAG      P2.x &
                                                                                                                            8  XIN/XOUT

                                                                                                                                         2

            XIN             XOUT

                                  ACLK                                                               SD16_A     Port P1        Port P2
                                  SMCLK
            Basic Clock                                     Flash  RAM                                 16-bit        8 I/O          2 I/O
             System+                                                                                  Sigma-       Interrupt     Interrupt
                                                             2kB   128B                              Delta A/D   capability,    capability,
                 MCLK                                        1kB   128B                              Converter  pull-up/down   pull-up/down
                                                                                                                  resistors      resistors

                  16MHz                                MAB
                    CPU                                MDB

                  incl. 16
                 Registers

             Emulation                                 Brownout                                      Watchdog   Timer_A2          USI
                (2BP)                                  Protection                                      WDT+
                                                                                                                   2 CC        Universal
                JTAG                                                                                 15/16-Bit  Registers        Serial
              Interface
                                                                                                                               Interface
            Spy-Bi Wire                                                                                                        SPI, I2C

                                                                                            RST/NMI

NOTE: See port schematics section for detailed I/O information.

Copyright 20052012, Texas Instruments Incorporated                                                                          Submit Documentation Feedback  7
MSP430F20x3                                                                                                                   www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                    Table 2. Terminal Functions, MSP430F20x1

                     TERMINAL

           NAME                       NO.                                                     DESCRIPTION
                                                        I/O

                               PW, N RSA

                                                             General-purpose digital I/O pin

P1.0/TACLK/ACLK/CA0            2    1           I/O          Timer_A, clock signal TACLK input
                                                             ACLK signal output

                                                             Comparator_A+, CA0 input

                                                             General-purpose digital I/O pin

P1.1/TA0/CA1                   3    2           I/O Timer_A, capture: CCI0A input, compare: Out0 output

                                                             Comparator_A+, CA1 input

                                                             General-purpose digital I/O pin

P1.2/TA1/CA2                   4    3           I/O Timer_A, capture: CCI1A input, compare: Out1 output

                                                             Comparator_A+, CA2 input

P1.3/CAOUT/CA3                 5    4           I/O          General-purpose digital I/O pin
                                                             Comparator_A+, output / CA3 input

                                                             General-purpose digital I/O pin

P1.4/SMCLK/C4/TCK              6    5           I/O          SMCLK signal output
                                                             Comparator_A+, CA4 input

                                                             JTAG test clock, input terminal for device programming and test

                                                             General-purpose digital I/O pin

P1.5/TA0/CA5/TMS               7    6           I/O          Timer_A, compare: Out0 output
                                                             Comparator_A+, CA5 input

                                                             JTAG test mode select, input terminal for device programming and test

                                                             General-purpose digital I/O pin

P1.6/TA1/CA6/TDI/TCLK          8    7           I/O          Timer_A, compare: Out1 output
                                                             Comparator_A+, CA6 input

                                                             JTAG test data input or test clock input during programming and test

P1.7/CAOUT/CA7/TDO/TDI (1)                                   General-purpose digital I/O pin

                               9    8           I/O Comparator_A+, output / CA7 input

                                                             JTAG test data output terminal or test data input during programming and test

                                                             Input terminal of crystal oscillator

XIN/P2.6/TA1                   13   12          I/O General-purpose digital I/O pin

                                                             Timer_A, compare: Out1 output

XOUT/P2.7                      12   11          I/O          Output terminal of crystal oscillator
                                                             General-purpose digital I/O pin(2)

RST/NMI/SBWTDIO                10   9           I            Reset or nonmaskable interrupt input
                                                             Spy-Bi-Wire test data input/output during programming and test

TEST/SBWTCK                    11   10                 Selects test mode for JTAG pins on Port 1. The device protection fuse is
                                                I connected to TEST.

                                                       Spy-Bi-Wire test clock input during programming and test

VCC                            1    16                       Supply voltage

VSS                            14   14                       Ground reference

NC                             NA 13, 15                     Not connected

QFN Pad                        NA Pad NA QFN package pad. Connection to VSS is recommended.

(1) TDO or TDI is selected via JTAG instruction.
(2) If XOUT/P2.7 is used as an input, excess current flows until P2SEL.7 is cleared. This is due to the oscillator output driver connection to

      this pad after reset.

8    Submit Documentation Feedback                                                     Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                         MSP430F20x3
                                                                                   MSP430F20x2
                                                                                   MSP430F20x1

                                                            SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                             Table 3. Terminal Functions, MSP430F20x2

                   TERMINAL

NAME                          NO.                                                                        DESCRIPTION
                                                  I/O
                                                            General-purpose digital I/O pin
                      PW, N RSA                             Timer_A, clock signal TACLK input
                                                            ACLK signal output
P1.0/TACLK/ACLK/A0    2      1                         I/O  ADC10 analog input A0

P1.1/TA0/A1           3      2                         I/O  General-purpose digital I/O pin
P1.2/TA1/A2                                                 Timer_A, capture: CCI0A input, compare: Out0 output
                      4      3                         I/O  ADC10 analog input A1

P1.3/ADC10CLK/A3/     5      4                         I/O  General-purpose digital I/O pin
VREF-/VeREF-                                                Timer_A, capture: CCI1A input, compare: Out1 output
                                                            ADC10 analog input A2
P1.4/SMCLK/A4/VREF+/  6      5 I/O
VeREF+/TCK                                                  General-purpose digital I/O pin
                                                            ADC10 conversion clock output
P1.5/TA0/A5/SCLK/TMS  7      6                         I/O  ADC10 analog input A3
                                                            Input for negative external reference voltage/negative internal reference voltage
P1.6/TA1/A6/SDO/SCL/  8      7                         I/O  output
TDI/TCLK
                                                            General-purpose digital I/O pin
P1.7/A7/SDI/SDA/      9      8                         I/O  SMCLK signal output
TDO/TDI (1)                                                 ADC10 analog input A4
                      13     12                        I/O  Input for positive external reference voltage/positive internal reference voltage
XIN/P2.6/TA1                                                output
                      12     11                        I/O  JTAG test clock, input terminal for device programming and test
XOUT/P2.7
                      10     9                         I    General-purpose digital I/O pin
RST/NMI/SBWTDIO                                             Timer_A, compare: Out0 output
                      11     10                        I    ADC10 analog input A5
TEST/SBWTCK                                                 USI: external clock input in SPI or I2C mode; clock output in SPI mode
                      1      NA                             JTAG test mode select, input terminal for device programming and test
VCC
VSS                   14     NA                             General-purpose digital I/O pin
DVCC                                                        Timer_A, capture: CCI1B input, compare: Out1 output
AVCC                  NA     16                             ADC10 analog input A6
DVSS                                                        USI: Data output in SPI mode; I2C clock in I2C mode
AVSS                  NA     15                             JTAG test data input or test clock input during programming and test
QFN Pad
                      NA     14                             General-purpose digital I/O pin
                                                            ADC10 analog input A7
                      NA     13                             USI: Data input in SPI mode; I2C data in I2C mode
                                                            JTAG test data output terminal or test data input during programming and test
                      NA     Pad                       NA
                                                            Input terminal of crystal oscillator
                                                            General-purpose digital I/O pin
                                                            Timer_A, compare: Out1 output

                                                            Output terminal of crystal oscillator
                                                            General-purpose digital I/O pin(2)

                                                            Reset or nonmaskable interrupt input
                                                            Spy-Bi-Wire test data input/output during programming and test

                                                            Selects test mode for JTAG pins on Port 1. The device protection fuse is
                                                            connected to TEST.
                                                            Spy-Bi-Wire test clock input during programming and test

                                                            Supply voltage

                                                            Ground reference

                                                            Digital supply voltage

                                                            Analog supply voltage

                                                            Digital ground reference

                                                            Analog ground reference

                                                            QFN package pad. Connection to VSS is recommended.

(1) TDO or TDI is selected via JTAG instruction.
(2) If XOUT/P2.7 is used as an input, excess current flows until P2SEL.7 is cleared. This is due to the oscillator output driver connection to

      this pad after reset.

Copyright 20052012, Texas Instruments Incorporated                  Submit Documentation Feedback                                            9
MSP430F20x3                                                                                                                      www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                   Table 4. Terminal Functions, MSP430F20x3

    NAME           TERMINAL                                                                           DESCRIPTION
                                    NO.         I/O

                            PW, N RSA

                                                     General-purpose digital I/O pin

P1.0/TACLK/ACLK/A0+    2           1            I/O  Timer_A, clock signal TACLK input
                                                     ACLK signal output

                                                     SD16_A positive analog input A0

                                                     General-purpose digital I/O pin

P1.1/TA0/A0-/A4+       3           2            I/O  Timer_A, capture: CCI0A input, compare: Out0 output
                                                     SD16_A negative analog input A0

                                                     SD16_A positive analog input A4

                                                     General-purpose digital I/O pin

P1.2/TA1/A1+/A4-       4           3            I/O  Timer_A, capture: CCI1A input, compare: Out1 output
                                                     SD16_A positive analog input A1

                                                     SD16_A negative analog input A4

                                                     General-purpose digital I/O pin

P1.3/VREF/A1-          5           4            I/O  Input for an external reference voltage/internal reference voltage output (can be
                                                     used as mid-voltage)

                                                     SD16_A negative analog input A1

                                                     General-purpose digital I/O pin

P1.4/SMCLK/A2+/TCK     6           5            I/O  SMCLK signal output
                                                     SD16_A positive analog input A2

                                                     JTAG test clock, input terminal for device programming and test

P1.5/TA0/A2-/SCLK/TMS  7           6                     General-purpose digital I/O pin
                                                         Timer_A, compare: Out0 output
                                                I/O SD16_A negative analog input A2
                                                         USI: external clock input in SPI or I2C mode; clock output in SPI mode
                                                         JTAG test mode select, input terminal for device programming and test

P1.6/TA1/A3+/SDO/SCL/  8           7                     General-purpose digital I/O pin
TDI/TCLK                                                 Timer_A, capture: CCI1B input, compare: Out1 output
                                                I/O SD16_A positive analog input A3
                                                         USI: Data output in SPI mode; I2C clock in I2C mode
                                                         JTAG test data input or test clock input during programming and test

                                                     General-purpose digital I/O pin

P1.7/A3-/SDI/SDA/      9           8            I/O  SD16_A negative analog input A3
TDO/TDI (1)                                          USI: Data input in SPI mode; I2C data in I2C mode

XIN/P2.6/TA1                                         JTAG test data output terminal or test data input during programming and test

XOUT/P2.7              13  12                            Input terminal of crystal oscillator
                                                I/O General-purpose digital I/O pin
RST/NMI/SBWTDIO
                                                         Timer_A, compare: Out1 output
TEST/SBWTCK
                       12  11                   I/O  Output terminal of crystal oscillator
VCC                                                  General-purpose digital I/O pin(2)
VSS
DVCC                   10          9            I    Reset or nonmaskable interrupt input
AVCC                                                 Spy-Bi-Wire test data input/output during programming and test
DVSS
AVSS                   11  10                           Selects test mode for JTAG pins on Port 1. The device protection fuse is
QFN Pad                                         I connected to TEST.

                                                        Spy-Bi-Wire test clock input during programming and test

                       1   NA                        Supply voltage

                       14  NA                        Ground reference

                       NA  16                        Digital supply voltage

                       NA  15                        Analog supply voltage

                       NA  14                        Digital ground reference

                       NA  13                        Analog ground reference

                       NA  Pad                  NA QFN package pad. Connection to VSS is recommended.

(1) TDO or TDI is selected via JTAG instruction.
(2) If XOUT/P2.7 is used as an input, excess current flows until P2SEL.7 is cleared. This is due to the oscillator output driver connection to

      this pad after reset.

10  Submit Documentation Feedback                                                              Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                     MSP430F20x3
                                                                                               MSP430F20x2
                                                                                               MSP430F20x1

                                                                                                        SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                        SHORT-FORM DESCRIPTION

CPU                                                                           Program Counter     PC/R0
                                                                                 Stack Pointer    SP/R1
The MSP430 CPU has a 16-bit RISC architecture                                   Status Register   SR/CG1/R2
that is highly transparent to the application. All                                                CG2/R3
operations, other than program-flow instructions, are                        Constant Generator   R4
performed as register operations in conjunction with                    General-Purpose Register  R5
seven addressing modes for source operand and four                      General-Purpose Register  R6
addressing modes for destination operand.                               General-Purpose Register  R7
                                                                        General-Purpose Register  R8
The CPU is integrated with 16 registers that provide                    General-Purpose Register  R9
reduced instruction execution time. The register-to-                    General-Purpose Register  R10
register operation execution time is one cycle of the                   General-Purpose Register  R11
CPU clock.                                                              General-Purpose Register  R12
                                                                        General-Purpose Register  R13
Four of the registers, R0 to R3, are dedicated as                       General-Purpose Register  R14
program counter, stack pointer, status register, and                    General-Purpose Register  R15
constant generator respectively. The remaining                          General-Purpose Register
registers are general-purpose registers.

Peripherals are connected to the CPU using data,
address, and control buses, and can be handled with
all instructions.

Instruction Set

The instruction set consists of 51 instructions with
three formats and seven address modes. Each
instruction can operate on word and byte data.
Table 5 shows examples of the three types of
instruction formats; Table 6 shows the address
modes.

                                        Table 5. Instruction Word Formats

     INSTRUCTION FORMAT                                EXAMPLE                                  OPERATION
Dual operands, source-destination                      ADD R4,R5                              R4 + R5 ---> R5
Single operands, destination only                                                         PC -->(TOS), R8--> PC
                                                        CALL R8                            Jump-on-equal bit = 0
   Relative jump, un/conditional                            JNE

                                        Table 6. Address Mode Descriptions

ADDRESS MODE            S (1)    D (1)                 SYNTAX           EXAMPLE                 OPERATION
                                                                                                 R10 --> R11
Register                                               MOV Rs,Rd        MOV R10,R11        M(2+R5)--> M(6+R6)
                                                                                           M(EDE) --> M(TONI)
Indexed                                                MOV X(Rn),Y(Rm)  MOV 2(R5),6(R6)   M(MEM) --> M(TCDAT)
                                                                                          M(R10) --> M(Tab+R6)
Symbolic (PC relative)                                 MOV EDE,TONI                            M(R10) --> R11
                                                                                               R10 + 2--> R10
Absolute                                               MOV &MEM,&TCDAT                        #45 --> M(TONI)

Indirect                                               MOV @Rn,Y(Rm)    MOV @R10,Tab(R6)

Indirect autoincrement                                 MOV @Rn+,Rm      MOV @R10+,R11

Immediate                                              MOV #X,TONI      MOV #45,TONI

(1) S = source, D = destination

Copyright 20052012, Texas Instruments Incorporated                                     Submit Documentation Feedback  11
MSP430F20x3                                     www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Operating Modes

The MSP430 has one active mode and five software-selectable low-power modes of operation. An interrupt
event can wake the device from any of the five low-power modes, service the request, and restore back to the
low-power mode on return from the interrupt program.

The following six operating modes can be configured by software:
Active mode (AM)

    All clocks are active
Low-power mode 0 (LPM0)

    CPU is disabled
    ACLK and SMCLK remain active
    MCLK is disabled
Low-power mode 1 (LPM1)
    CPU is disabled
    ACLK and SMCLK remain active. MCLK is disabled
    DCO's dc-generator is disabled if DCO not used in active mode
Low-power mode 2 (LPM2)
    CPU is disabled
    MCLK and SMCLK are disabled
    DCO's dc-generator remains enabled
    ACLK remains active
Low-power mode 3 (LPM3)
    CPU is disabled
    MCLK and SMCLK are disabled
    DCO's dc-generator is disabled
    ACLK remains active
Low-power mode 4 (LPM4)
    CPU is disabled
    ACLK is disabled
    MCLK and SMCLK are disabled
    DCO's dc-generator is disabled
    Crystal oscillator is stopped

12  Submit Documentation Feedback               Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                MSP430F20x3
                                                                                                          MSP430F20x2
                                                                                                          MSP430F20x1

                                                                                   SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Interrupt Vector Addresses

The interrupt vectors and the power-up starting address are located in the address range of 0FFFFh to 0FFC0h.
The vector contains the 16-bit address of the appropriate interrupt handler instruction sequence.

If the reset vector (located at address 0FFFEh) contains 0FFFFh (for example, flash is not programmed) the
CPU goes into LPM4 immediately after power-up.

                                                       Table 7. Interrupt Sources

     INTERRUPT SOURCE           INTERRUPT FLAG               SYSTEM                WORD ADDRESS      PRIORITY
                                                           INTERRUPT
              Power-up                 PORIFG
           External reset              RSTIFG              Reset                   0FFFEh            31, highest
        Watchdog Timer+                WDTIFG
        Flash key violation              KEYV              (non)-maskable,                0FFFCh             30
        PC out-of-range(1)              See (2)            (non)-maskable,
                                                           (non)-maskable                 0FFFAh             29
                  NMI                  NMIIFG                                             0FFF8h             28
           Oscillator fault             OFIFG                  maskable                   0FFF6h             27
Flash memory access violation      ACCVIFG (2) (3)             maskable                   0FFF4h             26
                                                               maskable                   0FFF2h             25
Comparator_A+ (MSP430F20x1)                  CAIFG (4)         maskable                   0FFF0h             24
          Watchdog Timer+                                                                 0FFEEh             23
               Timer_A2                      WDTIFG            maskable                   0FFECh             22
               Timer_A2               TACCR0 CCIFG(4)          maskable                   0FFEAh             21
                                TACCR1 CCIFG.TAIFG(2)(4)
                                                               maskable                   0FFE8h             20
     ADC10 (MSP430F20x2)                 ADC10IFG (4)          maskable                   0FFE6h             19
                                SD16CCTL0 SD16OVIFG,           maskable                   0FFE4h             18
    SD16_A (MSP430F20x3)        SD16CCTL0 SD16IFG(2)(4)                                   0FFE2h             17
                                                                                          0FFE0h             16
                   USI           USIIFG, USISTTIFG(2)(4)                           0FFDEh to 0FFC0h  15 to 0, lowest
(MSP430F20x2, MSP430F20x3)
                                 P2IFG.6 to P2IFG.7(2)(4)
      I/O Port P2 (two flags)    P1IFG.0 to P1IFG.7(2)(4)
     I/O Port P1 (eight flags)

            See (5)

(1) A reset is generated if the CPU tries to fetch instructions from within the module register memory address range (0h to 01FFh) or from
      within unused address ranges.

(2) Multiple source flags
(3) (non)-maskable: the individual interrupt-enable bit can disable an interrupt event, but the general interrupt enable cannot.
(4) Interrupt flags are located in the module.
(5) The interrupt vectors at addresses 0FFDEh to 0FFC0h are not used in this device and can be used for regular program code if

      necessary.

Copyright 20052012, Texas Instruments Incorporated                              Submit Documentation Feedback                            13
MSP430F20x3                                                                                            www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Special Function Registers

Most interrupt and module enable bits are collected into the lowest address space. Special function register bits
not allocated to a functional purpose are not physically present in the device. Simple software access is provided
with this arrangement.

Legend      rw:        Bit can be read and written.
            rw-0,1:    Bit can be read and written. It is reset or set by PUC.
            rw-(0,1):  Bit can be read and written. It is reset or set by POR.

                       SFR bit is not present in device.

                                   Table 8. Interrupt Enable Register 1 and 2

   Address  7          6                        5       4                       3       2       1                         0
      00h
                                                ACCVIE  NMIIE                                   OFIE   WDTIE
WDTIE
                                                rw-0    rw-0                                    rw-0                      rw-0
OFIE
NMIIE       Watchdog Timer interrupt enable. Inactive if watchdog mode is selected. Active if Watchdog Timer is configured in
ACCVIE      interval timer mode.
            Oscillator fault interrupt enable
   Address  (Non)maskable interrupt enable
      01h   Flash access violation interrupt enable

            7          6                        5       4                       3       2       1                         0

                                   Table 9. Interrupt Flag Register 1 and 2

   Address  7          6                        5       4                       3       2       1                         0
      02h
                                                        NMIIFG                  RSTIFG  PORIFG  OFIFG  WDTIFG
WDTIFG
                                                        rw-0                    rw-(0)  rw-(1)  rw-1                      rw-(0)
OFIFG
PORIFG      Set on watchdog timer overflow (in watchdog mode) or security key violation.
RSTIFG      Reset on VCC power-on or a reset condition at the RST/NMI pin in reset mode.
NMIIFG      Flag set on oscillator fault.

   Address  Power-On Reset interrupt flag. Set on VCC power-up.
      03h   External reset interrupt flag. Set on a reset condition at RST/NMI pin in reset mode. Reset on VCC power-up.
            Set via RST/NMI pin

            7          6                        5       4                       3       2       1                         0

14  Submit Documentation Feedback                                                       Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                  MSP430F20x3
                                                                                                            MSP430F20x2
Memory Organization                                                                                         MSP430F20x1

                                                                                     SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                       Table 10. Memory Organization

Memory                                                       Size    MSP430F200x       MSP430F201x
Main: interrupt vector                                      Flash
Main: code memory                                           Flash       1KB Flash         2KB Flash
Information memory                                                  0FFFFh-0FFC0h     0FFFFh-0FFC0h
                                                             Size   0FFFFh-0FC00h     0FFFFh-0F800h
RAM                                                         Flash
                                                                         256 Byte          256 Byte
Peripherals                                                  Size   010FFh - 01000h   010FFh - 01000h

                                                            16-bit       128 Byte          128 Byte
                                                             8-bit   027Fh - 0200h     027Fh - 0200h

                                                       8-bit SFR     01FFh - 0100h     01FFh - 0100h
                                                                       0FFh - 010h       0FFh - 010h
                                                                         0Fh - 00h         0Fh - 00h

Flash Memory

The flash memory can be programmed via the Spy-Bi-Wire/JTAG port, or in-system by the CPU. The CPU can
perform single-byte and single-word writes to the flash memory. Features of the flash memory include:

Flash memory has n segments of main memory and four segments of information memory (A to D) of
    64 bytes each. Each segment in main memory is 512 bytes in size.

Segments 0 to n may be erased in one step, or each segment may be individually erased.

Segments A to D can be erased individually, or as a group with segments 0 to n. Segments A to D are also
    called information memory.

Segment A contains calibration data. After reset segment A is protected against programming and erasing. It
    can be unlocked but care should be taken not to erase this segment if the device-specific calibration data is
    required.

Copyright 20052012, Texas Instruments Incorporated                                 Submit Documentation Feedback  15
MSP430F20x3                                                                                                  www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Peripherals

Peripherals are connected to the CPU through data, address, and control busses and can be handled using all
instructions. For complete module descriptions, refer to the MSP430F2xx Family User's Guide.

Oscillator and System Clock

The clock system is supported by the basic clock module that includes support for a 32768-Hz watch crystal
oscillator, an internal very-low-power low-frequency oscillator and an internal digitally-controlled oscillator (DCO).
The basic clock module is designed to meet the requirements of both low system cost and low power
consumption. The internal DCO provides a fast turn-on clock source and stabilizes in less than 1 s. The basic
clock module provides the following clock signals:
Auxiliary clock (ACLK), sourced either from a 32768-Hz watch crystal or the internal LF oscillator.
Main clock (MCLK), the system clock used by the CPU.
Sub-Main clock (SMCLK), the sub-system clock used by the peripheral modules.

    Table 11. DCO Calibration Data (Provided From Factory in Flash Information
                                            Memory Segment A)

    DCO FREQUENCY                  CALIBRATION REGISTER  SIZE  ADDRESS
            1 MHz                         CALBC1_1MHZ    byte    010FFh
            8 MHz                         CALDCO_1MHZ    byte    010FEh
            12 MHz                        CALBC1_8MHZ    byte    010FDh
            16 MHz                        CALDCO_8MHZ    byte    010FCh
                                         CALBC1_12MHZ    byte    010FBh
                                         CALDCO_12MHZ    byte    010FAh
                                         CALBC1_16MHZ    byte    010F9h
                                         CALDCO_16MHZ    byte    010F8h

Brownout

The brownout circuit is implemented to provide the proper internal reset signal to the device during power on and
power off.

Digital I/O

There is one 8-bit I/O port implemented--port P1--and two bits of I/O port P2:
All individual I/O bits are independently programmable.
Any combination of input, output, and interrupt condition is possible.
Edge-selectable interrupt input capability for all the eight bits of port P1 and the two bits of port P2.
Read and write access to port-control registers is supported by all instructions.
Each I/O has an individually programmable pullup or pulldown resistor.

Watchdog Timer (WDT+)

The primary function of the watchdog timer (WDT+) module is to perform a controlled system restart after a
software problem occurs. If the selected time interval expires, a system reset is generated. If the watchdog
function is not needed in an application, the module can be disabled or configured as an interval timer and can
generate interrupts at selected time intervals.

16  Submit Documentation Feedback                              Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                         MSP430F20x3
                                                                                                   MSP430F20x2
                                                                                                   MSP430F20x1

                                                                            SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Timer_A2

Timer_A2 is a 16-bit timer/counter with two capture/compare registers. Timer_A2 can support multiple
capture/compares, PWM outputs, and interval timing. Timer_A2 also has extensive interrupt capabilities.
Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
registers.

                      Table 12. Timer_A2 Signal Connections (MSP430F20x1)

INPUT PIN NUMBER      DEVICE INPUT MODULE                          MODULE   MODULE  OUTPUT PIN NUMBER
                                                                    BLOCK   OUTPUT
PW, N       RSA       SIGNAL                           INPUT NAME    Timer  SIGNAL  PW, N      RSA

2 - P1.0    1 - P1.0       TACLK                       TACLK         CCR0       NA
                            ACLK                        ACLK
2 - P1.0    1 - P1.0       SMCLK                       SMCLK         CCR1      TA0  3 - P1.1   2 - P1.1
3 - P1.1    2 - P1.1       TACLK                       INCLK                        7 - P1.5   6 - P1.5
                             TA0                       CCI0A                   TA1
4 - P1.2    3 - P1.2  ACLK (internal)                  CCI0B                        4 - P1.2   3 - P1.2
                             VSS                        GND                         8 - P1.6   7 - P1.6
                             VCC                         VCC                        13 - P2.6  12 - P2.6
                             TA1                       CCI1A
                           CAOUT
                          (internal)                   CCI1B
                             VSS
                             VCC                        GND
                                                         VCC

            Table 13. Timer_A2 Signal Connections (MSP430F20x2, MSP430F20x3)

INPUT PIN NUMBER      DEVICE INPUT MODULE                          MODULE   MODULE  OUTPUT PIN NUMBER
                                                                    BLOCK   OUTPUT
PW, N       RSA       SIGNAL                           INPUT NAME    Timer  SIGNAL  PW, N      RSA

2 - P1.0    1 - P1.0       TACLK                       TACLK         CCR0       NA
                            ACLK                        ACLK
2 - P1.0    1 - P1.0       SMCLK                       SMCLK         CCR1      TA0  3 - P1.1   2 - P1.1
3 - P1.1    2 - P1.1       TACLK                       INCLK                        7 - P1.5   6 - P1.5
7 - P1.5    6 - P1.5         TA0                       CCI0A                   TA1
                      ACLK (internal)                  CCI0B
4 - P1.2    3 - P1.2         VSS                        GND                         4 - P1.2   3 - P1.2
8 - P1.6    7 - P1.6         VCC                         VCC                        8 - P1.6   7 - P1.6
                             TA1                       CCI1A                        13 - P2.6  12 - P2.6
                             TA1                       CCI1B
                             VSS                        GND
                             VCC                         VCC

Copyright 20052012, Texas Instruments Incorporated                       Submit Documentation Feedback  17
MSP430F20x3                                     www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Comparator_A+ (MSP430F20x1)

The primary function of the comparator_A+ module is to support precision slope analog-to-digital conversions,
battery-voltage supervision, and monitoring of external analog signals.

USI (MSP430F20x2 and MSP430F20x3)

The universal serial interface (USI) module is used for serial data communication and provides the basic
hardware for synchronous communication protocols like SPI and I2C.

ADC10 (MSP430F20x2)

The ADC10 module supports fast, 10-bit analog-to-digital conversions. The module implements a 10-bit SAR
core, sample select control, reference generator and data transfer controller, or DTC, for automatic conversion
result handling, allowing ADC samples to be converted and stored without any CPU intervention.

SD16_A (MSP430F20x3)

The SD16_A module supports 16-bit analog-to-digital conversions. The module implements a 16-bit sigma-delta
core and reference generator. In addition to external analog inputs, internal VCC sense and temperature sensors
are also available.

18  Submit Documentation Feedback               Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                   MSP430F20x3
                                                                                             MSP430F20x2
Peripheral File Map                                                                          MSP430F20x1

ADC10                                                                SLAS491I AUGUST 2005 REVISED DECEMBER 2012
(MSP430F20x2)
SD16_A                         Table 14. Peripherals With Word Access
(MSP430F20x3)
Timer_A                        ADC control 0                         ADC10CTL0   01B0h
                                ADC control 1                         ADC10CTL1   01B2h
Flash Memory                   ADC memory                            ADC10MEM    01B4h
Watchdog Timer+                ADC data transfer start address                   01BCh
                                                                       ADC10SA
ADC10                          General Control                                   0100h
(MSP430F20x2)                  Channel 0 Control                      SD16CTL    0102h
SD16_A                         Interrupt vector word register        SD16CCTL0   0110h
(MSP430F20x3)                  Channel 0 conversion memory                       0112h
USI                                                                     SD16IV
(MSP430F20x2 and MSP430F20x3)  Capture/compare register              SD16MEM0    0174h
                                Capture/compare register                          0172h
Comparator_A+                  Timer_A register                        TACCR1    0170h
(MSP430F20x1)                  Capture/compare control                 TACCR0    0164h
Basic Clock System+            Capture/compare control                           0162h
                                Timer_A control                            TAR    0160h
Port P2                        Timer_A interrupt vector               TACCTL1    012Eh
                                                                       TACCTL0
Port P1                        Flash control 3                                   012Ch
                                Flash control 2                          TACTL    012Ah
Special Function               Flash control 1                            TAIV   0128h

                                Watchdog/timer control                   FCTL3    0120h
                                                                         FCTL2
                                                                         FCTL1     04Ah
                                                                                   049h
                                                                        WDTCTL     048h

                                Table 15. Peripherals With Byte Access             0B0h
                                                                                   0B7h
                                Analog enable                           ADC10AE
                                ADC data transfer control register 1  ADC10DTC1    078h
                                ADC data transfer control register 0  ADC10DTC0    079h
                                                                                   07Ah
                                Channel 0 Input Control               SD16INCTL0   07Bh
                                Analog Enable                            SD16AE    07Ch

                                USI control 0                           USICTL0    05Bh
                                USI control 1                           USICTL1    05Ah
                                USI clock control                      USICKCTL    059h
                                USI bit counter                          USICNT
                                USI shift register                                 053h
                                                                          USISR    058h
                                Comparator_A+ port disable                         057h
                                Comparator_A+ control 2                   CAPD     056h
                                Comparator_A+ control 1                  CACTL2
                                                                         CACTL1    02Fh
                                Basic clock system control 3                       02Eh
                                Basic clock system control 2            BCSCTL3    02Dh
                                Basic clock system control 1            BCSCTL2    02Ch
                                DCO clock frequency control             BCSCTL1    02Bh
                                                                        DCOCTL     02Ah
                                Port P2 resistor enable                            029h
                                Port P2 selection                        P2REN     028h
                                Port P2 interrupt enable                  P2SEL
                                Port P2 interrupt edge select              P2IE    027h
                                Port P2 interrupt flag                    P2IES    026h
                                Port P2 direction                         P2IFG    025h
                                Port P2 output                            P2DIR    024h
                                Port P2 input                            P2OUT     023h
                                                                           P2IN    022h
                                Port P1 resistor enable                            021h
                                Port P1 selection                        P1REN     020h
                                Port P1 interrupt enable                  P1SEL
                                Port P1 interrupt edge select              P1IE    003h
                                Port P1 interrupt flag                    P1IES    002h
                                Port P1 direction                         P1IFG    001h
                                Port P1 output                            P1DIR    000h
                                Port P1 input                            P1OUT
                                                                           P1IN
                                SFR interrupt flag 2
                                SFR interrupt flag 1                       IFG2
                                SFR interrupt enable 2                     IFG1
                                SFR interrupt enable 1                      IE2
                                                                            IE1

Copyright 20052012, Texas Instruments Incorporated                   Submit Documentation Feedback  19
MSP430F20x3                                                                                                                www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Absolute Maximum Ratings(1)                                                                            -0.3 V to 4.1 V
                                                                                                   -0.3 V to VCC + 0.3 V
              Voltage applied at VCC to VSS
              Voltage applied to any pin(2)                                                                 2 mA
                                                                                                      -55C to 150C
              Diode current at any device terminal                                                    -55C to 150C

Tstg  Storage temperature(3)                        Unprogrammed device
                                                    Programmed device

(1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings
      only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating
      conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) All voltages referenced to VSS. The JTAG fuse-blow voltage, VFB, is allowed to exceed the absolute maximum rating. The voltage is
      applied to the TEST pin when blowing the JTAG fuse.

(3) Higher temperature may be applied during board soldering according to the current JEDEC J-STD-020 specification with peak reflow
      temperatures not higher than classified on the device label on the shipping boxes or reels.

Recommended Operating Conditions

Typical values are specified at VCC = 3.3 V and TA = 25C (unless otherwise noted)

                                                                                                   MIN NOM MAX UNIT

VCC Supply voltage                                                     During program execution    1.8     3.6                 V
                                                                       During flash program/erase
                                                                                                   2.2     3.6
                                                                       I version
VSS Supply voltage                                                     T version                        0                      V
                                                                       VCC = 1.8 V,
TA    Operating free-air temperature                                   Duty cycle = 50% 10%      -40                     85  C
                                                                       VCC = 2.7 V,
                                                                       Duty cycle = 50% 10%      -40     105
                                                                       VCC  3.3 V,
                                                                       Duty cycle = 50% 10%      dc                      6

fSYSTE Processor frequency (maximum MCLK frequency)(1)(2)                                          dc                      12 MHz

M

                                                                                                   dc                      16

(1) The MSP430 CPU is clocked directly with MCLK. Both the high and low phase of MCLK must not exceed the pulse width of the
      specified maximum frequency.

(2) Modules might have a different maximum input clock specification. See the specification of the respective module in this data sheet.

                                                                                    Legend :

      System Frequency -MHz  16 MHz                                                                Supply voltage range,
                             12 MHz                                                                during flash memory
                                                                                                   programming
                              6 MHz
                                                                                                   Supply voltage range,
                                                                                                   during program execution

                                     1.8 V 2.2 V    2.7 V              3.3 V 3.6 V

                                                    Supply Voltage -V

    Note: Minimum processor frequency is defined by system clock. Flash program or erase operations require a minimum VCC
               of 2.2 V.

                                                    Figure 1. Safe Operating Area

20    Submit Documentation Feedback                                                 Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                   MSP430F20x3
                                                                                             MSP430F20x2
Electrical Characteristics                                                                   MSP430F20x1

                                                                      SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Active Mode Supply Current Into VCC Excluding External Current

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)(1)(2)

            PARAMETER                     TEST CONDITIONS      TA                   VCC    MIN TYP           MAX UNIT
                                                                                                              270
                               fDCO = fMCLK = fSMCLK = 1 MHz,                       2.2 V  220
                               fACLK = 32768 Hz,                                                                        A
IAM,1MHz    Active mode (AM)   Program executes in flash,                           3V     300                370
            current (1 MHz)    BCSCTL1 = CALBC1_1MHZ,
                               DCOCTL = CALDCO_1MHZ,                                                                    A
                               CPUOFF = 0, SCG0 = 0,
                               SCG1 = 0, OSCOFF = 0                                                               3
                                                                                                                  6
                               fDCO = fMCLK = fSMCLK = 1 MHz,                       2.2 V  190                    4 A
                               fACLK = 32768 Hz,                                                                  7
IAM,1MHz    Active mode (AM)   Program executes in RAM,                             3V     260                  50
            current (1 MHz)                                                                                     60
                               BCSCTL1 = CALBC1_1MHZ,                                                           55 A
                                                                                                                65
                               DCOCTL = CALDCO_1MHZ,

                               CPUOFF = 0, SCG0 = 0,

                               SCG1 = 0, OSCOFF = 0

                               fMCLK = fSMCLK = fACLK = 32768 Hz/8 -40C to 85C    2.2 V  1.2

                               = 4096 Hz,                      105C                2.2 V
                               fDCO = 0 Hz,
                                                               -40C to 85C        3V     1.6
IAM,4kHz    Active mode (AM)   Program executes in flash,
            current (4 kHz)    SELMx = 11, SELS = 1,

                               DIVMx = DIVSx = DIVAx = 11,     105C                3V
                               CPUOFF = 0, SCG0 = 1,

                               SCG1 = 0, OSCOFF = 0

                               fMCLK = fSMCLK = fDCO(0, 0)  100 kHz, -40C to 85C  2.2 V  37

IAM,100kHz  Active mode (AM)   fACLK = 0 Hz,                        105C           2.2 V  40
            current (100 kHz)  Program executes in flash,      -40C to 85C         3V

                               RSELx = 0, DCOx = 0,

                               CPUOFF = 0, SCG0 = 0,           105C                3V
                               SCG1 = 0, OSCOFF = 1

(1) All inputs are tied to 0 V or to VCC. Outputs do not source or sink any current.
(2) The currents are characterized with a Micro Crystal CC4V-T1A SMD crystal with a load capacitance of 9 pF. The internal and external

      load capacitance is chosen to closely match the required 9 pF.

Copyright 20052012, Texas Instruments Incorporated                               Submit Documentation Feedback                        21
MSP430F20x3                                                                                                                                                               www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

             Typical Characteristics - Active Mode Supply Current (Into VCC)

                        ACTIVE MODE CURRENT                                                                                                         ACTIVE MODE CURRENT

                                         vs                                                                                                                          vs

                                        VCC                                                                                                               DCO FREQUENCY
                                   (TA = 25C)                                                                                 4.0
    5.0

    4.0                            fDCO = 16 MHz                                                                                              TA = 85C

    Active Mode Current - mA                                                                                                   3.0
                                                                                                     Active Mode Current - mA
    3.0                                                                                                                                                                                       TA = 25C
                                                                                                                               2.0
                                   fDCO = 12 MHz
    2.0                                                                                                                                       TA = 85C

             fDCO = 8 MHz                                                                                                      1.0 VCC = 3 V

    1.0                                                                                                                                                    TA = 25C

    0.0                                           fDCO = 1 MHz                                                                                VCC = 2.2 V
        1.5
             2.0  2.5              3.0            3.5           4.0                                                            0.0     4.0    8.0          12.0           16.0
                                                                                                                                  0.0

                  VCC - Supply Voltage - V                                                                                                    fDCO - DCO Frequency - MHz

                  Figure 2.                                                                                                                   Figure 3.

22  Submit Documentation Feedback                                                                                                      Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                        MSP430F20x3
                                                                                                  MSP430F20x2
                                                                                                  MSP430F20x1

                                                                           SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Low-Power Mode Supply Currents (Into VCC) Excluding External Current

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)(1) (2)

             PARAMETER                     TEST CONDITIONS          TA             VCC         MIN TYP              MAX UNIT
                                                                                                                       80
                                 fMCLK = 0 MHz,                                    2.2 V                       65
                                 fSMCLK = fDCO = 1 MHz,                                                                        A
ILPM0,1MHz    Low-power mode 0   fACLK = 32,768 Hz,                                3V                          85    100
              (LPM0) current(3)  BCSCTL1 = CALBC1_1MHZ,
                                 DCOCTL = CALDCO_1MHZ,                                                                 48
                                 CPUOFF = 1, SCG0 = 0,
                                 SCG1 = 0, OSCOFF = 0                                                                          A
                                                                                                                       52
                                 fMCLK = 0 MHz,                                    2.2 V                       37
                                 fSMCLK = fDCO(0, 0)  100 kHz,                                                         29
ILPM0,100kHz  Low-power mode 0   fACLK = 0 Hz,                                     3V                          41      31
              (LPM0) current(3)  RSELx = 0, DCOx = 0,                                                                  32 A

                                 CPUOFF = 1, SCG0 = 0,                                                                 34

                                 SCG1 = 0, OSCOFF = 1                                                                 1.2
                                                                                                                         1
ILPM2         Low-power mode 2   fMCLK = fSMCLK = 0 MHz, fDCO = 1   -40C to 85C  2.2 V                       22
              (LPM2) current(4)  MHz,                                    105C      3V                         25     2.3
                                                                                                                         6
                                 fACLK = 32,768 Hz,                 -40C to 85C                                              A
                                 BCSCTL1 = CALBC1_1MHZ,
                                                                         105C                                        1.2
                                 DCOCTL = CALDCO_1MHZ,                                                                1.2
                                                                                                                      2.8
                                 CPUOFF = 1, SCG0 = 0,
                                                                                                                         7
                                 SCG1 = 1, OSCOFF = 0                                                                 0.7
                                                                                                                      0.7
                                                                    -40C                                      0.7    1.6

                                                                    25C           2.2 V                       0.7       5
                                                                                                                               A
                                 fDCO = fMCLK = fSMCLK = 0 MHz,     85C                                       1.4
                                 fACLK = 32,768 Hz,                                                                   0.9
ILPM3,LFXT1   Low-power mode 3   CPUOFF = 1, SCG0 = 1,              105C                                        3    0.9
              (LPM3) current(3)                                     -40C                                      0.9    1.8

                                 SCG1 = 1, OSCOFF = 0               25C                                       0.9       6
                                                                                                                      0.5
                                                                    85C           3V                          1.6    0.5

                                                                    105C                                      3               A
                                                                                                                      1.5
                                                                    -40C                                      0.4
                                                                                                                         4
                                                                    25C           2.2 V                       0.5

                                 fDCO = fMCLK = fSMCLK = 0 MHz,     85C                                       1

ILPM3,VLO     Low-power mode 3   fACLK from internal LF oscillator  105C                                        2
              (LPM3) current(4)  (VLO),                             -40C                                      0.5

                                 CPUOFF = 1, SCG0 = 1,

                                 SCG1 = 1, OSCOFF = 0               25C                                       0.6

                                                                    85C           3V                          1.3

                                                                    105C                                      2.5

                                 fDCO = fMCLK = fSMCLK = 0 MHz,     -40C                                      0.1
                                 fACLK = 0 Hz,
ILPM4         Low-power mode 4   CPUOFF = 1, SCG0 = 1,              25C           2.2 V, 3 V                  0.1
              (LPM4) current(5)                                     85C                                       0.8

                                 SCG1 = 1, OSCOFF = 1               105C                                      2

(1) All inputs are tied to 0 V or to VCC. Outputs do not source or sink any current.
(2) The currents are characterized with a Micro Crystal CC4V-T1A SMD crystal with a load capacitance of 9 pF.
(3) Current for brownout and WDT clocked by SMCLK included.
(4) Current for brownout and WDT clocked by ACLK included.
(5) Current for brownout included.

Copyright 20052012, Texas Instruments Incorporated                              Submit Documentation Feedback    23
MSP430F20x3                                                                                                               www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Schmitt-Trigger Inputs (Ports P1 and P2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                         PARAMETER              TEST CONDITIONS                          VCC          MIN        TYP       MAX    UNIT
VIT+ Positive-going input threshold voltage                                                     0.45 VCC              0.75 VCC      V
                                                                                         2.2 V
                                                                                          3V          1.00                  1.65    V
                                                                                                      1.35                  2.25    V
                                                                                                                      0.55 VCC
VIT- Negative-going input threshold voltage                                              2.2 V  0.25 VCC                    1.20
                                                                                          3V          0.55                  1.65
                                                                                                      0.75
                                                                                                                             1.0
Vhys Input voltage hysteresis (VIT+ - VIT-)                                              2.2 V              0.2              1.0

                                                                                         3V                 0.3

RPull       Pullup/pulldown resistor            For pullup: VIN = VSS,                                      20   35       50 k
CI          Input capacitance                   For pulldown: VIN = VCC
                                                                                                                 5                            pF
                                                VIN = VSS or VCC

Inputs (Ports P1 and P2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                PARAMETER                                  TEST CONDITIONS                          VCC          MIN TYP  MAX UNIT
t(int) External interrupt timing      Port P1, P2: P1.x to P2.x, External trigger pulse         2.2 V, 3 V         20                 ns
                                      width to set interrupt flag(1)

(1) An external signal sets the interrupt flag every time the minimum interrupt pulse width t(int) is met. It may be set even with trigger signals
      shorter than t(int).

Leakage Current (Ports P1 and P2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

Ilkg(Px.y)                   PARAMETER                 TEST CONDITIONS                              VCC               MIN MAX UNIT
            High-impedance leakage current                                                      2.2 V, 3 V                        50 nA
                                                (1) (2)

(1) The leakage current is measured with VSS or VCC applied to the corresponding pins, unless otherwise noted.
(2) The leakage of the digital port pins is measured individually. The port pin is selected for input and the pullup or pulldown resistor is

      disabled.

24          Submit Documentation Feedback                                                Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                              MSP430F20x3
                                                                                                        MSP430F20x2
                                                                                                        MSP430F20x1

                                                                                 SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Outputs (Ports P1 and P2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                      PARAMETER                                 TEST CONDITIONS  VCC            MIN  TYP         MAX                   UNIT
VOH High-level output voltage                                                    2.2 V  VCC - 0.25                 VCC                   V
                                                       I(OHmax) = -1.5 mA (1)    2.2 V                             VCC
VOL Low-level output voltage                           I(OHmax) = -6 mA (2)       3V     VCC - 0.6                 VCC                   V
                                                       I(OHmax) = -1.5 mA(1)      3V    VCC - 0.25                 VCC
                                                       I(OHmax) = -6 mA(2)       2.2 V                    VSS + 0.25
                                                       I(OLmax) = 1.5 mA(1)      2.2 V   VCC - 0.6         VSS + 0.6
                                                       I(OLmax) = 6 mA (2)        3V            VSS       VSS + 0.25
                                                       I(OLmax) = 1.5 mA(1)       3V            VSS        VSS + 0.6
                                                       I(OLmax) = 6 mA (2)                      VSS
                                                                                                VSS

(1) The maximum total current, I(OHmax) and I(OLmax), for all outputs combined should not exceed 12 mA to hold the maximum voltage drop
      specified.

(2) The maximum total current, I(OHmax) and I(OLmax), for all outputs combined should not exceed 48 mA to hold the maximum voltage drop
      specified.

Output Frequency (Ports P1 and P2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

            PARAMETER                                  TEST CONDITIONS                  VCC          MIN TYP  MAX                      UNIT
                                                                                        2.2 V                    10                    MHz
fPx.y       Port output frequency  P1.4/SMCLK, CL = 20 pF, RL = 1 k(1) (2)               3V                      12                    MHz
            (with load)                                                                                          12
                                                                                                                 16
fPortCLK   Clock output frequency P2.0/ACLK, P1.4/SMCLK, CL = 20 pF(2)                 2.2 V
                                                                                         3V

(1) A resistive divider with 2 0.5 k between VCC and VSS is used as load. The output is connected to the center tap of the divider.
(2) The output voltage reaches at least 10% and 90% VCC at the specified toggle frequency.

Copyright 20052012, Texas Instruments Incorporated                                   Submit Documentation Feedback                  25
MSP430F20x3                                                                                                                                                                                    www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                                                     Typical Characteristics - Outputs

                                                   over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                                                          LOW-LEVEL OUTPUT CURRENT                                                                                   LOW-LEVEL OUTPUT CURRENT
                                                                                                                                                                                           vs
                                                                            vs
                                                                                                                                                                     LOW-LEVEL OUTPUT VOLTAGE
                                                                   LOW-LEVEL OUTPUT VOLTAGE                                                          50.0
                                                   30.0

    I OL - Typical Low-Level Output Current - mA          VCC = 2.2 V                  TA = 25C       I OL - Typical Low-Level Output Current - mA          VCC = 3 V  TA = 25C
                                                          P1.7                                                                                               P1.7

                                                   25.0                                                                                              40.0

                                                   20.0                                TA = 85C                                                                        TA = 85C

                                                                                                                                                     30.0

                                                   15.0

                                                                                                                                                    20.0
                                                   10.0

                                                                                                                                                   10.0
                                                   5.0

                                                   0.0                                                                                               0.0
                                                                                                                                                        0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
                                                   0.0    0.5          1.0        1.5  2.0        2.5
                                                                                                                                                                     VOL - Low-Level Output Voltage - V
                                                          VOL - Low-Level Output Voltage - V
                                                                                                                                                                                    Figure 5.
                                                                       Figure 4.

    I OH - Typical High-Level Output Current - mA                  HIGH-LEVEL OUTPUT CURRENT           I OH- Typical High-Level Output Current - mA     0.0       HIGH-LEVEL OUTPUT CURRENT
                                                                                         vs                                                          -10.0                              vs

                                                                   HIGH-LEVEL OUTPUT VOLTAGE                                                                      HIGH-LEVEL OUTPUT VOLTAGE
                                                    0.0
                                                                                                                                                             VCC = 3 V
                                                              VCC = 2.2 V                                                                                    P1.7
                                                              P1.7

                                                   -5.0

                                                   -10.0                                                                                             -20.0

                                                   -15.0                                                                                             -30.0

                                                                                                                                                             TA = 85C

                                                          TA = 85C

                                                   -20.0                                                                                             -40.0

                                                   -25.0  TA = 25C                                                                                              TA = 25C

                                                   0.0    0.5          1.0        1.5  2.0        2.5                                                -50.0
                                                                                                                                                            0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
                                                          VOH - High-Level Output Voltage - V                                                                           VOH - High-Level Output Voltage - V
                                                                                                                                                                                       Figure 7.
                                                                       Figure 6.

26                                                 Submit Documentation Feedback                                                                             Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                           MSP430F20x3
                                                                                                     MSP430F20x2
                                                                                                     MSP430F20x1

                                                                              SLAS491I AUGUST 2005 REVISED DECEMBER 2012

POR and Brownout Reset (BOR)(1)(2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                       PARAMETER                             TEST CONDITIONS   VCC    MIN      TYP          MAX UNIT
                                                                                                                        V
VCC(start)   See Figure 8                              dVCC/dt  3 V/s         2.2 V,        0.7
                                                       dVCC/dt  3 V/s          3V          V(B_IT-)         1.71 V
V(B_IT-)     See Figure 8 through Figure 10            dVCC/dt  3 V/s                                        210 mV
Vhys(B_IT-)  See Figure 8                                                             70               130  2000 s
td(BOR)      See Figure 8
             Pulse duration needed at RST/NMI pin to                                  2                                 s
t(reset)     accept reset internally

(1) The current consumption of the brownout module is already included in the ICC current consumption data. The voltage level V(B_IT-) +
      Vhys(B_IT-)is  1.8 V.

(2) During power up, the CPU begins code execution following a period of td(BOR) after VCC = V(B_IT-) + Vhys(B_IT-). The default DCO settings
      must not be changed until VCC  VCC(min), where VCC(min) is the minimum supply voltage for the desired operating frequency.

             VCC

                             Vhys(B_IT-)

                  V(B_IT-)
             VCC(s t ar t )

             1

             0
                                                            t d(BOR)

                    Figure 8. POR/Brownout Reset (BOR) vs Supply Voltage

Copyright 20052012, Texas Instruments Incorporated                         Submit Documentation Feedback  27
MSP430F20x3                                                                                                                                        www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                           Typical Characteristics - POR/Brownout Reset (BOR)

                     2                                    VCC                                                            t pw

                            VCC = 3 V                     3V
                             Typical Conditions
    VCC(drop) - V  1.5

                     1
                                                                                                    VCC(drop)

                   0.5

                    0                   1           1000
                   0.001   tpw - Pulse Width - s

                                                                                                               1 ns                          1 ns
                                                                                                                         tpw - Pulse Width - s

                           Figure 9. VCC(drop) Level With a Square Voltage Drop to Generate a POR/Brownout Signal

                                                          VCC                                                            t pw

                     2                                    3V
                           VCC = 3 V
    VCC(drop) - V
                   1.5 Typical Conditions

                     1                                    VCC(drop)
                   0.5
                                                                                                                         tf = tr
                     0
                    0.001                        1  1000                                                             tf           tr

                           tpw - Pulse Width - s                                                                    tpw - Pulse Width - s

                           Figure 10. VCC(drop) Level With a Triangle Voltage Drop to Generate a POR/Brownout Signal

28                 Submit Documentation Feedback                                                               Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                 MSP430F20x3
                                                                                                           MSP430F20x2
                                                                                                           MSP430F20x1

                                                                                    SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Main DCO Characteristics

All ranges selected by RSELx overlap with RSELx + 1: RSELx = 0 overlaps RSELx = 1, ... RSELx = 14
    overlaps RSELx = 15.

DCO control bits DCOx have a step size as defined by parameter SDCO.

Modulation control bits MODx select how often fDCO(RSEL,DCO+1) is used within the period of 32 DCOCLK

     cycles. The frequency fDCO(RSEL,DCO) is used for the remaining cycles. The frequency is an average equal to:

     faverage  =             32 fDCO(RSEL,DCO) fDCO(RSEL,DCO+1)
                  MOD fDCO(RSEL,DCO) + (32 MOD) fDCO(RSEL,DCO+1)

DCO Frequency

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

               PARAMETER                                     TEST CONDITIONS        VCC         MIN TYP    MAX     UNIT
                                           RSELx < 14                                                        3.6
                                                                                                1.8          3.6     V
                                                                                                             3.6
VCC            Supply voltage              RSELx = 14                                           2.2                MHz
                                                                                                           0.14    MHz
                                           RSELx = 15                                           3.0        0.17    MHz
                                                                                                           0.20    MHz
fDCO(0,0)      DCO frequency (0, 0)        RSELx = 0, DCOx = 0, MODx = 0            2.2 V, 3 V 0.06        0.28    MHz
fDCO(0,3)      DCO frequency (0, 3)        RSELx = 0, DCOx = 3, MODx = 0                                   0.40    MHz
fDCO(1,3)      DCO frequency (1, 3)        RSELx = 1, DCOx = 3, MODx = 0            2.2 V, 3 V 0.07        0.54    MHz
fDCO(2,3)      DCO frequency (2, 3)        RSELx = 2, DCOx = 3, MODx = 0                                   0.77    MHz
fDCO(3,3)      DCO frequency (3, 3)        RSELx = 3, DCOx = 3, MODx = 0            2.2 V, 3 V 0.10        1.06    MHz
fDCO(4,3)      DCO frequency (4, 3)        RSELx = 4, DCOx = 3, MODx = 0                                   1.50    MHz
fDCO(5,3)      DCO frequency (5, 3)        RSELx = 5, DCOx = 3, MODx = 0            2.2 V, 3 V 0.14        2.10    MHz
fDCO(6,3)      DCO frequency (6, 3)        RSELx = 6, DCOx = 3, MODx = 0                                   3.00    MHz
fDCO(7,3)      DCO frequency (7, 3)        RSELx = 7, DCOx = 3, MODx = 0            2.2 V, 3 V 0.20        4.30    MHz
fDCO(8,3)      DCO frequency (8, 3)        RSELx = 8, DCOx = 3, MODx = 0                                   5.50    MHz
fDCO(9,3)      DCO frequency (9, 3)        RSELx = 9, DCOx = 3, MODx = 0            2.2 V, 3 V 0.28        7.30    MHz
fDCO(10,3)     DCO frequency (10, 3)       RSELx = 10, DCOx = 3, MODx = 0                                  9.60    MHz
fDCO(11,3)     DCO frequency (11, 3)       RSELx = 11, DCOx = 3, MODx = 0           2.2 V, 3 V 0.39        13.9    MHz
fDCO(12,3)     DCO frequency (12, 3)       RSELx = 12, DCOx = 3, MODx = 0                                  18.5    MHz
fDCO(13,3)     DCO frequency (13, 3)       RSELx = 13, DCOx = 3, MODx = 0           2.2 V, 3 V 0.54        26.0
fDCO(14,3)     DCO frequency (14, 3)       RSELx = 14, DCOx = 3, MODx = 0
fDCO(15,3)     DCO frequency (15, 3)       RSELx = 15, DCOx = 3, MODx = 0           2.2 V, 3 V 0.80
fDCO(15,7)     DCO frequency (15, 7)       RSELx = 15, DCOx = 7, MODx = 0
               Frequency step between                                               2.2 V, 3 V 1.10
SRSEL          range RSEL and RSEL+1       SRSEL = fDCO(RSEL+1,DCO)/fDCO(RSEL,DCO)
                                                                                    2.2 V, 3 V 1.60

                                                                                    2.2 V, 3 V 2.50

                                                                                    2.2 V, 3 V 3.00

                                                                                    2.2 V, 3 V 4.30

                                                                                    2.2 V, 3 V 6.00

                                                                                    2.2 V, 3 V 8.60

                                                                                    3V          12.0

                                                                                    3V          16.0

                                                                                    2.2 V, 3 V             1.55 ratio

SDCO           Frequency step between tap  SDCO = fDCO(RSEL,DCO+1)/fDCO(RSEL,DCO)   2.2 V, 3 V 1.05 1.08   1.12
               DCO and DCO+1                                                                                 60 %

               Duty cycle                  Measured at P1.4/SMCLK                   2.2 V, 3 V  40     50

Copyright 20052012, Texas Instruments Incorporated                               Submit Documentation Feedback  29
MSP430F20x3                                                                                                       www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Calibrated DCO Frequencies - Tolerance at Calibration

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                       TEST CONDITIONS                           TA  VCC    MIN TYP     MAX UNIT
             Frequency tolerance at calibration                                                         -1 0.2       +1 %
                                                                                           25C 3 V
                                                                                                                  1.010 MHz
                                                 BCSCTL1 = CALBC1_1MHZ,
                                                                                                                  8.080 MHz
fCAL(1MHz)   1-MHz calibration value             DCOCTL = CALDCO_1MHZ,                     25C 3 V 0.990     1
                                                                                                                  12.12 MHz
                                                 Gating time: 5 ms
                                                                                                                  16.16 MHz
                                                 BCSCTL1 = CALBC1_8MHZ,

fCAL(8MHz)   8-MHz calibration value             DCOCTL = CALDCO_8MHZ,                     25C 3 V 7.920     8

                                                 Gating time: 5 ms

                                                 BCSCTL1 = CALBC1_12MHZ,

fCAL(12MHz)  12-MHz calibration value            DCOCTL = CALDCO_12MHZ,                    25C 3 V 11.88     12

                                                 Gating time: 5 ms

                                                 BCSCTL1 = CALBC1_16MHZ,

fCAL(16MHz)  16-MHz calibration value            DCOCTL = CALDCO_16MHZ,                    25C 3 V 15.84     16

                                                 Gating time: 2 ms

Calibrated DCO Frequencies - Tolerance Over Temperature 0C to 85C

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

             PARAMETER                 TEST CONDITIONS                              TA         VCC    MIN TYP MAX UNIT
                                                                              0C to 85C
              1-MHz tolerance over                                                             3V     -2.5 0.5 +2.5 %
              temperature

             8-MHz tolerance over                                             0C to 85C      3V     -2.5 1.0 +2.5 %
             temperature

             12-MHz tolerance over                                            0C to 85C      3V     -2.5 1.0 +2.5 %
             temperature

             16-MHz tolerance over                                            0C to 85C      3V     -3 2.0     +3 %
             temperature

fCAL(1MHz)   1-MHz calibration value  BCSCTL1 = CALBC1_1MHZ,                  0C to 85C      2.2 V   0.97   1 1.03
                                      DCOCTL = CALDCO_1MHZ,                                     3V    0.975   1 1.025 MHz
                                      Gating time: 5 ms                                        3.6 V          1 1.03
                                                                                                       0.97

                                      BCSCTL1 = CALBC1_8MHZ,                                   2.2 V  7.76    8 8.4
                                      DCOCTL = CALDCO_8MHZ,
fCAL(8MHz)   8-MHz calibration value  Gating time: 5 ms                       0C to 85C      3V     7.8     8 8.2 MHz

                                                                                               3.6 V  7.6     8 8.24

                                                     BCSCTL1 = CALBC1_12MHZ,                   2.2 V  11.7    12 12.3
                                                                                                3V
fCAL(12MHz) 12-MHz calibration value DCOCTL = CALDCO_12MHZ,                   0C to 85C      3.6 V  11.7    12 12.3 MHz
                                                     Gating time: 5 ms
                                                                                                      11.7    12 12.3

                                                     BCSCTL1 = CALBC1_16MHZ,  0C to 85C       3V    15.52   16 16.48
                                                                                               3.6 V      15                    MHz
fCAL(16MHz) 16-MHz calibration value DCOCTL = CALDCO_16MHZ,
                                                     Gating time: 2 ms                                        16 16.48

30  Submit Documentation Feedback                                                          Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                               MSP430F20x3
                                                                                                         MSP430F20x2
                                                                                                         MSP430F20x1

                                                                                  SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Calibrated DCO Frequencies - Tolerance Over Supply Voltage VCC

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                   PARAMETER                         TEST CONDITIONS   TA               VCC       MIN TYP   MAX    UNIT
                 1-MHz tolerance over VCC                             25C        1.8 V to 3.6 V               +3    %
                 8-MHz tolerance over VCC   BCSCTL1 = CALBC1_1MHZ,    25C        1.8 V to 3.6 V  -3    2     +3    %
                 12-MHz tolerance over VCC  DCOCTL = CALDCO_1MHZ,     25C        2.2 V to 3.6 V               +3    %
                 16-MHz tolerance over VCC  Gating time: 5 ms         25C         3 V to 3.6 V   -3    2     +3    %

fCAL(1MHz) 1-MHz calibration value                                                                -3    2

                                                                                                  -6    2

                                                                      25C 1.8 V to 3.6 V         0.97  1   1.03 MHz

                                            BCSCTL1 = CALBC1_8MHZ,

fCAL(8MHz) 8-MHz calibration value          DCOCTL = CALDCO_8MHZ,     25C 1.8 V to 3.6 V         7.76  8   8.24 MHz

                                            Gating time: 5 ms

                                            BCSCTL1 = CALBC1_12MHZ,

fCAL(12MHz) 12-MHz calibration value        DCOCTL = CALDCO_12MHZ,    25C 2.2 V to 3.6 V 11.64         12  12.36 MHz

                                            Gating time: 5 ms

fCAL(16MHz) 16-MHz calibration value        BCSCTL1 = CALBC1_16MHZ,   25C 3 V to 3.6 V           15    16  16.48 MHz
                                            DCOCTL = CALDCO_16MHZ,
                                            Gating time: 2 ms

Calibrated DCO Frequencies - Overall Tolerance

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

PARAMETER                             TEST CONDITIONS                    TA             VCC       MIN TYP   MAX UNIT
                                                                                  1.8 V to 3.6 V               +5 %
      1-MHz tolerance                                           I: -40C to 85C                  -5    2     +5 %
      overall                                                  T: -40C to 105C                               +5 %
                                                                                                               +6 %
             8-MHz tolerance                                    I: -40C to 85C  1.8 V to 3.6 V  -5    2
             overall                                           T: -40C to 105C                            1.05 MHz

             12-MHz                                             I: -40C to 85C  2.2 V to 3.6 V  -5    2    8.4 MHz
             tolerance overall                                 T: -40C to 105C
                                                                                                            12.6 MHz
             16-MHz                                             I: -40C to 85C  3 V to 3.6 V    -6    3
             tolerance overall                                 T: -40C to 105C                               17 MHz

fCAL(1MHz)   1-MHz              BCSCTL1 = CALBC1_1MHZ,          I: -40C to 85C  1.8 V to 3.6 V  0.95  1
             calibration value  DCOCTL = CALDCO_1MHZ,          T: -40C to 105C
                                Gating time: 5 ms

fCAL(8MHz)   8-MHz              BCSCTL1 = CALBC1_8MHZ,          I: -40C to 85C  1.8 V to 3.6 V  7.6   8
             calibration value  DCOCTL = CALDCO_8MHZ,          T: -40C to 105C
                                Gating time: 5 ms

fCAL(12MHz)  12-MHz             BCSCTL1 = CALBC1_12MHZ,         I: -40C to 85C  2.2 V to 3.6 V  11.4  12
             calibration value  DCOCTL = CALDCO_12MHZ,         T: -40C to 105C
                                Gating time: 5 ms

fCAL(16MHz)  16-MHz             BCSCTL1 = CALBC1_16MHZ,         I: -40C to 85C  3 V to 3.6 V    15    16
             calibration value  DCOCTL = CALDCO_16MHZ,         T: -40C to 105C
                                Gating time: 2 ms

Copyright 20052012, Texas Instruments Incorporated                             Submit Documentation Feedback    31
MSP430F20x3                                                                                                                                                      www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                     Typical Characteristics - Calibrated 1-MHz DCO Frequency

                  CALIBRATED 1-MHz FREQUENCY                                                                                         CALIBRATED 1-MHz FREQUENCY
                                         vs                                                                                                                 vs

                               TEMPERATURE                                                                                                     SUPPLY VOLTAGE
    1.03                                                                                                              1.03

    1.02                                                                                                              1.02

          VCC = 1.8 V

    1.01                                                                                                              1.01                        TA = 105 C
    Frequency - MHz                                                                                                                               TA = 85 C
                                                                                                     Frequency - MHz                               TA = 25 C
    1.00 VCC = 2.2 V                            VCC = 3.0 V                                                           1.00
                                                                                                                                                  TA = -40 C
    0.99                                                                                                              0.99

              VCC = 3.6 V                                                                                             0.98
    0.98

    0.97                                                                                                              0.97
        -50.0 -25.0
                           0.0 25.0 50.0 75.0     100.0                                                               1.5   2.0  2.5         3.0           3.5   4.0
                           TA - Temperature - C
                                                                                                                                 VCC - Supply Voltage - V
                               Figure 11.
                                                                                                                                 Figure 12.

32  Submit Documentation Feedback                                                                                           Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                               MSP430F20x3
                                                                                                         MSP430F20x2
                                                                                                         MSP430F20x1

                                                                                  SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Wake-Up From Lower-Power Modes (LPM3, LPM4)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

             PARAMETER                                         TEST CONDITIONS    VCC              MIN  TYP MAX UNIT
                                                                                                                       2
                                                       BCSCTL1 = CALBC1_1MHZ,
                                                       DCOCTL = CALDCO_1MHZ

             DCO clock wake-up time                    BCSCTL1 = CALBC1_8MHZ,     2.2 V, 3 V                           1.5
             from LPM3 or LPM4(1)                      DCOCTL = CALDCO_8MHZ                                                     s
tDCO,LPM3/4
                                                       BCSCTL1 = CALBC1_12MHZ,                                           1
                                                       DCOCTL = CALDCO_12MHZ

                                                       BCSCTL1 = CALBC1_16MHZ,    3V                                   1
                                                       DCOCTL = CALDCO_16MHZ

tCPU,LPM3/4  CPU wake-up time from                                                                      1 / fMCLK +
             LPM3 or LPM4(2)                                                                            tClock,LPM3/4

(1) The DCO clock wake-up time is measured from the edge of an external wake-up signal (for example, port interrupt) to the first clock
      edge observable externally on a clock pin (MCLK or SMCLK).

(2) Parameter applicable only if DCOCLK is used for MCLK.

             Typical Characteristics - DCO Clock Wake-Up Time From LPM3 or LPM4

                                                                DCO WAKE-UP TIME FROM LPM3
                                                                                      vs

                                                                           DCO FREQUENCY

                                            10.00

                        DCO Wake Time - us            RSELx = 0...11              RSELx = 12...15
                                            1.00

                                            0.10                      1.00        10.00
                                               0.10

                                                       DCO Frequency - MHz

                                                                      Figure 13.

Copyright 20052012, Texas Instruments Incorporated                                              Submit Documentation Feedback         33
MSP430F20x3                                                                                                                   www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Crystal Oscillator, XT1, Low-Frequency Mode(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                                TEST CONDITIONS                 VCC       MIN TYP MAX UNIT
                                              XTS = 0, LFXT1Sx = 0 or 1             1.8 V to 3.6 V
fLFXT1,LF         LFXT1 oscillator crystal                                                                             32768         Hz
                  frequency, LF mode 0, 1

fLFXT1,LF,logic  LFXT1 oscillator logic level                                       1.8 V to 3.6 V 10000 32768 50000 Hz
                 square wave input frequency, XTS = 0, LFXT1Sx = 3
                 LF mode

OALF             Oscillation allowance for    XTS = 0, LFXT1Sx = 0,                                                    500
                 LF crystals                  fLFXT1,LF = 32768 Hz, CL,eff = 6 pF                                                           k

                                              XTS = 0, LFXT1Sx = 0,                                                    200
                                              fLFXT1,LF = 32768 Hz, CL,eff = 12 pF
                                                                                                                          1
                                              XTS = 0, XCAPx = 0

CL,eff           Integrated effective load    XTS = 0, XCAPx = 1                                                       5.5
                 capacitance, LF mode(2)      XTS = 0, XCAPx = 2                                                                           pF

                                                                                                                       8.5

                                              XTS = 0, XCAPx = 3                                                       11

                 Duty cycle, LF mode          XTS = 0, Measured at P1.0/ACLK,       2.2 V, 3 V      30                 50     70 %
                 Oscillator fault frequency,  fLFXT1,LF = 32768 Hz                  2.2 V, 3 V
fFault,LF        LF mode(3)                                                                         10                        10000 Hz
                                              XTS = 0, LFXT1Sx = 3(4)

(1) To improve EMI on the XT1 oscillator, the following guidelines should be observed.
      (a) Keep the trace between the device and the crystal as short as possible.
      (b) Design a good ground plane around the oscillator pins.
      (c) Prevent crosstalk from other clock or data lines into oscillator pins XIN and XOUT.
      (d) Avoid running PCB traces underneath or adjacent to the XIN and XOUT pins.
      (e) Use assembly materials and praxis to avoid any parasitic load on the oscillator XIN and XOUT pins.
      (f) If conformal coating is used, ensure that it does not induce capacitive/resistive leakage between the oscillator pins.
      (g) Do not route the XOUT line to the JTAG header to support the serial programming adapter as shown in other documentation. This
          signal is no longer required for the serial programming adapter.

(2) Includes parasitic bond and package capacitance (approximately 2 pF per pin).

      Since the PCB adds additional capacitance, it is recommended to verify the correct load by measuring the ACLK frequency. For a
      correct setup, the effective load capacitance should always match the specification of the used crystal.
(3) Frequencies below the MIN specification set the fault flag. Frequencies above the MAX specification do not set the fault flag.
      Frequencies in between might set the flag.
(4) Measured with logic-level input frequency but also applies to operation with crystals.

Internal Very-Low-Power Low-Frequency Oscillator (VLO)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                                               TA             VCC         MIN TYP                   MAX    UNIT
                                                                  -40C to 85C     2.2 V, 3 V                                   20  kHz
fVLO             VLO frequency                                                                                      4  12        22
                                                                       105C

dfVLO/dT         VLO frequency temperature drift(1)        I: -40C to 85C         2.2 V, 3 V                         0.5           %/C
                                                          T: -40C to 105C

dfVLO/dVCC       VLO frequency supply voltage drift(2)              25C            1.8 V to 3.6 V                     4             %/V

(1) Calculated using the box method:
      I: (MAX(-40 to 85C) - MIN(-40 to 85C)) / MIN(-40 to 85C) / (85C - (-40C))
      T: (MAX(-40 to 105C) - MIN(-40 to 105C)) / MIN(-40 to 105C) / (105C - (-40C))

(2) Calculated using the box method: (MAX(1.8 to 3.6 V) - MIN(1.8 to 3.6 V)) / MIN(1.8 to 3.6 V) / (3.6 V - 1.8 V)

Timer_A

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                 PARAMETER                                  TEST CONDITIONS         VCC             MIN TYP                   MAX    UNIT
                                                                                    2.2 V                                        10  MHz
fTA              Timer_A clock frequency        Internal: SMCLK, ACLK                                                            16
                                                External: TACLK, INCLK               3V
                                                Duty cycle = 50% 10%

tTA,cap          Timer_A capture timing         TA0, TA1                            2.2 V, 3 V      20                               ns

34         Submit Documentation Feedback                                            Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                                                                         MSP430F20x3
                                                                                                                                                                   MSP430F20x2
                                                                                                                                                                   MSP430F20x1

                                                                                                                                            SLAS491I AUGUST 2005 REVISED DECEMBER 2012

USI, Universal Serial Interface (MSP430F20x2, MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                            PARAMETER                             TEST CONDITIONS                                                           VCC         MIN TYP                MAX    UNIT
fUSI USI clock frequency                                                                                                                    2.2 V                                 10  MHz
                                                            External: SCLK,                                                                                                       16
                                                            Duty cycle = 50% 10%,                                                           3V
                                                            SPI slave mode

VOL,I2C Low-level output voltage on SDA and SCL             USI module in I2C mode,                                                         2.2 V, 3 V  VSS                    VSS + 0.4 V
                                                            I(OLmax) = 1.5 mA

                 Typical Characteristics, USI Low-Level Output Voltage on SDA and SCL
                                              (MSP430F20x2, MSP430F20x3)

            USI LOW-LEVEL OUTPUT VOLTAGE                                                                                                    USI LOW-LEVEL OUTPUT VOLTAGE
                                    vs
                                                                                                                                                             vs
                        OUTPUT CURRENT
5.0                                                                                                                                                            OUTPUT CURRENT
                                                                                                                                       5.0
         VCC = 2.2 V
                                                                                                                                            VCC = 3 V                          TA = 25C
                                                              TA = 25C
4.0
I OL - Low-Level Output Current - mA                                                                                                   4.0
                                                                                                 I OL - Low-Level Output Current - mA
3.0                                                                                                                                    3.0                                     TA = 85C

                                                       TA = 85C

2.0                                                                                                                                    2.0

1.0                                                                                                                                    1.0

0.0                                                                                                                                    0.0

            0.0  0.2  0.4              0.6             0.8        1.0                                                                  0.0  0.2         0.4         0.6        0.8        1.0

                 VOL - Low-Level Output Voltage - V                                                                                         VOL - Low-Level Output V oltage - V

                      Figure 14.                                                                                                                        Figure 15.

Copyright 20052012, Texas Instruments Incorporated                                                                                                  Submit Documentation Feedback           35
MSP430F20x3                                                                                                   www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Comparator_A+ (MSP430F20x1)(1)

over recommended operating free-air temperature range (unless otherwise noted)

             PARAMETER                                   TEST CONDITIONS        VCC         MIN TYP           MAX    UNIT
                                          CAON = 1, CARSEL = 0, CAREF = 0       2.2 V                     25     40   A
I(DD)                                                                            3V                       45     60   A
                                                                                                          30     50
I(Refladder/RefDiode)                     CAON = 1, CARSEL = 0, CAREF = 1/2/3,  2.2 V                     45     71
                                          No load at P1.0/CA0 and P1.1/CA1       3V
                                                                                                0
VIC          Common-mode input voltage    CAON = 1                              2.2 V, 3 V                    VCC - 1 V
             range                                                                          0.23 0.24

V(Ref025)    Voltage at 0.25 VCC node /   PCA0 = 1, CARSEL = 1, CAREF = 1,      2.2 V, 3 V  0.47 0.48         0.25
V(Ref050)    VCC                          No load at P1.0/CA0 and P1.1/CA1                  390 480
V(RefVT)     Voltage at 0.5 VCC node /                                          2.2 V, 3 V  400 490           0.5
Vp - VS      VCC                          PCA0 = 1, CARSEL = 1, CAREF = 2,         2.2 V     -30
Vhys                                      No load at P1.0/CA0 and P1.1/CA1          3V                        540
             See Figure 20 and Figure 21                                                        0 0.7                  mV
t(response)                               PCA0 = 1, CARSEL = 1, CAREF = 3,      2.2 V, 3 V    80 165
             Offset voltage(2)            No load at P1.0/CA0 and P1.1/CA1,     2.2 V, 3 V    70 120          550
             Input hysteresis             TA = 85C                                          1.4 1.9
                                                                                   2.2 V     0.9 1.5           30 mV
             Response time                CAON = 1                                  3V                        1.4 mV
             (low-high and high-low)                                               2.2 V                      300
                                          TA = 25C, Overdrive 10 mV,               3V
                                          Without filter: CAF = 0(3)                                                    ns
                                          (see Figure 16 and Figure 17)                                       240

                                          TA = 25C, Overdrive 10 mV,                                         2.8
                                          With filter: CAF = 1(3)                                                       s
                                          (see Figure 16 and Figure 17)
                                                                                                              2.2

(1) The leakage current for the Comparator_A+ terminals is identical to Ilkg(Px.y) specification.
(2) The input offset voltage can be cancelled by using the CAEX bit to invert the Comparator_A+ inputs on successive measurements. The

      two successive measurements are then summed together.

(3) Response time measured at P1.3/CAOUT

36     Submit Documentation Feedback                                            Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                      MSP430F20x3
                                                                                                                MSP430F20x2
            0 V VCC                                                                                             MSP430F20x1
                01
                                                                                        SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                                                        CAF

                         CAON

                                                                        Low Pass Filter      To Internal
                                                                                             Modules
            V+ +                                               0                     0
            V- _                                                                             CAOUT
                                                               1                     1

                                                                                                                 Set CAIFG
                                                                                                                 Flag

                                                                                  2.0 s

                  Figure 16. Block Diagram of Comparator_A+ Module

                                       Overdrive                                     VCAOUT
                               V-

                                                       400 mV           t(response)
                                                          V+

                               Figure 17. Overdrive Definition

            Figure 18. Comparator_A+ Short Resistance Test Condition

                                                               CASHORT

                         CA0                                            CA1

                                                                  1

                     +                                 Comparator_A+                         IOUT = 10A
            VIN                                        CASHORT = 1

                      -

            Figure 19. Comparator_A+ Short Resistance Test Condition

Copyright 20052012, Texas Instruments Incorporated                                        Submit Documentation Feedback  37
MSP430F20x3                                                                                                                                                                              www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

         Typical Characteristics, Comparator_A+ (MSP430x20x1)

                                       V(RefVT)                                                                                                                         V(RefVT)
                                          vs                                                                                                                               vs

                                 TEMPERATURE                                                                                                                     TEMPERATURE

                                    (VCC = 3 V)                                                                                                                     (VCC = 2.2 V)
    650                                                                                                                              650

                                                             VCC = 3 V                                                                                                                   VCC = 2.2 V

    600                                                                                                                              600
    V(REFVT) - Reference Volts -mV
                                                                                                     V(REFVT) - Reference Volts -mV
                                               Typical                                                                                                                          Typical
    550                                                                                                                              550

    500                                                                                                                              500

    450                                                                                                                              450

    400                                                                                                                              400
        -45 -25 -5 15 35 55 75 95 115                                                                                                    -45 -25 -5 15 35 55 75 95 115

                         TA - Free-Air Temperature - C                                                                                                   TA - Free-Air Temperature - C

                                    Figure 20.                                                                                                                       Figure 21.

                                                                        SHORT RESISTANCE
                                                                                     vs

                                                                                  VIN/VCC

                                   100.00

         Short Resistance - kOhms                                             VCC = 1.8V

                                   10.00                     VCC = 2.2V
                                                             VCC = 3.0V

                                                                              VCC = 3.6V

                                   1.00

                                                        0.0  0.2         0.4                                                         0.6  0.8  1.0

                                                             VIN/VCC - Normalized Input Voltage - V/V

                                                                         Figure 22.

38  Submit Documentation Feedback                                                                                                         Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                  MSP430F20x3
                                                                                                            MSP430F20x2
                                                                                                            MSP430F20x1

                                                                                     SLAS491I AUGUST 2005 REVISED DECEMBER 2012

10-Bit ADC, Power Supply and Input Range Conditions (MSP430F20x2)(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)(1)

        PARAMETER                   TEST CONDITIONS                   TA                 VCC         MIN TYP    MAX UNIT
                                                                                                                  3.6 V
VCC     Analog supply voltage       VSS = 0 V                                                        2.2
        range                                                                                                    VCC V
                                                                                                                1.05
VAx     Analog input voltage        All Ax terminals,                                                0
        range (2)                   Analog inputs selected in                                                              mA
                                    ADC10AE register                                                              1.2

IADC10  ADC10 supply current(3)     fADC10CLK = 5 MHz,                 I: -40C to 85C  2.2 V            0.52    0.4
                                    ADC10ON = 1, REFON = 0,           T: -40C to 105C   3V               0.6             mA

                                    ADC10SHT0 = 1,                                                                0.4
                                                                                                                  1.4
                                    ADC10SHT1 = 0, ADC10DIV = 0
                                                                                                                           mA
IREF+   Reference supply            fADC10CLK = 5 MHz,                 I: -40C to 85C  2.2 V, 3 V       0.25    1.8
        current, reference buffer   ADC10ON = 0, REF2_5V = 0,         T: -40C to 105C      3V           0.25    0.7
        disabled (4)                REFON = 1, REFOUT = 0
                                                                                                                           mA
                                    fADC10CLK = 5 MHz,                                                            0.8
                                    ADC10ON = 0, REF2_5V = 1,
                                    REFON = 1, REFOUT = 0                                                          27 pF
                                                                                                                2000
           Reference buffer supply  fADC10CLK = 5 MHz                 -40C to 85C      2.2 V, 3 V       1.1
IREFB,0 current with                ADC10ON = 0, REFON = 1,                105C         2.2 V, 3 V

           ADC10SR = 0(4)           REF2_5V = 0, REFOUT = 1,

                                    ADC10SR = 0

           Reference buffer supply  fADC10CLK = 5 MHz,                -40C to 85C      2.2 V, 3 V       0.5
IREFB,1 current with                ADC10ON = 0, REFON = 1,                105C         2.2 V, 3 V

           ADC10SR = 1(4)           REF2_5V = 0, REFOUT = 1,

                                    ADC10SR = 1

CI      Input capacitance           Only one terminal Ax selected at   I: -40C to 85C
                                    a time                            T: -40C to 105C

RI      Input MUX ON                0 V  VAx  VCC                      I: -40C to 85C  2.2 V, 3 V
        resistance                                                    T: -40C to 105C

(1) The leakage current is defined in the leakage current table with Px.x/Ax parameter.

(2) The analog input voltage range must be within the selected reference voltage range VR+ to VR-for valid conversion results.
(3) The internal reference supply current is not included in current consumption parameter IADC10.
(4) The internal reference current is supplied via terminal VCC. Consumption is independent of the ADC10ON control bit, unless a

      conversion is active. The REFON bit enables the built-in reference to settle before starting an A/D conversion.

Copyright 20052012, Texas Instruments Incorporated                                    Submit Documentation Feedback            39
MSP430F20x3                                                                                                          www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

10-Bit ADC, Built-In Voltage Reference (MSP430F20x2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

VCC,REF+   PARAMETER                                     TEST CONDITIONS            VCC     MIN     TYP     MAX       UNIT
VREF+                                  IVREF+  1 mA, REF2_5V = 0                               2.2                       V
ILD,VREF+       Positive built-in      IVREF+  0.5 mA, REF2_5V = 1              2.2 V, 3 V     2.8     1.5    1.59       V
                reference analog       IVREF+  1 mA, REF2_5V = 1                    3V         2.9     2.5    2.65     mA
                supply voltage range   IVREF+  IVREF+max, REF2_5V = 0              2.2 V                      0.5
                                       IVREF+  IVREF+max, REF2_5V = 1               3V       1.41                      LSB
                Positive built-in                                                            2.35               1
                reference voltage                                                                               2      ns
                                                                                                                        pF
                Maximum VREF+ load                                                                              2   ppm/C
                current                                                                                       400       s
                                                                                                             2000
           VREF+ load regulation       IVREF+ = 500 A 100 A,                2.2 V, 3 V                    100       s
                                       Analog input voltage VAx  0.75 V,            3V                       100
                                       REF2_5V = 0
                                                                                                                30
                                       IVREF+ = 500 A 100 A,                                                  1
                                       Analog input voltage VAx  1.25 V,
                                       REF2_5V = 1                                                             2.5
                                                                                                                  2
                                       IVREF+ = 100 A to 900 A, ADC10SR = 0
                                                                                                               4.5
           VREF+ load regulation VAx  0.5 x VREF+,                              3V

           response time               Error of conversion result  ADC10SR = 1

                                       1 LSB

CVREF+     Maximum capacitance         IVREF+  1 mA,                           2.2 V, 3 V
TCREF+     at pin VREF+ (1)            REFON = 1, REFOUT = 1                    2.2 V, 3 V
tREFON     Temperature
           coefficient                 IVREF+ = constant with                      3.6 V
                                       0 mA  IVREF+  1 mA
           Settling time of internal
           reference voltage(2)        IVREF+ = 0.5 mA, REF2_5V = 0,
                                       REFON = 0 to 1

tREFBURST  Settling time of            IVREF+ = 0.5 mA,            ADC10SR = 0  2.2 V
           reference buffer(2)         REF2_5V = 0,                ADC10SR = 1   3V
                                       REFON = 1,                  ADC10SR = 0
                                       REFBURST = 1                ADC10SR = 1

                                       IVREF+ = 0.5 mA,
                                       REF2_5V = 1,
                                       REFON = 1,
                                       REFBURST = 1

(1) The capacitance applied to the internal buffer operational amplifier, if switched to terminal P1.4/SMCLK/A4/VREF+/VeREF+/TCK
      (REFOUT = 1), must be limited; otherwise, the reference buffer may become unstable.

(2) The condition is that the error in a conversion started after tREFON or tRefBuf is less than 0.5 LSB.

40      Submit Documentation Feedback                                           Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                              MSP430F20x3
                                                                                                        MSP430F20x2
                                                                                                        MSP430F20x1

                                                                                 SLAS491I AUGUST 2005 REVISED DECEMBER 2012

10-Bit ADC, External Reference (MSP430F20x2)(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                PARAMETER                                       TEST CONDITIONS              VCC         MIN MAX UNIT
            Positive external reference input
VeREF+      voltage range(2)                   VeREF+ > VeREF-,                                          1.4 VCC
                                               SREF1 = 1, SREF0 = 0                                                           V

                                               VeREF- VeREF+  VCC - 0.15 V,                              1.4         3
                                               SREF1 = 1, SREF0 = 1(3)

VeREF-      Negative external reference input  VeREF+ > VeREF-                                           0 1.2 V
            voltage range(4)

VeREF       Differential external reference    VeREF+ > VeREF- (5)                           2.2 V, 3 V  1.4 VCC V
IVeREF+     input voltage range
            VeREF = VeREF+ - VeREF-            0 V  VeREF+  VCC,                                                     1
                                               SREF1 = 1, SREF0 = 0                                                          A
            Static input current into VeREF+   0 V  VeREF+  VCC - 0.15 V  3 V,
                                               SREF1 = 1, SREF0 = 1(3)                                                 0

IVeREF-     Static input current into VeREF-   0 V  VeREF- VCC                               2.2 V, 3 V              1 A

(1) The external reference is used during conversion to charge and discharge the capacitance array. The input capacitance, CI, is also the
      dynamic load for an external reference during conversion. The dynamic impedance of the reference supply should follow the
      recommendations on analog-source impedance to allow the charge to settle for 10-bit accuracy.

(2) The accuracy limits the minimum positive external reference voltage. Lower reference voltage levels may be applied with reduced
      accuracy requirements.

(3) Under this condition, the external reference is internally buffered. The reference buffer is active and requires the reference buffer supply
      current IREFB. The current consumption can be limited to the sample and conversion period with REBURST = 1.

(4) The accuracy limits the maximum negative external reference voltage. Higher reference voltage levels may be applied with reduced
      accuracy requirements.

(5) The accuracy limits the minimum external differential reference voltage. Lower differential reference voltage levels may be applied with
      reduced accuracy requirements.

10-Bit ADC, Timing Parameters (MSP430F20x2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

           PARAMETER                                   TEST CONDITIONS           VCC         MIN         TYP         MAX    UNIT
                                                                                                                       6.3  MHz
fADC10CLK   ADC10 input clock      For specified performance of ADC10SR = 0      2.2 V, 3 V  0.45                      1.5
            frequency              ADC10 linearity parameters ADC10SR = 1                    0.45

fADC10OSC   ADC10 built-in         ADC10DIVx = 0, ADC10SSELx = 0,                2.2 V, 3 V  3.7                     6.3 MHz
tCONVERT    oscillator frequency   fADC10CLK = fADC10OSC
                                                                                 2.2 V, 3 V  2.06                    3.51
            Conversion time        ADC10 built-in oscillator, ADC10SSELx = 0,                                                   s
                                   fADC10CLK = fADC10OSC                                                       13
                                                                                                   ADC10DIVx
                                   fADC10CLK from ACLK, MCLK or SMCLK,
                                   ADC10SSELx  0                                                      1/fADC10CLK

tADC10ON    Turn on settling time                                                                                    100 ns
            of the ADC(1)

(1) The condition is that the error in a conversion started after tADC10ON is less than 0.5 LSB. The reference and input signal are already
      settled.

Copyright 20052012, Texas Instruments Incorporated                                        Submit Documentation Feedback                    41
MSP430F20x3                                                                                                    www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

10-Bit ADC, Linearity Parameters (MSP430F20x2)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                PARAMETER                                 TEST CONDITIONS            VCC     MIN TYP           MAX    UNIT
                                     Source impedance RS < 100                   2.2 V, 3 V                       1  LSB
EI     Integral linearity error                                                  2.2 V, 3 V             1.1      1  LSB
                                                                                 2.2 V, 3 V               2      1  LSB
ED     Differential linearity error                                              2.2 V, 3 V                       2  LSB
                                                                                 2.2 V, 3 V                       5  LSB
EO     Offset error

EG     Gain error

ET     Total unadjusted error

10-Bit ADC, Temperature Sensor and Built-In VMID (MSP430F20x2)(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

ISENSOR          PARAMETER                               TEST CONDITIONS             VCC      MIN TYP          MAX UNIT
                   Temperature sensor supply                                        2.2 V                  40   120
TCSENSOR           current (1)                REFON = 0, INCHx = 0Ah,                3V                    60             A
VOffset,Sensor                                TA = 25C                          2.2 V, 3 V                     160
                   Sensor offset voltage                                                     3.44 3.55         3.66 mV/C
                                              ADC10ON = 1, INCHx = 0Ah(2)        2.2 V, 3 V  -100               100 mV
VSENSOR          Sensor output voltage(3)     ADC10ON = 1, INCHx = 0Ah(2)                    1265 1365
                                                                                 2.2 V, 3 V                    1465
tSENSOR(sample)  Sample time required if      Temperature sensor voltage at                  1195 1295
                 channel 10 is selected(4)    TA = 105C (T version only)                                      1395
                                                                                              985 1085                    mV
                                              Temperature sensor voltage at
                                              TA = 85C                                       895 995          1185

                                              Temperature sensor voltage at                     30             1095
                                              TA = 25C
                                                                                                                          s
                                              Temperature sensor voltage at                                     N/A
                                              TA = 0C
                                                                                                                          A
                                              ADC10ON = 1, INCHx = 0Ah,                                         N/A
                                              Error of conversion result  1 LSB                                1.14

IVMID            Current into divider at      ADC10ON = 1, INCHx = 0Bh           2.2 V                                     V
                 channel 11(4)                                                    3V                           1.54

VMID             VCC divider at channel 11    ADC10ON = 1, INCHx = 0Bh,          2.2 V       1.06 1.1                     ns
                                              VMID  0.5 VCC                     3V         1.46 1.5

tVMID(sample)    Sample time required if      ADC10ON = 1, INCHx = 0Bh,          2.2 V       1400
                 channel 11 is selected(5)    Error of conversion result  1 LSB   3V         1220

(1) The sensor current ISENSOR is consumed if (ADC10ON = 1 and REFON = 1), or (ADC10ON = 1 and INCH = 0Ah and sample signal is
      high).When REFON = 1, ISENSOR is included in IREF+.When REFON = 0, ISENSOR applies during conversion of the temperature sensor
      input (INCH = 0Ah).

(2) The following formula can be used to calculate the temperature sensor output voltage:

      VSensor,typ = TCSensor ( 273 + T [C] ) + VOffset,sensor [mV] or
      VSensor,typ = TCSensor T [C] + VSensor(TA = 0C) [mV]
(3) Results based on characterization and/or production test, not TCSensor or VOffset,sensor.
(4) No additional current is needed. The VMID is used during sampling.
(5) The on time, tVMID(on), is included in the sampling time, tVMID(sample); no additional on time is needed.

42     Submit Documentation Feedback                                             Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                         MSP430F20x3
                                                                                                                   MSP430F20x2
                                                                                                                   MSP430F20x1

                                                                                            SLAS491I AUGUST 2005 REVISED DECEMBER 2012

SD16_A, Power Supply and Recommended Operating Conditions (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

         PARAMETER                        TEST CONDITIONS                               TA       VCC    MIN TYP         MAX UNIT
                                                                                                         2.5
AVCC     Analog supply voltage       AVCC = DVCC = VCC,                                                                   3.6 V
         range                       AVSS = DVSS = VSS = 0 V                                                       730
                                                                                                                   810  1050
                                                       GAIN: 1,2        -40C to 85C                             1160  1170
                                                                             105C                                 720  1150
                                                                                                                   810  1300
                                     SD16LP = 0,       GAIN: 4,8,16     -40C to 85C                                   1700
                                                                             105C
                                     fSD16 = 1 MHz,                                                                                A
                                     SD16OSR = 256                                                                      1850
                                                                                                                        1030
ISD16    Analog supply current                         GAIN: 32         -40C to 85C                                   1160
         including internal                                                                         3V                  1150
         reference                                                                                                      1300
                                                                             105C
                                                                                                                          1.1
                                     SD16LP = 1,       GAIN: 1          -40C to 85C                                             MHz
                                                       GAIN: 32              105C
                                     fSD16 = 0.5 MHz,
                                     SD16OSR = 256                      -40C to 85C
                                                                             105C

         SD16 input clock            SD16LP = 0                                                         0.03         1
         frequency                   (Low power mode disabled)
fSD16                                                                                            3V
                                     SD16LP = 1
                                     (Low power mode enabled)                                           0.03 0.5

SD16_A, Input Range (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

            PARAMETER                                  TEST CONDITIONS                      VCC         MIN TYP         MAX UNIT

VID,FSR                                                     Bipolar mode, SD16UNI = 0            -(VREF/2)/          +(VREF/2)/
            Differential full scale input voltage                                                     GAIN                 GAIN
            range (1)                                                                                                                  mV
                                                                                                            0
                                                            Unipolar mode, SD16UNI = 1                               +(VREF/2)/
                                                                                                                           GAIN

                                                                  SD16GAINx = 1                                500

                                                                  SD16GAINx = 2                                250

VID         Differential input voltage range for  SD16REFON = 1   SD16GAINx = 4                                125
            specified performance(1)                              SD16GAINx = 8                                                            mV

                                                                                                                62

                                                                  SD16GAINx = 16                               31

                                                                  SD16GAINx = 32                               15

ZI          Input impedance                       fSD16 = 1 MHz   SD16GAINx = 1             3V                 200
            (one input pin to AVSS)                                                                                                      k
                                                                  SD16GAINx = 32
                                                                                                                75

ZID         Differential input impedance          fSD16 = 1 MHz   SD16GAINx = 1             3V          300 400                 k
            (IN+ to IN-)                                                                                100 150
                                                                  SD16GAINx = 32

VI          Absolute input voltage range                                                         AVSS - 0.1             AVCC V
                                                                                                 AVSS - 0.1             AVCC V
VIC         Common-mode input voltage
            range

(1) The analog input range depends on the reference voltage applied to VREF. If VREF is sourced externally, the full-scale range is defined
      by VFSR+ = +(VREF/2)/GAIN and VFSR-= -(VREF/2)/GAIN. The analog input range should not exceed 80% of VFSR+ or VFSR-.

Copyright 20052012, Texas Instruments Incorporated                                            Submit Documentation Feedback               43
MSP430F20x3                                                                                                 www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

SD16_A, SINAD Performance (fSD16 = 1 MHz, SD16OSRx = 1024, SD16REFON = 1)
(MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

           PARAMETER                            TEST CONDITIONS                  VCC  PW, N            RSA
                                                                                                                                  UNIT
                                                                                      MIN TYP MIN TYP

                                                SD16GAINx = 1,                        84     85        86   87

                                                Signal amplitude: VIN = 500 mV,
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 2,                        82     83        82   83

                                                Signal amplitude: VIN = 250 mV,
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 4,

                                                Signal amplitude: VIN = 125 mV,       78     79        78   79

SINAD1024  Signal-to-noise + distortion ratio   Signal frequency: fIN = 100 Hz   3V                             dB
           (OSR = 1024)
                                                SD16GAINx = 8,

                                                Signal amplitude: VIN = 62 mV,        73     74        73   74
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 16,                       68     69        68   69

                                                Signal amplitude: VIN = 31 mV,
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 32,                       62     63        62   63

                                                Signal amplitude: VIN = 15 mV,
                                                Signal frequency: fIN = 100 Hz

SD16_A, SINAD Performance (fSD16 = 1 MHz, SD16OSRx = 256, SD16REFON = 1) (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

           PARAMETER                            TEST CONDITIONS                  VCC  PW, N            RSA
                                                                                                                                  UNIT
                                                                                      MIN TYP MIN TYP

                                                SD16GAINx = 1,                        80     81        82   83

                                                Signal amplitude: VIN = 500 mV,
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 2,                        74     75        76   77

                                                Signal amplitude: VIN = 250 mV,
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 4,

                                                Signal amplitude: VIN = 125 mV,       69     70        71   72

SINAD256   Signal-to-noise + distortion ratio   Signal frequency: fIN = 100 Hz   3V                             dB
           (OSR = 256)
                                                SD16GAINx = 8,

                                                Signal amplitude: VIN = 62 mV,        63     64        67   68
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 16,                       58     59        63   64

                                                Signal amplitude: VIN = 31 mV,
                                                Signal frequency: fIN = 100 Hz

                                                SD16GAINx = 32,                       52     53        57   58

                                                Signal amplitude: VIN = 15 mV,
                                                Signal frequency: fIN = 100 Hz

44  Submit Documentation Feedback                                                Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                  MSP430F20x3
                                                                                                            MSP430F20x2
                                                                                                            MSP430F20x1

                                                                                     SLAS491I AUGUST 2005 REVISED DECEMBER 2012

            Typical Characteristics, SD16_A SINAD Performance Over OSR (MSP430F20x3)

                                                                         SINAD PERFORMANCE

                                                                                        vs

                                                                                       OSR

                                                       (fSD16 = 1 MHz, SD16REFON = 1,SD16GAINx = 1)
                                                  90.0

                                                  85.0

                                                  80.0

                                      SINAD - dB  75.0

                                                  70.0

                                                  65.0
                                                                  RSA

                                                  60.0                 PW, or N

                                                  55.0                   100.00      1000.00
                                                    10.00                   OSR

                                                                       Figure 23.

SD16_A, Performance (fSD16 = 1 MHz, SD16OSRx = 256, SD16REFON = 1) (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

            PARAMETER                                          TEST CONDITIONS       VCC             MIN TYP MAX UNIT
                                                  SD16GAINx = 1
                                                                                                     0.97 1.00 1.02

                                                  SD16GAINx = 2                                      1.90 1.96 2.02

G           Nominal gain                          SD16GAINx = 4                                         3.76 3.86 3.96
                                                  SD16GAINx = 8                      3V

                                                                                                        7.36 7.62 7.84

                                                  SD16GAINx = 16                                     14.56 15.04 15.52

                                                  SD16GAINx = 32                                     27.20 28.35 29.76
                                                  SD16GAINx = 1(1)
G/T         Gain temperature drift                                                   3V              15                       ppm/C

EOS         Offset error                          SD16GAINx = 1                      3V                                 0.2  %FSR
                                                  SD16GAINx = 32
                                                                                                                        1.5

EOS/T       Offset error temperature              SD16GAINx = 1                      3V               4 20 ppm
            coefficient                           SD16GAINx = 32                                     20 100 FSR/C

CMRR        Common-mode rejection                 SD16GAINx = 1,                            3V       >90
            ratio                                 Common-mode input signal:                                                 dB
                                                  VID = 500 mV, fIN = 50 Hz, 100 Hz  2.5 V to 3.6 V
                                                                                            3V       >75
                                                  SD16GAINx = 32,
DC PSR DC power supply rejection                  Common-mode input signal:                          0.35                           %/V
                                                  VID = 16 mV, fIN = 50 Hz, 100 Hz
AC PSRR     AC power supply rejection                                                                >80                            dB
            ratio                                 SD16GAINx = 1, VIN = 500 mV,
                                                  VCC = 2.5 V to 3.6 V(2)

                                                  SD16GAINx = 1,
                                                  VCC = 3 V 100 mV, fIN = 50 Hz

(1) Calculated using the box method: (MAX(-40C to 85C) - MIN(-40C to 85C)) / MIN(-40C to 85C) / (85C - (-40C))
(2) Calculated using the ADC output code and the box method:

      (MAX-code(2.5 V to 3.6 V) - MIN-code(2.5 V to 3.6 V)) / MIN-code(2.5 V to 3.6 V) / (3.6 V - 2.5 V)

Copyright 20052012, Texas Instruments Incorporated                                                Submit Documentation Feedback       45
MSP430F20x3                                                                                                    www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

SD16_A, Built-In Voltage Reference (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

           PARAMETER                        TEST CONDITIONS       TA             VCC              MIN TYP MAX UNIT

VREF       Internal reference voltage       SD16REFON = 1,                       3V               1.14 1.20 1.26 V
                                            SD16VMIDON = 0

IREF       Reference supply current         SD16REFON = 1,        -40C to 85C  3V                       190 280
                                                                                                                                A
                                            SD16VMIDON = 0        105C          3V
                                                                                                                     295

TC         Temperature coefficient          SD16REFON = 1,                       3V                       18   50 ppm/C
                                            SD16VMIDON = 0

CREF       VREF load capacitance            SD16REFON = 1,                                                100         nF
                                            SD16VMIDON = 0(1)

ILOAD      VREF(I) maximum load current     SD16REFON = 1,                       3V                            200 nA
                                            SD16VMIDON = 0

tON        Turn-on time                     SD16REFON = 0  1,                           3V                5           ms
                                            SD16VMIDON = 0,                      2.5 V to 3.6 V
DC PSR     DC power supply rejection        CREF = 100 nF                                                 100         V/V
           VREF/VCC
                                            SD16REFON = 1,
                                            SD16VMIDON = 0,
                                            VCC = 2.5 V to 3.6 V

(1) There is no capacitance required on VREF. However, a capacitance of at least 100 nF is recommended to reduce any reference voltage
      noise.

SD16_A, Reference Output Buffer (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

           PARAMETER                            TEST CONDITIONS          TA      VCC              MIN TYP      MAX UNIT
                                                                                                                           V
VREF,BUF   Reference buffer output voltage  SD16REFON = 1,                           3V                   1.2
                                            SD16VMIDON = 1                                                      600
                                                                                                                          A
IREF,BUF   Reference supply + reference     SD16REFON = 1,        -40C to 85C                           385
           output buffer quiescent current  SD16VMIDON = 1                                    3V                660
                                                                                                                          nF
                                                                       105C
                                                                                                                  1 mA
CREF(O)    Required load capacitance on     SD16REFON = 1,                                           470        +15 mV
ILOAD,Max  VREF                             SD16VMIDON = 1                           3V
                                                                                                                           s
           Maximum load current on VREF     SD16REFON = 1,
                                            SD16VMIDON = 1

           Maximum voltage variation vs     |ILOAD| = 0 to 1 mA                      3V           -15
           load current

tON        Turn on time                     SD16REFON = 0  1,                        3V                   100
                                            SD16VMIDON = 1,
                                            CREF = 470 nF

SD16_A, External Reference Input (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                         PARAMETER                          TEST CONDITIONS      VCC              MIN TYP      MAX    UNIT
VREF(I) Input voltage range                     SD16REFON = 0                                                    1.5    V
IREF(I) Input current                           SD16REFON = 0                    3V               1 1.25          50   nA

                                                                                 3V

46     Submit Documentation Feedback                                             Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                    MSP430F20x3
                                                                                                              MSP430F20x2
                                                                                                              MSP430F20x1

                                                                                       SLAS491I AUGUST 2005 REVISED DECEMBER 2012

SD16_A, Temperature Sensor(1) (MSP430F20x3)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                   PARAMETER                                     TEST CONDITIONS                VCC  MIN TYP          MAX UNIT
                Sensor temperature coefficient                                                                        1.46 mV/C
TCSensor        Sensor offset voltage                   Temperature sensor voltage at                1.18 1.32         100 mV
VOffset,Sensor                                          TA = 85C                                                      515
                                                        Temperature sensor voltage at                -100
                                                        TA = 25C                                                      435 mV
                                                        Temperature sensor voltage at                435 475
                                                        TA = 0C                                                       400
VSensor         Sensor output voltage(2)                                                        3V   355 395

                                                                                                     320 360

(1) Values are not based on calculations using TCSensor or VOffset,sensor but on measurements.
(2) The following formula can be used to calculate the temperature sensor output voltage:

      VSensor,typ = TCSensor ( 273 + T [C] ) + VOffset,sensor [mV] or
      VSensor,typ = TCSensor T [C] + VSensor(TA = 0C) [mV]

Flash Memory

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                PARAMETER                                            TEST              VCC           MIN TYP          MAX     UNIT
                                                                CONDITIONS
                                                                                                                        3.6      V
VCC(PGM/ERASE)  Program and erase supply voltage                                       2.2 V/3.6 V   2.2               476     kHz
fFTG            Flash timing generator frequency                                       2.2 V/3.6 V   257                       mA
IPGM            Supply current from VCC during program                                 2.2 V/3.6 V                         5   mA
IERASE          Supply current from VCC during erase                                   2.2 V/3.6 V                 1       7    ms
tCPT            Cumulative program time(1)                                                                         1     10     ms
tCMErase        Cumulative mass erase time                                                                                    cycles
                Program/erase endurance                                                               20                      years
                                                                                                     104 105                   tFTG
                                                                                                                               tFTG
tRetention      Data retention duration                         TJ = 25C                            100
tWord           Word or byte program time                                                                         30           tFTG
tBlock, 0       Block program time for first byte or word       (2)                                               25
                Block program time for each additional byte or  (2)                                                            tFTG
tBlock, 1-63    word                                                                                              18           tFTG
                Block program end-sequence wait time            (2)                                                            tFTG
tBlock, End     Mass erase time                                                                                    6
tMass Erase     Segment erase time                              (2)                                         10593
tSeg Erase                                                      (2)
                                                                (2)                                           4819

(1) The cumulative program time must not be exceeded when writing to a 64-byte flash block. This parameter applies to all programming
      methods: individual word/byte write and block write modes.

(2) These values are hardwired into the Flash Controller's state machine (tFTG = 1/fFTG).

RAM

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                               PARAMETER                                   TEST CONDITIONS                 MIN MAX UNIT
                RAM retention supply voltage (1)                CPU halted
V(RAMh)                                                                                                    1.6                 V

(1) This parameter defines the minimum supply voltage VCC when the data in RAM remains unchanged. No program execution should
      happen during this supply voltage condition.

Copyright 20052012, Texas Instruments Incorporated                                           Submit Documentation Feedback          47
MSP430F20x3                                                                                                        www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

JTAG and Spy-Bi-Wire Interface

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

fSBW                                          PARAMETER                                  VCC            MIN   TYP MAX UNIT
tSBW,Low   Spy-Bi-Wire input frequency                                               2.2 V, 3 V            0                20 MHz
tSBW,En    Spy-Bi-Wire low clock pulse length                                        2.2 V, 3 V                             15 s
tSBW,Ret   Spy-Bi-Wire enable time (TEST high to acceptance of first clock edge(1))  2.2 V, 3 V       0.025                  1 s
           Spy-Bi-Wire return to normal operation time                               2.2 V, 3 V
fTCK                                                                                                      15              100 s
           TCK input frequency(2)                                                       2.2 V              0                 5 MHz
                                                                                         3V                0
                                                                                                                            10 MHz

RInternal  Internal pulldown resistance on TEST                                      2.2 V, 3 V       25      60   90 k

(1) Tools accessing the Spy-Bi-Wire interface need to wait for the maximum tSBW,En time after pulling the TEST/SBWCLK pin high before
      applying the first SBWCLK clock edge.

(2) fTCK may be restricted to meet the timing requirements of the module selected.

JTAG Fuse(1)

over recommended ranges of supply voltage and operating free-air temperature (unless otherwise noted)

                              PARAMETER                                              TEST CONDITIONS          MIN  MAX     UNIT
                                                                                                                             V
VCC(FB)    Supply voltage during fuse-blow condition  TA = 25C                                               2.5       7    V
                                                                                                                    100     mA
VFB        Voltage level on TEST for fuse blow                                                                6             ms
                                                                                                                        1
IFB        Supply current into TEST during fuse blow

tFB        Time to blow fuse

(1) Once the fuse is blown, no further access to the JTAG/Test, Spy-Bi-Wire, and emulation feature is possible, and JTAG is switched to
      bypass mode.

48         Submit Documentation Feedback                                             Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                       MSP430F20x3
                                                                                                 MSP430F20x2
                                                                                                 MSP430F20x1

                                                                                                                   SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                 APPLICATION INFORMATION, MSP430F20X1

Port P1 (P1.0 to P1.3) Pin Schematics, MSP430F20x1

                                                                                         Pad Logic

  To Comparator_A+
From Comparator_A+

            CAPD.x

            P1REN.x

                                                                             DVSS 0

                                                                             DVCC 1      1

            P1DIR.x           0            Direction
                                           0: Input
                              1            1: Output

       P1OUT.x                0                                                Bus                  P1.0/TACLK/ACLK/CA0
Module X OUT                  1                                              Keeper                 P1.1/TA0/CA1
                                                                                                    P1.2/TA1/CA2
        P1SEL.x                        EN                                      EN                   P1.3/CAOUT/CA3
          P1IN.x                        D

   Module X IN

            P1IRQ.x              P1IE.x       EN
                                 P1IFG.x   Q

                                              Set

                              P1SEL.x      Interrupt
                              P1IES.x        Edge
                                            Select

                                 Table 16. Control Signal "From Comparator_A+"

                    PIN NAME               FUNCTION                        SIGNAL "From Comparator_A+" = 1(1)
                                                                 P2CA4
P1.0/TACLK/ACLK/CA0                                                     P2CA0            P2CA3      P2CA2         P2CA1
P1.1/TA0/CA1                                                                                                        N/A
P1.2/TA1/CA2                               CA0         0                1                   N/A     N/A               1
P1.3/CAOUT/CA3                                                                                                        0
                                           CA1         1                0            OR     0                  0      1

                                           CA2         1                1                   0                  1

                                           CA3         N/A              N/A                 0                  1

(1) N/A = Not available or not applicable

Copyright 20052012, Texas Instruments Incorporated                                    Submit Documentation Feedback   49
MSP430F20x3                                                                                     www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                          Table 17. Port P1 (P1.0 to P1.3) Pin Functions, MSP430F20x1

         PIN NAME (P1.x)  x                     FUNCTION     CONTROL BITS / SIGNALS(1)
P1.0/TACLK/ACLK/CA0
P1.1/TA0/CA1                                              P1DIR.x                      P1SEL.x  CAPD.x
P1.2/TA1/CA2
P1.3/CAOUT/CA3                     P1.0(2) input/output   0/1                          0        0

                                 Timer_A2.TACLK/INCLK     0                            1        0
                          0
                                                          1                            1        0
                                 ACLK
                                 CA0 (3)                  X                            X        1
                                 P1.1(2) input/output
                                                          0/1                          0        0

                                 Timer_A2.CCI0A           0                            1        0
                          1
                                                          1                            1        0
                                 Timer_A2.TA0
                                 CA1 (3)                  X                            X        1
                                 P1.2(2) input/output
                                                          0/1                          0        0

                                 Timer_A2.CCI1A           0                            1        0
                          2
                                                          1                            1        0
                                 Timer_A2.TA1
                                 CA2 (3)                  X                            X        1
                                 P1.3(2) input/output
                                                          0/1                          0        0

                                 N/A                      0                            1        0
                          3
                                                          1                            1        0
                                 CAOUT
                                 CA3 (3)                  X                            X        1

(1) X = Don't care
(2) Default after reset (PUC/POR)
(3) Setting the CAPD.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying analog

      signals. Selecting the CAx input pin to the comparator multiplexer with the P2CAx bits automatically disables the input buffer for that pin,
      regardless of the state of the associated CAPD.x bit.

50  Submit Documentation Feedback                         Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                             MSP430F20x3
                                                                                                       MSP430F20x2
                                                                                                       MSP430F20x1

                                                                                SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.4 to P1.6) Pin Schematics, MSP430F20x1                                     Pad Logic

          To Comparator_A+
       From Comparator_A+

                        CAPD.x
                      P1REN.x

                                                                        DVSS 0

                                                                        DVCC 1           1

            P1DIR.x      0                         Direction
                                                   0: Input
                         1                         1: Output

       P1OUT.x           0                                                Bus                        P1.4/SMCLK/CA4/TCK
Module X OUT             1                                              Keeper                       P1.5/TA 0/CA5/TMS
                                                                                                     P1.6/TA 1/CA6/TDI
        P1SEL.x                   EN                                      EN
          P1IN.x                   D

   Module X IN

                P1IRQ.x                   P1IE.x      EN
                                          P1IFG.x  Q
               To JTAG
            From JTAG                                 Set

                         P1SEL.x                   Interrupt
                         P1IES.x                     Edge
                                                    Select

                                          Table 18. Control Signal "From Comparator_A+"

                                PIN NAME                      FUNCTION             SIGNAL "From Comparator_A+" = 1

P1.4/SMCLK/CA4/TCK                                                CA4           P2CA3       P2CA2    P2CA1
P1.5/TA0/CA5/TMS                                                  CA5
P1.6/TA1/CA6/TDI                                                  CA6           1                 0                 0

                                                                                1                 0                 1

                                                                                1                 1                 0

Copyright 20052012, Texas Instruments Incorporated                                  Submit Documentation Feedback     51
MSP430F20x3                                                                                     www.ti.com
MSP430F20x2
MSP430F20x1                                                            Pad Logic

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.7) Pin Schematics, MSP430F20x1

       To Comparator_A+
    From Comparator_A+

                     CAPD.7
                   P1REN.7

                                                               DVSS 0

                                                               DVCC 1  1

    P1DIR.7               0               Direction
                                          0: Input
                          1               1: Output

           P1OUT.7        0                                                              P1.7/CAOUT/CA7/TDO/TDI
    Module X OUT          1
                                                       Bus
            P1SEL.7                EN                Keeper
              P1IN.7                D
                                                       EN
       Module X IN

                 P1IRQ.7     P1IE.7          EN
                             P1IFG.7      Q
                To JTAG
             From JTAG                       Set
             From JTAG
    From JTAG (TDO)       P1SEL.7         Interrupt
                          P1IES.7           Edge
                                           Select

                                          Table 19. Control Signal "From Comparator_A+"

                                PIN NAME             FUNCTION          SIGNAL "From Comparator_A+" = 1
P1.7/CAOUT/CA7/TDO/TDI                                   CA7
                                                               P2CA3                     P2CA2  P2CA1

                                                               1                         1              1

52  Submit Documentation Feedback                                      Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                           MSP430F20x3
                                                                                                     MSP430F20x2
                                                                                                     MSP430F20x1

                                                                              SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                        Table 20. Port P1 (P1.4 to P1.7) Pin Functions, MSP430F20x1

PIN NAME (P1.x)         x                              FUNCTION (1)           CONTROL BITS / SIGNALS(2)

                                                                     P1DIR.x  P1SEL.x  CAPD.x            JTAG Mode
                                                                        0/1                                     0
                           P1.4(3) input/output                               0        0                        0
                                                                                                                0
                           N/A                                       0        1        0                        0
                                                                                                                1
P1.4/SMCLK/CA4/TCK      4 SMCLK                                      1        1        0                        0
                               CA4 (4)                                                                          0
                               TCK (5)                               X        X        1                        0
                               P1.5(3) input/output                                                             0
                                                                     X        X        X                        1
                                                                                                                0
                                                                     0/1      0        0                        0
                                                                                                                0
                           N/A                                       0        1        0                        0
                                                                                                                1
P1.5/TA0/CA5/TMS        5 Timer_A2.TA0                               1        1        0                        0
                               CA5 (4)                                                                          0
                               TMS (5)                               X        X        1                        0
                               P1.6(3) input/output                                                             0
                                                                     X        X        X                        1

                                                                     0/1      0        0

                           N/A                                       0        1        0

P1.6/TA1/CA6/TDI        6 Timer_A2.TA1                               1        1        0
                               CA6 (4)
                               TDI (5)                               X        X        1
                               P1.7(3) input/output
                                                                     X        X        X

                                                                     0/1      0        0

                           N/A                                       0        1        0

P1.7/CAOUT/CA7/TDO/TDI  7 CAOUT                                      1        1        0
                               CA7 (4)
                               TDO/TDI (5) (6)                       X        X        1

                                                                     X        X        X

(1) N/A = Not available or not applicable
(2) X = Don't care
(3) Default after reset (PUC/POR)
(4) Setting the CAPD.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying analog

      signals. Selecting the CAx input pin to the comparator multiplexer with the P2CAx bits automatically disables the input buffer for that pin,
      regardless of the state of the associated CAPD.x bit.
(5) In JTAG mode the internal pullup/down resistors are disabled.
(6) Function controlled by JTAG

Copyright 20052012, Texas Instruments Incorporated                         Submit Documentation Feedback  53
MSP430F20x3                                                                                                                     www.ti.com
MSP430F20x2                                                                                                  P2.7/XOUT
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P2 (P2.6) Pin Schematics, MSP430F20x1

              BCSCTL3.LFXT1Sx = 11                         LFXT1 Oscillator

              LFXT1 off

                                           0                                                   Pad Logic
              LFXT1CLK

                                           1
                 P2SEL.7
                P2REN.6

                                                                     DVSS 0

                                                                     DVCC 1                    1

              P2DIR.6    0                      Direction
                                                0: Input
                         1                      1: Output

           P2OUT.6       0                                                                                   P2.6/XIN/TA 1
    Module X OUT         1
                                                                       Bus
           P2SEL.6                EN                                 Keeper
              P2IN.6               D
                                                                       EN
       Module X IN

              P2IRQ.6       P2IE.6               EN
                            P2IFG.6           Q

                                                 Set

                         P2SEL.6              Interrupt
                         P2IES.6                Edge
                                               Select

                            Table 21. Port P2 (P2.6) Pin Functions, MSP430F20x1

    PIN NAME (P2.x)         x                              FUNCTION                                       CONTROL BITS / SIGNALS

                                                                                                          P2DIR.x  P2SEL.x

                                   P2.6 input/output                                                      0/1               0
                            6 XIN (1) (2)
P2.6/XIN/TA1                                                                                              0                 1
                                   Timer_A2.TA1
                                                                                                          1                 1

(1) Default after reset (PUC/POR)
(2) XIN is used as digital clock input if the bits LFXT1Sx in register BCSCTL3 are set to 11.

54  Submit Documentation Feedback                                            Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                     MSP430F20x3
                                                                                                               MSP430F20x2
                                                                                                               MSP430F20x1

                                                                                        SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P2 (P2.7) Pin Schematics, MSP430F20x1

            BCSCTL3.LFXT1Sx = 11                                      LFXT1 Oscillator

            LFXT1 off

                                         0             From P2.6/XIN                                  P2.6/XIN/TA 1
            LFXT1CLK
                                                                                        Pad Logic
                                         1
               P2SEL.6
              P2REN.7

                                                                                DVSS 0

                                                                                DVCC 1  1

            P2DIR.7       0                            Direction
                                                       0: Input
                          1                            1: Output

       P2OUT.7            0                                                                           P2.7/XOUT
Module X OUT              1
                                                                                  Bus
       P2SEL.7                     EN                                           Keeper
          P2IN.7                    D
                                                                                  EN
   Module X IN

            P2IRQ.7          P2IE.7            EN
                             P2IFG.7        Q

                                               Set

                          P2SEL.7           Interrupt
                          P2IES.7             Edge
                                             Select

                             Table 22. Port P2 (P2.7) Pin Functions, MSP430F20x1

         PIN NAME (P2.x)     x                                        FUNCTION                     CONTROL BITS / SIGNALS
P2.7/XOUT
                                    P2.7 input/output                                              P2DIR.x       P2SEL.x
                             7 DVSS
                                                                                                   0/1               0
                                    XOUT (1) (2)
                                                                                                   0                 1

                                                                                                   1                 1

(1) Default after reset (PUC/POR)
(2) If the pin P2.7/XOUT is used as an input a current can flow until P2SEL.7 is cleared due to the oscillator output driver connection to this

      pin after reset.

Copyright 20052012, Texas Instruments Incorporated                                   Submit Documentation Feedback     55
MSP430F20x3                                                               www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                    APPLICATION INFORMATION, MSP430F20X2

Port P1 (P1.0 to P1.2) Pin Schematics, MSP430F20x2

                                                            Pad Logic

    To ADC 10

    INCHx = x

    ADC10AE.x

    P1REN.x

                                                    DVSS 0

                                                    DVCC 1  1

    P1DIR.x           0            Direction
                                   0: Input
                      1            1: Output

           P1OUT.x    0                               Bus                 P1.0/TACLK /ACLK/A0
    Module X OUT      1                             Keeper                P1.1/TA 0/A1
                                                                          P1.2/TA 1/A2
            P1SEL.x            EN                     EN
              P1IN.x            D

       Module X IN

    P1IRQ.x              P1IE.x       EN
                         P1IFG.x   Q

                                      Set

                      P1SEL.x      Interrupt
                      P1IES.x        Edge
                                    Select

56  Submit Documentation Feedback                           Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                       MSP430F20x3
                                                                                                 MSP430F20x2
                                                                                                 MSP430F20x1

                                                                          SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                          Table 23. Port P1 (P1.0 to P1.2) Pin Functions, MSP430F20x2

         PIN NAME (P1.x)  x                            FUNCTION           CONTROL BITS / SIGNALS(1)(2)
P1.0/TACLK/ACLK/A0
P1.1/TA0/A1                                                      P1DIR.x  P1SEL.x  ADC10AE.x            INCHx
P1.2/TA1/A2                                                         0/1                                   N/A
                             P1.0(3) input/output                         0            0                  N/A
                                                                                                          N/A
                          0  Timer_A2.TACLK/INCLK                0        1            0                   0
                                                                                                          N/A
                             ACLK                                1        1            0                  N/A
                                                                                                          N/A
                             A0 (4)                              X        X            1                   1
                                                                                                          N/A
                             P1.1(3) input/output                0/1      0            0                  N/A
                                                                                                          N/A
                                 Timer_A2.CCI0A                  0        1            0                   2
                          1
                                                                 1        1            0
                                 Timer_A2.TA0
                                 A1 (4)                          X        X            1
                                 P1.2(3) input/output
                                                                 0/1      0            0

                                 Timer_A2.CCI1A                  0        1            0
                          2
                                                                 1        1            0
                                 Timer_A2.TA1
                                 A2 (4)                          X        X            1

(1) X = Don't care
(2) N/A = Not available or not applicable
(3) Default after reset (PUC/POR)
(4) Setting the ADC10AE.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying

      analog signals.

Copyright 20052012, Texas Instruments Incorporated                     Submit Documentation Feedback                                   57
MSP430F20x3                                                                                          www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.3) Pin Schematics, MSP430F20x2

                        SREF2

    To ADC 10 VR-               0         VSS                          Pad Logic
                  A3
                                1

    INCHx = 3

    ADC10AE.3

    P1REN.3

                                                              DVSS 0

                                                              DVCC 1      1

    P1DIR.3                  0            Direction
                                          0: Input
                             1            1: Output

           P1OUT.3           0                                  Bus                  P1.3/ADC10CLK/
    Module X OUT             1                                Keeper                 A3/VREF-/VeREF-

           P1SEL.3                    EN                        EN
              P1IN.3                   D

       Module X IN

    P1IRQ.3                     P1IE.3       EN
                                P1IFG.3   Q

                                             Set

                             P1SEL.3      Interrupt
                             P1IES.3        Edge
                                           Select

                                Table 24. Port P1 (P1.3) Pin Functions, MSP430F20x2

            PIN NAME (P1.x)     x                 FUNCTION             CONTROL BITS / SIGNALS(1)(2)

P1.3/ADC10CLK/A3/ VREF-                                       P1DIR.x  P1SEL.x       ADC10AE.x       INCHx
/VeREF-                                                          0/1                                   N/A
                                        P1.3(3) input/output      0    0             0                 N/A
                                        N/A                       1                                    N/A
                                3 ADC10CLK                        X    1             0                  3
                                        A3 (4)                    X                                    N/A
                                        VREF-/VeREF- (4) (5)           1             0

                                                                       X             1

                                                                       X             1

(1) X = Don't care
(2) N/A = Not available or not applicable
(3) Default after reset (PUC/POR)
(4) Setting the ADC10AE.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying

      analog signals.
(5) An applied voltage is used as negative reference if bit SREF3 in register ADC10CTL0 is set.

58  Submit Documentation Feedback                                      Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                              MSP430F20x3
                                                                                        MSP430F20x2
Port P1 (P1.4) Pin Schematic, MSP430F20x2                                               MSP430F20x1

   To /from ADC 10                                               SLAS491I AUGUST 2005 REVISED DECEMBER 2012
positive reference
                                                               Pad Logic
                    A4
          INCHx = 4
       ADC10AE.4

           P1REN.4

                                                       DVSS 0

                                                       DVCC 1  1

P1DIR.4       0           Direction
                          0: Input
              1           1: Output

P1OUT.4       0

Module X OUT  1                                                   P1.4/SMCLK/A4/VREF+/VeREF+/TCK

P1SEL.4                                                  Bus
                                                       Keeper

                                                         EN

                 EN

Module X IN      D

    P1IRQ.4      P1IE.4      EN
                 P1IFG.4  Q
   To JTAG
From JTAG                    Set

              P1SEL.4     Interrupt
              P1IES.4       Edge
                           Select

Copyright 20052012, Texas Instruments Incorporated             Submit Documentation Feedback  59
MSP430F20x3                                                         www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.5) Pin Schematics, MSP430F20x2

                                                         Pad Logic

                A5

      INCHx = 5

    ADC10AE.5

       P1REN.5
        P1SEL.5
         USIPE5

                                                 DVSS 0

                                                 DVCC 1  1

    P1DIR.5               0           Direction
                                      0: Input
    USI Module Direction  1           1: Output

    P1OUT.5               0

    Module X OUT          1                                         P1.5/TA 0/SCLK/A5/TMS

    P1IN.5                                         Bus
                               EN                Keeper

                                                   EN

    Module X IN              D

       P1IRQ.5               P1IE.5      EN
                             P1IFG.5  Q
       To JTAG
    From JTAG                            Set

                          P1SEL.5     Interrupt
                          P1IES.5       Edge
                                       Select

60  Submit Documentation Feedback                        Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                            MSP430F20x3
                                                                                      MSP430F20x2
Port P1 (P1.6) Pin Schematics, MSP430F20x2                                            MSP430F20x1

                                                               SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                                       Pad Logic

            A6

  INCHx = 6
ADC10AE.6

   P1REN.6
    P1SEL.6
     USIPE6

                                                       DVSS 0

                                                       DVCC 1  1

P1DIR.6                0           Direction
                                   0: Input
USI Module Direction   1           1: Output

P1OUT.6                0

Module X OUT           1                                          P1.6/TA1/SDO/SCL/A6/TDI

USI Module Output
           (I2C Mode)

P1IN.6                                                   Bus
                                                       Keeper

                                                         EN

                          EN

Module X IN               D

    P1IRQ.6               P1IE.6      EN
                          P1IFG.6  Q
   To JTAG
From JTAG                             Set

                       P1SEL.6     Interrupt
                       P1IES.6       Edge
                                    Select

Copyright 20052012, Texas Instruments Incorporated          Submit Documentation Feedback  61
MSP430F20x3                                                          www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.7) Pin Schematics, MSP430F20x2

                                                          Pad Logic

                A7

      INCHx = 7
    ADC10AE.7

       P1REN.7
        P1SEL.7
         USIPE7

                                                  DVSS 0

                                                  DVCC 1  1

    P1DIR.7                0           Direction
                                       0: Input
    USI Module Direction   1           1: Output

    P1OUT.7                0

    Module X OUT           1                                         P1.7/SDI/SDA/A7/TDO/TDI

    USI Module Output
               (I2C Mode)

    P1IN.7                                          Bus
                               EN                 Keeper

                                                    EN

    Module X IN               D

                 P1IRQ.7      P1IE.7      EN
                              P1IFG.7  Q
                To JTAG
             From JTAG                    Set
             From JTAG
    From JTAG (TDO)        P1SEL.7     Interrupt
                           P1IES.7       Edge
                                        Select

62  Submit Documentation Feedback                         Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                        MSP430F20x3
                                                                                                                  MSP430F20x2
                                                                                                                  MSP430F20x1

                                                                                           SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                            Table 25. Port P1 (P1.4 to P1.7) Pin Functions, MSP430F20x2

PIN NAME (P1.x)          x              FUNCTION                                           CONTROL BITS / SIGNALS(1)(2)

                                                                         P1DIR.x  P1SEL.x  USIP.x  ADC10AE.x             INCHx  JTAG Mode
                                                                            0/1                                            N/A         0
                            P1.4(3) input/output                             0    0        N/A     0                       N/A         0
                                                                             1                                             N/A         0
                            N/A                                              X    1        N/A     0                        4          0
                                                                             X                                             N/A         0
P1.4/SMCLK/A4/                  SMCLK                                        X    1        N/A     0                        X          1
VREF+/VeREF+/TCK         4                                                  0/1                                            N/A         0
                                                                             0    X        N/A     1                       N/A         0
                                A4 (4)                                       1                                             N/A         0
                                                                             X                                             N/A         0
                            VREF+/VeREF+ (4) (5)                             X    X        N/A     1                        5          0
                                                                             X                                              X          1
                            TCK (6)                                         0/1   X        N/A     X                       N/A         0
                                                                             0                                             N/A         0
                            P1.5(3) input/output                             1    0        0       0                       N/A         0
                                                                             X                                             N/A         0
                            N/A                                              X    1        0       0                        6          0
                                                                             X                                              X          1
P1.5/TA0/SCLK/A5/TMS            Timer_A2.TA0                                0/1   1        0       0                       N/A         0
                         5                                                   0                                             N/A         0
                                                                             1    X        1       0                       N/A         0
                                SCLK                                         X                                             N/A         0
                                                                             X                                              7          0
                            A5 (4)                                           X    X        X       1                        X          1

                            TMS (6)                                               X        X       X
                            P1.6(3) input/output
                                                                                  0        0       0

                            Timer_A2.CCI1B                                        1        0       0

                                                  Timer_A2.TA1                    1        0       0
P1.6/TA1/SDO/SCL/A6/TDI 6
                                                                                  X        1       0
                                                  SDO (SPI) / SCL (I2C)

                            A6 (4)                                                X        X       1
                            TDI (6)
                            P1.7(3) input/output                                  X        X       X

                                                                                  0        0       0

                            N/A                                                   1        0       0

P1.7/SDI/SDA/A7/TDO/TDI         DVSS                                              1        0       0
                         7
                                                                                  X        1       0
                                SDI (SPI) / SDA (I2C)
                                A7 (4)                                            X        X       1
                                TDO/TDI (6) (7)
                                                                                  X        X       X

(1) X = Don't care
(2) N/A = Not available or not applicable
(3) Default after reset (PUC/POR)
(4) Setting the ADC10AE.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying

      analog signals.
(5) The reference voltage is output if bit REFOUT in register ADC10CTL0 is set. An applied voltage is used as positive reference if bits

      SREF0/1 in register ADC10CTL0 are set to 10 or 11.
(6) In JTAG mode the internal pullup/down resistors are disabled.
(7) Function controlled by JTAG.

Copyright 20052012, Texas Instruments Incorporated                                              Submit Documentation Feedback          63
MSP430F20x3                                                                                                                     www.ti.com
MSP430F20x2                                                                                                  P2.7/XOUT
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P2 (P2.6) Pin Schematics, MSP430F20x2

              BCSCTL3.LFXT1Sx = 11                         LFXT1 Oscillator

              LFXT1 off

                                           0                                                   Pad Logic
              LFXT1CLK

                                           1
                 P2SEL.7
                P2REN.6

                                                                     DVSS 0

                                                                     DVCC 1                    1

              P2DIR.6    0                      Direction
                                                0: Input
                         1                      1: Output

           P2OUT.6       0                                                                                   P2.6/XIN/TA 1
    Module X OUT         1
                                                                       Bus
           P2SEL.6                EN                                 Keeper
              P2IN.6               D
                                                                       EN
       Module X IN

              P2IRQ.6       P2IE.6               EN
                            P2IFG.6           Q

                                                 Set

                         P2SEL.6              Interrupt
                         P2IES.6                Edge
                                               Select

                            Table 26. Port P2 (P2.6) Pin Functions, MSP430F20x2

    PIN NAME (P2.x)         x                              FUNCTION                                       CONTROL BITS / SIGNALS

                                                                                                          P2DIR.x  P2SEL.x

                                   P2.6 input/output                                                      0/1               0
                            6 XIN (1) (2)
P2.6/XIN/TA1                                                                                              0                 1
                                   Timer_A2.TA1
                                                                                                          1                 1

(1) Default after reset (PUC/POR)
(2) XIN is used as digital clock input if the bits LFXT1Sx in register BCSCTL3 are set to 11.

64  Submit Documentation Feedback                                            Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                     MSP430F20x3
                                                                                                               MSP430F20x2
                                                                                                               MSP430F20x1

                                                                                        SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P2 (P2.7) Pin Schematics, MSP430F20x2

            BCSCTL3.LFXT1Sx = 11                                      LFXT1 Oscillator

            LFXT1 off

                                         0             From P2.6/XIN                                  P2.6/XIN/TA 1
            LFXT1CLK
                                                                                        Pad Logic
                                         1
               P2SEL.6
              P2REN.7

                                                                                DVSS 0

                                                                                DVCC 1  1

            P2DIR.7       0                            Direction
                                                       0: Input
                          1                            1: Output

       P2OUT.7            0                                                                           P2.7/XOUT
Module X OUT              1
                                                                                  Bus
       P2SEL.7                     EN                                           Keeper
          P2IN.7                    D
                                                                                  EN
   Module X IN

            P2IRQ.7          P2IE.7            EN
                             P2IFG.7        Q

                                               Set

                          P2SEL.7           Interrupt
                          P2IES.7             Edge
                                             Select

                             Table 27. Port P2 (P2.7) Pin Functions, MSP430F20x2

         PIN NAME (P2.x)     x                                        FUNCTION                     CONTROL BITS / SIGNALS
P2.7/XOUT
                                    P2.7 input/output                                              P2DIR.x       P2SEL.x
                             7 DVSS
                                                                                                   0/1               0
                                    XOUT (1) (2)
                                                                                                   0                 1

                                                                                                   1                 1

(1) Default after reset (PUC/POR)
(2) If the pin P2.7/XOUT is used as an input a current can flow until P2SEL.7 is cleared due to the oscillator output driver connection to this

      pin after reset.

Copyright 20052012, Texas Instruments Incorporated                                   Submit Documentation Feedback     65
MSP430F20x3                                                               www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                    APPLICATION INFORMATION, MSP430F20X3

Port P1 (P1.0) Pin Schematics, MSP430F20x3

    INCH=0                                            Pad Logic

            A0+
    SD16AE.0

    P1REN.0

                                              DVSS 0

                                              DVCC 1  1

    P1DIR.0           0            Direction
                                   0: Input
                      1            1: Output

           P1OUT.0    0                                                   P1.0/TACLK/ACLK/A0+
    Module X OUT      1
                                                Bus
           P1SEL.0             EN             Keeper
              P1IN.0            D
                                                EN
       Module X IN

    P1IRQ.0              P1IE.0       EN
                         P1IFG.0   Q

                                      Set

                      P1SEL.0      Interrupt
                      P1IES.0        Edge
                                    Select

66  Submit Documentation Feedback                     Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                            MSP430F20x3
                                                                                      MSP430F20x2
Port P1 (P1.1) Pin Schematics, MSP430F20x3                                            MSP430F20x1

INCH=4                                                         SLAS491I AUGUST 2005 REVISED DECEMBER 2012
     A4+
                                                                         Pad Logic

   INCH=0            0         AV SS
         A0-
                     1
SD16AE.1

P1REN.1

                                                       DVSS 0

                                                       DVCC 1  1

P1DIR.1           0            Direction
                               0: Input
                  1            1: Output

       P1OUT.1    0                                               P1.1/TA 0/A0-/A4+
Module X OUT      1
                                                         Bus
       P1SEL.1             EN                          Keeper
          P1IN.1            D
                                                         EN
   Module X IN

P1IRQ.1              P1IE.1       EN
                     P1IFG.1   Q

                                  Set

                  P1SEL.1      Interrupt
                  P1IES.1        Edge
                                Select

Copyright 20052012, Texas Instruments Incorporated          Submit Documentation Feedback  67
MSP430F20x3                                                        www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.2) Pin Schematics, MSP430F20x3

    INCH=1                                              Pad Logic
         A1+

       INCH=4            0         AV SS
             A4-
                         1
    SD16AE.2

    P1REN.2

                                                DVSS 0

                                                DVCC 1  1

    P1DIR.2           0            Direction
                                   0: Input
                      1            1: Output

           P1OUT.2    0                                            P1.2/TA 1/A1+/A4-
    Module X OUT      1
                                                  Bus
           P1SEL.2             EN               Keeper
              P1IN.2            D
                                                  EN
       Module X IN

    P1IRQ.2              P1IE.2       EN
                         P1IFG.2   Q

                                      Set

                      P1SEL.2      Interrupt
                      P1IES.2        Edge
                                    Select

68  Submit Documentation Feedback                       Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                            MSP430F20x3
                                                                                      MSP430F20x2
Port P1 (P1.3) Pin Schematics, MSP430F20x3                                            MSP430F20x1

                                                               SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                                       Pad Logic

        VREF     0     AV SS
   INCH=1
                 1
         A1-
SD16AE.3

P1REN.3

                                                       DVSS 0

                                                       DVCC 1  1

P1DIR.3       0           Direction
                          0: Input
              1           1: Output

P1OUT.3       0

              1                                                   P1.3/VREF/A1-

P1SEL.3                                                  Bus
                                                       Keeper
P1IN.3
                                                         EN

P1IRQ.3          P1IE.3      EN
                 P1IFG.3  Q

                             Set

              P1SEL.3     Interrupt
              P1IES.3       Edge
                           Select

Copyright 20052012, Texas Instruments Incorporated          Submit Documentation Feedback  69
MSP430F20x3                                                                                      www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                          Table 28. Port P1 (P1.0 to P1.3) Pin Functions, MSP430F20x3

         PIN NAME (P1.x)  x                     FUNCTION           CONTROL BITS / SIGNALS(1)(2)
P1.0/TACLK/ACLK/A0+
P1.1/TA0/A0-/A4+                                          P1DIR.x  P1SEL.x  SD16AE.x             INCHx
P1.2/TA1/A1+/A4-                                             0/1                                   N/A
P1.3/VREF/A1-                      P1.0(3) input/output            0                   0           N/A
                                                                                                   N/A
                          0        Timer_A2.TACLK/INCLK   0        1                   0            0
                                                                                                   N/A
                                   ACLK                   1        1                   0           N/A
                                                                                                   N/A
                                   A0+ (4)                X        X                   1            0
                                                                                                    4
                                   P1.1(3) input/output   0/1      0                   0           N/A
                                                                                                   N/A
                                   Timer_A2.CCI0A         0        1                   0           N/A
                                                                                                    1
                          1 Timer_A2.TA0                  1        1                   0            4
                                 A0-(4) (5)                                                        N/A
                                 A4+ (4)                  X        X                   1           N/A
                                 P1.2(3) input/output                                               1
                                                          X        X                   1

                                                          0/1      0                   0

                                   Timer_A2.CCI1A         0        1                   0

                          2 Timer_A2.TA1                  1        1                   0
                                 A1+ (4)
                                 A4-(4) (5)               X        X                   1
                                 P1.3(3) input/output
                                                          X        X                   1

                                                          0/1      0                   0

                          3 VREF                          X        1                   0
                                 A1-(4) (5)
                                                          X        X                   1

(1) X = Don't care
(2) N/A = Not available or not applicable
(3) Default after reset (PUC/POR)
(4) Setting the SD16AE.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying

      analog signals.
(5) With SD16AE.x = 0 the negative inputs are connected to VSS if the corresponding input is selected.

70  Submit Documentation Feedback                                  Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                            MSP430F20x3
                                                                                      MSP430F20x2
Port P1 (P1.4) Pin Schematics, MSP430F20x3                                            MSP430F20x1

                    INCH=2                                     SLAS491I AUGUST 2005 REVISED DECEMBER 2012
                          A2+
                                                                      Pad Logic
                 SD16AE.4

                  P1REN.4

                                                       DVSS 0

                                                       DVCC 1  1

P1DIR.4           0            Direction
                               0: Input
                  1            1: Output

       P1OUT.4    0                                               P1.4/SMCLK/A2+/TCK
Module X OUT      1
                                                         Bus
       P1SEL.4             EN                          Keeper
          P1IN.4            D
                                                         EN
   Module X IN

   P1IRQ.4           P1IE.4       EN
                     P1IFG.4   Q
   To JTAG
From JTAG                         Set

                  P1SEL.4      Interrupt
                  P1IES.4        Edge
                                Select

Copyright 20052012, Texas Instruments Incorporated          Submit Documentation Feedback  71
MSP430F20x3                                                         www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.5) Pin Schematics, MSP430F20x3

                                                         Pad Logic

       INCH=2                0     AV SS
             A2-
                             1
    SD16AE.5

    P1REN.5
    P1SEL.5
      USIPE5

                                                 DVSS 0

                                                 DVCC 1  1

    P1DIR.5               0           Direction
                                      0: Input
    USI Module Direction  1           1: Output

    P1OUT.5               0

    Module X OUT          1                                         P1.5/TA0/SCLK/A2-/TMS

    P1IN.5                                         Bus
                               EN                Keeper

                                                   EN

    Module X IN                 D

       P1IRQ.5               P1IE.5      EN
                             P1IFG.5  Q
       To JTAG
    From JTAG                            Set

                          P1SEL.5     Interrupt
                          P1IES.5       Edge
                                       Select

72  Submit Documentation Feedback                        Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                            MSP430F20x3
                                                                                      MSP430F20x2
Port P1 (P1.6) Pin Schematics, MSP430F20x3                                            MSP430F20x1

                    INCH=3                                     SLAS491I AUGUST 2005 REVISED DECEMBER 2012
                          A3+
                                                                      Pad Logic
                 SD16AE.6

                   P1REN.6
                   P1SEL.6
                     USIPE6

                                                       DVSS 0

                                                       DVCC 1  1

P1DIR.6                0           Direction
                                   0: Input
USI Module Direction   1           1: Output

P1OUT.6                0

Module X OUT           1                                          P1.6/TA1/SDO/SCL/A3+/TDI

USI Module Output
           (I2C Mode)

P1IN.6                                                   Bus
                           EN                          Keeper

                                                         EN

Module X IN               D

    P1IRQ.6               P1IE.6      EN
                          P1IFG.6  Q
   To JTAG
From JTAG                             Set

                       P1SEL.6     Interrupt
                       P1IES.6       Edge
                                    Select

Copyright 20052012, Texas Instruments Incorporated          Submit Documentation Feedback  73
MSP430F20x3                                                          www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P1 (P1.7) Pin Schematics, MSP430F20x3

                                                          Pad Logic

       INCH=3                 0     AVSS
             A3-
                              1
    SD16AE.x

    P1REN.x
    P1SEL.x
     USIPE7

                                                  DVSS 0

                                                  DVCC 1  1

    P1DIR.x                0           Direction
                                       0: Input
    USI Module Direction   1           1: Output

    P1OUT.x                0

    Module X OUT           1                                         P1.7/SDI/SDA/A3-/TDO/TDI

    USI Module Output
               (I2C Mode)

    P1IN.x                                          Bus
                              EN                  Keeper

                                                    EN

    Module X IN                  D

                 P1IRQ.x      P1IE.x      EN
                              P1IFG.x  Q
                To JTAG
             From JTAG                    Set
             From JTAG
    From JTAG (TDO)        P1SEL.x     Interrupt
                           P1IES.x       Edge
                                        Select

74  Submit Documentation Feedback                         Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                      MSP430F20x3
                                                                                                MSP430F20x2
                                                                                                MSP430F20x1

                                                                         SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                          Table 29. Port P1 (P1.4 to P1.7) Pin Functions, MSP430F20x3

      PIN NAME (P1.x)  x  FUNCTION                                       CONTROL BITS / SIGNALS(1)(2)
P1.4/SMCLK/A2+/TCK
                                                       P1DIR.x  P1SEL.x  USIP.x  SD16AE.x              INCHx  JTAG Mode
P1.5/TA0/SCLK/A2-/TMS                                     0/1                                            N/A         0
                              P1.4(3) input/output         0    0        N/A     0                       N/A         0
P1.6/TA1/SDO/SCL/             N/A                          1                                             N/A         0
A3+/TDI                4 SMCLK                             X    1        N/A     0                        2          0
                              A2+ (4)                      X                                              X          1
P1.7/SDI/SDA/A3-/             TCK (5)                     0/1   1        N/A     0                       N/A         0
TDO/TDI                       P1.5(3) input/output         0                                             N/A         0
                              N/A                          1    X        N/A     1                       N/A         0
                              Timer_A2.TA0                 X                                             N/A         0
                       5                                   X    X        N/A     X                        2          0
                              SCLK                         X                                              X          1
                              A2-(4) (6)                  0/1   0        0       0                       N/A         0
                              TMS (5)                      0                                             N/A         0
                              P1.6(3) input/output         1    1        0       0                       N/A         0
                              Timer_A2.CCI1B               X                                             N/A         0
                              Timer_A2.TA1                 X    1        0       0                        3          0
                       6                                   X                                              X          1
                              SDO (SPI) / SCL (I2C)       0/1   X        1       0                       N/A         0
                              A3+ (4)                      0                                             N/A         0
                              TDI (5)                      1    X        X       1                       N/A         0
                              P1.7(3) input/output         X                                             N/A         0
                              N/A                          X    X        X       X                        3          0
                              DVSS                         X                                              X          1
                       7                                        0        0       0
                              SDI (SPI) / SDA (I2C)
                              A3-(4) (6)                        1        0       0
                              TDO/TDI (7) (5)
                                                                1        0       0

                                                                X        1       0

                                                                X        X       1

                                                                X        X       X

                                                                0        0       0

                                                                1        0       0

                                                                1        0       0

                                                                X        1       0

                                                                X        X       1

                                                                X        X       X

(1) X = Don't care
(2) N/A = Not available or not applicable
(3) Default after reset (PUC/POR)
(4) Setting the SD16AE.x bit disables the output driver and the input Schmitt trigger to prevent parasitic cross currents when applying

      analog signals.
(5) In JTAG mode, the internal pullup and pulldown resistors are disabled.
(6) With SD16AE.x = 0 the negative inputs are connected to VSS if the corresponding input is selected.
(7) Function controlled by JTAG

Copyright 20052012, Texas Instruments Incorporated                            Submit Documentation Feedback                           75
MSP430F20x3                                                                                                                     www.ti.com
MSP430F20x2                                                                                                  P2.7/XOUT
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P2 (P2.6) Pin Schematics, MSP430F20x3

              BCSCTL3.LFXT1Sx = 11                         LFXT1 Oscillator

              LFXT1 off

                                           0                                                   Pad Logic
              LFXT1CLK

                                           1
                 P2SEL.7
                P2REN.6

                                                                     DVSS 0

                                                                     DVCC 1                    1

              P2DIR.6    0                      Direction
                                                0: Input
                         1                      1: Output

           P2OUT.6       0                                                                                   P2.6/XIN/TA 1
    Module X OUT         1
                                                                       Bus
           P2SEL.6                EN                                 Keeper
              P2IN.6               D
                                                                       EN
       Module X IN

              P2IRQ.6       P2IE.6               EN
                            P2IFG.6           Q

                                                 Set

                         P2SEL.6              Interrupt
                         P2IES.6                Edge
                                               Select

                            Table 30. Port P2 (P2.6) Pin Functions, MSP430F20x3

    PIN NAME (P2.x)         x                              FUNCTION                                       CONTROL BITS / SIGNALS

                                                                                                          P2DIR.x  P2SEL.x

                                   P2.6 input/output                                                      0/1               0
                            6 XIN (1) (2)
P2.6/XIN/TA1                                                                                              0                 1
                                   Timer_A2.TA1
                                                                                                          1                 1

(1) Default after reset (PUC/POR)
(2) XIN is used as digital clock input if the bits LFXT1Sx in register BCSCTL3 are set to 11.

76  Submit Documentation Feedback                                            Copyright 20052012, Texas Instruments Incorporated
www.ti.com                                                                                                     MSP430F20x3
                                                                                                               MSP430F20x2
                                                                                                               MSP430F20x1

                                                                                        SLAS491I AUGUST 2005 REVISED DECEMBER 2012

Port P2 (P2.7) Pin Schematics, MSP430F20x3

            BCSCTL3.LFXT1Sx = 11                                      LFXT1 Oscillator

            LFXT1 off

                                         0             From P2.6/XIN                                  P2.6/XIN/TA 1
            LFXT1CLK
                                                                                        Pad Logic
                                         1
               P2SEL.6
              P2REN.7

                                                                                DVSS 0

                                                                                DVCC 1  1

            P2DIR.7       0                            Direction
                                                       0: Input
                          1                            1: Output

       P2OUT.7            0                                                                           P2.7/XOUT
Module X OUT              1
                                                                                  Bus
       P2SEL.7                     EN                                           Keeper
          P2IN.7                    D
                                                                                  EN
   Module X IN

            P2IRQ.7          P2IE.7            EN
                             P2IFG.7        Q

                                               Set

                          P2SEL.7           Interrupt
                          P2IES.7             Edge
                                             Select

                             Table 31. Port P2 (P2.7) Pin Functions, MSP430F20x3

         PIN NAME (P2.x)     x                                        FUNCTION                     CONTROL BITS / SIGNALS
P2.7/XOUT
                                    P2.7 input/output                                              P2DIR.x       P2SEL.x
                             7 DVSS
                                                                                                   0/1               0
                                    XOUT (1) (2)
                                                                                                   0                 1

                                                                                                   1                 1

(1) Default after reset (PUC/POR)
(2) If the pin P2.7/XOUT is used as an input a current can flow until P2SEL.7 is cleared due to the oscillator output driver connection to this

      pin after reset.

Copyright 20052012, Texas Instruments Incorporated                                   Submit Documentation Feedback     77
MSP430F20x3                                                                                                      www.ti.com
MSP430F20x2
MSP430F20x1

SLAS491I AUGUST 2005 REVISED DECEMBER 2012

                                                REVISION HISTORY

LITERATURE                                                                              SUMMARY
  NUMBER
   SLAS491    Preliminary PRODUCT PREVIEW data sheet release
              Production data sheet release for MSP430F20x3I.
  SLAS491A    Updated specification and added characterization graphs.

    SLAS491B  Production data sheet release for MSP430F20x3T, MSP430F20x1I and MSP430F20x1T.
              105C characterization results added.
    SLAS491C  SD16_A SINAD characterization results for MSP430F20x3.
    SLAS491D  RSA package added.
    SLAS491E  Updated SD16_A Power Supply Rejection specification.
    SLAS491F  DCO Calibration Register names: lower case "z" changed to upper case "Z".
              Vhys(B_IT-) MAX specification increased from 180 mV to 210 mV.
              MIN and MAX percentages for "calibrated DCO frequencies - tolerance over supply voltage VCC" corrected from 2.5% to
              3.0% to match the specified frequency ranges.

              Production data sheet release for MSP430F20x2I and MSP430F20x2T.

              Changed fACLK to 0 Hz in ILPM4 test conditions in Low-Power Mode Supply Currents (Into VCC) Excluding External
              Current.

              Changed Tstg maximum for programmed devices to 150C in Absolute Maximum Ratings.
              Added ADC10 data transfer registers to Peripheral File Map

    SLAS491G  Changed Test Conditions for "Duty cycle, LF mode" in Crystal Oscillator, XT1, Low-Frequency Mode.
    SLAS491H  Changed note (1) on 10-Bit ADC, Built-In Voltage Reference.
    SLAS491I  Changed USIP.x Control Bits in Table 25 and Table 29.
              Changed Tstg, Programmed device, to -55C to 150C in Absolute Maximum Ratings.

              Added typical value test conditions to Recommended Operating Conditions.
              Added note (2) to POR and Brownout Reset (BOR).

78  Submit Documentation Feedback                                                                Copyright 20052012, Texas Instruments Incorporated
                                                                          PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                         11-Apr-2013

PACKAGING INFORMATION

  Orderable Device  Status Package Type Package Pins Package Eco Plan Lead/Ball Finish MSL Peak Temp Op Temp (C)       Top-Side Markings      Samples
   MSP430F2001IN
  MSP430F2001IPW    (1)           Drawing      Qty  (2)              (3)                                                                  (4)
MSP430F2001IPWR
MSP430F2001IRSAR    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 85            MSP430F2001
MSP430F2001IRSAT                                    (RoHS)
   MSP430F2001TN                                                                                                   F2001
MSP430F2001TPW     ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85
MSP430F2001TPWR                                                                                                    F2001
MSP430F2001TRSAR                                    & no Sb/Br)
MSP430F2001TRSAT                                                                                                   M430F
   MSP430F2002IN    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85                    2001
  MSP430F2002IPW                                                     & no Sb/Br)                                   M430F
MSP430F2002IPWR                                                                                                   2001
MSP430F2002IRSAR    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85             MSP430F2001T
MSP430F2002IRSAT                                                 & no Sb/Br)
   MSP430F2002TN                                                                                                   F2001T
MSP430F2002TPW     ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                     & no Sb/Br)                                   F2001T

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 105           M430F
                                                    (RoHS)                                                         2001T
                                                                                                                   M430F
                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105              2001T
                                                                                                                   MSP430F2002
                                                    & no Sb/Br)
                                                                                                                   F2002
                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105
                                                                     & no Sb/Br)                                   F2002

                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105            M430F
                                                                 & no Sb/Br)                                       2002
                                                                                                                   M430F
                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105                  2002
                                                                     & no Sb/Br)                                   MSP430F2002T

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 85            F2002T
                                                    (RoHS)

                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85

                                                    & no Sb/Br)

                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85
                                                                     & no Sb/Br)

                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                 & no Sb/Br)

                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                     & no Sb/Br)

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 105
                                                    (RoHS)

                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105

                                                    & no Sb/Br)

                                                    Addendum-Page 1
                                                                          PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                         11-Apr-2013

  Orderable Device  Status Package Type Package Pins Package Eco Plan Lead/Ball Finish MSL Peak Temp Op Temp (C)       Top-Side Markings      Samples
MSP430F2002TPWR
MSP430F2002TRSAR    (1)           Drawing      Qty  (2)              (3)                                                                  (4)
MSP430F2002TRSAT
                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105                   F2002T
   MSP430F2003IN                                                     & no Sb/Br)
  MSP430F2003IPW                                                                                                   M430F
MSP430F2003IPWR    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105            2002T
MSP430F2003IRSAR                                                 & no Sb/Br)                                       M430F
MSP430F2003IRSAT                                                                                                   2002T
   MSP430F2003TN    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105                  MSP430F2003
MSP430F2003TPW                                                      & no Sb/Br)
MSP430F2003TPWR                                                                                                    F2003
MSP430F2003TRSAR    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 85
MSP430F2003TRSAT                                    (RoHS)                                                         F2003
   MSP430F2011IN
  MSP430F2011IPW    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85               M430F
MSP430F2011IPWR                                                                                                   2003
MSP430F2011IRSAR                                    & no Sb/Br)                                                    M430F
MSP430F2011IRSAT                                                                                                   2003
                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85                    MSP430F2003T
                                                                     & no Sb/Br)
                                                                                                                   F2003T
                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                 & no Sb/Br)                                       F2003T

                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85                   M430F
                                                                     & no Sb/Br)                                   2003T
                                                                                                                   M430F
                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 105           2003T
                                                    (RoHS)                                                         MSP430F2011

                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105              F2011

                                                    & no Sb/Br)                                                    F2011

                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105                   M430F
                                                                     & no Sb/Br)                                   2011
                                                                                                                   M430F
                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105            2011
                                                                 & no Sb/Br)

                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105
                                                                     & no Sb/Br)

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 85
                                                    (RoHS)

                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85

                                                    & no Sb/Br)

                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85
                                                                     & no Sb/Br)

                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                 & no Sb/Br)

                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85
                                                                     & no Sb/Br)

                                                    Addendum-Page 2
                                                                          PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                         11-Apr-2013

  Orderable Device  Status Package Type Package Pins Package Eco Plan Lead/Ball Finish MSL Peak Temp Op Temp (C)       Top-Side Markings      Samples
   MSP430F2011TN
MSP430F2011TPW     (1)           Drawing      Qty  (2)              (3)                                                                  (4)
MSP430F2011TPWR
MSP430F2011TRSAR    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 105           MSP430F2011T
MSP430F2011TRSAT                                    (RoHS)
   MSP430F2012IN                                                                                                   F2011T
  MSP430F2012IPW    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105
MSP430F2012IPWR                                                                                                   F2011T
MSP430F2012IRSAR                                    & no Sb/Br)
MSP430F2012IRSAT                                                                                                   M430F
   MSP430F2012TN    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105                   2011T
MSP430F2012TPW                                                      & no Sb/Br)                                   M430F
MSP430F2012TPWR                                                                                                    2011T
MSP430F2012TRSAR    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105            MSP430F2012
MSP430F2012TRSAT                                                 & no Sb/Br)
   MSP430F2013IN                                                                                                   F2012
  MSP430F2013IPW    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105
MSP430F2013IPWR                                                     & no Sb/Br)                                   F2012

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 85            M430F
                                                    (RoHS)                                                         2012
                                                                                                                   M430F
                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85               2012
                                                                                                                   MSP430F2012T
                                                    & no Sb/Br)
                                                                                                                   F2012T
                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85
                                                                     & no Sb/Br)                                   F2012T

                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85             M430F
                                                                 & no Sb/Br)                                       2012T
                                                                                                                   M430F
                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85                   2012T
                                                                     & no Sb/Br)                                   MSP430F2013

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 105           F2013
                                                    (RoHS)
                                                                                                                   F2013
                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105

                                                    & no Sb/Br)

                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105
                                                                     & no Sb/Br)

                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105
                                                                 & no Sb/Br)

                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105
                                                                     & no Sb/Br)

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 85
                                                    (RoHS)

                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85

                                                    & no Sb/Br)

                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85
                                                                     & no Sb/Br)

                                                    Addendum-Page 3
                                                                          PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                11-Apr-2013

  Orderable Device  Status Package Type Package Pins Package Eco Plan Lead/Ball Finish MSL Peak Temp Op Temp (C)                                              Top-Side Markings                       Samples
MSP430F2013IRSAR
MSP430F2013IRSAT    (1)           Drawing      Qty  (2)              (3)                                                                                                         (4)

   MSP430F2013TN    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85                                                    M430F
MSP430F2013TPW                                                  & no Sb/Br)                                                                              2013
MSP430F2013TPWR                                                                                                                                           M430F
MSP430F2013TRSAR    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 85                                                          2013
MSP430F2013TRSAT                                                     & no Sb/Br)                                                                          MSP430F2013T

                    ACTIVE  PDIP  N        14  25   Pb-Free      CU NIPDAU Level-1-260C-UNLIM -40 to 105                                                  F2013T
                                                    (RoHS)
                                                                                                                                                          F2013T
                    ACTIVE TSSOP  PW       14  90 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105
                                                                                                                                                          M430F
                                                    & no Sb/Br)                                                                                           2013T
                                                                                                                                                          M430F
                    ACTIVE TSSOP  PW 14 2000 Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 105                                                          2013T
                                                                     & no Sb/Br)

                    ACTIVE  QFN   RSA      16 3000 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105
                                                                 & no Sb/Br)

                    ACTIVE  QFN   RSA 16 250 Green (RoHS CU NIPDAU Level-2-260C-1 YEAR -40 to 105
                                                                     & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) Multiple Top-Side Markings will be inside parentheses. Only one Top-Side Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a
continuation of the previous line and the two combined represent the entire Top-Side Marking for that device.

                                                    Addendum-Page 4
                                                                                                   PACKAGE OPTION ADDENDUM

www.ti.com                                                                                         11-Apr-2013

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSP430F2013 :

Enhanced Product: MSP430F2013-EP

NOTE: Qualified Version Definitions:

       Enhanced Product - Supports Defense, Aerospace and Medical Applications

                                                                                  Addendum-Page 5
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                               12-Jul-2013

*All dimensions are nominal

Device                       Package Package Pins  SPQ   Reel Reel A0 B0 K0 P1 W             Pin1
                               Type Drawing
                                                   2000  Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
                                                   2000
                                                   3000  (mm) W1 (mm)
                                                   250
MSP430F2001IPWR TSSOP PW 14                       2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2001IPWR TSSOP PW 14                       2000
MSP430F2001IRSAR QFN RSA 16                        3000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2001IRSAT QFN RSA 16                        250
MSP430F2001TPWR TSSOP PW 14                        2000  330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2001TPWR TSSOP PW 14                        2000
MSP430F2001TRSAR QFN RSA 16                        3000  180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2001TRSAT QFN RSA 16                        250
MSP430F2002IPWR TSSOP PW 14                       2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2002IPWR TSSOP PW 14                       2000
MSP430F2002IRSAR QFN RSA 16                        3000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2002IRSAT QFN RSA 16                        250
MSP430F2002TPWR TSSOP PW 14                        2000  330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2002TPWR TSSOP PW 14                        2000
MSP430F2002TRSAR QFN RSA 16                              180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2002TRSAT QFN RSA 16
MSP430F2003IPWR TSSOP PW 14                             330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2003IPWR TSSOP PW 14
                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                         330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                   Pack Materials-Page 1
www.ti.com                                      PACKAGE MATERIALS INFORMATION

                                                                                                                                               12-Jul-2013

            Device  Package Package Pins  SPQ   Reel Reel A0 B0 K0 P1 W             Pin1
                      Type Drawing
                                          3000  Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
                                          250
                                          2000  (mm) W1 (mm)
                                          2000
MSP430F2003IRSAR QFN RSA 16               3000  330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2003IRSAT QFN RSA 16               250
MSP430F2003TPWR TSSOP PW 14               2000  180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2003TPWR TSSOP PW 14               2000
MSP430F2003TRSAR QFN RSA 16               3000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2003TRSAT QFN RSA 16               250
MSP430F2011IPWR TSSOP PW 14              2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2011IPWR TSSOP PW 14              2000
MSP430F2011IRSAR QFN RSA 16               3000  330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2011IRSAT QFN RSA 16               250
MSP430F2011TPWR TSSOP PW 14               2000  180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2011TPWR TSSOP PW 14               2000
MSP430F2011TRSAR QFN RSA 16               3000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2011TRSAT QFN RSA 16               250
MSP430F2012IPWR TSSOP PW 14              2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2012IPWR TSSOP PW 14              2000
MSP430F2012IRSAR QFN RSA 16               3000  330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2012IRSAT QFN RSA 16               250
MSP430F2012TPWR TSSOP PW 14               2000  180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2012TPWR TSSOP PW 14               2000
MSP430F2012TRSAR QFN RSA 16               3000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2012TRSAT QFN RSA 16               250
MSP430F2013IPWR TSSOP PW 14              2000  330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2013IPWR TSSOP PW 14              2000
MSP430F2013IRSAR QFN RSA 16               3000  330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2013IRSAT QFN RSA 16               250
MSP430F2013TPWR TSSOP PW 14                     180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2
MSP430F2013TPWR TSSOP PW 14
MSP430F2013TRSAR QFN RSA 16                     330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1
MSP430F2013TRSAT QFN RSA 16
                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 6.9 5.6 1.6 8.0 12.0     Q1

                                                330.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                                180.0 12.4 4.25 4.25 1.15 8.0 12.0  Q2

                                          Pack Materials-Page 2
www.ti.com                                      PACKAGE MATERIALS INFORMATION

                                                                                                                                               12-Jul-2013

*All dimensions are nominal  Package Type  Package Drawing Pins  SPQ   Length (mm)  Width (mm)  Height (mm)
              Device
                                 TSSOP     PW   14               2000       367.0       367.0        35.0
    MSP430F2001IPWR              TSSOP                           2000       367.0       367.0        35.0
    MSP430F2001IPWR                        PW   14               3000       367.0       367.0        35.0
    MSP430F2001IRSAR               QFN                           250        210.0       185.0        35.0
    MSP430F2001IRSAT               QFN     RSA  16               2000       367.0       367.0        35.0
    MSP430F2001TPWR              TSSOP                           2000       367.0       367.0        35.0
    MSP430F2001TPWR              TSSOP     RSA  16               3000       367.0       367.0        35.0
   MSP430F2001TRSAR                QFN                           250        210.0       185.0        35.0
   MSP430F2001TRSAT                QFN     PW   14               2000       367.0       367.0        35.0
    MSP430F2002IPWR              TSSOP                           2000       367.0       367.0        35.0
    MSP430F2002IPWR              TSSOP     PW   14               3000       367.0       367.0        35.0
    MSP430F2002IRSAR               QFN                           250        210.0       185.0        35.0
    MSP430F2002IRSAT               QFN     RSA  16               2000       367.0       367.0        35.0
    MSP430F2002TPWR              TSSOP                           2000       367.0       367.0        35.0
    MSP430F2002TPWR              TSSOP     RSA  16               3000       367.0       367.0        35.0
   MSP430F2002TRSAR                QFN                           250        210.0       185.0        35.0
   MSP430F2002TRSAT                QFN     PW   14               2000       367.0       367.0        35.0
    MSP430F2003IPWR              TSSOP                           2000       367.0       367.0        35.0
    MSP430F2003IPWR              TSSOP     PW   14               3000       367.0       367.0        35.0
    MSP430F2003IRSAR               QFN                           250        210.0       185.0        35.0
    MSP430F2003IRSAT               QFN     RSA  16

                                           RSA  16

                                           PW   14

                                           PW   14

                                           RSA  16

                                           RSA  16

                                           PW   14

                                           PW   14

                                           RSA  16

                                           RSA  16

                                                Pack Materials-Page 3
www.ti.com                           PACKAGE MATERIALS INFORMATION

                                                                                                                                    12-Jul-2013

          Device  Package Type  Package Drawing Pins  SPQ   Length (mm)  Width (mm)  Height (mm)

MSP430F2003TPWR       TSSOP     PW   14               2000       367.0       367.0        35.0
MSP430F2003TPWR       TSSOP                           2000       367.0       367.0        35.0
MSP430F2003TRSAR                PW   14               3000       367.0       367.0        35.0
MSP430F2003TRSAT        QFN                           250        210.0       185.0        35.0
MSP430F2011IPWR        QFN     RSA  16               2000       367.0       367.0        35.0
MSP430F2011IPWR      TSSOP                           2000       367.0       367.0        35.0
MSP430F2011IRSAR      TSSOP     RSA  16               3000       367.0       367.0        35.0
MSP430F2011IRSAT        QFN                           250        210.0       185.0        35.0
MSP430F2011TPWR         QFN     PW   14               2000       367.0       367.0        35.0
MSP430F2011TPWR       TSSOP                           2000       367.0       367.0        35.0
MSP430F2011TRSAR      TSSOP     PW   14               3000       367.0       367.0        35.0
MSP430F2011TRSAT        QFN                           250        210.0       185.0        35.0
MSP430F2012IPWR        QFN     RSA  16               2000       367.0       367.0        35.0
MSP430F2012IPWR      TSSOP                           2000       367.0       367.0        35.0
MSP430F2012IRSAR      TSSOP     RSA  16               3000       367.0       367.0        35.0
MSP430F2012IRSAT        QFN                           250        210.0       185.0        35.0
MSP430F2012TPWR         QFN     PW   14               2000       367.0       367.0        35.0
MSP430F2012TPWR       TSSOP                           2000       367.0       367.0        35.0
MSP430F2012TRSAR      TSSOP     PW   14               3000       367.0       367.0        35.0
MSP430F2012TRSAT        QFN                           250        210.0       185.0        35.0
MSP430F2013IPWR        QFN     RSA  16               2000       367.0       367.0        35.0
MSP430F2013IPWR      TSSOP                           2000       367.0       367.0        35.0
MSP430F2013IRSAR      TSSOP     RSA  16               3000       367.0       367.0        35.0
MSP430F2013IRSAT        QFN                           250        210.0       185.0        35.0
MSP430F2013TPWR         QFN     PW   14               2000       367.0       367.0        35.0
MSP430F2013TPWR       TSSOP                           2000       367.0       367.0        35.0
MSP430F2013TRSAR      TSSOP     PW   14               3000       367.0       367.0        35.0
MSP430F2013TRSAT        QFN                           250        210.0       185.0        35.0
                        QFN     RSA  16

                                RSA  16

                                PW   14

                                PW   14

                                RSA  16

                                RSA  16

                                PW   14

                                PW   14

                                RSA  16

                                RSA  16

                                PW   14

                                PW   14

                                RSA  16

                                RSA  16

                                     Pack Materials-Page 4
                                               IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                       Applications

Audio                  www.ti.com/audio        Automotive and Transportation www.ti.com/automotive

Amplifiers             amplifier.ti.com        Communications and Telecom www.ti.com/communications

Data Converters        dataconverter.ti.com    Computers and Peripherals  www.ti.com/computers

DLP Products          www.dlp.com             Consumer Electronics       www.ti.com/consumer-apps

DSP                    dsp.ti.com              Energy and Lighting        www.ti.com/energy

Clocks and Timers      www.ti.com/clocks       Industrial                 www.ti.com/industrial

Interface              interface.ti.com        Medical                    www.ti.com/medical

Logic                  logic.ti.com            Security                   www.ti.com/security

Power Mgmt             power.ti.com            Space, Avionics and Defense www.ti.com/space-avionics-defense

Microcontrollers       microcontroller.ti.com  Video and Imaging          www.ti.com/video

RFID                   www.ti-rfid.com

OMAP Applications Processors www.ti.com/omap   TI E2E Community           e2e.ti.com

Wireless Connectivity  www.ti.com/wirelessconnectivity

                       Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                            Copyright 2013, Texas Instruments Incorporated
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Texas Instruments:

  MSP430F2001IPWR MSP430F2001IRSAT MSP430F2001TN MSP430F2001TPW MSP430F2001TPWR
MSP430F2001TRSAR MSP430F2001TRSAT MSP430F2002IPWR MSP430F2002IRSAT MSP430F2002TN
MSP430F2002TPW MSP430F2002TPWR MSP430F2002TRSAR MSP430F2002TRSAT MSP430F2003IN
MSP430F2003IRSAR MSP430F2003IRSAT MSP430F2003TN MSP430F2003TPW MSP430F2003TPWR
MSP430F2003TRSAR MSP430F2003TRSAT MSP430F2011IPWR MSP430F2011IRSAT MSP430F2011TN
MSP430F2011TPW MSP430F2011TPWR MSP430F2011TRSAR MSP430F2011TRSAT MSP430F2012IPWR
MSP430F2012IRSAT MSP430F2012TN MSP430F2012TPW MSP430F2012TPWR MSP430F2012TRSAR
MSP430F2012TRSAT MSP430F2013IN MSP430F2013IRSAR MSP430F2013IRSAT MSP430F2013TN
MSP430F2013TPW MSP430F2013TPWR MSP430F2013TRSAR MSP430F2013TRSAT MSP430F2003IPW
MSP430F2003IPWR MSP430F2013IPW MSP430F2013IPWR MSP430F2001IN MSP430F2001IPW
MSP430F2001IRSAR MSP430F2002IN MSP430F2002IPW MSP430F2002IRSAR MSP430F2011IN
MSP430F2011IPW MSP430F2011IRSAR MSP430F2012IN MSP430F2012IPW MSP430F2012IRSAR
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved